TimeQuest Timing Analyzer report for top_de1
Sun Dec 15 13:47:35 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'SPICLK'
 13. Slow Model Setup: 'clock_50mhz'
 14. Slow Model Hold: 'clock_50mhz'
 15. Slow Model Hold: 'SPICLK'
 16. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 17. Slow Model Minimum Pulse Width: 'clock_50mhz'
 18. Slow Model Minimum Pulse Width: 'SPICLK'
 19. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 36. Fast Model Setup: 'SPICLK'
 37. Fast Model Setup: 'clock_50mhz'
 38. Fast Model Hold: 'clock_50mhz'
 39. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 40. Fast Model Hold: 'SPICLK'
 41. Fast Model Minimum Pulse Width: 'clock_50mhz'
 42. Fast Model Minimum Pulse Width: 'SPICLK'
 43. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Progagation Delay
 60. Minimum Progagation Delay
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
; SPICLK                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SPICLK }                 ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 82.86 MHz  ; 82.86 MHz       ; gen6mhz:inst1|count[2] ;                                                               ;
; 380.52 MHz ; 380.52 MHz      ; SPICLK                 ;                                                               ;
; 825.76 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; gen6mhz:inst1|count[2] ; -11.069 ; -842.724      ;
; SPICLK                 ; -1.628  ; -21.362       ;
; clock_50mhz            ; -0.211  ; -0.211        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.690 ; -2.690        ;
; SPICLK                 ; 0.445  ; 0.000         ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; SPICLK                 ; -1.469 ; -25.909       ;
; gen6mhz:inst1|count[2] ; -0.611 ; -160.082      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                         ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -11.069 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 12.111     ;
; -11.069 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 12.111     ;
; -11.059 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 12.102     ;
; -10.957 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.999     ;
; -10.957 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.999     ;
; -10.947 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.990     ;
; -10.920 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.962     ;
; -10.920 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.962     ;
; -10.910 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.953     ;
; -10.878 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.921     ;
; -10.827 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.869     ;
; -10.827 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.869     ;
; -10.822 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.864     ;
; -10.822 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.864     ;
; -10.817 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.860     ;
; -10.812 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.855     ;
; -10.798 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.840     ;
; -10.798 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.840     ;
; -10.795 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.833     ;
; -10.795 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.833     ;
; -10.795 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.833     ;
; -10.788 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.831     ;
; -10.776 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.819     ;
; -10.776 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.819     ;
; -10.776 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.819     ;
; -10.766 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.809     ;
; -10.754 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.796     ;
; -10.754 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.796     ;
; -10.750 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.792     ;
; -10.750 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.792     ;
; -10.744 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.787     ;
; -10.740 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.783     ;
; -10.729 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.772     ;
; -10.726 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.762     ;
; -10.726 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.002     ; 11.762     ;
; -10.716 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.753     ;
; -10.713 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.755     ;
; -10.713 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.755     ;
; -10.703 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.746     ;
; -10.683 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.721     ;
; -10.683 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.721     ;
; -10.683 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.721     ;
; -10.671 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.713     ;
; -10.671 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.713     ;
; -10.664 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.707     ;
; -10.664 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.707     ;
; -10.664 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.707     ;
; -10.661 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.704     ;
; -10.646 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.684     ;
; -10.646 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.684     ;
; -10.646 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.684     ;
; -10.636 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.679     ;
; -10.631 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.673     ;
; -10.631 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.673     ;
; -10.631 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.674     ;
; -10.627 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.670     ;
; -10.627 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.670     ;
; -10.627 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.670     ;
; -10.621 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.664     ;
; -10.607 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.650     ;
; -10.563 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.606     ;
; -10.559 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.602     ;
; -10.553 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.591     ;
; -10.553 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.591     ;
; -10.553 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.591     ;
; -10.548 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.586     ;
; -10.548 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.586     ;
; -10.548 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.586     ;
; -10.535 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 11.572     ;
; -10.534 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.577     ;
; -10.534 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.577     ;
; -10.534 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.577     ;
; -10.529 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.572     ;
; -10.529 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.572     ;
; -10.529 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.572     ;
; -10.524 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.562     ;
; -10.524 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.562     ;
; -10.524 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.562     ;
; -10.522 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.565     ;
; -10.519 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.561     ;
; -10.519 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 11.561     ;
; -10.509 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.552     ;
; -10.505 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.548     ;
; -10.505 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.548     ;
; -10.505 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.548     ;
; -10.492 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.542     ;
; -10.492 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 11.542     ;
; -10.482 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.013      ; 11.533     ;
; -10.480 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.523     ;
; -10.480 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.518     ;
; -10.480 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.518     ;
; -10.480 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.518     ;
; -10.476 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.514     ;
; -10.476 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.514     ;
; -10.476 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.514     ;
; -10.461 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.504     ;
; -10.461 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.504     ;
; -10.461 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.504     ;
; -10.457 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.500     ;
; -10.457 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.500     ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPICLK'                                                                                                                              ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.628 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.633      ;
; -1.618 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.623      ;
; -1.615 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.620      ;
; -1.605 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.610      ;
; -1.545 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.550      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.461 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.466      ;
; -1.459 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.464      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.379 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.384      ;
; -1.362 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.042     ; 2.358      ;
; -1.356 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 2.394      ;
; -1.352 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 2.390      ;
; -1.280 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.042     ; 2.276      ;
; -1.262 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.042     ; 2.258      ;
; -1.255 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.260      ;
; -1.254 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.259      ;
; -1.218 ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.223      ;
; -1.205 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.210      ;
; -1.204 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; -0.002     ; 2.240      ;
; -1.192 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 2.230      ;
; -1.187 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.192      ;
; -1.182 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.187      ;
; -1.156 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.042     ; 2.152      ;
; -1.138 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.143      ;
; -1.125 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.130      ;
; -1.122 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; -0.002     ; 2.158      ;
; -1.116 ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.121      ;
; -1.108 ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.113      ;
; -1.108 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.113      ;
; -1.088 ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 2.093      ;
; -1.076 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 2.114      ;
; -1.072 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 2.110      ;
; -1.068 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 2.106      ;
; -0.998 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; -0.002     ; 2.034      ;
; -0.942 ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.980      ;
; -0.933 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.971      ;
; -0.933 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.971      ;
; -0.929 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.967      ;
; -0.927 ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; 0.555      ; 2.520      ;
; -0.926 ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 1.931      ;
; -0.908 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.946      ;
; -0.859 ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.897      ;
; -0.851 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; -0.002     ; 1.887      ;
; -0.769 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.807      ;
; -0.764 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.802      ;
; -0.724 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.762      ;
; -0.723 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.761      ;
; -0.719 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.757      ;
; -0.693 ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.731      ;
; -0.583 ; gpu:inst2|spi:spi1|sh_reg[6]       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.033     ; 1.588      ;
; -0.524 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.562      ;
; -0.519 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.557      ;
; -0.517 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.555      ;
; -0.451 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.489      ;
; -0.446 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.484      ;
; -0.440 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.478      ;
; -0.439 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.477      ;
; -0.435 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.473      ;
; -0.421 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.459      ;
; -0.335 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.373      ;
; -0.310 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.348      ;
; -0.299 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.337      ;
; -0.262 ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.300      ;
; -0.248 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.286      ;
; -0.247 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.285      ;
; -0.243 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.281      ;
; -0.242 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.280      ;
; -0.192 ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.588      ; 1.818      ;
; -0.134 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.172      ;
; -0.031 ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.069      ;
; 0.045  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.993      ;
; 0.049  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.989      ;
; 0.105  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.933      ;
; 0.307  ; gpu:inst2|spi:spi1|do_transfer_reg ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.211 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.249      ;
; 0.128  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.910      ;
; 0.133  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.905      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.942  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.858      ; 0.731      ;
; 3.442  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.858      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.690 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.858      ; 0.731      ;
; -2.190 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.858      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.619  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.905      ;
; 0.624  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.910      ;
; 0.963  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.249      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPICLK'                                                                                                                              ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|do_transfer_reg ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.731      ;
; 0.647 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.933      ;
; 0.703 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.989      ;
; 0.707 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.993      ;
; 0.783 ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.069      ;
; 0.886 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.172      ;
; 0.944 ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.588      ; 1.818      ;
; 0.994 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.280      ;
; 0.995 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.281      ;
; 0.999 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.285      ;
; 1.000 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.286      ;
; 1.014 ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.300      ;
; 1.051 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.337      ;
; 1.062 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.348      ;
; 1.087 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.373      ;
; 1.173 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.459      ;
; 1.187 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.473      ;
; 1.191 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.477      ;
; 1.192 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.478      ;
; 1.198 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.484      ;
; 1.203 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.489      ;
; 1.269 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.555      ;
; 1.271 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.557      ;
; 1.276 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.562      ;
; 1.335 ; gpu:inst2|spi:spi1|sh_reg[6]       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 1.588      ;
; 1.445 ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.731      ;
; 1.451 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.042     ; 1.695      ;
; 1.471 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.757      ;
; 1.475 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.761      ;
; 1.476 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.762      ;
; 1.516 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.802      ;
; 1.521 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.807      ;
; 1.603 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; -0.002     ; 1.887      ;
; 1.611 ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.897      ;
; 1.660 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.946      ;
; 1.678 ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 1.931      ;
; 1.679 ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; 0.555      ; 2.520      ;
; 1.681 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.967      ;
; 1.685 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.971      ;
; 1.685 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.971      ;
; 1.694 ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.980      ;
; 1.738 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.042     ; 1.982      ;
; 1.750 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; -0.002     ; 2.034      ;
; 1.761 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.042     ; 2.005      ;
; 1.765 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.042     ; 2.009      ;
; 1.820 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 2.106      ;
; 1.824 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 2.110      ;
; 1.828 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 2.114      ;
; 1.840 ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.093      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.860 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.113      ;
; 1.868 ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.121      ;
; 1.874 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; -0.002     ; 2.158      ;
; 1.927 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.180      ;
; 1.934 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.187      ;
; 1.938 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.191      ;
; 1.944 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 2.230      ;
; 1.944 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.197      ;
; 1.956 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; -0.002     ; 2.240      ;
; 1.957 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.210      ;
; 1.970 ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.223      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.007 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.260      ;
; 2.013 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.266      ;
; 2.024 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.277      ;
; 2.073 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.326      ;
; 2.083 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.336      ;
; 2.086 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.339      ;
; 2.096 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.349      ;
; 2.104 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 2.390      ;
; 2.104 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.357      ;
; 2.108 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 2.394      ;
; 2.131 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.384      ;
; 2.213 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.033     ; 2.466      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|decoder:decoder1|en[3]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[2]                  ; gpu:inst2|decoder:decoder1|en[2]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[1]                  ; gpu:inst2|decoder:decoder1|en[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|decoder_claim          ; gpu:inst2|decoder:decoder1|decoder_claim          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|int_ready              ; gpu:inst2|decoder:decoder1|int_ready              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|asb                    ; gpu:inst2|decoder:decoder1|asb                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; gpu:inst2|spi:spi1|do_valid_C                     ; gpu:inst2|spi:spi1|do_valid_D                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.907      ;
; 0.625 ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; gpu:inst2|spi:spi1|do_valid_B                     ; gpu:inst2|spi:spi1|do_valid_C                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; gpu:inst2|spi:spi1|do_valid_B                     ; gpu:inst2|spi:spi1|do_valid_o_reg                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; gpu:inst2|spi:spi1|do_valid_A                     ; gpu:inst2|spi:spi1|do_valid_B                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.642 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.874 ; gpu:inst2|spi:spi1|do_valid_D                     ; gpu:inst2|spi:spi1|do_valid_o_reg                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.160      ;
; 0.884 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.168      ;
; 0.885 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.169      ;
; 0.885 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.169      ;
; 0.885 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.169      ;
; 0.912 ; gpu:inst2|decoder:decoder1|w[6]                   ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.198      ;
; 0.953 ; gpu:inst2|spi:spi1|do_transfer_reg                ; gpu:inst2|spi:spi1|do_valid_A                     ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; -0.340     ; 0.899      ;
; 0.972 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.979 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.270      ;
; 0.986 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.272      ;
; 0.989 ; gpu:inst2|spi:spi1|do_valid_A                     ; gpu:inst2|spi:spi1|do_valid_o_reg                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.275      ;
; 1.005 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.292      ;
; 1.014 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.300      ;
; 1.023 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.026 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.313      ;
; 1.029 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.315      ;
; 1.035 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.321      ;
; 1.035 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.321      ;
; 1.037 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.323      ;
; 1.047 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.333      ;
; 1.109 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.395      ;
; 1.190 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.474      ;
; 1.192 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.476      ;
; 1.243 ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.529      ;
; 1.276 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.562      ;
; 1.322 ; gpu:inst2|decoder:decoder1|y[5]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.016     ; 1.592      ;
; 1.352 ; gpu:inst2|decoder:decoder1|y[6]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.016     ; 1.622      ;
; 1.385 ; gpu:inst2|spi:spi1|do_buffer_reg[2]               ; gpu:inst2|decoder:decoder1|current_instruction[2] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; -0.350     ; 1.321      ;
; 1.386 ; gpu:inst2|spi:spi1|do_buffer_reg[2]               ; gpu:inst2|decoder:decoder1|current_instruction[1] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; -0.350     ; 1.322      ;
; 1.404 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.690      ;
; 1.411 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.416 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.702      ;
; 1.437 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.723      ;
; 1.438 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.724      ;
; 1.451 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.737      ;
; 1.455 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.742      ;
; 1.459 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.745      ;
; 1.460 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.746      ;
; 1.467 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.753      ;
; 1.468 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.754      ;
; 1.468 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.754      ;
; 1.470 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.756      ;
; 1.471 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.757      ;
; 1.478 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.764      ;
; 1.480 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.766      ;
; 1.491 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.777      ;
; 1.492 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.779      ;
; 1.493 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.779      ;
; 1.494 ; gpu:inst2|decoder:decoder1|h[6]                   ; gpu:inst2|decoder:decoder1|h[6]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.780      ;
; 1.496 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.782      ;
; 1.509 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[4]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.795      ;
; 1.515 ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.801      ;
; 1.517 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.803      ;
; 1.518 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.804      ;
; 1.519 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.805      ;
; 1.536 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.822      ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPICLK'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; SPICLK ; Rise       ; SPICLK                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_transfer_reg  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_transfer_reg  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; SPICLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; SPICLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_transfer_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_transfer_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[3]|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPIMOSI   ; SPICLK                 ; 4.209  ; 4.209  ; Rise       ; SPICLK                 ;
; reset     ; gen6mhz:inst1|count[2] ; 12.006 ; 12.006 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPIMOSI   ; SPICLK                 ; -3.690 ; -3.690 ; Rise       ; SPICLK                 ;
; reset     ; gen6mhz:inst1|count[2] ; -5.000 ; -5.000 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; debug5        ; SPICLK                 ; 9.609  ; 9.609  ; Rise       ; SPICLK                 ;
; debug8[*]     ; SPICLK                 ; 8.719  ; 8.719  ; Rise       ; SPICLK                 ;
;  debug8[0]    ; SPICLK                 ; 7.805  ; 7.805  ; Rise       ; SPICLK                 ;
;  debug8[1]    ; SPICLK                 ; 7.730  ; 7.730  ; Rise       ; SPICLK                 ;
;  debug8[2]    ; SPICLK                 ; 8.094  ; 8.094  ; Rise       ; SPICLK                 ;
;  debug8[3]    ; SPICLK                 ; 8.719  ; 8.719  ; Rise       ; SPICLK                 ;
;  debug8[4]    ; SPICLK                 ; 8.606  ; 8.606  ; Rise       ; SPICLK                 ;
;  debug8[5]    ; SPICLK                 ; 8.454  ; 8.454  ; Rise       ; SPICLK                 ;
;  debug8[6]    ; SPICLK                 ; 8.415  ; 8.415  ; Rise       ; SPICLK                 ;
;  debug8[7]    ; SPICLK                 ; 8.717  ; 8.717  ; Rise       ; SPICLK                 ;
; debug5        ; SPICLK                 ; 9.609  ; 9.609  ; Fall       ; SPICLK                 ;
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 16.016 ; 16.016 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 14.209 ; 14.209 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 14.146 ; 14.146 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 13.618 ; 13.618 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 14.159 ; 14.159 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 14.435 ; 14.435 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 14.166 ; 14.166 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 14.582 ; 14.582 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 14.516 ; 14.516 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 13.800 ; 13.800 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 14.745 ; 14.745 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 15.196 ; 15.196 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 14.354 ; 14.354 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 14.527 ; 14.527 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 14.949 ; 14.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.212 ; 15.212 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 16.016 ; 16.016 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 16.008 ; 16.008 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 16.006 ; 16.006 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 16.008 ; 16.008 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 15.389 ; 15.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 15.403 ; 15.403 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 15.153 ; 15.153 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 15.681 ; 15.681 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 17.199 ; 17.199 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 9.735  ; 9.735  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.480 ; 10.480 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 16.785 ; 16.785 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 9.062  ; 9.062  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.056  ; 8.056  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 8.642  ; 8.642  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 11.476 ; 11.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 10.579 ; 10.579 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.440  ; 9.440  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.981  ; 9.981  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.971  ; 9.971  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 10.019 ; 10.019 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 10.340 ; 10.340 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 11.288 ; 11.288 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 11.442 ; 11.442 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 11.413 ; 11.413 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 10.087 ; 10.087 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 10.528 ; 10.528 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 11.400 ; 11.400 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 11.476 ; 11.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 10.561 ; 10.561 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 8.193  ; 8.193  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 7.854  ; 7.854  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 7.894  ; 7.894  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 7.890  ; 7.890  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 8.218  ; 8.218  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 8.205  ; 8.205  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 8.225  ; 8.225  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 7.925  ; 7.925  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 8.451  ; 8.451  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 8.330  ; 8.330  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 8.615  ; 8.615  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 8.270  ; 8.270  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 8.265  ; 8.265  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 8.281  ; 8.281  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 13.316 ; 13.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 13.316 ; 13.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 12.719 ; 12.719 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 12.120 ; 12.120 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 12.080 ; 12.080 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 13.453 ; 13.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 13.293 ; 13.293 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.960 ; 12.960 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 13.447 ; 13.447 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 13.453 ; 13.453 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 10.676 ; 10.676 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 13.620 ; 13.620 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 13.306 ; 13.306 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 13.532 ; 13.532 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 13.620 ; 13.620 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 13.590 ; 13.590 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 10.505 ; 10.505 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 10.209 ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 9.795  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; debug5        ; SPICLK                 ; 9.609  ; 9.609  ; Rise       ; SPICLK                 ;
; debug8[*]     ; SPICLK                 ; 7.730  ; 7.730  ; Rise       ; SPICLK                 ;
;  debug8[0]    ; SPICLK                 ; 7.805  ; 7.805  ; Rise       ; SPICLK                 ;
;  debug8[1]    ; SPICLK                 ; 7.730  ; 7.730  ; Rise       ; SPICLK                 ;
;  debug8[2]    ; SPICLK                 ; 8.094  ; 8.094  ; Rise       ; SPICLK                 ;
;  debug8[3]    ; SPICLK                 ; 8.719  ; 8.719  ; Rise       ; SPICLK                 ;
;  debug8[4]    ; SPICLK                 ; 8.606  ; 8.606  ; Rise       ; SPICLK                 ;
;  debug8[5]    ; SPICLK                 ; 8.454  ; 8.454  ; Rise       ; SPICLK                 ;
;  debug8[6]    ; SPICLK                 ; 8.415  ; 8.415  ; Rise       ; SPICLK                 ;
;  debug8[7]    ; SPICLK                 ; 8.717  ; 8.717  ; Rise       ; SPICLK                 ;
; debug5        ; SPICLK                 ; 9.609  ; 9.609  ; Fall       ; SPICLK                 ;
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 8.216  ; 8.216  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 8.312  ; 8.312  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 8.502  ; 8.502  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 8.744  ; 8.744  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 8.716  ; 8.716  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 8.216  ; 8.216  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 8.538  ; 8.538  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 8.356  ; 8.356  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 8.474  ; 8.474  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 8.890  ; 8.890  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 8.793  ; 8.793  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 9.343  ; 9.343  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 8.744  ; 8.744  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 8.508  ; 8.508  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 8.692  ; 8.692  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 9.021  ; 9.021  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 9.379  ; 9.379  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.480  ; 7.480  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 8.334  ; 8.334  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 8.338  ; 8.338  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 7.726  ; 7.726  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 7.741  ; 7.741  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 7.480  ; 7.480  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 8.008  ; 8.008  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 10.817 ; 10.209 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 8.218  ; 8.218  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 9.460  ; 9.460  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 10.403 ; 9.795  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 9.062  ; 9.062  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.056  ; 8.056  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 8.642  ; 8.642  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 7.255  ; 7.255  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 10.335 ; 10.335 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.198  ; 9.198  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.522  ; 9.522  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.510  ; 9.510  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.561  ; 9.561  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.882  ; 9.882  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 10.828 ; 10.828 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 11.316 ; 11.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 11.285 ; 11.285 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.988  ; 9.988  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 10.402 ; 10.402 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 11.272 ; 11.272 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 11.347 ; 11.347 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 10.435 ; 10.435 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 7.598  ; 7.598  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 7.255  ; 7.255  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 7.292  ; 7.292  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 7.296  ; 7.296  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 7.614  ; 7.614  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 7.612  ; 7.612  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 7.627  ; 7.627  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 7.507  ; 7.507  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 8.037  ; 8.037  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 7.912  ; 7.912  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 8.199  ; 8.199  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 7.855  ; 7.855  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 7.851  ; 7.851  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 7.863  ; 7.863  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 8.991  ; 8.991  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 10.227 ; 10.227 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 9.630  ; 9.630  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 9.031  ; 9.031  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 8.991  ; 8.991  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 9.872  ; 9.872  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 10.205 ; 10.205 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 9.872  ; 9.872  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 10.359 ; 10.359 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 10.365 ; 10.365 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.656  ; 9.656  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 10.219 ; 10.219 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 10.219 ; 10.219 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 10.445 ; 10.445 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 10.531 ; 10.531 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 10.501 ; 10.501 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 8.988  ; 8.988  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 10.209 ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 9.795  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPIMOSI     ; debug6      ; 9.651  ;        ;        ; 9.651  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.517 ;        ;        ; 11.517 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.477 ;        ;        ; 11.477 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.486 ;        ;        ; 12.486 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.889 ;        ;        ; 11.889 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.357 ;        ;        ; 12.357 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.363 ;        ;        ; 12.363 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.427 ;        ;        ; 12.427 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.094 ;        ;        ; 12.094 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.850 ;        ;        ; 12.850 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.820 ;        ;        ; 12.820 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.521 ;        ;        ; 12.521 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.747 ;        ;        ; 12.747 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 17.509 ; 17.509 ; 17.509 ; 17.509 ;
; reset       ; RAMADDR[1]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; reset       ; RAMADDR[2]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; reset       ; RAMADDR[3]  ; 17.539 ; 17.539 ; 17.539 ; 17.539 ;
; reset       ; RAMADDR[4]  ; 17.833 ; 17.833 ; 17.833 ; 17.833 ;
; reset       ; RAMADDR[5]  ; 17.862 ; 17.862 ; 17.862 ; 17.862 ;
; reset       ; RAMADDR[6]  ; 18.236 ; 18.236 ; 18.236 ; 18.236 ;
; reset       ; RAMADDR[7]  ; 18.231 ; 18.231 ; 18.231 ; 18.231 ;
; reset       ; RAMADDR[8]  ; 18.241 ; 18.241 ; 18.241 ; 18.241 ;
; reset       ; RAMADDR[9]  ; 17.822 ; 17.822 ; 17.822 ; 17.822 ;
; reset       ; RAMADDR[10] ; 18.037 ; 18.037 ; 18.037 ; 18.037 ;
; reset       ; RAMADDR[11] ; 17.128 ; 17.128 ; 17.128 ; 17.128 ;
; reset       ; RAMADDR[12] ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; reset       ; RAMADDR[13] ; 17.683 ; 17.683 ; 17.683 ; 17.683 ;
; reset       ; RAMADDR[14] ; 17.686 ; 17.686 ; 17.686 ; 17.686 ;
; reset       ; RAMADDR[15] ; 17.965 ; 18.018 ; 18.018 ; 17.965 ;
; reset       ; RAMDATA[0]  ; 17.613 ; 18.008 ; 18.008 ; 17.613 ;
; reset       ; RAMDATA[1]  ; 17.615 ; 18.010 ; 18.010 ; 17.615 ;
; reset       ; RAMDATA[2]  ; 16.996 ; 17.391 ; 17.391 ; 16.996 ;
; reset       ; RAMDATA[3]  ; 17.010 ; 17.405 ; 17.405 ; 17.010 ;
; reset       ; RAMDATA[4]  ; 16.760 ; 17.155 ; 17.155 ; 16.760 ;
; reset       ; RAMDATA[5]  ; 17.288 ; 17.683 ; 17.683 ; 17.288 ;
; reset       ; RAMWE       ; 18.806 ; 19.201 ; 19.201 ; 18.806 ;
; reset       ; debug0      ;        ; 14.405 ; 14.405 ;        ;
; reset       ; debug1      ;        ; 14.237 ; 14.237 ;        ;
; reset       ; debug2      ; 18.392 ; 18.787 ; 18.787 ; 18.392 ;
; reset       ; debug4      ;        ; 9.296  ; 9.296  ;        ;
; reset       ; vga_b[0]    ; 13.986 ;        ;        ; 13.986 ;
; reset       ; vga_b[1]    ; 13.389 ;        ;        ; 13.389 ;
; reset       ; vga_b[2]    ; 12.791 ;        ;        ; 12.791 ;
; reset       ; vga_b[3]    ; 12.751 ;        ;        ; 12.751 ;
; reset       ; vga_g[0]    ; 13.957 ;        ;        ; 13.957 ;
; reset       ; vga_g[1]    ; 13.624 ;        ;        ; 13.624 ;
; reset       ; vga_g[2]    ; 14.115 ;        ;        ; 14.115 ;
; reset       ; vga_g[3]    ; 14.121 ;        ;        ; 14.121 ;
; reset       ; vga_hsync   ;        ; 14.433 ; 14.433 ;        ;
; reset       ; vga_r[0]    ; 13.971 ;        ;        ; 13.971 ;
; reset       ; vga_r[1]    ; 14.197 ;        ;        ; 14.197 ;
; reset       ; vga_r[2]    ; 14.293 ;        ;        ; 14.293 ;
; reset       ; vga_r[3]    ; 14.263 ;        ;        ; 14.263 ;
; reset       ; vga_vsync   ;        ; 15.175 ; 15.175 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPIMOSI     ; debug6      ; 9.651  ;        ;        ; 9.651  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.517 ;        ;        ; 11.517 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.477 ;        ;        ; 11.477 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.486 ;        ;        ; 12.486 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.889 ;        ;        ; 11.889 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.357 ;        ;        ; 12.357 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.363 ;        ;        ; 12.363 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.427 ;        ;        ; 12.427 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.094 ;        ;        ; 12.094 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.850 ;        ;        ; 12.850 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.820 ;        ;        ; 12.820 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.521 ;        ;        ; 12.521 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.747 ;        ;        ; 12.747 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 12.455 ; 12.455 ; 12.455 ; 12.455 ;
; reset       ; RAMADDR[1]  ; 12.773 ; 12.773 ; 12.773 ; 12.773 ;
; reset       ; RAMADDR[2]  ; 12.773 ; 12.773 ; 12.773 ; 12.773 ;
; reset       ; RAMADDR[3]  ; 12.485 ; 12.485 ; 12.485 ; 12.485 ;
; reset       ; RAMADDR[4]  ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; reset       ; RAMADDR[5]  ; 12.808 ; 12.808 ; 12.808 ; 12.808 ;
; reset       ; RAMADDR[6]  ; 13.182 ; 13.182 ; 13.182 ; 13.182 ;
; reset       ; RAMADDR[7]  ; 13.177 ; 13.177 ; 13.177 ; 13.177 ;
; reset       ; RAMADDR[8]  ; 13.187 ; 13.187 ; 13.187 ; 13.187 ;
; reset       ; RAMADDR[9]  ; 12.768 ; 12.768 ; 12.768 ; 12.768 ;
; reset       ; RAMADDR[10] ; 12.983 ; 12.983 ; 12.983 ; 12.983 ;
; reset       ; RAMADDR[11] ; 12.074 ; 12.074 ; 12.074 ; 12.074 ;
; reset       ; RAMADDR[12] ; 12.357 ; 12.357 ; 12.357 ; 12.357 ;
; reset       ; RAMADDR[13] ; 12.629 ; 12.629 ; 12.629 ; 12.629 ;
; reset       ; RAMADDR[14] ; 12.632 ; 12.632 ; 12.632 ; 12.632 ;
; reset       ; RAMADDR[15] ; 12.911 ; 12.911 ; 12.911 ; 12.911 ;
; reset       ; RAMDATA[0]  ; 15.003 ; 15.003 ; 15.003 ; 15.003 ;
; reset       ; RAMDATA[1]  ; 15.003 ; 15.003 ; 15.003 ; 15.003 ;
; reset       ; RAMDATA[2]  ; 14.373 ; 14.373 ; 14.373 ; 14.373 ;
; reset       ; RAMDATA[3]  ; 14.373 ; 14.373 ; 14.373 ; 14.373 ;
; reset       ; RAMDATA[4]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; reset       ; RAMDATA[5]  ; 14.954 ; 14.954 ; 14.954 ; 14.954 ;
; reset       ; RAMWE       ; 13.459 ; 17.933 ; 17.933 ; 13.459 ;
; reset       ; debug0      ;        ; 14.405 ; 14.405 ;        ;
; reset       ; debug1      ;        ; 14.237 ; 14.237 ;        ;
; reset       ; debug2      ; 13.045 ; 17.519 ; 17.519 ; 13.045 ;
; reset       ; debug4      ;        ; 9.296  ; 9.296  ;        ;
; reset       ; vga_b[0]    ; 13.986 ;        ;        ; 13.986 ;
; reset       ; vga_b[1]    ; 13.389 ;        ;        ; 13.389 ;
; reset       ; vga_b[2]    ; 12.791 ;        ;        ; 12.791 ;
; reset       ; vga_b[3]    ; 12.751 ;        ;        ; 12.751 ;
; reset       ; vga_g[0]    ; 13.957 ;        ;        ; 13.957 ;
; reset       ; vga_g[1]    ; 13.624 ;        ;        ; 13.624 ;
; reset       ; vga_g[2]    ; 14.115 ;        ;        ; 14.115 ;
; reset       ; vga_g[3]    ; 14.121 ;        ;        ; 14.121 ;
; reset       ; vga_hsync   ;        ; 14.433 ; 14.433 ;        ;
; reset       ; vga_r[0]    ; 13.971 ;        ;        ; 13.971 ;
; reset       ; vga_r[1]    ; 14.197 ;        ;        ; 14.197 ;
; reset       ; vga_r[2]    ; 14.293 ;        ;        ; 14.293 ;
; reset       ; vga_r[3]    ; 14.263 ;        ;        ; 14.263 ;
; reset       ; vga_vsync   ;        ; 15.175 ; 15.175 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 15.126 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 15.507 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 15.825 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 15.825 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 15.537 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 15.831 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 15.860 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 16.234 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 16.229 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 16.239 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 15.820 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 16.035 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 15.126 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 15.409 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 15.681 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 15.684 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 15.963 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 13.639 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 14.269 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 14.269 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 13.639 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 13.639 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 14.184 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 14.220 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 8.824 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 9.205 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 9.523 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 9.523 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 9.235 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 9.529 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 9.558 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 9.932 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 9.927 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 9.937 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 9.518 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 9.733 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 8.824 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 9.107 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 9.379 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 9.382 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 9.661 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 8.630 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 9.260 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 9.260 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 8.630 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 8.630 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.175 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 9.211 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 15.126    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 15.507    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 15.825    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 15.825    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 15.537    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 15.831    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 15.860    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 16.234    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 16.229    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 16.239    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 15.820    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 16.035    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 15.126    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 15.409    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 15.681    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 15.684    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 15.963    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 13.639    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 14.269    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 14.269    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 13.639    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 13.639    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 14.184    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 14.220    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 8.824     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 9.205     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 9.523     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 9.523     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 9.235     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 9.529     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 9.558     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 9.932     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 9.927     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 9.937     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 9.518     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 9.733     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 8.824     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 9.107     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 9.379     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 9.382     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 9.661     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 8.630     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 9.260     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 9.260     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 8.630     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 8.630     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.175     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 9.211     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -3.432 ; -247.867      ;
; SPICLK                 ; -0.080 ; -0.560        ;
; clock_50mhz            ; 0.524  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.720 ; -1.720        ;
; gen6mhz:inst1|count[2] ; 0.055  ; 0.000         ;
; SPICLK                 ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; SPICLK                 ; -1.222 ; -21.222       ;
; gen6mhz:inst1|count[2] ; -0.500 ; -131.000      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.432 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.468      ;
; -3.432 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.468      ;
; -3.431 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.467      ;
; -3.384 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.420      ;
; -3.384 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.420      ;
; -3.383 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.419      ;
; -3.374 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.410      ;
; -3.374 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.410      ;
; -3.373 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.409      ;
; -3.333 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.364      ;
; -3.333 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.364      ;
; -3.333 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.364      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.367      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.367      ;
; -3.330 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.366      ;
; -3.321 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.358      ;
; -3.321 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.358      ;
; -3.321 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.358      ;
; -3.321 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.358      ;
; -3.316 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.013      ; 4.361      ;
; -3.316 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.013      ; 4.361      ;
; -3.315 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.351      ;
; -3.315 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.351      ;
; -3.315 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.013      ; 4.360      ;
; -3.314 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.350      ;
; -3.312 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.348      ;
; -3.312 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.348      ;
; -3.311 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.347      ;
; -3.301 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.337      ;
; -3.301 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.337      ;
; -3.300 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.336      ;
; -3.300 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.344      ;
; -3.300 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.344      ;
; -3.299 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.343      ;
; -3.295 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.331      ;
; -3.295 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.331      ;
; -3.294 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.330      ;
; -3.285 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.316      ;
; -3.285 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.316      ;
; -3.285 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.316      ;
; -3.278 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.314      ;
; -3.278 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.314      ;
; -3.277 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.313      ;
; -3.275 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.306      ;
; -3.275 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.306      ;
; -3.275 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.306      ;
; -3.273 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.310      ;
; -3.273 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.310      ;
; -3.273 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.310      ;
; -3.273 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.310      ;
; -3.270 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.299      ;
; -3.270 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.299      ;
; -3.269 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.298      ;
; -3.263 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.299      ;
; -3.263 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.299      ;
; -3.263 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.300      ;
; -3.263 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.300      ;
; -3.263 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.300      ;
; -3.263 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.300      ;
; -3.262 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.298      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.260 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.287      ;
; -3.254 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.298      ;
; -3.254 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.298      ;
; -3.253 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.297      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.288      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.288      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.244 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.006     ; 4.270      ;
; -3.243 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.012      ; 4.287      ;
; -3.242 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.278      ;
; -3.242 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.278      ;
; -3.241 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.277      ;
; -3.232 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.263      ;
; -3.232 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.263      ;
; -3.232 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.263      ;
; -3.220 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.257      ;
; -3.220 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.257      ;
; -3.220 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.257      ;
; -3.220 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 4.257      ;
; -3.217 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.257      ;
; -3.217 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.257      ;
; -3.217 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.257      ;
; -3.216 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.247      ;
; -3.216 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.247      ;
; -3.216 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.247      ;
; -3.213 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.244      ;
; -3.213 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.244      ;
; -3.213 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.001     ; 4.244      ;
; -3.205 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.014      ; 4.251      ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPICLK'                                                                                                                              ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.080 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.096      ;
; -0.060 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.076      ;
; -0.059 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.075      ;
; -0.054 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.070      ;
; -0.048 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.064      ;
; -0.036 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.052      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; -0.031 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.047      ;
; 0.011  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.005      ;
; 0.011  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 1.005      ;
; 0.016  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 1.016      ;
; 0.044  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.988      ;
; 0.045  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.987      ;
; 0.065  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.967      ;
; 0.066  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.020     ; 0.946      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.086  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.930      ;
; 0.107  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.925      ;
; 0.111  ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.905      ;
; 0.115  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.020     ; 0.897      ;
; 0.139  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.893      ;
; 0.146  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.020     ; 0.866      ;
; 0.154  ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.862      ;
; 0.157  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; -0.020     ; 0.855      ;
; 0.158  ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.858      ;
; 0.159  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.873      ;
; 0.161  ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.855      ;
; 0.165  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.867      ;
; 0.166  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.866      ;
; 0.182  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.850      ;
; 0.198  ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.818      ;
; 0.205  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.827      ;
; 0.216  ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.816      ;
; 0.222  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.810      ;
; 0.245  ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 1.000        ; 0.205      ; 0.992      ;
; 0.250  ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.782      ;
; 0.260  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.772      ;
; 0.299  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.733      ;
; 0.300  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.732      ;
; 0.300  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.732      ;
; 0.304  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.728      ;
; 0.324  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.708      ;
; 0.336  ; gpu:inst2|spi:spi1|sh_reg[6]       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 1.000        ; -0.016     ; 0.680      ;
; 0.347  ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.685      ;
; 0.409  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.623      ;
; 0.410  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.622      ;
; 0.412  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.620      ;
; 0.412  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.620      ;
; 0.415  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.617      ;
; 0.416  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.616      ;
; 0.420  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.612      ;
; 0.421  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.611      ;
; 0.425  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.607      ;
; 0.457  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.575      ;
; 0.470  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.562      ;
; 0.480  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.552      ;
; 0.501  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.531      ;
; 0.501  ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.531      ;
; 0.504  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.528      ;
; 0.505  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.527      ;
; 0.506  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.526      ;
; 0.509  ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.221      ; 0.744      ;
; 0.540  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.492      ;
; 0.557  ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.475      ;
; 0.593  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.439      ;
; 0.597  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.435      ;
; 0.628  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.404      ;
; 0.665  ; gpu:inst2|spi:spi1|do_transfer_reg ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.524 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.508      ;
; 0.636 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.396      ;
; 0.641 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.100 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.794      ; 0.367      ;
; 2.600 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.794      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.720 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.794      ; 0.367      ;
; -1.220 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.794      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.391      ;
; 0.244  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.396      ;
; 0.356  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.508      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.055 ; gpu:inst2|spi:spi1|do_transfer_reg                ; gpu:inst2|spi:spi1|do_valid_A                     ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.182      ; 0.389      ;
; 0.214 ; gpu:inst2|spi:spi1|do_buffer_reg[2]               ; gpu:inst2|decoder:decoder1|current_instruction[1] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.176      ; 0.542      ;
; 0.215 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|decoder:decoder1|en[3]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[2]                  ; gpu:inst2|decoder:decoder1|en[2]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[1]                  ; gpu:inst2|decoder:decoder1|en[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|decoder_claim          ; gpu:inst2|decoder:decoder1|decoder_claim          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|int_ready              ; gpu:inst2|decoder:decoder1|int_ready              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|asb                    ; gpu:inst2|decoder:decoder1|asb                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.217 ; gpu:inst2|spi:spi1|do_buffer_reg[2]               ; gpu:inst2|decoder:decoder1|current_instruction[2] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.176      ; 0.545      ;
; 0.241 ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; gpu:inst2|spi:spi1|do_valid_C                     ; gpu:inst2|spi:spi1|do_valid_D                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.394      ;
; 0.246 ; gpu:inst2|spi:spi1|do_valid_A                     ; gpu:inst2|spi:spi1|do_valid_B                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; gpu:inst2|spi:spi1|do_valid_B                     ; gpu:inst2|spi:spi1|do_valid_C                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; gpu:inst2|spi:spi1|do_valid_B                     ; gpu:inst2|spi:spi1|do_valid_o_reg                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.401      ;
; 0.297 ; gpu:inst2|spi:spi1|do_buffer_reg[1]               ; gpu:inst2|decoder:decoder1|current_instruction[2] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.176      ; 0.625      ;
; 0.303 ; gpu:inst2|spi:spi1|do_buffer_reg[1]               ; gpu:inst2|decoder:decoder1|current_instruction[1] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.176      ; 0.631      ;
; 0.358 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.509      ;
; 0.358 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.510      ;
; 0.359 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.510      ;
; 0.359 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.510      ;
; 0.361 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; gpu:inst2|spi:spi1|do_valid_D                     ; gpu:inst2|spi:spi1|do_valid_o_reg                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.376 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; gpu:inst2|decoder:decoder1|w[6]                   ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; gpu:inst2|spi:spi1|do_valid_A                     ; gpu:inst2|spi:spi1|do_valid_o_reg                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.389 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.541      ;
; 0.411 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.563      ;
; 0.421 ; gpu:inst2|spi:spi1|do_buffer_reg[0]               ; gpu:inst2|decoder:decoder1|current_instruction[0] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.160      ; 0.733      ;
; 0.421 ; gpu:inst2|spi:spi1|do_buffer_reg[0]               ; gpu:inst2|decoder:decoder1|current_instruction[2] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.160      ; 0.733      ;
; 0.429 ; gpu:inst2|spi:spi1|do_buffer_reg[0]               ; gpu:inst2|decoder:decoder1|current_instruction[1] ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.160      ; 0.741      ;
; 0.453 ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.605      ;
; 0.471 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.623      ;
; 0.477 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.628      ;
; 0.479 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.630      ;
; 0.496 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; gpu:inst2|spi:spi1|do_buffer_reg[6]               ; gpu:inst2|decoder:decoder1|h[6]                   ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.178      ; 0.836      ;
; 0.510 ; gpu:inst2|spi:spi1|do_buffer_reg[1]               ; gpu:inst2|decoder:decoder1|w[1]                   ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.162      ; 0.824      ;
; 0.514 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done  ; gpu:inst2|draw:draw1|draw_rect:rect1|cy[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; gpu:inst2|decoder:decoder1|h[6]                   ; gpu:inst2|decoder:decoder1|h[6]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; gpu:inst2|decoder:decoder1|y[5]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.014     ; 0.680      ;
; 0.546 ; gpu:inst2|spi:spi1|do_buffer_reg[0]               ; gpu:inst2|decoder:decoder1|w[0]                   ; SPICLK                 ; gen6mhz:inst1|count[2] ; 0.000        ; 0.146      ; 0.844      ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPICLK'                                                                                                                              ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|do_transfer_reg ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.404      ;
; 0.283 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.435      ;
; 0.287 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.439      ;
; 0.323 ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.475      ;
; 0.340 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.492      ;
; 0.371 ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.221      ; 0.744      ;
; 0.374 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.531      ;
; 0.400 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.552      ;
; 0.410 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|state_reg[1]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.562      ;
; 0.423 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.575      ;
; 0.455 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.607      ;
; 0.459 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.612      ;
; 0.464 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[0]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.616      ;
; 0.465 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.617      ;
; 0.468 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.620      ;
; 0.468 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|state_reg[3]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|state_reg[2]     ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.623      ;
; 0.533 ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.685      ;
; 0.544 ; gpu:inst2|spi:spi1|sh_reg[6]       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.680      ;
; 0.554 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.020     ; 0.686      ;
; 0.556 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.708      ;
; 0.576 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[5]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[6]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[1]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.733      ;
; 0.620 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.772      ;
; 0.630 ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; gpu:inst2|spi:spi1|sh_reg[0]       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; 0.205      ; 0.992      ;
; 0.640 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.020     ; 0.772      ;
; 0.647 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.020     ; 0.779      ;
; 0.648 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_transfer_reg  ; SPICLK       ; SPICLK      ; 0.000        ; -0.020     ; 0.780      ;
; 0.658 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.810      ;
; 0.664 ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.816      ;
; 0.675 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.827      ;
; 0.682 ; gpu:inst2|spi:spi1|sh_reg[5]       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.818      ;
; 0.698 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.850      ;
; 0.714 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.867      ;
; 0.719 ; gpu:inst2|spi:spi1|sh_reg[4]       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.855      ;
; 0.721 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.873      ;
; 0.722 ; gpu:inst2|spi:spi1|sh_reg[1]       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.858      ;
; 0.724 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.860      ;
; 0.726 ; gpu:inst2|spi:spi1|sh_reg[2]       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.862      ;
; 0.732 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.868      ;
; 0.732 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.868      ;
; 0.738 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.874      ;
; 0.740 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.876      ;
; 0.741 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[3]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.893      ;
; 0.749 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.885      ;
; 0.750 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.886      ;
; 0.763 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.899      ;
; 0.767 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.903      ;
; 0.769 ; gpu:inst2|spi:spi1|sh_reg[3]       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.905      ;
; 0.773 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.925      ;
; 0.773 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.909      ;
; 0.782 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.918      ;
; 0.794 ; gpu:inst2|spi:spi1|state_reg[0]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.930      ;
; 0.795 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.931      ;
; 0.805 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.941      ;
; 0.807 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.943      ;
; 0.813 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.949      ;
; 0.815 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.967      ;
; 0.818 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.954      ;
; 0.819 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.955      ;
; 0.826 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.962      ;
; 0.835 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[4]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.987      ;
; 0.836 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|sh_reg[2]        ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 0.988      ;
; 0.845 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[1] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 0.981      ;
; 0.864 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[0] ; SPICLK       ; SPICLK      ; 0.000        ; 0.000      ; 1.016      ;
; 0.869 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[2] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.005      ;
; 0.869 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[3] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.005      ;
; 0.869 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[4] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.005      ;
; 0.869 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[5] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.005      ;
; 0.869 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[6] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.005      ;
; 0.869 ; gpu:inst2|spi:spi1|state_reg[1]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.005      ;
; 0.911 ; gpu:inst2|spi:spi1|state_reg[2]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.047      ;
; 0.960 ; gpu:inst2|spi:spi1|state_reg[3]    ; gpu:inst2|spi:spi1|do_buffer_reg[7] ; SPICLK       ; SPICLK      ; 0.000        ; -0.016     ; 1.096      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPICLK'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SPICLK ; Rise       ; SPICLK                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_buffer_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_transfer_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|do_transfer_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|sh_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPICLK ; Rise       ; gpu:inst2|spi:spi1|state_reg[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; SPICLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; SPICLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_buffer_reg[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|do_transfer_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|do_transfer_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|sh_reg[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|sh_reg[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPICLK ; Rise       ; inst2|spi1|state_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPICLK ; Rise       ; inst2|spi1|state_reg[3]|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; SPIMOSI   ; SPICLK                 ; 2.332 ; 2.332 ; Rise       ; SPICLK                 ;
; reset     ; gen6mhz:inst1|count[2] ; 5.324 ; 5.324 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPIMOSI   ; SPICLK                 ; -2.123 ; -2.123 ; Rise       ; SPICLK                 ;
; reset     ; gen6mhz:inst1|count[2] ; -2.471 ; -2.471 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; debug5        ; SPICLK                 ; 5.051 ; 5.051 ; Rise       ; SPICLK                 ;
; debug8[*]     ; SPICLK                 ; 4.095 ; 4.095 ; Rise       ; SPICLK                 ;
;  debug8[0]    ; SPICLK                 ; 3.660 ; 3.660 ; Rise       ; SPICLK                 ;
;  debug8[1]    ; SPICLK                 ; 3.620 ; 3.620 ; Rise       ; SPICLK                 ;
;  debug8[2]    ; SPICLK                 ; 3.774 ; 3.774 ; Rise       ; SPICLK                 ;
;  debug8[3]    ; SPICLK                 ; 4.023 ; 4.023 ; Rise       ; SPICLK                 ;
;  debug8[4]    ; SPICLK                 ; 4.023 ; 4.023 ; Rise       ; SPICLK                 ;
;  debug8[5]    ; SPICLK                 ; 3.921 ; 3.921 ; Rise       ; SPICLK                 ;
;  debug8[6]    ; SPICLK                 ; 3.901 ; 3.901 ; Rise       ; SPICLK                 ;
;  debug8[7]    ; SPICLK                 ; 4.095 ; 4.095 ; Rise       ; SPICLK                 ;
; debug5        ; SPICLK                 ; 5.051 ; 5.051 ; Fall       ; SPICLK                 ;
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 7.012 ; 7.012 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 6.220 ; 6.220 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 6.202 ; 6.202 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 6.002 ; 6.002 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 6.199 ; 6.199 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 6.329 ; 6.329 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 6.195 ; 6.195 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 6.389 ; 6.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 6.366 ; 6.366 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 6.067 ; 6.067 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 6.565 ; 6.565 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 6.661 ; 6.661 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 6.347 ; 6.347 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 6.529 ; 6.529 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 6.581 ; 6.581 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 6.676 ; 6.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 7.012 ; 7.012 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.035 ; 7.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 7.035 ; 7.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 7.032 ; 7.032 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 6.768 ; 6.768 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 6.778 ; 6.778 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 6.697 ; 6.697 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 6.906 ; 6.906 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 7.510 ; 7.510 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.674 ; 4.674 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.962 ; 4.962 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.326 ; 7.326 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.467 ; 4.467 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.088 ; 4.088 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.257 ; 4.257 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 5.356 ; 5.356 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.970 ; 4.970 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.608 ; 4.608 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.816 ; 4.816 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.811 ; 4.811 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.840 ; 4.840 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.956 ; 4.956 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 5.283 ; 5.283 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 5.328 ; 5.328 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 5.303 ; 5.303 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.852 ; 4.852 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 5.012 ; 5.012 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 5.299 ; 5.299 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 5.356 ; 5.356 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 5.052 ; 5.052 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.049 ; 4.049 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 3.932 ; 3.932 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 3.970 ; 3.970 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 3.968 ; 3.968 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.081 ; 4.081 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.062 ; 4.062 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.085 ; 4.085 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 3.965 ; 3.965 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.234 ; 4.234 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.180 ; 4.180 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.239 ; 4.239 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 4.099 ; 4.099 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.094 ; 4.094 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.110 ; 4.110 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 6.042 ; 6.042 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 6.042 ; 6.042 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 5.801 ; 5.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 5.626 ; 5.626 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 5.586 ; 5.586 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 6.127 ; 6.127 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 6.032 ; 6.032 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 5.889 ; 5.889 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 6.123 ; 6.123 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 6.127 ; 6.127 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 5.068 ; 5.068 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 6.159 ; 6.159 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 6.033 ; 6.033 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 6.102 ; 6.102 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 6.159 ; 6.159 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 6.129 ; 6.129 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 5.042 ; 5.042 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 4.439 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.255 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; debug5        ; SPICLK                 ; 5.051 ; 5.051 ; Rise       ; SPICLK                 ;
; debug8[*]     ; SPICLK                 ; 3.620 ; 3.620 ; Rise       ; SPICLK                 ;
;  debug8[0]    ; SPICLK                 ; 3.660 ; 3.660 ; Rise       ; SPICLK                 ;
;  debug8[1]    ; SPICLK                 ; 3.620 ; 3.620 ; Rise       ; SPICLK                 ;
;  debug8[2]    ; SPICLK                 ; 3.774 ; 3.774 ; Rise       ; SPICLK                 ;
;  debug8[3]    ; SPICLK                 ; 4.023 ; 4.023 ; Rise       ; SPICLK                 ;
;  debug8[4]    ; SPICLK                 ; 4.023 ; 4.023 ; Rise       ; SPICLK                 ;
;  debug8[5]    ; SPICLK                 ; 3.921 ; 3.921 ; Rise       ; SPICLK                 ;
;  debug8[6]    ; SPICLK                 ; 3.901 ; 3.901 ; Rise       ; SPICLK                 ;
;  debug8[7]    ; SPICLK                 ; 4.095 ; 4.095 ; Rise       ; SPICLK                 ;
; debug5        ; SPICLK                 ; 5.051 ; 5.051 ; Fall       ; SPICLK                 ;
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 4.070 ; 4.070 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.102 ; 4.102 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.141 ; 4.141 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.267 ; 4.267 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.281 ; 4.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.070 ; 4.070 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.198 ; 4.198 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.135 ; 4.135 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.171 ; 4.171 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.356 ; 4.356 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.314 ; 4.314 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 4.564 ; 4.564 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.375 ; 4.375 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.273 ; 4.273 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.367 ; 4.367 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.490 ; 4.490 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.573 ; 4.573 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.909 ; 3.909 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.247 ; 4.247 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.246 ; 4.246 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 3.988 ; 3.988 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 3.999 ; 3.999 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 3.909 ; 3.909 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.118 ; 4.118 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.210 ; 4.439 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.139 ; 4.139 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.598 ; 4.598 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.026 ; 4.255 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.467 ; 4.467 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.088 ; 4.088 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.257 ; 4.257 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 3.724 ; 3.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.890 ; 4.890 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.529 ; 4.529 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.654 ; 4.654 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.650 ; 4.650 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.682 ; 4.682 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.794 ; 4.794 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 5.124 ; 5.124 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 5.306 ; 5.306 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 5.272 ; 5.272 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.822 ; 4.822 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.987 ; 4.987 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 5.267 ; 5.267 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 5.325 ; 5.325 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 5.017 ; 5.017 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 3.853 ; 3.853 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 3.724 ; 3.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 3.762 ; 3.762 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 3.765 ; 3.765 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 3.870 ; 3.870 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 3.866 ; 3.866 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 3.883 ; 3.883 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 3.820 ; 3.820 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.089 ; 4.089 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.035 ; 4.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.094 ; 4.094 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 3.956 ; 3.956 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 3.952 ; 3.952 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 3.965 ; 3.965 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.496 ; 4.496 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.953 ; 4.953 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.712 ; 4.712 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.536 ; 4.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.496 ; 4.496 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.944 ; 4.944 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.033 ; 5.033 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.037 ; 5.037 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.704 ; 4.704 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.945 ; 4.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.945 ; 4.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 5.014 ; 5.014 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 5.069 ; 5.069 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 5.039 ; 5.039 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.507 ; 4.507 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 4.439 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.255 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPIMOSI     ; debug6      ; 5.079 ;       ;       ; 5.079 ;
; VGACOLOR[0] ; vga_b[2]    ; 5.856 ;       ;       ; 5.856 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.816 ;       ;       ; 5.816 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.194 ;       ;       ; 6.194 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.953 ;       ;       ; 5.953 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.128 ;       ;       ; 6.128 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.132 ;       ;       ; 6.132 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.161 ;       ;       ; 6.161 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.018 ;       ;       ; 6.018 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.352 ;       ;       ; 6.352 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.322 ;       ;       ; 6.322 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.211 ;       ;       ; 6.211 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.280 ;       ;       ; 6.280 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; reset       ; RAMADDR[1]  ; 8.232 ; 8.232 ; 8.232 ; 8.232 ;
; reset       ; RAMADDR[2]  ; 8.232 ; 8.232 ; 8.232 ; 8.232 ;
; reset       ; RAMADDR[3]  ; 8.142 ; 8.142 ; 8.142 ; 8.142 ;
; reset       ; RAMADDR[4]  ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; reset       ; RAMADDR[5]  ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; reset       ; RAMADDR[6]  ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; reset       ; RAMADDR[7]  ; 8.423 ; 8.423 ; 8.423 ; 8.423 ;
; reset       ; RAMADDR[8]  ; 8.433 ; 8.433 ; 8.433 ; 8.433 ;
; reset       ; RAMADDR[9]  ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; reset       ; RAMADDR[10] ; 8.414 ; 8.414 ; 8.414 ; 8.414 ;
; reset       ; RAMADDR[11] ; 8.065 ; 8.065 ; 8.065 ; 8.065 ;
; reset       ; RAMADDR[12] ; 8.170 ; 8.170 ; 8.170 ; 8.170 ;
; reset       ; RAMADDR[13] ; 8.264 ; 8.264 ; 8.264 ; 8.264 ;
; reset       ; RAMADDR[14] ; 8.267 ; 8.267 ; 8.267 ; 8.267 ;
; reset       ; RAMADDR[15] ; 8.372 ; 8.406 ; 8.406 ; 8.372 ;
; reset       ; RAMDATA[0]  ; 8.284 ; 8.429 ; 8.429 ; 8.284 ;
; reset       ; RAMDATA[1]  ; 8.281 ; 8.426 ; 8.426 ; 8.281 ;
; reset       ; RAMDATA[2]  ; 8.017 ; 8.162 ; 8.162 ; 8.017 ;
; reset       ; RAMDATA[3]  ; 8.027 ; 8.172 ; 8.172 ; 8.027 ;
; reset       ; RAMDATA[4]  ; 7.946 ; 8.091 ; 8.091 ; 7.946 ;
; reset       ; RAMDATA[5]  ; 8.155 ; 8.300 ; 8.300 ; 8.155 ;
; reset       ; RAMWE       ; 8.759 ; 8.904 ; 8.904 ; 8.759 ;
; reset       ; debug0      ;       ; 6.939 ; 6.939 ;       ;
; reset       ; debug1      ;       ; 6.918 ; 6.918 ;       ;
; reset       ; debug2      ; 8.575 ; 8.720 ; 8.720 ; 8.575 ;
; reset       ; debug4      ;       ; 4.928 ; 4.928 ;       ;
; reset       ; vga_b[0]    ; 6.908 ;       ;       ; 6.908 ;
; reset       ; vga_b[1]    ; 6.667 ;       ;       ; 6.667 ;
; reset       ; vga_b[2]    ; 6.493 ;       ;       ; 6.493 ;
; reset       ; vga_b[3]    ; 6.453 ;       ;       ; 6.453 ;
; reset       ; vga_g[0]    ; 6.893 ;       ;       ; 6.893 ;
; reset       ; vga_g[1]    ; 6.750 ;       ;       ; 6.750 ;
; reset       ; vga_g[2]    ; 6.987 ;       ;       ; 6.987 ;
; reset       ; vga_g[3]    ; 6.991 ;       ;       ; 6.991 ;
; reset       ; vga_hsync   ;       ; 7.024 ; 7.024 ;       ;
; reset       ; vga_r[0]    ; 6.894 ;       ;       ; 6.894 ;
; reset       ; vga_r[1]    ; 6.963 ;       ;       ; 6.963 ;
; reset       ; vga_r[2]    ; 7.028 ;       ;       ; 7.028 ;
; reset       ; vga_r[3]    ; 6.998 ;       ;       ; 6.998 ;
; reset       ; vga_vsync   ;       ; 7.307 ; 7.307 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPIMOSI     ; debug6      ; 5.079 ;       ;       ; 5.079 ;
; VGACOLOR[0] ; vga_b[2]    ; 5.856 ;       ;       ; 5.856 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.816 ;       ;       ; 5.816 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.194 ;       ;       ; 6.194 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.953 ;       ;       ; 5.953 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.128 ;       ;       ; 6.128 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.132 ;       ;       ; 6.132 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.161 ;       ;       ; 6.161 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.018 ;       ;       ; 6.018 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.352 ;       ;       ; 6.352 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.322 ;       ;       ; 6.322 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.211 ;       ;       ; 6.211 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.280 ;       ;       ; 6.280 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; reset       ; RAMADDR[1]  ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; reset       ; RAMADDR[2]  ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; reset       ; RAMADDR[3]  ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; reset       ; RAMADDR[4]  ; 6.274 ; 6.274 ; 6.274 ; 6.274 ;
; reset       ; RAMADDR[5]  ; 6.301 ; 6.301 ; 6.301 ; 6.301 ;
; reset       ; RAMADDR[6]  ; 6.463 ; 6.463 ; 6.463 ; 6.463 ;
; reset       ; RAMADDR[7]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; reset       ; RAMADDR[8]  ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; reset       ; RAMADDR[9]  ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; reset       ; RAMADDR[10] ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; reset       ; RAMADDR[11] ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; reset       ; RAMADDR[12] ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; reset       ; RAMADDR[13] ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; reset       ; RAMADDR[14] ; 6.302 ; 6.302 ; 6.302 ; 6.302 ;
; reset       ; RAMADDR[15] ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; reset       ; RAMDATA[0]  ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; reset       ; RAMDATA[1]  ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; reset       ; RAMDATA[2]  ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; reset       ; RAMDATA[3]  ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; reset       ; RAMDATA[4]  ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; reset       ; RAMDATA[5]  ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; reset       ; RAMWE       ; 6.699 ; 8.452 ; 8.452 ; 6.699 ;
; reset       ; debug0      ;       ; 6.939 ; 6.939 ;       ;
; reset       ; debug1      ;       ; 6.918 ; 6.918 ;       ;
; reset       ; debug2      ; 6.515 ; 8.268 ; 8.268 ; 6.515 ;
; reset       ; debug4      ;       ; 4.928 ; 4.928 ;       ;
; reset       ; vga_b[0]    ; 6.908 ;       ;       ; 6.908 ;
; reset       ; vga_b[1]    ; 6.667 ;       ;       ; 6.667 ;
; reset       ; vga_b[2]    ; 6.493 ;       ;       ; 6.493 ;
; reset       ; vga_b[3]    ; 6.453 ;       ;       ; 6.453 ;
; reset       ; vga_g[0]    ; 6.893 ;       ;       ; 6.893 ;
; reset       ; vga_g[1]    ; 6.750 ;       ;       ; 6.750 ;
; reset       ; vga_g[2]    ; 6.987 ;       ;       ; 6.987 ;
; reset       ; vga_g[3]    ; 6.991 ;       ;       ; 6.991 ;
; reset       ; vga_hsync   ;       ; 7.024 ; 7.024 ;       ;
; reset       ; vga_r[0]    ; 6.894 ;       ;       ; 6.894 ;
; reset       ; vga_r[1]    ; 6.963 ;       ;       ; 6.963 ;
; reset       ; vga_r[2]    ; 7.028 ;       ;       ; 7.028 ;
; reset       ; vga_r[3]    ; 6.998 ;       ;       ; 6.998 ;
; reset       ; vga_vsync   ;       ; 7.307 ; 7.307 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 6.671 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 6.718 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 6.838 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 6.838 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 6.748 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 6.845 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 6.872 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.034 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.029 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.039 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 6.847 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.020 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 6.671 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 6.776 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 6.870 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 6.873 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 6.978 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.080 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 6.348 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 6.348 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 6.080 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 6.080 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 6.275 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 6.313 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.373 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 4.420 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 4.540 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 4.540 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 4.450 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 4.547 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 4.574 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 4.736 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 4.731 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 4.741 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 4.549 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 4.722 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 4.373 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 4.478 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 4.572 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.575 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.680 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.264 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 4.532 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 4.532 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.264 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.264 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.459 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.497 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 6.671     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 6.718     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 6.838     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 6.838     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 6.748     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 6.845     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 6.872     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.034     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.029     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.039     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 6.847     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.020     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 6.671     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 6.776     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 6.870     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 6.873     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 6.978     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.080     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 6.348     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 6.348     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 6.080     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 6.080     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 6.275     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 6.313     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.373     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 4.420     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 4.540     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 4.540     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 4.450     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 4.547     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 4.574     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 4.736     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 4.731     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 4.741     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 4.549     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 4.722     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 4.373     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 4.478     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 4.572     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.575     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.680     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.264     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 4.532     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 4.532     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.264     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.264     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.459     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.497     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -11.069  ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  SPICLK                 ; -1.628   ; 0.215  ; N/A      ; N/A     ; -1.469              ;
;  clock_50mhz            ; -0.211   ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -11.069  ; 0.055  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -864.297 ; -2.69  ; 0.0      ; 0.0     ; -191.288            ;
;  SPICLK                 ; -21.362  ; 0.000  ; N/A      ; N/A     ; -25.909             ;
;  clock_50mhz            ; -0.211   ; -2.690 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -842.724 ; 0.000  ; N/A      ; N/A     ; -160.082            ;
+-------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPIMOSI   ; SPICLK                 ; 4.209  ; 4.209  ; Rise       ; SPICLK                 ;
; reset     ; gen6mhz:inst1|count[2] ; 12.006 ; 12.006 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPIMOSI   ; SPICLK                 ; -2.123 ; -2.123 ; Rise       ; SPICLK                 ;
; reset     ; gen6mhz:inst1|count[2] ; -2.471 ; -2.471 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; debug5        ; SPICLK                 ; 9.609  ; 9.609  ; Rise       ; SPICLK                 ;
; debug8[*]     ; SPICLK                 ; 8.719  ; 8.719  ; Rise       ; SPICLK                 ;
;  debug8[0]    ; SPICLK                 ; 7.805  ; 7.805  ; Rise       ; SPICLK                 ;
;  debug8[1]    ; SPICLK                 ; 7.730  ; 7.730  ; Rise       ; SPICLK                 ;
;  debug8[2]    ; SPICLK                 ; 8.094  ; 8.094  ; Rise       ; SPICLK                 ;
;  debug8[3]    ; SPICLK                 ; 8.719  ; 8.719  ; Rise       ; SPICLK                 ;
;  debug8[4]    ; SPICLK                 ; 8.606  ; 8.606  ; Rise       ; SPICLK                 ;
;  debug8[5]    ; SPICLK                 ; 8.454  ; 8.454  ; Rise       ; SPICLK                 ;
;  debug8[6]    ; SPICLK                 ; 8.415  ; 8.415  ; Rise       ; SPICLK                 ;
;  debug8[7]    ; SPICLK                 ; 8.717  ; 8.717  ; Rise       ; SPICLK                 ;
; debug5        ; SPICLK                 ; 9.609  ; 9.609  ; Fall       ; SPICLK                 ;
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 16.016 ; 16.016 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 14.209 ; 14.209 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 14.146 ; 14.146 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 13.618 ; 13.618 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 14.159 ; 14.159 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 14.435 ; 14.435 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 14.166 ; 14.166 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 14.582 ; 14.582 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 14.516 ; 14.516 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 13.800 ; 13.800 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 14.745 ; 14.745 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 15.196 ; 15.196 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 14.354 ; 14.354 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 14.527 ; 14.527 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 14.949 ; 14.949 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.212 ; 15.212 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 16.016 ; 16.016 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 16.008 ; 16.008 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 16.006 ; 16.006 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 16.008 ; 16.008 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 15.389 ; 15.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 15.403 ; 15.403 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 15.153 ; 15.153 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 15.681 ; 15.681 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 17.199 ; 17.199 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 9.735  ; 9.735  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.480 ; 10.480 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 16.785 ; 16.785 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 9.062  ; 9.062  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 8.056  ; 8.056  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 8.642  ; 8.642  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 11.476 ; 11.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 10.579 ; 10.579 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.440  ; 9.440  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.981  ; 9.981  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.971  ; 9.971  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 10.019 ; 10.019 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 10.340 ; 10.340 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 11.288 ; 11.288 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 11.442 ; 11.442 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 11.413 ; 11.413 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 10.087 ; 10.087 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 10.528 ; 10.528 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 11.400 ; 11.400 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 11.476 ; 11.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 10.561 ; 10.561 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 8.193  ; 8.193  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 7.854  ; 7.854  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 7.894  ; 7.894  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 7.890  ; 7.890  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 8.218  ; 8.218  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 8.205  ; 8.205  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 8.225  ; 8.225  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 7.925  ; 7.925  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 8.451  ; 8.451  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 8.330  ; 8.330  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 8.615  ; 8.615  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 8.270  ; 8.270  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 8.265  ; 8.265  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 8.281  ; 8.281  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 13.316 ; 13.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 13.316 ; 13.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 12.719 ; 12.719 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 12.120 ; 12.120 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 12.080 ; 12.080 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 13.453 ; 13.453 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 13.293 ; 13.293 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.960 ; 12.960 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 13.447 ; 13.447 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 13.453 ; 13.453 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 10.676 ; 10.676 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 13.620 ; 13.620 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 13.306 ; 13.306 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 13.532 ; 13.532 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 13.620 ; 13.620 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 13.590 ; 13.590 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 10.505 ; 10.505 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 10.209 ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 9.795  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; debug5        ; SPICLK                 ; 5.051 ; 5.051 ; Rise       ; SPICLK                 ;
; debug8[*]     ; SPICLK                 ; 3.620 ; 3.620 ; Rise       ; SPICLK                 ;
;  debug8[0]    ; SPICLK                 ; 3.660 ; 3.660 ; Rise       ; SPICLK                 ;
;  debug8[1]    ; SPICLK                 ; 3.620 ; 3.620 ; Rise       ; SPICLK                 ;
;  debug8[2]    ; SPICLK                 ; 3.774 ; 3.774 ; Rise       ; SPICLK                 ;
;  debug8[3]    ; SPICLK                 ; 4.023 ; 4.023 ; Rise       ; SPICLK                 ;
;  debug8[4]    ; SPICLK                 ; 4.023 ; 4.023 ; Rise       ; SPICLK                 ;
;  debug8[5]    ; SPICLK                 ; 3.921 ; 3.921 ; Rise       ; SPICLK                 ;
;  debug8[6]    ; SPICLK                 ; 3.901 ; 3.901 ; Rise       ; SPICLK                 ;
;  debug8[7]    ; SPICLK                 ; 4.095 ; 4.095 ; Rise       ; SPICLK                 ;
; debug5        ; SPICLK                 ; 5.051 ; 5.051 ; Fall       ; SPICLK                 ;
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 4.070 ; 4.070 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.102 ; 4.102 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.141 ; 4.141 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.267 ; 4.267 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.281 ; 4.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.070 ; 4.070 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.198 ; 4.198 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.135 ; 4.135 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.171 ; 4.171 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.356 ; 4.356 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.314 ; 4.314 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 4.564 ; 4.564 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.375 ; 4.375 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.273 ; 4.273 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.367 ; 4.367 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.490 ; 4.490 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.573 ; 4.573 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.909 ; 3.909 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.247 ; 4.247 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.246 ; 4.246 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 3.988 ; 3.988 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 3.999 ; 3.999 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 3.909 ; 3.909 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.118 ; 4.118 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.210 ; 4.439 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.139 ; 4.139 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.598 ; 4.598 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.026 ; 4.255 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.467 ; 4.467 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.088 ; 4.088 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.257 ; 4.257 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 3.724 ; 3.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.890 ; 4.890 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.529 ; 4.529 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.654 ; 4.654 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.650 ; 4.650 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.682 ; 4.682 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.794 ; 4.794 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 5.124 ; 5.124 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 5.306 ; 5.306 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 5.272 ; 5.272 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.822 ; 4.822 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.987 ; 4.987 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 5.267 ; 5.267 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 5.325 ; 5.325 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 5.017 ; 5.017 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 3.853 ; 3.853 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 3.724 ; 3.724 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 3.762 ; 3.762 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 3.765 ; 3.765 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 3.870 ; 3.870 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 3.866 ; 3.866 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 3.883 ; 3.883 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 3.820 ; 3.820 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.089 ; 4.089 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.035 ; 4.035 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.094 ; 4.094 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 3.956 ; 3.956 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 3.952 ; 3.952 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 3.965 ; 3.965 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.496 ; 4.496 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.953 ; 4.953 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.712 ; 4.712 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.536 ; 4.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.496 ; 4.496 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.944 ; 4.944 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.801 ; 4.801 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.033 ; 5.033 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.037 ; 5.037 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.704 ; 4.704 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.945 ; 4.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.945 ; 4.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 5.014 ; 5.014 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 5.069 ; 5.069 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 5.039 ; 5.039 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.507 ; 4.507 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 4.439 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 4.255 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPIMOSI     ; debug6      ; 9.651  ;        ;        ; 9.651  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.517 ;        ;        ; 11.517 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.477 ;        ;        ; 11.477 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.486 ;        ;        ; 12.486 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.889 ;        ;        ; 11.889 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.357 ;        ;        ; 12.357 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.363 ;        ;        ; 12.363 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.427 ;        ;        ; 12.427 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.094 ;        ;        ; 12.094 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.850 ;        ;        ; 12.850 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.820 ;        ;        ; 12.820 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.521 ;        ;        ; 12.521 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.747 ;        ;        ; 12.747 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 17.509 ; 17.509 ; 17.509 ; 17.509 ;
; reset       ; RAMADDR[1]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; reset       ; RAMADDR[2]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; reset       ; RAMADDR[3]  ; 17.539 ; 17.539 ; 17.539 ; 17.539 ;
; reset       ; RAMADDR[4]  ; 17.833 ; 17.833 ; 17.833 ; 17.833 ;
; reset       ; RAMADDR[5]  ; 17.862 ; 17.862 ; 17.862 ; 17.862 ;
; reset       ; RAMADDR[6]  ; 18.236 ; 18.236 ; 18.236 ; 18.236 ;
; reset       ; RAMADDR[7]  ; 18.231 ; 18.231 ; 18.231 ; 18.231 ;
; reset       ; RAMADDR[8]  ; 18.241 ; 18.241 ; 18.241 ; 18.241 ;
; reset       ; RAMADDR[9]  ; 17.822 ; 17.822 ; 17.822 ; 17.822 ;
; reset       ; RAMADDR[10] ; 18.037 ; 18.037 ; 18.037 ; 18.037 ;
; reset       ; RAMADDR[11] ; 17.128 ; 17.128 ; 17.128 ; 17.128 ;
; reset       ; RAMADDR[12] ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; reset       ; RAMADDR[13] ; 17.683 ; 17.683 ; 17.683 ; 17.683 ;
; reset       ; RAMADDR[14] ; 17.686 ; 17.686 ; 17.686 ; 17.686 ;
; reset       ; RAMADDR[15] ; 17.965 ; 18.018 ; 18.018 ; 17.965 ;
; reset       ; RAMDATA[0]  ; 17.613 ; 18.008 ; 18.008 ; 17.613 ;
; reset       ; RAMDATA[1]  ; 17.615 ; 18.010 ; 18.010 ; 17.615 ;
; reset       ; RAMDATA[2]  ; 16.996 ; 17.391 ; 17.391 ; 16.996 ;
; reset       ; RAMDATA[3]  ; 17.010 ; 17.405 ; 17.405 ; 17.010 ;
; reset       ; RAMDATA[4]  ; 16.760 ; 17.155 ; 17.155 ; 16.760 ;
; reset       ; RAMDATA[5]  ; 17.288 ; 17.683 ; 17.683 ; 17.288 ;
; reset       ; RAMWE       ; 18.806 ; 19.201 ; 19.201 ; 18.806 ;
; reset       ; debug0      ;        ; 14.405 ; 14.405 ;        ;
; reset       ; debug1      ;        ; 14.237 ; 14.237 ;        ;
; reset       ; debug2      ; 18.392 ; 18.787 ; 18.787 ; 18.392 ;
; reset       ; debug4      ;        ; 9.296  ; 9.296  ;        ;
; reset       ; vga_b[0]    ; 13.986 ;        ;        ; 13.986 ;
; reset       ; vga_b[1]    ; 13.389 ;        ;        ; 13.389 ;
; reset       ; vga_b[2]    ; 12.791 ;        ;        ; 12.791 ;
; reset       ; vga_b[3]    ; 12.751 ;        ;        ; 12.751 ;
; reset       ; vga_g[0]    ; 13.957 ;        ;        ; 13.957 ;
; reset       ; vga_g[1]    ; 13.624 ;        ;        ; 13.624 ;
; reset       ; vga_g[2]    ; 14.115 ;        ;        ; 14.115 ;
; reset       ; vga_g[3]    ; 14.121 ;        ;        ; 14.121 ;
; reset       ; vga_hsync   ;        ; 14.433 ; 14.433 ;        ;
; reset       ; vga_r[0]    ; 13.971 ;        ;        ; 13.971 ;
; reset       ; vga_r[1]    ; 14.197 ;        ;        ; 14.197 ;
; reset       ; vga_r[2]    ; 14.293 ;        ;        ; 14.293 ;
; reset       ; vga_r[3]    ; 14.263 ;        ;        ; 14.263 ;
; reset       ; vga_vsync   ;        ; 15.175 ; 15.175 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPIMOSI     ; debug6      ; 5.079 ;       ;       ; 5.079 ;
; VGACOLOR[0] ; vga_b[2]    ; 5.856 ;       ;       ; 5.856 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.816 ;       ;       ; 5.816 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.194 ;       ;       ; 6.194 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.953 ;       ;       ; 5.953 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.128 ;       ;       ; 6.128 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.132 ;       ;       ; 6.132 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.161 ;       ;       ; 6.161 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.018 ;       ;       ; 6.018 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.352 ;       ;       ; 6.352 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.322 ;       ;       ; 6.322 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.211 ;       ;       ; 6.211 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.280 ;       ;       ; 6.280 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; reset       ; RAMADDR[1]  ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; reset       ; RAMADDR[2]  ; 6.267 ; 6.267 ; 6.267 ; 6.267 ;
; reset       ; RAMADDR[3]  ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; reset       ; RAMADDR[4]  ; 6.274 ; 6.274 ; 6.274 ; 6.274 ;
; reset       ; RAMADDR[5]  ; 6.301 ; 6.301 ; 6.301 ; 6.301 ;
; reset       ; RAMADDR[6]  ; 6.463 ; 6.463 ; 6.463 ; 6.463 ;
; reset       ; RAMADDR[7]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; reset       ; RAMADDR[8]  ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; reset       ; RAMADDR[9]  ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; reset       ; RAMADDR[10] ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; reset       ; RAMADDR[11] ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; reset       ; RAMADDR[12] ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; reset       ; RAMADDR[13] ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; reset       ; RAMADDR[14] ; 6.302 ; 6.302 ; 6.302 ; 6.302 ;
; reset       ; RAMADDR[15] ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; reset       ; RAMDATA[0]  ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; reset       ; RAMDATA[1]  ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; reset       ; RAMDATA[2]  ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; reset       ; RAMDATA[3]  ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; reset       ; RAMDATA[4]  ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; reset       ; RAMDATA[5]  ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; reset       ; RAMWE       ; 6.699 ; 8.452 ; 8.452 ; 6.699 ;
; reset       ; debug0      ;       ; 6.939 ; 6.939 ;       ;
; reset       ; debug1      ;       ; 6.918 ; 6.918 ;       ;
; reset       ; debug2      ; 6.515 ; 8.268 ; 8.268 ; 6.515 ;
; reset       ; debug4      ;       ; 4.928 ; 4.928 ;       ;
; reset       ; vga_b[0]    ; 6.908 ;       ;       ; 6.908 ;
; reset       ; vga_b[1]    ; 6.667 ;       ;       ; 6.667 ;
; reset       ; vga_b[2]    ; 6.493 ;       ;       ; 6.493 ;
; reset       ; vga_b[3]    ; 6.453 ;       ;       ; 6.453 ;
; reset       ; vga_g[0]    ; 6.893 ;       ;       ; 6.893 ;
; reset       ; vga_g[1]    ; 6.750 ;       ;       ; 6.750 ;
; reset       ; vga_g[2]    ; 6.987 ;       ;       ; 6.987 ;
; reset       ; vga_g[3]    ; 6.991 ;       ;       ; 6.991 ;
; reset       ; vga_hsync   ;       ; 7.024 ; 7.024 ;       ;
; reset       ; vga_r[0]    ; 6.894 ;       ;       ; 6.894 ;
; reset       ; vga_r[1]    ; 6.963 ;       ;       ; 6.963 ;
; reset       ; vga_r[2]    ; 7.028 ;       ;       ; 7.028 ;
; reset       ; vga_r[3]    ; 6.998 ;       ;       ; 6.998 ;
; reset       ; vga_vsync   ;       ; 7.307 ; 7.307 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 409999   ; 0        ; 0        ; 0        ;
; SPICLK                 ; gen6mhz:inst1|count[2] ; 117      ; 0        ; 0        ; 0        ;
; SPICLK                 ; SPICLK                 ; 117      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 409999   ; 0        ; 0        ; 0        ;
; SPICLK                 ; gen6mhz:inst1|count[2] ; 117      ; 0        ; 0        ; 0        ;
; SPICLK                 ; SPICLK                 ; 117      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 185   ; 185  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 1132  ; 1132 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 15 13:47:33 2013
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
    Info (332105): create_clock -period 1.000 -name SPICLK SPICLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.069
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.069      -842.724 gen6mhz:inst1|count[2] 
    Info (332119):    -1.628       -21.362 SPICLK 
    Info (332119):    -0.211        -0.211 clock_50mhz 
Info (332146): Worst-case hold slack is -2.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.690        -2.690 clock_50mhz 
    Info (332119):     0.445         0.000 SPICLK 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -1.469       -25.909 SPICLK 
    Info (332119):    -0.611      -160.082 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.432      -247.867 gen6mhz:inst1|count[2] 
    Info (332119):    -0.080        -0.560 SPICLK 
    Info (332119):     0.524         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -1.720 clock_50mhz 
    Info (332119):     0.055         0.000 gen6mhz:inst1|count[2] 
    Info (332119):     0.215         0.000 SPICLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -1.222       -21.222 SPICLK 
    Info (332119):    -0.500      -131.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Sun Dec 15 13:47:34 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


