# LAOC-I
Repositório dedicado à disciplina de Arquitetura e Organização de Computadores I ministrada pelo professor Jefferson Figueiredo

**ModelSim-Altera Edition 13.0sp1**

Para inciar um projeto é importante criar uma pasta, com o nome desejado, no diretório do próprio ModelSim (*C:\altera\13.0sp1*). 
Em seguida, basta:

Selecionar *File* -> *New* -> *Project...*

![1](https://user-images.githubusercontent.com/42523044/76576520-113dda80-64a1-11ea-8516-3539b4c3e466.png)

Irá surgir essa caixa na tela. Em *Project Name* coloque o nome do projeto e em *Browse...* especifique a pasta onde o projeto será armazenado. Feito isso, clique em *ok*.

![2](https://user-images.githubusercontent.com/42523044/76576644-75609e80-64a1-11ea-9bd8-1f9bf30cfe3e.png)

Crie um arquivo.v dentro do projeto selecionando o *Create New File*.

![3](https://user-images.githubusercontent.com/42523044/76576752-d12b2780-64a1-11ea-8af3-0465d9cc2555.png)

Em *File Name* insira o nome do arquivo. Importante ressaltar que o nome desse arquivo deve ser o mesmo do módulo onde o código será descrito. Em *Add file as type* mude de **VHDL** para **Verilog***. Clique em *ok*.

![4](https://user-images.githubusercontent.com/42523044/76576943-7b0ab400-64a2-11ea-9486-b16fe002140a.png)

O arquivo ficara no canto superior esquerdo da tela.

![5](https://user-images.githubusercontent.com/42523044/76577132-0f751680-64a3-11ea-9df1-203efe37de0a.png)
