-;----------------------------------------------------------------------------------------------------------------------------------------;;;;;
-;project:;sdpRAM - Testbench;;;;
-;brief: ;This file contains the stimulus / response pairs for the sdpRAM.;;;;
-;file:   ;sdpRAM_tb.csv;;;;
-;----------------------------------------------------------------------------------------------------------------------------------------;;;;;
-;Copyright (c) 2017 by HSR, Switzerland;;;;;
-;All rights reserved.;;;;;
-;----------------------------------------------------------------------------------------------------------------------------------------;;;;;
-;File history:;;;;;
-;Version;Date;Author;Remarks;Coverage:;
-;0.1;13.02.2018;L. Leuenberger;Created;100%;
-;----------------------------------------------------------------------------------------------------------------------------------------;;;;;
-;Stimulus:;;;;Response:;Testvector:
-;a_wr_en_in;a_addr_in;a_data_in;b_addr_in;b_data_out;
-;std_logic;vector (3 downto 0);vector (3 downto 0);vector (3 downto 0);vector (3 downto 0);
-;----------------------------------------------------------------------------------------------------------------------------------------;;;;;
-;Reset sequence;;;;;
;0;0000;0000;0000;UUUU;1
-;Write all values;;;;;
;1;0000;0000;0000;UUUU;2
;1;0001;0001;0000;UUUU;3
;1;0010;0010;0000;0000;4
;1;0011;0011;0000;0000;5
;1;0100;0100;0000;0000;6
;1;0101;0101;0000;0000;7
;1;0110;0110;0000;0000;8
;1;0111;0111;0000;0000;9
;1;1000;1000;0000;0000;10
;1;1001;1001;0000;0000;11
;1;1010;1010;0000;0000;12
;1;1011;1011;0000;0000;13
;1;1100;1100;0000;0000;14
;1;1101;1101;0000;0000;15
;1;1110;1110;0000;0000;16
;1;1111;1111;0000;0000;17
;0;0000;0000;0000;0000;18
-;Read all values;;;;;
;0;0000;0000;0000;0000;19
;0;0001;0000;0001;0000;20
;0;0010;0000;0010;0001;21
;0;0011;0000;0011;0010;22
;0;0100;0000;0100;0011;23
;0;0101;0000;0101;0100;24
;0;0110;0000;0110;0101;25
;0;0111;0000;0111;0110;26
;0;1000;0000;1000;0111;27
;0;1001;0000;1001;1000;28
;0;1010;0000;1010;1001;29
;0;1011;0000;1011;1010;30
;0;1100;0000;1100;1011;31
;0;1101;0000;1101;1100;32
;0;1110;0000;1110;1101;33
;0;1111;0000;1111;1110;34
;0;0000;0000;0000;1111;35
;0;0000;0000;0000;0000;36
