# Practica_PWM
ğŸ“Œ DescripciÃ³n

Este proyecto implementa un sistema en Verilog que combina un debouncer y un controlador PWM. El debouncer estabiliza las seÃ±ales de entrada provenientes de botones fÃ­sicos, y el controlador PWM genera una seÃ±al modulada en ancho de pulso para controlar un servo. Se utilizan registros y lÃ³gica secuencial para manejar el duty cycle de la seÃ±al PWM en respuesta a entradas de usuario.

âš™ï¸ Requisitos

Tarjeta FPGA DE10-Lit

Software Intel Quartus Prime Lite

Servomotor compatible con seÃ±al PWM (ejemplo: SG90, MG995)

Fuente de alimentaciÃ³n externa para el servomotor (5V)

Conexiones de cables jumper

ğŸ“‚ Estructura del Proyecto

â”‚â”€â”€ Debouncer.v
â”‚â”€â”€ dff.v
â”‚â”€â”€ pwm.v
â”‚â”€â”€ clk_divider.v
â”‚â”€â”€ counter_debouncer.v
â”‚â”€â”€ README.md
