[1;34m[src/device/io/mmio.c,18,add_mmio_map] Add mmio map 'flash' at [0x0000000010000000, 0x00000000100000ff][0m
sh: 1: spike-dasm: not found
Emu compiled at Apr 11 2022, 21:01:09
The image is /home/jy/oscpu/bin/non-output/cpu-tests/shuixianhua-cpu-tests.bin
Using simulated 4096MB RAM
--diff is not given, try to use $(NEMU_HOME)/build/riscv64-nemu-interpreter-so by default
NemuProxy using /home/jy/xs-env/NEMU/build/riscv64-nemu-interpreter-so
The first instruction of core 0 has commited. Difftest enabled. 

============== Commit Group Trace (Core 0) ==============
commit group [00]: pc 00800001d8 cmtcnt 1
commit group [01]: pc 0080000104 cmtcnt 1
commit group [02]: pc 0080000108 cmtcnt 2
commit group [03]: pc 0080000110 cmtcnt 1
commit group [04]: pc 0080000114 cmtcnt 2
commit group [05]: pc 008000011c cmtcnt 1
commit group [06]: pc 0080000010 cmtcnt 1 <--
commit group [07]: pc 00800001c0 cmtcnt 2
commit group [08]: pc 00800001cc cmtcnt 1
commit group [09]: pc 00800001d0 cmtcnt 2
commit group [10]: pc 00800001c0 cmtcnt 2
commit group [11]: pc 00800001cc cmtcnt 1
commit group [12]: pc 00800001d0 cmtcnt 2
commit group [13]: pc 00800001c0 cmtcnt 2
commit group [14]: pc 00800001c8 cmtcnt 2
commit group [15]: pc 00800001d0 cmtcnt 2

============== Commit Instr Trace ==============
commit inst [00]: pc 00800001d0 inst 00161613 wen 1 dst 0000000c data 0000000000000018
commit inst [01]: pc 00800001d4 inst fe0596e3 wen 0 dst 00000000 data 00000000800001dc
commit inst [02]: pc 00800001c0 inst 0015f693 wen 1 dst 0000000d data 0000000000000001
commit inst [03]: pc 00800001c4 inst 00068463 wen 0 dst 00000000 data 00000000800001dc
commit inst [04]: pc 00800001c8 inst 00c50533 wen 1 dst 0000000a data 000000000000001b
commit inst [05]: pc 00800001cc inst 0015d593 wen 1 dst 0000000b data 0000000000000000
commit inst [06]: pc 00800001d0 inst 00161613 wen 1 dst 0000000c data 0000000000000030
commit inst [07]: pc 00800001d4 inst fe0596e3 wen 0 dst 00000000 data 00000000800001dc
commit inst [08]: pc 00800001d8 inst 00008067 wen 1 dst 00000000 data 00000000800001dc
commit inst [09]: pc 0080000104 inst 00a4043b wen 1 dst 00000008 data 0000000000000099
commit inst [10]: pc 0080000108 inst f4941ce3 wen 0 dst 00000000 data 00000000800001dc
commit inst [11]: pc 008000010c inst 002a9793 wen 1 dst 0000000f data 0000000000000000
commit inst [12]: pc 0080000110 inst 00fb07b3 wen 1 dst 0000000f data 00000000800004f8
commit inst [13]: pc 0080000114 inst 0007a503 wen 1 dst 0000000a data 0000000000000099
commit inst [14]: pc 0080000118 inst 001a8a9b wen 1 dst 00000015 data 0000000000000001
commit inst [15]: pc 008000011c inst 40950533 wen 1 dst 0000000a data 0000000000000000
commit inst [16]: pc 0080000010 inst 00050463 wen 0 dst 00000000 data 00000000800001dc <--
commit inst [17]: pc 00800001bc inst 00000513 wen 1 dst 0000000a data 0000000000000000
commit inst [18]: pc 00800001c0 inst 0015f693 wen 1 dst 0000000d data 0000000000000001
commit inst [19]: pc 00800001c4 inst 00068463 wen 0 dst 00000000 data 00000000800001dc
commit inst [20]: pc 00800001c8 inst 00c50533 wen 1 dst 0000000a data 0000000000000003
commit inst [21]: pc 00800001cc inst 0015d593 wen 1 dst 0000000b data 0000000000000004
commit inst [22]: pc 00800001d0 inst 00161613 wen 1 dst 0000000c data 0000000000000006
commit inst [23]: pc 00800001d4 inst fe0596e3 wen 0 dst 00000000 data 00000000800001dc
commit inst [24]: pc 00800001c0 inst 0015f693 wen 1 dst 0000000d data 0000000000000000
commit inst [25]: pc 00800001c4 inst 00068463 wen 0 dst 00000000 data 00000000800001dc
commit inst [26]: pc 00800001cc inst 0015d593 wen 1 dst 0000000b data 0000000000000002
commit inst [27]: pc 00800001d0 inst 00161613 wen 1 dst 0000000c data 000000000000000c
commit inst [28]: pc 00800001d4 inst fe0596e3 wen 0 dst 00000000 data 00000000800001dc
commit inst [29]: pc 00800001c0 inst 0015f693 wen 1 dst 0000000d data 0000000000000000
commit inst [30]: pc 00800001c4 inst 00068463 wen 0 dst 00000000 data 00000000800001dc
commit inst [31]: pc 00800001cc inst 0015d593 wen 1 dst 0000000b data 0000000000000001

==============  REF Regs  ==============
[WARNING] difftest store queue overflow
  $0: 0x0000000000000000   ra: 0x0000000080000104   sp: 0x0000000080008fb0   gp: 0x352fdf98e52fcfc7 
  tp: 0xdcbf0f62626151e5   t0: 0x00000000800000a0   t1: 0xf96a00e573cc4cd7   t2: 0xedfc400e6a038067 
  s0: 0x0000000000000099   s1: 0x0000000000000099   a0: 0x0000000000000001   a1: 0x0000000000000000 
  a2: 0x0000000000000030   a3: 0x0000000000000001   a4: 0x0000000000000000   a5: 0x00000000800004f8 
  a6: 0xb6b252314923a1d9   a7: 0xd864129fbfcfde1f   s2: 0x0000000000000003   s3: 0x0000000000000001 
  s4: 0x00000000000001f4   s5: 0x0000000000000001   s6: 0x00000000800004f8   s7: 0xaecbb226c4d1e497 
  s8: 0x88bfc3bc6b955579   s9: 0xd07d9a22a3aa966a  s10: 0xe1be04456234661d  s11: 0x4c23bcb7582560ee 
  t3: 0x9f1221e4922f52ff   t4: 0xe30e9ccab7e1ce94   t5: 0xf3632551678d6045   t6: 0x5f8d2c8d47e26698 
 ft0: 0x0015d59300c50533  ft1: 0xfe0596e300161613  ft2: 0x0205151300008067  ft3: 0x0000829302059593 
 ft4: 0x0005051b03c000ef  ft5: 0x0205151300028067  ft6: 0x0205551302059593  ft7: 0x000082930205d593 
 fs0: 0x0005851b01c000ef  fs1: 0xfff0029300028067  fa0: 0x060540630a558c63  fa1: 0x000586130605c663 
 fa2: 0xfff0051300050593  fa3: 0x0010069302060c63  fa4: 0x00c0586300b67a63  fa5: 0x0016969300161613 
 fa6: 0x00000513feb66ae3  fa7: 0x40c585b300c5e663  fs2: 0x0016d69300d56533  fs3: 0xfe0696e300165613 
 fs4: 0x0000829300008067  fs5: 0x00058513fb5ff0ef  fs6: 0x40a0053300028067  fs7: 0x40b005b300b04863 
 fs8: 0x40b005b3f9dff06f  fs9: 0xf91ff0ef00008293 fs10: 0x0002806740a00533 fs11: 0x0005ca6300008293 
 ft8: 0xf79ff0ef00054c63  ft9: 0x0002806700058513 ft10: 0xfe0558e340b005b3 ft11: 0xf61ff0ef40a00533 
pc: 0x0000000080000124 mstatus: 0x0000000000000000 mcause: 0x0000000000000000 mepc: 0x0000000000000000
                       sstatus: 0x0000000000000000 scause: 0x0000000000000000 sepc: 0x0000000000000000
satp: 0x0000000000000000
mip: 0x0000000000000000 mie: 0x0000000000000000 mscratch: 0x0000000000000000 sscratch: 0x0000000000000000
mideleg: 0x0000000000000000 medeleg: 0x0000000000000000
mtval: 0x0000000000000000 stval: 0x0000000000000000 mtvec: 0x0000000000000000 stvec: 0x0000000000000000
privilege mode:3  pmp: below
 0: cfg:0x00 addr:0x0000000000000000| 1: cfg:0x00 addr:0x0000000000000000
 2: cfg:0x00 addr:0x0000000000000000| 3: cfg:0x00 addr:0x0000000000000000
 4: cfg:0x00 addr:0x0000000000000000| 5: cfg:0x00 addr:0x0000000000000000
 6: cfg:0x00 addr:0x0000000000000000| 7: cfg:0x00 addr:0x0000000000000000
 8: cfg:0x00 addr:0x0000000000000000| 9: cfg:0x00 addr:0x0000000000000000
10: cfg:0x00 addr:0x0000000000000000|11: cfg:0x00 addr:0x0000000000000000
12: cfg:0x00 addr:0x0000000000000000|13: cfg:0x00 addr:0x0000000000000000
14: cfg:0x00 addr:0x0000000000000000|15: cfg:0x00 addr:0x0000000000000000
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
aluValid id:0
priviledgeMode: 3
     a0 different at pc = 0x0080000120, right= 0x0000000000000001, wrong = 0x0000000000000000
this_pc different at pc = 0x0080000120, right= 0x0000000080000120, wrong = 0x0000000080000010
Core 0: [31mABORT at pc = 0x80000010
[0m[35mtotal guest instructions = 16,080
[0m[35minstrCnt = 16,080, cycleCnt = 32,037, IPC = 0.501920
[0m[34mSeed=0 Guest cycle spent: 32,038 (this will be different from cycleCnt if emu loads a snapshot)
[0m[34mHost time spent: 88ms
[0m