+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; uart_tx_inst                                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi2_inst                                                                                                                                                                   ; 27    ; 4              ; 0            ; 4              ; 5      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_gen_inst                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1|sys_pll_inst                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A0|altclkctrl_0|SYS_GCLK_altclkctrl_0_sub_component                                                                                                                         ; 5     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A0|altclkctrl_0                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A0                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|rst_controller_001|alt_rst_sync_uq1                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|rst_controller_001                                                                                                                                                  ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|rst_controller|alt_rst_req_sync_uq1                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|rst_controller|alt_rst_sync_uq1                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|rst_controller                                                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|irq_mapper                                                                                                                                                          ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_014                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_013                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_012                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_011                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_010                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_009                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_008                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_007                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                             ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_006                                                                                                                             ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_005                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_004                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_003                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_002                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter_001                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|avalon_st_adapter                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_rsp_width_adapter                                                                                                             ; 242   ; 3              ; 2            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_cmd_width_adapter|uncompressor                                                                                                ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_cmd_width_adapter                                                                                                             ; 134   ; 14             ; 0            ; 14             ; 237    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                             ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                   ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_mux_001                                                                                                                                       ; 899   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                 ; 60    ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_mux|arb                                                                                                                                       ; 19    ; 0              ; 4            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_mux                                                                                                                                           ; 1923  ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_014                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_013                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_012                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_011                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_010                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_009                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_008                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_007                                                                                                                                     ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_006                                                                                                                                     ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_005                                                                                                                                     ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_004                                                                                                                                     ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_003                                                                                                                                     ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_002                                                                                                                                     ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux_001                                                                                                                                     ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|rsp_demux                                                                                                                                         ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_014                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_013                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_012                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_011                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_010                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_009                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_008                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_007                                                                                                                                       ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_006                                                                                                                                       ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_005                                                                                                                                       ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_004                                                                                                                                       ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_003                                                                                                                                       ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_002                                                                                                                                       ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux_001                                                                                                                                       ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux|arb                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_mux                                                                                                                                           ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_demux_001                                                                                                                                     ; 137   ; 49             ; 2            ; 49             ; 897    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|cmd_demux                                                                                                                                         ; 145   ; 225            ; 2            ; 225            ; 1921   ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_016|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_016                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_015|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_015                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_014|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_014                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_013|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_013                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_012|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_012                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_011|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_011                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_010|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_010                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_009|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_009                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_008|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_008                                                                                                                                        ; 224   ; 0              ; 2            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_007|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_007                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_006|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_006                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_005|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_005                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_004|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_004                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_003|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_003                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_002|the_default_decode                                                                                                                     ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_002                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_001|the_default_decode                                                                                                                     ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router_001                                                                                                                                        ; 116   ; 0              ; 6            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router|the_default_decode                                                                                                                         ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|router                                                                                                                                            ; 116   ; 0              ; 6            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|testpad_1_s1_agent_rsp_fifo                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|testpad_1_s1_agent|uncompressor                                                                                                                   ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|testpad_1_s1_agent                                                                                                                                ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_2_s1_agent_rsp_fifo                                                                                                                            ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_2_s1_agent|uncompressor                                                                                                                        ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_2_s1_agent                                                                                                                                     ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_1_s1_agent_rsp_fifo                                                                                                                            ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_1_s1_agent|uncompressor                                                                                                                        ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_1_s1_agent                                                                                                                                     ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|ext_rst_s1_agent_rsp_fifo                                                                                                                         ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|ext_rst_s1_agent|uncompressor                                                                                                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|ext_rst_s1_agent                                                                                                                                  ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|version_info_s1_agent_rsp_fifo                                                                                                                    ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|version_info_s1_agent|uncompressor                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|version_info_s1_agent                                                                                                                             ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|dacctrl_s1_agent_rsp_fifo                                                                                                                         ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|dacctrl_s1_agent|uncompressor                                                                                                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|dacctrl_s1_agent                                                                                                                                  ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|exttrg_0_s1_agent_rsp_fifo                                                                                                                        ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|exttrg_0_s1_agent|uncompressor                                                                                                                    ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|exttrg_0_s1_agent                                                                                                                                 ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|write_en_pio_s1_agent_rsp_fifo                                                                                                                    ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|write_en_pio_s1_agent|uncompressor                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|write_en_pio_s1_agent                                                                                                                             ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                ; 264   ; 39             ; 0            ; 39             ; 223    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                            ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                         ; 728   ; 137            ; 148          ; 137            ; 760    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_csr_agent_rsp_fifo                                                                                                                     ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_csr_agent|uncompressor                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_csr_agent                                                                                                                              ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_csr_agent_rsp_fifo                                                                                                                     ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_csr_agent|uncompressor                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_csr_agent                                                                                                                              ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_agent_rsp_fifo                                                                                                                         ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_agent|uncompressor                                                                                                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_agent                                                                                                                                  ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_agent_rsp_fifo                                                                                                                         ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_agent|uncompressor                                                                                                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_agent                                                                                                                                  ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                   ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                      ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                               ; 320   ; 39             ; 52           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                             ; 204   ; 41             ; 93           ; 41             ; 148    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                    ; 204   ; 41             ; 93           ; 41             ; 148    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|testpad_1_s1_translator                                                                                                                           ; 113   ; 6              ; 31           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_2_s1_translator                                                                                                                                ; 113   ; 6              ; 31           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|bs_1_s1_translator                                                                                                                                ; 113   ; 6              ; 31           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|ext_rst_s1_translator                                                                                                                             ; 113   ; 6              ; 31           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|version_info_s1_translator                                                                                                                        ; 113   ; 6              ; 31           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|dacctrl_s1_translator                                                                                                                             ; 113   ; 6              ; 31           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|exttrg_0_s1_translator                                                                                                                            ; 113   ; 6              ; 31           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|write_en_pio_s1_translator                                                                                                                        ; 113   ; 6              ; 31           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                    ; 319   ; 7              ; 15           ; 7              ; 292    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_csr_translator                                                                                                                         ; 113   ; 6              ; 27           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_csr_translator                                                                                                                         ; 113   ; 6              ; 27           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_1_out_translator                                                                                                                             ; 113   ; 5              ; 29           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|fifo_0_out_translator                                                                                                                             ; 113   ; 5              ; 29           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                           ; 113   ; 5              ; 21           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                          ; 113   ; 5              ; 32           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                        ; 113   ; 52             ; 0            ; 52             ; 106    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                               ; 114   ; 12             ; 0            ; 12             ; 106    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|mm_interconnect_0                                                                                                                                                   ; 682   ; 0              ; 0            ; 0              ; 540    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|write_en_pio                                                                                                                                                        ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|version_info                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|testpad_1                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|onchip_memory2_0|the_altsyncram|auto_generated|mux2                                                                                                                 ; 386   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|onchip_memory2_0|the_altsyncram|auto_generated|decode3                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                      ; 162   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|onchip_memory2_0                                                                                                                                                    ; 166   ; 1              ; 1            ; 1              ; 128    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_debug_slave_wrapper|the_TestRO_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_debug_slave_wrapper|the_TestRO_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_ocimem|TestRO_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_ocimem|TestRO_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_fifo|the_TestRO_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_fifo|the_TestRO_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_fifo|the_TestRO_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_dtrace|TestRO_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                 ; 115   ; 0              ; 104          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_itrace                                                                 ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                   ; 100   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                   ; 65    ; 5              ; 62           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci|the_TestRO_nios2_gen2_0_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_nios2_oci                                                                                                              ; 179   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|TestRO_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|TestRO_nios2_gen2_0_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|TestRO_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|TestRO_nios2_gen2_0_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu|the_TestRO_nios2_gen2_0_cpu_test_bench                                                                                                             ; 322   ; 3              ; 288          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0|cpu                                                                                                                                                    ; 149   ; 1              ; 31           ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|nios2_gen2_0                                                                                                                                                        ; 149   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_r                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0|the_TestRO_jtag_uart_0_scfifo_w                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|jtag_uart_0                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrfull_eq_comp                                                                            ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdfull_eq_comp                                                                            ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdempty_eq_comp                                                                           ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe16                                                                         ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp                                                                                   ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_bwp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_brp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wraclr                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe13                                                                         ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp                                                                                   ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_bwp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_brp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdaclr                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|fifo_ram                                                                                  ; 62    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g1p                                                                                 ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g1p                                                                                 ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated                                                                                           ; 37    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls|the_dcfifo                                                                                                                          ; 37    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1|the_dcfifo_with_controls                                                                                                                                     ; 75    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_1                                                                                                                                                              ; 75    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrfull_eq_comp                                                                            ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdfull_eq_comp                                                                            ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdempty_eq_comp                                                                           ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe16                                                                         ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp                                                                                   ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_bwp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_brp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wraclr                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe13                                                                         ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp                                                                                   ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_bwp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_brp                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdaclr                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|fifo_ram                                                                                  ; 62    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g1p                                                                                 ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g1p                                                                                 ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g_gray2bin                                                                          ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated                                                                                           ; 37    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls|the_dcfifo                                                                                                                          ; 37    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0|the_dcfifo_with_controls                                                                                                                                     ; 75    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|fifo_0                                                                                                                                                              ; 75    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|exttrg_0                                                                                                                                                            ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|ext_rst                                                                                                                                                             ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|dacctrl                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|bs_2                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1|bs_1                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_A1                                                                                                                                                                     ; 142   ; 38             ; 0            ; 38             ; 37     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                  ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|ws_dgrp                                                                                                                             ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rs_dgwp                                                                                                                             ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdaclr                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|fifo_ram                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart|dcfifo_component|auto_generated                                                                                                                                     ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_uart                                                                                                                                                                     ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdaclr                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|fifo_ram                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3|dcfifo_component|auto_generated                                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A2_3                                                                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdaclr                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|fifo_ram                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3|dcfifo_component|auto_generated                                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; A1_3                                                                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bs_2                                                                                                                                                                        ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bs_1                                                                                                                                                                        ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; InT_2                                                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; InT_1                                                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pl_2                                                                                                                                                                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pl_1                                                                                                                                                                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; init_inst                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_inst                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_PLL2|adc_pll_inst                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_PLL2                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC2_CLKCTRL|altclkctrl_0|ADCINCLKCTRL_altclkctrl_0_sub_component                                                                                                           ; 5     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC2_CLKCTRL|altclkctrl_0                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC2_CLKCTRL                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_PLL1|adc_pll_inst                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_PLL1                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC1_CLKCTRL|altclkctrl_0|ADCINCLKCTRL_altclkctrl_0_sub_component                                                                                                           ; 5     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC1_CLKCTRL|altclkctrl_0                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC1_CLKCTRL                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
