module bancoDeMemoria(
clk,
endereco,
dado_escrita,
dado_saida,
escrita,
reset
);

input clk;
input escrita;
input reset;
input [19:0] endereco;
input [31:0] dado_escrita;

output [31:0] dado_saida;

reg [31:0] mem_ram[100:0];

always @ (posedge clk) begin
	if(escrita) begin
		mem_ram[endereco] = dado_escrita;
	end
end

assign dado_saida = mem_ram[endereco];


endmodule