2 8 1 (latency)
3 8 1 (latency)
4 8 1 (latency)
CLOCK (clockName)
IDLE (INSTRUCTION)
IDLE (DATA)
2 8 1 (d_accesstime)
1 (i_accesstime)
65536 (I_Mem_Size)
65536 (D_Mem_Size)
128 (NoOfElements)
64 (NoOfElements)
31 (NoOfElements)
32 (NoOfElements)
2 (NoOfElements)
CLOCK (clockName)
main (label)
0 (offset)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
main (label)
0 (offset)
0 (FP)
CLOCK (clockName)
--- (WAW)
--- (RAW1)
--- (RAW2)
--- (SHzd)
--- (SHzc)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg)
- (src_reg1)
- (dest_reg1)
- (dest_reg)
- (src)
- (src_reg)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (dest_reg)
0 (immediate)
- (src_reg1)
- (src_reg2)
- (label)
- (src_reg)
- (label)
- (label)
- (src_reg)
0 (cycle)
10.0 (period)
-1.0 (period1)
CLOCK (clockName)
0 (cycle)
