<html>
   <style> pre.small {line-height: 0.5; font-weight:bold; color: #FF00FF; }</style>
   <head>
      <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
      <title>Элаборация</title>
   </head>
   <body bgcolor="white" text="black" link="#0000FF" vlink="#840084" alink="#0000FF">
      <h3>Элаборация</h3>
      <hr>
      <p>Элаборация дизайна разбивается на несколько стадий, управляемых пользователем:</p>
      <p>1. Построение дизайна (<b>build</b>). Во время этой фазы выстраивается иерархия и проверяется целостность дизайна.
         Проводится набор простых оптимизаций (constant propagation, structural hashing, unloaded logic removal).
         На данном этапе в дизайне сохраняются все триггеры, защелки, иерархические модули, даже если они не подключены к выходам дизайна.
         Это позволяет применить SDC ограничения без ошибок, вызванных, например, специфичной конфигурацией дизайна.
      </p>

      <p>
         <b style="color: #FF0000">Замечение.</b>
         Для предварительной оценки характеристик дизайна в отсутствии части функциональных модулей может быть применен маршрут с применением black-box.
         Следует иметь в виду, что указанный маршрут предназначен только для проведения оценочных работ. Для активации маршрута следует выполнить <b>unset break_elab_on_unreferenced_instance</b>.
      </p>

      <p>2. Архитектурные оптимизации (<b>opt</b>).
         На данном этапе происходит выбор архитектуры макроблоков (сумматоров, компараторов, умножителей...) и применение к ним набора более сложных оптимизаций (resource sharing, rewrite...).
         Происходит удаление неиспользуемых триггеров, иерархических модулей.
         Данный этап направлен на удаление избыточной логики.
         Для активации алгоритмов, направленных на оптимизацию критических путей без увеличения аппаратных ресурсов рекомендуется перед <b>opt</b> выполнить <b>report_timing</b>.
      </p>
      <p>3. Оптимизация быстродействия (<b>opt -time</b>).
         Данный этап предназначен для сокращения задержек на критических путях в схеме. <b>eshell</b> последовательно оптимизирует наиболее критический путь в схеме применяя методы balancing, Shannon Decomposition, Observability Don't Care, SOP balancing, AND-OR balancing и другие.
      </p>
      <p>4. Technology Mapping (<b>techmap</b>).
	  На данном этапе происходит преобразование дизайна из логического представления в представление в базис выбранной технологии.
	  Далее происходит оценка задержек распространения сигналов для определения критических путей в схеме, с последующей их оптимизацией.
	  Поскольку в большинстве случаев оптимизация критических путей приводит к увеличению площади, оптимизации применяются только к критическим путям для сохранения площади на минимально возможном уровне.
      </p>

   </body>
</html>
