Timing Analyzer report for my_uart
Mon Apr 17 18:02:09 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Recovery: 'CLK'
 15. Slow 1200mV 85C Model Removal: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Recovery: 'CLK'
 26. Slow 1200mV 0C Model Removal: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Hold: 'CLK'
 35. Fast 1200mV 0C Model Recovery: 'CLK'
 36. Fast 1200mV 0C Model Removal: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; my_uart                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processors 3-16        ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.35 MHz ; 210.35 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.754 ; -459.875           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.725 ; -176.361              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 0.932 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -267.710                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                        ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.754 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.673      ;
; -3.710 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 4.195      ;
; -3.664 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.583      ;
; -3.646 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.563      ;
; -3.645 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.562      ;
; -3.640 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.558      ;
; -3.626 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.545      ;
; -3.599 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 4.084      ;
; -3.539 ; UART_RX:RX|baud_cnt[2]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.458      ;
; -3.536 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.455      ;
; -3.532 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.451      ;
; -3.517 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.436      ;
; -3.511 ; UART_RX:RX|baud_cnt[7]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.429      ;
; -3.465 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 3.950      ;
; -3.449 ; UART_RX:RX|baud_cnt[6]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.367      ;
; -3.449 ; UART_RX:RX|baud_cnt[31]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.366      ;
; -3.448 ; UART_RX:RX|baud_cnt[12]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.509     ; 3.937      ;
; -3.447 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.366      ;
; -3.430 ; UART_RX:RX|baud_cnt[15]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.509     ; 3.919      ;
; -3.425 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.340      ;
; -3.424 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.339      ;
; -3.422 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.337      ;
; -3.420 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.335      ;
; -3.419 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.334      ;
; -3.418 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.333      ;
; -3.417 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.332      ;
; -3.417 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.332      ;
; -3.416 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.331      ;
; -3.414 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.329      ;
; -3.412 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.327      ;
; -3.411 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.326      ;
; -3.410 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.327      ;
; -3.410 ; UART_RX:RX|baud_cnt[26]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.329      ;
; -3.410 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.325      ;
; -3.409 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.327      ;
; -3.409 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.324      ;
; -3.409 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.326      ;
; -3.408 ; UART_RX:RX|baud_cnt[9]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.326      ;
; -3.408 ; UART_RX:RX|baud_cnt[25]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.327      ;
; -3.406 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.325      ;
; -3.405 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[29]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.323      ;
; -3.403 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.321      ;
; -3.403 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 3.888      ;
; -3.401 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.319      ;
; -3.397 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[29]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.315      ;
; -3.396 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.314      ;
; -3.395 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.514     ; 3.879      ;
; -3.395 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.313      ;
; -3.393 ; UART_RX:RX|baud_cnt[23]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.312      ;
; -3.390 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[3]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.307      ;
; -3.389 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[3]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.306      ;
; -3.388 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.306      ;
; -3.387 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.304      ;
; -3.386 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.303      ;
; -3.385 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[7]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.303      ;
; -3.385 ; UART_RX:RX|baud_cnt[21]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.304      ;
; -3.384 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[6]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.302      ;
; -3.382 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[5]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.300      ;
; -3.382 ; UART_RX:RX|baud_cnt[2]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.301      ;
; -3.381 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[8]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.299      ;
; -3.380 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[2]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.297      ;
; -3.379 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.298      ;
; -3.379 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[2]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.296      ;
; -3.377 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[7]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.295      ;
; -3.376 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[6]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.294      ;
; -3.374 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[5]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.292      ;
; -3.373 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[8]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.291      ;
; -3.352 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.270      ;
; -3.351 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[29]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.270      ;
; -3.346 ; UART_TX:TX|bauld_gen_cnt[28] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.511     ; 3.833      ;
; -3.344 ; UART_RX:RX|baud_cnt[14]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.509     ; 3.833      ;
; -3.343 ; UART_TX:TX|bauld_gen_cnt[22] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.511     ; 3.830      ;
; -3.340 ; UART_TX:TX|bauld_gen_cnt[30] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.511     ; 3.827      ;
; -3.339 ; UART_RX:RX|baud_cnt[6]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.257      ;
; -3.338 ; UART_RX:RX|baud_cnt[18]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.257      ;
; -3.336 ; UART_TX:TX|bauld_gen_cnt[21] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.511     ; 3.823      ;
; -3.335 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 3.820      ;
; -3.333 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.251      ;
; -3.332 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.249      ;
; -3.331 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.248      ;
; -3.329 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.246      ;
; -3.327 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.244      ;
; -3.326 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.243      ;
; -3.326 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.243      ;
; -3.325 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.242      ;
; -3.325 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.242      ;
; -3.324 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.241      ;
; -3.324 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.242      ;
; -3.323 ; UART_RX:RX|baud_cnt[28]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.240      ;
; -3.323 ; UART_RX:RX|baud_cnt[12]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.509     ; 3.812      ;
; -3.323 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.240      ;
; -3.321 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.238      ;
; -3.320 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.237      ;
; -3.319 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.238      ;
; -3.319 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.236      ;
; -3.318 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.235      ;
; -3.316 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.236      ;
; -3.312 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[29]     ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.232      ;
; -3.312 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.514     ; 3.796      ;
; -3.310 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.230      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; UART_RX:RX|baud_cnt[10]                        ; UART_RX:RX|baud_cnt[10]                        ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_RX:RX|baud_cnt[11]                        ; UART_RX:RX|baud_cnt[11]                        ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[12]                   ; UART_TX:TX|bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[21]                   ; UART_TX:TX|bauld_gen_cnt[21]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[22]                   ; UART_TX:TX|bauld_gen_cnt[22]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[23]                   ; UART_TX:TX|bauld_gen_cnt[23]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[24]                   ; UART_TX:TX|bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[25]                   ; UART_TX:TX|bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[26]                   ; UART_TX:TX|bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[27]                   ; UART_TX:TX|bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[28]                   ; UART_TX:TX|bauld_gen_cnt[28]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[29]                   ; UART_TX:TX|bauld_gen_cnt[29]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[30]                   ; UART_TX:TX|bauld_gen_cnt[30]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[31]                   ; UART_TX:TX|bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[8]                    ; UART_TX:TX|bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_TX:TX|bauld_gen_cnt[11]                   ; UART_TX:TX|bauld_gen_cnt[11]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; UART_RX:RX|baud_cnt[12]                        ; UART_RX:RX|baud_cnt[12]                        ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:RX|baud_cnt[14]                        ; UART_RX:RX|baud_cnt[14]                        ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:RX|baud_cnt[15]                        ; UART_RX:RX|baud_cnt[15]                        ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; UART_RX:RX|bit_cnt[3]                          ; UART_RX:RX|bit_cnt[3]                          ; CLK          ; CLK         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:RX|bit_cnt[2]                          ; UART_RX:RX|bit_cnt[2]                          ; CLK          ; CLK         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:RX|bit_cnt[1]                          ; UART_RX:RX|bit_cnt[1]                          ; CLK          ; CLK         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; UART_RX:RX|bit_cnt[0]                          ; UART_RX:RX|bit_cnt[0]                          ; CLK          ; CLK         ; 0.000        ; 0.096      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[20]                        ; UART_RX:RX|baud_cnt[20]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[13]                        ; UART_RX:RX|baud_cnt[13]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[16]                        ; UART_RX:RX|baud_cnt[16]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[17]                        ; UART_RX:RX|baud_cnt[17]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[18]                        ; UART_RX:RX|baud_cnt[18]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[19]                        ; UART_RX:RX|baud_cnt[19]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[22]                        ; UART_RX:RX|baud_cnt[22]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[21]                        ; UART_RX:RX|baud_cnt[21]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[23]                        ; UART_RX:RX|baud_cnt[23]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[24]                        ; UART_RX:RX|baud_cnt[24]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[25]                        ; UART_RX:RX|baud_cnt[25]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[26]                        ; UART_RX:RX|baud_cnt[26]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:RX|baud_cnt[27]                        ; UART_RX:RX|baud_cnt[27]                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_TX:TX|bauld_gen_cnt[13]                   ; UART_TX:TX|bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_TX:TX|bauld_gen_cnt[14]                   ; UART_TX:TX|bauld_gen_cnt[14]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_TX:TX|bauld_gen_cnt[15]                   ; UART_TX:TX|bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_TX:TX|bauld_gen_cnt[4]                    ; UART_TX:TX|bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_TX:TX|bauld_gen_cnt[7]                    ; UART_TX:TX|bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_TX:TX|bauld_gen_cnt[5]                    ; UART_TX:TX|bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; UART_TX:TX|parity_bit_cnt[0]                   ; UART_TX:TX|parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[7]                             ; UART_RX:RX|DATA[7]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[6]                             ; UART_RX:RX|DATA[6]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[5]                             ; UART_RX:RX|DATA[5]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[4]                             ; UART_RX:RX|DATA[4]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[3]                             ; UART_RX:RX|DATA[3]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[2]                             ; UART_RX:RX|DATA[2]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[1]                             ; UART_RX:RX|DATA[1]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|DATA[0]                             ; UART_RX:RX|DATA[0]                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[6]                         ; UART_RX:RX|baud_cnt[6]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[5]                         ; UART_RX:RX|baud_cnt[5]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[7]                         ; UART_RX:RX|baud_cnt[7]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[8]                         ; UART_RX:RX|baud_cnt[8]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[9]                         ; UART_RX:RX|baud_cnt[9]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[28]                        ; UART_RX:RX|baud_cnt[28]                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[29]                        ; UART_RX:RX|baud_cnt[29]                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[30]                        ; UART_RX:RX|baud_cnt[30]                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|baud_cnt[31]                        ; UART_RX:RX|baud_cnt[31]                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_wait_done       ; UART_RX:RX|current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_wait_idle       ; UART_RX:RX|current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_start           ; UART_RX:RX|current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_wait            ; UART_RX:RX|current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_sample_parity   ; UART_RX:RX|current_state.state_sample_parity   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_sample_stop_bit ; UART_RX:RX|current_state.state_sample_stop_bit ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|stop_bit                            ; UART_RX:RX|stop_bit                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|recieved_parity_bit                 ; UART_RX:RX|recieved_parity_bit                 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|parity_cnt[0]                       ; UART_RX:RX|parity_cnt[0]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:RX|current_state.state_sample_data     ; UART_RX:RX|current_state.state_sample_data     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|se_r232_tx[0]                       ; UART_TX:TX|se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|se_r232_tx[1]                       ; UART_TX:TX|se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|se_r232_tx[2]                       ; UART_TX:TX|se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|se_r232_tx[3]                       ; UART_TX:TX|se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|current_state.state_resume_idle     ; UART_TX:TX|current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[16]                   ; UART_TX:TX|bauld_gen_cnt[16]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[17]                   ; UART_TX:TX|bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[18]                   ; UART_TX:TX|bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[19]                   ; UART_TX:TX|bauld_gen_cnt[19]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[20]                   ; UART_TX:TX|bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[6]                    ; UART_TX:TX|bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[3]                    ; UART_TX:TX|bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[1]                    ; UART_TX:TX|bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[2]                    ; UART_TX:TX|bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[0]                    ; UART_TX:TX|bauld_gen_cnt[0]                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[9]                    ; UART_TX:TX|bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|bauld_gen_cnt[10]                   ; UART_TX:TX|bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|current_state.state_idle            ; UART_TX:TX|current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|current_state.state_wait_idle       ; UART_TX:TX|current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|current_state.state_wait_done       ; UART_TX:TX|current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|current_state.state_wait            ; UART_TX:TX|current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_TX:TX|current_state.state_wait_data_frame ; UART_TX:TX|current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; current_state.state_sending                    ; current_state.state_sending                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; max_waiting_time_cnt[0]                        ; max_waiting_time_cnt[0]                        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.674      ;
; 0.428 ; UART_RX:RX|current_state.state_parity_check    ; UART_RX:RX|recieved_parity_bit                 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.694      ;
; 0.429 ; UART_RX:RX|DATA[1]                             ; UART_RX:RX|data_reg[1]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; UART_TX:TX|current_state.state_wait_done       ; UART_TX:TX|current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; UART_RX:RX|current_state.state_stop_bit_check  ; UART_RX:RX|stop_bit                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; UART_RX:RX|DATA[5]                             ; UART_RX:RX|data_reg[5]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; UART_RX:RX|DATA[2]                             ; UART_RX:RX|data_reg[2]                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.696      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                                                        ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[6]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[5]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[7]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[8]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[9]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[28]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[29]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[30]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.725 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[31]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.648      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[6]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[5]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[7]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[8]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[9]         ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[28]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[29]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[30]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.600 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[31]        ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.523      ;
; -1.559 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.340      ; 2.897      ;
; -1.544 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.340      ; 2.882      ;
; -1.538 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|parity_bit_cnt[0]   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.454      ;
; -1.538 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[0]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.454      ;
; -1.538 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[1]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.454      ;
; -1.538 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[2]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.454      ;
; -1.538 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[3]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.454      ;
; -1.529 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[0]         ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.451      ;
; -1.529 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[4]         ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.451      ;
; -1.529 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[1]         ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.451      ;
; -1.529 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[2]         ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.451      ;
; -1.529 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[3]         ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.451      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.527 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.856      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.526 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.897      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[20]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[16]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[17]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[18]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[19]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[22]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[21]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[23]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[24]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[25]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[26]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.518 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[27]        ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.438      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.512 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 2.841      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
; -1.511 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.373      ; 2.882      ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                                                     ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.932 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.514      ; 1.632      ;
; 0.932 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.514      ; 1.632      ;
; 1.034 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.514      ; 1.734      ;
; 1.034 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.514      ; 1.734      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[15]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[14]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[13]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[12]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[11]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[10]       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[9]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[8]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[7]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[6]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[5]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[4]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[3]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.048 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.313      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[25]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[26]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[27]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[28]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[31]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[30]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[29]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[24]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[22]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[21]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[18]       ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.832      ;
; 1.145 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.844      ;
; 1.246 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.510      ;
; 1.247 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.946      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.366 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.632      ;
; 1.399 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[3]          ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.067      ;
; 1.399 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.067      ;
; 1.399 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.067      ;
; 1.399 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.067      ;
; 1.411 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[12]        ; CLK          ; CLK         ; 0.000        ; 0.514      ; 2.111      ;
; 1.411 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[14]        ; CLK          ; CLK         ; 0.000        ; 0.514      ; 2.111      ;
; 1.411 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[15]        ; CLK          ; CLK         ; 0.000        ; 0.514      ; 2.111      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.411 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.110      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.468 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.515 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.509      ; 2.210      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
; 1.523 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.222      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 233.97 MHz ; 233.97 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.274 ; -398.749          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -1.452 ; -145.141             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.838 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -267.710                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.274 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.201      ;
; -3.250 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.472     ; 3.777      ;
; -3.219 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.146      ;
; -3.219 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.146      ;
; -3.194 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.121      ;
; -3.169 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.096      ;
; -3.162 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.089      ;
; -3.154 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.472     ; 3.681      ;
; -3.128 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.057      ;
; -3.125 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.054      ;
; -3.086 ; UART_RX:RX|baud_cnt[2]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.013      ;
; -3.063 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.990      ;
; -3.056 ; UART_RX:RX|baud_cnt[7]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.983      ;
; -3.053 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.472     ; 3.580      ;
; -3.049 ; UART_RX:RX|baud_cnt[31]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.976      ;
; -3.031 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.472     ; 3.558      ;
; -3.028 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[6]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.955      ;
; -3.028 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.955      ;
; -3.026 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[5]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.953      ;
; -3.025 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[8]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.952      ;
; -3.023 ; UART_RX:RX|baud_cnt[12]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.467     ; 3.555      ;
; -3.023 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[6]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.950      ;
; -3.023 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.950      ;
; -3.021 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[5]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.948      ;
; -3.020 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[8]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.947      ;
; -3.019 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.946      ;
; -3.017 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.942      ;
; -3.016 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.941      ;
; -3.014 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.939      ;
; -3.014 ; UART_RX:RX|baud_cnt[23]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.943      ;
; -3.014 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.941      ;
; -3.012 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.937      ;
; -3.012 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.937      ;
; -3.011 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.936      ;
; -3.011 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.936      ;
; -3.010 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.935      ;
; -3.010 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.935      ;
; -3.009 ; UART_RX:RX|baud_cnt[26]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.938      ;
; -3.009 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.934      ;
; -3.008 ; UART_RX:RX|baud_cnt[25]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.937      ;
; -3.007 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.932      ;
; -3.006 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.933      ;
; -3.006 ; UART_RX:RX|baud_cnt[21]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.935      ;
; -3.006 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.931      ;
; -3.005 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.930      ;
; -3.005 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.930      ;
; -3.004 ; UART_RX:RX|baud_cnt[15]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.467     ; 3.536      ;
; -3.003 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[29]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.930      ;
; -3.001 ; UART_RX:RX|baud_cnt[6]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.928      ;
; -3.001 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.928      ;
; -3.000 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.927      ;
; -2.998 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[29]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.925      ;
; -2.997 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.924      ;
; -2.996 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[3]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.923      ;
; -2.996 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.923      ;
; -2.995 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.922      ;
; -2.994 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[2]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.921      ;
; -2.993 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.920      ;
; -2.992 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.919      ;
; -2.991 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[3]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.918      ;
; -2.989 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[2]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.916      ;
; -2.988 ; UART_TX:TX|bauld_gen_cnt[28] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.519      ;
; -2.988 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.915      ;
; -2.986 ; UART_TX:TX|bauld_gen_cnt[22] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.517      ;
; -2.985 ; UART_TX:TX|bauld_gen_cnt[30] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.516      ;
; -2.984 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.911      ;
; -2.981 ; UART_TX:TX|bauld_gen_cnt[21] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.512      ;
; -2.969 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.896      ;
; -2.965 ; UART_RX:RX|baud_cnt[9]       ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.892      ;
; -2.963 ; UART_RX:RX|baud_cnt[18]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.892      ;
; -2.960 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.472     ; 3.487      ;
; -2.945 ; UART_RX:RX|baud_cnt[2]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.872      ;
; -2.940 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[6]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.869      ;
; -2.940 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[7]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.869      ;
; -2.939 ; UART_RX:RX|baud_cnt[28]      ; UART_RX:RX|baud_cnt[4]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.866      ;
; -2.938 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[5]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.867      ;
; -2.937 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[8]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.866      ;
; -2.937 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[6]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.866      ;
; -2.937 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[7]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.866      ;
; -2.935 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[5]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.864      ;
; -2.934 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[8]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.863      ;
; -2.933 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[9]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.860      ;
; -2.932 ; UART_RX:RX|baud_cnt[14]      ; UART_RX:RX|baud_cnt[30]     ; CLK          ; CLK         ; 1.000        ; -0.467     ; 3.464      ;
; -2.931 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[1]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.860      ;
; -2.929 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.856      ;
; -2.929 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[28]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.856      ;
; -2.928 ; UART_RX:RX|baud_cnt[12]      ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.467     ; 3.460      ;
; -2.928 ; UART_RX:RX|baud_cnt[6]       ; UART_RX:RX|baud_cnt[31]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.855      ;
; -2.928 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.855      ;
; -2.928 ; UART_TX:TX|bauld_gen_cnt[17] ; UART_TX:TX|bauld_gen_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.857      ;
; -2.928 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[9]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.855      ;
; -2.928 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[1]      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.857      ;
; -2.926 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.853      ;
; -2.926 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[25]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.853      ;
; -2.925 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[26]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.852      ;
; -2.924 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[18]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.851      ;
; -2.923 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[27]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.850      ;
; -2.923 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[17]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.850      ;
; -2.922 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[19]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.849      ;
; -2.922 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[24]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.849      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; UART_RX:RX|baud_cnt[10]                        ; UART_RX:RX|baud_cnt[10]                        ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:RX|baud_cnt[11]                        ; UART_RX:RX|baud_cnt[11]                        ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:RX|baud_cnt[12]                        ; UART_RX:RX|baud_cnt[12]                        ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:RX|baud_cnt[14]                        ; UART_RX:RX|baud_cnt[14]                        ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:RX|baud_cnt[15]                        ; UART_RX:RX|baud_cnt[15]                        ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[12]                   ; UART_TX:TX|bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[21]                   ; UART_TX:TX|bauld_gen_cnt[21]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[22]                   ; UART_TX:TX|bauld_gen_cnt[22]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[23]                   ; UART_TX:TX|bauld_gen_cnt[23]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[24]                   ; UART_TX:TX|bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[25]                   ; UART_TX:TX|bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[26]                   ; UART_TX:TX|bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[27]                   ; UART_TX:TX|bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[28]                   ; UART_TX:TX|bauld_gen_cnt[28]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[29]                   ; UART_TX:TX|bauld_gen_cnt[29]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[30]                   ; UART_TX:TX|bauld_gen_cnt[30]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[31]                   ; UART_TX:TX|bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[8]                    ; UART_TX:TX|bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_TX:TX|bauld_gen_cnt[11]                   ; UART_TX:TX|bauld_gen_cnt[11]                   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; UART_RX:RX|bit_cnt[3]                          ; UART_RX:RX|bit_cnt[3]                          ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:RX|bit_cnt[2]                          ; UART_RX:RX|bit_cnt[2]                          ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:RX|bit_cnt[1]                          ; UART_RX:RX|bit_cnt[1]                          ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; UART_RX:RX|bit_cnt[0]                          ; UART_RX:RX|bit_cnt[0]                          ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[6]                         ; UART_RX:RX|baud_cnt[6]                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[5]                         ; UART_RX:RX|baud_cnt[5]                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[7]                         ; UART_RX:RX|baud_cnt[7]                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[20]                        ; UART_RX:RX|baud_cnt[20]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[8]                         ; UART_RX:RX|baud_cnt[8]                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[9]                         ; UART_RX:RX|baud_cnt[9]                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[13]                        ; UART_RX:RX|baud_cnt[13]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[16]                        ; UART_RX:RX|baud_cnt[16]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[17]                        ; UART_RX:RX|baud_cnt[17]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[18]                        ; UART_RX:RX|baud_cnt[18]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[19]                        ; UART_RX:RX|baud_cnt[19]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[22]                        ; UART_RX:RX|baud_cnt[22]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[21]                        ; UART_RX:RX|baud_cnt[21]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[23]                        ; UART_RX:RX|baud_cnt[23]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[24]                        ; UART_RX:RX|baud_cnt[24]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[25]                        ; UART_RX:RX|baud_cnt[25]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[26]                        ; UART_RX:RX|baud_cnt[26]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[27]                        ; UART_RX:RX|baud_cnt[27]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[28]                        ; UART_RX:RX|baud_cnt[28]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[29]                        ; UART_RX:RX|baud_cnt[29]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[30]                        ; UART_RX:RX|baud_cnt[30]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|baud_cnt[31]                        ; UART_RX:RX|baud_cnt[31]                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_wait_done       ; UART_RX:RX|current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_wait_idle       ; UART_RX:RX|current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_start           ; UART_RX:RX|current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_wait            ; UART_RX:RX|current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_sample_parity   ; UART_RX:RX|current_state.state_sample_parity   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_sample_stop_bit ; UART_RX:RX|current_state.state_sample_stop_bit ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|stop_bit                            ; UART_RX:RX|stop_bit                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|recieved_parity_bit                 ; UART_RX:RX|recieved_parity_bit                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:RX|current_state.state_sample_data     ; UART_RX:RX|current_state.state_sample_data     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|current_state.state_resume_idle     ; UART_TX:TX|current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[13]                   ; UART_TX:TX|bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[14]                   ; UART_TX:TX|bauld_gen_cnt[14]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[15]                   ; UART_TX:TX|bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[16]                   ; UART_TX:TX|bauld_gen_cnt[16]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[17]                   ; UART_TX:TX|bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[18]                   ; UART_TX:TX|bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[19]                   ; UART_TX:TX|bauld_gen_cnt[19]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[20]                   ; UART_TX:TX|bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[6]                    ; UART_TX:TX|bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[4]                    ; UART_TX:TX|bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[7]                    ; UART_TX:TX|bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[5]                    ; UART_TX:TX|bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[3]                    ; UART_TX:TX|bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[1]                    ; UART_TX:TX|bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[2]                    ; UART_TX:TX|bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[9]                    ; UART_TX:TX|bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|bauld_gen_cnt[10]                   ; UART_TX:TX|bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|current_state.state_idle            ; UART_TX:TX|current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|current_state.state_wait_idle       ; UART_TX:TX|current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|current_state.state_wait_done       ; UART_TX:TX|current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|current_state.state_wait            ; UART_TX:TX|current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_TX:TX|current_state.state_wait_data_frame ; UART_TX:TX|current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; UART_TX:TX|parity_bit_cnt[0]                   ; UART_TX:TX|parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[7]                             ; UART_RX:RX|DATA[7]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[6]                             ; UART_RX:RX|DATA[6]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[5]                             ; UART_RX:RX|DATA[5]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[4]                             ; UART_RX:RX|DATA[4]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[3]                             ; UART_RX:RX|DATA[3]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[2]                             ; UART_RX:RX|DATA[2]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[1]                             ; UART_RX:RX|DATA[1]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|DATA[0]                             ; UART_RX:RX|DATA[0]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:RX|parity_cnt[0]                       ; UART_RX:RX|parity_cnt[0]                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_TX:TX|se_r232_tx[0]                       ; UART_TX:TX|se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_TX:TX|se_r232_tx[1]                       ; UART_TX:TX|se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_TX:TX|se_r232_tx[2]                       ; UART_TX:TX|se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_TX:TX|se_r232_tx[3]                       ; UART_TX:TX|se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_TX:TX|bauld_gen_cnt[0]                    ; UART_TX:TX|bauld_gen_cnt[0]                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; current_state.state_sending                    ; current_state.state_sending                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; max_waiting_time_cnt[0]                        ; max_waiting_time_cnt[0]                        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.608      ;
; 0.387 ; UART_RX:RX|current_state.state_stop_bit_check  ; UART_RX:RX|stop_bit                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.630      ;
; 0.388 ; UART_RX:RX|current_state.state_parity_check    ; UART_RX:RX|recieved_parity_bit                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.631      ;
; 0.395 ; UART_TX:TX|current_state.state_wait_done       ; UART_TX:TX|current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.638      ;
; 0.397 ; UART_RX:RX|DATA[2]                             ; UART_RX:RX|data_reg[2]                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; UART_RX:RX|DATA[1]                             ; UART_RX:RX|data_reg[1]                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; UART_RX:RX|DATA[6]                             ; UART_RX:RX|data_reg[6]                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.640      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                                                         ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[6]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[5]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[7]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[8]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[9]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[28]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[29]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[30]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[31]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.382      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[6]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[5]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[7]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[8]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[9]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[28]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[29]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[30]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.380 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[31]        ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.310      ;
; -1.335 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.312      ; 2.646      ;
; -1.319 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.312      ; 2.630      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.302 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.646      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.301 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.606      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.286 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.345      ; 2.630      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.285 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.306      ; 2.590      ;
; -1.280 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|parity_bit_cnt[0]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.206      ;
; -1.280 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[0]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.206      ;
; -1.280 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[1]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.206      ;
; -1.280 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[2]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.206      ;
; -1.280 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[3]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.206      ;
; -1.277 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[0]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.207      ;
; -1.277 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[4]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.207      ;
; -1.277 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[1]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.207      ;
; -1.277 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[2]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.207      ;
; -1.277 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[3]         ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.207      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[20]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[16]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[17]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[18]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[19]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[22]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[21]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
; -1.269 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[23]        ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.197      ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                                                      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.838 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.471      ; 1.480      ;
; 0.838 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.471      ; 1.480      ;
; 0.932 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.471      ; 1.574      ;
; 0.932 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.471      ; 1.574      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[15]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[14]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[13]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[12]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[11]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[10]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[9]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[8]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[7]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[6]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[5]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[4]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[3]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 0.956 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.198      ;
; 1.021 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.662      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[25]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[26]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[27]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[28]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[31]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[30]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[29]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[24]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[22]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[21]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.036 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[18]       ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.669      ;
; 1.138 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.779      ;
; 1.142 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.383      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.237 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.253 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[3]          ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.863      ;
; 1.253 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.863      ;
; 1.253 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.863      ;
; 1.253 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.863      ;
; 1.260 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[12]        ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.901      ;
; 1.260 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[14]        ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.901      ;
; 1.260 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[15]        ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.901      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.262 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.903      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.331 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.574      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.367 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.004      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
; 1.371 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.507      ; 2.049      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.367 ; -129.034          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.381 ; -20.823              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.457 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -223.580                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.367 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.313      ;
; -1.327 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.068      ;
; -1.318 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.264      ;
; -1.310 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.255      ;
; -1.303 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.249      ;
; -1.268 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.009      ;
; -1.253 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.199      ;
; -1.251 ; UART_RX:RX|baud_cnt[2]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.197      ;
; -1.245 ; UART_RX:RX|baud_cnt[7]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.190      ;
; -1.238 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.184      ;
; -1.213 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[4]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.158      ;
; -1.213 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.246     ; 1.954      ;
; -1.213 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[4]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.158      ;
; -1.211 ; UART_RX:RX|baud_cnt[6]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.156      ;
; -1.196 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.141      ;
; -1.192 ; UART_RX:RX|baud_cnt[9]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.137      ;
; -1.189 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.135      ;
; -1.188 ; UART_RX:RX|baud_cnt[12]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.243     ; 1.932      ;
; -1.184 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; UART_RX:RX|baud_cnt[15]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.243     ; 1.928      ;
; -1.183 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.129      ;
; -1.179 ; UART_RX:RX|baud_cnt[10]      ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.246     ; 1.920      ;
; -1.172 ; UART_RX:RX|baud_cnt[2]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.118      ;
; -1.169 ; UART_RX:RX|baud_cnt[1]       ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.115      ;
; -1.155 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[4]       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.103      ;
; -1.154 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.100      ;
; -1.152 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[4]       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.100      ;
; -1.150 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[6]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.095      ;
; -1.150 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[7]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.095      ;
; -1.150 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[6]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.095      ;
; -1.150 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[7]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.095      ;
; -1.149 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[25]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.092      ;
; -1.148 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[5]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.093      ;
; -1.148 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[26]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.091      ;
; -1.148 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[5]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.093      ;
; -1.146 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[8]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.091      ;
; -1.146 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[17]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.089      ;
; -1.146 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[8]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.091      ;
; -1.144 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[18]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.087      ;
; -1.144 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.246     ; 1.885      ;
; -1.143 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[27]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.086      ;
; -1.142 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[24]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.085      ;
; -1.142 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[25]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.085      ;
; -1.141 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[19]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.084      ;
; -1.141 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[26]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.084      ;
; -1.139 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[17]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.082      ;
; -1.137 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[18]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.080      ;
; -1.136 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.081      ;
; -1.136 ; UART_RX:RX|baud_cnt[14]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.243     ; 1.880      ;
; -1.136 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[27]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.079      ;
; -1.135 ; UART_RX:RX|baud_cnt[0]       ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.081      ;
; -1.135 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[24]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.078      ;
; -1.134 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[19]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.077      ;
; -1.133 ; UART_RX:RX|baud_cnt[8]       ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.078      ;
; -1.133 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.078      ;
; -1.131 ; UART_RX:RX|baud_cnt[7]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.076      ;
; -1.130 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.075      ;
; -1.129 ; UART_RX:RX|baud_cnt[11]      ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.246     ; 1.870      ;
; -1.129 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[30]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.074      ;
; -1.127 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.072      ;
; -1.126 ; UART_RX:RX|baud_cnt[31]      ; UART_RX:RX|baud_cnt[4]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.071      ;
; -1.126 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.071      ;
; -1.124 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.069      ;
; -1.124 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.069      ;
; -1.123 ; UART_RX:RX|baud_cnt[6]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.068      ;
; -1.123 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.068      ;
; -1.120 ; UART_TX:TX|bauld_gen_cnt[21] ; UART_TX:TX|bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.242     ; 1.865      ;
; -1.120 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[28]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.066      ;
; -1.119 ; UART_TX:TX|bauld_gen_cnt[22] ; UART_TX:TX|bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.242     ; 1.864      ;
; -1.117 ; UART_TX:TX|bauld_gen_cnt[30] ; UART_TX:TX|bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.242     ; 1.862      ;
; -1.114 ; UART_TX:TX|bauld_gen_cnt[28] ; UART_TX:TX|bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.242     ; 1.859      ;
; -1.112 ; UART_RX:RX|baud_cnt[5]       ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.057      ;
; -1.111 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[4]       ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.057      ;
; -1.110 ; UART_TX:TX|bauld_gen_cnt[1]  ; UART_TX:TX|bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.056      ;
; -1.106 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[25]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.052      ;
; -1.105 ; UART_RX:RX|baud_cnt[12]      ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.243     ; 1.849      ;
; -1.105 ; UART_RX:RX|baud_cnt[3]       ; UART_RX:RX|baud_cnt[29]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.051      ;
; -1.105 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[26]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.051      ;
; -1.104 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; UART_TX:TX|bauld_gen_cnt[21] ; UART_TX:TX|bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.847      ;
; -1.104 ; UART_RX:RX|baud_cnt[4]       ; UART_RX:RX|baud_cnt[31]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.050      ;
; -1.104 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[25]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.050      ;
; -1.104 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.049      ;
; -1.103 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[17]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[26]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; UART_TX:TX|bauld_gen_cnt[22] ; UART_TX:TX|bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.846      ;
; -1.102 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[3]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.047      ;
; -1.102 ; UART_TX:TX|bauld_gen_cnt[1]  ; UART_TX:TX|bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.243      ;
; -1.102 ; UART_RX:RX|baud_cnt[29]      ; UART_RX:RX|baud_cnt[3]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.047      ;
; -1.101 ; UART_TX:TX|bauld_gen_cnt[21] ; UART_TX:TX|bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.844      ;
; -1.101 ; UART_TX:TX|bauld_gen_cnt[21] ; UART_TX:TX|bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.844      ;
; -1.101 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[18]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.047      ;
; -1.101 ; UART_TX:TX|bauld_gen_cnt[30] ; UART_TX:TX|bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.844      ;
; -1.101 ; UART_RX:RX|baud_cnt[19]      ; UART_RX:RX|baud_cnt[17]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.047      ;
; -1.100 ; UART_RX:RX|baud_cnt[16]      ; UART_RX:RX|baud_cnt[27]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.046      ;
; -1.100 ; UART_TX:TX|bauld_gen_cnt[0]  ; UART_TX:TX|bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.238      ;
; -1.100 ; UART_TX:TX|bauld_gen_cnt[22] ; UART_TX:TX|bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.843      ;
; -1.100 ; UART_TX:TX|bauld_gen_cnt[22] ; UART_TX:TX|bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.843      ;
; -1.099 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.044      ;
; -1.099 ; UART_RX:RX|baud_cnt[30]      ; UART_RX:RX|baud_cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.044      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; UART_RX:RX|baud_cnt[10]                        ; UART_RX:RX|baud_cnt[10]                        ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:RX|baud_cnt[11]                        ; UART_RX:RX|baud_cnt[11]                        ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:RX|baud_cnt[12]                        ; UART_RX:RX|baud_cnt[12]                        ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:RX|baud_cnt[14]                        ; UART_RX:RX|baud_cnt[14]                        ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:RX|baud_cnt[15]                        ; UART_RX:RX|baud_cnt[15]                        ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; UART_RX:RX|bit_cnt[3]                          ; UART_RX:RX|bit_cnt[3]                          ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:RX|bit_cnt[2]                          ; UART_RX:RX|bit_cnt[2]                          ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:RX|bit_cnt[1]                          ; UART_RX:RX|bit_cnt[1]                          ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:RX|bit_cnt[0]                          ; UART_RX:RX|bit_cnt[0]                          ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[12]                   ; UART_TX:TX|bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[21]                   ; UART_TX:TX|bauld_gen_cnt[21]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[22]                   ; UART_TX:TX|bauld_gen_cnt[22]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[23]                   ; UART_TX:TX|bauld_gen_cnt[23]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[24]                   ; UART_TX:TX|bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[25]                   ; UART_TX:TX|bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[26]                   ; UART_TX:TX|bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[27]                   ; UART_TX:TX|bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[28]                   ; UART_TX:TX|bauld_gen_cnt[28]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[29]                   ; UART_TX:TX|bauld_gen_cnt[29]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[30]                   ; UART_TX:TX|bauld_gen_cnt[30]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[31]                   ; UART_TX:TX|bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[8]                    ; UART_TX:TX|bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_TX:TX|bauld_gen_cnt[11]                   ; UART_TX:TX|bauld_gen_cnt[11]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[6]                         ; UART_RX:RX|baud_cnt[6]                         ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[5]                         ; UART_RX:RX|baud_cnt[5]                         ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[7]                         ; UART_RX:RX|baud_cnt[7]                         ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[8]                         ; UART_RX:RX|baud_cnt[8]                         ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[9]                         ; UART_RX:RX|baud_cnt[9]                         ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[28]                        ; UART_RX:RX|baud_cnt[28]                        ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[29]                        ; UART_RX:RX|baud_cnt[29]                        ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[30]                        ; UART_RX:RX|baud_cnt[30]                        ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:RX|baud_cnt[31]                        ; UART_RX:RX|baud_cnt[31]                        ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_TX:TX|bauld_gen_cnt[0]                    ; UART_TX:TX|bauld_gen_cnt[0]                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; UART_TX:TX|parity_bit_cnt[0]                   ; UART_TX:TX|parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[7]                             ; UART_RX:RX|DATA[7]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[6]                             ; UART_RX:RX|DATA[6]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[5]                             ; UART_RX:RX|DATA[5]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[4]                             ; UART_RX:RX|DATA[4]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[3]                             ; UART_RX:RX|DATA[3]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[2]                             ; UART_RX:RX|DATA[2]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[1]                             ; UART_RX:RX|DATA[1]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|DATA[0]                             ; UART_RX:RX|DATA[0]                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[20]                        ; UART_RX:RX|baud_cnt[20]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[13]                        ; UART_RX:RX|baud_cnt[13]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[16]                        ; UART_RX:RX|baud_cnt[16]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[17]                        ; UART_RX:RX|baud_cnt[17]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[18]                        ; UART_RX:RX|baud_cnt[18]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[19]                        ; UART_RX:RX|baud_cnt[19]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[22]                        ; UART_RX:RX|baud_cnt[22]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[21]                        ; UART_RX:RX|baud_cnt[21]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[23]                        ; UART_RX:RX|baud_cnt[23]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[24]                        ; UART_RX:RX|baud_cnt[24]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[25]                        ; UART_RX:RX|baud_cnt[25]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[26]                        ; UART_RX:RX|baud_cnt[26]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|baud_cnt[27]                        ; UART_RX:RX|baud_cnt[27]                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_wait_done       ; UART_RX:RX|current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_wait_idle       ; UART_RX:RX|current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_start           ; UART_RX:RX|current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_wait            ; UART_RX:RX|current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_sample_parity   ; UART_RX:RX|current_state.state_sample_parity   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_sample_stop_bit ; UART_RX:RX|current_state.state_sample_stop_bit ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|stop_bit                            ; UART_RX:RX|stop_bit                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|recieved_parity_bit                 ; UART_RX:RX|recieved_parity_bit                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|parity_cnt[0]                       ; UART_RX:RX|parity_cnt[0]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:RX|current_state.state_sample_data     ; UART_RX:RX|current_state.state_sample_data     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|se_r232_tx[0]                       ; UART_TX:TX|se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|se_r232_tx[1]                       ; UART_TX:TX|se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|se_r232_tx[2]                       ; UART_TX:TX|se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|se_r232_tx[3]                       ; UART_TX:TX|se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|current_state.state_resume_idle     ; UART_TX:TX|current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[13]                   ; UART_TX:TX|bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[14]                   ; UART_TX:TX|bauld_gen_cnt[14]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[15]                   ; UART_TX:TX|bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[16]                   ; UART_TX:TX|bauld_gen_cnt[16]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[17]                   ; UART_TX:TX|bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[18]                   ; UART_TX:TX|bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[19]                   ; UART_TX:TX|bauld_gen_cnt[19]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[20]                   ; UART_TX:TX|bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[6]                    ; UART_TX:TX|bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[4]                    ; UART_TX:TX|bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[7]                    ; UART_TX:TX|bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[5]                    ; UART_TX:TX|bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[3]                    ; UART_TX:TX|bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[1]                    ; UART_TX:TX|bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[2]                    ; UART_TX:TX|bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[9]                    ; UART_TX:TX|bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|bauld_gen_cnt[10]                   ; UART_TX:TX|bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|current_state.state_idle            ; UART_TX:TX|current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|current_state.state_wait_idle       ; UART_TX:TX|current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|current_state.state_wait_done       ; UART_TX:TX|current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|current_state.state_wait            ; UART_TX:TX|current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_TX:TX|current_state.state_wait_data_frame ; UART_TX:TX|current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; current_state.state_sending                    ; current_state.state_sending                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; UART_TX:TX|current_state.state_wait_done       ; UART_TX:TX|current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; UART_RX:RX|DATA[5]                             ; UART_RX:RX|data_reg[5]                         ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; UART_RX:RX|DATA[2]                             ; UART_RX:RX|data_reg[2]                         ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; UART_RX:RX|DATA[1]                             ; UART_RX:RX|data_reg[1]                         ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; max_waiting_time_cnt[0]                        ; max_waiting_time_cnt[0]                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; UART_RX:RX|DATA[6]                             ; UART_RX:RX|data_reg[6]                         ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; UART_RX:RX|DATA[0]                             ; UART_RX:RX|data_reg[0]                         ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.315      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                                                         ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[6]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[5]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[7]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[8]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[9]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[28]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[29]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[30]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.381 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[31]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.330      ;
; -0.282 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|parity_bit_cnt[0]   ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.227      ;
; -0.282 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[0]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.227      ;
; -0.282 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[1]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.227      ;
; -0.282 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[2]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.227      ;
; -0.282 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|se_r232_tx[3]       ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.227      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[6]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[5]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[7]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[8]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[9]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[28]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[29]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[30]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.275 ; UART_RX:RX|current_state.state_arst          ; UART_RX:RX|baud_cnt[31]        ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.224      ;
; -0.274 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[0]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.223      ;
; -0.274 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[4]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.223      ;
; -0.274 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[1]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.223      ;
; -0.274 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[2]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.223      ;
; -0.274 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[3]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.223      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[20]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[16]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[17]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[18]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[19]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[22]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[21]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[23]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[24]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[25]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[26]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.267 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[27]        ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.214      ;
; -0.261 ; UART_RX:RX|current_state.state_idle          ; UART_RX:RX|baud_cnt[13]        ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.209      ;
; -0.240 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.382      ;
; -0.232 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.374      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.226 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.382      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.225 ; UART_RX:RX|current_state.state_sample_data   ; UART_RX:RX|data_sample_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.363      ;
; -0.218 ; UART_TX:TX|current_state.state_resume_idle   ; UART_TX:TX|parity_bit_cnt[0]   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; UART_TX:TX|current_state.state_resume_idle   ; UART_TX:TX|se_r232_tx[0]       ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; UART_TX:TX|current_state.state_resume_idle   ; UART_TX:TX|se_r232_tx[1]       ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; UART_TX:TX|current_state.state_resume_idle   ; UART_TX:TX|se_r232_tx[2]       ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; UART_TX:TX|current_state.state_resume_idle   ; UART_TX:TX|se_r232_tx[3]       ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.218 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.374      ;
; -0.217 ; UART_TX:TX|current_state.state_ready_idle    ; UART_TX:TX|bauld_gen_cnt[0]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.165      ;
; -0.217 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.355      ;
; -0.217 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.355      ;
; -0.217 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.355      ;
; -0.217 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.355      ;
; -0.217 ; UART_RX:RX|current_state.state_sample_parity ; UART_RX:RX|data_sample_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.355      ;
+--------+----------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                                                      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.457 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.786      ;
; 0.457 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.786      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[15]       ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[14]       ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[13]       ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[12]       ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[11]       ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[10]       ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[9]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[8]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[7]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[6]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[5]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[4]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[3]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.623      ;
; 0.500 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[8]    ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.829      ;
; 0.500 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[11]   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.829      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[25]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[26]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[27]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[28]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[31]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[30]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[29]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[24]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[22]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[21]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.535 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[18]       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.855      ;
; 0.573 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.901      ;
; 0.586 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.709      ;
; 0.593 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[12]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.921      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.786      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[16]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[17]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[18]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[19]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[20]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[6]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[3]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[1]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[2]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[9]    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[10]   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.829      ;
; 0.705 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[3]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.022      ;
; 0.705 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.022      ;
; 0.705 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.022      ;
; 0.705 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.022      ;
; 0.708 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[12]        ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.038      ;
; 0.708 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[14]        ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.038      ;
; 0.708 ; UART_RX:RX|current_state.state_arst       ; UART_RX:RX|baud_cnt[15]        ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.038      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.715 ; UART_TX:TX|current_state.state_idle       ; UART_TX:TX|bauld_gen_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.043      ;
; 0.727 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|bit_cnt[3]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.044      ;
; 0.727 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.044      ;
; 0.727 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.044      ;
; 0.727 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.044      ;
; 0.728 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|baud_cnt[12]        ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.058      ;
; 0.728 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|baud_cnt[14]        ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.058      ;
; 0.728 ; UART_RX:RX|current_state.state_idle       ; UART_RX:RX|baud_cnt[15]        ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.058      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[21]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[22]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[23]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[24]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[25]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[26]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[27]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[28]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[29]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[30]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.728 ; UART_TX:TX|current_state.state_ready_idle ; UART_TX:TX|bauld_gen_cnt[31]   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.056      ;
; 0.739 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[23]       ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.855      ;
; 0.739 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[20]       ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.855      ;
; 0.739 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[19]       ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.855      ;
; 0.739 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[17]       ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.855      ;
; 0.739 ; current_state.state_waiting_handshake     ; max_waiting_time_cnt[16]       ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.855      ;
; 0.750 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.075      ;
; 0.750 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.075      ;
; 0.750 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.075      ;
; 0.750 ; UART_RX:RX|current_state.state_wait       ; UART_RX:RX|data_sample_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.075      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.754   ; 0.173 ; -1.725   ; 0.457   ; -3.000              ;
;  CLK             ; -3.754   ; 0.173 ; -1.725   ; 0.457   ; -3.000              ;
; Design-wide TNS  ; -459.875 ; 0.0   ; -176.361 ; 0.0     ; -267.71             ;
;  CLK             ; -459.875 ; 0.000 ; -176.361 ; 0.000   ; -267.710            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATA_RXD[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_RXD[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXD_IDLE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXD_VALID     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD_IDLE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ARST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEND                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECIEVER_IDLE           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECIEVER_VALID          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_TXD[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RXD                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATA_RXD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_RXD[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RXD_IDLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RXD_VALID     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; TXD_IDLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATA_RXD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RXD_IDLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RXD_VALID     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; TXD_IDLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATA_RXD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_RXD[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RXD_IDLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RXD_VALID     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; TXD_IDLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 6798     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 6798     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 393      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 393      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; ARST           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RECIEVER_IDLE  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RECIEVER_VALID ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEND           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_RXD       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DATA_RXD[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RXD_IDLE    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RXD_VALID   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD_IDLE    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; ARST           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_TXD[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RECIEVER_IDLE  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RECIEVER_VALID ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEND           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_RXD       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DATA_RXD[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA_RXD[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RXD_IDLE    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RXD_VALID   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD_IDLE    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Apr 17 18:02:07 2023
Info: Command: quartus_sta my_uart -c my_uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'my_uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.754            -459.875 CLK 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 CLK 
Info (332146): Worst-case recovery slack is -1.725
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.725            -176.361 CLK 
Info (332146): Worst-case removal slack is 0.932
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.932               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -267.710 CLK 
Info (332114): Report Metastability: Found 10 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.274            -398.749 CLK 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 CLK 
Info (332146): Worst-case recovery slack is -1.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.452            -145.141 CLK 
Info (332146): Worst-case removal slack is 0.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.838               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -267.710 CLK 
Info (332114): Report Metastability: Found 10 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.367            -129.034 CLK 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 CLK 
Info (332146): Worst-case recovery slack is -0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.381             -20.823 CLK 
Info (332146): Worst-case removal slack is 0.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.457               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -223.580 CLK 
Info (332114): Report Metastability: Found 10 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4998 megabytes
    Info: Processing ended: Mon Apr 17 18:02:09 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


