TimeQuest Timing Analyzer report for LCBsim
Thu Nov 24 10:17:49 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'clk80MHz'
 15. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'clk80MHz'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'clk80MHz'
 56. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 158.68 MHz ; 158.68 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 177.97 MHz ; 177.97 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.498 ; -1.498        ;
; clk80MHz                                          ; -0.251 ; -0.993        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.453 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.865 ; -14.864       ;
; clk80MHz                                          ; 9.535  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.432 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.382 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.888 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.498  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.902      ;
; -1.341  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.745      ;
; -1.313  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.717      ;
; -1.307  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.711      ;
; -1.292  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.696      ;
; -1.251  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.655      ;
; -1.250  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.654      ;
; -0.860  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.264      ;
; 0.495   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 0.908      ;
; 202.031 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 6.226      ;
; 202.035 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.218      ;
; 202.155 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.098      ;
; 202.203 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.050      ;
; 202.215 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 6.042      ;
; 202.274 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.983      ;
; 202.354 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.899      ;
; 202.483 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.774      ;
; 202.512 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.745      ;
; 202.624 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.633      ;
; 202.679 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.575      ;
; 202.682 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.572      ;
; 202.683 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.567      ;
; 202.686 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.564      ;
; 202.692 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.562      ;
; 202.700 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.550      ;
; 202.701 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.556      ;
; 202.763 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.487      ;
; 202.776 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.481      ;
; 202.845 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.405      ;
; 202.851 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.399      ;
; 202.863 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.391      ;
; 202.866 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.388      ;
; 202.922 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.332      ;
; 202.925 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.329      ;
; 202.943 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.307      ;
; 203.002 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.248      ;
; 203.090 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.163      ;
; 203.091 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 5.166      ;
; 203.131 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.123      ;
; 203.134 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.120      ;
; 203.160 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.094      ;
; 203.163 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.091      ;
; 203.188 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.066      ;
; 203.192 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 5.058      ;
; 203.246 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.008      ;
; 203.264 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.993      ;
; 203.272 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.982      ;
; 203.275 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.979      ;
; 203.309 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.945      ;
; 203.315 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 4.935      ;
; 203.321 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.933      ;
; 203.340 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.911      ;
; 203.343 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.908      ;
; 203.360 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 4.890      ;
; 203.372 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.882      ;
; 203.424 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.830      ;
; 203.427 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.827      ;
; 203.431 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.823      ;
; 203.511 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 4.739      ;
; 203.601 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.653      ;
; 203.636 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.618      ;
; 203.638 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.619      ;
; 203.640 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.614      ;
; 203.669 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.585      ;
; 203.699 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.555      ;
; 203.715 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.538      ;
; 203.718 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 4.532      ;
; 203.738 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.084     ; 4.512      ;
; 203.781 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.473      ;
; 203.823 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.431      ;
; 203.849 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.402      ;
; 203.886 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.368      ;
; 203.908 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.346      ;
; 203.933 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.321      ;
; 203.969 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.282      ;
; 203.972 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.279      ;
; 203.978 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.275      ;
; 204.053 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.200      ;
; 204.053 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.200      ;
; 204.053 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.200      ;
; 204.053 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.200      ;
; 204.053 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.200      ;
; 204.101 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.152      ;
; 204.101 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.152      ;
; 204.101 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.152      ;
; 204.101 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.152      ;
; 204.101 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.152      ;
; 204.145 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.112      ;
; 204.145 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.112      ;
; 204.145 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.112      ;
; 204.145 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.112      ;
; 204.145 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.112      ;
; 204.146 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.105      ;
; 204.183 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.071      ;
; 204.184 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.077     ; 4.073      ;
; 204.209 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.042      ;
; 204.221 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.032      ;
; 204.221 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.032      ;
; 204.221 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.032      ;
; 204.221 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.032      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                                                       ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.251 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.526      ;
; -0.226 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.501      ;
; -0.206 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.481      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.093 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.372      ;
; -0.091 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.366      ;
; -0.085 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.360      ;
; -0.040 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.315      ;
; -0.004 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.279      ;
; 0.030  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.245      ;
; 0.032  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.242      ;
; 0.032  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.242      ;
; 0.034  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.241      ;
; 0.061  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.214      ;
; 0.061  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.214      ;
; 0.061  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.214      ;
; 0.061  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.214      ;
; 0.061  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.214      ;
; 0.061  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.214      ;
; 0.076  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.199      ;
; 0.118  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.157      ;
; 0.118  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.157      ;
; 0.118  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.157      ;
; 0.118  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.157      ;
; 0.120  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.159      ;
; 0.144  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.131      ;
; 0.150  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.129      ;
; 0.175  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.100      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.182  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.097      ;
; 0.197  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.078      ;
; 0.247  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 6.027      ;
; 0.254  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.021      ;
; 0.254  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.021      ;
; 0.267  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.008      ;
; 0.268  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 6.007      ;
; 0.274  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.005      ;
; 0.321  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.953      ;
; 0.331  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 5.944      ;
; 0.464  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 5.811      ;
; 0.495  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.784      ;
; 0.504  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.187      ; 5.771      ;
; 0.505  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.769      ;
; 0.505  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.769      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.573  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.706      ;
; 0.574  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.705      ;
; 0.581  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.693      ;
; 0.583  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.691      ;
; 0.611  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.663      ;
; 0.611  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.186      ; 5.663      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.619  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.660      ;
; 0.620  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.659      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.650      ;
; 0.630  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.649      ;
; 0.816  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.463      ;
; 0.873  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.406      ;
; 0.926  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.353      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
; 6.881  ; globalReset:inst1|count[21] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.080     ; 5.540      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; answers:inst4|cntbits[0]    ; answers:inst4|cntbits[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.483 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.776      ;
; 0.486 ; answers:inst4|st.10         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.779      ;
; 0.493 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.785      ;
; 0.493 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.786      ;
; 0.493 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.785      ;
; 0.495 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.787      ;
; 0.501 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.796      ;
; 0.504 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.797      ;
; 0.508 ; answers:inst4|cntbits[9]    ; answers:inst4|cntbits[9]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.801      ;
; 0.510 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.802      ;
; 0.519 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.812      ;
; 0.526 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.818      ;
; 0.527 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; answers:inst4|cntbits[0]    ; answers:inst4|outdata[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; answers:inst4|st.01         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.821      ;
; 0.545 ; UART_RX:inst2|Valid         ; answers:inst4|syncVal[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.838      ;
; 0.699 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.993      ;
; 0.724 ; answers:inst4|syncVal[0]    ; answers:inst4|syncVal[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.016      ;
; 0.746 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.751 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.043      ;
; 0.758 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.051      ;
; 0.760 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; answers:inst4|cntbits[8]    ; answers:inst4|cntbits[8]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; answers:inst4|cntbits[2]    ; answers:inst4|cntbits[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; answers:inst4|cntbits[6]    ; answers:inst4|cntbits[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; answers:inst4|cntbits[3]    ; answers:inst4|cntbits[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; answers:inst4|cntbits[4]    ; answers:inst4|cntbits[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; answers:inst4|cntbits[7]    ; answers:inst4|cntbits[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.801      ;
; 0.512 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.804      ;
; 0.528 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.821      ;
; 0.763 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.773 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.783 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.076      ;
; 0.789 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.081      ;
; 0.792 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.084      ;
; 0.806 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.099      ;
; 0.808 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.101      ;
; 0.809 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.102      ;
; 0.816 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.108      ;
; 0.850 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.143      ;
; 0.942 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.238      ;
; 0.949 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.950 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.242      ;
; 0.990 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.286      ;
; 1.065 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.354      ;
; 1.068 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.357      ;
; 1.109 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.117 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.124 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.419      ;
; 1.124 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.416      ;
; 1.125 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.133 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.425      ;
; 1.150 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.442      ;
; 1.154 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.446      ;
; 1.163 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.455      ;
; 1.212 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.505      ;
; 1.237 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.533      ;
; 1.243 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.535      ;
; 1.245 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.538      ;
; 1.248 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.251 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.546      ;
; 1.258 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.264 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.556      ;
; 1.283 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.572      ;
; 1.294 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.586      ;
; 1.303 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.595      ;
; 1.319 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.611      ;
; 1.384 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.681      ;
; 1.384 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.681      ;
; 1.384 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.681      ;
; 1.384 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.681      ;
; 1.384 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.681      ;
; 1.389 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.391 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.683      ;
; 1.434 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.726      ;
; 1.461 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.754      ;
; 1.492 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.784      ;
; 1.505 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.798      ;
; 1.535 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.827      ;
; 1.536 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.829      ;
; 1.538 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.572 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.864      ;
; 1.572 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.864      ;
; 1.572 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.864      ;
; 1.572 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.864      ;
; 1.572 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.864      ;
; 1.572 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.864      ;
; 1.578 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.870      ;
; 1.663 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.955      ;
; 1.665 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.954      ;
; 1.665 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.954      ;
; 1.665 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.954      ;
; 1.724 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.016      ;
; 1.764 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.057      ;
; 1.765 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.057      ;
; 1.820 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.113      ;
; 1.869 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.162      ;
; 1.889 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.182      ;
; 1.904 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.197      ;
; 1.907 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.199      ;
; 1.930 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.219      ;
; 1.930 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.219      ;
; 1.930 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.219      ;
; 1.930 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.219      ;
; 1.930 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.219      ;
; 1.930 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.219      ;
; 1.934 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.226      ;
; 1.942 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.235      ;
; 1.951 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.244      ;
; 1.979 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.268      ;
; 1.993 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.286      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.865 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.265      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.794 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.195      ;
; -0.753 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.153      ;
; -0.753 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.153      ;
; -0.753 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.717     ; 2.153      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.857      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.857      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.857      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.857      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.857      ;
; -0.247 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.651      ;
; -0.247 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.651      ;
; -0.247 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.651      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[9] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[8] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|cntbits[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.535  ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.886      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.552  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.870      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.571  ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.850      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.613  ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.802      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[9] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[8] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.628  ; globalReset:inst1|rst ; answers:inst4|cntbits[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.793      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.642  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.775      ;
; 9.816  ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.085     ; 2.600      ;
; 9.816  ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.085     ; 2.600      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.835  ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.582      ;
; 9.916  ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.499      ;
; 10.152 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.265      ;
; 10.152 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.265      ;
; 10.152 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.265      ;
; 10.152 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.265      ;
; 10.152 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.265      ;
; 10.152 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.265      ;
; 10.227 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.193      ;
; 10.302 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.120      ;
; 10.302 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.120      ;
; 10.302 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.120      ;
; 10.564 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 1.857      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.432 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.725      ;
; 1.639 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.932      ;
; 1.639 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.932      ;
; 1.639 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.932      ;
; 1.736 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.027      ;
; 1.793 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.081      ;
; 1.793 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.081      ;
; 1.793 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.081      ;
; 1.793 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.081      ;
; 1.793 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.081      ;
; 1.793 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.081      ;
; 2.032 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.319      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.062 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.351      ;
; 2.094 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.382      ;
; 2.094 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.382      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[9] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[8] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.207 ; globalReset:inst1|rst ; answers:inst4|cntbits[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.500      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.215 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.503      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.259 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.545      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.288 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.580      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[9] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[8] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|cntbits[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
; 2.317 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.610      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.501      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.501      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.501      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.882 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.998      ;
; 3.882 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.998      ;
; 3.882 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.998      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.902 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 2.018      ;
; 3.966 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.196     ; 2.081      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[1]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[2]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[3]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[4]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[5]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[6]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[7]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[8]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[9]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[0]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[8]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[9]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.158 ; 104.158      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.174 ; 104.174      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.767 ; 3.088 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.280 ; -2.576 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.348 ; 8.318 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.881 ; 6.772 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.914 ; 6.763 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.820 ; 6.706 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 8.348 ; 8.318 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.984 ; 6.882 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.950 ; 6.809 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.926 ; 6.823 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 7.077 ; 6.991 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.947 ; 6.668 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.759 ; 6.516 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.034 ; 6.778 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.835 ; 6.655 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.038 ; 8.831 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.726 ; 6.298 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.260 ; 5.031 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.746 ; 3.594 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.760 ; 7.257 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.663 ; 6.552 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.725 ; 6.620 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.754 ; 6.608 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.663 ; 6.552 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 8.189 ; 8.163 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.825 ; 6.727 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.792 ; 6.657 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.768 ; 6.669 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.910 ; 6.827 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.783 ; 6.511 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.603 ; 6.365 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.867 ; 6.616 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.676 ; 6.499 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.478 ; 8.257 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.154 ; 5.739 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.745 ; 4.524 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.287 ; 3.137 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.178 ; 6.660 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 167.45 MHz ; 167.45 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 186.71 MHz ; 186.71 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.927 ; -0.927        ;
; clk80MHz                                          ; -0.350 ; -1.720        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
; clk80MHz                                          ; 0.402 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.367 ; -4.484        ;
; clk80MHz                                          ; 9.704  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.294 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.980 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.981   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.885 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.927  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 2.691      ;
; -0.831  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 2.595      ;
; -0.783  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 2.548      ;
; -0.756  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 2.520      ;
; -0.744  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 2.508      ;
; -0.728  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 2.493      ;
; -0.662  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 2.426      ;
; -0.310  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 2.074      ;
; 0.946   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 0.818      ;
; 202.361 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.904      ;
; 202.380 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.882      ;
; 202.603 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.659      ;
; 202.607 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.658      ;
; 202.615 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.650      ;
; 202.656 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.606      ;
; 202.763 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.499      ;
; 202.789 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 5.477      ;
; 202.830 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.435      ;
; 202.926 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 5.340      ;
; 202.951 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.311      ;
; 202.970 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 5.289      ;
; 203.024 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.238      ;
; 203.043 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 5.216      ;
; 203.057 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.206      ;
; 203.074 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 5.185      ;
; 203.131 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 5.128      ;
; 203.134 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.069     ; 5.132      ;
; 203.146 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 5.119      ;
; 203.197 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.065      ;
; 203.205 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.057      ;
; 203.218 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 5.041      ;
; 203.246 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 5.013      ;
; 203.270 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.992      ;
; 203.278 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.984      ;
; 203.323 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.936      ;
; 203.353 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.906      ;
; 203.379 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.884      ;
; 203.417 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.845      ;
; 203.420 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.842      ;
; 203.422 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.840      ;
; 203.429 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.836      ;
; 203.436 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.823      ;
; 203.452 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.811      ;
; 203.493 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.769      ;
; 203.516 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.747      ;
; 203.575 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.688      ;
; 203.575 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.690      ;
; 203.589 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.674      ;
; 203.617 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.645      ;
; 203.647 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 4.613      ;
; 203.663 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.599      ;
; 203.671 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.591      ;
; 203.674 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.588      ;
; 203.682 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.577      ;
; 203.712 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.547      ;
; 203.720 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 4.540      ;
; 203.724 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.539      ;
; 203.797 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.466      ;
; 203.819 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.440      ;
; 203.845 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.418      ;
; 203.886 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.376      ;
; 203.937 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.324      ;
; 203.950 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.070     ; 4.315      ;
; 203.957 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.306      ;
; 203.982 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.281      ;
; 204.012 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.247      ;
; 204.019 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.243      ;
; 204.057 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.205      ;
; 204.085 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 4.174      ;
; 204.113 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 4.147      ;
; 204.165 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 4.095      ;
; 204.165 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.097      ;
; 204.186 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.075      ;
; 204.190 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.073      ;
; 204.229 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.033      ;
; 204.236 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.026      ;
; 204.238 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 4.022      ;
; 204.329 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.934      ;
; 204.329 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.934      ;
; 204.329 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.934      ;
; 204.329 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.934      ;
; 204.329 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.934      ;
; 204.330 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.933      ;
; 204.330 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.933      ;
; 204.330 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.933      ;
; 204.330 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.933      ;
; 204.330 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.933      ;
; 204.379 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.888      ;
; 204.379 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.888      ;
; 204.379 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.888      ;
; 204.379 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.888      ;
; 204.379 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.068     ; 3.888      ;
; 204.428 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 3.832      ;
; 204.473 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.790      ;
; 204.473 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.790      ;
; 204.473 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.790      ;
; 204.473 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.790      ;
; 204.473 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.790      ;
; 204.478 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.076     ; 3.781      ;
; 204.485 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.075     ; 3.775      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.350 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.328      ;
; -0.287 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.265      ;
; -0.269 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.247      ;
; -0.195 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.173      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.160 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.142      ;
; -0.143 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.121      ;
; -0.139 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.117      ;
; -0.069 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.047      ;
; -0.051 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 6.029      ;
; -0.002 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.979      ;
; -0.002 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.979      ;
; 0.002  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.976      ;
; 0.003  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.975      ;
; 0.020  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.958      ;
; 0.030  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.948      ;
; 0.030  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.948      ;
; 0.030  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.948      ;
; 0.030  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.948      ;
; 0.030  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.948      ;
; 0.030  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.948      ;
; 0.054  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.928      ;
; 0.067  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.911      ;
; 0.067  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.911      ;
; 0.067  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.911      ;
; 0.069  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.913      ;
; 0.100  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.878      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.102  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.113  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.865      ;
; 0.169  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.809      ;
; 0.191  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.786      ;
; 0.208  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.770      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.770      ;
; 0.215  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.763      ;
; 0.227  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.750      ;
; 0.294  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.684      ;
; 0.295  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.683      ;
; 0.392  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.586      ;
; 0.426  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.556      ;
; 0.512  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.466      ;
; 0.541  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.889      ; 5.437      ;
; 0.620  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.357      ;
; 0.622  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.355      ;
; 0.635  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.347      ;
; 0.635  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.342      ;
; 0.635  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.342      ;
; 0.641  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.341      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.647  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.335      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.653  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.329      ;
; 0.664  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.313      ;
; 0.670  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.312      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.300      ;
; 0.698  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.279      ;
; 0.847  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.135      ;
; 0.891  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.091      ;
; 0.968  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.014      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
; 7.144  ; globalReset:inst1|count[21] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.071     ; 5.287      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.401 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.467 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.735      ;
; 0.476 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.744      ;
; 0.491 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.758      ;
; 0.708 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.718 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.728 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.733 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.001      ;
; 0.740 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.008      ;
; 0.751 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.018      ;
; 0.751 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.018      ;
; 0.756 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.023      ;
; 0.759 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.027      ;
; 0.795 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.062      ;
; 0.839 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.109      ;
; 0.862 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.130      ;
; 0.863 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.882 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.152      ;
; 0.952 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.216      ;
; 0.955 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.219      ;
; 1.017 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.286      ;
; 1.027 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.030 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.042 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.310      ;
; 1.051 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.319      ;
; 1.052 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.320      ;
; 1.054 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.322      ;
; 1.069 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.337      ;
; 1.080 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.348      ;
; 1.098 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.368      ;
; 1.113 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.383      ;
; 1.126 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.135 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.403      ;
; 1.149 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.413      ;
; 1.149 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.155 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.423      ;
; 1.162 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.430      ;
; 1.176 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.444      ;
; 1.178 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.446      ;
; 1.191 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.459      ;
; 1.249 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.517      ;
; 1.255 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.523      ;
; 1.260 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.531      ;
; 1.260 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.531      ;
; 1.260 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.531      ;
; 1.260 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.531      ;
; 1.260 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.531      ;
; 1.298 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.566      ;
; 1.300 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.567      ;
; 1.358 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.626      ;
; 1.359 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.626      ;
; 1.361 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.628      ;
; 1.390 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.658      ;
; 1.394 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.662      ;
; 1.400 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.668      ;
; 1.470 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.738      ;
; 1.470 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.738      ;
; 1.470 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.738      ;
; 1.470 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.738      ;
; 1.470 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.738      ;
; 1.470 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.738      ;
; 1.473 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.741      ;
; 1.521 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.785      ;
; 1.561 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.829      ;
; 1.573 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.840      ;
; 1.602 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.867      ;
; 1.612 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.879      ;
; 1.663 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.930      ;
; 1.680 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.947      ;
; 1.693 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.961      ;
; 1.695 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.962      ;
; 1.721 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.988      ;
; 1.736 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.003      ;
; 1.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.018      ;
; 1.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.018      ;
; 1.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.018      ;
; 1.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.018      ;
; 1.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.018      ;
; 1.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.018      ;
; 1.755 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.020      ;
; 1.770 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.037      ;
; 1.772 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.040      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntbits[0]    ; answers:inst4|cntbits[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.447 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.714      ;
; 0.449 ; answers:inst4|st.10         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.716      ;
; 0.457 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.724      ;
; 0.457 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.724      ;
; 0.458 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.725      ;
; 0.458 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.725      ;
; 0.465 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.732      ;
; 0.468 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.735      ;
; 0.469 ; answers:inst4|cntbits[9]    ; answers:inst4|cntbits[9]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.736      ;
; 0.470 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.486 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.753      ;
; 0.486 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.753      ;
; 0.487 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.754      ;
; 0.494 ; answers:inst4|cntbits[0]    ; answers:inst4|outdata[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.761      ;
; 0.494 ; answers:inst4|st.01         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.761      ;
; 0.510 ; UART_RX:inst2|Valid         ; answers:inst4|syncVal[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.777      ;
; 0.645 ; answers:inst4|syncVal[0]    ; answers:inst4|syncVal[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.911      ;
; 0.647 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.914      ;
; 0.693 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; answers:inst4|cntbits[8]    ; answers:inst4|cntbits[8]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; answers:inst4|cntbits[2]    ; answers:inst4|cntbits[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; answers:inst4|cntbits[3]    ; answers:inst4|cntbits[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; answers:inst4|cntbits[6]    ; answers:inst4|cntbits[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; answers:inst4|cntbits[4]    ; answers:inst4|cntbits[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.979      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.367 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.359     ; 2.126      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.302 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.063      ;
; -0.265 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.026      ;
; -0.265 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.026      ;
; -0.265 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 2.026      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.714      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.714      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.714      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.714      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 1.714      ;
; 0.280  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.484      ;
; 0.280  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.484      ;
; 0.280  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.484      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[9] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[8] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|cntbits[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.704  ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.726      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.717  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.714      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.741  ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.688      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.765  ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.658      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[9] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[8] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.799  ; globalReset:inst1|rst ; answers:inst4|cntbits[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.631      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.802  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.623      ;
; 9.978  ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.446      ;
; 9.978  ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.446      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.005 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.421      ;
; 10.053 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.372      ;
; 10.299 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.126      ;
; 10.299 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.126      ;
; 10.299 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.126      ;
; 10.299 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.126      ;
; 10.299 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.126      ;
; 10.299 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.126      ;
; 10.382 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.047      ;
; 10.445 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 1.986      ;
; 10.445 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 1.986      ;
; 10.445 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 1.986      ;
; 10.717 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 1.714      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.294 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.562      ;
; 1.465 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.733      ;
; 1.465 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.733      ;
; 1.465 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.733      ;
; 1.552 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.818      ;
; 1.617 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.879      ;
; 1.617 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.879      ;
; 1.617 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.879      ;
; 1.617 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.879      ;
; 1.617 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.879      ;
; 1.617 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.879      ;
; 1.809 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.071      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.834 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.097      ;
; 1.858 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.119      ;
; 1.858 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.119      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[9] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[8] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.968 ; globalReset:inst1|rst ; answers:inst4|cntbits[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.235      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 1.969 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.231      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.001 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.261      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.046 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.048 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.314      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[9] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[8] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|cntbits[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
; 2.075 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.342      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.980 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.379      ;
; 2.980 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.379      ;
; 2.980 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.379      ;
; 3.162 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.562      ;
; 3.162 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.562      ;
; 3.162 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.562      ;
; 3.162 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.562      ;
; 3.162 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.562      ;
; 3.387 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.783      ;
; 3.387 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.783      ;
; 3.387 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.783      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.405 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.897     ; 1.802      ;
; 3.485 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.900     ; 1.879      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.981 ; 6.165        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[1]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[2]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[3]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[4]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[5]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[6]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[7]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[8]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[9]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.887 ; 104.103      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.157 ; 104.157      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.175 ; 104.175      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.486 ; 2.655 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.046 ; -2.200 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.072 ; 7.947 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.613 ; 6.425 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.637 ; 6.409 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.544 ; 6.355 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 8.072 ; 7.947 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.705 ; 6.519 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.683 ; 6.447 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.650 ; 6.460 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.784 ; 6.632 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.695 ; 6.296 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.486 ; 6.160 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.785 ; 6.390 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.574 ; 6.275 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.825 ; 8.817 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.694 ; 6.100 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.315 ; 4.910 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.815 ; 3.612 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.487 ; 7.237 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.400 ; 6.218 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.470 ; 6.290 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.491 ; 6.271 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.400 ; 6.218 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.926 ; 7.809 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.559 ; 6.380 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.538 ; 6.311 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.506 ; 6.323 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.632 ; 6.484 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.544 ; 6.156 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.343 ; 6.025 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.631 ; 6.246 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.428 ; 6.136 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.330 ; 8.300 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.178 ; 5.604 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.852 ; 4.463 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.410 ; 3.211 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 5.972 ; 6.696 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.529 ; 0.000         ;
; clk80MHz                                          ; 2.289 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.186 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.714  ; 0.000         ;
; clk80MHz                                          ; 11.146 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.591 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.565 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.513   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.963 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.529   ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 1.209      ;
; 1.557   ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 1.181      ;
; 1.602   ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 1.136      ;
; 1.603   ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.136      ;
; 1.612   ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 1.126      ;
; 1.612   ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 1.126      ;
; 1.614   ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.125      ;
; 1.785   ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.953      ;
; 2.354   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.385      ;
; 205.631 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.653      ;
; 205.660 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.623      ;
; 205.703 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.580      ;
; 205.729 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.555      ;
; 205.734 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.549      ;
; 205.752 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.531      ;
; 205.766 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.518      ;
; 205.838 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.446      ;
; 205.843 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.442      ;
; 205.881 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.403      ;
; 205.889 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.395      ;
; 205.897 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.388      ;
; 205.910 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.373      ;
; 205.913 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.370      ;
; 205.918 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.365      ;
; 205.942 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.341      ;
; 205.944 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.339      ;
; 205.956 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.328      ;
; 205.962 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.321      ;
; 205.973 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.310      ;
; 205.973 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.310      ;
; 205.979 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.305      ;
; 205.987 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.297      ;
; 205.991 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.292      ;
; 206.005 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.280      ;
; 206.016 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.268      ;
; 206.024 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.260      ;
; 206.058 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.226      ;
; 206.088 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.196      ;
; 206.093 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.192      ;
; 206.096 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.188      ;
; 206.100 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.183      ;
; 206.101 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.184      ;
; 206.125 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.159      ;
; 206.133 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.151      ;
; 206.147 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.138      ;
; 206.154 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.129      ;
; 206.155 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.130      ;
; 206.178 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.105      ;
; 206.201 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.082      ;
; 206.206 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.078      ;
; 206.209 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.074      ;
; 206.214 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.070      ;
; 206.223 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.060      ;
; 206.223 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.061      ;
; 206.227 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.056      ;
; 206.231 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.052      ;
; 206.255 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.030      ;
; 206.260 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.024      ;
; 206.263 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.022      ;
; 206.286 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.998      ;
; 206.308 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.976      ;
; 206.316 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.968      ;
; 206.326 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.957      ;
; 206.332 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.952      ;
; 206.337 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.948      ;
; 206.343 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.940      ;
; 206.350 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.933      ;
; 206.358 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.925      ;
; 206.383 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.901      ;
; 206.391 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.893      ;
; 206.391 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.894      ;
; 206.449 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.834      ;
; 206.450 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.834      ;
; 206.451 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.832      ;
; 206.459 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.824      ;
; 206.467 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.816      ;
; 206.470 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.814      ;
; 206.470 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.814      ;
; 206.470 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.814      ;
; 206.470 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.814      ;
; 206.470 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.814      ;
; 206.499 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.786      ;
; 206.519 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.765      ;
; 206.519 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.765      ;
; 206.519 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.765      ;
; 206.519 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.765      ;
; 206.519 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.765      ;
; 206.530 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.756      ;
; 206.530 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.756      ;
; 206.530 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.756      ;
; 206.530 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.756      ;
; 206.530 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.756      ;
; 206.536 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.748      ;
; 206.544 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.740      ;
; 206.549 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.736      ;
; 206.549 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.735      ;
; 206.549 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.735      ;
; 206.549 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.735      ;
; 206.549 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.735      ;
; 206.549 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.735      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 2.289  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.898      ;
; 2.321  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.866      ;
; 2.338  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.849      ;
; 2.352  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.835      ;
; 2.368  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.819      ;
; 2.381  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.806      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.381  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.809      ;
; 2.394  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.793      ;
; 2.408  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.779      ;
; 2.411  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.776      ;
; 2.411  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.776      ;
; 2.419  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.419  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.419  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.419  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.419  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.419  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.419  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.768      ;
; 2.425  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.762      ;
; 2.432  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.755      ;
; 2.464  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.723      ;
; 2.473  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.714      ;
; 2.482  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.705      ;
; 2.484  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.703      ;
; 2.485  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.702      ;
; 2.493  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.694      ;
; 2.495  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.692      ;
; 2.496  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.691      ;
; 2.496  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.694      ;
; 2.504  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.683      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.671      ;
; 2.519  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.668      ;
; 2.521  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.666      ;
; 2.521  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.666      ;
; 2.533  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.657      ;
; 2.540  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.650      ;
; 2.580  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.607      ;
; 2.580  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.607      ;
; 2.606  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.581      ;
; 2.653  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.537      ;
; 2.661  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.526      ;
; 2.661  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.526      ;
; 2.676  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.511      ;
; 2.686  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.501      ;
; 2.686  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.501      ;
; 2.687  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.113      ; 2.500      ;
; 2.730  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.460      ;
; 2.731  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.459      ;
; 2.744  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.446      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.783  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.407      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.784  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.406      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.797  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.393      ;
; 2.869  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.321      ;
; 2.875  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.315      ;
; 2.890  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.300      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
; 10.088 ; globalReset:inst1|count[21] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.035     ; 2.364      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; answers:inst4|cntbits[0]    ; answers:inst4|cntbits[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; answers:inst4|st.10         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.321      ;
; 0.204 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; answers:inst4|cntbits[9]    ; answers:inst4|cntbits[9]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; answers:inst4|st.01         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; answers:inst4|cntbits[0]    ; answers:inst4|outdata[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.328      ;
; 0.212 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.334      ;
; 0.214 ; UART_RX:inst2|Valid         ; answers:inst4|syncVal[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.335      ;
; 0.266 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.388      ;
; 0.269 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; answers:inst4|syncVal[0]    ; answers:inst4|syncVal[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.392      ;
; 0.298 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; answers:inst4|cnt[1]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; answers:inst4|cntbits[2]    ; answers:inst4|cntbits[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; answers:inst4|cntbits[8]    ; answers:inst4|cntbits[8]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cntbits[4]    ; answers:inst4|cntbits[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cntbits[3]    ; answers:inst4|cntbits[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.215 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.335      ;
; 0.222 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.342      ;
; 0.306 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.317 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.327 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.447      ;
; 0.330 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.348 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.468      ;
; 0.378 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.500      ;
; 0.396 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.518      ;
; 0.402 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.522      ;
; 0.402 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.522      ;
; 0.425 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.544      ;
; 0.429 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.552      ;
; 0.429 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.548      ;
; 0.449 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.455 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.465 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.475 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.477 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.602      ;
; 0.480 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.600      ;
; 0.496 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.616      ;
; 0.499 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.620      ;
; 0.502 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.515 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.518 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.522 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.526 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.531 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.543 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.663      ;
; 0.545 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.667      ;
; 0.545 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.667      ;
; 0.545 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.667      ;
; 0.545 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.667      ;
; 0.545 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.667      ;
; 0.546 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.666      ;
; 0.568 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.688      ;
; 0.585 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.705      ;
; 0.591 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.711      ;
; 0.599 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.719      ;
; 0.609 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.729      ;
; 0.615 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.735      ;
; 0.615 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.735      ;
; 0.619 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.619 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.619 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.619 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.619 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.619 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.623 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.743      ;
; 0.630 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.750      ;
; 0.639 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.760      ;
; 0.653 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.687 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.807      ;
; 0.689 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.808      ;
; 0.689 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.808      ;
; 0.689 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.808      ;
; 0.738 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.858      ;
; 0.741 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.861      ;
; 0.753 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.873      ;
; 0.764 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.884      ;
; 0.773 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.893      ;
; 0.776 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.896      ;
; 0.791 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.911      ;
; 0.804 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.924      ;
; 0.807 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.927      ;
; 0.810 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.930      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.714 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.367     ; 1.022      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.762 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.976      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.972      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.972      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.972      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.835      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.835      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.835      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.835      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.835      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[9] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[8] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|cntbits[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.305      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.156 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.296      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.166 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.285      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.183 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.262      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.207 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.242      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[9] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[8] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.209 ; globalReset:inst1|rst ; answers:inst4|cntbits[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.243      ;
; 11.277 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.171      ;
; 11.277 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.171      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.302 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.147      ;
; 11.313 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.041     ; 1.133      ;
; 11.426 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.022      ;
; 11.426 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.022      ;
; 11.426 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.022      ;
; 11.426 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.022      ;
; 11.426 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.022      ;
; 11.426 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.022      ;
; 11.454 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 0.996      ;
; 11.521 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 0.930      ;
; 11.521 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 0.930      ;
; 11.521 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 0.930      ;
; 11.616 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 0.835      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.591 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.712      ;
; 0.684 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.806      ;
; 0.684 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.806      ;
; 0.684 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.806      ;
; 0.731 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.851      ;
; 0.757 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.876      ;
; 0.839 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.955      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.989      ;
; 0.876 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.994      ;
; 0.876 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.994      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.061      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[9] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[8] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.946 ; globalReset:inst1|rst ; answers:inst4|cntbits[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.068      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.962 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.031      ; 1.077      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.971 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.094      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.977 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.098      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[9] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[8] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|cntbits[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
; 0.987 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.109      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.644 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.712      ;
; 1.644 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.712      ;
; 1.644 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.712      ;
; 1.644 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.712      ;
; 1.644 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.712      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.836      ;
; 1.810 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.876      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[3]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[4]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[5]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[6]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[7]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[8]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntbits[9]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[8]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[9]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.312 ; 2.117 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.097 ; -1.887 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 4.094 ; 4.238 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.167 ; 3.275 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.167 ; 3.272 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.129 ; 3.222 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 4.094 ; 4.238 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.225 ; 3.333 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.193 ; 3.302 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.166 ; 3.295 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.252 ; 3.394 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.256 ; 3.283 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.183 ; 3.208 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.316 ; 3.354 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.240 ; 3.289 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.377 ; 4.424 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.984 ; 3.105 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.233 ; 2.394 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.722 ; 1.713 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.386 ; 3.190 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 3.059 ; 3.149 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.098 ; 3.203 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.096 ; 3.198 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.059 ; 3.149 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 4.023 ; 4.164 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.154 ; 3.259 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.123 ; 3.229 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.097 ; 3.222 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.178 ; 3.315 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.186 ; 3.210 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.114 ; 3.137 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.243 ; 3.278 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.169 ; 3.214 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.104 ; 4.159 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.720 ; 2.833 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.994 ; 2.150 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.506 ; 1.495 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.101 ; 2.915 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -1.498 ; 0.186 ; -0.865   ; 0.591   ; 5.513               ;
;  clk80MHz                                          ; -0.350 ; 0.186 ; 9.535    ; 0.591   ; 5.513               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.498 ; 0.186 ; -0.865   ; 1.565   ; 103.885             ;
; Design-wide TNS                                    ; -2.647 ; 0.0   ; -14.864  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; -1.720 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.498 ; 0.000 ; -14.864  ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.767 ; 3.088 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.097 ; -1.887 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.348 ; 8.318 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.881 ; 6.772 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.914 ; 6.763 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.820 ; 6.706 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 8.348 ; 8.318 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.984 ; 6.882 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.950 ; 6.809 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.926 ; 6.823 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 7.077 ; 6.991 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.947 ; 6.668 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.759 ; 6.516 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.034 ; 6.778 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.835 ; 6.655 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.038 ; 8.831 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.726 ; 6.298 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.315 ; 5.031 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.815 ; 3.612 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.760 ; 7.257 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 3.059 ; 3.149 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.098 ; 3.203 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.096 ; 3.198 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.059 ; 3.149 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 4.023 ; 4.164 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.154 ; 3.259 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.123 ; 3.229 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.097 ; 3.222 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.178 ; 3.315 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.186 ; 3.210 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.114 ; 3.137 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.243 ; 3.278 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.169 ; 3.214 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.104 ; 4.159 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.720 ; 2.833 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.994 ; 2.150 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.506 ; 1.495 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.101 ; 2.915 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2429     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 152      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 469      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2429     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 152      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 469      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 88       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 23       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 88       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 23       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Nov 24 10:17:47 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.498              -1.498 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.251              -0.993 clk80MHz 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk80MHz 
    Info (332119):     0.453               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.865             -14.864 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.535               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.432               0.000 clk80MHz 
    Info (332119):     3.382               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.888               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.927              -0.927 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.350              -1.720 clk80MHz 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402               0.000 clk80MHz 
Info (332146): Worst-case recovery slack is -0.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.367              -4.484 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.704               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.294               0.000 clk80MHz 
    Info (332119):     2.980               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.981               0.000 clk80MHz 
    Info (332119):   103.885               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.529
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.529               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.289               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk80MHz 
    Info (332119):     0.186               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 1.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.714               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.146               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.591               0.000 clk80MHz 
    Info (332119):     1.565               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.513               0.000 clk80MHz 
    Info (332119):   103.963               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Thu Nov 24 10:17:49 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


