# Coprocessador para OperaÃ§Ãµes entre Matrizes

## ğŸ“Œ IntroduÃ§Ã£o - Sobre o Projeto

Na disciplina MI - Sistemas Digitais do semestre 2025.1, foi proposto como primeiro problema o desenvolvimento de um **coprocessador** capaz de realizar operaÃ§Ãµes entre matrizes, de modo que cada elemento da matriz Ã© representado por um **nÃºmero inteiro de 8 bits**, utilizando uma **FPGA na placa DE1-SoC**. O sistema conta com mÃ³dulos dedicados para operaÃ§Ãµes matriciais e gerenciamento de memÃ³ria. O projeto foi desenvolvido em **Verilog HDL** e modularizado de acordo com as operaÃ§Ãµes, alÃ©m do acesso e gerenciamento de memÃ³ria da placa.

### âœ¨ Funcionalidades Implementadas
O coprocessador pode executar as seguintes operaÃ§Ãµes:

- **AdiÃ§Ã£o** de duas matrizes
- **SubtraÃ§Ã£o** de duas matrizes
- **MultiplicaÃ§Ã£o** entre matrizes
- **MultiplicaÃ§Ã£o por um inteiro**
- **CÃ¡lculo da matriz transposta**
- **CÃ¡lculo da matriz oposta**
- **CÃ¡lculo do determinante**

Na seÃ§Ã£o de **FundamentaÃ§Ã£o TeÃ³rica**, serÃ£o explicitados os conceitos utilizados como base para a resoluÃ§Ã£o do problema. Na seÃ§Ã£o de **Metodologia**, serÃ£o descritos os processos envolvidos no desenvolvimento do software, como as escolhas de abordagem, a definiÃ§Ã£o dos requisitos e funcionalidades, e a ordem de codificaÃ§Ã£o. Na seÃ§Ã£o de **ConclusÃ£o**, serÃ£o informadas brevemente as conclusÃµes e os objetivos cumpridos. Por fim, na seÃ§Ã£o de **ReferÃªncias**, serÃ£o listadas as fontes utilizadas para a elaboraÃ§Ã£o da resoluÃ§Ã£o.

## ğŸ—ï¸ Metodologia - Arquitetura do Sistema
O projeto Ã© composto pelos seguintes mÃ³dulos principais:

### ğŸ”¹ MÃ³dulos de OperaÃ§Ã£o

1. **`modulo_somador_subtrator.v`** - Realiza a soma e subtraÃ§Ã£o de duas matrizes.
2. **`modulo_multiplicador.v`** - Implementa a multiplicaÃ§Ã£o de duas matrizes ou entre uma matriz e um nÃºmero inteiro.
3. **`modulo_transpor.v`** - Gera a matriz transposta.
4. **`modulo_oposto.v`** - Calcula a matriz oposta.
5. **`modulo_determinante.v`** - Calcula o determinante da matriz.

### ğŸ”¹ MÃ³dulos de MemÃ³ria

1. **`fluxo_ram.v`** - Implementa uma memÃ³ria RAM de porta Ãºnica para armazenar os valores das matrizes.
2. **`gerencia_matriz.v`** - ResponsÃ¡vel por inicializar e gravar duas matrizes 5Ã—5 na RAM ao receber um sinal de `start`.

#### ğŸ“ DescriÃ§Ã£o do `fluxo_ram.v`

Este mÃ³dulo implementa uma memÃ³ria RAM de porta Ãºnica utilizando o IP **altsyncram** da Intel Quartus. As principais caracterÃ­sticas incluem:

- Tamanho de **256 palavras** de **16 bits**
- OperaÃ§Ã£o no modo **SINGLE_PORT**
- Modo de leitura **NEW_DATA_NO_NBE_READ**
- InicializaÃ§Ã£o **nÃ£o definida** (`POWER_UP_UNINITIALIZED = "FALSE"`)
- Controle de escrita via sinal **wren**

#### ğŸ“ DescriÃ§Ã£o do 'gerencia_matriz.v'

O mÃ³dulo `gerencia_matriz` Ã© responsÃ¡vel pela leitura e escrita de dados em memÃ³ria RAM, organizada para armazenar duas matrizes 5x5 (com 25 elementos cada), utilizando 9 bits por elemento. Esse mÃ³dulo atua como intermediÃ¡rio entre os blocos de memÃ³ria e os mÃ³dulos de operaÃ§Ã£o aritmÃ©tica, garantindo sincronizaÃ§Ã£o e controle adequado dos dados.

##### Entradas e SaÃ­das

- **Entradas:**
  - `clk`: sinal de clock para sincronizaÃ§Ã£o.
  - `start`: sinal de controle para iniciar o processo de leitura/gravaÃ§Ã£o.
  - `grava`: sinal de controle externo para gravaÃ§Ã£o.
  - `matriz_resultante [224:0]`: vetor que representa a matriz de saÃ­da resultante das operaÃ§Ãµes.

- **SaÃ­das:**
  - `matriz1 [224:0]`: vetor representando a primeira matriz lida.
  - `matriz2 [224:0]`: vetor representando a segunda matriz lida (ainda nÃ£o atribuÃ­da explicitamente no cÃ³digo apresentado, mas prevista na estrutura).

##### Funcionamento

O mÃ³dulo utiliza duas instÃ¢ncias de um componente auxiliar chamado `fluxo_ram`:

- `ram_inst1`: opera em modo de **leitura**, acessando os primeiros 50 endereÃ§os da RAM para preencher a memÃ³ria interna `matriz_ler`.
- `ram_inst2`: opera em modo de **escrita**, utilizando dados da memÃ³ria `matriz_escrita` e gravando a partir do endereÃ§o 50.

Um contador Ã© utilizado para garantir um pequeno atraso inicial apÃ³s a ativaÃ§Ã£o do sinal `start`, evitando conflitos com os endereÃ§os iniciais da RAM. Durante o processo:

1. A leitura Ã© feita de forma sequencial, armazenando os dados em `matriz_ler`.
2. ApÃ³s a leitura dos 50 valores (duas matrizes), o mÃ³dulo ativa a escrita em `ram_inst2`, enviando os valores armazenados em `matriz_escrita`.
3. Parte dos dados lidos sÃ£o atribuÃ­dos diretamente Ã  saÃ­da `matriz1` para uso posterior.

Este mÃ³dulo foi desenvolvido com foco na modularidade e na correta manipulaÃ§Ã£o sequencial dos dados em sistemas embarcados baseados em FPGA.

---

> ğŸ’¡ **Nota:** Este mÃ³dulo depende da definiÃ§Ã£o prÃ©via do componente `fluxo_ram`, responsÃ¡vel pela simulaÃ§Ã£o da RAM interna. Certifique-se de incluÃ­-lo corretamente no projeto.


## âš™ï¸ Como Usar

### ğŸ¯ Requisitos
- **Placa DE1-SoC**
- **Intel Quartus Prime**
- **ModelSim** (para simulaÃ§Ã£o)

### ğŸ› ï¸ Passos para ImplementaÃ§Ã£o
1. **Clone este repositÃ³rio:**
   ```sh
   git clone https://github.COMPLETAR.git
   ```
2. **Abra o Quartus e carregue o projeto.**
3. **Compile todos os mÃ³dulos.**
4. **Realize a sÃ­ntese e simulaÃ§Ã£o usando ModelSim.**
5. **FaÃ§a o upload do bitstream para a FPGA.**
6. **Teste as operaÃ§Ãµes utilizando os sinais de controle.**

## ğŸ“Š Resultados e SimulaÃ§Ãµes
Os testes foram realizados para validar cada uma das operaÃ§Ãµes suportadas. Os resultados foram analisados usando **ModelSim**, em seguida foram aplicadas na placa para ser testado na prÃ¡tica, e confirmaram a correÃ§Ã£o das operaÃ§Ãµes matriciais.

## ğŸš€ PrÃ³ximos Passos
- **Otimizar o desempenho da multiplicaÃ§Ã£o de matrizes** para reduzir a latÃªncia.
- **Criar uma interface de comunicaÃ§Ã£o com um processador principal**.

## ğŸ“œ LicenÃ§a
Este projeto Ã© distribuÃ­do sob a licenÃ§a **MIT**. Sinta-se livre para utilizar, modificar e contribuir!

## Bibliografia
ContribuiÃ§Ãµes sÃ£o bem-vindas! Se vocÃª encontrar algum problema ou tiver sugestÃµes de melhorias, abra uma issue ou envie um pull request.

---
ğŸ“Œ Desenvolvido por **[JoÃ£o Marcelo Nascimento Fernandes, Leonardo Oliveira Almeida da Cruz, JoÃ£o Gabriel]**
