n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 5.25;
av .compile_point_starttime_stamp "Wed Jan  3 15:45:24 2024";
av .compile_point_endtime_stamp "Wed Jan  3 15:45:29 2024";
av .compile_point_realtime_used 4.943;
