Timing Analyzer report for 19_PD_VHDL
Fri Apr  5 15:06:34 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 17. Slow 1200mV 85C Model Recovery: 'clk'
 18. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 19. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 20. Slow 1200mV 85C Model Removal: 'clk'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 34. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Removal: 'clk'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 46. Fast 1200mV 0C Model Recovery: 'clk'
 47. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 48. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Removal: 'clk'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Unconstrained Input Ports
 66. Unconstrained Output Ports
 67. Unconstrained Input Ports
 68. Unconstrained Output Ports
 69. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processors 3-4         ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Fri Apr  5 15:06:33 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; simple_struct:u0|usart:usart_0|bit_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                           ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; 202.96 MHz ; 202.96 MHz      ; clk                                    ;                                                ;
; 413.56 MHz ; 402.09 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.927 ; -265.003      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.418 ; -6.538        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.239 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.453 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.359 ; -70.338       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.582 ; -3.492        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.961 ; 0.000         ;
; clk                                    ; 0.963 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -185.901      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                       ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.927 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 4.824      ;
; -3.861 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.782      ;
; -3.848 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.769      ;
; -3.828 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.749      ;
; -3.812 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.733      ;
; -3.724 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.645      ;
; -3.717 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 5.115      ;
; -3.716 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.637      ;
; -3.711 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.632      ;
; -3.694 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 5.092      ;
; -3.650 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.571      ;
; -3.598 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.578 ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 4.475      ;
; -3.561 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.481      ;
; -3.468 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.388      ;
; -3.456 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.854      ;
; -3.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.852      ;
; -3.451 ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 4.348      ;
; -3.439 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.831      ;
; -3.431 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.829      ;
; -3.430 ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.394      ; 4.825      ;
; -3.426 ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.394      ; 4.821      ;
; -3.412 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.875      ;
; -3.412 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.875      ;
; -3.412 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.875      ;
; -3.412 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.875      ;
; -3.412 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.875      ;
; -3.412 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.875      ;
; -3.407 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.805      ;
; -3.369 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.767      ;
; -3.349 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.747      ;
; -3.347 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.745      ;
; -3.343 ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.394      ; 4.738      ;
; -3.338 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.736      ;
; -3.327 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.247      ;
; -3.326 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.724      ;
; -3.325 ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.394      ; 4.720      ;
; -3.315 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.713      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.755      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.755      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.755      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.755      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.755      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.755      ;
; -3.280 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.678      ;
; -3.260 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.658      ;
; -3.241 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.639      ;
; -3.199 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.119      ;
; -3.198 ; simple_struct:u0|usart:usart_0|baud_counter[4]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 4.095      ;
; -3.183 ; simple_struct:u0|controller:controller_0|I2C_BusyPrev       ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.103      ;
; -3.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.643      ;
; -3.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.643      ;
; -3.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.643      ;
; -3.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.643      ;
; -3.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.643      ;
; -3.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.538     ; 3.643      ;
; -3.162 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.082      ;
; -3.124 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.522      ;
; -3.116 ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.394      ; 4.511      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.534      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.534      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.534      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.534      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.534      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.534      ;
; -3.103 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.539     ; 3.565      ;
; -3.101 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.499      ;
; -3.069 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.989      ;
; -3.054 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.975      ;
; -3.024 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.397      ; 4.422      ;
; -3.004 ; simple_struct:u0|usart:usart_0|baud_counter[9]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 3.901      ;
; -3.001 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.397      ; 4.399      ;
; -2.962 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 1.000        ; -0.576     ; 3.387      ;
; -2.962 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 1.000        ; -0.576     ; 3.387      ;
; -2.932 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.853      ;
; -2.928 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.848      ;
; -2.920 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.539     ; 3.382      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|busy           ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start    ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop     ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.901 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2 ; clk          ; clk         ; 1.000        ; -0.576     ; 3.326      ;
; -2.890 ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 3.787      ;
; -2.858 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.779      ;
; -2.853 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.538     ; 3.316      ;
; -2.851 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.770      ;
; -2.837 ; simple_struct:u0|usart:usart_0|baud_counter[11]             ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.104     ; 3.734      ;
; -2.818 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 1.000        ; -0.539     ; 3.280      ;
; -2.818 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 1.000        ; -0.539     ; 3.280      ;
; -2.808 ; simple_struct:u0|controller:controller_0|RegRdDone          ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.728      ;
; -2.786 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.707      ;
; -2.766 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.538     ; 3.229      ;
; -2.761 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.539     ; 3.223      ;
; -2.753 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; clk          ; clk         ; 1.000        ; -0.578     ; 3.176      ;
; -2.753 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; clk          ; clk         ; 1.000        ; -0.578     ; 3.176      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.418 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.338      ;
; -1.227 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.147      ;
; -1.024 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.326      ;
; -1.024 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.326      ;
; -1.024 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.326      ;
; -1.024 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.326      ;
; -1.024 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.326      ;
; -1.024 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.326      ;
; -0.999 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.919      ;
; -0.898 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.818      ;
; -0.898 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.818      ;
; -0.898 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.818      ;
; -0.898 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.818      ;
; -0.898 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.818      ;
; -0.898 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.818      ;
; -0.870 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.172      ;
; -0.826 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.128      ;
; -0.762 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.064      ;
; -0.752 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 2.054      ;
; -0.589 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.891      ;
; -0.559 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.479      ;
; -0.554 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.474      ;
; -0.505 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.807      ;
; -0.494 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.796      ;
; -0.477 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.397      ;
; -0.459 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.379      ;
; -0.449 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.369      ;
; -0.430 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.350      ;
; -0.396 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.316      ;
; -0.391 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.311      ;
; -0.361 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.281      ;
; -0.346 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.648      ;
; -0.340 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.260      ;
; -0.178 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.098      ;
; -0.164 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.084      ;
; -0.055 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.975      ;
; -0.053 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.973      ;
; -0.052 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.972      ;
; -0.051 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.971      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.239 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 3.075      ; 3.817      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.447 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.509 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.526 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.535 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|StartPulsePrev                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.555 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.866      ;
; 0.602 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.392      ;
; 0.620 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.410      ;
; 0.661 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.954      ;
; 0.668 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.101      ; 0.981      ;
; 0.672 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; -0.500       ; 3.075      ; 3.750      ;
; 0.684 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|I2C_BusyPrev                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.688 ; simple_struct:u0|controller:controller_0|StartPulsePrev                                                                                   ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.694 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.079      ; 0.985      ;
; 0.700 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.703 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.995      ;
; 0.706 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.722 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[5]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.722 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.725 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.728 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.041      ;
; 0.729 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.042      ;
; 0.734 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.524      ;
; 0.737 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.740 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.532      ;
; 0.744 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[4]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.751 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.541      ;
; 0.760 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.550      ;
; 0.762 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[0]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.061      ;
; 0.775 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.777 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 1.088      ;
; 0.790 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.794 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.797 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.799 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.799 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.589      ;
; 0.802 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.812 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 1.123      ;
; 0.812 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.602      ;
; 0.813 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.832 ; simple_struct:u0|DigitalFilter:digitalfilter_0|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.125      ;
; 0.840 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.844 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.137      ;
; 0.847 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.140      ;
; 0.852 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.145      ;
; 0.873 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.663      ;
; 0.874 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.664      ;
; 0.882 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.578      ; 1.672      ;
; 0.890 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[8]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.183      ;
; 0.891 ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.184      ;
; 0.902 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[4]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.195      ;
; 0.905 ; simple_struct:u0|controller:controller_0|uart_tx_data[0]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[1]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.198      ;
; 0.927 ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.220      ;
; 0.927 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.240      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.542 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.835      ;
; 0.543 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.836      ;
; 0.544 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.837      ;
; 0.545 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.838      ;
; 0.668 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.961      ;
; 0.717 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.010      ;
; 0.738 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.531      ;
; 0.796 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.089      ;
; 0.800 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.093      ;
; 0.820 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.113      ;
; 0.824 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.117      ;
; 0.825 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.118      ;
; 0.860 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.153      ;
; 0.864 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.657      ;
; 0.892 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.685      ;
; 0.968 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.761      ;
; 0.992 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.285      ;
; 1.004 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.297      ;
; 1.007 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.300      ;
; 1.023 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.316      ;
; 1.061 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.354      ;
; 1.069 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.862      ;
; 1.128 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.921      ;
; 1.161 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.954      ;
; 1.175 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.968      ;
; 1.229 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.522      ;
; 1.322 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.615      ;
; 1.532 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 2.325      ;
; 1.532 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 2.325      ;
; 1.532 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 2.325      ;
; 1.532 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 2.325      ;
; 1.532 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 2.325      ;
; 1.532 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 2.325      ;
; 1.591 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.884      ;
; 1.591 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.884      ;
; 1.591 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.884      ;
; 1.591 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.884      ;
; 1.591 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.884      ;
; 1.591 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.884      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.359 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.277      ;
; -1.359 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.277      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.265      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.265      ;
; -1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.233      ;
; -1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.233      ;
; -1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.233      ;
; -1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.233      ;
; -1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.233      ;
; -1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.233      ;
; -1.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.286 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.205      ;
; -1.286 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.082     ; 2.205      ;
; -1.286 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.205      ;
; -1.286 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.205      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.281 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.275 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.076     ; 2.200      ;
; -1.275 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.076     ; 2.200      ;
; -1.275 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.200      ;
; -1.275 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.200      ;
; -1.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.186      ;
; -1.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.186      ;
; -1.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.186      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.889      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.889      ;
; -0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.876      ;
; -0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.876      ;
; -0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.876      ;
; -0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.876      ;
; -0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.876      ;
; -0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.876      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; 0.396      ; 2.230      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; 0.358      ; 2.084      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; 0.358      ; 2.084      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; 0.358      ; 2.084      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.679 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 1.599      ;
; -0.482 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; 0.393      ; 1.876      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.582 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.884      ;
; -0.582 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.884      ;
; -0.582 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.884      ;
; -0.582 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.884      ;
; -0.582 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.884      ;
; -0.582 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.311      ; 1.884      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.961 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.754      ;
; 0.961 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.754      ;
; 0.961 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.754      ;
; 0.961 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.754      ;
; 0.961 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.754      ;
; 0.961 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.551      ; 1.754      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.963 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.750      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.174 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.924      ;
; 1.174 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.924      ;
; 1.174 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.924      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.273 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 2.063      ;
; 1.458 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.750      ;
; 1.458 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.750      ;
; 1.458 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.750      ;
; 1.458 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.750      ;
; 1.458 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.750      ;
; 1.458 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.750      ;
; 1.464 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.756      ;
; 1.464 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.756      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.741 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.034      ;
; 1.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.086      ; 2.040      ;
; 1.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.086      ; 2.040      ;
; 1.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.086      ; 2.040      ;
; 1.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.086      ; 2.040      ;
; 1.748 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.040      ;
; 1.748 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.040      ;
; 1.748 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.040      ;
; 1.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.080      ; 2.056      ;
; 1.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.080      ; 2.056      ;
; 1.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.056      ;
; 1.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.056      ;
; 1.771 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.771 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.771 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.771 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.771 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.785 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.076      ;
; 1.785 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.076      ;
; 1.785 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.076      ;
; 1.785 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.076      ;
; 1.785 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.076      ;
; 1.785 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.076      ;
; 1.817 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.079      ; 2.108      ;
; 1.817 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.108      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.079      ; 2.133      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                      ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                           ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; 215.66 MHz ; 215.66 MHz      ; clk                                    ;                                                ;
; 453.51 MHz ; 402.09 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.637 ; -241.091      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.205 ; -5.685        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.231 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.402 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.202 ; -60.307       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.463 ; -2.778        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.848 ; 0.000         ;
; clk                                    ; 0.851 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -185.901      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                        ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.637 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 4.542      ;
; -3.519 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.449      ;
; -3.516 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.446      ;
; -3.473 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.403      ;
; -3.460 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.390      ;
; -3.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.312      ;
; -3.374 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.304      ;
; -3.338 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.268      ;
; -3.319 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.248      ;
; -3.305 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.235      ;
; -3.296 ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 4.201      ;
; -3.292 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.675      ;
; -3.282 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.211      ;
; -3.270 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.653      ;
; -3.207 ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 4.112      ;
; -3.182 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.111      ;
; -3.178 ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.376      ; 4.556      ;
; -3.175 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.676      ;
; -3.175 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.676      ;
; -3.175 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.676      ;
; -3.175 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.676      ;
; -3.175 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.676      ;
; -3.175 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.676      ;
; -3.168 ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.376      ; 4.546      ;
; -3.132 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.062      ;
; -3.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.039      ;
; -3.104 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.487      ;
; -3.099 ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.376      ; 4.477      ;
; -3.092 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.475      ;
; -3.087 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.470      ;
; -3.085 ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.376      ; 4.463      ;
; -3.075 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.458      ;
; -3.069 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.570      ;
; -3.069 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.570      ;
; -3.069 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.570      ;
; -3.069 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.570      ;
; -3.069 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.570      ;
; -3.069 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.570      ;
; -3.065 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.448      ;
; -3.063 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.446      ;
; -3.052 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.981      ;
; -3.023 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.406      ;
; -3.001 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.384      ;
; -2.991 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.920      ;
; -2.979 ; simple_struct:u0|usart:usart_0|baud_counter[4]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 3.884      ;
; -2.972 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.355      ;
; -2.970 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.353      ;
; -2.966 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.349      ;
; -2.964 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.465      ;
; -2.964 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.465      ;
; -2.964 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.465      ;
; -2.964 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.465      ;
; -2.964 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.465      ;
; -2.964 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.501     ; 3.465      ;
; -2.954 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.883      ;
; -2.941 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.324      ;
; -2.937 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.320      ;
; -2.915 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.542     ; 3.375      ;
; -2.915 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.542     ; 3.375      ;
; -2.915 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.542     ; 3.375      ;
; -2.915 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.542     ; 3.375      ;
; -2.915 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.542     ; 3.375      ;
; -2.915 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.542     ; 3.375      ;
; -2.913 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.296      ;
; -2.905 ; simple_struct:u0|controller:controller_0|I2C_BusyPrev       ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.834      ;
; -2.883 ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.376      ; 4.261      ;
; -2.854 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.783      ;
; -2.839 ; simple_struct:u0|usart:usart_0|baud_counter[9]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 3.744      ;
; -2.776 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.501     ; 3.277      ;
; -2.748 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.131      ;
; -2.744 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.674      ;
; -2.726 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.109      ;
; -2.724 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.653      ;
; -2.720 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.381      ; 4.103      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|busy           ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start    ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop     ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.701 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2 ; clk          ; clk         ; 1.000        ; -0.541     ; 3.162      ;
; -2.691 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.381      ; 4.074      ;
; -2.683 ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 3.588      ;
; -2.679 ; simple_struct:u0|usart:usart_0|baud_counter[11]             ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.097     ; 3.584      ;
; -2.672 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 1.000        ; -0.541     ; 3.133      ;
; -2.672 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 1.000        ; -0.541     ; 3.133      ;
; -2.645 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.574      ;
; -2.622 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.501     ; 3.123      ;
; -2.599 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.529      ;
; -2.591 ; simple_struct:u0|controller:controller_0|RegRdDone          ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.520      ;
; -2.588 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 1.000        ; -0.502     ; 3.088      ;
; -2.588 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 1.000        ; -0.502     ; 3.088      ;
; -2.538 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.500     ; 3.040      ;
; -2.530 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.460      ;
; -2.507 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.437      ;
; -2.487 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.501     ; 2.988      ;
; -2.484 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; clk          ; clk         ; 1.000        ; -0.545     ; 2.941      ;
; -2.484 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; clk          ; clk         ; 1.000        ; -0.545     ; 2.941      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.205 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.135      ;
; -1.012 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.942      ;
; -0.896 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 2.183      ;
; -0.896 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 2.183      ;
; -0.896 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 2.183      ;
; -0.896 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 2.183      ;
; -0.896 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 2.183      ;
; -0.896 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 2.183      ;
; -0.841 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.771      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.680 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.967      ;
; -0.661 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.948      ;
; -0.659 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.946      ;
; -0.583 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.870      ;
; -0.453 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.740      ;
; -0.447 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.377      ;
; -0.442 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.372      ;
; -0.372 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.659      ;
; -0.372 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.659      ;
; -0.357 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.287      ;
; -0.334 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.264      ;
; -0.317 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.247      ;
; -0.294 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.224      ;
; -0.255 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.185      ;
; -0.254 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.184      ;
; -0.235 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.522      ;
; -0.227 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.157      ;
; -0.204 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.134      ;
; -0.090 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.020      ;
; -0.058 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.988      ;
; 0.045  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.885      ;
; 0.046  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.884      ;
; 0.047  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.883      ;
; 0.048  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.882      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.231 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.839      ; 3.535      ;
; 0.383 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.399 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.469 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.471 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.478 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.491 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.501 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|StartPulsePrev                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.768      ;
; 0.514 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.799      ;
; 0.546 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.286      ;
; 0.554 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; -0.500       ; 2.839      ; 3.358      ;
; 0.556 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.296      ;
; 0.605 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.891      ;
; 0.613 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.880      ;
; 0.616 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.071      ; 0.882      ;
; 0.617 ; simple_struct:u0|controller:controller_0|StartPulsePrev                                                                                   ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.884      ;
; 0.627 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.894      ;
; 0.638 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|I2C_BusyPrev                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.906      ;
; 0.643 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[5]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.910      ;
; 0.643 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.910      ;
; 0.644 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.384      ;
; 0.646 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.649 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.389      ;
; 0.663 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.931      ;
; 0.668 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.408      ;
; 0.674 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.960      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.678 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.418      ;
; 0.679 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.681 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.967      ;
; 0.687 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.427      ;
; 0.690 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.694 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.982      ;
; 0.698 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[4]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.439      ;
; 0.707 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.714 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[0]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.718 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.724 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 1.009      ;
; 0.735 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.740 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.008      ;
; 0.740 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.741 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.743 ; simple_struct:u0|DigitalFilter:digitalfilter_0|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.010      ;
; 0.746 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.014      ;
; 0.751 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.019      ;
; 0.755 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 1.040      ;
; 0.765 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.505      ;
; 0.766 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.506      ;
; 0.778 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.045      ;
; 0.782 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.049      ;
; 0.790 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.530      ;
; 0.791 ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.059      ;
; 0.791 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.058      ;
; 0.793 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.061      ;
; 0.809 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[8]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.076      ;
; 0.809 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.549      ;
; 0.822 ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.090      ;
; 0.829 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.097      ;
; 0.835 ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.103      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.499 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.766      ;
; 0.500 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.767      ;
; 0.501 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.768      ;
; 0.502 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.769      ;
; 0.621 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.888      ;
; 0.643 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.380      ;
; 0.650 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.917      ;
; 0.749 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.016      ;
; 0.752 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.019      ;
; 0.760 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.027      ;
; 0.762 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.499      ;
; 0.781 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.048      ;
; 0.782 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.049      ;
; 0.805 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.542      ;
; 0.809 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.076      ;
; 0.891 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.628      ;
; 0.896 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.163      ;
; 0.907 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.174      ;
; 0.916 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.183      ;
; 0.935 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.202      ;
; 0.987 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.254      ;
; 1.001 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.738      ;
; 1.001 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.738      ;
; 1.076 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.813      ;
; 1.085 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.822      ;
; 1.149 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.416      ;
; 1.231 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.498      ;
; 1.385 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 2.122      ;
; 1.385 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 2.122      ;
; 1.385 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 2.122      ;
; 1.385 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 2.122      ;
; 1.385 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 2.122      ;
; 1.385 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 2.122      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.128      ;
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.128      ;
; -1.193 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.120      ;
; -1.193 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.120      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.090      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.090      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.090      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.090      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.090      ;
; -1.158 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.085      ;
; -1.158 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.085      ;
; -1.158 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.085      ;
; -1.158 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.085      ;
; -1.158 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.085      ;
; -1.158 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.085      ;
; -1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.074     ; 2.064      ;
; -1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.074     ; 2.064      ;
; -1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.064      ;
; -1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.064      ;
; -1.127 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.058      ;
; -1.127 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.071     ; 2.058      ;
; -1.127 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.058      ;
; -1.127 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.058      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.052      ;
; -1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.046      ;
; -1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.046      ;
; -1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.046      ;
; -0.812 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.740      ;
; -0.812 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.740      ;
; -0.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.707 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; 0.381      ; 2.090      ;
; -0.602 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; 0.338      ; 1.942      ;
; -0.602 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; 0.338      ; 1.942      ;
; -0.602 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; 0.338      ; 1.942      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.352 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; 0.375      ; 1.729      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.463 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.750      ;
; -0.463 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.750      ;
; -0.463 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.750      ;
; -0.463 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.750      ;
; -0.463 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.750      ;
; -0.463 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.295      ; 1.750      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.585      ;
; 0.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.585      ;
; 0.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.585      ;
; 0.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.585      ;
; 0.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.585      ;
; 0.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.512      ; 1.585      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.851 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.539      ; 1.585      ;
; 1.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.501      ; 1.728      ;
; 1.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.501      ; 1.728      ;
; 1.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.501      ; 1.728      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.068 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 1.850      ;
; 1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.594      ;
; 1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.594      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.562 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.829      ;
; 1.562 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.829      ;
; 1.562 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.829      ;
; 1.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.833      ;
; 1.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.074      ; 1.833      ;
; 1.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.833      ;
; 1.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.833      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.844      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.844      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.844      ;
; 1.577 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.844      ;
; 1.583 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.850      ;
; 1.583 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.850      ;
; 1.583 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.850      ;
; 1.583 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.850      ;
; 1.583 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.850      ;
; 1.600 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.600 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.600 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.600 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.600 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.600 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.629 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.894      ;
; 1.629 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.894      ;
; 1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.916      ;
; 1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.916      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.138 ; -50.022       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.044 ; -0.044        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.043 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.187 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.102 ; -2.025        ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.313  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.314 ; 0.000         ;
; clk                                    ; 0.404 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -162.980      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.000 ; -6.000        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                        ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.138 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.088      ;
; -1.115 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.057      ;
; -1.055 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.005      ;
; -1.054 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.004      ;
; -1.044 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.186      ;
; -1.017 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.159      ;
; -1.016 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.013 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.964      ;
; -1.007 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -0.998 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.948      ;
; -0.986 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.937      ;
; -0.977 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.927      ;
; -0.969 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.919      ;
; -0.953 ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.895      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.712      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.712      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.712      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.712      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.712      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.712      ;
; -0.930 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.072      ;
; -0.926 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.068      ;
; -0.915 ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.156      ; 2.058      ;
; -0.904 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.855      ;
; -0.898 ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.840      ;
; -0.897 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.661      ;
; -0.897 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.661      ;
; -0.897 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.661      ;
; -0.897 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.661      ;
; -0.897 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.661      ;
; -0.897 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.661      ;
; -0.896 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.038      ;
; -0.895 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.037      ;
; -0.891 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.033      ;
; -0.887 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.029      ;
; -0.885 ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.156      ; 2.028      ;
; -0.870 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.866 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.008      ;
; -0.862 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.004      ;
; -0.860 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.002      ;
; -0.857 ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.156      ; 2.000      ;
; -0.856 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 1.998      ;
; -0.851 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.802      ;
; -0.845 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.987      ;
; -0.845 ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.156      ; 1.988      ;
; -0.839 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.839 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.839 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.839 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.839 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.839 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.833 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.783      ;
; -0.830 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.781      ;
; -0.824 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.775      ;
; -0.821 ; simple_struct:u0|usart:usart_0|baud_counter[4]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.763      ;
; -0.817 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.156      ; 1.960      ;
; -0.807 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 1.949      ;
; -0.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.559      ;
; -0.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.559      ;
; -0.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.559      ;
; -0.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.559      ;
; -0.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.559      ;
; -0.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.559      ;
; -0.790 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.156      ; 1.933      ;
; -0.782 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.732      ;
; -0.770 ; simple_struct:u0|controller:controller_0|I2C_BusyPrev       ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.767 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.156      ; 1.910      ;
; -0.763 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.156      ; 1.906      ;
; -0.754 ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; 0.156      ; 1.897      ;
; -0.742 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.738 ; simple_struct:u0|usart:usart_0|baud_counter[9]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.680      ;
; -0.730 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.872      ;
; -0.726 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk        ; clk          ; clk         ; 1.000        ; 0.155      ; 1.868      ;
; -0.724 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.223     ; 1.488      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|busy           ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.704 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2 ; clk          ; clk         ; 1.000        ; -0.233     ; 1.458      ;
; -0.699 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.649      ;
; -0.697 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 1.000        ; -0.233     ; 1.451      ;
; -0.697 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk       ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 1.000        ; -0.233     ; 1.451      ;
; -0.682 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.632      ;
; -0.679 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 1.000        ; -0.224     ; 1.442      ;
; -0.679 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 1.000        ; -0.224     ; 1.442      ;
; -0.679 ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.621      ;
; -0.669 ; simple_struct:u0|usart:usart_0|baud_counter[11]             ; simple_struct:u0|usart:usart_0|bit_clk                      ; clk          ; clk         ; 1.000        ; -0.045     ; 1.611      ;
; -0.668 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.619      ;
; -0.660 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.649 ; simple_struct:u0|controller:controller_0|RegRdDone          ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.600      ;
; -0.647 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int        ; clk          ; clk         ; 1.000        ; -0.223     ; 1.411      ;
; -0.634 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 1.000        ; -0.222     ; 1.399      ;
; -0.629 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.628 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.579      ;
; -0.628 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 1.000        ; -0.224     ; 1.391      ;
; -0.628 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 1.000        ; -0.224     ; 1.391      ;
; -0.627 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.044 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.995      ;
; 0.035  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.916      ;
; 0.141  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.810      ;
; 0.159  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 1.003      ;
; 0.159  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 1.003      ;
; 0.159  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 1.003      ;
; 0.159  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 1.003      ;
; 0.159  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 1.003      ;
; 0.159  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 1.003      ;
; 0.182  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.769      ;
; 0.182  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.769      ;
; 0.182  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.769      ;
; 0.182  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.769      ;
; 0.182  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.769      ;
; 0.182  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.769      ;
; 0.240  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.922      ;
; 0.269  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.893      ;
; 0.282  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.880      ;
; 0.301  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.861      ;
; 0.303  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.648      ;
; 0.308  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.643      ;
; 0.339  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.612      ;
; 0.348  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.814      ;
; 0.355  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.596      ;
; 0.362  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.589      ;
; 0.372  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.579      ;
; 0.387  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.564      ;
; 0.388  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.563      ;
; 0.400  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.762      ;
; 0.405  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.410  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.415  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.747      ;
; 0.472  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.690      ;
; 0.479  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.472      ;
; 0.503  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.448      ;
; 0.543  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.408      ;
; 0.544  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.407      ;
; 0.546  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.405      ;
; 0.547  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.404      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.043 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.294      ; 1.556      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.198 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.204 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.210 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|StartPulsePrev                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.231 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.359      ;
; 0.247 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.568      ;
; 0.253 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.574      ;
; 0.257 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.385      ;
; 0.261 ; simple_struct:u0|controller:controller_0|StartPulsePrev                                                                                   ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.263 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.265 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.268 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[5]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.276 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|I2C_BusyPrev                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.278 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.290 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.296 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.301 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[4]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.305 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[0]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.632      ;
; 0.313 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.634      ;
; 0.316 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.637      ;
; 0.317 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.445      ;
; 0.319 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.640      ;
; 0.321 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.324 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.331 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.652      ;
; 0.332 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.461      ;
; 0.334 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[8]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.656      ;
; 0.336 ; simple_struct:u0|controller:controller_0|uart_tx_data[0]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[1]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[4]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; simple_struct:u0|DigitalFilter:digitalfilter_0|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.459      ;
; 0.340 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.345 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.347 ; simple_struct:u0|controller:controller_0|uart_tx_data[1]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[2]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.351 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[6]                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.471      ;
; 0.353 ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.358 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.486      ;
; 0.367 ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.488      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.210 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.616      ;
; 0.225 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.345      ;
; 0.226 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.346      ;
; 0.226 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.346      ;
; 0.228 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.348      ;
; 0.264 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.670      ;
; 0.268 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.674      ;
; 0.275 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.395      ;
; 0.280 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.400      ;
; 0.290 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.696      ;
; 0.322 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.442      ;
; 0.330 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.450      ;
; 0.339 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.745      ;
; 0.339 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.459      ;
; 0.342 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.462      ;
; 0.342 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.462      ;
; 0.354 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.760      ;
; 0.361 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.481      ;
; 0.377 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.783      ;
; 0.382 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.292      ; 0.788      ;
; 0.385 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.505      ;
; 0.392 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.512      ;
; 0.395 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.515      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.522      ;
; 0.419 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.539      ;
; 0.510 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.630      ;
; 0.522 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.642      ;
; 0.538 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.945      ;
; 0.538 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.945      ;
; 0.538 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.945      ;
; 0.538 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.945      ;
; 0.538 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.945      ;
; 0.538 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.945      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.049      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.049      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.032      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.032      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.021      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.021      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.021      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.021      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.021      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.021      ;
; -0.054 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.004      ;
; -0.052 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.003      ;
; -0.052 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.036     ; 1.003      ;
; -0.052 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.003      ;
; -0.052 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.003      ;
; -0.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.998      ;
; -0.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.037     ; 0.998      ;
; -0.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.998      ;
; -0.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.998      ;
; -0.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.998      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.042 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.993      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.991      ;
; 0.092  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.857      ;
; 0.092  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.857      ;
; 0.104  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.846      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.197  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; 0.142      ; 0.932      ;
; 0.197  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; 0.142      ; 0.932      ;
; 0.197  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; 0.142      ; 0.932      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.296  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; 0.155      ; 0.846      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.849      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.849      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.849      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.849      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.849      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.185      ; 0.849      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.721      ;
; 0.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.721      ;
; 0.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.721      ;
; 0.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.721      ;
; 0.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.721      ;
; 0.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.293      ; 0.721      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.724      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.223      ; 0.806      ;
; 0.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.223      ; 0.806      ;
; 0.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.223      ; 0.806      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.856      ;
; 0.603 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.610 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.610 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.721 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.721 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.721 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.736 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.861      ;
; 0.740 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.037      ; 0.861      ;
; 0.740 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.861      ;
; 0.740 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.861      ;
; 0.756 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.756 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.756 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.756 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.756 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.756 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.878      ;
; 0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.878      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.890      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.890      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.927   ; 0.043 ; -1.359   ; 0.314   ; -3.000              ;
;  clk                                    ; -3.927   ; 0.043 ; -1.359   ; 0.404   ; -3.000              ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -1.418   ; 0.187 ; -0.582   ; 0.314   ; -1.487              ;
; Design-wide TNS                         ; -271.541 ; 0.0   ; -73.83   ; 0.0     ; -194.823            ;
;  clk                                    ; -265.003 ; 0.000 ; -70.338  ; 0.000   ; -185.901            ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -6.538   ; 0.000 ; -3.492   ; 0.000   ; -8.922              ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 1752     ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 1752     ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 66       ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 66       ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                 ;
+----------------------------------------+----------------------------------------+------+-------------+
; Target                                 ; Clock                                  ; Type ; Status      ;
+----------------------------------------+----------------------------------------+------+-------------+
; clk                                    ; clk                                    ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; Base ; Constrained ;
+----------------------------------------+----------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Fri Apr  5 15:06:32 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.927            -265.003 clk 
    Info (332119):    -1.418              -6.538 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.239               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.359             -70.338 clk 
    Info (332119):    -0.582              -3.492 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.961
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.961               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.963               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -185.901 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.637
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.637            -241.091 clk 
    Info (332119):    -1.205              -5.685 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.231
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.231               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.202             -60.307 clk 
    Info (332119):    -0.463              -2.778 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.848
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.848               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.851               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -185.901 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.138             -50.022 clk 
    Info (332119):    -0.044              -0.044 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.043               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -0.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.102              -2.025 clk 
    Info (332119):     0.313               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.314               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.404               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -162.980 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4782 megabytes
    Info: Processing ended: Fri Apr  5 15:06:34 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


