module d_ff_asy_ah_rst_tb();
  reg d,rst,clk;
  wire q;
  
  d_ff_asy_ah_rst uut (d,rst,clk,q);
  initial
    begin 
         rst=0; clk=1; d=1;
     #5; rst=0; clk=1; d=1;
     #5; rst=0; clk=0; d=1;
     #5; rst=0; clk=1; d=1;
     #5; rst=0; clk=0; d=1;
     #5; rst=0; clk=1; d=0;
      end 
  initial
    begin
      $dumpfile("dump.vcd");
      $dumpvars(1);
    end 
endmodule
      
