---
title: 硬件知识的一些总结
date: 2016-12-12 10:18:13
tags: hardware
categories: Hardware tips
---

记录一些硬件相关的点。
毕竟搞软件的来搞硬件是件很头疼的事。

<!-- more -->

# 1.逻辑电路中的RESET信号到底用高电平好还是低电平好？
在TTL的年代，高电平的吸收电流要远小于低电平的，因此，那个时候需要让信号更多的时间处于高电平。
例如RESET，只在很短的时间内有效，所以就做成/RESET，平时就处在高电平，以减小功耗。
同样的，片选信号也是仅仅在选中的时候才让它为低电平，这样在不选中的时候就可以有一个较小的功耗。
后来的CMOS由于是互补的，没有这个问题，但是为了和系统中的其他TTL电路共享这个RESET或者CS，因此很多都保持了低电平有效。

# 2.bram和dram区别
选择distributed memory generator和block memorygenerator标准：
Dram和bram区别：
    1、bram 的输出需要时钟，dram在给出地址后既可输出数据。
    2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源
    3、dram使用更灵活方便些
补充：
在Xilinx Asynchronous FIFO CORE的使用时，有两种RAM可供选择，Block memory和Distributed memory。
差别在于，前者是使用FPGA中的整块双口RAM资源，而后者则是拼凑起FPGA中的查找表形成。
1、较大的存储应用，建议用bram；零星的小ram，一般就用dram。但这只是个一般原则，具体的使用得看整个设计中资源的冗余度和性能要求
    2、dram可以是纯组合逻辑，即给出地址马上出数据，也可以加上register变成有时钟的ram。而bram一定是有时钟的。
    3、如果要产生大的FIFO或timing要求较高，就用BlockRAM。否则，就可以用Distributed RAM。
 块RAM是比较大块的RAM，即使用了它的一小部分，那么整个Block RAM就不能再用了。所以，当您要用的RAM是小的，时序要求不高的要用Distributed RAM，节省资源。
FPGA中的资源位置是固定的，例如BRAM就是一列一列分布的，这就可能造成用户逻辑和BRAM之间的route延时比较长。举个最简单的例子，在大规模FPGA中，如果用光所有的BRAM，性能一般会下降，甚至出现route不通的情况，就是这个原因。