$date
	Wed Oct 29 22:09:48 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module Adder_tb $end
$var wire 32 ! pc_out [31:0] $end
$var reg 32 " pc_in [31:0] $end
$var integer 32 # errors [31:0] $end
$var integer 32 $ tests [31:0] $end
$scope module dut $end
$var wire 32 % pc_in [31:0] $end
$var wire 32 & pc_out [31:0] $end
$upscope $end
$scope task check_result $end
$var reg 32 ' expected [31:0] $end
$var reg 32 ( input_val [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx (
bx '
b100 &
b0 %
b0 $
b0 #
b0 "
b100 !
$end
#10
b1 $
b100 '
b0 (
#20
b1000 !
b1000 &
b100 "
b100 %
b10 $
b1000 '
b100 (
#30
b1000000000100 !
b1000000000100 &
b1000000000000 "
b1000000000000 %
b11 $
b1000000000100 '
b1000000000000 (
#40
b1111111111111111111111110100 !
b1111111111111111111111110100 &
b1111111111111111111111110000 "
b1111111111111111111111110000 %
b100 $
b1111111111111111111111110100 '
b1111111111111111111111110000 (
#50
b10000000000000000000000000000000 !
b10000000000000000000000000000000 &
b1111111111111111111111111111100 "
b1111111111111111111111111111100 %
b101 $
b10000000000000000000000000000000 '
b1111111111111111111111111111100 (
#60
b0 !
b0 &
b11111111111111111111111111111100 "
b11111111111111111111111111111100 %
b110 $
b0 '
b11111111111111111111111111111100 (
#70
b11111111111111111111111111110100 !
b11111111111111111111111111110100 &
b11111111111111111111111111110000 "
b11111111111111111111111111110000 %
b111 $
b11111111111111111111111111110100 '
b11111111111111111111111111110000 (
#80
b11 !
b11 &
b11111111111111111111111111111111 "
b11111111111111111111111111111111 %
b1000 $
b11 '
b11111111111111111111111111111111 (
#90
