Fitter report for Uniciclo
Tue Jul 02 22:46:45 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Non-Global High Fan-Out Signals
 20. Other Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 02 22:46:45 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; Uniciclo                                   ;
; Top-level Entity Name              ; ula                                        ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C5F256C6                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 704 / 4,608 ( 15 % )                       ;
;     Total combinational functions  ; 704 / 4,608 ( 15 % )                       ;
;     Dedicated logic registers      ; 0 / 4,608 ( 0 % )                          ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 101 / 158 ( 64 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 809 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 809 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 806     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/johpetsc/Documents/UnicicloRISC-V/output_files/Uniciclo.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 704 / 4,608 ( 15 % ) ;
;     -- Combinational with no register       ; 704                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 0                    ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 334                  ;
;     -- 3 input functions                    ; 281                  ;
;     -- <=2 input functions                  ; 89                   ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 610                  ;
;     -- arithmetic mode                      ; 94                   ;
;                                             ;                      ;
; Total registers*                            ; 0 / 5,058 ( 0 % )    ;
;     -- Dedicated logic registers            ; 0 / 4,608 ( 0 % )    ;
;     -- I/O registers                        ; 0 / 450 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 46 / 288 ( 16 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 101 / 158 ( 64 % )   ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 0                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 0 / 8 ( 0 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%         ;
; Peak interconnect usage (total/H/V)         ; 9% / 8% / 10%        ;
; Maximum fan-out                             ; 95                   ;
; Highest non-global fan-out                  ; 95                   ;
; Total fan-out                               ; 2390                 ;
; Average fan-out                             ; 2.96                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 704 / 4608 ( 15 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 704                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 334                 ; 0                              ;
;     -- 3 input functions                    ; 281                 ; 0                              ;
;     -- <=2 input functions                  ; 89                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 610                 ; 0                              ;
;     -- arithmetic mode                      ; 94                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 0                   ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 4608 ( 0 % )    ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 46 / 288 ( 16 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 101                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2390                ; 0                              ;
;     -- Registered Connections               ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 68                  ; 0                              ;
;     -- Output Ports                         ; 33                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]      ; G13   ; 3        ; 28           ; 11           ; 3           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[10]     ; B11   ; 2        ; 24           ; 14           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[11]     ; A11   ; 2        ; 21           ; 14           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[12]     ; H11   ; 3        ; 28           ; 10           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[13]     ; J11   ; 3        ; 28           ; 10           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[14]     ; C11   ; 2        ; 19           ; 14           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[15]     ; F16   ; 3        ; 28           ; 10           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[16]     ; K15   ; 3        ; 28           ; 6            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[17]     ; J12   ; 3        ; 28           ; 8            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[18]     ; H13   ; 3        ; 28           ; 11           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[19]     ; G15   ; 3        ; 28           ; 9            ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[1]      ; B13   ; 2        ; 24           ; 14           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[20]     ; F15   ; 3        ; 28           ; 9            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[21]     ; K11   ; 4        ; 19           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[22]     ; L15   ; 3        ; 28           ; 5            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[23]     ; M14   ; 3        ; 28           ; 5            ; 4           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[24]     ; K16   ; 3        ; 28           ; 6            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[25]     ; A12   ; 2        ; 21           ; 14           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[26]     ; N9    ; 4        ; 14           ; 0            ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[27]     ; N10   ; 4        ; 14           ; 0            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[28]     ; T11   ; 4        ; 14           ; 0            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[29]     ; R11   ; 4        ; 14           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[2]      ; B9    ; 2        ; 14           ; 14           ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[30]     ; T9    ; 4        ; 12           ; 0            ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[31]     ; R9    ; 4        ; 12           ; 0            ; 0           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[3]      ; G10   ; 2        ; 19           ; 14           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[4]      ; J1    ; 1        ; 0            ; 6            ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[5]      ; J2    ; 1        ; 0            ; 6            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[6]      ; H1    ; 1        ; 0            ; 6            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[7]      ; H2    ; 1        ; 0            ; 6            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[8]      ; G6    ; 2        ; 7            ; 14           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[9]      ; C5    ; 2        ; 5            ; 14           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[0]      ; A8    ; 2        ; 12           ; 14           ; 0           ; 86                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[10]     ; C12   ; 2        ; 24           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[11]     ; B12   ; 2        ; 21           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[12]     ; B14   ; 2        ; 26           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[13]     ; G12   ; 3        ; 28           ; 10           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[14]     ; D15   ; 3        ; 28           ; 11           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[15]     ; A14   ; 2        ; 26           ; 14           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[16]     ; M16   ; 3        ; 28           ; 4            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[17]     ; H12   ; 3        ; 28           ; 8            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[18]     ; D16   ; 3        ; 28           ; 11           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[19]     ; G11   ; 2        ; 19           ; 14           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[1]      ; F9    ; 2        ; 17           ; 14           ; 3           ; 95                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[20]     ; G16   ; 3        ; 28           ; 9            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[21]     ; K10   ; 4        ; 19           ; 0            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[22]     ; L14   ; 3        ; 28           ; 5            ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[23]     ; N16   ; 3        ; 28           ; 4            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[24]     ; C14   ; 3        ; 28           ; 12           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[25]     ; P13   ; 4        ; 21           ; 0            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[26]     ; N11   ; 4        ; 19           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[27]     ; T12   ; 4        ; 21           ; 0            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[28]     ; M15   ; 3        ; 28           ; 4            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[29]     ; N15   ; 3        ; 28           ; 3            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[2]      ; D11   ; 2        ; 14           ; 14           ; 0           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[30]     ; R12   ; 4        ; 21           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[31]     ; P12   ; 4        ; 21           ; 0            ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[3]      ; B7    ; 2        ; 12           ; 14           ; 2           ; 78                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[4]      ; A7    ; 2        ; 12           ; 14           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[5]      ; E14   ; 3        ; 28           ; 12           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[6]      ; B10   ; 2        ; 17           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[7]      ; A13   ; 2        ; 24           ; 14           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[8]      ; D13   ; 3        ; 28           ; 12           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[9]      ; E16   ; 3        ; 28           ; 12           ; 4           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[0] ; A9    ; 2        ; 14           ; 14           ; 2           ; 68                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[1] ; D10   ; 2        ; 14           ; 14           ; 1           ; 47                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[2] ; F10   ; 2        ; 17           ; 14           ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[3] ; A10   ; 2        ; 17           ; 14           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                         ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Z[0]  ; C4    ; 2        ; 5            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[10] ; F8    ; 2        ; 9            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[11] ; F7    ; 2        ; 9            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[12] ; C13   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[13] ; C6    ; 2        ; 5            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[14] ; A6    ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[15] ; A4    ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[16] ; P15   ; 3        ; 28           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[17] ; D6    ; 2        ; 5            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[18] ; D8    ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[19] ; K4    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[1]  ; B5    ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[20] ; L7    ; 4        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[21] ; R8    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[22] ; T10   ; 4        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[23] ; T6    ; 4        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[24] ; T8    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[25] ; P11   ; 4        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[26] ; L8    ; 4        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[27] ; P14   ; 3        ; 28           ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[28] ; L10   ; 4        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[29] ; K1    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[2]  ; A5    ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[30] ; R10   ; 4        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[31] ; L16   ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[3]  ; B6    ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[4]  ; T7    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[5]  ; R7    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[6]  ; N8    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[7]  ; N13   ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[8]  ; G7    ; 2        ; 7            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z[9]  ; D14   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; zero  ; L9    ; 4        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 35 ( 23 % )  ; 3.3V          ; --           ;
; 2        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
; 3        ; 32 / 39 ( 82 % ) ; 3.3V          ; --           ;
; 4        ; 26 / 41 ( 63 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 165        ; 2        ; Z[15]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 163        ; 2        ; Z[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 155        ; 2        ; Z[14]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 149        ; 2        ; B[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 148        ; 2        ; B[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 146        ; 2        ; opcode[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 141        ; 2        ; opcode[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 136        ; 2        ; A[11]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 135        ; 2        ; A[25]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 132        ; 2        ; B[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 128        ; 2        ; B[15]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 162        ; 2        ; Z[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 154        ; 2        ; Z[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 150        ; 2        ; B[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; A[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 140        ; 2        ; B[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 133        ; 2        ; A[10]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 134        ; 2        ; B[11]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 131        ; 2        ; A[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 127        ; 2        ; B[12]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 161        ; 2        ; Z[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 160        ; 2        ; A[9]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 159        ; 2        ; Z[13]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; A[14]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 130        ; 2        ; B[10]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 129        ; 2        ; Z[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 3        ; B[24]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; Z[17]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; Z[18]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; opcode[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 144        ; 2        ; B[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; B[8]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D14      ; 126        ; 3        ; Z[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D15      ; 120        ; 3        ; B[14]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 121        ; 3        ; B[18]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; B[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; B[9]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; Z[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 152        ; 2        ; Z[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 143        ; 2        ; B[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 142        ; 2        ; opcode[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; A[20]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 114        ; 3        ; A[15]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; A[8]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ; 157        ; 2        ; Z[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; A[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 139        ; 2        ; B[19]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 117        ; 3        ; B[13]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G13      ; 118        ; 3        ; A[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; A[19]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 111        ; 3        ; B[20]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 21         ; 1        ; A[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1        ; A[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; A[12]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H12      ; 109        ; 3        ; B[17]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 119        ; 3        ; A[18]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 24         ; 1        ; A[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 23         ; 1        ; A[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; A[13]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 110        ; 3        ; A[17]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 26         ; 1        ; Z[29]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; Z[19]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; B[21]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 70         ; 4        ; A[21]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; A[16]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 103        ; 3        ; A[24]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; Z[20]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 56         ; 4        ; Z[26]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 66         ; 4        ; zero                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 67         ; 4        ; Z[28]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; B[22]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 97         ; 3        ; A[22]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 98         ; 3        ; Z[31]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; A[23]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 93         ; 3        ; B[28]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 94         ; 3        ; B[16]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; Z[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 61         ; 4        ; A[26]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 62         ; 4        ; A[27]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 72         ; 4        ; B[26]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 86         ; 3        ; Z[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 91         ; 3        ; B[29]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 92         ; 3        ; B[23]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; Z[25]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 73         ; 4        ; B[31]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 74         ; 4        ; B[25]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 88         ; 3        ; Z[27]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 89         ; 3        ; Z[16]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; Z[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 58         ; 4        ; Z[21]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 60         ; 4        ; A[31]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 68         ; 4        ; Z[30]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 64         ; 4        ; A[29]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 76         ; 4        ; B[30]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 51         ; 4        ; Z[23]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 53         ; 4        ; Z[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 57         ; 4        ; Z[24]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 59         ; 4        ; A[30]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 69         ; 4        ; Z[22]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 63         ; 4        ; A[28]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 75         ; 4        ; B[27]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; |ula                       ; 704 (704)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 101  ; 0            ; 704 (704)    ; 0 (0)             ; 0 (0)            ; |ula                ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Z[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; Z[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; Z[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; zero      ; Output   ; --            ; --            ; --                    ; --  ;
; A[31]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[5]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[6]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[7]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[8]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[9]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[10]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[11]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[12]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[13]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[14]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[15]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[16]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[17]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[18]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[19]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[20]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[21]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[22]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[23]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[24]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[25]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[26]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[27]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[28]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[29]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[30]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; opcode[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[0]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; B[4]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[3]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[2]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[0]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[1]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; opcode[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[29]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[28]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[30]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[27]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[25]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[26]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[24]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[23]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[21]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[22]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[20]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[19]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[17]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[18]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[16]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[1]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[3]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[2]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[7]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A[6]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A[5]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A[4]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A[15]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[13]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[14]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[12]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[11]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[9]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[10]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[8]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; opcode[2] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[31]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; opcode[3] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; A[31]                 ;                   ;         ;
;      - LessThan0~62   ; 1                 ; 6       ;
;      - LessThan1~62   ; 1                 ; 6       ;
;      - ShiftRight1~14 ; 1                 ; 6       ;
;      - ShiftRight1~15 ; 1                 ; 6       ;
;      - Equal0~38      ; 1                 ; 6       ;
;      - ShiftRight0~43 ; 1                 ; 6       ;
;      - ShiftRight1~26 ; 1                 ; 6       ;
;      - ShiftRight1~28 ; 1                 ; 6       ;
;      - ShiftRight1~29 ; 1                 ; 6       ;
;      - Mux29~4        ; 1                 ; 6       ;
;      - ShiftRight1~47 ; 1                 ; 6       ;
;      - ShiftRight0~58 ; 1                 ; 6       ;
;      - Mux28~15       ; 1                 ; 6       ;
;      - ShiftRight1~54 ; 1                 ; 6       ;
;      - Mux27~3        ; 1                 ; 6       ;
;      - ShiftRight1~56 ; 1                 ; 6       ;
;      - Mux26~3        ; 1                 ; 6       ;
;      - ShiftRight0~69 ; 1                 ; 6       ;
;      - ShiftRight1~58 ; 1                 ; 6       ;
;      - Mux25~3        ; 1                 ; 6       ;
;      - ShiftRight0~72 ; 1                 ; 6       ;
;      - Mux24~16       ; 1                 ; 6       ;
;      - Mux23~2        ; 1                 ; 6       ;
;      - Mux22~1        ; 1                 ; 6       ;
;      - Mux21~2        ; 1                 ; 6       ;
;      - ShiftRight0~81 ; 1                 ; 6       ;
;      - Mux20~1        ; 1                 ; 6       ;
;      - Mux19~2        ; 1                 ; 6       ;
;      - ShiftRight1~60 ; 1                 ; 6       ;
;      - Mux18~1        ; 1                 ; 6       ;
;      - ShiftRight1~61 ; 1                 ; 6       ;
;      - Mux17~3        ; 1                 ; 6       ;
;      - ShiftRight0~83 ; 1                 ; 6       ;
;      - ShiftRight1~63 ; 1                 ; 6       ;
;      - ShiftRight1~64 ; 1                 ; 6       ;
;      - Mux14~3        ; 1                 ; 6       ;
;      - Mux13~3        ; 1                 ; 6       ;
;      - Mux12~3        ; 1                 ; 6       ;
;      - Mux11~3        ; 1                 ; 6       ;
;      - Mux10~3        ; 1                 ; 6       ;
;      - Mux9~3         ; 1                 ; 6       ;
;      - Mux8~12        ; 1                 ; 6       ;
;      - Mux7~5         ; 1                 ; 6       ;
;      - Mux6~3         ; 1                 ; 6       ;
;      - Mux5~3         ; 1                 ; 6       ;
;      - Mux4~3         ; 1                 ; 6       ;
;      - Mux3~1         ; 1                 ; 6       ;
;      - Mux2~1         ; 1                 ; 6       ;
;      - ShiftRight1~65 ; 1                 ; 6       ;
;      - ShiftLeft0~124 ; 1                 ; 6       ;
;      - Add0~96        ; 1                 ; 6       ;
;      - Add0~101       ; 1                 ; 6       ;
;      - ShiftRight1~67 ; 1                 ; 6       ;
;      - ShiftRight1~68 ; 1                 ; 6       ;
;      - ShiftRight1~69 ; 1                 ; 6       ;
;      - ShiftRight1~70 ; 1                 ; 6       ;
;      - ShiftRight1~71 ; 1                 ; 6       ;
;      - ShiftRight1~72 ; 1                 ; 6       ;
;      - Mux0~2         ; 1                 ; 6       ;
;      - Mux0~3         ; 1                 ; 6       ;
; B[5]                  ;                   ;         ;
;      - LessThan0~11   ; 1                 ; 6       ;
;      - LessThan1~11   ; 1                 ; 6       ;
;      - ShiftLeft0~6   ; 1                 ; 6       ;
;      - Equal0~5       ; 1                 ; 6       ;
;      - Add0~17        ; 1                 ; 6       ;
;      - Mux26~4        ; 1                 ; 6       ;
; B[6]                  ;                   ;         ;
;      - LessThan0~13   ; 1                 ; 6       ;
;      - LessThan1~13   ; 1                 ; 6       ;
;      - ShiftLeft0~6   ; 1                 ; 6       ;
;      - Equal0~6       ; 1                 ; 6       ;
;      - Add0~20        ; 1                 ; 6       ;
;      - Mux25~4        ; 1                 ; 6       ;
; B[7]                  ;                   ;         ;
;      - LessThan0~15   ; 0                 ; 6       ;
;      - LessThan1~15   ; 0                 ; 6       ;
;      - ShiftLeft0~6   ; 0                 ; 6       ;
;      - Equal0~7       ; 0                 ; 6       ;
;      - Add0~23        ; 0                 ; 6       ;
;      - Mux24~17       ; 0                 ; 6       ;
; B[8]                  ;                   ;         ;
;      - LessThan0~17   ; 0                 ; 6       ;
;      - LessThan1~17   ; 0                 ; 6       ;
;      - ShiftLeft0~6   ; 0                 ; 6       ;
;      - Equal0~9       ; 0                 ; 6       ;
;      - Mux23~0        ; 0                 ; 6       ;
;      - Add0~26        ; 0                 ; 6       ;
; B[9]                  ;                   ;         ;
;      - LessThan0~19   ; 1                 ; 6       ;
;      - LessThan1~19   ; 1                 ; 6       ;
;      - ShiftLeft0~7   ; 1                 ; 6       ;
;      - Equal0~10      ; 1                 ; 6       ;
;      - Add0~29        ; 1                 ; 6       ;
;      - Mux22~5        ; 1                 ; 6       ;
; B[10]                 ;                   ;         ;
;      - LessThan0~21   ; 0                 ; 6       ;
;      - LessThan1~21   ; 0                 ; 6       ;
;      - ShiftLeft0~7   ; 0                 ; 6       ;
;      - Equal0~11      ; 0                 ; 6       ;
;      - Mux21~0        ; 0                 ; 6       ;
;      - Add0~32        ; 0                 ; 6       ;
; B[11]                 ;                   ;         ;
;      - LessThan0~23   ; 0                 ; 6       ;
;      - LessThan1~23   ; 0                 ; 6       ;
;      - ShiftLeft0~7   ; 0                 ; 6       ;
;      - Equal0~12      ; 0                 ; 6       ;
;      - Add0~35        ; 0                 ; 6       ;
;      - Mux20~5        ; 0                 ; 6       ;
; B[12]                 ;                   ;         ;
;      - LessThan0~25   ; 0                 ; 6       ;
;      - LessThan1~25   ; 0                 ; 6       ;
;      - ShiftLeft0~7   ; 0                 ; 6       ;
;      - Equal0~14      ; 0                 ; 6       ;
;      - Mux19~0        ; 0                 ; 6       ;
;      - Add0~38        ; 0                 ; 6       ;
; B[13]                 ;                   ;         ;
;      - LessThan0~27   ; 0                 ; 6       ;
;      - LessThan1~27   ; 0                 ; 6       ;
;      - ShiftLeft0~8   ; 0                 ; 6       ;
;      - Equal0~15      ; 0                 ; 6       ;
;      - Add0~41        ; 0                 ; 6       ;
;      - Mux18~5        ; 0                 ; 6       ;
; B[14]                 ;                   ;         ;
;      - LessThan0~29   ; 0                 ; 6       ;
;      - LessThan1~29   ; 0                 ; 6       ;
;      - ShiftLeft0~8   ; 0                 ; 6       ;
;      - Equal0~16      ; 0                 ; 6       ;
;      - Add0~44        ; 0                 ; 6       ;
;      - Mux17~6        ; 0                 ; 6       ;
; B[15]                 ;                   ;         ;
;      - LessThan0~31   ; 1                 ; 6       ;
;      - LessThan1~31   ; 1                 ; 6       ;
;      - ShiftLeft0~8   ; 1                 ; 6       ;
;      - Equal0~17      ; 1                 ; 6       ;
;      - Mux16~2        ; 1                 ; 6       ;
;      - Add0~47        ; 1                 ; 6       ;
; B[16]                 ;                   ;         ;
;      - LessThan0~33   ; 0                 ; 6       ;
;      - LessThan1~33   ; 0                 ; 6       ;
;      - ShiftLeft0~8   ; 0                 ; 6       ;
;      - Equal0~20      ; 0                 ; 6       ;
;      - Mux15~2        ; 0                 ; 6       ;
;      - Add0~50        ; 0                 ; 6       ;
; B[17]                 ;                   ;         ;
;      - LessThan0~35   ; 1                 ; 6       ;
;      - LessThan1~35   ; 1                 ; 6       ;
;      - ShiftLeft0~9   ; 1                 ; 6       ;
;      - Equal0~21      ; 1                 ; 6       ;
;      - Add0~53        ; 1                 ; 6       ;
;      - Mux14~5        ; 1                 ; 6       ;
; B[18]                 ;                   ;         ;
;      - LessThan0~37   ; 0                 ; 6       ;
;      - LessThan1~37   ; 0                 ; 6       ;
;      - ShiftLeft0~9   ; 0                 ; 6       ;
;      - Equal0~22      ; 0                 ; 6       ;
;      - Add0~56        ; 0                 ; 6       ;
;      - Mux13~4        ; 0                 ; 6       ;
; B[19]                 ;                   ;         ;
;      - LessThan0~39   ; 1                 ; 6       ;
;      - LessThan1~39   ; 1                 ; 6       ;
;      - ShiftLeft0~9   ; 1                 ; 6       ;
;      - Equal0~23      ; 1                 ; 6       ;
;      - Add0~59        ; 1                 ; 6       ;
;      - Mux12~5        ; 1                 ; 6       ;
; B[20]                 ;                   ;         ;
;      - LessThan0~41   ; 0                 ; 6       ;
;      - LessThan1~41   ; 0                 ; 6       ;
;      - ShiftLeft0~9   ; 0                 ; 6       ;
;      - Equal0~25      ; 0                 ; 6       ;
;      - Add0~62        ; 0                 ; 6       ;
;      - Mux11~4        ; 0                 ; 6       ;
; B[21]                 ;                   ;         ;
;      - LessThan0~43   ; 1                 ; 6       ;
;      - LessThan1~43   ; 1                 ; 6       ;
;      - ShiftLeft0~11  ; 1                 ; 6       ;
;      - Equal0~26      ; 1                 ; 6       ;
;      - Add0~65        ; 1                 ; 6       ;
;      - Mux10~5        ; 1                 ; 6       ;
; B[22]                 ;                   ;         ;
;      - LessThan0~45   ; 1                 ; 6       ;
;      - LessThan1~45   ; 1                 ; 6       ;
;      - ShiftLeft0~11  ; 1                 ; 6       ;
;      - Equal0~27      ; 1                 ; 6       ;
;      - Add0~68        ; 1                 ; 6       ;
;      - Mux9~4         ; 1                 ; 6       ;
; B[23]                 ;                   ;         ;
;      - LessThan0~47   ; 0                 ; 6       ;
;      - LessThan1~47   ; 0                 ; 6       ;
;      - ShiftLeft0~11  ; 0                 ; 6       ;
;      - Equal0~28      ; 0                 ; 6       ;
;      - Add0~71        ; 0                 ; 6       ;
;      - Mux8~14        ; 0                 ; 6       ;
; B[24]                 ;                   ;         ;
;      - LessThan0~49   ; 0                 ; 6       ;
;      - LessThan1~49   ; 0                 ; 6       ;
;      - ShiftLeft0~11  ; 0                 ; 6       ;
;      - Equal0~30      ; 0                 ; 6       ;
;      - Add0~74        ; 0                 ; 6       ;
;      - Mux7~6         ; 0                 ; 6       ;
; B[25]                 ;                   ;         ;
;      - LessThan0~51   ; 0                 ; 6       ;
;      - LessThan1~51   ; 0                 ; 6       ;
;      - ShiftLeft0~12  ; 0                 ; 6       ;
;      - Equal0~31      ; 0                 ; 6       ;
;      - Add0~77        ; 0                 ; 6       ;
;      - Mux6~5         ; 0                 ; 6       ;
; B[26]                 ;                   ;         ;
;      - LessThan0~53   ; 1                 ; 6       ;
;      - LessThan1~53   ; 1                 ; 6       ;
;      - ShiftLeft0~12  ; 1                 ; 6       ;
;      - Equal0~32      ; 1                 ; 6       ;
;      - Add0~80        ; 1                 ; 6       ;
;      - Mux5~4         ; 1                 ; 6       ;
; B[27]                 ;                   ;         ;
;      - LessThan0~55   ; 1                 ; 6       ;
;      - LessThan1~55   ; 1                 ; 6       ;
;      - ShiftLeft0~12  ; 1                 ; 6       ;
;      - Equal0~33      ; 1                 ; 6       ;
;      - Add0~83        ; 1                 ; 6       ;
;      - Mux4~5         ; 1                 ; 6       ;
; B[28]                 ;                   ;         ;
;      - LessThan0~57   ; 1                 ; 6       ;
;      - LessThan1~57   ; 1                 ; 6       ;
;      - ShiftLeft0~12  ; 1                 ; 6       ;
;      - Equal0~35      ; 1                 ; 6       ;
;      - Add0~86        ; 1                 ; 6       ;
;      - Mux3~8         ; 1                 ; 6       ;
; B[29]                 ;                   ;         ;
;      - LessThan0~59   ; 0                 ; 6       ;
;      - LessThan1~59   ; 0                 ; 6       ;
;      - ShiftLeft0~13  ; 0                 ; 6       ;
;      - Equal0~36      ; 0                 ; 6       ;
;      - Add0~89        ; 0                 ; 6       ;
;      - Mux2~6         ; 0                 ; 6       ;
; B[30]                 ;                   ;         ;
;      - LessThan0~61   ; 0                 ; 6       ;
;      - LessThan1~61   ; 0                 ; 6       ;
;      - ShiftLeft0~13  ; 0                 ; 6       ;
;      - Equal0~37      ; 0                 ; 6       ;
;      - Mux1~2         ; 0                 ; 6       ;
;      - Add0~92        ; 0                 ; 6       ;
; opcode[1]             ;                   ;         ;
;      - Mux31~0        ; 1                 ; 6       ;
;      - Mux31~1        ; 1                 ; 6       ;
;      - Mux31~2        ; 1                 ; 6       ;
;      - Mux31~3        ; 1                 ; 6       ;
;      - Mux31~4        ; 1                 ; 6       ;
;      - Mux31~6        ; 1                 ; 6       ;
;      - Mux30~0        ; 1                 ; 6       ;
;      - Mux30~1        ; 1                 ; 6       ;
;      - Mux30~2        ; 1                 ; 6       ;
;      - Mux30~3        ; 1                 ; 6       ;
;      - Mux28~4        ; 1                 ; 6       ;
;      - Mux28~5        ; 1                 ; 6       ;
;      - Mux28~10       ; 1                 ; 6       ;
;      - Mux8~4         ; 1                 ; 6       ;
;      - Mux24~11       ; 1                 ; 6       ;
;      - Mux27~6        ; 1                 ; 6       ;
;      - Mux24~12       ; 1                 ; 6       ;
;      - Mux17~0        ; 1                 ; 6       ;
;      - Mux17~1        ; 1                 ; 6       ;
;      - Mux23~4        ; 1                 ; 6       ;
;      - Mux22~3        ; 1                 ; 6       ;
;      - Mux21~4        ; 1                 ; 6       ;
;      - Mux20~3        ; 1                 ; 6       ;
;      - Mux19~4        ; 1                 ; 6       ;
;      - Mux18~3        ; 1                 ; 6       ;
;      - Mux17~5        ; 1                 ; 6       ;
;      - Mux16~0        ; 1                 ; 6       ;
;      - Mux16~1        ; 1                 ; 6       ;
;      - Mux16~2        ; 1                 ; 6       ;
;      - Mux16~3        ; 1                 ; 6       ;
;      - Mux15~0        ; 1                 ; 6       ;
;      - Mux15~1        ; 1                 ; 6       ;
;      - Mux15~2        ; 1                 ; 6       ;
;      - Mux15~3        ; 1                 ; 6       ;
;      - Mux29~8        ; 1                 ; 6       ;
;      - Mux3~2         ; 1                 ; 6       ;
;      - Mux1~0         ; 1                 ; 6       ;
;      - Mux1~1         ; 1                 ; 6       ;
;      - Mux1~2         ; 1                 ; 6       ;
;      - Mux1~3         ; 1                 ; 6       ;
;      - Add0~96        ; 1                 ; 6       ;
;      - Mux0~0         ; 1                 ; 6       ;
;      - Mux24~20       ; 1                 ; 6       ;
;      - Mux8~16        ; 1                 ; 6       ;
;      - Mux8~17        ; 1                 ; 6       ;
;      - Mux28~19       ; 1                 ; 6       ;
;      - Mux0~3         ; 1                 ; 6       ;
; A[0]                  ;                   ;         ;
;      - Add0~3         ; 1                 ; 6       ;
;      - LessThan0~1    ; 1                 ; 6       ;
;      - LessThan1~1    ; 1                 ; 6       ;
;      - ShiftLeft0~15  ; 1                 ; 6       ;
;      - auxZ~0         ; 1                 ; 6       ;
;      - ShiftRight0~21 ; 1                 ; 6       ;
;      - Mux31~3        ; 1                 ; 6       ;
;      - ShiftLeft0~17  ; 1                 ; 6       ;
;      - ShiftLeft0~19  ; 1                 ; 6       ;
;      - ShiftLeft0~23  ; 1                 ; 6       ;
;      - ShiftLeft0~41  ; 1                 ; 6       ;
;      - ShiftLeft0~45  ; 1                 ; 6       ;
;      - ShiftLeft0~76  ; 1                 ; 6       ;
; B[4]                  ;                   ;         ;
;      - LessThan0~9    ; 0                 ; 6       ;
;      - LessThan1~9    ; 0                 ; 6       ;
;      - ShiftRight0~6  ; 0                 ; 6       ;
;      - ShiftRight0~20 ; 0                 ; 6       ;
;      - ShiftRight0~33 ; 0                 ; 6       ;
;      - Equal0~4       ; 0                 ; 6       ;
;      - ShiftRight0~42 ; 0                 ; 6       ;
;      - ShiftRight0~50 ; 0                 ; 6       ;
;      - ShiftRight1~28 ; 0                 ; 6       ;
;      - Mux28~6        ; 0                 ; 6       ;
;      - Mux28~8        ; 0                 ; 6       ;
;      - Mux28~9        ; 0                 ; 6       ;
;      - Add0~14        ; 0                 ; 6       ;
;      - Mux24~8        ; 0                 ; 6       ;
;      - Mux24~10       ; 0                 ; 6       ;
;      - Mux27~4        ; 0                 ; 6       ;
;      - ShiftRight0~84 ; 0                 ; 6       ;
;      - ShiftRight1~64 ; 0                 ; 6       ;
;      - ShiftLeft0~75  ; 0                 ; 6       ;
;      - ShiftLeft0~76  ; 0                 ; 6       ;
;      - ShiftLeft0~77  ; 0                 ; 6       ;
;      - Mux8~5         ; 0                 ; 6       ;
;      - Mux8~6         ; 0                 ; 6       ;
;      - Mux8~7         ; 0                 ; 6       ;
;      - ShiftLeft0~104 ; 0                 ; 6       ;
;      - Mux7~0         ; 0                 ; 6       ;
;      - Mux3~2         ; 0                 ; 6       ;
;      - ShiftLeft0~121 ; 0                 ; 6       ;
;      - ShiftLeft0~123 ; 0                 ; 6       ;
;      - ShiftLeft0~126 ; 0                 ; 6       ;
;      - ShiftLeft0~127 ; 0                 ; 6       ;
;      - Mux24~21       ; 0                 ; 6       ;
; B[3]                  ;                   ;         ;
;      - LessThan0~7    ; 1                 ; 6       ;
;      - LessThan1~7    ; 1                 ; 6       ;
;      - ShiftLeft0~15  ; 1                 ; 6       ;
;      - ShiftRight0~12 ; 1                 ; 6       ;
;      - ShiftRight0~20 ; 1                 ; 6       ;
;      - ShiftRight0~25 ; 1                 ; 6       ;
;      - ShiftRight0~33 ; 1                 ; 6       ;
;      - Equal0~2       ; 1                 ; 6       ;
;      - ShiftRight0~38 ; 1                 ; 6       ;
;      - ShiftRight0~42 ; 1                 ; 6       ;
;      - ShiftRight0~45 ; 1                 ; 6       ;
;      - ShiftRight0~49 ; 1                 ; 6       ;
;      - ShiftRight0~51 ; 1                 ; 6       ;
;      - ShiftRight1~27 ; 1                 ; 6       ;
;      - ShiftRight1~37 ; 1                 ; 6       ;
;      - ShiftRight0~55 ; 1                 ; 6       ;
;      - Mux28~7        ; 1                 ; 6       ;
;      - Mux28~11       ; 1                 ; 6       ;
;      - ShiftRight1~47 ; 1                 ; 6       ;
;      - ShiftRight1~50 ; 1                 ; 6       ;
;      - ShiftRight0~59 ; 1                 ; 6       ;
;      - ShiftRight0~60 ; 1                 ; 6       ;
;      - Add0~11        ; 1                 ; 6       ;
;      - Mux24~8        ; 1                 ; 6       ;
;      - ShiftRight0~63 ; 1                 ; 6       ;
;      - ShiftRight1~54 ; 1                 ; 6       ;
;      - ShiftRight1~55 ; 1                 ; 6       ;
;      - ShiftRight1~57 ; 1                 ; 6       ;
;      - ShiftRight0~66 ; 1                 ; 6       ;
;      - ShiftRight0~70 ; 1                 ; 6       ;
;      - ShiftRight1~58 ; 1                 ; 6       ;
;      - ShiftRight1~59 ; 1                 ; 6       ;
;      - ShiftRight0~72 ; 1                 ; 6       ;
;      - ShiftRight0~75 ; 1                 ; 6       ;
;      - ShiftRight0~77 ; 1                 ; 6       ;
;      - ShiftLeft0~40  ; 1                 ; 6       ;
;      - ShiftLeft0~41  ; 1                 ; 6       ;
;      - Mux17~1        ; 1                 ; 6       ;
;      - ShiftRight0~78 ; 1                 ; 6       ;
;      - ShiftLeft0~46  ; 1                 ; 6       ;
;      - ShiftRight0~79 ; 1                 ; 6       ;
;      - ShiftLeft0~50  ; 1                 ; 6       ;
;      - ShiftRight0~80 ; 1                 ; 6       ;
;      - ShiftLeft0~54  ; 1                 ; 6       ;
;      - ShiftLeft0~58  ; 1                 ; 6       ;
;      - ShiftLeft0~62  ; 1                 ; 6       ;
;      - ShiftRight1~61 ; 1                 ; 6       ;
;      - ShiftLeft0~66  ; 1                 ; 6       ;
;      - ShiftRight1~62 ; 1                 ; 6       ;
;      - ShiftRight0~83 ; 1                 ; 6       ;
;      - ShiftLeft0~70  ; 1                 ; 6       ;
;      - ShiftLeft0~75  ; 1                 ; 6       ;
;      - ShiftLeft0~76  ; 1                 ; 6       ;
;      - ShiftLeft0~77  ; 1                 ; 6       ;
;      - ShiftRight0~85 ; 1                 ; 6       ;
;      - Mux8~7         ; 1                 ; 6       ;
;      - ShiftLeft0~91  ; 1                 ; 6       ;
;      - ShiftLeft0~95  ; 1                 ; 6       ;
;      - ShiftLeft0~99  ; 1                 ; 6       ;
;      - ShiftLeft0~103 ; 1                 ; 6       ;
;      - ShiftLeft0~104 ; 1                 ; 6       ;
;      - Mux7~0         ; 1                 ; 6       ;
;      - ShiftLeft0~119 ; 1                 ; 6       ;
;      - ShiftLeft0~120 ; 1                 ; 6       ;
;      - ShiftLeft0~122 ; 1                 ; 6       ;
;      - ShiftLeft0~123 ; 1                 ; 6       ;
;      - ShiftLeft0~127 ; 1                 ; 6       ;
;      - ShiftLeft0~128 ; 1                 ; 6       ;
;      - ShiftRight1~67 ; 1                 ; 6       ;
;      - ShiftRight1~68 ; 1                 ; 6       ;
;      - ShiftRight1~69 ; 1                 ; 6       ;
;      - ShiftRight1~70 ; 1                 ; 6       ;
;      - ShiftRight1~71 ; 1                 ; 6       ;
;      - ShiftRight1~72 ; 1                 ; 6       ;
;      - ShiftRight0~88 ; 1                 ; 6       ;
;      - ShiftRight0~89 ; 1                 ; 6       ;
;      - ShiftLeft0~130 ; 1                 ; 6       ;
;      - Mux24~21       ; 1                 ; 6       ;
; B[2]                  ;                   ;         ;
;      - LessThan0~5    ; 0                 ; 6       ;
;      - LessThan1~5    ; 0                 ; 6       ;
;      - ShiftLeft0~14  ; 0                 ; 6       ;
;      - ShiftRight0~12 ; 0                 ; 6       ;
;      - ShiftRight0~19 ; 0                 ; 6       ;
;      - ShiftRight0~22 ; 0                 ; 6       ;
;      - ShiftRight0~25 ; 0                 ; 6       ;
;      - ShiftRight0~32 ; 0                 ; 6       ;
;      - Equal0~1       ; 0                 ; 6       ;
;      - ShiftRight0~35 ; 0                 ; 6       ;
;      - ShiftRight0~38 ; 0                 ; 6       ;
;      - ShiftRight0~41 ; 0                 ; 6       ;
;      - ShiftRight0~45 ; 0                 ; 6       ;
;      - ShiftRight0~48 ; 0                 ; 6       ;
;      - ShiftRight0~51 ; 0                 ; 6       ;
;      - ShiftRight0~52 ; 0                 ; 6       ;
;      - ShiftRight1~26 ; 0                 ; 6       ;
;      - Mux29~0        ; 0                 ; 6       ;
;      - ShiftRight1~32 ; 0                 ; 6       ;
;      - ShiftRight0~53 ; 0                 ; 6       ;
;      - ShiftRight0~54 ; 0                 ; 6       ;
;      - Mux28~7        ; 0                 ; 6       ;
;      - ShiftRight0~56 ; 0                 ; 6       ;
;      - Add0~8         ; 0                 ; 6       ;
;      - ShiftRight1~47 ; 0                 ; 6       ;
;      - ShiftRight0~57 ; 0                 ; 6       ;
;      - ShiftRight0~58 ; 0                 ; 6       ;
;      - ShiftRight0~59 ; 0                 ; 6       ;
;      - ShiftRight0~61 ; 0                 ; 6       ;
;      - ShiftLeft0~23  ; 0                 ; 6       ;
;      - ShiftLeft0~27  ; 0                 ; 6       ;
;      - ShiftRight0~62 ; 0                 ; 6       ;
;      - ShiftRight0~63 ; 0                 ; 6       ;
;      - ShiftRight0~64 ; 0                 ; 6       ;
;      - Mux24~9        ; 0                 ; 6       ;
;      - ShiftRight1~54 ; 0                 ; 6       ;
;      - ShiftRight1~56 ; 0                 ; 6       ;
;      - ShiftRight0~65 ; 0                 ; 6       ;
;      - ShiftRight0~66 ; 0                 ; 6       ;
;      - ShiftRight0~67 ; 0                 ; 6       ;
;      - ShiftLeft0~28  ; 0                 ; 6       ;
;      - ShiftRight0~68 ; 0                 ; 6       ;
;      - ShiftRight0~70 ; 0                 ; 6       ;
;      - ShiftRight0~71 ; 0                 ; 6       ;
;      - ShiftLeft0~33  ; 0                 ; 6       ;
;      - ShiftRight0~73 ; 0                 ; 6       ;
;      - ShiftRight0~75 ; 0                 ; 6       ;
;      - ShiftRight0~76 ; 0                 ; 6       ;
;      - ShiftLeft0~37  ; 0                 ; 6       ;
;      - ShiftRight0~77 ; 0                 ; 6       ;
;      - ShiftLeft0~40  ; 0                 ; 6       ;
;      - ShiftRight0~78 ; 0                 ; 6       ;
;      - ShiftLeft0~44  ; 0                 ; 6       ;
;      - ShiftLeft0~46  ; 0                 ; 6       ;
;      - ShiftRight0~79 ; 0                 ; 6       ;
;      - ShiftLeft0~49  ; 0                 ; 6       ;
;      - ShiftLeft0~50  ; 0                 ; 6       ;
;      - ShiftRight0~80 ; 0                 ; 6       ;
;      - ShiftLeft0~53  ; 0                 ; 6       ;
;      - ShiftLeft0~54  ; 0                 ; 6       ;
;      - ShiftLeft0~57  ; 0                 ; 6       ;
;      - ShiftLeft0~61  ; 0                 ; 6       ;
;      - ShiftLeft0~65  ; 0                 ; 6       ;
;      - ShiftLeft0~69  ; 0                 ; 6       ;
;      - ShiftLeft0~71  ; 0                 ; 6       ;
;      - ShiftLeft0~74  ; 0                 ; 6       ;
;      - ShiftLeft0~77  ; 0                 ; 6       ;
;      - ShiftLeft0~81  ; 0                 ; 6       ;
;      - ShiftLeft0~84  ; 0                 ; 6       ;
;      - ShiftLeft0~87  ; 0                 ; 6       ;
;      - ShiftLeft0~90  ; 0                 ; 6       ;
;      - ShiftLeft0~91  ; 0                 ; 6       ;
;      - ShiftLeft0~94  ; 0                 ; 6       ;
;      - ShiftLeft0~95  ; 0                 ; 6       ;
;      - ShiftLeft0~98  ; 0                 ; 6       ;
;      - ShiftLeft0~99  ; 0                 ; 6       ;
;      - ShiftLeft0~102 ; 0                 ; 6       ;
;      - ShiftLeft0~103 ; 0                 ; 6       ;
;      - Mux7~0         ; 0                 ; 6       ;
;      - ShiftLeft0~118 ; 0                 ; 6       ;
;      - ShiftLeft0~119 ; 0                 ; 6       ;
;      - ShiftLeft0~125 ; 0                 ; 6       ;
;      - ShiftLeft0~126 ; 0                 ; 6       ;
;      - ShiftLeft0~128 ; 0                 ; 6       ;
;      - ShiftLeft0~129 ; 0                 ; 6       ;
;      - ShiftRight1~71 ; 0                 ; 6       ;
;      - ShiftRight1~72 ; 0                 ; 6       ;
;      - ShiftRight0~88 ; 0                 ; 6       ;
;      - ShiftRight0~89 ; 0                 ; 6       ;
;      - ShiftLeft0~130 ; 0                 ; 6       ;
; B[0]                  ;                   ;         ;
;      - LessThan0~1    ; 0                 ; 6       ;
;      - LessThan1~1    ; 0                 ; 6       ;
;      - ShiftLeft0~14  ; 0                 ; 6       ;
;      - auxZ~0         ; 0                 ; 6       ;
;      - ShiftRight0~7  ; 0                 ; 6       ;
;      - ShiftRight1~15 ; 0                 ; 6       ;
;      - ShiftRight0~11 ; 0                 ; 6       ;
;      - ShiftRight0~15 ; 0                 ; 6       ;
;      - ShiftRight0~18 ; 0                 ; 6       ;
;      - ShiftRight0~21 ; 0                 ; 6       ;
;      - ShiftRight1~16 ; 0                 ; 6       ;
;      - ShiftRight0~23 ; 0                 ; 6       ;
;      - ShiftRight1~17 ; 0                 ; 6       ;
;      - ShiftRight0~28 ; 0                 ; 6       ;
;      - ShiftRight0~31 ; 0                 ; 6       ;
;      - Mux31~3        ; 0                 ; 6       ;
;      - Add0~0         ; 0                 ; 6       ;
;      - ShiftRight0~34 ; 0                 ; 6       ;
;      - ShiftRight1~18 ; 0                 ; 6       ;
;      - ShiftRight0~36 ; 0                 ; 6       ;
;      - ShiftRight1~19 ; 0                 ; 6       ;
;      - ShiftRight0~39 ; 0                 ; 6       ;
;      - ShiftRight0~40 ; 0                 ; 6       ;
;      - ShiftRight1~22 ; 0                 ; 6       ;
;      - ShiftRight0~43 ; 0                 ; 6       ;
;      - ShiftRight0~44 ; 0                 ; 6       ;
;      - ShiftRight0~46 ; 0                 ; 6       ;
;      - ShiftRight0~47 ; 0                 ; 6       ;
;      - ShiftLeft0~17  ; 0                 ; 6       ;
;      - ShiftRight0~52 ; 0                 ; 6       ;
;      - ShiftLeft0~19  ; 0                 ; 6       ;
;      - ShiftLeft0~20  ; 0                 ; 6       ;
;      - ShiftRight1~29 ; 0                 ; 6       ;
;      - ShiftRight1~30 ; 0                 ; 6       ;
;      - ShiftRight1~31 ; 0                 ; 6       ;
;      - ShiftRight1~34 ; 0                 ; 6       ;
;      - ShiftRight1~36 ; 0                 ; 6       ;
;      - ShiftRight1~38 ; 0                 ; 6       ;
;      - ShiftRight1~40 ; 0                 ; 6       ;
;      - ShiftRight1~42 ; 0                 ; 6       ;
;      - ShiftRight1~44 ; 0                 ; 6       ;
;      - ShiftLeft0~21  ; 0                 ; 6       ;
;      - ShiftRight1~45 ; 0                 ; 6       ;
;      - ShiftRight1~48 ; 0                 ; 6       ;
;      - ShiftRight1~49 ; 0                 ; 6       ;
;      - ShiftRight0~58 ; 0                 ; 6       ;
;      - ShiftRight1~51 ; 0                 ; 6       ;
;      - ShiftRight1~52 ; 0                 ; 6       ;
;      - ShiftRight1~53 ; 0                 ; 6       ;
;      - ShiftLeft0~23  ; 0                 ; 6       ;
;      - ShiftLeft0~24  ; 0                 ; 6       ;
;      - ShiftLeft0~26  ; 0                 ; 6       ;
;      - ShiftLeft0~30  ; 0                 ; 6       ;
;      - ShiftRight0~69 ; 0                 ; 6       ;
;      - ShiftLeft0~32  ; 0                 ; 6       ;
;      - ShiftLeft0~36  ; 0                 ; 6       ;
;      - ShiftLeft0~39  ; 0                 ; 6       ;
;      - ShiftLeft0~43  ; 0                 ; 6       ;
;      - ShiftLeft0~45  ; 0                 ; 6       ;
;      - ShiftLeft0~48  ; 0                 ; 6       ;
;      - ShiftRight0~80 ; 0                 ; 6       ;
;      - ShiftLeft0~52  ; 0                 ; 6       ;
;      - ShiftLeft0~56  ; 0                 ; 6       ;
;      - ShiftLeft0~60  ; 0                 ; 6       ;
;      - ShiftLeft0~64  ; 0                 ; 6       ;
;      - ShiftLeft0~68  ; 0                 ; 6       ;
;      - ShiftLeft0~71  ; 0                 ; 6       ;
;      - ShiftLeft0~73  ; 0                 ; 6       ;
;      - ShiftLeft0~80  ; 0                 ; 6       ;
;      - ShiftLeft0~83  ; 0                 ; 6       ;
;      - ShiftLeft0~86  ; 0                 ; 6       ;
;      - ShiftLeft0~89  ; 0                 ; 6       ;
;      - ShiftLeft0~93  ; 0                 ; 6       ;
;      - ShiftLeft0~97  ; 0                 ; 6       ;
;      - ShiftLeft0~101 ; 0                 ; 6       ;
;      - ShiftLeft0~106 ; 0                 ; 6       ;
;      - ShiftLeft0~107 ; 0                 ; 6       ;
;      - ShiftLeft0~108 ; 0                 ; 6       ;
;      - ShiftLeft0~109 ; 0                 ; 6       ;
;      - ShiftLeft0~110 ; 0                 ; 6       ;
;      - ShiftLeft0~112 ; 0                 ; 6       ;
;      - ShiftLeft0~113 ; 0                 ; 6       ;
;      - ShiftLeft0~115 ; 0                 ; 6       ;
;      - ShiftLeft0~116 ; 0                 ; 6       ;
;      - ShiftLeft0~117 ; 0                 ; 6       ;
;      - ShiftLeft0~124 ; 0                 ; 6       ;
; B[1]                  ;                   ;         ;
;      - LessThan0~3    ; 0                 ; 6       ;
;      - LessThan1~3    ; 0                 ; 6       ;
;      - ShiftLeft0~14  ; 0                 ; 6       ;
;      - ShiftRight0~7  ; 0                 ; 6       ;
;      - ShiftRight0~8  ; 0                 ; 6       ;
;      - ShiftRight0~9  ; 0                 ; 6       ;
;      - ShiftRight0~10 ; 0                 ; 6       ;
;      - ShiftRight0~13 ; 0                 ; 6       ;
;      - ShiftRight0~14 ; 0                 ; 6       ;
;      - ShiftRight0~16 ; 0                 ; 6       ;
;      - ShiftRight0~17 ; 0                 ; 6       ;
;      - ShiftRight0~21 ; 0                 ; 6       ;
;      - ShiftRight0~22 ; 0                 ; 6       ;
;      - ShiftRight0~23 ; 0                 ; 6       ;
;      - ShiftRight0~24 ; 0                 ; 6       ;
;      - ShiftRight0~26 ; 0                 ; 6       ;
;      - ShiftRight0~27 ; 0                 ; 6       ;
;      - ShiftRight0~29 ; 0                 ; 6       ;
;      - ShiftRight0~30 ; 0                 ; 6       ;
;      - Equal0~0       ; 0                 ; 6       ;
;      - ShiftRight0~34 ; 0                 ; 6       ;
;      - ShiftRight0~35 ; 0                 ; 6       ;
;      - ShiftRight0~36 ; 0                 ; 6       ;
;      - ShiftRight0~37 ; 0                 ; 6       ;
;      - ShiftRight1~20 ; 0                 ; 6       ;
;      - ShiftRight1~21 ; 0                 ; 6       ;
;      - ShiftRight0~43 ; 0                 ; 6       ;
;      - ShiftRight1~23 ; 0                 ; 6       ;
;      - ShiftRight1~24 ; 0                 ; 6       ;
;      - ShiftRight1~25 ; 0                 ; 6       ;
;      - ShiftLeft0~18  ; 0                 ; 6       ;
;      - ShiftRight1~26 ; 0                 ; 6       ;
;      - Mux30~2        ; 0                 ; 6       ;
;      - Add0~5         ; 0                 ; 6       ;
;      - ShiftLeft0~19  ; 0                 ; 6       ;
;      - ShiftLeft0~20  ; 0                 ; 6       ;
;      - ShiftRight1~29 ; 0                 ; 6       ;
;      - ShiftRight1~30 ; 0                 ; 6       ;
;      - ShiftRight1~33 ; 0                 ; 6       ;
;      - ShiftRight1~35 ; 0                 ; 6       ;
;      - ShiftRight0~54 ; 0                 ; 6       ;
;      - Mux28~7        ; 0                 ; 6       ;
;      - ShiftRight1~38 ; 0                 ; 6       ;
;      - ShiftRight1~39 ; 0                 ; 6       ;
;      - ShiftRight1~41 ; 0                 ; 6       ;
;      - ShiftRight1~43 ; 0                 ; 6       ;
;      - ShiftLeft0~21  ; 0                 ; 6       ;
;      - ShiftLeft0~22  ; 0                 ; 6       ;
;      - ShiftRight1~45 ; 0                 ; 6       ;
;      - ShiftRight1~46 ; 0                 ; 6       ;
;      - ShiftRight0~58 ; 0                 ; 6       ;
;      - ShiftLeft0~23  ; 0                 ; 6       ;
;      - ShiftLeft0~24  ; 0                 ; 6       ;
;      - ShiftLeft0~25  ; 0                 ; 6       ;
;      - ShiftRight1~56 ; 0                 ; 6       ;
;      - ShiftLeft0~28  ; 0                 ; 6       ;
;      - ShiftLeft0~29  ; 0                 ; 6       ;
;      - ShiftRight0~69 ; 0                 ; 6       ;
;      - ShiftLeft0~31  ; 0                 ; 6       ;
;      - ShiftLeft0~34  ; 0                 ; 6       ;
;      - ShiftLeft0~35  ; 0                 ; 6       ;
;      - ShiftLeft0~38  ; 0                 ; 6       ;
;      - ShiftLeft0~42  ; 0                 ; 6       ;
;      - ShiftLeft0~45  ; 0                 ; 6       ;
;      - ShiftLeft0~47  ; 0                 ; 6       ;
;      - ShiftRight0~80 ; 0                 ; 6       ;
;      - ShiftLeft0~51  ; 0                 ; 6       ;
;      - ShiftRight0~82 ; 0                 ; 6       ;
;      - ShiftLeft0~55  ; 0                 ; 6       ;
;      - ShiftRight1~60 ; 0                 ; 6       ;
;      - ShiftLeft0~59  ; 0                 ; 6       ;
;      - ShiftLeft0~63  ; 0                 ; 6       ;
;      - ShiftLeft0~67  ; 0                 ; 6       ;
;      - ShiftLeft0~72  ; 0                 ; 6       ;
;      - ShiftLeft0~79  ; 0                 ; 6       ;
;      - ShiftLeft0~82  ; 0                 ; 6       ;
;      - ShiftLeft0~85  ; 0                 ; 6       ;
;      - ShiftLeft0~88  ; 0                 ; 6       ;
;      - ShiftLeft0~92  ; 0                 ; 6       ;
;      - ShiftLeft0~96  ; 0                 ; 6       ;
;      - ShiftLeft0~100 ; 0                 ; 6       ;
;      - ShiftLeft0~105 ; 0                 ; 6       ;
;      - ShiftLeft0~107 ; 0                 ; 6       ;
;      - ShiftLeft0~109 ; 0                 ; 6       ;
;      - ShiftLeft0~111 ; 0                 ; 6       ;
;      - ShiftLeft0~112 ; 0                 ; 6       ;
;      - ShiftLeft0~114 ; 0                 ; 6       ;
;      - ShiftRight0~86 ; 0                 ; 6       ;
;      - ShiftLeft0~117 ; 0                 ; 6       ;
;      - ShiftLeft0~118 ; 0                 ; 6       ;
;      - ShiftLeft0~124 ; 0                 ; 6       ;
;      - ShiftLeft0~125 ; 0                 ; 6       ;
;      - ShiftLeft0~129 ; 0                 ; 6       ;
;      - ShiftRight0~89 ; 0                 ; 6       ;
;      - ShiftLeft0~130 ; 0                 ; 6       ;
; opcode[0]             ;                   ;         ;
;      - Add0~2         ; 0                 ; 6       ;
;      - Mux31~0        ; 0                 ; 6       ;
;      - Mux31~2        ; 0                 ; 6       ;
;      - Mux31~3        ; 0                 ; 6       ;
;      - Add0~0         ; 0                 ; 6       ;
;      - Mux31~6        ; 0                 ; 6       ;
;      - Mux30~0        ; 0                 ; 6       ;
;      - Mux30~2        ; 0                 ; 6       ;
;      - Add0~5         ; 0                 ; 6       ;
;      - Mux29~0        ; 0                 ; 6       ;
;      - Mux28~4        ; 0                 ; 6       ;
;      - Mux28~6        ; 0                 ; 6       ;
;      - Mux28~8        ; 0                 ; 6       ;
;      - Mux28~9        ; 0                 ; 6       ;
;      - Add0~8         ; 0                 ; 6       ;
;      - Mux28~11       ; 0                 ; 6       ;
;      - Add0~11        ; 0                 ; 6       ;
;      - Add0~14        ; 0                 ; 6       ;
;      - Mux8~4         ; 0                 ; 6       ;
;      - Mux24~11       ; 0                 ; 6       ;
;      - Mux27~6        ; 0                 ; 6       ;
;      - Mux24~12       ; 0                 ; 6       ;
;      - Add0~17        ; 0                 ; 6       ;
;      - Add0~20        ; 0                 ; 6       ;
;      - Add0~23        ; 0                 ; 6       ;
;      - Add0~26        ; 0                 ; 6       ;
;      - Mux17~0        ; 0                 ; 6       ;
;      - Mux17~1        ; 0                 ; 6       ;
;      - Add0~29        ; 0                 ; 6       ;
;      - Add0~32        ; 0                 ; 6       ;
;      - Add0~35        ; 0                 ; 6       ;
;      - Add0~38        ; 0                 ; 6       ;
;      - Add0~41        ; 0                 ; 6       ;
;      - Add0~44        ; 0                 ; 6       ;
;      - Mux16~0        ; 0                 ; 6       ;
;      - Mux16~2        ; 0                 ; 6       ;
;      - Add0~47        ; 0                 ; 6       ;
;      - Mux15~0        ; 0                 ; 6       ;
;      - Mux15~2        ; 0                 ; 6       ;
;      - Add0~50        ; 0                 ; 6       ;
;      - Mux8~5         ; 0                 ; 6       ;
;      - Mux8~6         ; 0                 ; 6       ;
;      - Mux8~8         ; 0                 ; 6       ;
;      - Add0~53        ; 0                 ; 6       ;
;      - Add0~56        ; 0                 ; 6       ;
;      - Add0~59        ; 0                 ; 6       ;
;      - Add0~62        ; 0                 ; 6       ;
;      - Add0~65        ; 0                 ; 6       ;
;      - Add0~68        ; 0                 ; 6       ;
;      - Add0~71        ; 0                 ; 6       ;
;      - Add0~74        ; 0                 ; 6       ;
;      - Add0~77        ; 0                 ; 6       ;
;      - Add0~80        ; 0                 ; 6       ;
;      - Add0~83        ; 0                 ; 6       ;
;      - Mux3~2         ; 0                 ; 6       ;
;      - Add0~86        ; 0                 ; 6       ;
;      - Mux3~8         ; 0                 ; 6       ;
;      - Add0~89        ; 0                 ; 6       ;
;      - Mux2~6         ; 0                 ; 6       ;
;      - Mux1~0         ; 0                 ; 6       ;
;      - Mux1~2         ; 0                 ; 6       ;
;      - Add0~92        ; 0                 ; 6       ;
;      - Add0~97        ; 0                 ; 6       ;
;      - Mux0~0         ; 0                 ; 6       ;
;      - Mux24~20       ; 0                 ; 6       ;
;      - Mux8~16        ; 0                 ; 6       ;
;      - Mux8~17        ; 0                 ; 6       ;
;      - Mux28~19       ; 0                 ; 6       ;
; A[29]                 ;                   ;         ;
;      - Add0~90        ; 0                 ; 6       ;
;      - LessThan0~59   ; 0                 ; 6       ;
;      - LessThan1~59   ; 0                 ; 6       ;
;      - ShiftRight0~7  ; 0                 ; 6       ;
;      - Equal0~36      ; 0                 ; 6       ;
;      - ShiftRight1~22 ; 0                 ; 6       ;
;      - ShiftRight1~30 ; 0                 ; 6       ;
;      - ShiftLeft0~116 ; 0                 ; 6       ;
;      - Mux2~6         ; 0                 ; 6       ;
;      - ShiftLeft0~117 ; 0                 ; 6       ;
; A[28]                 ;                   ;         ;
;      - Add0~87        ; 0                 ; 6       ;
;      - LessThan0~57   ; 0                 ; 6       ;
;      - LessThan1~57   ; 0                 ; 6       ;
;      - ShiftRight0~7  ; 0                 ; 6       ;
;      - Equal0~35      ; 0                 ; 6       ;
;      - ShiftRight1~23 ; 0                 ; 6       ;
;      - ShiftRight1~45 ; 0                 ; 6       ;
;      - ShiftLeft0~115 ; 0                 ; 6       ;
;      - Mux3~8         ; 0                 ; 6       ;
;      - ShiftLeft0~116 ; 0                 ; 6       ;
; A[30]                 ;                   ;         ;
;      - Add0~93        ; 1                 ; 6       ;
;      - LessThan0~61   ; 1                 ; 6       ;
;      - LessThan1~61   ; 1                 ; 6       ;
;      - ShiftRight1~15 ; 1                 ; 6       ;
;      - Equal0~37      ; 1                 ; 6       ;
;      - ShiftRight1~22 ; 1                 ; 6       ;
;      - ShiftRight1~29 ; 1                 ; 6       ;
;      - ShiftRight0~69 ; 1                 ; 6       ;
;      - ShiftRight1~58 ; 1                 ; 6       ;
;      - ShiftRight1~61 ; 1                 ; 6       ;
;      - ShiftLeft0~117 ; 1                 ; 6       ;
;      - ShiftRight1~65 ; 1                 ; 6       ;
;      - Mux1~2         ; 1                 ; 6       ;
;      - ShiftLeft0~124 ; 1                 ; 6       ;
; A[27]                 ;                   ;         ;
;      - Add0~84        ; 0                 ; 6       ;
;      - LessThan0~55   ; 0                 ; 6       ;
;      - LessThan1~55   ; 0                 ; 6       ;
;      - ShiftRight0~9  ; 0                 ; 6       ;
;      - Equal0~33      ; 0                 ; 6       ;
;      - ShiftRight1~30 ; 0                 ; 6       ;
;      - ShiftRight1~45 ; 0                 ; 6       ;
;      - ShiftLeft0~113 ; 0                 ; 6       ;
;      - Mux4~5         ; 0                 ; 6       ;
;      - ShiftLeft0~115 ; 0                 ; 6       ;
; A[25]                 ;                   ;         ;
;      - Add0~78        ; 0                 ; 6       ;
;      - LessThan0~51   ; 0                 ; 6       ;
;      - LessThan1~51   ; 0                 ; 6       ;
;      - ShiftRight0~9  ; 0                 ; 6       ;
;      - Equal0~31      ; 0                 ; 6       ;
;      - ShiftRight1~33 ; 0                 ; 6       ;
;      - ShiftLeft0~107 ; 0                 ; 6       ;
;      - Mux6~5         ; 0                 ; 6       ;
;      - ShiftLeft0~110 ; 0                 ; 6       ;
;      - ShiftLeft0~112 ; 0                 ; 6       ;
; A[26]                 ;                   ;         ;
;      - Add0~81        ; 0                 ; 6       ;
;      - LessThan0~53   ; 0                 ; 6       ;
;      - LessThan1~53   ; 0                 ; 6       ;
;      - ShiftRight0~10 ; 0                 ; 6       ;
;      - Equal0~32      ; 0                 ; 6       ;
;      - ShiftRight1~23 ; 0                 ; 6       ;
;      - ShiftLeft0~110 ; 0                 ; 6       ;
;      - Mux5~4         ; 0                 ; 6       ;
;      - ShiftLeft0~113 ; 0                 ; 6       ;
; A[24]                 ;                   ;         ;
;      - Add0~75        ; 1                 ; 6       ;
;      - LessThan0~49   ; 1                 ; 6       ;
;      - LessThan1~49   ; 1                 ; 6       ;
;      - ShiftRight0~10 ; 1                 ; 6       ;
;      - Equal0~30      ; 1                 ; 6       ;
;      - ShiftRight1~24 ; 1                 ; 6       ;
;      - ShiftLeft0~105 ; 1                 ; 6       ;
;      - Mux7~6         ; 1                 ; 6       ;
;      - ShiftLeft0~109 ; 1                 ; 6       ;
;      - ShiftLeft0~112 ; 1                 ; 6       ;
; A[23]                 ;                   ;         ;
;      - Add0~72        ; 1                 ; 6       ;
;      - LessThan0~47   ; 1                 ; 6       ;
;      - LessThan1~47   ; 1                 ; 6       ;
;      - ShiftRight0~13 ; 1                 ; 6       ;
;      - Equal0~28      ; 1                 ; 6       ;
;      - ShiftRight1~33 ; 1                 ; 6       ;
;      - ShiftLeft0~100 ; 1                 ; 6       ;
;      - Mux8~14        ; 1                 ; 6       ;
;      - ShiftLeft0~107 ; 1                 ; 6       ;
;      - ShiftLeft0~109 ; 1                 ; 6       ;
; A[21]                 ;                   ;         ;
;      - Add0~66        ; 1                 ; 6       ;
;      - LessThan0~43   ; 1                 ; 6       ;
;      - LessThan1~43   ; 1                 ; 6       ;
;      - ShiftRight0~13 ; 1                 ; 6       ;
;      - Equal0~26      ; 1                 ; 6       ;
;      - ShiftRight1~35 ; 1                 ; 6       ;
;      - ShiftLeft0~92  ; 1                 ; 6       ;
;      - Mux10~5        ; 1                 ; 6       ;
;      - ShiftLeft0~100 ; 1                 ; 6       ;
; A[22]                 ;                   ;         ;
;      - Add0~69        ; 0                 ; 6       ;
;      - LessThan0~45   ; 0                 ; 6       ;
;      - LessThan1~45   ; 0                 ; 6       ;
;      - ShiftRight0~14 ; 0                 ; 6       ;
;      - Equal0~27      ; 0                 ; 6       ;
;      - ShiftRight1~24 ; 0                 ; 6       ;
;      - ShiftLeft0~96  ; 0                 ; 6       ;
;      - Mux9~4         ; 0                 ; 6       ;
;      - ShiftLeft0~105 ; 0                 ; 6       ;
; A[20]                 ;                   ;         ;
;      - Add0~63        ; 0                 ; 6       ;
;      - LessThan0~41   ; 0                 ; 6       ;
;      - LessThan1~41   ; 0                 ; 6       ;
;      - ShiftRight0~14 ; 0                 ; 6       ;
;      - Equal0~25      ; 0                 ; 6       ;
;      - ShiftRight1~25 ; 0                 ; 6       ;
;      - ShiftLeft0~88  ; 0                 ; 6       ;
;      - Mux11~4        ; 0                 ; 6       ;
;      - ShiftLeft0~96  ; 0                 ; 6       ;
; A[19]                 ;                   ;         ;
;      - Add0~60        ; 1                 ; 6       ;
;      - LessThan0~39   ; 1                 ; 6       ;
;      - LessThan1~39   ; 1                 ; 6       ;
;      - ShiftRight0~16 ; 1                 ; 6       ;
;      - Equal0~23      ; 1                 ; 6       ;
;      - ShiftRight1~35 ; 1                 ; 6       ;
;      - ShiftLeft0~85  ; 1                 ; 6       ;
;      - Mux12~5        ; 1                 ; 6       ;
;      - ShiftLeft0~92  ; 1                 ; 6       ;
; A[17]                 ;                   ;         ;
;      - Add0~54        ; 0                 ; 6       ;
;      - LessThan0~35   ; 0                 ; 6       ;
;      - LessThan1~35   ; 0                 ; 6       ;
;      - ShiftRight0~16 ; 0                 ; 6       ;
;      - Equal0~21      ; 0                 ; 6       ;
;      - ShiftRight1~41 ; 0                 ; 6       ;
;      - ShiftLeft0~79  ; 0                 ; 6       ;
;      - Mux14~5        ; 0                 ; 6       ;
;      - ShiftLeft0~85  ; 0                 ; 6       ;
; A[18]                 ;                   ;         ;
;      - Add0~57        ; 1                 ; 6       ;
;      - LessThan0~37   ; 1                 ; 6       ;
;      - LessThan1~37   ; 1                 ; 6       ;
;      - ShiftRight0~17 ; 1                 ; 6       ;
;      - Equal0~22      ; 1                 ; 6       ;
;      - ShiftRight1~25 ; 1                 ; 6       ;
;      - ShiftLeft0~82  ; 1                 ; 6       ;
;      - Mux13~4        ; 1                 ; 6       ;
;      - ShiftLeft0~88  ; 1                 ; 6       ;
; A[16]                 ;                   ;         ;
;      - Add0~51        ; 0                 ; 6       ;
;      - LessThan0~33   ; 0                 ; 6       ;
;      - LessThan1~33   ; 0                 ; 6       ;
;      - ShiftRight0~17 ; 0                 ; 6       ;
;      - Equal0~20      ; 0                 ; 6       ;
;      - ShiftRight1~20 ; 0                 ; 6       ;
;      - ShiftLeft0~72  ; 0                 ; 6       ;
;      - Mux15~2        ; 0                 ; 6       ;
;      - ShiftLeft0~82  ; 0                 ; 6       ;
; A[1]                  ;                   ;         ;
;      - Add0~6         ; 0                 ; 6       ;
;      - LessThan0~3    ; 0                 ; 6       ;
;      - LessThan1~3    ; 0                 ; 6       ;
;      - ShiftRight0~21 ; 0                 ; 6       ;
;      - Equal0~0       ; 0                 ; 6       ;
;      - ShiftRight0~34 ; 0                 ; 6       ;
;      - ShiftLeft0~17  ; 0                 ; 6       ;
;      - Mux30~2        ; 0                 ; 6       ;
;      - ShiftLeft0~20  ; 0                 ; 6       ;
;      - ShiftLeft0~24  ; 0                 ; 6       ;
;      - ShiftLeft0~45  ; 0                 ; 6       ;
; A[3]                  ;                   ;         ;
;      - Add0~12        ; 1                 ; 6       ;
;      - LessThan0~7    ; 1                 ; 6       ;
;      - LessThan1~7    ; 1                 ; 6       ;
;      - ShiftRight1~16 ; 1                 ; 6       ;
;      - Equal0~2       ; 1                 ; 6       ;
;      - ShiftRight1~18 ; 1                 ; 6       ;
;      - Mux28~11       ; 1                 ; 6       ;
;      - ShiftLeft0~21  ; 1                 ; 6       ;
;      - ShiftLeft0~24  ; 1                 ; 6       ;
;      - ShiftLeft0~29  ; 1                 ; 6       ;
; A[2]                  ;                   ;         ;
;      - Add0~9         ; 1                 ; 6       ;
;      - LessThan0~5    ; 1                 ; 6       ;
;      - LessThan1~5    ; 1                 ; 6       ;
;      - ShiftRight1~16 ; 1                 ; 6       ;
;      - Equal0~1       ; 1                 ; 6       ;
;      - ShiftRight0~34 ; 1                 ; 6       ;
;      - Mux29~0        ; 1                 ; 6       ;
;      - ShiftLeft0~19  ; 1                 ; 6       ;
;      - ShiftLeft0~21  ; 1                 ; 6       ;
;      - ShiftLeft0~25  ; 1                 ; 6       ;
; A[7]                  ;                   ;         ;
; A[6]                  ;                   ;         ;
; A[5]                  ;                   ;         ;
; A[4]                  ;                   ;         ;
; A[15]                 ;                   ;         ;
;      - Add0~48        ; 1                 ; 6       ;
;      - LessThan0~31   ; 1                 ; 6       ;
;      - LessThan1~31   ; 1                 ; 6       ;
;      - ShiftRight0~26 ; 1                 ; 6       ;
;      - Equal0~17      ; 1                 ; 6       ;
;      - ShiftRight1~41 ; 1                 ; 6       ;
;      - ShiftLeft0~67  ; 1                 ; 6       ;
;      - Mux16~2        ; 1                 ; 6       ;
;      - ShiftLeft0~79  ; 1                 ; 6       ;
; A[13]                 ;                   ;         ;
;      - Add0~42        ; 0                 ; 6       ;
;      - LessThan0~27   ; 0                 ; 6       ;
;      - LessThan1~27   ; 0                 ; 6       ;
;      - ShiftRight0~26 ; 0                 ; 6       ;
;      - Equal0~15      ; 0                 ; 6       ;
;      - ShiftRight1~43 ; 0                 ; 6       ;
;      - ShiftLeft0~59  ; 0                 ; 6       ;
;      - Mux18~5        ; 0                 ; 6       ;
;      - ShiftLeft0~67  ; 0                 ; 6       ;
; A[14]                 ;                   ;         ;
;      - Add0~45        ; 0                 ; 6       ;
;      - LessThan0~29   ; 0                 ; 6       ;
;      - LessThan1~29   ; 0                 ; 6       ;
;      - ShiftRight0~27 ; 0                 ; 6       ;
;      - Equal0~16      ; 0                 ; 6       ;
;      - ShiftRight1~20 ; 0                 ; 6       ;
;      - ShiftLeft0~63  ; 0                 ; 6       ;
;      - Mux17~6        ; 0                 ; 6       ;
;      - ShiftLeft0~72  ; 0                 ; 6       ;
; A[12]                 ;                   ;         ;
;      - Add0~39        ; 1                 ; 6       ;
;      - LessThan0~25   ; 1                 ; 6       ;
;      - LessThan1~25   ; 1                 ; 6       ;
;      - ShiftRight0~27 ; 1                 ; 6       ;
;      - Equal0~14      ; 1                 ; 6       ;
;      - ShiftRight1~21 ; 1                 ; 6       ;
;      - Mux19~0        ; 1                 ; 6       ;
;      - ShiftLeft0~55  ; 1                 ; 6       ;
;      - ShiftLeft0~63  ; 1                 ; 6       ;
; A[11]                 ;                   ;         ;
;      - Add0~36        ; 1                 ; 6       ;
;      - LessThan0~23   ; 1                 ; 6       ;
;      - LessThan1~23   ; 1                 ; 6       ;
;      - ShiftRight0~29 ; 1                 ; 6       ;
;      - Equal0~12      ; 1                 ; 6       ;
;      - ShiftRight1~43 ; 1                 ; 6       ;
;      - ShiftLeft0~51  ; 1                 ; 6       ;
;      - Mux20~5        ; 1                 ; 6       ;
;      - ShiftLeft0~59  ; 1                 ; 6       ;
; A[9]                  ;                   ;         ;
;      - Add0~30        ; 0                 ; 6       ;
;      - LessThan0~19   ; 0                 ; 6       ;
;      - LessThan1~19   ; 0                 ; 6       ;
;      - ShiftRight0~29 ; 0                 ; 6       ;
;      - Equal0~10      ; 0                 ; 6       ;
;      - ShiftRight1~39 ; 0                 ; 6       ;
;      - ShiftLeft0~42  ; 0                 ; 6       ;
;      - Mux22~5        ; 0                 ; 6       ;
;      - ShiftLeft0~51  ; 0                 ; 6       ;
; A[10]                 ;                   ;         ;
;      - Add0~33        ; 0                 ; 6       ;
;      - LessThan0~21   ; 0                 ; 6       ;
;      - LessThan1~21   ; 0                 ; 6       ;
;      - ShiftRight0~30 ; 0                 ; 6       ;
;      - Equal0~11      ; 0                 ; 6       ;
;      - ShiftRight1~21 ; 0                 ; 6       ;
;      - Mux21~0        ; 0                 ; 6       ;
;      - ShiftLeft0~47  ; 0                 ; 6       ;
;      - ShiftLeft0~55  ; 0                 ; 6       ;
; A[8]                  ;                   ;         ;
;      - Add0~27        ; 0                 ; 6       ;
;      - LessThan0~17   ; 0                 ; 6       ;
;      - LessThan1~17   ; 0                 ; 6       ;
;      - ShiftRight0~30 ; 0                 ; 6       ;
;      - Equal0~9       ; 0                 ; 6       ;
;      - ShiftRight0~36 ; 0                 ; 6       ;
;      - ShiftRight1~38 ; 0                 ; 6       ;
;      - Mux23~0        ; 0                 ; 6       ;
;      - ShiftLeft0~38  ; 0                 ; 6       ;
;      - ShiftLeft0~47  ; 0                 ; 6       ;
; opcode[2]             ;                   ;         ;
;      - Mux31~5        ; 1                 ; 6       ;
;      - Mux31~7        ; 1                 ; 6       ;
;      - Mux30~4        ; 1                 ; 6       ;
;      - Mux28~4        ; 1                 ; 6       ;
;      - Mux28~5        ; 1                 ; 6       ;
;      - Mux28~10       ; 1                 ; 6       ;
;      - Mux24~11       ; 1                 ; 6       ;
;      - Mux27~6        ; 1                 ; 6       ;
;      - Mux24~12       ; 1                 ; 6       ;
;      - Mux16~4        ; 1                 ; 6       ;
;      - Mux15~4        ; 1                 ; 6       ;
;      - Mux29~8        ; 1                 ; 6       ;
;      - Mux3~2         ; 1                 ; 6       ;
;      - Mux1~4         ; 1                 ; 6       ;
;      - Add0~95        ; 1                 ; 6       ;
;      - Add0~96        ; 1                 ; 6       ;
;      - Add0~100       ; 1                 ; 6       ;
;      - Add0~101       ; 1                 ; 6       ;
;      - Mux28~19       ; 1                 ; 6       ;
;      - Mux0~2         ; 1                 ; 6       ;
; B[31]                 ;                   ;         ;
;      - LessThan0~62   ; 0                 ; 6       ;
;      - LessThan1~62   ; 0                 ; 6       ;
;      - Equal0~38      ; 0                 ; 6       ;
;      - Add0~97        ; 0                 ; 6       ;
;      - Add0~101       ; 0                 ; 6       ;
;      - Mux0~2         ; 0                 ; 6       ;
; opcode[3]             ;                   ;         ;
;      - Mux31~5        ; 1                 ; 6       ;
;      - Mux30~4        ; 1                 ; 6       ;
;      - Mux29~7        ; 1                 ; 6       ;
;      - Mux28~18       ; 1                 ; 6       ;
;      - Mux27~6        ; 1                 ; 6       ;
;      - Mux27~7        ; 1                 ; 6       ;
;      - Mux23~6        ; 1                 ; 6       ;
;      - Mux22~6        ; 1                 ; 6       ;
;      - Mux21~6        ; 1                 ; 6       ;
;      - Mux20~6        ; 1                 ; 6       ;
;      - Mux19~6        ; 1                 ; 6       ;
;      - Mux18~6        ; 1                 ; 6       ;
;      - Mux17~8        ; 1                 ; 6       ;
;      - Mux16~4        ; 1                 ; 6       ;
;      - Mux15~4        ; 1                 ; 6       ;
;      - Mux14~6        ; 1                 ; 6       ;
;      - Mux13~6        ; 1                 ; 6       ;
;      - Mux12~6        ; 1                 ; 6       ;
;      - Mux11~6        ; 1                 ; 6       ;
;      - Mux10~6        ; 1                 ; 6       ;
;      - Mux9~6         ; 1                 ; 6       ;
;      - Mux8~15        ; 1                 ; 6       ;
;      - Mux7~3         ; 1                 ; 6       ;
;      - Mux29~8        ; 1                 ; 6       ;
;      - Mux3~7         ; 1                 ; 6       ;
;      - Mux1~4         ; 1                 ; 6       ;
;      - Add0~96        ; 1                 ; 6       ;
;      - Mux0~1         ; 1                 ; 6       ;
;      - Equal1~3       ; 1                 ; 6       ;
;      - Equal1~4       ; 1                 ; 6       ;
;      - Equal1~5       ; 1                 ; 6       ;
+-----------------------+-------------------+---------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; B[1]           ; 95             ;
; B[2]           ; 90             ;
; B[0]           ; 86             ;
; B[3]           ; 78             ;
; opcode[0]      ; 68             ;
; A[31]          ; 60             ;
; opcode[1]      ; 47             ;
; Mux28~10       ; 44             ;
; B[4]           ; 32             ;
; opcode[3]      ; 31             ;
; Mux24~11       ; 25             ;
; opcode[2]      ; 20             ;
; ShiftRight0~6  ; 16             ;
; ShiftLeft0~13  ; 16             ;
; ShiftLeft0~10  ; 16             ;
; A[30]          ; 14             ;
; Mux8~4         ; 14             ;
; A[0]           ; 13             ;
; Mux8~17        ; 13             ;
; Mux8~16        ; 13             ;
; A[1]           ; 11             ;
; ShiftRight0~51 ; 11             ;
; A[8]           ; 10             ;
; A[6]           ; 10             ;
; A[7]           ; 10             ;
; A[2]           ; 10             ;
; A[3]           ; 10             ;
; A[23]          ; 10             ;
; A[24]          ; 10             ;
; A[25]          ; 10             ;
; A[27]          ; 10             ;
; A[28]          ; 10             ;
; A[29]          ; 10             ;
; A[10]          ; 9              ;
; A[9]           ; 9              ;
; A[11]          ; 9              ;
; A[12]          ; 9              ;
; A[14]          ; 9              ;
; A[13]          ; 9              ;
; A[15]          ; 9              ;
; A[4]           ; 9              ;
; A[5]           ; 9              ;
; A[16]          ; 9              ;
; A[18]          ; 9              ;
; A[17]          ; 9              ;
; A[19]          ; 9              ;
; A[20]          ; 9              ;
; A[22]          ; 9              ;
; A[21]          ; 9              ;
; A[26]          ; 9              ;
; Mux28~9        ; 9              ;
; Mux28~8        ; 9              ;
; Mux28~6        ; 9              ;
; Mux27~6        ; 8              ;
; Mux28~7        ; 8              ;
; ShiftLeft0~16  ; 8              ;
; ShiftLeft0~14  ; 8              ;
; Mux8~8         ; 7              ;
; Mux8~6         ; 7              ;
; Mux8~5         ; 7              ;
; Mux17~1        ; 7              ;
; Mux17~0        ; 7              ;
; B[31]          ; 6              ;
; B[30]          ; 6              ;
; B[29]          ; 6              ;
; B[28]          ; 6              ;
; B[27]          ; 6              ;
; B[26]          ; 6              ;
; B[25]          ; 6              ;
; B[24]          ; 6              ;
; B[23]          ; 6              ;
; B[22]          ; 6              ;
; B[21]          ; 6              ;
; B[20]          ; 6              ;
; B[19]          ; 6              ;
; B[18]          ; 6              ;
; B[17]          ; 6              ;
; B[16]          ; 6              ;
; B[15]          ; 6              ;
; B[14]          ; 6              ;
; B[13]          ; 6              ;
; B[12]          ; 6              ;
; B[11]          ; 6              ;
; B[10]          ; 6              ;
; B[9]           ; 6              ;
; B[8]           ; 6              ;
; B[7]           ; 6              ;
; B[6]           ; 6              ;
; B[5]           ; 6              ;
; Mux24~20       ; 6              ;
; Mux7~0         ; 6              ;
; ShiftLeft0~104 ; 6              ;
; Mux24~10       ; 6              ;
; Mux24~8        ; 6              ;
; ShiftRight1~46 ; 6              ;
; ShiftLeft0~17  ; 6              ;
; Mux24~12       ; 5              ;
; ShiftRight1~22 ; 5              ;
; ShiftRight1~15 ; 5              ;
; Mux24~21       ; 4              ;
; Mux3~2         ; 4              ;
; Mux7~3         ; 4              ;
; Mux27~7        ; 4              ;
; Mux24~9        ; 4              ;
; ShiftRight1~31 ; 4              ;
; ShiftLeft0~20  ; 4              ;
; ShiftRight0~43 ; 4              ;
; ShiftRight0~8  ; 4              ;
; ShiftLeft0~69  ; 3              ;
; ShiftRight0~82 ; 3              ;
; ShiftLeft0~39  ; 3              ;
; ShiftRight0~77 ; 3              ;
; ShiftLeft0~37  ; 3              ;
; ShiftLeft0~36  ; 3              ;
; ShiftLeft0~34  ; 3              ;
; ShiftLeft0~32  ; 3              ;
; ShiftRight0~68 ; 3              ;
; ShiftLeft0~30  ; 3              ;
; ShiftRight0~65 ; 3              ;
; ShiftRight0~62 ; 3              ;
; ShiftLeft0~26  ; 3              ;
; ShiftLeft0~25  ; 3              ;
; ShiftRight0~57 ; 3              ;
; ShiftRight1~48 ; 3              ;
; ShiftRight0~53 ; 3              ;
; ShiftRight0~48 ; 3              ;
; ShiftRight0~44 ; 3              ;
; ShiftRight1~23 ; 3              ;
; ShiftRight0~19 ; 3              ;
; ShiftRight0~11 ; 3              ;
; ShiftRight0~9  ; 3              ;
; Mux0~3         ; 2              ;
; Mux28~19       ; 2              ;
; ShiftRight0~88 ; 2              ;
; ShiftRight1~72 ; 2              ;
; ShiftRight1~71 ; 2              ;
; ShiftRight1~70 ; 2              ;
; ShiftRight1~69 ; 2              ;
; ShiftRight1~68 ; 2              ;
; ShiftRight1~67 ; 2              ;
; ShiftLeft0~129 ; 2              ;
; ShiftLeft0~128 ; 2              ;
; Mux1~4         ; 2              ;
; ShiftLeft0~122 ; 2              ;
; Mux2~7         ; 2              ;
; ShiftLeft0~116 ; 2              ;
; Mux3~9         ; 2              ;
; Mux3~7         ; 2              ;
; ShiftLeft0~115 ; 2              ;
; Mux29~8        ; 2              ;
; Mux4~6         ; 2              ;
; ShiftLeft0~114 ; 2              ;
; ShiftLeft0~113 ; 2              ;
; Mux5~6         ; 2              ;
; ShiftLeft0~111 ; 2              ;
; ShiftLeft0~110 ; 2              ;
; Mux6~6         ; 2              ;
; ShiftLeft0~108 ; 2              ;
; Mux7~8         ; 2              ;
; ShiftLeft0~106 ; 2              ;
; ShiftLeft0~105 ; 2              ;
; Mux8~14        ; 2              ;
; ShiftLeft0~102 ; 2              ;
; ShiftLeft0~101 ; 2              ;
; ShiftLeft0~100 ; 2              ;
; Mux9~5         ; 2              ;
; ShiftLeft0~98  ; 2              ;
; ShiftLeft0~97  ; 2              ;
; ShiftLeft0~96  ; 2              ;
; Mux10~5        ; 2              ;
; ShiftLeft0~94  ; 2              ;
; ShiftLeft0~93  ; 2              ;
; ShiftLeft0~92  ; 2              ;
; Mux11~5        ; 2              ;
; ShiftLeft0~90  ; 2              ;
; ShiftLeft0~89  ; 2              ;
; ShiftLeft0~88  ; 2              ;
; Mux12~5        ; 2              ;
; ShiftLeft0~87  ; 2              ;
; ShiftLeft0~86  ; 2              ;
; ShiftLeft0~85  ; 2              ;
; Mux13~5        ; 2              ;
; ShiftLeft0~84  ; 2              ;
; ShiftLeft0~83  ; 2              ;
; ShiftLeft0~82  ; 2              ;
; Mux14~5        ; 2              ;
; ShiftLeft0~81  ; 2              ;
; ShiftLeft0~80  ; 2              ;
; ShiftLeft0~79  ; 2              ;
; Mux15~4        ; 2              ;
; ShiftLeft0~74  ; 2              ;
; ShiftLeft0~73  ; 2              ;
; ShiftLeft0~72  ; 2              ;
; Mux16~4        ; 2              ;
; ShiftLeft0~68  ; 2              ;
; ShiftLeft0~67  ; 2              ;
; ShiftRight1~62 ; 2              ;
; Mux17~7        ; 2              ;
; ShiftLeft0~66  ; 2              ;
; ShiftLeft0~65  ; 2              ;
; ShiftLeft0~64  ; 2              ;
; ShiftLeft0~63  ; 2              ;
; Mux18~6        ; 2              ;
; ShiftLeft0~62  ; 2              ;
; ShiftLeft0~61  ; 2              ;
; ShiftLeft0~60  ; 2              ;
; ShiftLeft0~59  ; 2              ;
; ShiftRight1~60 ; 2              ;
; Mux19~6        ; 2              ;
; ShiftLeft0~58  ; 2              ;
; ShiftLeft0~57  ; 2              ;
; ShiftLeft0~56  ; 2              ;
; ShiftLeft0~55  ; 2              ;
; Mux20~6        ; 2              ;
; ShiftLeft0~54  ; 2              ;
; ShiftLeft0~53  ; 2              ;
; ShiftLeft0~52  ; 2              ;
; ShiftLeft0~51  ; 2              ;
; ShiftRight0~81 ; 2              ;
; Mux21~6        ; 2              ;
; ShiftLeft0~50  ; 2              ;
; ShiftLeft0~49  ; 2              ;
; ShiftLeft0~48  ; 2              ;
; ShiftLeft0~47  ; 2              ;
; ShiftRight0~79 ; 2              ;
; Mux22~6        ; 2              ;
; ShiftLeft0~46  ; 2              ;
; ShiftLeft0~44  ; 2              ;
; ShiftLeft0~43  ; 2              ;
; ShiftLeft0~42  ; 2              ;
; ShiftRight0~78 ; 2              ;
; Mux23~6        ; 2              ;
; ShiftLeft0~41  ; 2              ;
; ShiftLeft0~38  ; 2              ;
; Mux24~19       ; 2              ;
; ShiftLeft0~35  ; 2              ;
; ShiftRight0~76 ; 2              ;
; ShiftRight0~75 ; 2              ;
; ShiftRight0~73 ; 2              ;
; Mux25~6        ; 2              ;
; ShiftLeft0~33  ; 2              ;
; ShiftLeft0~31  ; 2              ;
; ShiftRight1~59 ; 2              ;
; ShiftRight0~71 ; 2              ;
; ShiftRight0~70 ; 2              ;
; ShiftRight0~69 ; 2              ;
; Mux26~6        ; 2              ;
; ShiftLeft0~29  ; 2              ;
; ShiftRight0~67 ; 2              ;
; ShiftRight0~66 ; 2              ;
; ShiftRight1~57 ; 2              ;
; Mux27~8        ; 2              ;
; ShiftRight1~55 ; 2              ;
; ShiftRight0~64 ; 2              ;
; ShiftRight0~63 ; 2              ;
; ShiftLeft0~27  ; 2              ;
; ShiftLeft0~24  ; 2              ;
; ShiftLeft0~23  ; 2              ;
; Mux28~18       ; 2              ;
; ShiftRight0~61 ; 2              ;
; ShiftRight1~53 ; 2              ;
; ShiftRight1~52 ; 2              ;
; ShiftRight1~51 ; 2              ;
; ShiftRight0~60 ; 2              ;
; ShiftRight1~50 ; 2              ;
; ShiftRight1~49 ; 2              ;
; ShiftLeft0~22  ; 2              ;
; ShiftLeft0~21  ; 2              ;
; Mux29~7        ; 2              ;
; ShiftRight0~56 ; 2              ;
; ShiftRight1~44 ; 2              ;
; ShiftRight1~43 ; 2              ;
; ShiftRight1~42 ; 2              ;
; ShiftRight1~41 ; 2              ;
; ShiftRight1~40 ; 2              ;
; ShiftRight1~39 ; 2              ;
; ShiftRight0~55 ; 2              ;
; ShiftRight1~37 ; 2              ;
; ShiftRight1~36 ; 2              ;
; ShiftRight1~35 ; 2              ;
; ShiftRight1~34 ; 2              ;
; ShiftRight1~33 ; 2              ;
; ShiftRight1~32 ; 2              ;
; Mux28~5        ; 2              ;
; Mux28~4        ; 2              ;
; Mux30~4        ; 2              ;
; ShiftRight1~27 ; 2              ;
; ShiftRight1~26 ; 2              ;
; ShiftRight0~52 ; 2              ;
; ShiftRight0~49 ; 2              ;
; ShiftRight0~47 ; 2              ;
; ShiftRight1~25 ; 2              ;
; ShiftRight0~46 ; 2              ;
; ShiftRight1~24 ; 2              ;
; ShiftRight0~42 ; 2              ;
; ShiftRight0~41 ; 2              ;
; ShiftRight0~40 ; 2              ;
; ShiftRight1~21 ; 2              ;
; ShiftRight0~39 ; 2              ;
; ShiftRight1~20 ; 2              ;
; ShiftRight0~37 ; 2              ;
; ShiftRight1~19 ; 2              ;
; ShiftRight1~18 ; 2              ;
; Mux31~7        ; 2              ;
; Equal0~37      ; 2              ;
; Equal0~36      ; 2              ;
; Equal0~35      ; 2              ;
; Equal0~33      ; 2              ;
; Equal0~32      ; 2              ;
; Equal0~31      ; 2              ;
; Equal0~30      ; 2              ;
; Equal0~28      ; 2              ;
; Equal0~27      ; 2              ;
; Equal0~26      ; 2              ;
; Equal0~25      ; 2              ;
; Equal0~23      ; 2              ;
; Equal0~22      ; 2              ;
; Equal0~21      ; 2              ;
; Equal0~20      ; 2              ;
; Equal0~17      ; 2              ;
; Equal0~16      ; 2              ;
; Equal0~15      ; 2              ;
; Equal0~14      ; 2              ;
; Equal0~12      ; 2              ;
; Equal0~11      ; 2              ;
; Equal0~10      ; 2              ;
; Equal0~9       ; 2              ;
; Equal0~7       ; 2              ;
; Equal0~6       ; 2              ;
; Equal0~5       ; 2              ;
; Equal0~4       ; 2              ;
; Equal0~2       ; 2              ;
; Equal0~1       ; 2              ;
; Equal0~0       ; 2              ;
; ShiftRight0~32 ; 2              ;
; ShiftRight0~31 ; 2              ;
; ShiftRight0~30 ; 2              ;
; ShiftRight0~29 ; 2              ;
; ShiftRight0~28 ; 2              ;
; ShiftRight0~27 ; 2              ;
; ShiftRight0~26 ; 2              ;
; ShiftRight0~24 ; 2              ;
; ShiftRight1~17 ; 2              ;
; ShiftRight1~16 ; 2              ;
; ShiftRight0~18 ; 2              ;
; ShiftRight0~17 ; 2              ;
; ShiftRight0~16 ; 2              ;
; ShiftRight0~15 ; 2              ;
; ShiftRight0~14 ; 2              ;
; ShiftRight0~13 ; 2              ;
; ShiftRight0~12 ; 2              ;
; ShiftRight0~10 ; 2              ;
; ShiftRight0~7  ; 2              ;
; auxZ~0         ; 2              ;
; Add0~98        ; 2              ;
; Mux0~2         ; 1              ;
; ShiftLeft0~130 ; 1              ;
; ShiftRight0~89 ; 1              ;
; ShiftRight1~66 ; 1              ;
; ShiftRight0~87 ; 1              ;
; Equal1~11      ; 1              ;
; Equal1~10      ; 1              ;
; Equal1~9       ; 1              ;
; Equal1~8       ; 1              ;
; Equal1~7       ; 1              ;
; Equal1~6       ; 1              ;
; Equal1~5       ; 1              ;
; Equal1~4       ; 1              ;
; Equal1~3       ; 1              ;
; Equal1~2       ; 1              ;
; Equal1~1       ; 1              ;
; Equal1~0       ; 1              ;
; Mux0~1         ; 1              ;
; Mux0~0         ; 1              ;
; Add0~101       ; 1              ;
; Add0~100       ; 1              ;
; Add0~97        ; 1              ;
; Add0~96        ; 1              ;
; Add0~95        ; 1              ;
; ShiftLeft0~127 ; 1              ;
; ShiftLeft0~126 ; 1              ;
; ShiftLeft0~125 ; 1              ;
; ShiftLeft0~124 ; 1              ;
; ShiftLeft0~123 ; 1              ;
; Mux1~3         ; 1              ;
; Add0~92        ; 1              ;
; Mux1~2         ; 1              ;
; Mux1~1         ; 1              ;
; ShiftRight1~65 ; 1              ;
; Mux1~0         ; 1              ;
; ShiftLeft0~121 ; 1              ;
; ShiftLeft0~120 ; 1              ;
; ShiftLeft0~119 ; 1              ;
; ShiftLeft0~118 ; 1              ;
; ShiftLeft0~117 ; 1              ;
; ShiftRight0~86 ; 1              ;
; Mux2~6         ; 1              ;
; Mux2~5         ; 1              ;
; Mux2~4         ; 1              ;
; Add0~89        ; 1              ;
; Mux2~3         ; 1              ;
; Mux2~2         ; 1              ;
; Mux2~1         ; 1              ;
; Mux2~0         ; 1              ;
; Mux3~8         ; 1              ;
; Mux3~6         ; 1              ;
; Mux3~5         ; 1              ;
; Add0~86        ; 1              ;
; Mux3~4         ; 1              ;
; Mux3~3         ; 1              ;
; Mux3~1         ; 1              ;
; Mux3~0         ; 1              ;
; Mux4~5         ; 1              ;
; Mux4~4         ; 1              ;
; Add0~83        ; 1              ;
; Mux4~3         ; 1              ;
; Mux4~2         ; 1              ;
; Mux4~1         ; 1              ;
; Mux4~0         ; 1              ;
; ShiftLeft0~112 ; 1              ;
; Mux5~5         ; 1              ;
; Mux5~4         ; 1              ;
; Mux5~3         ; 1              ;
; Mux5~2         ; 1              ;
; Add0~80        ; 1              ;
; Mux5~1         ; 1              ;
; Mux5~0         ; 1              ;
; ShiftLeft0~109 ; 1              ;
; Mux6~5         ; 1              ;
; Mux6~4         ; 1              ;
; Add0~77        ; 1              ;
; Mux6~3         ; 1              ;
; Mux6~2         ; 1              ;
; Mux6~1         ; 1              ;
; Mux6~0         ; 1              ;
; ShiftLeft0~107 ; 1              ;
; Mux7~7         ; 1              ;
; Mux7~6         ; 1              ;
; Mux7~5         ; 1              ;
; Mux7~4         ; 1              ;
; Add0~74        ; 1              ;
; Mux7~2         ; 1              ;
; Mux7~1         ; 1              ;
; Mux8~15        ; 1              ;
; Mux8~13        ; 1              ;
; Add0~71        ; 1              ;
; Mux8~12        ; 1              ;
; Mux8~11        ; 1              ;
; Mux8~10        ; 1              ;
; Mux8~9         ; 1              ;
; ShiftLeft0~103 ; 1              ;
; Mux9~6         ; 1              ;
; Mux9~4         ; 1              ;
; Mux9~3         ; 1              ;
; Mux9~2         ; 1              ;
; Mux9~1         ; 1              ;
; Mux9~0         ; 1              ;
; ShiftLeft0~99  ; 1              ;
; Add0~68        ; 1              ;
; Mux10~6        ; 1              ;
; Mux10~4        ; 1              ;
; Add0~65        ; 1              ;
; Mux10~3        ; 1              ;
; Mux10~2        ; 1              ;
; Mux10~1        ; 1              ;
; Mux10~0        ; 1              ;
; ShiftLeft0~95  ; 1              ;
; Mux11~6        ; 1              ;
; Mux11~4        ; 1              ;
; Mux11~3        ; 1              ;
; Mux11~2        ; 1              ;
; Mux11~1        ; 1              ;
; Mux11~0        ; 1              ;
; ShiftLeft0~91  ; 1              ;
; Add0~62        ; 1              ;
; Mux12~6        ; 1              ;
; Mux12~4        ; 1              ;
; Add0~59        ; 1              ;
; Mux12~3        ; 1              ;
; Mux12~2        ; 1              ;
; Mux12~1        ; 1              ;
; Mux12~0        ; 1              ;
; Mux13~6        ; 1              ;
; Mux13~4        ; 1              ;
; Mux13~3        ; 1              ;
; Mux13~2        ; 1              ;
; Mux13~1        ; 1              ;
; Mux13~0        ; 1              ;
; Add0~56        ; 1              ;
; Mux14~6        ; 1              ;
; Mux14~4        ; 1              ;
; Add0~53        ; 1              ;
; Mux14~3        ; 1              ;
; Mux14~2        ; 1              ;
; Mux14~1        ; 1              ;
; Mux14~0        ; 1              ;
; Mux8~7         ; 1              ;
; Mux15~3        ; 1              ;
; Add0~50        ; 1              ;
; Mux15~2        ; 1              ;
; Mux15~1        ; 1              ;
; ShiftRight0~85 ; 1              ;
; Mux15~0        ; 1              ;
; ShiftLeft0~78  ; 1              ;
; ShiftLeft0~77  ; 1              ;
; ShiftLeft0~76  ; 1              ;
; ShiftLeft0~75  ; 1              ;
; ShiftLeft0~71  ; 1              ;
; ShiftRight1~64 ; 1              ;
; Mux16~3        ; 1              ;
; Add0~47        ; 1              ;
; Mux16~2        ; 1              ;
; Mux16~1        ; 1              ;
; ShiftRight1~63 ; 1              ;
; Mux16~0        ; 1              ;
; ShiftLeft0~70  ; 1              ;
; ShiftRight0~84 ; 1              ;
; ShiftRight0~83 ; 1              ;
; Mux17~8        ; 1              ;
; Mux17~6        ; 1              ;
; Mux17~5        ; 1              ;
; Mux17~4        ; 1              ;
; Mux17~3        ; 1              ;
; Mux17~2        ; 1              ;
; ShiftRight1~61 ; 1              ;
; Add0~44        ; 1              ;
; Mux18~5        ; 1              ;
; Mux18~4        ; 1              ;
; Add0~41        ; 1              ;
; Mux18~3        ; 1              ;
; Mux18~2        ; 1              ;
; Mux18~1        ; 1              ;
; Mux18~0        ; 1              ;
; Mux19~5        ; 1              ;
; Mux19~4        ; 1              ;
; Mux19~3        ; 1              ;
; Mux19~2        ; 1              ;
; Mux19~1        ; 1              ;
; Add0~38        ; 1              ;
; Mux19~0        ; 1              ;
; Mux20~5        ; 1              ;
; Mux20~4        ; 1              ;
; Add0~35        ; 1              ;
; Mux20~3        ; 1              ;
; Mux20~2        ; 1              ;
; Mux20~1        ; 1              ;
; Mux20~0        ; 1              ;
; ShiftRight0~80 ; 1              ;
; Mux21~5        ; 1              ;
; Mux21~4        ; 1              ;
; Mux21~3        ; 1              ;
; Mux21~2        ; 1              ;
; Mux21~1        ; 1              ;
; Add0~32        ; 1              ;
; Mux21~0        ; 1              ;
; Mux22~5        ; 1              ;
; Mux22~4        ; 1              ;
; Add0~29        ; 1              ;
; Mux22~3        ; 1              ;
; Mux22~2        ; 1              ;
; ShiftLeft0~45  ; 1              ;
; Mux22~1        ; 1              ;
; Mux22~0        ; 1              ;
; Mux23~5        ; 1              ;
; Mux23~4        ; 1              ;
; Mux23~3        ; 1              ;
; ShiftLeft0~40  ; 1              ;
; Mux23~2        ; 1              ;
; Mux23~1        ; 1              ;
; Add0~26        ; 1              ;
; Mux23~0        ; 1              ;
; Mux24~18       ; 1              ;
; Mux24~17       ; 1              ;
; Mux24~16       ; 1              ;
; Mux24~15       ; 1              ;
; Mux24~14       ; 1              ;
; Mux24~13       ; 1              ;
; ShiftRight0~74 ; 1              ;
; ShiftRight0~72 ; 1              ;
; Add0~23        ; 1              ;
; Mux25~5        ; 1              ;
; Mux25~4        ; 1              ;
; Mux25~3        ; 1              ;
; Mux25~2        ; 1              ;
; ShiftRight1~58 ; 1              ;
; Mux25~1        ; 1              ;
; Mux25~0        ; 1              ;
; Add0~20        ; 1              ;
; ShiftLeft0~28  ; 1              ;
; Mux26~5        ; 1              ;
; Mux26~4        ; 1              ;
; Mux26~3        ; 1              ;
; Mux26~2        ; 1              ;
; Mux26~1        ; 1              ;
; Mux26~0        ; 1              ;
; ShiftRight1~56 ; 1              ;
; Add0~17        ; 1              ;
; Mux27~5        ; 1              ;
; Mux27~4        ; 1              ;
; Mux27~3        ; 1              ;
; Mux27~2        ; 1              ;
; ShiftRight1~54 ; 1              ;
; Mux27~1        ; 1              ;
; Mux27~0        ; 1              ;
; Add0~14        ; 1              ;
; Mux28~17       ; 1              ;
; Mux28~16       ; 1              ;
; Add0~11        ; 1              ;
; Mux28~15       ; 1              ;
; Mux28~14       ; 1              ;
; Mux28~13       ; 1              ;
; Mux28~12       ; 1              ;
; ShiftRight0~59 ; 1              ;
; ShiftRight0~58 ; 1              ;
; ShiftRight1~47 ; 1              ;
; ShiftRight1~45 ; 1              ;
; Mux28~11       ; 1              ;
; Mux29~6        ; 1              ;
; Mux29~5        ; 1              ;
; Add0~8         ; 1              ;
; Mux29~4        ; 1              ;
; Mux29~3        ; 1              ;
; Mux29~2        ; 1              ;
; Mux29~1        ; 1              ;
; ShiftRight1~38 ; 1              ;
; ShiftRight0~54 ; 1              ;
; ShiftRight1~30 ; 1              ;
; ShiftRight1~29 ; 1              ;
; ShiftLeft0~19  ; 1              ;
; Mux29~0        ; 1              ;
; Mux30~3        ; 1              ;
; Add0~5         ; 1              ;
; Mux30~2        ; 1              ;
; Mux30~1        ; 1              ;
; ShiftRight1~28 ; 1              ;
; Mux30~0        ; 1              ;
; ShiftLeft0~18  ; 1              ;
; ShiftRight0~50 ; 1              ;
; ShiftRight0~45 ; 1              ;
; ShiftRight0~38 ; 1              ;
; ShiftRight0~36 ; 1              ;
; ShiftRight0~35 ; 1              ;
; ShiftRight0~34 ; 1              ;
; Mux31~6        ; 1              ;
; Equal0~40      ; 1              ;
; Equal0~39      ; 1              ;
; Equal0~38      ; 1              ;
; Equal0~34      ; 1              ;
; Equal0~29      ; 1              ;
; Equal0~24      ; 1              ;
; Equal0~19      ; 1              ;
; Equal0~18      ; 1              ;
; Equal0~13      ; 1              ;
; Equal0~8       ; 1              ;
; Equal0~3       ; 1              ;
; Mux31~5        ; 1              ;
; Mux31~4        ; 1              ;
; Add0~0         ; 1              ;
; Mux31~3        ; 1              ;
; Mux31~2        ; 1              ;
; Mux31~1        ; 1              ;
; ShiftRight0~33 ; 1              ;
; ShiftRight0~25 ; 1              ;
; ShiftRight0~23 ; 1              ;
; ShiftRight0~22 ; 1              ;
; ShiftRight0~21 ; 1              ;
; ShiftRight0~20 ; 1              ;
; Mux31~0        ; 1              ;
; ShiftLeft0~15  ; 1              ;
; ShiftRight1~14 ; 1              ;
; ShiftLeft0~12  ; 1              ;
; ShiftLeft0~11  ; 1              ;
; ShiftLeft0~9   ; 1              ;
; ShiftLeft0~8   ; 1              ;
; ShiftLeft0~7   ; 1              ;
; ShiftLeft0~6   ; 1              ;
; Add0~94        ; 1              ;
; Add0~93        ; 1              ;
; Add0~91        ; 1              ;
; Add0~90        ; 1              ;
; Add0~88        ; 1              ;
; Add0~87        ; 1              ;
; Add0~85        ; 1              ;
; Add0~84        ; 1              ;
; Add0~82        ; 1              ;
; Add0~81        ; 1              ;
; Add0~79        ; 1              ;
; Add0~78        ; 1              ;
; Add0~76        ; 1              ;
; Add0~75        ; 1              ;
; Add0~73        ; 1              ;
; Add0~72        ; 1              ;
; Add0~70        ; 1              ;
; Add0~69        ; 1              ;
; Add0~67        ; 1              ;
; Add0~66        ; 1              ;
; Add0~64        ; 1              ;
; Add0~63        ; 1              ;
; Add0~61        ; 1              ;
; Add0~60        ; 1              ;
; Add0~58        ; 1              ;
; Add0~57        ; 1              ;
; Add0~55        ; 1              ;
; Add0~54        ; 1              ;
; Add0~52        ; 1              ;
; Add0~51        ; 1              ;
; Add0~49        ; 1              ;
; Add0~48        ; 1              ;
; Add0~46        ; 1              ;
; Add0~45        ; 1              ;
; Add0~43        ; 1              ;
; Add0~42        ; 1              ;
; Add0~40        ; 1              ;
; Add0~39        ; 1              ;
; Add0~37        ; 1              ;
; Add0~36        ; 1              ;
; Add0~34        ; 1              ;
; Add0~33        ; 1              ;
; Add0~31        ; 1              ;
; Add0~30        ; 1              ;
; Add0~28        ; 1              ;
; Add0~27        ; 1              ;
; Add0~25        ; 1              ;
; Add0~24        ; 1              ;
; Add0~22        ; 1              ;
; Add0~21        ; 1              ;
; Add0~19        ; 1              ;
; Add0~18        ; 1              ;
; Add0~16        ; 1              ;
; Add0~15        ; 1              ;
; Add0~13        ; 1              ;
; Add0~12        ; 1              ;
; Add0~10        ; 1              ;
; Add0~9         ; 1              ;
; Add0~7         ; 1              ;
; Add0~6         ; 1              ;
; Add0~4         ; 1              ;
; Add0~3         ; 1              ;
; Add0~2         ; 1              ;
; LessThan1~62   ; 1              ;
; LessThan1~61   ; 1              ;
; LessThan1~59   ; 1              ;
; LessThan1~57   ; 1              ;
; LessThan1~55   ; 1              ;
; LessThan1~53   ; 1              ;
; LessThan1~51   ; 1              ;
; LessThan1~49   ; 1              ;
; LessThan1~47   ; 1              ;
; LessThan1~45   ; 1              ;
; LessThan1~43   ; 1              ;
; LessThan1~41   ; 1              ;
; LessThan1~39   ; 1              ;
; LessThan1~37   ; 1              ;
; LessThan1~35   ; 1              ;
; LessThan1~33   ; 1              ;
; LessThan1~31   ; 1              ;
; LessThan1~29   ; 1              ;
; LessThan1~27   ; 1              ;
; LessThan1~25   ; 1              ;
; LessThan1~23   ; 1              ;
; LessThan1~21   ; 1              ;
; LessThan1~19   ; 1              ;
; LessThan1~17   ; 1              ;
; LessThan1~15   ; 1              ;
; LessThan1~13   ; 1              ;
; LessThan1~11   ; 1              ;
; LessThan1~9    ; 1              ;
; LessThan1~7    ; 1              ;
; LessThan1~5    ; 1              ;
; LessThan1~3    ; 1              ;
; LessThan1~1    ; 1              ;
; LessThan0~62   ; 1              ;
; LessThan0~61   ; 1              ;
; LessThan0~59   ; 1              ;
; LessThan0~57   ; 1              ;
; LessThan0~55   ; 1              ;
; LessThan0~53   ; 1              ;
; LessThan0~51   ; 1              ;
; LessThan0~49   ; 1              ;
; LessThan0~47   ; 1              ;
; LessThan0~45   ; 1              ;
; LessThan0~43   ; 1              ;
; LessThan0~41   ; 1              ;
; LessThan0~39   ; 1              ;
; LessThan0~37   ; 1              ;
; LessThan0~35   ; 1              ;
; LessThan0~33   ; 1              ;
; LessThan0~31   ; 1              ;
; LessThan0~29   ; 1              ;
; LessThan0~27   ; 1              ;
; LessThan0~25   ; 1              ;
; LessThan0~23   ; 1              ;
; LessThan0~21   ; 1              ;
; LessThan0~19   ; 1              ;
; LessThan0~17   ; 1              ;
; LessThan0~15   ; 1              ;
; LessThan0~13   ; 1              ;
; LessThan0~11   ; 1              ;
; LessThan0~9    ; 1              ;
; LessThan0~7    ; 1              ;
; LessThan0~5    ; 1              ;
; LessThan0~3    ; 1              ;
; LessThan0~1    ; 1              ;
+----------------+----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,031 / 15,666 ( 7 % ) ;
; C16 interconnects           ; 39 / 812 ( 5 % )       ;
; C4 interconnects            ; 617 / 11,424 ( 5 % )   ;
; Direct links                ; 66 / 15,666 ( < 1 % )  ;
; Global clocks               ; 0 / 8 ( 0 % )          ;
; Local interconnects         ; 286 / 4,608 ( 6 % )    ;
; R24 interconnects           ; 50 / 652 ( 8 % )       ;
; R4 interconnects            ; 596 / 13,328 ( 4 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 15.30) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 10                           ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.93) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 2                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 11                           ;
; 16                                           ; 27                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.91) ; Number of LABs  (Total = 46) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 2                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 6                            ;
; 9                                               ; 5                            ;
; 10                                              ; 8                            ;
; 11                                              ; 6                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.76) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 5                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 5                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C5F256C6 for design Uniciclo
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8F256C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location N14
Critical Warning (169085): No exact pin location assignment(s) for 101 pins of 101 total pins
    Info (169086): Pin Z[0] not assigned to an exact location on the device
    Info (169086): Pin Z[1] not assigned to an exact location on the device
    Info (169086): Pin Z[2] not assigned to an exact location on the device
    Info (169086): Pin Z[3] not assigned to an exact location on the device
    Info (169086): Pin Z[4] not assigned to an exact location on the device
    Info (169086): Pin Z[5] not assigned to an exact location on the device
    Info (169086): Pin Z[6] not assigned to an exact location on the device
    Info (169086): Pin Z[7] not assigned to an exact location on the device
    Info (169086): Pin Z[8] not assigned to an exact location on the device
    Info (169086): Pin Z[9] not assigned to an exact location on the device
    Info (169086): Pin Z[10] not assigned to an exact location on the device
    Info (169086): Pin Z[11] not assigned to an exact location on the device
    Info (169086): Pin Z[12] not assigned to an exact location on the device
    Info (169086): Pin Z[13] not assigned to an exact location on the device
    Info (169086): Pin Z[14] not assigned to an exact location on the device
    Info (169086): Pin Z[15] not assigned to an exact location on the device
    Info (169086): Pin Z[16] not assigned to an exact location on the device
    Info (169086): Pin Z[17] not assigned to an exact location on the device
    Info (169086): Pin Z[18] not assigned to an exact location on the device
    Info (169086): Pin Z[19] not assigned to an exact location on the device
    Info (169086): Pin Z[20] not assigned to an exact location on the device
    Info (169086): Pin Z[21] not assigned to an exact location on the device
    Info (169086): Pin Z[22] not assigned to an exact location on the device
    Info (169086): Pin Z[23] not assigned to an exact location on the device
    Info (169086): Pin Z[24] not assigned to an exact location on the device
    Info (169086): Pin Z[25] not assigned to an exact location on the device
    Info (169086): Pin Z[26] not assigned to an exact location on the device
    Info (169086): Pin Z[27] not assigned to an exact location on the device
    Info (169086): Pin Z[28] not assigned to an exact location on the device
    Info (169086): Pin Z[29] not assigned to an exact location on the device
    Info (169086): Pin Z[30] not assigned to an exact location on the device
    Info (169086): Pin Z[31] not assigned to an exact location on the device
    Info (169086): Pin zero not assigned to an exact location on the device
    Info (169086): Pin A[31] not assigned to an exact location on the device
    Info (169086): Pin B[5] not assigned to an exact location on the device
    Info (169086): Pin B[6] not assigned to an exact location on the device
    Info (169086): Pin B[7] not assigned to an exact location on the device
    Info (169086): Pin B[8] not assigned to an exact location on the device
    Info (169086): Pin B[9] not assigned to an exact location on the device
    Info (169086): Pin B[10] not assigned to an exact location on the device
    Info (169086): Pin B[11] not assigned to an exact location on the device
    Info (169086): Pin B[12] not assigned to an exact location on the device
    Info (169086): Pin B[13] not assigned to an exact location on the device
    Info (169086): Pin B[14] not assigned to an exact location on the device
    Info (169086): Pin B[15] not assigned to an exact location on the device
    Info (169086): Pin B[16] not assigned to an exact location on the device
    Info (169086): Pin B[17] not assigned to an exact location on the device
    Info (169086): Pin B[18] not assigned to an exact location on the device
    Info (169086): Pin B[19] not assigned to an exact location on the device
    Info (169086): Pin B[20] not assigned to an exact location on the device
    Info (169086): Pin B[21] not assigned to an exact location on the device
    Info (169086): Pin B[22] not assigned to an exact location on the device
    Info (169086): Pin B[23] not assigned to an exact location on the device
    Info (169086): Pin B[24] not assigned to an exact location on the device
    Info (169086): Pin B[25] not assigned to an exact location on the device
    Info (169086): Pin B[26] not assigned to an exact location on the device
    Info (169086): Pin B[27] not assigned to an exact location on the device
    Info (169086): Pin B[28] not assigned to an exact location on the device
    Info (169086): Pin B[29] not assigned to an exact location on the device
    Info (169086): Pin B[30] not assigned to an exact location on the device
    Info (169086): Pin opcode[1] not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin B[4] not assigned to an exact location on the device
    Info (169086): Pin B[3] not assigned to an exact location on the device
    Info (169086): Pin B[2] not assigned to an exact location on the device
    Info (169086): Pin B[0] not assigned to an exact location on the device
    Info (169086): Pin B[1] not assigned to an exact location on the device
    Info (169086): Pin opcode[0] not assigned to an exact location on the device
    Info (169086): Pin A[29] not assigned to an exact location on the device
    Info (169086): Pin A[28] not assigned to an exact location on the device
    Info (169086): Pin A[30] not assigned to an exact location on the device
    Info (169086): Pin A[27] not assigned to an exact location on the device
    Info (169086): Pin A[25] not assigned to an exact location on the device
    Info (169086): Pin A[26] not assigned to an exact location on the device
    Info (169086): Pin A[24] not assigned to an exact location on the device
    Info (169086): Pin A[23] not assigned to an exact location on the device
    Info (169086): Pin A[21] not assigned to an exact location on the device
    Info (169086): Pin A[22] not assigned to an exact location on the device
    Info (169086): Pin A[20] not assigned to an exact location on the device
    Info (169086): Pin A[19] not assigned to an exact location on the device
    Info (169086): Pin A[17] not assigned to an exact location on the device
    Info (169086): Pin A[18] not assigned to an exact location on the device
    Info (169086): Pin A[16] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin A[15] not assigned to an exact location on the device
    Info (169086): Pin A[13] not assigned to an exact location on the device
    Info (169086): Pin A[14] not assigned to an exact location on the device
    Info (169086): Pin A[12] not assigned to an exact location on the device
    Info (169086): Pin A[11] not assigned to an exact location on the device
    Info (169086): Pin A[9] not assigned to an exact location on the device
    Info (169086): Pin A[10] not assigned to an exact location on the device
    Info (169086): Pin A[8] not assigned to an exact location on the device
    Info (169086): Pin opcode[2] not assigned to an exact location on the device
    Info (169086): Pin B[31] not assigned to an exact location on the device
    Info (169086): Pin opcode[3] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uniciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 101 (unused VREF, 3.3V VCCIO, 68 input, 33 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 33 output pins without output pin load capacitance assignment
    Info (306007): Pin "Z[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zero" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/johpetsc/Documents/UnicicloRISC-V/output_files/Uniciclo.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4816 megabytes
    Info: Processing ended: Tue Jul 02 22:46:45 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/johpetsc/Documents/UnicicloRISC-V/output_files/Uniciclo.fit.smsg.


