add r0, r1, r2, lsl #2 
mov r1, r0 
eor r3, r3, r0, asr #12 
mov r2, r3 
bic r0, r1, r0 
bic r3, r0, r2 
