MESI 是一种常用的用于保证 CPU 的缓存一致性的协议，规定了位于缓存中的变量在不同时序下处的状态以及经过某些操作相互转化的状态。严格遵守这个协议可以保证缓存一致。

## CPU 存储结构

![img](assets/%E7%BC%93%E5%AD%98%E4%B8%80%E8%87%B4%E6%80%A7/20160122185441641.png)

### store buffer

在没有 store buffer 时，CPU 写入一个量，有以下情况。

1. 量不在该 CPU 缓存中，则需要发送 read invalidate 信号，再等待此信号返回，之后再写入量到缓存中。
2. 量在该 CPU 缓存中，如果该量的状态是 exclusive 则直接更改。而如果是 shared 则需要发送 invalidate 消息让其它 CPU 感知到这一更改后再更改。

这些情况中，很有可能会触发该 CPU 与其它 CPU 进行通讯，接着需要等待它们回复。这会浪费大量的时钟周期！为了提高效率，可以使用异步的方式去处理：先将值写入到一个 buffer 中，再发送通讯的信号，等到信号被响应，再应用到 cache 中。并且，此 buffer 能够接受该 CPU 读值。这个 buffer 就是 store buffer。而不等对某个量的赋值指令的完成，继续下一条指令，去 store buffer 中读该量的值，这种优化叫 store forwarding。

### invalidate queue

同理，解决了主动发送信号端的效率问题，那么，接受端 CPU 接受到 invalidate 信号后如果立即采取相应行动(去其它 CPU 同步值)，再返回响应信号，则时钟周期也太长了，CPU使用 invalidate queue 优化。接受端 CPU 接受到信号后不是立即采取行动，而是将 invalidate 信号插入到一个 queue中，立即作出响应。等到合适的时机，再去处理这个 queue 中的 invalidate，作相应处理。这个 queue 就是 invalidate queue。

### 两个内存栅栏指令

1. sfence: store fence，即，使得 CPU 应用 store buffer ，同步到 cache 中。
2. lfence : load fence，即，使得 CPU 应用 invalidate queue，使某个缓存失败，去其它 CPU 同步数据。



## 