0.6
2019.1
May 24 2019
15:06:07
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/Simulacion/tb_singlecycle_processor.sv,1665859977,systemVerilog,,,,tb_singlecycle_processor,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_adder.sv,1665786326,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_alu.sv,,module_adder,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_alu.sv,1665981542,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_alu_decoder.sv,,module_alu,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_alu_decoder.sv,1665983030,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_controller.sv,,module_alu_decoder,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_controller.sv,1665951777,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_datapath.sv,,module_controller,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_datapath.sv,1665956142,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_extend.sv,,module_datapath,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_extend.sv,1665955278,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_flopr.sv,,module_extend,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_flopr.sv,1665786671,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_main_decoder.sv,,module_flopr,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_main_decoder.sv,1665969595,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_memoria.sv,,module_main_decoder,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_memoria.sv,1665961962,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_mux2a1.sv,,module_memoria,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_mux2a1.sv,1665786850,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_mux3a1.sv,,module_mux2a1,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_mux3a1.sv,1665955732,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_regfile.sv,,module_mux3a1,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_regfile.sv,1665956109,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_single_cycle_processor.sv,,module_regfile,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/module_single_cycle_processor.sv,1665956035,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/top_singlecycle_processor.sv,,module_single_cycle_processor,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/top_singlecycle_processor.sv,1665977343,systemVerilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Modulos/modules_Procesador_Mono_Ciclo/Simulacion/tb_singlecycle_processor.sv,,top_singlecycle_processor,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/Proyectos/Procesador_Mono_Ciclo_v2/vivado_project.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/scr/ROM/sim/ROM.v,1665990678,verilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/scr/WCLK/WCLK_clk_wiz.v,,ROM,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/scr/WCLK/WCLK.v,1665860143,verilog,,,,WCLK,,,../../../../../../scr/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/scr/WCLK/WCLK_clk_wiz.v,1665860143,verilog,,C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab4/Repositorio/lab4-g03-lab4/Microcontrolador/scr/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../scr/WCLK,,,,,
