/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Thu Dec  4 15:33:17 2014
 *                 Full Compile MD5 Checksum  56e4d67431c9c20b478163a0398e46d2
 *                     (minus title and desc)
 *                 MD5 Checksum               4f20593ca4d982166bb9cd16fec140cc
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15262
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_OPU_TX_2_H__
#define BCHP_OPU_TX_2_H__

/***************************************************************************
 *OPU_TX_2 - OPU Tx Registers
 ***************************************************************************/
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL            0x00272100 /* [RW] VID NCO Denominator and delta Register */
#define BCHP_OPU_TX_2_VID_NCO_INV_NUM            0x00272104 /* [RW] VID NCO Inverted Numerator Register */
#define BCHP_OPU_TX_2_VID_NCO_DEN_NUM            0x00272108 /* [RW] VID NCO Denominator-over-Numerator */
#define BCHP_OPU_TX_2_MIXER_FCW                  0x0027210c /* [RW] Mixer Frequency Control Word Register */
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL            0x00272110 /* [RW] Mixer Tone Output Amplitude Register */
#define BCHP_OPU_TX_2_XSINX_H12                  0x00272114 /* [RW] XSINX Filter Coefficient H24 Register */
#define BCHP_OPU_TX_2_XSINX_H11_H10              0x00272118 /* [RW] XSINX Filter Coefficient H11 and H10 Register */
#define BCHP_OPU_TX_2_XSINX_H9_H8                0x0027211c /* [RW] XSINX Filter Coefficient H9 and H8 Register */
#define BCHP_OPU_TX_2_XSINX_H7_H6                0x00272120 /* [RW] XSINX Filter Coefficient H7 and H6 Register */
#define BCHP_OPU_TX_2_XSINX_H5_H4                0x00272124 /* [RW] XSINX Filter Coefficient H5 and H4 Register */
#define BCHP_OPU_TX_2_XSINX_H3_H2                0x00272128 /* [RW] XSINX Filter Coefficient H3 and H2 Register */
#define BCHP_OPU_TX_2_XSINX_H1_H0                0x0027212c /* [RW] XSINX Filter Coefficient H1 and H0 Register */
#define BCHP_OPU_TX_2_CTRL                       0x00272130 /* [RW] Tx Test Logic Control  Register */
#define BCHP_OPU_TX_2_FIFO_TEST_STATUS           0x00272134 /* [RO] FIFO Self Test Status Register */
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR           0x00272138 /* [RW] VID Clip Counter Threshold Register */
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR     0x0027213c /* [RW] Mixer and Sinx/x Filter Clip Counter Threshold Register */
#define BCHP_OPU_TX_2_VID_I_CLIP_CNT             0x00272140 /* [RO] VID I Clip Count Register */
#define BCHP_OPU_TX_2_VID_Q_CLIP_CNT             0x00272144 /* [RO] VID Q Clip Count Register */
#define BCHP_OPU_TX_2_MXR_CLIP_CNT               0x00272148 /* [RO] Mixer Clip Count Register */
#define BCHP_OPU_TX_2_XSINX_CLIP_CNT             0x0027214c /* [RO] Sinx/x Filter Clip Count Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14         0x00272150 /* [RW] Tx DAC Test DC Value Ln15 and Ln14 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12         0x00272154 /* [RW] Tx DAC Test DC Value Ln13 and Ln12 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10         0x00272158 /* [RW] Tx DAC Test DC Value Ln11 and Ln10 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8           0x0027215c /* [RW] Tx DAC Test DC Value Ln9 and Ln8 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6           0x00272160 /* [RW] Tx DAC Test DC Value Ln7 and Ln6 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4           0x00272164 /* [RW] Tx DAC Test DC Value Ln5 and Ln4 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2           0x00272168 /* [RW] Tx DAC Test DC Value Ln3 and Ln2 Register */
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0           0x0027216c /* [RW] Tx DAC Test DC Value Ln1 and Ln0 Register */
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS           0x00272170 /* [RO] FIFO Underflow Status Register */
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_CLR       0x00272174 /* [WO] FIFO Underflow Status Clear Register */
#define BCHP_OPU_TX_2_SCRATCH1                   0x00272178 /* [RW] Tx Sratch Register 1 */
#define BCHP_OPU_TX_2_SCRATCH2                   0x0027217c /* [RW] Tx Sratch Register 2 */

/***************************************************************************
 *VID_NCO_DEN_DEL - VID NCO Denominator and delta Register
 ***************************************************************************/
/* OPU_TX_2 :: VID_NCO_DEN_DEL :: reserved0 [31:26] */
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_reserved0_MASK               0xfc000000
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_reserved0_SHIFT              26

/* OPU_TX_2 :: VID_NCO_DEN_DEL :: vid_nco_den [25:16] */
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_vid_nco_den_MASK             0x03ff0000
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_vid_nco_den_SHIFT            16
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_vid_nco_den_DEFAULT          0x00000004

/* OPU_TX_2 :: VID_NCO_DEN_DEL :: reserved1 [15:10] */
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_reserved1_MASK               0x0000fc00
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_reserved1_SHIFT              10

/* OPU_TX_2 :: VID_NCO_DEN_DEL :: vid_nco_del [09:00] */
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_vid_nco_del_MASK             0x000003ff
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_vid_nco_del_SHIFT            0
#define BCHP_OPU_TX_2_VID_NCO_DEN_DEL_vid_nco_del_DEFAULT          0x00000001

/***************************************************************************
 *VID_NCO_INV_NUM - VID NCO Inverted Numerator Register
 ***************************************************************************/
/* OPU_TX_2 :: VID_NCO_INV_NUM :: reserved0 [31:16] */
#define BCHP_OPU_TX_2_VID_NCO_INV_NUM_reserved0_MASK               0xffff0000
#define BCHP_OPU_TX_2_VID_NCO_INV_NUM_reserved0_SHIFT              16

/* OPU_TX_2 :: VID_NCO_INV_NUM :: vid_nco_inv_num [15:00] */
#define BCHP_OPU_TX_2_VID_NCO_INV_NUM_vid_nco_inv_num_MASK         0x0000ffff
#define BCHP_OPU_TX_2_VID_NCO_INV_NUM_vid_nco_inv_num_SHIFT        0
#define BCHP_OPU_TX_2_VID_NCO_INV_NUM_vid_nco_inv_num_DEFAULT      0x00003333

/***************************************************************************
 *VID_NCO_DEN_NUM - VID NCO Denominator-over-Numerator
 ***************************************************************************/
/* OPU_TX_2 :: VID_NCO_DEN_NUM :: reserved0 [31:20] */
#define BCHP_OPU_TX_2_VID_NCO_DEN_NUM_reserved0_MASK               0xfff00000
#define BCHP_OPU_TX_2_VID_NCO_DEN_NUM_reserved0_SHIFT              20

/* OPU_TX_2 :: VID_NCO_DEN_NUM :: vid_nco_den_num [19:00] */
#define BCHP_OPU_TX_2_VID_NCO_DEN_NUM_vid_nco_den_num_MASK         0x000fffff
#define BCHP_OPU_TX_2_VID_NCO_DEN_NUM_vid_nco_den_num_SHIFT        0
#define BCHP_OPU_TX_2_VID_NCO_DEN_NUM_vid_nco_den_num_DEFAULT      0x000ccccd

/***************************************************************************
 *MIXER_FCW - Mixer Frequency Control Word Register
 ***************************************************************************/
/* OPU_TX_2 :: MIXER_FCW :: mixer_fcw [31:00] */
#define BCHP_OPU_TX_2_MIXER_FCW_mixer_fcw_MASK                     0xffffffff
#define BCHP_OPU_TX_2_MIXER_FCW_mixer_fcw_SHIFT                    0
#define BCHP_OPU_TX_2_MIXER_FCW_mixer_fcw_DEFAULT                  0x00000000

/***************************************************************************
 *MIXER_TONE_AMPL - Mixer Tone Output Amplitude Register
 ***************************************************************************/
/* OPU_TX_2 :: MIXER_TONE_AMPL :: spare_2 [31:31] */
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_spare_2_MASK                 0x80000000
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_spare_2_SHIFT                31
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_spare_2_DEFAULT              0x00000000

/* OPU_TX_2 :: MIXER_TONE_AMPL :: mixer_tone_ampl_i [30:16] */
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_mixer_tone_ampl_i_MASK       0x7fff0000
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_mixer_tone_ampl_i_SHIFT      16
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_mixer_tone_ampl_i_DEFAULT    0x00000000

/* OPU_TX_2 :: MIXER_TONE_AMPL :: spare_1 [15:15] */
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_spare_1_MASK                 0x00008000
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_spare_1_SHIFT                15
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_spare_1_DEFAULT              0x00000000

/* OPU_TX_2 :: MIXER_TONE_AMPL :: mixer_tone_ampl_q [14:00] */
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_mixer_tone_ampl_q_MASK       0x00007fff
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_mixer_tone_ampl_q_SHIFT      0
#define BCHP_OPU_TX_2_MIXER_TONE_AMPL_mixer_tone_ampl_q_DEFAULT    0x00000000

/***************************************************************************
 *XSINX_H12 - XSINX Filter Coefficient H24 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H12 :: reserved0 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H12_reserved0_MASK                     0xffff0000
#define BCHP_OPU_TX_2_XSINX_H12_reserved0_SHIFT                    16

/* OPU_TX_2 :: XSINX_H12 :: xsinx_h12 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H12_xsinx_h12_MASK                     0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H12_xsinx_h12_SHIFT                    0
#define BCHP_OPU_TX_2_XSINX_H12_xsinx_h12_DEFAULT                  0x00000000

/***************************************************************************
 *XSINX_H11_H10 - XSINX Filter Coefficient H11 and H10 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H11_H10 :: xsinx_h11 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H11_H10_xsinx_h11_MASK                 0xffff0000
#define BCHP_OPU_TX_2_XSINX_H11_H10_xsinx_h11_SHIFT                16
#define BCHP_OPU_TX_2_XSINX_H11_H10_xsinx_h11_DEFAULT              0x00000000

/* OPU_TX_2 :: XSINX_H11_H10 :: xsinx_h10 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H11_H10_xsinx_h10_MASK                 0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H11_H10_xsinx_h10_SHIFT                0
#define BCHP_OPU_TX_2_XSINX_H11_H10_xsinx_h10_DEFAULT              0x00000000

/***************************************************************************
 *XSINX_H9_H8 - XSINX Filter Coefficient H9 and H8 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H9_H8 :: xsinx_h9 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H9_H8_xsinx_h9_MASK                    0xffff0000
#define BCHP_OPU_TX_2_XSINX_H9_H8_xsinx_h9_SHIFT                   16
#define BCHP_OPU_TX_2_XSINX_H9_H8_xsinx_h9_DEFAULT                 0x00000000

/* OPU_TX_2 :: XSINX_H9_H8 :: xsinx_h8 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H9_H8_xsinx_h8_MASK                    0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H9_H8_xsinx_h8_SHIFT                   0
#define BCHP_OPU_TX_2_XSINX_H9_H8_xsinx_h8_DEFAULT                 0x00000000

/***************************************************************************
 *XSINX_H7_H6 - XSINX Filter Coefficient H7 and H6 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H7_H6 :: xsinx_h7 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H7_H6_xsinx_h7_MASK                    0xffff0000
#define BCHP_OPU_TX_2_XSINX_H7_H6_xsinx_h7_SHIFT                   16
#define BCHP_OPU_TX_2_XSINX_H7_H6_xsinx_h7_DEFAULT                 0x00000000

/* OPU_TX_2 :: XSINX_H7_H6 :: xsinx_h6 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H7_H6_xsinx_h6_MASK                    0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H7_H6_xsinx_h6_SHIFT                   0
#define BCHP_OPU_TX_2_XSINX_H7_H6_xsinx_h6_DEFAULT                 0x00000000

/***************************************************************************
 *XSINX_H5_H4 - XSINX Filter Coefficient H5 and H4 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H5_H4 :: xsinx_h5 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H5_H4_xsinx_h5_MASK                    0xffff0000
#define BCHP_OPU_TX_2_XSINX_H5_H4_xsinx_h5_SHIFT                   16
#define BCHP_OPU_TX_2_XSINX_H5_H4_xsinx_h5_DEFAULT                 0x00000000

/* OPU_TX_2 :: XSINX_H5_H4 :: xsinx_h4 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H5_H4_xsinx_h4_MASK                    0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H5_H4_xsinx_h4_SHIFT                   0
#define BCHP_OPU_TX_2_XSINX_H5_H4_xsinx_h4_DEFAULT                 0x00000000

/***************************************************************************
 *XSINX_H3_H2 - XSINX Filter Coefficient H3 and H2 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H3_H2 :: xsinx_h3 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H3_H2_xsinx_h3_MASK                    0xffff0000
#define BCHP_OPU_TX_2_XSINX_H3_H2_xsinx_h3_SHIFT                   16
#define BCHP_OPU_TX_2_XSINX_H3_H2_xsinx_h3_DEFAULT                 0x00000000

/* OPU_TX_2 :: XSINX_H3_H2 :: xsinx_h2 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H3_H2_xsinx_h2_MASK                    0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H3_H2_xsinx_h2_SHIFT                   0
#define BCHP_OPU_TX_2_XSINX_H3_H2_xsinx_h2_DEFAULT                 0x00000000

/***************************************************************************
 *XSINX_H1_H0 - XSINX Filter Coefficient H1 and H0 Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_H1_H0 :: xsinx_h1 [31:16] */
#define BCHP_OPU_TX_2_XSINX_H1_H0_xsinx_h1_MASK                    0xffff0000
#define BCHP_OPU_TX_2_XSINX_H1_H0_xsinx_h1_SHIFT                   16
#define BCHP_OPU_TX_2_XSINX_H1_H0_xsinx_h1_DEFAULT                 0x00000000

/* OPU_TX_2 :: XSINX_H1_H0 :: xsinx_h0 [15:00] */
#define BCHP_OPU_TX_2_XSINX_H1_H0_xsinx_h0_MASK                    0x0000ffff
#define BCHP_OPU_TX_2_XSINX_H1_H0_xsinx_h0_SHIFT                   0
#define BCHP_OPU_TX_2_XSINX_H1_H0_xsinx_h0_DEFAULT                 0x00000000

/***************************************************************************
 *CTRL - Tx Test Logic Control  Register
 ***************************************************************************/
/* OPU_TX_2 :: CTRL :: reserved0 [31:24] */
#define BCHP_OPU_TX_2_CTRL_reserved0_MASK                          0xff000000
#define BCHP_OPU_TX_2_CTRL_reserved0_SHIFT                         24

/* OPU_TX_2 :: CTRL :: tx_spare [23:23] */
#define BCHP_OPU_TX_2_CTRL_tx_spare_MASK                           0x00800000
#define BCHP_OPU_TX_2_CTRL_tx_spare_SHIFT                          23
#define BCHP_OPU_TX_2_CTRL_tx_spare_DEFAULT                        0x00000000

/* OPU_TX_2 :: CTRL :: byp_vid_sel [22:22] */
#define BCHP_OPU_TX_2_CTRL_byp_vid_sel_MASK                        0x00400000
#define BCHP_OPU_TX_2_CTRL_byp_vid_sel_SHIFT                       22
#define BCHP_OPU_TX_2_CTRL_byp_vid_sel_DEFAULT                     0x00000001

/* OPU_TX_2 :: CTRL :: tx_dmx_ch_sel [21:20] */
#define BCHP_OPU_TX_2_CTRL_tx_dmx_ch_sel_MASK                      0x00300000
#define BCHP_OPU_TX_2_CTRL_tx_dmx_ch_sel_SHIFT                     20
#define BCHP_OPU_TX_2_CTRL_tx_dmx_ch_sel_DEFAULT                   0x00000000

/* OPU_TX_2 :: CTRL :: tx_tp_ln_sel [19:16] */
#define BCHP_OPU_TX_2_CTRL_tx_tp_ln_sel_MASK                       0x000f0000
#define BCHP_OPU_TX_2_CTRL_tx_tp_ln_sel_SHIFT                      16
#define BCHP_OPU_TX_2_CTRL_tx_tp_ln_sel_DEFAULT                    0x00000000

/* OPU_TX_2 :: CTRL :: tx_tp_sel [15:15] */
#define BCHP_OPU_TX_2_CTRL_tx_tp_sel_MASK                          0x00008000
#define BCHP_OPU_TX_2_CTRL_tx_tp_sel_SHIFT                         15
#define BCHP_OPU_TX_2_CTRL_tx_tp_sel_DEFAULT                       0x00000000

/* OPU_TX_2 :: CTRL :: mxr_alt_sel [14:14] */
#define BCHP_OPU_TX_2_CTRL_mxr_alt_sel_MASK                        0x00004000
#define BCHP_OPU_TX_2_CTRL_mxr_alt_sel_SHIFT                       14
#define BCHP_OPU_TX_2_CTRL_mxr_alt_sel_DEFAULT                     0x00000000

/* OPU_TX_2 :: CTRL :: mixer_spec_inv [13:13] */
#define BCHP_OPU_TX_2_CTRL_mixer_spec_inv_MASK                     0x00002000
#define BCHP_OPU_TX_2_CTRL_mixer_spec_inv_SHIFT                    13
#define BCHP_OPU_TX_2_CTRL_mixer_spec_inv_DEFAULT                  0x00000000

/* OPU_TX_2 :: CTRL :: fifo_test_en [12:12] */
#define BCHP_OPU_TX_2_CTRL_fifo_test_en_MASK                       0x00001000
#define BCHP_OPU_TX_2_CTRL_fifo_test_en_SHIFT                      12
#define BCHP_OPU_TX_2_CTRL_fifo_test_en_DEFAULT                    0x00000000

/* OPU_TX_2 :: CTRL :: tx_clip_cnt_ln_sel [11:08] */
#define BCHP_OPU_TX_2_CTRL_tx_clip_cnt_ln_sel_MASK                 0x00000f00
#define BCHP_OPU_TX_2_CTRL_tx_clip_cnt_ln_sel_SHIFT                8
#define BCHP_OPU_TX_2_CTRL_tx_clip_cnt_ln_sel_DEFAULT              0x00000000

/* OPU_TX_2 :: CTRL :: mixer_tone_out_sel [07:07] */
#define BCHP_OPU_TX_2_CTRL_mixer_tone_out_sel_MASK                 0x00000080
#define BCHP_OPU_TX_2_CTRL_mixer_tone_out_sel_SHIFT                7
#define BCHP_OPU_TX_2_CTRL_mixer_tone_out_sel_DEFAULT              0x00000000

/* OPU_TX_2 :: CTRL :: byp_xsinx_filt_sel [06:06] */
#define BCHP_OPU_TX_2_CTRL_byp_xsinx_filt_sel_MASK                 0x00000040
#define BCHP_OPU_TX_2_CTRL_byp_xsinx_filt_sel_SHIFT                6
#define BCHP_OPU_TX_2_CTRL_byp_xsinx_filt_sel_DEFAULT              0x00000000

/* OPU_TX_2 :: CTRL :: xsinx_clip_cnt_clear [05:05] */
#define BCHP_OPU_TX_2_CTRL_xsinx_clip_cnt_clear_MASK               0x00000020
#define BCHP_OPU_TX_2_CTRL_xsinx_clip_cnt_clear_SHIFT              5
#define BCHP_OPU_TX_2_CTRL_xsinx_clip_cnt_clear_DEFAULT            0x00000000

/* OPU_TX_2 :: CTRL :: mxr_clip_cnt_clear [04:04] */
#define BCHP_OPU_TX_2_CTRL_mxr_clip_cnt_clear_MASK                 0x00000010
#define BCHP_OPU_TX_2_CTRL_mxr_clip_cnt_clear_SHIFT                4
#define BCHP_OPU_TX_2_CTRL_mxr_clip_cnt_clear_DEFAULT              0x00000000

/* OPU_TX_2 :: CTRL :: vid_clip_cnt_clear [03:03] */
#define BCHP_OPU_TX_2_CTRL_vid_clip_cnt_clear_MASK                 0x00000008
#define BCHP_OPU_TX_2_CTRL_vid_clip_cnt_clear_SHIFT                3
#define BCHP_OPU_TX_2_CTRL_vid_clip_cnt_clear_DEFAULT              0x00000000

/* OPU_TX_2 :: CTRL :: tx_test_mux_sel [02:01] */
#define BCHP_OPU_TX_2_CTRL_tx_test_mux_sel_MASK                    0x00000006
#define BCHP_OPU_TX_2_CTRL_tx_test_mux_sel_SHIFT                   1
#define BCHP_OPU_TX_2_CTRL_tx_test_mux_sel_DEFAULT                 0x00000000

/* OPU_TX_2 :: CTRL :: tx_test_pn_en [00:00] */
#define BCHP_OPU_TX_2_CTRL_tx_test_pn_en_MASK                      0x00000001
#define BCHP_OPU_TX_2_CTRL_tx_test_pn_en_SHIFT                     0
#define BCHP_OPU_TX_2_CTRL_tx_test_pn_en_DEFAULT                   0x00000000

/***************************************************************************
 *FIFO_TEST_STATUS - FIFO Self Test Status Register
 ***************************************************************************/
/* OPU_TX_2 :: FIFO_TEST_STATUS :: reserved0 [31:02] */
#define BCHP_OPU_TX_2_FIFO_TEST_STATUS_reserved0_MASK              0xfffffffc
#define BCHP_OPU_TX_2_FIFO_TEST_STATUS_reserved0_SHIFT             2

/* OPU_TX_2 :: FIFO_TEST_STATUS :: fifo_test_status [01:00] */
#define BCHP_OPU_TX_2_FIFO_TEST_STATUS_fifo_test_status_MASK       0x00000003
#define BCHP_OPU_TX_2_FIFO_TEST_STATUS_fifo_test_status_SHIFT      0
#define BCHP_OPU_TX_2_FIFO_TEST_STATUS_fifo_test_status_DEFAULT    0x00000000

/***************************************************************************
 *VID_CLIP_CNT_THR - VID Clip Counter Threshold Register
 ***************************************************************************/
/* OPU_TX_2 :: VID_CLIP_CNT_THR :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_reserved0_MASK              0xc0000000
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_reserved0_SHIFT             30

/* OPU_TX_2 :: VID_CLIP_CNT_THR :: vid_i_clip_cnt_thr [29:16] */
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_vid_i_clip_cnt_thr_MASK     0x3fff0000
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_vid_i_clip_cnt_thr_SHIFT    16
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_vid_i_clip_cnt_thr_DEFAULT  0x00000000

/* OPU_TX_2 :: VID_CLIP_CNT_THR :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_reserved1_MASK              0x0000c000
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_reserved1_SHIFT             14

/* OPU_TX_2 :: VID_CLIP_CNT_THR :: vid_q_clip_cnt_thr [13:00] */
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_vid_q_clip_cnt_thr_MASK     0x00003fff
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_vid_q_clip_cnt_thr_SHIFT    0
#define BCHP_OPU_TX_2_VID_CLIP_CNT_THR_vid_q_clip_cnt_thr_DEFAULT  0x00000000

/***************************************************************************
 *MXR_XSINX_CLIP_CNT_THR - Mixer and Sinx/x Filter Clip Counter Threshold Register
 ***************************************************************************/
/* OPU_TX_2 :: MXR_XSINX_CLIP_CNT_THR :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_reserved0_MASK        0xc0000000
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_reserved0_SHIFT       30

/* OPU_TX_2 :: MXR_XSINX_CLIP_CNT_THR :: mxr_clip_cnt_thr [29:16] */
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_mxr_clip_cnt_thr_MASK 0x3fff0000
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_mxr_clip_cnt_thr_SHIFT 16
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_mxr_clip_cnt_thr_DEFAULT 0x00000000

/* OPU_TX_2 :: MXR_XSINX_CLIP_CNT_THR :: reserved1 [15:13] */
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_reserved1_MASK        0x0000e000
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_reserved1_SHIFT       13

/* OPU_TX_2 :: MXR_XSINX_CLIP_CNT_THR :: xsinx_clip_cnt_thr [12:00] */
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_xsinx_clip_cnt_thr_MASK 0x00001fff
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_xsinx_clip_cnt_thr_SHIFT 0
#define BCHP_OPU_TX_2_MXR_XSINX_CLIP_CNT_THR_xsinx_clip_cnt_thr_DEFAULT 0x00000000

/***************************************************************************
 *VID_I_CLIP_CNT - VID I Clip Count Register
 ***************************************************************************/
/* OPU_TX_2 :: VID_I_CLIP_CNT :: vid_i_clip_cnt [31:00] */
#define BCHP_OPU_TX_2_VID_I_CLIP_CNT_vid_i_clip_cnt_MASK           0xffffffff
#define BCHP_OPU_TX_2_VID_I_CLIP_CNT_vid_i_clip_cnt_SHIFT          0

/***************************************************************************
 *VID_Q_CLIP_CNT - VID Q Clip Count Register
 ***************************************************************************/
/* OPU_TX_2 :: VID_Q_CLIP_CNT :: vid_q_clip_cnt [31:00] */
#define BCHP_OPU_TX_2_VID_Q_CLIP_CNT_vid_q_clip_cnt_MASK           0xffffffff
#define BCHP_OPU_TX_2_VID_Q_CLIP_CNT_vid_q_clip_cnt_SHIFT          0

/***************************************************************************
 *MXR_CLIP_CNT - Mixer Clip Count Register
 ***************************************************************************/
/* OPU_TX_2 :: MXR_CLIP_CNT :: mixer_clip_cnt [31:00] */
#define BCHP_OPU_TX_2_MXR_CLIP_CNT_mixer_clip_cnt_MASK             0xffffffff
#define BCHP_OPU_TX_2_MXR_CLIP_CNT_mixer_clip_cnt_SHIFT            0

/***************************************************************************
 *XSINX_CLIP_CNT - Sinx/x Filter Clip Count Register
 ***************************************************************************/
/* OPU_TX_2 :: XSINX_CLIP_CNT :: xsinx_clip_cnt [31:00] */
#define BCHP_OPU_TX_2_XSINX_CLIP_CNT_xsinx_clip_cnt_MASK           0xffffffff
#define BCHP_OPU_TX_2_XSINX_CLIP_CNT_xsinx_clip_cnt_SHIFT          0

/***************************************************************************
 *DAC_TEST_LN15_LN14 - Tx DAC Test DC Value Ln15 and Ln14 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN15_LN14 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_reserved0_MASK            0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_reserved0_SHIFT           30

/* OPU_TX_2 :: DAC_TEST_LN15_LN14 :: tx_dac_test_ln15 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_tx_dac_test_ln15_MASK     0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_tx_dac_test_ln15_SHIFT    16
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_tx_dac_test_ln15_DEFAULT  0x00000000

/* OPU_TX_2 :: DAC_TEST_LN15_LN14 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_reserved1_MASK            0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_reserved1_SHIFT           14

/* OPU_TX_2 :: DAC_TEST_LN15_LN14 :: tx_dac_test_ln14 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_tx_dac_test_ln14_MASK     0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_tx_dac_test_ln14_SHIFT    0
#define BCHP_OPU_TX_2_DAC_TEST_LN15_LN14_tx_dac_test_ln14_DEFAULT  0x00000000

/***************************************************************************
 *DAC_TEST_LN13_LN12 - Tx DAC Test DC Value Ln13 and Ln12 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN13_LN12 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_reserved0_MASK            0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_reserved0_SHIFT           30

/* OPU_TX_2 :: DAC_TEST_LN13_LN12 :: tx_dac_test_ln13 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_tx_dac_test_ln13_MASK     0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_tx_dac_test_ln13_SHIFT    16
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_tx_dac_test_ln13_DEFAULT  0x00000000

/* OPU_TX_2 :: DAC_TEST_LN13_LN12 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_reserved1_MASK            0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_reserved1_SHIFT           14

/* OPU_TX_2 :: DAC_TEST_LN13_LN12 :: tx_dac_test_ln12 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_tx_dac_test_ln12_MASK     0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_tx_dac_test_ln12_SHIFT    0
#define BCHP_OPU_TX_2_DAC_TEST_LN13_LN12_tx_dac_test_ln12_DEFAULT  0x00000000

/***************************************************************************
 *DAC_TEST_LN11_LN10 - Tx DAC Test DC Value Ln11 and Ln10 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN11_LN10 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_reserved0_MASK            0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_reserved0_SHIFT           30

/* OPU_TX_2 :: DAC_TEST_LN11_LN10 :: tx_dac_test_ln11 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_tx_dac_test_ln11_MASK     0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_tx_dac_test_ln11_SHIFT    16
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_tx_dac_test_ln11_DEFAULT  0x00000000

/* OPU_TX_2 :: DAC_TEST_LN11_LN10 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_reserved1_MASK            0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_reserved1_SHIFT           14

/* OPU_TX_2 :: DAC_TEST_LN11_LN10 :: tx_dac_test_ln10 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_tx_dac_test_ln10_MASK     0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_tx_dac_test_ln10_SHIFT    0
#define BCHP_OPU_TX_2_DAC_TEST_LN11_LN10_tx_dac_test_ln10_DEFAULT  0x00000000

/***************************************************************************
 *DAC_TEST_LN9_LN8 - Tx DAC Test DC Value Ln9 and Ln8 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN9_LN8 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_reserved0_MASK              0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_reserved0_SHIFT             30

/* OPU_TX_2 :: DAC_TEST_LN9_LN8 :: tx_dac_test_ln9 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_tx_dac_test_ln9_MASK        0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_tx_dac_test_ln9_SHIFT       16
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_tx_dac_test_ln9_DEFAULT     0x00000000

/* OPU_TX_2 :: DAC_TEST_LN9_LN8 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_reserved1_MASK              0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_reserved1_SHIFT             14

/* OPU_TX_2 :: DAC_TEST_LN9_LN8 :: tx_dac_test_ln8 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_tx_dac_test_ln8_MASK        0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_tx_dac_test_ln8_SHIFT       0
#define BCHP_OPU_TX_2_DAC_TEST_LN9_LN8_tx_dac_test_ln8_DEFAULT     0x00000000

/***************************************************************************
 *DAC_TEST_LN7_LN6 - Tx DAC Test DC Value Ln7 and Ln6 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN7_LN6 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_reserved0_MASK              0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_reserved0_SHIFT             30

/* OPU_TX_2 :: DAC_TEST_LN7_LN6 :: tx_dac_test_ln7 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_tx_dac_test_ln7_MASK        0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_tx_dac_test_ln7_SHIFT       16
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_tx_dac_test_ln7_DEFAULT     0x00000000

/* OPU_TX_2 :: DAC_TEST_LN7_LN6 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_reserved1_MASK              0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_reserved1_SHIFT             14

/* OPU_TX_2 :: DAC_TEST_LN7_LN6 :: tx_dac_test_ln6 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_tx_dac_test_ln6_MASK        0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_tx_dac_test_ln6_SHIFT       0
#define BCHP_OPU_TX_2_DAC_TEST_LN7_LN6_tx_dac_test_ln6_DEFAULT     0x00000000

/***************************************************************************
 *DAC_TEST_LN5_LN4 - Tx DAC Test DC Value Ln5 and Ln4 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN5_LN4 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_reserved0_MASK              0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_reserved0_SHIFT             30

/* OPU_TX_2 :: DAC_TEST_LN5_LN4 :: tx_dac_test_ln5 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_tx_dac_test_ln5_MASK        0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_tx_dac_test_ln5_SHIFT       16
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_tx_dac_test_ln5_DEFAULT     0x00000000

/* OPU_TX_2 :: DAC_TEST_LN5_LN4 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_reserved1_MASK              0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_reserved1_SHIFT             14

/* OPU_TX_2 :: DAC_TEST_LN5_LN4 :: tx_dac_test_ln4 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_tx_dac_test_ln4_MASK        0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_tx_dac_test_ln4_SHIFT       0
#define BCHP_OPU_TX_2_DAC_TEST_LN5_LN4_tx_dac_test_ln4_DEFAULT     0x00000000

/***************************************************************************
 *DAC_TEST_LN3_LN2 - Tx DAC Test DC Value Ln3 and Ln2 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN3_LN2 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_reserved0_MASK              0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_reserved0_SHIFT             30

/* OPU_TX_2 :: DAC_TEST_LN3_LN2 :: tx_dac_test_ln3 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_tx_dac_test_ln3_MASK        0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_tx_dac_test_ln3_SHIFT       16
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_tx_dac_test_ln3_DEFAULT     0x00000000

/* OPU_TX_2 :: DAC_TEST_LN3_LN2 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_reserved1_MASK              0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_reserved1_SHIFT             14

/* OPU_TX_2 :: DAC_TEST_LN3_LN2 :: tx_dac_test_ln2 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_tx_dac_test_ln2_MASK        0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_tx_dac_test_ln2_SHIFT       0
#define BCHP_OPU_TX_2_DAC_TEST_LN3_LN2_tx_dac_test_ln2_DEFAULT     0x00000000

/***************************************************************************
 *DAC_TEST_LN1_LN0 - Tx DAC Test DC Value Ln1 and Ln0 Register
 ***************************************************************************/
/* OPU_TX_2 :: DAC_TEST_LN1_LN0 :: reserved0 [31:30] */
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_reserved0_MASK              0xc0000000
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_reserved0_SHIFT             30

/* OPU_TX_2 :: DAC_TEST_LN1_LN0 :: tx_dac_test_ln1 [29:16] */
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_tx_dac_test_ln1_MASK        0x3fff0000
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_tx_dac_test_ln1_SHIFT       16
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_tx_dac_test_ln1_DEFAULT     0x00000000

/* OPU_TX_2 :: DAC_TEST_LN1_LN0 :: reserved1 [15:14] */
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_reserved1_MASK              0x0000c000
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_reserved1_SHIFT             14

/* OPU_TX_2 :: DAC_TEST_LN1_LN0 :: tx_dac_test_ln0 [13:00] */
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_tx_dac_test_ln0_MASK        0x00003fff
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_tx_dac_test_ln0_SHIFT       0
#define BCHP_OPU_TX_2_DAC_TEST_LN1_LN0_tx_dac_test_ln0_DEFAULT     0x00000000

/***************************************************************************
 *FIFO_UDFL_STATUS - FIFO Underflow Status Register
 ***************************************************************************/
/* OPU_TX_2 :: FIFO_UDFL_STATUS :: reserved0 [31:01] */
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_reserved0_MASK              0xfffffffe
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_reserved0_SHIFT             1

/* OPU_TX_2 :: FIFO_UDFL_STATUS :: fifo_udfl_status [00:00] */
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_fifo_udfl_status_MASK       0x00000001
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_fifo_udfl_status_SHIFT      0
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_fifo_udfl_status_DEFAULT    0x00000000

/***************************************************************************
 *FIFO_UDFL_STATUS_CLR - FIFO Underflow Status Clear Register
 ***************************************************************************/
/* OPU_TX_2 :: FIFO_UDFL_STATUS_CLR :: reserved0 [31:01] */
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_CLR_reserved0_MASK          0xfffffffe
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_CLR_reserved0_SHIFT         1

/* OPU_TX_2 :: FIFO_UDFL_STATUS_CLR :: fifo_udfl_clr [00:00] */
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_CLR_fifo_udfl_clr_MASK      0x00000001
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_CLR_fifo_udfl_clr_SHIFT     0
#define BCHP_OPU_TX_2_FIFO_UDFL_STATUS_CLR_fifo_udfl_clr_DEFAULT   0x00000000

/***************************************************************************
 *SCRATCH1 - Tx Sratch Register 1
 ***************************************************************************/
/* OPU_TX_2 :: SCRATCH1 :: tx_scratch1 [31:00] */
#define BCHP_OPU_TX_2_SCRATCH1_tx_scratch1_MASK                    0xffffffff
#define BCHP_OPU_TX_2_SCRATCH1_tx_scratch1_SHIFT                   0
#define BCHP_OPU_TX_2_SCRATCH1_tx_scratch1_DEFAULT                 0x00000000

/***************************************************************************
 *SCRATCH2 - Tx Sratch Register 2
 ***************************************************************************/
/* OPU_TX_2 :: SCRATCH2 :: tx_scratch2 [31:00] */
#define BCHP_OPU_TX_2_SCRATCH2_tx_scratch2_MASK                    0xffffffff
#define BCHP_OPU_TX_2_SCRATCH2_tx_scratch2_SHIFT                   0
#define BCHP_OPU_TX_2_SCRATCH2_tx_scratch2_DEFAULT                 0x00000000

#endif /* #ifndef BCHP_OPU_TX_2_H__ */

/* End of File */
