 -- Copyright (C) 1991-2010 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (1.2V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --					Bank 1:		3.3V
 --					Bank 2:		3.3V
 --					Bank 3:		3.3V
 --					Bank 4:		3.3V
 --					Bank 5:		3.3V
 --					Bank 6:		3.3V
 --					Bank 7:		3.3V
 --					Bank 8:		3.3V
 --					Bank 9:		3.3V
 --					Bank 10:	3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --					It can also be used to report unused dedicated pins. The connection
 --					on the board for unused dedicated pins depends on whether this will
 --					be used in a future design. One example is device migration. When
 --					using device migration, refer to the device pin-tables. If it is a
 --					GND pin in the pin table or if it will not be used in a future design
 --					for another purpose the it MUST be connected to GND. If it is an unused
 --					dedicated pin, then it can be connected to a valid signal on the board
 --					(low, high, or toggling) if that signal is required for a different
 --					revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --					This pin should be connected to GND. It may also be connected  to a
 --					valid signal  on the board  (low, high, or toggling)  if that signal
 --					is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin.   For transceiver I/O banks, connect each pin marked GND*
 --           	    either individually through a 10k Ohm resistor to GND or tie all pins
 --           	    together and connect through a single 10k Ohm resistor to GND.
 --           	    For non-transceiver I/O banks, connect each pin marked GND* directly to GND
 --           	    or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
CHIP  "cursach"  ASSIGNED TO AN: EP2S15F484C3

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
GND                          : A1        : gnd    :                   :         :           :                
TEMPDIODEp                   : A2        :        :                   :         :           :                
VCCIO4                       : A3        : power  :                   : 3.3V    : 4         :                
MSEL3                        : A4        :        :                   :         : 4         :                
reg7[3]                      : A5        : output : 3.3-V LVTTL       :         : 4         : N              
OP2[10]                      : A6        : output : 3.3-V LVTTL       :         : 4         : N              
reg7[13]                     : A7        : output : 3.3-V LVTTL       :         : 4         : N              
addr1[9]                     : A8        : output : 3.3-V LVTTL       :         : 4         : N              
GND                          : A9        : gnd    :                   :         :           :                
reg3[0]                      : A10       : output : 3.3-V LVTTL       :         : 9         : N              
VCCIO4                       : A11       : power  :                   : 3.3V    : 4         :                
VCCIO3                       : A12       : power  :                   : 3.3V    : 3         :                
addr[9]                      : A13       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : A14       : gnd    :                   :         :           :                
reg8[10]                     : A15       : output : 3.3-V LVTTL       :         : 3         : N              
reg1[13]                     : A16       : output : 3.3-V LVTTL       :         : 3         : N              
reg2[6]                      : A17       : output : 3.3-V LVTTL       :         : 3         : N              
reg3[10]                     : A18       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : A19       :        :                   :         : 3         :                
VCCIO3                       : A20       : power  :                   : 3.3V    : 3         :                
nCE                          : A21       :        :                   :         : 3         :                
GND                          : A22       : gnd    :                   :         :           :                
VCCIO6                       : AA1       : power  :                   : 3.3V    : 6         :                
GND                          : AA2       : gnd    :                   :         :           :                
nCEO                         : AA3       :        :                   :         : 7         :                
GND*                         : AA4       :        :                   :         : 7         :                
reg1[12]                     : AA5       : output : 3.3-V LVTTL       :         : 7         : N              
cpu_out[6]                   : AA6       : output : 3.3-V LVTTL       :         : 7         : N              
cpu_out[12]                  : AA7       : output : 3.3-V LVTTL       :         : 7         : N              
reg10[4]                     : AA8       : output : 3.3-V LVTTL       :         : 7         : N              
reg2[14]                     : AA9       : output : 3.3-V LVTTL       :         : 10        : N              
readR1[3]                    : AA10      : output : 3.3-V LVTTL       :         : 10        : N              
instr[6]                     : AA11      : output : 3.3-V LVTTL       :         : 7         : N              
mem_out[11]                  : AA12      : output : 3.3-V LVTTL       :         : 8         : N              
OP2[12]                      : AA13      : output : 3.3-V LVTTL       :         : 8         : N              
VREFB8                       : AA14      : power  :                   :         : 8         :                
reg8[5]                      : AA15      : output : 3.3-V LVTTL       :         : 8         : N              
readR1[1]                    : AA16      : output : 3.3-V LVTTL       :         : 8         : N              
addr1[12]                    : AA17      : output : 3.3-V LVTTL       :         : 8         : N              
cpu_out[13]                  : AA18      : output : 3.3-V LVTTL       :         : 8         : N              
TCK                          : AA19      : input  :                   :         : 8         :                
TMS                          : AA20      : input  :                   :         : 8         :                
GND                          : AA21      : gnd    :                   :         :           :                
VCCIO1                       : AA22      : power  :                   : 3.3V    : 1         :                
GND                          : AB1       : gnd    :                   :         :           :                
nIO_PULLUP                   : AB2       :        :                   :         : 7         :                
VCCIO7                       : AB3       : power  :                   : 3.3V    : 7         :                
GND                          : AB4       : gnd    :                   :         :           :                
cpu_out[0]                   : AB5       : output : 3.3-V LVTTL       :         : 7         : N              
OP2[2]                       : AB6       : output : 3.3-V LVTTL       :         : 7         : N              
addr1[8]                     : AB7       : output : 3.3-V LVTTL       :         : 7         : N              
reg8[1]                      : AB8       : output : 3.3-V LVTTL       :         : 7         : N              
GND                          : AB9       : gnd    :                   :         :           :                
reg2[3]                      : AB10      : output : 3.3-V LVTTL       :         : 10        : N              
VCCIO7                       : AB11      : power  :                   : 3.3V    : 7         :                
VCCIO8                       : AB12      : power  :                   : 3.3V    : 8         :                
addr1[0]                     : AB13      : output : 3.3-V LVTTL       :         : 8         : N              
GND                          : AB14      : gnd    :                   :         :           :                
cpu_out[10]                  : AB15      : output : 3.3-V LVTTL       :         : 8         : N              
reg6[2]                      : AB16      : output : 3.3-V LVTTL       :         : 8         : N              
reg6[10]                     : AB17      : output : 3.3-V LVTTL       :         : 8         : N              
reg8[8]                      : AB18      : output : 3.3-V LVTTL       :         : 8         : N              
TRST                         : AB19      : input  :                   :         : 8         :                
VCCIO8                       : AB20      : power  :                   : 3.3V    : 8         :                
TDI                          : AB21      : input  :                   :         : 8         :                
GND                          : AB22      : gnd    :                   :         :           :                
VCCIO5                       : B1        : power  :                   : 3.3V    : 5         :                
GND                          : B2        : gnd    :                   :         :           :                
TDO                          : B3        : output :                   :         : 4         :                
MSEL2                        : B4        :        :                   :         : 4         :                
OP2[14]                      : B5        : output : 3.3-V LVTTL       :         : 4         : N              
reg5[11]                     : B6        : output : 3.3-V LVTTL       :         : 4         : N              
reg5[7]                      : B7        : output : 3.3-V LVTTL       :         : 4         : N              
reg3[5]                      : B8        : output : 3.3-V LVTTL       :         : 4         : N              
reg10[3]                     : B9        : output : 3.3-V LVTTL       :         : 9         : N              
reg4[10]                     : B10       : output : 3.3-V LVTTL       :         : 9         : N              
addr1[10]                    : B11       : output : 3.3-V LVTTL       :         : 4         : N              
reg5[4]                      : B12       : output : 3.3-V LVTTL       :         : 4         : N              
reg2[9]                      : B13       : output : 3.3-V LVTTL       :         : 3         : N              
VREFB3                       : B14       : power  :                   :         : 3         :                
reg1[11]                     : B15       : output : 3.3-V LVTTL       :         : 3         : N              
reg4[4]                      : B16       : output : 3.3-V LVTTL       :         : 3         : N              
reg3[8]                      : B17       : output : 3.3-V LVTTL       :         : 3         : N              
reg4[14]                     : B18       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : B19       :        :                   :         : 3         :                
nSTATUS                      : B20       :        :                   :         : 3         :                
GND                          : B21       : gnd    :                   :         :           :                
VCCIO2                       : B22       : power  :                   : 3.3V    : 2         :                
GND*                         : C1        :        :                   :         : 5         :                
GND*                         : C2        :        :                   :         : 5         :                
TEMPDIODEn                   : C3        :        :                   :         :           :                
reg4[9]                      : C4        : output : 3.3-V LVTTL       :         : 4         : N              
reg8[7]                      : C5        : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : C6        :        :                   :         : 4         :                
reg3[11]                     : C7        : output : 3.3-V LVTTL       :         : 4         : N              
reg3[13]                     : C8        : output : 3.3-V LVTTL       :         : 4         : N              
instr[3]                     : C9        : output : 3.3-V LVTTL       :         : 9         : N              
cpu_out[1]                   : C10       : output : 3.3-V LVTTL       :         : 9         : N              
reg2[2]                      : C11       : output : 3.3-V LVTTL       :         : 4         : N              
OP2[7]                       : C12       : output : 3.3-V LVTTL       :         : 4         : N              
write                        : C13       : output : 3.3-V LVTTL       :         : 3         : N              
reg9[1]                      : C14       : output : 3.3-V LVTTL       :         : 3         : N              
reg10[1]                     : C15       : output : 3.3-V LVTTL       :         : 3         : N              
reg1[2]                      : C16       : output : 3.3-V LVTTL       :         : 3         : N              
reg3[3]                      : C17       : output : 3.3-V LVTTL       :         : 3         : N              
reg7[14]                     : C18       : output : 3.3-V LVTTL       :         : 3         : N              
reg6[13]                     : C19       : output : 3.3-V LVTTL       :         : 3         : N              
CONF_DONE                    : C20       :        :                   :         : 3         :                
addr[2]                      : C21       : output : 3.3-V LVTTL       :         : 2         : N              
reg7[9]                      : C22       : output : 3.3-V LVTTL       :         : 2         : N              
reg4[12]                     : D1        : output : 3.3-V LVTTL       :         : 5         : N              
GND*                         : D2        :        :                   :         : 5         :                
reg8[0]                      : D3        : output : 3.3-V LVTTL       :         : 4         : N              
MSEL1                        : D4        :        :                   :         : 4         :                
instr[0]                     : D5        : output : 3.3-V LVTTL       :         : 4         : N              
OP1[0]                       : D6        : output : 3.3-V LVTTL       :         : 4         : N              
VREFB4                       : D7        : power  :                   :         : 4         :                
GND*                         : D8        :        :                   :         : 4         :                
VREFB4                       : D9        : power  :                   :         : 4         :                
mem_out[14]                  : D10       : output : 3.3-V LVTTL       :         : 9         : N              
reg8[3]                      : D11       : output : 3.3-V LVTTL       :         : 3         : N              
reg2[13]                     : D12       : output : 3.3-V LVTTL       :         : 3         : N              
reg2[12]                     : D13       : output : 3.3-V LVTTL       :         : 3         : N              
reg1[6]                      : D14       : output : 3.3-V LVTTL       :         : 3         : N              
cpu_out[9]                   : D15       : output : 3.3-V LVTTL       :         : 3         : N              
VREFB3                       : D16       : power  :                   :         : 3         :                
GND*                         : D17       :        :                   :         : 3         :                
GND*                         : D18       :        :                   :         : 3         :                
DCLK                         : D19       :        :                   :         : 3         :                
GND*                         : D20       :        :                   :         : 3         :                
GND*                         : D21       :        :                   :         : 2         :                
addr[13]                     : D22       : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : E1        :        :                   :         : 5         :                
GND*                         : E2        :        :                   :         : 5         :                
GND*                         : E3        :        :                   :         : 5         :                
GND*                         : E4        :        :                   :         : 5         :                
MSEL0                        : E5        :        :                   :         : 4         :                
reg9[9]                      : E6        : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : E7        :        :                   :         : 4         :                
GND*                         : E8        :        :                   :         : 4         :                
GND*                         : E9        :        :                   :         : 4         :                
reg6[0]                      : E10       : output : 3.3-V LVTTL       :         : 4         : N              
instr[2]                     : E11       : output : 3.3-V LVTTL       :         : 3         : N              
reg3[2]                      : E12       : output : 3.3-V LVTTL       :         : 3         : N              
~DATA0~ / RESERVED_INPUT     : E13       : input  : 3.3-V LVTTL       :         : 3         : N              
readR2[3]                    : E14       : output : 3.3-V LVTTL       :         : 3         : N              
instr[4]                     : E15       : output : 3.3-V LVTTL       :         : 3         : N              
OP1[11]                      : E16       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : E17       :        :                   :         : 3         :                
GND*                         : E18       :        :                   :         : 3         :                
GND*                         : E19       :        :                   :         : 2         :                
GND*                         : E20       :        :                   :         : 2         :                
reg9[13]                     : E21       : output : 3.3-V LVTTL       :         : 2         : N              
reg8[9]                      : E22       : output : 3.3-V LVTTL       :         : 2         : N              
reg9[5]                      : F1        : output : 3.3-V LVTTL       :         : 5         : N              
reg8[4]                      : F2        : output : 3.3-V LVTTL       :         : 5         : N              
VREFB5                       : F3        : power  :                   :         : 5         :                
OP2[6]                       : F4        : output : 3.3-V LVTTL       :         : 5         : N              
reg2[0]                      : F5        : output : 3.3-V LVTTL       :         : 5         : N              
GND*                         : F6        :        :                   :         : 4         :                
GND*                         : F7        :        :                   :         : 4         :                
reg10[0]                     : F8        : output : 3.3-V LVTTL       :         : 4         : N              
OP1[3]                       : F9        : output : 3.3-V LVTTL       :         : 4         : N              
GNDA_PLL5                    : F10       : gnd    :                   :         :           :                
GNDA_PLL5                    : F11       : gnd    :                   :         :           :                
VCCA_PLL5                    : F12       : power  :                   : 1.2V    :           :                
mem_out[8]                   : F13       : output : 3.3-V LVTTL       :         : 3         : N              
OP1[9]                       : F14       : output : 3.3-V LVTTL       :         : 3         : N              
cpu_out[7]                   : F15       : output : 3.3-V LVTTL       :         : 3         : N              
reg9[7]                      : F16       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : F17       :        :                   :         : 3         :                
VREFB2                       : F18       : power  :                   :         : 2         :                
GND*                         : F19       :        :                   :         : 2         :                
reg5[12]                     : F20       : output : 3.3-V LVTTL       :         : 2         : N              
reg7[12]                     : F21       : output : 3.3-V LVTTL       :         : 2         : N              
reg7[2]                      : F22       : output : 3.3-V LVTTL       :         : 2         : N              
instr[5]                     : G1        : output : 3.3-V LVTTL       :         : 5         : N              
mem_out[12]                  : G2        : output : 3.3-V LVTTL       :         : 5         : N              
GND*                         : G3        :        :                   :         : 5         :                
reg10[7]                     : G4        : output : 3.3-V LVTTL       :         : 5         : N              
addr[3]                      : G5        : output : 3.3-V LVTTL       :         : 5         : N              
reg9[6]                      : G6        : output : 3.3-V LVTTL       :         : 5         : N              
GND*                         : G7        :        :                   :         : 4         :                
addr[4]                      : G8        : output : 3.3-V LVTTL       :         : 4         : N              
cpu_out[4]                   : G9        : output : 3.3-V LVTTL       :         : 4         : N              
VCC_PLL5_OUT                 : G10       : power  :                   : 3.3V    : 9         :                
VCCD_PLL5                    : G11       : power  :                   : 1.2V    :           :                
reg9[4]                      : G12       : output : 3.3-V LVTTL       :         : 3         : N              
reg9[14]                     : G13       : output : 3.3-V LVTTL       :         : 3         : N              
OP1[8]                       : G14       : output : 3.3-V LVTTL       :         : 3         : N              
readR2[0]                    : G15       : output : 3.3-V LVTTL       :         : 3         : N              
reg4[1]                      : G16       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : G17       :        :                   :         : 2         :                
GND*                         : G18       :        :                   :         : 2         :                
reg7[5]                      : G19       : output : 3.3-V LVTTL       :         : 2         : N              
mem_out[6]                   : G20       : output : 3.3-V LVTTL       :         : 2         : N              
reg10[13]                    : G21       : output : 3.3-V LVTTL       :         : 2         : N              
addr1[13]                    : G22       : output : 3.3-V LVTTL       :         : 2         : N              
reg4[7]                      : H1        : output : 3.3-V LVTTL       :         : 5         : N              
readR2[1]                    : H2        : output : 3.3-V LVTTL       :         : 5         : N              
OP2[0]                       : H3        : output : 3.3-V LVTTL       :         : 5         : N              
reg1[8]                      : H4        : output : 3.3-V LVTTL       :         : 5         : N              
reg5[14]                     : H5        : output : 3.3-V LVTTL       :         : 5         : N              
reg5[9]                      : H6        : output : 3.3-V LVTTL       :         : 5         : N              
GND*                         : H7        :        :                   :         : 4         :                
VCCINT                       : H8        : power  :                   : 1.2V    :           :                
OP2[9]                       : H9        : output : 3.3-V LVTTL       :         : 4         : N              
VCCPD4                       : H10       : power  :                   : 3.3V    : 4         :                
reg7[7]                      : H11       : output : 3.3-V LVTTL       :         : 3         : N              
reg7[10]                     : H12       : output : 3.3-V LVTTL       :         : 3         : N              
VCCPD3                       : H13       : power  :                   : 3.3V    : 3         :                
reg5[13]                     : H14       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : H15       : gnd    :                   :         :           :                
reg3[4]                      : H16       : output : 3.3-V LVTTL       :         : 3         : N              
reg10[8]                     : H17       : output : 3.3-V LVTTL       :         : 2         : N              
reg3[6]                      : H18       : output : 3.3-V LVTTL       :         : 2         : N              
addr1[6]                     : H19       : output : 3.3-V LVTTL       :         : 2         : N              
reg10[14]                    : H20       : output : 3.3-V LVTTL       :         : 2         : N              
cpu_out[14]                  : H21       : output : 3.3-V LVTTL       :         : 2         : N              
reg2[11]                     : H22       : output : 3.3-V LVTTL       :         : 2         : N              
GND                          : J1        : gnd    :                   :         :           :                
reg7[0]                      : J2        : output : 3.3-V LVTTL       :         : 5         : N              
mem_out[3]                   : J3        : output : 3.3-V LVTTL       :         : 5         : N              
VREFB5                       : J4        : power  :                   :         : 5         :                
addr[12]                     : J5        : output : 3.3-V LVTTL       :         : 5         : N              
reg1[3]                      : J6        : output : 3.3-V LVTTL       :         : 5         : N              
reg2[4]                      : J7        : output : 3.3-V LVTTL       :         : 5         : N              
OP1[12]                      : J8        : output : 3.3-V LVTTL       :         : 5         : N              
VCCINT                       : J9        : power  :                   : 1.2V    :           :                
GND                          : J10       : gnd    :                   :         :           :                
VCCINT                       : J11       : power  :                   : 1.2V    :           :                
GND                          : J12       : gnd    :                   :         :           :                
VCCINT                       : J13       : power  :                   : 1.2V    :           :                
GND                          : J14       : gnd    :                   :         :           :                
reg6[8]                      : J15       : output : 3.3-V LVTTL       :         : 3         : N              
reg8[2]                      : J16       : output : 3.3-V LVTTL       :         : 2         : N              
OP2[1]                       : J17       : output : 3.3-V LVTTL       :         : 2         : N              
reg7[6]                      : J18       : output : 3.3-V LVTTL       :         : 2         : N              
reg6[14]                     : J19       : output : 3.3-V LVTTL       :         : 2         : N              
reg8[12]                     : J20       : output : 3.3-V LVTTL       :         : 2         : N              
reg10[9]                     : J21       : output : 3.3-V LVTTL       :         : 2         : N              
GND                          : J22       : gnd    :                   :         :           :                
reg5[3]                      : K1        : output : 3.3-V LVTTL       :         : 5         : N              
mem_out[4]                   : K2        : output : 3.3-V LVTTL       :         : 5         : N              
addr[11]                     : K3        : output : 3.3-V LVTTL       :         : 5         : N              
addr1[4]                     : K4        : output : 3.3-V LVTTL       :         : 5         : N              
OP2[3]                       : K5        : output : 3.3-V LVTTL       :         : 5         : N              
reg6[7]                      : K6        : output : 3.3-V LVTTL       :         : 5         : N              
reg1[5]                      : K7        : output : 3.3-V LVTTL       :         : 5         : N              
reg6[11]                     : K8        : output : 3.3-V LVTTL       :         : 5         : N              
GND                          : K9        : gnd    :                   :         :           :                
VCCINT                       : K10       : power  :                   : 1.2V    :           :                
GND                          : K11       : gnd    :                   :         :           :                
VCCINT                       : K12       : power  :                   : 1.2V    :           :                
GND                          : K13       : gnd    :                   :         :           :                
VCCPD2                       : K14       : power  :                   : 3.3V    : 2         :                
cpu_out[8]                   : K15       : output : 3.3-V LVTTL       :         : 2         : N              
reg1[9]                      : K16       : output : 3.3-V LVTTL       :         : 2         : N              
reg10[2]                     : K17       : output : 3.3-V LVTTL       :         : 2         : N              
readR2[2]                    : K18       : output : 3.3-V LVTTL       :         : 2         : N              
mem_out[0]                   : K19       : output : 3.3-V LVTTL       :         : 2         : N              
cpu_out[2]                   : K20       : output : 3.3-V LVTTL       :         : 2         : N              
reg1[10]                     : K21       : output : 3.3-V LVTTL       :         : 2         : N              
reg9[8]                      : K22       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO5                       : L1        : power  :                   : 3.3V    : 5         :                
read                         : L2        : output : 3.3-V LVTTL       :         : 5         : N              
reg7[11]                     : L3        : output : 3.3-V LVTTL       :         : 5         : N              
GNDA_PLL4                    : L4        : gnd    :                   :         :           :                
GNDA_PLL4                    : L5        : gnd    :                   :         :           :                
VCCD_PLL4                    : L6        : power  :                   : 1.2V    :           :                
mem_out[13]                  : L7        : output : 3.3-V LVTTL       :         : 5         : N              
addr[10]                     : L8        : output : 3.3-V LVTTL       :         : 5         : N              
VCCPD5                       : L9        : power  :                   : 3.3V    : 5         :                
GND                          : L10       : gnd    :                   :         :           :                
VCCINT                       : L11       : power  :                   : 1.2V    :           :                
GND                          : L12       : gnd    :                   :         :           :                
VCCINT                       : L13       : power  :                   : 1.2V    :           :                
GND                          : L14       : gnd    :                   :         :           :                
mem_out[7]                   : L15       : output : 3.3-V LVTTL       :         : 2         : N              
reg2[10]                     : L16       : output : 3.3-V LVTTL       :         : 2         : N              
GNDA_PLL1                    : L17       : gnd    :                   :         :           :                
GNDA_PLL1                    : L18       : gnd    :                   :         :           :                
VREFB2                       : L19       : power  :                   :         : 2         :                
reg4[3]                      : L20       : output : 3.3-V LVTTL       :         : 2         : N              
reg10[6]                     : L21       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : L22       : power  :                   : 3.3V    : 2         :                
VCCIO6                       : M1        : power  :                   : 3.3V    : 6         :                
GND+                         : M2        :        :                   :         : 5         :                
GND+                         : M3        :        :                   :         : 5         :                
VCCA_PLL3                    : M4        : power  :                   : 1.2V    :           :                
VCCD_PLL3                    : M5        : power  :                   : 1.2V    :           :                
VCCA_PLL4                    : M6        : power  :                   : 1.2V    :           :                
GND                          : M7        : gnd    :                   :         :           :                
VCCINT                       : M8        : power  :                   : 1.2V    :           :                
GND                          : M9        : gnd    :                   :         :           :                
VCCINT                       : M10       : power  :                   : 1.2V    :           :                
GND                          : M11       : gnd    :                   :         :           :                
VCCINT                       : M12       : power  :                   : 1.2V    :           :                
GND                          : M13       : gnd    :                   :         :           :                
VCCINT                       : M14       : power  :                   : 1.2V    :           :                
GND                          : M15       : gnd    :                   :         :           :                
VCCD_PLL1                    : M16       : power  :                   : 1.2V    :           :                
VCCA_PLL1                    : M17       : power  :                   : 1.2V    :           :                
VCCD_PLL2                    : M18       : power  :                   : 1.2V    :           :                
VCCA_PLL2                    : M19       : power  :                   : 1.2V    :           :                
GND+                         : M20       :        :                   :         : 2         :                
GND+                         : M21       :        :                   :         : 2         :                
VCCIO1                       : M22       : power  :                   : 3.3V    : 1         :                
OP1[4]                       : N1        : output : 3.3-V LVTTL       :         : 6         : N              
OP2[11]                      : N2        : output : 3.3-V LVTTL       :         : 6         : N              
GND+                         : N3        :        :                   :         : 6         :                
GND+                         : N4        :        :                   :         : 6         :                
GNDA_PLL3                    : N5        : gnd    :                   :         :           :                
GNDA_PLL3                    : N6        : gnd    :                   :         :           :                
addr1[1]                     : N7        : output : 3.3-V LVTTL       :         : 6         : N              
OP1[14]                      : N8        : output : 3.3-V LVTTL       :         : 6         : N              
VCCPD6                       : N9        : power  :                   : 3.3V    : 6         :                
GND                          : N10       : gnd    :                   :         :           :                
VCCINT                       : N11       : power  :                   : 1.2V    :           :                
GND                          : N12       : gnd    :                   :         :           :                
VCCINT                       : N13       : power  :                   : 1.2V    :           :                
GND                          : N14       : gnd    :                   :         :           :                
reg5[0]                      : N15       : output : 3.3-V LVTTL       :         : 1         : N              
OP2[5]                       : N16       : output : 3.3-V LVTTL       :         : 1         : N              
GNDA_PLL2                    : N17       : gnd    :                   :         :           :                
GNDA_PLL2                    : N18       : gnd    :                   :         :           :                
GND+                         : N19       :        :                   :         : 1         :                
clk                          : N20       : input  : 3.3-V LVTTL       :         : 1         : N              
reg6[12]                     : N21       : output : 3.3-V LVTTL       :         : 1         : N              
reg4[0]                      : N22       : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : P1        : gnd    :                   :         :           :                
reg5[5]                      : P2        : output : 3.3-V LVTTL       :         : 6         : N              
reg2[7]                      : P3        : output : 3.3-V LVTTL       :         : 6         : N              
VREFB6                       : P4        : power  :                   :         : 6         :                
instr[1]                     : P5        : output : 3.3-V LVTTL       :         : 6         : N              
addr1[3]                     : P6        : output : 3.3-V LVTTL       :         : 6         : N              
reg3[9]                      : P7        : output : 3.3-V LVTTL       :         : 6         : N              
reg10[11]                    : P8        : output : 3.3-V LVTTL       :         : 6         : N              
VCCINT                       : P9        : power  :                   : 1.2V    :           :                
VCCPD7                       : P10       : power  :                   : 3.3V    : 7         :                
GND                          : P11       : gnd    :                   :         :           :                
VCCINT                       : P12       : power  :                   : 1.2V    :           :                
GND                          : P13       : gnd    :                   :         :           :                
VCCINT                       : P14       : power  :                   : 1.2V    :           :                
VCCPD1                       : P15       : power  :                   : 3.3V    : 1         :                
reg4[5]                      : P16       : output : 3.3-V LVTTL       :         : 1         : N              
reg2[8]                      : P17       : output : 3.3-V LVTTL       :         : 1         : N              
reg1[1]                      : P18       : output : 3.3-V LVTTL       :         : 1         : N              
reg7[1]                      : P19       : output : 3.3-V LVTTL       :         : 1         : N              
mem_out[2]                   : P20       : output : 3.3-V LVTTL       :         : 1         : N              
reg9[2]                      : P21       : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : P22       : gnd    :                   :         :           :                
reg9[3]                      : R1        : output : 3.3-V LVTTL       :         : 6         : N              
addr1[11]                    : R2        : output : 3.3-V LVTTL       :         : 6         : N              
OP2[13]                      : R3        : output : 3.3-V LVTTL       :         : 6         : N              
addr[7]                      : R4        : output : 3.3-V LVTTL       :         : 6         : N              
reg9[11]                     : R5        : output : 3.3-V LVTTL       :         : 6         : N              
GND*                         : R6        :        :                   :         : 6         :                
GND*                         : R7        :        :                   :         : 6         :                
GND*                         : R8        :        :                   :         : 6         :                
reg6[6]                      : R9        : output : 3.3-V LVTTL       :         : 7         : N              
GND                          : R10       : gnd    :                   :         :           :                
VCC_PLL6_OUT                 : R11       : power  :                   : 3.3V    : 10        :                
VCCA_PLL6                    : R12       : power  :                   : 1.2V    :           :                
VCCPD8                       : R13       : power  :                   : 3.3V    : 8         :                
reg10[12]                    : R14       : output : 3.3-V LVTTL       :         : 8         : N              
GND*                         : R15       :        :                   :         : 8         :                
GND*                         : R16       :        :                   :         : 1         :                
GND*                         : R17       :        :                   :         : 1         :                
reg7[4]                      : R18       : output : 3.3-V LVTTL       :         : 1         : N              
reg8[11]                     : R19       : output : 3.3-V LVTTL       :         : 1         : N              
VREFB1                       : R20       : power  :                   :         : 1         :                
mem_out[1]                   : R21       : output : 3.3-V LVTTL       :         : 1         : N              
readR1[0]                    : R22       : output : 3.3-V LVTTL       :         : 1         : N              
reg3[14]                     : T1        : output : 3.3-V LVTTL       :         : 6         : N              
addr[6]                      : T2        : output : 3.3-V LVTTL       :         : 6         : N              
reg6[5]                      : T3        : output : 3.3-V LVTTL       :         : 6         : N              
GND*                         : T4        :        :                   :         : 6         :                
GND*                         : T5        :        :                   :         : 6         :                
GND*                         : T6        :        :                   :         : 6         :                
reg9[10]                     : T7        : output : 3.3-V LVTTL       :         : 7         : N              
GND*                         : T8        :        :                   :         : 7         :                
GND*                         : T9        :        :                   :         : 7         :                
addr1[2]                     : T10       : output : 3.3-V LVTTL       :         : 7         : N              
GNDA_PLL6                    : T11       : gnd    :                   :         :           :                
GNDA_PLL6                    : T12       : gnd    :                   :         :           :                
reg6[4]                      : T13       : output : 3.3-V LVTTL       :         : 8         : N              
reg8[14]                     : T14       : output : 3.3-V LVTTL       :         : 8         : N              
addr[5]                      : T15       : output : 3.3-V LVTTL       :         : 8         : N              
GND*                         : T16       :        :                   :         : 8         :                
addr[1]                      : T17       : output : 3.3-V LVTTL       :         : 1         : N              
reg4[6]                      : T18       : output : 3.3-V LVTTL       :         : 1         : N              
reg5[10]                     : T19       : output : 3.3-V LVTTL       :         : 1         : N              
reg8[6]                      : T20       : output : 3.3-V LVTTL       :         : 1         : N              
reg3[12]                     : T21       : output : 3.3-V LVTTL       :         : 1         : N              
mem_out[9]                   : T22       : output : 3.3-V LVTTL       :         : 1         : N              
OP1[7]                       : U1        : output : 3.3-V LVTTL       :         : 6         : N              
reg2[1]                      : U2        : output : 3.3-V LVTTL       :         : 6         : N              
VREFB6                       : U3        : power  :                   :         : 6         :                
GND*                         : U4        :        :                   :         : 6         :                
GND*                         : U5        :        :                   :         : 6         :                
GND*                         : U6        :        :                   :         : 7         :                
GND*                         : U7        :        :                   :         : 7         :                
GND*                         : U8        :        :                   :         : 7         :                
addr[8]                      : U9        : output : 3.3-V LVTTL       :         : 7         : N              
OP1[2]                       : U10       : output : 3.3-V LVTTL       :         : 7         : N              
VCCD_PLL6                    : U11       : power  :                   : 1.2V    :           :                
reg5[1]                      : U12       : output : 3.3-V LVTTL       :         : 8         : N              
reg6[1]                      : U13       : output : 3.3-V LVTTL       :         : 8         : N              
readR1[2]                    : U14       : output : 3.3-V LVTTL       :         : 8         : N              
reg3[1]                      : U15       : output : 3.3-V LVTTL       :         : 8         : N              
GND*                         : U16       :        :                   :         : 8         :                
reg1[7]                      : U17       : output : 3.3-V LVTTL       :         : 1         : N              
addr1[5]                     : U18       : output : 3.3-V LVTTL       :         : 1         : N              
reg4[11]                     : U19       : output : 3.3-V LVTTL       :         : 1         : N              
reg10[5]                     : U20       : output : 3.3-V LVTTL       :         : 1         : N              
reg1[4]                      : U21       : output : 3.3-V LVTTL       :         : 1         : N              
reg9[12]                     : U22       : output : 3.3-V LVTTL       :         : 1         : N              
reg4[8]                      : V1        : output : 3.3-V LVTTL       :         : 6         : N              
GND*                         : V2        :        :                   :         : 6         :                
GND*                         : V3        :        :                   :         : 6         :                
GND*                         : V4        :        :                   :         : 6         :                
PORSEL                       : V5        :        :                   :         : 7         :                
GND*                         : V6        :        :                   :         : 7         :                
GND*                         : V7        :        :                   :         : 7         :                
GND*                         : V8        :        :                   :         : 7         :                
reg5[8]                      : V9        : output : 3.3-V LVTTL       :         : 10        : N              
GND*                         : V10       :        :                   :         : 7         :                
mem_out[5]                   : V11       : output : 3.3-V LVTTL       :         : 8         : N              
mem_out[10]                  : V12       : output : 3.3-V LVTTL       :         : 8         : N              
reg3[7]                      : V13       : output : 3.3-V LVTTL       :         : 8         : N              
GND*                         : V14       :        :                   :         : 8         :                
GND*                         : V15       :        :                   :         : 8         :                
GND*                         : V16       :        :                   :         : 8         :                
VCCSEL                       : V17       :        :                   :         : 8         :                
reg10[10]                    : V18       : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : V19       :        :                   :         : 1         :                
VREFB1                       : V20       : power  :                   :         : 1         :                
GND*                         : V21       :        :                   :         : 1         :                
reg6[3]                      : V22       : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : W1        :        :                   :         : 6         :                
reg5[2]                      : W2        : output : 3.3-V LVTTL       :         : 6         : N              
GND*                         : W3        :        :                   :         : 6         :                
GND*                         : W4        :        :                   :         : 6         :                
GND*                         : W5        :        :                   :         : 7         :                
VREFB7                       : W6        : power  :                   :         : 7         :                
GND*                         : W7        :        :                   :         : 7         :                
VREFB7                       : W8        : power  :                   :         : 7         :                
reg8[13]                     : W9        : output : 3.3-V LVTTL       :         : 10        : N              
reg5[6]                      : W10       : output : 3.3-V LVTTL       :         : 7         : N              
OP1[5]                       : W11       : output : 3.3-V LVTTL       :         : 8         : N              
reg1[0]                      : W12       : output : 3.3-V LVTTL       :         : 8         : N              
reg4[13]                     : W13       : output : 3.3-V LVTTL       :         : 8         : N              
reg4[2]                      : W14       : output : 3.3-V LVTTL       :         : 8         : N              
GND*                         : W15       :        :                   :         : 8         :                
GND*                         : W16       :        :                   :         : 8         :                
GND*                         : W17       :        :                   :         : 8         :                
nCONFIG                      : W18       :        :                   :         : 8         :                
GND*                         : W19       :        :                   :         : 1         :                
GND*                         : W20       :        :                   :         : 1         :                
OP2[8]                       : W21       : output : 3.3-V LVTTL       :         : 1         : N              
reg9[0]                      : W22       : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : Y1        :        :                   :         : 6         :                
GND*                         : Y2        :        :                   :         : 6         :                
GND*                         : Y3        :        :                   :         : 7         :                
PLL_ENA                      : Y4        :        :                   :         : 7         :                
addr[0]                      : Y5        : output : 3.3-V LVTTL       :         : 7         : N              
GND*                         : Y6        :        :                   :         : 7         :                
OP1[13]                      : Y7        : output : 3.3-V LVTTL       :         : 7         : N              
OP2[4]                       : Y8        : output : 3.3-V LVTTL       :         : 7         : N              
reg2[5]                      : Y9        : output : 3.3-V LVTTL       :         : 10        : N              
addr1[7]                     : Y10       : output : 3.3-V LVTTL       :         : 7         : N              
OP1[6]                       : Y11       : output : 3.3-V LVTTL       :         : 7         : N              
cpu_out[3]                   : Y12       : output : 3.3-V LVTTL       :         : 8         : N              
OP1[10]                      : Y13       : output : 3.3-V LVTTL       :         : 8         : N              
OP1[1]                       : Y14       : output : 3.3-V LVTTL       :         : 8         : N              
reg7[8]                      : Y15       : output : 3.3-V LVTTL       :         : 8         : N              
reg1[14]                     : Y16       : output : 3.3-V LVTTL       :         : 8         : N              
cpu_out[11]                  : Y17       : output : 3.3-V LVTTL       :         : 8         : N              
reg6[9]                      : Y18       : output : 3.3-V LVTTL       :         : 8         : N              
VREFB8                       : Y19       : power  :                   :         : 8         :                
GND*                         : Y20       :        :                   :         : 8         :                
GND*                         : Y21       :        :                   :         : 1         :                
cpu_out[5]                   : Y22       : output : 3.3-V LVTTL       :         : 1         : N              
