有限状态机被分为两种：
- Moore型有限状态机 输出信号只与有限状态机的当前状态有关，与输出信号的当前值无关。输入信号的当前值只会影响到状态机的次态
- Mealy有限状态机的输出直接受输入信号的当前值影响

> 实现单个按键的ASCII码显示
> - 七段数码管低两位显示当前按键的键码，中间两位显示对应的ASCII码（转换可以考虑自行设计一个ROM并初始化）。只需完成字符和数字键的输入，不需要实现组合键和小键盘。
    
- 当按键松开时，七段数码管的低四位全灭。
    
- 七段数码管的高两位显示按键的总次数。按住不放只算一次按键。只考虑顺序按下和放开的情况，不考虑同时按多个键的情况。

✅ 完成按键实验

![](实验七%20状态机及键盘输入.assets/image-20231118154426284.png)

```verilog
module keyboard (
    input clk,
    input rst,
    input kbd_clk, kbd_data,

    output [7:0] seg0,
    output [7:0] seg1,

    output [7:0] seg2,
    output [7:0] seg3,

    output [7:0] seg6,
    output [7:0] seg7
);

/* ps2_keyboard interface signals */
wire [7:0] data;
wire ready, overflow;
wire nextdata_n = 1'b0;

ps2_keyboard inst(
    .clk(clk),
    .clrn(~rst),
    .ps2_clk(kbd_clk),
    .ps2_data(kbd_data),
    .data(data),
    .ready(ready),
    .nextdata_n(nextdata_n),
    .overflow(overflow)
);

reg seg_en;
reg [7:0] cnt;
reg [1:0] state;
reg [7:0] curdata;
reg [7:0] ascii;

key2ascii inst2(
    .clk(clk),
    .kbd_data(curdata),
    .ascii(ascii)
);

bcd7seg bcd7seg0(.en(seg_en), .b(curdata[3:0]), .h(seg0));
bcd7seg bcd7seg1(.en(seg_en), .b(curdata[7:4]), .h(seg1));

bcd7seg bcd7seg2(.en(seg_en), .b(ascii[3:0]), .h(seg2));
bcd7seg bcd7seg3(.en(seg_en), .b(ascii[7:4]), .h(seg3));


bcd7seg bcd7seg6(.en(1), .b(cnt[3:0]), .h(seg6));
bcd7seg bcd7seg7(.en(1), .b(cnt[7:4]), .h(seg7));

always @(posedge clk) begin
    if (rst == 0 && ready) begin
        $display("keyboard: %x", data);
        if (state == 2'b00) begin
            seg_en <= 1'b1;
            cnt <= cnt + 8'b1;
            curdata <= data;
            state <= 2'b01;
        end else if (state == 2'b01) begin
            if (data == 8'hf0) begin
                state <= 2'b10;
                seg_en <= 1'b0;
            end
        end else if (state == 2'b10) begin
            state <= 2'b00;
        end
    end
end


initial begin
    seg_en = 1'b0;
    cnt = 0;
    state = 0;
end

endmodule

```