Fitter report for ALU_32bit
Mon Dec 11 04:04:33 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 11 04:04:33 2023       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; ALU_32bit                                   ;
; Top-level Entity Name           ; alu                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 211 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 35                                          ;
; Total pins                      ; 101 / 268 ( 38 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processor 3            ;   0.5%      ;
;     Processor 4            ;   0.5%      ;
;     Processor 5            ;   0.5%      ;
;     Processor 6            ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 572 ) ; 0.00 % ( 0 / 572 )         ; 0.00 % ( 0 / 572 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 572 ) ; 0.00 % ( 0 / 572 )         ; 0.00 % ( 0 / 572 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 572 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/yasir/Desktop/project_2_ organization/project/output_files/ALU_32bit.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 211 / 56,480         ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 211                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 219 / 56,480         ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 9                    ;       ;
;         [b] ALMs used for LUT logic                         ; 201                  ;       ;
;         [c] ALMs used for registers                         ; 9                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 8 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480           ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ;       ;
;         [c] Due to LAB input limits                         ; 0                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                    ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; Low                  ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 28 / 5,648           ; < 1 % ;
;     -- Logic LABs                                           ; 28                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 334                  ;       ;
;     -- 7 input functions                                    ; 0                    ;       ;
;     -- 6 input functions                                    ; 86                   ;       ;
;     -- 5 input functions                                    ; 90                   ;       ;
;     -- 4 input functions                                    ; 48                   ;       ;
;     -- <=3 input functions                                  ; 110                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                    ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 35                   ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- Primary logic registers                          ; 35 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960          ; 0 %   ;
;     -- By function:                                         ;                      ;       ;
;         -- Design implementation registers                  ; 35                   ;       ;
;         -- Routing optimization registers                   ; 0                    ;       ;
;                                                             ;                      ;       ;
; Virtual pins                                                ; 0                    ;       ;
; I/O pins                                                    ; 101 / 268            ; 38 %  ;
;     -- Clock pins                                           ; 6 / 11               ; 55 %  ;
;     -- Dedicated input pins                                 ; 0 / 23               ; 0 %   ;
;                                                             ;                      ;       ;
; M10K blocks                                                 ; 0 / 686              ; 0 %   ;
; Total MLAB memory bits                                      ; 0                    ;       ;
; Total block memory bits                                     ; 0 / 7,024,640        ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640        ; 0 %   ;
;                                                             ;                      ;       ;
; Total DSP Blocks                                            ; 0 / 156              ; 0 %   ;
;                                                             ;                      ;       ;
; Fractional PLLs                                             ; 0 / 7                ; 0 %   ;
; Global signals                                              ; 1                    ;       ;
;     -- Global clocks                                        ; 1 / 16               ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88               ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18               ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120              ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120              ; 0 %   ;
; JTAGs                                                       ; 0 / 1                ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.3%   ;       ;
; Peak interconnect usage (total/H/V)                         ; 10.2% / 11.1% / 7.3% ;       ;
; Maximum fan-out                                             ; 42                   ;       ;
; Highest non-global fan-out                                  ; 42                   ;       ;
; Total fan-out                                               ; 1660                 ;       ;
; Average fan-out                                             ; 2.90                 ;       ;
+-------------------------------------------------------------+----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 211 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 211                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 219 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 9                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 201                   ; 0                              ;
;         [c] ALMs used for registers                         ; 9                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 8 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )     ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 28 / 5648 ( < 1 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 28                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 334                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 86                    ; 0                              ;
;     -- 5 input functions                                    ; 90                    ; 0                              ;
;     -- 4 input functions                                    ; 48                    ; 0                              ;
;     -- <=3 input functions                                  ; 110                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 35 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )    ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 35                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 101                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 1660                  ; 0                              ;
;     -- Registered Connections                               ; 156                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 69                    ; 0                              ;
;     -- Output Ports                                         ; 32                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ALUop[0] ; N8    ; 3B       ; 28           ; 0            ; 0            ; 39                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUop[1] ; AB7   ; 3B       ; 28           ; 0            ; 34           ; 39                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ALUop[2] ; AA7   ; 3B       ; 28           ; 0            ; 51           ; 39                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[0]     ; V13   ; 4A       ; 50           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[10]    ; V16   ; 4A       ; 64           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[11]    ; T14   ; 4A       ; 60           ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[12]    ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[13]    ; W19   ; 4A       ; 62           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[14]    ; C6    ; 8A       ; 30           ; 81           ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[15]    ; H6    ; 8A       ; 26           ; 81           ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[16]    ; Y11   ; 3B       ; 40           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[17]    ; C8    ; 8A       ; 28           ; 81           ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[18]    ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[19]    ; G6    ; 8A       ; 26           ; 81           ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[1]     ; AA8   ; 3B       ; 30           ; 0            ; 51           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[20]    ; R6    ; 3A       ; 2            ; 0            ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[21]    ; V20   ; 4A       ; 62           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[22]    ; AA20  ; 4A       ; 62           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[23]    ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[24]    ; W16   ; 4A       ; 64           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[25]    ; P12   ; 3B       ; 36           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[26]    ; T10   ; 3B       ; 34           ; 0            ; 57           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[27]    ; A8    ; 8A       ; 30           ; 81           ; 0            ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[28]    ; U12   ; 3B       ; 36           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[29]    ; AB11  ; 3B       ; 38           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[2]     ; M8    ; 3B       ; 32           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[30]    ; T12   ; 4A       ; 52           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[31]    ; AB15  ; 4A       ; 54           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[3]     ; V9    ; 3B       ; 26           ; 0            ; 57           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[4]     ; U15   ; 4A       ; 60           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[5]     ; AB17  ; 4A       ; 56           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[6]     ; Y16   ; 4A       ; 58           ; 0            ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[7]     ; N6    ; 3A       ; 4            ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[8]     ; R9    ; 3B       ; 34           ; 0            ; 40           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[9]     ; T8    ; 3A       ; 6            ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[0]     ; Y22   ; 4A       ; 66           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[10]    ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[11]    ; P8    ; 3B       ; 28           ; 0            ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[12]    ; U13   ; 4A       ; 50           ; 0            ; 40           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[13]    ; V10   ; 3B       ; 26           ; 0            ; 40           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[14]    ; R7    ; 3A       ; 8            ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[15]    ; T22   ; 5A       ; 89           ; 6            ; 37           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[16]    ; T7    ; 3A       ; 6            ; 0            ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[17]    ; M6    ; 3A       ; 8            ; 0            ; 17           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[18]    ; AA10  ; 3B       ; 32           ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[19]    ; F7    ; 8A       ; 26           ; 81           ; 74           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[1]     ; AB5   ; 3B       ; 26           ; 0            ; 74           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[20]    ; U6    ; 3A       ; 6            ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[21]    ; AA19  ; 4A       ; 62           ; 0            ; 51           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[22]    ; U11   ; 3B       ; 36           ; 0            ; 17           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[23]    ; P22   ; 5A       ; 89           ; 8            ; 54           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[24]    ; AB22  ; 4A       ; 64           ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[25]    ; E9    ; 8A       ; 28           ; 81           ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[26]    ; P7    ; 3A       ; 8            ; 0            ; 34           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[27]    ; U21   ; 4A       ; 72           ; 0            ; 51           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[28]    ; M9    ; 3B       ; 32           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[29]    ; AB12  ; 4A       ; 50           ; 0            ; 74           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[2]     ; AB8   ; 3B       ; 30           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[30]    ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[31]    ; T9    ; 3B       ; 30           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[3]     ; U10   ; 3B       ; 30           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[4]     ; Y10   ; 3B       ; 34           ; 0            ; 91           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[5]     ; AA22  ; 4A       ; 64           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[6]     ; AB6   ; 3B       ; 26           ; 0            ; 91           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[7]     ; AA17  ; 4A       ; 60           ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[8]     ; AB13  ; 4A       ; 50           ; 0            ; 91           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[9]     ; W8    ; 3A       ; 4            ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk      ; M16   ; 5B       ; 89           ; 35           ; 60           ; 35                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset    ; R17   ; 5A       ; 89           ; 8            ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Result[0]  ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[10] ; P14   ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[11] ; M7    ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[12] ; U22   ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[13] ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[14] ; D7    ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[15] ; D9    ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[16] ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[17] ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[18] ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[19] ; Y19   ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[1]  ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[20] ; R21   ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[21] ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[22] ; V6    ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[23] ; D6    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[24] ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[25] ; A7    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[26] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[27] ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[28] ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[29] ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[2]  ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[30] ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[31] ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[3]  ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[4]  ; F9    ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[5]  ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[6]  ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[7]  ; W9    ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[8]  ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Result[9]  ; P6    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 37 / 48 ( 77 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 16 ( 31 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 13 / 32 ( 41 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; Result[25]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 473        ; 8A       ; A[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; ALUop[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; A[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; Result[31]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; B[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; A[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; B[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; Result[18]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; A[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; B[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; Result[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; B[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; A[22]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; B[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; B[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; B[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; ALUop[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; B[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; Result[29]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; A[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; B[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; B[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; A[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; A[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; Result[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; Result[26]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; B[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; B[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; A[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; A[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; Result[23]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; Result[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; Result[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; Result[17]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; B[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; B[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; Result[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; A[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; A[15]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; B[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; Result[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; A[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; B[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; A[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; ALUop[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; Result[24]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; Result[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; B[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; B[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; Result[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; A[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; Result[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; Result[16]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; B[23]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; A[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; B[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; A[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; Result[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; Result[30]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; Result[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; Result[20]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; B[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; A[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; B[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; A[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; A[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; Result[28]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; A[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; B[15]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; B[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; B[3]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; B[22]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; A[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; B[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; A[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; B[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; Result[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; Result[22]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; A[3]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; B[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; A[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; Result[27]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; Result[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; A[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; A[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; B[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; Result[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; A[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; A[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; Result[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; B[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; A[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; Result[21]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; A[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; A[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; Result[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; Result[19]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; B[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; Result[0]  ; Incomplete set of assignments ;
; Result[1]  ; Incomplete set of assignments ;
; Result[2]  ; Incomplete set of assignments ;
; Result[3]  ; Incomplete set of assignments ;
; Result[4]  ; Incomplete set of assignments ;
; Result[5]  ; Incomplete set of assignments ;
; Result[6]  ; Incomplete set of assignments ;
; Result[7]  ; Incomplete set of assignments ;
; Result[8]  ; Incomplete set of assignments ;
; Result[9]  ; Incomplete set of assignments ;
; Result[10] ; Incomplete set of assignments ;
; Result[11] ; Incomplete set of assignments ;
; Result[12] ; Incomplete set of assignments ;
; Result[13] ; Incomplete set of assignments ;
; Result[14] ; Incomplete set of assignments ;
; Result[15] ; Incomplete set of assignments ;
; Result[16] ; Incomplete set of assignments ;
; Result[17] ; Incomplete set of assignments ;
; Result[18] ; Incomplete set of assignments ;
; Result[19] ; Incomplete set of assignments ;
; Result[20] ; Incomplete set of assignments ;
; Result[21] ; Incomplete set of assignments ;
; Result[22] ; Incomplete set of assignments ;
; Result[23] ; Incomplete set of assignments ;
; Result[24] ; Incomplete set of assignments ;
; Result[25] ; Incomplete set of assignments ;
; Result[26] ; Incomplete set of assignments ;
; Result[27] ; Incomplete set of assignments ;
; Result[28] ; Incomplete set of assignments ;
; Result[29] ; Incomplete set of assignments ;
; Result[30] ; Incomplete set of assignments ;
; Result[31] ; Incomplete set of assignments ;
; ALUop[2]   ; Incomplete set of assignments ;
; ALUop[0]   ; Incomplete set of assignments ;
; ALUop[1]   ; Incomplete set of assignments ;
; A[30]      ; Incomplete set of assignments ;
; B[30]      ; Incomplete set of assignments ;
; A[29]      ; Incomplete set of assignments ;
; B[29]      ; Incomplete set of assignments ;
; A[28]      ; Incomplete set of assignments ;
; B[28]      ; Incomplete set of assignments ;
; A[27]      ; Incomplete set of assignments ;
; B[27]      ; Incomplete set of assignments ;
; A[26]      ; Incomplete set of assignments ;
; B[26]      ; Incomplete set of assignments ;
; A[25]      ; Incomplete set of assignments ;
; B[25]      ; Incomplete set of assignments ;
; A[24]      ; Incomplete set of assignments ;
; B[24]      ; Incomplete set of assignments ;
; A[23]      ; Incomplete set of assignments ;
; B[23]      ; Incomplete set of assignments ;
; A[22]      ; Incomplete set of assignments ;
; B[22]      ; Incomplete set of assignments ;
; A[21]      ; Incomplete set of assignments ;
; B[21]      ; Incomplete set of assignments ;
; A[20]      ; Incomplete set of assignments ;
; B[20]      ; Incomplete set of assignments ;
; A[19]      ; Incomplete set of assignments ;
; B[19]      ; Incomplete set of assignments ;
; A[18]      ; Incomplete set of assignments ;
; B[18]      ; Incomplete set of assignments ;
; A[17]      ; Incomplete set of assignments ;
; B[17]      ; Incomplete set of assignments ;
; A[16]      ; Incomplete set of assignments ;
; B[16]      ; Incomplete set of assignments ;
; A[15]      ; Incomplete set of assignments ;
; B[15]      ; Incomplete set of assignments ;
; A[14]      ; Incomplete set of assignments ;
; B[14]      ; Incomplete set of assignments ;
; A[13]      ; Incomplete set of assignments ;
; B[13]      ; Incomplete set of assignments ;
; A[12]      ; Incomplete set of assignments ;
; B[12]      ; Incomplete set of assignments ;
; A[11]      ; Incomplete set of assignments ;
; B[11]      ; Incomplete set of assignments ;
; A[10]      ; Incomplete set of assignments ;
; B[10]      ; Incomplete set of assignments ;
; A[9]       ; Incomplete set of assignments ;
; B[9]       ; Incomplete set of assignments ;
; A[8]       ; Incomplete set of assignments ;
; B[8]       ; Incomplete set of assignments ;
; A[7]       ; Incomplete set of assignments ;
; B[7]       ; Incomplete set of assignments ;
; A[6]       ; Incomplete set of assignments ;
; B[6]       ; Incomplete set of assignments ;
; A[5]       ; Incomplete set of assignments ;
; B[5]       ; Incomplete set of assignments ;
; A[4]       ; Incomplete set of assignments ;
; B[4]       ; Incomplete set of assignments ;
; A[3]       ; Incomplete set of assignments ;
; B[3]       ; Incomplete set of assignments ;
; A[2]       ; Incomplete set of assignments ;
; B[2]       ; Incomplete set of assignments ;
; A[1]       ; Incomplete set of assignments ;
; B[1]       ; Incomplete set of assignments ;
; A[0]       ; Incomplete set of assignments ;
; B[0]       ; Incomplete set of assignments ;
; A[31]      ; Incomplete set of assignments ;
; B[31]      ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; reset      ; Incomplete set of assignments ;
; Result[0]  ; Missing location assignment   ;
; Result[1]  ; Missing location assignment   ;
; Result[2]  ; Missing location assignment   ;
; Result[3]  ; Missing location assignment   ;
; Result[4]  ; Missing location assignment   ;
; Result[5]  ; Missing location assignment   ;
; Result[6]  ; Missing location assignment   ;
; Result[7]  ; Missing location assignment   ;
; Result[8]  ; Missing location assignment   ;
; Result[9]  ; Missing location assignment   ;
; Result[10] ; Missing location assignment   ;
; Result[11] ; Missing location assignment   ;
; Result[12] ; Missing location assignment   ;
; Result[13] ; Missing location assignment   ;
; Result[14] ; Missing location assignment   ;
; Result[15] ; Missing location assignment   ;
; Result[16] ; Missing location assignment   ;
; Result[17] ; Missing location assignment   ;
; Result[18] ; Missing location assignment   ;
; Result[19] ; Missing location assignment   ;
; Result[20] ; Missing location assignment   ;
; Result[21] ; Missing location assignment   ;
; Result[22] ; Missing location assignment   ;
; Result[23] ; Missing location assignment   ;
; Result[24] ; Missing location assignment   ;
; Result[25] ; Missing location assignment   ;
; Result[26] ; Missing location assignment   ;
; Result[27] ; Missing location assignment   ;
; Result[28] ; Missing location assignment   ;
; Result[29] ; Missing location assignment   ;
; Result[30] ; Missing location assignment   ;
; Result[31] ; Missing location assignment   ;
; ALUop[2]   ; Missing location assignment   ;
; ALUop[0]   ; Missing location assignment   ;
; ALUop[1]   ; Missing location assignment   ;
; A[30]      ; Missing location assignment   ;
; B[30]      ; Missing location assignment   ;
; A[29]      ; Missing location assignment   ;
; B[29]      ; Missing location assignment   ;
; A[28]      ; Missing location assignment   ;
; B[28]      ; Missing location assignment   ;
; A[27]      ; Missing location assignment   ;
; B[27]      ; Missing location assignment   ;
; A[26]      ; Missing location assignment   ;
; B[26]      ; Missing location assignment   ;
; A[25]      ; Missing location assignment   ;
; B[25]      ; Missing location assignment   ;
; A[24]      ; Missing location assignment   ;
; B[24]      ; Missing location assignment   ;
; A[23]      ; Missing location assignment   ;
; B[23]      ; Missing location assignment   ;
; A[22]      ; Missing location assignment   ;
; B[22]      ; Missing location assignment   ;
; A[21]      ; Missing location assignment   ;
; B[21]      ; Missing location assignment   ;
; A[20]      ; Missing location assignment   ;
; B[20]      ; Missing location assignment   ;
; A[19]      ; Missing location assignment   ;
; B[19]      ; Missing location assignment   ;
; A[18]      ; Missing location assignment   ;
; B[18]      ; Missing location assignment   ;
; A[17]      ; Missing location assignment   ;
; B[17]      ; Missing location assignment   ;
; A[16]      ; Missing location assignment   ;
; B[16]      ; Missing location assignment   ;
; A[15]      ; Missing location assignment   ;
; B[15]      ; Missing location assignment   ;
; A[14]      ; Missing location assignment   ;
; B[14]      ; Missing location assignment   ;
; A[13]      ; Missing location assignment   ;
; B[13]      ; Missing location assignment   ;
; A[12]      ; Missing location assignment   ;
; B[12]      ; Missing location assignment   ;
; A[11]      ; Missing location assignment   ;
; B[11]      ; Missing location assignment   ;
; A[10]      ; Missing location assignment   ;
; B[10]      ; Missing location assignment   ;
; A[9]       ; Missing location assignment   ;
; B[9]       ; Missing location assignment   ;
; A[8]       ; Missing location assignment   ;
; B[8]       ; Missing location assignment   ;
; A[7]       ; Missing location assignment   ;
; B[7]       ; Missing location assignment   ;
; A[6]       ; Missing location assignment   ;
; B[6]       ; Missing location assignment   ;
; A[5]       ; Missing location assignment   ;
; B[5]       ; Missing location assignment   ;
; A[4]       ; Missing location assignment   ;
; B[4]       ; Missing location assignment   ;
; A[3]       ; Missing location assignment   ;
; B[3]       ; Missing location assignment   ;
; A[2]       ; Missing location assignment   ;
; B[2]       ; Missing location assignment   ;
; A[1]       ; Missing location assignment   ;
; B[1]       ; Missing location assignment   ;
; A[0]       ; Missing location assignment   ;
; B[0]       ; Missing location assignment   ;
; A[31]      ; Missing location assignment   ;
; B[31]      ; Missing location assignment   ;
; clk        ; Missing location assignment   ;
; reset      ; Missing location assignment   ;
+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                           ; Entity Name   ; Library Name ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------+---------------+--------------+
; |alu                                ; 210.5 (0.5)          ; 218.5 (0.5)                      ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 334 (1)             ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 101  ; 0            ; |alu                                                                                          ; alu           ; work         ;
;    |adder:add_op|                   ; 25.5 (5.0)           ; 26.8 (5.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op                                                                             ; adder         ; work         ;
;       |cla_4bit:cla1|               ; 1.5 (1.0)            ; 2.0 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla1                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu4|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla1|alu_1_bit:alu4                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla2|               ; 2.5 (1.5)            ; 2.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla2                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu2|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla2|alu_1_bit:alu2                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1                                 ; full_adder    ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla2|alu_1_bit:alu3                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla2|alu_1_bit:alu3|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla3|               ; 3.8 (2.8)            ; 3.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla3                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu1|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla3|alu_1_bit:alu1                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1                                 ; full_adder    ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla3|alu_1_bit:alu3                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla4|               ; 3.0 (1.0)            ; 3.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla4                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu2|           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla4|alu_1_bit:alu2                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1                                 ; full_adder    ; work         ;
;          |alu_1_bit:alu4|           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla4|alu_1_bit:alu4                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla5|               ; 3.0 (2.5)            ; 3.5 (2.5)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla5                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla5|alu_1_bit:alu3                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla6|               ; 2.5 (2.0)            ; 2.5 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla6                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla6|alu_1_bit:alu3                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla7|               ; 1.5 (1.0)            ; 2.0 (1.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla7                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu2|           ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla7|alu_1_bit:alu2                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|cla_4bit:cla7|alu_1_bit:alu2|full_adder:fa1                                 ; full_adder    ; work         ;
;       |msb_cla_4bit:cla8|           ; 2.0 (1.0)            ; 2.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|msb_cla_4bit:cla8                                                           ; msb_cla_4bit  ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|msb_cla_4bit:cla8|alu_1_bit:alu3                                            ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|msb_cla_4bit:cla8|alu_1_bit:alu3|full_adder:fa1                             ; full_adder    ; work         ;
;          |msb_alu_1_bit:alu4|       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|msb_cla_4bit:cla8|msb_alu_1_bit:alu4                                        ; msb_alu_1_bit ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:add_op|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1                         ; full_adder    ; work         ;
;    |adder:less_op|                  ; 23.0 (20.5)          ; 23.5 (21.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:less_op                                                                            ; adder         ; work         ;
;       |msb_cla_4bit:cla8|           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:less_op|msb_cla_4bit:cla8                                                          ; msb_cla_4bit  ; work         ;
;    |adder:sub_op|                   ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op                                                                             ; adder         ; work         ;
;       |cla_4bit:cla3|               ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla3                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu4|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla3|alu_1_bit:alu4                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla3|alu_1_bit:alu4|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla5|               ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla5                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu1|           ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla5|alu_1_bit:alu1                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla5|alu_1_bit:alu1|full_adder:fa1                                 ; full_adder    ; work         ;
;       |cla_4bit:cla6|               ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla6                                                               ; cla_4bit      ; work         ;
;          |alu_1_bit:alu1|           ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla6|alu_1_bit:alu1                                                ; alu_1_bit     ; work         ;
;             |full_adder:fa1|        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1                                 ; full_adder    ; work         ;
;       |msb_cla_4bit:cla8|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|adder:sub_op|msb_cla_4bit:cla8                                                           ; msb_cla_4bit  ; work         ;
;    |mod:mod_op|                     ; 77.3 (0.0)           ; 79.3 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (0)             ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op                                                                               ; mod           ; work         ;
;       |mod_cu:cu|                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_cu:cu                                                                     ; mod_cu        ; work         ;
;       |mod_dp:dp|                   ; 74.2 (36.8)          ; 76.3 (36.8)                      ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 123 (55)            ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp                                                                     ; mod_dp        ; work         ;
;          |adder:comparison|         ; 15.8 (13.2)          ; 15.8 (13.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:comparison                                                    ; adder         ; work         ;
;             |msb_cla_4bit:cla8|     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8                                  ; msb_cla_4bit  ; work         ;
;          |adder:substract|          ; 19.4 (0.0)           ; 23.7 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract                                                     ; adder         ; work         ;
;             |cla_4bit:cla1|         ; 2.8 (0.0)            ; 3.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |cla_4bit:cla2|         ; 2.1 (0.0)            ; 2.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |cla_4bit:cla3|         ; 2.4 (0.0)            ; 3.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |cla_4bit:cla4|         ; 2.9 (0.0)            ; 3.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 1.2 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |cla_4bit:cla5|         ; 2.3 (0.0)            ; 3.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |cla_4bit:cla6|         ; 2.3 (0.0)            ; 3.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 1.2 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |cla_4bit:cla7|         ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7                                       ; cla_4bit      ; work         ;
;                |alu_1_bit:alu1|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu1                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu1|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu2                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu2|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu3                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu3|full_adder:fa1         ; full_adder    ; work         ;
;                |alu_1_bit:alu4|     ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu4                        ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu4|full_adder:fa1         ; full_adder    ; work         ;
;             |msb_cla_4bit:cla8|     ; 3.0 (0.0)            ; 3.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8                                   ; msb_cla_4bit  ; work         ;
;                |alu_1_bit:alu1|     ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu1                    ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu1|full_adder:fa1     ; full_adder    ; work         ;
;                |alu_1_bit:alu2|     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu2                    ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu2|full_adder:fa1     ; full_adder    ; work         ;
;                |alu_1_bit:alu3|     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu3                    ; alu_1_bit     ; work         ;
;                   |full_adder:fa1|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu3|full_adder:fa1     ; full_adder    ; work         ;
;                |msb_alu_1_bit:alu4| ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|msb_alu_1_bit:alu4                ; msb_alu_1_bit ; work         ;
;                   |full_adder:fa1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1 ; full_adder    ; work         ;
;    |mux_8x1_32bit:mux1|             ; 81.7 (0.8)           ; 83.8 (0.8)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (2)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1                                                                       ; mux_8x1_32bit ; work         ;
;       |and_32bit:and12|             ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12                                                       ; and_32bit     ; work         ;
;          |alu_1_bit:alu14|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu14                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu19|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu19                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu24|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu24                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu29|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu29                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu4|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu4                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu9|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu9                                        ; alu_1_bit     ; work         ;
;       |and_32bit:and18|             ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18                                                       ; and_32bit     ; work         ;
;          |alu_1_bit:alu10|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu10                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu12|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu12                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu13|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu13                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu15|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu15                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu17|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu17                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu18|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu18                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu2|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu2                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu20|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu20                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu21|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu21                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu22|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu22                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu24|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu24                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu25|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu25                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu27|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu27                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu28|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu28                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu29|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu29                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu3                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu30|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu30                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu5|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu5                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu8|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu8                                        ; alu_1_bit     ; work         ;
;       |and_32bit:and21|             ; 18.0 (0.0)           ; 18.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21                                                       ; and_32bit     ; work         ;
;          |alu_1_bit:alu10|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu10                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu11|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu11                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu13|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu13                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu14|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu14                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu15|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu15                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu16|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu16                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu18|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu18                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu19|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu19                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu2|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu2                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu20|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu20                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu22|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu22                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu23|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu23                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu24|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu24                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu25|          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu25                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu26|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu26                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu27|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu27                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu28|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu28                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu29|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu29                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu3|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu3                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu30|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu30                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu31|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu31                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu32|          ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu32                                       ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu4|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu4                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu5|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu5                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu6|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu6                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu7|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu7                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu8|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu8                                        ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu9|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu9                                        ; alu_1_bit     ; work         ;
;       |and_32bit:and24|             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and24                                                       ; and_32bit     ; work         ;
;          |alu_1_bit:alu2|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|and_32bit:and24|alu_1_bit:alu2                                        ; alu_1_bit     ; work         ;
;       |or_32bit:or7|                ; 48.7 (0.0)           ; 51.2 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7                                                          ; or_32bit      ; work         ;
;          |alu_1_bit:alu1|           ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu10|          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu10                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu11|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu11                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu12|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu12                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu13|          ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu13                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu14|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu14                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu15|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu15                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu16|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu16                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu17|          ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu17                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu18|          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu18                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu19|          ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu19                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu2|           ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu2                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu20|          ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu20                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu21|          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu21                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu22|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu22                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu23|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu23                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu24|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu24                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu25|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu25                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu26|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu26                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu27|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu27                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu28|          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu28                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu29|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu29                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu3|           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu3                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu30|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu30                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu31|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu31                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu32|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu32                                          ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu4|           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu4                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu5|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu5                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu6|           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu6                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu7|           ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu7                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu8|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu8                                           ; alu_1_bit     ; work         ;
;          |alu_1_bit:alu9|           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu9                                           ; alu_1_bit     ; work         ;
;    |xor_32bit:xor_op|               ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op                                                                         ; xor_32bit     ; work         ;
;       |alu_1_bit:alu12|             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op|alu_1_bit:alu12                                                         ; alu_1_bit     ; work         ;
;       |alu_1_bit:alu17|             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op|alu_1_bit:alu17                                                         ; alu_1_bit     ; work         ;
;       |alu_1_bit:alu22|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op|alu_1_bit:alu22                                                         ; alu_1_bit     ; work         ;
;       |alu_1_bit:alu26|             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op|alu_1_bit:alu26                                                         ; alu_1_bit     ; work         ;
;       |alu_1_bit:alu28|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op|alu_1_bit:alu28                                                         ; alu_1_bit     ; work         ;
;       |alu_1_bit:alu31|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|xor_32bit:xor_op|alu_1_bit:alu31                                                         ; alu_1_bit     ; work         ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Result[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Result[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ALUop[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUop[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ALUop[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[30]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[30]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[29]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[29]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[28]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[28]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[27]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[27]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[26]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[26]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[25]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[25]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[24]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[24]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[23]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[23]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[22]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[22]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[21]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[21]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[20]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[20]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[19]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[19]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[18]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[18]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[17]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[17]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[16]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[16]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[15]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[15]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[14]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[14]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[13]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[13]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[12]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[12]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[11]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[11]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[10]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[10]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[9]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[9]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[7]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[5]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[4]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[4]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[2]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[31]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[31]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; ALUop[2]                                                                                               ;                   ;         ;
;      - mux_8x1_32bit:mux1|and_32bit:and24|alu_1_bit:alu2|and1~0                                        ; 1                 ; 0       ;
;      - adder:less_op|or1~1                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~1                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~2                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and17~0                                                                      ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or2~0                                                                ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and20~0                                                                      ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu2|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu3|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu4|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu5|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu6|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu7|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu8|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu9|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu10|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu11|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu12|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu13|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu14|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu15|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu16|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu17|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu18|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu19|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu20|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu21|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu22|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu23|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu24|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu25|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu26|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu27|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu28|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu29|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu30|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu31|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu32|or1~0                                           ; 1                 ; 0       ;
; ALUop[0]                                                                                               ;                   ;         ;
;      - mux_8x1_32bit:mux1|and_32bit:and24|alu_1_bit:alu2|and1~0                                        ; 0                 ; 0       ;
;      - adder:less_op|or1~1                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~1                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~2                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and17~0                                                                      ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or2~0                                                                ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and20~0                                                                      ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu2|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu3|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu4|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu5|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu6|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu7|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu8|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu9|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu10|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu11|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu12|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu13|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu14|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu15|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu16|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu17|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu18|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu19|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu20|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu21|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu22|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu23|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu24|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu25|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu26|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu27|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu28|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu29|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu30|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu31|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu32|or1~0                                           ; 0                 ; 0       ;
; ALUop[1]                                                                                               ;                   ;         ;
;      - mux_8x1_32bit:mux1|and_32bit:and24|alu_1_bit:alu2|and1~0                                        ; 0                 ; 0       ;
;      - adder:less_op|or1~1                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~1                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~2                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and17~0                                                                      ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or2~0                                                                ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and20~0                                                                      ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu2|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu3|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu4|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu5|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu6|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu7|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu8|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu9|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu10|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu11|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu12|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu13|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu14|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu15|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu16|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu17|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu18|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu19|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu20|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu21|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu22|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu23|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu24|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu25|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu26|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu27|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu28|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu29|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu30|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu31|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu32|or1~0                                           ; 0                 ; 0       ;
; A[30]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or6~0                                                           ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu31|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu31|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1|xor2                           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[30]~0                                                             ; 1                 ; 0       ;
; B[30]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or6~0                                                           ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu31|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu31|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1|xor2                           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8|or6~0                                   ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu3|full_adder:fa1|xor2       ; 1                 ; 0       ;
; A[29]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or6~0                                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu30|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu30|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu30|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|alu_1_bit:alu3|full_adder:fa1|xor2                               ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu31|and1                                         ; 0                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|or4~0                                                            ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[29]~1                                                             ; 0                 ; 0       ;
; B[29]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or6~0                                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu30|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu30|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu30|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|alu_1_bit:alu3|full_adder:fa1|xor2                               ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu31|and1                                         ; 0                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|or4~0                                                            ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8|or6~0                                   ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu3|full_adder:fa1|xor2       ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu2|full_adder:fa1|xor2       ; 0                 ; 0       ;
; A[28]                                                                                                  ;                   ;         ;
;      - adder:sub_op|msb_cla_4bit:cla8|and1                                                             ; 1                 ; 0       ;
;      - adder:less_op|msb_cla_4bit:cla8|or2~0                                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu29|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu29|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu29|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|and1                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu29|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[28]~2                                                             ; 1                 ; 0       ;
; B[28]                                                                                                  ;                   ;         ;
;      - adder:sub_op|msb_cla_4bit:cla8|and1                                                             ; 1                 ; 0       ;
;      - adder:less_op|msb_cla_4bit:cla8|or2~0                                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu29|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu29|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu29|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|and1                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu29|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8|and1                                    ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8|or2~0                                   ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu1|full_adder:fa1|xor2~0     ; 1                 ; 0       ;
; A[27]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or2~1                                                           ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu28|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu28|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|or7~0                                                                              ; 1                 ; 0       ;
;      - adder:less_op|or7~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|or2~0                                                            ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[27]~3                                                             ; 1                 ; 0       ;
; B[27]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or2~1                                                           ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu28|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu28|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|or7~0                                                                              ; 1                 ; 0       ;
;      - adder:less_op|or7~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|or2~0                                                            ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8|or2~1                                   ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu1|full_adder:fa1|xor2       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu4|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[26]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or2~1                                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu27|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu27|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu27|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu28|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu28|and1                                         ; 0                 ; 0       ;
;      - adder:add_op|or7~0                                                                              ; 0                 ; 0       ;
;      - adder:less_op|or7~1                                                                             ; 0                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|or2~0                                                            ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[26]~4                                                             ; 0                 ; 0       ;
; B[26]                                                                                                  ;                   ;         ;
;      - adder:less_op|msb_cla_4bit:cla8|or2~1                                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu27|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu27|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu27|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu28|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu28|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|or7~0                                                                              ; 1                 ; 0       ;
;      - adder:less_op|or7~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|or2~0                                                            ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|msb_cla_4bit:cla8|or2~1                                   ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|alu_1_bit:alu1|full_adder:fa1|xor2       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~1                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~2                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu3|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu4|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[25]                                                                                                  ;                   ;         ;
;      - adder:less_op|or7~0                                                                             ; 0                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu26|xor1~0                                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu26|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla7|or4~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[25]~5                                                             ; 0                 ; 0       ;
; B[25]                                                                                                  ;                   ;         ;
;      - adder:less_op|or7~0                                                                             ; 0                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu26|xor1~0                                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu26|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla7|or4~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or7~0                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu2|full_adder:fa1|xor2           ; 0                 ; 0       ;
; A[24]                                                                                                  ;                   ;         ;
;      - adder:less_op|or7~0                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu25|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu25|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu25|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla7|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu26|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla7|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[24]~6                                                             ; 1                 ; 0       ;
; B[24]                                                                                                  ;                   ;         ;
;      - adder:less_op|or7~0                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu25|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu25|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu25|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla7|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu26|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla7|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or7~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu2|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla7|alu_1_bit:alu1|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[23]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or6~2                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu24|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu24|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu24|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|or6~0                                                                              ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu24|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[23]~7                                                             ; 1                 ; 0       ;
; B[23]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or6~2                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu24|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu24|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu24|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|or6~0                                                                              ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu24|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or6~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or6~2                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu4|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[22]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~3                                                                             ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu23|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu23|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or6~0                                                                ; 0                 ; 0       ;
;      - adder:less_op|or6~4                                                                             ; 0                 ; 0       ;
;      - adder:add_op|or6~1                                                                              ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[22]~8                                                             ; 0                 ; 0       ;
; B[22]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~3                                                                             ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu23|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu23|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or6~0                                                                ; 0                 ; 0       ;
;      - adder:less_op|or6~4                                                                             ; 0                 ; 0       ;
;      - adder:add_op|or6~1                                                                              ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or6~3                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu4|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1|xor2~0         ; 0                 ; 0       ;
; A[21]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~3                                                                             ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu22|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu22|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu23|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or6~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or6~4                                                                             ; 1                 ; 0       ;
;      - adder:add_op|or6~1                                                                              ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[21]~9                                                             ; 1                 ; 0       ;
; B[21]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~3                                                                             ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu22|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu22|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu23|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or6~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or6~4                                                                             ; 1                 ; 0       ;
;      - adder:add_op|or6~1                                                                              ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or6~3                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu4|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~3                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu2|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~18                                                               ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu3|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[20]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~1                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu21|and1                                         ; 1                 ; 0       ;
;      - adder:sub_op|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu21|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[20]~10                                                            ; 1                 ; 0       ;
; B[20]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~1                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu21|and1                                         ; 1                 ; 0       ;
;      - adder:sub_op|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu21|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or6~1                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[19]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~1                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu20|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu20|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu20|or1~0                                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu21|and1                                         ; 1                 ; 0       ;
;      - adder:sub_op|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[19]~11                                                            ; 1                 ; 0       ;
; B[19]                                                                                                  ;                   ;         ;
;      - adder:less_op|or6~1                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu20|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu20|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu20|or1~0                                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu21|and1                                         ; 0                 ; 0       ;
;      - adder:sub_op|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla6|or2~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or6~1                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla6|alu_1_bit:alu1|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu4|full_adder:fa1|xor2           ; 0                 ; 0       ;
; A[18]                                                                                                  ;                   ;         ;
;      - adder:less_op|or5~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or5~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu19|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu19|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|and5                                                                 ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu19|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[18]~12                                                            ; 1                 ; 0       ;
; B[18]                                                                                                  ;                   ;         ;
;      - adder:less_op|or5~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or5~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu19|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu19|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|and5                                                                 ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu19|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or5~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or5~1                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[17]                                                                                                  ;                   ;         ;
;      - adder:less_op|or5~2                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu18|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu18|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu18|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu19|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|or6~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[17]~13                                                            ; 1                 ; 0       ;
; B[17]                                                                                                  ;                   ;         ;
;      - adder:less_op|or5~2                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu18|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu18|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu18|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu19|and1                                         ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|or6~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or5~2                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu2|full_adder:fa1|xor2~0         ; 0                 ; 0       ;
; A[16]                                                                                                  ;                   ;         ;
;      - adder:less_op|or5~2                                                                             ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu17|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu17|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|or2~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or5~3                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|or6~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[16]~14                                                            ; 1                 ; 0       ;
; B[16]                                                                                                  ;                   ;         ;
;      - adder:less_op|or5~2                                                                             ; 0                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu17|xor1~0                                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu17|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|or2~0                                                                ; 0                 ; 0       ;
;      - adder:less_op|or5~3                                                                             ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla5|or6~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or5~2                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu3|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~4                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~5                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu1|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla5|alu_1_bit:alu2|full_adder:fa1|xor2           ; 0                 ; 0       ;
; A[15]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~3                                                                             ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu16|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu16|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|or4~0                                                                              ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[15]~15                                                            ; 0                 ; 0       ;
; B[15]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~3                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu16|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu16|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|or4~0                                                                              ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or4~3                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[14]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~3                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu15|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu15|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu15|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu16|and1                                         ; 0                 ; 0       ;
;      - adder:add_op|or4~0                                                                              ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[14]~16                                                            ; 0                 ; 0       ;
; B[14]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~3                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu15|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu15|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu15|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu16|and1                                         ; 0                 ; 0       ;
;      - adder:add_op|or4~0                                                                              ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or4~3                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu4|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu3|full_adder:fa1|xor2           ; 0                 ; 0       ;
; A[13]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or4~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu14|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu14|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|and3                                                                 ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu14|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[13]~17                                                            ; 1                 ; 0       ;
; B[13]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or4~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu14|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu14|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|and3                                                                 ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu14|and1~0                                       ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or4~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or4~1                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[12]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~2                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu13|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu13|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu13|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu14|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[12]~18                                                            ; 1                 ; 0       ;
; B[12]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~2                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu13|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu13|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu13|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu14|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or4~2                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu1|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[11]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~2                                                                             ; 1                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu12|xor1~0                                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu12|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|or3~0                                                                              ; 1                 ; 0       ;
;      - adder:less_op|or3~5                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[11]~19                                                            ; 1                 ; 0       ;
; B[11]                                                                                                  ;                   ;         ;
;      - adder:less_op|or4~2                                                                             ; 0                 ; 0       ;
;      - xor_32bit:xor_op|alu_1_bit:alu12|xor1~0                                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu12|or1~0                                           ; 0                 ; 0       ;
;      - adder:add_op|or3~0                                                                              ; 0                 ; 0       ;
;      - adder:less_op|or3~5                                                                             ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla4|or4~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or4~2                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu2|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~6                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|LessThan0~7                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu4|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla4|alu_1_bit:alu1|full_adder:fa1|xor2           ; 0                 ; 0       ;
; A[10]                                                                                                  ;                   ;         ;
;      - adder:less_op|or3~3                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu11|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu11|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or6~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[10]~20                                                            ; 1                 ; 0       ;
; B[10]                                                                                                  ;                   ;         ;
;      - adder:less_op|or3~3                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu11|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu11|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or6~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~3                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[9]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~3                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu10|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu10|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu10|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu11|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or6~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[9]~21                                                             ; 1                 ; 0       ;
; B[9]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~3                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu10|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu10|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu10|or1~0                                           ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu11|and1                                         ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or6~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~3                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu3|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu2|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[8]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or3~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu9|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu9|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|and1                                                                 ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu9|and1~0                                        ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~1                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; B[8]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or3~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu9|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu9|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|and1                                                                 ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu9|and1~0                                        ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~1                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[7]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~2                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu8|and1                                          ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu8|and1                                          ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu8|or1~0                                            ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu9|and1                                          ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or2~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[7]~22                                                             ; 0                 ; 0       ;
; B[7]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~2                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu8|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu8|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu8|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu9|and1                                          ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~2                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu4|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[6]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~2                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu7|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu7|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|or6~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or2~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[6]~23                                                             ; 1                 ; 0       ;
; B[6]                                                                                                   ;                   ;         ;
;      - adder:less_op|or3~2                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|alu_1_bit:alu3|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu7|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu7|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|or6~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or2~1                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla3|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or3~2                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla3|alu_1_bit:alu1|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu4|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu3|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[5]                                                                                                   ;                   ;         ;
;      - adder:less_op|or2~0                                                                             ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu6|and1                                          ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu6|or1~0                                            ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|or4~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[5]~24                                                             ; 0                 ; 0       ;
; B[5]                                                                                                   ;                   ;         ;
;      - adder:less_op|or2~0                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu6|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu6|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or2~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[4]                                                                                                   ;                   ;         ;
;      - adder:less_op|or2~0                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu5|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu5|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu5|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu6|and1                                          ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[4]~25                                                             ; 1                 ; 0       ;
; B[4]                                                                                                   ;                   ;         ;
;      - adder:less_op|or2~0                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu5|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu5|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu5|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu6|and1                                          ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla2|or4~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or2~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu2|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla2|alu_1_bit:alu1|full_adder:fa1|xor2           ; 1                 ; 0       ;
; A[3]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or1~2                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu4|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu4|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|or1~0                                                                              ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu4|and1~0                                        ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~2                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; B[3]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~0                                                                             ; 1                 ; 0       ;
;      - adder:less_op|or1~2                                                                             ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu4|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu4|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|or1~0                                                                              ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and12|alu_1_bit:alu4|and1~0                                        ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~0                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~2                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[2]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~3                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu3|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu3|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu3|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu4|and1                                          ; 1                 ; 0       ;
;      - adder:add_op|or1~1                                                                              ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[2]~26                                                             ; 1                 ; 0       ;
; B[2]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~3                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu3|and1                                          ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu3|and1                                          ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu3|or1~0                                            ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2                                   ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu4|and1                                          ; 0                 ; 0       ;
;      - adder:add_op|or1~1                                                                              ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~3                                                     ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu3|full_adder:fa1|xor2           ; 0                 ; 0       ;
; A[1]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~3                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu2|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu2|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu2|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or4~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or1~4                                                                             ; 1                 ; 0       ;
;      - adder:add_op|or1~1                                                                              ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[1]~27                                                             ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu2|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; B[1]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~3                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and18|alu_1_bit:alu2|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu2|and1                                          ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu2|or1~0                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or4~0                                                                ; 1                 ; 0       ;
;      - adder:less_op|or1~4                                                                             ; 1                 ; 0       ;
;      - adder:add_op|or1~1                                                                              ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~3                                                     ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu4|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu3|full_adder:fa1|xor2           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu2|full_adder:fa1|xor2~0         ; 1                 ; 0       ;
; A[0]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~1                                                                             ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~2                                            ; 0                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or2~0                                                                ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu1|full_adder:fa1|xor1           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~1                                                     ; 0                 ; 0       ;
; B[0]                                                                                                   ;                   ;         ;
;      - adder:less_op|or1~1                                                                             ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~2                                            ; 1                 ; 0       ;
;      - adder:add_op|cla_4bit:cla1|or2~0                                                                ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|cla_4bit:cla1|alu_1_bit:alu1|full_adder:fa1|xor1           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:comparison|or1~1                                                     ; 1                 ; 0       ;
; A[31]                                                                                                  ;                   ;         ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~0                                            ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~1                                            ; 1                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1|xor2                           ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu32|and1                                         ; 1                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu32|or1~0                                           ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|mux_out1[31]~28                                                            ; 1                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|temp[31]~4                                                                 ; 1                 ; 0       ;
; B[31]                                                                                                  ;                   ;         ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~0                                            ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu1|or1~1                                            ; 0                 ; 0       ;
;      - adder:add_op|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1|xor2                           ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|and_32bit:and21|alu_1_bit:alu32|and1                                         ; 0                 ; 0       ;
;      - mux_8x1_32bit:mux1|or_32bit:or7|alu_1_bit:alu32|or1~0                                           ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|adder:substract|msb_cla_4bit:cla8|msb_alu_1_bit:alu4|full_adder:fa1|xor2~0 ; 0                 ; 0       ;
;      - mod:mod_op|mod_cu:cu|curr_state~5                                                               ; 0                 ; 0       ;
;      - mod:mod_op|mod_cu:cu|curr_state~6                                                               ; 0                 ; 0       ;
;      - mod:mod_op|mod_dp:dp|temp[31]~4                                                                 ; 0                 ; 0       ;
; clk                                                                                                    ;                   ;         ;
; reset                                                                                                  ;                   ;         ;
;      - mod:mod_op|mod_cu:cu|curr_state~5                                                               ; 1                 ; 0       ;
;      - mod:mod_op|mod_cu:cu|curr_state~6                                                               ; 1                 ; 0       ;
;      - mod:mod_op|mod_cu:cu|curr_state.ADD~0                                                           ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                  ; PIN_M16            ; 35      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mod:mod_op|mod_cu:cu|curr_state.COMP ; FF_X24_Y6_N20      ; 42      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; mod:mod_op|mod_dp:dp|temp[0]~2       ; LABCELL_X24_Y8_N15 ; 30      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 35      ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 743 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 112 / 16,664 ( < 1 % )  ;
; C2 interconnects             ; 291 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 276 / 72,600 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 55 / 374,484 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 175 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 190 / 15,868 ( 1 % )    ;
; R14/C12 interconnect drivers ; 242 / 27,256 ( < 1 % )  ;
; R3 interconnects             ; 446 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 658 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 2 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 101       ; 0            ; 0            ; 101       ; 101       ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 101          ; 101          ; 101          ; 101          ; 101          ; 0         ; 101          ; 101          ; 0         ; 0         ; 101          ; 69           ; 101          ; 101          ; 101          ; 101          ; 69           ; 101          ; 101          ; 101          ; 101          ; 69           ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Result[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUop[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUop[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUop[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk,I/O         ; clk                  ; 236.3             ;
; clk             ; clk                  ; 50.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+---------------------------------------+---------------------------------------+-------------------+
; Source Register                       ; Destination Register                  ; Delay Added in ns ;
+---------------------------------------+---------------------------------------+-------------------+
; mod:mod_op|mod_cu:cu|curr_state.COMP  ; mod:mod_op|mod_dp:dp|temp[12]         ; 6.877             ;
; A[1]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.862             ;
; mod:mod_op|mod_dp:dp|temp[1]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.862             ;
; A[2]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.853             ;
; mod:mod_op|mod_dp:dp|temp[2]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.853             ;
; A[0]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.839             ;
; B[0]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.839             ;
; mod:mod_op|mod_dp:dp|temp[0]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.839             ;
; A[3]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.772             ;
; B[3]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.772             ;
; mod:mod_op|mod_dp:dp|temp[3]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.772             ;
; A[5]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.554             ;
; mod:mod_op|mod_dp:dp|temp[5]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.554             ;
; A[4]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.246             ;
; mod:mod_op|mod_dp:dp|temp[4]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.246             ;
; B[2]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.093             ;
; B[1]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.093             ;
; A[8]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.055             ;
; B[8]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.055             ;
; mod:mod_op|mod_dp:dp|temp[8]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 5.055             ;
; A[7]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.869             ;
; mod:mod_op|mod_dp:dp|temp[7]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.869             ;
; A[6]                                  ; mod:mod_op|mod_dp:dp|temp[28]         ; 4.811             ;
; mod:mod_op|mod_dp:dp|temp[6]          ; mod:mod_op|mod_dp:dp|temp[28]         ; 4.811             ;
; A[10]                                 ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.758             ;
; mod:mod_op|mod_dp:dp|temp[10]         ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.758             ;
; A[18]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 4.671             ;
; mod:mod_op|mod_dp:dp|temp[18]         ; mod:mod_op|mod_dp:dp|temp[22]         ; 4.671             ;
; A[11]                                 ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.590             ;
; mod:mod_op|mod_dp:dp|temp[11]         ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.590             ;
; A[9]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.528             ;
; mod:mod_op|mod_dp:dp|temp[9]          ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.528             ;
; A[12]                                 ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.336             ;
; mod:mod_op|mod_dp:dp|temp[12]         ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.336             ;
; B[7]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.330             ;
; B[6]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.330             ;
; B[5]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.330             ;
; B[4]                                  ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.330             ;
; A[13]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 4.312             ;
; mod:mod_op|mod_dp:dp|temp[13]         ; mod:mod_op|mod_dp:dp|temp[17]         ; 4.312             ;
; B[9]                                  ; mod:mod_op|mod_dp:dp|temp[9]          ; 4.310             ;
; A[15]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 4.201             ;
; mod:mod_op|mod_dp:dp|temp[15]         ; mod:mod_op|mod_dp:dp|temp[17]         ; 4.201             ;
; B[10]                                 ; mod:mod_op|mod_dp:dp|temp[12]         ; 4.168             ;
; A[19]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 4.109             ;
; mod:mod_op|mod_dp:dp|temp[19]         ; mod:mod_op|mod_dp:dp|temp[22]         ; 4.109             ;
; A[23]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 4.091             ;
; mod:mod_op|mod_dp:dp|temp[23]         ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 4.091             ;
; A[14]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 4.084             ;
; mod:mod_op|mod_dp:dp|temp[14]         ; mod:mod_op|mod_dp:dp|temp[17]         ; 4.084             ;
; A[20]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 4.080             ;
; mod:mod_op|mod_dp:dp|temp[20]         ; mod:mod_op|mod_dp:dp|temp[22]         ; 4.080             ;
; B[11]                                 ; mod:mod_op|mod_dp:dp|temp[11]         ; 4.007             ;
; A[16]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.988             ;
; mod:mod_op|mod_dp:dp|temp[16]         ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.988             ;
; B[12]                                 ; mod:mod_op|mod_dp:dp|temp[12]         ; 3.853             ;
; A[22]                                 ; mod:mod_op|mod_dp:dp|temp[24]         ; 3.821             ;
; mod:mod_op|mod_dp:dp|temp[22]         ; mod:mod_op|mod_dp:dp|temp[24]         ; 3.821             ;
; A[17]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.795             ;
; mod:mod_op|mod_dp:dp|temp[17]         ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.795             ;
; B[13]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.760             ;
; A[21]                                 ; mod:mod_op|mod_dp:dp|temp[24]         ; 3.739             ;
; mod:mod_op|mod_dp:dp|temp[21]         ; mod:mod_op|mod_dp:dp|temp[24]         ; 3.739             ;
; A[25]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 3.653             ;
; mod:mod_op|mod_dp:dp|temp[25]         ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 3.653             ;
; B[18]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 3.530             ;
; A[31]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 3.473             ;
; mod:mod_op|mod_dp:dp|temp[31]         ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 3.473             ;
; A[26]                                 ; mod:mod_op|mod_dp:dp|temp[28]         ; 3.327             ;
; mod:mod_op|mod_dp:dp|temp[26]         ; mod:mod_op|mod_dp:dp|temp[28]         ; 3.327             ;
; A[27]                                 ; mod:mod_op|mod_dp:dp|temp[28]         ; 3.307             ;
; mod:mod_op|mod_dp:dp|temp[27]         ; mod:mod_op|mod_dp:dp|temp[28]         ; 3.307             ;
; A[24]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 3.306             ;
; mod:mod_op|mod_dp:dp|temp[24]         ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 3.306             ;
; B[14]                                 ; mod:mod_op|mod_dp:dp|temp[14]         ; 3.211             ;
; B[15]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.172             ;
; A[28]                                 ; mod:mod_op|mod_dp:dp|temp[30]         ; 3.139             ;
; mod:mod_op|mod_dp:dp|temp[28]         ; mod:mod_op|mod_dp:dp|temp[30]         ; 3.139             ;
; B[17]                                 ; mod:mod_op|mod_dp:dp|temp[17]         ; 3.071             ;
; A[29]                                 ; mod:mod_op|mod_dp:dp|temp[30]         ; 2.851             ;
; mod:mod_op|mod_dp:dp|temp[29]         ; mod:mod_op|mod_dp:dp|temp[30]         ; 2.851             ;
; A[30]                                 ; mod:mod_op|mod_dp:dp|temp[30]         ; 2.838             ;
; mod:mod_op|mod_dp:dp|temp[30]         ; mod:mod_op|mod_dp:dp|temp[30]         ; 2.838             ;
; B[16]                                 ; mod:mod_op|mod_dp:dp|temp[16]         ; 2.835             ;
; B[23]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 2.779             ;
; B[27]                                 ; mod:mod_op|mod_dp:dp|temp[27]         ; 2.404             ;
; B[22]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 2.257             ;
; B[28]                                 ; mod:mod_op|mod_dp:dp|temp[30]         ; 2.257             ;
; B[20]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 2.249             ;
; B[19]                                 ; mod:mod_op|mod_dp:dp|temp[22]         ; 2.249             ;
; B[31]                                 ; mod:mod_op|mod_dp:dp|temp[30]         ; 2.171             ;
; B[21]                                 ; mod:mod_op|mod_dp:dp|temp[21]         ; 2.154             ;
; B[24]                                 ; mod:mod_op|mod_dp:dp|temp[24]         ; 1.640             ;
; B[30]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 1.424             ;
; B[29]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 1.424             ;
; B[26]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 1.424             ;
; B[25]                                 ; mod:mod_op|mod_cu:cu|curr_state.SMALL ; 1.424             ;
; mod:mod_op|mod_cu:cu|curr_state.SMALL ; mod:mod_op|mod_dp:dp|temp[30]         ; 1.241             ;
; reset                                 ; mod:mod_op|mod_cu:cu|curr_state.COMP  ; 0.084             ;
; mod:mod_op|mod_cu:cu|curr_state.ADD   ; mod:mod_op|mod_cu:cu|curr_state.COMP  ; 0.084             ;
+---------------------------------------+---------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "ALU_32bit"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 101 pins of 101 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 35 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_32bit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 1.18 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/yasir/Desktop/project_2_ organization/project/output_files/ALU_32bit.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6922 megabytes
    Info: Processing ended: Mon Dec 11 04:04:34 2023
    Info: Elapsed time: 00:01:13
    Info: Total CPU time (on all processors): 00:01:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/yasir/Desktop/project_2_ organization/project/output_files/ALU_32bit.fit.smsg.


