---
# 常用定义
title: "Verilog入门笔记：第3章 赋值与时延"
date: 2023-2-6    # 创建时间
lastmod: 2023-01-20 # 最后修改时间
draft: false                       # 是否是草稿？
tags: ["Verilog", "IC", "开发"]  # 标签
categories: ["Verilog"]              # 分类
author: "李尚坤"                  # 作者

# 用户自定义
# 你可以选择 关闭(false) 或者 打开(true) 以下选项
comment: false   # 关闭评论
toc: true       # 关闭文章目录
# 你同样可以自定义文章的版权规则
contentCopyright: '<a rel="license noopener" href="https://creativecommons.org/licenses/by-nc-nd/4.0/" target="_blank">CC BY-NC-ND 4.0</a>'
reward: false	 # 关闭打赏
mathjax: true    # 打开 mathjax
---

# CHAPTER 3

## 3.1 Verilog连续赋值

### 连续赋值语句

* 用于对wire型变量进行赋值

* ```verilog
  assign     LHS_target = RHS_expression  ；
  ```

* 任何已声明的wire变量的连续赋值语句都是以assign开头：

  ```verilog
  wire      Cout, A, B ;
  assign    Cout  = A & B ;     //实现计算A与B的功能
  ```

- 另一种对wire型赋值的方法，在声明时赋值：

  ```verilog
  wire      A, B ;
  wire      Cout = A & B ;
  ```

### 全加器

- 全加器的逻辑表达式为：

```verilog
So = Ai ⊕ Bi ⊕ Ci ;
Co = AiBi + Ci(Ai+Bi)
```

- 加法器代码：

  ```verilog
  module full_adder1(
      input    Ai, Bi, Ci,
      output   So, Co;
   
      assign So = Ai ^ Bi ^ Ci ;
      assign Co = (Ai & Bi) | (Ci & (Ai | Bi));
  endmodule
  ```

- 例子见[FullAdder](https://www.edaplayground.com/x/9RMw)

## 3.2 Verilog时延

### 时延

- 连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端得到新值之间的时间延时

- 时延不可综合

- 连续赋值时延分为普通时延，隐式时延，声明时延

- ```verilog
  //普通时延，A&B计算结果延时10个时间单位赋值给Z
  wire Z, A, B ;
  assign #10    Z = A & B ;
  
  //隐式时延，声明一个wire型变量时对其进行包含一定时延的连续赋值。
  wire A, B;
  wire #10        Z = A & B;
  
  //声明时延，声明一个wire型变量时指定一个时延。因此对该变量所有的连续赋值都会被推迟到指定的时间。除非门级建模中，一般不推荐使用此类方法建模。
  wire A, B;
  wire #10 Z ;
  assign           Z =A & B
  ```

### 惯性时延

- 在上述例子中，A 或 B 任意一个变量发生变化，那么在 Z 得到新的值之前，会有 10 个时间单位的时延。如果在这 10 个时间单位内，即在 Z 获取新的值之前，A 或 B 任意一个值又发生了变化，那么计算 Z 的新值时会取 A 或 B 当前的新值。所以称之为惯性时延，即信号脉冲宽度小于时延时，对输出没有影响

- 例子见[time_delay_module](https://www.edaplayground.com/x/MrGp)