[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"."
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~data_out|data_out>io_data_out",
    "sources":[
      "~data_out|data_out>io_rst",
      "~data_out|data_out>io_mem_out",
      "~data_out|data_out>io_corr_B_p",
      "~data_out|data_out>io_bios_doutb",
      "~data_out|data_out>io_prev_data_addr",
      "~data_out|data_out>io_total_B_p",
      "~data_out|data_out>io_dmem_dout",
      "~data_out|data_out>io_sign_ext",
      "~data_out|data_out>io_inst_p",
      "~data_out|data_out>io_cycle_p",
      "~data_out|data_out>io_rx_fifo_out",
      "~data_out|data_out>io_uart_tx_data_in_ready",
      "~data_out|data_out>io_rx_fifo_empty"
    ]
  }
]