TimeQuest Timing Analyzer report for uk101_41kRAM
Sat Jul 18 14:49:00 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'serialClock'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'cpuClock'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'serialClock'
 17. Slow Model Recovery: 'serialClock'
 18. Slow Model Recovery: 'clk'
 19. Slow Model Recovery: 'cpuClock'
 20. Slow Model Removal: 'cpuClock'
 21. Slow Model Removal: 'serialClock'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'serialClock'
 25. Slow Model Minimum Pulse Width: 'cpuClock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'cpuClock'
 42. Fast Model Setup: 'serialClock'
 43. Fast Model Setup: 'clk'
 44. Fast Model Hold: 'cpuClock'
 45. Fast Model Hold: 'clk'
 46. Fast Model Hold: 'serialClock'
 47. Fast Model Recovery: 'serialClock'
 48. Fast Model Recovery: 'clk'
 49. Fast Model Recovery: 'cpuClock'
 50. Fast Model Removal: 'cpuClock'
 51. Fast Model Removal: 'serialClock'
 52. Fast Model Removal: 'clk'
 53. Fast Model Minimum Pulse Width: 'clk'
 54. Fast Model Minimum Pulse Width: 'serialClock'
 55. Fast Model Minimum Pulse Width: 'cpuClock'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uk101_41kRAM                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; cpuClock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }    ;
; serialClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClock } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 34.7 MHz   ; 34.7 MHz        ; cpuClock    ;      ;
; 94.71 MHz  ; 94.71 MHz       ; clk         ;      ;
; 162.02 MHz ; 162.02 MHz      ; serialClock ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; cpuClock    ; -19.503 ; -2117.021     ;
; serialClock ; -13.428 ; -3573.551     ;
; clk         ; -9.677  ; -3712.343     ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -2.458 ; -71.240       ;
; clk         ; 0.499  ; 0.000         ;
; serialClock ; 0.499  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Recovery Summary           ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; serialClock ; -11.409 ; -302.188      ;
; clk         ; -1.551  ; -13.747       ;
; cpuClock    ; 2.057   ; 0.000         ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -1.539 ; -3.078        ;
; serialClock ; 0.891  ; 0.000         ;
; clk         ; 1.903  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.567 ; -2364.849       ;
; serialClock ; -0.742 ; -454.104        ;
; cpuClock    ; -0.742 ; -290.864        ;
+-------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                            ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -19.503 ; T65:u1|P[0]             ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 20.543     ;
; -19.391 ; T65:u1|DL[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 19.930     ;
; -19.355 ; T65:u1|DL[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 19.894     ;
; -19.307 ; T65:u1|BusA_r[0]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 20.338     ;
; -19.283 ; T65:u1|MCycle[2]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 20.289     ;
; -19.259 ; T65:u1|BusA_r[1]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 20.282     ;
; -19.225 ; T65:u1|PC[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.860     ; 19.405     ;
; -19.013 ; T65:u1|MCycle[0]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 20.019     ;
; -18.935 ; T65:u1|P[0]             ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.972     ; 18.003     ;
; -18.875 ; T65:u1|DL[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.039     ; 19.876     ;
; -18.839 ; T65:u1|DL[1]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.039     ; 19.840     ;
; -18.818 ; T65:u1|DL[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 19.357     ;
; -18.780 ; T65:u1|DL[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.383      ; 20.203     ;
; -18.767 ; T65:u1|MCycle[2]        ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.428      ; 20.235     ;
; -18.754 ; T65:u1|IR[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 19.779     ;
; -18.744 ; T65:u1|DL[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.383      ; 20.167     ;
; -18.739 ; T65:u1|BusA_r[0]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.981     ; 17.798     ;
; -18.709 ; T65:u1|PC[2]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.398     ; 19.351     ;
; -18.691 ; T65:u1|BusA_r[1]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.989     ; 17.742     ;
; -18.672 ; T65:u1|MCycle[2]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.850      ; 20.562     ;
; -18.614 ; T65:u1|PC[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 19.678     ;
; -18.610 ; T65:u1|DL[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.068     ; 19.582     ;
; -18.607 ; T65:u1|MCycle[1]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 19.613     ;
; -18.574 ; T65:u1|DL[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.068     ; 19.546     ;
; -18.502 ; T65:u1|MCycle[2]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.399      ; 19.941     ;
; -18.497 ; T65:u1|MCycle[0]        ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.428      ; 19.965     ;
; -18.490 ; T65:u1|BusB[0]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 19.535     ;
; -18.444 ; T65:u1|PC[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.427     ; 19.057     ;
; -18.443 ; T65:u1|BusA_r[2]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 19.485     ;
; -18.402 ; T65:u1|MCycle[0]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.850      ; 20.292     ;
; -18.367 ; T65:u1|ALU_Op_r[0]      ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 19.390     ;
; -18.306 ; T65:u1|PC[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.059     ; 19.287     ;
; -18.302 ; T65:u1|DL[2]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.039     ; 19.303     ;
; -18.285 ; T65:u1|PC[15]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.462     ; 18.863     ;
; -18.238 ; T65:u1|IR[3]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.447      ; 19.725     ;
; -18.232 ; T65:u1|MCycle[0]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.399      ; 19.671     ;
; -18.207 ; T65:u1|DL[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.383      ; 19.630     ;
; -18.191 ; T65:u1|DL[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 18.730     ;
; -18.178 ; T65:u1|PC[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.059     ; 19.159     ;
; -18.150 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 19.176     ;
; -18.143 ; T65:u1|IR[3]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.869      ; 20.052     ;
; -18.109 ; T65:u1|BusB[1]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 19.154     ;
; -18.099 ; T65:u1|DL[0]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.131     ; 19.008     ;
; -18.095 ; T65:u1|IR[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.384      ; 19.519     ;
; -18.091 ; T65:u1|MCycle[1]        ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.428      ; 19.559     ;
; -18.063 ; T65:u1|DL[1]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.131     ; 18.972     ;
; -18.059 ; T65:u1|BusB[2]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 19.104     ;
; -18.037 ; T65:u1|DL[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.068     ; 19.009     ;
; -18.030 ; T65:u1|DL[0]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.131     ; 18.939     ;
; -18.009 ; T65:u1|PC[7]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.860     ; 18.189     ;
; -17.996 ; T65:u1|MCycle[1]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.850      ; 19.886     ;
; -17.994 ; T65:u1|DL[1]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.131     ; 18.903     ;
; -17.991 ; T65:u1|MCycle[2]        ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.336      ; 19.367     ;
; -17.973 ; T65:u1|IR[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.418      ; 19.431     ;
; -17.933 ; T65:u1|PC[2]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.490     ; 18.483     ;
; -17.928 ; T65:u1|BAH[4]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.356     ; 18.612     ;
; -17.924 ; T65:u1|DL[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 18.463     ;
; -17.922 ; T65:u1|BusB[0]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.967     ; 16.995     ;
; -17.922 ; T65:u1|MCycle[2]        ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.336      ; 19.298     ;
; -17.908 ; T65:u1|IR[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.384      ; 19.332     ;
; -17.875 ; T65:u1|BusA_r[2]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.970     ; 16.945     ;
; -17.864 ; T65:u1|PC[2]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.490     ; 18.414     ;
; -17.853 ; T65:u1|DL[0]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.492     ; 18.401     ;
; -17.826 ; T65:u1|MCycle[1]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.399      ; 19.265     ;
; -17.817 ; T65:u1|DL[1]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.492     ; 18.365     ;
; -17.799 ; T65:u1|DL[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 18.338     ;
; -17.799 ; T65:u1|ALU_Op_r[0]      ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.989     ; 16.850     ;
; -17.790 ; T65:u1|PC[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 19.233     ;
; -17.769 ; T65:u1|PC[15]           ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.809     ;
; -17.745 ; T65:u1|MCycle[2]        ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 18.760     ;
; -17.738 ; T65:u1|DL[6]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 18.277     ;
; -17.725 ; T65:u1|PC[14]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.797     ; 17.968     ;
; -17.721 ; T65:u1|MCycle[0]        ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.336      ; 19.097     ;
; -17.695 ; T65:u1|PC[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.825      ; 19.560     ;
; -17.687 ; T65:u1|PC[2]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 17.876     ;
; -17.675 ; T65:u1|DL[3]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.039     ; 18.676     ;
; -17.674 ; T65:u1|PC[15]           ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.422      ; 19.136     ;
; -17.662 ; T65:u1|PC[1]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 19.105     ;
; -17.652 ; T65:u1|MCycle[0]        ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.336      ; 19.028     ;
; -17.640 ; T65:u1|BusB[3]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.685     ;
; -17.634 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.448      ; 19.122     ;
; -17.630 ; T65:u1|PC[10]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.462     ; 18.208     ;
; -17.625 ; T65:u1|P[0]             ; T65:u1|P[6]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.667     ;
; -17.580 ; T65:u1|DL[3]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.383      ; 19.003     ;
; -17.579 ; T65:u1|IR[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.846      ; 19.465     ;
; -17.567 ; T65:u1|PC[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.825      ; 19.432     ;
; -17.541 ; T65:u1|BusB[1]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.967     ; 16.614     ;
; -17.539 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.870      ; 19.449     ;
; -17.529 ; T65:u1|IR[7]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -2.085     ; 16.484     ;
; -17.526 ; T65:u1|DL[2]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.131     ; 18.435     ;
; -17.525 ; T65:u1|PC[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.374      ; 18.939     ;
; -17.504 ; T65:u1|PC[15]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.515     ;
; -17.493 ; T65:u1|PC[7]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.398     ; 18.135     ;
; -17.491 ; T65:u1|BusB[2]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.967     ; 16.564     ;
; -17.487 ; T65:u1|BusA_r[3]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.532     ;
; -17.484 ; T65:u1|IR[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 1.268      ; 19.792     ;
; -17.475 ; T65:u1|MCycle[0]        ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 18.490     ;
; -17.462 ; T65:u1|IR[3]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.355      ; 18.857     ;
; -17.457 ; T65:u1|DL[2]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.131     ; 18.366     ;
; -17.430 ; T65:u1|PC[11]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.462     ; 18.008     ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClock'                                                                                                 ;
+---------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -13.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 14.376     ;
; -13.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 14.376     ;
; -13.392 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 14.340     ;
; -13.392 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 14.340     ;
; -13.280 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 14.236     ;
; -13.262 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 13.851     ;
; -13.262 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 13.851     ;
; -13.244 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 14.200     ;
; -13.201 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.406      ; 14.147     ;
; -13.201 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.406      ; 14.147     ;
; -13.191 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.413      ; 14.144     ;
; -13.165 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.406      ; 14.111     ;
; -13.165 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.406      ; 14.111     ;
; -13.155 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.413      ; 14.108     ;
; -13.114 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.057      ; 13.711     ;
; -13.035 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.047      ; 13.622     ;
; -13.035 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.047      ; 13.622     ;
; -13.025 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.054      ; 13.619     ;
; -12.941 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~157 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.890     ;
; -12.941 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~153 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.890     ;
; -12.905 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~157 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.854     ;
; -12.905 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~153 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.854     ;
; -12.896 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 14.311     ;
; -12.896 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 14.311     ;
; -12.855 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 13.803     ;
; -12.855 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 13.803     ;
; -12.842 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.390      ; 13.772     ;
; -12.823 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.779     ;
; -12.806 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.390      ; 13.736     ;
; -12.787 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.743     ;
; -12.775 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~157 ; cpuClock     ; serialClock ; 0.500        ; 0.050      ; 13.365     ;
; -12.775 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~153 ; cpuClock     ; serialClock ; 0.500        ; 0.050      ; 13.365     ;
; -12.772 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~101 ; cpuClock     ; serialClock ; 0.500        ; 0.418      ; 13.730     ;
; -12.770 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~99  ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.724     ;
; -12.770 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~97  ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.724     ;
; -12.759 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~254 ; cpuClock     ; serialClock ; 0.500        ; 0.402      ; 13.701     ;
; -12.758 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~114 ; cpuClock     ; serialClock ; 0.500        ; 0.390      ; 13.688     ;
; -12.748 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.883      ; 14.171     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~79  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~83  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~78  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~85  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~82  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~84  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~81  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.747 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~80  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.703     ;
; -12.736 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~101 ; cpuClock     ; serialClock ; 0.500        ; 0.418      ; 13.694     ;
; -12.734 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~99  ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.688     ;
; -12.734 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~97  ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.688     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~183 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~187 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~182 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~189 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~186 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~185 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.731 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~184 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.685     ;
; -12.723 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~254 ; cpuClock     ; serialClock ; 0.500        ; 0.402      ; 13.665     ;
; -12.722 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~114 ; cpuClock     ; serialClock ; 0.500        ; 0.390      ; 13.652     ;
; -12.715 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~215 ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.671     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~79  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~83  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~78  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~85  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~82  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~84  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~81  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.711 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~80  ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.667     ;
; -12.707 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.663     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~183 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~187 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~182 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~189 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~186 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~185 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.695 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~184 ; cpuClock     ; serialClock ; 0.500        ; 0.414      ; 13.649     ;
; -12.692 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~142 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.641     ;
; -12.692 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~149 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.641     ;
; -12.692 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~146 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.641     ;
; -12.692 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~148 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.641     ;
; -12.692 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~144 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.641     ;
; -12.679 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~215 ; cpuClock     ; serialClock ; 0.500        ; 0.416      ; 13.635     ;
; -12.676 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.031      ; 13.247     ;
; -12.669 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.873      ; 14.082     ;
; -12.669 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.873      ; 14.082     ;
; -12.664 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~143 ; cpuClock     ; serialClock ; 0.500        ; 0.415      ; 13.619     ;
; -12.664 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~147 ; cpuClock     ; serialClock ; 0.500        ; 0.415      ; 13.619     ;
; -12.664 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~145 ; cpuClock     ; serialClock ; 0.500        ; 0.415      ; 13.619     ;
; -12.659 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.880      ; 14.079     ;
; -12.657 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 0.057      ; 13.254     ;
; -12.656 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~142 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.605     ;
; -12.656 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~149 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.605     ;
; -12.656 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~146 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.605     ;
; -12.656 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~148 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.605     ;
; -12.656 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~144 ; cpuClock     ; serialClock ; 0.500        ; 0.409      ; 13.605     ;
; -12.628 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.406      ; 13.574     ;
; -12.628 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.406      ; 13.574     ;
; -12.628 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~143 ; cpuClock     ; serialClock ; 0.500        ; 0.415      ; 13.583     ;
; -12.628 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~147 ; cpuClock     ; serialClock ; 0.500        ; 0.415      ; 13.583     ;
+---------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.677 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.896      ; 11.613     ;
; -9.677 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.896      ; 11.613     ;
; -9.660 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.608     ;
; -9.660 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.608     ;
; -9.660 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.608     ;
; -9.660 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.608     ;
; -9.559 ; UK101TextDisplay:u6|pixelCount[2]                                                   ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.016      ; 10.615     ;
; -9.455 ; UK101TextDisplay:u6|charScanLine[3]                                                 ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.013      ; 10.508     ;
; -9.428 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.387     ;
; -9.428 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.387     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.416 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.375     ;
; -9.407 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.896      ; 11.343     ;
; -9.407 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.896      ; 11.343     ;
; -9.407 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.087     ; 10.360     ;
; -9.401 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.087     ; 10.354     ;
; -9.390 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.338     ;
; -9.390 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.338     ;
; -9.390 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.338     ;
; -9.390 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 11.338     ;
; -9.330 ; UK101TextDisplay:u6|charScanLine[1]                                                 ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.013      ; 10.383     ;
; -9.317 ; UK101TextDisplay:u6|charScanLine[2]                                                 ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.013      ; 10.370     ;
; -9.295 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 10.262     ;
; -9.273 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.087     ; 10.226     ;
; -9.200 ; UK101TextDisplay:u6|pixelCount[0]                                                   ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.016      ; 10.256     ;
; -9.172 ; UK101TextDisplay:u6|pixelCount[1]                                                   ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.016      ; 10.228     ;
; -9.170 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.070      ; 10.280     ;
; -9.170 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.070      ; 10.280     ;
; -9.158 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.117     ;
; -9.158 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.117     ;
; -9.153 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.082      ; 10.275     ;
; -9.153 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.082      ; 10.275     ;
; -9.153 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.082      ; 10.275     ;
; -9.153 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.082      ; 10.275     ;
; -9.148 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.915      ; 11.103     ;
; -9.148 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.915      ; 11.103     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.146 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.919      ; 11.105     ;
; -9.131 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.429      ; 10.600     ;
; -9.131 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.429      ; 10.600     ;
; -9.131 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.927      ; 11.098     ;
; -9.131 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.927      ; 11.098     ;
; -9.131 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.927      ; 11.098     ;
; -9.131 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.927      ; 11.098     ;
; -9.116 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 10.083     ;
; -9.114 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.595     ;
; -9.114 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.595     ;
; -9.114 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.595     ;
; -9.114 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.595     ;
; -9.095 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.429      ; 10.564     ;
; -9.095 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.429      ; 10.564     ;
; -9.078 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.559     ;
; -9.078 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.559     ;
; -9.078 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.559     ;
; -9.078 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.441      ; 10.559     ;
; -9.060 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.087     ; 10.013     ;
; -9.001 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.896      ; 10.937     ;
; -9.001 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.896      ; 10.937     ;
; -8.984 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 10.932     ;
; -8.984 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 10.932     ;
; -8.984 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 10.932     ;
; -8.984 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.908      ; 10.932     ;
; -8.921 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.054     ;
; -8.921 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.054     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.909 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.093      ; 10.042     ;
; -8.899 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.877     ;
; -8.899 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.877     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.887 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.938      ; 10.865     ;
; -8.882 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.452      ; 10.374     ;
; -8.882 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.452      ; 10.374     ;
; -8.846 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.452      ; 10.338     ;
; -8.846 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.452      ; 10.338     ;
; -8.773 ; T65:u1|DL[0]                                                                        ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock     ; clk         ; 1.000        ; 0.576      ; 10.303     ;
; -8.766 ; T65:u1|DL[0]                                                                        ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock     ; clk         ; 1.000        ; 0.575      ; 10.295     ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                        ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.458 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[18]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.031      ;
; -2.458 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[15]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.031      ;
; -2.455 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[19]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.034      ;
; -2.455 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[14]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.034      ;
; -2.455 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[12]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.034      ;
; -2.454 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[13]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.035      ;
; -2.453 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[17]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.036      ;
; -2.417 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[16]     ; clk          ; cpuClock    ; 0.000        ; 4.192      ; 2.081      ;
; -2.343 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[8]      ; clk          ; cpuClock    ; 0.000        ; 4.179      ; 2.142      ;
; -2.059 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[24]     ; clk          ; cpuClock    ; 0.000        ; 4.169      ; 2.416      ;
; -1.896 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[11]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.593      ;
; -1.888 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[22]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.601      ;
; -1.888 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[21]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.601      ;
; -1.887 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[20]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.602      ;
; -1.885 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[9]      ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.604      ;
; -1.744 ; bufferedUART:u5|txByteSent      ; bufferedUART:u5|txByteWritten     ; serialClock  ; cpuClock    ; -0.500       ; 3.178      ; 1.240      ;
; -1.736 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[10]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.753      ;
; -1.734 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[23]     ; clk          ; cpuClock    ; 0.000        ; 4.183      ; 2.755      ;
; -1.590 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[0]      ; clk          ; cpuClock    ; 0.000        ; 4.187      ; 2.903      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[7]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[6]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[5]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[4]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[3]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[2]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.587 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[1]      ; clk          ; cpuClock    ; 0.000        ; 4.181      ; 2.900      ;
; -1.577 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[30]     ; clk          ; cpuClock    ; 0.000        ; 4.167      ; 2.896      ;
; -1.545 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[31]     ; clk          ; cpuClock    ; 0.000        ; 4.182      ; 2.943      ;
; -1.545 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[29]     ; clk          ; cpuClock    ; 0.000        ; 4.182      ; 2.943      ;
; -1.545 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[28]     ; clk          ; cpuClock    ; 0.000        ; 4.182      ; 2.943      ;
; -1.545 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[27]     ; clk          ; cpuClock    ; 0.000        ; 4.182      ; 2.943      ;
; -1.545 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[26]     ; clk          ; cpuClock    ; 0.000        ; 4.182      ; 2.943      ;
; -1.545 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[25]     ; clk          ; cpuClock    ; 0.000        ; 4.182      ; 2.943      ;
; -1.227 ; bufferedUART:u5|txByteSent      ; bufferedUART:u5|dataOut[1]        ; serialClock  ; cpuClock    ; 0.000        ; 3.531      ; 2.610      ;
; -1.149 ; bufferedUART:u5|rxBuffer~225    ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.530      ; 2.687      ;
; -1.127 ; bufferedUART:u5|txByteSent      ; bufferedUART:u5|dataOut[7]        ; serialClock  ; cpuClock    ; 0.000        ; 3.548      ; 2.727      ;
; -1.005 ; bufferedUART:u5|rxBuffer~192    ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 3.543      ; 2.844      ;
; -0.916 ; bufferedUART:u5|rxBuffer~73     ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.537      ; 2.927      ;
; -0.909 ; bufferedUART:u5|rxBuffer~34     ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.530      ; 2.927      ;
; -0.892 ; sd_controller:sd1|sd_write_flag ; sd_controller:sd1|host_write_flag ; clk          ; cpuClock    ; 0.000        ; 4.192      ; 3.606      ;
; -0.891 ; bufferedUART:u5|rxBuffer~264    ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 3.534      ; 2.949      ;
; -0.853 ; bufferedUART:u5|rxBuffer~249    ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.533      ; 2.986      ;
; -0.796 ; bufferedUART:u5|rxBuffer~108    ; bufferedUART:u5|dataOut[6]        ; serialClock  ; cpuClock    ; 0.000        ; 3.532      ; 3.042      ;
; -0.772 ; bufferedUART:u5|rxBuffer~104    ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 3.532      ; 3.066      ;
; -0.739 ; T65:u1|BAL[1]                   ; sd_controller:sd1|din_latched[0]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.144      ; 4.711      ;
; -0.737 ; bufferedUART:u5|rxBuffer~106    ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.532      ; 3.101      ;
; -0.683 ; bufferedUART:u5|rxBuffer~178    ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.528      ; 3.151      ;
; -0.662 ; bufferedUART:u5|rxBuffer~131    ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 3.559      ; 3.203      ;
; -0.640 ; bufferedUART:u5|rxBuffer~136    ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 3.561      ; 3.227      ;
; -0.632 ; bufferedUART:u5|rxBuffer~140    ; bufferedUART:u5|dataOut[6]        ; serialClock  ; cpuClock    ; 0.000        ; 3.561      ; 3.235      ;
; -0.628 ; bufferedUART:u5|rxBuffer~138    ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.561      ; 3.239      ;
; -0.539 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[16]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.140      ; 4.907      ;
; -0.523 ; bufferedUART:u5|rxBuffer~254    ; bufferedUART:u5|dataOut[0]        ; serialClock  ; cpuClock    ; 0.000        ; 3.532      ; 3.315      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.470 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.967      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[23]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[22]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[21]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[20]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[19]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[18]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.469 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[17]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.131      ; 4.968      ;
; -0.467 ; bufferedUART:u5|rxBuffer~89     ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.530      ; 3.369      ;
; -0.460 ; bufferedUART:u5|rxBuffer~227    ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 3.537      ; 3.383      ;
; -0.437 ; T65:u1|AD[1]                    ; sd_controller:sd1|din_latched[0]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.551      ; 5.420      ;
; -0.420 ; bufferedUART:u5|rxBuffer~199    ; bufferedUART:u5|dataOut[1]        ; serialClock  ; cpuClock    ; 0.000        ; 3.528      ; 3.414      ;
; -0.415 ; bufferedUART:u5|rxBuffer~135    ; bufferedUART:u5|dataOut[1]        ; serialClock  ; cpuClock    ; 0.000        ; 3.552      ; 3.443      ;
; -0.403 ; bufferedUART:u5|rxBuffer~268    ; bufferedUART:u5|dataOut[6]        ; serialClock  ; cpuClock    ; 0.000        ; 3.534      ; 3.437      ;
; -0.377 ; T65:u1|PC[0]                    ; sd_controller:sd1|din_latched[0]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.094      ; 5.023      ;
; -0.345 ; bufferedUART:u5|rxBuffer~209    ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.537      ; 3.498      ;
; -0.336 ; bufferedUART:u5|rxBuffer~234    ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.524      ; 3.494      ;
; -0.328 ; bufferedUART:u5|rxBuffer~43     ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 3.535      ; 3.513      ;
; -0.322 ; bufferedUART:u5|rxBuffer~25     ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.538      ; 3.522      ;
; -0.317 ; bufferedUART:u5|rxBuffer~211    ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 3.534      ; 3.523      ;
; -0.294 ; bufferedUART:u5|rxBuffer~217    ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.533      ; 3.545      ;
; -0.290 ; bufferedUART:u5|rxBuffer~255    ; bufferedUART:u5|dataOut[1]        ; serialClock  ; cpuClock    ; 0.000        ; 3.530      ; 3.546      ;
; -0.246 ; bufferedUART:u5|rxBuffer~75     ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 3.559      ; 3.619      ;
; -0.240 ; bufferedUART:u5|rxBuffer~32     ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 3.547      ; 3.613      ;
; -0.237 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[16]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.547      ; 5.616      ;
; -0.232 ; bufferedUART:u5|rxBuffer~258    ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.535      ; 3.609      ;
; -0.228 ; bufferedUART:u5|rxBuffer~201    ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.540      ; 3.618      ;
; -0.219 ; bufferedUART:u5|rxBuffer~196    ; bufferedUART:u5|dataOut[6]        ; serialClock  ; cpuClock    ; 0.000        ; 3.543      ; 3.630      ;
; -0.208 ; bufferedUART:u5|rxBuffer~176    ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 3.528      ; 3.626      ;
; -0.201 ; bufferedUART:u5|rxBuffer~121    ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 3.538      ; 3.643      ;
; -0.189 ; bufferedUART:u5|rxBuffer~58     ; bufferedUART:u5|dataOut[4]        ; serialClock  ; cpuClock    ; 0.000        ; 3.536      ; 3.653      ;
; -0.183 ; bufferedUART:u5|rxBuffer~60     ; bufferedUART:u5|dataOut[6]        ; serialClock  ; cpuClock    ; 0.000        ; 3.536      ; 3.659      ;
; -0.179 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.117      ; 5.244      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.168 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.676      ;
; -0.167 ; T65:u1|AD[1]                    ; sd_controller:sd1|address[23]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.538      ; 5.677      ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|parity            ; UK101keyboard:u9|ps2_intf:ps2|parity            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|release                        ; UK101keyboard:u9|release                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][1]                     ; UK101keyboard:u9|keys[1][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][1]                     ; UK101keyboard:u9|keys[2][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][1]                     ; UK101keyboard:u9|keys[4][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][1]                     ; UK101keyboard:u9|keys[3][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][1]                     ; UK101keyboard:u9|keys[7][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][1]                     ; UK101keyboard:u9|keys[6][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][1]                     ; UK101keyboard:u9|keys[0][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[0]             ; UK101TextDisplay:u6|charScanLine[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[1]             ; UK101TextDisplay:u6|charScanLine[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[2]             ; UK101TextDisplay:u6|charScanLine[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[3]             ; UK101TextDisplay:u6|charScanLine[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[0]                 ; UK101TextDisplay:u6|charVert[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[1]                 ; UK101TextDisplay:u6|charVert[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[2]                 ; UK101TextDisplay:u6|charVert[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[3]                 ; UK101TextDisplay:u6|charVert[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|hActive                     ; UK101TextDisplay:u6|hActive                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|vActive                     ; UK101TextDisplay:u6|vActive                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[0]          ; UK101TextDisplay:u6|pixelClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[2]          ; UK101TextDisplay:u6|pixelClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[1]          ; UK101TextDisplay:u6|pixelClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelCount[2]               ; UK101TextDisplay:u6|pixelCount[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][5]                     ; UK101keyboard:u9|keys[2][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][5]                     ; UK101keyboard:u9|keys[3][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][5]                     ; UK101keyboard:u9|keys[6][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][5]                     ; UK101keyboard:u9|keys[7][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][5]                     ; UK101keyboard:u9|keys[1][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][5]                     ; UK101keyboard:u9|keys[5][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][5]                     ; UK101keyboard:u9|keys[4][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][0]                     ; UK101keyboard:u9|keys[0][0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][7]                     ; UK101keyboard:u9|keys[7][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][7]                     ; UK101keyboard:u9|keys[6][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][7]                     ; UK101keyboard:u9|keys[3][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][7]                     ; UK101keyboard:u9|keys[2][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][7]                     ; UK101keyboard:u9|keys[1][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][7]                     ; UK101keyboard:u9|keys[4][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][7]                     ; UK101keyboard:u9|keys[5][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][4]                     ; UK101keyboard:u9|keys[5][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][4]                     ; UK101keyboard:u9|keys[4][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][4]                     ; UK101keyboard:u9|keys[1][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][4]                     ; UK101keyboard:u9|keys[2][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][4]                     ; UK101keyboard:u9|keys[3][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][4]                     ; UK101keyboard:u9|keys[6][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][4]                     ; UK101keyboard:u9|keys[7][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][6]                     ; UK101keyboard:u9|keys[3][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][6]                     ; UK101keyboard:u9|keys[2][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][6]                     ; UK101keyboard:u9|keys[5][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][6]                     ; UK101keyboard:u9|keys[4][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][6]                     ; UK101keyboard:u9|keys[0][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][6]                     ; UK101keyboard:u9|keys[1][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][6]                     ; UK101keyboard:u9|keys[7][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][6]                     ; UK101keyboard:u9|keys[6][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][3]                     ; UK101keyboard:u9|keys[4][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][3]                     ; UK101keyboard:u9|keys[5][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][3]                     ; UK101keyboard:u9|keys[1][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][3]                     ; UK101keyboard:u9|keys[3][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][3]                     ; UK101keyboard:u9|keys[2][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][3]                     ; UK101keyboard:u9|keys[7][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][3]                     ; UK101keyboard:u9|keys[6][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][2]                     ; UK101keyboard:u9|keys[0][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][2]                     ; UK101keyboard:u9|keys[7][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][2]                     ; UK101keyboard:u9|keys[6][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][2]                     ; UK101keyboard:u9|keys[2][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][2]                     ; UK101keyboard:u9|keys[1][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][2]                     ; UK101keyboard:u9|keys[4][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][2]                     ; UK101keyboard:u9|keys[3][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClock'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; bufferedUART:u5|rxState.idle           ; bufferedUART:u5|rxState.idle           ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|rxBitCount[0]          ; bufferedUART:u5|rxBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|rxBitCount[1]          ; bufferedUART:u5|rxBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|rxBitCount[2]          ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|rxBitCount[3]          ; bufferedUART:u5|rxBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|rxState.stopBit        ; bufferedUART:u5|rxState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txBitCount[0]          ; bufferedUART:u5|txBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txBitCount[1]          ; bufferedUART:u5|txBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txBitCount[2]          ; bufferedUART:u5|txBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txBitCount[3]          ; bufferedUART:u5|txBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txState.stopBit        ; bufferedUART:u5|txState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txByteSent             ; bufferedUART:u5|txByteSent             ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txBuffer[7]            ; bufferedUART:u5|txBuffer[7]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:u5|txd                    ; bufferedUART:u5|txd                    ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; bufferedUART:u5|txBuffer[3]            ; bufferedUART:u5|txBuffer[2]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.040      ;
; 0.743 ; bufferedUART:u5|txBuffer[6]            ; bufferedUART:u5|txBuffer[5]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; bufferedUART:u5|txBuffer[2]            ; bufferedUART:u5|txBuffer[1]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; bufferedUART:u5|txBuffer[1]            ; bufferedUART:u5|txBuffer[0]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.051      ;
; 0.748 ; bufferedUART:u5|rxCurrentByteBuffer[3] ; bufferedUART:u5|rxCurrentByteBuffer[2] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; bufferedUART:u5|rxInPointer[5]         ; bufferedUART:u5|rxInPointer[5]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; bufferedUART:u5|txBuffer[4]            ; bufferedUART:u5|txBuffer[3]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.055      ;
; 0.755 ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxCurrentByteBuffer[4] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxCurrentByteBuffer[1] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.062      ;
; 0.759 ; bufferedUART:u5|rxCurrentByteBuffer[4] ; bufferedUART:u5|rxCurrentByteBuffer[3] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.065      ;
; 0.763 ; bufferedUART:u5|txState.idle           ; bufferedUART:u5|txByteSent             ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; bufferedUART:u5|rxCurrentByteBuffer[7] ; bufferedUART:u5|rxCurrentByteBuffer[6] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.071      ;
; 0.765 ; bufferedUART:u5|rxCurrentByteBuffer[1] ; bufferedUART:u5|rxCurrentByteBuffer[0] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.071      ;
; 0.776 ; bufferedUART:u5|txClockCount[5]        ; bufferedUART:u5|txClockCount[5]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.082      ;
; 0.782 ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.088      ;
; 0.786 ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.092      ;
; 0.787 ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.093      ;
; 0.790 ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.096      ;
; 0.874 ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxCurrentByteBuffer[5] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.180      ;
; 0.989 ; cpuClock                               ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.297      ;
; 1.161 ; bufferedUART:u5|rxBitCount[0]          ; bufferedUART:u5|rxBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.467      ;
; 1.162 ; bufferedUART:u5|rxBitCount[0]          ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.468      ;
; 1.173 ; bufferedUART:u5|rxClockCount[0]        ; bufferedUART:u5|rxClockCount[0]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; bufferedUART:u5|txClockCount[1]        ; bufferedUART:u5|txClockCount[1]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.482      ;
; 1.187 ; bufferedUART:u5|rxBitCount[1]          ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; bufferedUART:u5|txBitCount[0]          ; bufferedUART:u5|txBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.496      ;
; 1.200 ; bufferedUART:u5|txClockCount[4]        ; bufferedUART:u5|txClockCount[4]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.506      ;
; 1.218 ; bufferedUART:u5|txBuffer[5]            ; bufferedUART:u5|txBuffer[4]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; bufferedUART:u5|rxInPointer[4]         ; bufferedUART:u5|rxInPointer[4]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; bufferedUART:u5|txClockCount[0]        ; bufferedUART:u5|txClockCount[0]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.530      ;
; 1.233 ; bufferedUART:u5|rxClockCount[1]        ; bufferedUART:u5|rxClockCount[1]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.539      ;
; 1.242 ; bufferedUART:u5|rxClockCount[3]        ; bufferedUART:u5|rxClockCount[3]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; bufferedUART:u5|rxClockCount[5]        ; bufferedUART:u5|rxClockCount[5]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.549      ;
; 1.287 ; bufferedUART:u5|rxInPointer[0]         ; bufferedUART:u5|rxInPointer[0]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.593      ;
; 1.294 ; bufferedUART:u5|rxInPointer[3]         ; bufferedUART:u5|rxInPointer[3]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; bufferedUART:u5|rxInPointer[2]         ; bufferedUART:u5|rxInPointer[2]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.643      ;
; 1.340 ; bufferedUART:u5|rxInPointer[1]         ; bufferedUART:u5|rxInPointer[1]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.646      ;
; 1.462 ; bufferedUART:u5|rxCurrentByteBuffer[1] ; bufferedUART:u5|rxBuffer~223           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.774      ;
; 1.465 ; bufferedUART:u5|rxCurrentByteBuffer[4] ; bufferedUART:u5|rxBuffer~162           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.777      ;
; 1.466 ; bufferedUART:u5|txBuffer[7]            ; bufferedUART:u5|txBuffer[6]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 1.784      ;
; 1.477 ; bufferedUART:u5|rxCurrentByteBuffer[7] ; bufferedUART:u5|rxBuffer~229           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.789      ;
; 1.489 ; cpuClock                               ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.297      ;
; 1.497 ; bufferedUART:u5|rxCurrentByteBuffer[0] ; bufferedUART:u5|rxBuffer~222           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.809      ;
; 1.507 ; bufferedUART:u5|rxBitCount[3]          ; bufferedUART:u5|rxState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.813      ;
; 1.512 ; bufferedUART:u5|rxBitCount[3]          ; bufferedUART:u5|rxState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.818      ;
; 1.522 ; bufferedUART:u5|txClockCount[2]        ; bufferedUART:u5|txClockCount[2]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.828      ;
; 1.545 ; bufferedUART:u5|txClockCount[3]        ; bufferedUART:u5|txClockCount[3]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.851      ;
; 1.546 ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxBuffer~267           ; serialClock  ; serialClock ; 0.000        ; 0.009      ; 1.861      ;
; 1.548 ; bufferedUART:u5|rxClockCount[2]        ; bufferedUART:u5|rxClockCount[2]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.854      ;
; 1.555 ; bufferedUART:u5|rxClockCount[4]        ; bufferedUART:u5|rxClockCount[4]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.861      ;
; 1.619 ; bufferedUART:u5|rxCurrentByteBuffer[4] ; bufferedUART:u5|rxBuffer~258           ; serialClock  ; serialClock ; 0.000        ; 0.008      ; 1.933      ;
; 1.628 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxBuffer~16            ; serialClock  ; serialClock ; 0.000        ; -0.004     ; 1.930      ;
; 1.630 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxBuffer~32            ; serialClock  ; serialClock ; 0.000        ; -0.004     ; 1.932      ;
; 1.637 ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxBuffer~164           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.949      ;
; 1.638 ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxBuffer~228           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.950      ;
; 1.655 ; bufferedUART:u5|txClockCount[1]        ; bufferedUART:u5|txClockCount[2]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.961      ;
; 1.658 ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxBuffer~227           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.970      ;
; 1.665 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxBuffer~160           ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxBuffer~192           ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.971      ;
; 1.678 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxBuffer~224           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 1.990      ;
; 1.679 ; bufferedUART:u5|txClockCount[4]        ; bufferedUART:u5|txClockCount[5]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.985      ;
; 1.680 ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxBuffer~56            ; serialClock  ; serialClock ; 0.000        ; 0.007      ; 1.993      ;
; 1.684 ; bufferedUART:u5|rxCurrentByteBuffer[7] ; bufferedUART:u5|rxBuffer~69            ; serialClock  ; serialClock ; 0.000        ; -0.006     ; 1.984      ;
; 1.698 ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxBuffer~68            ; serialClock  ; serialClock ; 0.000        ; -0.006     ; 1.998      ;
; 1.700 ; bufferedUART:u5|txClockCount[0]        ; bufferedUART:u5|txClockCount[1]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.006      ;
; 1.701 ; bufferedUART:u5|rxInPointer[4]         ; bufferedUART:u5|rxInPointer[5]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.007      ;
; 1.703 ; bufferedUART:u5|rxBitCount[2]          ; bufferedUART:u5|rxBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.009      ;
; 1.704 ; bufferedUART:u5|rxCurrentByteBuffer[0] ; bufferedUART:u5|rxBuffer~62            ; serialClock  ; serialClock ; 0.000        ; -0.006     ; 2.004      ;
; 1.710 ; bufferedUART:u5|rxCurrentByteBuffer[0] ; bufferedUART:u5|rxBuffer~198           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 2.022      ;
; 1.713 ; bufferedUART:u5|rxClockCount[1]        ; bufferedUART:u5|rxClockCount[2]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.019      ;
; 1.717 ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxBuffer~203           ; serialClock  ; serialClock ; 0.000        ; 0.006      ; 2.029      ;
; 1.722 ; bufferedUART:u5|rxClockCount[3]        ; bufferedUART:u5|rxClockCount[4]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.028      ;
; 1.728 ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxBuffer~67            ; serialClock  ; serialClock ; 0.000        ; -0.006     ; 2.028      ;
; 1.738 ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxBuffer~140           ; serialClock  ; serialClock ; 0.000        ; -0.018     ; 2.026      ;
; 1.738 ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxBuffer~124           ; serialClock  ; serialClock ; 0.000        ; -0.018     ; 2.026      ;
; 1.741 ; bufferedUART:u5|txClockCount[1]        ; bufferedUART:u5|txClockCount[3]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.047      ;
; 1.749 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[2]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.067      ;
; 1.749 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[3]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.067      ;
; 1.753 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[0]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.071      ;
; 1.753 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[6]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.071      ;
; 1.755 ; bufferedUART:u5|txBitCount[2]          ; bufferedUART:u5|txBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 2.061      ;
; 1.755 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[5]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.073      ;
; 1.756 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[1]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.074      ;
; 1.756 ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txBuffer[4]            ; serialClock  ; serialClock ; 0.000        ; 0.012      ; 2.074      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClock'                                                                                                 ;
+---------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -11.409 ; T65:u1|DL[0]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.361     ;
; -11.409 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.361     ;
; -11.409 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.361     ;
; -11.409 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.361     ;
; -11.409 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.361     ;
; -11.409 ; T65:u1|DL[0]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.361     ;
; -11.395 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.335     ;
; -11.395 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.335     ;
; -11.395 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.335     ;
; -11.395 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.335     ;
; -11.395 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.335     ;
; -11.395 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.335     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.388 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.336     ;
; -11.373 ; T65:u1|DL[1]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.325     ;
; -11.373 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.325     ;
; -11.373 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.325     ;
; -11.373 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.325     ;
; -11.373 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.325     ;
; -11.373 ; T65:u1|DL[1]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 12.325     ;
; -11.359 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.299     ;
; -11.359 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.299     ;
; -11.359 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.299     ;
; -11.359 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.299     ;
; -11.359 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.299     ;
; -11.359 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 12.299     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.352 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 12.300     ;
; -11.243 ; T65:u1|PC[2]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.053      ; 11.836     ;
; -11.243 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.053      ; 11.836     ;
; -11.243 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.053      ; 11.836     ;
; -11.243 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.053      ; 11.836     ;
; -11.243 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.053      ; 11.836     ;
; -11.243 ; T65:u1|PC[2]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.053      ; 11.836     ;
; -11.229 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.041      ; 11.810     ;
; -11.229 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.041      ; 11.810     ;
; -11.229 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.041      ; 11.810     ;
; -11.229 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.041      ; 11.810     ;
; -11.229 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.041      ; 11.810     ;
; -11.229 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.041      ; 11.810     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -11.222 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.049      ; 11.811     ;
; -10.877 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.879      ; 12.296     ;
; -10.877 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.879      ; 12.296     ;
; -10.877 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.879      ; 12.296     ;
; -10.877 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.879      ; 12.296     ;
; -10.877 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.879      ; 12.296     ;
; -10.877 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.879      ; 12.296     ;
; -10.863 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.867      ; 12.270     ;
; -10.863 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.867      ; 12.270     ;
; -10.863 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.867      ; 12.270     ;
; -10.863 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.867      ; 12.270     ;
; -10.863 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.867      ; 12.270     ;
; -10.863 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.867      ; 12.270     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.856 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.875      ; 12.271     ;
; -10.836 ; T65:u1|DL[2]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 11.788     ;
; -10.836 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 11.788     ;
; -10.836 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 11.788     ;
; -10.836 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 11.788     ;
; -10.836 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 11.788     ;
; -10.836 ; T65:u1|DL[2]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.412      ; 11.788     ;
; -10.822 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 11.762     ;
; -10.822 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 11.762     ;
; -10.822 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 11.762     ;
; -10.822 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 11.762     ;
; -10.822 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 11.762     ;
; -10.822 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.400      ; 11.762     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.815 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.408      ; 11.763     ;
; -10.706 ; T65:u1|DL[0]     ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.403      ; 11.649     ;
; -10.706 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.403      ; 11.649     ;
; -10.706 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.403      ; 11.649     ;
; -10.706 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.403      ; 11.649     ;
; -10.706 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.403      ; 11.649     ;
+---------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.422      ;
; -1.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.379      ;
; -1.169 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.209      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 2.057 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 4.186      ; 3.169      ;
; 2.057 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 4.186      ; 3.169      ;
; 2.273 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 4.194      ; 2.961      ;
; 2.273 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 4.194      ; 2.961      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.539 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 4.194      ; 2.961      ;
; -1.539 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 4.194      ; 2.961      ;
; -1.323 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 4.186      ; 3.169      ;
; -1.323 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 4.186      ; 3.169      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClock'                                                                                                       ;
+-------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.891 ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 0.891 ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.000        ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.391 ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 2.693      ; 4.194      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.573 ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 2.698      ; 4.881      ;
; 1.580 ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 2.690      ; 4.880      ;
; 1.580 ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 2.690      ; 4.880      ;
; 1.580 ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 2.690      ; 4.880      ;
; 1.580 ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 2.690      ; 4.880      ;
; 1.580 ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 2.690      ; 4.880      ;
; 1.580 ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 2.690      ; 4.880      ;
; 1.594 ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 2.702      ; 4.906      ;
; 1.594 ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 2.702      ; 4.906      ;
; 1.594 ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 2.702      ; 4.906      ;
; 1.594 ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 2.702      ; 4.906      ;
; 1.594 ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 2.702      ; 4.906      ;
; 1.594 ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 2.702      ; 4.906      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.073 ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 2.698      ; 4.881      ;
; 2.080 ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 2.690      ; 4.880      ;
; 2.080 ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 2.690      ; 4.880      ;
; 2.080 ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 2.690      ; 4.880      ;
; 2.080 ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 2.690      ; 4.880      ;
; 2.080 ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 2.690      ; 4.880      ;
; 2.080 ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 2.690      ; 4.880      ;
; 2.094 ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 2.702      ; 4.906      ;
; 2.094 ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 2.702      ; 4.906      ;
; 2.094 ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 2.702      ; 4.906      ;
; 2.094 ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 2.702      ; 4.906      ;
; 2.094 ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 2.702      ; 4.906      ;
; 2.094 ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 2.702      ; 4.906      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.287 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.295      ; 4.388      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.969 ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.300      ; 5.075      ;
; 3.976 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.292      ; 5.074      ;
; 3.976 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.292      ; 5.074      ;
; 3.976 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.292      ; 5.074      ;
; 3.976 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.292      ; 5.074      ;
; 3.976 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.292      ; 5.074      ;
; 3.976 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.292      ; 5.074      ;
; 3.990 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.304      ; 5.100      ;
; 3.990 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.304      ; 5.100      ;
; 3.990 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.304      ; 5.100      ;
; 3.990 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.304      ; 5.100      ;
; 3.990 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.304      ; 5.100      ;
; 3.990 ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.304      ; 5.100      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.332 ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.028      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.457 ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.890      ; 6.153      ;
; 5.585 ; T65:u1|BAL[1]           ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.895      ; 6.286      ;
; 5.585 ; T65:u1|BAL[1]           ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.895      ; 6.286      ;
; 5.585 ; T65:u1|BAL[1]           ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.895      ; 6.286      ;
+-------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.903 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.209      ;
; 2.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.379      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.115 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.592      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClock'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; 8.691  ; 8.691  ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 5.750  ; 5.750  ; Rise       ; clk             ;
; ps2Data      ; clk         ; 5.018  ; 5.018  ; Rise       ; clk             ;
; sdMISO       ; clk         ; 9.700  ; 9.700  ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 14.212 ; 14.212 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 13.781 ; 13.781 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 13.579 ; 13.579 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 14.212 ; 14.212 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 13.414 ; 13.414 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 13.519 ; 13.519 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 12.523 ; 12.523 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 12.198 ; 12.198 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 10.963 ; 10.963 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 8.054  ; 8.054  ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -4.860 ; -4.860 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -5.484 ; -5.484 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -4.752 ; -4.752 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -4.891 ; -4.891 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -6.484 ; -6.484 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -7.365 ; -7.365 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -7.275 ; -7.275 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -8.394 ; -8.394 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -6.813 ; -6.813 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -7.753 ; -7.753 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -6.484 ; -6.484 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -7.168 ; -7.168 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -6.534 ; -6.534 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -5.807 ; -5.807 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.681  ; 8.681  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 9.081  ; 9.081  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.351  ; 8.351  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.489  ; 8.489  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.049  ; 8.049  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.007  ; 8.007  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.238  ; 8.238  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.064  ; 8.064  ; Rise       ; clk             ;
; driveLED         ; clk         ; 8.394  ; 8.394  ; Rise       ; clk             ;
; ledOut           ; clk         ; 7.708  ; 7.708  ; Rise       ; clk             ;
; sdCS             ; clk         ; 8.611  ; 8.611  ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 11.111 ; 11.111 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 9.399  ; 9.399  ; Rise       ; clk             ;
; video            ; clk         ; 8.360  ; 8.360  ; Rise       ; clk             ;
; videoSync        ; clk         ; 9.194  ; 9.194  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 20.328 ; 20.328 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 8.590  ; 8.590  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 9.137  ; 9.137  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 14.801 ; 14.801 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 14.601 ; 14.601 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 13.853 ; 13.853 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 14.801 ; 14.801 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 12.948 ; 12.948 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 14.007 ; 14.007 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 13.739 ; 13.739 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 13.831 ; 13.831 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 14.391 ; 14.391 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 11.082 ; 11.082 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 11.158 ; 11.158 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 11.469 ; 11.469 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 11.451 ; 11.451 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 9.478  ; 9.478  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 10.076 ; 10.076 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 10.086 ; 10.086 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 10.731 ; 10.731 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 15.586 ; 15.586 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 13.863 ; 13.863 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 13.865 ; 13.865 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 15.586 ; 15.586 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 13.890 ; 13.890 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 14.102 ; 14.102 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 14.291 ; 14.291 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 14.345 ; 14.345 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 14.125 ; 14.125 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 6.506  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 7.241  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 18.568 ; 18.568 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 15.107 ; 15.107 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 9.633  ; 9.633  ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 8.351  ; 8.351  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.681  ; 8.681  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 9.081  ; 9.081  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.351  ; 8.351  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.489  ; 8.489  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.049  ; 8.049  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.007  ; 8.007  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.238  ; 8.238  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.064  ; 8.064  ; Rise       ; clk             ;
; driveLED         ; clk         ; 8.394  ; 8.394  ; Rise       ; clk             ;
; ledOut           ; clk         ; 7.708  ; 7.708  ; Rise       ; clk             ;
; sdCS             ; clk         ; 8.611  ; 8.611  ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 9.644  ; 9.644  ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 9.399  ; 9.399  ; Rise       ; clk             ;
; video            ; clk         ; 8.360  ; 8.360  ; Rise       ; clk             ;
; videoSync        ; clk         ; 8.667  ; 8.667  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 11.356 ; 11.356 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 6.506  ; 8.590  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 7.241  ; 9.137  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 7.988  ; 7.988  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 10.876 ; 10.876 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 8.554  ; 8.554  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 9.714  ; 9.714  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 9.178  ; 9.178  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 10.287 ; 10.287 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 9.720  ; 9.720  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 10.005 ; 10.005 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 9.716  ; 9.716  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 9.998  ; 9.998  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 8.927  ; 8.927  ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 10.216 ; 10.216 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 9.373  ; 9.373  ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 8.294  ; 8.294  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 7.988  ; 7.988  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 8.089  ; 8.089  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 8.100  ; 8.100  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 11.110 ; 11.110 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 11.110 ; 11.110 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 12.168 ; 12.168 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 11.920 ; 11.920 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 11.833 ; 11.833 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 11.972 ; 11.972 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 11.570 ; 11.570 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 12.010 ; 12.010 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 12.119 ; 12.119 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 6.506  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 7.241  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 14.457 ; 14.457 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 11.357 ; 11.357 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 9.633  ; 9.633  ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.775 ;    ;    ; 9.775 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.775 ;    ;    ; 9.775 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.573 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.555 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.563 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.937 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.940 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.573 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.555 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.759 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.563 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.937 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.940 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.573     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.555     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.563     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.937     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.940     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.573     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.555     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.759     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.563     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.937     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.940     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -5.418 ; -524.001      ;
; serialClock ; -3.694 ; -969.923      ;
; clk         ; -2.213 ; -619.007      ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -0.617 ; -17.478       ;
; clk         ; -0.209 ; -0.948        ;
; serialClock ; -0.119 ; -0.119        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -3.158 ; -83.182       ;
; clk         ; 0.017  ; 0.000         ;
; cpuClock    ; 0.987  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -0.197 ; -0.394        ;
; serialClock ; -0.041 ; -0.328        ;
; clk         ; 0.746  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.000 ; -1574.564       ;
; serialClock ; -0.500 ; -306.000        ;
; cpuClock    ; -0.500 ; -196.000        ;
+-------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                           ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.418 ; T65:u1|P[0]             ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.879     ; 5.571      ;
; -5.316 ; T65:u1|BusA_r[0]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.888     ; 5.460      ;
; -5.314 ; T65:u1|P[0]             ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.350      ;
; -5.314 ; T65:u1|BusA_r[1]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.896     ; 5.450      ;
; -5.276 ; T65:u1|DL[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 6.110      ;
; -5.258 ; T65:u1|MCycle[2]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.265      ;
; -5.253 ; T65:u1|DL[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 6.087      ;
; -5.212 ; T65:u1|BusA_r[0]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 6.239      ;
; -5.210 ; T65:u1|BusA_r[1]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 6.229      ;
; -5.209 ; T65:u1|PC[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.293     ; 5.948      ;
; -5.184 ; T65:u1|MCycle[0]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.191      ;
; -5.115 ; T65:u1|DL[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 5.949      ;
; -5.095 ; T65:u1|ALU_Op_r[0]      ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.894     ; 5.233      ;
; -5.090 ; T65:u1|DL[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.099      ;
; -5.075 ; T65:u1|DL[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.106      ; 6.213      ;
; -5.072 ; T65:u1|MCycle[2]        ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.150      ; 6.254      ;
; -5.068 ; T65:u1|IR[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.963     ; 5.137      ;
; -5.067 ; T65:u1|DL[1]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.076      ;
; -5.067 ; T65:u1|IR[7]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.963     ; 5.136      ;
; -5.063 ; T65:u1|BusB[0]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.875     ; 5.220      ;
; -5.057 ; T65:u1|MCycle[2]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.279      ; 6.368      ;
; -5.052 ; T65:u1|DL[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.106      ; 6.190      ;
; -5.049 ; T65:u1|DL[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.059     ; 6.022      ;
; -5.031 ; T65:u1|MCycle[2]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.114      ; 6.177      ;
; -5.030 ; T65:u1|MCycle[1]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.037      ;
; -5.026 ; T65:u1|IR[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 6.048      ;
; -5.026 ; T65:u1|DL[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.059     ; 5.999      ;
; -5.023 ; T65:u1|PC[2]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.118     ; 5.937      ;
; -5.010 ; T65:u1|BusA_r[2]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.876     ; 5.166      ;
; -5.008 ; T65:u1|PC[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 6.051      ;
; -4.998 ; T65:u1|MCycle[0]        ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.150      ; 6.180      ;
; -4.998 ; T65:u1|IR[6]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.963     ; 5.067      ;
; -4.991 ; T65:u1|ALU_Op_r[0]      ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 6.012      ;
; -4.983 ; T65:u1|MCycle[0]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.279      ; 6.294      ;
; -4.982 ; T65:u1|PC[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.154     ; 5.860      ;
; -4.959 ; T65:u1|BusB[0]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.999      ;
; -4.957 ; T65:u1|MCycle[0]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.114      ; 6.103      ;
; -4.948 ; T65:u1|IR[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.122      ; 6.102      ;
; -4.946 ; T65:u1|BusB[1]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.875     ; 5.103      ;
; -4.929 ; T65:u1|DL[2]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.938      ;
; -4.921 ; T65:u1|PC[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.041     ; 5.912      ;
; -4.916 ; T65:u1|PC[15]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.168     ; 5.780      ;
; -4.914 ; T65:u1|DL[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.106      ; 6.052      ;
; -4.914 ; T65:u1|DL[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 5.748      ;
; -4.906 ; T65:u1|BusB[2]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.875     ; 5.063      ;
; -4.906 ; T65:u1|BusA_r[2]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.945      ;
; -4.888 ; T65:u1|DL[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.059     ; 5.861      ;
; -4.882 ; T65:u1|IR[5]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.788     ; 5.126      ;
; -4.881 ; T65:u1|IR[7]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.788     ; 5.125      ;
; -4.878 ; T65:u1|PC[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.041     ; 5.869      ;
; -4.869 ; T65:u1|MCycle[2]        ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.116      ; 6.017      ;
; -4.867 ; T65:u1|IR[5]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.659     ; 5.240      ;
; -4.866 ; T65:u1|IR[7]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.659     ; 5.239      ;
; -4.863 ; T65:u1|DL[0]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.057     ; 5.838      ;
; -4.857 ; T65:u1|MCycle[2]        ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.116      ; 6.005      ;
; -4.852 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.873      ;
; -4.851 ; T65:u1|DL[0]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.057     ; 5.826      ;
; -4.844 ; T65:u1|MCycle[1]        ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.150      ; 6.026      ;
; -4.842 ; T65:u1|BusB[1]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.882      ;
; -4.841 ; T65:u1|IR[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.049      ;
; -4.840 ; T65:u1|IR[3]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.165      ; 6.037      ;
; -4.840 ; T65:u1|DL[1]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.057     ; 5.815      ;
; -4.840 ; T65:u1|IR[7]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.048      ;
; -4.831 ; T65:u1|DL[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 5.665      ;
; -4.829 ; T65:u1|MCycle[1]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.279      ; 6.140      ;
; -4.828 ; T65:u1|DL[1]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.057     ; 5.803      ;
; -4.825 ; T65:u1|BusB[3]          ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.875     ; 4.982      ;
; -4.825 ; T65:u1|IR[3]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.294      ; 6.151      ;
; -4.816 ; T65:u1|IR[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.122      ; 5.970      ;
; -4.813 ; T65:u1|DL[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 5.647      ;
; -4.812 ; T65:u1|IR[6]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.788     ; 5.056      ;
; -4.803 ; T65:u1|MCycle[1]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.114      ; 5.949      ;
; -4.802 ; T65:u1|BusB[2]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.842      ;
; -4.799 ; T65:u1|IR[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.129      ; 5.960      ;
; -4.797 ; T65:u1|IR[6]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.659     ; 5.170      ;
; -4.796 ; T65:u1|PC[2]            ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.152     ; 5.676      ;
; -4.795 ; T65:u1|MCycle[0]        ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.116      ; 5.943      ;
; -4.790 ; T65:u1|PC[7]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.293     ; 5.529      ;
; -4.788 ; T65:u1|MCycle[2]        ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 5.793      ;
; -4.784 ; T65:u1|PC[2]            ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.152     ; 5.664      ;
; -4.783 ; T65:u1|MCycle[0]        ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.116      ; 5.931      ;
; -4.782 ; T65:u1|DL[0]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.200     ; 5.614      ;
; -4.771 ; T65:u1|IR[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 4.979      ;
; -4.762 ; T65:u1|IR[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.297      ; 6.091      ;
; -4.759 ; T65:u1|DL[1]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.200     ; 5.591      ;
; -4.753 ; T65:u1|P[3]             ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.873     ; 4.912      ;
; -4.751 ; T65:u1|IR[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.122      ; 5.905      ;
; -4.748 ; T65:u1|P[0]             ; T65:u1|P[6]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.786      ;
; -4.748 ; T65:u1|BusA_r[3]        ; T65:u1|DL[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.875     ; 4.905      ;
; -4.748 ; T65:u1|BAH[4]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.108     ; 5.672      ;
; -4.747 ; T65:u1|IR[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.426      ; 6.205      ;
; -4.745 ; T65:u1|PC[14]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.260     ; 5.517      ;
; -4.735 ; T65:u1|PC[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.134      ; 5.901      ;
; -4.730 ; T65:u1|PC[15]           ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.769      ;
; -4.728 ; T65:u1|DL[6]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.198     ; 5.562      ;
; -4.728 ; T65:u1|S[0]             ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.935     ; 4.825      ;
; -4.728 ; T65:u1|DL[3]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.737      ;
; -4.721 ; T65:u1|BusB[3]          ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.761      ;
; -4.721 ; T65:u1|IR[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.261      ; 6.014      ;
; -4.720 ; T65:u1|PC[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.263      ; 6.015      ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClock'                                                                                                ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.694 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.377      ; 4.603      ;
; -3.694 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.377      ; 4.603      ;
; -3.693 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.609      ;
; -3.673 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.581      ;
; -3.673 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.581      ;
; -3.671 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.377      ; 4.580      ;
; -3.671 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.377      ; 4.580      ;
; -3.670 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.586      ;
; -3.650 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.558      ;
; -3.650 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.558      ;
; -3.627 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.282      ; 4.441      ;
; -3.627 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.282      ; 4.441      ;
; -3.626 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.289      ; 4.447      ;
; -3.609 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.550      ; 4.691      ;
; -3.609 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.550      ; 4.691      ;
; -3.608 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.522      ;
; -3.608 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.557      ; 4.697      ;
; -3.606 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 4.419      ;
; -3.606 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 4.419      ;
; -3.588 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.669      ;
; -3.588 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.669      ;
; -3.585 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.499      ;
; -3.584 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.361      ; 4.477      ;
; -3.572 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~114 ; cpuClock     ; serialClock ; 0.500        ; 0.361      ; 4.465      ;
; -3.561 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.361      ; 4.454      ;
; -3.549 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~114 ; cpuClock     ; serialClock ; 0.500        ; 0.361      ; 4.442      ;
; -3.541 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 4.360      ;
; -3.539 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.455      ;
; -3.535 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.550      ; 4.617      ;
; -3.535 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.550      ; 4.617      ;
; -3.534 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.557      ; 4.623      ;
; -3.533 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.377      ; 4.442      ;
; -3.533 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.377      ; 4.442      ;
; -3.532 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.448      ;
; -3.528 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~50  ; cpuClock     ; serialClock ; 0.500        ; 0.365      ; 4.425      ;
; -3.528 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~48  ; cpuClock     ; serialClock ; 0.500        ; 0.365      ; 4.425      ;
; -3.523 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.610      ;
; -3.517 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.266      ; 4.315      ;
; -3.516 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.432      ;
; -3.514 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.595      ;
; -3.514 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.595      ;
; -3.512 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~162 ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.420      ;
; -3.512 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~164 ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.420      ;
; -3.510 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~157 ; cpuClock     ; serialClock ; 0.500        ; 0.378      ; 4.420      ;
; -3.510 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~153 ; cpuClock     ; serialClock ; 0.500        ; 0.378      ; 4.420      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~239 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~243 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~238 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~245 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~242 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~241 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.509 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~240 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.400      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~79  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~83  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~78  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~85  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~82  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~84  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~81  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.506 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~80  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.422      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~111 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~115 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~110 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~117 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~116 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~113 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~112 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.396      ;
; -3.505 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~114 ; cpuClock     ; serialClock ; 0.500        ; 0.266      ; 4.303      ;
; -3.505 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~50  ; cpuClock     ; serialClock ; 0.500        ; 0.365      ; 4.402      ;
; -3.505 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~48  ; cpuClock     ; serialClock ; 0.500        ; 0.365      ; 4.402      ;
; -3.499 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~244 ; cpuClock     ; serialClock ; 0.500        ; 0.534      ; 4.565      ;
; -3.487 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~114 ; cpuClock     ; serialClock ; 0.500        ; 0.534      ; 4.553      ;
; -3.487 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~157 ; cpuClock     ; serialClock ; 0.500        ; 0.378      ; 4.397      ;
; -3.487 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~153 ; cpuClock     ; serialClock ; 0.500        ; 0.378      ; 4.397      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~239 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~243 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~238 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~245 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~242 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~241 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.486 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~240 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.377      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~79  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~83  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~78  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~85  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~82  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~84  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~81  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.483 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~80  ; cpuClock     ; serialClock ; 0.500        ; 0.384      ; 4.399      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~111 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~115 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~110 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~117 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~116 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~113 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.482 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~112 ; cpuClock     ; serialClock ; 0.500        ; 0.359      ; 4.373      ;
; -3.472 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 0.289      ; 4.293      ;
; -3.470 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~159 ; cpuClock     ; serialClock ; 0.500        ; 0.371      ; 4.373      ;
; -3.470 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~163 ; cpuClock     ; serialClock ; 0.500        ; 0.371      ; 4.373      ;
; -3.470 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~158 ; cpuClock     ; serialClock ; 0.500        ; 0.371      ; 4.373      ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.213 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.198      ;
; -2.190 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.684      ; 3.906      ;
; -2.190 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.684      ; 3.906      ;
; -2.181 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.166      ;
; -2.177 ; UK101TextDisplay:u6|charScanLine[3]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.014      ; 3.223      ;
; -2.172 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.157      ;
; -2.171 ; UK101TextDisplay:u6|pixelCount[2]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.014      ; 3.217      ;
; -2.169 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.154      ;
; -2.168 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.896      ;
; -2.168 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.896      ;
; -2.168 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.896      ;
; -2.168 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.896      ;
; -2.148 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.033     ; 3.147      ;
; -2.124 ; UK101TextDisplay:u6|pixelCount[0]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.014      ; 3.170      ;
; -2.120 ; UK101TextDisplay:u6|charScanLine[1]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.014      ; 3.166      ;
; -2.116 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.684      ; 3.832      ;
; -2.116 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.684      ; 3.832      ;
; -2.113 ; UK101TextDisplay:u6|pixelCount[1]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.014      ; 3.159      ;
; -2.102 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.033     ; 3.101      ;
; -2.094 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.822      ;
; -2.094 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.822      ;
; -2.094 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.822      ;
; -2.094 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.822      ;
; -2.088 ; UK101TextDisplay:u6|charScanLine[2]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.014      ; 3.134      ;
; -2.016 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.756      ;
; -2.016 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.756      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -2.013 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.753      ;
; -1.982 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.416      ; 3.430      ;
; -1.982 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.416      ; 3.430      ;
; -1.962 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.684      ; 3.678      ;
; -1.962 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.684      ; 3.678      ;
; -1.960 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.428      ; 3.420      ;
; -1.960 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.428      ; 3.420      ;
; -1.960 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.428      ; 3.420      ;
; -1.960 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.428      ; 3.420      ;
; -1.958 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.699      ; 3.689      ;
; -1.958 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.699      ; 3.689      ;
; -1.947 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.490      ;
; -1.947 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.490      ;
; -1.942 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.682      ;
; -1.942 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.682      ;
; -1.940 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.668      ;
; -1.940 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.668      ;
; -1.940 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.668      ;
; -1.940 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.696      ; 3.668      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.939 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.679      ;
; -1.936 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.711      ; 3.679      ;
; -1.936 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.711      ; 3.679      ;
; -1.936 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.711      ; 3.679      ;
; -1.936 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.711      ; 3.679      ;
; -1.925 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.480      ;
; -1.925 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.480      ;
; -1.925 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.480      ;
; -1.925 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.480      ;
; -1.924 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.467      ;
; -1.924 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.467      ;
; -1.902 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.457      ;
; -1.902 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.457      ;
; -1.902 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.457      ;
; -1.902 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.457      ;
; -1.890 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.433      ;
; -1.890 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.433      ;
; -1.868 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.423      ;
; -1.868 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.423      ;
; -1.868 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.423      ;
; -1.868 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.423      ;
; -1.846 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.389      ;
; -1.846 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.511      ; 3.389      ;
; -1.824 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.379      ;
; -1.824 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.379      ;
; -1.824 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.379      ;
; -1.824 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.523      ; 3.379      ;
; -1.808 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.280      ;
; -1.808 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.280      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.805 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.440      ; 3.277      ;
; -1.788 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.528      ;
; -1.788 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.528      ;
; -1.785 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.525      ;
; -1.785 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.708      ; 3.525      ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                    ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.617 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[16]    ; clk          ; cpuClock    ; 0.000        ; 1.158      ; 0.693      ;
; -0.595 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[15]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.709      ;
; -0.595 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[12]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.709      ;
; -0.594 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[14]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.710      ;
; -0.593 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[19]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.711      ;
; -0.593 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[13]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.711      ;
; -0.591 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[18]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.713      ;
; -0.591 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[17]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.713      ;
; -0.572 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[8]     ; clk          ; cpuClock    ; 0.000        ; 1.146      ; 0.726      ;
; -0.490 ; bufferedUART:u5|txByteSent   ; bufferedUART:u5|dataOut[1]       ; serialClock  ; cpuClock    ; 0.000        ; 1.202      ; 0.864      ;
; -0.474 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[16]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.896      ; 1.574      ;
; -0.468 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[24]    ; clk          ; cpuClock    ; 0.000        ; 1.136      ; 0.820      ;
; -0.439 ; bufferedUART:u5|rxBuffer~225 ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.200      ; 0.913      ;
; -0.432 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[11]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.872      ;
; -0.430 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[22]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.874      ;
; -0.430 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[20]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.874      ;
; -0.429 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[21]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.875      ;
; -0.425 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[9]     ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.879      ;
; -0.410 ; T65:u1|BAL[1]                ; sd_controller:sd1|din_latched[0] ; cpuClock     ; cpuClock    ; 0.000        ; 1.896      ; 1.638      ;
; -0.409 ; bufferedUART:u5|txByteSent   ; bufferedUART:u5|dataOut[7]       ; serialClock  ; cpuClock    ; 0.000        ; 1.216      ; 0.959      ;
; -0.387 ; bufferedUART:u5|rxBuffer~192 ; bufferedUART:u5|dataOut[2]       ; serialClock  ; cpuClock    ; 0.000        ; 1.211      ; 0.976      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[23]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[22]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[21]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[20]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[19]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[18]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[17]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.667      ;
; -0.375 ; bufferedUART:u5|rxBuffer~34  ; bufferedUART:u5|dataOut[4]       ; serialClock  ; cpuClock    ; 0.000        ; 1.200      ; 0.977      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[15]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[14]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[13]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[12]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[11]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[10]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[9]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.890      ; 1.668      ;
; -0.374 ; bufferedUART:u5|rxBuffer~264 ; bufferedUART:u5|dataOut[2]       ; serialClock  ; cpuClock    ; 0.000        ; 1.204      ; 0.982      ;
; -0.372 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[16]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.021      ; 1.801      ;
; -0.358 ; bufferedUART:u5|rxBuffer~73  ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.206      ; 1.000      ;
; -0.354 ; bufferedUART:u5|rxBuffer~249 ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.202      ; 1.000      ;
; -0.345 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[23]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.959      ;
; -0.344 ; bufferedUART:u5|rxBuffer~108 ; bufferedUART:u5|dataOut[6]       ; serialClock  ; cpuClock    ; 0.000        ; 1.201      ; 1.009      ;
; -0.342 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[10]    ; clk          ; cpuClock    ; 0.000        ; 1.152      ; 0.962      ;
; -0.331 ; bufferedUART:u5|rxBuffer~104 ; bufferedUART:u5|dataOut[2]       ; serialClock  ; cpuClock    ; 0.000        ; 1.201      ; 1.022      ;
; -0.328 ; bufferedUART:u5|rxBuffer~106 ; bufferedUART:u5|dataOut[4]       ; serialClock  ; cpuClock    ; 0.000        ; 1.201      ; 1.025      ;
; -0.311 ; T65:u1|PC[0]                 ; sd_controller:sd1|din_latched[0] ; cpuClock     ; cpuClock    ; 0.000        ; 1.853      ; 1.694      ;
; -0.310 ; bufferedUART:u5|rxBuffer~178 ; bufferedUART:u5|dataOut[4]       ; serialClock  ; cpuClock    ; 0.000        ; 1.199      ; 1.041      ;
; -0.308 ; T65:u1|AD[1]                 ; sd_controller:sd1|din_latched[0] ; cpuClock     ; cpuClock    ; 0.000        ; 2.021      ; 1.865      ;
; -0.300 ; T65:u1|BAL[1]                ; sd_controller:sd1|address[24]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.874      ; 1.726      ;
; -0.298 ; bufferedUART:u5|rxBuffer~131 ; bufferedUART:u5|dataOut[5]       ; serialClock  ; cpuClock    ; 0.000        ; 1.228      ; 1.082      ;
; -0.280 ; bufferedUART:u5|rxBuffer~136 ; bufferedUART:u5|dataOut[2]       ; serialClock  ; cpuClock    ; 0.000        ; 1.230      ; 1.102      ;
; -0.277 ; bufferedUART:u5|rxBuffer~140 ; bufferedUART:u5|dataOut[6]       ; serialClock  ; cpuClock    ; 0.000        ; 1.230      ; 1.105      ;
; -0.274 ; bufferedUART:u5|rxBuffer~138 ; bufferedUART:u5|dataOut[4]       ; serialClock  ; cpuClock    ; 0.000        ; 1.230      ; 1.108      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[23]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[22]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[21]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[20]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[19]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[18]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.273 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[17]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.894      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[15]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[14]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[13]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[12]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[11]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[10]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.272 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[9]     ; cpuClock     ; cpuClock    ; 0.000        ; 2.015      ; 1.895      ;
; -0.257 ; bufferedUART:u5|rxBuffer~254 ; bufferedUART:u5|dataOut[0]       ; serialClock  ; cpuClock    ; 0.000        ; 1.201      ; 1.096      ;
; -0.243 ; bufferedUART:u5|rxBuffer~89  ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.200      ; 1.109      ;
; -0.231 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[0]     ; clk          ; cpuClock    ; 0.000        ; 1.153      ; 1.074      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[7]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[6]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[5]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[4]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[3]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[2]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.226 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[1]     ; clk          ; cpuClock    ; 0.000        ; 1.149      ; 1.075      ;
; -0.217 ; bufferedUART:u5|rxBuffer~209 ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.205      ; 1.140      ;
; -0.216 ; bufferedUART:u5|rxBuffer~199 ; bufferedUART:u5|dataOut[1]       ; serialClock  ; cpuClock    ; 0.000        ; 1.200      ; 1.136      ;
; -0.214 ; bufferedUART:u5|rxBuffer~135 ; bufferedUART:u5|dataOut[1]       ; serialClock  ; cpuClock    ; 0.000        ; 1.223      ; 1.161      ;
; -0.209 ; T65:u1|MCycle[2]             ; T65:u1|RstCycle                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.906      ; 0.849      ;
; -0.209 ; bufferedUART:u5|rxBuffer~43  ; bufferedUART:u5|dataOut[5]       ; serialClock  ; cpuClock    ; 0.000        ; 1.205      ; 1.148      ;
; -0.207 ; bufferedUART:u5|rxBuffer~25  ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.207      ; 1.152      ;
; -0.206 ; T65:u1|Set_Addr_To_r[1]      ; sd_controller:sd1|address[16]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.883      ; 1.829      ;
; -0.206 ; bufferedUART:u5|rxBuffer~268 ; bufferedUART:u5|dataOut[6]       ; serialClock  ; cpuClock    ; 0.000        ; 1.204      ; 1.150      ;
; -0.205 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[31]    ; clk          ; cpuClock    ; 0.000        ; 1.150      ; 1.097      ;
; -0.205 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[29]    ; clk          ; cpuClock    ; 0.000        ; 1.150      ; 1.097      ;
; -0.205 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[28]    ; clk          ; cpuClock    ; 0.000        ; 1.150      ; 1.097      ;
; -0.205 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[27]    ; clk          ; cpuClock    ; 0.000        ; 1.150      ; 1.097      ;
; -0.205 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[26]    ; clk          ; cpuClock    ; 0.000        ; 1.150      ; 1.097      ;
; -0.205 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[25]    ; clk          ; cpuClock    ; 0.000        ; 1.150      ; 1.097      ;
; -0.204 ; sd_controller:sd1|sdhc       ; sd_controller:sd1|address[30]    ; clk          ; cpuClock    ; 0.000        ; 1.134      ; 1.082      ;
; -0.203 ; bufferedUART:u5|rxBuffer~227 ; bufferedUART:u5|dataOut[5]       ; serialClock  ; cpuClock    ; 0.000        ; 1.206      ; 1.155      ;
; -0.202 ; bufferedUART:u5|rxBuffer~255 ; bufferedUART:u5|dataOut[1]       ; serialClock  ; cpuClock    ; 0.000        ; 1.200      ; 1.150      ;
; -0.198 ; T65:u1|AD[1]                 ; sd_controller:sd1|address[24]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.999      ; 1.953      ;
; -0.193 ; bufferedUART:u5|rxBuffer~217 ; bufferedUART:u5|dataOut[3]       ; serialClock  ; cpuClock    ; 0.000        ; 1.202      ; 1.161      ;
; -0.189 ; bufferedUART:u5|rxBuffer~234 ; bufferedUART:u5|dataOut[4]       ; serialClock  ; cpuClock    ; 0.000        ; 1.194      ; 1.157      ;
; -0.188 ; T65:u1|Set_Addr_To_r[1]      ; sd_controller:sd1|address[8]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.871      ; 1.835      ;
; -0.187 ; bufferedUART:u5|rxBuffer~100 ; bufferedUART:u5|dataOut[6]       ; serialClock  ; cpuClock    ; 0.000        ; 1.201      ; 1.166      ;
; -0.186 ; T65:u1|MCycle[1]             ; T65:u1|Write_Data_r[2]           ; cpuClock     ; cpuClock    ; 0.000        ; 0.900      ; 0.866      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.209 ; T65:u1|R_W_n_i                                  ; OutLatch:latchLED|Q_tmp[0]                                                                                    ; cpuClock     ; clk         ; 0.000        ; 0.867      ; 0.810      ;
; -0.184 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg        ; cpuClock     ; clk         ; 0.000        ; 1.492      ; 1.587      ;
; -0.162 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_we_reg        ; cpuClock     ; clk         ; 0.000        ; 1.478      ; 1.595      ;
; -0.123 ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.788      ; 0.803      ;
; -0.114 ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                   ; cpuClock     ; clk         ; 0.000        ; 0.724      ; 0.762      ;
; -0.089 ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.788      ; 0.837      ;
; -0.046 ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.923      ; 1.015      ;
; -0.012 ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.798      ; 0.924      ;
; -0.007 ; T65:u1|PC[12]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                   ; cpuClock     ; clk         ; 0.000        ; 0.635      ; 0.780      ;
; -0.006 ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 0.933      ;
; -0.003 ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a5~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.790      ; 0.925      ;
; 0.028  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a7~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.785      ; 0.951      ;
; 0.050  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a0~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.780      ; 0.968      ;
; 0.069  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a3~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.768      ; 0.975      ;
; 0.090  ; T65:u1|AD[1]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.923      ; 1.151      ;
; 0.094  ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.926      ; 1.158      ;
; 0.096  ; T65:u1|AD[1]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.926      ; 1.160      ;
; 0.097  ; T65:u1|Set_Addr_To_r[0]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.788      ; 1.023      ;
; 0.100  ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.928      ; 1.166      ;
; 0.105  ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.918      ; 1.161      ;
; 0.106  ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.803      ; 1.047      ;
; 0.107  ; T65:u1|AD[7]                                    ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg7    ; cpuClock     ; clk         ; 0.000        ; 0.929      ; 1.174      ;
; 0.109  ; T65:u1|AD[5]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.902      ; 1.149      ;
; 0.110  ; T65:u1|BAL[1]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg1    ; cpuClock     ; clk         ; 0.000        ; 0.804      ; 1.052      ;
; 0.117  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg11   ; cpuClock     ; clk         ; 0.000        ; 0.791      ; 1.046      ;
; 0.136  ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.906      ; 1.180      ;
; 0.137  ; T65:u1|Set_Addr_To_r[0]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a1~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.788      ; 1.063      ;
; 0.156  ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.916      ; 1.210      ;
; 0.156  ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 1.087      ;
; 0.157  ; T65:u1|Set_Addr_To_r[0]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                   ; cpuClock     ; clk         ; 0.000        ; 0.724      ; 1.033      ;
; 0.158  ; T65:u1|BAH[4]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                   ; cpuClock     ; clk         ; 0.000        ; 0.627      ; 0.937      ;
; 0.163  ; T65:u1|AD[7]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.902      ; 1.203      ;
; 0.172  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.785      ; 1.095      ;
; 0.182  ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.781      ; 1.101      ;
; 0.186  ; T65:u1|BAL[5]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.775      ; 1.099      ;
; 0.195  ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.777      ; 1.110      ;
; 0.206  ; T65:u1|BAL[1]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a9~porta_address_reg1    ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.149      ;
; 0.208  ; T65:u1|AD[1]                                    ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.928      ; 1.274      ;
; 0.212  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ram_block1a6~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.778      ; 1.128      ;
; 0.212  ; T65:u1|AD[1]                                    ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg1    ; cpuClock     ; clk         ; 0.000        ; 0.929      ; 1.279      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|parity            ; UK101keyboard:u9|ps2_intf:ps2|parity                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|release                        ; UK101keyboard:u9|release                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][1]                     ; UK101keyboard:u9|keys[1][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][1]                     ; UK101keyboard:u9|keys[2][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][1]                     ; UK101keyboard:u9|keys[4][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][1]                     ; UK101keyboard:u9|keys[3][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][1]                     ; UK101keyboard:u9|keys[7][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][1]                     ; UK101keyboard:u9|keys[6][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][1]                     ; UK101keyboard:u9|keys[0][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[0]             ; UK101TextDisplay:u6|charScanLine[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[1]             ; UK101TextDisplay:u6|charScanLine[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[2]             ; UK101TextDisplay:u6|charScanLine[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[3]             ; UK101TextDisplay:u6|charScanLine[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[0]                 ; UK101TextDisplay:u6|charVert[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[1]                 ; UK101TextDisplay:u6|charVert[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[2]                 ; UK101TextDisplay:u6|charVert[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[3]                 ; UK101TextDisplay:u6|charVert[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|hActive                     ; UK101TextDisplay:u6|hActive                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|vActive                     ; UK101TextDisplay:u6|vActive                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[0]          ; UK101TextDisplay:u6|pixelClockCount[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[2]          ; UK101TextDisplay:u6|pixelClockCount[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[1]          ; UK101TextDisplay:u6|pixelClockCount[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelCount[2]               ; UK101TextDisplay:u6|pixelCount[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][5]                     ; UK101keyboard:u9|keys[2][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][5]                     ; UK101keyboard:u9|keys[3][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][5]                     ; UK101keyboard:u9|keys[6][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][5]                     ; UK101keyboard:u9|keys[7][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][5]                     ; UK101keyboard:u9|keys[1][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][5]                     ; UK101keyboard:u9|keys[5][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][5]                     ; UK101keyboard:u9|keys[4][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][0]                     ; UK101keyboard:u9|keys[0][0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][7]                     ; UK101keyboard:u9|keys[7][7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][7]                     ; UK101keyboard:u9|keys[6][7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][7]                     ; UK101keyboard:u9|keys[3][7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClock'                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.119 ; cpuClock                               ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.443      ;
; 0.111  ; cpuClock                               ; bufferedUART:u5|txd                    ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.673      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~207           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~211           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~206           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~213           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~210           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~212           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~209           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.193  ; cpuClock                               ; bufferedUART:u5|rxBuffer~208           ; cpuClock     ; serialClock ; 0.000        ; 1.272      ; 1.758      ;
; 0.199  ; cpuClock                               ; bufferedUART:u5|rxBuffer~255           ; cpuClock     ; serialClock ; 0.000        ; 1.268      ; 1.760      ;
; 0.199  ; cpuClock                               ; bufferedUART:u5|rxBuffer~259           ; cpuClock     ; serialClock ; 0.000        ; 1.268      ; 1.760      ;
; 0.199  ; cpuClock                               ; bufferedUART:u5|rxBuffer~261           ; cpuClock     ; serialClock ; 0.000        ; 1.268      ; 1.760      ;
; 0.199  ; cpuClock                               ; bufferedUART:u5|rxBuffer~260           ; cpuClock     ; serialClock ; 0.000        ; 1.268      ; 1.760      ;
; 0.199  ; cpuClock                               ; bufferedUART:u5|rxBuffer~257           ; cpuClock     ; serialClock ; 0.000        ; 1.268      ; 1.760      ;
; 0.199  ; cpuClock                               ; bufferedUART:u5|rxBuffer~256           ; cpuClock     ; serialClock ; 0.000        ; 1.268      ; 1.760      ;
; 0.215  ; bufferedUART:u5|rxState.idle           ; bufferedUART:u5|rxState.idle           ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|rxBitCount[0]          ; bufferedUART:u5|rxBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|rxBitCount[1]          ; bufferedUART:u5|rxBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|rxBitCount[2]          ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|rxBitCount[3]          ; bufferedUART:u5|rxBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|rxState.stopBit        ; bufferedUART:u5|rxState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txBitCount[0]          ; bufferedUART:u5|txBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txBitCount[1]          ; bufferedUART:u5|txBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txBitCount[2]          ; bufferedUART:u5|txBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txBitCount[3]          ; bufferedUART:u5|txBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txState.stopBit        ; bufferedUART:u5|txState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txByteSent             ; bufferedUART:u5|txByteSent             ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txBuffer[7]            ; bufferedUART:u5|txBuffer[7]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:u5|txd                    ; bufferedUART:u5|txd                    ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; bufferedUART:u5|txBuffer[3]            ; bufferedUART:u5|txBuffer[2]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.388      ;
; 0.240  ; bufferedUART:u5|rxCurrentByteBuffer[3] ; bufferedUART:u5|rxCurrentByteBuffer[2] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; bufferedUART:u5|txBuffer[6]            ; bufferedUART:u5|txBuffer[5]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; bufferedUART:u5|rxInPointer[5]         ; bufferedUART:u5|rxInPointer[5]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:u5|txBuffer[1]            ; bufferedUART:u5|txBuffer[0]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; bufferedUART:u5|txBuffer[2]            ; bufferedUART:u5|txBuffer[1]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; bufferedUART:u5|rxCurrentByteBuffer[2] ; bufferedUART:u5|rxCurrentByteBuffer[1] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxCurrentByteBuffer[4] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; bufferedUART:u5|rxCurrentByteBuffer[4] ; bufferedUART:u5|rxCurrentByteBuffer[3] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; bufferedUART:u5|txBuffer[4]            ; bufferedUART:u5|txBuffer[3]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.396      ;
; 0.248  ; bufferedUART:u5|rxCurrentByteBuffer[7] ; bufferedUART:u5|rxCurrentByteBuffer[6] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; bufferedUART:u5|rxCurrentByteBuffer[1] ; bufferedUART:u5|rxCurrentByteBuffer[0] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; bufferedUART:u5|txState.idle           ; bufferedUART:u5|txByteSent             ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.400      ;
; 0.255  ; bufferedUART:u5|txClockCount[5]        ; bufferedUART:u5|txClockCount[5]        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.407      ;
; 0.259  ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.411      ;
; 0.262  ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.414      ;
; 0.264  ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.416      ;
; 0.266  ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.418      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~23            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~27            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~22            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~29            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~26            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~25            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.275  ; cpuClock                               ; bufferedUART:u5|rxBuffer~24            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.838      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~39            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~43            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~38            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~45            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~42            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~44            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~41            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.297  ; cpuClock                               ; bufferedUART:u5|rxBuffer~40            ; cpuClock     ; serialClock ; 0.000        ; 1.270      ; 1.860      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~247           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~251           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~246           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~253           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~250           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~252           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~249           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.303  ; cpuClock                               ; bufferedUART:u5|rxBuffer~248           ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.871      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~103           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~107           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~102           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~109           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~106           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~108           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~105           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.311  ; cpuClock                               ; bufferedUART:u5|rxBuffer~104           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.878      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~263           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~267           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~262           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~269           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~266           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~268           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~265           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; cpuClock                               ; bufferedUART:u5|rxBuffer~264           ; cpuClock     ; serialClock ; 0.000        ; 1.271      ; 1.882      ;
; 0.318  ; bufferedUART:u5|rxCurrentByteBuffer[6] ; bufferedUART:u5|rxCurrentByteBuffer[5] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.470      ;
; 0.319  ; cpuClock                               ; bufferedUART:u5|rxBuffer~95            ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.886      ;
; 0.319  ; cpuClock                               ; bufferedUART:u5|rxBuffer~94            ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.886      ;
; 0.319  ; cpuClock                               ; bufferedUART:u5|rxBuffer~98            ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.886      ;
; 0.319  ; cpuClock                               ; bufferedUART:u5|rxBuffer~100           ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.886      ;
; 0.319  ; cpuClock                               ; bufferedUART:u5|rxBuffer~96            ; cpuClock     ; serialClock ; 0.000        ; 1.274      ; 1.886      ;
; 0.320  ; cpuClock                               ; bufferedUART:u5|rxBuffer~167           ; cpuClock     ; serialClock ; 0.000        ; 1.281      ; 1.894      ;
; 0.320  ; cpuClock                               ; bufferedUART:u5|rxBuffer~171           ; cpuClock     ; serialClock ; 0.000        ; 1.281      ; 1.894      ;
; 0.320  ; cpuClock                               ; bufferedUART:u5|rxBuffer~166           ; cpuClock     ; serialClock ; 0.000        ; 1.281      ; 1.894      ;
; 0.320  ; cpuClock                               ; bufferedUART:u5|rxBuffer~173           ; cpuClock     ; serialClock ; 0.000        ; 1.281      ; 1.894      ;
; 0.320  ; cpuClock                               ; bufferedUART:u5|rxBuffer~169           ; cpuClock     ; serialClock ; 0.000        ; 1.281      ; 1.894      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClock'                                                                                                ;
+--------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.059      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.059      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.059      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.059      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.059      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.059      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.158 ; T65:u1|DL[0]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.066      ;
; -3.156 ; T65:u1|DL[0]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.070      ;
; -3.156 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.070      ;
; -3.156 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.070      ;
; -3.156 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.070      ;
; -3.156 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.070      ;
; -3.156 ; T65:u1|DL[0]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.070      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.036      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.036      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.036      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.036      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.036      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 4.036      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.135 ; T65:u1|DL[1]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 4.043      ;
; -3.133 ; T65:u1|DL[1]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.047      ;
; -3.133 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.047      ;
; -3.133 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.047      ;
; -3.133 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.047      ;
; -3.133 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.047      ;
; -3.133 ; T65:u1|DL[1]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.382      ; 4.047      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.274      ; 3.897      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.274      ; 3.897      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.274      ; 3.897      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.274      ; 3.897      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.274      ; 3.897      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.274      ; 3.897      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.091 ; T65:u1|PC[2]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.281      ; 3.904      ;
; -3.089 ; T65:u1|PC[2]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 3.908      ;
; -3.089 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 3.908      ;
; -3.089 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 3.908      ;
; -3.089 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 3.908      ;
; -3.089 ; T65:u1|PC[2]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 3.908      ;
; -3.089 ; T65:u1|PC[2]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.287      ; 3.908      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.147      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.147      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.147      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.147      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.147      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.147      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.073 ; T65:u1|MCycle[2] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.154      ;
; -3.071 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.158      ;
; -3.071 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.158      ;
; -3.071 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.158      ;
; -3.071 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.158      ;
; -3.071 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.158      ;
; -3.071 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.555      ; 4.158      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.073      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.073      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.073      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.073      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.073      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.542      ; 4.073      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.999 ; T65:u1|MCycle[0] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.549      ; 4.080      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 3.898      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 3.898      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 3.898      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 3.898      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 3.898      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.369      ; 3.898      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 3.905      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 3.905      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 3.905      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 3.905      ;
; -2.997 ; T65:u1|DL[2]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.376      ; 3.905      ;
+--------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                     ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.016      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.067 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.966      ;
; 0.084 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.948      ;
; 0.134 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.898      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.987 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 1.153      ; 1.198      ;
; 0.987 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 1.153      ; 1.198      ;
; 1.077 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 1.159      ; 1.114      ;
; 1.077 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 1.159      ; 1.114      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.197 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 1.159      ; 1.114      ;
; -0.197 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 1.159      ; 1.114      ;
; -0.107 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 1.153      ; 1.198      ;
; -0.107 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 1.153      ; 1.198      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClock'                                                                                                        ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.041 ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.000        ; 1.266      ; 1.518      ;
; 0.216  ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.784      ;
; 0.216  ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.784      ;
; 0.216  ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.784      ;
; 0.216  ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.784      ;
; 0.216  ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.784      ;
; 0.216  ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 1.275      ; 1.784      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 1.262      ; 1.773      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 1.262      ; 1.773      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 1.262      ; 1.773      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 1.262      ; 1.773      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 1.262      ; 1.773      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 1.262      ; 1.773      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.218  ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 1.269      ; 1.780      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.266      ; 1.518      ;
; 0.716  ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.275      ; 1.784      ;
; 0.716  ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.275      ; 1.784      ;
; 0.716  ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.275      ; 1.784      ;
; 0.716  ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.275      ; 1.784      ;
; 0.716  ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.275      ; 1.784      ;
; 0.716  ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.275      ; 1.784      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.262      ; 1.773      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.262      ; 1.773      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.262      ; 1.773      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.262      ; 1.773      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.262      ; 1.773      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.262      ; 1.773      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 0.718  ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.269      ; 1.780      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.256  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.696      ; 1.604      ;
; 1.513  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.705      ; 1.870      ;
; 1.513  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.705      ; 1.870      ;
; 1.513  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.705      ; 1.870      ;
; 1.513  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.705      ; 1.870      ;
; 1.513  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.705      ; 1.870      ;
; 1.513  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.705      ; 1.870      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.692      ; 1.859      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.692      ; 1.859      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.692      ; 1.859      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.692      ; 1.859      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.692      ; 1.859      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.692      ; 1.859      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.515  ; T65:u1|R_W_n_i          ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.699      ; 1.866      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.879  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.091      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.900  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.560      ; 2.112      ;
; 1.951  ; T65:u1|AD[7]            ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.301      ;
; 1.951  ; T65:u1|AD[7]            ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.301      ;
; 1.951  ; T65:u1|AD[7]            ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.301      ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.796 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.813 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.016      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClock'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; n_reset      ; clk         ; 3.589 ; 3.589 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 2.534 ; 2.534 ; Rise       ; clk             ;
; ps2Data      ; clk         ; 2.306 ; 2.306 ; Rise       ; clk             ;
; sdMISO       ; clk         ; 3.810 ; 3.810 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 5.530 ; 5.530 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 5.388 ; 5.388 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 5.365 ; 5.365 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 5.530 ; 5.530 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 5.255 ; 5.255 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 5.300 ; 5.300 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 5.015 ; 5.015 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 4.847 ; 4.847 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 4.476 ; 4.476 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 3.522 ; 3.522 ; Fall       ; serialClock     ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -2.249 ; -2.249 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -2.414 ; -2.414 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -2.186 ; -2.186 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -2.212 ; -2.212 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -2.782 ; -2.782 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -3.017 ; -3.017 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -3.047 ; -3.047 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -3.379 ; -3.379 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -2.930 ; -2.930 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -3.260 ; -3.260 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -2.854 ; -2.854 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -3.018 ; -3.018 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -2.782 ; -2.782 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -2.803 ; -2.803 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.948 ; 3.948 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.949 ; 3.949 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.863 ; 3.863 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.718 ; 3.718 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.761 ; 3.761 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.614 ; 3.614 ; Rise       ; clk             ;
; sdCS             ; clk         ; 3.857 ; 3.857 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.568 ; 4.568 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 4.051 ; 4.051 ; Rise       ; clk             ;
; video            ; clk         ; 3.755 ; 3.755 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.144 ; 4.144 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 7.171 ; 7.171 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 3.506 ; 3.506 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 3.614 ; 3.614 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 5.462 ; 5.462 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 5.383 ; 5.383 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 5.068 ; 5.068 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 5.462 ; 5.462 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 4.850 ; 4.850 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 5.196 ; 5.196 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 5.093 ; 5.093 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 5.138 ; 5.138 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 5.313 ; 5.313 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 4.245 ; 4.245 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 4.257 ; 4.257 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.437 ; 4.437 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 3.632 ; 3.632 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 3.848 ; 3.848 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 3.827 ; 3.827 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 4.112 ; 4.112 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 5.983 ; 5.983 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 5.396 ; 5.396 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 5.337 ; 5.337 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 5.983 ; 5.983 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 5.440 ; 5.440 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 5.475 ; 5.475 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 5.680 ; 5.680 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 5.510 ; 5.510 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 5.457 ; 5.457 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.652 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.817 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 6.847 ; 6.847 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 5.669 ; 5.669 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.076 ; 4.076 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.948 ; 3.948 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.949 ; 3.949 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.863 ; 3.863 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.718 ; 3.718 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.761 ; 3.761 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.614 ; 3.614 ; Rise       ; clk             ;
; sdCS             ; clk         ; 3.857 ; 3.857 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.123 ; 4.123 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 4.051 ; 4.051 ; Rise       ; clk             ;
; video            ; clk         ; 3.755 ; 3.755 ; Rise       ; clk             ;
; videoSync        ; clk         ; 3.986 ; 3.986 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 4.333 ; 4.333 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 2.652 ; 3.506 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 2.817 ; 3.614 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 3.169 ; 3.169 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 4.219 ; 4.219 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 3.413 ; 3.413 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 3.881 ; 3.881 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 3.663 ; 3.663 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 4.000 ; 4.000 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 3.789 ; 3.789 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 3.937 ; 3.937 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 3.809 ; 3.809 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 3.928 ; 3.928 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 3.563 ; 3.563 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.029 ; 4.029 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 3.718 ; 3.718 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 3.256 ; 3.256 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 3.169 ; 3.169 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 3.188 ; 3.188 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 3.319 ; 3.319 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 4.262 ; 4.262 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 4.262 ; 4.262 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 4.580 ; 4.580 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 4.484 ; 4.484 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 4.454 ; 4.454 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 4.553 ; 4.553 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 4.466 ; 4.466 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 4.515 ; 4.515 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 4.536 ; 4.536 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.652 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.817 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 5.633 ; 5.633 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 4.521 ; 4.521 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.076 ; 4.076 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.810 ;    ;    ; 4.810 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.810 ;    ;    ; 4.810 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.484 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.469 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.474 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.593 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.596 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.484 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.469 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.212 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.474 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.593 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.596 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.484     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.469     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.474     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.593     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.596     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.484     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.469     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.212     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.474     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.593     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.596     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -19.503   ; -2.458  ; -11.409  ; -1.539  ; -2.567              ;
;  clk             ; -9.677    ; -0.209  ; -1.551   ; 0.746   ; -2.567              ;
;  cpuClock        ; -19.503   ; -2.458  ; 0.987    ; -1.539  ; -0.742              ;
;  serialClock     ; -13.428   ; -0.119  ; -11.409  ; -0.041  ; -0.742              ;
; Design-wide TNS  ; -9402.915 ; -71.24  ; -315.935 ; -3.078  ; -3109.817           ;
;  clk             ; -3712.343 ; -0.948  ; -13.747  ; 0.000   ; -2364.849           ;
;  cpuClock        ; -2117.021 ; -71.240 ; 0.000    ; -3.078  ; -290.864            ;
;  serialClock     ; -3573.551 ; -0.119  ; -302.188 ; -0.328  ; -454.104            ;
+------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; 8.691  ; 8.691  ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 5.750  ; 5.750  ; Rise       ; clk             ;
; ps2Data      ; clk         ; 5.018  ; 5.018  ; Rise       ; clk             ;
; sdMISO       ; clk         ; 9.700  ; 9.700  ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 14.212 ; 14.212 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 13.781 ; 13.781 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 13.579 ; 13.579 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 14.212 ; 14.212 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 13.414 ; 13.414 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 13.519 ; 13.519 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 12.523 ; 12.523 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 12.198 ; 12.198 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 10.963 ; 10.963 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 8.054  ; 8.054  ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -2.249 ; -2.249 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -2.414 ; -2.414 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -2.186 ; -2.186 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -2.212 ; -2.212 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -2.782 ; -2.782 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -3.017 ; -3.017 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -3.047 ; -3.047 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -3.379 ; -3.379 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -2.930 ; -2.930 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -3.260 ; -3.260 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -2.854 ; -2.854 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -3.018 ; -3.018 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -2.782 ; -2.782 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -2.803 ; -2.803 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.681  ; 8.681  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 9.081  ; 9.081  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.351  ; 8.351  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.489  ; 8.489  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.049  ; 8.049  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.007  ; 8.007  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.238  ; 8.238  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.064  ; 8.064  ; Rise       ; clk             ;
; driveLED         ; clk         ; 8.394  ; 8.394  ; Rise       ; clk             ;
; ledOut           ; clk         ; 7.708  ; 7.708  ; Rise       ; clk             ;
; sdCS             ; clk         ; 8.611  ; 8.611  ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 11.111 ; 11.111 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 9.399  ; 9.399  ; Rise       ; clk             ;
; video            ; clk         ; 8.360  ; 8.360  ; Rise       ; clk             ;
; videoSync        ; clk         ; 9.194  ; 9.194  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 20.328 ; 20.328 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 8.590  ; 8.590  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 9.137  ; 9.137  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 14.801 ; 14.801 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 14.601 ; 14.601 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 13.853 ; 13.853 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 14.801 ; 14.801 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 12.948 ; 12.948 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 14.007 ; 14.007 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 13.739 ; 13.739 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 13.831 ; 13.831 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 14.391 ; 14.391 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 11.082 ; 11.082 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 11.158 ; 11.158 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 11.469 ; 11.469 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 11.451 ; 11.451 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 9.478  ; 9.478  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 10.076 ; 10.076 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 10.086 ; 10.086 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 10.731 ; 10.731 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 15.586 ; 15.586 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 13.863 ; 13.863 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 13.865 ; 13.865 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 15.586 ; 15.586 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 13.890 ; 13.890 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 14.102 ; 14.102 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 14.291 ; 14.291 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 14.345 ; 14.345 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 14.125 ; 14.125 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 6.506  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 7.241  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 18.568 ; 18.568 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 15.107 ; 15.107 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 9.633  ; 9.633  ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.948 ; 3.948 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.949 ; 3.949 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.863 ; 3.863 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.718 ; 3.718 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.761 ; 3.761 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.614 ; 3.614 ; Rise       ; clk             ;
; sdCS             ; clk         ; 3.857 ; 3.857 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.123 ; 4.123 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 4.051 ; 4.051 ; Rise       ; clk             ;
; video            ; clk         ; 3.755 ; 3.755 ; Rise       ; clk             ;
; videoSync        ; clk         ; 3.986 ; 3.986 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 4.333 ; 4.333 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 2.652 ; 3.506 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 2.817 ; 3.614 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 3.169 ; 3.169 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 4.219 ; 4.219 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 3.413 ; 3.413 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 3.881 ; 3.881 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 3.663 ; 3.663 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 4.000 ; 4.000 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 3.789 ; 3.789 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 3.937 ; 3.937 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 3.809 ; 3.809 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 3.928 ; 3.928 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 3.563 ; 3.563 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.029 ; 4.029 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 3.718 ; 3.718 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 3.256 ; 3.256 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 3.169 ; 3.169 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 3.188 ; 3.188 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 3.319 ; 3.319 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 4.262 ; 4.262 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 4.262 ; 4.262 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 4.580 ; 4.580 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 4.484 ; 4.484 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 4.454 ; 4.454 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 4.553 ; 4.553 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 4.466 ; 4.466 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 4.515 ; 4.515 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 4.536 ; 4.536 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.652 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.817 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 5.633 ; 5.633 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 4.521 ; 4.521 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.076 ; 4.076 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.775 ;    ;    ; 9.775 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.810 ;    ;    ; 4.810 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 11516    ; 0        ; 0        ; 0        ;
; cpuClock    ; clk         ; 10940    ; 34       ; 0        ; 0        ;
; clk         ; cpuClock    ; 3478     ; 0        ; 1        ; 0        ;
; cpuClock    ; cpuClock    ; 353838   ; 151      ; 300      ; 353      ;
; serialClock ; cpuClock    ; 0        ; 1        ; 0        ; 306      ;
; cpuClock    ; serialClock ; 0        ; 0        ; 73687    ; 279      ;
; serialClock ; serialClock ; 0        ; 0        ; 0        ; 4054     ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 11516    ; 0        ; 0        ; 0        ;
; cpuClock    ; clk         ; 10940    ; 34       ; 0        ; 0        ;
; clk         ; cpuClock    ; 3478     ; 0        ; 1        ; 0        ;
; cpuClock    ; cpuClock    ; 353838   ; 151      ; 300      ; 353      ;
; serialClock ; cpuClock    ; 0        ; 1        ; 0        ; 306      ;
; cpuClock    ; serialClock ; 0        ; 0        ; 73687    ; 279      ;
; serialClock ; serialClock ; 0        ; 0        ; 0        ; 4054     ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; clk        ; clk         ; 18       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock    ; 4        ; 0        ; 0        ; 0        ;
; cpuClock   ; serialClock ; 0        ; 0        ; 7128     ; 27       ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; clk        ; clk         ; 18       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock    ; 4        ; 0        ; 0        ; 0        ;
; cpuClock   ; serialClock ; 0        ; 0        ; 7128     ; 27       ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 548   ; 548  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 414   ; 414  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul 18 14:48:57 2020
Info: Command: quartus_sta uk101_41kRAM -c uk101_41kRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uk101_41kRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name serialClock serialClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.503     -2117.021 cpuClock 
    Info (332119):   -13.428     -3573.551 serialClock 
    Info (332119):    -9.677     -3712.343 clk 
Info (332146): Worst-case hold slack is -2.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.458       -71.240 cpuClock 
    Info (332119):     0.499         0.000 clk 
    Info (332119):     0.499         0.000 serialClock 
Info (332146): Worst-case recovery slack is -11.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.409      -302.188 serialClock 
    Info (332119):    -1.551       -13.747 clk 
    Info (332119):     2.057         0.000 cpuClock 
Info (332146): Worst-case removal slack is -1.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.539        -3.078 cpuClock 
    Info (332119):     0.891         0.000 serialClock 
    Info (332119):     1.903         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2364.849 clk 
    Info (332119):    -0.742      -454.104 serialClock 
    Info (332119):    -0.742      -290.864 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.418      -524.001 cpuClock 
    Info (332119):    -3.694      -969.923 serialClock 
    Info (332119):    -2.213      -619.007 clk 
Info (332146): Worst-case hold slack is -0.617
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.617       -17.478 cpuClock 
    Info (332119):    -0.209        -0.948 clk 
    Info (332119):    -0.119        -0.119 serialClock 
Info (332146): Worst-case recovery slack is -3.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.158       -83.182 serialClock 
    Info (332119):     0.017         0.000 clk 
    Info (332119):     0.987         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.197
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.197        -0.394 cpuClock 
    Info (332119):    -0.041        -0.328 serialClock 
    Info (332119):     0.746         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1574.564 clk 
    Info (332119):    -0.500      -306.000 serialClock 
    Info (332119):    -0.500      -196.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4586 megabytes
    Info: Processing ended: Sat Jul 18 14:49:00 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


