module Key_Debounced(sys_clk,sys_rst_n,key,key_flag,key_value);

input sys_clk;//外部50MHz时钟
input sys_rst_n;//外部复位信号，低有效
input[2:0]key;//外部按键输入，按下后为0电平
output reg key_flag;//按键数据有效信号，即表示延时结束，按键已稳定
output reg[2:0] key_value;

//reg define
reg[19:0] delay_cnt;//消抖延时的计数器
reg[2:0] key_reg;//按键值存储

always@(posedge sys_clk or negedge sys_rst_n)
  if(!sys_rst_n)
  begin
  key_reg<=3'b111;//按键值复位，全为1电平
	 delay_cnt<=19'd0;//计数器清零
  end
  else
  begin
    key_reg<=key;//非阻塞赋值，因此下行if判断中的key_reg仍为前一次的数据，而非此次的key
	 if(key_reg!=key)//一旦检测到按键状态发生变化（有按键被按下即释放）
	   delay_cnt
