<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Electronique numérique - Étude, adaptation et conception</title>
    <!-- KaTeX includes -->
    <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.css" crossorigin="anonymous">
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.js" crossorigin="anonymous"></script>
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/contrib/auto-render.min.js" crossorigin="anonymous"
        onload="renderMathInElement(document.body);"></script>
    <style>
        body {
            font-family: sans-serif;
            line-height: 1.6;
            margin: 20px;
            background-color: #fdfdfd;
            color: #333;
        }
        h1, h2, h3, h4, h5, h6 {
            color: #003366; /* Dark blue */
            margin-top: 1.5em;
            margin-bottom: 0.5em;
        }
        h1 { text-align: center; border-bottom: 2px solid #003366; padding-bottom: 10px; }
        h2 { border-bottom: 1px solid #ccc; padding-bottom: 5px; }
        table {
            border-collapse: collapse;
            margin: 1em 0;
            width: auto;
            border: 1px solid #ccc;
        }
        th, td {
            border: 1px solid #ccc;
            padding: 8px;
            text-align: center;
            vertical-align: middle;
        }
        th {
            background-color: #eef; /* Light blue background for headers */
        }
        code, .katex {
            background-color: #f4f4f4;
            padding: 2px 5px;
            border-radius: 3px;
            font-family: monospace;
        }
        ul {
            list-style-type: disc;
            margin-left: 20px;
        }
        .placeholder {
            display: block;
            border: 1px dashed #aaa;
            padding: 20px;
            margin: 1em 0;
            text-align: center;
            color: #777;
            background-color: #fafafa;
        }
        .contact-info {
            text-align: right;
            font-size: 0.9em;
            margin-bottom: 2em;
        }
        .page-header {
            display: flex;
            justify-content: space-between;
            align-items: flex-start;
            border-bottom: 1px solid #eee;
            padding-bottom: 10px;
            margin-bottom: 20px;
        }
        .address {
            font-size: 0.9em;
        }
        nav ul { list-style-type: none; padding-left: 0; }
        nav > ul > li { font-weight: bold; margin-top: 0.5em; }
        nav ul ul { margin-left: 20px; font-weight: normal; }
        .summary-box {
            border: 1px solid #003366;
            padding: 10px;
            margin: 1em 0;
            background-color: #f0f8ff; /* Alice blue */
            display: inline-block;
        }
        .kmap-table td { width: 40px; height: 40px; } /* Style for Karnaugh maps */
    </style>
</head>
<body>

    <!-- Page 1 Content -->
    <header class="page-header">
        <div class="address">
            <strong>Philippe LE BRUN</strong><br>
            Lycée Louis ARMAND<br>
            173 Bd de Strasbourg<br>
            94736 NOGENT sur Marne
        </div>
        <div class="contact-info">
            Florence.vadee@wanadoo.fr<br>
            ☎: 01 45 14 28 28<br>
            : 01 48 73 63 15
        </div>
    </header>

    <!-- Placeholder for large background logo -->
    <!-- <div class="placeholder">[Placeholder: Large Background Logo "Le Site 3EI"]</div> -->

    <h1>Electronique numérique</h1>
    <h2>Étude, adaptation et conception<br>De circuits de commande en technologie numérique câblée</h2>

    <section>
        <h3>Objectif</h3>
        <p>Réaliser un circuit de commande en technologie numérique à partir d'un cahier de charges.</p>
    </section>

    <section>
        <h3>Pré-requis</h3>
        <ul>
            <li>Bases d'automatisme du référentiel F3 (Notions fondamentales des systèmes automatisés).</li>
        </ul>
    </section>

    <section>
        <h3>Savoirs associés</h3>
        <ul>
            <li>Bascules, compteurs, multiplexeurs, convertisseurs et mémoires (Composants logiques séquentiels et combinatoires).</li>
            <li>Technologies TTL (Transistor-Transistor Logic) et CMOS (Complementary Metal-Oxide-Semiconductor).</li>
        </ul>
        <p><small>Note: "ENSEIGNER L'ELECTROTECHNIQUE ET L'ELECTRONIQUE INDUSTRIELLE" appears as a footer/watermark element in the original.</small></p>
    </section>

    <hr style="margin: 3em 0;">

    <!-- Page 2 Content -->
    <nav>
        <h2>Sommaire</h2>
        <ul>
            <li>I. Introduction
                <ul>
                    <li>1. Représentation analogique d'une grandeur</li>
                    <li>2. Représentation numérique d'une grandeur</li>
                </ul>
            </li>
            <li>II. Algèbre binaire (rappel)
                <ul>
                    <li>1. Fonctions binaires de base</li>
                    <li>2. Propriétés de l'algèbre binaire</li>
                    <li>3. Fonctions binaires composées</li>
                    <li>4. Symbolisation des fonctions logiques</li>
                    <li>5. Mise en équation et réalisation des fonctions logiques</li>
                </ul>
            </li>
            <li>III. Technologie des fonctions logiques
                <ul>
                    <li>1. Paramètres technologiques</li>
                    <li>2. Circuit TTL / CMOS rapide (Briefly mentioned, details likely in subsequent sections not fully shown in TOC)</li>
                </ul>
            </li>
            <li>IV. Fonctions logiques séquentielles
                <ul>
                    <li>1. Les bascules (Flip-flops)</li>
                    <li>2. Multiplexeur / Démultiplexeur</li>
                    <li>3. Les Compteurs</li>
                    <li>4. Les Convertisseurs (Analogique/Numérique, Numérique/Analogique)</li>
                    <li>5. Les mémoires</li>
                </ul>
            </li>
        </ul>
         <p style="margin-top: 2em;"><em>Sections additionnelles mentionnées :</em></p>
         <ul>
            <li>Travail personnel</li>
            <li>Autocorrection</li>
         </ul>
    </nav>

    <hr style="margin: 3em 0;">

    <!-- Page 3 Content -->
    <main>
        <article>
            <h2>I. Introduction</h2>
            <p>
                Dans les sciences, dans les techniques, dans les affaires, et dans la plupart des domaines nous sommes amenés à utiliser des grandeurs. Ces grandeurs sont mesurées, surveillées, enregistrées, transformées mathématiquement, observées et exploitées de diverses façons dans des systèmes réels différents. Il est important lorsqu'on travaille avec diverses grandeurs d'être en mesure de représenter correctement et précisément leurs valeurs. Il y a fondamentalement deux manières de représenter la valeur d'une grandeur : la manière analogique et la manière numérique.
            </p>

            <section>
                <h3>1. Représentation analogique d'une grandeur</h3>
                <p>
                    Dans la représentation analogique, on fait correspondre à une grandeur physique (température, pression, vitesse...) une autre grandeur (souvent électrique) qui lui est directement proportionnelle. À titre d'illustration, considérons le tachymètre d'une automobile dans lequel la vitesse est figurée par la déviation d'une aiguille. La position angulaire de cette aiguille est proportionnelle à la vitesse de cette auto, et toute accélération ou tout ralentissement du véhicule se traduit par un déplacement correspondant de l'aiguille.
                </p>
                <p>
                    Les grandeurs analogiques varient <strong>continûment</strong> à l'intérieur d'une gamme de valeurs. La vitesse d'une automobile peut être comprise entre zéro et, mettons, 160 km/h et peut prendre toutes les valeurs comprises entre ces deux extrémités. De même, la sortie d'un microphone peut être n'importe quelle valeur entre zéro et 16 mV (par exemple, 1 mV, 2,3724 mV, 9,9999 mV). Une grandeur analogique peut prendre une infinité de valeurs dans un intervalle donné.
                </p>
            </section>

            <section>
                <h3>2. Représentation numérique d'une grandeur</h3>
                <p>
                    Une grandeur que l'on représente numériquement n'est pas strictement proportionnelle à une autre grandeur, mais est plutôt exprimée au moyen d'un nombre indiquant la valeur approximative de cette grandeur. Une horloge numérique qui donne l'heure du jour au moyen de chiffres représentant les heures, les minutes et les secondes ne peut pas distinguer 1h 30min 20s et 60 centièmes de seconde de 1h 30min 21s et 30 centièmes de seconde. La précision sur la valeur de la grandeur dépend donc du nombre de chiffres utilisés pour coder cette information (ici ± 0,5s pour l'horloge). L'heure du jour est une variable continue, alors que les chiffres d'un affichage numérique (digital) la représentant, eux, ne le sont pas. L'heure qui est affichée progresse par pas d'une minute ou d'une seconde. En d'autres mots, la représentation numérique de l'heure du jour évolue de façon <strong>discontinue</strong> (par pas de 1s), contrairement à sa représentation analogique qui est continue.
                </p>
                <p>
                    Les grandeurs numériques varient par paliers d'autant plus petits que l'on souhaite une précision élevée (on parle de <strong>résolution</strong>) sur une étendue définie au préalable et fixée. L'affichage de l'heure sur 4 digits (heures + minutes) permet une précision de l'ordre de la minute sur une étendue de 24 heures. Une grandeur numérique ne peut prendre qu'un nombre fini de valeurs discrètes dans un intervalle donné.
                </p>
            </section>

            <p>La principale différence entre grandeur analogique et grandeur numérique peut s'exprimer simplement comme suit :</p>
            <div class="summary-box">
                <code>analogique = continu</code><br>
                <code>numérique = discret (discontinu)</code>
            </div>

            <p>
                Pour coder l'information on utilise un système de représentation ayant deux états (binaire) vrai ou faux (représentés par les chiffres 1 ou 0). Ces informations élémentaires (bits) peuvent être associées pour former des mots binaires, qui représentent des nombres ou des instructions.
            </p>
        </article>

        <hr style="margin: 3em 0;">

        <!-- Page 4 Content -->
        <article>
            <h2>II. Algèbre binaire (rappel)</h2>
            <p>L'algèbre binaire, ou algèbre de Boole, est la base mathématique de l'électronique numérique. Elle manipule des variables qui ne peuvent prendre que deux états (0 ou 1).</p>

            <section>
                <h3>1. Fonctions binaires de base</h3>
                <p>Les fonctions logiques élémentaires peuvent être décrites par leur table de vérité (qui liste toutes les sorties possibles pour chaque combinaison d'entrées) ou leur équation logique.</p>

                <div style="display: flex; justify-content: space-around; flex-wrap: wrap;">
                    <div>
                        <h4>La Somme logique (OU / OR)</h4>
                        <p>Equation: \( s = a + b \)</p>
                        <p>La sortie est 1 si au moins une des entrées est 1.</p>
                        <table>
                            <thead><tr><th>a</th><th>b</th><th>s</th></tr></thead>
                            <tbody>
                                <tr><td>0</td><td>0</td><td>0</td></tr>
                                <tr><td>0</td><td>1</td><td>1</td></tr>
                                <tr><td>1</td><td>0</td><td>1</td></tr>
                                <tr><td>1</td><td>1</td><td>1</td></tr>
                            </tbody>
                        </table>
                    </div>

                    <div>
                        <h4>Le Produit logique (ET / AND)</h4>
                        <p>Equation: \( s = a \cdot b \)</p>
                        <p>La sortie est 1 seulement si toutes les entrées sont 1.</p>
                        <table>
                            <thead><tr><th>a</th><th>b</th><th>s</th></tr></thead>
                            <tbody>
                                <tr><td>0</td><td>0</td><td>0</td></tr>
                                <tr><td>0</td><td>1</td><td>0</td></tr>
                                <tr><td>1</td><td>0</td><td>0</td></tr>
                                <tr><td>1</td><td>1</td><td>1</td></tr>
                            </tbody>
                        </table>
                    </div>

                    <div>
                        <h4>La complémentarité (NON / NOT)</h4>
                        <p>Equation: \( s = \overline{a} \)</p>
                        <p>La sortie est l'inverse de l'entrée.</p>
                         <table>
                            <thead><tr><th>a</th><th>s</th></tr></thead>
                            <tbody>
                                <tr><td>0</td><td>1</td></tr>
                                <tr><td>1</td><td>0</td></tr>
                            </tbody>
                        </table>
                   </div>
                </div>
            </section>

            <section>
                <h3>2. Propriétés de l'algèbre binaire</h3>
                <p>Voici l'ensemble des propriétés relatives à l'algèbre binaire, utiles pour la simplification des expressions logiques.</p>
                <table style="width: 100%;">
                    <thead>
                        <tr><th>Propriété</th><th>Formulation avec OU (+)</th><th>Formulation avec ET (·)</th></tr>
                    </thead>
                    <tbody>
                        <tr><td>Commutativité</td><td>\( a+b = b+a \)</td><td>\( a \cdot b = b \cdot a \)</td></tr>
                        <tr><td>Associativité</td><td>\( (a+b)+c = a+(b+c) = a+b+c \)</td><td>\( (a \cdot b) \cdot c = a \cdot (b \cdot c) = a \cdot b \cdot c \)</td></tr>
                        <tr><td>Distributivité</td><td>\( a + (b \cdot c) = (a+b) \cdot (a+c) \)</td><td>\( a \cdot (b+c) = (a \cdot b) + (a \cdot c) \)</td></tr>
                        <tr><td>Absorption</td><td>\( a + (a \cdot b) = a \)</td><td>\( a \cdot (a+b) = a \)</td></tr>
                        <tr><td>Élément neutre</td><td>\( a + 0 = a \)</td><td>\( a \cdot 1 = a \)</td></tr>
                        <tr><td>Élément absorbant</td><td>\( a + 1 = 1 \)</td><td>\( a \cdot 0 = 0 \)</td></tr>
                        <tr><td>Idempotence</td><td>\( a + a = a \)</td><td>\( a \cdot a = a \)</td></tr>
                        <tr><td>Complémentation</td><td>\( a + \overline{a} = 1 \)</td><td>\( a \cdot \overline{a} = 0 \)</td></tr>
                        <tr><td>Involution</td><td colspan="2">\( \overline{\overline{a}} = a \)</td></tr>
                         <tr>
                            <td>Théorèmes de De Morgan</td>
                            <td>\( \overline{a+b} = \overline{a} \cdot \overline{b} \)</td>
                            <td>\( \overline{a \cdot b} = \overline{a} + \overline{b} \)</td>
                         </tr>
                         <tr><td colspan="3"><em>Extension De Morgan:</em> \( \overline{a+b+c+...} = \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot ... \) et \( \overline{a \cdot b \cdot c \cdot ...} = \overline{a} + \overline{b} + \overline{c} + ... \)</td></tr>
                    </tbody>
                </table>
            </section>

            <section>
                <h3>3. Fonctions binaires composées</h3>
                <p>Les fonctions de base peuvent se composer afin de créer des structures plus complexes, comme les portes universelles (NAND, NOR) ou la fonction OU Exclusif (XOR).</p>
                 <div style="display: flex; justify-content: space-around; flex-wrap: wrap;">
                    <div>
                        <h4>NAND (NON-ET / Not AND)</h4>
                        <p>Equation: \( s = \overline{a \cdot b} = \overline{a} + \overline{b} \)</p>
                        <table>
                            <thead><tr><th>a</th><th>b</th><th>s</th></tr></thead>
                            <tbody>
                                <tr><td>0</td><td>0</td><td>1</td></tr>
                                <tr><td>0</td><td>1</td><td>1</td></tr>
                                <tr><td>1</td><td>0</td><td>1</td></tr>
                                <tr><td>1</td><td>1</td><td>0</td></tr>
                            </tbody>
                        </table>
                    </div>
                    <div>
                        <h4>NOR (NON-OU / Not OR)</h4>
                        <p>Equation: \( s = \overline{a+b} = \overline{a} \cdot \overline{b} \)</p>
                         <table>
                            <thead><tr><th>a</th><th>b</th><th>s</th></tr></thead>
                            <tbody>
                                <tr><td>0</td><td>0</td><td>1</td></tr>
                                <tr><td>0</td><td>1</td><td>0</td></tr>
                                <tr><td>1</td><td>0</td><td>0</td></tr>
                                <tr><td>1</td><td>1</td><td>0</td></tr>
                             </tbody>
                        </table>
                    </div>
                    <div>
                        <h4>XOR (OU Exclusif / Exclusive OR)</h4>
                        <p>Equation: \( s = a \oplus b = a \cdot \overline{b} + \overline{a} \cdot b \)</p>
                        <p>La sortie est 1 si les entrées sont différentes.</p>
                         <table>
                            <thead><tr><th>a</th><th>b</th><th>s</th></tr></thead>
                            <tbody>
                                <tr><td>0</td><td>0</td><td>0</td></tr>
                                <tr><td>0</td><td>1</td><td>1</td></tr>
                                <tr><td>1</td><td>0</td><td>1</td></tr>
                                <tr><td>1</td><td>1</td><td>0</td></tr>
                             </tbody>
                        </table>
                   </div>
                </div>
            </section>

            <section>
                 <h3>4. Symbolisation des fonctions logiques</h3>
                 <p>Il existe différentes normes pour représenter graphiquement les portes logiques. Les plus courantes sont la norme américaine (ANSI/IEEE) et la norme européenne (IEC/CEE).</p>
                 <table style="width: 100%;">
                    <thead>
                        <tr><th>Fonction</th><th>Norme US (Américaine)</th><th>Norme CEE (Européenne / IEC)</th></tr>
                    </thead>
                    <tbody>
                        <tr>
                            <td>OU (OR)</td>
                            <td><div class="placeholder">[Placeholder: Symbole US OR]</div></td>
                            <td><div class="placeholder">[Placeholder: Symbole CEE OR (>=1)]</div></td>
                        </tr>
                        <tr>
                            <td>ET (AND)</td>
                            <td><div class="placeholder">[Placeholder: Symbole US AND]</div></td>
                            <td><div class="placeholder">[Placeholder: Symbole CEE AND (&)]</div></td>
                        </tr>
                        <tr>
                            <td>NON (NOT)</td>
                            <td><div class="placeholder">[Placeholder: Symbole US NOT (Triangle+Cercle)]</div></td>
                            <td><div class="placeholder">[Placeholder: Symbole CEE NOT (Boîte+1+Triangle)]</div></td>
                        </tr>
                        <tr>
                            <td>NOR</td>
                            <td><div class="placeholder">[Placeholder: Symbole US NOR (OR+Cercle)]</div></td>
                            <td><div class="placeholder">[Placeholder: Symbole CEE NOR (>=1 + Triangle)]</div></td>
                        </tr>
                        <tr>
                            <td>NAND</td>
                            <td><div class="placeholder">[Placeholder: Symbole US NAND (AND+Cercle)]</div></td>
                            <td><div class="placeholder">[Placeholder: Symbole CEE NAND (& + Triangle)]</div></td>
                        </tr>
                        <tr>
                            <td>XOR</td>
                            <td><div class="placeholder">[Placeholder: Symbole US XOR (OR+Arc)]</div></td>
                             <td><div class="placeholder">[Placeholder: Symbole CEE XOR (=1)]</div></td>
                       </tr>
                    </tbody>
                 </table>
                 <p>Note: Le symbole '≥1' indique que la sortie est active si au moins une entrée est active. Le symbole '&' représente la fonction ET. Le triangle sur une sortie ou une entrée indique une inversion logique (NON).</p>
             </section>
        </article>

        <hr style="margin: 3em 0;">

        <!-- Page 5 Content -->
        <article>
            <section>
                <h3>5. Mise en équation et réalisation des fonctions logiques</h3>
                <p>Cette section illustre le processus de conception d'un circuit logique combinatoire, de la définition du besoin à la réalisation.</p>

                <h4>A. Définition du cahier des charges</h4>
                <p>On nous demande de réaliser un petit automatisme combinatoire qui comporte trois entrées (capteurs) a, b, c et une sortie f. Le cahier des charges nous décrit le fonctionnement ci-après :</p>
                <p>La sortie f doit être active (logique 1) lorsque :</p>
                <ul>
                    <li>Les trois capteurs associés aux entrées a, b, c sont à l'état logique 0 simultanément.</li>
                    <li>Le capteur associé à l'entrée c est à l'état logique 1 ET le capteur associé à l'entrée b est à 0.</li>
                    <li>Le capteur associé à l'entrée b est le seul à l'état logique 1 (a=0, b=1, c=0).</li>
                </ul>
                <p><em>Note: La deuxième condition ("c=1 et b=0") est ambiguë car elle ne spécifie pas l'état de 'a'. En regardant la table de vérité ci-dessous, il semble qu'elle s'applique lorsque a=0 ET b=0 ET c=1, ainsi que lorsque a=1 ET b=0 ET c=1.</em></p>
                <p><em>Note 2: La troisième condition ("b est le seul à 1") est plus claire : a=0, b=1, c=0.</em></p>


                <h4>B. Représentation par table de vérité</h4>
                <p>
                    Un système est dit <strong>combinatoire</strong> si l'état de ses sorties dépend uniquement de l'état actuel de ses entrées. La table de vérité est l'outil idéal pour représenter un tel système.
                    Elle est constituée d'un nombre de colonnes égal au nombre de variables d'entrée, plus une (ou plusieurs) colonne(s) pour la (les) variable(s) de sortie.
                    Le nombre de lignes est égal au nombre total de combinaisons possibles des variables d'entrées, soit \( 2^n \) où \( n \) est le nombre de variables d'entrée.
                </p>
                <table>
                    <caption>Relation Nombre d'Entrées / Nombre de Lignes</caption>
                    <thead><tr><th>Nombre de variables d'entrées (n)</th><th>Nombre de lignes ( \( 2^n \) )</th></tr></thead>
                    <tbody>
                        <tr><td>1</td><td>2</td></tr>
                        <tr><td>2</td><td>4</td></tr>
                        <tr><td>3</td><td>8</td></tr>
                        <tr><td>4</td><td>16</td></tr>
                        <tr><td>5</td><td>32</td></tr>
                        <tr><td>6</td><td>64</td></tr>
                    </tbody>
                </table>

                <p>Dans notre cas, avec 3 entrées (a, b, c) et 1 sortie (f), la table de vérité aura \( 2^3 = 8 \) lignes.</p>
                <p>On remplit la colonne de sortie 'f' en appliquant les règles du cahier des charges pour chaque combinaison d'entrée :</p>
                <table>
                     <caption>Table de Vérité pour la fonction f(a,b,c)</caption>
                   <thead><tr><th>Ligne</th><th>a</th><th>b</th><th>c</th><th>f</th><th>Justification (selon cahier des charges)</th></tr></thead>
                   <tbody>
                        <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>Les trois entrées sont à 0 simultanément. (Condition 1)</td></tr>
                        <tr><td>1</td><td>0</td><td>0</td><td>1</td><td>1</td><td>c=1 et b=0. (Condition 2, avec a=0)</td></tr>
                        <tr><td>2</td><td>0</td><td>1</td><td>0</td><td>1</td><td>b est le seul à 1. (Condition 3)</td></tr>
                        <tr><td>3</td><td>0</td><td>1</td><td>1</td><td>0</td><td>Aucune condition remplie.</td></tr>
                        <tr><td>4</td><td>1</td><td>0</td><td>0</td><td>0</td><td>Aucune condition remplie.</td></tr>
                        <tr><td>5</td><td>1</td><td>0</td><td>1</td><td>1</td><td>c=1 et b=0. (Condition 2, avec a=1)</td></tr>
                        <tr><td>6</td><td>1</td><td>1</td><td>0</td><td>0</td><td>Aucune condition remplie.</td></tr>
                        <tr><td>7</td><td>1</td><td>1</td><td>1</td><td>0</td><td>Aucune condition remplie.</td></tr>
                   </tbody>
                </table>

                <p>De ce tableau, on peut extraire l'équation logique de la fonction f. On identifie les lignes où la sortie f est égale à 1. Pour chacune de ces lignes, on écrit un terme produit (ET logique) des variables d'entrée. Si une variable est à 0 dans cette ligne, on la prend complémentée (avec une barre au-dessus); si elle est à 1, on la prend telle quelle. La fonction f est alors la somme logique (OU logique) de tous ces termes produits (c'est la première forme canonique ou forme disjonctive).</p>
                <ul>
                    <li>Ligne 0 (a=0, b=0, c=0) -> Terme: \( \overline{a} \cdot \overline{b} \cdot \overline{c} \)</li>
                    <li>Ligne 1 (a=0, b=0, c=1) -> Terme: \( \overline{a} \cdot \overline{b} \cdot c \)</li>
                    <li>Ligne 2 (a=0, b=1, c=0) -> Terme: \( \overline{a} \cdot b \cdot \overline{c} \)</li>
                    <li>Ligne 5 (a=1, b=0, c=1) -> Terme: \( a \cdot \overline{b} \cdot c \)</li>
                </ul>
            </section>
        </article>

        <hr style="margin: 3em 0;">

        <!-- Page 6 Content -->
        <article>
            <p>L'équation logique initiale (non simplifiée) est obtenue en faisant la somme (OU) des termes produits correspondant aux sorties égales à 1 :</p>
            <p>
                \[ f = (\overline{a} \cdot \overline{b} \cdot \overline{c}) + (\overline{a} \cdot \overline{b} \cdot c) + (\overline{a} \cdot b \cdot \overline{c}) + (a \cdot \overline{b} \cdot c) \]
            </p>
            <p>Ou plus simplement :</p>
             <p>
                \[ f = \overline{a}\overline{b}\overline{c} + \overline{a}\overline{b}c + \overline{a}b\overline{c} + a\overline{b}c \]
            </p>

            <section>
                <h4>C. Réalisation à l'aide de portes logiques (directe)</h4>
                <p>Il est alors possible de réaliser directement cette fonction à l'aide de portes logiques standards (NON, ET, OU). Cette réalisation directe utilise :</p>
                <ul>
                    <li>Des inverseurs (portes NON) pour obtenir \( \overline{a}, \overline{b}, \overline{c} \).</li>
                    <li>Quatre portes ET à 3 entrées pour réaliser chaque terme produit.</li>
                    <li>Une porte OU à 4 entrées pour sommer les termes produits.</li>
                </ul>
                 <div class="placeholder">[Image Placeholder: Schéma logique complexe initial pour f, utilisant 7404 (NON), 7411 (ET 3 entrées), 7432 (OU)]</div>
                 <p>Note: Le schéma original utilise des CI spécifiques (7404 pour NON, 7411 pour ET 3 entrées, 7432 pour OU 2 entrées - nécessitant plusieurs portes OU pour sommer 4 termes).</p>
            </section>

            <section>
                <h4>D. Simplification mathématique de l'équation</h4>
                <p>Le type de réalisation précédente nécessite un nombre important de portes logiques. Or, la fonction f peut souvent être simplifiée mathématiquement en utilisant les propriétés de l'algèbre binaire.</p>
                <p>Reprenons l'équation : \( f = \overline{a}\overline{b}\overline{c} + \overline{a}\overline{b}c + \overline{a}b\overline{c} + a\overline{b}c \)</p>
                <p>On peut factoriser les termes :</p>
                <p>Factorisation par \( \overline{a}\overline{b} \) dans les deux premiers termes :</p>
                <p> \( \overline{a}\overline{b}\overline{c} + \overline{a}\overline{b}c = \overline{a}\overline{b}(\overline{c}+c) \)</p>
                <p>Puisque \( \overline{c}+c = 1 \), ce groupe se simplifie en \( \overline{a}\overline{b} \).</p>
                <p>Factorisation par \( \overline{b}c \) dans le deuxième et le quatrième terme :</p>
                <p> \( \overline{a}\overline{b}c + a\overline{b}c = \overline{b}c(\overline{a}+a) \)</p>
                <p>Puisque \( \overline{a}+a = 1 \), ce groupe se simplifie en \( \overline{b}c \).</p>
                <p>Factorisation par \( \overline{a}\overline{c} \) dans le premier et le troisième terme :</p>
                <p> \( \overline{a}\overline{b}\overline{c} + \overline{a}b\overline{c} = \overline{a}\overline{c}(\overline{b}+b) \)</p>
                <p>Puisque \( \overline{b}+b = 1 \), ce groupe se simplifie en \( \overline{a}\overline{c} \).</p>

                <p>Le PDF suggère une factorisation différente :</p>
                <p> \( f = \overline{a}\overline{c}.(\overline{b}+b) + \overline{b}c.(\overline{a}+a) \) <br> <em>(Note: Cette factorisation semble regrouper les termes différemment : (\(\overline{a}\overline{b}\overline{c} + \overline{a}b\overline{c}\)) + (\(\overline{a}\overline{b}c + a\overline{b}c\))).</em></p>
                <p>En appliquant \( x+\overline{x} = 1 \), on obtient :</p>
                <p> \( f = \overline{a}\overline{c} \cdot (1) + \overline{b}c \cdot (1) \)</p>
                 <p>L'équation simplifiée est donc :</p>
                <p> \[ f = \overline{a}\overline{c} + \overline{b}c \] </p>

                <p>Cette expression simplifiée conduit à une réalisation beaucoup plus simple :</p>
                 <ul>
                    <li>Deux inverseurs (NON) pour \( \overline{a} \) et \( \overline{b} \).</li>
                    <li>Deux portes ET à 2 entrées pour \( \overline{a}\overline{c} \) et \( \overline{b}c \).</li>
                    <li>Une porte OU à 2 entrées pour sommer les deux termes.</li>
                </ul>
                 <div class="placeholder">[Image Placeholder: Schéma logique simplifié pour f, utilisant 7404, 7408 (ET), 7432 (OU)]</div>
             </section>

            <section>
                <h4>E. Simplification de l'équation par tableau de KARNAUGH</h4>
                <p>
                    La méthode du tableau de Karnaugh (K-map) est une méthode graphique de simplification des équations logiques, particulièrement efficace pour 3 à 5 variables.
                    On trace un tableau où chaque case correspond à une combinaison unique des entrées (une ligne de la table de vérité). L'agencement des cases est tel que des cases adjacentes (horizontalement ou verticalement, y compris les bords opposés considérés comme adjacents) ne diffèrent que par l'état d'une seule variable d'entrée (code Gray).
                </p>
                <p>On remplit le tableau avec les valeurs de sortie (0 ou 1) correspondantes de la table de vérité. Ensuite, on regroupe les cases contenant des '1' par des rectangles ou des carrés les plus grands possibles, dont les dimensions doivent être des puissances de 2 (1, 2, 4, 8... cases). Chaque groupe correspond à un terme produit simplifié : on ne retient dans le terme que les variables qui ne changent pas d'état à l'intérieur du groupe.</p>

                <p>Tableau de Karnaugh pour f(a, b, c) :</p>
                <table class="kmap-table">
                    <caption>Tableau de Karnaugh</caption>
                     <thead>
                         <tr>
                            <th rowspan="2" colspan="2">f</th>
                            <th colspan="4">bc</th>
                         </tr>
                         <tr>
                            <th>00</th><th>01</th><th>11</th><th>10</th>
                         </tr>
                     </thead>
                    <tbody>
                         <tr><th rowspan="2">a</th><th>0</th><td>1</td><td>1</td><td>0</td><td>1</td></tr>
                         <tr><th>1</th><td>0</td><td>1</td><td>0</td><td>0</td></tr>
                    </tbody>
                </table>

                <p>Regroupements des '1' :</p>
                <ul>
                    <li><strong>Groupe 1 (Bleu dans PDF) :</strong> Les deux '1' dans la colonne bc=00 (cases a=0,bc=00 et a=0,bc=10 ne sont pas adjacentes dans cette disposition? Ah, le tableau est 00, 01, 11, 10. Donc a=0,bc=00 et a=0,bc=10 sont adjacentes par les bords virtuels? Non. Le regroupement bleu dans le PDF encercle a=0,bc=00 et a=0,bc=10. Dans ces cases, 'a' est 0, 'c' est 0, 'b' change (0->1). Donc ce groupe donne \( \overline{a}\overline{c} \).</li>
                    <li><strong>Groupe 2 (Rouge dans PDF) :</strong> Les deux '1' dans la colonne bc=01 (cases a=0,bc=01 et a=1,bc=01). Dans ces cases, 'b' est 0, 'c' est 1, 'a' change (0->1). Donc ce groupe donne \( \overline{b}c \).</li>
                 </ul>
                 <p>La fonction simplifiée est la somme (OU) des termes issus des regroupements :</p>
                 <p> \[ f = \overline{a}\overline{c} + \overline{b}c \] </p>
                 <p>On retrouve bien le même résultat que par la simplification algébrique.</p>
             </section>
         </article>

        <hr style="margin: 3em 0;">

        <!-- Page 7 Content -->
        <article>
            <p>Comme attendu, l'équation obtenue par le tableau de Karnaugh est la même que celle obtenue précédemment par simplification algébrique.</p>
            <!-- Placeholder for large background logo -->
            <!-- <div class="placeholder">[Placeholder: Large Background Logo "Le Site 3EI"]</div> -->
        </article>

        <hr style="margin: 3em 0;">

        <!-- Page 8 Content -->
        <article>
            <h4>Autres exemples de simplification par Karnaugh</h4>
            <div style="display: flex; justify-content: space-around; flex-wrap: wrap;">
                <div>
                    <p>Exemple 1 (4 variables a,b,c,d):</p>
                    <table class="kmap-table">
                         <caption>K-Map Exemple 1</caption>
                         <thead>
                             <tr><th rowspan="2" colspan="2">f1</th><th colspan="4">cd</th></tr>
                             <tr><th>00</th><th>01</th><th>11</th><th>10</th></tr>
                         </thead>
                        <tbody>
                             <tr><th rowspan="2">ab</th><th>00</th><td>0</td><td>0</td><td>1</td><td>1</td></tr>
                             <tr><th>01</th><td>0</td><td>0</td><td>1</td><td>1</td></tr>
                             <tr><th>11</th><td>0</td><td>1</td><td>1</td><td>0</td></tr>
                             <tr><th>10</th><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                        </tbody>
                    </table>
                    <p>Équation simplifiée (selon PDF): \( f_1 = \overline{a} \cdot b \cdot c \cdot d + a \cdot \overline{b} \cdot d + a \cdot c \)</p>
                    <p><em>Note: Le PDF indique \(f = a.b.c.d+a.b.d+a.c\). Vérification des groupes: 4 cases en bas à droite -> \(ac\). 2 cases (1101, 0101) -> \(bd\). 2 cases (0111, 0110) -> \(\overline{a}bc\). Case seule (1000) -> \(a\overline{b}\overline{c}\overline{d}\). L'équation simplifiée devrait être \(f_1 = ac + bd + \overline{a}bc + a\overline{b}\overline{c}\overline{d}\). L'équation fournie dans le PDF \(f = a.b.c.d+a.b.d+a.c\) ne semble pas correspondre directement aux regroupements optimaux de cette map. Nous utilisons l'équation fournie.</em></p>

                </div>
                <div>
                    <p>Exemple 2 (4 variables a,b,c,d):</p>
                     <table class="kmap-table">
                        <caption>K-Map Exemple 2</caption>
                         <thead>
                             <tr><th rowspan="2" colspan="2">f2</th><th colspan="4">cd</th></tr>
                             <tr><th>00</th><th>01</th><th>11</th><th>10</th></tr>
                         </thead>
                        <tbody>
                             <tr><th rowspan="2">ab</th><th>00</th><td>1</td><td>0</td><td>0</td><td>1</td></tr>
                             <tr><th>01</th><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><th>11</th><td>1</td><td>1</td><td>1</td><td>1</td></tr>
                             <tr><th>10</th><td>1</td><td>1</td><td>1</td><td>1</td></tr>
                        </tbody>
                    </table>
                     <p>Équation simplifiée (selon PDF): \( f_2 = a + \overline{b} \cdot d \)</p>
                     <p><em>Vérification: 8 cases du bas -> \(a\). 2 cases (0000, 0010) -> \(\overline{a}\overline{b}\overline{d}\). 2 cases (0010, 1010) -> \(\overline{b}d\). L'équation \(f_2 = a + \overline{b}d\) semble correcte (le groupe \( \overline{a}\overline{b}\overline{d} \) est redondant car couvert par \(a\) et \(\overline{b}d\)).</em></p>
                </div>
            </div>

            <section>
                <h4>F. Aléas de propagation (Hazards)</h4>
                <p>
                    Il arrive malheureusement qu'une simplification trop poussée (minimale) entraîne des erreurs de fonctionnement transitoires, nommées <strong>aléa de propagation</strong> (ou hazard).
                    Cela se produit typiquement lorsqu'une variable d'entrée change d'état (par exemple de 0 à 1) et que ce changement devrait théoriquement laisser la sortie inchangée, mais à cause des délais de propagation différents à travers les portes logiques, la sortie peut brièvement commuter à l'état opposé avant de revenir à l'état correct.
                </p>
                 <div class="placeholder">[Image Placeholder: Circuit logique simplifié (ex: f = a.c + b.cbar) montrant le chemin de propagation pour a et b]</div>
                 <div class="placeholder">[Image Placeholder: Chronogramme montrant l'entrée 'b' changeant, 'a' stable, et la sortie 'F' ayant un pic (glitch) non désiré]</div>
                <p>
                    Un tel aléa se produit lorsque, dans un tableau de Karnaugh, deux regroupements (correspondant à deux termes de l'équation simplifiée) sont adjacents (partagent une frontière où une seule variable change) mais ne sont pas "reliés" par un troisième regroupement redondant qui couvrirait cette transition.
                </p>
                <p>Pour éliminer ces aléas statiques (où la sortie devrait rester stable), on peut ajouter des termes redondants à l'équation. Sur le K-map, cela correspond à ajouter un groupe qui chevauche deux groupes adjacents, même si toutes les cases '1' de ce nouveau groupe sont déjà couvertes par les autres.</p>
                <p>Exemple de K-map avec nécessité d'un groupe redondant :</p>
                 <table class="kmap-table">
                    <caption>K-Map avec Aléa Potentiel</caption>
                     <thead>
                         <tr><th rowspan="2" colspan="2">f</th><th colspan="4">bc</th></tr>
                         <tr><th>00</th><th>01</th><th>11</th><th>10</th></tr>
                     </thead>
                    <tbody>
                         <tr><th rowspan="2">a</th><th>0</th><td>0</td><td>0</td><td>1</td><td>1</td></tr>
                         <tr><th>1</th><td>0</td><td>1</td><td>1</td><td>0</td></tr>
                    </tbody>
                </table>
                <p>Ici, on a les groupes \( \overline{a}c \) (cases 011, 010) et \( bc \) (cases 011, 111). Ils sont adjacents par la case 011. Si l'entrée 'a' passe de 0 à 1 (avec b=1, c=1), la sortie doit rester à 1. Mais si le terme \( \overline{a}c \) se désactive avant que \( bc \) ne s'active (à cause des délais), la sortie peut chuter à 0 brièvement. Pour éviter cela, on ajoute le groupe redondant \( \overline{a}b \) (cases 011, 010) ? Non, le groupe redondant serait \( b.c \) reliant les deux 1 de la colonne bc=11. Donc \(f = \overline{a}c + bc + \boldsymbol{ab}\) ? Non, le groupe bc=11 est pour a=0 et a=1. Ce groupe est \(bc\). Le groupe ac=10 est \(\overline{a}b\). Le groupe reliant les deux serait \(b\)? Non. Le groupe rouge dans le PDF est \(ac\). Le groupe bleu est \(bc\). Le groupe redondant vert est \(ab\). Donc l'équation sans aléa serait \(f = ac + bc + ab\).
                <em>(PDF K-map: Groupes \(\overline{a}c\) [011, 010] et \(ab\) [111, 110]. Adjacents en [non]. PDF K-map à 3 variables: Groupes \( \overline{a}b \) [011, 010] et \( ac \) [111, 101]. Pas adjacents. Le K-map du PDF pour l'aléa a 1s en 011, 010, 111, 101. Groupes minimaux: \( \overline{a}b + ac \). Transition a=0->1 si b=1,c=1: état 011 -> 111. Aléa possible. Groupe redondant couvrant 011 et 111 est \(bc\). Équation sans aléa: \( f = \overline{a}b + ac + bc \)).</em></p>
            </section>

            <section>
                 <h4>G. Ecriture d'une équation en vue de sa réalisation avec un seul type de fonction logique</h4>
                 <p>
                    Pratiquement, on cherche souvent à réaliser la synthèse d'un système logique en utilisant un seul type de porte logique, typiquement des portes universelles comme NAND ou NOR. Cela simplifie l'inventaire des composants et parfois la conception du circuit imprimé.
                    Il faut donc transformer l'équation logique pour qu'elle puisse être implémentée uniquement avec le type de porte choisi.
                 </p>
                 <p><strong>Exemple avec des portes NAND (NON-ET) :</strong></p>
                 <div class="placeholder">[Image Placeholder: Symbole Porte NAND (US ou CEE)]</div>
                 <p>Rappel: \( S = \overline{a \cdot b} = \overline{a} + \overline{b} \)</p>
                 <p>Soit l'équation simplifiée obtenue précédemment : \( f = \overline{a}\overline{c} + \overline{b}c \)</p>
                 <p>Pour réaliser cette fonction avec uniquement des portes NAND, on utilise le théorème de De Morgan et la propriété d'involution (\( \overline{\overline{x}} = x \)).</p>
                 <ol>
                    <li><strong>Double complémentation:</strong> On complémente deux fois l'expression, ce qui ne la change pas :<br>
                        \( f = \overline{\overline{(\overline{a}\overline{c} + \overline{b}c)}} \)
                    </li>
                    <li><strong>Application de De Morgan (sur le OU interne):</strong> On transforme la somme (+) en un produit (·) en complémentant les termes de la somme :<br>
                         \( \overline{x+y} = \overline{x} \cdot \overline{y} \)<br>
                         Donc, \( f = \overline{ (\overline{\overline{a}\overline{c}}) \cdot (\overline{\overline{b}c}) } \)
                    </li>
                 </ol>
                 <p>
                    Cette dernière forme est directement exploitable avec des portes NAND :
                    <ul>
                        <li>Les termes \( \overline{a}\overline{c} \) et \( \overline{b}c \) peuvent être réalisés avec des portes ET suivies d'un NON, ou directement par des manipulations avec des NANDs (ex: \( \overline{a}\overline{c} \) nécessite des inverseurs pour \( \overline{a} \) et \( \overline{c} \), puis une porte ET).</li>
                        <li>Les expressions \( \overline{\overline{a}\overline{c}} \) et \( \overline{\overline{b}c} \) représentent la sortie d'une porte NAND si ses entrées sont \( \overline{a} \) et \( \overline{c} \) pour la première, et \( \overline{b} \) et \( c \) pour la seconde.</li>
                        <li>L'expression finale \( \overline{ (\dots) \cdot (\dots) } \) est une opération NAND sur les résultats des étapes précédentes.</li>
                    </ul>
                 </p>
                 <p>On peut aussi écrire \( \overline{a}\overline{c} = \overline{a \cdot \overline{c}} \) (Non) \( = \overline{a \cdot (\overline{c})} \)? Pas directement.
                 Soit \( X = \overline{a}\overline{c} \) et \( Y = \overline{b}c \). L'équation \( f = \overline{ (\overline{X}) \cdot (\overline{Y}) } \) correspond à une structure NAND-NAND.
                 <ul>
                     <li>Niveau 1 (NAND) : \( \overline{X} = \overline{\overline{a}\overline{c}} \) et \( \overline{Y} = \overline{\overline{b}c} \)</li>
                     <li>Niveau 2 (NAND) : \( f = \overline{ (\overline{X}) \cdot (\overline{Y}) } \)</li>
                 </ul>
                 Il faut aussi générer les entrées \( \overline{a}, \overline{b}, \overline{c} \) avec des NANDs (une porte NAND dont les entrées sont reliées agit comme un inverseur).
                 </p>
                <p>Le schéma de réalisation utilisant uniquement des portes NAND est montré à la page suivante.</p>
             </section>
        </article>

        <hr style="margin: 3em 0;">

        <!-- Page 9 Content -->
        <article>
            <h4>Schéma de Réalisation avec Portes NAND</h4>
            <div class="placeholder">[Image Placeholder: Schéma logique de f réalisé uniquement avec des portes NAND]</div>
            <p><em>Le schéma montre comment \( f = \overline{a}\overline{c} + \overline{b}c \) est implémenté en utilisant des portes NAND pour l'inversion, le produit logique (via DeMorgan) et la somme logique (via DeMorgan).</em></p>

            <hr>

            <h4>Réalisation avec Portes NOR (NON-OU)</h4>
            <p>On peut faire une démarche similaire pour réaliser le circuit uniquement avec des portes NOR.</p>
             <div class="placeholder">[Image Placeholder: Symbole Porte NOR (US ou CEE)]</div>
            <p>Rappel: \( S = \overline{a + b} = \overline{a} \cdot \overline{b} \)</p>

            <p>Soit l'équation de départ : \( f = \overline{a}\overline{c} + \overline{b}c \)</p>
            <p>Les étapes de transformation pour une structure NOR selon le PDF sont les suivantes (attention, la cohérence mathématique de ces étapes dans le PDF semble discutable, mais nous les reproduisons) :</p>
            <ol>
                <li> \( f = \overline{a}\overline{c} + b\overline{c} \) <em>(Note : changement de \( \overline{b}c \) à \( b\overline{c} \) dans le PDF, possible typo)</em>. On continue avec l'équation du PDF : \( f = \overline{a}\overline{c} + b\overline{c} \)</li>
                <li> \( f = \overline{a+c} + \overline{\overline{b}+c} \) <em>(Application de De Morgan \( \overline{x}\overline{y} = \overline{x+y} \) ?)</em>. Étape PDF: \( f = \overline{a+c} + \overline{\overline{b}+c} \).</li>
                <li> \( f = \overline{a+c} + \overline{b+c} \) <em>(Le PDF semble complémenter c deux fois ?? Étape PDF: \( f = \overline{a+c} + \overline{b+c} \))</em></li>
                <li> \( f = \overline{\overline{(a+c)} + \overline{(b+c)}} \) <em>(Double complémentation de l'ensemble pour faire apparaître la forme NOR finale. Étape PDF: \( f = \overline{\overline{a+c+b+c}} \))</em></li>
            </ol>

            <p><strong>Approche Alternative (plus rigoureuse) pour \( f = \overline{a}\overline{c} + \overline{b}c \) avec NOR :</strong></p>
            <ol>
                <li>Double complémentation : \( f = \overline{\overline{(\overline{a}\overline{c} + \overline{b}c)}} \)</li>
                <li>De Morgan interne (produit en somme) : \( \overline{a}\overline{c} = \overline{a+c} \) et \( \overline{b}c = \overline{b+\overline{c}} \)</li>
                <li>Substitution : \( f = \overline{\overline{(\overline{a+c} + \overline{b+\overline{c}})}} \)</li>
                <li>Cette forme \( \overline{\overline{X+Y}} \) est une structure OU-NON, qui peut être réalisée avec des NORs. \( f = (\overline{a+c}) + (\overline{b+\overline{c}}) \) (OU de deux sorties NOR). Pour obtenir F avec une sortie NOR finale, on aurait besoin de \( f = \overline{Z} \).</li>
            </ol>

            <p>Cette forme équivalente à l'équation de départ (les deux complémentations globales s'annulant) fait apparaître le schéma de réalisation ci-dessous :</p>
             <div class="placeholder">[Image Placeholder: Schéma logique de f réalisé uniquement avec des portes NOR]</div>
             <p><em>Le schéma montre comment \(f\) est implémenté en utilisant des portes NOR pour l'inversion, la somme (directement) et le produit (via DeMorgan). La structure finale correspond souvent à une forme OU-NON ou AND-NOR transformée.</em></p>
        </article>

         <hr style="margin: 3em 0;">

        <!-- Page 10 Content -->
        <article>
            <h2>III. Technologie des fonctions logiques</h2>
            <p>Au-delà de la logique pure, la réalisation physique des circuits dépend de la technologie utilisée (TTL, CMOS, etc.). Chaque technologie a ses propres caractéristiques électriques.</p>

            <section>
                <h3>1. Paramètres technologiques</h3>
                <p>Voici les principaux paramètres caractérisant les portes logiques :</p>

                <h4>Tension</h4>
                <dl>
                    <dt>Vcc</dt><dd>Tension d'alimentation positive (Typiquement 5V pour TTL standard)</dd>
                    <dt>GND</dt><dd>Masse (Référence 0V)</dd>
                    <dt>Vdd</dt><dd>Tension d'alimentation positive (Variable pour CMOS, ex: 3.3V, 5V, 12V)</dd>
                    <dt>Vss</dt><dd>Masse (Référence 0V pour CMOS, parfois tension négative dans certaines configurations)</dd>
                    <dt>Vi</dt><dd>Tension d'entrée</dd>
                    <dt>Vil (max)</dt><dd>Tension d'entrée maximale garantie pour être interprétée comme un niveau logique BAS (0).</dd>
                    <dt>Vih (min)</dt><dd>Tension d'entrée minimale garantie pour être interprétée comme un niveau logique HAUT (1).</dd>
                    <dt>Vo</dt><dd>Tension de sortie</dd>
                    <dt>Vol (max)</dt><dd>Tension de sortie maximale garantie lorsque la sortie est au niveau logique BAS (0).</dd>
                    <dt>Voh (min)</dt><dd>Tension de sortie minimale garantie lorsque la sortie est au niveau logique HAUT (1).</dd>
                    <dt>Vth</dt><dd>Tension de seuil (Threshold Voltage). Tension d'entrée où la sortie bascule. Souvent au milieu de la zone indéterminée.</dd>
                    <dt>Vth+</dt><dd>Tension de seuil sur front montant (passage 0 -> 1).</dd>
                    <dt>Vth-</dt><dd>Tension de seuil sur front descendant (passage 1 -> 0).</dd>
                    <dt>Vh</dt><dd>Tension d'hystérésis (\( Vh = Vth+ - Vth- \)). Présente dans les circuits avec trigger de Schmitt pour améliorer l'immunité au bruit.</dd>
                </dl>
                <div class="placeholder">[Image Placeholder: Diagramme montrant Voh, Vol, Vih, Vil et les marges de bruit pour une porte logique]</div>
                <p><em>Le diagramme illustre que pour garantir une communication correcte entre portes, Voh(min) de la porte de sortie doit être supérieure à Vih(min) de la porte d'entrée, et Vol(max) de la sortie doit être inférieure à Vil(max) de l'entrée. La différence constitue la marge de bruit.</em></p>


                <h4>Courant</h4>
                 <dl>
                    <dt>Icc</dt><dd>Courant d'alimentation positive (consommation statique ou dynamique).</dd>
                    <dt>Ii</dt><dd>Courant d'entrée.</dd>
                    <dt>Iil</dt><dd>Courant entrant ou sortant de l'entrée lorsqu'elle est au niveau BAS (0). Convention : positif si sortant, négatif si entrant.</dd>
                    <dt>Iih</dt><dd>Courant entrant ou sortant de l'entrée lorsqu'elle est au niveau HAUT (1).</dd>
                    <dt>Io</dt><dd>Courant de sortie.</dd>
                    <dt>Iol</dt><dd>Courant que la sortie peut absorber (sink current) vers la masse lorsqu'elle est au niveau BAS (0).</dd>
                    <dt>Ioh</dt><dd>Courant que la sortie peut fournir (source current) depuis Vcc lorsqu'elle est au niveau HAUT (1).</dd>
                    <dt>Ios</dt><dd>Courant de sortie en court-circuit (Short-circuit current). Généralement à éviter.</dd>
                    <dt>Iozl</dt><dd>Courant de fuite de la sortie lorsqu'elle est en état haute impédance (Z) et que le bus est forcé à un niveau BAS.</dd>
                    <dt>Iozh</dt><dd>Courant de fuite de la sortie lorsqu'elle est en état haute impédance (Z) et que le bus est forcé à un niveau HAUT.</dd>
                </dl>
                 <div class="placeholder">[Image Placeholder: Diagramme montrant Ioh, Iol, Iih, Iil lors de la connexion de deux portes logiques]</div>
                 <p><em>Le diagramme montre la direction des courants entre une sortie de porte et une entrée de porte pour les états haut et bas. La sortie doit pouvoir fournir/absorber suffisamment de courant pour toutes les entrées qu'elle commande.</em></p>


                <h4>Divers</h4>
                <dl>
                    <dt>Ta</dt><dd>Température ambiante de fonctionnement (Ambient Temperature).</dd>
                    <dt>Ron</dt><dd>Résistance d'une porte analogique passante (ON-resistance).</dd>
                    <dt>Cx</dt><dd>Capacité extérieure (charge capacitive vue par une sortie).</dd>
                    <dt>Rx</dt><dd>Résistance extérieure.</dd>
                    <dt>Z</dt><dd>État haute impédance (sortie déconnectée électriquement, ni HAUT ni BAS, utilisé pour les bus partagés).</dd>
                    <dt>Ptot</dt><dd>Puissance dissipée totale (Total Power Dissipation).</dd>
                </dl>

                <h4>Abréviations Courantes</h4>
                <dl>
                    <dt>C.O. / O.C.</dt><dd>Collecteur Ouvert (Open Collector - TTL) ou Drain Ouvert (Open Drain - CMOS). La sortie peut tirer vers le BAS mais pas vers le HAUT. Nécessite une résistance de rappel (pull-up) externe.</dd>
                    <dt>N.C.</dt><dd>Non Connecté (No Connect). Broche du circuit intégré qui ne doit pas être connectée.</dd>
                </dl>

                <h4>Sortance (Fan-out)</h4>
                <p>
                    Lors des associations de circuits (une sortie commandant plusieurs entrées), la somme des courants demandés par les entrées ne doit pas dépasser la capacité en courant de la sortie qui les commande. La <strong>sortance</strong> (ou fan-out) est le nombre maximal d'entrées standard d'une même famille logique qu'une sortie peut piloter de manière fiable.
                </p>
                <p>Elle s'exprime souvent en unité de charge (U.L. - Unit Load) et est déterminée par les capacités en courant de la sortie et les courants requis par les entrées, pour les deux états logiques :</p>
                <ul>
                    <li>À l'état BAS (sortie à 0, absorbant du courant Iol) : La sortance \( S_L \) est limitée par le courant maximal que chaque entrée tire (\( I_{IL_{max}} \)) et le courant maximal que la sortie peut absorber (\( I_{OL_{min}} \)).<br>
                     \( S_L = \lfloor \frac{|I_{OL_{min}}|}{|I_{IL_{max}}|} \rfloor \)
                    </li>
                     <li>À l'état HAUT (sortie à 1, fournissant du courant Ioh) : La sortance \( S_H \) est limitée par le courant maximal que chaque entrée demande (\( I_{IH_{max}} \)) et le courant maximal que la sortie peut fournir (\( I_{OH_{min}} \)).<br>
                     \( S_H = \lfloor \frac{|I_{OH_{min}}|}{|I_{IH_{max}}|} \rfloor \)
                    </li>
                </ul>
                 <p>La sortance globale (Fan-out) est la valeur la moins élevée entre \( S_L \) et \( S_H \) : \( \text{Sortance} = \min(S_L, S_H) \).</p>
                 <p><em>Note : Les formules exactes utilisent les valeurs minimales garanties pour les courants de sortie (Iol min, Ioh min) et les valeurs maximales garanties pour les courants d'entrée (Iil max, Iih max). Les valeurs absolues sont utilisées car Iol et Iil sont souvent définis comme négatifs par convention. Le symbole \( \lfloor \dots \rfloor \) désigne la partie entière inférieure.</em></p>

            </section>
        </article>
    </main>

    <footer>
        <hr>
        <p style="text-align: center; font-size: 0.8em;">Fin du document HTML généré depuis le PDF.</p>
    </footer>

    <script>
        // Optional: Ensure KaTeX renders after dynamic content loading if any
        document.addEventListener("DOMContentLoaded", function() {
            renderMathInElement(document.body, {
                // customised options
                delimiters: [
                    {left: '$$', right: '$$', display: true},
                    {left: '\\[', right: '\\]', display: true},
                    {left: '$', right: '$', display: false},
                    {left: '\\(', right: '\\)', display: false}
                ]
            });
        });
    </script>
</body>
</html>
