<html>
<head>
<title>
Etude et conception d'un syst&egrave;me multiprocesseur m&eacute;moire partag&eacute;e extensible  - Christoph Siegelin
</title>

	       <!*** Definition des meta pour l'indexation ***>

<meta name="Auteur" content=" Christoph Siegelin ">
<meta name="Titre" content=" Etude et conception d'un syst&egrave;me multiprocesseur m&eacute;moire partag&eacute;e extensible  ">
<meta name="Title" content=" Research and design of a scalable shared memory multiprocessor.  ">
<meta name="Departement" content=" Informatique ">

<meta name="Directeur" content=" Ulrich FINGER  ">
<meta name="Laboratoire" content=" ENST/INF/AS  ">
<meta name="Universite" content="  ">
<meta name="Resume" content="  L'utilisation de liaisons fibre optique haut debit permet de nouvelles organisations pour les
 systemes multiprocesseurs memoire partagee. Il devient possible de separer les processeurs, la
 memoire et les entrees/sorties. L'utilisation de chaque composant peut alors etre optimisee, ce qui
 permet d'eliminer les limitations d'extensibilite tels que le debit memoire et l'integration des E/S.
 Dans une premiere phase de cette these, une architecture de base regroupant des unites reparties
 autour d'une memoire centrale a ete concue. Actuellement, le developpement d'un simulateur est
 en cours. Il servira pour des evaluations architecturales (processeurs avances, memoire
 "intelligente") et comme plate-forme pour le developpement anticipe de logiciels. 
  ">
<meta name="Abstract" content="  The use of high-speed fiber optic links allows shared-memory multiprocessors to be organized in
 new ways. It becomes possible to separate processors, memory and inputs/outputs from each other.
 The use of each component can be optimized, thus overcoming scalability limitations such as
 memory bandwidth and integration of I/O.
 In a first part of this thesis, a basic architecture with distributed units grouped round a central
 memory was defined. At present, the development of a simulator is under way. It will be used for
 architectural evaluations (advanced processors, "intelligent" memory) and as a platform for the
 anticipated development of software. 
  ">
<meta name="Motcle" content=" parallel processing, multiprocessor, shared memory, simulation  ">
<meta name="Photo" content=" http://www.enst.fr/~research/photos/gif/siegelin.gif ">
<meta name="Page" content=" http:// ">
<meta name="Statut" content=" non Soutenue ">
<meta name="Date" content="   ">
<meta name="Lieu" content="  ">

</head>

  <body BGCOLOR="#ffffff" text="#101077" LINK="#000fff" 
  VLINK="#7070ff"><font size=+1></body>

	            <!*** Presentation ***>

  <h1 align=center>
  <IMG SRC="../gif/graduate.gif" align=left border=0>
  <A HREF="#anglais">
  <IMG SRC="http://www.enst.fr/images/english.gif" align=right border=0>
  </A> Une th&egrave;se de l'Enst :<br>
  Etude et conception d'un syst&egrave;me multiprocesseur m&eacute;moire partag&eacute;e extensible   </h1>
  <IMG SRC="../gif/lignes/oranj.gif" align=left>
  <br> <br> <img align="left" src="http://www.enst.fr/~research/photos/gif/siegelin.gif"><h2 align="right"> Auteur :   Christoph Siegelin<br></h2>
             <h3 align="right">D&eacute;partement    Informatique<br>
             </h3><h3 align="right"> Laboratoire d'accueil : ENST/INF/AS <br></h3><br clear=all> <h3><br>R&eacute;sum&eacute : </h3> L'utilisation de liaisons fibre optique haut debit permet de nouvelles organisations pour les
 systemes multiprocesseurs memoire partagee. Il devient possible de separer les processeurs, la
 memoire et les entrees/sorties. L'utilisation de chaque composant peut alors etre optimisee, ce qui
 permet d'eliminer les limitations d'extensibilite tels que le debit memoire et l'integration des E/S.
 Dans une premiere phase de cette these, une architecture de base regroupant des unites reparties
 autour d'une memoire centrale a ete concue. Actuellement, le developpement d'un simulateur est
 en cours. Il servira pour des evaluations architecturales (processeurs avances, memoire
 "intelligente") et comme plate-forme pour le developpement anticipe de logiciels. 
 
              <H3> Mot-Cl&eacute;s :</H3> parallel processing, multiprocessor, shared memory, simulation 
               <h3> <br> Directeur de la th&egrave;se : Ulrich FINGER  </h3>
               <hr> <h3> Th&egrave;se non Soutenue  <br><i>
            Date de soutenance pr&eacute;vue:    <br>
            Lieu de la soutenance:    </i>
           </h3> <A NAME="anglais"> <br><align="left">
              <IMG SRC="../gif/lignes/oranj.gif">
              <H2> Title : Research and design of a scalable shared memory multiprocessor. </H2> <H3> Abstract :</H3>  The use of high-speed fiber optic links allows shared-memory multiprocessors to be organized in
 new ways. It becomes possible to separate processors, memory and inputs/outputs from each other.
 The use of each component can be optimized, thus overcoming scalability limitations such as
 memory bandwidth and integration of I/O.
 In a first part of this thesis, a basic architecture with distributed units grouped round a central
 memory was defined. At present, the development of a simulator is under way. It will be used for
 architectural evaluations (advanced processors, "intelligent" memory) and as a platform for the
 anticipated development of software. 
  <br>
              <align="left">
               <IMG SRC="../gif/lignes/oranj.gif">
	              <!*** Liens possibles ***>

             <h4> <A HREF="../theses_enst.html">
              Effectuer une nouvelle recherche ?</A>
              <br></h4> 
 <h4> Pour me contacter, envoyez-moi un 
               <A HREF="mailto:siegelin@enst.fr">mail</A> 
                       </h4>
                </body>
                </html>