Timing Analyzer report for top
Thu Aug  8 11:07:57 2024
Quartus Prime Version 24.1.0 Internal Build 111 03/17/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Timing Closure Summary
  8. Fmax Summary
  9. Setup Summary
 10. Hold Summary
 11. Recovery Summary
 12. Removal Summary
 13. Minimum Pulse Width Summary
 14. Metastability Summary Slow vid2 100C Model
 15. Metastability Summary Slow vid2b 100C Model
 16. Metastability Summary Fast vid2a -40C Model
 17. Metastability Summary Fast vid2a 100C Model
 18. Metastability Summary Fast vid2 100C Model
 19. Setup Transfers
 20. Hold Transfers
 21. Recovery Transfers
 22. Removal Transfers
---- Setup Reports ----
     ---- v Reports ----
           23. Command Info
           24. Summary of Paths
           25. Path #1: Setup slack is -3.884 (VIOLATED)
           26. Path #2: Setup slack is -3.732 (VIOLATED)
           27. Path #3: Setup slack is -3.488 (VIOLATED)
           28. Path #4: Setup slack is -3.456 (VIOLATED)
           29. Path #5: Setup slack is -3.424 (VIOLATED)
           30. Path #6: Setup slack is -3.336 (VIOLATED)
           31. Path #7: Setup slack is -3.290 (VIOLATED)
     ---- sys_clk Reports ----
           32. Command Info
           33. Summary of Paths
           34. Path #1: Setup slack is -1.260 (VIOLATED)
           35. Path #2: Setup slack is -1.259 (VIOLATED)
           36. Path #3: Setup slack is -1.255 (VIOLATED)
           37. Path #4: Setup slack is -1.252 (VIOLATED)
           38. Path #5: Setup slack is -1.251 (VIOLATED)
           39. Path #6: Setup slack is -1.249 (VIOLATED)
           40. Path #7: Setup slack is -1.247 (VIOLATED)
           41. Path #8: Setup slack is -1.247 (VIOLATED)
           42. Path #9: Setup slack is -1.246 (VIOLATED)
           43. Path #10: Setup slack is -1.245 (VIOLATED)
---- Hold Reports ----
     ---- sys_clk Reports ----
           44. Command Info
           45. Summary of Paths
           46. Path #1: Hold slack is 0.000 
           47. Path #2: Hold slack is 0.000 
           48. Path #3: Hold slack is 0.000 
           49. Path #4: Hold slack is 0.000 
           50. Path #5: Hold slack is 0.000 
           51. Path #6: Hold slack is 0.000 
           52. Path #7: Hold slack is 0.000 
           53. Path #8: Hold slack is 0.000 
           54. Path #9: Hold slack is 0.000 
           55. Path #10: Hold slack is 0.000 
     ---- v Reports ----
           56. Command Info
           57. Summary of Paths
           58. Path #1: Hold slack is 3.640 
           59. Path #2: Hold slack is 3.671 
           60. Path #3: Hold slack is 3.699 
           61. Path #4: Hold slack is 3.718 
           62. Path #5: Hold slack is 3.731 
           63. Path #6: Hold slack is 3.900 
           64. Path #7: Hold slack is 3.933 
---- Recovery Reports ----
     ---- sys_clk Reports ----
           65. Command Info
           66. Summary of Paths
           67. Path #1: Recovery slack is 2.571 
           68. Path #2: Recovery slack is 2.579 
           69. Path #3: Recovery slack is 2.580 
           70. Path #4: Recovery slack is 2.581 
           71. Path #5: Recovery slack is 2.581 
           72. Path #6: Recovery slack is 2.583 
           73. Path #7: Recovery slack is 2.583 
---- Removal Reports ----
     ---- sys_clk Reports ----
           74. Command Info
           75. Summary of Paths
           76. Path #1: Removal slack is 0.153 
           77. Path #2: Removal slack is 0.154 
           78. Path #3: Removal slack is 0.154 
           79. Path #4: Removal slack is 0.155 
           80. Path #5: Removal slack is 0.155 
           81. Path #6: Removal slack is 0.156 
           82. Path #7: Removal slack is 0.156 
 83. Timing Analyzer Messages
---- Unconstrained Paths Reports ----
      84. Unconstrained Paths Summary
      85. Clock Status Summary
     ---- Setup Analysis Reports ----
           86. Unconstrained Input Ports
     ---- Hold Analysis Reports ----
           87. Unconstrained Input Ports
 88. Timing Analyzer INI Usage
 89. Multicorner Timing Analysis Summary
 90. Design Assistant (Signoff) Results - 12 of 86 Rules Failed
 91. TMC-20022 - I/O Delay Assignment Missing Parameters
 92. TMC-20013 - Partial Input Delay
 93. TMC-20014 - Partial Output Delay
 94. RES-50002 - Asynchronous Reset is Insufficiently Synchronized
 95. RES-50003 - Asynchronous Reset with Insufficient Constraints
 96. TMC-20011 - Missing Input Delay Constraint
 97. TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock
 98. TMC-20202 - Paths Failing Setup Analysis with High Logic Delay
 99. TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions
100. TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis
101. TMC-20201 - Paths Failing Setup Analysis with High Clock Skew
102. TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains
103. CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized
104. CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints
105. CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints
106. CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints
107. CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths
108. CDC-50006 - CDC Bus Constructed with Unsynchronized Registers
109. CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints
110. CDC-50011 - Combinational Logic Before Synchronizer Chain
111. CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain
112. CLK-30026 - Missing Clock Assignment
113. CLK-30027 - Multiple Clock Assignments Found
114. CLK-30028 - Invalid Generated Clock
115. CLK-30029 - Invalid Clock Assignments
116. CLK-30030 - PLL Setting Violation
117. CLK-30033 - Invalid Clock Group Assignment
118. CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment
119. CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment
120. CLK-30042 - Incorrect Clock Group Type
121. RES-50001 - Asynchronous Reset Is Not Synchronized
122. RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain
123. TMC-20012 - Missing Output Delay Constraint
124. TMC-20015 - Inconsistent Min-Max Delay
125. TMC-20016 - Invalid Reference Pin
126. TMC-20017 - Loops Detected
127. TMC-20019 - Partial Multicycle Assignment
128. TMC-20023 - Invalid Set Net Delay Assignment
129. TMC-20027 - Collection Filter Matching Multiple Types
130. TMC-30041 - Constraint with Invalid Clock Reference
131. CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer
132. CLK-30031 - Input Delay Assigned to Clock
133. FLP-10000 - Physical RAM with Utilization Below Threshold
134. LNT-30023 - Reset Nets with Polarity Conflict
135. RDC-50003 - Multiple Asynchronous Reset Synchronizers in the Same Clock Domain
136. TMC-20018 - Unsupported Latches Detected
137. TMC-20021 - Partial Min-Max Delay Assignment
138. TMC-20024 - Synchronous Data Delay Assignment
139. TMC-20025 - Ignored or Overridden Constraints
140. TMC-20026 - Empty Collection Due To Unmatched Filter
141. TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements
142. TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay
143. TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming
144. TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis
145. TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis
146. TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion
147. TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold
148. TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path
149. TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic
150. TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints
151. TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data
152. TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax
153. TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax
154. TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse
155. TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path
156. TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock
157. TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path
158. TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock
159. TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path
160. TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock
161. CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains
162. CDC-50101 - Intra-Clock False Path Synchronizer
163. CDC-50102 - Synchronizer after CDC Topology with Control Signal
164. CLK-30032 - Improper Clock Targets
165. FLP-40006 - Pipelining Registers That Might Be Recoverable
166. LNT-30010 - Nets Driving both Reset and Clock Enable Signals
167. RES-50010 - Reset Synchronizer Chains with Constant Output
168. RES-50101 - Intra-Clock False Path Reset Synchronizer
169. TMC-20020 - Invalid Multicycle Assignment
170. TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint
171. TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication
172. TMC-20552 - User Selected Duplication Candidate was Rejected
173. TMC-20601 - Registers with High Immediate Fan-Out Tension
174. TMC-20602 - Registers with High Timing Path Endpoint Tension
175. TMC-20603 - Registers with High Immediate Fan-Out Span
176. TMC-20604 - Registers with High Timing Path Endpoint Span



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+-------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                             ;
+-----------------------+-------------------------------------------------------------+
; Quartus Prime Version ; Version 24.1.0 Internal Build 111 03/17/2024 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                             ;
; Revision Name         ; top                                                         ;
; Device Family         ; Agilex 7                                                    ;
; Device                ; AGFB014R24A2I2V                                             ;
; Snapshot              ; final                                                       ;
; Timing Models         ; Final                                                       ;
; Power Models          ; Final                                                       ;
; Device Status         ; Preliminary                                                 ;
; Rise/Fall Delays      ; Enabled                                                     ;
+-----------------------+-------------------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 4      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                              ;
+----------------+----------+--------+---------+----------+--------+--------------------------+-----------------+------------+
; SDC File Path  ; Instance ; Entity ; Library ; Promoted ; Status ; Read at                  ; Processing Time ; SDC on RTL ;
+----------------+----------+--------+---------+----------+--------+--------------------------+-----------------+------------+
; ../src/top.sdc ;          ;        ;         ; No       ; OK     ; Thu Aug  8 11:07:14 2024 ; 00:00:00        ; No         ;
+----------------+----------+--------+---------+----------+--------+--------------------------+-----------------+------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (C:/Quartus/KPIs/KPIs/OPT3/top/quartus_241/).


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+---------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type    ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+---------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; sys_clk    ; Base    ; 3.000  ; 333.33 MHz ; 0.000 ; 1.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; v          ; Virtual ; 3.000  ; 333.33 MHz ; 0.000 ; 1.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { }     ;
+------------+---------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------------------------+
; Timing Closure Summary                                             ;
+------------------------------------------------------+-------------+
; Panel Name                                           ; Result Flag ;
+------------------------------------------------------+-------------+
; Timing Closure                                       ; Fail        ;
;   Setup Summary                                      ; Fail        ;
;   Hold Summary                                       ; Pass        ;
;   Recovery Summary                                   ; Pass        ;
;   Removal Summary                                    ; Pass        ;
;   Setup Data Delay Summary                           ; Not Found   ;
;   Recovery Data Delay Summary                        ; Not Found   ;
;   Minimum Pulse Width Summary                        ; Pass        ;
;   Max Skew Summary                                   ; Not Found   ;
;   Max Clock Skew Summary                             ; Not Found   ;
;   Net Delay Summary                                  ; Not Found   ;
;   Metastability Summary                              ; Pass        ;
;   Double Data Rate (DDR) Summary                     ; Not Found   ;
;   Transmitter Channel-to-Channel Skew (TCCS) Summary ; Not Found   ;
;   Receiver Input Skew Margin (RSKM) Summary          ; Not Found   ;
;   Design Assistant Summary                           ; High        ;
+------------------------------------------------------+-------------+


+------------------------------------------------------------------------------------+
; Fmax Summary                                                                       ;
+------------+-----------------+------------+------+---------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ; Worst-Case Operating Conditions ;
+------------+-----------------+------------+------+---------------------------------+
; 234.74 MHz ; 234.74 MHz      ; sys_clk    ;      ; Slow vid2 100C Model            ;
+------------+-----------------+------------+------+---------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a -40C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+-----------------------------------------------------------------------------------------+
; Setup Summary                                                                           ;
+---------+--------+---------------+--------------------+---------------------------------+
; Clock   ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------+--------+---------------+--------------------+---------------------------------+
; v       ; -3.884 ; -24.610       ; 7                  ; Slow vid2 100C Model            ;
; sys_clk ; -1.260 ; -32.558       ; 213                ; Slow vid2 100C Model            ;
+---------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a -40C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+----------------------------------------------------------------------------------------+
; Hold Summary                                                                           ;
+---------+-------+---------------+--------------------+---------------------------------+
; Clock   ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------+-------+---------------+--------------------+---------------------------------+
; sys_clk ; 0.000 ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
; v       ; 3.640 ; 0.000         ; 0                  ; Fast vid2a -40C Model           ;
+---------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a -40C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+----------------------------------------------------------------------------------------+
; Recovery Summary                                                                       ;
+---------+-------+---------------+--------------------+---------------------------------+
; Clock   ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------+-------+---------------+--------------------+---------------------------------+
; sys_clk ; 2.571 ; 0.000         ; 0                  ; Slow vid2b 100C Model           ;
+---------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a -40C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+----------------------------------------------------------------------------------------+
; Removal Summary                                                                        ;
+---------+-------+---------------+--------------------+---------------------------------+
; Clock   ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------+-------+---------------+--------------------+---------------------------------+
; sys_clk ; 0.153 ; 0.000         ; 0                  ; Fast vid2a -40C Model           ;
+---------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a -40C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+-----------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                         ;
+---------+-------+---------------+--------------------+------------+---------------------------------+
; Clock   ; Slack ; End Point TNS ; Failing End Points ; Type       ; Worst-Case Operating Conditions ;
+---------+-------+---------------+--------------------+------------+---------------------------------+
; sys_clk ; 0.740 ; 0.000         ; 0                  ; High Pulse ; Slow vid2b 100C Model           ;
+---------+-------+---------------+--------------------+------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a -40C Model
Fast vid2a 100C Model
Fast vid2 100C Model


----------------------------------------------
; Metastability Summary Slow vid2 100C Model ;
----------------------------------------------
No synchronizer chains to report.


-----------------------------------------------
; Metastability Summary Slow vid2b 100C Model ;
-----------------------------------------------
No synchronizer chains to report.


-----------------------------------------------
; Metastability Summary Fast vid2a -40C Model ;
-----------------------------------------------
No synchronizer chains to report.


-----------------------------------------------
; Metastability Summary Fast vid2a 100C Model ;
-----------------------------------------------
No synchronizer chains to report.


----------------------------------------------
; Metastability Summary Fast vid2 100C Model ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                      ;
+------------+----------+----------+----------+----------+----------+-----------------------------+------------------+---------------------------------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification   ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+------------+----------+----------+----------+----------+----------+-----------------------------+------------------+---------------------------------+
; sys_clk    ; v        ; 7        ; 0        ; 0        ; 0        ; Asynchronous (Timed Unsafe) ; -3.884           ; Slow vid2 100C Model            ;
; v          ; sys_clk  ; 11238    ; 0        ; 0        ; 0        ; Asynchronous (Timed Unsafe) ; 0.037            ; Slow vid2b 100C Model           ;
; sys_clk    ; sys_clk  ; 36946    ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)    ; -1.260           ; Slow vid2 100C Model            ;
+------------+----------+----------+----------+----------+----------+-----------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                       ;
+------------+----------+----------+----------+----------+----------+-----------------------------+------------------+---------------------------------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification   ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+------------+----------+----------+----------+----------+----------+-----------------------------+------------------+---------------------------------+
; sys_clk    ; v        ; 7        ; 0        ; 0        ; 0        ; Asynchronous (Timed Unsafe) ; 3.640            ; Fast vid2a -40C Model           ;
; v          ; sys_clk  ; 11238    ; 0        ; 0        ; 0        ; Asynchronous (Timed Unsafe) ; 0.000            ; Fast vid2a -40C Model           ;
; sys_clk    ; sys_clk  ; 37015    ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)    ; 0.086            ; Fast vid2a -40C Model           ;
+------------+----------+----------+----------+----------+----------+-----------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                 ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; sys_clk    ; sys_clk  ; 7        ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 2.571            ; Slow vid2b 100C Model           ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                  ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; sys_clk    ; sys_clk  ; 7        ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.153            ; Fast vid2a -40C Model           ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


----------------
; Command Info ;
----------------
Report Timing: Found 7 setup paths (7 violated).  Worst case slack is -3.884 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||v} -to_clock [get_clocks {v}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {v}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {v} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                      ;
+--------+---------------------+----------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node           ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+---------------------+----------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; -3.884 ; data_output[2]~reg0 ; data_output[2] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 3.152      ; Slow vid2 100C Model            ;
; -3.732 ; data_output[0]~reg0 ; data_output[0] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 3.000      ; Slow vid2 100C Model            ;
; -3.488 ; data_output[4]~reg0 ; data_output[4] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.756      ; Slow vid2 100C Model            ;
; -3.456 ; data_output[3]~reg0 ; data_output[3] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.724      ; Slow vid2 100C Model            ;
; -3.424 ; data_output[6]~reg0 ; data_output[6] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.692      ; Slow vid2 100C Model            ;
; -3.336 ; data_output[5]~reg0 ; data_output[5] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.604      ; Slow vid2 100C Model            ;
; -3.290 ; data_output[1]~reg0 ; data_output[1] ; sys_clk      ; v           ; 3.000        ; -3.712     ; 2.558      ; Slow vid2 100C Model            ;
+--------+---------------------+----------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is -3.884 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[2]~reg0      ;
; To Node                         ; data_output[2]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.864                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.884 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.152  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.634       ; 20         ; 0.634 ; 0.634 ;
;    Cell                   ;        ; 4     ; 2.293       ; 73         ; 0.000 ; 1.657 ;
;    uTco                   ;        ; 1     ; 0.225       ; 7          ; 0.225 ; 0.225 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clk                                                          ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                              ;
; 6.864   ; 3.152   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   3.937 ;   0.225 ; RR ; uTco ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|q                                                            ;
;   4.571 ;   0.634 ; RR ; IC   ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output~fmio96fs_lt_wr/s1235_0_44__vio_lab_core_periphery__c2p[14] ;
;   4.607 ;   0.036 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output~ufi_d_byp_1541                                             ;
;   6.264 ;   1.657 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output|i                                                          ;
;   6.864 ;   0.600 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output|o                                                          ;
;   6.864 ;   0.000 ; RR ; CELL ; 0      ; PIN_CU12             ; I/O pad            ; data_output[2]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CU12 ; I/O pad      ; data_output[2]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #2: Setup slack is -3.732 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[0]~reg0      ;
; To Node                         ; data_output[0]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.712                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.732 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.000  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.704       ; 23         ; 0.704 ; 0.704 ;
;    Cell                   ;        ; 4     ; 2.053       ; 68         ; 0.000 ; 1.354 ;
;    uTco                   ;        ; 1     ; 0.243       ; 8          ; 0.243 ; 0.243 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                    ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                    ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                        ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]             ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                              ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                              ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                            ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clk                                                        ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                            ;
; 6.712   ; 3.000   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   3.955 ;   0.243 ; RR ; uTco ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|q                                                          ;
;   4.659 ;   0.704 ; RR ; IC   ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output~fmio96fs_lt_wr/s235_0_3__vio_mlab_core_periphery__c2p[7] ;
;   4.695 ;   0.036 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output~ufi_d_byp_61                                             ;
;   6.049 ;   1.354 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output|i                                                        ;
;   6.712 ;   0.663 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output|o                                                        ;
;   6.712 ;   0.000 ; RR ; CELL ; 0      ; PIN_CT3              ; I/O pad            ; data_output[0]                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CT3  ; I/O pad      ; data_output[0]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #3: Setup slack is -3.488 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[4]~reg0      ;
; To Node                         ; data_output[4]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.468                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.488 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.756  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.726       ; 26         ; 0.726 ; 0.726 ;
;    Cell                   ;        ; 4     ; 1.804       ; 65         ; 0.000 ; 1.175 ;
;    uTco                   ;        ; 1     ; 0.226       ; 8          ; 0.226 ; 0.226 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clk                                                          ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                              ;
; 6.468   ; 2.756   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   3.938 ;   0.226 ; RR ; uTco ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|q                                                            ;
;   4.664 ;   0.726 ; RR ; IC   ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output~fmio96fs_lt_wr/s1235_0_50__vio_lab_core_periphery__c2p[20] ;
;   4.701 ;   0.037 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output~ufi_d_byp_1855                                             ;
;   5.876 ;   1.175 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output|i                                                          ;
;   6.468 ;   0.592 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output|o                                                          ;
;   6.468 ;   0.000 ; RR ; CELL ; 0      ; PIN_CM13             ; I/O pad            ; data_output[4]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CM13 ; I/O pad      ; data_output[4]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #4: Setup slack is -3.456 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[3]~reg0      ;
; To Node                         ; data_output[3]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.436                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.456 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.724  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.649       ; 24         ; 0.649 ; 0.649 ;
;    Cell                   ;        ; 4     ; 1.850       ; 68         ; 0.000 ; 1.237 ;
;    uTco                   ;        ; 1     ; 0.225       ; 8          ; 0.225 ; 0.225 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clk                                                          ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                              ;
; 6.436   ; 2.724   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   3.937 ;   0.225 ; RR ; uTco ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|q                                                            ;
;   4.586 ;   0.649 ; RR ; IC   ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output~fmio96fs_lt_wr/s235_0_45__vio_mlab_core_periphery__c2p[14] ;
;   4.620 ;   0.034 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output~ufi_d_byp_1707                                             ;
;   5.857 ;   1.237 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output|i                                                          ;
;   6.436 ;   0.579 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output|o                                                          ;
;   6.436 ;   0.000 ; RR ; CELL ; 0      ; PIN_CG12             ; I/O pad            ; data_output[3]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CG12 ; I/O pad      ; data_output[3]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #5: Setup slack is -3.424 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[6]~reg0      ;
; To Node                         ; data_output[6]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.404                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.424 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.692  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.551       ; 20         ; 0.551 ; 0.551 ;
;    Cell                   ;        ; 4     ; 1.917       ; 71         ; 0.000 ; 1.244 ;
;    uTco                   ;        ; 1     ; 0.224       ; 8          ; 0.224 ; 0.224 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                                         ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                             ;
; 6.404   ; 2.692   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   3.936 ;   0.224 ; RR ; uTco ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|q                                                           ;
;   4.487 ;   0.551 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__c2p[14] ;
;   4.522 ;   0.035 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output~ufi_d_byp_411                                             ;
;   5.766 ;   1.244 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output|i                                                         ;
;   6.404 ;   0.638 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output|o                                                         ;
;   6.404 ;   0.000 ; RR ; CELL ; 0      ; PIN_CH3              ; I/O pad            ; data_output[6]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CH3  ; I/O pad      ; data_output[6]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #6: Setup slack is -3.336 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[5]~reg0      ;
; To Node                         ; data_output[5]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.316                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.336 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.604  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.589       ; 23         ; 0.589 ; 0.589 ;
;    Cell                   ;        ; 4     ; 1.791       ; 69         ; 0.000 ; 1.143 ;
;    uTco                   ;        ; 1     ; 0.224       ; 9          ; 0.224 ; 0.224 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                                         ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                             ;
; 6.316   ; 2.604   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   3.936 ;   0.224 ; RR ; uTco ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|q                                                           ;
;   4.525 ;   0.589 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__c2p[10] ;
;   4.565 ;   0.040 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output~ufi_d_byp_381                                             ;
;   5.708 ;   1.143 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output|i                                                         ;
;   6.316 ;   0.608 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output|o                                                         ;
;   6.316 ;   0.000 ; RR ; CELL ; 0      ; PIN_CE6              ; I/O pad            ; data_output[5]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CE6  ; I/O pad      ; data_output[5]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #7: Setup slack is -3.290 (VIOLATED)
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[1]~reg0      ;
; To Node                         ; data_output[1]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 6.270                    ;
; Data Required Time              ; 2.980                    ;
; Slack                           ; -3.290 (VIOLATED)        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -3.712 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.558  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                   ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.479       ; 19         ; 0.479 ; 0.479 ;
;    Cell                   ;        ; 4     ; 1.852       ; 72         ; 0.000 ; 1.169 ;
;    uTco                   ;        ; 1     ; 0.227       ; 9          ; 0.227 ; 0.227 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clk                                                         ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                             ;
; 6.270   ; 2.558   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   3.939 ;   0.227 ; RR ; uTco ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|q                                                           ;
;   4.418 ;   0.479 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output~fmio96fs_lt_wr/s235_0_19__vio_mlab_core_periphery__c2p[6] ;
;   4.454 ;   0.036 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output~ufi_d_byp_711                                             ;
;   5.623 ;   1.169 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output|i                                                         ;
;   6.270 ;   0.647 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output|o                                                         ;
;   6.270 ;   0.000 ; RR ; CELL ; 0      ; PIN_CL4              ; I/O pad            ; data_output[1]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 3.000   ; 3.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 3.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   3.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 2.980   ; -0.020  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 2.980   ; 0.000   ; R  ; oExt ; 0      ; PIN_CL4  ; I/O pad      ; data_output[1]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (10 violated).  Worst case slack is -1.260 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||sys_clk} -to_clock [get_clocks {sys_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {sys_clk}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {sys_clk} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                               ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; -1.260 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.217      ; Slow vid2 100C Model            ;
; -1.259 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.216      ; Slow vid2 100C Model            ;
; -1.255 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.211      ; Slow vid2 100C Model            ;
; -1.252 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.209      ; Slow vid2 100C Model            ;
; -1.251 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.208      ; Slow vid2 100C Model            ;
; -1.249 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.206      ; Slow vid2 100C Model            ;
; -1.247 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.203      ; Slow vid2 100C Model            ;
; -1.247 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.203      ; Slow vid2 100C Model            ;
; -1.246 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.202      ; Slow vid2 100C Model            ;
; -1.245 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.090     ; 4.202      ; Slow vid2 100C Model            ;
+--------+-------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is -1.260 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.958                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.260 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.217  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.422       ; 34         ; 0.074 ; 0.330 ;
;    Cell                ;        ; 18    ; 1.575       ; 37         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.958   ; 4.217   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.305 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.470 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.663 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.737 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.877 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.877 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.958 ;   0.081 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.958 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.958 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #2: Setup slack is -1.259 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.957                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.259 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.216  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.476       ; 35         ; 0.076 ; 0.330 ;
;    Cell                ;        ; 16    ; 1.520       ; 36         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.957   ; 4.216   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.315 ;   0.146 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N45  ; Combinational cell ; count_ones|add_63~56|sumout                                                        ;
;   7.532 ;   0.217 ; FF ; IC   ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|datad                                                         ;
;   7.703 ;   0.171 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|sumout                                                        ;
;   7.779 ;   0.076 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|datab                                                         ;
;   7.957 ;   0.178 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.957 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.957 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #3: Setup slack is -1.255 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[5]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.952                                                                   ;
; Data Required Time              ; 6.697                                                                   ;
; Slack                           ; -1.255 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.211  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.422       ; 34         ; 0.074 ; 0.330 ;
;    Cell                ;        ; 18    ; 1.569       ; 37         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.952   ; 4.211   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.305 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.470 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.663 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.737 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.877 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.877 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.952 ;   0.075 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|sumout                                                        ;
;   7.952 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|d                                                              ;
;   7.952 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.697   ; 0.076    ;    ; uTsu ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #4: Setup slack is -1.252 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.950                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.252 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.209  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.465       ; 35         ; 0.074 ; 0.330 ;
;    Cell                ;        ; 17    ; 1.524       ; 36         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.950   ; 4.209   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.659 ;   0.028 ; FR ; CELL ; 4      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/lab_lut6outt[1]                                           ;
;   5.893 ;   0.234 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54|datae                                                         ;
;   5.928 ;   0.035 ; RR ; CELL ; 2      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54|combout                                                       ;
;   5.982 ;   0.054 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54~cw_ml_mlab/laboutb[5]                                         ;
;   6.061 ;   0.079 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N51 ; Combinational cell ; count_ones|add_15~55|datac                                                         ;
;   6.179 ;   0.118 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N51 ; Combinational cell ; count_ones|add_15~55|combout                                                       ;
;   6.341 ;   0.162 ; RR ; IC   ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|datad                                                         ;
;   6.558 ;   0.217 ; RR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.677 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.914 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.021 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.161 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.161 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.297 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.462 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.655 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.729 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.869 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.869 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.950 ;   0.081 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.950 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.950 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #5: Setup slack is -1.251 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.949                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.251 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.208  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.519       ; 36         ; 0.076 ; 0.330 ;
;    Cell                ;        ; 15    ; 1.469       ; 35         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.949   ; 4.208   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.659 ;   0.028 ; FR ; CELL ; 4      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/lab_lut6outt[1]                                           ;
;   5.893 ;   0.234 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54|datae                                                         ;
;   5.928 ;   0.035 ; RR ; CELL ; 2      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54|combout                                                       ;
;   5.982 ;   0.054 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54~cw_ml_mlab/laboutb[5]                                         ;
;   6.061 ;   0.079 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N51 ; Combinational cell ; count_ones|add_15~55|datac                                                         ;
;   6.179 ;   0.118 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N51 ; Combinational cell ; count_ones|add_15~55|combout                                                       ;
;   6.341 ;   0.162 ; RR ; IC   ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|datad                                                         ;
;   6.558 ;   0.217 ; RR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.677 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.914 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.021 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.161 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.161 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.307 ;   0.146 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N45  ; Combinational cell ; count_ones|add_63~56|sumout                                                        ;
;   7.524 ;   0.217 ; FF ; IC   ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|datad                                                         ;
;   7.695 ;   0.171 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|sumout                                                        ;
;   7.771 ;   0.076 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|datab                                                         ;
;   7.949 ;   0.178 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.949 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.949 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #6: Setup slack is -1.249 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.947                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.249 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.206  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.418       ; 34         ; 0.075 ; 0.330 ;
;    Cell                ;        ; 18    ; 1.568       ; 37         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.947   ; 4.206   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.215 ;   0.186 ; FF ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|sumout                                                        ;
;   7.375 ;   0.160 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N9   ; Combinational cell ; count_ones|add_63~16|datac                                                         ;
;   7.515 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N9   ; Combinational cell ; count_ones|add_63~16|cout                                                          ;
;   7.515 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|cin                                                           ;
;   7.652 ;   0.137 ; RR ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.727 ;   0.075 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.866 ;   0.139 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.866 ;   0.000 ; FF ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.947 ;   0.081 ; FF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.947 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.947 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #7: Setup slack is -1.247 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[5]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.944                                                                   ;
; Data Required Time              ; 6.697                                                                   ;
; Slack                           ; -1.247 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.203  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.465       ; 35         ; 0.074 ; 0.330 ;
;    Cell                ;        ; 17    ; 1.518       ; 36         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.944   ; 4.203   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.659 ;   0.028 ; FR ; CELL ; 4      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/lab_lut6outt[1]                                           ;
;   5.893 ;   0.234 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54|datae                                                         ;
;   5.928 ;   0.035 ; RR ; CELL ; 2      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54|combout                                                       ;
;   5.982 ;   0.054 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N36 ; Combinational cell ; count_ones|add_15~54~cw_ml_mlab/laboutb[5]                                         ;
;   6.061 ;   0.079 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N51 ; Combinational cell ; count_ones|add_15~55|datac                                                         ;
;   6.179 ;   0.118 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N51 ; Combinational cell ; count_ones|add_15~55|combout                                                       ;
;   6.341 ;   0.162 ; RR ; IC   ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|datad                                                         ;
;   6.558 ;   0.217 ; RR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.677 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.914 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.021 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.161 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.161 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.297 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.462 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.655 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.729 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.869 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.869 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.944 ;   0.075 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|sumout                                                        ;
;   7.944 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|d                                                              ;
;   7.944 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.697   ; 0.076    ;    ; uTsu ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #8: Setup slack is -1.247 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[5]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.944                                                                   ;
; Data Required Time              ; 6.697                                                                   ;
; Slack                           ; -1.247 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.203  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.418       ; 34         ; 0.075 ; 0.330 ;
;    Cell                ;        ; 18    ; 1.565       ; 37         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.944   ; 4.203   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.215 ;   0.186 ; FF ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|sumout                                                        ;
;   7.375 ;   0.160 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N9   ; Combinational cell ; count_ones|add_63~16|datac                                                         ;
;   7.515 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N9   ; Combinational cell ; count_ones|add_63~16|cout                                                          ;
;   7.515 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|cin                                                           ;
;   7.652 ;   0.137 ; RR ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.727 ;   0.075 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.866 ;   0.139 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.866 ;   0.000 ; FF ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.944 ;   0.078 ; FF ; CELL ; 1      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|sumout                                                        ;
;   7.944 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|d                                                              ;
;   7.944 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.697   ; 0.076    ;    ; uTsu ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #9: Setup slack is -1.246 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[5]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.943                                                                   ;
; Data Required Time              ; 6.697                                                                   ;
; Slack                           ; -1.246 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.202  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.476       ; 35         ; 0.076 ; 0.330 ;
;    Cell                ;        ; 16    ; 1.506       ; 36         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.220       ; 29         ; 1.220 ; 1.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.943   ; 4.202   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.961 ;   1.220 ; FF ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.291 ;   0.330 ; FF ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.407 ;   0.116 ; FF ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.602 ;   0.195 ; FF ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.631 ;   0.029 ; FF ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.696 ;   0.065 ; FR ; CELL ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/laboutt[5]                                                ;
;   5.870 ;   0.174 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|datae                                                         ;
;   5.915 ;   0.045 ; RR ; CELL ; 4      ; MLABCELL_X255_Y7_N3  ; Combinational cell ; count_ones|add_15~50|combout                                                       ;
;   6.013 ;   0.098 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datab                                                         ;
;   6.127 ;   0.114 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.287 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.429 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.429 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.566 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.685 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.922 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.029 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.169 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.169 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.315 ;   0.146 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N45  ; Combinational cell ; count_ones|add_63~56|sumout                                                        ;
;   7.532 ;   0.217 ; FF ; IC   ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|datad                                                         ;
;   7.703 ;   0.171 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N15  ; Combinational cell ; count_ones|add_63~26|sumout                                                        ;
;   7.779 ;   0.076 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|datab                                                         ;
;   7.943 ;   0.164 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|sumout                                                        ;
;   7.943 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|d                                                              ;
;   7.943 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.697   ; 0.076    ;    ; uTsu ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #10: Setup slack is -1.245 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------+
; Property                        ; Value                                                                   ;
+---------------------------------+-------------------------------------------------------------------------+
; From Node                       ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0 ;
; To Node                         ; data_output[6]~reg0                                                     ;
; Launch Clock                    ; sys_clk                                                                 ;
; Latch Clock                     ; sys_clk                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                ;
; Data Arrival Time               ; 7.943                                                                   ;
; Data Required Time              ; 6.698                                                                   ;
; Slack                           ; -1.245 (VIOLATED)                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                    ;
+---------------------------------+-------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.090 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.202  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.891       ; 51         ; 0.000 ; 1.307 ;
;    Cell                ;        ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 9     ; 1.460       ; 35         ; 0.074 ; 0.314 ;
;    Cell                ;        ; 19    ; 1.515       ; 36         ; 0.000 ; 0.237 ;
;    uTco                ;        ; 1     ; 1.227       ; 29         ; 1.227 ; 1.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                   ;
; 3.741   ; 3.741   ;    ;      ;        ;                      ;                    ; clock path                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]                 ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                                ;
;   3.741 ;   1.307 ; RR ; IC   ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|clk0            ;
;   3.741 ;   0.000 ; RR ; CELL ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0            ;
; 7.943   ; 4.202   ;    ;      ;        ;                      ;                    ; data path                                                                          ;
;   4.968 ;   1.227 ; RR ; uTco ; 1      ; EC_X262_Y10_N7       ; EC                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49|portbdataout[0] ;
;   5.282 ;   0.314 ; RR ; IC   ; 1      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|datac             ;
;   5.405 ;   0.123 ; RR ; CELL ; 2      ; MLABCELL_X258_Y6_N39 ; Combinational cell ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4|rtl~34|combout           ;
;   5.598 ;   0.193 ; RR ; IC   ; 1      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|datae                                                                ;
;   5.627 ;   0.029 ; RR ; CELL ; 2      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16|combout                                                              ;
;   5.650 ;   0.023 ; RF ; CELL ; 4      ; MLABCELL_X258_Y7_N9  ; Combinational cell ; my_ram|ram~16~cw_ml_mlab/lab_lut6outt[1]                                           ;
;   5.900 ;   0.250 ; FF ; IC   ; 1      ; MLABCELL_X255_Y7_N45 ; Combinational cell ; count_ones|add_15~52|datae                                                         ;
;   5.921 ;   0.021 ; FF ; CELL ; 2      ; MLABCELL_X255_Y7_N45 ; Combinational cell ; count_ones|add_15~52|combout                                                       ;
;   5.990 ;   0.069 ; FR ; CELL ; 1      ; MLABCELL_X255_Y7_N45 ; Combinational cell ; count_ones|add_15~52~cw_ml_mlab/laboutb[11]                                        ;
;   6.068 ;   0.078 ; RR ; IC   ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|datae                                                         ;
;   6.112 ;   0.044 ; RR ; CELL ; 1      ; MLABCELL_X255_Y7_N39 ; Combinational cell ; count_ones|add_15~53|combout                                                       ;
;   6.272 ;   0.160 ; RR ; IC   ; 2      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|datac                                                         ;
;   6.414 ;   0.142 ; RF ; CELL ; 1      ; MLABCELL_X255_Y6_N33 ; Combinational cell ; count_ones|add_15~31|cout                                                          ;
;   6.414 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X255_Y6_N36 ; Combinational cell ; count_ones|add_15~36|cin                                                           ;
;   6.551 ;   0.137 ; FR ; CELL ; 1      ; MLABCELL_X255_Y6_N39 ; Combinational cell ; count_ones|add_15~41|sumout                                                        ;
;   6.670 ;   0.119 ; RR ; IC   ; 2      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|dataa                                                         ;
;   6.907 ;   0.237 ; RF ; CELL ; 1      ; LABCELL_X256_Y6_N9   ; Combinational cell ; count_ones|add_15~16|sumout                                                        ;
;   7.014 ;   0.107 ; FF ; IC   ; 2      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|datac                                                         ;
;   7.154 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y6_N39  ; Combinational cell ; count_ones|add_63~46|cout                                                          ;
;   7.154 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|cin                                                           ;
;   7.290 ;   0.136 ; RR ; CELL ; 1      ; LABCELL_X256_Y6_N42  ; Combinational cell ; count_ones|add_63~51|sumout                                                        ;
;   7.455 ;   0.165 ; RR ; IC   ; 2      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|datac                                                         ;
;   7.648 ;   0.193 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N12  ; Combinational cell ; count_ones|add_63~21|sumout                                                        ;
;   7.722 ;   0.074 ; FF ; IC   ; 2      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|datac                                                         ;
;   7.862 ;   0.140 ; FR ; CELL ; 1      ; LABCELL_X256_Y5_N45  ; Combinational cell ; count_ones|add_93~21|cout                                                          ;
;   7.862 ;   0.000 ; RR ; CELL ; 2      ; LABCELL_X256_Y5_N48  ; Combinational cell ; count_ones|add_93~26|cin                                                           ;
;   7.943 ;   0.081 ; RF ; CELL ; 1      ; LABCELL_X256_Y5_N51  ; Combinational cell ; count_ones|add_93~31|sumout                                                        ;
;   7.943 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|d                                                              ;
;   7.943 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.651   ; 3.651    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.652 ;   0.478  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.651 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.621   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.698   ; 0.077    ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.000 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||sys_clk} -to_clock [get_clocks {sys_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {sys_clk}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {sys_clk} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                  ;
+-------+----------------+----------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------+----------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.000 ; data_input[40] ; LOOP[35].my_div|q1[9]~DUPLICATE  ; v            ; sys_clk     ; 0.000        ; 3.737      ; 3.887      ; Slow vid2 100C Model            ;
; 0.000 ; data_input[56] ; LOOP[1].my_div|q1[25]~DUPLICATE  ; v            ; sys_clk     ; 0.000        ; 2.486      ; 2.598      ; Fast vid2a -40C Model           ;
; 0.000 ; data_input[42] ; LOOP[38].my_div|q1[11]~DUPLICATE ; v            ; sys_clk     ; 0.000        ; 3.736      ; 3.888      ; Slow vid2 100C Model            ;
; 0.000 ; data_input[50] ; LOOP[34].my_div|q1[19]~DUPLICATE ; v            ; sys_clk     ; 0.000        ; 2.501      ; 2.615      ; Fast vid2a -40C Model           ;
; 0.000 ; data_input[18] ; LOOP[54].my_div|y1[18]           ; v            ; sys_clk     ; 0.000        ; 3.747      ; 3.868      ; Slow vid2 100C Model            ;
; 0.000 ; data_input[20] ; LOOP[14].my_div|y1[20]           ; v            ; sys_clk     ; 0.000        ; 2.485      ; 2.578      ; Fast vid2a -40C Model           ;
; 0.000 ; data_input[26] ; LOOP[4].my_div|y1[26]            ; v            ; sys_clk     ; 0.000        ; 3.701      ; 3.821      ; Slow vid2 100C Model            ;
; 0.000 ; data_input[46] ; LOOP[19].my_div|q1[15]           ; v            ; sys_clk     ; 0.000        ; 3.689      ; 3.841      ; Slow vid2 100C Model            ;
; 0.000 ; data_input[30] ; LOOP[21].my_div|y1[30]           ; v            ; sys_clk     ; 0.000        ; 2.488      ; 2.577      ; Fast vid2a -40C Model           ;
; 0.000 ; data_input[56] ; LOOP[1].my_div|q1[25]            ; v            ; sys_clk     ; 0.000        ; 2.486      ; 2.598      ; Fast vid2a -40C Model           ;
+-------+----------------+----------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.000 
===============================================================================
+-------------------------------------------------------------------+
; Path Summary                                                      ;
+---------------------------------+---------------------------------+
; Property                        ; Value                           ;
+---------------------------------+---------------------------------+
; From Node                       ; data_input[40]                  ;
; To Node                         ; LOOP[35].my_div|q1[9]~DUPLICATE ;
; Launch Clock                    ; v                               ;
; Latch Clock                     ; sys_clk                         ;
; SDC Exception                   ; No SDC Exception on Path        ;
; Data Arrival Time               ; 3.887                           ;
; Data Required Time              ; 3.887                           ;
; Slack                           ; 0.000                           ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model            ;
+---------------------------------+---------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 3.737 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.887 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 2.562       ; 66         ; 0.000 ; 2.562 ;
;    Cell                   ;       ; 6     ; 1.325       ; 34         ; 0.000 ; 1.032 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.887       ; 50         ; 0.000 ; 1.303 ;
;    Cell                   ;       ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                      ;                    ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CL6              ; I/O pad            ; data_input[40]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CL6              ; I/O pad            ; data_input[40]                                                                 ;
; 3.887   ; 3.887   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X240_Y0_N1    ; I/O input buffer   ; data_input[40]~input|i                                                         ;
;   0.188 ;   0.188 ; RR ; CELL ; 1      ; IOIBUF_X240_Y0_N1    ; I/O input buffer   ; data_input[40]~input|o                                                         ;
;   1.220 ;   1.032 ; RR ; CELL ; 1      ; IOIBUF_X240_Y0_N1    ; I/O input buffer   ; data_input[40]~input~ufi_d_byp_656                                             ;
;   1.297 ;   0.077 ; RR ; CELL ; 60     ; IOIBUF_X240_Y0_N1    ; I/O input buffer   ; data_input[40]~input~fmio96fs_lt_wr/s1235_0_19__vio_lab_core_periphery__p2c[4] ;
;   3.859 ;   2.562 ; RR ; IC   ; 1      ; LABCELL_X238_Y12_N12 ; Combinational cell ; LOOP[35].my_div|i547~19|datae                                                  ;
;   3.887 ;   0.028 ; RR ; CELL ; 2      ; LABCELL_X238_Y12_N12 ; Combinational cell ; LOOP[35].my_div|i547~19|combout                                                ;
;   3.887 ;   0.000 ; RR ; CELL ; 1      ; FF_X238_Y12_N13      ; ALM Register       ; LOOP[35].my_div|q1[9]~DUPLICATE|d                                              ;
;   3.887 ;   0.000 ; RR ; CELL ; 1      ; FF_X238_Y12_N13      ; ALM Register       ; LOOP[35].my_div|q1[9]~DUPLICATE                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 3.737   ; 3.737   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.737 ;   1.303 ; RR ; IC   ; 1      ; FF_X238_Y12_N13      ; ALM Register       ; LOOP[35].my_div|q1[9]~DUPLICATE|clk                                ;
;   3.737 ;   0.000 ; RR ; CELL ; 1      ; FF_X238_Y12_N13      ; ALM Register       ; LOOP[35].my_div|q1[9]~DUPLICATE                                    ;
; 3.757   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 3.887   ; 0.130   ;    ; uTh  ; 1      ; FF_X238_Y12_N13      ; ALM Register       ; LOOP[35].my_div|q1[9]~DUPLICATE                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #2: Hold slack is 0.000 
===============================================================================
+-------------------------------------------------------------------+
; Path Summary                                                      ;
+---------------------------------+---------------------------------+
; Property                        ; Value                           ;
+---------------------------------+---------------------------------+
; From Node                       ; data_input[56]                  ;
; To Node                         ; LOOP[1].my_div|q1[25]~DUPLICATE ;
; Launch Clock                    ; v                               ;
; Latch Clock                     ; sys_clk                         ;
; SDC Exception                   ; No SDC Exception on Path        ;
; Data Arrival Time               ; 2.598                           ;
; Data Required Time              ; 2.598                           ;
; Slack                           ; 0.000                           ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model           ;
+---------------------------------+---------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 2.486 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.598 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 1.504       ; 58         ; 0.000 ; 1.504 ;
;    Cell                   ;       ; 6     ; 1.094       ; 42         ; 0.000 ; 0.788 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.243       ; 50         ; 0.000 ; 0.809 ;
;    Cell                   ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                      ;                    ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC6              ; I/O pad            ; data_input[56]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_DC6              ; I/O pad            ; data_input[56]                                                                 ;
; 2.598   ; 2.598   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input|i                                                         ;
;   0.216 ;   0.216 ; RR ; CELL ; 1      ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input|o                                                         ;
;   1.004 ;   0.788 ; RR ; CELL ; 1      ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input~ufi_d_byp_492                                             ;
;   1.057 ;   0.053 ; RR ; CELL ; 60     ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input~fmio96fs_lt_wr/s235_0_14__vio_mlab_core_periphery__p2c[3] ;
;   2.561 ;   1.504 ; RR ; IC   ; 1      ; LABCELL_X251_Y15_N15 ; Combinational cell ; LOOP[1].my_div|i547~17|datad                                                   ;
;   2.585 ;   0.024 ; RF ; CELL ; 2      ; LABCELL_X251_Y15_N15 ; Combinational cell ; LOOP[1].my_div|i547~17|combout                                                 ;
;   2.598 ;   0.013 ; FR ; CELL ; 1      ; FF_X251_Y15_N16      ; ALM Register       ; LOOP[1].my_div|q1[25]~DUPLICATE|d                                              ;
;   2.598 ;   0.000 ; RR ; CELL ; 1      ; FF_X251_Y15_N16      ; ALM Register       ; LOOP[1].my_div|q1[25]~DUPLICATE                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.486   ; 2.486   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.486 ;   0.809 ; RR ; IC   ; 1      ; FF_X251_Y15_N16      ; ALM Register       ; LOOP[1].my_div|q1[25]~DUPLICATE|clk                                ;
;   2.486 ;   0.000 ; RR ; CELL ; 1      ; FF_X251_Y15_N16      ; ALM Register       ; LOOP[1].my_div|q1[25]~DUPLICATE                                    ;
; 2.506   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.598   ; 0.092   ;    ; uTh  ; 1      ; FF_X251_Y15_N16      ; ALM Register       ; LOOP[1].my_div|q1[25]~DUPLICATE                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #3: Hold slack is 0.000 
===============================================================================
+--------------------------------------------------------------------+
; Path Summary                                                       ;
+---------------------------------+----------------------------------+
; Property                        ; Value                            ;
+---------------------------------+----------------------------------+
; From Node                       ; data_input[42]                   ;
; To Node                         ; LOOP[38].my_div|q1[11]~DUPLICATE ;
; Launch Clock                    ; v                                ;
; Latch Clock                     ; sys_clk                          ;
; SDC Exception                   ; No SDC Exception on Path         ;
; Data Arrival Time               ; 3.888                            ;
; Data Required Time              ; 3.888                            ;
; Slack                           ; 0.000                            ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model             ;
+---------------------------------+----------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 3.736 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.888 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 2.588       ; 67         ; 0.000 ; 2.588 ;
;    Cell                   ;       ; 6     ; 1.300       ; 33         ; 0.000 ; 0.951 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.886       ; 50         ; 0.000 ; 1.302 ;
;    Cell                   ;       ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                ;
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ; R  ;      ;        ;                       ;                    ; clock network delay                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CN12              ; I/O pad            ; data_input[42]                                                                  ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CN12              ; I/O pad            ; data_input[42]                                                                  ;
; 3.888   ; 3.888   ;    ;      ;        ;                       ;                    ; data path                                                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X239_Y0_N92    ; I/O input buffer   ; data_input[42]~input|i                                                          ;
;   0.166 ;   0.166 ; RR ; CELL ; 1      ; IOIBUF_X239_Y0_N92    ; I/O input buffer   ; data_input[42]~input|o                                                          ;
;   1.117 ;   0.951 ; RR ; CELL ; 1      ; IOIBUF_X239_Y0_N92    ; I/O input buffer   ; data_input[42]~input~ufi_d_byp_1866                                             ;
;   1.194 ;   0.077 ; RR ; CELL ; 60     ; IOIBUF_X239_Y0_N92    ; I/O input buffer   ; data_input[42]~input~fmio96fs_lt_wr/s1235_0_50__vio_lab_core_periphery__p2c[13] ;
;   3.782 ;   2.588 ; RR ; IC   ; 1      ; MLABCELL_X237_Y12_N33 ; Combinational cell ; LOOP[38].my_div|i547~11|dataa                                                   ;
;   3.870 ;   0.088 ; RF ; CELL ; 2      ; MLABCELL_X237_Y12_N33 ; Combinational cell ; LOOP[38].my_div|i547~11|combout                                                 ;
;   3.888 ;   0.018 ; FR ; CELL ; 1      ; FF_X237_Y12_N34       ; ALM Register       ; LOOP[38].my_div|q1[11]~DUPLICATE|d                                              ;
;   3.888 ;   0.000 ; RR ; CELL ; 1      ; FF_X237_Y12_N34       ; ALM Register       ; LOOP[38].my_div|q1[11]~DUPLICATE                                                ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 3.736   ; 3.736   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.736 ;   1.302 ; RR ; IC   ; 1      ; FF_X237_Y12_N34      ; ALM Register       ; LOOP[38].my_div|q1[11]~DUPLICATE|clk                               ;
;   3.736 ;   0.000 ; RR ; CELL ; 1      ; FF_X237_Y12_N34      ; ALM Register       ; LOOP[38].my_div|q1[11]~DUPLICATE                                   ;
; 3.756   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 3.888   ; 0.132   ;    ; uTh  ; 1      ; FF_X237_Y12_N34      ; ALM Register       ; LOOP[38].my_div|q1[11]~DUPLICATE                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #4: Hold slack is 0.000 
===============================================================================
+--------------------------------------------------------------------+
; Path Summary                                                       ;
+---------------------------------+----------------------------------+
; Property                        ; Value                            ;
+---------------------------------+----------------------------------+
; From Node                       ; data_input[50]                   ;
; To Node                         ; LOOP[34].my_div|q1[19]~DUPLICATE ;
; Launch Clock                    ; v                                ;
; Latch Clock                     ; sys_clk                          ;
; SDC Exception                   ; No SDC Exception on Path         ;
; Data Arrival Time               ; 2.615                            ;
; Data Required Time              ; 2.615                            ;
; Slack                           ; 0.000                            ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model            ;
+---------------------------------+----------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 2.501 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.615 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 1.515       ; 58         ; 0.000 ; 1.515 ;
;    Cell                   ;       ; 6     ; 1.100       ; 42         ; 0.000 ; 0.776 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                   ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                ;
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ; R  ;      ;        ;                       ;                    ; clock network delay                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DB5               ; I/O pad            ; data_input[50]                                                                  ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_DB5               ; I/O pad            ; data_input[50]                                                                  ;
; 2.615   ; 2.615   ;    ;      ;        ;                       ;                    ; data path                                                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N16    ; I/O input buffer   ; data_input[50]~input|i                                                          ;
;   0.215 ;   0.215 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N16    ; I/O input buffer   ; data_input[50]~input|o                                                          ;
;   0.991 ;   0.776 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N16    ; I/O input buffer   ; data_input[50]~input~ufi_d_byp_632                                              ;
;   1.044 ;   0.053 ; RR ; CELL ; 60     ; IOIBUF_X227_Y0_N16    ; I/O input buffer   ; data_input[50]~input~fmio96fs_lt_wr/s235_0_15__vio_mlab_core_periphery__p2c[16] ;
;   2.559 ;   1.515 ; RR ; IC   ; 1      ; MLABCELL_X242_Y14_N24 ; Combinational cell ; LOOP[34].my_div|i547~7|datab                                                    ;
;   2.615 ;   0.056 ; RR ; CELL ; 2      ; MLABCELL_X242_Y14_N24 ; Combinational cell ; LOOP[34].my_div|i547~7|combout                                                  ;
;   2.615 ;   0.000 ; RR ; CELL ; 1      ; FF_X242_Y14_N25       ; ALM Register       ; LOOP[34].my_div|q1[19]~DUPLICATE|d                                              ;
;   2.615 ;   0.000 ; RR ; CELL ; 1      ; FF_X242_Y14_N25       ; ALM Register       ; LOOP[34].my_div|q1[19]~DUPLICATE                                                ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.501   ; 2.501   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824 ; RR ; IC   ; 1      ; FF_X242_Y14_N25      ; ALM Register       ; LOOP[34].my_div|q1[19]~DUPLICATE|clk                               ;
;   2.501 ;   0.000 ; RR ; CELL ; 1      ; FF_X242_Y14_N25      ; ALM Register       ; LOOP[34].my_div|q1[19]~DUPLICATE                                   ;
; 2.521   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.615   ; 0.094   ;    ; uTh  ; 1      ; FF_X242_Y14_N25      ; ALM Register       ; LOOP[34].my_div|q1[19]~DUPLICATE                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #5: Hold slack is 0.000 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_input[18]           ;
; To Node                         ; LOOP[54].my_div|y1[18]   ;
; Launch Clock                    ; v                        ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.868                    ;
; Data Required Time              ; 3.868                    ;
; Slack                           ; 0.000                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 3.747 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.868 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 2.676       ; 69         ; 0.000 ; 2.676 ;
;    Cell                   ;       ; 4     ; 1.192       ; 31         ; 0.000 ; 0.945 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.897       ; 51         ; 0.000 ; 1.313 ;
;    Cell                   ;       ; 6     ; 1.850       ; 49         ; 0.000 ; 1.421 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                        ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                     ;                  ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CG6             ; I/O pad          ; data_input[18]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CG6             ; I/O pad          ; data_input[18]                                                                 ;
; 3.868   ; 3.868   ;    ;      ;        ;                     ;                  ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X240_Y0_N173 ; I/O input buffer ; data_input[18]~input|i                                                         ;
;   0.170 ;   0.170 ; RR ; CELL ; 1      ; IOIBUF_X240_Y0_N173 ; I/O input buffer ; data_input[18]~input|o                                                         ;
;   1.115 ;   0.945 ; RR ; CELL ; 1      ; IOIBUF_X240_Y0_N173 ; I/O input buffer ; data_input[18]~input~ufi_d_byp_354                                             ;
;   1.192 ;   0.077 ; RR ; CELL ; 64     ; IOIBUF_X240_Y0_N173 ; I/O input buffer ; data_input[18]~input~fmio96fs_lt_wr/s1235_0_9__vio_lab_core_periphery__p2c[13] ;
;   3.868 ;   2.676 ; RR ; IC   ; 1      ; FF_X269_Y11_N13     ; ALM Register     ; LOOP[54].my_div|y1[18]|d                                                       ;
;   3.868 ;   0.000 ; RR ; CELL ; 1      ; FF_X269_Y11_N13     ; ALM Register     ; LOOP[54].my_div|y1[18]                                                         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 3.747   ; 3.747   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.747 ;   1.313 ; RR ; IC   ; 1      ; FF_X269_Y11_N13      ; ALM Register       ; LOOP[54].my_div|y1[18]|clk                                         ;
;   3.747 ;   0.000 ; RR ; CELL ; 1      ; FF_X269_Y11_N13      ; ALM Register       ; LOOP[54].my_div|y1[18]                                             ;
; 3.767   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 3.868   ; 0.101   ;    ; uTh  ; 1      ; FF_X269_Y11_N13      ; ALM Register       ; LOOP[54].my_div|y1[18]                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #6: Hold slack is 0.000 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_input[20]           ;
; To Node                         ; LOOP[14].my_div|y1[20]   ;
; Launch Clock                    ; v                        ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.578                    ;
; Data Required Time              ; 2.578                    ;
; Slack                           ; 0.000                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 2.485 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.578 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 1.736       ; 67         ; 0.000 ; 1.736 ;
;    Cell                   ;       ; 4     ; 0.842       ; 33         ; 0.000 ; 0.631 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.242       ; 50         ; 0.000 ; 0.808 ;
;    Cell                   ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                        ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                     ;                  ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CE8             ; I/O pad          ; data_input[20]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CE8             ; I/O pad          ; data_input[20]                                                                 ;
; 2.578   ; 2.578   ;    ;      ;        ;                     ;                  ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X240_Y0_N128 ; I/O input buffer ; data_input[20]~input|i                                                         ;
;   0.159 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X240_Y0_N128 ; I/O input buffer ; data_input[20]~input|o                                                         ;
;   0.790 ;   0.631 ; RR ; CELL ; 1      ; IOIBUF_X240_Y0_N128 ; I/O input buffer ; data_input[20]~input~ufi_d_byp_420                                             ;
;   0.842 ;   0.052 ; RR ; CELL ; 61     ; IOIBUF_X240_Y0_N128 ; I/O input buffer ; data_input[20]~input~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__p2c[18] ;
;   2.578 ;   1.736 ; RR ; IC   ; 1      ; FF_X239_Y24_N4      ; ALM Register     ; LOOP[14].my_div|y1[20]|d                                                       ;
;   2.578 ;   0.000 ; RR ; CELL ; 1      ; FF_X239_Y24_N4      ; ALM Register     ; LOOP[14].my_div|y1[20]                                                         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.485   ; 2.485   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.485 ;   0.808 ; RR ; IC   ; 1      ; FF_X239_Y24_N4       ; ALM Register       ; LOOP[14].my_div|y1[20]|clk                                         ;
;   2.485 ;   0.000 ; RR ; CELL ; 1      ; FF_X239_Y24_N4       ; ALM Register       ; LOOP[14].my_div|y1[20]                                             ;
; 2.505   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.578   ; 0.073   ;    ; uTh  ; 1      ; FF_X239_Y24_N4       ; ALM Register       ; LOOP[14].my_div|y1[20]                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #7: Hold slack is 0.000 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_input[26]           ;
; To Node                         ; LOOP[4].my_div|y1[26]    ;
; Launch Clock                    ; v                        ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.821                    ;
; Data Required Time              ; 3.821                    ;
; Slack                           ; 0.000                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 3.701 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.821 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 2.571       ; 67         ; 0.000 ; 2.571 ;
;    Cell                   ;       ; 4     ; 1.250       ; 33         ; 0.000 ; 1.006 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.851       ; 50         ; 0.000 ; 1.267 ;
;    Cell                   ;       ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                        ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                     ;                  ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CM11            ; I/O pad          ; data_input[26]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CM11            ; I/O pad          ; data_input[26]                                                                 ;
; 3.821   ; 3.821   ;    ;      ;        ;                     ;                  ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X239_Y0_N122 ; I/O input buffer ; data_input[26]~input|i                                                         ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X239_Y0_N122 ; I/O input buffer ; data_input[26]~input|o                                                         ;
;   1.171 ;   1.006 ; RR ; CELL ; 1      ; IOIBUF_X239_Y0_N122 ; I/O input buffer ; data_input[26]~input~ufi_d_byp_1784                                            ;
;   1.250 ;   0.079 ; RR ; CELL ; 61     ; IOIBUF_X239_Y0_N122 ; I/O input buffer ; data_input[26]~input~fmio96fs_lt_wr/s235_0_49__vio_mlab_core_periphery__p2c[1] ;
;   3.821 ;   2.571 ; RR ; IC   ; 1      ; FF_X244_Y31_N22     ; ALM Register     ; LOOP[4].my_div|y1[26]|d                                                        ;
;   3.821 ;   0.000 ; RR ; CELL ; 1      ; FF_X244_Y31_N22     ; ALM Register     ; LOOP[4].my_div|y1[26]                                                          ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 3.701   ; 3.701   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.701 ;   1.267 ; RR ; IC   ; 1      ; FF_X244_Y31_N22      ; ALM Register       ; LOOP[4].my_div|y1[26]|clk                                          ;
;   3.701 ;   0.000 ; RR ; CELL ; 1      ; FF_X244_Y31_N22      ; ALM Register       ; LOOP[4].my_div|y1[26]                                              ;
; 3.721   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 3.821   ; 0.100   ;    ; uTh  ; 1      ; FF_X244_Y31_N22      ; ALM Register       ; LOOP[4].my_div|y1[26]                                              ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #8: Hold slack is 0.000 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_input[46]           ;
; To Node                         ; LOOP[19].my_div|q1[15]   ;
; Launch Clock                    ; v                        ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.841                    ;
; Data Required Time              ; 3.841                    ;
; Slack                           ; 0.000                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 3.689 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.841 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 2.583       ; 67         ; 0.000 ; 2.583 ;
;    Cell                   ;       ; 6     ; 1.258       ; 33         ; 0.000 ; 0.990 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.839       ; 50         ; 0.000 ; 1.255 ;
;    Cell                   ;       ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                       ;                    ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CL12              ; I/O pad            ; data_input[46]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CL12              ; I/O pad            ; data_input[46]                                                                 ;
; 3.841   ; 3.841   ;    ;      ;        ;                       ;                    ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X239_Y0_N107   ; I/O input buffer   ; data_input[46]~input|i                                                         ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X239_Y0_N107   ; I/O input buffer   ; data_input[46]~input|o                                                         ;
;   1.155 ;   0.990 ; RR ; CELL ; 1      ; IOIBUF_X239_Y0_N107   ; I/O input buffer   ; data_input[46]~input~ufi_d_byp_1858                                            ;
;   1.233 ;   0.078 ; RR ; CELL ; 60     ; IOIBUF_X239_Y0_N107   ; I/O input buffer   ; data_input[46]~input~fmio96fs_lt_wr/s1235_0_50__vio_lab_core_periphery__p2c[9] ;
;   3.816 ;   2.583 ; RR ; IC   ; 1      ; MLABCELL_X255_Y14_N48 ; Combinational cell ; LOOP[19].my_div|i547~30|datae                                                  ;
;   3.841 ;   0.025 ; RR ; CELL ; 1      ; MLABCELL_X255_Y14_N48 ; Combinational cell ; LOOP[19].my_div|i547~30|combout                                                ;
;   3.841 ;   0.000 ; RR ; CELL ; 1      ; FF_X255_Y14_N50       ; ALM Register       ; LOOP[19].my_div|q1[15]|d                                                       ;
;   3.841 ;   0.000 ; RR ; CELL ; 1      ; FF_X255_Y14_N50       ; ALM Register       ; LOOP[19].my_div|q1[15]                                                         ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 3.689   ; 3.689   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.689 ;   1.255 ; RR ; IC   ; 1      ; FF_X255_Y14_N50      ; ALM Register       ; LOOP[19].my_div|q1[15]|clk                                         ;
;   3.689 ;   0.000 ; RR ; CELL ; 1      ; FF_X255_Y14_N50      ; ALM Register       ; LOOP[19].my_div|q1[15]                                             ;
; 3.709   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 3.841   ; 0.132   ;    ; uTh  ; 1      ; FF_X255_Y14_N50      ; ALM Register       ; LOOP[19].my_div|q1[15]                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #9: Hold slack is 0.000 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_input[30]           ;
; To Node                         ; LOOP[21].my_div|y1[30]   ;
; Launch Clock                    ; v                        ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.577                    ;
; Data Required Time              ; 2.577                    ;
; Slack                           ; 0.000                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 2.488 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.577 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 1.574       ; 61         ; 0.000 ; 1.574 ;
;    Cell                   ;       ; 4     ; 1.003       ; 39         ; 0.000 ; 0.744 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.245       ; 50         ; 0.000 ; 0.811 ;
;    Cell                   ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                        ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                     ;                  ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU4             ; I/O pad          ; data_input[30]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_CU4             ; I/O pad          ; data_input[30]                                                                 ;
; 2.577   ; 2.577   ;    ;      ;        ;                     ;                  ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N233 ; I/O input buffer ; data_input[30]~input|i                                                         ;
;   0.206 ;   0.206 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N233 ; I/O input buffer ; data_input[30]~input|o                                                         ;
;   0.950 ;   0.744 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N233 ; I/O input buffer ; data_input[30]~input~ufi_d_byp_146                                             ;
;   1.003 ;   0.053 ; RR ; CELL ; 121    ; IOIBUF_X227_Y0_N233 ; I/O input buffer ; data_input[30]~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[16] ;
;   2.577 ;   1.574 ; RR ; IC   ; 1      ; FF_X264_Y25_N35     ; ALM Register     ; LOOP[21].my_div|y1[30]|d                                                       ;
;   2.577 ;   0.000 ; RR ; CELL ; 1      ; FF_X264_Y25_N35     ; ALM Register     ; LOOP[21].my_div|y1[30]                                                         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.488   ; 2.488   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.488 ;   0.811 ; RR ; IC   ; 1      ; FF_X264_Y25_N35      ; ALM Register       ; LOOP[21].my_div|y1[30]|clk                                         ;
;   2.488 ;   0.000 ; RR ; CELL ; 1      ; FF_X264_Y25_N35      ; ALM Register       ; LOOP[21].my_div|y1[30]                                             ;
; 2.508   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.577   ; 0.069   ;    ; uTh  ; 1      ; FF_X264_Y25_N35      ; ALM Register       ; LOOP[21].my_div|y1[30]                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #10: Hold slack is 0.000 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_input[56]           ;
; To Node                         ; LOOP[1].my_div|q1[25]    ;
; Launch Clock                    ; v                        ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.598                    ;
; Data Required Time              ; 2.598                    ;
; Slack                           ; 0.000                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 2.486 ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.598 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 2     ; 1.504       ; 58         ; 0.000 ; 1.504 ;
;    Cell                   ;       ; 6     ; 1.094       ; 42         ; 0.000 ; 0.788 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.243       ; 50         ; 0.000 ; 0.809 ;
;    Cell                   ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ; R  ;      ;        ;                      ;                    ; clock network delay                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC6              ; I/O pad            ; data_input[56]                                                                 ;
; 0.000   ; 0.000   ; R  ; iExt ; 1      ; PIN_DC6              ; I/O pad            ; data_input[56]                                                                 ;
; 2.598   ; 2.598   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input|i                                                         ;
;   0.216 ;   0.216 ; RR ; CELL ; 1      ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input|o                                                         ;
;   1.004 ;   0.788 ; RR ; CELL ; 1      ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input~ufi_d_byp_492                                             ;
;   1.057 ;   0.053 ; RR ; CELL ; 60     ; IOIBUF_X226_Y0_N436  ; I/O input buffer   ; data_input[56]~input~fmio96fs_lt_wr/s235_0_14__vio_mlab_core_periphery__p2c[3] ;
;   2.561 ;   1.504 ; RR ; IC   ; 1      ; LABCELL_X251_Y15_N15 ; Combinational cell ; LOOP[1].my_div|i547~17|datad                                                   ;
;   2.585 ;   0.024 ; RF ; CELL ; 2      ; LABCELL_X251_Y15_N15 ; Combinational cell ; LOOP[1].my_div|i547~17|combout                                                 ;
;   2.598 ;   0.013 ; FR ; CELL ; 1      ; FF_X251_Y15_N17      ; ALM Register       ; LOOP[1].my_div|q1[25]|d                                                        ;
;   2.598 ;   0.000 ; RR ; CELL ; 1      ; FF_X251_Y15_N17      ; ALM Register       ; LOOP[1].my_div|q1[25]                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.486   ; 2.486   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.486 ;   0.809 ; RR ; IC   ; 1      ; FF_X251_Y15_N17      ; ALM Register       ; LOOP[1].my_div|q1[25]|clk                                          ;
;   2.486 ;   0.000 ; RR ; CELL ; 1      ; FF_X251_Y15_N17      ; ALM Register       ; LOOP[1].my_div|q1[25]                                              ;
; 2.506   ; 0.020   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.598   ; 0.092   ;    ; uTh  ; 1      ; FF_X251_Y15_N17      ; ALM Register       ; LOOP[1].my_div|q1[25]                                              ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 7 hold paths (0 violated).  Worst case slack is 3.640 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||v} -to_clock [get_clocks {v}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {v}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {v} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                     ;
+-------+---------------------+----------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node           ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+---------------------+----------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 3.640 ; data_output[1]~reg0 ; data_output[1] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.547      ; Fast vid2a -40C Model           ;
; 3.671 ; data_output[5]~reg0 ; data_output[5] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.578      ; Fast vid2a -40C Model           ;
; 3.699 ; data_output[3]~reg0 ; data_output[3] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.606      ; Fast vid2a -40C Model           ;
; 3.718 ; data_output[4]~reg0 ; data_output[4] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.625      ; Fast vid2a -40C Model           ;
; 3.731 ; data_output[6]~reg0 ; data_output[6] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.638      ; Fast vid2a -40C Model           ;
; 3.900 ; data_output[0]~reg0 ; data_output[0] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.807      ; Fast vid2a -40C Model           ;
; 3.933 ; data_output[2]~reg0 ; data_output[2] ; sys_clk      ; v           ; 0.000        ; -2.113     ; 1.840      ; Fast vid2a -40C Model           ;
+-------+---------------------+----------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 3.640 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[1]~reg0      ;
; To Node                         ; data_output[1]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.660                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.640                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.547  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.252       ; 16         ; 0.252 ; 0.252 ;
;    Cell                   ;        ; 4     ; 1.166       ; 75         ; 0.000 ; 0.670 ;
;    uTco                   ;        ; 1     ; 0.129       ; 8          ; 0.129 ; 0.129 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clk                                                         ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                             ;
; 3.660   ; 1.547   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   2.242 ;   0.129 ; RR ; uTco ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|q                                                           ;
;   2.494 ;   0.252 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output~fmio96fs_lt_wr/s235_0_19__vio_mlab_core_periphery__c2p[6] ;
;   2.514 ;   0.020 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output~ufi_d_byp_711                                             ;
;   3.184 ;   0.670 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output|i                                                         ;
;   3.660 ;   0.476 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N62   ; I/O output buffer  ; data_output[1]~output|o                                                         ;
;   3.660 ;   0.000 ; RR ; CELL ; 0      ; PIN_CL4              ; I/O pad            ; data_output[1]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CL4  ; I/O pad      ; data_output[1]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #2: Hold slack is 3.671 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[5]~reg0      ;
; To Node                         ; data_output[5]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.691                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.671                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.578  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.337       ; 21         ; 0.337 ; 0.337 ;
;    Cell                   ;        ; 4     ; 1.113       ; 71         ; 0.000 ; 0.652 ;
;    uTco                   ;        ; 1     ; 0.128       ; 8          ; 0.128 ; 0.128 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                                         ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                             ;
; 3.691   ; 1.578   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   2.241 ;   0.128 ; RR ; uTco ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|q                                                           ;
;   2.578 ;   0.337 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__c2p[10] ;
;   2.599 ;   0.021 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output~ufi_d_byp_381                                             ;
;   3.251 ;   0.652 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output|i                                                         ;
;   3.691 ;   0.440 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N189  ; I/O output buffer  ; data_output[5]~output|o                                                         ;
;   3.691 ;   0.000 ; RR ; CELL ; 0      ; PIN_CE6              ; I/O pad            ; data_output[5]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CE6  ; I/O pad      ; data_output[5]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #3: Hold slack is 3.699 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[3]~reg0      ;
; To Node                         ; data_output[3]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.719                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.699                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.606  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.348       ; 22         ; 0.348 ; 0.348 ;
;    Cell                   ;        ; 4     ; 1.130       ; 70         ; 0.000 ; 0.697 ;
;    uTco                   ;        ; 1     ; 0.128       ; 8          ; 0.128 ; 0.128 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clk                                                          ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                              ;
; 3.719   ; 1.606   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   2.241 ;   0.128 ; RR ; uTco ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|q                                                            ;
;   2.589 ;   0.348 ; RR ; IC   ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output~fmio96fs_lt_wr/s235_0_45__vio_mlab_core_periphery__c2p[14] ;
;   2.608 ;   0.019 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output~ufi_d_byp_1707                                             ;
;   3.305 ;   0.697 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output|i                                                          ;
;   3.719 ;   0.414 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N280  ; I/O output buffer  ; data_output[3]~output|o                                                          ;
;   3.719 ;   0.000 ; RR ; CELL ; 0      ; PIN_CG12             ; I/O pad            ; data_output[3]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CG12 ; I/O pad      ; data_output[3]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #4: Hold slack is 3.718 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[4]~reg0      ;
; To Node                         ; data_output[4]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.738                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.718                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.625  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.374       ; 23         ; 0.374 ; 0.374 ;
;    Cell                   ;        ; 4     ; 1.122       ; 69         ; 0.000 ; 0.677 ;
;    uTco                   ;        ; 1     ; 0.129       ; 8          ; 0.129 ; 0.129 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clk                                                          ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                              ;
; 3.738   ; 1.625   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   2.242 ;   0.129 ; RR ; uTco ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|q                                                            ;
;   2.616 ;   0.374 ; RR ; IC   ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output~fmio96fs_lt_wr/s1235_0_50__vio_lab_core_periphery__c2p[20] ;
;   2.636 ;   0.020 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output~ufi_d_byp_1855                                             ;
;   3.313 ;   0.677 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output|i                                                          ;
;   3.738 ;   0.425 ; RR ; CELL ; 1      ; IOOBUF_X239_Y0_N63   ; I/O output buffer  ; data_output[4]~output|o                                                          ;
;   3.738 ;   0.000 ; RR ; CELL ; 0      ; PIN_CM13             ; I/O pad            ; data_output[4]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CM13 ; I/O pad      ; data_output[4]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #5: Hold slack is 3.731 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[6]~reg0      ;
; To Node                         ; data_output[6]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.751                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.731                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.638  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.312       ; 19         ; 0.312 ; 0.312 ;
;    Cell                   ;        ; 4     ; 1.198       ; 73         ; 0.000 ; 0.711 ;
;    uTco                   ;        ; 1     ; 0.128       ; 8          ; 0.128 ; 0.128 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                     ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                     ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                         ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]              ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                 ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                               ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                               ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                             ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                                         ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                             ;
; 3.751   ; 1.638   ;    ;      ;        ;                      ;                    ; data path                                                                       ;
;   2.241 ;   0.128 ; RR ; uTco ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|q                                                           ;
;   2.553 ;   0.312 ; RR ; IC   ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output~fmio96fs_lt_wr/s235_0_9__vio_mlab_core_periphery__c2p[14] ;
;   2.572 ;   0.019 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output~ufi_d_byp_411                                             ;
;   3.283 ;   0.711 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output|i                                                         ;
;   3.751 ;   0.468 ; RR ; CELL ; 1      ; IOOBUF_X240_Y0_N264  ; I/O output buffer  ; data_output[6]~output|o                                                         ;
;   3.751 ;   0.000 ; RR ; CELL ; 0      ; PIN_CH3              ; I/O pad            ; data_output[6]                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CH3  ; I/O pad      ; data_output[6]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #6: Hold slack is 3.900 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[0]~reg0      ;
; To Node                         ; data_output[0]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.920                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.900                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.807  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.399       ; 22         ; 0.399 ; 0.399 ;
;    Cell                   ;        ; 4     ; 1.272       ; 70         ; 0.000 ; 0.760 ;
;    uTco                   ;        ; 1     ; 0.136       ; 8          ; 0.136 ; 0.136 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                               ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                    ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                    ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                        ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]             ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                              ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                              ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                            ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clk                                                        ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                            ;
; 3.920   ; 1.807   ;    ;      ;        ;                      ;                    ; data path                                                                      ;
;   2.249 ;   0.136 ; RR ; uTco ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|q                                                          ;
;   2.648 ;   0.399 ; RR ; IC   ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output~fmio96fs_lt_wr/s235_0_3__vio_mlab_core_periphery__c2p[7] ;
;   2.667 ;   0.019 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output~ufi_d_byp_61                                             ;
;   3.427 ;   0.760 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output|i                                                        ;
;   3.920 ;   0.493 ; RR ; CELL ; 1      ; IOOBUF_X227_Y0_N279  ; I/O output buffer  ; data_output[0]~output|o                                                        ;
;   3.920 ;   0.000 ; RR ; CELL ; 0      ; PIN_CT3              ; I/O pad            ; data_output[0]                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CT3  ; I/O pad      ; data_output[0]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



Path #7: Hold slack is 3.933 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; data_output[2]~reg0      ;
; To Node                         ; data_output[2]           ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; v                        ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.953                    ;
; Data Required Time              ; 0.020                    ;
; Slack                           ; 3.933                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship         ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.113 ;       ;             ;            ;       ;       ;
; Data Delay                ; 1.840  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                   ;        ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 0.361       ; 20         ; 0.361 ; 0.361 ;
;    Cell                   ;        ; 4     ; 1.351       ; 73         ; 0.000 ; 0.898 ;
;    uTco                   ;        ; 1     ; 0.128       ; 7          ; 0.128 ; 0.128 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                 ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                                      ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                                      ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                                          ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8]               ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                                  ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                                ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                                ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                              ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clk                                                          ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                              ;
; 3.953   ; 1.840   ;    ;      ;        ;                      ;                    ; data path                                                                        ;
;   2.241 ;   0.128 ; RR ; uTco ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|q                                                            ;
;   2.602 ;   0.361 ; RR ; IC   ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output~fmio96fs_lt_wr/s1235_0_44__vio_lab_core_periphery__c2p[14] ;
;   2.622 ;   0.020 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output~ufi_d_byp_1541                                             ;
;   3.520 ;   0.898 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output|i                                                          ;
;   3.953 ;   0.433 ; RR ; CELL ; 1      ; IOOBUF_X226_Y0_N280  ; I/O output buffer  ; data_output[2]~output|o                                                          ;
;   3.953 ;   0.000 ; RR ; CELL ; 0      ; PIN_CU12             ; I/O pad            ; data_output[2]                                                                   ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+---------+---------+----+------+--------+----------+--------------+---------------------+
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; latch edge time     ;
; 0.000   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   0.000 ;   0.000 ; R  ;      ;        ;          ;              ; clock network delay ;
; 0.020   ; 0.020   ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 0.020   ; 0.000   ; R  ; oExt ; 0      ; PIN_CU12 ; I/O pad      ; data_output[2]      ;
+---------+---------+----+------+--------+----------+--------------+---------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 7 recovery paths (0 violated).  Worst case slack is 2.571 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||sys_clk} -to_clock [get_clocks {sys_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {sys_clk}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {sys_clk} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 2.571 ; reset_int ; data_output[0]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.013     ; 0.364      ; Slow vid2b 100C Model           ;
; 2.579 ; reset_int ; data_output[2]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.013     ; 0.364      ; Slow vid2b 100C Model           ;
; 2.580 ; reset_int ; data_output[1]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.014     ; 0.364      ; Slow vid2 100C Model            ;
; 2.581 ; reset_int ; data_output[4]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.013     ; 0.364      ; Slow vid2b 100C Model           ;
; 2.581 ; reset_int ; data_output[3]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.013     ; 0.364      ; Slow vid2b 100C Model           ;
; 2.583 ; reset_int ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.013     ; 0.364      ; Slow vid2b 100C Model           ;
; 2.583 ; reset_int ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 3.000        ; -0.013     ; 0.364      ; Slow vid2b 100C Model           ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 2.571 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[0]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.008                    ;
; Data Required Time              ; 6.579                    ;
; Slack                           ; 2.571                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.013 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.809       ; 50         ; 0.000 ; 1.231 ;
;    Cell                ;        ; 6     ; 1.835       ; 50         ; 0.000 ; 1.405 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.506       ; 48         ; 0.000 ; 1.031 ;
;    Cell                ;        ; 6     ; 1.610       ; 52         ; 0.000 ; 1.215 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.644   ; 3.644   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.595 ;   1.405 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.686 ;   0.091 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.047 ;   0.361 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.102 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.319 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.413 ;   0.094 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.644 ;   1.231 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.644 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.008   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.870 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.008 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clrn                                           ;
;   4.008 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.631   ; 3.631    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.405 ;   1.215  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.486 ;   0.081  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.772 ;   0.286  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.817 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.006 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.085 ;   0.079  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.116 ;   1.031  ; RR ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clk                                            ;
;   6.116 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                ;
;   6.644 ;   0.528  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.631 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.601   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.579   ; -0.022   ;    ; uTsu ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #2: Recovery slack is 2.579 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[2]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.008                    ;
; Data Required Time              ; 6.587                    ;
; Slack                           ; 2.579                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.013 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.809       ; 50         ; 0.000 ; 1.231 ;
;    Cell                ;        ; 6     ; 1.835       ; 50         ; 0.000 ; 1.405 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.506       ; 48         ; 0.000 ; 1.031 ;
;    Cell                ;        ; 6     ; 1.610       ; 52         ; 0.000 ; 1.215 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.644   ; 3.644   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.595 ;   1.405 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.686 ;   0.091 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.047 ;   0.361 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.102 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.319 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.413 ;   0.094 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.644 ;   1.231 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.644 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.008   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.870 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.008 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clrn                                           ;
;   4.008 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.631   ; 3.631    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.405 ;   1.215  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.486 ;   0.081  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.772 ;   0.286  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.817 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.006 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.085 ;   0.079  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.116 ;   1.031  ; RR ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clk                                            ;
;   6.116 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                ;
;   6.644 ;   0.528  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.631 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.601   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.587   ; -0.014   ;    ; uTsu ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #3: Recovery slack is 2.580 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[1]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.076                    ;
; Data Required Time              ; 6.656                    ;
; Slack                           ; 2.580                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model     ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.014 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.862       ; 50         ; 0.000 ; 1.278 ;
;    Cell                ;        ; 6     ; 1.850       ; 50         ; 0.000 ; 1.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.555       ; 49         ; 0.000 ; 1.074 ;
;    Cell                ;        ; 6     ; 1.619       ; 51         ; 0.000 ; 1.226 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.712   ; 3.712   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.611 ;   1.421 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.699 ;   0.088 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.066 ;   0.367 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.121 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.338 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.434 ;   0.096 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.712 ;   1.278 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.712 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.076   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.938 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.076 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clrn                                           ;
;   4.076 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.698   ; 3.698    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.416 ;   1.226  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.494 ;   0.078  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.786 ;   0.292  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.831 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.020 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.100 ;   0.080  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.174 ;   1.074  ; RR ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clk                                            ;
;   6.174 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                ;
;   6.712 ;   0.538  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.698 ;   -0.014 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.668   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.656   ; -0.012   ;    ; uTsu ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #4: Recovery slack is 2.581 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[4]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.008                    ;
; Data Required Time              ; 6.589                    ;
; Slack                           ; 2.581                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.013 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.809       ; 50         ; 0.000 ; 1.231 ;
;    Cell                ;        ; 6     ; 1.835       ; 50         ; 0.000 ; 1.405 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.506       ; 48         ; 0.000 ; 1.031 ;
;    Cell                ;        ; 6     ; 1.610       ; 52         ; 0.000 ; 1.215 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.644   ; 3.644   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.595 ;   1.405 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.686 ;   0.091 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.047 ;   0.361 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.102 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.319 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.413 ;   0.094 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.644 ;   1.231 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.644 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.008   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.870 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.008 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clrn                                           ;
;   4.008 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.631   ; 3.631    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.405 ;   1.215  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.486 ;   0.081  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.772 ;   0.286  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.817 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.006 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.085 ;   0.079  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.116 ;   1.031  ; RR ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clk                                            ;
;   6.116 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                ;
;   6.644 ;   0.528  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.631 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.601   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.589   ; -0.012   ;    ; uTsu ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #5: Recovery slack is 2.581 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[3]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.008                    ;
; Data Required Time              ; 6.589                    ;
; Slack                           ; 2.581                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.013 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.809       ; 50         ; 0.000 ; 1.231 ;
;    Cell                ;        ; 6     ; 1.835       ; 50         ; 0.000 ; 1.405 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.506       ; 48         ; 0.000 ; 1.031 ;
;    Cell                ;        ; 6     ; 1.610       ; 52         ; 0.000 ; 1.215 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.644   ; 3.644   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.595 ;   1.405 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.686 ;   0.091 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.047 ;   0.361 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.102 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.319 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.413 ;   0.094 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.644 ;   1.231 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.644 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.008   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.870 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.008 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clrn                                           ;
;   4.008 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.631   ; 3.631    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.405 ;   1.215  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.486 ;   0.081  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.772 ;   0.286  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.817 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.006 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.085 ;   0.079  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.116 ;   1.031  ; RR ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clk                                            ;
;   6.116 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                ;
;   6.644 ;   0.528  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.631 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.601   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.589   ; -0.012   ;    ; uTsu ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #6: Recovery slack is 2.583 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[6]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.008                    ;
; Data Required Time              ; 6.591                    ;
; Slack                           ; 2.583                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.013 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.809       ; 50         ; 0.000 ; 1.231 ;
;    Cell                ;        ; 6     ; 1.835       ; 50         ; 0.000 ; 1.405 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.506       ; 48         ; 0.000 ; 1.031 ;
;    Cell                ;        ; 6     ; 1.610       ; 52         ; 0.000 ; 1.215 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.644   ; 3.644   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.595 ;   1.405 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.686 ;   0.091 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.047 ;   0.361 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.102 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.319 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.413 ;   0.094 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.644 ;   1.231 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.644 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.008   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.870 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.008 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clrn                                           ;
;   4.008 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.631   ; 3.631    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.405 ;   1.215  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.486 ;   0.081  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.772 ;   0.286  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.817 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.006 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.085 ;   0.079  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.116 ;   1.031  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   6.116 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   6.644 ;   0.528  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.631 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.601   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.591   ; -0.010   ;    ; uTsu ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #7: Recovery slack is 2.583 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[5]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.008                    ;
; Data Required Time              ; 6.591                    ;
; Slack                           ; 2.583                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 3.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.013 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.364  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.809       ; 50         ; 0.000 ; 1.231 ;
;    Cell                ;        ; 6     ; 1.835       ; 50         ; 0.000 ; 1.405 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.138       ; 38         ; 0.138 ; 0.138 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.226       ; 62         ; 0.226 ; 0.226 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.506       ; 48         ; 0.000 ; 1.031 ;
;    Cell                ;        ; 6     ; 1.610       ; 52         ; 0.000 ; 1.215 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 3.644   ; 3.644   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.595 ;   1.405 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.686 ;   0.091 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   2.047 ;   0.361 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   2.102 ;   0.055 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   2.319 ;   0.217 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   2.413 ;   0.094 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   3.644 ;   1.231 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   3.644 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 4.008   ; 0.364   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   3.870 ;   0.226 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   4.008 ;   0.138 ; RF ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clrn                                           ;
;   4.008 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 3.000   ; 3.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 6.631   ; 3.631    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   3.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   3.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   3.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   3.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   4.405 ;   1.215  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   4.486 ;   0.081  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   4.772 ;   0.286  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   4.817 ;   0.045  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   5.006 ;   0.189  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   5.085 ;   0.079  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   6.116 ;   1.031  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   6.116 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   6.644 ;   0.528  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
;   6.631 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                             ;
; 6.601   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 6.591   ; -0.010   ;    ; uTsu ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 7 removal paths (0 violated).  Worst case slack is 0.153 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||sys_clk} -to_clock [get_clocks {sys_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {sys_clk}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {sys_clk} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a -40C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.153 ; reset_int ; data_output[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
; 0.154 ; reset_int ; data_output[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
; 0.154 ; reset_int ; data_output[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
; 0.155 ; reset_int ; data_output[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
; 0.155 ; reset_int ; data_output[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
; 0.156 ; reset_int ; data_output[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
; 0.156 ; reset_int ; data_output[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.206      ; Fast vid2a -40C Model           ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.153 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[0]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.166                    ;
; Slack                           ; 0.153                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.166   ; 0.053    ;    ; uTh  ; 1      ; FF_X256_Y5_N35       ; ALM Register       ; data_output[0]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #2: Removal slack is 0.154 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[6]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.165                    ;
; Slack                           ; 0.154                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.165   ; 0.052    ;    ; uTh  ; 1      ; FF_X256_Y5_N52       ; ALM Register       ; data_output[6]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #3: Removal slack is 0.154 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[5]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.165                    ;
; Slack                           ; 0.154                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.165   ; 0.052    ;    ; uTh  ; 1      ; FF_X256_Y5_N49       ; ALM Register       ; data_output[5]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #4: Removal slack is 0.155 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[4]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.164                    ;
; Slack                           ; 0.155                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.164   ; 0.051    ;    ; uTh  ; 1      ; FF_X256_Y5_N46       ; ALM Register       ; data_output[4]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #5: Removal slack is 0.155 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[3]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.164                    ;
; Slack                           ; 0.155                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.164   ; 0.051    ;    ; uTh  ; 1      ; FF_X256_Y5_N43       ; ALM Register       ; data_output[3]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #6: Removal slack is 0.156 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[2]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.163                    ;
; Slack                           ; 0.156                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.163   ; 0.050    ;    ; uTh  ; 1      ; FF_X256_Y5_N40       ; ALM Register       ; data_output[2]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



Path #7: Removal slack is 0.156 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; reset_int                ;
; To Node                         ; data_output[1]~reg0      ;
; Launch Clock                    ; sys_clk                  ;
; Latch Clock                     ; sys_clk                  ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.319                    ;
; Data Required Time              ; 2.163                    ;
; Slack                           ; 0.156                    ;
; Worst-Case Operating Conditions ; Fast vid2a -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.206 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.015       ; 48         ; 0.000 ; 0.684 ;
;    Cell                ;       ; 6     ; 1.098       ; 52         ; 0.000 ; 0.770 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.078       ; 38         ; 0.078 ; 0.078 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 62         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.258       ; 50         ; 0.000 ; 0.824 ;
;    Cell                ;       ; 6     ; 1.243       ; 50         ; 0.000 ; 0.891 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                   ;
; 2.113   ; 2.113   ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   0.960 ;   0.770 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.013 ;   0.053 ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.212 ;   0.199 ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.243 ;   0.031 ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.375 ;   0.132 ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.429 ;   0.054 ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.113 ;   0.684 ; RR ; IC   ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|clk                                                      ;
;   2.113 ;   0.000 ; RR ; CELL ; 1      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int                                                          ;
; 2.319   ; 0.206   ;    ;      ;        ;                      ;                    ; data path                                                          ;
;   2.241 ;   0.128 ; RR ; uTco ; 7      ; FF_X256_Y5_N19       ; ALM Register       ; reset_int|q                                                        ;
;   2.319 ;   0.078 ; RF ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clrn                                           ;
;   2.319 ;   0.000 ; FF ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                    ;
; 2.113   ; 2.113    ;    ;      ;        ;                      ;                    ; clock path                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CT7              ; I/O pad            ; clk                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|i                                                        ;
;   0.190 ;   0.190  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input|o                                                        ;
;   1.081 ;   0.891  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~ufi_d_byp_128                                            ;
;   1.141 ;   0.060  ; RR ; CELL ; 1      ; IOIBUF_X227_Y0_N158  ; I/O input buffer   ; clk~input~fmio96fs_lt_wr/s1235_0_4__vio_lab_core_periphery__p2c[8] ;
;   1.406 ;   0.265  ; RR ; IC   ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|datae                                                    ;
;   1.444 ;   0.038  ; RR ; CELL ; 1      ; MLABCELL_X276_Y4_N3  ; Combinational cell ; clk_gated|combout                                                  ;
;   1.613 ;   0.169  ; RR ; IC   ; 1      ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|datae                                  ;
;   1.677 ;   0.064  ; RR ; CELL ; 10527  ; MLABCELL_X280_Y4_N24 ; Combinational cell ; clk_gated~FITTER_INSERTED_0|combout                                ;
;   2.501 ;   0.824  ; RR ; IC   ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0|clk                                            ;
;   2.501 ;   0.000  ; RR ; CELL ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                ;
;   2.113 ;   -0.388 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                            ;
; 2.113   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                  ;
; 2.163   ; 0.050    ;    ; uTh  ; 1      ; FF_X256_Y5_N37       ; ALM Register       ; data_output[1]~reg0                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------+



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1.0 Internal Build 111 03/17/2024 SC Pro Edition
    Info: Processing started: Thu Aug  8 11:06:36 2024
    Info: System process ID: 23852
Info: Command: quartus_sta top -c top --mode=finalize
Info: Using INI file C:/Users/nshirazi/quartus.ini
Info: qsta_default_script.tcl version: #2
Info (16677): Loading final database.
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16678): Successfully loaded final database: elapsed time is 00:00:25.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: '../src/top.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Warning (332070): Port "data_input[0]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[0]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[10]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[10]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[11]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[11]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[12]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[12]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[13]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[13]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[14]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[14]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[15]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[15]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[16]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[16]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[17]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[17]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[18]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[18]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[19]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[19]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[1]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[1]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[20]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[20]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[21]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[21]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[22]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[22]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[23]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[23]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[24]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[24]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[25]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[25]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[26]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[26]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[27]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[27]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[28]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[28]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[29]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[29]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[2]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[2]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[30]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[30]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[31]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[31]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[32]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[32]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[33]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[33]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[34]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[34]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[35]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[35]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[36]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[36]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[37]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[37]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[38]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[38]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[39]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[39]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[3]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[3]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[40]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[40]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[41]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[41]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[42]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[42]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[43]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[43]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[44]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[44]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[45]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[45]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[46]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[46]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[47]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[47]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[48]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[48]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[49]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[49]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[4]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[4]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[50]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[50]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[51]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[51]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[52]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[52]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[53]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[53]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[54]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[54]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[55]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[55]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[56]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[56]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[57]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[57]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[58]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[58]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[59]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[59]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[5]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[5]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[60]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[60]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[61]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[61]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[62]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[62]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[63]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[63]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[6]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[6]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[7]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[7]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[8]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[8]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_input[9]" relative to the rising edge of clock "v" does not specify a min-fall input delay
Warning (332070): Port "data_input[9]" relative to the rising edge of clock "v" does not specify a min-rise input delay
Warning (332070): Port "data_output[0]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[0]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[10]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[10]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[11]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[11]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[12]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[12]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[13]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[13]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[14]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[14]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[15]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[15]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[16]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[16]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[17]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[17]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[18]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[18]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[19]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[19]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[1]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[1]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[20]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[20]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[21]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[21]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[22]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[22]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[23]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[23]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[24]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[24]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[25]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[25]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[26]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[26]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[27]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[27]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[28]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[28]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[29]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[29]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[2]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[2]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[30]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[30]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[31]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[31]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[32]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[32]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[33]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[33]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[34]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[34]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[35]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[35]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[36]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[36]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[37]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[37]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[38]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[38]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[39]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[39]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[3]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[3]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[40]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[40]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[41]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[41]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[42]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[42]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[43]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[43]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[44]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[44]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[45]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[45]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[46]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[46]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[47]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[47]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[48]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[48]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[49]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[49]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[4]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[4]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[50]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[50]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[51]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[51]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[52]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[52]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[53]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[53]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[54]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[54]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[55]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[55]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[56]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[56]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[57]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[57]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[58]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[58]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[59]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[59]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[5]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[5]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[60]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[60]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[61]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[61]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[62]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[62]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[63]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[63]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[6]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[6]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[7]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[7]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[8]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[8]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Warning (332070): Port "data_output[9]" relative to the rising edge of clock "v" does not specify a min-fall output delay
Warning (332070): Port "data_output[9]" relative to the rising edge of clock "v" does not specify a min-rise output delay
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Warning (332158): Clock uncertainty characteristics of the Agilex 7 device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
    Info (19062): For recommendations on closing timing for HyperFlex architectures, run Fast Forward Timing Closure Recommendations in the Compilation Dashboard.
Info (332146): Worst-case setup slack is -3.884
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):    -3.884             -24.610         7          v  Slow vid2 100C Model 
    Info (332119):    -1.260             -32.558       213    sys_clk  Slow vid2 100C Model 
Info (332146): Worst-case hold slack is 0.000
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.000               0.000         0    sys_clk  Slow vid2 100C Model 
    Info (332119):     3.640               0.000         0          v Fast vid2a -40C Model 
Info (332146): Worst-case recovery slack is 2.571
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     2.571               0.000         0    sys_clk Slow vid2b 100C Model 
Info (332146): Worst-case removal slack is 0.153
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.153               0.000         0    sys_clk Fast vid2a -40C Model 
Info (332140): No Setup paths to report
Info (332140): No Recovery paths to report
Info (332146): Worst-case minimum pulse width slack is 0.740
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.740               0.000         0    sys_clk Slow vid2b 100C Model 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (21615): Running Design Assistant Rules for snapshot 'final'
Info: No waiver waived any violations
Info (22360): Design Assistant Results: 74 of 86 enabled rules passed, and 8 rules was disabled, in snapshot 'final'
Warning (21620): Design Assistant Results: 6 of 34 High severity rules issued violations in snapshot 'final'. Please refer to DRC report 'C:/Quartus/KPIs/KPIs/OPT3/top/quartus_241/output_files/top.tq.drc.signoff.rpt' for more information
Info (21621): Design Assistant Results: 6 of 36 Medium severity rules issued violations in snapshot 'final'. Please refer to DRC report 'C:/Quartus/KPIs/KPIs/OPT3/top/quartus_241/output_files/top.tq.drc.signoff.rpt' for more information
Info (21622): Design Assistant Results: 0 of 16 Low severity rules issued violations in snapshot 'final'
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 259 warnings
    Info: Peak virtual memory: 1640 megabytes
    Info: Processing ended: Thu Aug  8 11:08:00 2024
    Info: Elapsed time: 00:01:24
    Info: System process ID: 23852


+------------------------------------------------------------------+
; Unconstrained Paths Summary                                      ;
+---------------------------------------------------+-------+------+
; Property                                          ; Setup ; Hold ;
+---------------------------------------------------+-------+------+
; Illegal Clocks                                    ; 0     ; 0    ;
; Unconstrained Clocks                              ; 0     ; 0    ;
; Unconstrained Input Ports                         ; 1     ; 1    ;
; Paths from Unconstrained Input Ports (Pairs-Only) ; 6     ; 6    ;
; Unconstrained Output Ports                        ; 0     ; 0    ;
; Paths to Unconstrained Output Ports (Pairs-Only)  ; 0     ; 0    ;
+---------------------------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+--------+---------+---------+-------------+
; Target ; Clock   ; Type    ; Status      ;
+--------+---------+---------+-------------+
;        ; v       ; Virtual ; Constrained ;
; clk    ; sys_clk ; Base    ; Constrained ;
+--------+---------+---------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer INI Usage                                                                                                                                                 ;
+------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Option                 ; Usage                                                                                                                                            ;
+------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Initialization file:   ; C:/Users/nshirazi/quartus.ini                                                                                                                    ;
; dev_password5          ; d0070c637d8802a600c03785ce4b58a984b8e9a8fc9ace5b0b729e9a81f478d319e8785a122336132243233372337720010147545516555442110400017555455131155164454545 ;
;                        ;                                                                                                                                                  ;
; Internally Set INI's:  ;                                                                                                                                                  ;
+------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.884  ; 0.000 ; 2.571    ; 0.153   ; 0.740               ;
;  sys_clk         ; -1.260  ; 0.000 ; 2.571    ; 0.153   ; 0.740               ;
;  v               ; -3.884  ; 3.640 ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; -57.168 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; -32.558 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  v               ; -24.610 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant (Signoff) Results - 12 of 86 Rules Failed                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+
; Rule                                                                                                       ; Severity ; Violations ; Waived ; Tags                                           ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+
; TMC-20022 - I/O Delay Assignment Missing Parameters                                                        ; High     ; 128        ; 0      ; sdc, system                                    ;
; TMC-20013 - Partial Input Delay                                                                            ; High     ; 64         ; 0      ; sdc, system                                    ;
; TMC-20014 - Partial Output Delay                                                                           ; High     ; 64         ; 0      ; sdc, system                                    ;
; RES-50002 - Asynchronous Reset is Insufficiently Synchronized                                              ; High     ; 6          ; 0      ; synchronizer                                   ;
; RES-50003 - Asynchronous Reset with Insufficient Constraints                                               ; High     ; 6          ; 0      ; synchronizer                                   ;
; TMC-20011 - Missing Input Delay Constraint                                                                 ; High     ; 1          ; 0      ; sdc, system                                    ;
; TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock                                         ; Medium   ; 1,000      ; 0      ; global-signal, clock-skew                      ;
; TMC-20202 - Paths Failing Setup Analysis with High Logic Delay                                             ; Medium   ; 991        ; 0      ; intrinsic-margin, logic-levels                 ;
; TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions                           ; Medium   ; 38         ; 0      ; retime                                         ;
; TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ; Medium   ; 24         ; 0      ; ram                                            ;
; TMC-20201 - Paths Failing Setup Analysis with High Clock Skew                                              ; Medium   ; 7          ; 0      ; intrinsic-margin                               ;
; TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains         ; Medium   ; 2          ; 0      ; logic-levels                                   ;
; CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized                                                   ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints                                      ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints                                             ; High     ; 0          ; 0      ; cdc-bus                                        ;
; CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints                                            ; High     ; 0          ; 0      ; cdc-bus                                        ;
; CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths                    ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50006 - CDC Bus Constructed with Unsynchronized Registers                                              ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints           ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50011 - Combinational Logic Before Synchronizer Chain                                                  ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain                                            ; High     ; 0          ; 0      ; synchronizer                                   ;
; CLK-30026 - Missing Clock Assignment                                                                       ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30027 - Multiple Clock Assignments Found                                                               ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30028 - Invalid Generated Clock                                                                        ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30029 - Invalid Clock Assignments                                                                      ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30030 - PLL Setting Violation                                                                          ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30033 - Invalid Clock Group Assignment                                                                 ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment                                 ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment                                ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30042 - Incorrect Clock Group Type                                                                     ; High     ; 0          ; 0      ; sdc                                            ;
; RES-50001 - Asynchronous Reset Is Not Synchronized                                                         ; High     ; 0          ; 0      ; synchronizer                                   ;
; RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain                                   ; High     ; 0          ; 0      ; synchronizer                                   ;
; TMC-20012 - Missing Output Delay Constraint                                                                ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20015 - Inconsistent Min-Max Delay                                                                     ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20016 - Invalid Reference Pin                                                                          ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20017 - Loops Detected                                                                                 ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20019 - Partial Multicycle Assignment                                                                  ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20023 - Invalid Set Net Delay Assignment                                                               ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20027 - Collection Filter Matching Multiple Types                                                      ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-30041 - Constraint with Invalid Clock Reference                                                        ; High     ; 0          ; 0      ; sdc                                            ;
; CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer                                                 ; Medium   ; 0          ; 0      ; synchronizer                                   ;
; CLK-30031 - Input Delay Assigned to Clock                                                                  ; Medium   ; 0          ; 0      ; sdc, system                                    ;
; FLP-10000 - Physical RAM with Utilization Below Threshold                                                  ; Medium   ; 0          ; 0      ; ram, resource-usage                            ;
; LNT-30023 - Reset Nets with Polarity Conflict                                                              ; Medium   ; 0          ; 0      ; reset-usage                                    ;
; RDC-50003 - Multiple Asynchronous Reset Synchronizers in the Same Clock Domain                             ; Medium   ; 0          ; 0      ; reset-usage, reset-reachability                ;
; TMC-20018 - Unsupported Latches Detected                                                                   ; Medium   ; 0          ; 0      ; latch                                          ;
; TMC-20021 - Partial Min-Max Delay Assignment                                                               ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20024 - Synchronous Data Delay Assignment                                                              ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20025 - Ignored or Overridden Constraints                                                              ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20026 - Empty Collection Due To Unmatched Filter                                                       ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements                                      ; Medium   ; 0          ; 0      ; intrinsic-margin, impossible-requirements, sdc ;
; TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay                               ; Medium   ; 0          ; 0      ; intrinsic-margin                               ;
; TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming ; Medium   ; 0          ; 0      ; retime                                         ;
; TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ; Medium   ; 0          ; 0      ; dsp                                            ;
; TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis   ; Medium   ; 0          ; 0      ; dsp                                            ;
; TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion                         ; Medium   ; 0          ; 0      ; route                                          ;
; TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold                            ; Medium   ; 0          ; 0      ; route                                          ;
; TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path                                  ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic         ; Medium   ; 0          ; 0      ; logic-levels, dsp                              ;
; TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints                        ; Medium   ; 0          ; 0      ; ram                                            ;
; TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data                                                ; Medium   ; 0          ; 0      ; nonstandard-timing                             ;
; TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax                                            ; Medium   ; 0          ; 0      ; dsp, minimum-pulse-width                       ;
; TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax                                            ; Medium   ; 0          ; 0      ; ram, minimum-pulse-width                       ;
; TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse                                  ; Medium   ; 0          ; 0      ; minimum-pulse-width                            ;
; TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path                                   ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock                                          ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path                               ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock                                      ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path                                ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock                                       ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains                                         ; Low      ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50101 - Intra-Clock False Path Synchronizer                                                            ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; CDC-50102 - Synchronizer after CDC Topology with Control Signal                                            ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; CLK-30032 - Improper Clock Targets                                                                         ; Low      ; 0          ; 0      ; sdc                                            ;
; FLP-40006 - Pipelining Registers That Might Be Recoverable                                                 ; Low      ; 0          ; 0      ; resource-usage                                 ;
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals                                               ; Low      ; 0          ; 0      ; reset-usage                                    ;
; RES-50010 - Reset Synchronizer Chains with Constant Output                                                 ; Low      ; 0          ; 0      ; synchronizer                                   ;
; RES-50101 - Intra-Clock False Path Reset Synchronizer                                                      ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; TMC-20020 - Invalid Multicycle Assignment                                                                  ; Low      ; 0          ; 0      ; sdc                                            ;
; TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint                 ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication                  ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20552 - User Selected Duplication Candidate was Rejected                                               ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20601 - Registers with High Immediate Fan-Out Tension                                                  ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20602 - Registers with High Timing Path Endpoint Tension                                               ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20603 - Registers with High Immediate Fan-Out Span                                                     ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20604 - Registers with High Timing Path Endpoint Span                                                  ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+


Status:		FAIL
Severity:		High
Number of violations: 	128
Rule Parameters:      	max_violations = 5000
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20022 - I/O Delay Assignment Missing Parameters                                                                                                                                   ;
+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------+
; Port            ; Reason                                                                                                                                         ; Location  ; Waived ;
+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------+
; data_input[0]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[10]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[11]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[12]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[13]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[14]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[15]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[16]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[17]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[18]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[19]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[1]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[20]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[21]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[22]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[23]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[24]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[25]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[26]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[27]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[28]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[29]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[2]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[30]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[31]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[32]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[33]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[34]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[35]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[36]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[37]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[38]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[39]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[3]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[40]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[41]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[42]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[43]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[44]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[45]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[46]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[47]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[48]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[49]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[4]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[50]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[51]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[52]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[53]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[54]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[55]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[56]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[57]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[58]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[59]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[5]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[60]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[61]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[62]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[63]  ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[6]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[7]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[8]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_input[9]   ; Set_input_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v.  ; top.sdc:4 ;        ;
; data_output[0]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[10] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[11] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[12] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[13] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[14] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[15] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[16] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[17] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[18] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[19] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[1]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[20] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[21] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[22] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[23] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[24] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[25] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[26] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[27] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[28] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[29] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[2]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[30] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[31] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[32] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[33] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[34] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[35] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[36] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[37] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[38] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[39] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[3]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[40] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[41] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[42] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[43] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[44] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[45] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[46] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[47] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[48] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[49] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[4]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[50] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[51] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[52] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[53] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[54] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[55] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[56] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[57] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[58] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[59] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[5]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[60] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[61] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[62] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[63] ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[6]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[7]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[8]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
; data_output[9]  ; Set_output_delay with flags (rise, max) (fall, max) and without -reference_pin/-source_latency_included uses the internally targeted -clock v. ; top.sdc:3 ;        ;
+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	64
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------------------------------+
; TMC-20013 - Partial Input Delay                                               ;
+----------------+-----------------------------------------+-----------+--------+
; Port           ; Reason                                  ; Location  ; Waived ;
+----------------+-----------------------------------------+-----------+--------+
; data_input[0]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[10] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[11] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[12] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[13] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[14] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[15] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[16] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[17] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[18] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[19] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[1]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[20] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[21] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[22] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[23] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[24] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[25] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[26] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[27] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[28] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[29] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[2]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[30] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[31] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[32] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[33] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[34] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[35] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[36] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[37] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[38] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[39] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[3]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[40] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[41] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[42] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[43] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[44] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[45] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[46] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[47] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[48] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[49] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[4]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[50] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[51] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[52] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[53] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[54] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[55] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[56] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[57] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[58] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[59] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[5]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[60] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[61] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[62] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[63] ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[6]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[7]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[8]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
; data_input[9]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:4 ;        ;
+----------------+-----------------------------------------+-----------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	64
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------------------------+
; TMC-20014 - Partial Output Delay                                               ;
+-----------------+-----------------------------------------+-----------+--------+
; Port            ; Reason                                  ; Location  ; Waived ;
+-----------------+-----------------------------------------+-----------+--------+
; data_output[0]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[10] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[11] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[12] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[13] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[14] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[15] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[16] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[17] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[18] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[19] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[1]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[20] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[21] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[22] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[23] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[24] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[25] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[26] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[27] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[28] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[29] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[2]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[30] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[31] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[32] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[33] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[34] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[35] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[36] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[37] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[38] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[39] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[3]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[40] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[41] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[42] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[43] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[44] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[45] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[46] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[47] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[48] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[49] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[4]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[50] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[51] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[52] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[53] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[54] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[55] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[56] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[57] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[58] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[59] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[5]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[60] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[61] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[62] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[63] ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[6]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[7]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[8]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
; data_output[9]  ; Missing (rise, min) (fall, min) delays. ; top.sdc:3 ;        ;
+-----------------+-----------------------------------------+-----------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	6
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------------------------------------+
; RES-50002 - Asynchronous Reset is Insufficiently Synchronized                                       ;
+---------+------------------------+----------------------+----------+-----------------------+--------+
; From    ; To                     ; From Clock           ; To Clock ; Reason                ; Waived ;
+---------+------------------------+----------------------+----------+-----------------------+--------+
; reset_n ; reset_int              ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_n ; reset_int~_Duplicate   ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_n ; reset_int~_Duplicate_1 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_n ; reset_int~_Duplicate_2 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_n ; reset_int~_Duplicate_3 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_n ; reset_int~_Duplicate_4 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
+---------+------------------------+----------------------+----------+-----------------------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	6
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; RES-50003 - Asynchronous Reset with Insufficient Constraints                                                                                     ;
+-------------------------------+----------------------+------------------------+----------------------+----------+-----------------------+--------+
; Unconstrained Chain Registers ; Leading Reset Source ; Reset Chain Head       ; From Clock           ; To Clock ; Reason                ; Waived ;
+-------------------------------+----------------------+------------------------+----------------------+----------+-----------------------+--------+
; reset_int                     ; reset_n              ; reset_int              ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_int~_Duplicate          ; reset_n              ; reset_int~_Duplicate   ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_int~_Duplicate_1        ; reset_n              ; reset_int~_Duplicate_1 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_int~_Duplicate_2        ; reset_n              ; reset_int~_Duplicate_2 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_int~_Duplicate_3        ; reset_n              ; reset_int~_Duplicate_3 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
; reset_int~_Duplicate_4        ; reset_n              ; reset_int~_Duplicate_4 ; Unconstrained domain ; sys_clk  ; Asynchronous transfer ;        ;
+-------------------------------+----------------------+------------------------+----------------------+----------+-----------------------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	1
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; TMC-20011 - Missing Input Delay Constraint                   ;
+---------+-------------------------------------------+--------+
; Port    ; Reason                                    ; Waived ;
+---------+-------------------------------------------+--------+
; reset_n ; No input delay was set on the input port. ;        ;
+---------+-------------------------------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	1,000
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock                                                                           ;
+------------------------+--------------------------------------------------------------------------+---------------------+-----------+--------+
; Worst-Case Setup Slack ; From Node                                                                ; To Node             ; Cell Name ; Waived ;
+------------------------+--------------------------------------------------------------------------+---------------------+-----------+--------+
; -3.884                 ; data_output[2]~reg0                                                      ; data_output[2]      ; clk_gated ;        ;
; -3.732                 ; data_output[0]~reg0                                                      ; data_output[0]      ; clk_gated ;        ;
; -3.488                 ; data_output[4]~reg0                                                      ; data_output[4]      ; clk_gated ;        ;
; -3.456                 ; data_output[3]~reg0                                                      ; data_output[3]      ; clk_gated ;        ;
; -3.424                 ; data_output[6]~reg0                                                      ; data_output[6]      ; clk_gated ;        ;
; -3.336                 ; data_output[5]~reg0                                                      ; data_output[5]      ; clk_gated ;        ;
; -3.29                  ; data_output[1]~reg0                                                      ; data_output[1]      ; clk_gated ;        ;
; -1.26                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.259                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.255                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.252                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.251                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.249                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.247                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.247                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.246                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.245                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.244                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.241                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.24                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.239                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.238                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.234                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.233                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.232                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.231                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.23                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.229                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.228                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.228                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.227                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.225                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.225                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.224                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.223                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.223                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.222                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.222                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.222                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.22                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.22                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.22                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.218                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.218                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.217                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.217                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.217                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.216                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.215                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.215                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.215                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.215                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.214                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.214                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.213                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.213                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.213                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.212                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.212                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.212                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.21                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.21                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.21                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.21                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.209                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.209                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.209                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.208                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.208                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.207                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.207                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.206                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.205                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.205                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.205                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.205                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.205                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.205                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.204                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.203                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.203                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.203                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.203                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.203                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.202                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.202                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.202                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.202                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.202                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.202                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.201                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.201                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.201                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.201                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.201                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.2                   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.2                   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.2                   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.2                   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.199                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.199                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.198                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.197                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.196                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.196                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.196                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.196                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.196                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.195                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.195                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.193                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.193                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.193                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.193                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.193                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.192                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.192                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.192                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.191                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.191                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.191                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.191                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.191                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.19                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.19                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.19                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.189                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.188                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.188                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.188                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.188                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.188                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.187                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.187                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.187                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.187                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.187                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.186                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.185                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.185                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.185                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.185                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.184                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.183                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.183                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.183                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.182                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.181                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.18                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.18                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.18                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.18                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.18                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.179                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.178                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.177                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.177                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.177                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.177                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.177                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.176                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.175                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.174                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.173                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.173                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.173                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.173                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.173                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.172                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.171                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.17                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.168                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.167                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.166                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.164                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.164                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.164                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.164                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.163                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.162                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.161                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.16                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.159                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.159                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.159                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.158                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.156                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.152                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.151                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.15                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.149                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.148                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.147                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.146                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.145                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.144                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.14                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.139                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.137                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.136                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.135                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.132                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.129                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.127                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a105~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a46~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a105~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[4]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a46~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.123                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a151~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; clk_gated ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; clk_gated ;        ;
+------------------------+--------------------------------------------------------------------------+---------------------+-----------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	991
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20202 - Paths Failing Setup Analysis with High Logic Delay                                                                                                                                              ;
+--------+--------------------------------------------------------------------------+---------------------+------------------+------------+----------------+------------------+----------------------+--------+
; Slack  ; From Node                                                                ; To Node             ; Intrinsic Margin ; Cell Delay ; Local IC Delay ; Logic-Only Slack ; Worst-Case Corner    ; Waived ;
+--------+--------------------------------------------------------------------------+---------------------+------------------+------------+----------------+------------------+----------------------+--------+
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.669      ; 0.671          ; -0.514           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.663      ; 0.671          ; -0.509           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.662      ; 0.673          ; -0.509           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.659      ; 0.673          ; -0.507           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.676      ; 0.657          ; -0.505           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[5]~reg0 ; 1.827            ; 1.67       ; 0.657          ; -0.5             ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.669      ; 0.659          ; -0.5             ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[5]~reg0 ; 1.827            ; 1.666      ; 0.659          ; -0.498           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.64       ; 0.673          ; -0.487           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.641      ; 0.671          ; -0.486           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.666      ; 0.661          ; -0.486           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.638      ; 0.671          ; -0.484           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.637      ; 0.671          ; -0.482           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.647      ; 0.659          ; -0.478           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.645      ; 0.673          ; -0.477           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.631      ; 0.671          ; -0.477           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.644      ; 0.657          ; -0.473           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.639      ; 0.673          ; -0.472           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.638      ; 0.675          ; -0.472           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.635      ; 0.675          ; -0.47            ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.661      ; 0.648          ; -0.468           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.655      ; 0.648          ; -0.463           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.654      ; 0.65           ; -0.463           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a46~reg0  ; data_output[6]~reg0 ; 1.826            ; 1.624      ; 0.664          ; -0.462           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.651      ; 0.65           ; -0.461           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.617      ; 0.667          ; -0.458           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.617      ; 0.664          ; -0.455           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.614      ; 0.664          ; -0.453           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.616      ; 0.675          ; -0.45            ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.624      ; 0.653          ; -0.449           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.614      ; 0.658          ; -0.446           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; 1.835            ; 1.617      ; 0.663          ; -0.445           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.605      ; 0.666          ; -0.445           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.613      ; 0.673          ; -0.445           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.614      ; 0.659          ; -0.443           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.602      ; 0.666          ; -0.443           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[5]~reg0 ; 1.834            ; 1.611      ; 0.663          ; -0.44            ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.608      ; 0.659          ; -0.438           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.607      ; 0.661          ; -0.438           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.621      ; 0.644          ; -0.437           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.618      ; 0.646          ; -0.437           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; data_output[6]~reg0 ; 1.824            ; 1.595      ; 0.663          ; -0.434           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.6        ; 0.658          ; -0.433           ; Slow vid2 100C Model ;        ;
; -1.194 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.603      ; 0.659          ; -0.432           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.612      ; 0.646          ; -0.432           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.611      ; 0.648          ; -0.432           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.601      ; 0.671          ; -0.431           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.608      ; 0.648          ; -0.43            ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.588      ; 0.669          ; -0.428           ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.597      ; 0.659          ; -0.427           ; Slow vid2 100C Model ;        ;
; -1.183 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.596      ; 0.661          ; -0.427           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.83             ; 1.602      ; 0.654          ; -0.426           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.59       ; 0.666          ; -0.426           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.593      ; 0.661          ; -0.425           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; 1.835            ; 1.581      ; 0.678          ; -0.424           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[5]~reg0 ; 1.827            ; 1.607      ; 0.644          ; -0.424           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.829            ; 1.596      ; 0.654          ; -0.421           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.83             ; 1.595      ; 0.656          ; -0.421           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.829            ; 1.592      ; 0.656          ; -0.419           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; 1.834            ; 1.575      ; 0.678          ; -0.419           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; 1.835            ; 1.574      ; 0.68           ; -0.419           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.611      ; 0.648          ; -0.418           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; 1.834            ; 1.571      ; 0.68           ; -0.417           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.622      ; 0.635          ; -0.416           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.582      ; 0.658          ; -0.414           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.59       ; 0.653          ; -0.413           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.59       ; 0.66           ; -0.409           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.575      ; 0.663          ; -0.409           ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.584      ; 0.653          ; -0.408           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.583      ; 0.655          ; -0.408           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.577      ; 0.66           ; -0.407           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.58       ; 0.655          ; -0.406           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.574      ; 0.661          ; -0.405           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.828            ; 1.589      ; 0.644          ; -0.405           ; Slow vid2 100C Model ;        ;
; -1.169 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.563      ; 0.666          ; -0.4             ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.606      ; 0.635          ; -0.4             ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.569      ; 0.66           ; -0.4             ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.83             ; 1.573      ; 0.656          ; -0.399           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.576      ; 0.65           ; -0.397           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.564      ; 0.662          ; -0.396           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.576      ; 0.66           ; -0.396           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.568      ; 0.654          ; -0.396           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.568      ; 0.654          ; -0.396           ; Slow vid2 100C Model ;        ;
; -1.164 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.557      ; 0.666          ; -0.395           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.566      ; 0.659          ; -0.395           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.556      ; 0.668          ; -0.395           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.582      ; 0.643          ; -0.395           ; Slow vid2 100C Model ;        ;
; -1.26  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.575      ; 0.646          ; -0.394           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a46~reg0  ; data_output[6]~reg0 ; 1.826            ; 1.569      ; 0.651          ; -0.394           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.553      ; 0.668          ; -0.393           ; Slow vid2 100C Model ;        ;
; -1.21  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.567      ; 0.646          ; -0.393           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.56       ; 0.661          ; -0.392           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.57       ; 0.65           ; -0.392           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.569      ; 0.652          ; -0.392           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.562      ; 0.654          ; -0.391           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.562      ; 0.654          ; -0.391           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.56       ; 0.659          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.576      ; 0.643          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.559      ; 0.661          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.575      ; 0.645          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.566      ; 0.652          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.208 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.56       ; 0.656          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.83             ; 1.563      ; 0.657          ; -0.39            ; Slow vid2 100C Model ;        ;
; -1.255 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.569      ; 0.646          ; -0.389           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.552      ; 0.656          ; -0.389           ; Slow vid2 100C Model ;        ;
; -1.249 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.568      ; 0.648          ; -0.389           ; Slow vid2 100C Model ;        ;
; -1.213 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.562      ; 0.653          ; -0.388           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.556      ; 0.661          ; -0.388           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.572      ; 0.645          ; -0.388           ; Slow vid2 100C Model ;        ;
; -1.205 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.561      ; 0.646          ; -0.388           ; Slow vid2 100C Model ;        ;
; -1.199 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.56       ; 0.648          ; -0.388           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.554      ; 0.653          ; -0.387           ; Slow vid2 100C Model ;        ;
; -1.247 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.565      ; 0.648          ; -0.387           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.592      ; 0.635          ; -0.387           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.557      ; 0.648          ; -0.386           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.561      ; 0.655          ; -0.386           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.575      ; 0.64           ; -0.386           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.557      ; 0.659          ; -0.386           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.829            ; 1.559      ; 0.656          ; -0.386           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.562      ; 0.653          ; -0.385           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.554      ; 0.659          ; -0.384           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.55       ; 0.662          ; -0.383           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.559      ; 0.653          ; -0.383           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.553      ; 0.659          ; -0.382           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.552      ; 0.659          ; -0.382           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.558      ; 0.653          ; -0.381           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.569      ; 0.64           ; -0.381           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.568      ; 0.642          ; -0.381           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.565      ; 0.642          ; -0.379           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.547      ; 0.659          ; -0.377           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.551      ; 0.656          ; -0.377           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.546      ; 0.659          ; -0.377           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.545      ; 0.661          ; -0.377           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; 1.835            ; 1.562      ; 0.65           ; -0.377           ; Slow vid2 100C Model ;        ;
; -1.164 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.551      ; 0.655          ; -0.376           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.552      ; 0.653          ; -0.376           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.578      ; 0.639          ; -0.376           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.559      ; 0.646          ; -0.375           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.542      ; 0.661          ; -0.375           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.534      ; 0.668          ; -0.373           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.547      ; 0.655          ; -0.373           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.555      ; 0.648          ; -0.373           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.535      ; 0.666          ; -0.372           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.552      ; 0.648          ; -0.371           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[5]~reg0 ; 1.84             ; 1.572      ; 0.639          ; -0.371           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.83             ; 1.55       ; 0.65           ; -0.37            ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.549      ; 0.651          ; -0.37            ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.532      ; 0.666          ; -0.37            ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.547      ; 0.652          ; -0.37            ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.563      ; 0.633          ; -0.369           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.531      ; 0.666          ; -0.368           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.537      ; 0.661          ; -0.368           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.553      ; 0.645          ; -0.368           ; Slow vid2 100C Model ;        ;
; -1.233 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.546      ; 0.648          ; -0.367           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.515      ; 0.674          ; -0.367           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a151~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.545      ; 0.648          ; -0.367           ; Slow vid2 100C Model ;        ;
; -1.183 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.538      ; 0.648          ; -0.366           ; Slow vid2 100C Model ;        ;
; -1.222 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.547      ; 0.646          ; -0.366           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; data_output[6]~reg0 ; 1.824            ; 1.54       ; 0.65           ; -0.366           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.539      ; 0.646          ; -0.365           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.543      ; 0.651          ; -0.365           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.544      ; 0.65           ; -0.365           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.542      ; 0.653          ; -0.365           ; Slow vid2 100C Model ;        ;
; -1.193 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.548      ; 0.646          ; -0.364           ; Slow vid2 100C Model ;        ;
; -1.22  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.544      ; 0.646          ; -0.364           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.538      ; 0.656          ; -0.364           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.524      ; 0.669          ; -0.364           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.536      ; 0.646          ; -0.363           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.537      ; 0.655          ; -0.363           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.525      ; 0.666          ; -0.363           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.543      ; 0.65           ; -0.363           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.534      ; 0.659          ; -0.363           ; Slow vid2 100C Model ;        ;
; -1.229 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.543      ; 0.646          ; -0.362           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.535      ; 0.656          ; -0.362           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; data_output[5]~reg0 ; 1.821            ; 1.509      ; 0.674          ; -0.362           ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.533      ; 0.655          ; -0.361           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.535      ; 0.646          ; -0.361           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.54       ; 0.65           ; -0.361           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.525      ; 0.655          ; -0.36            ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.52       ; 0.668          ; -0.36            ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.528      ; 0.661          ; -0.36            ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.541      ; 0.644          ; -0.359           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.499      ; 0.682          ; -0.359           ; Slow vid2 100C Model ;        ;
; -1.164 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.83             ; 1.547      ; 0.641          ; -0.358           ; Slow vid2 100C Model ;        ;
; -1.218 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.536      ; 0.649          ; -0.358           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.528      ; 0.659          ; -0.358           ; Slow vid2 100C Model ;        ;
; -1.224 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.537      ; 0.646          ; -0.357           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.528      ; 0.649          ; -0.357           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.538      ; 0.649          ; -0.357           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.506      ; 0.673          ; -0.357           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.522      ; 0.664          ; -0.357           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; data_output[6]~reg0 ; 1.824            ; 1.51       ; 0.671          ; -0.357           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.529      ; 0.646          ; -0.356           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.525      ; 0.658          ; -0.356           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; 1.835            ; 1.526      ; 0.665          ; -0.356           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.549      ; 0.633          ; -0.356           ; Slow vid2 100C Model ;        ;
; -1.22  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.532      ; 0.648          ; -0.354           ; Slow vid2 100C Model ;        ;
; -1.215 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.54       ; 0.641          ; -0.354           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.538      ; 0.646          ; -0.354           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; data_output[5]~reg0 ; 1.825            ; 1.535      ; 0.644          ; -0.354           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; 1.821            ; 1.493      ; 0.682          ; -0.354           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.524      ; 0.648          ; -0.353           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.532      ; 0.641          ; -0.353           ; Slow vid2 100C Model ;        ;
; -1.213 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.537      ; 0.641          ; -0.352           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.535      ; 0.646          ; -0.352           ; Slow vid2 100C Model ;        ;
; -1.18  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.534      ; 0.646          ; -0.351           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.529      ; 0.641          ; -0.351           ; Slow vid2 100C Model ;        ;
; -1.217 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.534      ; 0.644          ; -0.351           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.519      ; 0.658          ; -0.351           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.518      ; 0.66           ; -0.351           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.526      ; 0.644          ; -0.35            ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; 1.835            ; 1.531      ; 0.654          ; -0.35            ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.515      ; 0.66           ; -0.349           ; Slow vid2 100C Model ;        ;
; -1.173 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.519      ; 0.655          ; -0.348           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.567      ; 0.622          ; -0.348           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.824            ; 1.502      ; 0.669          ; -0.347           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.511      ; 0.655          ; -0.347           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.824            ; 1.501      ; 0.669          ; -0.346           ; Slow vid2 100C Model ;        ;
; -1.212 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.528      ; 0.644          ; -0.346           ; Slow vid2 100C Model ;        ;
; -1.206 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.527      ; 0.646          ; -0.346           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.535      ; 0.64           ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.52       ; 0.644          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.526      ; 0.645          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.519      ; 0.646          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.829            ; 1.533      ; 0.641          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; 1.823            ; 1.499      ; 0.669          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.521      ; 0.654          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.205 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.522      ; 0.649          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; 1.834            ; 1.525      ; 0.654          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; 1.835            ; 1.524      ; 0.656          ; -0.345           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.514      ; 0.649          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.212 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.528      ; 0.643          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.511      ; 0.662          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.526      ; 0.648          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.204 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.524      ; 0.646          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.524      ; 0.649          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.501      ; 0.663          ; -0.344           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.528      ; 0.642          ; -0.343           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.52       ; 0.643          ; -0.343           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.516      ; 0.646          ; -0.343           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.518      ; 0.654          ; -0.343           ; Slow vid2 100C Model ;        ;
; -1.203 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.535      ; 0.635          ; -0.343           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[5]~reg0 ; 1.834            ; 1.512      ; 0.665          ; -0.343           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.527      ; 0.635          ; -0.342           ; Slow vid2 100C Model ;        ;
; -1.21  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.525      ; 0.643          ; -0.342           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.523      ; 0.648          ; -0.342           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.517      ; 0.643          ; -0.341           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; 1.823            ; 1.495      ; 0.669          ; -0.341           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.511      ; 0.659          ; -0.341           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.524      ; 0.646          ; -0.341           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.519      ; 0.647          ; -0.339           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.508      ; 0.659          ; -0.339           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.553      ; 0.615          ; -0.339           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.514      ; 0.655          ; -0.339           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.53       ; 0.639          ; -0.339           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.495      ; 0.663          ; -0.339           ; Slow vid2 100C Model ;        ;
; -1.192 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.528      ; 0.637          ; -0.338           ; Slow vid2 100C Model ;        ;
; -1.23  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.523      ; 0.642          ; -0.338           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.507      ; 0.658          ; -0.338           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.529      ; 0.635          ; -0.338           ; Slow vid2 100C Model ;        ;
; -1.18  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.515      ; 0.642          ; -0.337           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.516      ; 0.647          ; -0.337           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.521      ; 0.635          ; -0.337           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.52       ; 0.637          ; -0.337           ; Slow vid2 100C Model ;        ;
; -1.19  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.525      ; 0.637          ; -0.336           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.504      ; 0.658          ; -0.336           ; Slow vid2 100C Model ;        ;
; -1.202 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.521      ; 0.642          ; -0.336           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.514      ; 0.652          ; -0.336           ; Slow vid2 100C Model ;        ;
; -1.191 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.515      ; 0.647          ; -0.335           ; Slow vid2 100C Model ;        ;
; -1.225 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.523      ; 0.639          ; -0.335           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.505      ; 0.656          ; -0.335           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.513      ; 0.642          ; -0.335           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.517      ; 0.637          ; -0.335           ; Slow vid2 100C Model ;        ;
; -1.202 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.514      ; 0.648          ; -0.335           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.515      ; 0.639          ; -0.334           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.506      ; 0.648          ; -0.334           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.507      ; 0.647          ; -0.334           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.547      ; 0.615          ; -0.334           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.52       ; 0.64           ; -0.333           ; Slow vid2 100C Model ;        ;
; -1.223 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.52       ; 0.639          ; -0.333           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.507      ; 0.653          ; -0.333           ; Slow vid2 100C Model ;        ;
; -1.173 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.512      ; 0.639          ; -0.332           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.508      ; 0.653          ; -0.332           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.521      ; 0.64           ; -0.332           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.512      ; 0.64           ; -0.332           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.515      ; 0.642          ; -0.331           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.513      ; 0.645          ; -0.331           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.499      ; 0.661          ; -0.331           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.497      ; 0.662          ; -0.331           ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.501      ; 0.656          ; -0.33            ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.507      ; 0.642          ; -0.33            ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.522      ; 0.638          ; -0.33            ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.505      ; 0.645          ; -0.33            ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.526      ; 0.63           ; -0.329           ; Slow vid2 100C Model ;        ;
; -1.177 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.51       ; 0.645          ; -0.329           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.521      ; 0.637          ; -0.329           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.493      ; 0.656          ; -0.329           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.496      ; 0.66           ; -0.329           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.496      ; 0.661          ; -0.329           ; Slow vid2 100C Model ;        ;
; -1.193 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.514      ; 0.64           ; -0.328           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.498      ; 0.656          ; -0.328           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.518      ; 0.63           ; -0.328           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.513      ; 0.641          ; -0.328           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.513      ; 0.641          ; -0.328           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.502      ; 0.645          ; -0.328           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.523      ; 0.63           ; -0.327           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.511      ; 0.646          ; -0.327           ; Slow vid2 100C Model ;        ;
; -1.252 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.524      ; 0.63           ; -0.327           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.527      ; 0.63           ; -0.327           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.506      ; 0.64           ; -0.327           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.49       ; 0.656          ; -0.327           ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.52       ; 0.633          ; -0.326           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.521      ; 0.632          ; -0.326           ; Slow vid2 100C Model ;        ;
; -1.259 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.52       ; 0.633          ; -0.326           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.515      ; 0.63           ; -0.326           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.517      ; 0.635          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.222 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.511      ; 0.641          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.217 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.509      ; 0.642          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.209 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.512      ; 0.633          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.512      ; 0.633          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.504      ; 0.648          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.513      ; 0.632          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.516      ; 0.638          ; -0.325           ; Slow vid2 100C Model ;        ;
; -1.19  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.505      ; 0.646          ; -0.324           ; Slow vid2 100C Model ;        ;
; -1.177 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.518      ; 0.632          ; -0.324           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.503      ; 0.641          ; -0.324           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.501      ; 0.642          ; -0.324           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.493      ; 0.658          ; -0.324           ; Slow vid2 100C Model ;        ;
; -1.245 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.515      ; 0.628          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.508      ; 0.642          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.514      ; 0.635          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.22  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.508      ; 0.641          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.497      ; 0.646          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.501      ; 0.648          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.51       ; 0.632          ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.2   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.509      ; 0.64           ; -0.323           ; Slow vid2 100C Model ;        ;
; -1.241 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.517      ; 0.632          ; -0.322           ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.5        ; 0.648          ; -0.322           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.501      ; 0.647          ; -0.322           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.5        ; 0.641          ; -0.322           ; Slow vid2 100C Model ;        ;
; -1.247 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.518      ; 0.63           ; -0.322           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.5        ; 0.642          ; -0.322           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.514      ; 0.633          ; -0.321           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.513      ; 0.635          ; -0.321           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.513      ; 0.635          ; -0.321           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.492      ; 0.648          ; -0.321           ; Slow vid2 100C Model ;        ;
; -1.205 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.511      ; 0.637          ; -0.321           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.493      ; 0.647          ; -0.321           ; Slow vid2 100C Model ;        ;
; -1.239 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.514      ; 0.632          ; -0.32            ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.506      ; 0.633          ; -0.32            ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.505      ; 0.635          ; -0.32            ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.505      ; 0.635          ; -0.32            ; Slow vid2 100C Model ;        ;
; -1.193 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.5        ; 0.638          ; -0.319           ; Slow vid2 100C Model ;        ;
; -1.173 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.51       ; 0.635          ; -0.319           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.494      ; 0.653          ; -0.319           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.824            ; 1.472      ; 0.671          ; -0.319           ; Slow vid2 100C Model ;        ;
; -1.24  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.509      ; 0.628          ; -0.318           ; Slow vid2 100C Model ;        ;
; -1.234 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.508      ; 0.63           ; -0.318           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.51       ; 0.635          ; -0.318           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.52       ; 0.627          ; -0.318           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.502      ; 0.635          ; -0.318           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.502      ; 0.635          ; -0.317           ; Slow vid2 100C Model ;        ;
; -1.232 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.505      ; 0.63           ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.506      ; 0.637          ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.507      ; 0.635          ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.507      ; 0.635          ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.507      ; 0.637          ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.478      ; 0.66           ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.499      ; 0.644          ; -0.316           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.495      ; 0.647          ; -0.315           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.498      ; 0.637          ; -0.315           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.499      ; 0.635          ; -0.315           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.506      ; 0.635          ; -0.314           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.497      ; 0.646          ; -0.314           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.498      ; 0.646          ; -0.314           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.513      ; 0.63           ; -0.314           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.497      ; 0.646          ; -0.314           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.487      ; 0.647          ; -0.314           ; Slow vid2 100C Model ;        ;
; -1.193 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.505      ; 0.628          ; -0.313           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.496      ; 0.644          ; -0.313           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.503      ; 0.64           ; -0.313           ; Slow vid2 100C Model ;        ;
; -1.246 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.506      ; 0.633          ; -0.313           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.498      ; 0.635          ; -0.313           ; Slow vid2 100C Model ;        ;
; -1.196 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.498      ; 0.633          ; -0.312           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.488      ; 0.644          ; -0.312           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.484      ; 0.656          ; -0.312           ; Slow vid2 100C Model ;        ;
; -1.177 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.491      ; 0.646          ; -0.311           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.534      ; 0.604          ; -0.311           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; 1.821            ; 1.472      ; 0.66           ; -0.311           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.471      ; 0.662          ; -0.311           ; Slow vid2 100C Model ;        ;
; -1.194 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.509      ; 0.628          ; -0.31            ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.494      ; 0.642          ; -0.31            ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.483      ; 0.646          ; -0.31            ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.492      ; 0.644          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.5        ; 0.635          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.169 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.489      ; 0.648          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.491      ; 0.645          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.501      ; 0.628          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.49       ; 0.638          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.502      ; 0.627          ; -0.309           ; Slow vid2 100C Model ;        ;
; -1.192 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.506      ; 0.628          ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.188 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.499      ; 0.628          ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.498      ; 0.63           ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.506      ; 0.629          ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.487      ; 0.648          ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; data_output[6]~reg0 ; 1.841            ; 1.523      ; 0.626          ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.484      ; 0.644          ; -0.308           ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.504      ; 0.63           ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.228 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.509      ; 0.618          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.496      ; 0.638          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.159 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.502      ; 0.632          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.488      ; 0.645          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.492      ; 0.635          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.498      ; 0.628          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.475      ; 0.659          ; -0.307           ; Slow vid2 100C Model ;        ;
; -1.18  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.495      ; 0.63           ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.491      ; 0.642          ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.502      ; 0.631          ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.496      ; 0.63           ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.528      ; 0.604          ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.478      ; 0.655          ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.527      ; 0.606          ; -0.306           ; Slow vid2 100C Model ;        ;
; -1.187 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.501      ; 0.63           ; -0.305           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.499      ; 0.632          ; -0.305           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.487      ; 0.637          ; -0.305           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.506      ; 0.627          ; -0.305           ; Slow vid2 100C Model ;        ;
; -1.194 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.491      ; 0.64           ; -0.304           ; Slow vid2 100C Model ;        ;
; -1.193 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.496      ; 0.627          ; -0.304           ; Slow vid2 100C Model ;        ;
; -1.187 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.495      ; 0.629          ; -0.304           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.493      ; 0.63           ; -0.304           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.524      ; 0.606          ; -0.304           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.494      ; 0.628          ; -0.303           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.492      ; 0.637          ; -0.303           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.5        ; 0.629          ; -0.303           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.489      ; 0.634          ; -0.303           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.483      ; 0.64           ; -0.303           ; Slow vid2 100C Model ;        ;
; -1.185 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.492      ; 0.629          ; -0.302           ; Slow vid2 100C Model ;        ;
; -1.223 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.503      ; 0.618          ; -0.302           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.481      ; 0.647          ; -0.302           ; Slow vid2 100C Model ;        ;
; -1.217 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.502      ; 0.62           ; -0.302           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.494      ; 0.638          ; -0.302           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.496      ; 0.625          ; -0.301           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.496      ; 0.631          ; -0.301           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.484      ; 0.646          ; -0.301           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; data_output[5]~reg0 ; 1.828            ; 1.483      ; 0.646          ; -0.301           ; Slow vid2 100C Model ;        ;
; -1.225 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.495      ; 0.632          ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.482      ; 0.644          ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.215 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.499      ; 0.62           ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.481      ; 0.646          ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.476      ; 0.653          ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.824            ; 1.458      ; 0.666          ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[5]~reg0 ; 1.829            ; 1.489      ; 0.64           ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.473      ; 0.654          ; -0.3             ; Slow vid2 100C Model ;        ;
; -1.159 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.491      ; 0.635          ; -0.299           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.469      ; 0.657          ; -0.299           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.46       ; 0.661          ; -0.299           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.494      ; 0.631          ; -0.298           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.478      ; 0.644          ; -0.296           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.477      ; 0.647          ; -0.296           ; Slow vid2 100C Model ;        ;
; -1.218 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.486      ; 0.63           ; -0.296           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.491      ; 0.632          ; -0.296           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.489      ; 0.633          ; -0.295           ; Slow vid2 100C Model ;        ;
; -1.207 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.487      ; 0.628          ; -0.295           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.479      ; 0.646          ; -0.295           ; Slow vid2 100C Model ;        ;
; -1.191 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.479      ; 0.642          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.482      ; 0.639          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.228 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.488      ; 0.633          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.488      ; 0.632          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.484      ; 0.637          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.482      ; 0.638          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.485      ; 0.636          ; -0.294           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.496      ; 0.617          ; -0.293           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.489      ; 0.631          ; -0.293           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.48       ; 0.633          ; -0.293           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.477      ; 0.642          ; -0.293           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.471      ; 0.642          ; -0.293           ; Slow vid2 100C Model ;        ;
; -1.205 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.484      ; 0.628          ; -0.293           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.481      ; 0.631          ; -0.292           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.477      ; 0.64           ; -0.291           ; Slow vid2 100C Model ;        ;
; -1.18  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.489      ; 0.629          ; -0.291           ; Slow vid2 100C Model ;        ;
; -1.214 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.483      ; 0.628          ; -0.291           ; Slow vid2 100C Model ;        ;
; -1.21  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.485      ; 0.633          ; -0.291           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; data_output[6]~reg0 ; 1.826            ; 1.486      ; 0.631          ; -0.291           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.444      ; 0.669          ; -0.291           ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.473      ; 0.637          ; -0.29            ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.481      ; 0.636          ; -0.29            ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.469      ; 0.64           ; -0.29            ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.481      ; 0.629          ; -0.29            ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.486      ; 0.629          ; -0.289           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.481      ; 0.627          ; -0.289           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.451      ; 0.66           ; -0.289           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.467      ; 0.651          ; -0.289           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.49       ; 0.617          ; -0.288           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.489      ; 0.619          ; -0.288           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.47       ; 0.645          ; -0.288           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.484      ; 0.631          ; -0.288           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.478      ; 0.629          ; -0.288           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.477      ; 0.637          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.212 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.481      ; 0.632          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.478      ; 0.636          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.467      ; 0.646          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.483      ; 0.624          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.203 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.476      ; 0.631          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.462      ; 0.653          ; -0.287           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.486      ; 0.619          ; -0.286           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.476      ; 0.63           ; -0.286           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.477      ; 0.635          ; -0.286           ; Slow vid2 100C Model ;        ;
; -1.209 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.477      ; 0.628          ; -0.286           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.468      ; 0.646          ; -0.286           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.455      ; 0.657          ; -0.286           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.48       ; 0.631          ; -0.285           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.477      ; 0.638          ; -0.285           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.468      ; 0.642          ; -0.283           ; Slow vid2 100C Model ;        ;
; -1.216 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.479      ; 0.631          ; -0.283           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.478      ; 0.631          ; -0.283           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.463      ; 0.646          ; -0.283           ; Slow vid2 100C Model ;        ;
; -1.205 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.472      ; 0.63           ; -0.283           ; Slow vid2 100C Model ;        ;
; -1.2   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.48       ; 0.623          ; -0.283           ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.473      ; 0.629          ; -0.282           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.471      ; 0.631          ; -0.282           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.465      ; 0.644          ; -0.282           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.475      ; 0.633          ; -0.282           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; data_output[6]~reg0 ; 1.835            ; 1.476      ; 0.641          ; -0.282           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.46       ; 0.642          ; -0.282           ; Slow vid2 100C Model ;        ;
; -1.196 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.478      ; 0.63           ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.465      ; 0.642          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.468      ; 0.639          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.474      ; 0.627          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.215 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.474      ; 0.633          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.465      ; 0.643          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.477      ; 0.631          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.47       ; 0.637          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.471      ; 0.636          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.477      ; 0.623          ; -0.281           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.475      ; 0.631          ; -0.28            ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.466      ; 0.633          ; -0.28            ; Slow vid2 100C Model ;        ;
; -1.202 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.474      ; 0.626          ; -0.28            ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.457      ; 0.642          ; -0.28            ; Slow vid2 100C Model ;        ;
; -1.201 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.48       ; 0.62           ; -0.28            ; Slow vid2 100C Model ;        ;
; -1.194 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.475      ; 0.63           ; -0.279           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.477      ; 0.629          ; -0.279           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.471      ; 0.627          ; -0.279           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.473      ; 0.633          ; -0.279           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.471      ; 0.633          ; -0.278           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.47       ; 0.635          ; -0.278           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.824            ; 1.446      ; 0.656          ; -0.278           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.459      ; 0.646          ; -0.278           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.469      ; 0.635          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.474      ; 0.63           ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.47       ; 0.627          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.459      ; 0.637          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.466      ; 0.631          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.459      ; 0.644          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.203 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.474      ; 0.63           ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.507      ; 0.597          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.467      ; 0.636          ; -0.277           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.467      ; 0.635          ; -0.276           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.472      ; 0.631          ; -0.276           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.446      ; 0.65           ; -0.276           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.47       ; 0.633          ; -0.276           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.46       ; 0.636          ; -0.276           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.468      ; 0.626          ; -0.275           ; Slow vid2 100C Model ;        ;
; -1.191 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.467      ; 0.628          ; -0.275           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.471      ; 0.63           ; -0.275           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.456      ; 0.645          ; -0.275           ; Slow vid2 100C Model ;        ;
; -1.202 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.48       ; 0.622          ; -0.275           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.504      ; 0.597          ; -0.275           ; Slow vid2 100C Model ;        ;
; -1.19  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.462      ; 0.631          ; -0.274           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.467      ; 0.627          ; -0.274           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.472      ; 0.622          ; -0.274           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.463      ; 0.637          ; -0.274           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.461      ; 0.641          ; -0.274           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.464      ; 0.636          ; -0.274           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.468      ; 0.625          ; -0.273           ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.464      ; 0.628          ; -0.273           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.463      ; 0.63           ; -0.273           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.462      ; 0.63           ; -0.273           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.458      ; 0.635          ; -0.273           ; Slow vid2 100C Model ;        ;
; -1.177 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.463      ; 0.635          ; -0.272           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.464      ; 0.627          ; -0.272           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.454      ; 0.645          ; -0.272           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.468      ; 0.63           ; -0.272           ; Slow vid2 100C Model ;        ;
; -1.195 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.465      ; 0.625          ; -0.271           ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.47       ; 0.621          ; -0.271           ; Slow vid2 100C Model ;        ;
; -1.222 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.472      ; 0.626          ; -0.271           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.466      ; 0.632          ; -0.271           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; data_output[6]~reg0 ; 1.829            ; 1.498      ; 0.602          ; -0.271           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.454      ; 0.643          ; -0.27            ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.454      ; 0.642          ; -0.27            ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.449      ; 0.648          ; -0.27            ; Slow vid2 100C Model ;        ;
; -1.203 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.465      ; 0.631          ; -0.27            ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.463      ; 0.632          ; -0.269           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.459      ; 0.629          ; -0.269           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.467      ; 0.622          ; -0.269           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.457      ; 0.631          ; -0.269           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.451      ; 0.643          ; -0.268           ; Slow vid2 100C Model ;        ;
; -1.201 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.466      ; 0.629          ; -0.268           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.463      ; 0.631          ; -0.268           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.452      ; 0.635          ; -0.268           ; Slow vid2 100C Model ;        ;
; -1.188 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.466      ; 0.62           ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.215 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.463      ; 0.624          ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.464      ; 0.622          ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.458      ; 0.629          ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.447      ; 0.64           ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.448      ; 0.645          ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.447      ; 0.647          ; -0.267           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.461      ; 0.625          ; -0.266           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.467      ; 0.619          ; -0.266           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.463      ; 0.629          ; -0.266           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.448      ; 0.646          ; -0.266           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.459      ; 0.633          ; -0.266           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.465      ; 0.627          ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.187 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.461      ; 0.624          ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.444      ; 0.64           ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[5]~reg0 ; 1.823            ; 1.432      ; 0.656          ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.443      ; 0.648          ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.459      ; 0.633          ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.444      ; 0.647          ; -0.265           ; Slow vid2 100C Model ;        ;
; -1.187 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.454      ; 0.63           ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.455      ; 0.629          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.457      ; 0.627          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.21  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.463      ; 0.621          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.445      ; 0.638          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.452      ; 0.631          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.449      ; 0.643          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.445      ; 0.647          ; -0.264           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.458      ; 0.631          ; -0.263           ; Slow vid2 100C Model ;        ;
; -1.203 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.462      ; 0.628          ; -0.263           ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.466      ; 0.622          ; -0.262           ; Slow vid2 100C Model ;        ;
; -1.183 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.46       ; 0.622          ; -0.262           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.454      ; 0.628          ; -0.262           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.447      ; 0.635          ; -0.262           ; Slow vid2 100C Model ;        ;
; -1.208 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.46       ; 0.621          ; -0.262           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.467      ; 0.625          ; -0.262           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.463      ; 0.618          ; -0.261           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.455      ; 0.625          ; -0.261           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.454      ; 0.627          ; -0.261           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.453      ; 0.627          ; -0.261           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.458      ; 0.622          ; -0.261           ; Slow vid2 100C Model ;        ;
; -1.201 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.459      ; 0.628          ; -0.261           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.455      ; 0.624          ; -0.26            ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.451      ; 0.628          ; -0.26            ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.457      ; 0.63           ; -0.26            ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.449      ; 0.63           ; -0.26            ; Slow vid2 100C Model ;        ;
; -1.199 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.461      ; 0.626          ; -0.26            ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.459      ; 0.627          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.46       ; 0.618          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.169 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.441      ; 0.638          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.455      ; 0.624          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.453      ; 0.626          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.251 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.469      ; 0.617          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.451      ; 0.627          ; -0.259           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.458      ; 0.626          ; -0.258           ; Slow vid2 100C Model ;        ;
; -1.185 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.465      ; 0.62           ; -0.258           ; Slow vid2 100C Model ;        ;
; -1.173 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.456      ; 0.621          ; -0.258           ; Slow vid2 100C Model ;        ;
; -1.209 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.458      ; 0.626          ; -0.258           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.444      ; 0.64           ; -0.258           ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.456      ; 0.627          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.459      ; 0.618          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.454      ; 0.622          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.438      ; 0.638          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.453      ; 0.624          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.452      ; 0.624          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.45       ; 0.626          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.457      ; 0.62           ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.45       ; 0.627          ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.457      ; 0.62           ; -0.257           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.446      ; 0.637          ; -0.256           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.438      ; 0.645          ; -0.256           ; Slow vid2 100C Model ;        ;
; -1.244 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.46       ; 0.615          ; -0.255           ; Slow vid2 100C Model ;        ;
; -1.188 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.452      ; 0.629          ; -0.255           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.444      ; 0.639          ; -0.255           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.447      ; 0.627          ; -0.255           ; Slow vid2 100C Model ;        ;
; -1.207 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.451      ; 0.623          ; -0.254           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.444      ; 0.629          ; -0.254           ; Slow vid2 100C Model ;        ;
; -1.202 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.449      ; 0.624          ; -0.254           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.458      ; 0.622          ; -0.253           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.445      ; 0.628          ; -0.253           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.45       ; 0.623          ; -0.253           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.449      ; 0.632          ; -0.253           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.446      ; 0.627          ; -0.253           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.453      ; 0.619          ; -0.253           ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.451      ; 0.627          ; -0.252           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.453      ; 0.618          ; -0.252           ; Slow vid2 100C Model ;        ;
; -1.169 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.448      ; 0.624          ; -0.252           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.437      ; 0.643          ; -0.252           ; Slow vid2 100C Model ;        ;
; -1.205 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.448      ; 0.623          ; -0.252           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.45       ; 0.622          ; -0.252           ; Slow vid2 100C Model ;        ;
; -1.198 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.457      ; 0.614          ; -0.251           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.452      ; 0.626          ; -0.251           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.44       ; 0.63           ; -0.251           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.441      ; 0.629          ; -0.251           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.448      ; 0.623          ; -0.251           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.443      ; 0.627          ; -0.251           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.445      ; 0.632          ; -0.25            ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.446      ; 0.631          ; -0.25            ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.45       ; 0.62           ; -0.25            ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.44       ; 0.637          ; -0.25            ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.441      ; 0.629          ; -0.25            ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.442      ; 0.628          ; -0.25            ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.444      ; 0.632          ; -0.249           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.447      ; 0.62           ; -0.248           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.44       ; 0.627          ; -0.248           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.447      ; 0.621          ; -0.248           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; data_output[6]~reg0 ; 1.822            ; 1.423      ; 0.647          ; -0.248           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.444      ; 0.624          ; -0.248           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.438      ; 0.636          ; -0.247           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.441      ; 0.632          ; -0.247           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.443      ; 0.63           ; -0.247           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.45       ; 0.617          ; -0.247           ; Slow vid2 100C Model ;        ;
; -1.238 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.455      ; 0.617          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.451      ; 0.622          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.446      ; 0.626          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.441      ; 0.624          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.442      ; 0.631          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.442      ; 0.623          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.441      ; 0.624          ; -0.246           ; Slow vid2 100C Model ;        ;
; -1.192 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.45       ; 0.615          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.185 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.445      ; 0.628          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.451      ; 0.62           ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.44       ; 0.632          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.432      ; 0.641          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.443      ; 0.622          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.447      ; 0.617          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.122 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.428      ; 0.637          ; -0.245           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.443      ; 0.621          ; -0.244           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.435      ; 0.629          ; -0.244           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.439      ; 0.624          ; -0.244           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.437      ; 0.628          ; -0.244           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.443      ; 0.62           ; -0.244           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[6]~reg0 ; 1.827            ; 1.479      ; 0.591          ; -0.243           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.438      ; 0.632          ; -0.243           ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.446      ; 0.617          ; -0.243           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.441      ; 0.621          ; -0.243           ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.444      ; 0.626          ; -0.242           ; Slow vid2 100C Model ;        ;
; -1.231 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.446      ; 0.615          ; -0.242           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.436      ; 0.626          ; -0.242           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.438      ; 0.632          ; -0.242           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.43       ; 0.639          ; -0.242           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.426      ; 0.643          ; -0.242           ; Slow vid2 100C Model ;        ;
; -1.197 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.447      ; 0.614          ; -0.241           ; Slow vid2 100C Model ;        ;
; -1.191 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.448      ; 0.613          ; -0.241           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.436      ; 0.626          ; -0.241           ; Slow vid2 100C Model ;        ;
; -1.196 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.442      ; 0.625          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.451      ; 0.616          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.444      ; 0.622          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.431      ; 0.628          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.434      ; 0.632          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.438      ; 0.622          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.436      ; 0.623          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.201 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.447      ; 0.613          ; -0.24            ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.445      ; 0.613          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.227 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.454      ; 0.605          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.444      ; 0.615          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.434      ; 0.624          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.424      ; 0.641          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.429      ; 0.637          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.432      ; 0.627          ; -0.239           ; Slow vid2 100C Model ;        ;
; -1.194 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.439      ; 0.625          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.185 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.443      ; 0.614          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.447      ; 0.618          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.432      ; 0.626          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.158 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.435      ; 0.622          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.429      ; 0.63           ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.45       ; 0.615          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.44       ; 0.617          ; -0.238           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.431      ; 0.632          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.441      ; 0.615          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.432      ; 0.631          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.444      ; 0.613          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.426      ; 0.637          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.438      ; 0.626          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.427      ; 0.629          ; -0.237           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.423      ; 0.639          ; -0.236           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.447      ; 0.615          ; -0.236           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.422      ; 0.641          ; -0.236           ; Slow vid2 100C Model ;        ;
; -1.196 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.441      ; 0.613          ; -0.235           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.434      ; 0.628          ; -0.235           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.447      ; 0.615          ; -0.235           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.431      ; 0.624          ; -0.235           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.435      ; 0.626          ; -0.235           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.424      ; 0.636          ; -0.234           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[3]~reg0 ; 1.82             ; 1.426      ; 0.628          ; -0.234           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.431      ; 0.622          ; -0.233           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.444      ; 0.615          ; -0.233           ; Slow vid2 100C Model ;        ;
; -1.164 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.443      ; 0.617          ; -0.233           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.437      ; 0.622          ; -0.233           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.448      ; 0.612          ; -0.233           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.428      ; 0.631          ; -0.233           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.436      ; 0.615          ; -0.232           ; Slow vid2 100C Model ;        ;
; -1.171 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.433      ; 0.626          ; -0.232           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.442      ; 0.616          ; -0.231           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.44       ; 0.617          ; -0.231           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.426      ; 0.632          ; -0.231           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.437      ; 0.614          ; -0.231           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.421      ; 0.629          ; -0.231           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.445      ; 0.612          ; -0.231           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.43       ; 0.62           ; -0.23            ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.431      ; 0.619          ; -0.23            ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; data_output[5]~reg0 ; 1.826            ; 1.465      ; 0.591          ; -0.23            ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.439      ; 0.616          ; -0.229           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.426      ; 0.631          ; -0.229           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.422      ; 0.626          ; -0.229           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.427      ; 0.622          ; -0.229           ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.433      ; 0.614          ; -0.228           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.427      ; 0.628          ; -0.228           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.409      ; 0.639          ; -0.228           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.437      ; 0.616          ; -0.227           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.435      ; 0.612          ; -0.227           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.424      ; 0.622          ; -0.227           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.434      ; 0.612          ; -0.226           ; Slow vid2 100C Model ;        ;
; -1.214 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.44       ; 0.605          ; -0.226           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.431      ; 0.614          ; -0.226           ; Slow vid2 100C Model ;        ;
; -1.18  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.441      ; 0.604          ; -0.225           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.433      ; 0.618          ; -0.225           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.418      ; 0.626          ; -0.225           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.417      ; 0.629          ; -0.225           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.425      ; 0.62           ; -0.225           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.432      ; 0.612          ; -0.225           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.423      ; 0.628          ; -0.224           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.43       ; 0.613          ; -0.224           ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.419      ; 0.624          ; -0.223           ; Slow vid2 100C Model ;        ;
; -1.213 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.428      ; 0.615          ; -0.223           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.417      ; 0.624          ; -0.222           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.423      ; 0.62           ; -0.222           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.428      ; 0.612          ; -0.221           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.43       ; 0.618          ; -0.221           ; Slow vid2 100C Model ;        ;
; -1.172 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.427      ; 0.613          ; -0.22            ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.417      ; 0.622          ; -0.22            ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.429      ; 0.618          ; -0.22            ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.419      ; 0.62           ; -0.22            ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.418      ; 0.621          ; -0.219           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.424      ; 0.613          ; -0.218           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.447      ; 0.598          ; -0.218           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.412      ; 0.632          ; -0.218           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.411      ; 0.634          ; -0.218           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.43       ; 0.615          ; -0.217           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.416      ; 0.62           ; -0.217           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.414      ; 0.623          ; -0.217           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.417      ; 0.619          ; -0.217           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; data_output[6]~reg0 ; 1.83             ; 1.422      ; 0.625          ; -0.217           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.444      ; 0.598          ; -0.216           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.425      ; 0.617          ; -0.215           ; Slow vid2 100C Model ;        ;
; -1.146 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.426      ; 0.617          ; -0.215           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.413      ; 0.628          ; -0.215           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.414      ; 0.628          ; -0.215           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.408      ; 0.628          ; -0.215           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.395      ; 0.639          ; -0.215           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.418      ; 0.615          ; -0.213           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.422      ; 0.617          ; -0.213           ; Slow vid2 100C Model ;        ;
; -1.145 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.425      ; 0.616          ; -0.213           ; Slow vid2 100C Model ;        ;
; -1.167 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.427      ; 0.604          ; -0.212           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.408      ; 0.624          ; -0.212           ; Slow vid2 100C Model ;        ;
; -1.201 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.419      ; 0.613          ; -0.212           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.409      ; 0.628          ; -0.211           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.405      ; 0.626          ; -0.211           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.405      ; 0.624          ; -0.21            ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.416      ; 0.614          ; -0.21            ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.408      ; 0.628          ; -0.21            ; Slow vid2 100C Model ;        ;
; -1.2   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.414      ; 0.615          ; -0.21            ; Slow vid2 100C Model ;        ;
; -1.181 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.414      ; 0.622          ; -0.209           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.415      ; 0.614          ; -0.209           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.41       ; 0.626          ; -0.209           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.411      ; 0.619          ; -0.209           ; Slow vid2 100C Model ;        ;
; -1.202 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.419      ; 0.617          ; -0.209           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.406      ; 0.623          ; -0.209           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.412      ; 0.616          ; -0.208           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.419      ; 0.615          ; -0.207           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.415      ; 0.618          ; -0.207           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.407      ; 0.626          ; -0.206           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.399      ; 0.626          ; -0.206           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.414      ; 0.612          ; -0.206           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.415      ; 0.617          ; -0.205           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.403      ; 0.622          ; -0.205           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.397      ; 0.634          ; -0.205           ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.396      ; 0.635          ; -0.204           ; Slow vid2 100C Model ;        ;
; -1.136 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.399      ; 0.632          ; -0.204           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.408      ; 0.616          ; -0.204           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.411      ; 0.612          ; -0.204           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.414      ; 0.616          ; -0.203           ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.404      ; 0.615          ; -0.2             ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.43       ; 0.598          ; -0.2             ; Slow vid2 100C Model ;        ;
; -1.188 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.405      ; 0.613          ; -0.199           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.394      ; 0.625          ; -0.199           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.398      ; 0.62           ; -0.199           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.394      ; 0.624          ; -0.199           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.405      ; 0.614          ; -0.199           ; Slow vid2 100C Model ;        ;
; -1.154 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.406      ; 0.612          ; -0.198           ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.406      ; 0.611          ; -0.197           ; Slow vid2 100C Model ;        ;
; -1.157 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.4        ; 0.617          ; -0.197           ; Slow vid2 100C Model ;        ;
; -1.15  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.391      ; 0.625          ; -0.197           ; Slow vid2 100C Model ;        ;
; -1.147 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.402      ; 0.614          ; -0.197           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.408      ; 0.617          ; -0.197           ; Slow vid2 100C Model ;        ;
; -1.189 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.405      ; 0.617          ; -0.196           ; Slow vid2 100C Model ;        ;
; -1.168 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.4        ; 0.622          ; -0.196           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.401      ; 0.614          ; -0.196           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.396      ; 0.626          ; -0.196           ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.405      ; 0.609          ; -0.194           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.405      ; 0.609          ; -0.194           ; Slow vid2 100C Model ;        ;
; -1.179 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.404      ; 0.61           ; -0.194           ; Slow vid2 100C Model ;        ;
; -1.196 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.404      ; 0.609          ; -0.193           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.393      ; 0.626          ; -0.193           ; Slow vid2 100C Model ;        ;
; -1.188 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.402      ; 0.61           ; -0.192           ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.402      ; 0.609          ; -0.192           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.382      ; 0.635          ; -0.191           ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.385      ; 0.632          ; -0.191           ; Slow vid2 100C Model ;        ;
; -1.186 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.399      ; 0.61           ; -0.19            ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.419      ; 0.598          ; -0.19            ; Slow vid2 100C Model ;        ;
; -1.184 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.401      ; 0.608          ; -0.189           ; Slow vid2 100C Model ;        ;
; -1.178 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.404      ; 0.605          ; -0.189           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.395      ; 0.614          ; -0.189           ; Slow vid2 100C Model ;        ;
; -1.191 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.398      ; 0.609          ; -0.188           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.398      ; 0.608          ; -0.187           ; Slow vid2 100C Model ;        ;
; -1.133 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.392      ; 0.614          ; -0.186           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.392      ; 0.612          ; -0.185           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.391      ; 0.614          ; -0.185           ; Slow vid2 100C Model ;        ;
; -1.173 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.392      ; 0.611          ; -0.184           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.384      ; 0.621          ; -0.184           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.397      ; 0.613          ; -0.183           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.393      ; 0.61           ; -0.183           ; Slow vid2 100C Model ;        ;
; -1.169 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.391      ; 0.609          ; -0.181           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.39       ; 0.61           ; -0.181           ; Slow vid2 100C Model ;        ;
; -1.134 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.377      ; 0.625          ; -0.181           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.392      ; 0.608          ; -0.18            ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.392      ; 0.608          ; -0.18            ; Slow vid2 100C Model ;        ;
; -1.132 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.391      ; 0.609          ; -0.18            ; Slow vid2 100C Model ;        ;
; -1.176 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.387      ; 0.619          ; -0.179           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.391      ; 0.608          ; -0.179           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.381      ; 0.618          ; -0.179           ; Slow vid2 100C Model ;        ;
; -1.177 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.393      ; 0.612          ; -0.178           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.389      ; 0.609          ; -0.178           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.389      ; 0.608          ; -0.178           ; Slow vid2 100C Model ;        ;
; -1.175 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.39       ; 0.612          ; -0.176           ; Slow vid2 100C Model ;        ;
; -1.165 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.39       ; 0.605          ; -0.176           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.386      ; 0.609          ; -0.176           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.381      ; 0.614          ; -0.176           ; Slow vid2 100C Model ;        ;
; -1.137 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.388      ; 0.607          ; -0.175           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.391      ; 0.604          ; -0.175           ; Slow vid2 100C Model ;        ;
; -1.17  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.385      ; 0.61           ; -0.174           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.385      ; 0.608          ; -0.174           ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.375      ; 0.618          ; -0.174           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.372      ; 0.623          ; -0.174           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.385      ; 0.607          ; -0.173           ; Slow vid2 100C Model ;        ;
; -1.128 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.377      ; 0.614          ; -0.172           ; Slow vid2 100C Model ;        ;
; -1.2   ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.392      ; 0.6            ; -0.172           ; Slow vid2 100C Model ;        ;
; -1.166 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.384      ; 0.608          ; -0.171           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.37       ; 0.621          ; -0.171           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.82             ; 1.366      ; 0.625          ; -0.171           ; Slow vid2 100C Model ;        ;
; -1.162 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.383      ; 0.613          ; -0.17            ; Slow vid2 100C Model ;        ;
; -1.13  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.371      ; 0.619          ; -0.17            ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.379      ; 0.61           ; -0.17            ; Slow vid2 100C Model ;        ;
; -1.169 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.375      ; 0.611          ; -0.166           ; Slow vid2 100C Model ;        ;
; -1.163 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.826            ; 1.373      ; 0.619          ; -0.166           ; Slow vid2 100C Model ;        ;
; -1.16  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.82             ; 1.374      ; 0.61           ; -0.164           ; Slow vid2 100C Model ;        ;
; -1.155 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.373      ; 0.61           ; -0.163           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.382      ; 0.601          ; -0.163           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.82             ; 1.373      ; 0.608          ; -0.161           ; Slow vid2 100C Model ;        ;
; -1.159 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.828            ; 1.376      ; 0.612          ; -0.16            ; Slow vid2 100C Model ;        ;
; -1.123 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.372      ; 0.609          ; -0.16            ; Slow vid2 100C Model ;        ;
; -1.187 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.378      ; 0.6            ; -0.159           ; Slow vid2 100C Model ;        ;
; -1.152 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.372      ; 0.607          ; -0.159           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.378      ; 0.6            ; -0.158           ; Slow vid2 100C Model ;        ;
; -1.153 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.379      ; 0.599          ; -0.158           ; Slow vid2 100C Model ;        ;
; -1.151 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.375      ; 0.6            ; -0.156           ; Slow vid2 100C Model ;        ;
; -1.156 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.361      ; 0.611          ; -0.153           ; Slow vid2 100C Model ;        ;
; -1.149 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.827            ; 1.365      ; 0.612          ; -0.15            ; Slow vid2 100C Model ;        ;
; -1.142 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.359      ; 0.61           ; -0.15            ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.368      ; 0.601          ; -0.15            ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.827            ; 1.347      ; 0.629          ; -0.149           ; Slow vid2 100C Model ;        ;
; -1.174 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.361      ; 0.606          ; -0.147           ; Slow vid2 100C Model ;        ;
; -1.139 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.358      ; 0.607          ; -0.146           ; Slow vid2 100C Model ;        ;
; -1.14  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.365      ; 0.599          ; -0.145           ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[4]~reg0 ; 1.821            ; 1.361      ; 0.6            ; -0.14            ; Slow vid2 100C Model ;        ;
; -1.161 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.347      ; 0.606          ; -0.134           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.336      ; 0.617          ; -0.133           ; Slow vid2 100C Model ;        ;
; -1.127 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.348      ; 0.605          ; -0.133           ; Slow vid2 100C Model ;        ;
; -1.129 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.339      ; 0.612          ; -0.131           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[3]~reg0 ; 1.82             ; 1.35       ; 0.6            ; -0.13            ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.333      ; 0.612          ; -0.126           ; Slow vid2 100C Model ;        ;
; -1.195 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.349      ; 0.596          ; -0.125           ; Slow vid2 100C Model ;        ;
; -1.144 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.328      ; 0.605          ; -0.113           ; Slow vid2 100C Model ;        ;
; -1.182 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.335      ; 0.596          ; -0.112           ; Slow vid2 100C Model ;        ;
; -1.148 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.336      ; 0.595          ; -0.111           ; Slow vid2 100C Model ;        ;
; -1.131 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.314      ; 0.605          ; -0.1             ; Slow vid2 100C Model ;        ;
; -1.135 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.322      ; 0.595          ; -0.098           ; Slow vid2 100C Model ;        ;
; -1.126 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a105~reg0 ; data_output[6]~reg0 ; 1.829            ; 1.335      ; 0.578          ; -0.084           ; Slow vid2 100C Model ;        ;
; -1.124 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a105~reg0 ; data_output[5]~reg0 ; 1.828            ; 1.332      ; 0.578          ; -0.082           ; Slow vid2 100C Model ;        ;
; -1.138 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ; 1.82             ; 1.286      ; 0.599          ; -0.065           ; Slow vid2 100C Model ;        ;
; -1.125 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[5]~reg0 ; 1.819            ; 1.272      ; 0.599          ; -0.052           ; Slow vid2 100C Model ;        ;
; -1.143 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[6]~reg0 ; 1.844            ; 1.323      ; 0.559          ; -0.038           ; Slow vid2 100C Model ;        ;
; -1.141 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[5]~reg0 ; 1.843            ; 1.32       ; 0.559          ; -0.036           ; Slow vid2 100C Model ;        ;
+--------+--------------------------------------------------------------------------+---------------------+------------------+------------+----------------+------------------+----------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	38
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions                                                                                              ;
+------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------+--------+
; Worst-Case Setup Slack ; Node Name                                                                ; Retiming Restriction                                             ; Waived ;
+------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------+--------+
; -3.884                 ; data_output[2]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.884                 ; data_output[2]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.732                 ; data_output[0]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.732                 ; data_output[0]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.488                 ; data_output[4]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.488                 ; data_output[4]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.456                 ; data_output[3]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.456                 ; data_output[3]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.424                 ; data_output[6]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.424                 ; data_output[6]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.336                 ; data_output[5]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.336                 ; data_output[5]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.29                  ; data_output[1]~reg0                                                      ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -3.29                  ; data_output[1]                                                           ; Node is a path end-point that belongs to a cross-clock transfer. ;        ;
; -1.26                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.21                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a105~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a46~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ; Node is in a block that cannot be retimed.                       ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a151~reg0 ; Node is in a block that cannot be retimed.                       ;        ;
+------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	24
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------------+
; TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ;
+------------------------+--------------------------------------------------------------------------+--------+
; Worst-Case Setup Slack ; Node Name                                                                ; Waived ;
+------------------------+--------------------------------------------------------------------------+--------+
; -1.26                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ;        ;
; -1.21                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~reg0  ;        ;
; -1.194                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a179~reg0 ;        ;
; -1.169                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a173~reg0 ;        ;
; -1.165                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a51~reg0  ;        ;
; -1.157                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a238~reg0 ;        ;
; -1.155                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a207~reg0 ;        ;
; -1.154                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a150~reg0 ;        ;
; -1.153                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a148~reg0 ;        ;
; -1.143                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ;        ;
; -1.142                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a82~reg0  ;        ;
; -1.141                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a100~reg0 ;        ;
; -1.138                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a244~reg0 ;        ;
; -1.134                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a147~reg0 ;        ;
; -1.133                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a183~reg0 ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a81~reg0  ;        ;
; -1.131                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a99~reg0  ;        ;
; -1.13                  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a246~reg0 ;        ;
; -1.128                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a210~reg0 ;        ;
; -1.126                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a105~reg0 ;        ;
; -1.125                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a146~reg0 ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a46~reg0  ;        ;
; -1.124                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a78~reg0  ;        ;
; -1.122                 ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a151~reg0 ;        ;
+------------------------+--------------------------------------------------------------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	7
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20201 - Paths Failing Setup Analysis with High Clock Skew                                                                         ;
+--------+---------------------+----------------+------------------+------------+-----------------------+----------------------+--------+
; Slack  ; From Node           ; To Node        ; Intrinsic Margin ; Clock Skew ; Clock-Skew-Only Slack ; Worst-Case Corner    ; Waived ;
+--------+---------------------+----------------+------------------+------------+-----------------------+----------------------+--------+
; -3.732 ; data_output[0]~reg0 ; data_output[0] ; 2.737            ; -3.712     ; -0.975                ; Slow vid2 100C Model ;        ;
; -3.29  ; data_output[1]~reg0 ; data_output[1] ; 2.753            ; -3.712     ; -0.959                ; Slow vid2 100C Model ;        ;
; -3.488 ; data_output[4]~reg0 ; data_output[4] ; 2.754            ; -3.712     ; -0.958                ; Slow vid2 100C Model ;        ;
; -3.884 ; data_output[2]~reg0 ; data_output[2] ; 2.755            ; -3.712     ; -0.957                ; Slow vid2 100C Model ;        ;
; -3.456 ; data_output[3]~reg0 ; data_output[3] ; 2.755            ; -3.712     ; -0.957                ; Slow vid2 100C Model ;        ;
; -3.424 ; data_output[6]~reg0 ; data_output[6] ; 2.756            ; -3.712     ; -0.956                ; Slow vid2 100C Model ;        ;
; -3.336 ; data_output[5]~reg0 ; data_output[5] ; 2.756            ; -3.712     ; -0.956                ; Slow vid2 100C Model ;        ;
+--------+---------------------+----------------+------------------+------------+-----------------------+----------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	2
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
		minimum_number_of_adders = 3
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains                                                                          ;
+------------------------+-----------------+------------------------+--------------------------------------------------------------------------+---------------------+--------+
; Worst-Case Setup Slack ; Bus Name        ; Number of Adder Chains ; From Node                                                                ; To Node             ; Waived ;
+------------------------+-----------------+------------------------+--------------------------------------------------------------------------+---------------------+--------+
; -1.26                  ; data_output[*]* ; 5                      ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a49~reg0  ; data_output[6]~reg0 ;        ;
; -1.143                 ; data_output[*]* ; 4                      ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a170~reg0 ; data_output[6]~reg0 ;        ;
+------------------------+-----------------+------------------------+--------------------------------------------------------------------------+---------------------+--------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------------+
; CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized ;
+----------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------+
; CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------------------+
; CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints ;
+----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------------------------+
; CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths ;
+-----------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+---------------------------------------------------------------+
; CDC-50006 - CDC Bus Constructed with Unsynchronized Registers ;
+---------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------------------------------+
; CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints ;
+--------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------+
; CDC-50011 - Combinational Logic Before Synchronizer Chain ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------+
; CLK-30026 - Missing Clock Assignment ;
+--------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; CLK-30027 - Multiple Clock Assignments Found ;
+----------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------+
; CLK-30028 - Invalid Generated Clock ;
+-------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------+
; CLK-30029 - Invalid Clock Assignments ;
+---------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------+
; CLK-30030 - PLL Setting Violation ;
+-----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------+
; CLK-30033 - Invalid Clock Group Assignment ;
+--------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------------------------------------+
; CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment ;
+----------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------------------------------+
; CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment ;
+-----------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------+
; CLK-30042 - Incorrect Clock Group Type ;
+----------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------+
; RES-50001 - Asynchronous Reset Is Not Synchronized ;
+----------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------+
; RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain ;
+--------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------------+
; TMC-20012 - Missing Output Delay Constraint ;
+---------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------+
; TMC-20015 - Inconsistent Min-Max Delay ;
+----------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------+
; TMC-20016 - Invalid Reference Pin ;
+-----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------+
; TMC-20017 - Loops Detected ;
+----------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; TMC-20019 - Partial Multicycle Assignment ;
+-------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; TMC-20023 - Invalid Set Net Delay Assignment ;
+----------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------+
; TMC-20027 - Collection Filter Matching Multiple Types ;
+-------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------+
; TMC-30041 - Constraint with Invalid Clock Reference ;
+-----------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------------+
; CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; CLK-30031 - Input Delay Assigned to Clock ;
+-------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		device_ram_occupation = 80
		low_utilization = 10
+-----------------------------------------------------------+
; FLP-10000 - Physical RAM with Utilization Below Threshold ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; LNT-30023 - Reset Nets with Polarity Conflict ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------------------------+
; RDC-50003 - Multiple Asynchronous Reset Synchronizers in the Same Clock Domain ;
+--------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------+
; TMC-20018 - Unsupported Latches Detected ;
+------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; TMC-20021 - Partial Min-Max Delay Assignment ;
+----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; TMC-20024 - Synchronous Data Delay Assignment ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; TMC-20025 - Ignored or Overridden Constraints ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------+
; TMC-20026 - Empty Collection Due To Unmatched Filter ;
+------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------+
; TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------+
; TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay ;
+------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------------+
; TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming ;
+------------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------+
; TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis ;
+------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------------------------------------------+
; TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis ;
+----------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------+
; TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion ;
+------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------------+
; TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold ;
+---------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------+
; TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path ;
+---------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
		minimum_number_of_soft_mult_chains = 2
+----------------------------------------------------------------------------------------------------+
; TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic ;
+----------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------------------------+
; TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints ;
+-------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------+
; TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data ;
+-------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+-----------------------------------------------------------------+
; TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+-----------------------------------------------------------------+
; TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+---------------------------------------------------------------------------+
; TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse ;
+---------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_hold_slack = 0
		to_clock_filter = "*"
+--------------------------------------------------------------------------+
; TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path ;
+--------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_hold_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------+
; TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock ;
+-------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_recovery_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------+
; TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path ;
+------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_recovery_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------+
; TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_removal_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------------+
; TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path ;
+-----------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_removal_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------+
; TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock ;
+----------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------+
; CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains ;
+--------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-------------------------------------------------+
; CDC-50101 - Intra-Clock False Path Synchronizer ;
+-------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50102 - Synchronizer after CDC Topology with Control Signal ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------+
; CLK-30032 - Improper Clock Targets ;
+------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		max_stage_adjustment = -1
		min_width = 16
		min_depth = 3
+------------------------------------------------------------+
; FLP-40006 - Pipelining Registers That Might Be Recoverable ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+------------------------------------------------------------+
; RES-50010 - Reset Synchronizer Chains with Constant Output ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-------------------------------------------------------+
; RES-50101 - Intra-Clock False Path Reset Synchronizer ;
+-------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; TMC-20020 - Invalid Multicycle Assignment ;
+-------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------------------------------------+
; TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint ;
+--------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		avg_dup_fanout = 1000
+-------------------------------------------------------------------------------------------+
; TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication ;
+-------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; TMC-20552 - User Selected Duplication Candidate was Rejected ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_tension = 100000
		minimum_sinks = 2
+-----------------------------------------------------------+
; TMC-20601 - Registers with High Immediate Fan-Out Tension ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_tension = 100000
		ignore_high_fanout_tension = False
		minimum_sinks = 2
+--------------------------------------------------------------+
; TMC-20602 - Registers with High Timing Path Endpoint Tension ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_span = 250
		minimum_sinks = 2
+--------------------------------------------------------+
; TMC-20603 - Registers with High Immediate Fan-Out Span ;
+--------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_span = 250
		ignore_high_fanout_span = False
		minimum_sinks = 2
+-----------------------------------------------------------+
; TMC-20604 - Registers with High Timing Path Endpoint Span ;
+-----------------------------------------------------------+


