行政院國家科學委員會補助專題研究計畫成果報告 
※※※※※※※※※※※※※※※※※※※※※※※※※※                   
※  軟體無線電系統晶片－子計畫三：軟體無線電資料轉換器電路  ※ 
※※※※※※※※※※※※※※※※※※※※※※※※※※ 
計畫類別： □個別型計畫  ■整合型計畫 
計畫編號： NSC 99-2221-E-027 -105 -  
執行期間：99 年 8 月 1 日至 100 年 7 月 31 日 
 
計畫主持人：邱弘緯 
 
計畫參與人員： 莊家民 盧建智 葉信賢 
 
 
 
計畫成果 
1. H. W. Chiu, M. L. Lin, C. W. Lin, I. H. Ho, W. T. Lin, P. H. Fang, Y. C. Lee, Y. R. Wen, and S. S. Lu, 
“Pain Control on Demand Based on Pulsed Radio-Frequency Stimulation of the Dorsal Root Ganglion 
Using a Batteryless Implantable CMOS SoC,” IEEE Transactions on Biomedical Circuits and Systems, 
vol. 4, pp. 350-359, Dec 2010. (  SCI  ). 
2. Hung-Wei Chiu, Member, IEEE, Jia-min Chuang, Chien-Chi Lu, Wei-Tso Lin, Ming-Chien Kao, 
Chii-Wann Lin and Mu-Lien Lin, “In situ Inductive Coupling Impedance Measurement for a implantable 
Pulsed Radiofrequency Stimulator,” submitted to IEEE Transactions on Biomedical Circuits and 
Systems. 
3. Hung-Wei Chiu, Chien-Chi Lu, Wei-Tso Lin, and Jia-Min Chuang,” A Dual-Mode Highly Efficient 
Class-E Stimulator Controlled by a Low Q Class-E Power Amplifier through Duty Cycle,” submitted to 
IEEE Transactions on Biomedical Circuits and Systems. 
 
 
執行單位：國立臺北科技大學  電子工程系 
 
 
中 華 民 國 100  年 10 月 30  日 
  
 
 
 
 
 
 
 
圖(一)、DAC轉換頻率與基頻濾波器頻帶之設 
        計關係 [1] 
 
 
 
 
 
 
 
 
圖(二)、為標準的電流型 DAC 
 
再以 OP 為輸出級的電流式 DAC其簡化模型如
下： 
 
 
 
 
 
 
其頻率響應公式如下： 
 
 
 
 
該電路的 R1 在 DAC 電路中應趨近無窮 
大， 2
( )
( )
( )
 

out
dac
V s GB
R
I s s GB
，如此可知頻寬乃由 
輸出級的 OP 所決定，因此無法由傳統的 DAC 
電路藉由調整 Idac 電流大小來改變電路的頻 
寬。因此本計畫希望設計出可調式數位類比轉 
換器電路，利輸出級乃是直接 Reuse 前級的 
Idac，使得 Idac 大小改變時得以改變以改變 
輸出級電路的頻寬。 
三、研究方法及成果 
  如圖(三)所示為可調式 DAC架構圖。電路上 
會設計多 bits 參考電流源 Ib[0:3]來搭配不 
同的轉換頻率，其中每一個參考電流源由四個 
位元控制。因為電流的大小會影響到輸出級電 
路的速度，因此當低頻寬操作時，如 Bluetooth 
，則以較低的參考電流源來供給驅動電流就已 
足夠。而負載電阻 RL[0:3] 由四個位元控制， 
其調整則是因應電流的變化而達到同樣的 Vsw 
為 1V，此電阻的調整則是利用電晶體切換不同 
的電流路徑來達成。並且在輸出端的部份以電 
阻共模輸出點回授到 OP 以控制負載電晶體偏 
壓點來實現輸出的共模回授。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  圖(三)、可調式 DAC架構電路圖 
 
 
Analog CMOS Circuit Deisgn Page 9.1-20
Chapter 9 - Switched Capacitor Circuits (6/4/01) © P.E. Allen, 2001
EXAMPLE 9.1-5 - Continued
Frequency Response of the First-order, Switched Capacitor, Low Pass Circuit:
0
0.2
0.4
0.6
0.8
1
0 0.2 0.4 0.6 0.8 1
Magnitude
/
c
|H(j )|
0.707
 = 1/
1
|H
oo
(e
j T
)|
Phase Shift (Degrees)
-100
-50
0
50
100
0 0.2 0.4 0.6 0.8 1
/
c
Arg[H oo(ej )]
Arg[H(j
Better results would be obtained if fc > 20kHz.
CMOS Analog Circuit Design Page 9.2-1
Chapter 9 - Switched Capacitor Circuits (6/4/01) © P.E. Allen, 2001
9.2- SWITCHED CAPACITOR AMPLIFIERS
CONTINUOUS TIME AMPLIFIERS
+
-
vIN
OUTv
R1 R2
+
-
vIN R1 R2
OUTv
Noninverting Amplifier Inverting Amplifier
Gain and GB = :
Vout
Vin
 = 
R1+R2
R1
 
Vout
Vin
 = - 
R2
R1
 
Gain  , GB = :
Vout
Vin
 = 
Avd(0)
1 + 
Avd(0)R1
R1+R2
 = 
R1+R2
R1
 
Avd(0) R1
R1+R2
 1 + 
Avd(0)R1
R1+R2
 
Vout
Vin
 = 
-R2Avd(0)
R1+R2
1 + 
Avd(0)R1
R1+R2
 = - 
R2
R1
 
R1Avd(0)
R1+R2
1 + 
Avd(0)R1
R1+R2
 
Gain  , GB  :
Vout(s)
Vin(s)
 = 
R1+R2
R1
 
GB·R1
R1+R2
s + 
GB·R1
R1+R2
= 
R1+R2
R1
 
H
s+ H
Vout(s)
Vin(s)
 = - 
R2
R1
 
GB·R1
R1+R2
s + 
GB·R1
R1+R2
 = - 
R2
R1
 
H
s+ H
 
Analog CMOS Circuit Deisgn Page 9.1-20
Chapter 9 - Switched Capacitor Circuits (6/4/01) © P.E. Allen, 2001
EXAMPLE 9.1-5 - Continued
Frequency Response of the First-order, Switched Capacitor, Low Pass Circuit:
0
0.2
0.4
0.6
0.8
1
0 0.2 0.4 0.6 0.8 1
Magnitude
/
c
|H(j )|
0.707
 = 1/
1
|H
oo
(e
j T
)|
Phase Shift (Degrees)
-100
-50
0
50
100
0 0.2 0.4 0.6 0.8 1
/
c
Arg[H oo(ej )]
Arg[H(j
Better results would be obtained if fc > 20kHz.
CMOS Analog Circuit Design Page 9.2-1
Chapter 9 - Switched Capacitor Circuits (6/4/01) © P.E. Allen, 2001
9.2- SWITCHED CAPACITOR AMPLIFIERS
CONTINUOUS TIME AMPLIFIERS
+
-
vIN
OUTv
R1 R2
+
-
vIN R1 R2
OUTv
Noninverting Amplifier Inverting Amplifier
Gain and GB = :
Vout
Vin
 = 
R1+R2
R1
 
Vout
Vin
 = - 
R2
R1
 
Gain  , GB = :
Vout
Vin
 = 
Avd(0)
1 + 
Avd(0)R1
R1+R2
 = 
R1+R2
R1
 
Avd(0) R1
R1+R2
 1 + 
Avd(0)R1
R1+R2
 
Vout
Vin
 = 
-R2Avd(0)
R1+R2
1 + 
Avd(0)R1
R1+R2
 = - 
R2
R1
 
R1Avd(0)
R1+R2
1 + 
Avd(0)R1
R1+R2
 
Gain  , GB  :
Vout(s)
Vin(s)
 = 
R1+R2
R1
 
GB·R1
R1+R2
s + 
GB·R1
R1+R2
= 
R1+ 2
R1
 
H
s+ H
Vout(s)
Vin(s)
 = - 
R2
R1
GB·R1
R1+R2
s  
GB·R1
R1+R2
 = - 
R2
R1
 
H
s+ H
 
 首先決定INL_yield目標後求出每一個單位
電流源偏差值，根據製程參數Ａβ、ＡvT 與電
源炸及驅動電壓(VGS-VT)求得電流電晶體容
忍隨機不匹配的小面積，再配合所需的電流平 
態效能的方律公式並考慮開關電流的輸出阻
抗對於動影響，最後求得電流源電晶體尺寸 WL 
  考 量 電 流 源 輸 出 阻 抗 會 影 響 積 分 非 
線性誤差 ( I N L )、無波動態範圍 ( S F D R ) 
、訊號雜訊失真比 ( S N D R )。我們可以 
利用疊接電流源並在開關電晶體疊 接 
一電晶體來提高整個電源單元的輸 出 
阻抗，同時可以防止電壓偏移與控 制 
信號饋入。 
電流源如圖(六)所示，使用 PMOS 電晶體，原 
因為PMOS電晶體布局N-Well中相對於 P-type 
上的 NMOS 電晶體有較少的雜訊干擾。整電流 
源輸阻抗 Ro可以表示為： 
 
   Ro＝gm5 gm3 gm2 gm1 ro5 ro3 ro2 ro1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
       圖(六)、電流單元電路 
 
 
 
ｃ. Folded cascade OP design 
  可調式 DAC輸出級需要一個運算放大器，因 
此我們選用摺疊疊接式放大器。此放大器是一 
種常被使用用在高速高增益的電路架構，此架 
構保有改善多級放大器速度不夠快的優點，同 
時能補足伸縮式放大器輸入共模位準範圍 
(Input common mode rang)與輸出擺幅(Output 
swing)不足的缺點。摺疊疊接式放大器與伸縮
式放大器相比較，其次主極點頻率較低，速度
較慢。如圖（七）為本計畫所使用的運算放大
器做為輸出級的 buffer。 
 
 
 
 
 
 
 
 
 
 
 
 
        圖(七)、摺疊疊接式運算放器 
運算大放器模擬規格表如下: 
 
 
 
 
 
 
 
 
 
 
 
 
 
              圖(十一) 
如圖(十一)為動態參數與有效位元模擬果。 
如圖(十二)為調整單位電流 Iref大小，所量
測的結果。圖中可以發現改變不同的單位電流
大小確實會改變整個晶片的功率消耗。因此， 
可以驗證說明在不同轉換頻率下改變單位電
流可以有效降低整體晶片面積功率消耗。 
 
 
 
 
 
 
 
 
 
 
 
 
          圖(十二)、量測整理表格 
 
 
 
 
 
 
 
 
 
 
 
 
            圖(十二)、DAC顯微圖 
五、結果與討論 
 可調式 DAC從這次量測結果觀察到，己可以
有效降低功率損耗。實際整體來看損耗還是很
大。最小也有１５ｍＷ以上，最有可能是在電
流源設計方面以及偏壓電路上須再多加考慮
與最佳化。在 PAD 部分是利用裸 PAD，如果稍
微不注意會因靜電效應把 IC打壞，降低 IC使
用的壽命，所以下梯下線晶片部分必須要加上
ESD PAD做防護，而這次晶片是採用 0.35um
製程，未來會再改成 0.18um製程下線，讓 chip
面積可以再縮小，功耗可再降低。 
。 
 
六、參考文獻 
[1]  N. Ghittori, A. Vigna, P. Malcovati,  
S.D'Amico and A. Baschirotto,"1.2-V  
Low-Power Multi-Mode DAC+Filter Blocks  
 f o r  R e c o n f i g u r a b l e  ( W L A N / U M T S ,  
WLAN/Bluetooth) Transmitters", IEEE J  
ournal of Solid-State Circuits, vol. 41, pp.  
1 9 7 0 - 1 9 8 2 ,  S e p t e m b e r  2 0 0 6 . 
 
[2]潘春明”可應用於無線區域網路之 10 位 
元 100MHz”電流導向數位類比轉換器。 
[3] Tony R. Kuphaldt , “Lessons In Electric 
   Circuits”,VolumeIV-Digital,Chapter12,  
fourthedition,2007 
. 
[4] Neil H.E. Weste, David Harris,“CMOS VLSI  
Design-A circuits and Systems Perspective,” 
Chapter1,Third edition, 2005. 
 
[5] David A. Johns, Ken Martin, “Analog 
 I n t e g r a t e d  C i r c u i t s  D e s i g n , ”  
    John Wiley&Son,Inc,1997. 
 
[6] Behzad Razavi,  “Design of Analog 
    C M O S  I n t e g r a t e d  C i r c u i t s ” ,  
    McGRAW-HILL, 2001. 
 
 
 
 
 
 
 
 
 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/11/03
國科會補助計畫
計畫名稱: 子計畫三：軟體無線電資料轉換器電路(III)
計畫主持人: 邱弘緯
計畫編號: 99-2221-E-027-105- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
有兩篇正在 IEEE Transaction on Biomedical Circuit and System 審查的
信文。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
