TimeQuest Timing Analyzer report for Microcomputer
Tue Apr 16 18:37:59 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpuClock'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'cpuClock'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Recovery: 'cpuClock'
 18. Slow 1200mV 85C Model Removal: 'cpuClock'
 19. Slow 1200mV 85C Model Removal: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'cpuClock'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'cpuClock'
 36. Slow 1200mV 0C Model Setup: 'clk'
 37. Slow 1200mV 0C Model Hold: 'cpuClock'
 38. Slow 1200mV 0C Model Hold: 'clk'
 39. Slow 1200mV 0C Model Recovery: 'clk'
 40. Slow 1200mV 0C Model Recovery: 'cpuClock'
 41. Slow 1200mV 0C Model Removal: 'cpuClock'
 42. Slow 1200mV 0C Model Removal: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'cpuClock'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'cpuClock'
 58. Fast 1200mV 0C Model Setup: 'clk'
 59. Fast 1200mV 0C Model Hold: 'clk'
 60. Fast 1200mV 0C Model Hold: 'cpuClock'
 61. Fast 1200mV 0C Model Recovery: 'clk'
 62. Fast 1200mV 0C Model Recovery: 'cpuClock'
 63. Fast 1200mV 0C Model Removal: 'cpuClock'
 64. Fast 1200mV 0C Model Removal: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'cpuClock'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Progagation Delay
 80. Minimum Progagation Delay
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Recovery Transfers
 89. Removal Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths
 93. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.05 MHz ; 58.05 MHz       ; cpuClock   ;      ;
; 62.74 MHz ; 62.74 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; cpuClock ; -16.227 ; -3370.627      ;
; clk      ; -14.940 ; -3517.242      ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; cpuClock ; -0.923 ; -2.682         ;
; clk      ; -0.812 ; -1.619         ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -1.246 ; -30.827            ;
; cpuClock ; 0.516  ; 0.000              ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; cpuClock ; -0.405 ; -3.258            ;
; clk      ; 1.228  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.201 ; -1158.919                     ;
; cpuClock ; -1.487 ; -547.216                      ;
+----------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpuClock'                                                                                                   ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -16.227 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.901     ; 16.327     ;
; -16.196 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.406     ; 16.791     ;
; -16.192 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.501     ; 16.692     ;
; -16.173 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.736     ; 16.438     ;
; -16.165 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 16.321     ;
; -16.145 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.608     ; 14.538     ;
; -16.141 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.856     ; 15.286     ;
; -16.101 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.594     ; 14.508     ;
; -16.085 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.594     ; 14.492     ;
; -16.068 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.602     ; 14.467     ;
; -16.046 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 16.114     ;
; -16.039 ; cpu09:cpu1|state.rti_entire_state     ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.927     ; 15.113     ;
; -16.019 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.595     ; 14.425     ;
; -16.015 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.438     ; 16.578     ;
; -16.011 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.533     ; 16.479     ;
; -16.003 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.594     ; 14.410     ;
; -16.000 ; cpu09:cpu1|state.int_cwai_state       ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.927     ; 15.074     ;
; -15.992 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.768     ; 16.225     ;
; -15.984 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.877     ; 16.108     ;
; -15.980 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.371     ; 15.610     ;
; -15.971 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 16.127     ;
; -15.961 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.901     ; 16.061     ;
; -15.954 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 16.110     ;
; -15.949 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.876     ; 16.074     ;
; -15.945 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.971     ; 15.975     ;
; -15.926 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.206     ; 15.721     ;
; -15.918 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.315     ; 15.604     ;
; -15.918 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.849     ; 15.070     ;
; -15.912 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 16.068     ;
; -15.904 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.420     ; 15.485     ;
; -15.900 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.862     ; 15.039     ;
; -15.897 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.349     ; 14.549     ;
; -15.887 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.854     ; 16.034     ;
; -15.887 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.594     ; 14.294     ;
; -15.882 ; cpu09:cpu1|fic                        ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.595     ; 14.288     ;
; -15.872 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.856     ; 15.017     ;
; -15.865 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.833     ; 16.033     ;
; -15.838 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.805     ; 16.034     ;
; -15.838 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 15.906     ;
; -15.833 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.446     ; 16.388     ;
; -15.816 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.927     ; 14.890     ;
; -15.809 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.697     ; 16.113     ;
; -15.807 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.438     ; 16.370     ;
; -15.803 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.533     ; 16.271     ;
; -15.799 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.602     ; 14.198     ;
; -15.792 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.547     ; 16.246     ;
; -15.790 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.718     ; 16.073     ;
; -15.790 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.877     ; 15.914     ;
; -15.784 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.768     ; 16.017     ;
; -15.784 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.590     ; 14.195     ;
; -15.782 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.355     ; 14.428     ;
; -15.780 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 15.848     ;
; -15.776 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.877     ; 15.900     ;
; -15.773 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.877     ; 15.897     ;
; -15.770 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.657     ; 16.114     ;
; -15.768 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.167     ; 15.602     ;
; -15.762 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.595     ; 14.168     ;
; -15.762 ; cpu09:cpu1|pre_code[3]                ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.590     ; 14.173     ;
; -15.759 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.942     ; 15.818     ;
; -15.757 ; cpu09:cpu1|state.exg2_state           ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.919     ; 14.839     ;
; -15.754 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.885     ; 15.870     ;
; -15.738 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.068     ; 14.671     ;
; -15.733 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.452     ; 16.282     ;
; -15.731 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.877     ; 15.855     ;
; -15.724 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.542     ; 16.183     ;
; -15.724 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.315     ; 15.410     ;
; -15.723 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.452     ; 15.272     ;
; -15.722 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.071     ; 14.652     ;
; -15.714 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.371     ; 15.344     ;
; -15.707 ; cpu09:cpu1|state.pcrel16_state        ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.609     ; 15.099     ;
; -15.707 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.315     ; 15.393     ;
; -15.706 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.886     ; 15.821     ;
; -15.705 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.777     ; 15.929     ;
; -15.701 ; cpu09:cpu1|pre_code[1]                ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.590     ; 14.112     ;
; -15.697 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.886     ; 15.812     ;
; -15.690 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.019     ; 14.672     ;
; -15.687 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.697     ; 15.991     ;
; -15.686 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.657     ; 16.030     ;
; -15.684 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 15.752     ;
; -15.684 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.865     ; 15.820     ;
; -15.682 ; cpu09:cpu1|state.sync_state           ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.927     ; 14.756     ;
; -15.674 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.342     ; 14.333     ;
; -15.671 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.686     ; 15.986     ;
; -15.665 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.315     ; 15.351     ;
; -15.661 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.849     ; 14.813     ;
; -15.657 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.718     ; 15.940     ;
; -15.657 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 15.821     ;
; -15.656 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.355     ; 14.302     ;
; -15.655 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 15.811     ;
; -15.653 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.438     ; 16.216     ;
; -15.652 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.478     ; 16.175     ;
; -15.650 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.657     ; 15.994     ;
; -15.649 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.533     ; 16.117     ;
; -15.640 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.324     ; 15.317     ;
; -15.632 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.341     ; 14.292     ;
; -15.630 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.768     ; 15.863     ;
; -15.628 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.729     ; 15.900     ;
; -15.628 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.349     ; 14.280     ;
; -15.625 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.593     ; 14.033     ;
; -15.624 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.077     ; 14.548     ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.940 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.318      ; 16.306     ;
; -14.926 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 16.291     ;
; -14.924 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.306      ; 16.278     ;
; -14.874 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.318      ; 16.240     ;
; -14.860 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 16.225     ;
; -14.858 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.306      ; 16.212     ;
; -14.594 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.310      ; 15.952     ;
; -14.528 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.310      ; 15.886     ;
; -14.422 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.800     ;
; -14.408 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.785     ;
; -14.406 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.772     ;
; -14.323 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.701     ;
; -14.309 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.686     ;
; -14.307 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.673     ;
; -14.283 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.661     ;
; -14.269 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.646     ;
; -14.267 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.633     ;
; -14.188 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.566     ;
; -14.180 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 15.557     ;
; -14.176 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.545     ;
; -14.174 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.551     ;
; -14.172 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.538     ;
; -14.170 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.548     ;
; -14.167 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 15.532     ;
; -14.156 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.533     ;
; -14.154 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.520     ;
; -14.101 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.320      ; 15.469     ;
; -14.087 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.319      ; 15.454     ;
; -14.085 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.441     ;
; -14.079 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 15.456     ;
; -14.076 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 15.446     ;
; -14.075 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.444     ;
; -14.066 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 15.431     ;
; -14.050 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 15.427     ;
; -14.046 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.415     ;
; -14.037 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 15.402     ;
; -14.034 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.320      ; 15.402     ;
; -14.020 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.319      ; 15.387     ;
; -14.018 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.374     ;
; -14.018 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.174     ; 14.892     ;
; -14.014 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.182     ; 14.880     ;
; -14.005 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.186     ; 14.867     ;
; -13.997 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.328      ; 15.373     ;
; -13.977 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 15.347     ;
; -13.963 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.341     ;
; -13.949 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.326     ;
; -13.947 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.313     ;
; -13.945 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; -0.176     ; 14.817     ;
; -13.937 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 15.307     ;
; -13.931 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.177     ; 14.802     ;
; -13.929 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.188     ; 14.789     ;
; -13.896 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.328      ; 15.272     ;
; -13.883 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 15.260     ;
; -13.880 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 15.257     ;
; -13.879 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.248     ;
; -13.876 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.245     ;
; -13.870 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 15.235     ;
; -13.867 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 15.232     ;
; -13.867 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.328      ; 15.243     ;
; -13.863 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 15.240     ;
; -13.859 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.228     ;
; -13.857 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.226     ;
; -13.850 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 15.215     ;
; -13.843 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 15.221     ;
; -13.843 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.320      ; 15.211     ;
; -13.842 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 15.212     ;
; -13.841 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.309      ; 15.198     ;
; -13.835 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.175     ; 14.708     ;
; -13.829 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 15.206     ;
; -13.827 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 15.193     ;
; -13.824 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 15.194     ;
; -13.823 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 15.192     ;
; -13.809 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.320      ; 15.177     ;
; -13.807 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.309      ; 15.164     ;
; -13.776 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.174     ; 14.650     ;
; -13.772 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.182     ; 14.638     ;
; -13.763 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.186     ; 14.625     ;
; -13.755 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.312      ; 15.115     ;
; -13.700 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.328      ; 15.076     ;
; -13.697 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.328      ; 15.073     ;
; -13.688 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.312      ; 15.048     ;
; -13.680 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.328      ; 15.056     ;
; -13.646 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.331      ; 15.025     ;
; -13.644 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.331      ; 15.023     ;
; -13.642 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.323      ; 15.013     ;
; -13.640 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.323      ; 15.011     ;
; -13.633 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.319      ; 15.000     ;
; -13.631 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.319      ; 14.998     ;
; -13.617 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 14.987     ;
; -13.611 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.330      ; 14.989     ;
; -13.599 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; -0.184     ; 14.463     ;
; -13.597 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.329      ; 14.974     ;
; -13.595 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.318      ; 14.961     ;
; -13.593 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.175     ; 14.466     ;
; -13.547 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.329      ; 14.924     ;
; -13.543 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.321      ; 14.912     ;
; -13.534 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.317      ; 14.899     ;
; -13.511 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.313      ; 14.872     ;
; -13.497 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.322      ; 14.867     ;
; -13.477 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.313      ; 14.838     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpuClock'                                                                                                                                     ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.923 ; SBCTextDisplayRGB:io1|kbBuffer~64            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.684      ; 1.503      ;
; -0.596 ; SBCTextDisplayRGB:io1|kbBuffer~37            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.242      ; 1.388      ;
; -0.589 ; SBCTextDisplayRGB:io1|kbBuffer~36            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.242      ; 1.395      ;
; -0.583 ; SBCTextDisplayRGB:io1|kbBuffer~35            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.242      ; 1.401      ;
; -0.226 ; SBCTextDisplayRGB:io1|kbBuffer~51            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.194      ; 1.710      ;
; -0.158 ; SBCTextDisplayRGB:io1|kbBuffer~32            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.221      ; 1.805      ;
; -0.155 ; SBCTextDisplayRGB:io1|kbBuffer~48            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.192      ; 1.779      ;
; -0.144 ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.678      ; 2.276      ;
; -0.123 ; SBCTextDisplayRGB:io1|kbBuffer~38            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 2.221      ; 1.840      ;
; -0.116 ; SBCTextDisplayRGB:io1|kbBuffer~49            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.194      ; 1.820      ;
; 0.037  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 2.678      ; 2.457      ;
; 0.055  ; SBCTextDisplayRGB:io1|kbBuffer~65            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.684      ; 2.481      ;
; 0.103  ; bufferedUART:UART|rxBuffer~64                ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.943      ; 2.788      ;
; 0.114  ; bufferedUART:UART|rxBuffer~112               ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.924      ; 2.780      ;
; 0.139  ; SBCTextDisplayRGB:io1|kbBuffer~62            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.682      ; 2.563      ;
; 0.147  ; SBCTextDisplayRGB:io1|kbBuffer~33            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.221      ; 2.110      ;
; 0.158  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.680      ; 2.580      ;
; 0.158  ; bufferedUART:UART|rxBuffer~54                ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.901      ; 2.801      ;
; 0.163  ; bufferedUART:UART|rxBuffer~110               ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.892      ; 2.797      ;
; 0.176  ; SBCTextDisplayRGB:io1|kbBuffer~52            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 2.183      ; 2.101      ;
; 0.184  ; SBCTextDisplayRGB:io1|kbBuffer~61            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.673      ; 2.599      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbBuffer~13            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.191      ; 2.119      ;
; 0.187  ; SBCTextDisplayRGB:io1|kbBuffer~63            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.684      ; 2.613      ;
; 0.189  ; bufferedUART:UART|rxBuffer~114               ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.924      ; 2.855      ;
; 0.214  ; SBCTextDisplayRGB:io1|kbBuffer~46            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.183      ; 2.139      ;
; 0.220  ; SBCTextDisplayRGB:io1|kbBuffer~16            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.193      ; 2.155      ;
; 0.226  ; bufferedUART:UART|rxBuffer~58                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.933      ; 2.901      ;
; 0.259  ; SBCTextDisplayRGB:io1|kbBuffer~11            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.182      ; 2.183      ;
; 0.263  ; bufferedUART:UART|rxBuffer~133               ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 2.427      ; 2.432      ;
; 0.263  ; SBCTextDisplayRGB:io1|kbBuffer~14            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.193      ; 2.198      ;
; 0.264  ; SBCTextDisplayRGB:io1|kbBuffer~15            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.193      ; 2.199      ;
; 0.275  ; bufferedUART:UART|rxBuffer~65                ; bufferedUART:UART|dataOut[4]                 ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.927      ;
; 0.277  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.152      ;
; 0.279  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[4]                 ; clk          ; cpuClock    ; -0.500       ; 2.890      ; 2.911      ;
; 0.279  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.890      ; 2.911      ;
; 0.279  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 2.890      ; 2.911      ;
; 0.281  ; bufferedUART:UART|rxBuffer~120               ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.924      ; 2.947      ;
; 0.286  ; bufferedUART:UART|rxBuffer~130               ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.915      ; 2.943      ;
; 0.295  ; SBCTextDisplayRGB:io1|kbBuffer~17            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 2.182      ; 2.219      ;
; 0.303  ; SBCTextDisplayRGB:io1|kbBuffer~43            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.233      ; 2.278      ;
; 0.344  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.682      ; 2.768      ;
; 0.344  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.682      ; 2.768      ;
; 0.344  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.682      ; 2.768      ;
; 0.346  ; bufferedUART:UART|rxBuffer~74                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.912      ; 3.000      ;
; 0.353  ; bufferedUART:UART|rxBuffer~93                ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 2.873      ; 2.968      ;
; 0.362  ; bufferedUART:UART|rxBuffer~126               ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.883      ; 2.987      ;
; 0.370  ; bufferedUART:UART|rxBuffer~124               ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 2.891      ; 3.003      ;
; 0.398  ; SBCTextDisplayRGB:io1|kbBuffer~40            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.222      ; 2.362      ;
; 0.407  ; SBCTextDisplayRGB:io1|kbBuffer~44            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.233      ; 2.382      ;
; 0.407  ; bufferedUART:UART|rxBuffer~42                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.489      ; 2.638      ;
; 0.409  ; SBCTextDisplayRGB:io1|kbBuffer~47            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.183      ; 2.334      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 2.633      ; 3.286      ;
; 0.411  ; bufferedUART:UART|rxBuffer~68                ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 2.911      ; 3.064      ;
; 0.421  ; SBCTextDisplayRGB:io1|kbBuffer~50            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.194      ; 2.357      ;
; 0.428  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.922      ; 3.092      ;
; 0.428  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.922      ; 3.092      ;
; 0.443  ; bufferedUART:UART|rxBuffer~94                ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.883      ; 3.068      ;
; 0.453  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.080      ; 0.746      ;
; 0.461  ; bufferedUART:UART|txByteSent                 ; bufferedUART:UART|txByteWritten              ; clk          ; cpuClock    ; 0.000        ; 2.726      ; 3.429      ;
; 0.468  ; bufferedUART:UART|rxBuffer~139               ; bufferedUART:UART|dataOut[6]                 ; clk          ; cpuClock    ; -0.500       ; 2.486      ; 2.696      ;
; 0.469  ; bufferedUART:UART|rxBuffer~69                ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 2.870      ; 3.081      ;
; 0.474  ; SBCTextDisplayRGB:io1|kbBuffer~60            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.673      ; 2.889      ;
; 0.478  ; SBCTextDisplayRGB:io1|kbBuffer~41            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.231      ; 2.451      ;
; 0.482  ; SBCTextDisplayRGB:io1|kbBuffer~25            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.183      ; 2.407      ;
; 0.482  ; bufferedUART:UART|rxBuffer~32                ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.943      ; 3.167      ;
; 0.485  ; cpu09:cpu1|state.sync_state                  ; cpu09:cpu1|state.sync_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.049      ; 0.746      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.812 ; cpuClock                                  ; bufferedUART:UART|func_reset                                                                                                                            ; cpuClock     ; clk         ; 0.000        ; 2.618      ; 2.309      ;
; -0.807 ; cpuClock                                  ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; clk         ; 0.000        ; 2.618      ; 2.314      ;
; -0.314 ; cpuClock                                  ; bufferedUART:UART|func_reset                                                                                                                            ; cpuClock     ; clk         ; -0.500       ; 2.618      ; 2.307      ;
; -0.308 ; cpuClock                                  ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; clk         ; -0.500       ; 2.618      ; 2.313      ;
; 0.294  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.580      ; 1.086      ;
; 0.360  ; SBCTextDisplayRGB:io1|dispCharWRData[0]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.481      ; 1.095      ;
; 0.392  ; SBCTextDisplayRGB:io1|dispCharWRData[3]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.481      ; 1.127      ;
; 0.431  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]     ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]    ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]    ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]    ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]    ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|n_kbWR              ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|ps2Num              ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|ps2Ctrl             ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|paramCount[1]       ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|paramCount[0]       ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|paramCount[2]       ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433  ; SBCTextDisplayRGB:io1|cursorVert[4]       ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433  ; SBCTextDisplayRGB:io1|kbInPointer[2]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.443  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.758      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]     ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]     ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]     ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]     ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]     ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]     ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]     ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]    ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]    ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]    ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]     ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]     ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]    ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|ps2ClkOut           ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|kbWRParity          ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; SBCTextDisplayRGB:io1|dispCharWRData[2]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.481      ; 1.186      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]    ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]    ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]    ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]    ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]    ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]    ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]    ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]    ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; OUT_LATCH:io3|Q_tmp[0]                    ; OUT_LATCH:io3|Q_tmp[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2Shift            ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2Scroll           ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2Caps             ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|FNkeysSig[1]        ; SBCTextDisplayRGB:io1|FNkeysSig[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|param3[0]           ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|dispState.dispWrite ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|dispWR              ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|dispState.idle      ; SBCTextDisplayRGB:io1|dispState.idle                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|param2[0]           ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|param1[0]           ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|dispByteSent        ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|attBold             ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|attInverse          ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; bufferedUART:UART|txd                     ; bufferedUART:UART|txd                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|vActive             ; SBCTextDisplayRGB:io1|vActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|param4[0]           ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[0]     ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[1]     ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[2]     ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[3]     ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|cursorVert[2]       ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|cursorVert[3]       ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.460  ; SBCTextDisplayRGB:io1|dispCharWRData[1]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.481      ; 1.195      ;
; 0.464  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]      ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]      ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; SBCTextDisplayRGB:io1|kbInPointer[0]      ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.485  ; Toggle_On_FN_Key:FNKeyToggle|loopback     ; Toggle_On_FN_Key:FNKeyToggle|loopback                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.746      ;
; 0.496  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.790      ;
; 0.505  ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.083      ; 0.800      ;
; 0.533  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.827      ;
; 0.533  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.827      ;
; 0.534  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxBuffer~87                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.828      ;
; 0.534  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxBuffer~91                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.828      ;
; 0.535  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.829      ;
; 0.536  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~88                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.830      ;
; 0.541  ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txState.dataBit                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.833      ;
; 0.563  ; SBCTextDisplayRGB:io1|ps2Byte[5]          ; SBCTextDisplayRGB:io1|ps2Byte[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.857      ;
; 0.569  ; cpuClock                                  ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_we_reg                                           ; cpuClock     ; clk         ; 0.000        ; 2.994      ; 4.108      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                           ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.246 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 1.000        ; -0.127     ; 2.120      ;
; -1.246 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 1.000        ; -0.127     ; 2.120      ;
; -1.246 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 1.000        ; -0.127     ; 2.120      ;
; -1.218 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 1.000        ; -0.073     ; 2.146      ;
; -1.218 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 1.000        ; -0.073     ; 2.146      ;
; -1.218 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.146      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 1.000        ; -0.100     ; 1.898      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 1.000        ; -0.100     ; 1.898      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 1.000        ; -0.100     ; 1.898      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 1.000        ; -0.100     ; 1.898      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 1.000        ; -0.100     ; 1.898      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 1.000        ; -0.100     ; 1.898      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.895 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.815      ;
; -0.827 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 1.000        ; -0.110     ; 1.718      ;
; -0.827 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 1.000        ; -0.110     ; 1.718      ;
; -0.827 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 1.000        ; -0.110     ; 1.718      ;
; -0.827 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 1.000        ; -0.110     ; 1.718      ;
; -0.827 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 1.000        ; -0.110     ; 1.718      ;
; -0.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpuClock'                                                                                                              ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.516 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; clk          ; cpuClock    ; 0.500        ; 2.574      ; 2.549      ;
; 0.516 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; clk          ; cpuClock    ; 0.500        ; 2.574      ; 2.549      ;
; 0.516 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; clk          ; cpuClock    ; 0.500        ; 2.574      ; 2.549      ;
; 0.516 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; clk          ; cpuClock    ; 0.500        ; 2.574      ; 2.549      ;
; 0.516 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; clk          ; cpuClock    ; 0.500        ; 2.574      ; 2.549      ;
; 0.516 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; clk          ; cpuClock    ; 0.500        ; 2.574      ; 2.549      ;
; 0.684 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 2.303      ; 2.110      ;
; 0.684 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 2.303      ; 2.110      ;
; 0.684 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 2.303      ; 2.110      ;
; 0.684 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 2.303      ; 2.110      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpuClock'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.405 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 2.671      ; 2.008      ;
; -0.405 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 2.671      ; 2.008      ;
; -0.405 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 2.671      ; 2.008      ;
; -0.405 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 2.671      ; 2.008      ;
; -0.273 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.379      ;
; -0.273 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.379      ;
; -0.273 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.379      ;
; -0.273 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.379      ;
; -0.273 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.379      ;
; -0.273 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; clk          ; cpuClock    ; -0.500       ; 2.910      ; 2.379      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                           ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.992      ;
; 1.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.992      ;
; 1.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.992      ;
; 1.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.992      ;
; 1.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.992      ;
; 1.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.992      ;
; 1.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.612      ;
; 1.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.612      ;
; 1.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.612      ;
; 1.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.612      ;
; 1.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; 0.053      ; 1.612      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.746      ;
; 1.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.746      ;
; 1.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.746      ;
; 1.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.746      ;
; 1.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.746      ;
; 1.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.746      ;
; 1.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.092      ; 2.032      ;
; 1.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.092      ; 2.032      ;
; 1.728 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.032      ;
; 1.776 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; 0.035      ; 2.023      ;
; 1.776 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; 0.035      ; 2.023      ;
; 1.776 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; 0.035      ; 2.023      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a0~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a1~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a2~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a3~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a4~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a5~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a6~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a7~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_we_reg         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_we_reg         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_4va1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_4va1:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|address_reg_a[0]                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|out_address_reg_a[0]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; OUT_LATCH:io3|Q_tmp[0]                                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|FNkeysSig[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|attBold                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpuClock'                                                                ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteWritten        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[14]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[15]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[8]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[9]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|fic                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|iv[0]                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; n_reset   ; clk        ; 4.791 ; 4.853 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 4.089 ; 4.601 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 2.677 ; 2.990 ; Rise       ; clk             ;
; rxd       ; clk        ; 4.429 ; 4.837 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 4.932 ; 4.909 ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; 4.357 ; 4.513 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; 4.416 ; 4.640 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; 4.721 ; 4.968 ; Rise       ; cpuClock        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; 0.198  ; 0.038  ; Rise       ; clk             ;
; ps2Clk    ; clk        ; -2.276 ; -2.702 ; Rise       ; clk             ;
; ps2Data   ; clk        ; -2.064 ; -2.341 ; Rise       ; clk             ;
; rxd       ; clk        ; -2.327 ; -2.631 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 1.007  ; 0.828  ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; -1.982 ; -2.149 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; -2.186 ; -2.245 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; -2.227 ; -2.512 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; LED1      ; clk        ; 8.199  ; 7.944 ; Rise       ; clk             ;
; LED2      ; clk        ; 8.396  ; 8.323 ; Rise       ; clk             ;
; LED3      ; clk        ; 8.057  ; 7.823 ; Rise       ; clk             ;
; hSync     ; clk        ; 9.284  ; 9.024 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 7.648  ; 7.860 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 8.425  ; 8.788 ; Rise       ; clk             ;
; rts       ; clk        ; 7.320  ; 7.224 ; Rise       ; clk             ;
; txd       ; clk        ; 8.273  ; 8.138 ; Rise       ; clk             ;
; vSync     ; clk        ; 8.240  ; 7.991 ; Rise       ; clk             ;
; videoB3   ; clk        ; 9.563  ; 9.371 ; Rise       ; clk             ;
; videoB4   ; clk        ; 9.317  ; 8.950 ; Rise       ; clk             ;
; videoG4   ; clk        ; 9.002  ; 8.698 ; Rise       ; clk             ;
; videoG5   ; clk        ; 10.642 ; 9.978 ; Rise       ; clk             ;
; videoR3   ; clk        ; 8.301  ; 8.056 ; Rise       ; clk             ;
; videoR4   ; clk        ; 8.274  ; 8.016 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; LED1      ; clk        ; 7.902  ; 7.653 ; Rise       ; clk             ;
; LED2      ; clk        ; 8.091  ; 8.016 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.765  ; 7.537 ; Rise       ; clk             ;
; hSync     ; clk        ; 8.943  ; 8.689 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 7.374  ; 7.583 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 8.119  ; 8.473 ; Rise       ; clk             ;
; rts       ; clk        ; 7.063  ; 6.966 ; Rise       ; clk             ;
; txd       ; clk        ; 7.979  ; 7.845 ; Rise       ; clk             ;
; vSync     ; clk        ; 7.947  ; 7.703 ; Rise       ; clk             ;
; videoB3   ; clk        ; 9.217  ; 9.028 ; Rise       ; clk             ;
; videoB4   ; clk        ; 8.980  ; 8.623 ; Rise       ; clk             ;
; videoG4   ; clk        ; 8.678  ; 8.381 ; Rise       ; clk             ;
; videoG5   ; clk        ; 10.341 ; 9.685 ; Rise       ; clk             ;
; videoR3   ; clk        ; 8.005  ; 7.765 ; Rise       ; clk             ;
; videoR4   ; clk        ; 7.979  ; 7.726 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 8.537 ;    ;    ; 8.642 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 8.239 ;    ;    ; 8.334 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.26 MHz ; 61.26 MHz       ; cpuClock   ;      ;
; 67.99 MHz ; 67.99 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cpuClock ; -15.324 ; -3176.980     ;
; clk      ; -13.707 ; -3272.852     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.837 ; -2.335        ;
; clk      ; -0.674 ; -1.342        ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clk      ; -1.074 ; -24.826           ;
; cpuClock ; 0.566  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; cpuClock ; -0.343 ; -2.626           ;
; clk      ; 1.098  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.201 ; -1158.919                    ;
; cpuClock ; -1.487 ; -548.130                     ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpuClock'                                                                                                    ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -15.324 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.870     ; 15.456     ;
; -15.315 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.407     ; 15.910     ;
; -15.286 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.486     ; 15.802     ;
; -15.271 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.702     ; 15.571     ;
; -15.250 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.809     ; 15.443     ;
; -15.175 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 15.287     ;
; -15.166 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.427     ; 15.741     ;
; -15.152 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.691     ; 14.463     ;
; -15.140 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.740     ;
; -15.137 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.506     ; 15.633     ;
; -15.122 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.722     ; 15.402     ;
; -15.112 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.416     ; 13.698     ;
; -15.101 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 15.274     ;
; -15.093 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.870     ; 15.225     ;
; -15.086 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.809     ; 15.279     ;
; -15.069 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.809     ; 15.262     ;
; -15.069 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.681     ; 14.390     ;
; -15.066 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.412     ; 13.656     ;
; -15.063 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.308     ; 14.757     ;
; -15.054 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 15.211     ;
; -15.034 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.809     ; 15.227     ;
; -15.027 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.627     ;
; -15.025 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 15.103     ;
; -15.015 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.615     ;
; -15.010 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.140     ; 14.872     ;
; -15.000 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 15.112     ;
; -14.991 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.427     ; 15.566     ;
; -14.989 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.247     ; 14.744     ;
; -14.983 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.583     ;
; -14.978 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.811     ; 15.169     ;
; -14.977 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.577     ;
; -14.963 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.531     ; 15.434     ;
; -14.962 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.506     ; 15.458     ;
; -14.962 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.789     ; 15.175     ;
; -14.955 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.673     ; 15.284     ;
; -14.953 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.429     ; 15.526     ;
; -14.947 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.722     ; 15.227     ;
; -14.944 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 15.056     ;
; -14.943 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.695     ; 14.250     ;
; -14.940 ; cpu09:cpu1|state.rti_entire_state     ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.848     ; 14.094     ;
; -14.937 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 15.110     ;
; -14.932 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.164     ; 13.770     ;
; -14.930 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.763     ; 15.169     ;
; -14.926 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 15.099     ;
; -14.924 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.691     ; 14.235     ;
; -14.920 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 15.093     ;
; -14.914 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 15.285     ;
; -14.912 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.126     ; 14.788     ;
; -14.909 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.907     ; 15.004     ;
; -14.909 ; cpu09:cpu1|state.int_cwai_state       ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.848     ; 14.063     ;
; -14.904 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.448     ; 15.458     ;
; -14.896 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.696     ; 15.202     ;
; -14.885 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 15.058     ;
; -14.885 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.412     ; 13.475     ;
; -14.874 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.474     ;
; -14.871 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.523     ; 15.350     ;
; -14.858 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 15.017     ;
; -14.856 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 14.968     ;
; -14.856 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.739     ; 15.119     ;
; -14.849 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.154     ; 13.697     ;
; -14.847 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.427     ; 15.422     ;
; -14.835 ; cpu09:cpu1|state.rti_accb_state       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 14.991     ;
; -14.832 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.308     ; 14.526     ;
; -14.830 ; cpu09:cpu1|fic                        ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.402     ; 13.430     ;
; -14.829 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.831     ; 15.000     ;
; -14.825 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.247     ; 14.580     ;
; -14.818 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.506     ; 15.314     ;
; -14.814 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.551     ; 15.265     ;
; -14.813 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.809     ; 15.006     ;
; -14.808 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.247     ; 14.563     ;
; -14.807 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.400     ; 13.409     ;
; -14.806 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.693     ; 15.115     ;
; -14.804 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.449     ; 15.357     ;
; -14.803 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 15.174     ;
; -14.803 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.722     ; 15.083     ;
; -14.803 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.681     ; 14.124     ;
; -14.801 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.673     ; 15.130     ;
; -14.801 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.168     ; 13.635     ;
; -14.797 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.664     ; 15.135     ;
; -14.793 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.885     ; 13.910     ;
; -14.789 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.809     ; 14.982     ;
; -14.787 ; cpu09:cpu1|pre_code[3]                ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.400     ; 13.389     ;
; -14.782 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 14.955     ;
; -14.781 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.673     ; 15.110     ;
; -14.781 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.783     ; 15.000     ;
; -14.780 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.374     ; 14.408     ;
; -14.775 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.696     ; 15.081     ;
; -14.774 ; cpu09:cpu1|state.exg2_state           ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.842     ; 13.934     ;
; -14.773 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.247     ; 14.528     ;
; -14.769 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 14.881     ;
; -14.765 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.651     ; 15.116     ;
; -14.763 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.146     ; 14.619     ;
; -14.763 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.882     ; 13.883     ;
; -14.762 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 15.133     ;
; -14.762 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 14.935     ;
; -14.754 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.848     ; 13.908     ;
; -14.750 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.870     ; 14.882     ;
; -14.749 ; cpu09:cpu1|state.rti_pch_state        ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 14.861     ;
; -14.747 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|up[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.716     ; 15.033     ;
; -14.746 ; cpu09:cpu1|pre_code[1]                ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.400     ; 13.348     ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                 ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.707 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.280      ; 15.026     ;
; -13.698 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.280      ; 15.017     ;
; -13.676 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.281      ; 14.996     ;
; -13.667 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.281      ; 14.987     ;
; -13.657 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.271      ; 14.967     ;
; -13.648 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.271      ; 14.958     ;
; -13.399 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 14.710     ;
; -13.390 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 14.701     ;
; -13.247 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.577     ;
; -13.216 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.547     ;
; -13.197 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.518     ;
; -13.157 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.487     ;
; -13.130 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.460     ;
; -13.126 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.457     ;
; -13.107 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.428     ;
; -13.099 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.430     ;
; -13.080 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.401     ;
; -13.043 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.373     ;
; -13.026 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.356     ;
; -13.012 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.343     ;
; -12.995 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.326     ;
; -12.993 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.314     ;
; -12.993 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.279      ; 14.311     ;
; -12.976 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.297     ;
; -12.962 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.280      ; 14.281     ;
; -12.943 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.270      ; 14.252     ;
; -12.939 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.261     ;
; -12.926 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.257     ;
; -12.922 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.244     ;
; -12.910 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.231     ;
; -12.849 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.171     ;
; -12.837 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.167     ;
; -12.835 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.279      ; 14.153     ;
; -12.829 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.184     ; 13.684     ;
; -12.822 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.144     ;
; -12.815 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.146     ;
; -12.811 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.133     ;
; -12.807 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.138     ;
; -12.806 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.137     ;
; -12.804 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.280      ; 14.123     ;
; -12.803 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.125     ;
; -12.799 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.120     ;
; -12.798 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; -0.183     ; 13.654     ;
; -12.796 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.184     ; 13.651     ;
; -12.792 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.193     ; 13.638     ;
; -12.791 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.112     ;
; -12.787 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.108     ;
; -12.785 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.270      ; 14.094     ;
; -12.780 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.194     ; 13.625     ;
; -12.779 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.193     ; 13.625     ;
; -12.758 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.079     ;
; -12.754 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.084     ;
; -12.735 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.057     ;
; -12.728 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.058     ;
; -12.727 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.049     ;
; -12.718 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 14.040     ;
; -12.708 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.273      ; 14.020     ;
; -12.697 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.028     ;
; -12.685 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.271      ; 13.995     ;
; -12.678 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.999     ;
; -12.673 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 14.004     ;
; -12.669 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.991     ;
; -12.657 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.978     ;
; -12.643 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.964     ;
; -12.643 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 13.973     ;
; -12.635 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 13.965     ;
; -12.633 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 13.964     ;
; -12.629 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.951     ;
; -12.624 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.185     ; 13.478     ;
; -12.617 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.938     ;
; -12.612 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.934     ;
; -12.593 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.273      ; 13.905     ;
; -12.592 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 13.923     ;
; -12.588 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.910     ;
; -12.577 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.184     ; 13.432     ;
; -12.576 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.897     ;
; -12.573 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.193     ; 13.419     ;
; -12.561 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.194     ; 13.406     ;
; -12.541 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 13.871     ;
; -12.529 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.851     ;
; -12.527 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.271      ; 13.837     ;
; -12.521 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; -0.192     ; 13.368     ;
; -12.510 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 13.841     ;
; -12.501 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 13.831     ;
; -12.491 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.812     ;
; -12.461 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 13.791     ;
; -12.457 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.293      ; 13.789     ;
; -12.453 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.284      ; 13.776     ;
; -12.450 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.274      ; 13.763     ;
; -12.442 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.292      ; 13.773     ;
; -12.441 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.283      ; 13.763     ;
; -12.438 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.760     ;
; -12.426 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.282      ; 13.747     ;
; -12.420 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.283      ; 13.742     ;
; -12.420 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.291      ; 13.750     ;
; -12.405 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.185     ; 13.259     ;
; -12.375 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.293      ; 13.707     ;
; -12.371 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.284      ; 13.694     ;
; -12.359 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.283      ; 13.681     ;
; -12.335 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.274      ; 13.648     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpuClock'                                                                                                                                      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.837 ; SBCTextDisplayRGB:io1|kbBuffer~64            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.459      ; 1.347      ;
; -0.528 ; SBCTextDisplayRGB:io1|kbBuffer~37            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.048      ; 1.245      ;
; -0.523 ; SBCTextDisplayRGB:io1|kbBuffer~36            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.048      ; 1.250      ;
; -0.515 ; SBCTextDisplayRGB:io1|kbBuffer~35            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.048      ; 1.258      ;
; -0.199 ; SBCTextDisplayRGB:io1|kbBuffer~51            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.998      ; 1.524      ;
; -0.140 ; SBCTextDisplayRGB:io1|kbBuffer~32            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.026      ; 1.611      ;
; -0.130 ; SBCTextDisplayRGB:io1|kbBuffer~48            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.993      ; 1.588      ;
; -0.112 ; SBCTextDisplayRGB:io1|kbBuffer~38            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 2.026      ; 1.639      ;
; -0.106 ; SBCTextDisplayRGB:io1|kbBuffer~49            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.998      ; 1.617      ;
; -0.073 ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.452      ; 2.104      ;
; 0.020  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 2.452      ; 2.197      ;
; 0.027  ; SBCTextDisplayRGB:io1|kbBuffer~65            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.459      ; 2.211      ;
; 0.051  ; bufferedUART:UART|rxBuffer~64                ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.715      ; 2.491      ;
; 0.064  ; bufferedUART:UART|rxBuffer~112               ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.701      ; 2.490      ;
; 0.088  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.840      ;
; 0.105  ; bufferedUART:UART|rxBuffer~54                ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.679      ; 2.509      ;
; 0.106  ; bufferedUART:UART|rxBuffer~110               ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.672      ; 2.503      ;
; 0.107  ; SBCTextDisplayRGB:io1|kbBuffer~62            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.454      ; 2.286      ;
; 0.126  ; bufferedUART:UART|rxBuffer~114               ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.701      ; 2.552      ;
; 0.131  ; SBCTextDisplayRGB:io1|kbBuffer~33            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.026      ; 1.882      ;
; 0.139  ; SBCTextDisplayRGB:io1|kbBuffer~63            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.459      ; 2.323      ;
; 0.144  ; SBCTextDisplayRGB:io1|kbBuffer~61            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.446      ; 2.315      ;
; 0.157  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.455      ; 2.337      ;
; 0.166  ; SBCTextDisplayRGB:io1|kbBuffer~52            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 1.985      ; 1.876      ;
; 0.172  ; bufferedUART:UART|rxBuffer~58                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.708      ; 2.605      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbBuffer~13            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.992      ; 1.895      ;
; 0.199  ; SBCTextDisplayRGB:io1|kbBuffer~46            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 1.985      ; 1.909      ;
; 0.201  ; SBCTextDisplayRGB:io1|kbBuffer~16            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.997      ; 1.923      ;
; 0.203  ; bufferedUART:UART|rxBuffer~120               ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.701      ; 2.629      ;
; 0.209  ; bufferedUART:UART|rxBuffer~65                ; bufferedUART:UART|dataOut[4]                 ; clk          ; cpuClock    ; -0.500       ; 2.685      ; 2.619      ;
; 0.215  ; bufferedUART:UART|rxBuffer~130               ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.691      ; 2.631      ;
; 0.217  ; bufferedUART:UART|rxBuffer~133               ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 2.236      ; 2.178      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.225  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 2.527      ; 2.977      ;
; 0.236  ; SBCTextDisplayRGB:io1|kbBuffer~14            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.997      ; 1.958      ;
; 0.237  ; SBCTextDisplayRGB:io1|kbBuffer~15            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.997      ; 1.959      ;
; 0.242  ; SBCTextDisplayRGB:io1|kbBuffer~11            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 1.984      ; 1.951      ;
; 0.244  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[4]                 ; clk          ; cpuClock    ; -0.500       ; 2.670      ; 2.639      ;
; 0.244  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.670      ; 2.639      ;
; 0.244  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 2.670      ; 2.639      ;
; 0.267  ; SBCTextDisplayRGB:io1|kbBuffer~43            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.040      ; 2.032      ;
; 0.271  ; SBCTextDisplayRGB:io1|kbBuffer~17            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 1.984      ; 1.980      ;
; 0.273  ; bufferedUART:UART|rxBuffer~74                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.687      ;
; 0.280  ; bufferedUART:UART|rxBuffer~93                ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 2.654      ; 2.659      ;
; 0.282  ; bufferedUART:UART|rxBuffer~126               ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.662      ; 2.669      ;
; 0.287  ; bufferedUART:UART|txByteSent                 ; bufferedUART:UART|txByteWritten              ; clk          ; cpuClock    ; 0.000        ; 2.607      ; 3.119      ;
; 0.304  ; bufferedUART:UART|rxBuffer~124               ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 2.671      ; 2.700      ;
; 0.316  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.460      ; 2.501      ;
; 0.316  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 2.460      ; 2.501      ;
; 0.316  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 2.460      ; 2.501      ;
; 0.339  ; bufferedUART:UART|rxBuffer~42                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.296      ; 2.360      ;
; 0.345  ; bufferedUART:UART|rxBuffer~68                ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 2.686      ; 2.756      ;
; 0.359  ; bufferedUART:UART|rxBuffer~94                ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 2.662      ; 2.746      ;
; 0.367  ; SBCTextDisplayRGB:io1|kbBuffer~44            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 2.040      ; 2.132      ;
; 0.371  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.699      ; 2.795      ;
; 0.371  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.699      ; 2.795      ;
; 0.375  ; SBCTextDisplayRGB:io1|kbBuffer~47            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 1.985      ; 2.085      ;
; 0.376  ; SBCTextDisplayRGB:io1|kbBuffer~40            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 2.027      ; 2.128      ;
; 0.384  ; SBCTextDisplayRGB:io1|kbBuffer~50            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.998      ; 2.107      ;
; 0.391  ; bufferedUART:UART|rxBuffer~69                ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 2.652      ; 2.768      ;
; 0.392  ; bufferedUART:UART|rxBuffer~32                ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 2.715      ; 2.832      ;
; 0.398  ; bufferedUART:UART|rxBuffer~139               ; bufferedUART:UART|dataOut[6]                 ; clk          ; cpuClock    ; -0.500       ; 2.293      ; 2.416      ;
; 0.401  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.072      ; 0.669      ;
; 0.408  ; SBCTextDisplayRGB:io1|kbBuffer~60            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 2.446      ; 2.579      ;
; 0.427  ; bufferedUART:UART|rxBuffer~98                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 2.691      ; 2.843      ;
; 0.430  ; cpu09:cpu1|state.sync_state                  ; cpu09:cpu1|state.sync_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.044      ; 0.669      ;
; 0.431  ; SBCTextDisplayRGB:io1|kbBuffer~41            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 2.035      ; 2.191      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.674 ; cpuClock                                  ; bufferedUART:UART|func_reset                                                                                                                            ; cpuClock     ; clk         ; 0.000        ; 2.403      ; 2.194      ;
; -0.668 ; cpuClock                                  ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; clk         ; 0.000        ; 2.403      ; 2.200      ;
; -0.292 ; cpuClock                                  ; bufferedUART:UART|func_reset                                                                                                                            ; cpuClock     ; clk         ; -0.500       ; 2.403      ; 2.076      ;
; -0.285 ; cpuClock                                  ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; clk         ; -0.500       ; 2.403      ; 2.083      ;
; 0.265  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.544      ; 1.004      ;
; 0.348  ; SBCTextDisplayRGB:io1|dispCharWRData[0]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.001      ;
; 0.376  ; SBCTextDisplayRGB:io1|dispCharWRData[3]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.029      ;
; 0.381  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]     ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381  ; SBCTextDisplayRGB:io1|n_kbWR              ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381  ; SBCTextDisplayRGB:io1|ps2Num              ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381  ; SBCTextDisplayRGB:io1|ps2Ctrl             ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]    ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]    ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]    ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]    ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|cursorVert[4]       ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|paramCount[1]       ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|paramCount[0]       ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|paramCount[2]       ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|kbInPointer[2]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.396  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.684      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]     ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]     ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]     ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]     ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]     ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]     ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]     ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]    ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]    ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]    ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]     ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]     ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]    ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]    ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]    ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]    ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]    ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]    ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]    ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]    ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]    ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2ClkOut           ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWRParity          ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; OUT_LATCH:io3|Q_tmp[0]                    ; OUT_LATCH:io3|Q_tmp[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2Shift            ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|dispState.dispWrite ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|dispState.idle      ; SBCTextDisplayRGB:io1|dispState.idle                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; bufferedUART:UART|txd                     ; bufferedUART:UART|txd                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Scroll           ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Caps             ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|FNkeysSig[1]        ; SBCTextDisplayRGB:io1|FNkeysSig[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param4[0]           ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param3[0]           ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|dispWR              ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|cursorVert[2]       ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|cursorVert[3]       ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param2[0]           ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param1[0]           ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|dispByteSent        ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|attBold             ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|attInverse          ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|vActive             ; SBCTextDisplayRGB:io1|vActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|charScanLine[0]     ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|charScanLine[1]     ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|charScanLine[2]     ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SBCTextDisplayRGB:io1|charScanLine[3]     ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.415  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]      ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.415  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]      ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.415  ; SBCTextDisplayRGB:io1|kbInPointer[0]      ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.416  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.430  ; Toggle_On_FN_Key:FNKeyToggle|loopback     ; Toggle_On_FN_Key:FNKeyToggle|loopback                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.669      ;
; 0.432  ; SBCTextDisplayRGB:io1|dispCharWRData[2]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.085      ;
; 0.440  ; SBCTextDisplayRGB:io1|dispCharWRData[1]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.093      ;
; 0.461  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.729      ;
; 0.471  ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.473  ; cpuClock                                  ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_we_reg                                           ; cpuClock     ; clk         ; 0.000        ; 2.734      ; 3.707      ;
; 0.482  ; cpuClock                                  ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_we_reg                                           ; cpuClock     ; clk         ; 0.000        ; 2.745      ; 3.727      ;
; 0.492  ; cpuClock                                  ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_we_reg                                           ; cpuClock     ; clk         ; 0.000        ; 2.726      ; 3.718      ;
; 0.498  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.766      ;
; 0.498  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.766      ;
; 0.498  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxBuffer~87                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.766      ;
; 0.499  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxBuffer~91                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.767      ;
; 0.500  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.768      ;
; 0.500  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~88                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.768      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                            ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.074 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 1.000        ; -0.115     ; 1.961      ;
; -1.074 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 1.000        ; -0.115     ; 1.961      ;
; -1.074 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 1.000        ; -0.115     ; 1.961      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 1.000        ; -0.065     ; 1.974      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 1.000        ; -0.065     ; 1.974      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 1.000        ; -0.065     ; 1.974      ;
; -0.793 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 1.706      ;
; -0.793 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 1.706      ;
; -0.793 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 1.000        ; -0.089     ; 1.706      ;
; -0.793 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 1.000        ; -0.089     ; 1.706      ;
; -0.793 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 1.000        ; -0.089     ; 1.706      ;
; -0.793 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 1.706      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.708 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.637      ;
; -0.647 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 1.000        ; -0.099     ; 1.550      ;
; -0.647 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 1.000        ; -0.099     ; 1.550      ;
; -0.647 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 1.000        ; -0.099     ; 1.550      ;
; -0.647 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 1.000        ; -0.099     ; 1.550      ;
; -0.647 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 1.000        ; -0.099     ; 1.550      ;
; -0.570 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 1.000        ; 0.355      ; 1.927      ;
; -0.570 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 1.000        ; 0.355      ; 1.927      ;
; -0.570 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 1.000        ; 0.355      ; 1.927      ;
; -0.570 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 1.000        ; 0.355      ; 1.927      ;
; -0.570 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 1.000        ; 0.355      ; 1.927      ;
; -0.570 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 1.000        ; 0.355      ; 1.927      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpuClock'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.566 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; clk          ; cpuClock    ; 0.500        ; 2.384      ; 2.310      ;
; 0.566 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; clk          ; cpuClock    ; 0.500        ; 2.384      ; 2.310      ;
; 0.566 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; clk          ; cpuClock    ; 0.500        ; 2.384      ; 2.310      ;
; 0.566 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; clk          ; cpuClock    ; 0.500        ; 2.384      ; 2.310      ;
; 0.566 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; clk          ; cpuClock    ; 0.500        ; 2.384      ; 2.310      ;
; 0.566 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; clk          ; cpuClock    ; 0.500        ; 2.384      ; 2.310      ;
; 0.663 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 2.117      ; 1.946      ;
; 0.663 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 2.117      ; 1.946      ;
; 0.663 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 2.117      ; 1.946      ;
; 0.663 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 2.117      ; 1.946      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpuClock'                                                                                                                 ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.343 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 2.447      ; 1.829      ;
; -0.343 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 2.447      ; 1.829      ;
; -0.343 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 2.447      ; 1.829      ;
; -0.343 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 2.447      ; 1.829      ;
; -0.209 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.205      ;
; -0.209 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.205      ;
; -0.209 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.205      ;
; -0.209 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.205      ;
; -0.209 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.205      ;
; -0.209 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; clk          ; cpuClock    ; -0.500       ; 2.689      ; 2.205      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                            ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.098 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.813      ;
; 1.098 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.813      ;
; 1.098 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.813      ;
; 1.098 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.813      ;
; 1.098 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.813      ;
; 1.098 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.813      ;
; 1.241 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.484      ;
; 1.241 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.484      ;
; 1.241 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.484      ;
; 1.241 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.484      ;
; 1.241 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.484      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.568      ;
; 1.361 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.614      ;
; 1.361 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.614      ;
; 1.361 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.614      ;
; 1.361 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.614      ;
; 1.361 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.614      ;
; 1.361 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.614      ;
; 1.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.083      ; 1.855      ;
; 1.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.083      ; 1.855      ;
; 1.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.855      ;
; 1.605 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; 0.031      ; 1.831      ;
; 1.605 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; 0.031      ; 1.831      ;
; 1.605 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; 0.031      ; 1.831      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_address_reg0                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_datain_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_we_reg                                              ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9                                                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_address_reg0                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_datain_reg0                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_we_reg                                               ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a0~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a1~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a2~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a3~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a4~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a5~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a6~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a7~porta_address_reg0                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_we_reg         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_datain_reg0    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_we_reg         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_4va1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_4va1:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|address_reg_a[0]                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|out_address_reg_a[0]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; OUT_LATCH:io3|Q_tmp[0]                                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|FNkeysSig[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|attBold                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpuClock'                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteWritten        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[14]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[15]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[8]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[9]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|fic                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|iv[0]                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; n_reset   ; clk        ; 4.511 ; 4.560 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 3.698 ; 3.980 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 2.403 ; 2.517 ; Rise       ; clk             ;
; rxd       ; clk        ; 4.005 ; 4.188 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 4.689 ; 4.417 ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; 4.055 ; 4.166 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; 4.083 ; 4.382 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; 4.403 ; 4.748 ; Rise       ; cpuClock        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; 0.187  ; -0.070 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; -1.979 ; -2.338 ; Rise       ; clk             ;
; ps2Data   ; clk        ; -1.842 ; -1.934 ; Rise       ; clk             ;
; rxd       ; clk        ; -2.087 ; -2.228 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 0.993  ; 0.743  ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; -1.867 ; -2.016 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; -2.052 ; -2.103 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; -1.962 ; -2.335 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 7.625 ; 7.167 ; Rise       ; clk             ;
; LED2      ; clk        ; 7.785 ; 7.526 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.465 ; 7.069 ; Rise       ; clk             ;
; hSync     ; clk        ; 8.636 ; 8.153 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 6.854 ; 7.213 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 7.553 ; 8.098 ; Rise       ; clk             ;
; rts       ; clk        ; 6.718 ; 6.539 ; Rise       ; clk             ;
; txd       ; clk        ; 7.612 ; 7.291 ; Rise       ; clk             ;
; vSync     ; clk        ; 7.566 ; 7.161 ; Rise       ; clk             ;
; videoB3   ; clk        ; 8.826 ; 8.402 ; Rise       ; clk             ;
; videoB4   ; clk        ; 8.653 ; 8.092 ; Rise       ; clk             ;
; videoG4   ; clk        ; 8.360 ; 7.860 ; Rise       ; clk             ;
; videoG5   ; clk        ; 9.698 ; 8.856 ; Rise       ; clk             ;
; videoR3   ; clk        ; 7.661 ; 7.285 ; Rise       ; clk             ;
; videoR4   ; clk        ; 7.636 ; 7.251 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 7.331 ; 6.888 ; Rise       ; clk             ;
; LED2      ; clk        ; 7.486 ; 7.233 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.178 ; 6.794 ; Rise       ; clk             ;
; hSync     ; clk        ; 8.303 ; 7.834 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 6.590 ; 6.941 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 7.261 ; 7.790 ; Rise       ; clk             ;
; rts       ; clk        ; 6.465 ; 6.288 ; Rise       ; clk             ;
; txd       ; clk        ; 7.323 ; 7.010 ; Rise       ; clk             ;
; vSync     ; clk        ; 7.280 ; 6.885 ; Rise       ; clk             ;
; videoB3   ; clk        ; 8.489 ; 8.076 ; Rise       ; clk             ;
; videoB4   ; clk        ; 8.322 ; 7.779 ; Rise       ; clk             ;
; videoG4   ; clk        ; 8.041 ; 7.556 ; Rise       ; clk             ;
; videoG5   ; clk        ; 9.402 ; 8.574 ; Rise       ; clk             ;
; videoR3   ; clk        ; 7.370 ; 7.005 ; Rise       ; clk             ;
; videoR4   ; clk        ; 7.345 ; 6.972 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 7.770 ;    ;    ; 7.663 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 7.479 ;    ;    ; 7.373 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; cpuClock ; -6.717 ; -1289.746      ;
; clk      ; -5.897 ; -1148.095      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk      ; -0.393 ; -0.779        ;
; cpuClock ; -0.319 ; -0.671        ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clk      ; -0.049 ; -0.234            ;
; cpuClock ; 0.457  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; cpuClock ; -0.063 ; -0.252           ;
; clk      ; 0.529  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -877.316                     ;
; cpuClock ; -1.000 ; -368.000                     ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpuClock'                                                                                                   ;
+--------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.717 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.848     ; 6.856      ;
; -6.691 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.844     ; 6.834      ;
; -6.620 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 6.755      ;
; -6.618 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.138     ; 6.467      ;
; -6.609 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.848     ; 6.748      ;
; -6.590 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.048     ; 6.529      ;
; -6.586 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.940     ; 6.633      ;
; -6.570 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.923     ; 6.634      ;
; -6.564 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.044     ; 6.507      ;
; -6.560 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 6.611      ;
; -6.551 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.844     ; 6.694      ;
; -6.544 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.137     ; 6.394      ;
; -6.544 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.919     ; 6.612      ;
; -6.541 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.142     ; 6.386      ;
; -6.519 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.137     ; 6.369      ;
; -6.513 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.137     ; 6.363      ;
; -6.507 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 6.651      ;
; -6.500 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.137     ; 6.350      ;
; -6.493 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.052     ; 6.428      ;
; -6.489 ; cpu09:cpu1|fic                        ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.844     ; 6.632      ;
; -6.489 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.944     ; 6.532      ;
; -6.482 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.048     ; 6.421      ;
; -6.478 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.138     ; 6.327      ;
; -6.478 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.940     ; 6.525      ;
; -6.477 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.145     ; 7.319      ;
; -6.473 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.927     ; 6.533      ;
; -6.465 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.142     ; 6.310      ;
; -6.462 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.923     ; 6.526      ;
; -6.461 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.146     ; 6.302      ;
; -6.456 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.342     ; 7.101      ;
; -6.454 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.342     ; 7.099      ;
; -6.452 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.945     ; 6.494      ;
; -6.450 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 6.594      ;
; -6.441 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.357     ; 7.071      ;
; -6.441 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.357     ; 7.071      ;
; -6.434 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.289     ; 7.132      ;
; -6.426 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.941     ; 6.472      ;
; -6.424 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.044     ; 6.367      ;
; -6.421 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.849     ; 6.559      ;
; -6.420 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 6.471      ;
; -6.419 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.188     ; 7.218      ;
; -6.418 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.342     ; 7.063      ;
; -6.416 ; cpu09:cpu1|fic                        ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.138     ; 6.265      ;
; -6.408 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 6.561      ;
; -6.406 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.171     ; 7.222      ;
; -6.404 ; cpu09:cpu1|op_code[6]                 ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.919     ; 6.472      ;
; -6.395 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 6.537      ;
; -6.385 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.163     ; 7.209      ;
; -6.385 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.368     ; 7.004      ;
; -6.383 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.368     ; 7.002      ;
; -6.382 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 6.539      ;
; -6.380 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 6.324      ;
; -6.376 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.935     ; 6.428      ;
; -6.372 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.342     ; 7.017      ;
; -6.370 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.383     ; 6.974      ;
; -6.370 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.383     ; 6.974      ;
; -6.367 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.260     ; 7.094      ;
; -6.364 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 6.308      ;
; -6.363 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.315     ; 7.035      ;
; -6.363 ; cpu09:cpu1|pre_code[1]                ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 6.509      ;
; -6.362 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.368     ; 6.981      ;
; -6.362 ; cpu09:cpu1|fic                        ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.044     ; 6.305      ;
; -6.360 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.918     ; 6.429      ;
; -6.358 ; cpu09:cpu1|fic                        ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 6.409      ;
; -6.355 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.949     ; 6.393      ;
; -6.354 ; cpu09:cpu1|pre_code[2]                ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 6.500      ;
; -6.352 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.245     ; 7.094      ;
; -6.350 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.459     ; 6.878      ;
; -6.348 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.214     ; 7.121      ;
; -6.347 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.368     ; 6.966      ;
; -6.344 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.945     ; 6.386      ;
; -6.342 ; cpu09:cpu1|fic                        ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.919     ; 6.410      ;
; -6.339 ; cpu09:cpu1|ea[0]                      ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.145     ; 6.181      ;
; -6.336 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 6.480      ;
; -6.332 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.565     ; 6.754      ;
; -6.330 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.565     ; 6.752      ;
; -6.327 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.945     ; 6.369      ;
; -6.326 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.580     ; 6.733      ;
; -6.324 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.853     ; 6.458      ;
; -6.323 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 6.267      ;
; -6.322 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.171     ; 7.138      ;
; -6.320 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 6.264      ;
; -6.319 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.512     ; 6.794      ;
; -6.319 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.935     ; 6.371      ;
; -6.317 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.580     ; 6.724      ;
; -6.315 ; cpu09:cpu1|state.puls_pch_state       ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.332     ; 6.970      ;
; -6.314 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.189     ; 7.112      ;
; -6.313 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.849     ; 6.451      ;
; -6.313 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.052     ; 6.248      ;
; -6.312 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.137     ; 6.162      ;
; -6.311 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 6.460      ;
; -6.309 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.863     ; 6.433      ;
; -6.304 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.411     ; 6.880      ;
; -6.304 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.940     ; 6.351      ;
; -6.303 ; cpu09:cpu1|state.push_return_lo_state ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.565     ; 6.725      ;
; -6.303 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.918     ; 6.372      ;
; -6.301 ; cpu09:cpu1|state.rti_iyl_state        ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.368     ; 6.920      ;
; -6.301 ; cpu09:cpu1|state.rti_dp_state         ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.368     ; 6.920      ;
; -6.301 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.941     ; 6.347      ;
; -6.300 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 6.453      ;
+--------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.897 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 7.052      ;
; -5.885 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.146      ; 7.040      ;
; -5.879 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.141      ; 7.029      ;
; -5.862 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 7.017      ;
; -5.850 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.146      ; 7.005      ;
; -5.844 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.141      ; 6.994      ;
; -5.730 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.142      ; 6.881      ;
; -5.695 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.142      ; 6.846      ;
; -5.635 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.794      ;
; -5.623 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.782      ;
; -5.617 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.771      ;
; -5.610 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.769      ;
; -5.598 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.757      ;
; -5.592 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.746      ;
; -5.588 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.741      ;
; -5.585 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.742      ;
; -5.578 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.730      ;
; -5.568 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.727      ;
; -5.556 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.715      ;
; -5.550 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.704      ;
; -5.547 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.706      ;
; -5.535 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.694      ;
; -5.534 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.693      ;
; -5.529 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.683      ;
; -5.522 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.681      ;
; -5.522 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.675      ;
; -5.519 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.140      ; 6.668      ;
; -5.519 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.676      ;
; -5.516 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.670      ;
; -5.512 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.664      ;
; -5.507 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 6.656      ;
; -5.501 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.148      ; 6.658      ;
; -5.501 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.645      ;
; -5.495 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.140      ; 6.644      ;
; -5.483 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 6.632      ;
; -5.482 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.635      ;
; -5.479 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.636      ;
; -5.477 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.621      ;
; -5.472 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.624      ;
; -5.468 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.623      ;
; -5.443 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.598      ;
; -5.435 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.148      ; 6.592      ;
; -5.431 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.065     ; 6.375      ;
; -5.428 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.061     ; 6.376      ;
; -5.421 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.066     ; 6.364      ;
; -5.417 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.141      ; 6.567      ;
; -5.417 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; -0.059     ; 6.367      ;
; -5.410 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.563      ;
; -5.407 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.564      ;
; -5.406 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.565      ;
; -5.405 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.141      ; 6.555      ;
; -5.405 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.059     ; 6.355      ;
; -5.404 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.141      ; 6.554      ;
; -5.401 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.556      ;
; -5.400 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.552      ;
; -5.399 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 6.544      ;
; -5.399 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 6.344      ;
; -5.398 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.551      ;
; -5.395 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.148      ; 6.552      ;
; -5.395 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.552      ;
; -5.394 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.553      ;
; -5.392 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.545      ;
; -5.392 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.141      ; 6.542      ;
; -5.391 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.550      ;
; -5.389 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.546      ;
; -5.388 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.542      ;
; -5.388 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.540      ;
; -5.386 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 6.531      ;
; -5.382 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.534      ;
; -5.380 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.535      ;
; -5.379 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.538      ;
; -5.373 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.527      ;
; -5.367 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.522      ;
; -5.352 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.136      ; 6.497      ;
; -5.344 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 6.292      ;
; -5.333 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.488      ;
; -5.330 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.489      ;
; -5.328 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.136      ; 6.473      ;
; -5.325 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.480      ;
; -5.323 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.148      ; 6.480      ;
; -5.323 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.477      ;
; -5.322 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.481      ;
; -5.316 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.065     ; 6.260      ;
; -5.315 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.469      ;
; -5.313 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; -0.061     ; 6.261      ;
; -5.311 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.148      ; 6.468      ;
; -5.306 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.066     ; 6.249      ;
; -5.305 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.148      ; 6.462      ;
; -5.289 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.448      ;
; -5.277 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.436      ;
; -5.271 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 6.425      ;
; -5.250 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.137      ; 6.396      ;
; -5.250 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; -0.063     ; 6.196      ;
; -5.248 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.403      ;
; -5.246 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.405      ;
; -5.245 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.150      ; 6.404      ;
; -5.243 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.144      ; 6.396      ;
; -5.240 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.148      ; 6.397      ;
; -5.239 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ; clk          ; clk         ; 1.000        ; 0.146      ; 6.394      ;
; -5.238 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.150      ; 6.397      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.393 ; cpuClock                                  ; bufferedUART:UART|func_reset                                                                                                                            ; cpuClock     ; clk         ; 0.000        ; 1.106      ; 0.932      ;
; -0.386 ; cpuClock                                  ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; clk         ; 0.000        ; 1.106      ; 0.939      ;
; 0.119  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.238      ; 0.441      ;
; 0.120  ; SBCTextDisplayRGB:io1|dispCharWRData[0]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.444      ;
; 0.134  ; SBCTextDisplayRGB:io1|dispCharWRData[3]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.458      ;
; 0.168  ; SBCTextDisplayRGB:io1|dispCharWRData[2]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.492      ;
; 0.170  ; SBCTextDisplayRGB:io1|dispCharWRData[1]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.494      ;
; 0.177  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]     ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; SBCTextDisplayRGB:io1|n_kbWR              ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]    ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]    ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]    ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]    ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|ps2Num              ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|ps2Ctrl             ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|paramCount[1]       ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|paramCount[0]       ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|paramCount[2]       ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbInPointer[2]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; SBCTextDisplayRGB:io1|cursorVert[4]       ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]     ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]     ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]     ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]     ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]     ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]     ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]     ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]     ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]     ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]    ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]    ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]    ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]    ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]    ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]    ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]    ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]    ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]    ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]    ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]    ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]    ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2ClkOut           ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWRParity          ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; OUT_LATCH:io3|Q_tmp[0]                    ; OUT_LATCH:io3|Q_tmp[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2Shift            ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2Scroll           ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2Caps             ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|FNkeysSig[1]        ; SBCTextDisplayRGB:io1|FNkeysSig[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|param4[0]           ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|param3[0]           ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|dispState.dispWrite ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|dispWR              ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|cursorVert[2]       ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|cursorVert[3]       ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|dispState.idle      ; SBCTextDisplayRGB:io1|dispState.idle                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|param2[0]           ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|param1[0]           ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|dispByteSent        ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|attBold             ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|attInverse          ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:UART|txd                     ; bufferedUART:UART|txd                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|vActive             ; SBCTextDisplayRGB:io1|vActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[0]     ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[1]     ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[2]     ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[3]     ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]      ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]      ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; SBCTextDisplayRGB:io1|kbInPointer[0]      ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.199  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.201  ; Toggle_On_FN_Key:FNKeyToggle|loopback     ; Toggle_On_FN_Key:FNKeyToggle|loopback                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.208  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxBuffer~87                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.209  ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxBuffer~91                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.210  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~88                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.222  ; SBCTextDisplayRGB:io1|ps2Byte[5]          ; SBCTextDisplayRGB:io1|ps2Byte[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.344      ;
; 0.222  ; cpuClock                                  ; bufferedUART:UART|func_reset                                                                                                                            ; cpuClock     ; clk         ; -0.500       ; 1.106      ; 1.047      ;
; 0.225  ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txState.dataBit                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.230  ; cpuClock                                  ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; clk         ; -0.500       ; 1.106      ; 1.055      ;
; 0.232  ; SBCTextDisplayRGB:io1|ps2Byte[6]          ; SBCTextDisplayRGB:io1|ps2Byte[5]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.354      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpuClock'                                                                                                                                      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.319 ; SBCTextDisplayRGB:io1|kbBuffer~64            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.307      ; 0.602      ;
; -0.180 ; SBCTextDisplayRGB:io1|kbBuffer~35            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.126      ; 0.560      ;
; -0.172 ; SBCTextDisplayRGB:io1|kbBuffer~37            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.126      ; 0.568      ;
; -0.172 ; SBCTextDisplayRGB:io1|kbBuffer~36            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.126      ; 0.568      ;
; -0.024 ; SBCTextDisplayRGB:io1|kbBuffer~51            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.109      ; 0.699      ;
; 0.002  ; SBCTextDisplayRGB:io1|kbBuffer~48            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.106      ; 0.722      ;
; 0.015  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 1.298      ; 0.927      ;
; 0.029  ; SBCTextDisplayRGB:io1|kbBuffer~49            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.109      ; 0.752      ;
; 0.052  ; SBCTextDisplayRGB:io1|kbBuffer~32            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 1.109      ; 0.775      ;
; 0.067  ; SBCTextDisplayRGB:io1|kbBuffer~65            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.307      ; 0.988      ;
; 0.069  ; SBCTextDisplayRGB:io1|kbBuffer~38            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 1.109      ; 0.792      ;
; 0.075  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 1.298      ; 0.987      ;
; 0.098  ; SBCTextDisplayRGB:io1|kbBuffer~62            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.304      ; 1.016      ;
; 0.113  ; bufferedUART:UART|rxBuffer~112               ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 1.385      ; 1.112      ;
; 0.117  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.366      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.119  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 1.135      ; 1.368      ;
; 0.127  ; SBCTextDisplayRGB:io1|kbBuffer~63            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.307      ; 1.048      ;
; 0.130  ; bufferedUART:UART|rxBuffer~64                ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 1.393      ; 1.137      ;
; 0.141  ; bufferedUART:UART|rxBuffer~114               ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 1.385      ; 1.140      ;
; 0.144  ; SBCTextDisplayRGB:io1|kbBuffer~13            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.104      ; 0.862      ;
; 0.168  ; SBCTextDisplayRGB:io1|kbBuffer~52            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 1.097      ; 0.879      ;
; 0.169  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.311      ; 1.094      ;
; 0.169  ; SBCTextDisplayRGB:io1|kbBuffer~14            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.107      ; 0.890      ;
; 0.170  ; SBCTextDisplayRGB:io1|kbBuffer~16            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.107      ; 0.891      ;
; 0.177  ; SBCTextDisplayRGB:io1|kbBuffer~61            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 1.295      ; 1.086      ;
; 0.179  ; SBCTextDisplayRGB:io1|kbBuffer~33            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 1.109      ; 0.902      ;
; 0.180  ; SBCTextDisplayRGB:io1|kbBuffer~46            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 1.097      ; 0.891      ;
; 0.185  ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbBuffer~15            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.107      ; 0.907      ;
; 0.187  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.191  ; bufferedUART:UART|rxBuffer~54                ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 1.373      ; 1.178      ;
; 0.191  ; bufferedUART:UART|rxBuffer~110               ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 1.365      ; 1.170      ;
; 0.193  ; SBCTextDisplayRGB:io1|kbBuffer~43            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.123      ; 0.930      ;
; 0.195  ; bufferedUART:UART|rxBuffer~133               ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 1.185      ; 0.994      ;
; 0.195  ; bufferedUART:UART|rxBuffer~120               ; bufferedUART:UART|dataOut[3]                 ; clk          ; cpuClock    ; -0.500       ; 1.384      ; 1.193      ;
; 0.198  ; SBCTextDisplayRGB:io1|kbBuffer~50            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.109      ; 0.921      ;
; 0.201  ; cpu09:cpu1|state.sync_state                  ; cpu09:cpu1|state.sync_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.205  ; bufferedUART:UART|txByteSent                 ; bufferedUART:UART|txByteWritten              ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 1.529      ;
; 0.205  ; bufferedUART:UART|rxBuffer~130               ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 1.379      ; 1.198      ;
; 0.214  ; SBCTextDisplayRGB:io1|kbBuffer~44            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.123      ; 0.951      ;
; 0.218  ; SBCTextDisplayRGB:io1|kbBuffer~11            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 1.095      ; 0.927      ;
; 0.226  ; bufferedUART:UART|rxBuffer~74                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 1.378      ; 1.218      ;
; 0.233  ; bufferedUART:UART|rxBuffer~58                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 1.393      ; 1.240      ;
; 0.236  ; SBCTextDisplayRGB:io1|kbBuffer~17            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 1.095      ; 0.945      ;
; 0.241  ; SBCTextDisplayRGB:io1|kbBuffer~28            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.108      ; 0.963      ;
; 0.243  ; SBCTextDisplayRGB:io1|kbBuffer~41            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.120      ; 0.977      ;
; 0.244  ; cpu09:cpu1|state.rti_pch_state               ; cpu09:cpu1|state.rti_pcl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.074      ; 0.402      ;
; 0.245  ; SBCTextDisplayRGB:io1|kbBuffer~47            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 1.097      ; 0.956      ;
; 0.246  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[4]                 ; clk          ; cpuClock    ; -0.500       ; 1.367      ; 1.227      ;
; 0.246  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[1]                 ; clk          ; cpuClock    ; -0.500       ; 1.367      ; 1.227      ;
; 0.246  ; bufferedUART:UART|func_reset                 ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 1.367      ; 1.227      ;
; 0.247  ; cpu09:cpu1|state.indexaddr_state             ; cpu09:cpu1|state.indexaddr2_state            ; cpuClock     ; cpuClock    ; 0.000        ; 0.174      ; 0.505      ;
; 0.255  ; SBCTextDisplayRGB:io1|kbBuffer~30            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.108      ; 0.977      ;
; 0.256  ; bufferedUART:UART|rxBuffer~42                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 1.212      ; 1.082      ;
; 0.257  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 1.314      ; 1.185      ;
; 0.257  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 1.314      ; 1.185      ;
; 0.257  ; SBCTextDisplayRGB:io1|func_reset             ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.314      ; 1.185      ;
; 0.261  ; bufferedUART:UART|rxBuffer~93                ; bufferedUART:UART|dataOut[0]                 ; clk          ; cpuClock    ; -0.500       ; 1.355      ; 1.230      ;
; 0.263  ; bufferedUART:UART|rxBuffer~65                ; bufferedUART:UART|dataOut[4]                 ; clk          ; cpuClock    ; -0.500       ; 1.371      ; 1.248      ;
; 0.265  ; SBCTextDisplayRGB:io1|kbBuffer~34            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 1.123      ; 1.002      ;
; 0.267  ; SBCTextDisplayRGB:io1|kbBuffer~40            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 1.111      ; 0.992      ;
; 0.267  ; SBCTextDisplayRGB:io1|kbBuffer~60            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 1.295      ; 1.176      ;
; 0.268  ; bufferedUART:UART|rxBuffer~124               ; bufferedUART:UART|dataOut[7]                 ; clk          ; cpuClock    ; -0.500       ; 1.363      ; 1.245      ;
; 0.268  ; SBCTextDisplayRGB:io1|kbBuffer~42            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 1.123      ; 1.005      ;
; 0.277  ; cpu09:cpu1|up[15]                            ; SBCTextDisplayRGB:io1|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.915      ;
; 0.278  ; bufferedUART:UART|rxBuffer~98                ; bufferedUART:UART|dataOut[5]                 ; clk          ; cpuClock    ; -0.500       ; 1.379      ; 1.271      ;
; 0.279  ; bufferedUART:UART|rxBuffer~139               ; bufferedUART:UART|dataOut[6]                 ; clk          ; cpuClock    ; -0.500       ; 1.207      ; 1.100      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                            ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 1.000        ; -0.060     ; 0.976      ;
; -0.049 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 1.000        ; -0.060     ; 0.976      ;
; -0.049 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 1.000        ; -0.060     ; 0.976      ;
; -0.029 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 1.000        ; -0.028     ; 0.988      ;
; -0.029 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 1.000        ; -0.028     ; 0.988      ;
; -0.029 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 1.000        ; -0.028     ; 0.988      ;
; 0.081  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 1.000        ; -0.046     ; 0.860      ;
; 0.081  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 0.860      ;
; 0.081  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 1.000        ; -0.046     ; 0.860      ;
; 0.081  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 0.860      ;
; 0.081  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 1.000        ; -0.046     ; 0.860      ;
; 0.081  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 1.000        ; -0.046     ; 0.860      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.173  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 1.000        ; -0.050     ; 0.764      ;
; 0.173  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 1.000        ; -0.050     ; 0.764      ;
; 0.173  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 0.764      ;
; 0.173  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 1.000        ; -0.050     ; 0.764      ;
; 0.173  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 1.000        ; -0.050     ; 0.764      ;
; 0.176  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 1.000        ; 0.145      ; 0.956      ;
; 0.176  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 1.000        ; 0.145      ; 0.956      ;
; 0.176  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 1.000        ; 0.145      ; 0.956      ;
; 0.176  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 1.000        ; 0.145      ; 0.956      ;
; 0.176  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 1.000        ; 0.145      ; 0.956      ;
; 0.176  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 1.000        ; 0.145      ; 0.956      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpuClock'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.457 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; clk          ; cpuClock    ; 0.500        ; 1.226      ; 1.246      ;
; 0.457 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; clk          ; cpuClock    ; 0.500        ; 1.226      ; 1.246      ;
; 0.457 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; clk          ; cpuClock    ; 0.500        ; 1.226      ; 1.246      ;
; 0.457 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; clk          ; cpuClock    ; 0.500        ; 1.226      ; 1.246      ;
; 0.457 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; clk          ; cpuClock    ; 0.500        ; 1.226      ; 1.246      ;
; 0.457 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; clk          ; cpuClock    ; 0.500        ; 1.226      ; 1.246      ;
; 0.633 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 1.128      ; 0.972      ;
; 0.633 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 1.128      ; 0.972      ;
; 0.633 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 1.128      ; 0.972      ;
; 0.633 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 1.128      ; 0.972      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpuClock'                                                                                                                 ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.063 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 1.302      ; 0.853      ;
; -0.063 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 1.302      ; 0.853      ;
; -0.063 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 1.302      ; 0.853      ;
; -0.063 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 1.302      ; 0.853      ;
; 0.067  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; clk          ; cpuClock    ; -0.500       ; 1.380      ; 1.061      ;
; 0.067  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; clk          ; cpuClock    ; -0.500       ; 1.380      ; 1.061      ;
; 0.067  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; clk          ; cpuClock    ; -0.500       ; 1.380      ; 1.061      ;
; 0.067  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; clk          ; cpuClock    ; -0.500       ; 1.380      ; 1.061      ;
; 0.067  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; clk          ; cpuClock    ; -0.500       ; 1.380      ; 1.061      ;
; 0.067  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; clk          ; cpuClock    ; -0.500       ; 1.380      ; 1.061      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                            ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 0.839      ;
; 0.529 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; 0.226      ; 0.839      ;
; 0.529 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; 0.226      ; 0.839      ;
; 0.529 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; 0.226      ; 0.839      ;
; 0.529 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; 0.226      ; 0.839      ;
; 0.529 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; 0.226      ; 0.839      ;
; 0.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.023      ; 0.684      ;
; 0.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.023      ; 0.684      ;
; 0.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.023      ; 0.684      ;
; 0.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.023      ; 0.684      ;
; 0.577 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; 0.023      ; 0.684      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.747      ;
; 0.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.747      ;
; 0.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.747      ;
; 0.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.747      ;
; 0.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.747      ;
; 0.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.747      ;
; 0.733 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.046      ; 0.863      ;
; 0.733 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.046      ; 0.863      ;
; 0.733 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.863      ;
; 0.762 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; 0.013      ; 0.859      ;
; 0.762 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; 0.013      ; 0.859      ;
; 0.762 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; 0.013      ; 0.859      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|address_reg_a[0]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|out_address_reg_a[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a0~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_address_reg0                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_datain_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a10~porta_we_reg                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_address_reg0                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_datain_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a11~porta_we_reg                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_address_reg0                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_datain_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a12~porta_we_reg                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_address_reg0                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_datain_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a13~porta_we_reg                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_address_reg0                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_datain_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a14~porta_we_reg                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_address_reg0                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_datain_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a15~porta_we_reg                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a1~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a2~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a3~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a4~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a5~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a6~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a7~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a8~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_address_reg0                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_datain_reg0                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; InternalRam16K:ram1|altsyncram:altsyncram_component|altsyncram_8jf1:auto_generated|ram_block1a9~porta_we_reg                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a0~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a1~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a2~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a3~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a4~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a5~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a6~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_t5a1:auto_generated|ram_block1a7~porta_address_reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; OUT_LATCH:io3|Q_tmp[0]                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a0~portb_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_h772:auto_generated|ram_block1a4~portb_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|FNkeysSig[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_4va1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_4va1:auto_generated|ram_block1a4~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SBCTextDisplayRGB:io1|attBold                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpuClock'                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|controlReg[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|dataOut[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:UART|rxReadPointer[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteLatch[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:UART|txByteWritten        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[13]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[14]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[15]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|fic                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|iv[0]                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; n_reset   ; clk        ; 2.072 ; 2.606 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 1.837 ; 2.742 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 1.254 ; 2.084 ; Rise       ; clk             ;
; rxd       ; clk        ; 1.986 ; 2.859 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 1.928 ; 2.692 ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; 1.828 ; 2.425 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; 1.864 ; 2.365 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; 2.078 ; 2.554 ; Rise       ; cpuClock        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; 0.031  ; -0.426 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; -1.113 ; -1.847 ; Rise       ; clk             ;
; ps2Data   ; clk        ; -0.987 ; -1.793 ; Rise       ; clk             ;
; rxd       ; clk        ; -1.098 ; -1.887 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 0.426  ; -0.080 ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; -0.772 ; -1.352 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; -0.859 ; -1.395 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; -0.956 ; -1.417 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.772 ; 3.856 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.940 ; 4.088 ; Rise       ; clk             ;
; LED3      ; clk        ; 3.692 ; 3.779 ; Rise       ; clk             ;
; hSync     ; clk        ; 4.278 ; 4.443 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 3.705 ; 3.652 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 4.104 ; 4.033 ; Rise       ; clk             ;
; rts       ; clk        ; 3.462 ; 3.515 ; Rise       ; clk             ;
; txd       ; clk        ; 3.844 ; 3.940 ; Rise       ; clk             ;
; vSync     ; clk        ; 3.823 ; 3.882 ; Rise       ; clk             ;
; videoB3   ; clk        ; 4.423 ; 4.597 ; Rise       ; clk             ;
; videoB4   ; clk        ; 4.274 ; 4.414 ; Rise       ; clk             ;
; videoG4   ; clk        ; 4.125 ; 4.259 ; Rise       ; clk             ;
; videoG5   ; clk        ; 5.401 ; 5.242 ; Rise       ; clk             ;
; videoR3   ; clk        ; 3.857 ; 3.948 ; Rise       ; clk             ;
; videoR4   ; clk        ; 3.848 ; 3.931 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.647 ; 3.725 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.808 ; 3.948 ; Rise       ; clk             ;
; LED3      ; clk        ; 3.571 ; 3.653 ; Rise       ; clk             ;
; hSync     ; clk        ; 4.133 ; 4.291 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 3.583 ; 3.536 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 3.967 ; 3.900 ; Rise       ; clk             ;
; rts       ; clk        ; 3.349 ; 3.397 ; Rise       ; clk             ;
; txd       ; clk        ; 3.719 ; 3.809 ; Rise       ; clk             ;
; vSync     ; clk        ; 3.699 ; 3.753 ; Rise       ; clk             ;
; videoB3   ; clk        ; 4.275 ; 4.439 ; Rise       ; clk             ;
; videoB4   ; clk        ; 4.127 ; 4.260 ; Rise       ; clk             ;
; videoG4   ; clk        ; 3.985 ; 4.111 ; Rise       ; clk             ;
; videoG5   ; clk        ; 5.271 ; 5.107 ; Rise       ; clk             ;
; videoR3   ; clk        ; 3.727 ; 3.812 ; Rise       ; clk             ;
; videoR4   ; clk        ; 3.719 ; 3.796 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 4.066 ;    ;    ; 4.819 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 3.929 ;    ;    ; 4.673 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -16.227   ; -0.923 ; -1.246   ; -0.405  ; -3.201              ;
;  clk             ; -14.940   ; -0.812 ; -1.246   ; 0.529   ; -3.201              ;
;  cpuClock        ; -16.227   ; -0.923 ; 0.457    ; -0.405  ; -1.487              ;
; Design-wide TNS  ; -6887.869 ; -4.301 ; -30.827  ; -3.258  ; -1707.049           ;
;  clk             ; -3517.242 ; -1.619 ; -30.827  ; 0.000   ; -1158.919           ;
;  cpuClock        ; -3370.627 ; -2.682 ; 0.000    ; -3.258  ; -548.130            ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; n_reset   ; clk        ; 4.791 ; 4.853 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 4.089 ; 4.601 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 2.677 ; 2.990 ; Rise       ; clk             ;
; rxd       ; clk        ; 4.429 ; 4.837 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 4.932 ; 4.909 ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; 4.357 ; 4.513 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; 4.416 ; 4.640 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; 4.721 ; 4.968 ; Rise       ; cpuClock        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; 0.198  ; 0.038  ; Rise       ; clk             ;
; ps2Clk    ; clk        ; -1.113 ; -1.847 ; Rise       ; clk             ;
; ps2Data   ; clk        ; -0.987 ; -1.793 ; Rise       ; clk             ;
; rxd       ; clk        ; -1.098 ; -1.887 ; Rise       ; clk             ;
; n_reset   ; cpuClock   ; 1.007  ; 0.828  ; Rise       ; cpuClock        ;
; switch0   ; cpuClock   ; -0.772 ; -1.352 ; Rise       ; cpuClock        ;
; switch1   ; cpuClock   ; -0.859 ; -1.395 ; Rise       ; cpuClock        ;
; switch2   ; cpuClock   ; -0.956 ; -1.417 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; LED1      ; clk        ; 8.199  ; 7.944 ; Rise       ; clk             ;
; LED2      ; clk        ; 8.396  ; 8.323 ; Rise       ; clk             ;
; LED3      ; clk        ; 8.057  ; 7.823 ; Rise       ; clk             ;
; hSync     ; clk        ; 9.284  ; 9.024 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 7.648  ; 7.860 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 8.425  ; 8.788 ; Rise       ; clk             ;
; rts       ; clk        ; 7.320  ; 7.224 ; Rise       ; clk             ;
; txd       ; clk        ; 8.273  ; 8.138 ; Rise       ; clk             ;
; vSync     ; clk        ; 8.240  ; 7.991 ; Rise       ; clk             ;
; videoB3   ; clk        ; 9.563  ; 9.371 ; Rise       ; clk             ;
; videoB4   ; clk        ; 9.317  ; 8.950 ; Rise       ; clk             ;
; videoG4   ; clk        ; 9.002  ; 8.698 ; Rise       ; clk             ;
; videoG5   ; clk        ; 10.642 ; 9.978 ; Rise       ; clk             ;
; videoR3   ; clk        ; 8.301  ; 8.056 ; Rise       ; clk             ;
; videoR4   ; clk        ; 8.274  ; 8.016 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.647 ; 3.725 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.808 ; 3.948 ; Rise       ; clk             ;
; LED3      ; clk        ; 3.571 ; 3.653 ; Rise       ; clk             ;
; hSync     ; clk        ; 4.133 ; 4.291 ; Rise       ; clk             ;
; ps2Clk    ; clk        ; 3.583 ; 3.536 ; Rise       ; clk             ;
; ps2Data   ; clk        ; 3.967 ; 3.900 ; Rise       ; clk             ;
; rts       ; clk        ; 3.349 ; 3.397 ; Rise       ; clk             ;
; txd       ; clk        ; 3.719 ; 3.809 ; Rise       ; clk             ;
; vSync     ; clk        ; 3.699 ; 3.753 ; Rise       ; clk             ;
; videoB3   ; clk        ; 4.275 ; 4.439 ; Rise       ; clk             ;
; videoB4   ; clk        ; 4.127 ; 4.260 ; Rise       ; clk             ;
; videoG4   ; clk        ; 3.985 ; 4.111 ; Rise       ; clk             ;
; videoG5   ; clk        ; 5.271 ; 5.107 ; Rise       ; clk             ;
; videoR3   ; clk        ; 3.727 ; 3.812 ; Rise       ; clk             ;
; videoR4   ; clk        ; 3.719 ; 3.796 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 8.537 ;    ;    ; 8.642 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rxd        ; LED4        ; 3.929 ;    ;    ; 4.673 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR2       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR3       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR4       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG2       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG3       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG4       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG5       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB2       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB3       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB4       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ps2Clk                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; switch0                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; switch1                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; switch2                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rts           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG5       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; videoB0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; videoB1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; videoB2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; videoB3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; videoB4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; hSync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vSync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ps2Clk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps2Data       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rts           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG5       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; videoB0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; videoB1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; videoB2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; videoB3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; videoB4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; hSync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vSync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ps2Clk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps2Data       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rts           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG5       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; videoB0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; videoB1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; videoB2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; videoB3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; videoB4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; hSync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vSync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ps2Clk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps2Data       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 20590999 ; 0        ; 0        ; 0        ;
; cpuClock   ; clk      ; 147786   ; 75       ; 0        ; 0        ;
; clk        ; cpuClock ; 1324     ; 0        ; 276      ; 0        ;
; cpuClock   ; cpuClock ; 15331650 ; 546      ; 4350     ; 323      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 20590999 ; 0        ; 0        ; 0        ;
; cpuClock   ; clk      ; 147786   ; 75       ; 0        ; 0        ;
; clk        ; cpuClock ; 1324     ; 0        ; 276      ; 0        ;
; cpuClock   ; cpuClock ; 15331650 ; 546      ; 4350     ; 323      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 326   ; 326  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 16 18:37:47 2019
Info: Command: quartus_sta m6809_vga_16K -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.227     -3370.627 cpuClock 
    Info (332119):   -14.940     -3517.242 clk 
Info (332146): Worst-case hold slack is -0.923
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.923        -2.682 cpuClock 
    Info (332119):    -0.812        -1.619 clk 
Info (332146): Worst-case recovery slack is -1.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.246       -30.827 clk 
    Info (332119):     0.516         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.405        -3.258 cpuClock 
    Info (332119):     1.228         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -1158.919 clk 
    Info (332119):    -1.487      -547.216 cpuClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.324     -3176.980 cpuClock 
    Info (332119):   -13.707     -3272.852 clk 
Info (332146): Worst-case hold slack is -0.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.837        -2.335 cpuClock 
    Info (332119):    -0.674        -1.342 clk 
Info (332146): Worst-case recovery slack is -1.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.074       -24.826 clk 
    Info (332119):     0.566         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.343        -2.626 cpuClock 
    Info (332119):     1.098         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -1158.919 clk 
    Info (332119):    -1.487      -548.130 cpuClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.717     -1289.746 cpuClock 
    Info (332119):    -5.897     -1148.095 clk 
Info (332146): Worst-case hold slack is -0.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.393        -0.779 clk 
    Info (332119):    -0.319        -0.671 cpuClock 
Info (332146): Worst-case recovery slack is -0.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.049        -0.234 clk 
    Info (332119):     0.457         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.063        -0.252 cpuClock 
    Info (332119):     0.529         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -877.316 clk 
    Info (332119):    -1.000      -368.000 cpuClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 404 megabytes
    Info: Processing ended: Tue Apr 16 18:37:59 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:09


