
Slave_Micro_Testing.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000010  00800100  000005d8  0000066c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000005d8  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000008  00800110  00800110  0000067c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000067c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000006ac  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000220  00000000  00000000  000006e8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00002cb5  00000000  00000000  00000908  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000111c  00000000  00000000  000035bd  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000011be  00000000  00000000  000046d9  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000007e8  00000000  00000000  00005898  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000d08  00000000  00000000  00006080  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000027ed  00000000  00000000  00006d88  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000238  00000000  00000000  00009575  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	21 c0       	rjmp	.+66     	; 0x44 <__ctors_end>
   2:	3b c0       	rjmp	.+118    	; 0x7a <__bad_interrupt>
   4:	3a c0       	rjmp	.+116    	; 0x7a <__bad_interrupt>
   6:	39 c0       	rjmp	.+114    	; 0x7a <__bad_interrupt>
   8:	38 c0       	rjmp	.+112    	; 0x7a <__bad_interrupt>
   a:	37 c0       	rjmp	.+110    	; 0x7a <__bad_interrupt>
   c:	36 c0       	rjmp	.+108    	; 0x7a <__bad_interrupt>
   e:	35 c0       	rjmp	.+106    	; 0x7a <__bad_interrupt>
  10:	34 c0       	rjmp	.+104    	; 0x7a <__bad_interrupt>
  12:	33 c0       	rjmp	.+102    	; 0x7a <__bad_interrupt>
  14:	32 c0       	rjmp	.+100    	; 0x7a <__bad_interrupt>
  16:	de c0       	rjmp	.+444    	; 0x1d4 <__vector_11>
  18:	30 c0       	rjmp	.+96     	; 0x7a <__bad_interrupt>
  1a:	2f c0       	rjmp	.+94     	; 0x7a <__bad_interrupt>
  1c:	2e c0       	rjmp	.+92     	; 0x7a <__bad_interrupt>
  1e:	2d c0       	rjmp	.+90     	; 0x7a <__bad_interrupt>
  20:	2c c0       	rjmp	.+88     	; 0x7a <__bad_interrupt>
  22:	3a c1       	rjmp	.+628    	; 0x298 <__vector_17>
  24:	2a c0       	rjmp	.+84     	; 0x7a <__bad_interrupt>
  26:	29 c0       	rjmp	.+82     	; 0x7a <__bad_interrupt>
  28:	28 c0       	rjmp	.+80     	; 0x7a <__bad_interrupt>
  2a:	27 c0       	rjmp	.+78     	; 0x7a <__bad_interrupt>
  2c:	26 c0       	rjmp	.+76     	; 0x7a <__bad_interrupt>
  2e:	25 c0       	rjmp	.+74     	; 0x7a <__bad_interrupt>
  30:	24 c0       	rjmp	.+72     	; 0x7a <__bad_interrupt>
  32:	23 c0       	rjmp	.+70     	; 0x7a <__bad_interrupt>
  34:	2a c0       	rjmp	.+84     	; 0x8a <readADC+0xe>
  36:	2c c0       	rjmp	.+88     	; 0x90 <readADC+0x14>
  38:	2f c0       	rjmp	.+94     	; 0x98 <readADC+0x1c>
  3a:	32 c0       	rjmp	.+100    	; 0xa0 <readADC+0x24>
  3c:	35 c0       	rjmp	.+106    	; 0xa8 <readADC+0x2c>
  3e:	38 c0       	rjmp	.+112    	; 0xb0 <readADC+0x34>
  40:	3b c0       	rjmp	.+118    	; 0xb8 <readADC+0x3c>
  42:	3e c0       	rjmp	.+124    	; 0xc0 <readADC+0x44>

00000044 <__ctors_end>:
  44:	11 24       	eor	r1, r1
  46:	1f be       	out	0x3f, r1	; 63
  48:	cf ef       	ldi	r28, 0xFF	; 255
  4a:	d4 e0       	ldi	r29, 0x04	; 4
  4c:	de bf       	out	0x3e, r29	; 62
  4e:	cd bf       	out	0x3d, r28	; 61

00000050 <__do_copy_data>:
  50:	11 e0       	ldi	r17, 0x01	; 1
  52:	a0 e0       	ldi	r26, 0x00	; 0
  54:	b1 e0       	ldi	r27, 0x01	; 1
  56:	e8 ed       	ldi	r30, 0xD8	; 216
  58:	f5 e0       	ldi	r31, 0x05	; 5
  5a:	02 c0       	rjmp	.+4      	; 0x60 <__do_copy_data+0x10>
  5c:	05 90       	lpm	r0, Z+
  5e:	0d 92       	st	X+, r0
  60:	a0 31       	cpi	r26, 0x10	; 16
  62:	b1 07       	cpc	r27, r17
  64:	d9 f7       	brne	.-10     	; 0x5c <__do_copy_data+0xc>

00000066 <__do_clear_bss>:
  66:	21 e0       	ldi	r18, 0x01	; 1
  68:	a0 e1       	ldi	r26, 0x10	; 16
  6a:	b1 e0       	ldi	r27, 0x01	; 1
  6c:	01 c0       	rjmp	.+2      	; 0x70 <.do_clear_bss_start>

0000006e <.do_clear_bss_loop>:
  6e:	1d 92       	st	X+, r1

00000070 <.do_clear_bss_start>:
  70:	a8 31       	cpi	r26, 0x18	; 24
  72:	b2 07       	cpc	r27, r18
  74:	e1 f7       	brne	.-8      	; 0x6e <.do_clear_bss_loop>
  76:	ac d0       	rcall	.+344    	; 0x1d0 <main>
  78:	ad c2       	rjmp	.+1370   	; 0x5d4 <_exit>

0000007a <__bad_interrupt>:
  7a:	c2 cf       	rjmp	.-124    	; 0x0 <__vectors>

0000007c <readADC>:

//Implement a function to read from an ADC channel.
unsigned int readADC( unsigned int channel_num )
{
	//Determine the correct bit pattern to send to the ADMUX register based on the desired channel number.
	switch ( channel_num )
  7c:	88 30       	cpi	r24, 0x08	; 8
  7e:	91 05       	cpc	r25, r1
  80:	10 f5       	brcc	.+68     	; 0xc6 <readADC+0x4a>
  82:	fc 01       	movw	r30, r24
  84:	e6 5e       	subi	r30, 0xE6	; 230
  86:	ff 4f       	sbci	r31, 0xFF	; 255
  88:	09 94       	ijmp
	{
	case 0 :
		ADMUX  = 0b00000000;
  8a:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  8e:	1b c0       	rjmp	.+54     	; 0xc6 <readADC+0x4a>
	case 1 :
		ADMUX  = 0b00000001;
  90:	81 e0       	ldi	r24, 0x01	; 1
  92:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  96:	17 c0       	rjmp	.+46     	; 0xc6 <readADC+0x4a>
	case 2 :
		ADMUX  = 0b00000010;
  98:	82 e0       	ldi	r24, 0x02	; 2
  9a:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  9e:	13 c0       	rjmp	.+38     	; 0xc6 <readADC+0x4a>
	case 3 :
		ADMUX  = 0b00000011;
  a0:	83 e0       	ldi	r24, 0x03	; 3
  a2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  a6:	0f c0       	rjmp	.+30     	; 0xc6 <readADC+0x4a>
	case 4 :
		ADMUX  = 0b00000100;	
  a8:	84 e0       	ldi	r24, 0x04	; 4
  aa:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  ae:	0b c0       	rjmp	.+22     	; 0xc6 <readADC+0x4a>
	case 5 :
		ADMUX  = 0b00000101;
  b0:	85 e0       	ldi	r24, 0x05	; 5
  b2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  b6:	07 c0       	rjmp	.+14     	; 0xc6 <readADC+0x4a>
	case 6 :
		ADMUX  = 0b00000110;	
  b8:	86 e0       	ldi	r24, 0x06	; 6
  ba:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  be:	03 c0       	rjmp	.+6      	; 0xc6 <readADC+0x4a>
	case 7 :
		ADMUX  = 0b00000111;	
  c0:	87 e0       	ldi	r24, 0x07	; 7
  c2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
	}
	
	//Retrieve the current ADC value at the specified channel.
	ADCSRA = ADCSRA | 0b01000000;						// Start AD conversion.  Sets bit 7 to 1 and leaves all other bits the same.
  c6:	ea e7       	ldi	r30, 0x7A	; 122
  c8:	f0 e0       	ldi	r31, 0x00	; 0
  ca:	80 81       	ld	r24, Z
  cc:	80 64       	ori	r24, 0x40	; 64
  ce:	80 83       	st	Z, r24
	while ((ADCSRA & 0b01000000) == 0b01000000);		// Wait while AD conversion is executed.  Waits until bit 7 is set to 1.
  d0:	80 81       	ld	r24, Z
  d2:	86 fd       	sbrc	r24, 6
  d4:	fd cf       	rjmp	.-6      	; 0xd0 <readADC+0x54>
	return ADCW;										// [0-1023] ADC value.
  d6:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__EEPROM_REGION_LENGTH__+0x7f0078>
  da:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__EEPROM_REGION_LENGTH__+0x7f0079>
	
}
  de:	08 95       	ret

000000e0 <on_off_threshold_control>:
// Implement a function that causes the appropriate valve to open when the activation level is above a set threshold and close when the activation level is below this same threshold.
void on_off_threshold_control( uint16_t activation_level )
{
	
	// Determine whether to open or close the valve.
	if (activation_level >= activation_threshold)			// If the activation level is greater than or equal to the activation threshold...
  e0:	20 91 0e 01 	lds	r18, 0x010E	; 0x80010e <activation_threshold>
  e4:	30 91 0f 01 	lds	r19, 0x010F	; 0x80010f <activation_threshold+0x1>
  e8:	82 17       	cp	r24, r18
  ea:	93 07       	cpc	r25, r19
  ec:	10 f0       	brcs	.+4      	; 0xf2 <on_off_threshold_control+0x12>
	{
		// Open the valve.
		PORTB |= (1 << 1);
  ee:	29 9a       	sbi	0x05, 1	; 5
  f0:	08 95       	ret
	}
	else
	{
		// Close the valve.
		PORTB &= ~(1 << 1);
  f2:	29 98       	cbi	0x05, 1	; 5
  f4:	08 95       	ret

000000f6 <byte_array2int>:
	ADCuint16 = round( (65535/1023)*ADC_value );

	//Return the uint16 value associated with the ADC value.
	return ADCuint16;
	
}
  f6:	cf 93       	push	r28
  f8:	df 93       	push	r29
  fa:	00 d0       	rcall	.+0      	; 0xfc <byte_array2int+0x6>
  fc:	cd b7       	in	r28, 0x3d	; 61
  fe:	de b7       	in	r29, 0x3e	; 62
 100:	fc 01       	movw	r30, r24
 102:	20 81       	ld	r18, Z
 104:	29 83       	std	Y+1, r18	; 0x01
 106:	81 81       	ldd	r24, Z+1	; 0x01
 108:	8a 83       	std	Y+2, r24	; 0x02
 10a:	89 81       	ldd	r24, Y+1	; 0x01
 10c:	9a 81       	ldd	r25, Y+2	; 0x02
 10e:	0f 90       	pop	r0
 110:	0f 90       	pop	r0
 112:	df 91       	pop	r29
 114:	cf 91       	pop	r28
 116:	08 95       	ret

00000118 <uint162ADC>:
	ADC_value = round( (1023/65535)*uint16_value );
	
	// Return the ADC value.
	return ADC_value;
	
}
 118:	80 e0       	ldi	r24, 0x00	; 0
 11a:	90 e0       	ldi	r25, 0x00	; 0
 11c:	08 95       	ret

0000011e <ADC2Voltage>:
	
	// Convert the ADC value to a voltage.
	voltage = (5./1023)*ADC_value;
	
	// Return the voltage.
	return voltage;
 11e:	bc 01       	movw	r22, r24
 120:	80 e0       	ldi	r24, 0x00	; 0
 122:	90 e0       	ldi	r25, 0x00	; 0
 124:	3e d1       	rcall	.+636    	; 0x3a2 <__floatunsisf>
 126:	2a e0       	ldi	r18, 0x0A	; 10
 128:	38 e2       	ldi	r19, 0x28	; 40
 12a:	40 ea       	ldi	r20, 0xA0	; 160
 12c:	5b e3       	ldi	r21, 0x3B	; 59
 12e:	ef d1       	rcall	.+990    	; 0x50e <__mulsf3>
	
}
 130:	08 95       	ret

00000132 <uart_putchar>:
//Include the associated header file.
#include "Slave_Micro_Testing_Header.h"

//Implement the USART putchar function.
void uart_putchar(char c, FILE *stream)
{
 132:	cf 93       	push	r28
 134:	c8 2f       	mov	r28, r24
	if (c == '\n') uart_putchar('\r', stream);
 136:	8a 30       	cpi	r24, 0x0A	; 10
 138:	11 f4       	brne	.+4      	; 0x13e <uart_putchar+0xc>
 13a:	8d e0       	ldi	r24, 0x0D	; 13
 13c:	fa df       	rcall	.-12     	; 0x132 <uart_putchar>
	
	loop_until_bit_is_set(UCSR0A, UDRE0);
 13e:	e0 ec       	ldi	r30, 0xC0	; 192
 140:	f0 e0       	ldi	r31, 0x00	; 0
 142:	80 81       	ld	r24, Z
 144:	85 ff       	sbrs	r24, 5
 146:	fd cf       	rjmp	.-6      	; 0x142 <uart_putchar+0x10>
	UDR0 = c;
 148:	c0 93 c6 00 	sts	0x00C6, r28	; 0x8000c6 <__EEPROM_REGION_LENGTH__+0x7f00c6>
}
 14c:	cf 91       	pop	r28
 14e:	08 95       	ret

00000150 <SetupPins>:

//Implement a function to setup ADC.
void SetupADC( void )
{
	//Setup the ADC.
	ADCSRA = 0b10000111;	//ADC on, /128 for a 16 MHz clock, interrupt off.		
 150:	83 e1       	ldi	r24, 0x13	; 19
 152:	84 b9       	out	0x04, r24	; 4
 154:	17 b8       	out	0x07, r1	; 7
 156:	8e ef       	ldi	r24, 0xFE	; 254
 158:	8a b9       	out	0x0a, r24	; 10
 15a:	28 98       	cbi	0x05, 0	; 5
 15c:	29 98       	cbi	0x05, 1	; 5
 15e:	2c 98       	cbi	0x05, 4	; 5
 160:	5a 98       	cbi	0x0b, 2	; 11
 162:	5b 98       	cbi	0x0b, 3	; 11
 164:	5c 98       	cbi	0x0b, 4	; 11
 166:	5d 98       	cbi	0x0b, 5	; 11
 168:	5e 98       	cbi	0x0b, 6	; 11
 16a:	5f 98       	cbi	0x0b, 7	; 11
 16c:	08 95       	ret

0000016e <SetupSPI>:
	//Define local variables.
	unsigned char temp;
	
	//Configure the SPI Control Register (SPCR).
	//SPCR=0b01000010;			//0, 1 = SPI Clock Rate Setting (SPR0, SPR1); 2 = SPI Clock Phase (CPHA); 3 = SPI Clock Polarity (CPOL); 4 = Master / Slave Setting (MSTR); 5 = SPI Data Order (DORD); 6 = SPI Enable (SPE); 7 = SPI Interrupt Enable (SPIE)
	SPCR=0b11000010;			//0, 1 = SPI Clock Rate Setting (SPR0, SPR1); 2 = SPI Clock Phase (CPHA); 3 = SPI Clock Polarity (CPOL); 4 = Master / Slave Setting (MSTR); 5 = SPI Data Order (DORD); 6 = SPI Enable (SPE); 7 = SPI Interrupt Enable (SPIE)
 16e:	82 ec       	ldi	r24, 0xC2	; 194
 170:	8c bd       	out	0x2c, r24	; 44
	
	//Clear the SPI Status Register (SPSR) and SPI Data Register (SPDR) by reading them.
	temp = SPSR;
 172:	8d b5       	in	r24, 0x2d	; 45
	temp = SPDR;
 174:	8e b5       	in	r24, 0x2e	; 46
 176:	08 95       	ret

00000178 <SetupTimerInterrupts>:

//Implement a function to setup timer interrupts.
void SetupTimerInterrupts( void )
{
	//Setup timer interrupt properties.
	TCCR1B |= (1 << WGM12);										// Configure timer 1 for CTC mode
 178:	e1 e8       	ldi	r30, 0x81	; 129
 17a:	f0 e0       	ldi	r31, 0x00	; 0
 17c:	80 81       	ld	r24, Z
 17e:	88 60       	ori	r24, 0x08	; 8
 180:	80 83       	st	Z, r24
	TIMSK1 |= (1 << OCIE1A);									// Enable CTC interrupt
 182:	af e6       	ldi	r26, 0x6F	; 111
 184:	b0 e0       	ldi	r27, 0x00	; 0
 186:	8c 91       	ld	r24, X
 188:	82 60       	ori	r24, 0x02	; 2
 18a:	8c 93       	st	X, r24
	OCR1A = 15999;												//Set target timer count for 1 kHz interrupt given 16MHz clock & prescaler of 1. Use 3999 for 4 kHz under same conditions. OCR1A = Target_Timer_Count = (Clock_Frequency / (Prescale * Target_Frequency)) – 1
 18c:	8f e7       	ldi	r24, 0x7F	; 127
 18e:	9e e3       	ldi	r25, 0x3E	; 62
 190:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__EEPROM_REGION_LENGTH__+0x7f0089>
 194:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__EEPROM_REGION_LENGTH__+0x7f0088>
	TCCR1B |= ((1 << CS10) | (0 << CS11) | (0 << CS12));		//Sets the prescaler to 1.
 198:	80 81       	ld	r24, Z
 19a:	81 60       	ori	r24, 0x01	; 1
 19c:	80 83       	st	Z, r24
 19e:	08 95       	ret

000001a0 <SetupUSART>:

//Implement a function to setup USART communication.
void SetupUSART( void )
{
	//USART Setup
	UBRR0H = MYUBRR >> 8;
 1a0:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__EEPROM_REGION_LENGTH__+0x7f00c5>
	UBRR0L = MYUBRR;
 1a4:	80 e1       	ldi	r24, 0x10	; 16
 1a6:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__EEPROM_REGION_LENGTH__+0x7f00c4>
	UCSR0B = (1<<RXEN0)|(1<<TXEN0);
 1aa:	88 e1       	ldi	r24, 0x18	; 24
 1ac:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__EEPROM_REGION_LENGTH__+0x7f00c1>
	stdout = &mystdout;
 1b0:	80 e0       	ldi	r24, 0x00	; 0
 1b2:	91 e0       	ldi	r25, 0x01	; 1
 1b4:	90 93 15 01 	sts	0x0115, r25	; 0x800115 <__iob+0x3>
 1b8:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <__iob+0x2>
 1bc:	08 95       	ret

000001be <SetupMicro>:
//Implement a function to setup mircocontroller functionality.
void SetupMicro( void )
{
	
	//Setup the microcontroller pins.
	SetupPins();
 1be:	c8 df       	rcall	.-112    	; 0x150 <SetupPins>

//Implement a function to setup ADC.
void SetupADC( void )
{
	//Setup the ADC.
	ADCSRA = 0b10000111;	//ADC on, /128 for a 16 MHz clock, interrupt off.		
 1c0:	87 e8       	ldi	r24, 0x87	; 135
 1c2:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__EEPROM_REGION_LENGTH__+0x7f007a>
	
	//Setup for ADC.
	SetupADC();
	
	//Setup SPI communication.
	SetupSPI();
 1c6:	d3 df       	rcall	.-90     	; 0x16e <SetupSPI>
	
	//Setup timer interrupts.
	SetupTimerInterrupts();
 1c8:	d7 df       	rcall	.-82     	; 0x178 <SetupTimerInterrupts>
	
	//Setup USART communication.
	SetupUSART();	
 1ca:	ea df       	rcall	.-44     	; 0x1a0 <SetupUSART>
	
	//Enable global interrupts.
	sei();													// Enable global interrupts
 1cc:	78 94       	sei
 1ce:	08 95       	ret

000001d0 <main>:
//Implement the main function.
int main (void)
{
	
	//Setup the microcontroller.
	SetupMicro();
 1d0:	f6 df       	rcall	.-20     	; 0x1be <SetupMicro>
 1d2:	ff cf       	rjmp	.-2      	; 0x1d2 <main+0x2>

000001d4 <__vector_11>:

}

//Implement the first timer interrupt function.
ISR(TIMER1_COMPA_vect)
{			
 1d4:	1f 92       	push	r1
 1d6:	0f 92       	push	r0
 1d8:	0f b6       	in	r0, 0x3f	; 63
 1da:	0f 92       	push	r0
 1dc:	11 24       	eor	r1, r1
 1de:	8f 92       	push	r8
 1e0:	9f 92       	push	r9
 1e2:	af 92       	push	r10
 1e4:	bf 92       	push	r11
 1e6:	cf 92       	push	r12
 1e8:	df 92       	push	r13
 1ea:	ef 92       	push	r14
 1ec:	ff 92       	push	r15
 1ee:	2f 93       	push	r18
 1f0:	3f 93       	push	r19
 1f2:	4f 93       	push	r20
 1f4:	5f 93       	push	r21
 1f6:	6f 93       	push	r22
 1f8:	7f 93       	push	r23
 1fa:	8f 93       	push	r24
 1fc:	9f 93       	push	r25
 1fe:	af 93       	push	r26
 200:	bf 93       	push	r27
 202:	ef 93       	push	r30
 204:	ff 93       	push	r31
	
	//Define local variables.
	uint16_t spi_value;
	
	//Convert the current SPI bytes into a SPI value.
	spi_value = byte_array2int(spi_bytes);
 206:	80 e1       	ldi	r24, 0x10	; 16
 208:	91 e0       	ldi	r25, 0x01	; 1
 20a:	75 df       	rcall	.-278    	; 0xf6 <byte_array2int>
		
	// Treat the spi value as an activation level.  If the activation level is above the activation threshold, open the valve.
	on_off_threshold_control( spi_value );
 20c:	69 df       	rcall	.-302    	; 0xe0 <on_off_threshold_control>
	float p_actual;
	float p_upper;
	float p_lower;
	
	// Retrieve the desired pressure value from the SPI bytes.
	p_desired = ADC2Voltage( uint162ADC( byte_array2int( spi_bytes ) ) );						// [0-5] Desired pressure as a floating point voltage.
 20e:	80 e1       	ldi	r24, 0x10	; 16
 210:	91 e0       	ldi	r25, 0x01	; 1
 212:	71 df       	rcall	.-286    	; 0xf6 <byte_array2int>
 214:	81 df       	rcall	.-254    	; 0x118 <uint162ADC>
 216:	83 df       	rcall	.-250    	; 0x11e <ADC2Voltage>
 218:	4b 01       	movw	r8, r22
 21a:	5c 01       	movw	r10, r24
	// Compute the lower and upper pressure bounds.
	p_lower = p_desired - p_threshold;
	p_upper = p_desired + p_threshold;

	// Read in the current pressure value.
	p_actual = ADC2Voltage( readADC( 0 ) );
 21c:	80 e0       	ldi	r24, 0x00	; 0
 21e:	90 e0       	ldi	r25, 0x00	; 0
 220:	2d df       	rcall	.-422    	; 0x7c <readADC>
 222:	7d df       	rcall	.-262    	; 0x11e <ADC2Voltage>
 224:	6b 01       	movw	r12, r22
 226:	7c 01       	movw	r14, r24
		
	// Determine whether to open or close the valve.
	if (p_actual > p_upper)				// If the current pressure is above the upper pressure limit...
 228:	24 ee       	ldi	r18, 0xE4	; 228
 22a:	38 e3       	ldi	r19, 0x38	; 56
 22c:	4e e0       	ldi	r20, 0x0E	; 14
 22e:	5f e3       	ldi	r21, 0x3F	; 63
 230:	c5 01       	movw	r24, r10
 232:	b4 01       	movw	r22, r8
 234:	4e d0       	rcall	.+156    	; 0x2d2 <__addsf3>
 236:	a7 01       	movw	r20, r14
 238:	96 01       	movw	r18, r12
 23a:	af d0       	rcall	.+350    	; 0x39a <__cmpsf2>
 23c:	88 23       	and	r24, r24
 23e:	14 f4       	brge	.+4      	; 0x244 <__vector_11+0x70>
	{
		// Close the valve to exhaust air.
		PORTB &= ~(1 << 1);
 240:	29 98       	cbi	0x05, 1	; 5
 242:	0d c0       	rjmp	.+26     	; 0x25e <__vector_11+0x8a>
	}
	else if (p_actual < p_lower)		// If the current pressure is below the lower pressure limit...
 244:	24 ee       	ldi	r18, 0xE4	; 228
 246:	38 e3       	ldi	r19, 0x38	; 56
 248:	4e e0       	ldi	r20, 0x0E	; 14
 24a:	5f e3       	ldi	r21, 0x3F	; 63
 24c:	c5 01       	movw	r24, r10
 24e:	b4 01       	movw	r22, r8
 250:	3f d0       	rcall	.+126    	; 0x2d0 <__subsf3>
 252:	a7 01       	movw	r20, r14
 254:	96 01       	movw	r18, r12
 256:	57 d1       	rcall	.+686    	; 0x506 <__gesf2>
 258:	18 16       	cp	r1, r24
 25a:	0c f4       	brge	.+2      	; 0x25e <__vector_11+0x8a>
	{
		// Open the valve to add air.
		PORTB |= (1 << 1);
 25c:	29 9a       	sbi	0x05, 1	; 5
	}
	
		
	// Toggle a pin each time this interrupt executes.
	PORTD ^= (1 << 3);
 25e:	9b b1       	in	r25, 0x0b	; 11
 260:	88 e0       	ldi	r24, 0x08	; 8
 262:	89 27       	eor	r24, r25
 264:	8b b9       	out	0x0b, r24	; 11
	
}
 266:	ff 91       	pop	r31
 268:	ef 91       	pop	r30
 26a:	bf 91       	pop	r27
 26c:	af 91       	pop	r26
 26e:	9f 91       	pop	r25
 270:	8f 91       	pop	r24
 272:	7f 91       	pop	r23
 274:	6f 91       	pop	r22
 276:	5f 91       	pop	r21
 278:	4f 91       	pop	r20
 27a:	3f 91       	pop	r19
 27c:	2f 91       	pop	r18
 27e:	ff 90       	pop	r15
 280:	ef 90       	pop	r14
 282:	df 90       	pop	r13
 284:	cf 90       	pop	r12
 286:	bf 90       	pop	r11
 288:	af 90       	pop	r10
 28a:	9f 90       	pop	r9
 28c:	8f 90       	pop	r8
 28e:	0f 90       	pop	r0
 290:	0f be       	out	0x3f, r0	; 63
 292:	0f 90       	pop	r0
 294:	1f 90       	pop	r1
 296:	18 95       	reti

00000298 <__vector_17>:

ISR(SPI_STC_vect)
{
 298:	1f 92       	push	r1
 29a:	0f 92       	push	r0
 29c:	0f b6       	in	r0, 0x3f	; 63
 29e:	0f 92       	push	r0
 2a0:	11 24       	eor	r1, r1
 2a2:	8f 93       	push	r24
 2a4:	9f 93       	push	r25
 2a6:	ef 93       	push	r30
 2a8:	ff 93       	push	r31

	//Define local variables.
	unsigned char spi_byte;

	//Read in the SPI value.
	spi_byte = SPDR;
 2aa:	8e b5       	in	r24, 0x2e	; 46
	
	//Cycle the SPI bytes.
	spi_bytes[0] = spi_bytes[1];
 2ac:	e0 e1       	ldi	r30, 0x10	; 16
 2ae:	f1 e0       	ldi	r31, 0x01	; 1
 2b0:	91 81       	ldd	r25, Z+1	; 0x01
 2b2:	90 83       	st	Z, r25
	spi_bytes[1] = spi_byte;
 2b4:	81 83       	std	Z+1, r24	; 0x01
	
	//Toggle Pin D4 to indicate complete SPI transfer.
	PORTD ^= (1 << 4);
 2b6:	9b b1       	in	r25, 0x0b	; 11
 2b8:	80 e1       	ldi	r24, 0x10	; 16
 2ba:	89 27       	eor	r24, r25
 2bc:	8b b9       	out	0x0b, r24	; 11
	//PORTD |= (1 << 4);
	//PORTD &= ~(1 << 4);
	
	////Enable global interrupts.
	//sei();
}
 2be:	ff 91       	pop	r31
 2c0:	ef 91       	pop	r30
 2c2:	9f 91       	pop	r25
 2c4:	8f 91       	pop	r24
 2c6:	0f 90       	pop	r0
 2c8:	0f be       	out	0x3f, r0	; 63
 2ca:	0f 90       	pop	r0
 2cc:	1f 90       	pop	r1
 2ce:	18 95       	reti

000002d0 <__subsf3>:
 2d0:	50 58       	subi	r21, 0x80	; 128

000002d2 <__addsf3>:
 2d2:	bb 27       	eor	r27, r27
 2d4:	aa 27       	eor	r26, r26
 2d6:	0e d0       	rcall	.+28     	; 0x2f4 <__addsf3x>
 2d8:	dc c0       	rjmp	.+440    	; 0x492 <__fp_round>
 2da:	cd d0       	rcall	.+410    	; 0x476 <__fp_pscA>
 2dc:	30 f0       	brcs	.+12     	; 0x2ea <__addsf3+0x18>
 2de:	d2 d0       	rcall	.+420    	; 0x484 <__fp_pscB>
 2e0:	20 f0       	brcs	.+8      	; 0x2ea <__addsf3+0x18>
 2e2:	31 f4       	brne	.+12     	; 0x2f0 <__addsf3+0x1e>
 2e4:	9f 3f       	cpi	r25, 0xFF	; 255
 2e6:	11 f4       	brne	.+4      	; 0x2ec <__addsf3+0x1a>
 2e8:	1e f4       	brtc	.+6      	; 0x2f0 <__addsf3+0x1e>
 2ea:	c2 c0       	rjmp	.+388    	; 0x470 <__fp_nan>
 2ec:	0e f4       	brtc	.+2      	; 0x2f0 <__addsf3+0x1e>
 2ee:	e0 95       	com	r30
 2f0:	e7 fb       	bst	r30, 7
 2f2:	b8 c0       	rjmp	.+368    	; 0x464 <__fp_inf>

000002f4 <__addsf3x>:
 2f4:	e9 2f       	mov	r30, r25
 2f6:	de d0       	rcall	.+444    	; 0x4b4 <__fp_split3>
 2f8:	80 f3       	brcs	.-32     	; 0x2da <__addsf3+0x8>
 2fa:	ba 17       	cp	r27, r26
 2fc:	62 07       	cpc	r22, r18
 2fe:	73 07       	cpc	r23, r19
 300:	84 07       	cpc	r24, r20
 302:	95 07       	cpc	r25, r21
 304:	18 f0       	brcs	.+6      	; 0x30c <__addsf3x+0x18>
 306:	71 f4       	brne	.+28     	; 0x324 <__addsf3x+0x30>
 308:	9e f5       	brtc	.+102    	; 0x370 <__addsf3x+0x7c>
 30a:	f6 c0       	rjmp	.+492    	; 0x4f8 <__fp_zero>
 30c:	0e f4       	brtc	.+2      	; 0x310 <__addsf3x+0x1c>
 30e:	e0 95       	com	r30
 310:	0b 2e       	mov	r0, r27
 312:	ba 2f       	mov	r27, r26
 314:	a0 2d       	mov	r26, r0
 316:	0b 01       	movw	r0, r22
 318:	b9 01       	movw	r22, r18
 31a:	90 01       	movw	r18, r0
 31c:	0c 01       	movw	r0, r24
 31e:	ca 01       	movw	r24, r20
 320:	a0 01       	movw	r20, r0
 322:	11 24       	eor	r1, r1
 324:	ff 27       	eor	r31, r31
 326:	59 1b       	sub	r21, r25
 328:	99 f0       	breq	.+38     	; 0x350 <__addsf3x+0x5c>
 32a:	59 3f       	cpi	r21, 0xF9	; 249
 32c:	50 f4       	brcc	.+20     	; 0x342 <__addsf3x+0x4e>
 32e:	50 3e       	cpi	r21, 0xE0	; 224
 330:	68 f1       	brcs	.+90     	; 0x38c <__addsf3x+0x98>
 332:	1a 16       	cp	r1, r26
 334:	f0 40       	sbci	r31, 0x00	; 0
 336:	a2 2f       	mov	r26, r18
 338:	23 2f       	mov	r18, r19
 33a:	34 2f       	mov	r19, r20
 33c:	44 27       	eor	r20, r20
 33e:	58 5f       	subi	r21, 0xF8	; 248
 340:	f3 cf       	rjmp	.-26     	; 0x328 <__addsf3x+0x34>
 342:	46 95       	lsr	r20
 344:	37 95       	ror	r19
 346:	27 95       	ror	r18
 348:	a7 95       	ror	r26
 34a:	f0 40       	sbci	r31, 0x00	; 0
 34c:	53 95       	inc	r21
 34e:	c9 f7       	brne	.-14     	; 0x342 <__addsf3x+0x4e>
 350:	7e f4       	brtc	.+30     	; 0x370 <__addsf3x+0x7c>
 352:	1f 16       	cp	r1, r31
 354:	ba 0b       	sbc	r27, r26
 356:	62 0b       	sbc	r22, r18
 358:	73 0b       	sbc	r23, r19
 35a:	84 0b       	sbc	r24, r20
 35c:	ba f0       	brmi	.+46     	; 0x38c <__addsf3x+0x98>
 35e:	91 50       	subi	r25, 0x01	; 1
 360:	a1 f0       	breq	.+40     	; 0x38a <__addsf3x+0x96>
 362:	ff 0f       	add	r31, r31
 364:	bb 1f       	adc	r27, r27
 366:	66 1f       	adc	r22, r22
 368:	77 1f       	adc	r23, r23
 36a:	88 1f       	adc	r24, r24
 36c:	c2 f7       	brpl	.-16     	; 0x35e <__addsf3x+0x6a>
 36e:	0e c0       	rjmp	.+28     	; 0x38c <__addsf3x+0x98>
 370:	ba 0f       	add	r27, r26
 372:	62 1f       	adc	r22, r18
 374:	73 1f       	adc	r23, r19
 376:	84 1f       	adc	r24, r20
 378:	48 f4       	brcc	.+18     	; 0x38c <__addsf3x+0x98>
 37a:	87 95       	ror	r24
 37c:	77 95       	ror	r23
 37e:	67 95       	ror	r22
 380:	b7 95       	ror	r27
 382:	f7 95       	ror	r31
 384:	9e 3f       	cpi	r25, 0xFE	; 254
 386:	08 f0       	brcs	.+2      	; 0x38a <__addsf3x+0x96>
 388:	b3 cf       	rjmp	.-154    	; 0x2f0 <__addsf3+0x1e>
 38a:	93 95       	inc	r25
 38c:	88 0f       	add	r24, r24
 38e:	08 f0       	brcs	.+2      	; 0x392 <__addsf3x+0x9e>
 390:	99 27       	eor	r25, r25
 392:	ee 0f       	add	r30, r30
 394:	97 95       	ror	r25
 396:	87 95       	ror	r24
 398:	08 95       	ret

0000039a <__cmpsf2>:
 39a:	40 d0       	rcall	.+128    	; 0x41c <__fp_cmp>
 39c:	08 f4       	brcc	.+2      	; 0x3a0 <__cmpsf2+0x6>
 39e:	81 e0       	ldi	r24, 0x01	; 1
 3a0:	08 95       	ret

000003a2 <__floatunsisf>:
 3a2:	e8 94       	clt
 3a4:	09 c0       	rjmp	.+18     	; 0x3b8 <__floatsisf+0x12>

000003a6 <__floatsisf>:
 3a6:	97 fb       	bst	r25, 7
 3a8:	3e f4       	brtc	.+14     	; 0x3b8 <__floatsisf+0x12>
 3aa:	90 95       	com	r25
 3ac:	80 95       	com	r24
 3ae:	70 95       	com	r23
 3b0:	61 95       	neg	r22
 3b2:	7f 4f       	sbci	r23, 0xFF	; 255
 3b4:	8f 4f       	sbci	r24, 0xFF	; 255
 3b6:	9f 4f       	sbci	r25, 0xFF	; 255
 3b8:	99 23       	and	r25, r25
 3ba:	a9 f0       	breq	.+42     	; 0x3e6 <__floatsisf+0x40>
 3bc:	f9 2f       	mov	r31, r25
 3be:	96 e9       	ldi	r25, 0x96	; 150
 3c0:	bb 27       	eor	r27, r27
 3c2:	93 95       	inc	r25
 3c4:	f6 95       	lsr	r31
 3c6:	87 95       	ror	r24
 3c8:	77 95       	ror	r23
 3ca:	67 95       	ror	r22
 3cc:	b7 95       	ror	r27
 3ce:	f1 11       	cpse	r31, r1
 3d0:	f8 cf       	rjmp	.-16     	; 0x3c2 <__floatsisf+0x1c>
 3d2:	fa f4       	brpl	.+62     	; 0x412 <__LOCK_REGION_LENGTH__+0x12>
 3d4:	bb 0f       	add	r27, r27
 3d6:	11 f4       	brne	.+4      	; 0x3dc <__floatsisf+0x36>
 3d8:	60 ff       	sbrs	r22, 0
 3da:	1b c0       	rjmp	.+54     	; 0x412 <__LOCK_REGION_LENGTH__+0x12>
 3dc:	6f 5f       	subi	r22, 0xFF	; 255
 3de:	7f 4f       	sbci	r23, 0xFF	; 255
 3e0:	8f 4f       	sbci	r24, 0xFF	; 255
 3e2:	9f 4f       	sbci	r25, 0xFF	; 255
 3e4:	16 c0       	rjmp	.+44     	; 0x412 <__LOCK_REGION_LENGTH__+0x12>
 3e6:	88 23       	and	r24, r24
 3e8:	11 f0       	breq	.+4      	; 0x3ee <__floatsisf+0x48>
 3ea:	96 e9       	ldi	r25, 0x96	; 150
 3ec:	11 c0       	rjmp	.+34     	; 0x410 <__LOCK_REGION_LENGTH__+0x10>
 3ee:	77 23       	and	r23, r23
 3f0:	21 f0       	breq	.+8      	; 0x3fa <__floatsisf+0x54>
 3f2:	9e e8       	ldi	r25, 0x8E	; 142
 3f4:	87 2f       	mov	r24, r23
 3f6:	76 2f       	mov	r23, r22
 3f8:	05 c0       	rjmp	.+10     	; 0x404 <__LOCK_REGION_LENGTH__+0x4>
 3fa:	66 23       	and	r22, r22
 3fc:	71 f0       	breq	.+28     	; 0x41a <__LOCK_REGION_LENGTH__+0x1a>
 3fe:	96 e8       	ldi	r25, 0x86	; 134
 400:	86 2f       	mov	r24, r22
 402:	70 e0       	ldi	r23, 0x00	; 0
 404:	60 e0       	ldi	r22, 0x00	; 0
 406:	2a f0       	brmi	.+10     	; 0x412 <__LOCK_REGION_LENGTH__+0x12>
 408:	9a 95       	dec	r25
 40a:	66 0f       	add	r22, r22
 40c:	77 1f       	adc	r23, r23
 40e:	88 1f       	adc	r24, r24
 410:	da f7       	brpl	.-10     	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
 412:	88 0f       	add	r24, r24
 414:	96 95       	lsr	r25
 416:	87 95       	ror	r24
 418:	97 f9       	bld	r25, 7
 41a:	08 95       	ret

0000041c <__fp_cmp>:
 41c:	99 0f       	add	r25, r25
 41e:	00 08       	sbc	r0, r0
 420:	55 0f       	add	r21, r21
 422:	aa 0b       	sbc	r26, r26
 424:	e0 e8       	ldi	r30, 0x80	; 128
 426:	fe ef       	ldi	r31, 0xFE	; 254
 428:	16 16       	cp	r1, r22
 42a:	17 06       	cpc	r1, r23
 42c:	e8 07       	cpc	r30, r24
 42e:	f9 07       	cpc	r31, r25
 430:	c0 f0       	brcs	.+48     	; 0x462 <__fp_cmp+0x46>
 432:	12 16       	cp	r1, r18
 434:	13 06       	cpc	r1, r19
 436:	e4 07       	cpc	r30, r20
 438:	f5 07       	cpc	r31, r21
 43a:	98 f0       	brcs	.+38     	; 0x462 <__fp_cmp+0x46>
 43c:	62 1b       	sub	r22, r18
 43e:	73 0b       	sbc	r23, r19
 440:	84 0b       	sbc	r24, r20
 442:	95 0b       	sbc	r25, r21
 444:	39 f4       	brne	.+14     	; 0x454 <__fp_cmp+0x38>
 446:	0a 26       	eor	r0, r26
 448:	61 f0       	breq	.+24     	; 0x462 <__fp_cmp+0x46>
 44a:	23 2b       	or	r18, r19
 44c:	24 2b       	or	r18, r20
 44e:	25 2b       	or	r18, r21
 450:	21 f4       	brne	.+8      	; 0x45a <__fp_cmp+0x3e>
 452:	08 95       	ret
 454:	0a 26       	eor	r0, r26
 456:	09 f4       	brne	.+2      	; 0x45a <__fp_cmp+0x3e>
 458:	a1 40       	sbci	r26, 0x01	; 1
 45a:	a6 95       	lsr	r26
 45c:	8f ef       	ldi	r24, 0xFF	; 255
 45e:	81 1d       	adc	r24, r1
 460:	81 1d       	adc	r24, r1
 462:	08 95       	ret

00000464 <__fp_inf>:
 464:	97 f9       	bld	r25, 7
 466:	9f 67       	ori	r25, 0x7F	; 127
 468:	80 e8       	ldi	r24, 0x80	; 128
 46a:	70 e0       	ldi	r23, 0x00	; 0
 46c:	60 e0       	ldi	r22, 0x00	; 0
 46e:	08 95       	ret

00000470 <__fp_nan>:
 470:	9f ef       	ldi	r25, 0xFF	; 255
 472:	80 ec       	ldi	r24, 0xC0	; 192
 474:	08 95       	ret

00000476 <__fp_pscA>:
 476:	00 24       	eor	r0, r0
 478:	0a 94       	dec	r0
 47a:	16 16       	cp	r1, r22
 47c:	17 06       	cpc	r1, r23
 47e:	18 06       	cpc	r1, r24
 480:	09 06       	cpc	r0, r25
 482:	08 95       	ret

00000484 <__fp_pscB>:
 484:	00 24       	eor	r0, r0
 486:	0a 94       	dec	r0
 488:	12 16       	cp	r1, r18
 48a:	13 06       	cpc	r1, r19
 48c:	14 06       	cpc	r1, r20
 48e:	05 06       	cpc	r0, r21
 490:	08 95       	ret

00000492 <__fp_round>:
 492:	09 2e       	mov	r0, r25
 494:	03 94       	inc	r0
 496:	00 0c       	add	r0, r0
 498:	11 f4       	brne	.+4      	; 0x49e <__fp_round+0xc>
 49a:	88 23       	and	r24, r24
 49c:	52 f0       	brmi	.+20     	; 0x4b2 <__fp_round+0x20>
 49e:	bb 0f       	add	r27, r27
 4a0:	40 f4       	brcc	.+16     	; 0x4b2 <__fp_round+0x20>
 4a2:	bf 2b       	or	r27, r31
 4a4:	11 f4       	brne	.+4      	; 0x4aa <__fp_round+0x18>
 4a6:	60 ff       	sbrs	r22, 0
 4a8:	04 c0       	rjmp	.+8      	; 0x4b2 <__fp_round+0x20>
 4aa:	6f 5f       	subi	r22, 0xFF	; 255
 4ac:	7f 4f       	sbci	r23, 0xFF	; 255
 4ae:	8f 4f       	sbci	r24, 0xFF	; 255
 4b0:	9f 4f       	sbci	r25, 0xFF	; 255
 4b2:	08 95       	ret

000004b4 <__fp_split3>:
 4b4:	57 fd       	sbrc	r21, 7
 4b6:	90 58       	subi	r25, 0x80	; 128
 4b8:	44 0f       	add	r20, r20
 4ba:	55 1f       	adc	r21, r21
 4bc:	59 f0       	breq	.+22     	; 0x4d4 <__fp_splitA+0x10>
 4be:	5f 3f       	cpi	r21, 0xFF	; 255
 4c0:	71 f0       	breq	.+28     	; 0x4de <__fp_splitA+0x1a>
 4c2:	47 95       	ror	r20

000004c4 <__fp_splitA>:
 4c4:	88 0f       	add	r24, r24
 4c6:	97 fb       	bst	r25, 7
 4c8:	99 1f       	adc	r25, r25
 4ca:	61 f0       	breq	.+24     	; 0x4e4 <__fp_splitA+0x20>
 4cc:	9f 3f       	cpi	r25, 0xFF	; 255
 4ce:	79 f0       	breq	.+30     	; 0x4ee <__fp_splitA+0x2a>
 4d0:	87 95       	ror	r24
 4d2:	08 95       	ret
 4d4:	12 16       	cp	r1, r18
 4d6:	13 06       	cpc	r1, r19
 4d8:	14 06       	cpc	r1, r20
 4da:	55 1f       	adc	r21, r21
 4dc:	f2 cf       	rjmp	.-28     	; 0x4c2 <__fp_split3+0xe>
 4de:	46 95       	lsr	r20
 4e0:	f1 df       	rcall	.-30     	; 0x4c4 <__fp_splitA>
 4e2:	08 c0       	rjmp	.+16     	; 0x4f4 <__fp_splitA+0x30>
 4e4:	16 16       	cp	r1, r22
 4e6:	17 06       	cpc	r1, r23
 4e8:	18 06       	cpc	r1, r24
 4ea:	99 1f       	adc	r25, r25
 4ec:	f1 cf       	rjmp	.-30     	; 0x4d0 <__fp_splitA+0xc>
 4ee:	86 95       	lsr	r24
 4f0:	71 05       	cpc	r23, r1
 4f2:	61 05       	cpc	r22, r1
 4f4:	08 94       	sec
 4f6:	08 95       	ret

000004f8 <__fp_zero>:
 4f8:	e8 94       	clt

000004fa <__fp_szero>:
 4fa:	bb 27       	eor	r27, r27
 4fc:	66 27       	eor	r22, r22
 4fe:	77 27       	eor	r23, r23
 500:	cb 01       	movw	r24, r22
 502:	97 f9       	bld	r25, 7
 504:	08 95       	ret

00000506 <__gesf2>:
 506:	8a df       	rcall	.-236    	; 0x41c <__fp_cmp>
 508:	08 f4       	brcc	.+2      	; 0x50c <__gesf2+0x6>
 50a:	8f ef       	ldi	r24, 0xFF	; 255
 50c:	08 95       	ret

0000050e <__mulsf3>:
 50e:	0b d0       	rcall	.+22     	; 0x526 <__mulsf3x>
 510:	c0 cf       	rjmp	.-128    	; 0x492 <__fp_round>
 512:	b1 df       	rcall	.-158    	; 0x476 <__fp_pscA>
 514:	28 f0       	brcs	.+10     	; 0x520 <__mulsf3+0x12>
 516:	b6 df       	rcall	.-148    	; 0x484 <__fp_pscB>
 518:	18 f0       	brcs	.+6      	; 0x520 <__mulsf3+0x12>
 51a:	95 23       	and	r25, r21
 51c:	09 f0       	breq	.+2      	; 0x520 <__mulsf3+0x12>
 51e:	a2 cf       	rjmp	.-188    	; 0x464 <__fp_inf>
 520:	a7 cf       	rjmp	.-178    	; 0x470 <__fp_nan>
 522:	11 24       	eor	r1, r1
 524:	ea cf       	rjmp	.-44     	; 0x4fa <__fp_szero>

00000526 <__mulsf3x>:
 526:	c6 df       	rcall	.-116    	; 0x4b4 <__fp_split3>
 528:	a0 f3       	brcs	.-24     	; 0x512 <__mulsf3+0x4>

0000052a <__mulsf3_pse>:
 52a:	95 9f       	mul	r25, r21
 52c:	d1 f3       	breq	.-12     	; 0x522 <__mulsf3+0x14>
 52e:	95 0f       	add	r25, r21
 530:	50 e0       	ldi	r21, 0x00	; 0
 532:	55 1f       	adc	r21, r21
 534:	62 9f       	mul	r22, r18
 536:	f0 01       	movw	r30, r0
 538:	72 9f       	mul	r23, r18
 53a:	bb 27       	eor	r27, r27
 53c:	f0 0d       	add	r31, r0
 53e:	b1 1d       	adc	r27, r1
 540:	63 9f       	mul	r22, r19
 542:	aa 27       	eor	r26, r26
 544:	f0 0d       	add	r31, r0
 546:	b1 1d       	adc	r27, r1
 548:	aa 1f       	adc	r26, r26
 54a:	64 9f       	mul	r22, r20
 54c:	66 27       	eor	r22, r22
 54e:	b0 0d       	add	r27, r0
 550:	a1 1d       	adc	r26, r1
 552:	66 1f       	adc	r22, r22
 554:	82 9f       	mul	r24, r18
 556:	22 27       	eor	r18, r18
 558:	b0 0d       	add	r27, r0
 55a:	a1 1d       	adc	r26, r1
 55c:	62 1f       	adc	r22, r18
 55e:	73 9f       	mul	r23, r19
 560:	b0 0d       	add	r27, r0
 562:	a1 1d       	adc	r26, r1
 564:	62 1f       	adc	r22, r18
 566:	83 9f       	mul	r24, r19
 568:	a0 0d       	add	r26, r0
 56a:	61 1d       	adc	r22, r1
 56c:	22 1f       	adc	r18, r18
 56e:	74 9f       	mul	r23, r20
 570:	33 27       	eor	r19, r19
 572:	a0 0d       	add	r26, r0
 574:	61 1d       	adc	r22, r1
 576:	23 1f       	adc	r18, r19
 578:	84 9f       	mul	r24, r20
 57a:	60 0d       	add	r22, r0
 57c:	21 1d       	adc	r18, r1
 57e:	82 2f       	mov	r24, r18
 580:	76 2f       	mov	r23, r22
 582:	6a 2f       	mov	r22, r26
 584:	11 24       	eor	r1, r1
 586:	9f 57       	subi	r25, 0x7F	; 127
 588:	50 40       	sbci	r21, 0x00	; 0
 58a:	8a f0       	brmi	.+34     	; 0x5ae <__mulsf3_pse+0x84>
 58c:	e1 f0       	breq	.+56     	; 0x5c6 <__mulsf3_pse+0x9c>
 58e:	88 23       	and	r24, r24
 590:	4a f0       	brmi	.+18     	; 0x5a4 <__mulsf3_pse+0x7a>
 592:	ee 0f       	add	r30, r30
 594:	ff 1f       	adc	r31, r31
 596:	bb 1f       	adc	r27, r27
 598:	66 1f       	adc	r22, r22
 59a:	77 1f       	adc	r23, r23
 59c:	88 1f       	adc	r24, r24
 59e:	91 50       	subi	r25, 0x01	; 1
 5a0:	50 40       	sbci	r21, 0x00	; 0
 5a2:	a9 f7       	brne	.-22     	; 0x58e <__mulsf3_pse+0x64>
 5a4:	9e 3f       	cpi	r25, 0xFE	; 254
 5a6:	51 05       	cpc	r21, r1
 5a8:	70 f0       	brcs	.+28     	; 0x5c6 <__mulsf3_pse+0x9c>
 5aa:	5c cf       	rjmp	.-328    	; 0x464 <__fp_inf>
 5ac:	a6 cf       	rjmp	.-180    	; 0x4fa <__fp_szero>
 5ae:	5f 3f       	cpi	r21, 0xFF	; 255
 5b0:	ec f3       	brlt	.-6      	; 0x5ac <__mulsf3_pse+0x82>
 5b2:	98 3e       	cpi	r25, 0xE8	; 232
 5b4:	dc f3       	brlt	.-10     	; 0x5ac <__mulsf3_pse+0x82>
 5b6:	86 95       	lsr	r24
 5b8:	77 95       	ror	r23
 5ba:	67 95       	ror	r22
 5bc:	b7 95       	ror	r27
 5be:	f7 95       	ror	r31
 5c0:	e7 95       	ror	r30
 5c2:	9f 5f       	subi	r25, 0xFF	; 255
 5c4:	c1 f7       	brne	.-16     	; 0x5b6 <__mulsf3_pse+0x8c>
 5c6:	fe 2b       	or	r31, r30
 5c8:	88 0f       	add	r24, r24
 5ca:	91 1d       	adc	r25, r1
 5cc:	96 95       	lsr	r25
 5ce:	87 95       	ror	r24
 5d0:	97 f9       	bld	r25, 7
 5d2:	08 95       	ret

000005d4 <_exit>:
 5d4:	f8 94       	cli

000005d6 <__stop_program>:
 5d6:	ff cf       	rjmp	.-2      	; 0x5d6 <__stop_program>
