 II
 
摘要 
本計劃旨在發展數位濾波演算法以及濾波演算法之現場可程式閘陣列的晶片設計。本研究
首先利用短視窗離散傅立葉轉換演算法為基礎，發展出一種可同時適用於傳統輸電線與串聯補
償輸電線之故障電流濾波演算法。所發展之演算法利用重複衰減的概念取代常用的精確參數估
算，因此更用適於實際電力系統的即時濾波問題。其次本計劃利用 FPGA 為開發平台以設計所
提出之濾波演算法之晶片。由於短視窗離散傅立葉轉換需要較多的乘法器，因此本計劃利用初
值設定的技巧以減少運算式之中的乘法器數量，以減少晶片之中邏輯閘的使用數量。最後本計
劃利用 MATLAB/SIMULINK 與 Quartus II 環境分別驗證所提出之演算法以及所設計之晶片。由
結果可知，所提出之演算法可以快速而正確的計算出基頻相量。所設計之晶片運算結果亦符合
理論之預估，未來應可應用至實際之故障電力訊號濾波之應用。 
關鍵字：現場可程式閘陣列、離散傅立葉轉換、串聯補償輸電線、基頻相量 
 
 
 1
一、緣由與目的 
在電腦電驛系統之中，正確的基頻相量可使得電驛可正確而快速的反應電力系統之故障事
件，因此數位濾波器是電腦電驛系統之中最重要的單元之一。許多相關的論文提出以計算電力
量測訊號之基頻相量[1-11]。例如假設訊號為弦波之演算法[4]，遞迴最小平方差法[5]，卡曼濾
波器法[6]，以及離散傅立葉轉換(Discrete Fourier Transform, DFT)演算法[1, 2, 7]。在以上之演算
法之中，DFT 是最廣為電驛系統所使用之方法。其理由是因為，如果量測訊號之中僅含有整數
諧波與固定的協方差(covariance)之量測雜訊，DFT 可具有最佳的基頻相量估測特性。例如全週
窗寬之離散傅立葉轉換(Full-Cycle DFT, FCDFT)僅需一週期的取樣點即可得到正確的基頻相量
結果。然而在故障發生後，傳統輸電線的故障訊號之中大多含有大量的衰減直流成分。由於衰
減直流成分含有非整數諧波成分，因此 FCDFT 無法僅利用故障後一週期的取樣點得到正確的
基頻相量。相反的，FCDFT 往往必需等待故障後 5 週期的時間才會得到收斂的正確值。另一方
面，若考慮的是串聯補償的輸電線，其故障後的暫態成分則大多含有大量的次同步頻率成分。
由於此亦非整數諧波成分，因此 FCDFT 亦無法僅利用故障後一週期的取樣點得到正確的基頻
相量。相反的，FCDFT 往往必需等待故障後 15 週期以上的時間才會得到收斂的正確值。因此，
串聯補償輸電線的濾波問題比起傳統輸電線更為嚴重。 
在近十年來，許多研究[8-13]針對衰減直流成分的問題加以討論，並提出令人滿意的解決方
法。在[8]之中所提出的數位 mimic 濾波演算法可以在事先知道輸電線參數的條件之下將衰減直
流成分移除。在[9,10]之中則提出了僅需利用故障後一週期再加上兩個取樣點的方式，可經由正
確的將衰減直流成分的參數估測出並將其移除。而在[11]之中則提出利用類似的概念但是僅需
利用故障後一週期取樣點的更為快速的演算法。在[12, 13]之中則提出以最小平方差為基礎的較
為簡單的解決方法。但是以上的方法均僅能解決衰減直流成分的問題，對於含有次同步頻率成
分的故障電流則並不適用。因此本計畫希望提出一種可同時適用於含有衰減直流成分與次同步
頻率成分之故障電流的濾波演算法，以解決以上的問題。此外有別於以往利用精確參數估測的
濾波概念，本計畫所提出以短視窗 DFT 為基礎，利用重複衰減的概念將衰減直流成分與次同步
頻率成分衰減至足夠小，以完成濾波的計算。 
另一方面，隨著近年來積體電路的蓬勃發展，以數位方式實現各種演算以至於將整個控制單
元以系統晶片(System on Chip, SOC)的方式實現成為近年來研究的一大重點。為了更進一步印證
本計畫所提出之數位濾波演算之實用性，以及為了日後將電腦電驛 SOC 化的研究預先努力。本
計畫的第二階段工作為利用 VHDL [14, 15] 撰寫硬體語言程式，以現場可程式閘陣列(Field 
Programmable Gate Array, FPGA) [14, 15] 硬體電路實現本計畫所提出之濾波演算法。此一部分
的硬體電路利用在先前的計劃之中[16]所使用的模組化和管線化(Pipeline)為設計理念，以將數
 3
其中 rAˆ 與 rDˆ 分別代表在相量 rxˆ 之中的正確基相量成分與衰減直流成分。 rcX 與 rsX 則分別
代表相量 rxˆ 之中的實部與虛部成分。相關變數可由以下之計算式得到[1]： 
1n r K 1 n r K 1 n r K 1
2
(n)
n r n r n rrc
n r K 1 n r K 1 n r K 1
rs 2
(n)
n r n r n r
r11 r12
r21 r22
cos (n ) cos(n )sin(n ) x cos(n )
X
X
cos(n )sin(n ) sin (n ) x sin(n )
P P
P P
−= + − = + − = + −
= = =
= + − = + − = + −
= = =
⎡ ⎤ ⎡ ⎤θ − θ θ θ⎢ ⎥ ⎢ ⎥⎡ ⎤ ⎢ ⎥ ⎢ ⎥=⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎢ ⎥ ⎢ ⎥− θ θ θ θ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦
⎡ ⎤= ⎢ ⎥⎣ ⎦
∑ ∑ ∑
∑ ∑ ∑
n r K 1
1 (n)
n r
n r K 1
(n)
n r
n r K 1
(n)
n rr11 r12
n r K 1
r21 r22
(n)
n r
x cos(n )
x sin(n )
x cos(n )
Q Q
Q Q
x sin(n )
= + −
−
=
= + −
=
= + −
=
= + −
=
⎡ ⎤θ⎢ ⎥⎢ ⎥⎢ ⎥⎢ ⎥θ⎢ ⎥⎣ ⎦
⎡ ⎤θ⎢ ⎥⎡ ⎤ ⎢ ⎥= ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎢ ⎥θ⎢ ⎥⎣ ⎦
∑
∑
∑
∑
 (4) 
由於以上的結果包含了衰減直流成分，在本計劃之中我們首先借用數位mimic濾波器的概
念[8]，事先指定一個固定的時間常數 τ以及固定的衰減參數Γ以便對衰減直流成分進行衰減運
算。之後，我們利用第 th(r 1)+ 個利用短視窗DFT運算的相量 r 1xˆ + 以解得參數B並且將 mB −Γ 移
除。若採用遞迴式DFT的運算[1]，取樣窗寬K的相量 r 1xˆ + 可如下表示 
r 1 r r 1 (r 1)c (r 1)s
ˆ ˆxˆ A D X jX+ + + += + = +  (5) 
其中 rAˆ 與 r 1Dˆ + 分別代表在相量 r 1xˆ + 之中的正確基相量成分與衰減直流成分。由於採用遞迴
式DFT，因此第 thr 與第 th(r 1)+ 個相量的正確基頻相量成分都等於 rAˆ 。 (r 1)cX + 與 (r 1)sX + 則分別代
表相量 (r 1)xˆ + 之中的實部與虛部成分。相關變數可由以下之計算式得到： 
1n r K n r K n r K
2
(n)
(r 1)c n r 1 n r 1 n r 1
n r K n r K n r K
(r 1)s 2
(n)
n r 1 n r 1 n r 1
(r 1)11 (r
cos (n ) cos(n )sin(n ) x cos(n )
X
X
cos(n )sin(n ) sin (n ) x sin(n )
P P
−= + = + = +
+ = + = + = +
= + = + = ++
= + = + = +
+ +
⎡ ⎤ ⎡ ⎤θ − θ θ θ⎢ ⎥ ⎢ ⎥⎡ ⎤ ⎢ ⎥ ⎢ ⎥=⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎢ ⎥⎣ ⎦ ⎢ ⎥ ⎢ ⎥− θ θ θ θ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦
=
∑ ∑ ∑
∑ ∑ ∑
n r K
1 (n)
1)12 n r 1
n r K
(r 1)21 (r 1)22
(n)
n r 1
n r K
(n)
(r 1)11 (r 1)12 n r 1
n r K
(r 1)21 (r 1)22
(n)
n r 1
x cos(n )
P P
x sin(n )
x cos(n )
Q Q
=
Q Q
x sin(n )
= +
−
= +
= ++ +
= +
= +
+ + = +
= ++ +
= +
⎡ ⎤θ⎢ ⎥⎡ ⎤ ⎢ ⎥⎢ ⎥ ⎢ ⎥⎢ ⎥⎣ ⎦ ⎢ ⎥θ⎢ ⎥⎣ ⎦
⎡ ⎤θ⎢ ⎥⎡ ⎤ ⎢ ⎥⎢ ⎥ ⎢ ⎥⎢ ⎥⎣ ⎦ ⎢ ⎥θ⎢ ⎥⎣ ⎦
∑
∑
∑
∑
 (6) 
 5
經由以上的運算可以對含有非整數諧波成分的訊號進行衰減運算。然而，如果所提供的衰減
量不夠，我們可以重建時域訊號，並進行重複的衰減運算直到衰減量足夠為止。在本計畫之中
我們提出兩種進行時域訊號的重建的方法 
(一) 方法一：直接合成法 
最直接的方法是利用(11-12)式的大小與相角利用下式重建 x (t)′ ： 
r 1 r
ˆ ˆx (t) abs(A ) cos( t angle(A ))′ = × ω +  (14) 
以上之運算式可利用MATLAB [17] 直接運算得到，但若是考慮FPGA的硬體實現，則因為
以上的運算式之中有餘弦運算，所以其晶片線路將較為龐大，且速度較慢。因此在本計畫之中
我們採用第二種方法。 
(二) 方法二：離散餘弦轉換(Discrete Cosine Transform, DCT)法 
為了避免在 FPGA 晶片之中合成餘弦運算的電路，我們採用(13)式的非遞迴式 DFT 計算基
頻相量並只取其實部成分 (r 1)cX + ，此即為一般圖型處理常用的離散餘弦轉換(Discrete Cosine 
Transform, DCT)。由於非遞迴式的DCT之基頻結果保留了旋轉因子 j2 Na e π= ，因此其結果與(14)
式的運算結果相同，我們可利用如下之關係式完成訊號重建。 
r 1
ˆx (t)=Re(A )+′  (15) 
其中，Re( • )代表取變實部的運算，基頻相量 (r+1)Aˆ 利用(13)式求得。在實際線路實現時，我們
僅需將實部的運算式推導出並加以實現即可。以上之計算在對訊號進行衰減運算的同時亦完成
訊號的重建，因此可減少邏輯閘的使用，此外亦可避免在 FPGA 之中實現餘弦運算問題，因此
在本計畫之中我們採用(15)式的方法。要注意的是因為非遞迴式 DCT 的計算需要較多的乘法運
算，因此在本計畫之中我們僅將以上的計算用於 K=1/8 週期的短視窗 DCT 之運算結果。 
C. 濾波器架構 
)t(x′
11,X φ
)t(x )t(x′
 
圖二、本計畫所採用之濾波器架構 
 
在本計畫之中，為了得到足夠的衰減效果，我們採用總共三次的衰減運算，其架構圖如圖
二所示。在全程的濾波計算之中共採用一次的FCDFT與兩次的1/8週期DCT。其中一次的FCDFT
 7
的「1/8 窗寬非遞迴式 DCT 為基礎的 mimic 濾波器」，為了簡化篇幅以下簡稱為 F1 濾波器。
第三個是「遞迴式 FCDFT 為基礎的 mimic 濾波器」，為了簡化篇幅以下簡稱為 F2 濾波器。若
不考慮執行速度，前兩個 F1 濾波器可採用 Reuse 的方式以減少晶片空間。若希望加速計算，可
設計兩個完全相同的濾波器。在本計畫之中，我們以速度為考量，因此設計兩個完全相同的濾
波器。以下分別針對 F1 濾波器與 F2 濾波器詳細說明晶片電路之設計。 
A. F1 濾波器之設計 
每一個 F1 濾波器均含有一個 1/8 週期的 DCT(用以實現(4)式)和一個修正模組(用以實現(13)
式)以衰減非整數諧波成分。使得注意的是，(4)式的參數 Qr12 與 Qr21 在 K=N 與 K=N/2 時一定等
於零，但是在 K=N/4, N/8, N/16 時，Qr12 與 Qr21 當不再等於零。因此短視窗 DFT(K<N/2)比起常
用的全週 DFT 或半週 DFT 需要兩倍的乘法運算。為了減少乘法器的使用和晶片空間的使用，
在設計晶片電路之前，我們先對(4)式與(13)式之中的運算進行簡化。 
觀查(4)式可知 Qr12 與 Qr21 相等，其大小為定值。若我們將(4)式的 Q 矩陣加入一個初值概念，，
我們可得到下式： 
0
1n r K 1 n r K 1 n r K 1
2
0 0 0 (n)
n r n r n rrc
n r K 1n r K 1 n r K 1rs 2
(n)0 0 0
n rn r n r
r
cos (n q ) cos(n q )sin(n q ) x cos(n )
X
X
x sin(n )cos(n q )sin(n q ) sin (n q )
Q
−= + − = + − = + −
= = =
= + −= + − = + −
== =
⎡ ⎤ ⎡ ⎤θ + − θ + θ + θ⎢ ⎥ ⎢ ⎥⎡ ⎤ ⎢ ⎥ ⎢ ⎥=⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎢ ⎥ ⎢ ⎥θ− θ + θ + θ +⎢ ⎥ ⎢ ⎥⎣ ⎦⎣ ⎦
′=
∑ ∑ ∑
∑∑ ∑
n r K 1
(n)
n r11 r12
n r K 1
r21 r22
(n)
n r
x cos(n )
Q
Q Q
x sin(n )
= + −
=
= + −
=
⎡ ⎤θ⎢ ⎥′⎡ ⎤ ⎢ ⎥⎢ ⎥ ⎢ ⎥′ ′⎣ ⎦ ⎢ ⎥θ⎢ ⎥⎣ ⎦
∑
∑
(16) 
0  0.5*pi pi 1.5*pi 2*pi
-4
-2
0
2
4
Initial value q0
Q'r12
value
0.5π π 1.5π 2π
r12′
 
圖四、不同的初值q0所得到的 r12Q′ 大小 
 
我們可以發現調整初值 0q 可以改變參數 r12Q′ 的大小，其關係如圖四所示。另一方面，我們
也發現雖然改變初值 0q 可以改變參數 r12Q′ 的大小，但是(16)式得到的相量與(4)式得到的相量大
小完全相同，差異僅為角度不同。但是角度的差異與的大小存在固定的關係式，因此可以在最
後再將因為初值 0q 的加入而造成的角度差補回即可。因此我們只要在(14)式選用特定初值，即
 9
1/sinθ
Γ
x (k)′
 
圖六、實現F1濾波器之(21)式的晶片架構 
A
D
Q1
Q4
ENB
31 Shift reg.
A
D
Q1
Q4
ENB
x'(k) Multiplier 
& 3-bits 
shifter
Multiplier
A
D
Q1
Q4
ENB
A
D
Q1
Q4
ENB
+
+
+
+
_
_
+ +
Xrc
Xrs
31 Shift reg.
Sine table
Multiplier
A
D
Q1
Q4
ENB
Shift reg.
A
D
Q1
Q4
ENB
+
+
_
_
Shift reg.
S1
S2
D
C ENB
MUX
Obtain
decaying dc 
component 
+
_
+
_
Ψ
+
_
+
_
)k(rX′ x-axis 
computation
y-axis 
computation
Right-shifter
Right-shifter
z-value 
computation
+
_
Alpha angle 
table
1A
1θ
CORDIC 
module
Correction 
module
Recursive 
DFT module
cos(0)
 cos( )
…
 cos(31 )
 sin(0)
 sin(- )
…
 sin(-31 )
 1/cos(0)
 1/cos( )
 1/cos(2 )
 1/cos(3 )
 1/sin(-4 )
…
 1/cos(31
Cosine table
1/cosine & 
1/sine table
)k(iX′
 
圖七、實現F2濾波器的晶片架構 
B. F2 濾波器之設計 
由於 F2 濾波器的輸出不再需要進行訊號重建，所以每一個 F2 濾波器均含有一個全週期遞
迴式的 DFT(用以實現(4)式)、一個修正模組(用以實現(10)式)和一個大小/角度計算模組(用以實
現(11-12)式)。此一 F2 濾波器的電路功能與本實驗室 92 年所執行編號 NSC 92-2213-E-014-015-
之國科會計畫[16]所設計的改良型 DFT 之功能相同。因此我們可以延用之前的設計，並設計出
圖七之電路架構。在圖七之中保含三個模組，分別為 Recursive DFT module、Correction module
 11
 
圖九、 x1(t)測試訊號基頻大小響應的放大圖 
b) 含有次同步頻率成分之訊號的測試 
5tx2(t) 1000cos(377t) 1000e sin(150t)−= +  
訊號 x2(t)代表串聯補償輸電線高阻抗接地的故障電流波型。圖十是測試訊號 x2(t)的基頻
大小響應，圖十一是圖十之中虛線方塊的放大圖。為了比較，我們也將傳統的全波DFT與只衰
減一次的SWDFT為基礎的mimic濾波器之濾波結果一併模擬，以比較三種不同濾波器的濾波效
果。同樣的，第一個正確的訊號應該出現在1.25週再加三個取樣點的位置。但是為了表現不同
階段的衰減效果，我們在圖中亦保留了不同階段的波型。很明顯的，本計畫所提出之演算法可
以有效的對衰減直流成分進行衰減運算。 
 
圖十、 x2(t)測試訊號的基頻大小響應 
 
圖十一、 x2(t)測試訊號基頻大小響應的放大圖 
B. 晶片可行性測試 
 13
表一 各模組方塊執行所需之時脈週期 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 1.2 1.4 1.6 1.8 2
0.8
0.9
1
1.1
Time (cycle)
Fu
nd
am
en
ta
l
ph
as
or
 m
ag
ni
tu
de
 
 
Reiterative DFT
DFT
 
圖十三、 x3(t)測試訊號的基頻大小響應 
Module Function Cycles little sum 
Signal add 1 1 
 
1/8 Cycle Nonrecursive DCT
shftReg 
add 
mult 
8 
1 
1 
 
Correction 
shftReg 
mult 
normal 
1 
1 
1 
 
 
13 
 
 
Remark：2 sets
 
Full Cycle Recursive DFT 
mult 
shftReg 
add 
1 
32 
1 
 
Correction 
shftReg 
mult 
normal 
1 
1 
1 
 
 
 
37 
 
 
CORDIC 
iniJdg 
shftReg 
mult 
normal 
1 
8 
1 
1 
 
 
11 
Total Cycles Proposed filter  75 
 15
[4] A. G. Phadke, T. Hibka, and M. A. Ibrahim, “A digital computer system for EHV substations: 
analysis and field test,” IEEE Trans.PAS-95, 1976, pp.291-301. 
[5] M. S. Sachdev and M. Nagpal, “A recursive least error squares algorithm for power system 
relaying and measurement applications,” IEEE Trans. on Power Delivery, vol. 6, July 1991, pp. 
1008-1015.  
[6] A. A. Girgis and R. G. Brown, “Application of Kalman filtering in computer relaying,” IEEE 
Trans. on Power Apparatus and Systems, vol. PAS-100, July 1981, pp. 3387-3395.  
[7] Hector J. Altuve F., Ismael Diaz V. and Ernesto Vazquez M., “Fourier and Walsh digital filtering 
algorithms for distance protection”, IEEE Trans. Power System, vol. 11, No. 1, February 1996, pp. 
457-462. 
[8] Gabriel Benmouyal, “Removal of dc offset in current waveforms using digital mimic filtering”, 
IEEE Trans. Power Delivery, vol.10, No. 2, April 1995, pp. 621-630. 
[9] J. -Z. Yang and C. -W. Liu, “A Precise Calculation of Power System Frequency and phasor”, 
IEEE Trans. on Power Delivery, Vol.5, No.2, April 2000, pp.494-499. 
[10] J. -C. Gu and S. -L. Yu, “Removal of DC Offset in Current and Voltage Signals Using a Novel 
Fourier Filter Algorithm,” IEEE Trans. on Power Delivery, Vol.15, No.1, January 2000, pp. 
73-79. 
[11] T. S. Sidhu, X. Zhang, F. Albas and M. S. Sachdev, “Discrete-Fourier-transform-based technique 
for removal of decaying DC offset from phasor estimates,”, IEE Proc.-Gener. Transm. 
Distrib, vol.150, no.6, Nov. 2003, pp. 745 – 752. 
[12] Rosołowski E., Iżykowski J., Kasztenny B., “Adaptive measuring algorithm suppressing a 
decaying DC component for digital protective relays,” Electric Power Systems Research. 60, 
2001, pp. 99-105 
[13] Yong Guo, Mladen Kezunovic, and Deshu Chen, “Simplified Algorithms for Removal of the 
Effect of Exponentially Decaying DC-Offset on the Fourier Algorithm,” IEEE Trans. on Power 
Delivery, Vol.18, No.3, 2003, pp.711-717. 
[14] Meyer-Baese Uwe, 2003, Digital Signal Processing with Field Programmable Gate Arrays, 
Springer, USA. 
[15] Altera Company, Quartus II Development Software Handbook, Version 4.0, May 2004. 
[16] 92年度國科會結案報告，以同步量測為基礎之彈性交流輸電系統新型電驛與穩定度控制器
之研究(1/2)，NSC 92-2213-E-014-015-。 
[17] A. Biran and M. Breiner, MATLAB® for Engineers, Addison-Wesley Publishing Company, 1996. 
[18] MATLAB, 2002, Power System Blockset User’s Guide, The Math Works, Inc., USA. 
