# DESCRIPTION: Verilator output: Timestamp data for --skip-identical.  Delete at will.
C "-Wno-fatal -O3 --cc /home/varun/coding/projects/openpower/litex/litex/litex/soc/cores/cpu/microwatt/microwatt.v --cc /home/varun/coding/projects/openpower/fpga_101/lab004_v_sim/build/sim/gateware/sim.v --top-module sim --exe -DPRINTF_COND=0 sim_init.cpp /home/varun/coding/projects/openpower/litex/litex/litex/build/sim/core/veril.cpp modules.o pads.o sim.o libdylib.o parse.o --top-module sim -CFLAGS -Wall -O3 -ggdb   -I/home/varun/coding/projects/openpower/litex/litex/litex/build/sim/core -LDFLAGS -lpthread -Wl,--no-as-needed -ljson-c -lm -lstdc++ -Wl,--no-as-needed -ldl -levent --trace --unroll-count 256 --output-split 5000 --output-split-cfuncs 500 --output-split-ctrace 500 -Wno-BLKANDNBLK -Wno-WIDTH"
S     85237 14636212  1624808700   268839113  1624808700   268839113 "/home/varun/coding/projects/openpower/fpga_101/lab004_v_sim/build/sim/gateware/sim.v"
S    879596 14618945  1624808698   736807745  1624808698   736807745 "/home/varun/coding/projects/openpower/litex/litex/litex/soc/cores/cpu/microwatt/microwatt.v"
S   7484256 12874707  1624794244   895859668  1581264640           0 "/usr/bin/verilator_bin"
T    177918 14636251  1624808706   420792430  1624808706   420792430 "obj_dir/Vsim.cpp"
T    420530 14636250  1624808706   416792503  1624808706   416792503 "obj_dir/Vsim.h"
T      2262 14636337  1624808706   800785510  1624808706   800785510 "obj_dir/Vsim.mk"
T    158304 14636252  1624808706   424792357  1624808706   424792357 "obj_dir/Vsim__1.cpp"
T    200589 14636261  1624808706   464791628  1624808706   464791628 "obj_dir/Vsim__10.cpp"
T    169430 14636313  1624808706   696787404  1624808706   696787404 "obj_dir/Vsim__10__Slow.cpp"
T    232006 14636262  1624808706   468791556  1624808706   468791556 "obj_dir/Vsim__11.cpp"
T    152188 14636314  1624808706   700787331  1624808706   700787331 "obj_dir/Vsim__11__Slow.cpp"
T    211863 14636263  1624808706   472791483  1624808706   472791483 "obj_dir/Vsim__12.cpp"
T    189625 14636315  1624808706   704787258  1624808706   704787258 "obj_dir/Vsim__12__Slow.cpp"
T    227175 14636264  1624808706   476791410  1624808706   476791410 "obj_dir/Vsim__13.cpp"
T    155744 14636316  1624808706   708787185  1624808706   708787185 "obj_dir/Vsim__13__Slow.cpp"
T    200499 14636265  1624808706   480791337  1624808706   480791337 "obj_dir/Vsim__14.cpp"
T    249570 14636317  1624808706   712787112  1624808706   712787112 "obj_dir/Vsim__14__Slow.cpp"
T    183121 14636266  1624808706   484791264  1624808706   484791264 "obj_dir/Vsim__15.cpp"
T    909567 14636318  1624808706   728786821  1624808706   728786821 "obj_dir/Vsim__15__Slow.cpp"
T    237622 14636267  1624808706   488791191  1624808706   488791191 "obj_dir/Vsim__16.cpp"
T    193529 14636319  1624808706   732786748  1624808706   732786748 "obj_dir/Vsim__16__Slow.cpp"
T    293669 14636268  1624808706   492791119  1624808706   492791119 "obj_dir/Vsim__17.cpp"
T    205570 14636320  1624808706   736786675  1624808706   736786675 "obj_dir/Vsim__17__Slow.cpp"
T    202217 14636269  1624808706   496791046  1624808706   496791046 "obj_dir/Vsim__18.cpp"
T    780187 14636321  1624808706   748786457  1624808706   748786457 "obj_dir/Vsim__18__Slow.cpp"
T    185421 14636270  1624808706   500790973  1624808706   500790973 "obj_dir/Vsim__19.cpp"
T    203882 14636322  1624808706   752786384  1624808706   752786384 "obj_dir/Vsim__19__Slow.cpp"
T    138264 14636304  1624808706   660788059  1624808706   660788059 "obj_dir/Vsim__1__Slow.cpp"
T    161342 14636253  1624808706   428792284  1624808706   428792284 "obj_dir/Vsim__2.cpp"
T    278271 14636271  1624808706   504790900  1624808706   504790900 "obj_dir/Vsim__20.cpp"
T    183518 14636323  1624808706   756786311  1624808706   756786311 "obj_dir/Vsim__20__Slow.cpp"
T    237602 14636272  1624808706   508790827  1624808706   508790827 "obj_dir/Vsim__21.cpp"
T    222407 14636324  1624808706   760786238  1624808706   760786238 "obj_dir/Vsim__21__Slow.cpp"
T    260712 14636273  1624808706   516790681  1624808706   516790681 "obj_dir/Vsim__22.cpp"
T    152674 14636325  1624808706   764786165  1624808706   764786165 "obj_dir/Vsim__22__Slow.cpp"
T    189385 14636274  1624808706   520790609  1624808706   520790609 "obj_dir/Vsim__23.cpp"
T    243405 14636326  1624808706   768786092  1624808706   768786092 "obj_dir/Vsim__23__Slow.cpp"
T    157200 14636275  1624808706   520790609  1624808706   520790609 "obj_dir/Vsim__24.cpp"
T    223124 14636327  1624808706   772786020  1624808706   772786020 "obj_dir/Vsim__24__Slow.cpp"
T    173814 14636276  1624808706   524790536  1624808706   524790536 "obj_dir/Vsim__25.cpp"
T    171909 14636328  1624808706   776785947  1624808706   776785947 "obj_dir/Vsim__25__Slow.cpp"
T    188105 14636277  1624808706   532790390  1624808706   532790390 "obj_dir/Vsim__26.cpp"
T    202679 14636329  1624808706   780785874  1624808706   780785874 "obj_dir/Vsim__26__Slow.cpp"
T    176559 14636278  1624808706   536790317  1624808706   536790317 "obj_dir/Vsim__27.cpp"
T    192611 14636330  1624808706   784785801  1624808706   784785801 "obj_dir/Vsim__27__Slow.cpp"
T    215513 14636279  1624808706   540790244  1624808706   540790244 "obj_dir/Vsim__28.cpp"
T    231542 14636331  1624808706   788785728  1624808706   788785728 "obj_dir/Vsim__28__Slow.cpp"
T    159383 14636280  1624808706   544790172  1624808706   544790172 "obj_dir/Vsim__29.cpp"
T    328473 14636332  1624808706   792785655  1624808706   792785655 "obj_dir/Vsim__29__Slow.cpp"
T    145805 14636305  1624808706   664787986  1624808706   664787986 "obj_dir/Vsim__2__Slow.cpp"
T    198946 14636254  1624808706   432792211  1624808706   432792211 "obj_dir/Vsim__3.cpp"
T    158050 14636281  1624808706   544790172  1624808706   544790172 "obj_dir/Vsim__30.cpp"
T    107981 14636333  1624808706   796785583  1624808706   796785583 "obj_dir/Vsim__30__Slow.cpp"
T    154189 14636282  1624808706   548790099  1624808706   548790099 "obj_dir/Vsim__31.cpp"
T    242789 14636334  1624808706   800785510  1624808706   800785510 "obj_dir/Vsim__31__Slow.cpp"
T    168696 14636283  1624808706   552790026  1624808706   552790026 "obj_dir/Vsim__32.cpp"
T     63151 14636335  1624808706   800785510  1624808706   800785510 "obj_dir/Vsim__32__Slow.cpp"
T    157690 14636284  1624808706   556789953  1624808706   556789953 "obj_dir/Vsim__33.cpp"
T    171112 14636285  1624808706   560789880  1624808706   560789880 "obj_dir/Vsim__34.cpp"
T    268761 14636286  1624808706   564789807  1624808706   564789807 "obj_dir/Vsim__35.cpp"
T    202834 14636287  1624808706   568789735  1624808706   568789735 "obj_dir/Vsim__36.cpp"
T   1005519 14636288  1624808706   584789443  1624808706   584789443 "obj_dir/Vsim__37.cpp"
T    325122 14636289  1624808706   588789370  1624808706   588789370 "obj_dir/Vsim__38.cpp"
T    854055 14636290  1624808706   604789079  1624808706   604789079 "obj_dir/Vsim__39.cpp"
T    195336 14636306  1624808706   668787913  1624808706   668787913 "obj_dir/Vsim__3__Slow.cpp"
T    183116 14636255  1624808706   436792138  1624808706   436792138 "obj_dir/Vsim__4.cpp"
T    188913 14636291  1624808706   608789006  1624808706   608789006 "obj_dir/Vsim__40.cpp"
T    234350 14636292  1624808706   612788933  1624808706   612788933 "obj_dir/Vsim__41.cpp"
T    183562 14636293  1624808706   616788860  1624808706   616788860 "obj_dir/Vsim__42.cpp"
T    326779 14636294  1624808706   620788788  1624808706   620788788 "obj_dir/Vsim__43.cpp"
T    210002 14636295  1624808706   624788715  1624808706   624788715 "obj_dir/Vsim__44.cpp"
T    190143 14636296  1624808706   628788642  1624808706   628788642 "obj_dir/Vsim__45.cpp"
T    319625 14636297  1624808706   636788496  1624808706   636788496 "obj_dir/Vsim__46.cpp"
T    163198 14636298  1624808706   640788423  1624808706   640788423 "obj_dir/Vsim__47.cpp"
T    177262 14636299  1624808706   644788351  1624808706   644788351 "obj_dir/Vsim__48.cpp"
T    251758 14636300  1624808706   648788278  1624808706   648788278 "obj_dir/Vsim__49.cpp"
T    199412 14636307  1624808706   672787841  1624808706   672787841 "obj_dir/Vsim__4__Slow.cpp"
T    234002 14636256  1624808706   440792065  1624808706   440792065 "obj_dir/Vsim__5.cpp"
T    289132 14636301  1624808706   652788205  1624808706   652788205 "obj_dir/Vsim__50.cpp"
T     18892 14636302  1624808706   652788205  1624808706   652788205 "obj_dir/Vsim__51.cpp"
T    141891 14636308  1624808706   676787768  1624808706   676787768 "obj_dir/Vsim__5__Slow.cpp"
T    213287 14636257  1624808706   444791993  1624808706   444791993 "obj_dir/Vsim__6.cpp"
T    299971 14636309  1624808706   680787695  1624808706   680787695 "obj_dir/Vsim__6__Slow.cpp"
T    235507 14636258  1624808706   448791920  1624808706   448791920 "obj_dir/Vsim__7.cpp"
T    166497 14636310  1624808706   684787622  1624808706   684787622 "obj_dir/Vsim__7__Slow.cpp"
T    191788 14636259  1624808706   456791774  1624808706   456791774 "obj_dir/Vsim__8.cpp"
T    169884 14636311  1624808706   688787549  1624808706   688787549 "obj_dir/Vsim__8__Slow.cpp"
T    258847 14636260  1624808706   460791701  1624808706   460791701 "obj_dir/Vsim__9.cpp"
T    160772 14636312  1624808706   692787476  1624808706   692787476 "obj_dir/Vsim__9__Slow.cpp"
T    121081 14636303  1624808706   656788132  1624808706   656788132 "obj_dir/Vsim__Slow.cpp"
T       556 14636242  1624808706   376793231  1624808706   376793231 "obj_dir/Vsim__Syms.cpp"
T       947 14636243  1624808706   376793231  1624808706   376793231 "obj_dir/Vsim__Syms.h"
T    186220 14636248  1624808706   400792794  1624808706   400792794 "obj_dir/Vsim__Trace.cpp"
T    163142 14636249  1624808706   404792721  1624808706   404792721 "obj_dir/Vsim__Trace__1.cpp"
T     99845 14636245  1624808706   388793012  1624808706   388793012 "obj_dir/Vsim__Trace__1__Slow.cpp"
T    168877 14636246  1624808706   392792940  1624808706   392792940 "obj_dir/Vsim__Trace__2__Slow.cpp"
T    161294 14636247  1624808706   396792867  1624808706   396792867 "obj_dir/Vsim__Trace__3__Slow.cpp"
T    217405 14636244  1624808706   384793085  1624808706   384793085 "obj_dir/Vsim__Trace__Slow.cpp"
T      2483 14636338  1624808706   800785510  1624808706   800785510 "obj_dir/Vsim__ver.d"
T         0        0  1624808706   804785437  1624808706   804785437 "obj_dir/Vsim__verFiles.dat"
T      2564 14636336  1624808706   800785510  1624808706   800785510 "obj_dir/Vsim_classes.mk"
