---
title: 基礎編 第3章 プロセス技術と設計限界の理解 
---

---

# 📘 基礎編 第3章：プロセス技術と設計限界の理解  
**Fundamentals-Chapter 3: Process Evolution and Design Limits in CMOS**

---

## 🔗 公式リンク / *Official Links*

| 言語 / Language | GitHub Pages 🌐 | GitHub 💻 |
|-----------------|----------------|-----------|
| 🇯🇵 日本語 / *Japanese* | [![GitHub Pages JP](https://img.shields.io/badge/GitHub%20Pages-日本語版-brightgreen?logo=github)](https://samizo-aitl.github.io/Edusemi-v4x/chapter3_process_evolution/) | [![GitHub Repo JP](https://img.shields.io/badge/GitHub-日本語版-blue?logo=github)](https://github.com/Samizo-AITL/Edusemi-v4x/tree/main/chapter3_process_evolution) |

---

## 🔁 前章との接続｜Connection to Previous Chapter

| 🇯🇵 日本語 | 🇺🇸 English |
|-----------|------------|
| 第2章では、**論理ゲート・組み合わせ回路・FSM**など、CMOS論理設計の基礎を学習しました。 | Chapter 2 covered **logic gates, combinational logic, and FSMs** as fundamentals of CMOS design. |
| 第3章では、それらの設計が実際に動作するための**物理的基盤（プロセス技術）**に踏み込みます。 | Chapter 3 now explores the **physical foundation (process technology)** that enables those designs. |

📎 [← 第2章：デジタル論理と論理回路設計](../chapter2_comb_logic/README.md)  
📎 [← Chapter 2: Digital Logic and Logic Circuit Design](../chapter2_comb_logic/README.md)

---

## 🧭 概要｜Overview

本章では、0.5µmから90nmノードに至るCMOS技術の変遷を通じて、  
**設計可能性を左右するプロセス技術の進化と物理限界**を体系的に学びます。

> This chapter explores the evolution of CMOS technologies from 0.5µm to 90nm,  
> focusing on how process advancements and limitations shape circuit design.

---

## ✨ 主なキーワード｜Key Concepts

```
STI, LDD, Salicide, Multi-Layer Interconnect, CMP, OPC, 
SCE, HCI, DIBL, Vth Variability, sky130, 0.18µm
```

---

## 🎯 学習のねらい｜Learning Objectives

| 🇯🇵 日本語                                                                                     | 🇺🇸 English                                                                                      |
|----------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------|
| プロセス技術が**設計制約に与える影響**を理解する                                               | Understand how process technologies affect **design constraints**.                           |
| 微細化による**構造革新と信頼性課題**を体系的に整理する                                        | Learn about **structural evolution and reliability issues** caused by scaling.               |
| 教材として適したノード（sky130, 0.18µm）を選定できる                                          | Develop criteria to choose **educationally suitable process nodes** (e.g., sky130, 0.18µm). |

---

## 📚 章構成とリンク｜Chapter Contents and Links

| 節番号 | ファイル名 / Filename                                               | 内容概要 / Summary                                                                 |
|--------|----------------------------------------------------------------------|-------------------------------------------------------------------------------------|
| 3.1    | [`3.1_node_scaling_history.md`](./3.1_node_scaling_history.md)       | ノード微細化の歴史と寸法ルールの進化<br>📏 *Scaling History and Design Rules*       |
| 3.2    | [`3.2_cmos_structure_shift.md`](./3.2_cmos_structure_shift.md)       | STI・LDDなど構造革新による寸法と特性の変化<br>🔬 *Structural Innovations in CMOS*    |
| 3.3    | [`3.3_interconnect_and_litho.md`](./3.3_interconnect_and_litho.md)   | 配線・CMP・RC遅延の技術進化と設計影響<br>🧵 *Interconnect and Delay Constraints*     |
| 3.4    | [`3.4_variation_and_reliability.md`](./3.4_variation_and_reliability.md) | DIBLやHCIなど信頼性とばらつきの物理限界<br>⚠️ *SCE and Reliability in Scaling*   |
| 3.5    | [`3.5_summary_and_scope.md`](./3.5_summary_and_scope.md)             | 教育ノードの選定と実践的意義の整理<br>🎓 *Choosing and Using Educational Nodes*     |

---

## 📎 付録：プロセス技術フローチャート（Appendix）  
### Appendix: Process Technology Flow Charts

本章で扱った各ノード・構造・材料に対応するプロセスフローや装置一覧、構造比較資料を以下に整理します。  
These appendices provide detailed process flows, equipment lists, and structural comparisons for each technology node discussed.

| リファレンス | ファイル名 / Filename                                                                 | 内容概要 / Description |
|--------------|------------------------------------------------------------------------------------------|-------------------------|
| A-1          | [`0.18um_Logic_ProcessFlow.md`](./docs/0.18um_Logic_ProcessFlow.md)                     | 🧪 0.18µm CMOSプロセス（基本フロー）<br>Standard 0.18µm CMOS process flow |
| A-1b         | [`0.18um_1.8V_3.3V_5V.md`](./docs/0.18um_1.8V_3.3V_5V.md)                                | ⚡ 1.8V〜5V対応の多電圧CMOSプロセス<br>Multi-V CMOS process |
| A-1c         | [`0.18um_etests_summary_unified.md`](./docs/0.18um_etests_summary_unified.md)          | 📐 E-Test特性まとめ（電圧・構造別）<br>Unified E-test characteristics |
| A-2          | [`0.18um_Logic_ProcessFlow_en.md`](./docs/0.18um_Logic_ProcessFlow_en.md)               | 🧪 0.18µm CMOS Process Flow (English version) |
| A-3          | [`0.13um_Logic_ProcessFlow.md`](./docs/0.13um_Logic_ProcessFlow.md)                     | 🧪 0.13µm CMOSプロセス（Cu/Low-k導入）<br>Cu & Low-k interconnect process |
| A-4          | [`0.09um_Logic_ProcessFlow.md`](./docs/0.09um_Logic_ProcessFlow.md)                     | 🧪 90nm CMOSプロセス（NiSi, strained-Si）<br>Advanced strain & silicide integration |
| A-5          | [`process_node_comparison.md`](./docs/process_node_comparison.md)                       | 📊 ノード比較：寸法・材料・構造遷移表<br>Comparison of node scaling and materials |
| A-6          | [`equipment_list_by_node.md`](./docs/equipment_list_by_node.md)                         | 🛠️ ノード別装置一覧（工程別）<br>Tool list by node and step |
| A-7          | [`dual_damascene_comparison.md`](./docs/dual_damascene_comparison.md)                   | 🧵 デュアルダマシン配線プロセス詳細と比較<br>Cu dual damascene vs Al/W plug flow |

🧷 **補足資料として活用し、プロセスの全体像を掴む助けとしてください。**  
Use these resources to reinforce understanding of semiconductor fabrication and process-node evolution.

---

## 🔄 次章への接続｜Transition to Chapter 4

| 🇯🇵 日本語 | 🇺🇸 English |
|----------|-----------|
| 第4章では、ここで扱ったCMOSノード（sky130 / 0.18µm）を基盤として、**PDK・MOS特性・設計ルールの理解**へと進みます。 | In Chapter 4, we build on these CMOS nodes (sky130 / 0.18µm) to explore **PDKs, MOS characteristics, and design rules**. |

➡️ [**第4章：MOSトランジスタ特性と設計基盤**](../chapter4_mos_characteristics/README.md)

---

## 👤 **著者・ライセンス | Author & License**

| 📌 項目 / Item | 📄 内容 / Details |
|------|------|
| **著者 / Author** | **三溝 真一**（Shinichi Samizo） |
| **💻 GitHub** | [![GitHub](https://img.shields.io/badge/GitHub-Samizo--AITL-blue?style=for-the-badge&logo=github)](https://github.com/Samizo-AITL) |
| **📜 ライセンス / License** | [![Hybrid License](https://img.shields.io/badge/License-Hybrid-blueviolet?style=for-the-badge)](https://samizo-aitl.github.io/Edusemi-v4x/#-ライセンス--license)<br>コード / Code: [MIT](https://opensource.org/licenses/MIT)<br>教材テキスト / Text: [CC BY 4.0](https://creativecommons.org/licenses/by/4.0/)<br>図表 / Figures: [CC BY-NC 4.0](https://creativecommons.org/licenses/by-nc/4.0/) |

---

## 🔙 戻る｜Back to Top

🏠 [![Site](https://img.shields.io/badge/Site-Edusemi--v4x-lightgrey?style=for-the-badge&logo=githubpages&labelColor=555&color=brightgreen)](../) [![Repo](https://img.shields.io/badge/Repo-Edusemi--v4x-lightgrey?style=for-the-badge&logo=github&labelColor=555&color=blue)](https://github.com/Samizo-AITL/Edusemi-v4x)
