# Cinto-seguranca

## ğŸ”¹ Objetivo do Projeto

Simular um **sistema digital** que detecta:

* Se o banco estÃ¡ ocupado (com sensor de peso ou presenÃ§a)
* Se o cinto de seguranÃ§a estÃ¡ afivelado

E com base nesses sinais, aciona um **aviso luminoso (LED)** ou **buzzer**, indicando se o cinto estÃ¡ ou nÃ£o corretamente colocado.

---

## ğŸ”¹ Entradas e SaÃ­da

Conforme os arquivos do repositÃ³rio, o sistema possui:

### Entradas:

* `ocupado`: sinal que representa se o assento estÃ¡ ocupado (`1` = ocupado, `0` = vazio)
* `cinto`: sinal que representa se o cinto estÃ¡ afivelado (`1` = sim, `0` = nÃ£o)

### SaÃ­da:

* `aviso`: LED ou alarme que acende (`1`) quando hÃ¡ alguÃ©m sentado **sem o cinto afivelado**

---

## ğŸ”¹ LÃ³gica do sistema

ExpressÃ£o booleana baseada na regra:

```
aviso = ocupado & ~cinto
```

Ou seja:

* Se **ocupado = 1** e **cinto = 0** â‡’ **aviso = 1**
* Em todos os outros casos, **aviso = 0**

---

## ğŸ”¹ CÃ³digo Verilog (baseado no repositÃ³rio)

### `cinto_seguranca.v`

```verilog
module cinto_seguranca (
    input wire ocupado,
    input wire cinto,
    output wire aviso
);

assign aviso = ocupado & ~cinto;

endmodule
```

Simples e direto: usa apenas um **AND** e um **NOT**.

---

## ğŸ”¹ Testbench (SimulaÃ§Ã£o)

O testbench (`sim/cinto_tb.v`) simula os quatro casos possÃ­veis das entradas:

| Ocupado | Cinto | Aviso |                 |
| ------- | ----- | ----- | --------------- |
| 0       | 0     | 0     |                 |
| 0       | 1     | 0     |                 |
| 1       | 1     | 0     |                 |
| 1       | 0     | 1     | âœ… Alerta ligado |

Trecho do testbench:

```verilog
initial begin
    ocupado = 0; cinto = 0; #10;
    ocupado = 0; cinto = 1; #10;
    ocupado = 1; cinto = 1; #10;
    ocupado = 1; cinto = 0; #10;
end
```

---

## ğŸ”¹ AplicaÃ§Ãµes reais

Esse tipo de sistema Ã© comum em:

* Carros modernos
* Tratores e empilhadeiras (normas de seguranÃ§a industrial)
* Ã”nibus escolares
