Classic Timing Analyzer report for Port_io
Sun May 29 15:11:14 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                              ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.372 ns    ; abus_in[7] ; p_reg[7]    ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.664 ns    ; p_reg[4]   ; dbus_out[4] ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.180 ns   ; abus_in[7] ; dbus_out[4] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.174 ns   ; abus_in[2] ; p_reg[7]    ; --         ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+------------+----------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To       ; To Clock ;
+-------+--------------+------------+------------+----------+----------+
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.372 ns   ; abus_in[7] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.241 ns   ; abus_in[4] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.143 ns   ; abus_in[6] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.103 ns   ; abus_in[5] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.977 ns   ; abus_in[0] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.904 ns   ; abus_in[3] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.425 ns   ; abus_in[8] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.332 ns   ; wr_en      ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.170 ns   ; dbus_in[7] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.755 ns   ; dbus_in[4] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.728 ns   ; dbus_in[5] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 3.677 ns   ; dbus_in[1] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.614 ns   ; dbus_in[6] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 3.394 ns   ; dbus_in[0] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 3.379 ns   ; dbus_in[3] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.303 ns   ; dbus_in[2] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 1.695 ns   ; abus_in[1] ; p_reg[7] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[3] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[4] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[5] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[6] ; clk_in   ;
; N/A   ; None         ; 1.404 ns   ; abus_in[2] ; p_reg[7] ; clk_in   ;
+-------+--------------+------------+------------+----------+----------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+----------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From     ; To          ; From Clock ;
+-------+--------------+------------+----------+-------------+------------+
; N/A   ; None         ; 7.664 ns   ; p_reg[4] ; dbus_out[4] ; clk_in     ;
; N/A   ; None         ; 7.632 ns   ; p_reg[2] ; dbus_out[2] ; clk_in     ;
; N/A   ; None         ; 7.630 ns   ; p_reg[2] ; port_io[2]  ; clk_in     ;
; N/A   ; None         ; 7.365 ns   ; p_reg[3] ; dbus_out[3] ; clk_in     ;
; N/A   ; None         ; 7.356 ns   ; p_reg[3] ; port_io[3]  ; clk_in     ;
; N/A   ; None         ; 7.342 ns   ; p_reg[4] ; port_io[4]  ; clk_in     ;
; N/A   ; None         ; 7.332 ns   ; p_reg[7] ; dbus_out[7] ; clk_in     ;
; N/A   ; None         ; 6.863 ns   ; p_reg[7] ; port_io[7]  ; clk_in     ;
; N/A   ; None         ; 6.847 ns   ; p_reg[0] ; dbus_out[0] ; clk_in     ;
; N/A   ; None         ; 6.698 ns   ; p_reg[1] ; dbus_out[1] ; clk_in     ;
; N/A   ; None         ; 6.688 ns   ; p_reg[1] ; port_io[1]  ; clk_in     ;
; N/A   ; None         ; 6.664 ns   ; p_reg[6] ; port_io[6]  ; clk_in     ;
; N/A   ; None         ; 6.642 ns   ; p_reg[0] ; port_io[0]  ; clk_in     ;
; N/A   ; None         ; 6.585 ns   ; p_reg[6] ; dbus_out[6] ; clk_in     ;
; N/A   ; None         ; 6.434 ns   ; p_reg[5] ; port_io[5]  ; clk_in     ;
; N/A   ; None         ; 6.392 ns   ; p_reg[5] ; dbus_out[5] ; clk_in     ;
+-------+--------------+------------+----------+-------------+------------+


+------------------------------------------------------------------------+
; tpd                                                                    ;
+-------+-------------------+-----------------+------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To          ;
+-------+-------------------+-----------------+------------+-------------+
; N/A   ; None              ; 12.180 ns       ; abus_in[7] ; dbus_out[4] ;
; N/A   ; None              ; 12.049 ns       ; abus_in[4] ; dbus_out[4] ;
; N/A   ; None              ; 11.951 ns       ; abus_in[6] ; dbus_out[4] ;
; N/A   ; None              ; 11.911 ns       ; abus_in[5] ; dbus_out[4] ;
; N/A   ; None              ; 11.787 ns       ; abus_in[0] ; dbus_out[4] ;
; N/A   ; None              ; 11.714 ns       ; abus_in[3] ; dbus_out[4] ;
; N/A   ; None              ; 11.572 ns       ; abus_in[7] ; dbus_out[2] ;
; N/A   ; None              ; 11.559 ns       ; abus_in[7] ; dbus_out[7] ;
; N/A   ; None              ; 11.559 ns       ; abus_in[7] ; dbus_out[3] ;
; N/A   ; None              ; 11.441 ns       ; abus_in[4] ; dbus_out[2] ;
; N/A   ; None              ; 11.428 ns       ; abus_in[4] ; dbus_out[7] ;
; N/A   ; None              ; 11.428 ns       ; abus_in[4] ; dbus_out[3] ;
; N/A   ; None              ; 11.343 ns       ; abus_in[6] ; dbus_out[2] ;
; N/A   ; None              ; 11.330 ns       ; abus_in[6] ; dbus_out[7] ;
; N/A   ; None              ; 11.330 ns       ; abus_in[6] ; dbus_out[3] ;
; N/A   ; None              ; 11.303 ns       ; abus_in[5] ; dbus_out[2] ;
; N/A   ; None              ; 11.290 ns       ; abus_in[5] ; dbus_out[7] ;
; N/A   ; None              ; 11.290 ns       ; abus_in[5] ; dbus_out[3] ;
; N/A   ; None              ; 11.232 ns       ; abus_in[8] ; dbus_out[4] ;
; N/A   ; None              ; 11.179 ns       ; abus_in[0] ; dbus_out[2] ;
; N/A   ; None              ; 11.167 ns       ; rd_en      ; dbus_out[4] ;
; N/A   ; None              ; 11.166 ns       ; abus_in[0] ; dbus_out[7] ;
; N/A   ; None              ; 11.166 ns       ; abus_in[0] ; dbus_out[3] ;
; N/A   ; None              ; 11.106 ns       ; abus_in[3] ; dbus_out[2] ;
; N/A   ; None              ; 11.093 ns       ; abus_in[3] ; dbus_out[7] ;
; N/A   ; None              ; 11.093 ns       ; abus_in[3] ; dbus_out[3] ;
; N/A   ; None              ; 11.062 ns       ; abus_in[7] ; dbus_out[0] ;
; N/A   ; None              ; 10.931 ns       ; abus_in[4] ; dbus_out[0] ;
; N/A   ; None              ; 10.873 ns       ; abus_in[7] ; dbus_out[1] ;
; N/A   ; None              ; 10.833 ns       ; abus_in[6] ; dbus_out[0] ;
; N/A   ; None              ; 10.793 ns       ; abus_in[5] ; dbus_out[0] ;
; N/A   ; None              ; 10.775 ns       ; abus_in[7] ; dbus_out[6] ;
; N/A   ; None              ; 10.742 ns       ; abus_in[4] ; dbus_out[1] ;
; N/A   ; None              ; 10.669 ns       ; abus_in[0] ; dbus_out[0] ;
; N/A   ; None              ; 10.644 ns       ; abus_in[4] ; dbus_out[6] ;
; N/A   ; None              ; 10.644 ns       ; abus_in[6] ; dbus_out[1] ;
; N/A   ; None              ; 10.624 ns       ; abus_in[8] ; dbus_out[2] ;
; N/A   ; None              ; 10.611 ns       ; abus_in[8] ; dbus_out[7] ;
; N/A   ; None              ; 10.611 ns       ; abus_in[8] ; dbus_out[3] ;
; N/A   ; None              ; 10.604 ns       ; abus_in[5] ; dbus_out[1] ;
; N/A   ; None              ; 10.596 ns       ; abus_in[3] ; dbus_out[0] ;
; N/A   ; None              ; 10.588 ns       ; abus_in[7] ; dbus_out[5] ;
; N/A   ; None              ; 10.559 ns       ; rd_en      ; dbus_out[2] ;
; N/A   ; None              ; 10.546 ns       ; rd_en      ; dbus_out[7] ;
; N/A   ; None              ; 10.546 ns       ; abus_in[6] ; dbus_out[6] ;
; N/A   ; None              ; 10.546 ns       ; rd_en      ; dbus_out[3] ;
; N/A   ; None              ; 10.506 ns       ; abus_in[5] ; dbus_out[6] ;
; N/A   ; None              ; 10.480 ns       ; abus_in[0] ; dbus_out[1] ;
; N/A   ; None              ; 10.457 ns       ; abus_in[4] ; dbus_out[5] ;
; N/A   ; None              ; 10.407 ns       ; abus_in[3] ; dbus_out[1] ;
; N/A   ; None              ; 10.382 ns       ; abus_in[0] ; dbus_out[6] ;
; N/A   ; None              ; 10.359 ns       ; abus_in[6] ; dbus_out[5] ;
; N/A   ; None              ; 10.319 ns       ; abus_in[5] ; dbus_out[5] ;
; N/A   ; None              ; 10.309 ns       ; abus_in[3] ; dbus_out[6] ;
; N/A   ; None              ; 10.195 ns       ; abus_in[0] ; dbus_out[5] ;
; N/A   ; None              ; 10.122 ns       ; abus_in[3] ; dbus_out[5] ;
; N/A   ; None              ; 10.114 ns       ; abus_in[8] ; dbus_out[0] ;
; N/A   ; None              ; 10.049 ns       ; rd_en      ; dbus_out[0] ;
; N/A   ; None              ; 9.925 ns        ; abus_in[8] ; dbus_out[1] ;
; N/A   ; None              ; 9.860 ns        ; rd_en      ; dbus_out[1] ;
; N/A   ; None              ; 9.827 ns        ; abus_in[8] ; dbus_out[6] ;
; N/A   ; None              ; 9.762 ns        ; rd_en      ; dbus_out[6] ;
; N/A   ; None              ; 9.640 ns        ; abus_in[8] ; dbus_out[5] ;
; N/A   ; None              ; 9.575 ns        ; rd_en      ; dbus_out[5] ;
; N/A   ; None              ; 8.505 ns        ; abus_in[1] ; dbus_out[4] ;
; N/A   ; None              ; 8.214 ns        ; abus_in[2] ; dbus_out[4] ;
; N/A   ; None              ; 7.897 ns        ; abus_in[1] ; dbus_out[2] ;
; N/A   ; None              ; 7.884 ns        ; abus_in[1] ; dbus_out[7] ;
; N/A   ; None              ; 7.884 ns        ; abus_in[1] ; dbus_out[3] ;
; N/A   ; None              ; 7.606 ns        ; abus_in[2] ; dbus_out[2] ;
; N/A   ; None              ; 7.593 ns        ; abus_in[2] ; dbus_out[7] ;
; N/A   ; None              ; 7.593 ns        ; abus_in[2] ; dbus_out[3] ;
; N/A   ; None              ; 7.387 ns        ; abus_in[1] ; dbus_out[0] ;
; N/A   ; None              ; 7.198 ns        ; abus_in[1] ; dbus_out[1] ;
; N/A   ; None              ; 7.100 ns        ; abus_in[1] ; dbus_out[6] ;
; N/A   ; None              ; 7.096 ns        ; abus_in[2] ; dbus_out[0] ;
; N/A   ; None              ; 6.913 ns        ; abus_in[1] ; dbus_out[5] ;
; N/A   ; None              ; 6.907 ns        ; abus_in[2] ; dbus_out[1] ;
; N/A   ; None              ; 6.809 ns        ; abus_in[2] ; dbus_out[6] ;
; N/A   ; None              ; 6.622 ns        ; abus_in[2] ; dbus_out[5] ;
+-------+-------------------+-----------------+------------+-------------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+-----------+------------+----------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To       ; To Clock ;
+---------------+-------------+-----------+------------+----------+----------+
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -1.174 ns ; abus_in[2] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -1.465 ns ; abus_in[1] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.073 ns ; dbus_in[2] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.149 ns ; dbus_in[3] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.164 ns ; dbus_in[0] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.384 ns ; dbus_in[6] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -3.447 ns ; dbus_in[1] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -3.498 ns ; dbus_in[5] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -3.525 ns ; dbus_in[4] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.940 ns ; dbus_in[7] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.102 ns ; wr_en      ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.195 ns ; abus_in[8] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.674 ns ; abus_in[3] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.747 ns ; abus_in[0] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.873 ns ; abus_in[5] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.913 ns ; abus_in[6] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.011 ns ; abus_in[4] ; p_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.142 ns ; abus_in[7] ; p_reg[7] ; clk_in   ;
+---------------+-------------+-----------+------------+----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun May 29 15:11:13 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Port_io -c Port_io --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "p_reg[0]" (data pin = "abus_in[7]", clock pin = "clk_in") is 5.372 ns
    Info: + Longest pin to register delay is 8.088 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_A10; Fanout = 1; PIN Node = 'abus_in[7]'
        Info: 2: + IC(5.267 ns) + CELL(0.385 ns) = 6.502 ns; Loc. = LCCOMB_X16_Y34_N12; Fanout = 2; COMB Node = 'Equal0~1'
        Info: 3: + IC(0.267 ns) + CELL(0.437 ns) = 7.206 ns; Loc. = LCCOMB_X16_Y34_N30; Fanout = 8; COMB Node = 'process_0~0'
        Info: 4: + IC(0.222 ns) + CELL(0.660 ns) = 8.088 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'p_reg[0]'
        Info: Total cell delay = 2.332 ns ( 28.83 % )
        Info: Total interconnect delay = 5.756 ns ( 71.17 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.680 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.026 ns) + CELL(0.537 ns) = 2.680 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'p_reg[0]'
        Info: Total cell delay = 1.536 ns ( 57.31 % )
        Info: Total interconnect delay = 1.144 ns ( 42.69 % )
Info: tco from clock "clk_in" to destination pin "dbus_out[4]" through register "p_reg[4]" is 7.664 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.680 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.026 ns) + CELL(0.537 ns) = 2.680 ns; Loc. = LCFF_X16_Y34_N7; Fanout = 2; REG Node = 'p_reg[4]'
        Info: Total cell delay = 1.536 ns ( 57.31 % )
        Info: Total interconnect delay = 1.144 ns ( 42.69 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.734 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X16_Y34_N7; Fanout = 2; REG Node = 'p_reg[4]'
        Info: 2: + IC(2.082 ns) + CELL(2.652 ns) = 4.734 ns; Loc. = PIN_N9; Fanout = 0; PIN Node = 'dbus_out[4]'
        Info: Total cell delay = 2.652 ns ( 56.02 % )
        Info: Total interconnect delay = 2.082 ns ( 43.98 % )
Info: Longest tpd from source pin "abus_in[7]" to destination pin "dbus_out[4]" is 12.180 ns
    Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_A10; Fanout = 1; PIN Node = 'abus_in[7]'
    Info: 2: + IC(5.267 ns) + CELL(0.385 ns) = 6.502 ns; Loc. = LCCOMB_X16_Y34_N12; Fanout = 2; COMB Node = 'Equal0~1'
    Info: 3: + IC(0.268 ns) + CELL(0.436 ns) = 7.206 ns; Loc. = LCCOMB_X16_Y34_N22; Fanout = 8; COMB Node = 'process_1~0'
    Info: 4: + IC(2.292 ns) + CELL(2.682 ns) = 12.180 ns; Loc. = PIN_N9; Fanout = 0; PIN Node = 'dbus_out[4]'
    Info: Total cell delay = 4.353 ns ( 35.74 % )
    Info: Total interconnect delay = 7.827 ns ( 64.26 % )
Info: th for register "p_reg[0]" (data pin = "abus_in[2]", clock pin = "clk_in") is -1.174 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.680 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.026 ns) + CELL(0.537 ns) = 2.680 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'p_reg[0]'
        Info: Total cell delay = 1.536 ns ( 57.31 % )
        Info: Total interconnect delay = 1.144 ns ( 42.69 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 4.120 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; PIN Node = 'abus_in[2]'
        Info: 2: + IC(1.436 ns) + CELL(0.150 ns) = 2.565 ns; Loc. = LCCOMB_X16_Y34_N2; Fanout = 2; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.254 ns) + CELL(0.419 ns) = 3.238 ns; Loc. = LCCOMB_X16_Y34_N30; Fanout = 8; COMB Node = 'process_0~0'
        Info: 4: + IC(0.222 ns) + CELL(0.660 ns) = 4.120 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'p_reg[0]'
        Info: Total cell delay = 2.208 ns ( 53.59 % )
        Info: Total interconnect delay = 1.912 ns ( 46.41 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 173 megabytes
    Info: Processing ended: Sun May 29 15:11:14 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


