TimeQuest Timing Analyzer report for eth
Fri Feb 22 14:58:02 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'mii_tx_clk'
 14. Slow 1200mV 85C Model Hold: 'mii_tx_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'mii_tx_clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'mii_tx_clk'
 26. Slow 1200mV 0C Model Hold: 'mii_tx_clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'mii_tx_clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'mii_tx_clk'
 37. Fast 1200mV 0C Model Hold: 'mii_tx_clk'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'mii_tx_clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; eth                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; eth.sdc       ; OK     ; Fri Feb 22 14:58:01 2019 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; mii_tx_clk ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mii_tx_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.29 MHz ; 126.29 MHz      ; mii_tx_clk ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; mii_tx_clk ; 32.082 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; mii_tx_clk ; 0.485 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; mii_tx_clk ; 19.646 ; 0.000                       ;
+------------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mii_tx_clk'                                                                                    ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 32.082 ; data_cnt[2]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.746      ;
; 32.178 ; data_cnt[4]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.650      ;
; 32.191 ; data_cnt[3]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.637      ;
; 32.287 ; data_cnt[7]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.541      ;
; 32.297 ; data_cnt[8]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.531      ;
; 32.330 ; data_cnt[0]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.498      ;
; 32.333 ; data_cnt[7]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.495      ;
; 32.333 ; data_cnt[8]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.495      ;
; 32.390 ; data_cnt[2]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.438      ;
; 32.410 ; data_cnt[1]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.418      ;
; 32.448 ; data_cnt[6]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.380      ;
; 32.486 ; data_cnt[4]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.342      ;
; 32.497 ; data_cnt[9]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.331      ;
; 32.499 ; data_cnt[3]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.329      ;
; 32.512 ; data_cnt[7]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.316      ;
; 32.522 ; data_cnt[8]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.306      ;
; 32.559 ; data_cnt[9]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.269      ;
; 32.622 ; data_cnt[10] ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.206      ;
; 32.638 ; data_cnt[0]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.190      ;
; 32.641 ; data_cnt[7]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.187      ;
; 32.641 ; data_cnt[8]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.187      ;
; 32.684 ; data_cnt[5]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.144      ;
; 32.687 ; data_cnt[10] ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.141      ;
; 32.718 ; data_cnt[1]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.110      ;
; 32.722 ; data_cnt[9]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.106      ;
; 32.756 ; data_cnt[6]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 7.072      ;
; 32.847 ; data_cnt[10] ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.981      ;
; 32.867 ; data_cnt[9]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.961      ;
; 32.992 ; data_cnt[5]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.836      ;
; 32.995 ; data_cnt[10] ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.833      ;
; 33.025 ; data_cnt[4]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.803      ;
; 33.250 ; data_cnt[4]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.578      ;
; 33.409 ; data_cnt[5]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.419      ;
; 33.423 ; data_cnt[1]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.405      ;
; 33.477 ; data_cnt[6]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.351      ;
; 33.483 ; data_cnt[3]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.345      ;
; 33.488 ; data_cnt[2]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.340      ;
; 33.629 ; data_cnt[1]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.199      ;
; 33.634 ; data_cnt[5]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.194      ;
; 33.702 ; data_cnt[6]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.126      ;
; 33.708 ; data_cnt[3]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 6.120      ;
; 33.875 ; data_cnt[2]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 5.953      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.929 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.867      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.937 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.859      ;
; 33.938 ; data_cnt[0]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.193     ; 5.890      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.138 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.658      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.235 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.598      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.270 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.225     ; 5.526      ;
; 34.279 ; cnt[2]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.554      ;
; 34.279 ; cnt[2]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.188     ; 5.554      ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mii_tx_clk'                                                                                                      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.485 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; eth_mac:mac_lay|r_des_mac[47]  ; eth_mac:mac_lay|r_des_mac[47]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.497 ; cnt[0]                         ; cnt[0]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.532 ; eth_mac:mac_lay|r_data_num[10] ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 0.793      ;
; 0.554 ; data_cnt[10]                   ; data_cnt[10]                   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 0.815      ;
; 0.763 ; eth_mac:mac_lay|send_data_en   ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.033      ;
; 0.776 ; cnt[8]                         ; cnt[8]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.776 ; cnt[9]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.776 ; cnt[10]                        ; cnt[10]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.776 ; cnt[11]                        ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.776 ; cnt[12]                        ; cnt[12]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.776 ; cnt[14]                        ; cnt[14]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.776 ; cnt[2]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.037      ;
; 0.777 ; cnt[7]                         ; cnt[7]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.038      ;
; 0.777 ; cnt[16]                        ; cnt[16]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.038      ;
; 0.777 ; cnt[18]                        ; cnt[18]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.038      ;
; 0.777 ; cnt[15]                        ; cnt[15]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.038      ;
; 0.777 ; eth_mac:mac_lay|r_data_num[4]  ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.038      ;
; 0.778 ; cnt[4]                         ; cnt[4]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.039      ;
; 0.778 ; cnt[13]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.039      ;
; 0.778 ; eth_mac:mac_lay|r_data_num[8]  ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.039      ;
; 0.778 ; eth_mac:mac_lay|r_data_num[9]  ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.039      ;
; 0.779 ; cnt[5]                         ; cnt[5]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.040      ;
; 0.779 ; cnt[17]                        ; cnt[17]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.040      ;
; 0.779 ; cnt[20]                        ; cnt[20]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.040      ;
; 0.779 ; eth_mac:mac_lay|r_data_num[2]  ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.040      ;
; 0.779 ; eth_mac:mac_lay|r_data_num[6]  ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.040      ;
; 0.780 ; cnt[3]                         ; cnt[3]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.041      ;
; 0.780 ; eth_mac:mac_lay|r_data_num[3]  ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.041      ;
; 0.781 ; cnt[19]                        ; cnt[19]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.042      ;
; 0.781 ; cnt[21]                        ; cnt[21]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.042      ;
; 0.781 ; cnt[23]                        ; cnt[23]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.042      ;
; 0.781 ; eth_mac:mac_lay|r_data_num[5]  ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.042      ;
; 0.785 ; eth_mac:mac_lay|r_des_mac[47]  ; eth_mac:mac_lay|mii_tx_da[3]   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.126      ; 1.123      ;
; 0.789 ; cnt[0]                         ; cnt[1]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.058      ;
; 0.791 ; data_cnt[9]                    ; data_cnt[9]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.052      ;
; 0.792 ; data_cnt[7]                    ; data_cnt[7]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.053      ;
; 0.795 ; cnt[6]                         ; cnt[6]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; data_cnt[8]                    ; data_cnt[8]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; cnt[22]                        ; cnt[22]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; data_cnt[2]                    ; data_cnt[2]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; data_cnt[3]                    ; data_cnt[3]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; data_cnt[5]                    ; data_cnt[5]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.057      ;
; 0.798 ; cnt[1]                         ; cnt[1]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; eth_mac:mac_lay|r_data_num[7]  ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; data_cnt[6]                    ; data_cnt[6]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.059      ;
; 0.802 ; eth_mac:mac_lay|sta_cnt[0]     ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.063      ;
; 0.802 ; data_cnt[1]                    ; data_cnt[1]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.063      ;
; 0.803 ; eth_mac:mac_lay|r_data_num[1]  ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.064      ;
; 0.806 ; data_cnt[4]                    ; data_cnt[4]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.067      ;
; 0.811 ; eth_mac:mac_lay|sta_cnt[1]     ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.072      ;
; 0.819 ; eth_mac:mac_lay|sta_cnt[3]     ; eth_mac:mac_lay|sta_cnt[3]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.080      ;
; 0.820 ; data_cnt[0]                    ; data_cnt[0]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.081      ;
; 0.821 ; eth_mac:mac_lay|sta_cnt[2]     ; eth_mac:mac_lay|sta_cnt[2]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.082      ;
; 0.823 ; eth_mac:mac_lay|sta_cnt[4]     ; eth_mac:mac_lay|sta_cnt[4]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.084      ;
; 0.827 ; eth_mac:mac_lay|r_data_num[0]  ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.088      ;
; 0.847 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.117      ;
; 0.847 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[3]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.117      ;
; 0.847 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[5]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.117      ;
; 0.847 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.117      ;
; 0.847 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[2]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.117      ;
; 0.847 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[4]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.117      ;
; 0.933 ; eth_mac:mac_lay|r_data_num[1]  ; eth_mac:mac_lay|send_data_en   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.194      ; 1.339      ;
; 0.937 ; eth_mac:mac_lay|sta_cnt[2]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.207      ;
; 1.016 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|sta_cnt[5]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.049      ; 1.277      ;
; 1.067 ; cnt[11]                        ; cnt[12]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.119      ; 1.398      ;
; 1.071 ; eth_mac:mac_lay|sta_cnt[1]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.341      ;
; 1.073 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.343      ;
; 1.076 ; cnt[11]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.119      ; 1.407      ;
; 1.114 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|mii_tx_en      ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.070      ; 1.396      ;
; 1.117 ; eth_mac:mac_lay|send_data_en   ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.058      ; 1.387      ;
; 1.122 ; cnt[8]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.391      ;
; 1.122 ; cnt[10]                        ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.391      ;
; 1.122 ; cnt[12]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.391      ;
; 1.122 ; cnt[14]                        ; cnt[15]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.391      ;
; 1.123 ; cnt[2]                         ; cnt[3]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.392      ;
; 1.123 ; cnt[16]                        ; cnt[17]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.392      ;
; 1.124 ; cnt[4]                         ; cnt[5]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.393      ;
; 1.124 ; cnt[18]                        ; cnt[19]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.393      ;
; 1.125 ; cnt[20]                        ; cnt[21]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.394      ;
; 1.127 ; eth_mac:mac_lay|r_data_num[9]  ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.392      ;
; 1.129 ; cnt[9]                         ; cnt[10]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.398      ;
; 1.129 ; eth_mac:mac_lay|r_data_num[3]  ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.394      ;
; 1.129 ; eth_mac:mac_lay|r_data_num[5]  ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.394      ;
; 1.130 ; cnt[7]                         ; cnt[8]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.399      ;
; 1.130 ; cnt[15]                        ; cnt[16]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.399      ;
; 1.131 ; cnt[13]                        ; cnt[14]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.400      ;
; 1.132 ; cnt[0]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.401      ;
; 1.132 ; cnt[1]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.401      ;
; 1.132 ; cnt[5]                         ; cnt[6]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.401      ;
; 1.132 ; cnt[17]                        ; cnt[18]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.401      ;
; 1.133 ; cnt[3]                         ; cnt[4]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.402      ;
; 1.133 ; eth_mac:mac_lay|r_data_num[0]  ; eth_mac:mac_lay|send_data_en   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.194      ; 1.539      ;
; 1.134 ; cnt[21]                        ; cnt[22]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.403      ;
; 1.134 ; cnt[19]                        ; cnt[20]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.403      ;
; 1.136 ; eth_mac:mac_lay|r_data_num[4]  ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.401      ;
; 1.137 ; eth_mac:mac_lay|r_data_num[8]  ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.402      ;
; 1.138 ; cnt[9]                         ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.057      ; 1.407      ;
; 1.138 ; eth_mac:mac_lay|r_data_num[2]  ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.403      ;
; 1.138 ; eth_mac:mac_lay|r_data_num[6]  ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.053      ; 1.403      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mii_tx_clk'                                                              ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[0]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[10] ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[1]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[2]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[3]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[4]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[5]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[6]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[7]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[8]  ;
; 19.646 ; 19.866       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[9]  ;
; 19.666 ; 19.886       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[0]                     ;
; 19.666 ; 19.886       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[1]                     ;
; 19.666 ; 19.886       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[2]                     ;
; 19.666 ; 19.886       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[3]                     ;
; 19.679 ; 19.899       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[1]   ;
; 19.679 ; 19.899       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[3]   ;
; 19.689 ; 19.909       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[0]   ;
; 19.689 ; 19.909       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[2]   ;
; 19.689 ; 19.909       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_en      ;
; 19.689 ; 19.909       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_des_mac[47]  ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[12]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[13]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[14]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[15]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[16]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[17]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[18]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[19]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[20]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[21]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[22]                        ;
; 19.691 ; 19.911       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[23]                        ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[0]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[10]                   ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[1]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[2]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[3]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[4]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[5]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[6]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[7]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[8]                    ;
; 19.696 ; 19.916       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[9]                    ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_tx_en        ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|send_data_en   ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[0]     ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[1]     ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[2]     ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[3]     ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[4]     ;
; 19.701 ; 19.921       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[5]     ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[0]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[10]                        ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[11]                        ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[1]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[2]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[3]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[4]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[5]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[6]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[7]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[8]                         ;
; 19.702 ; 19.922       ; 0.220          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[9]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[0]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[10]                        ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[11]                        ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[1]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[2]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[3]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[4]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[5]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[6]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[7]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[8]                         ;
; 19.887 ; 20.075       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[9]                         ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_tx_en        ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|send_data_en   ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[0]     ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[1]     ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[2]     ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[3]     ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[4]     ;
; 19.888 ; 20.076       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[5]     ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[0]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[10]                   ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[1]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[2]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[3]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[4]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[5]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[6]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[7]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[8]                    ;
; 19.893 ; 20.081       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; data_cnt[9]                    ;
; 19.896 ; 20.084       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[12]                        ;
; 19.896 ; 20.084       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[13]                        ;
; 19.896 ; 20.084       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[14]                        ;
; 19.896 ; 20.084       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[15]                        ;
; 19.896 ; 20.084       ; 0.188          ; Low Pulse Width  ; mii_tx_clk ; Rise       ; cnt[16]                        ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 9.315 ; 9.237 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 9.315 ; 9.237 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 7.707 ; 7.565 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 7.617 ; 7.481 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 7.655 ; 7.520 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 7.545 ; 7.390 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 7.343 ; 7.210 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 9.031 ; 8.958 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 7.429 ; 7.291 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 7.343 ; 7.210 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 7.379 ; 7.247 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 7.274 ; 7.122 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.85 MHz ; 133.85 MHz      ; mii_tx_clk ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; mii_tx_clk ; 32.529 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; mii_tx_clk ; 0.430 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; mii_tx_clk ; 19.538 ; 0.000                      ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mii_tx_clk'                                                                                     ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 32.529 ; data_cnt[2]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 7.313      ;
; 32.756 ; data_cnt[4]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 7.086      ;
; 32.768 ; data_cnt[3]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 7.074      ;
; 32.773 ; data_cnt[7]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 7.069      ;
; 32.783 ; data_cnt[8]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 7.059      ;
; 32.819 ; data_cnt[2]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 7.023      ;
; 32.866 ; data_cnt[7]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.976      ;
; 32.868 ; data_cnt[8]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.974      ;
; 32.874 ; data_cnt[6]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.968      ;
; 32.890 ; data_cnt[0]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.952      ;
; 32.949 ; data_cnt[9]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.893      ;
; 32.965 ; data_cnt[7]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.877      ;
; 32.971 ; data_cnt[1]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.871      ;
; 32.975 ; data_cnt[8]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.867      ;
; 33.046 ; data_cnt[4]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.796      ;
; 33.058 ; data_cnt[3]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.784      ;
; 33.067 ; data_cnt[5]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.775      ;
; 33.067 ; data_cnt[10] ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.775      ;
; 33.082 ; data_cnt[9]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.760      ;
; 33.141 ; data_cnt[9]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.701      ;
; 33.156 ; data_cnt[7]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.686      ;
; 33.158 ; data_cnt[8]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.684      ;
; 33.164 ; data_cnt[6]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.678      ;
; 33.180 ; data_cnt[0]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.662      ;
; 33.207 ; data_cnt[10] ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.635      ;
; 33.259 ; data_cnt[10] ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.583      ;
; 33.261 ; data_cnt[1]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.581      ;
; 33.357 ; data_cnt[5]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.485      ;
; 33.372 ; data_cnt[9]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.470      ;
; 33.497 ; data_cnt[10] ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.345      ;
; 33.565 ; data_cnt[4]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.277      ;
; 33.751 ; data_cnt[4]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.091      ;
; 33.834 ; data_cnt[2]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 6.008      ;
; 33.861 ; data_cnt[6]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.981      ;
; 33.889 ; data_cnt[1]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.953      ;
; 33.920 ; data_cnt[5]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.922      ;
; 33.986 ; data_cnt[3]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.856      ;
; 34.053 ; data_cnt[6]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.789      ;
; 34.075 ; data_cnt[1]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.767      ;
; 34.111 ; data_cnt[3]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.731      ;
; 34.112 ; data_cnt[5]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.730      ;
; 34.163 ; data_cnt[2]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.679      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.239 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.574      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.246 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.567      ;
; 34.272 ; data_cnt[0]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.180     ; 5.570      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.416 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.397      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.539 ; cnt[12]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.209     ; 5.274      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.566 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.279      ;
; 34.595 ; cnt[2]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.250      ;
; 34.595 ; cnt[2]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.177     ; 5.250      ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mii_tx_clk'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; eth_mac:mac_lay|r_des_mac[47]  ; eth_mac:mac_lay|r_des_mac[47]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.445 ; cnt[0]                         ; cnt[0]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.684      ;
; 0.491 ; eth_mac:mac_lay|r_data_num[10] ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.730      ;
; 0.509 ; data_cnt[10]                   ; data_cnt[10]                   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.748      ;
; 0.691 ; eth_mac:mac_lay|r_des_mac[47]  ; eth_mac:mac_lay|mii_tx_da[3]   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.128      ; 1.014      ;
; 0.711 ; eth_mac:mac_lay|send_data_en   ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 0.956      ;
; 0.720 ; cnt[11]                        ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.959      ;
; 0.720 ; cnt[12]                        ; cnt[12]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.959      ;
; 0.720 ; cnt[10]                        ; cnt[10]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.959      ;
; 0.721 ; cnt[7]                         ; cnt[7]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.960      ;
; 0.721 ; cnt[9]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.960      ;
; 0.722 ; cnt[2]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.722 ; cnt[8]                         ; cnt[8]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.722 ; cnt[4]                         ; cnt[4]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.722 ; cnt[14]                        ; cnt[14]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.722 ; cnt[15]                        ; cnt[15]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.722 ; cnt[17]                        ; cnt[17]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.722 ; cnt[18]                        ; cnt[18]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.961      ;
; 0.723 ; cnt[16]                        ; cnt[16]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.962      ;
; 0.723 ; eth_mac:mac_lay|r_data_num[3]  ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.962      ;
; 0.723 ; eth_mac:mac_lay|r_data_num[4]  ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.962      ;
; 0.723 ; eth_mac:mac_lay|r_data_num[6]  ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.962      ;
; 0.723 ; eth_mac:mac_lay|r_data_num[9]  ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.962      ;
; 0.724 ; cnt[13]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.963      ;
; 0.724 ; cnt[20]                        ; cnt[20]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.963      ;
; 0.724 ; eth_mac:mac_lay|r_data_num[2]  ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.963      ;
; 0.724 ; eth_mac:mac_lay|r_data_num[8]  ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.963      ;
; 0.726 ; cnt[3]                         ; cnt[3]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.965      ;
; 0.726 ; cnt[5]                         ; cnt[5]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.965      ;
; 0.726 ; cnt[23]                        ; cnt[23]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.965      ;
; 0.728 ; cnt[19]                        ; cnt[19]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.967      ;
; 0.728 ; cnt[21]                        ; cnt[21]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.967      ;
; 0.728 ; eth_mac:mac_lay|r_data_num[5]  ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.967      ;
; 0.735 ; data_cnt[9]                    ; data_cnt[9]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.974      ;
; 0.737 ; cnt[6]                         ; cnt[6]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; data_cnt[2]                    ; data_cnt[2]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.976      ;
; 0.738 ; cnt[0]                         ; cnt[1]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 0.984      ;
; 0.738 ; cnt[22]                        ; cnt[22]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; data_cnt[3]                    ; data_cnt[3]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; data_cnt[5]                    ; data_cnt[5]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; data_cnt[7]                    ; data_cnt[7]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.977      ;
; 0.741 ; eth_mac:mac_lay|r_data_num[7]  ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.980      ;
; 0.741 ; data_cnt[6]                    ; data_cnt[6]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.980      ;
; 0.741 ; data_cnt[8]                    ; data_cnt[8]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.980      ;
; 0.742 ; data_cnt[1]                    ; data_cnt[1]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.981      ;
; 0.744 ; eth_mac:mac_lay|r_data_num[1]  ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.983      ;
; 0.744 ; eth_mac:mac_lay|sta_cnt[0]     ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.983      ;
; 0.745 ; cnt[1]                         ; cnt[1]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.984      ;
; 0.749 ; data_cnt[4]                    ; data_cnt[4]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.988      ;
; 0.752 ; eth_mac:mac_lay|sta_cnt[1]     ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.991      ;
; 0.758 ; eth_mac:mac_lay|sta_cnt[2]     ; eth_mac:mac_lay|sta_cnt[2]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 0.997      ;
; 0.762 ; eth_mac:mac_lay|sta_cnt[3]     ; eth_mac:mac_lay|sta_cnt[3]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 1.001      ;
; 0.764 ; data_cnt[0]                    ; data_cnt[0]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 1.003      ;
; 0.766 ; eth_mac:mac_lay|sta_cnt[4]     ; eth_mac:mac_lay|sta_cnt[4]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 1.005      ;
; 0.770 ; eth_mac:mac_lay|r_data_num[0]  ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 1.009      ;
; 0.810 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.055      ;
; 0.810 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[3]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.055      ;
; 0.810 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[5]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.055      ;
; 0.810 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.055      ;
; 0.810 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[2]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.055      ;
; 0.810 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[4]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.055      ;
; 0.828 ; eth_mac:mac_lay|r_data_num[1]  ; eth_mac:mac_lay|send_data_en   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.180      ; 1.203      ;
; 0.857 ; eth_mac:mac_lay|sta_cnt[2]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.102      ;
; 0.929 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|sta_cnt[5]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.044      ; 1.168      ;
; 0.976 ; cnt[11]                        ; cnt[12]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.107      ; 1.278      ;
; 0.981 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|mii_tx_en      ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.070      ; 1.246      ;
; 0.982 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.227      ;
; 0.983 ; eth_mac:mac_lay|sta_cnt[1]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.228      ;
; 0.991 ; cnt[11]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.107      ; 1.293      ;
; 1.016 ; eth_mac:mac_lay|r_data_num[0]  ; eth_mac:mac_lay|send_data_en   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.180      ; 1.391      ;
; 1.033 ; cnt[7]                         ; cnt[8]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.279      ;
; 1.033 ; cnt[9]                         ; cnt[10]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.279      ;
; 1.034 ; cnt[1]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.280      ;
; 1.035 ; cnt[15]                        ; cnt[16]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.280      ;
; 1.035 ; cnt[17]                        ; cnt[18]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.280      ;
; 1.035 ; eth_mac:mac_lay|send_data_en   ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.280      ;
; 1.037 ; cnt[2]                         ; cnt[3]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.283      ;
; 1.037 ; cnt[10]                        ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.283      ;
; 1.037 ; cnt[13]                        ; cnt[14]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.282      ;
; 1.038 ; cnt[0]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.284      ;
; 1.038 ; cnt[3]                         ; cnt[4]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.284      ;
; 1.038 ; cnt[5]                         ; cnt[6]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.284      ;
; 1.038 ; cnt[12]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.283      ;
; 1.038 ; cnt[18]                        ; cnt[19]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.283      ;
; 1.039 ; cnt[4]                         ; cnt[5]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.285      ;
; 1.039 ; cnt[8]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.285      ;
; 1.039 ; eth_mac:mac_lay|r_data_num[3]  ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.282      ;
; 1.039 ; eth_mac:mac_lay|r_data_num[9]  ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.282      ;
; 1.040 ; cnt[14]                        ; cnt[15]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.285      ;
; 1.040 ; eth_mac:mac_lay|r_data_num[4]  ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.283      ;
; 1.041 ; cnt[16]                        ; cnt[17]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.286      ;
; 1.041 ; cnt[19]                        ; cnt[20]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.286      ;
; 1.041 ; cnt[21]                        ; cnt[22]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.286      ;
; 1.041 ; eth_mac:mac_lay|r_data_num[6]  ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.284      ;
; 1.042 ; cnt[20]                        ; cnt[21]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 1.287      ;
; 1.042 ; eth_mac:mac_lay|r_data_num[2]  ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.285      ;
; 1.042 ; eth_mac:mac_lay|r_data_num[8]  ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.285      ;
; 1.045 ; eth_mac:mac_lay|r_data_num[5]  ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.048      ; 1.288      ;
; 1.048 ; cnt[7]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.051      ; 1.294      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mii_tx_clk'                                                               ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[0]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[10] ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[1]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[2]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[3]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[4]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[5]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[6]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[7]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[8]  ;
; 19.538 ; 19.754       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[9]  ;
; 19.550 ; 19.766       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[1]   ;
; 19.550 ; 19.766       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[3]   ;
; 19.561 ; 19.777       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[0]                     ;
; 19.561 ; 19.777       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[1]                     ;
; 19.561 ; 19.777       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[2]                     ;
; 19.561 ; 19.777       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[3]                     ;
; 19.575 ; 19.791       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[0]   ;
; 19.575 ; 19.791       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[2]   ;
; 19.575 ; 19.791       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_en      ;
; 19.575 ; 19.791       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_des_mac[47]  ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[12]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[13]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[14]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[15]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[16]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[17]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[18]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[19]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[20]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[21]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[22]                        ;
; 19.582 ; 19.798       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[23]                        ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[0]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[10]                        ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[11]                        ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[1]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[2]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[3]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[4]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[5]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[6]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[7]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[8]                         ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[9]                         ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[0]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[10]                   ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[1]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[2]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[3]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[4]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[5]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[6]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[7]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[8]                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[9]                    ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_tx_en        ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|send_data_en   ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[0]     ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[1]     ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[2]     ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[3]     ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[4]     ;
; 19.591 ; 19.807       ; 0.216          ; High Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[5]     ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[0]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[10]|clk     ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[1]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[2]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[3]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[4]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[5]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[6]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[7]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[8]|clk      ;
; 19.808 ; 19.808       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_data_num[9]|clk      ;
; 19.820 ; 19.820       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[1]|clk       ;
; 19.820 ; 19.820       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[3]|clk       ;
; 19.831 ; 19.831       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[0]|clk                 ;
; 19.831 ; 19.831       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[1]|clk                 ;
; 19.831 ; 19.831       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[2]|clk                 ;
; 19.831 ; 19.831       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[3]|clk                 ;
; 19.845 ; 19.845       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[0]|clk       ;
; 19.845 ; 19.845       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[2]|clk       ;
; 19.845 ; 19.845       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_en|clk          ;
; 19.845 ; 19.845       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_des_mac[47]|clk      ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[12]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[13]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[14]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[15]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[16]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[17]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[18]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[19]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[20]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[21]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[22]|clk                    ;
; 19.852 ; 19.852       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[23]|clk                    ;
; 19.855 ; 19.855       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[0]|clk                     ;
; 19.855 ; 19.855       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[10]|clk                    ;
; 19.855 ; 19.855       ; 0.000          ; High Pulse Width ; mii_tx_clk ; Rise       ; cnt[11]|clk                    ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 8.587 ; 8.356 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 8.587 ; 8.356 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 7.167 ; 6.943 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 7.072 ; 6.854 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 7.119 ; 6.901 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 6.997 ; 6.771 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 6.797 ; 6.586 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 8.302 ; 8.080 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 6.890 ; 6.673 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 6.797 ; 6.586 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 6.843 ; 6.632 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 6.724 ; 6.506 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; mii_tx_clk ; 36.601 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; mii_tx_clk ; 0.201 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; mii_tx_clk ; 19.361 ; 0.000                      ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mii_tx_clk'                                                                                     ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 36.601 ; data_cnt[2]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.329      ;
; 36.651 ; data_cnt[3]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.279      ;
; 36.656 ; data_cnt[4]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.274      ;
; 36.699 ; data_cnt[7]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.231      ;
; 36.707 ; data_cnt[8]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.223      ;
; 36.728 ; data_cnt[0]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.202      ;
; 36.734 ; data_cnt[7]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.196      ;
; 36.735 ; data_cnt[8]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.195      ;
; 36.737 ; data_cnt[2]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.193      ;
; 36.753 ; data_cnt[1]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.177      ;
; 36.754 ; data_cnt[6]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.176      ;
; 36.771 ; data_cnt[3]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.159      ;
; 36.776 ; data_cnt[4]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.154      ;
; 36.797 ; data_cnt[7]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.133      ;
; 36.798 ; data_cnt[8]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.132      ;
; 36.801 ; data_cnt[9]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.129      ;
; 36.822 ; data_cnt[9]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.108      ;
; 36.827 ; data_cnt[5]  ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.103      ;
; 36.835 ; data_cnt[7]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.095      ;
; 36.843 ; data_cnt[8]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.087      ;
; 36.848 ; data_cnt[0]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.082      ;
; 36.851 ; data_cnt[10] ; fifo_da[3]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.079      ;
; 36.873 ; data_cnt[1]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.057      ;
; 36.874 ; data_cnt[10] ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.056      ;
; 36.885 ; data_cnt[9]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.045      ;
; 36.890 ; data_cnt[6]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 3.040      ;
; 36.937 ; data_cnt[10] ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.993      ;
; 36.937 ; data_cnt[9]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.993      ;
; 36.963 ; data_cnt[5]  ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.967      ;
; 36.981 ; data_cnt[4]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.949      ;
; 36.987 ; data_cnt[10] ; fifo_da[2]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.943      ;
; 37.086 ; data_cnt[4]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.844      ;
; 37.168 ; data_cnt[5]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.762      ;
; 37.171 ; data_cnt[6]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.759      ;
; 37.180 ; data_cnt[2]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.750      ;
; 37.186 ; data_cnt[3]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.744      ;
; 37.202 ; data_cnt[1]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.728      ;
; 37.213 ; data_cnt[3]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.717      ;
; 37.234 ; data_cnt[6]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.696      ;
; 37.257 ; data_cnt[2]  ; fifo_da[0]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.673      ;
; 37.273 ; data_cnt[5]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.657      ;
; 37.307 ; data_cnt[1]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.623      ;
; 37.399 ; data_cnt[0]  ; fifo_da[1]                     ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.077     ; 2.531      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.431 ; cnt[13]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.482      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.432 ; cnt[15]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.481      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.519 ; cnt[14]      ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.094     ; 2.394      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.529 ; cnt[0]       ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.399      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.554 ; cnt[6]       ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.374      ;
; 37.562 ; cnt[2]       ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.366      ;
; 37.562 ; cnt[2]       ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 40.000       ; -0.079     ; 2.366      ;
+--------+--------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mii_tx_clk'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; eth_mac:mac_lay|r_des_mac[47]  ; eth_mac:mac_lay|r_des_mac[47]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; cnt[0]                         ; cnt[0]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.314      ;
; 0.216 ; eth_mac:mac_lay|r_data_num[10] ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.322      ;
; 0.224 ; data_cnt[10]                   ; data_cnt[10]                   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.330      ;
; 0.306 ; eth_mac:mac_lay|send_data_en   ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.416      ;
; 0.311 ; cnt[11]                        ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.417      ;
; 0.311 ; cnt[12]                        ; cnt[12]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.417      ;
; 0.311 ; cnt[10]                        ; cnt[10]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.417      ;
; 0.312 ; cnt[4]                         ; cnt[4]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; cnt[2]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; cnt[9]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; cnt[14]                        ; cnt[14]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; eth_mac:mac_lay|r_des_mac[47]  ; eth_mac:mac_lay|mii_tx_da[3]   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.047      ; 0.443      ;
; 0.313 ; cnt[7]                         ; cnt[7]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[8]                         ; cnt[8]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[16]                        ; cnt[16]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[17]                        ; cnt[17]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[13]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[15]                        ; cnt[15]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[18]                        ; cnt[18]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; cnt[20]                        ; cnt[20]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; eth_mac:mac_lay|r_data_num[4]  ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; eth_mac:mac_lay|r_data_num[3]  ; eth_mac:mac_lay|r_data_num[3]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; eth_mac:mac_lay|r_data_num[6]  ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; eth_mac:mac_lay|r_data_num[9]  ; eth_mac:mac_lay|r_data_num[9]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; cnt[3]                         ; cnt[3]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; cnt[5]                         ; cnt[5]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; cnt[19]                        ; cnt[19]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; cnt[23]                        ; cnt[23]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; eth_mac:mac_lay|r_data_num[2]  ; eth_mac:mac_lay|r_data_num[2]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; eth_mac:mac_lay|r_data_num[5]  ; eth_mac:mac_lay|r_data_num[5]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; eth_mac:mac_lay|r_data_num[8]  ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.420      ;
; 0.315 ; cnt[21]                        ; cnt[21]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.421      ;
; 0.317 ; cnt[0]                         ; cnt[1]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.425      ;
; 0.319 ; cnt[1]                         ; cnt[1]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; cnt[6]                         ; cnt[6]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; data_cnt[2]                    ; data_cnt[2]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; data_cnt[3]                    ; data_cnt[3]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; data_cnt[5]                    ; data_cnt[5]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; data_cnt[9]                    ; data_cnt[9]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; cnt[22]                        ; cnt[22]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; eth_mac:mac_lay|r_data_num[7]  ; eth_mac:mac_lay|r_data_num[7]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; data_cnt[6]                    ; data_cnt[6]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; data_cnt[8]                    ; data_cnt[8]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; data_cnt[7]                    ; data_cnt[7]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.428      ;
; 0.323 ; data_cnt[1]                    ; data_cnt[1]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.429      ;
; 0.324 ; eth_mac:mac_lay|r_data_num[1]  ; eth_mac:mac_lay|r_data_num[1]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.430      ;
; 0.325 ; eth_mac:mac_lay|sta_cnt[0]     ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.431      ;
; 0.326 ; data_cnt[4]                    ; data_cnt[4]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.432      ;
; 0.327 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.437      ;
; 0.327 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[3]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.437      ;
; 0.327 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[5]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.437      ;
; 0.327 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[0]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.437      ;
; 0.327 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[2]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.437      ;
; 0.327 ; eth_mac:mac_lay|r_tx_en        ; eth_mac:mac_lay|sta_cnt[4]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.437      ;
; 0.330 ; eth_mac:mac_lay|sta_cnt[1]     ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.436      ;
; 0.332 ; data_cnt[0]                    ; data_cnt[0]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.438      ;
; 0.333 ; eth_mac:mac_lay|sta_cnt[2]     ; eth_mac:mac_lay|sta_cnt[2]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.439      ;
; 0.335 ; eth_mac:mac_lay|sta_cnt[3]     ; eth_mac:mac_lay|sta_cnt[3]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.441      ;
; 0.336 ; eth_mac:mac_lay|r_data_num[0]  ; eth_mac:mac_lay|r_data_num[0]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.442      ;
; 0.336 ; eth_mac:mac_lay|sta_cnt[4]     ; eth_mac:mac_lay|sta_cnt[4]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.442      ;
; 0.377 ; eth_mac:mac_lay|r_data_num[1]  ; eth_mac:mac_lay|send_data_en   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.087      ; 0.548      ;
; 0.397 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|sta_cnt[5]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.022      ; 0.503      ;
; 0.398 ; eth_mac:mac_lay|sta_cnt[2]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.508      ;
; 0.423 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.533      ;
; 0.441 ; cnt[11]                        ; cnt[12]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 0.575      ;
; 0.444 ; cnt[11]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.050      ; 0.578      ;
; 0.449 ; eth_mac:mac_lay|sta_cnt[1]     ; eth_mac:mac_lay|r_tx_en        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.559      ;
; 0.449 ; eth_mac:mac_lay|r_data_num[0]  ; eth_mac:mac_lay|send_data_en   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.087      ; 0.620      ;
; 0.455 ; eth_mac:mac_lay|send_data_en   ; eth_mac:mac_lay|sta_cnt[1]     ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.565      ;
; 0.456 ; cnt[12]                        ; cnt[13]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.566      ;
; 0.457 ; cnt[14]                        ; cnt[15]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.567      ;
; 0.458 ; cnt[16]                        ; cnt[17]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.568      ;
; 0.458 ; cnt[18]                        ; cnt[19]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.568      ;
; 0.458 ; cnt[20]                        ; cnt[21]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.568      ;
; 0.458 ; cnt[10]                        ; cnt[11]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.566      ;
; 0.459 ; cnt[4]                         ; cnt[5]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.567      ;
; 0.459 ; cnt[2]                         ; cnt[3]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.567      ;
; 0.460 ; cnt[8]                         ; cnt[9]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.568      ;
; 0.460 ; eth_mac:mac_lay|r_data_num[3]  ; eth_mac:mac_lay|r_data_num[4]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.023      ; 0.567      ;
; 0.460 ; eth_mac:mac_lay|r_data_num[9]  ; eth_mac:mac_lay|r_data_num[10] ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.023      ; 0.567      ;
; 0.461 ; eth_mac:mac_lay|r_data_num[5]  ; eth_mac:mac_lay|r_data_num[6]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.023      ; 0.568      ;
; 0.461 ; eth_mac:mac_lay|sta_cnt[5]     ; eth_mac:mac_lay|mii_tx_en      ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.015      ; 0.560      ;
; 0.465 ; data_cnt[3]                    ; data_cnt[4]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.575      ;
; 0.465 ; data_cnt[5]                    ; data_cnt[6]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.575      ;
; 0.465 ; data_cnt[9]                    ; data_cnt[10]                   ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.575      ;
; 0.466 ; cnt[22]                        ; cnt[23]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.576      ;
; 0.467 ; cnt[6]                         ; cnt[7]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; cnt[13]                        ; cnt[14]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.577      ;
; 0.467 ; cnt[15]                        ; cnt[16]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.577      ;
; 0.467 ; cnt[17]                        ; cnt[18]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.577      ;
; 0.467 ; data_cnt[7]                    ; data_cnt[8]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.577      ;
; 0.468 ; cnt[9]                         ; cnt[10]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.576      ;
; 0.468 ; cnt[19]                        ; cnt[20]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.578      ;
; 0.468 ; data_cnt[1]                    ; data_cnt[2]                    ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.578      ;
; 0.469 ; cnt[1]                         ; cnt[2]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.577      ;
; 0.469 ; cnt[7]                         ; cnt[8]                         ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.024      ; 0.577      ;
; 0.469 ; cnt[21]                        ; cnt[22]                        ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.026      ; 0.579      ;
; 0.469 ; eth_mac:mac_lay|r_data_num[7]  ; eth_mac:mac_lay|r_data_num[8]  ; mii_tx_clk   ; mii_tx_clk  ; 0.000        ; 0.023      ; 0.576      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mii_tx_clk'                                                              ;
+--------+--------------+----------------+-----------------+------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+------------+------------+--------------------------------+
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[12]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[13]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[14]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[15]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[16]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[17]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[18]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[19]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[20]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[21]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[22]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[23]                        ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[1]   ;
; 19.361 ; 19.545       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[3]   ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[0]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[10]                        ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[11]                        ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[1]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[2]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[3]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[4]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[5]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[6]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[7]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[8]                         ;
; 19.362 ; 19.546       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[9]                         ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[0]   ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_da[2]   ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|mii_tx_en      ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_des_mac[47]  ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_tx_en        ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|send_data_en   ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[0]     ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[1]     ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[2]     ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[3]     ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[4]     ;
; 19.364 ; 19.548       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|sta_cnt[5]     ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[0]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[10]                   ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[1]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[2]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[3]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[4]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[5]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[6]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[7]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[8]                    ;
; 19.368 ; 19.552       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; data_cnt[9]                    ;
; 19.395 ; 19.579       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[0]                     ;
; 19.395 ; 19.579       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[1]                     ;
; 19.395 ; 19.579       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[2]                     ;
; 19.395 ; 19.579       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; fifo_da[3]                     ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[0]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[10] ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[1]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[2]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[3]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[4]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[5]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[6]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[7]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[8]  ;
; 19.403 ; 19.587       ; 0.184          ; Low Pulse Width ; mii_tx_clk ; Rise       ; eth_mac:mac_lay|r_data_num[9]  ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[12]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[13]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[14]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[15]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[16]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[17]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[18]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[19]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[20]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[21]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[22]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[23]|clk                    ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[1]|clk       ;
; 19.541 ; 19.541       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[3]|clk       ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[0]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[10]|clk                    ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[11]|clk                    ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[1]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[2]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[3]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[4]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[5]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[6]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[7]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[8]|clk                     ;
; 19.542 ; 19.542       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; cnt[9]|clk                     ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[0]|clk       ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_da[2]|clk       ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|mii_tx_en|clk          ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_des_mac[47]|clk      ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|r_tx_en|clk            ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|send_data_en|clk       ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|sta_cnt[0]|clk         ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|sta_cnt[1]|clk         ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|sta_cnt[2]|clk         ;
; 19.544 ; 19.544       ; 0.000          ; Low Pulse Width ; mii_tx_clk ; Rise       ; mac_lay|sta_cnt[3]|clk         ;
+--------+--------------+----------------+-----------------+------------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 4.440 ; 4.585 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 4.440 ; 4.585 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 3.455 ; 3.538 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 3.422 ; 3.502 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 3.429 ; 3.510 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 3.371 ; 3.444 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 3.304 ; 3.381 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 4.319 ; 4.460 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 3.337 ; 3.417 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 3.304 ; 3.381 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 3.312 ; 3.389 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 3.255 ; 3.325 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 32.082 ; 0.201 ; N/A      ; N/A     ; 19.361              ;
;  mii_tx_clk      ; 32.082 ; 0.201 ; N/A      ; N/A     ; 19.361              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  mii_tx_clk      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 9.315 ; 9.237 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 9.315 ; 9.237 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 7.707 ; 7.565 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 7.617 ; 7.481 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 7.655 ; 7.520 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 7.545 ; 7.390 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; mii_tx_da[*]  ; mii_tx_clk ; 3.304 ; 3.381 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[0] ; mii_tx_clk ; 4.319 ; 4.460 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[1] ; mii_tx_clk ; 3.337 ; 3.417 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[2] ; mii_tx_clk ; 3.304 ; 3.381 ; Rise       ; mii_tx_clk      ;
;  mii_tx_da[3] ; mii_tx_clk ; 3.312 ; 3.389 ; Rise       ; mii_tx_clk      ;
; mii_tx_en     ; mii_tx_clk ; 3.255 ; 3.325 ; Rise       ; mii_tx_clk      ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mii_tx_en     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mii_tx_er     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mii_tx_da[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mii_tx_da[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mii_tx_da[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mii_tx_da[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; phy_rst_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; mii_rx_clk              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_rx_dv               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_rx_er               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_rx_da[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_rx_da[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_rx_da[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_rx_da[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mii_tx_clk              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mii_tx_en     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_er     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; phy_rst_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mii_tx_en     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_er     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; mii_tx_da[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; phy_rst_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mii_tx_en     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_er     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; mii_tx_da[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mii_tx_da[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; phy_rst_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; mii_tx_clk ; mii_tx_clk ; 2093     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; mii_tx_clk ; mii_tx_clk ; 2093     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Fri Feb 22 14:58:00 2019
Info: Command: quartus_sta eth -c eth
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'eth.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 32.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    32.082         0.000 mii_tx_clk 
Info (332146): Worst-case hold slack is 0.485
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.485         0.000 mii_tx_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 19.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.646         0.000 mii_tx_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332146): Worst-case setup slack is 32.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    32.529         0.000 mii_tx_clk 
Info (332146): Worst-case hold slack is 0.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.430         0.000 mii_tx_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 19.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.538         0.000 mii_tx_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332146): Worst-case setup slack is 36.601
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.601         0.000 mii_tx_clk 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 mii_tx_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 19.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.361         0.000 mii_tx_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4660 megabytes
    Info: Processing ended: Fri Feb 22 14:58:02 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


