<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:38.3438</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0026621</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 구동부 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>GATE DRIVER AND DISPLAY APPARATUS INCLUDING THE SAME</inventionTitleEng><openDate>2025.09.01</openDate><openNumber>10-2025-0130056</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 실시예에 따른 게이트 구동부는 복수의 스테이지 및 복수의 스테이지 각각은 제1 노드 및 제2 노드의 전압에 따라, 스캔 신호를 출력하는 버퍼부, 제1 노드 및 제2 노드를 제어하는 노드 제어부, 및 제3 노드를 부트스트래핑시켜, 제1 노드를 안정화시키는 노드 안정화부를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 스테이지를 포함하고,복수의 스테이지 각각은,제1 노드 및 제2 노드의 전압에 따라, 스캔 신호를 출력하는 버퍼부;상기 제1 노드 및 상기 제2 노드를 제어하는 노드 제어부; 및제3 노드를 부트스트래핑시켜, 상기 제1 노드를 안정화시키는 노드 안정화부를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 버퍼부는,상기 제1 노드의 전압에 따라 제1 레벨의 전압을 출력하는 제1 TFT;상기 제2 노드의 전압에 따라 제2 레벨의 전압을 출력하는 제2 TFT;상기 제1 TFT의 게이트 전극과 소스 전극 사이에 연결되는 제1 커패시터; 및상기 제2 TFT의 게이트 전극과 소스 전극 사이에 연결되는 제2 커패시터를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 TFT 및 상기 제2 TFT는 저온 폴리실리콘을 포함한 p타입 TFT인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 제2 TFT의 채널 폭은 상기 제1 TFT의 채널 폭보다 넓은, 게이트 구동부.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 노드 제어부는,클럭 신호에 따라 스타트 신호 또는 이전 스테이지의 스캔 신호를 제4 노드에 공급하는 제3 TFT; 상기 제4 노드의 전압에 따라 제2 레벨의 전압을 상기 제2 노드에 공급하는 제4 TFT; 상기 제1 노드의 전압에 따라 제1 레벨의 전압을 상기 제2 노드에 공급하는 제5 TFT; 및상기 제1 레벨의 전압에 따라 상기 제3 노드 및 상기 제4 노드를 연결하는 제6 TFT를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제3 TFT, 상기 제4 TFT, 및 제 상기 제6 TFT는 저온 폴리실리콘을 포함한 p타입 TFT이고,상기 제5 TFT는 산화물 반도체를 포함한 n타입 TFT인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 노드 안정화부는,제1 레벨의 전압에 따라 상기 제1 노드 및 상기 제3 노드를 연결하는 제7 TFT;상기 제3 노드의 전압에 따라 제1 레벨의 전압을 더미 노드에 공급하는 제8 TFT;상기 제2 노드의 전압에 따라 제2 레벨의 전압을 상기 더미 노드에 공급하는 제9 TFT; 및 상기 제8 TFT의 게이트 전극과 소스 전극 사이에 연결되는 제3 커패시터를 포함하는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제7 TFT, 상기 제8 TFT, 및 상기 제9 TFT는 저온 폴리실리콘을 포함한 p타입 TFT인, 게이트 구동부.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제3 커패시터는 상기 제3 노드를 부트스트래핑시키는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 제1 노드 및 상기 제3 노드 각각은 상기 제1 레벨보다 낮은 전압으로 하강되는, 게이트 구동부.</claim></claimInfo><claimInfo><claim>11. 복수의 서브 화소를 포함하는 표시 패널; 및상기 복수의 서브 화소로 스캔 신호를 공급하며, 복수의 스테이지를 포함하는 게이트 구동부를 포함하고, 상기 복수의 스테이지 각각은,Q 노드 및 QB 노드의 전압에 따라, 스캔 신호를 출력하는 버퍼부;상기 Q 노드 및 상기 QB 노드를 제어하는 노드 제어부; 및상기 Q 노드를 게이트 오프 전압보다 낮은 전압을 가지는 노드 안정화부를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 버퍼부는,게이트 오프 전압 라인과 출력단에 연결되는 제1 TFT;게이트 온 전압 라인과 상기 출력단에 연결되는 제2 TFT;상기 제1 TFT의 게이트 전극과 제2 전극 사이에 연결되는 제1 커패시터; 및상기 제2 TFT의 게이트 전극과 제2 전극 사이에 연결되는 제2 커패시터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제2 TFT의 채널 폭은 상기 제1 TFT의 채널 폭보다 넓은, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 노드 제어부는,스타트 신호 입력단 또는 전단 스테이지의 출력단과 Q2 노드에 연결되는 제3 TFT; 상기 QB 노드와 게이트 온 전압 라인에  연결되는 제4 TFT; 게이트 오프 전압 라인과 상기 QB 노드에 연결되는 제5 TFT; 및상기 Q2 노드와 Q1 노드에 제6 TFT를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제11 항에 있어서,상기 노드 안정화부는,Q1 노드와 상기 Q 노드에 연결되는 제7 TFT;상기 게이트 오프 전압 라인과 더미 노드에 연결되는 제8 TFT;게이트 온 전압 라인과 상기 더미 노드에 연결되는 제9 TFT; 및 상기 제8 TFT의 게이트 전극과 제2 전극 사이에 연결되는 제3 커패시터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제3 커패시터는 상기 Q1 노드를 부트스트래핑시켜, 상기 Q1 노드를 상기 게이트 오프 전압보다 낮은 전압으로 유지시키는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서,상기 복수의 서브 화소 각각은 산화물 반도체를 포함한 n타입 TFT를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제11항에 있어서,상기 복수의 서브 화소 각각은, 저온 폴리실리콘을 포함한 p타입 TFT; 및 산화물 반도체를 포함한 n타입 TFT 중 하나 또는 이들의 조합을 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Park, Min Soo</engName><name>박민수</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Oh, Chung Wan</engName><name>오충완</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.23</receiptDate><receiptNumber>1-1-2024-0213057-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240026621.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a353fc7beed6666e9eb7d70d8b971e10aa166bc1228458e5daa4027d3637facd40333b6e840db40eee687f69f82f7d0f5d7acfc534a8c75c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6f7a05a60dad72ffaf7ba5d008f873ad8d5e6b5a2ec6bc7bae590f9c31dcb02d3e17ff724aac2fac1603220d476b0be20e68bf1823ace72c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>