Fitter Plan Stage Report for cxltyp3_memexp_ddr4_top
Wed Aug 30 14:15:13 2023
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Device Options
  3. Operating Settings and Conditions
  4. Pin-Out File
  5. Input Pins
  6. Output Pins
  7. Bidir Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Usage Summary
 11. Output Pin Default Load For Reported TCO
 12. I/O Assignment Warnings
 13. Control Signals
 14. Plan Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+-----------------------------+-------------------------------------------+
; Option                      ; Setting                                   ;
+-----------------------------+-------------------------------------------+
; Configuration scheme        ; Active Serial x4                          ;
; Enable internal scrubbing   ; Off                                       ;
; Active Serial clock source  ; 115 MHz maximum using Internal Oscillator ;
; Configuration clock source  ; Internal Oscillator                       ;
; Configuration via Protocol  ; Off                                       ;
; Configuration Voltage Level ; 1.8V                                      ;
+-----------------------------+-------------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/output_files/cxltyp3_memexp_ddr4_top.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+
; cxl_rx_n[0]      ; DB83  ; 14C      ; 4            ; 166          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[10]     ; Y83   ; 14C      ; 4            ; 166          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[11]     ; T79   ; 14C      ; 4            ; 166          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[12]     ; M83   ; 14C      ; 4            ; 166          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[13]     ; G79   ; 14C      ; 4            ; 166          ; 18           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[14]     ; P76   ; 14C      ; 4            ; 167          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[15]     ; E76   ; 14C      ; 4            ; 167          ; 2            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[1]      ; CT79  ; 14C      ; 4            ; 167          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[2]      ; CJ83  ; 14C      ; 4            ; 167          ; 6            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[3]      ; CC79  ; 14C      ; 4            ; 167          ; 8            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[4]      ; BU83  ; 14C      ; 4            ; 167          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[5]      ; BL79  ; 14C      ; 4            ; 167          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[6]      ; BE83  ; 14C      ; 4            ; 167          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[7]      ; AW79  ; 14C      ; 4            ; 167          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[8]      ; AM83  ; 14C      ; 4            ; 168          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[9]      ; AF79  ; 14C      ; 4            ; 168          ; 2            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[0]      ; DE82  ; 14C      ; 4            ; 168          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[10]     ; AC82  ; 14C      ; 4            ; 168          ; 6            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[11]     ; V80   ; 14C      ; 4            ; 168          ; 8            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[12]     ; P82   ; 14C      ; 4            ; 168          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[13]     ; K80   ; 14C      ; 4            ; 168          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[14]     ; M77   ; 14C      ; 4            ; 168          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[15]     ; C77   ; 14C      ; 4            ; 168          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[1]      ; CW80  ; 14C      ; 4            ; 169          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[2]      ; CM82  ; 14C      ; 4            ; 169          ; 2            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[3]      ; CF80  ; 14C      ; 4            ; 169          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[4]      ; BY82  ; 14C      ; 4            ; 169          ; 6            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[5]      ; BP80  ; 14C      ; 4            ; 169          ; 8            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[6]      ; BH82  ; 14C      ; 4            ; 169          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[7]      ; BB80  ; 14C      ; 4            ; 169          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[8]      ; AR82  ; 14C      ; 4            ; 169          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[9]      ; AJ80  ; 14C      ; 4            ; 169          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; mem_alert_n[0]   ; MA54  ; 2E       ; 185          ; 0            ; 232          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off          ; --                        ; User                 ; no        ;
; mem_alert_n[1]   ; MC5   ; 2C       ; 281          ; 0            ; 232          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off          ; --                        ; User                 ; no        ;
; mem_oct_rzqin[0] ; LN44  ; 2E       ; 184          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off          ; --                        ; User                 ; no        ;
; mem_oct_rzqin[1] ; MC17  ; 2C       ; 280          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off          ; --                        ; User                 ; no        ;
; mem_refclk[0]    ; MA44  ; 2E       ; 184          ; 0            ; 375          ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; mem_refclk[0](n) ; LW43  ; 2E       ; 184          ; 0            ; 390          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; mem_refclk[1]    ; MK17  ; 2C       ; 280          ; 0            ; 375          ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; mem_refclk[1](n) ; MH15  ; 2C       ; 280          ; 0            ; 390          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; refclk0          ; DR68  ; 14C      ; 4            ; 174          ; 0            ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; User                 ; no        ;
; refclk0(n)       ; DM70  ; 14C      ; 4            ; 173          ; 10           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; User                 ; no        ;
; refclk1          ; CU68  ; 14C      ; 4            ; 174          ; 2            ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; User                 ; no        ;
; refclk1(n)       ; CR70  ; 14C      ; 4            ; 173          ; 12           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; User                 ; no        ;
; refclk4          ; AV57  ; 3A       ; 24           ; 333          ; 375          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Off          ; --                        ; User                 ; no        ;
; refclk4(n)       ; AT58  ; 3A       ; 24           ; 333          ; 390          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Off          ; --                        ; User                 ; no        ;
; resetn           ; CD58  ; U12_RNR  ; 4            ; 166          ; 1            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.0 V                       ; Off          ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; cxl_tx_n[0]    ; DH73  ; 14C      ; 4            ; 170          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[10]   ; AF73  ; 14C      ; 4            ; 170          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[11]   ; AC76  ; 14C      ; 4            ; 170          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[12]   ; T73   ; 14C      ; 4            ; 170          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[13]   ; G73   ; 14C      ; 4            ; 170          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[14]   ; E69   ; 14C      ; 4            ; 170          ; 10           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[15]   ; P69   ; 14C      ; 4            ; 170          ; 12           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[1]    ; DE76  ; 14C      ; 4            ; 170          ; 14           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[2]    ; CT73  ; 14C      ; 4            ; 170          ; 16           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[3]    ; CM76  ; 14C      ; 4            ; 171          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[4]    ; CC73  ; 14C      ; 4            ; 171          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[5]    ; BY76  ; 14C      ; 4            ; 171          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[6]    ; BL73  ; 14C      ; 4            ; 171          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[7]    ; BH76  ; 14C      ; 4            ; 171          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[8]    ; AW73  ; 14C      ; 4            ; 171          ; 10           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[9]    ; AR76  ; 14C      ; 4            ; 171          ; 12           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[0]    ; DL74  ; 14C      ; 4            ; 171          ; 14           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[10]   ; AJ74  ; 14C      ; 4            ; 171          ; 16           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[11]   ; Y77   ; 14C      ; 4            ; 172          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[12]   ; V74   ; 14C      ; 4            ; 172          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[13]   ; K74   ; 14C      ; 4            ; 172          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[14]   ; C71   ; 14C      ; 4            ; 172          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[15]   ; M71   ; 14C      ; 4            ; 172          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[1]    ; DB77  ; 14C      ; 4            ; 172          ; 10           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[2]    ; CW74  ; 14C      ; 4            ; 172          ; 12           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[3]    ; CJ77  ; 14C      ; 4            ; 172          ; 14           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[4]    ; CF74  ; 14C      ; 4            ; 172          ; 16           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[5]    ; BU77  ; 14C      ; 4            ; 173          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[6]    ; BP74  ; 14C      ; 4            ; 173          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[7]    ; BE77  ; 14C      ; 4            ; 173          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[8]    ; BB74  ; 14C      ; 4            ; 173          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[9]    ; AM77  ; 14C      ; 4            ; 173          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led1           ; KJ55  ; 2B       ; 130          ; 0            ; 151          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 1.2 V                       ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led2           ; KR55  ; 2B       ; 130          ; 0            ; 136          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 1.2 V                       ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led3           ; KU54  ; 2B       ; 130          ; 0            ; 121          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 1.2 V                       ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][0]    ; KR45  ; 2E       ; 184          ; 0            ; 188          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][10]   ; KF48  ; 2E       ; 184          ; 0            ; 338          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][11]   ; KJ49  ; 2E       ; 184          ; 0            ; 353          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][12]   ; LR43  ; 2E       ; 184          ; 0            ; 420          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][13]   ; LW45  ; 2E       ; 184          ; 0            ; 435          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][14]   ; MA46  ; 2E       ; 185          ; 0            ; 0            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][15]   ; LR45  ; 2E       ; 185          ; 0            ; 15           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][16]   ; LN46  ; 2E       ; 185          ; 0            ; 30           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][1]    ; KU44  ; 2E       ; 184          ; 0            ; 203          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][2]    ; KJ45  ; 2E       ; 184          ; 0            ; 218          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][3]    ; KF44  ; 2E       ; 184          ; 0            ; 233          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][4]    ; KU46  ; 2E       ; 184          ; 0            ; 248          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][5]    ; KR47  ; 2E       ; 184          ; 0            ; 263          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][6]    ; KF46  ; 2E       ; 184          ; 0            ; 278          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][7]    ; KJ47  ; 2E       ; 184          ; 0            ; 293          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][8]    ; KR49  ; 2E       ; 184          ; 0            ; 308          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][9]    ; KU48  ; 2E       ; 184          ; 0            ; 323          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][0]    ; MA23  ; 2C       ; 280          ; 0            ; 188          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][10]   ; LR13  ; 2C       ; 280          ; 0            ; 338          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][11]   ; LN15  ; 2C       ; 280          ; 0            ; 353          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][12]   ; MD15  ; 2C       ; 280          ; 0            ; 420          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][13]   ; MH11  ; 2C       ; 280          ; 0            ; 435          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][14]   ; MK13  ; 2C       ; 281          ; 0            ; 0            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][15]   ; MD11  ; 2C       ; 281          ; 0            ; 15           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][16]   ; MC13  ; 2C       ; 281          ; 0            ; 30           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][1]    ; LW21  ; 2C       ; 280          ; 0            ; 203          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][2]    ; LR21  ; 2C       ; 280          ; 0            ; 218          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][3]    ; LN23  ; 2C       ; 280          ; 0            ; 233          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][4]    ; LW17  ; 2C       ; 280          ; 0            ; 248          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][5]    ; MA19  ; 2C       ; 280          ; 0            ; 263          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][6]    ; LR17  ; 2C       ; 280          ; 0            ; 278          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][7]    ; LN19  ; 2C       ; 280          ; 0            ; 293          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][8]    ; MA15  ; 2C       ; 280          ; 0            ; 308          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[1][9]    ; LW13  ; 2C       ; 280          ; 0            ; 323          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_act_n[0]   ; KW45  ; 2E       ; 184          ; 0            ; 46           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_act_n[1]   ; MD26  ; 2C       ; 280          ; 0            ; 46           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ba[0][0]   ; LW47  ; 2E       ; 185          ; 0            ; 60           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ba[0][1]   ; LN48  ; 2E       ; 185          ; 0            ; 75           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ba[1][0]   ; MF5   ; 2C       ; 281          ; 0            ; 60           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ba[1][1]   ; MD7   ; 2C       ; 281          ; 0            ; 75           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_bg[0][0]   ; LR47  ; 2E       ; 185          ; 0            ; 90           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_bg[0][1]   ; LH44  ; 2E       ; 184          ; 0            ; 1            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_bg[1][0]   ; MC9   ; 2C       ; 281          ; 0            ; 90           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_bg[1][1]   ; MK27  ; 2C       ; 280          ; 0            ; 1            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ck[0][0]   ; LH48  ; 2E       ; 184          ; 0            ; 121          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ck[1][0]   ; MK21  ; 2C       ; 280          ; 0            ; 121          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ck_n[0][0] ; LL49  ; 2E       ; 184          ; 0            ; 136          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ck_n[1][0] ; MH19  ; 2C       ; 280          ; 0            ; 136          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cke[0][0]  ; LB46  ; 2E       ; 184          ; 0            ; 91           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cke[0][1]  ; KW47  ; 2E       ; 184          ; 0            ; 106          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cke[1][0]  ; MD23  ; 2C       ; 280          ; 0            ; 91           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cke[1][1]  ; MC25  ; 2C       ; 280          ; 0            ; 106          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cs_n[0][0] ; LB44  ; 2E       ; 184          ; 0            ; 31           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cs_n[0][1] ; KW49  ; 2E       ; 184          ; 0            ; 151          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cs_n[1][0] ; MC27  ; 2C       ; 280          ; 0            ; 31           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cs_n[1][1] ; MD19  ; 2C       ; 280          ; 0            ; 151          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_odt[0][0]  ; LH46  ; 2E       ; 184          ; 0            ; 61           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_odt[0][1]  ; LL47  ; 2E       ; 184          ; 0            ; 76           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_odt[1][0]  ; MH23  ; 2C       ; 280          ; 0            ; 61           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_odt[1][1]  ; MK25  ; 2C       ; 280          ; 0            ; 76           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_par[0]     ; LB48  ; 2E       ; 184          ; 0            ; 166          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_par[1]     ; MC21  ; 2C       ; 280          ; 0            ; 166          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_reset_n[0] ; LL45  ; 2E       ; 184          ; 0            ; 16           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.2 V                       ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_reset_n[1] ; MH26  ; 2C       ; 280          ; 0            ; 16           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.2 V                       ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard           ; Current Strength ; Input Termination                ; Output Termination             ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                              ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; mem_dbi_n[0][0] ; KF58  ; 2B       ; 131          ; 0            ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][1] ; LB52  ; 2B       ; 117          ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][2] ; LR57  ; 2B       ; 118          ; 0            ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][3] ; MD60  ; 2B       ; 118          ; 0            ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][4] ; MD48  ; 2E       ; 172          ; 0            ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][5] ; MD42  ; 2E       ; 172          ; 0            ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][6] ; MD36  ; 2E       ; 171          ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][7] ; LR39  ; 2E       ; 171          ; 0            ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][8] ; MD54  ; 2B       ; 117          ; 0            ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][0] ; JP34  ; 2F       ; 240          ; 0            ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][1] ; KF34  ; 2F       ; 240          ; 0            ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][2] ; LB40  ; 2F       ; 239          ; 0            ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][3] ; KF40  ; 2F       ; 239          ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][4] ; LR33  ; 2F       ; 226          ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][5] ; MD30  ; 2F       ; 227          ; 0            ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][6] ; LR27  ; 2F       ; 227          ; 0            ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][7] ; LB28  ; 2C       ; 293          ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[1][8] ; LB34  ; 2F       ; 226          ; 0            ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dq[0][0]    ; KF56  ; 2B       ; 130          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][10]   ; KW51  ; 2B       ; 117          ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][11]   ; LB50  ; 2B       ; 117          ; 0            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][12]   ; LB54  ; 2B       ; 117          ; 0            ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][13]   ; KW55  ; 2B       ; 117          ; 0            ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][14]   ; LL55  ; 2B       ; 117          ; 0            ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][15]   ; LH54  ; 2B       ; 117          ; 0            ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][16]   ; LN56  ; 2B       ; 117          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][17]   ; LR55  ; 2B       ; 117          ; 0            ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][18]   ; LW55  ; 2B       ; 117          ; 0            ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][19]   ; MA56  ; 2B       ; 117          ; 0            ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][1]    ; KJ57  ; 2B       ; 130          ; 0            ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][20]   ; LR59  ; 2B       ; 118          ; 0            ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][21]   ; LN60  ; 2B       ; 118          ; 0            ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][22]   ; LW59  ; 2B       ; 118          ; 0            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][23]   ; MA60  ; 2B       ; 118          ; 0            ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][24]   ; MK59  ; 2B       ; 118          ; 0            ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][25]   ; MH58  ; 2B       ; 118          ; 0            ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][26]   ; MC59  ; 2B       ; 118          ; 0            ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][27]   ; MD58  ; 2B       ; 118          ; 0            ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][28]   ; MC63  ; 2B       ; 118          ; 0            ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][29]   ; MD62  ; 2B       ; 118          ; 0            ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][2]    ; KU56  ; 2B       ; 130          ; 0            ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][30]   ; MH62  ; 2B       ; 118          ; 0            ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][31]   ; MK63  ; 2B       ; 118          ; 0            ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][32]   ; MK47  ; 2E       ; 172          ; 0            ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][33]   ; MH46  ; 2E       ; 172          ; 0            ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][34]   ; MC47  ; 2E       ; 172          ; 0            ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][35]   ; MD46  ; 2E       ; 172          ; 0            ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][36]   ; MD50  ; 2E       ; 172          ; 0            ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][37]   ; MH50  ; 2E       ; 172          ; 0            ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][38]   ; MC51  ; 2E       ; 172          ; 0            ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][39]   ; MK51  ; 2E       ; 172          ; 0            ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][3]    ; KR57  ; 2B       ; 130          ; 0            ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][40]   ; MK41  ; 2E       ; 171          ; 0            ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][41]   ; MH40  ; 2E       ; 171          ; 0            ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][42]   ; MD40  ; 2E       ; 171          ; 0            ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][43]   ; MC41  ; 2E       ; 171          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][44]   ; MD44  ; 2E       ; 172          ; 0            ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][45]   ; MH44  ; 2E       ; 172          ; 0            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][46]   ; MC45  ; 2E       ; 172          ; 0            ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][47]   ; MK45  ; 2E       ; 172          ; 0            ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][48]   ; MH34  ; 2E       ; 171          ; 0            ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][49]   ; MK35  ; 2E       ; 171          ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][4]    ; KJ61  ; 2B       ; 131          ; 0            ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][50]   ; MC35  ; 2E       ; 171          ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][51]   ; MD34  ; 2E       ; 171          ; 0            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][52]   ; MC39  ; 2E       ; 171          ; 0            ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][53]   ; MD38  ; 2E       ; 171          ; 0            ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][54]   ; MH38  ; 2E       ; 171          ; 0            ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][55]   ; MK39  ; 2E       ; 171          ; 0            ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][56]   ; LW37  ; 2E       ; 171          ; 0            ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][57]   ; MA38  ; 2E       ; 171          ; 0            ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][58]   ; LR37  ; 2E       ; 171          ; 0            ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][59]   ; LN38  ; 2E       ; 171          ; 0            ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][5]    ; KF60  ; 2B       ; 131          ; 0            ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][60]   ; MA42  ; 2E       ; 171          ; 0            ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][61]   ; LW41  ; 2E       ; 171          ; 0            ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][62]   ; LN42  ; 2E       ; 171          ; 0            ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][63]   ; LR41  ; 2E       ; 171          ; 0            ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][64]   ; MH52  ; 2B       ; 117          ; 0            ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][65]   ; MD52  ; 2B       ; 117          ; 0            ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][66]   ; MK53  ; 2B       ; 117          ; 0            ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][67]   ; MC53  ; 2B       ; 117          ; 0            ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][68]   ; MD56  ; 2B       ; 117          ; 0            ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][69]   ; MC57  ; 2B       ; 117          ; 0            ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][6]    ; KR61  ; 2B       ; 131          ; 0            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][70]   ; MH56  ; 2B       ; 117          ; 0            ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][71]   ; MK57  ; 2B       ; 117          ; 0            ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][7]    ; KU60  ; 2B       ; 131          ; 0            ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][8]    ; LH50  ; 2B       ; 117          ; 0            ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][9]    ; LL51  ; 2B       ; 117          ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][0]    ; KC37  ; 2F       ; 240          ; 0            ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][10]   ; KF36  ; 2F       ; 239          ; 0            ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][11]   ; KJ37  ; 2F       ; 239          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][12]   ; KU32  ; 2F       ; 240          ; 0            ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][13]   ; KR33  ; 2F       ; 240          ; 0            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][14]   ; KJ33  ; 2F       ; 240          ; 0            ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][15]   ; KF32  ; 2F       ; 240          ; 0            ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][16]   ; LL43  ; 2F       ; 239          ; 0            ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][17]   ; LH42  ; 2F       ; 239          ; 0            ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][18]   ; KW43  ; 2F       ; 239          ; 0            ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][19]   ; LB42  ; 2F       ; 239          ; 0            ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][1]    ; JY36  ; 2F       ; 240          ; 0            ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][20]   ; LB38  ; 2F       ; 239          ; 0            ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][21]   ; KW39  ; 2F       ; 239          ; 0            ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][22]   ; LL39  ; 2F       ; 239          ; 0            ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][23]   ; LH38  ; 2F       ; 239          ; 0            ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][24]   ; KU42  ; 2F       ; 239          ; 0            ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][25]   ; KR43  ; 2F       ; 239          ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][26]   ; KF42  ; 2F       ; 239          ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][27]   ; KJ43  ; 2F       ; 239          ; 0            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][28]   ; KR39  ; 2F       ; 239          ; 0            ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][29]   ; KU38  ; 2F       ; 239          ; 0            ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][2]    ; JL37  ; 2F       ; 240          ; 0            ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][30]   ; KJ39  ; 2F       ; 239          ; 0            ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][31]   ; KF38  ; 2F       ; 239          ; 0            ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][32]   ; LW35  ; 2F       ; 226          ; 0            ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][33]   ; MA36  ; 2F       ; 226          ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][34]   ; LR35  ; 2F       ; 226          ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][35]   ; LN36  ; 2F       ; 226          ; 0            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][36]   ; MA32  ; 2F       ; 226          ; 0            ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][37]   ; LW31  ; 2F       ; 226          ; 0            ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][38]   ; LN32  ; 2F       ; 226          ; 0            ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][39]   ; LR31  ; 2F       ; 226          ; 0            ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][3]    ; JP36  ; 2F       ; 240          ; 0            ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][40]   ; MD32  ; 2F       ; 226          ; 0            ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][41]   ; MC33  ; 2F       ; 226          ; 0            ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][42]   ; MK33  ; 2F       ; 226          ; 0            ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][43]   ; MH32  ; 2F       ; 226          ; 0            ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][44]   ; MK29  ; 2F       ; 227          ; 0            ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][45]   ; MH28  ; 2F       ; 227          ; 0            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][46]   ; MD28  ; 2F       ; 227          ; 0            ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][47]   ; MC29  ; 2F       ; 227          ; 0            ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][48]   ; LN30  ; 2F       ; 227          ; 0            ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][49]   ; LR29  ; 2F       ; 227          ; 0            ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][4]    ; JL33  ; 2F       ; 240          ; 0            ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][50]   ; LW29  ; 2F       ; 227          ; 0            ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][51]   ; MA30  ; 2F       ; 227          ; 0            ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][52]   ; MA26  ; 2F       ; 227          ; 0            ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][53]   ; LW25  ; 2F       ; 227          ; 0            ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][54]   ; LR25  ; 2F       ; 227          ; 0            ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][55]   ; LN26  ; 2F       ; 227          ; 0            ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][56]   ; LB30  ; 2C       ; 293          ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][57]   ; KW31  ; 2C       ; 293          ; 0            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][58]   ; LH30  ; 2C       ; 293          ; 0            ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][59]   ; LL31  ; 2C       ; 293          ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][5]    ; JP32  ; 2F       ; 240          ; 0            ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][60]   ; LL27  ; 2C       ; 293          ; 0            ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][61]   ; LH26  ; 2C       ; 293          ; 0            ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][62]   ; LB26  ; 2C       ; 293          ; 0            ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][63]   ; KW27  ; 2C       ; 293          ; 0            ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][64]   ; LL37  ; 2F       ; 226          ; 0            ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][65]   ; LH36  ; 2F       ; 226          ; 0            ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[1][66]   ; KW37  ; 2F       ; 226          ; 0            ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[1][67]   ; LB36  ; 2F       ; 226          ; 0            ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[1][68]   ; LH32  ; 2F       ; 226          ; 0            ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][69]   ; LL33  ; 2F       ; 226          ; 0            ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][6]    ; KC33  ; 2F       ; 240          ; 0            ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[1][70]   ; KW33  ; 2F       ; 226          ; 0            ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[1][71]   ; LB32  ; 2F       ; 226          ; 0            ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[1][7]    ; JY32  ; 2F       ; 240          ; 0            ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[1][8]    ; KU36  ; 2F       ; 239          ; 0            ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[1][9]    ; KR37  ; 2F       ; 239          ; 0            ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dqs[0][0]   ; KU58  ; 2B       ; 130          ; 0            ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][1]   ; LH52  ; 2B       ; 117          ; 0            ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][2]   ; LW57  ; 2B       ; 117          ; 0            ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][3]   ; MH60  ; 2B       ; 118          ; 0            ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][4]   ; MH48  ; 2E       ; 172          ; 0            ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][5]   ; MH42  ; 2E       ; 171          ; 0            ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][6]   ; MH36  ; 2E       ; 171          ; 0            ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][7]   ; LW39  ; 2E       ; 171          ; 0            ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][8]   ; MH54  ; 2B       ; 117          ; 0            ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][0]   ; JY34  ; 2F       ; 240          ; 0            ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][1]   ; KU34  ; 2F       ; 239          ; 0            ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][2]   ; LH40  ; 2F       ; 239          ; 0            ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][3]   ; KU40  ; 2F       ; 239          ; 0            ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][4]   ; LW33  ; 2F       ; 226          ; 0            ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][5]   ; MH30  ; 2F       ; 226          ; 0            ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][6]   ; LW27  ; 2F       ; 227          ; 0            ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][7]   ; LH28  ; 2C       ; 293          ; 0            ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[1][8]   ; LH34  ; 2F       ; 226          ; 0            ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs_n[0][0] ; KR59  ; 2B       ; 131          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][1] ; LL53  ; 2B       ; 117          ; 0            ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][2] ; MA58  ; 2B       ; 118          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][3] ; MK61  ; 2B       ; 118          ; 0            ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][4] ; MK49  ; 2E       ; 172          ; 0            ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][5] ; MK43  ; 2E       ; 172          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][6] ; MK37  ; 2E       ; 171          ; 0            ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][7] ; MA40  ; 2E       ; 171          ; 0            ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][8] ; MK55  ; 2B       ; 117          ; 0            ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][0] ; KC35  ; 2F       ; 240          ; 0            ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][1] ; KR35  ; 2F       ; 240          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][2] ; LL41  ; 2F       ; 239          ; 0            ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][3] ; KR41  ; 2F       ; 239          ; 0            ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][4] ; MA34  ; 2F       ; 226          ; 0            ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][5] ; MK31  ; 2F       ; 227          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][6] ; MA28  ; 2F       ; 227          ; 0            ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][7] ; LL29  ; 2C       ; 293          ; 0            ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[1][8] ; LL35  ; 2F       ; 226          ; 0            ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; SDM      ; 16 / 33 ( 48 % ) ; --            ; --           ;
; 2C       ; 47 / 84 ( 56 % ) ; 1.2V          ; --           ;
; 2F       ; 88 / 96 ( 92 % ) ; 1.2V          ; --           ;
; 2E       ; 80 / 96 ( 83 % ) ; 1.2V          ; --           ;
; 2B       ; 58 / 84 ( 69 % ) ; 1.2V          ; --           ;
; 3D       ; 0 / 96 ( 0 % )   ; 1.2V          ; --           ;
; 3C       ; 0 / 84 ( 0 % )   ; 1.2V          ; --           ;
; 3B       ; 0 / 84 ( 0 % )   ; 1.2V          ; --           ;
; 3A       ; 2 / 96 ( 2 % )   ; 1.2V          ; --           ;
; HPS      ; 0 / 48 ( 0 % )   ; --            ; --           ;
; 12A      ; 0 / 104 ( 0 % )  ; --            ; --           ;
; 14C      ; 68 / 72 ( 94 % ) ; --            ; --           ;
; 15A      ; 0 / 72 ( 0 % )   ; --            ; --           ;
; 15C      ; 0 / 72 ( 0 % )   ; --            ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                                   ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                   ; Dir.          ; I/O Standard                ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; A69      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A72      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A74      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A76      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A78      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A80      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A82      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA27     ; 677        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA29     ; 681        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA31     ; 685        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA33     ; 761        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA35     ; 765        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA37     ; 769        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA39     ; 797        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA41     ; 801        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA43     ; 805        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA45     ; 1081       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA47     ; 1077       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA49     ; 1073       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA51     ; 1057       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA53     ; 1053       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA55     ; 1049       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA57     ; 1177       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA59     ; 1173       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA61     ; 1169       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AA63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB1      ; 1201       ; HPS      ; HPS_IOA_12, GPIO0_IO11, SPIM1_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, USB0_DATA7                 ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AB6      ; 1197       ; HPS      ; HPS_IOA_8, GPIO0_IO7, SPIM0_SS0_N, MDIO2_MDC, UART1_RX, I2C_EMAC2_SCL, NAND_CLE, USB0_DATA3, SDMMC_DATA5         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AB10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB14     ; 1195       ; HPS      ; HPS_IOA_6, GPIO0_IO5, SPIM0_MOSI, UART1_RTS_N, I2C0_SCL, NAND_ADQ2, USB0_NXT, SDMMC_DATA3                        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AB18     ; 1191       ; HPS      ; HPS_IOA_2, GPIO0_IO1, SPIM1_SS1_N, SPIS0_MOSI, UART0_RTS_N, NAND_ADQ1, USB0_STP, SDMMC_CMD                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AB22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC76     ; 1520       ; 14C      ; cxl_tx_n[11]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AC78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC82     ; 1535       ; 14C      ; cxl_rx_p[10]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AD26     ; 1220       ; HPS      ; HPS_IOB_7, GPIO1_IO6, SPIS1_SS0_N, UART1_TX, I2C1_SDA, NAND_ADQ3, EMAC1_RXD0                                     ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AD28     ; 676        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD30     ; 680        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD32     ; 684        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD34     ; 760        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD36     ; 764        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD38     ; 768        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD40     ; 796        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD42     ; 800        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD44     ; 804        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD46     ; 1080       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD48     ; 1076       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD50     ; 1072       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD52     ; 1056       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD54     ; 1052       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD56     ; 1048       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD58     ; 1176       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD60     ; 1172       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD62     ; 1168       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AD64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE3      ; 1199       ; HPS      ; HPS_IOA_10, GPIO0_IO9, SPIM1_MOSI, SPIS1_MOSI, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ5, USB0_DATA5, SDMMC_DATA7      ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE16     ; 1193       ; HPS      ; HPS_IOA_4, GPIO0_IO3, SPIS0_MISO, UART0_RX, I2C1_SCL, NAND_RE_N, USB0_DATA0, SDMMC_DATA1                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF73     ; 1519       ; 14C      ; cxl_tx_n[10]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AF75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF79     ; 1550       ; 14C      ; cxl_rx_n[9]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AF81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG63     ; 1117       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AG65     ; 1113       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AG68     ; 1109       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AH1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH10     ; 1793       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH22     ; 1761       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ74     ; 1503       ; 14C      ; cxl_tx_p[10]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AJ76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ80     ; 1534       ; 14C      ; cxl_rx_p[9]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AJ82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK28     ; 674        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK30     ; 678        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK32     ; 682        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK34     ; 758        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK36     ; 762        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK38     ; 766        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK40     ; 794        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK42     ; 798        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK44     ; 802        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK46     ; 1078       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK48     ; 1074       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK50     ; 1070       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK52     ; 1054       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK54     ; 1050       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK56     ; 1046       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK58     ; 1174       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK60     ; 1170       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK62     ; 1166       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK64     ; 1116       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK66     ; 1112       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AK70     ; 1108       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AL3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL8      ; 1777       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL20     ; 1745       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM77     ; 1502       ; 14C      ; cxl_tx_p[9]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AM79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM83     ; 1549       ; 14C      ; cxl_rx_n[8]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AN27     ; 675        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN29     ; 679        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN31     ; 683        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN33     ; 759        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN35     ; 763        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN37     ; 767        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN39     ; 795        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN41     ; 799        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN43     ; 803        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN45     ; 1079       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN47     ; 1075       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN49     ; 1071       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN51     ; 1055       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN53     ; 1051       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN55     ; 1047       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN57     ; 1175       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN59     ; 1171       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN61     ; 1167       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AN63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP1      ; 1778       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AP6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP14     ; 1746       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AP18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR76     ; 1518       ; 14C      ; cxl_tx_n[9]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AR78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR82     ; 1533       ; 14C      ; cxl_rx_p[8]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AT26     ; 1218       ; HPS      ; HPS_IOB_5, GPIO1_IO4, SPIM1_SS1_N, SPIS1_CLK, UART1_CTS_N, NAND_WP_N, EMAC1_TXD0                                 ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AT28     ; 664        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT30     ; 668        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT32     ; 672        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT34     ; 700        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT36     ; 704        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT38     ; 708        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT40     ; 784        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT42     ; 788        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT44     ; 792        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT46     ; 1092       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT48     ; 1088       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT50     ; 1084       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT52     ; 1068       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT54     ; 1064       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT56     ; 1060       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT58     ; 1164       ; 3A       ; refclk4(n)                                                                                                       ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; AT60     ; 1160       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT62     ; 1156       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT64     ; 1114       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT66     ; 1110       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AT70     ; 1106       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AU3      ; 1794       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AU8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU16     ; 1762       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AU20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV27     ; 665        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV29     ; 669        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV31     ; 673        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV33     ; 701        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV35     ; 705        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV37     ; 709        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV39     ; 785        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV41     ; 789        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV43     ; 793        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV45     ; 1093       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV47     ; 1089       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV49     ; 1085       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV51     ; 1069       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV53     ; 1065       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV55     ; 1061       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV57     ; 1165       ; 3A       ; refclk4                                                                                                          ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; AV59     ; 1161       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV61     ; 1157       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV63     ; 1115       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV65     ; 1111       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AV68     ; 1107       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AW73     ; 1517       ; 14C      ; cxl_tx_n[8]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AW75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW79     ; 1548       ; 14C      ; cxl_rx_n[7]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AW81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY64     ; 1104       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AY66     ; 1100       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; AY70     ; 1096       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B5       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B9       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B13      ; 633        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B17      ; 637        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B21      ; 641        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B25      ; 645        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B27      ; 649        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B29      ; 653        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B31      ; 657        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B33      ; 661        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B35      ; 713        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B37      ; 717        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B39      ; 721        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B41      ; 737        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B43      ; 741        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B45      ; 745        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B47      ; 1021       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B49      ; 1017       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B51      ; 1013       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B53      ; 1009       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B55      ; 1005       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B57      ; 1001       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B59      ; 1141       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B61      ; 1137       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B63      ; 1133       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B65      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA10     ; 1795       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BA14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA22     ; 1763       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BB72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB74     ; 1501       ; 14C      ; cxl_tx_p[8]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BB76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB80     ; 1532       ; 14C      ; cxl_rx_p[7]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BB82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC27     ; 663        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC29     ; 667        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC31     ; 671        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC33     ; 699        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC35     ; 703        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC37     ; 707        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC39     ; 783        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC41     ; 787        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC43     ; 791        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC45     ; 1091       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC47     ; 1087       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC49     ; 1083       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC51     ; 1067       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC53     ; 1063       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC55     ; 1059       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC57     ; 1163       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC59     ; 1159       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC61     ; 1155       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC63     ; 1105       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC65     ; 1101       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BC68     ; 1097       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BD3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD8      ; 1779       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD20     ; 1747       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE77     ; 1500       ; 14C      ; cxl_tx_p[7]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BE79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE83     ; 1547       ; 14C      ; cxl_rx_n[6]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BF26     ; 1216       ; HPS      ; HPS_IOB_3, GPIO1_IO2, SPIM1_MISO, UART0_TX, I2C0_SDA, NAND_WE_N, EMAC1_RX_CLK                                    ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BF28     ; 662        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF30     ; 666        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF32     ; 670        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF34     ; 698        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF36     ; 702        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF38     ; 706        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF40     ; 782        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF42     ; 786        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF44     ; 790        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF46     ; 1090       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF48     ; 1086       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF50     ; 1082       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF52     ; 1066       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF54     ; 1062       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF56     ; 1058       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF58     ; 1162       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF60     ; 1158       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF62     ; 1154       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BF64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG1      ; 1780       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BG6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG14     ; 1748       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BG18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH76     ; 1516       ; 14C      ; cxl_tx_n[7]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BH78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH82     ; 1531       ; 14C      ; cxl_rx_p[6]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BJ27     ; 1214       ; HPS      ; HPS_IOB_1, GPIO1_IO0, SPIM1_CLK, UART0_CTS_N, NAND_ADQ0, EMAC1_TX_CLK                                            ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ29     ; 1224       ; HPS      ; HPS_IOB_11, GPIO1_IO10, JTAG_TDO, SPIS0_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, EMAC1_RXD2                  ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ31     ; 1236       ; HPS      ; HPS_IOB_23, GPIO1_IO22, SPIM0_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ14, EMAC2_RXD2, SDMMC_PWR_EN ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ33     ; 1192       ; HPS      ; HPS_IOA_3, GPIO0_IO2, SPIS0_SS0_N, UART0_TX, I2C1_SDA, NAND_WE_N, USB0_DIR, SDMMC_DATA0                          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ57     ; 1153       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BJ59     ; 1149       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BJ61     ; 1145       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BJ63     ; 1103       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BJ65     ; 1099       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BJ68     ; 1095       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BK3      ; 1796       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BK8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK16     ; 1764       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BK20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL73     ; 1515       ; 14C      ; cxl_tx_n[6]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BL75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL79     ; 1546       ; 14C      ; cxl_rx_n[5]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BL81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM26     ; 1194       ; HPS      ; HPS_IOA_5, GPIO0_IO4, SPIM0_CLK, UART1_CTS_N, I2C0_SDA, NAND_WP_N, USB0_DATA1, SDMMC_DATA2                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM28     ; 1212       ; HPS      ; HPS_IOA_23, GPIO0_IO22, SPIM1_MISO, SPIS0_SS0_N, UART0_TX, I2C0_SDA, NAND_ADQ14, USB1_DATA6, EMAC0_RXD2          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM30     ; 1222       ; HPS      ; HPS_IOB_9, GPIO1_IO8, JTAG_TCK, SPIS0_CLK, MDIO2_MDIO, I2C_EMAC2_SDA, NAND_ADQ4, EMAC1_TXD2                      ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM32     ; 1234       ; HPS      ; HPS_IOB_21, GPIO1_IO20, SPIM0_CLK, SPIS1_CLK, I2C_EMAC2_SDA, NAND_ADQ12, SDMMC_DATA6, EMAC2_TXD2                 ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM34     ; 1190       ; HPS      ; HPS_IOA_1, GPIO0_IO0, SPIM0_SS1_N, SPIS0_CLK, UART0_CTS_N, NAND_ADQ0, USB0_CLK, SDMMC_CCLK                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM38     ;            ; --       ; VCCPLL_HPS                                                                                                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BM40     ;            ; 3D       ; VREFB3DN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM42     ;            ; 3C       ; VREFB3CN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM44     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM46     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM48     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM50     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM52     ;            ; 3B       ; VREFB3BN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM54     ;            ; 3A       ; VREFB3AN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM58     ; 1152       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BM60     ; 1148       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BM62     ; 1144       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BM64     ; 1102       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BM66     ; 1098       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BM70     ; 1094       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BN1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN10     ; 1797       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BN14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN22     ; 1765       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BP72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP74     ; 1499       ; 14C      ; cxl_tx_p[6]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BP76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP80     ; 1530       ; 14C      ; cxl_rx_p[5]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BP82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR39     ;            ; --       ; VCCPLL_HPS                                                                                                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BR41     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR43     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR45     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR47     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR49     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR51     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR53     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR55     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR63     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR68     ;            ;          ; TEMPDIODE3p                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT8      ; 1781       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BT12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT20     ; 1749       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BT24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU77     ; 1498       ; 14C      ; cxl_tx_p[5]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BU79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU83     ; 1545       ; 14C      ; cxl_rx_n[4]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BV26     ; 1210       ; HPS      ; HPS_IOA_21, GPIO0_IO20, SPIM1_CLK, SPIS0_CLK, UART0_CTS_N, I2C1_SDA, NAND_ADQ12, USB1_DATA4, EMAC0_TXD2          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BV28     ; 1200       ; HPS      ; HPS_IOA_11, GPIO0_IO10, SPIM1_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, USB0_DATA6, SDMMC_PWR_EN  ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BV30     ; 1204       ; HPS      ; HPS_IOA_15, GPIO0_IO14, NAND_CE_N, USB1_DIR, EMAC0_RX_CLK                                                        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BV32     ; 1208       ; HPS      ; HPS_IOA_19, GPIO0_IO18, NAND_ADQ10, USB1_DATA2, EMAC0_RXD0                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BV34     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV36     ;            ; --       ; VCCIO_HPS                                                                                                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BV38     ;            ; --       ; VCCPLLDIG_HPS                                                                                                    ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; BV40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV58     ; 1150       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BV60     ; 1146       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BV62     ; 1142       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; BV64     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV66     ;            ;          ; TEMPDIODE3n                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV70     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW1      ; 1782       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BW6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW14     ; 1750       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BW18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY76     ; 1514       ; 14C      ; cxl_tx_n[5]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; BY78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY82     ; 1529       ; 14C      ; cxl_rx_p[4]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; C67      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C71      ; 1507       ; 14C      ; cxl_tx_p[14]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; C73      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C75      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C77      ; 1540       ; 14C      ; cxl_rx_p[15]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; C79      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C81      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C83      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA27     ; 1198       ; HPS      ; HPS_IOA_9, GPIO0_IO8, SPIM1_CLK, SPIS1_CLK, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ4, USB0_DATA4, SDMMC_DATA6        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CA29     ; 1202       ; HPS      ; HPS_IOA_13, GPIO0_IO12, NAND_ALE, USB1_CLK, EMAC0_TX_CLK                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CA31     ; 1206       ; HPS      ; HPS_IOA_17, GPIO0_IO16, NAND_ADQ8, USB1_DATA1, EMAC0_TXD0                                                        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CA33     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA37     ;            ; --       ; VCCIO_HPS                                                                                                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CA39     ;            ; --       ; VCCPLLDIG_HPS                                                                                                    ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CA41     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA43     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA45     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA47     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA49     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA51     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA53     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA55     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA57     ; 1151       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CA59     ; 1147       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CA61     ; 1143       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CA63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB3      ; 1798       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CB8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB16     ; 1766       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CB20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC73     ; 1513       ; 14C      ; cxl_tx_n[4]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CC75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC79     ; 1544       ; 14C      ; cxl_rx_n[3]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CC81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD26     ; 1209       ; HPS      ; HPS_IOA_20, GPIO0_IO19, SPIM1_SS1_N, NAND_ADQ11, USB1_DATA3, EMAC0_RXD1                                          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CD28     ; 1196       ; HPS      ; HPS_IOA_7, GPIO0_IO6, SPIM0_MISO, MDIO2_MDIO, UART1_TX, I2C_EMAC2_SDA, NAND_ADQ3, USB0_DATA2, SDMMC_DATA4        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CD30     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD32     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD34     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD56     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD58     ; 1610       ; U12_RNR  ; resetn                                                                                                           ; input         ; 1.0 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CD60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD70     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE10     ; 1799       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CE14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE22     ; 1767       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CF72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF74     ; 1497       ; 14C      ; cxl_tx_p[4]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CF76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF80     ; 1528       ; 14C      ; cxl_rx_p[3]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CF82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG27     ; 1205       ; HPS      ; HPS_IOA_16, GPIO0_IO15, USB1_DATA0, EMAC0_RX_CTL                                                                 ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CG29     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG31     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG33     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG37     ;            ; --       ; VCCIO_HPS                                                                                                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CG39     ;            ; --       ; VCCL_HPS                                                                                                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CG41     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CG43     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG45     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG47     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG49     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG51     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG53     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CG55     ;            ;          ; TEMPDIODE0Cn                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG57     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG59     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG63     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CG65     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CG68     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH8      ; 1783       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CH12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH20     ; 1751       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CH24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ77     ; 1496       ; 14C      ; cxl_tx_p[3]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CJ79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ83     ; 1543       ; 14C      ; cxl_rx_n[2]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CK26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK56     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK64     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CK66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL1      ; 1784       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CL6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL14     ; 1752       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CL18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM76     ; 1512       ; 14C      ; cxl_tx_n[3]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CM78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM82     ; 1527       ; 14C      ; cxl_rx_p[2]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CN27     ; 1203       ; HPS      ; HPS_IOA_14, GPIO0_IO13, NAND_RB, USB1_STP, EMAC0_TX_CTL                                                          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CN29     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN31     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN33     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN37     ;            ; --       ; VCCL_HPS                                                                                                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CN39     ;            ; --       ; VCCL_HPS                                                                                                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CN41     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CN43     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN45     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN47     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN49     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN51     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN53     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CN55     ;            ;          ; TEMPDIODE0Cp                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN57     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CN63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN65     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CN68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP3      ; 1800       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CP8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP16     ; 1768       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CP20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR30     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR32     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR34     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR36     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CR42     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CR44     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR46     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR48     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR50     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR54     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CR56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CR62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR64     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR70     ; 1486       ; 14C      ; refclk1(n)                                                                                                       ; input         ; HCSL                        ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CR70     ; 1488       ; 14C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CT73     ; 1511       ; 14C      ; cxl_tx_n[2]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CT75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT79     ; 1542       ; 14C      ; cxl_rx_n[1]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CT81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU31     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU33     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU37     ;            ; --       ; VCCL_HPS                                                                                                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CU39     ;            ; --       ; VCCL_HPS                                                                                                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CU41     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU43     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU47     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU49     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU59     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CU61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CU63     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CU65     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CU68     ; 1490       ; 14C      ; refclk1                                                                                                          ; input         ; HCSL                        ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CU68     ; 1492       ; 14C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CV1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV10     ; 1801       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CV14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV22     ; 1769       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CW72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW74     ; 1495       ; 14C      ; cxl_tx_p[2]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CW76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW80     ; 1526       ; 14C      ; cxl_rx_p[1]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; CW82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY28     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY30     ; 1862       ; U22_RNR  ; I_PIN_PERST_N_15C_GXR                                                                                            ;               ;                             ; 0V      ; --       ;                 ; no       ; On           ; --            ;
; CY32     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY34     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY36     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY42     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY44     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY48     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY50     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY58     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; CY60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CY62     ;            ; --       ; VCCED_GXRL_14C                                                                                                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CY64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY70     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D4       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D7       ; 1211       ; HPS      ; HPS_IOA_22, GPIO0_IO21, SPIM1_MOSI, SPIS0_MOSI, UART0_RTS_N, I2C1_SCL, NAND_ADQ13, USB1_DATA5, EMAC0_TXD3        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; D11      ; 629        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D15      ; 632        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D19      ; 636        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D23      ; 640        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D26      ; 644        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D28      ; 648        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D30      ; 652        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D32      ; 656        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D34      ; 660        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D36      ; 712        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D38      ; 716        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D40      ; 720        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D42      ; 736        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D44      ; 740        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D46      ; 744        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D48      ; 1020       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D50      ; 1016       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D52      ; 1012       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D54      ; 1008       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D56      ; 1004       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D58      ; 1000       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D60      ; 1140       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D62      ; 1136       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D64      ; 1132       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA8      ; 1785       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DA12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA20     ; 1753       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DA24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB77     ; 1494       ; 14C      ; cxl_tx_p[1]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DB79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB83     ; 1541       ; 14C      ; cxl_rx_n[0]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DC27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC29     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC31     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC43     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC45     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC49     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC51     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC57     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DC68     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD1      ; 1786       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DD6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD14     ; 1754       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DD18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE76     ; 1510       ; 14C      ; cxl_tx_n[1]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DE78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE82     ; 1525       ; 14C      ; cxl_rx_p[0]                                                                                                      ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DF26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF28     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF32     ;            ; 15C      ; VCCCLK_GXRR_15C                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DF34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; DF38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF44     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF46     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF50     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF52     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF62     ;            ; --       ; VCCED_GXRL_14C                                                                                                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DF64     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DF66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF70     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG3      ; 1802       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DG8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG16     ; 1770       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DG20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH73     ; 1509       ; 14C      ; cxl_tx_n[0]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DH75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ31     ;            ; --       ; VCCHFUSE_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DJ33     ;            ; --       ; VCCE_DTS_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DJ35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ41     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ45     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ47     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ51     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ57     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ59     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DJ61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DJ63     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DJ65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DJ68     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK10     ; 1803       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DK14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK22     ; 1771       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DL72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DL74     ; 1493       ; 14C      ; cxl_tx_p[0]                                                                                                      ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DL76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DL78     ; 1315       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DL80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DL82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM30     ;            ; --       ; VCCHFUSE_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DM32     ;            ; 15C      ; VCCCLK_GXRR_15C                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DM34     ;            ; --       ; VCCE_PLL_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DM36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM42     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM46     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM48     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM52     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM58     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; DM60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DM62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM64     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DM66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM70     ; 1485       ; 14C      ; refclk0(n)                                                                                                       ; input         ; HCSL                        ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DM70     ; 1487       ; 14C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DN3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DN8      ; 1787       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DN12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DN16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DN20     ; 1755       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DN24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP79     ; 1295       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DP81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DR31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DR35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DR39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DR55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DR57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR59     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DR61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DR63     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DR65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DR68     ; 1489       ; 14C      ; refclk0                                                                                                          ; input         ; HCSL                        ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; DR68     ; 1491       ; 14C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DT1      ; 1788       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DT6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DT10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DT14     ; 1756       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DT18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DT22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU82     ; 1355       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DV26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV30     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DV32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; DV36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; DV38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DV62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV64     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DV66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV70     ;            ;          ; IO_RCOMP_N_0_14C_GXR                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW3      ; 1804       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DW8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW16     ; 1772       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DW20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY73     ;            ;          ; VCC_SENSE_FHT_12A_GXF                                                                                            ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY81     ; 1335       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; DY83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E69      ; 1523       ; 14C      ; cxl_tx_n[14]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; E72      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E74      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E76      ; 1556       ; 14C      ; cxl_rx_n[15]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; E78      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E80      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E82      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EA31     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EA33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EA35     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EA37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA57     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EA63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EA68     ;            ;          ; IO_RCOMP_P_0_14C_GXR                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB10     ; 1805       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EB14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB22     ; 1773       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EC72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EC74     ;            ;          ; VSS_SENSE_FHT_12A_GXF                                                                                            ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EC76     ; 1243       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EC78     ; 1314       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EC80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EC82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED26     ; 1737       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ED26     ; 1739       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ED28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED30     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; ED32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; ED36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; ED40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; ED54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; ED58     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; ED60     ;            ; --       ; VCCE_PLL_GXRL_14C                                                                                                ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED62     ;            ; 14C      ; VCCCLK_GXRL_14C                                                                                                  ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED64     ;            ; --       ; VCCHFUSE_GXRL_14C                                                                                                ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE8      ; 1789       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EE12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE20     ; 1757       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EE24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF73     ;            ;          ; RCOMP_P_FHT_12A_GXF                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF79     ; 1294       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EF81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG27     ; 1741       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EG27     ; 1743       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EG29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EG31     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EG33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EG35     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EG37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EG53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EG55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG57     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EG59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG61     ;            ; --       ; VCCE_DTS_GXRL_14C                                                                                                ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EG63     ;            ; --       ; VCCHFUSE_GXRL_14C                                                                                                ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EG65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH1      ; 1790       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EH6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH14     ; 1758       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EH18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ30     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EJ32     ;            ; --       ; VCCED_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EJ34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EJ38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EJ54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EJ56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ62     ;            ; 14C      ; VCCCLK_GXRL_14C                                                                                                  ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EJ64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK72     ;            ;          ; APROBE2_GXF_FHT12A                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK74     ;            ;          ; RCOMP_N_FHT_12A_GXF                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK76     ; 1241       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EK78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK82     ; 1354       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EL27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EL31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EL39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EL55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EL57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM3      ; 1806       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EM8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM16     ; 1774       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EM20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN73     ;            ;          ; APROBE1_GXF_FHT12A                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN81     ; 1334       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EN83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP26     ;            ;          ; IO_RCOMP_N_0_15C_GXR                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP32     ;            ; --       ; VCCED_GXRR_15C                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EP34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EP36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP58     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EP60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EP62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP64     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EP66     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EP70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER10     ; 1807       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ER14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER22     ; 1775       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ET72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET78     ; 1313       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ET80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EU27     ;            ;          ; IO_RCOMP_P_0_15C_GXR                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EU29     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU31     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU35     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU57     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU63     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU65     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EU68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV8      ; 1791       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EV12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV20     ; 1759       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EV24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW75     ; 1242       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EW77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW79     ; 1293       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EW81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY26     ; 1738       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EY26     ; 1740       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; EY28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY30     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EY32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EY36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EY38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EY40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EY54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EY58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY62     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EY64     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EY66     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; EY70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F2       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F5       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F9       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F13      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F17      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F21      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F25      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F27      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F29      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F31      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F33      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F35      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F37      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F39      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F41      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F43      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F45      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F47      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F49      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F51      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F53      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F55      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F57      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F59      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F61      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F63      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F65      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA1      ; 1792       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FA6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA14     ; 1760       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FA18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB76     ; 1240       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FB78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB82     ; 1353       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FC27     ; 1742       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FC27     ; 1744       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FC29     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FC31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FC35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC39     ;            ;          ; VCCLSENSE                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FC55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC57     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FC59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FC61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FC63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD3      ; 1808       ; 15C      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FD8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD16     ; 1776       ; 15C      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FD20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE73     ; 1291       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FE75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE81     ; 1333       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FE83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF26     ;            ;          ; TEMPDIODE6p                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF30     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FF32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FF54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FF56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FF60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FF62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF64     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FF66     ;            ; --       ; VCCERT2_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FF70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG10     ; 1667       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FG14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG22     ; 1635       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FH72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH78     ; 1312       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FH80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ27     ;            ;          ; TEMPDIODE6n                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ29     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FJ31     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FJ33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FJ39     ;            ;          ; GNDSENSE                                                                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FJ55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FJ57     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FJ59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FJ61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FJ63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK8      ; 1651       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FK12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK20     ; 1619       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FK24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL73     ; 1267       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FL75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL79     ; 1292       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FL81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM32     ;            ; 15A      ; VCCCLK_GXRR_15A                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FM34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FM38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FM60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM62     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FM64     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FM66     ;            ; --       ; VCCERT2_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FM70     ; 1265       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FN1      ; 1652       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FN6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FN10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FN14     ; 1620       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FN18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FN22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP72     ;            ;          ; APROBE2_GXF_FGT12A_Q3_CH3                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP74     ; 1287       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FP76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP82     ; 1352       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FR27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR31     ;            ; --       ; VCCHFUSE_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FR33     ;            ; --       ; VCCE_DTS_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FR35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FR63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FR65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT3      ; 1668       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FT8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT16     ; 1636       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FT20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU73     ; 1263       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FU75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU81     ; 1332       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FU83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV26     ; 1611       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FV26     ; 1613       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FV28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV30     ;            ; --       ; VCCHFUSE_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV32     ;            ; 15A      ; VCCCLK_GXRR_15A                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV34     ;            ; --       ; VCCE_PLL_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FV40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FV54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FV58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV70     ; 1289       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FW1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW10     ; 1669       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FW14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW22     ; 1637       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; FY72     ;            ;          ; APROBE_GXF_FGT12A_Q3_CH3                                                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G67      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G71      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G73      ; 1522       ; 14C      ; cxl_tx_n[13]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; G75      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G77      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G79      ; 1554       ; 14C      ; cxl_rx_n[13]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; G81      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G83      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA27     ; 1615       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GA27     ; 1617       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GA29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GA53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GA55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA57     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GA59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA65     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB8      ; 1653       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GB12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB20     ; 1621       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GB24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD30     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GD38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GD54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GD56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD62     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD64     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE1      ; 1654       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GE6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE14     ; 1622       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GE18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF31     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF35     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GF39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GF55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GF57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF65     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG78     ; 1371       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GG80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH26     ;            ;          ; IO_RCOMP_N_0_15A_GXR                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH30     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GH32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GH36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GH62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GH70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ3      ; 1670       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GJ8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ16     ; 1638       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GJ20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK77     ; 1351       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GK79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK83     ; 1331       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GL27     ;            ;          ; IO_RCOMP_P_0_15A_GXR                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GL29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL31     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL35     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL57     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GL59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GL63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GL68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM10     ; 1671       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GM14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM22     ; 1639       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GN72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN82     ; 1311       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GP26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP30     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP32     ;            ; --       ; VCCED_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GP38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GP40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GP54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP56     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GP58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP62     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP64     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP70     ; 1261       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GR3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GR8      ; 1655       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GR12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GR16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GR20     ; 1623       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GR24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT79     ; 1350       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GT81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GU31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GU53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GU55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GU65     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GU68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV1      ; 1656       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GV6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV14     ; 1624       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GV18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW80     ; 1370       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GW82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY26     ; 1616       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GY26     ; 1618       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; GY28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY32     ;            ; --       ; VCCED_GXRR_15A                                                                                                   ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY42     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY46     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY48     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY52     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY70     ; 1285       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; H4       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H7       ; 627        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H11      ; 628        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H15      ; 630        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H19      ; 634        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H23      ; 638        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H26      ; 642        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H28      ; 646        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H30      ; 650        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H32      ; 654        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H34      ; 658        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H36      ; 710        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H38      ; 714        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H40      ; 718        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H42      ; 734        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H44      ; 738        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H46      ; 742        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H48      ; 1018       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H50      ; 1014       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H52      ; 1010       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H54      ; 1006       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H56      ; 1002       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H58      ; 998        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H60      ; 1138       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H62      ; 1134       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H64      ; 1130       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; HA3      ; 1672       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HA8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HA12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HA16     ; 1640       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HA20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HA24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB77     ; 1369       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HB79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB83     ; 1330       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HC27     ; 1612       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HC27     ; 1614       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HC29     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC31     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC35     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC41     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC43     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC47     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC49     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC57     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HC59     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC61     ;            ; --       ; VCCFUSECORE_GXFL_12A                                                                                             ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC65     ;            ; --       ; VCCCLK_GXFL_12A                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC68     ;            ;          ; APROBE_GXF_FGT12A_Q0_CH3                                                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD10     ; 1673       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HD14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD22     ; 1641       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HE72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE76     ; 1349       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HE78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE82     ; 1310       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HF26     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF30     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HF32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HF36     ;            ; --       ; VCCH                                                                                                             ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HF38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF42     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF44     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF48     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF50     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF54     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF56     ;            ; --       ; VCCFUSEWR_SDM                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HF58     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF62     ;            ; --       ; VCCFUSEWR_GXFL_12A                                                                                               ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HF64     ;            ; --       ; VCCCLK_GXFL_12A                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HF66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF70     ;            ;          ; APROBE_GXF_FGT12A_Q2_CH3                                                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG8      ; 1657       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HG12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG20     ; 1625       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HG24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH73     ; 1259       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HH75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH79     ; 1348       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HH81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ27     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ29     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HJ31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HJ35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ37     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ43     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ45     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ49     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ51     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ55     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ59     ;            ;          ; TEMPDIODE1p                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ61     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ63     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ68     ; 1277       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HK1      ; 1658       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HK6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HK10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HK14     ; 1626       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HK18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HK22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL74     ; 1283       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HL76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL80     ; 1368       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HL82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM30     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HM32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM38     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM44     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM46     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM50     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM52     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM56     ;            ; --       ; VCCFUSEWR_SDM                                                                                                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HM58     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM60     ;            ;          ; TEMPDIODE1n                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM64     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM70     ; 1253       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HN3      ; 1674       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HN8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HN12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HN16     ; 1642       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HN20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HN24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP73     ;            ;          ; RCOMP_N_Q2_CH1_FGT_12A_GXF                                                                                       ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP77     ; 1367       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HP79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP83     ; 1329       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HR27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR29     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HR31     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HR33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR39     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR41     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR45     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR47     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR51     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR53     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR57     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR61     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR63     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR68     ; 1251       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HT1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT10     ; 1675       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HT14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT22     ; 1643       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HU72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU74     ;            ;          ; RCOMP_P_Q2_CH1_FGT_12A_GXF                                                                                       ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU76     ; 1347       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HU78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU82     ; 1309       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HV26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV32     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV34     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV40     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HV42     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HV44     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV46     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV48     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV50     ;            ; --       ; VCCPT                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV52     ;            ; --       ; VCC                                                                                                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HV54     ;            ; --       ; VCCH_SDM                                                                                                         ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; HV56     ;            ; --       ; VCCIO_PIO_SDM                                                                                                    ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HV58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV60     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV62     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV64     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW8      ; 1659       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HW12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW20     ; 1627       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; HW24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY27     ;            ;          ; TEMPDIODE4p                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY31     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY33     ; 1736       ; U20_RNR  ; I_PIN_PERST_N_15A_GXR                                                                                            ;               ;                             ; 0V      ; --       ;                 ; no       ; On           ; --            ;
; HY35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY37     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HY39     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HY41     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY43     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY45     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY47     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY49     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY51     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HY53     ;            ; --       ; VCCL_SDM                                                                                                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY55     ;            ; --       ; VCCL_SDM                                                                                                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY57     ;            ; --       ; VCCPLLDIG_SDM                                                                                                    ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY59     ;            ; --       ; VCCPLL_SDM                                                                                                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY61     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY68     ; 1275       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; J2       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J5       ; 1207       ; HPS      ; HPS_IOA_18, GPIO0_IO17, NAND_ADQ9, USB1_NXT, EMAC0_TXD1                                                          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; J9       ; 626        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J13      ; 631        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J17      ; 635        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J21      ; 639        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J25      ; 643        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J27      ; 647        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J29      ; 651        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J31      ; 655        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J33      ; 659        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J35      ; 711        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J37      ; 715        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J39      ; 719        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J41      ; 735        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J43      ; 739        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J45      ; 743        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J47      ; 1019       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J49      ; 1015       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J51      ; 1011       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J53      ; 1007       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J55      ; 1003       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J57      ; 999        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J59      ; 1139       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J61      ; 1135       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J63      ; 1131       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J65      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA73     ; 1257       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JA75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA79     ; 1308       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JA81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB26     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB28     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB32     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB34     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB62     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB64     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB70     ; 1271       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JC1      ; 1660       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JC6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JC10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JC14     ; 1628       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JC18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JC22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD74     ; 1281       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JD76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD80     ; 1328       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JD82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE27     ;            ;          ; TEMPDIODE4n                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE29     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE31     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE33     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE35     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE39     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JE41     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE43     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE45     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE47     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE49     ;            ; --       ; VCCP                                                                                                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE51     ;            ; --       ; VCCRCORE                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JE53     ;            ; --       ; VCCL_SDM                                                                                                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE55     ;            ; --       ; VCCL_SDM                                                                                                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE57     ;            ; --       ; VCCPLLDIG_SDM                                                                                                    ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE59     ;            ; --       ; VCCPLL_SDM                                                                                                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE63     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE68     ; 1247       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JF3      ; 1676       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JF8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JF12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JF16     ; 1644       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JF20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JF24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG77     ; 1366       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JG79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG83     ; 1327       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JH26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH60     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH62     ;            ;          ; ENB_GXF_FHT12A                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH64     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH70     ; 1269       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JJ1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ10     ; 1677       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JJ14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ22     ; 1645       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JK72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK76     ; 1346       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JK78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK82     ; 1307       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JL27     ; 194        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JL29     ; 198        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JL31     ; 202        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JL33     ; 278        ; 2F       ; mem_dq[1][4]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; JL35     ; 282        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JL37     ; 286        ; 2F       ; mem_dq[1][2]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 175ps         ;
; JL39     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL41     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL43     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL45     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL47     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL49     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL51     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL53     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL55     ;            ; --       ; VCCIO_SDM                                                                                                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JL57     ;            ; --       ; VCCBAT                                                                                                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JL59     ;            ; --       ; VCCADC                                                                                                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JL61     ; 1407       ; U10_GDR  ; I_PIN_PERST_N_12A_GXF                                                                                            ;               ;                             ; 0V      ; --       ;                 ; no       ; On           ; --            ;
; JL63     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JL65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JL68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM8      ; 1661       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JM12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM20     ; 1629       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JM24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN73     ; 1345       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JN75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN79     ; 1306       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JN81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP26     ; 195        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JP28     ; 199        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JP30     ; 203        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JP32     ; 279        ; 2F       ; mem_dq[1][5]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; JP34     ; 283        ; 2F       ; mem_dbi_n[1][0]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 180ps         ;
; JP36     ; 287        ; 2F       ; mem_dq[1][3]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 176ps         ;
; JP38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP66     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP70     ; 1245       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JR1      ; 1662       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JR6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JR10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JR14     ; 1630       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JR18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JR22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT74     ; 1365       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JT76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT80     ; 1326       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JT82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU39     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU41     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU43     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU45     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU47     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU49     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU51     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU53     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU55     ;            ; --       ; VCCIO_SDM                                                                                                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JU57     ;            ; --       ; VCCBAT                                                                                                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JU59     ;            ; --       ; VCCADC                                                                                                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JU61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU63     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV3      ; 1678       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JV8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV16     ; 1646       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JV20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW77     ; 1364       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JW79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW83     ; 1325       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; JY26     ; 196        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JY28     ; 201        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JY30     ; 204        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; JY32     ; 280        ; 2F       ; mem_dq[1][7]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 182ps         ;
; JY34     ; 285        ; 2F       ; mem_dqs[1][0]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 189ps         ;
; JY36     ; 288        ; 2F       ; mem_dq[1][1]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 191ps         ;
; JY38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY40     ;            ; 2C       ; VREFB2CN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY42     ;            ; 2F       ; VREFB2FN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY44     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY46     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY48     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY50     ;            ;          ; VCCA_PLL                                                                                                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY52     ;            ; 2E       ; VREFB2EN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY54     ;            ; 2B       ; VREFB2BN0                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY60     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY62     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY66     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K69      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K72      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K74      ; 1506       ; 14C      ; cxl_tx_p[13]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; K76      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K78      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K80      ; 1538       ; 14C      ; cxl_rx_p[13]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; K82      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA10     ; 1679       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KA14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA22     ; 1647       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KB72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB76     ; 1344       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KB78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB82     ; 1305       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KC27     ; 197        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KC29     ; 200        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KC31     ; 205        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KC33     ; 281        ; 2F       ; mem_dq[1][6]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 184ps         ;
; KC35     ; 284        ; 2F       ; mem_dqs_n[1][0]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 188ps         ;
; KC37     ; 289        ; 2F       ; mem_dq[1][0]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 190ps         ;
; KC39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC68     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD8      ; 1663       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KD12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD20     ; 1631       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KD24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE73     ; 1343       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KE75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE79     ; 1304       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KE81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF26     ; 206        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KF28     ; 211        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KF30     ; 214        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KF32     ; 290        ; 2F       ; mem_dq[1][15]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 152ps         ;
; KF34     ; 295        ; 2F       ; mem_dbi_n[1][1]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 156ps         ;
; KF36     ; 298        ; 2F       ; mem_dq[1][10]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; KF38     ; 315        ; 2F       ; mem_dq[1][31]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 159ps         ;
; KF40     ; 319        ; 2F       ; mem_dbi_n[1][3]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 146ps         ;
; KF42     ; 323        ; 2F       ; mem_dq[1][26]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; KF44     ; 406        ; 2E       ; mem_a[0][3]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KF46     ; 403        ; 2E       ; mem_a[0][6]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KF48     ; 399        ; 2E       ; mem_a[0][10]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KF50     ; 515        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KF52     ; 511        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KF54     ; 506        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KF56     ; 491        ; 2B       ; mem_dq[0][0]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 91ps          ;
; KF58     ; 487        ; 2B       ; mem_dbi_n[0][0]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 93ps          ;
; KF60     ; 482        ; 2B       ; mem_dq[0][5]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; KF62     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF64     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF70     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG1      ; 1664       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KG6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG14     ; 1632       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KG18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH74     ; 1363       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KH76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH80     ; 1324       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KH82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KJ27     ; 207        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ29     ; 210        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ31     ; 215        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ33     ; 291        ; 2F       ; mem_dq[1][14]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 152ps         ;
; KJ35     ; 294        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ37     ; 299        ; 2F       ; mem_dq[1][11]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; KJ39     ; 314        ; 2F       ; mem_dq[1][30]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; KJ41     ; 318        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ43     ; 322        ; 2F       ; mem_dq[1][27]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; KJ45     ; 407        ; 2E       ; mem_a[0][2]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KJ47     ; 402        ; 2E       ; mem_a[0][7]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KJ49     ; 398        ; 2E       ; mem_a[0][11]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KJ51     ; 514        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ53     ; 510        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ55     ; 507        ; 2B       ; led1                                                                                                             ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KJ57     ; 490        ; 2B       ; mem_dq[0][1]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 91ps          ;
; KJ59     ; 486        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KJ61     ; 483        ; 2B       ; mem_dq[0][4]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; KJ63     ; 20         ; SDM      ; ~ALTERA_AS_nCSO3~                                                                                                ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; KJ65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KJ68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK3      ; 1680       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KK8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK16     ; 1648       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KK20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL77     ; 1362       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KL79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL83     ; 1323       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KM26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM66     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM70     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN10     ; 1681       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KN14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN22     ; 1649       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KP72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP76     ; 1342       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KP78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP82     ; 1303       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KR27     ; 208        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KR29     ; 212        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KR31     ; 216        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KR33     ; 292        ; 2F       ; mem_dq[1][13]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 151ps         ;
; KR35     ; 296        ; 2F       ; mem_dqs_n[1][1]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 168ps         ;
; KR37     ; 300        ; 2F       ; mem_dq[1][9]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; KR39     ; 317        ; 2F       ; mem_dq[1][28]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 163ps         ;
; KR41     ; 320        ; 2F       ; mem_dqs_n[1][3]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; KR43     ; 325        ; 2F       ; mem_dq[1][25]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 163ps         ;
; KR45     ; 409        ; 2E       ; mem_a[0][0]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KR47     ; 404        ; 2E       ; mem_a[0][5]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KR49     ; 401        ; 2E       ; mem_a[0][8]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KR51     ; 517        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KR53     ; 512        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KR55     ; 508        ; 2B       ; led2                                                                                                             ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KR57     ; 492        ; 2B       ; mem_dq[0][3]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 86ps          ;
; KR59     ; 488        ; 2B       ; mem_dqs_n[0][0]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; KR61     ; 484        ; 2B       ; mem_dq[0][6]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; KR63     ; 10         ; SDM      ; ~ALTERA_AS_DATA0~                                                                                                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; KR65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KR68     ; 32         ; SDM      ; ^VSIGN_0                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KT3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KT8      ; 1665       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KT12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KT16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KT20     ; 1633       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KT24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KU26     ; 209        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KU28     ; 213        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KU30     ; 217        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KU32     ; 293        ; 2F       ; mem_dq[1][12]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 152ps         ;
; KU34     ; 297        ; 2F       ; mem_dqs[1][1]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; KU36     ; 301        ; 2F       ; mem_dq[1][8]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; KU38     ; 316        ; 2F       ; mem_dq[1][29]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; KU40     ; 321        ; 2F       ; mem_dqs[1][3]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; KU42     ; 324        ; 2F       ; mem_dq[1][24]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 163ps         ;
; KU44     ; 408        ; 2E       ; mem_a[0][1]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KU46     ; 405        ; 2E       ; mem_a[0][4]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KU48     ; 400        ; 2E       ; mem_a[0][9]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KU50     ; 516        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KU52     ; 513        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KU54     ; 509        ; 2B       ; led3                                                                                                             ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KU56     ; 493        ; 2B       ; mem_dq[0][2]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 86ps          ;
; KU58     ; 489        ; 2B       ; mem_dqs[0][0]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; KU60     ; 485        ; 2B       ; mem_dq[0][7]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; KU62     ; 19         ; SDM      ; SDM_IO10, AVSTx8_DATA7                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KU64     ; 4          ; SDM      ; ^OSC_CLK_1                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KU66     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KU70     ; 31         ; SDM      ; ^VSIGP_0                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KV73     ; 1341       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KV75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KV77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KV79     ; 1302       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KV81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KV83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KW27     ; 218        ; 2C       ; mem_dq[1][63]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; KW29     ; 222        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW31     ; 226        ; 2C       ; mem_dq[1][57]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 133ps         ;
; KW33     ; 254        ; 2F       ; mem_dq[1][70]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 171ps         ;
; KW35     ; 258        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW37     ; 262        ; 2F       ; mem_dq[1][66]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 169ps         ;
; KW39     ; 303        ; 2F       ; mem_dq[1][21]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 135ps         ;
; KW41     ; 306        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW43     ; 311        ; 2F       ; mem_dq[1][18]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 157ps         ;
; KW45     ; 418        ; 2E       ; mem_act_n[0]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KW47     ; 414        ; 2E       ; mem_cke[0][1]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KW49     ; 411        ; 2E       ; mem_cs_n[0][1]                                                                                                   ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; KW51     ; 467        ; 2B       ; mem_dq[0][10]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 96ps          ;
; KW53     ; 462        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW55     ; 458        ; 2B       ; mem_dq[0][13]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 107ps         ;
; KW57     ; 502        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW59     ; 498        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW61     ; 494        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; KW63     ; 22         ; SDM      ; SDM_IO15, AVSTx8_DATA6, AS_nRST                                                                                  ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KW65     ;            ;          ; DNU                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KW68     ; 29         ; SDM      ; ^VREFP_ADC                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KY1      ; 1666       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KY6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KY10     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KY14     ; 1634       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; KY18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KY22     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L4       ; 616        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L7       ; 620        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L11      ; 624        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L15      ; 1217       ; HPS      ; HPS_IOB_4, GPIO1_IO3, SPIM1_SS0_N, UART0_RX, I2C0_SCL, NAND_RE_N, EMAC1_RX_CTL                                   ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; L19      ; 1223       ; HPS      ; HPS_IOB_10, GPIO1_IO9, JTAG_TMS, SPIS0_MOSI, MDIO2_MDC, I2C_EMAC2_SCL, NAND_ADQ5, EMAC1_TXD3                     ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; L23      ; 1229       ; HPS      ; HPS_IOB_16, GPIO1_IO15, UART1_RX, SDMMC_DATA1, EMAC2_RX_CTL                                                      ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; L26      ; 1237       ; HPS      ; HPS_IOB_24, GPIO1_IO23, SPIM0_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ15, EMAC2_RXD3                ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; L28      ; 1226       ; HPS      ; HPS_IOB_13, GPIO1_IO12, I2C1_SDA, NAND_ALE, SDMMC_DATA0, EMAC2_TX_CLK                                            ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; L30      ; 688        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L32      ; 692        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L34      ; 696        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L36      ; 772        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L38      ; 776        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L40      ; 780        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L42      ; 724        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L44      ; 728        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L46      ; 732        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L48      ; 1032       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L50      ; 1028       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L52      ; 1024       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L54      ; 1188       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L56      ; 1184       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L58      ; 1180       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L60      ; 1128       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L62      ; 1124       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L64      ; 1120       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LA72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LA74     ; 1361       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LA76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LA78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LA80     ; 1322       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LA82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LB26     ; 219        ; 2C       ; mem_dq[1][62]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LB28     ; 223        ; 2C       ; mem_dbi_n[1][7]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 132ps         ;
; LB30     ; 227        ; 2C       ; mem_dq[1][56]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 132ps         ;
; LB32     ; 255        ; 2F       ; mem_dq[1][71]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; LB34     ; 259        ; 2F       ; mem_dbi_n[1][8]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; LB36     ; 263        ; 2F       ; mem_dq[1][67]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 168ps         ;
; LB38     ; 302        ; 2F       ; mem_dq[1][20]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 135ps         ;
; LB40     ; 307        ; 2F       ; mem_dbi_n[1][2]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LB42     ; 310        ; 2F       ; mem_dq[1][19]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 155ps         ;
; LB44     ; 419        ; 2E       ; mem_cs_n[0][0]                                                                                                   ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LB46     ; 415        ; 2E       ; mem_cke[0][0]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LB48     ; 410        ; 2E       ; mem_par[0]                                                                                                       ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LB50     ; 466        ; 2B       ; mem_dq[0][11]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 95ps          ;
; LB52     ; 463        ; 2B       ; mem_dbi_n[0][1]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 97ps          ;
; LB54     ; 459        ; 2B       ; mem_dq[0][12]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; LB56     ; 503        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LB58     ; 499        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LB60     ; 495        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LB62     ; 7          ; SDM      ; ~ALTERA_AS_nCSO0,ALTERA_MSEL0~                                                                                   ; output, input ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LB64     ; 2          ; SDM      ; altera_reserved_tck                                                                                              ; input         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LB66     ; 0          ; SDM      ; altera_reserved_tdo                                                                                              ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LB70     ; 30         ; SDM      ; ^VREFN_ADC                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LC3      ; 1682       ; 15A      ; GXB_1KGND*                                                                                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LC8      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LC12     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LC16     ; 1650       ; 15A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LC20     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LC24     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD77     ; 1360       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LD79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD83     ; 1321       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LE27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE68     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF1      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF6      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF10     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF14     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF18     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF22     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG76     ; 1340       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LG78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG82     ; 1301       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LH26     ; 220        ; 2C       ; mem_dq[1][61]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 146ps         ;
; LH28     ; 225        ; 2C       ; mem_dqs[1][7]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 143ps         ;
; LH30     ; 228        ; 2C       ; mem_dq[1][58]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 143ps         ;
; LH32     ; 256        ; 2F       ; mem_dq[1][68]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 178ps         ;
; LH34     ; 261        ; 2F       ; mem_dqs[1][8]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 179ps         ;
; LH36     ; 264        ; 2F       ; mem_dq[1][65]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 177ps         ;
; LH38     ; 305        ; 2F       ; mem_dq[1][23]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LH40     ; 309        ; 2F       ; mem_dqs[1][2]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 138ps         ;
; LH42     ; 313        ; 2F       ; mem_dq[1][17]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 141ps         ;
; LH44     ; 421        ; 2E       ; mem_bg[0][1]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LH46     ; 417        ; 2E       ; mem_odt[0][0]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LH48     ; 413        ; 2E       ; mem_ck[0][0]                                                                                                     ; output        ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LH50     ; 468        ; 2B       ; mem_dq[0][8]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 112ps         ;
; LH52     ; 465        ; 2B       ; mem_dqs[0][1]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 109ps         ;
; LH54     ; 460        ; 2B       ; mem_dq[0][15]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 92ps          ;
; LH56     ; 504        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LH58     ; 501        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LH60     ; 496        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LH62     ; 14         ; SDM      ; ^nSTATUS                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LH64     ; 36         ; SDM      ; ^TEMPDIODE0An                                                                                                    ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LH66     ; 34         ; SDM      ; ^VSIGN_1                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LJ3      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LJ16     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LJ20     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LJ24     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK71     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK73     ; 1339       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LK75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK79     ; 1300       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LK81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LL27     ; 221        ; 2C       ; mem_dq[1][60]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 146ps         ;
; LL29     ; 224        ; 2C       ; mem_dqs_n[1][7]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 144ps         ;
; LL31     ; 229        ; 2C       ; mem_dq[1][59]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 144ps         ;
; LL33     ; 257        ; 2F       ; mem_dq[1][69]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 179ps         ;
; LL35     ; 260        ; 2F       ; mem_dqs_n[1][8]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 180ps         ;
; LL37     ; 265        ; 2F       ; mem_dq[1][64]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 179ps         ;
; LL39     ; 304        ; 2F       ; mem_dq[1][22]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LL41     ; 308        ; 2F       ; mem_dqs_n[1][2]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LL43     ; 312        ; 2F       ; mem_dq[1][16]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 142ps         ;
; LL45     ; 420        ; 2E       ; mem_reset_n[0]                                                                                                   ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LL47     ; 416        ; 2E       ; mem_odt[0][1]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LL49     ; 412        ; 2E       ; mem_ck_n[0][0]                                                                                                   ; output        ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LL51     ; 469        ; 2B       ; mem_dq[0][9]                                                                                                     ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 111ps         ;
; LL53     ; 464        ; 2B       ; mem_dqs_n[0][1]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 110ps         ;
; LL55     ; 461        ; 2B       ; mem_dq[0][14]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 93ps          ;
; LL57     ; 505        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LL59     ; 500        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LL61     ; 497        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LL63     ; 37         ; SDM      ; ^TEMPDIODE0Ap                                                                                                    ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LL65     ; 33         ; SDM      ; ^VSIGP_1                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LM69     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM74     ; 1359       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LM76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM80     ; 1320       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LM82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LN7      ; 138        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN11     ; 142        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN15     ; 158        ; 2C       ; mem_a[1][11]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LN19     ; 162        ; 2C       ; mem_a[1][7]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LN23     ; 166        ; 2C       ; mem_a[1][3]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LN26     ; 230        ; 2F       ; mem_dq[1][55]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 160ps         ;
; LN28     ; 234        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN30     ; 239        ; 2F       ; mem_dq[1][48]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; LN32     ; 266        ; 2F       ; mem_dq[1][38]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 154ps         ;
; LN34     ; 270        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN36     ; 274        ; 2F       ; mem_dq[1][35]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LN38     ; 359        ; 2E       ; mem_dq[0][59]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 169ps         ;
; LN40     ; 354        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN42     ; 351        ; 2E       ; mem_dq[0][62]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 176ps         ;
; LN44     ; 395        ; 2E       ; mem_oct_rzqin[0]                                                                                                 ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LN46     ; 390        ; 2E       ; mem_a[0][16]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LN48     ; 387        ; 2E       ; mem_ba[0][1]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LN50     ; 383        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN52     ; 378        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN54     ; 374        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN56     ; 443        ; 2B       ; mem_dq[0][16]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 98ps          ;
; LN58     ; 438        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LN60     ; 434        ; 2B       ; mem_dq[0][21]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 104ps         ;
; LN62     ; 11         ; SDM      ; ~ALTERA_AS_CLK~                                                                                                  ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LN64     ; 3          ; SDM      ; altera_reserved_tdi                                                                                              ; input         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LP67     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP71     ; 24         ; SDM      ; ^RREF_SDM                                                                                                        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LP73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP77     ; 1317       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LP79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP83     ; 1319       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LR2      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LR5      ; 139        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LR9      ; 143        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LR13     ; 159        ; 2C       ; mem_a[1][10]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LR17     ; 163        ; 2C       ; mem_a[1][6]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LR21     ; 167        ; 2C       ; mem_a[1][2]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LR25     ; 231        ; 2F       ; mem_dq[1][54]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 160ps         ;
; LR27     ; 235        ; 2F       ; mem_dbi_n[1][6]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 147ps         ;
; LR29     ; 238        ; 2F       ; mem_dq[1][49]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; LR31     ; 267        ; 2F       ; mem_dq[1][39]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 154ps         ;
; LR33     ; 271        ; 2F       ; mem_dbi_n[1][4]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 145ps         ;
; LR35     ; 275        ; 2F       ; mem_dq[1][34]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 140ps         ;
; LR37     ; 358        ; 2E       ; mem_dq[0][58]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 169ps         ;
; LR39     ; 355        ; 2E       ; mem_dbi_n[0][7]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 175ps         ;
; LR41     ; 350        ; 2E       ; mem_dq[0][63]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 177ps         ;
; LR43     ; 394        ; 2E       ; mem_a[0][12]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LR45     ; 391        ; 2E       ; mem_a[0][15]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LR47     ; 386        ; 2E       ; mem_bg[0][0]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LR49     ; 382        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LR51     ; 379        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LR53     ; 375        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LR55     ; 442        ; 2B       ; mem_dq[0][17]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 98ps          ;
; LR57     ; 439        ; 2B       ; mem_dbi_n[0][2]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; LR59     ; 435        ; 2B       ; mem_dq[0][20]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 104ps         ;
; LR61     ; 9          ; SDM      ; ^nCONFIG                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LR63     ; 6          ; SDM      ; ~ALTERA_AS_DATA1~                                                                                                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LR65     ; 1          ; SDM      ; altera_reserved_tms                                                                                              ; input         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LT69     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT76     ; 1297       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LT78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT82     ; 1299       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LU4      ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LU7      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU11     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU15     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU19     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU23     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU26     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU28     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU30     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU32     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU34     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU36     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU38     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU40     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU42     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU44     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU46     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU48     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU50     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU52     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU54     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU56     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU58     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU60     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU62     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU64     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV67     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV71     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV73     ; 1338       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LV75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV79     ; 1298       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LV81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LW2      ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LW5      ; 141        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LW9      ; 144        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LW13     ; 160        ; 2C       ; mem_a[1][9]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LW17     ; 165        ; 2C       ; mem_a[1][4]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LW21     ; 168        ; 2C       ; mem_a[1][1]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LW25     ; 232        ; 2F       ; mem_dq[1][53]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 166ps         ;
; LW27     ; 237        ; 2F       ; mem_dqs[1][6]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 157ps         ;
; LW29     ; 240        ; 2F       ; mem_dq[1][50]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 148ps         ;
; LW31     ; 268        ; 2F       ; mem_dq[1][37]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 160ps         ;
; LW33     ; 273        ; 2F       ; mem_dqs[1][4]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 155ps         ;
; LW35     ; 276        ; 2F       ; mem_dq[1][32]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 155ps         ;
; LW37     ; 361        ; 2E       ; mem_dq[0][56]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 157ps         ;
; LW39     ; 357        ; 2E       ; mem_dqs[0][7]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; LW41     ; 352        ; 2E       ; mem_dq[0][61]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 165ps         ;
; LW43     ; 396        ; 2E       ; mem_refclk[0](n)                                                                                                 ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LW45     ; 393        ; 2E       ; mem_a[0][13]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LW47     ; 388        ; 2E       ; mem_ba[0][0]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; LW49     ; 384        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LW51     ; 381        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LW53     ; 376        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; LW55     ; 444        ; 2B       ; mem_dq[0][18]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; LW57     ; 441        ; 2B       ; mem_dqs[0][2]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 113ps         ;
; LW59     ; 436        ; 2B       ; mem_dq[0][22]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 111ps         ;
; LW61     ; 15         ; SDM      ; ~CONF_DONE~                                                                                                      ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LW63     ; 18         ; SDM      ; ~ALTERA_AS_DATA3~                                                                                                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LW65     ; 17         ; SDM      ; ~ALTERA_AS_nCSO1,ALTERA_MSEL2~                                                                                   ; output, input ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; LY69     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY74     ; 1358       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LY76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY80     ; 1318       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; LY82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M67      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M71      ; 1508       ; 14C      ; cxl_tx_p[15]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; M73      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M75      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M77      ; 1539       ; 14C      ; cxl_rx_p[14]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; M79      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M81      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M83      ; 1553       ; 14C      ; cxl_rx_n[12]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; MA4      ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MA7      ; 140        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MA11     ; 145        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MA15     ; 161        ; 2C       ; mem_a[1][8]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MA19     ; 164        ; 2C       ; mem_a[1][5]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MA23     ; 169        ; 2C       ; mem_a[1][0]                                                                                                      ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MA26     ; 233        ; 2F       ; mem_dq[1][52]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; MA28     ; 236        ; 2F       ; mem_dqs_n[1][6]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; MA30     ; 241        ; 2F       ; mem_dq[1][51]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 148ps         ;
; MA32     ; 269        ; 2F       ; mem_dq[1][36]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; MA34     ; 272        ; 2F       ; mem_dqs_n[1][4]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 155ps         ;
; MA36     ; 277        ; 2F       ; mem_dq[1][33]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 156ps         ;
; MA38     ; 360        ; 2E       ; mem_dq[0][57]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 159ps         ;
; MA40     ; 356        ; 2E       ; mem_dqs_n[0][7]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 171ps         ;
; MA42     ; 353        ; 2E       ; mem_dq[0][60]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 166ps         ;
; MA44     ; 397        ; 2E       ; mem_refclk[0]                                                                                                    ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MA46     ; 392        ; 2E       ; mem_a[0][14]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MA48     ; 389        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MA50     ; 385        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MA52     ; 380        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MA54     ; 377        ; 2E       ; mem_alert_n[0]                                                                                                   ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MA56     ; 445        ; 2B       ; mem_dq[0][19]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; MA58     ; 440        ; 2B       ; mem_dqs_n[0][2]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 114ps         ;
; MA60     ; 437        ; 2B       ; mem_dq[0][23]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 111ps         ;
; MA62     ; 16         ; SDM      ; SDM_IO13, AVSTx8_DATA5                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; MA64     ; 8          ; SDM      ; ~ALTERA_AS_DATA2~                                                                                                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; MB67     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB71     ; 1356       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; MB73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB77     ; 1316       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; MB79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MC2      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MC5      ; 137        ; 2C       ; mem_alert_n[1]                                                                                                   ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC9      ; 146        ; 2C       ; mem_bg[1][0]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC13     ; 150        ; 2C       ; mem_a[1][16]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC17     ; 155        ; 2C       ; mem_oct_rzqin[1]                                                                                                 ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC21     ; 170        ; 2C       ; mem_par[1]                                                                                                       ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC25     ; 174        ; 2C       ; mem_cke[1][1]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC27     ; 179        ; 2C       ; mem_cs_n[1][0]                                                                                                   ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MC29     ; 242        ; 2F       ; mem_dq[1][47]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 159ps         ;
; MC31     ; 246        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MC33     ; 251        ; 2F       ; mem_dq[1][41]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; MC35     ; 371        ; 2E       ; mem_dq[0][50]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 175ps         ;
; MC37     ; 366        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MC39     ; 362        ; 2E       ; mem_dq[0][52]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; MC41     ; 347        ; 2E       ; mem_dq[0][43]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 148ps         ;
; MC43     ; 342        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MC45     ; 339        ; 2E       ; mem_dq[0][46]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 145ps         ;
; MC47     ; 335        ; 2E       ; mem_dq[0][34]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 134ps         ;
; MC49     ; 330        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MC51     ; 326        ; 2E       ; mem_dq[0][38]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 125ps         ;
; MC53     ; 455        ; 2B       ; mem_dq[0][67]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 115ps         ;
; MC55     ; 450        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MC57     ; 446        ; 2B       ; mem_dq[0][69]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; MC59     ; 431        ; 2B       ; mem_dq[0][26]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; MC61     ; 426        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MC63     ; 422        ; 2B       ; mem_dq[0][28]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 128ps         ;
; MC65     ; 13         ; SDM      ; ~PWRMGT_SDA~                                                                                                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; MD4      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MD7      ; 147        ; 2C       ; mem_ba[1][1]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MD11     ; 151        ; 2C       ; mem_a[1][15]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MD15     ; 154        ; 2C       ; mem_a[1][12]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MD19     ; 171        ; 2C       ; mem_cs_n[1][1]                                                                                                   ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MD23     ; 175        ; 2C       ; mem_cke[1][0]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MD26     ; 178        ; 2C       ; mem_act_n[1]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MD28     ; 243        ; 2F       ; mem_dq[1][46]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 160ps         ;
; MD30     ; 247        ; 2F       ; mem_dbi_n[1][5]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 165ps         ;
; MD32     ; 250        ; 2F       ; mem_dq[1][40]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; MD34     ; 370        ; 2E       ; mem_dq[0][51]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 174ps         ;
; MD36     ; 367        ; 2E       ; mem_dbi_n[0][6]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 174ps         ;
; MD38     ; 363        ; 2E       ; mem_dq[0][53]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; MD40     ; 346        ; 2E       ; mem_dq[0][42]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 147ps         ;
; MD42     ; 343        ; 2E       ; mem_dbi_n[0][5]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 144ps         ;
; MD44     ; 338        ; 2E       ; mem_dq[0][44]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 145ps         ;
; MD46     ; 334        ; 2E       ; mem_dq[0][35]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 133ps         ;
; MD48     ; 331        ; 2E       ; mem_dbi_n[0][4]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 129ps         ;
; MD50     ; 327        ; 2E       ; mem_dq[0][36]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 125ps         ;
; MD52     ; 454        ; 2B       ; mem_dq[0][65]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 114ps         ;
; MD54     ; 451        ; 2B       ; mem_dbi_n[0][8]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 115ps         ;
; MD56     ; 447        ; 2B       ; mem_dq[0][68]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 117ps         ;
; MD58     ; 430        ; 2B       ; mem_dq[0][27]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; MD60     ; 427        ; 2B       ; mem_dbi_n[0][3]                                                                                                  ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; MD62     ; 423        ; 2B       ; mem_dq[0][29]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 127ps         ;
; MD64     ; 23         ; SDM      ; SDM_IO14, AVSTx8_CLK, PWRMGT_SCL                                                                                 ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ME69     ; 1336       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ME72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME74     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME76     ; 1296       ; 12A      ; GXB_GND*                                                                                                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ME78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF2      ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF5      ; 148        ; 2C       ; mem_ba[1][0]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MF9      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF13     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF17     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF21     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF25     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF27     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF29     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF31     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF33     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF35     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF37     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF39     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF41     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF43     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF45     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF47     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF49     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF51     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF53     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF55     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF57     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF59     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF61     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF63     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG67     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG71     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG73     ; 1337       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; MG75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG81     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG83     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MH4      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MH7      ; 149        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; MH11     ; 153        ; 2C       ; mem_a[1][13]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MH15     ; 156        ; 2C       ; mem_refclk[1](n)                                                                                                 ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MH19     ; 172        ; 2C       ; mem_ck_n[1][0]                                                                                                   ; output        ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MH23     ; 177        ; 2C       ; mem_odt[1][0]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MH26     ; 180        ; 2C       ; mem_reset_n[1]                                                                                                   ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MH28     ; 244        ; 2F       ; mem_dq[1][45]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 166ps         ;
; MH30     ; 249        ; 2F       ; mem_dqs[1][5]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 171ps         ;
; MH32     ; 252        ; 2F       ; mem_dq[1][43]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 175ps         ;
; MH34     ; 372        ; 2E       ; mem_dq[0][48]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; MH36     ; 369        ; 2E       ; mem_dqs[0][6]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 160ps         ;
; MH38     ; 364        ; 2E       ; mem_dq[0][54]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 171ps         ;
; MH40     ; 348        ; 2E       ; mem_dq[0][41]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 156ps         ;
; MH42     ; 345        ; 2E       ; mem_dqs[0][5]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 144ps         ;
; MH44     ; 340        ; 2E       ; mem_dq[0][45]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 138ps         ;
; MH46     ; 336        ; 2E       ; mem_dq[0][33]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 142ps         ;
; MH48     ; 333        ; 2E       ; mem_dqs[0][4]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 128ps         ;
; MH50     ; 328        ; 2E       ; mem_dq[0][37]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 125ps         ;
; MH52     ; 456        ; 2B       ; mem_dq[0][64]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 126ps         ;
; MH54     ; 453        ; 2B       ; mem_dqs[0][8]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 124ps         ;
; MH56     ; 448        ; 2B       ; mem_dq[0][70]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; MH58     ; 432        ; 2B       ; mem_dq[0][25]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 137ps         ;
; MH60     ; 429        ; 2B       ; mem_dqs[0][3]                                                                                                    ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 138ps         ;
; MH62     ; 424        ; 2B       ; mem_dq[0][30]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 134ps         ;
; MH64     ; 12         ; SDM      ; ~ALTERA_AS_nCSO2,ALTERA_MSEL1~                                                                                   ; output, input ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; MJ69     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ72     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ74     ; 1357       ; 12A      ; GXB_NC                                                                                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; MJ76     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ78     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ80     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ82     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MK5      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MK9      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MK13     ; 152        ; 2C       ; mem_a[1][14]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MK17     ; 157        ; 2C       ; mem_refclk[1]                                                                                                    ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MK21     ; 173        ; 2C       ; mem_ck[1][0]                                                                                                     ; output        ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MK25     ; 176        ; 2C       ; mem_odt[1][1]                                                                                                    ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MK27     ; 181        ; 2C       ; mem_bg[1][1]                                                                                                     ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; MK29     ; 245        ; 2F       ; mem_dq[1][44]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; MK31     ; 248        ; 2F       ; mem_dqs_n[1][5]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 171ps         ;
; MK33     ; 253        ; 2F       ; mem_dq[1][42]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 175ps         ;
; MK35     ; 373        ; 2E       ; mem_dq[0][49]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; MK37     ; 368        ; 2E       ; mem_dqs_n[0][6]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 160ps         ;
; MK39     ; 365        ; 2E       ; mem_dq[0][55]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; MK41     ; 349        ; 2E       ; mem_dq[0][40]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 156ps         ;
; MK43     ; 344        ; 2E       ; mem_dqs_n[0][5]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 145ps         ;
; MK45     ; 341        ; 2E       ; mem_dq[0][47]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 139ps         ;
; MK47     ; 337        ; 2E       ; mem_dq[0][32]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 142ps         ;
; MK49     ; 332        ; 2E       ; mem_dqs_n[0][4]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 128ps         ;
; MK51     ; 329        ; 2E       ; mem_dq[0][39]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 125ps         ;
; MK53     ; 457        ; 2B       ; mem_dq[0][66]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 126ps         ;
; MK55     ; 452        ; 2B       ; mem_dqs_n[0][8]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 124ps         ;
; MK57     ; 449        ; 2B       ; mem_dq[0][71]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 124ps         ;
; MK59     ; 433        ; 2B       ; mem_dq[0][24]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 137ps         ;
; MK61     ; 428        ; 2B       ; mem_dqs_n[0][3]                                                                                                  ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 139ps         ;
; MK63     ; 425        ; 2B       ; mem_dq[0][31]                                                                                                    ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 134ps         ;
; MK65     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML67     ; 21         ; SDM      ; SDM_IO12, PWRMGT_SDA, PWRMGT_ALERT                                                                               ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; ML71     ; 5          ; SDM      ; ~PWRMGT_SCL~                                                                                                     ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; ML73     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML75     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML77     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML79     ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML81     ;            ;          ; NC                                                                                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N2       ; 617        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N5       ; 621        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N9       ; 625        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N13      ; 1215       ; HPS      ; HPS_IOB_2, GPIO1_IO1, SPIM1_MOSI, UART0_RTS_N, NAND_ADQ1, EMAC1_TX_CTL                                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; N17      ; 1221       ; HPS      ; HPS_IOB_8, GPIO1_IO7, SPIS1_MISO, UART1_RX, I2C1_SCL, NAND_CLE, EMAC1_RXD1                                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; N21      ; 1227       ; HPS      ; HPS_IOB_14, GPIO1_IO13, I2C1_SCL, NAND_RB, SDMMC_CMD, EMAC2_TX_CTL                                               ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; N25      ; 1235       ; HPS      ; HPS_IOB_22, GPIO1_IO21, SPIM0_MOSI, SPIS1_MOSI, I2C_EMAC2_SCL, NAND_ADQ13, SDMMC_DATA7, EMAC2_TXD3               ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; N27      ; 1228       ; HPS      ; HPS_IOB_15, GPIO1_IO14, UART1_TX, NAND_CE_N, SDMMC_CCLK, EMAC2_RX_CLK                                            ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; N29      ; 689        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N31      ; 693        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N33      ; 697        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N35      ; 773        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N37      ; 777        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N39      ; 781        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N41      ; 725        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N43      ; 729        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N45      ; 733        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N47      ; 1033       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N49      ; 1029       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N51      ; 1025       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N53      ; 1189       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N55      ; 1185       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N57      ; 1181       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N59      ; 1129       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N61      ; 1125       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N63      ; 1121       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N65      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P69      ; 1524       ; 14C      ; cxl_tx_n[15]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; P72      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P74      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P76      ; 1555       ; 14C      ; cxl_rx_n[14]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; P78      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P80      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P82      ; 1537       ; 14C      ; cxl_rx_p[12]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; R4       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R7       ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R11      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R15      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R19      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R23      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R26      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R28      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R30      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R32      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R34      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R36      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R38      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R40      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R42      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R44      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R46      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R48      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R50      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R52      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R54      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R56      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R58      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R60      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R62      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R64      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T67      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T71      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T73      ; 1521       ; 14C      ; cxl_tx_n[12]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; T75      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T77      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T79      ; 1552       ; 14C      ; cxl_rx_n[11]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; T81      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T83      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U2       ; 615        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U5       ; 619        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U9       ; 623        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U13      ; 1213       ; HPS      ; HPS_IOA_24, GPIO0_IO23, SPIM1_SS0_N, SPIS0_MISO, UART0_RX, I2C0_SCL, NAND_ADQ15, USB1_DATA7, EMAC0_RXD3          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; U17      ; 1219       ; HPS      ; HPS_IOB_6, GPIO1_IO5, SPIS1_MOSI, UART1_RTS_N, NAND_ADQ2, EMAC1_TXD1                                             ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; U21      ; 1225       ; HPS      ; HPS_IOB_12, GPIO1_IO11, JTAG_TDI, SPIS0_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, EMAC1_RXD3                    ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; U25      ; 1233       ; HPS      ; HPS_IOB_20, GPIO1_IO19, SPIM0_SS0_N, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ11, SDMMC_DATA5, EMAC2_RXD1               ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; U27      ; 1230       ; HPS      ; HPS_IOB_17, GPIO1_IO16, UART1_CTS_N, NAND_ADQ8, SDMMC_DATA2, EMAC2_TXD0                                          ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; U29      ; 687        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U31      ; 691        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U33      ; 695        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U35      ; 771        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U37      ; 775        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U39      ; 779        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U41      ; 723        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U43      ; 727        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U45      ; 731        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U47      ; 1031       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U49      ; 1027       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U51      ; 1023       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U53      ; 1187       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U55      ; 1183       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U57      ; 1179       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U59      ; 1127       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U61      ; 1123       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U63      ; 1119       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U65      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V69      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V72      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V74      ; 1505       ; 14C      ; cxl_tx_p[12]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; V76      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V78      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V80      ; 1536       ; 14C      ; cxl_rx_p[11]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; V82      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W4       ; 614        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W7       ; 618        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W11      ; 622        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W26      ; 1231       ; HPS      ; HPS_IOB_18, GPIO1_IO17, SPIM0_SS1_N, UART1_RTS_N, NAND_ADQ9, SDMMC_DATA3, EMAC2_TXD1                             ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; W28      ; 1232       ; HPS      ; HPS_IOB_19, GPIO1_IO18, SPIM0_MISO, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ10, SDMMC_DATA4, EMAC2_RXD0               ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; W30      ; 686        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W32      ; 690        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W34      ; 694        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W36      ; 770        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W38      ; 774        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W40      ; 778        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W42      ; 722        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W44      ; 726        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W46      ; 730        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W48      ; 1030       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W50      ; 1026       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W52      ; 1022       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W54      ; 1186       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W56      ; 1182       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W58      ; 1178       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W60      ; 1126       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W62      ; 1122       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W64      ; 1118       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; Y67      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y71      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y73      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y75      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y77      ; 1504       ; 14C      ; cxl_tx_p[11]                                                                                                     ; output        ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; Y79      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y81      ;            ;          ; GND                                                                                                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y83      ; 1551       ; 14C      ; cxl_rx_n[10]                                                                                                     ; input         ; High Speed Differential I/O ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+
;                                                                                                                                        ;                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|tennm_pll    ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X25_Y333_N303                                                                                                                          ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; Low                                                                                                                                          ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 100.0 MHz                                                                                                                                    ;
;     -- IOPLL VCO Frequency                                                                                                             ; 1500.0 MHz                                                                                                                                   ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 15                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_ioclkin_2                                                                                                                      ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_ioclkin_2                                                                                                                      ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; refclk4~input                                                                                                                                ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; N/A                                                                                                                                          ;
;     -- PLL Output Counter 1                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 125.0 MHz                                                                                                                                    ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 12                                                                                                                                           ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 2                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 150.0 MHz                                                                                                                                    ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 10                                                                                                                                           ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst              ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X185_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk             ;
;     -- PLL Output Counter 0                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 3336 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 4                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 1                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 1668 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 2                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 2                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 3336 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 4                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 3                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 1668 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 2                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 4                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 3336 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 4                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst              ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X281_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk             ;
;     -- PLL Output Counter 0                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 3336 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 4                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 1                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 1668 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 2                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 2                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 3336 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 4                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 3                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 1668 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 2                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;     -- PLL Output Counter 4                                                                                                            ;                                                                                                                                              ;
;             -- Output Clock Frequency                                                                                                  ; 3336 ps                                                                                                                                      ;
;             -- Duty Cycle                                                                                                              ; 50                                                                                                                                           ;
;             -- Phase Shift                                                                                                             ; 0 ps                                                                                                                                         ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                  ; Off                                                                                                                                          ;
;             -- C Counter                                                                                                               ; 4                                                                                                                                            ;
;             -- C Counter PH Mux PRST                                                                                                   ; 0                                                                                                                                            ;
;             -- C Counter PRST                                                                                                          ; 1                                                                                                                                            ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X227_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate   ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X240_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_5 ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate_3 ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X294_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_6 ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X131_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate   ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X118_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_5 ;
;                                                                                                                                        ;                                                                                                                                              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate_3 ;                                                                                                                                              ;
;     -- IOPLL Location                                                                                                                  ; IOPLL_X172_Y0_N303                                                                                                                           ;
;     -- IOPLL Type                                                                                                                      ; I/O Bank                                                                                                                                     ;
;     -- IOPLL Bandwidth                                                                                                                 ; High                                                                                                                                         ;
;         -- IOPLL Bandwidth Range                                                                                                       ; 2430000 to 1390000 Hz                                                                                                                        ;
;     -- IOPLL Reference Clock Frequency                                                                                                 ; 10008 ps                                                                                                                                     ;
;     -- IOPLL VCO Frequency                                                                                                             ; 834 ps                                                                                                                                       ;
;     -- IOPLL Operation Mode                                                                                                            ; direct                                                                                                                                       ;
;     -- M Counter                                                                                                                       ; 12                                                                                                                                           ;
;     -- N Counter                                                                                                                       ; 1                                                                                                                                            ;
;     -- PLL Refclk Select                                                                                                               ;                                                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- PLL Reference Clock Input 1 source                                                                                      ; pll_clkin_src_refclkin                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(1) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(2) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CLKIN(3) source                                                                                                         ; N/A                                                                                                                                          ;
;             -- CORE_REFCLK source                                                                                                      ; N/A                                                                                                                                          ;
;             -- PLL_CASCADE_IN source                                                                                                   ; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_6 ;
;                                                                                                                                        ;                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                           ;
+----------------------------------------------------+------+------------------------+
; I/O Standard                                       ; Load ; Termination Resistance ;
+----------------------------------------------------+------+------------------------+
; 1.2 V                                              ; 0 pF ; Not Available          ;
; SSTL-12                                            ; 0 pF ; Not Available          ;
; Differential 1.2-V SSTL                            ; 0 pF ; Not Available          ;
; 1.2-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.2-V POD                             ; 0 pF ; Not Available          ;
; 1.2-V HSTL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSTL                            ; 0 pF ; Not Available          ;
; 1.2-V HSUL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSUL                            ; 0 pF ; Not Available          ;
; Differential LVPECL                                ; 0 pF ; 100 Ohm (Differential) ;
; 1.0 V                                              ; 0 pF ; Not Available          ;
; 1.5 V                                              ; 0 pF ; Not Available          ;
; 1.8 V                                              ; 0 pF ; Not Available          ;
; 2.5 V                                              ; 0 pF ; Not Available          ;
; LVDS                                               ; 0 pF ; 100 Ohm (Differential) ;
; 3.0-V LVTTL                                        ; 0 pF ; Not Available          ;
; 3.0-V LVCMOS                                       ; 0 pF ; Not Available          ;
; High Speed Differential I/O                        ; 0 pF ; Not Available          ;
; Current Mode Logic (CML)                           ; 0 pF ; 50 Ohm (Parallel)      ;
; HCSL                                               ; 0 pF ; Not Available          ;
; True Differential Signaling                        ; 0 pF ; Not Available          ;
; 0.9-V LVCMOS                                       ; 0 pF ; Not Available          ;
; A-Tile Differential Signaling                      ; 0 pF ; Not Available          ;
; A-Tile Differential Clock Signalling               ; 0 pF ; Not Available          ;
; A-Tile Extended Differential Common Mode Signaling ; 0 pF ; Not Available          ;
+----------------------------------------------------+------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                                        ;
+----------------+-----------------------------------------------------------------------------------------------+
; Pin Name       ; Reason                                                                                        ;
+----------------+-----------------------------------------------------------------------------------------------+
; mem_reset_n[0] ; Missing termination setting                                                                   ;
; mem_reset_n[1] ; Missing termination setting                                                                   ;
; led1           ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; led2           ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; led3           ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
+----------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+
; Name                                                                                                                                                                                                                                                                                                               ; Location                   ; Fan-Out ; Usage                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|conf_reset                                                                                                                                                                                                                                     ; SDMGPIOOUT_X14_Y0_N15      ; 6       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|conf_reset                                                                                                                                                                                                                                 ; SDMGPIOOUT_X14_Y0_N14      ; 4       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|b2p|i39~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|b2p|out_channel[0]~2                                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|i41                                                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|internal_out_ready                                                                                                                                                                                                                                  ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[0]~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n                                                                                                                                                                                             ; Unassigned                 ; 9       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                                                                                                                                                                        ; Unassigned                 ; 1       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~1                                                                                                                                                                                                 ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[7]~0                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]~5                                                                                                                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]~1                                                                                                                                                                                                   ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]~1                                                                                                                                                                                                    ; Unassigned                 ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_mgmt[0]~1                                                                                                                                                                                                    ; Unassigned                 ; 11      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.debug_reset_synchronizer|dreg[6]                                                                                                                                                                       ; Unassigned                 ; 164     ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.mgmt_out[10]~0                                                                                                                                                                                         ; Unassigned                 ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|header_in[15]~0                                                                                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|header_in_bit_counter[1]~1                                                                                                                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[1]~1                                                                                                                                                                                     ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[7]~0                                                                                                                                                                                     ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_remover|out_valid~0                                                                                                                                                                                        ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|mgmt_channel[7]~0                                                                                                                                                                                               ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|offset[7]~0                                                                                                                                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]~1                                                                                                                                                                                           ; Unassigned                 ; 14      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~0                                                                                                                                                                                                  ; Unassigned                 ; 70      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~1                                                                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~1                                                                                                                                                                                          ; Unassigned                 ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                                                                                   ; Unassigned                 ; 17      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                                                                                  ; Unassigned                 ; 16      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|output_stage|full0~_wirecell                                                                                                                                                                                      ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|output_stage|i26~0                                                                                                                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|reset_merged                                                                                                                                                                                                      ; Unassigned                 ; 6       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|take_in_data                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|crosser|i9                                                                                                                                                                                                      ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|synchronizer|dreg[1]                                                                                                                                                                                                           ; Unassigned                 ; 12      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b|i46~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b|sent_channel                                                                                                                                                                                                                                             ; Unassigned                 ; 13      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b|stored_varchannel[0]~2                                                                                                                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|i41                                                                                                                                                                                                                                                 ; Unassigned                 ; 15      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|internal_out_ready                                                                                                                                                                                                                                  ; Unassigned                 ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                                                                                 ; SDMJTAGELA_X11_Y0_N4       ; 324     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                                                                                 ; SDMJTAGELA_X11_Y0_N4       ; 24      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms~_wirecell                                                                                                                                                                                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core|full0~SynDup_wirecell                                                                                                                                                                                       ; Unassigned                 ; 60      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core|i240                                                                                                                                                                                                        ; Unassigned                 ; 59      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[0].core|full0~_wirecell                                                                                                                                                                                                 ; Unassigned                 ; 7       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[0].core|i716~1                                                                                                                                                                                                          ; Unassigned                 ; 7       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[0].core|full0~SynDup_wirecell                                                                                                                                                                                         ; Unassigned                 ; 62      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[0].core|i240                                                                                                                                                                                                          ; Unassigned                 ; 62      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|transacto_avalon_master_limiter|pending_response_count[0]~0                                                                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|i680~0                                                                                                                                                                                                                                              ; Unassigned                 ; 35      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|i768                                                                                                                                                                                                                                                ; Unassigned                 ; 18      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[0]~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[16]~2                                                                                                                                                                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[24]~3                                                                                                                                                                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[8]~1                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|Decoder_0~0                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                            ; Unassigned                 ; 11      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i106~1                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i98~1                                                                                                                                                                                                                 ; Unassigned                 ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~1                                                                                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337                                                                                                                                                                                                                               ; Unassigned                 ; 1       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79                                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i81~0                                                                                                                                                                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i94                                                                                                                                                                                                                                ; Unassigned                 ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~1                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]~1                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~0                                                                                                                                                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                                                        ; Unassigned                 ; 12      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reset_ena_reg                                                                                                                                                                                                                      ; Unassigned                 ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                                                                                ; Unassigned                 ; 13      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                                                                               ; Unassigned                 ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                                                                                                ; Unassigned                 ; 70      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]~SynDup                                                                                                                                                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                ; Unassigned                 ; 23      ; Async. clear, Clock enable ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|inpipe|i13                                                                                                                                                                                                                                                   ; Unassigned                 ; 11      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe0|i13~0                                                                                                                                                                                                                                               ; Unassigned                 ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe1|i13~0                                                                                                                                                                                                                                               ; Unassigned                 ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|i103                                                                                                                                                                                                                                                     ; Unassigned                 ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|i50                                                                                                                                                                                                                                                      ; Unassigned                 ; 10      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|internal_out_ready                                                                                                                                                                                                                                       ; Unassigned                 ; 13      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                  ; Unassigned                 ; 37      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|reset_merged                                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                 ; Unassigned                 ; 29      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_channel_adap|out_valid~1                                                                                                                                                                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_reset_0|agent_reset                                                                                                                                                                                                                                           ; Unassigned                 ; 5       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                          ; Unassigned                 ; 175     ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mux|outpipe|i13                                                                                                                                                                                                                                                    ; Unassigned                 ; 11      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|i103                                                                                                                                                                                                                                                     ; Unassigned                 ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|i50                                                                                                                                                                                                                                                      ; Unassigned                 ; 10      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|internal_out_ready~0                                                                                                                                                                                                                                     ; Unassigned                 ; 16      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                  ; Unassigned                 ; 37      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|reset_merged                                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                 ; Unassigned                 ; 29      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|emif_usr_reset_n_reg[1]~_wirecell                                                                                                                                                                          ; Unassigned                 ; 46      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|i2066~0                                                                                                                                                                                                    ; Unassigned                 ; 11      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|i2786~0                                                                                                                                                                                                    ; Unassigned                 ; 28      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~0                                                                                                                                                                       ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_1                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_2                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_3                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_4                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_5                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg                                                                                                                                    ; Unassigned                 ; 20      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_1                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_2                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_3                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_4                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_1_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_2_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_3_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_4_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_5_wirecell                                                                                                                                                                       ; Unassigned                 ; 16      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_wirecell                                                                                                                                                                         ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_cxlmem_ready_control_inst|to_bbs_cxlmem_ready~ERTM                                                                                                                                                                              ; Unassigned                 ; 65      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|emif_usr_reset_n_reg[1]~_wirecell                                                                                                                                                                          ; Unassigned                 ; 46      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|i2066~0                                                                                                                                                                                                    ; Unassigned                 ; 11      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|i2786~0                                                                                                                                                                                                    ; Unassigned                 ; 28      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~0                                                                                                                                                                       ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_1                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_2                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_3                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_4                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_5                                                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg                                                                                                                                    ; Unassigned                 ; 20      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_1                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_2                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_3                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_4                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_1_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_2_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_3_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_4_wirecell                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_5_wirecell                                                                                                                                                                       ; Unassigned                 ; 16      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_wirecell                                                                                                                                                                         ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[1].mc_cxlmem_ready_control_inst|to_bbs_cxlmem_ready~ERTM                                                                                                                                                                              ; Unassigned                 ; 1       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OEB_OUT                                                                                                                                                           ; PSEUDODIFFOUT_X184_Y0_N135 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OE_OUT                                                                                                                                                            ; PSEUDODIFFOUT_X184_Y0_N135 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X130_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X130_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X117_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X117_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X117_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X117_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X118_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X118_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X172_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X172_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X171_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X171_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X171_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X171_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X171_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X171_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X117_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X117_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]                                                                                                                                        ; TILECTRL_X185_Y0_N298      ; 6725    ; Clock                      ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X130_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X117_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X117_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X118_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[4]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[5]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[7]                                                                                                                              ; IO12LANE_X184_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[4]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[5]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[7]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X184_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[4]                                                                                                                              ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[5]                                                                                                                              ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[7]                                                                                                                              ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X184_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X172_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X171_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X171_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X171_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X117_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|i5                                                                                                                                                                             ; Unassigned                 ; 28      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                                                                                                                                                      ; Unassigned                 ; 21      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OEB_OUT                                                                                                                                                           ; PSEUDODIFFOUT_X280_Y0_N135 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OE_OUT                                                                                                                                                            ; PSEUDODIFFOUT_X280_Y0_N135 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X240_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X240_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X239_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X239_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X239_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X239_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X239_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X239_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X226_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X226_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X226_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X226_Y0_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X227_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X227_Y0_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X293_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X293_Y0_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                  ; PSEUDODIFFOUT_X226_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                   ; PSEUDODIFFOUT_X226_Y0_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]                                                                                                                                        ; TILECTRL_X281_Y0_N298      ; 6725    ; Clock                      ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X240_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X239_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X239_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X239_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[4]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[5]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[7]                                                                                                                              ; IO12LANE_X280_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[4]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[5]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[7]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X280_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[4]                                                                                                                              ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[5]                                                                                                                              ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[7]                                                                                                                              ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X280_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X226_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X226_Y0_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X227_Y0_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X293_Y0_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[0]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[10]                                                                                                                             ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[11]                                                                                                                             ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[1]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[2]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[3]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[6]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[8]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst|data_oe[9]                                                                                                                              ; IO12LANE_X226_Y0_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|i5                                                                                                                                                                             ; Unassigned                 ; 28      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                                                                                                                                                      ; Unassigned                 ; 21      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 40      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                                                                      ; Unassigned                 ; 11      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_2                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_3                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_4                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_5                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_6                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~2                                                                                                                                                                        ; Unassigned                 ; 36      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                        ; Unassigned                 ; 26      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_6                                                                                                                                                                 ; Unassigned                 ; 610     ; Write enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 60      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 40      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                                                                      ; Unassigned                 ; 44      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_2                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_3                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_4                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_5                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~1                                                                                                                                                                        ; Unassigned                 ; 64      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~2                                                                                                                                                                        ; Unassigned                 ; 26      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_5                                                                                                                                                                 ; Unassigned                 ; 538     ; Write enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 35      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 40      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                                                                      ; Unassigned                 ; 11      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_2                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_3                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_4                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_5                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_6                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~2                                                                                                                                                                        ; Unassigned                 ; 36      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                        ; Unassigned                 ; 26      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_6                                                                                                                                                                 ; Unassigned                 ; 610     ; Write enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 60      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 40      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                                                                      ; Unassigned                 ; 44      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_2                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_3                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_4                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_5                                                                                                                                                    ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~1                                                                                                                                                                        ; Unassigned                 ; 64      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~2                                                                                                                                                                        ; Unassigned                 ; 26      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_5                                                                                                                                                                 ; Unassigned                 ; 538     ; Write enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                                                                             ; Unassigned                 ; 35      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup                                                                                                                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_1                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_2                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_3                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_4                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_5                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692~SynDup                                                                                                                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692~SynDup_1                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692~SynDup_2                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692~SynDup_3                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692~SynDup_4                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[1].mc_ecc_inst|i1692~SynDup_5                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|ex_default_csr_top_inst|ex_default_csr_avmm_slave_inst|i233~1                                                                                                                                                                                                                             ; Unassigned                 ; 32      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|ex_default_csr_top_inst|ex_default_csr_avmm_slave_inst|i265~0                                                                                                                                                                                                                             ; Unassigned                 ; 32      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|ex_default_csr_top_inst|ex_default_csr_avmm_slave_inst|readdata[31]~ERTM                                                                                                                                                                                                                  ; Unassigned                 ; 24      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|ex_default_csr_top_inst|ex_default_csr_avmm_slave_inst|readdata[7]~ERTM                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|dc_hdr_valid_reg                                                                                                                                                                                                                       ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|hdr_valid_reg                                                                                                                                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1205~2                                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1214~1                                                                                                                                                                                                                                ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1327~0                                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1335~0                                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1343~0                                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1351~0                                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1359~0                                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|i1367~0                                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|rx_st_hcrdt_update_cnt_o[1]~ERTM                                                                                                                                                                                                       ; Unassigned                 ; 23      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|rx_st_hcrdt_update_o[2]~ERTM                                                                                                                                                                                                           ; Unassigned                 ; 9       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_p_data_infinite~0                                                                                                                                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_p_data_infinite~1                                                                                                                                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_p_data_infinite~2                                                                                                                                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_p_header_infinite~0                                                                                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_p_header_infinite~1                                                                                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_p_header_infinite~2                                                                                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_st_ack_p_data|i10~0                                                                                                                                                                                                                 ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|CRDT_INTF_BOTH.crdt_intf|tx_st_ack_p_header|i10~0                                                                                                                                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|hold_header_reg[0]~6                                                                                                                                                                                          ; Unassigned                 ; 67      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|i14237~0_wirecell                                                                                                                                                                                             ; Unassigned                 ; 67      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|i14365~0                                                                                                                                                                                                      ; Unassigned                 ; 67      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|pio_rx_eop_location[0]~1                                                                                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|pio_rx_sop_location[0]~1                                                                                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|pio_txc_st0_payload_reg[255]~0                                                                                                                                                                                ; Unassigned                 ; 69      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|srst_reg                                                                                                                                                                                                      ; Unassigned                 ; 75      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|srst_reg2                                                                                                                                                                                                     ; Unassigned                 ; 81      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|srst_reg2~_wirecell                                                                                                                                                                                           ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|srst_reg~SynDup_1_wirecell                                                                                                                                                                                    ; Unassigned                 ; 94      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|to_calculate_bytecount[6]~0                                                                                                                                                                                   ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.avst_interface_default_config|tx_sent                                                                                                                                                                                                       ; Unassigned                 ; 81      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.inst_default_config|default_config_rx_st_ready_o                                                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|DEFAULT_CONFIG_AVST.inst_default_config|drop_tlp~0                                                                                                                                                                                                              ; Unassigned                 ; 68      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~1                                                                                                                                                                     ; Unassigned                 ; 12      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~14                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~2                                                                                                                                                                     ; Unassigned                 ; 14      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                ; Unassigned                 ; 450     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                              ; Unassigned                 ; 450     ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[17]~ERTM0                                                                                                                                                                                             ; Unassigned                 ; 18      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[191]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 38      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[191]~ERTM0                                                                                                                                                                                            ; Unassigned                 ; 63      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[255]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 3       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[255]~ERTM0                                                                                                                                                                                            ; Unassigned                 ; 38      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[63]~ERTM                                                                                                                                                                                              ; Unassigned                 ; 21      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_data[63]~ERTM0                                                                                                                                                                                             ; Unassigned                 ; 80      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_hdr[63]~ERTM                                                                                                                                                                                               ; Unassigned                 ; 83      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_hdr_parity[2]~ERTM0                                                                                                                                                                                        ; Unassigned                 ; 3       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_prefix_parity[0]~ERTM                                                                                                                                                                                      ; Unassigned                 ; 97      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|tx_st_pvalid[0]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch0|usr_tx_st_hdr_parity_d[2]~ERTM0                                                                                                                                                                                  ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch1|Select_2~0                                                                                                                                                                                                       ; Unassigned                 ; 23      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~0                                                                                                                                                                     ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                ; Unassigned                 ; 269     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch1|tx_st_data[166]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch1|tx_st_empty[1]~ERTM                                                                                                                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|Select_2~0                                                                                                                                                                                                       ; Unassigned                 ; 25      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~0                                                                                                                                                                     ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                ; Unassigned                 ; 450     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|tx_st_data[191]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|tx_st_data[36]~ERTM                                                                                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|tx_st_data[63]~ERTM                                                                                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|tx_st_prefix[31]~ERTM                                                                                                                                                                                            ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch2|tx_st_pvalid[0]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch3|Select_2~0                                                                                                                                                                                                       ; Unassigned                 ; 23      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~0                                                                                                                                                                     ; Unassigned                 ; 4       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                ; Unassigned                 ; 269     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch3|tx_st_data[128]~ERTM                                                                                                                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|MERGER.inst_avst_merger|cxl_io_avst_merger_ch3|tx_st_empty[1]~ERTM                                                                                                                                                                                              ; Unassigned                 ; 97      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|Mux_768~1                                                                                                                                                                                                                               ; Unassigned                 ; 56      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|Mux_768~SynDup_2                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|Mux_768~SynDup_3                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_eop_reg                                                                                                                                                                                                                            ; Unassigned                 ; 88      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_eop_reg~SynDup                                                                                                                                                                                                                     ; Unassigned                 ; 43      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_eop_reg~SynDup_7                                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|hold_header_reg[0]~3                                                                                                                                                                                                                    ; Unassigned                 ; 99      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|i14236~0                                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|i14236~1                                                                                                                                                                                                                                ; Unassigned                 ; 99      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|i14236~SynDup_wirecell                                                                                                                                                                                                                  ; Unassigned                 ; 97      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_rx_eop_location[0]~1                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_rx_sop_location[0]~1                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~0                                                                                                                                                                                                          ; Unassigned                 ; 23      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_1                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_10                                                                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_2                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_3                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_4                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_5                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_6                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_7                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_8                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|pio_txc_st0_payload_reg[255]~SynDup_9                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg                                                                                                                                                                                                                                ; Unassigned                 ; 1166    ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2                                                                                                                                                                                                                               ; Unassigned                 ; 42      ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_1                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_10                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_11                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_12_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_13_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_14_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_15_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_16_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_17_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_18_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_19_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_2                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_20_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_21_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_22_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_23_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_24_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_25_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_26_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_27_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_28_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_29_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_3                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_30_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_31_wirecell                                                                                                                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_4                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_5                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_6                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_7                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_8                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_9                                                                                                                                                                                                                      ; Unassigned                 ; 100     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg2~SynDup_wirecell                                                                                                                                                                                                               ; Unassigned                 ; 62      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_10_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_11_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_12_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_13_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_14_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_15_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_16_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_17_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_18_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_19_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_1_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_20_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_21_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_22_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_23_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_24_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_25_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 27      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_2_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_30_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_31_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_32_wirecell                                                                                                                                                                                                             ; Unassigned                 ; 51      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_3_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_4_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_5_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_6_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_7_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_8_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_9_wirecell                                                                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|srst_reg~SynDup_wirecell                                                                                                                                                                                                                ; Unassigned                 ; 27      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|to_calculate_bytecount[6]~4                                                                                                                                                                                                             ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent                                                                                                                                                                                                                                 ; Unassigned                 ; 43      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup                                                                                                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_1                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_10                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_2                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_3                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_4                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_5                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_6                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_7                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_8                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.avst_interface|tx_sent~SynDup_9                                                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|i56~0                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|pop_cmd_fifo~0                                                                                                                                                                                                                                 ; Unassigned                 ; 72      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|srst_reg                                                                                                                                                                                                                                       ; Unassigned                 ; 66      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                                                                                         ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~10                                                                                                                                                                                                   ; Unassigned                 ; 98      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~17                                                                                                                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                               ; Unassigned                 ; 100     ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                                                                                                      ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|i16~0                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_data_buff_wr_reg5                                                                                                                                                                                                                           ; Unassigned                 ; 1026    ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mem0|mem0|i2055~SynDup                                                                                                                                                                                                                                 ; Unassigned                 ; 1024    ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mem0|mem0|i2055~SynDup_1                                                                                                                                                                                                                               ; Unassigned                 ; 1024    ; Read enable                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_agent_rsp_fifo|i2558~0                                                                                                                                                                                                       ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_agent_rsp_fifo|i6375                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_agent|i6254~0                                                                                                                                                                                                                ; Unassigned                 ; 9       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~0                                                                                                                                                         ; Unassigned                 ; 63      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup                                                                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_1                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_10                                                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_2                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_3                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_4                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_5                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_6                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_7                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_8                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4258~SynDup_9                                                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                                                                                                   ; Unassigned                 ; 39      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup                                                                                                                                            ; Unassigned                 ; 8       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_1                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_10                                                                                                                                         ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_11                                                                                                                                         ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_12                                                                                                                                         ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_2                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_3                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_4                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_5                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_6                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_7                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_8                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_9                                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i48~2                                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098                                                                                                                                                                                                                                ; Unassigned                 ; 25      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup                                                                                                                                                                                                                         ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_1                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_2                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_3                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_4                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_5                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_6                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_7                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_8                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7098~SynDup_9                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i9263~0                                                                                                                                                                                                                              ; Unassigned                 ; 10      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|rd_data_valid_reg                                                                                                                                                                                                                    ; Unassigned                 ; 1024    ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|rxm_state.RXM_POP_CMD                                                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|rxm_state.RXM_POP_CMD~SynDup                                                                                                                                                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|srst_reg                                                                                                                                                                                                                             ; Unassigned                 ; 49      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~11                                                                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                                            ; Unassigned                 ; 148     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                                                     ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                                                                                                                                                       ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~14                                                                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                             ; Unassigned                 ; 1152    ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                                                                                                                                                    ; Unassigned                 ; 8       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_wren_reg4~SynDup                                                                                                                                                                                                                       ; Unassigned                 ; 1152    ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cmd_wrreq_reg~SynDup                                                                                                                                                                                                                        ; Unassigned                 ; 148     ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                                         ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~12                                                                                                                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~6                                                                                                                                                                                                    ; Unassigned                 ; 66      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~1                                                                                                                                                                                      ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i11174~1                                                                                                                                                                                                                                    ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i12742~1                                                                                                                                                                                                                                    ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i1376~2                                                                                                                                                                                                                                     ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_cmd_valid_reg5                                                                                                                                                                                                                           ; Unassigned                 ; 81      ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~0                                                                                                                                                                                                                                ; Unassigned                 ; 62      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~SynDup                                                                                                                                                                                                                           ; Unassigned                 ; 94      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~SynDup_1                                                                                                                                                                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~SynDup_2                                                                                                                                                                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|srst_reg                                                                                                                                                                                                                                    ; Unassigned                 ; 39      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|srst_reg~SynDup                                                                                                                                                                                                                             ; Unassigned                 ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|type_2_cntr[4]~ERTM                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~0                                                                                                                                                                                                                                ; Unassigned                 ; 5       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~SynDup                                                                                                                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~SynDup_1                                                                                                                                                                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~SynDup_2                                                                                                                                                                                                                         ; Unassigned                 ; 92      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|i3512~SynDup                                                                                                                                                                                                              ; Unassigned                 ; 362     ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[429]                                                                                                                                                  ; Unassigned                 ; 129     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~16                                                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                             ; Unassigned                 ; 362     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|srst_reg                                                                                                                                                                                                                  ; Unassigned                 ; 32      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|tlp_addr_reg1[2]~SynDup                                                                                                                                                                                                   ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|tlp_addr_reg2[6]                                                                                                                                                                                                          ; Unassigned                 ; 67      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|i12                                                                                                                                                                                                                                   ; Unassigned                 ; 97      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|i1593~SynDup                                                                                                                                                                                                                          ; Unassigned                 ; 1024    ; Write enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|pop_hdr_fifo~0                                                                                                                                                                                                                        ; Unassigned                 ; 2       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|pop_hdr_fifo~SynDup                                                                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|srst_reg                                                                                                                                                                                                                              ; Unassigned                 ; 70      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                                                                                                                                                 ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~12                                                                                                                                                                                           ; Unassigned                 ; 1       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                       ; Unassigned                 ; 1024    ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                                                                                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|i20~0                                                                                                                                                                                     ; Unassigned                 ; 16      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n                                                                                                                                                                                                                                                       ; Unassigned                 ; 238     ; Async. clear               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_1                                                                                                                                                                                                                                              ; Unassigned                 ; 14      ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_10_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_11_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_12_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 59      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_16_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_17_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_19_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_1_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 87      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_23_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_24_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_26_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_27_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_28                                                                                                                                                                                                                                             ; Unassigned                 ; 7       ; Clock enable               ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_28_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 71      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_29_wirecell                                                                                                                                                                                                                                    ; Unassigned                 ; 16      ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_2_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_3_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_4_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_5_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_6_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_7_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_8_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ3_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_9_wirecell                                                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|cxl_pld_core_cold_sync|dreg[1]                                                                                                                                                      ; Unassigned                 ; 2       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|cxl_pld_core_warm_sync|dreg[1]                                                                                                                                                      ; Unassigned                 ; 146     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|i569~1                                                                                                                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|init_done_hip_sync|dreg[1]                                                                                                                                                          ; Unassigned                 ; 3       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|init_done_s_sync|dreg[1]                                                                                                                                                            ; Unassigned                 ; 19      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r                                                                                                                                                                         ; Unassigned                 ; 53      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[10]~_wirecell                                                                                                                                                 ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[11]~_wirecell                                                                                                                                                 ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[12]~_wirecell                                                                                                                                                 ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[13]~_wirecell                                                                                                                                                 ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r~_wirecell                                                                                                                                                               ; Unassigned                 ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_sync|dreg[1]                                                                                                                                                              ; Unassigned                 ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_maib_sync_rst_n_o                                                                                                                                                               ; Unassigned                 ; 354     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_reset_status_sync|dreg[1]                                                                                                                                                       ; Unassigned                 ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_rst_tree|reset_status_tree[0]                                                                                                                                                   ; Unassigned                 ; 33      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|csb_mstr_inst|i156~0                                                                                                                                ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|custcpl_trgt_inst|i632~0                                                                                                                            ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|custcpl_trgt_inst|i632~1                                                                                                                            ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1054~0                                                                                                                                             ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1365~1                                                                                                                                             ; Unassigned                 ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1528~1                                                                                                                                             ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1860~0                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|mmio_rst_sync_inst|dreg[1]                                                                                                                          ; Unassigned                 ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|cii_inst|ciicpl_mstr_inst|i156~0                                                                                                                              ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|cii_inst|i640~1                                                                                                                                               ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|gen_async_rst_blk.agent_rst_sync|u|dreg[1]                                                                                            ; Unassigned                 ; 189     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncegress|reduce_nor_0                                                                     ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~0                      ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~1                      ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~2                      ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~3                      ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncegress|gray_rptr[1]~0                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncegress|gray_rptr[2]~1                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncegress|i785~0                                                                          ; Unassigned                 ; 52      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncegress|npqempty                                                                        ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~0                     ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~1                     ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~2                     ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~3                     ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|qpush~0                                                                        ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|Mux_4~0                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|credit_reinit                                                                          ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|credit_reinit~_wirecell                                                                ; Unassigned                 ; 11      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcegress|i154~0                                                                                                      ; Unassigned                 ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[0][17]~2                               ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[1][17]~1                               ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[2][17]~4                               ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[3][17]~3                               ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[4][17]~0                               ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbemstr|i1203~2                                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbetrgt|i483                                                                                                                  ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1675~1                                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1851~0                                                                                                            ; Unassigned                 ; 39      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1851~1                                                                                                            ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1851~SynDup                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i1865~0                                                                                                            ; Unassigned                 ; 32      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2109~1                                                                                                            ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2317~0                                                                                                            ; Unassigned                 ; 66      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2317~2                                                                                                            ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2317~SynDup                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i513~0                                                                                                                           ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i513~SynDup                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i545~0                                                                                                                           ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i545~SynDup                                                                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|i619~0                                                                                                                               ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|i619~SynDup                                                                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_mstr_inst|i162~1                                                                                                                  ; Unassigned                 ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1214~1                                                                                                                 ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~0                                                                                                                 ; Unassigned                 ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~1                                                                                                                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~3                                                                                                                 ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~SynDup                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_altera_std_synchronizer_nocut|dreg[1]                                                                                                                                        ; Unassigned                 ; 28      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_altera_std_synchronizer_nocut|dreg[1]~SynDup_wirecell                                                                                                                        ; Unassigned                 ; 1002    ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_18_wirecell                                                                                                                              ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_19_wirecell                                                                                                                              ; Unassigned                 ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_20_wirecell                                                                                                                              ; Unassigned                 ; 22      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_21_wirecell                                                                                                                              ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_22_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_23_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_24_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_25_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_26_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_27_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_28_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_29_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_30_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_31_wirecell                                                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_33_wirecell                                                                                                                              ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_34_wirecell                                                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_35_wirecell                                                                                                                              ; Unassigned                 ; 23      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_36_wirecell                                                                                                                              ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_37_wirecell                                                                                                                              ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_3_wirecell                                                                                                                               ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~_wirecell                                                                                                                                       ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rx_st2_empty[0]~ERTM3                                                                                                                                    ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rx_st3_empty[0]~ERTM2                                                                                                                                    ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][1052]~ERTM                                                                                                                ; Unassigned                 ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][1065]~ERTM                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][155]~ERTM                                                                                                                 ; Unassigned                 ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][173]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][242]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][347]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][36]~ERTM                                                                                                                  ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][463]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][620]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][727]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][738]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[0][975]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][1052]~ERTM                                                                                                                ; Unassigned                 ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][1065]~ERTM                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][155]~ERTM                                                                                                                 ; Unassigned                 ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][173]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][242]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][347]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][36]~ERTM                                                                                                                  ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][463]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][620]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][727]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][738]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_fifo[1][975]~ERTM                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_rd_ptr[0]~SynDup_11_ERTM                                                                                                          ; Unassigned                 ; 71      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup                                                                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_1                                                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup                                                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_1                                                                                                                           ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][1052]~ERTM                                                                                                                  ; Unassigned                 ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][1065]~ERTM                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][1174]~ERTM                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][151]~ERTM                                                                                                                   ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][173]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][242]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][347]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][463]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][620]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][665]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][882]~ERTM                                                                                                                   ; Unassigned                 ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[0][975]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][1052]~ERTM                                                                                                                  ; Unassigned                 ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][1065]~ERTM                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][1174]~ERTM                                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][151]~ERTM                                                                                                                   ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][173]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][242]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][347]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][463]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][620]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][665]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][882]~ERTM                                                                                                                   ; Unassigned                 ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_fifo[1][975]~ERTM                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup                                                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_1                                                                                                                           ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup                                                                                                                               ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_1                                                                                                                             ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_begin~ERTM0                                                                                                      ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[105]~ERTM                                                                                                   ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[114]~ERTM                                                                                                   ; Unassigned                 ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[191]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[351]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[384]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[99]~ERTM                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_begin~ERTM                                                                                                       ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[114]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[191]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[323]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[384]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[511]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_eop_p~ERTM                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[114]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[191]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[335]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[35]~ERTM0                                                                                                   ; Unassigned                 ; 37      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[384]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[511]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_end~ERTM                                                                                                         ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_eop_p~ERTM                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_prefix_valid[0]~ERTM                                                                                             ; Unassigned                 ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i18398~0                                                                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i3699~0                                                                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|\chk_data.data[0].[0]~110_ERTM6                                                                                                   ; Unassigned                 ; 50      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|\chk_data.data[5].[0]~97_ERTM2                                                                                                    ; Unassigned                 ; 50      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|\chk_data.data[6].[0]~48_ERTM0                                                                                                    ; Unassigned                 ; 50      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|\rem_store_in.rem_hdrdata[1].[0]~229_ERTM3                                                                                        ; Unassigned                 ; 51      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|\rem_store_in.rem_parity[3].[0]~SynDup                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|\rem_store_in.rem_parity[3].[0]~SynDup_1                                                                                          ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_fifo_wr_en                                                                                                                   ; Unassigned                 ; 1080    ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[0][38]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[2][117]~ERTM0                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[2][25]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[2][63]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[4][84]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[5][101]~ERTM0                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[6][127]~ERTM0                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[6][63]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[7][0]~ERTM0                                                                                                ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[7][17]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[7][45]~ERTM0                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|hdr_fifo_wr_en                                                                                                                    ; Unassigned                 ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|hdr_out_w_eop_p3.hdr[0][49]~ERTM0                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|hdr_out_w_eop_p3.hdr[1][34]~ERTM0                                                                                                 ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i11906~SynDup                                                                                                                     ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~0                                                                                                                           ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup_14                                                                                                                   ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup_3                                                                                                                    ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i9213~0                                                                                                                           ; Unassigned                 ; 37      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|input_valid_p2                                                                                                                    ; Unassigned                 ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|lut_muxout_p3[32]~SynDup                                                                                                          ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_fifo_wr_en~SynDup                                                                                                        ; Unassigned                 ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_out_p3.pvalid[0][0]~ERTM0                                                                                                ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_out_p3.pvalid[1][0]~ERTM0                                                                                                ; Unassigned                 ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|next_rem_len[0]~0                                                                                                                 ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|next_rem_len[0]~SynDup                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|octrl_fifo_wr_en                                                                                                                  ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|odata_fifo_wr_en~SynDup                                                                                                           ; Unassigned                 ; 1056    ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|ometadata_fifo_wr_en~SynDup                                                                                                       ; Unassigned                 ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|reduce_nor_50~SynDup                                                                                                              ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|reduce_nor_58~SynDup                                                                                                              ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|rem_store_out.prefix[1][8]~ERTM                                                                                                   ; Unassigned                 ; 95      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|rem_store_out.pvalid[1][0]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|rem_store_out.rem_hdrdata[8][114]~ERTM                                                                                            ; Unassigned                 ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|rem_store_out.rem_hdrdata[8][98]~ERTM                                                                                             ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_ctrl_fifo|data_fifo_mlab~74                                                                                                     ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_ctrl_fifo|data_fifo_mlab~75                                                                                                     ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_ctrl_fifo|data_fifo_mlab~76                                                                                                     ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_ctrl_fifo|data_fifo_mlab~77                                                                                                     ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_ctrl_fifo|stage_load_c~0                                                                                                        ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|header_hp[119]~ERTM                                                                                        ; Unassigned                 ; 76      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|p_data_segment_7[85]~ERTM                                                             ; Unassigned                 ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|p_dw_pos[0]~ERTM2                                                                     ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_unpack_header_sideband|header_p[42]~ERTM                                                                                  ; Unassigned                 ; 68      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_unpack_header_sideband|header_p[42]~ERTM1                                                                                 ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_prefix[24]~ERTM                                                                                                    ; Unassigned                 ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_prefix[24]~ERTM0                                                                                                   ; Unassigned                 ; 70      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[10].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[10].tx_aib_deskew_datapipe|o_aib_data_deskewed[24]~ERTM                                                                ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[22]~ERTM0                                                               ; Unassigned                 ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[57]                                                                     ; Unassigned                 ; 23      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[75]~ERTM                                                                ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|o_aib_data_deskewed[21]~ERTM                                                                ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|o_aib_data_deskewed[35]~ERTM0                                                               ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[13].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[13].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[14].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[14].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[74]~ERTM                                                                ; Unassigned                 ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[16].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[16].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[16].tx_aib_deskew_datapipe|o_aib_data_deskewed[9]~ERTM                                                                 ; Unassigned                 ; 22      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[17].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[17].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[18].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[18].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                                ; Unassigned                 ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM0                                                               ; Unassigned                 ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[1].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[1].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|o_aib_data_deskewed[0]~ERTM                                                                 ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|o_aib_data_deskewed[0]~ERTM0                                                                ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|o_aib_data_deskewed[75]~ERTM                                                                ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|o_aib_data_deskewed[75]~ERTM0                                                               ; Unassigned                 ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|o_aib_data_deskewed[63]~ERTM                                                                ; Unassigned                 ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|i1026                                                                                       ; Unassigned                 ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|i971~2                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|o_aib_data_deskewed[61]~ERTM0                                                               ; Unassigned                 ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[2].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[2].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[3].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[3].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[3].tx_aib_deskew_datapipe|o_aib_data_deskewed[47]~ERTM                                                                 ; Unassigned                 ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[4].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[4].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[5].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[5].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[6].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[6].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|o_aib_data_deskewed[37]~ERTM                                                                 ; Unassigned                 ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|o_aib_data_deskewed[37]~ERTM0                                                                ; Unassigned                 ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|i1026                                                                                        ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|o_aib_data_deskewed[13]~ERTM                                                                 ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|o_aib_data_deskewed[13]~ERTM0                                                                ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[9].tx_aib_deskew_datapipe|i971~2                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[9].tx_aib_deskew_datapipe|o_aib_data_deskewed[36]~ERTM                                                                 ; Unassigned                 ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|block_cxl_pld_deskew_rst_n                                                                                                                           ; Unassigned                 ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_23_tx_data_reg[37]~ERTM                                                                                                                        ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|rst_n_d2_duplicate[0]~_wirecell                                                                                                                      ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|rst_n_d2_duplicate[1]                                                                                                                                ; Unassigned                 ; 7       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|tx_memche_segment0_fifo_rst_n~_wirecell                                                                                                              ; Unassigned                 ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|tx_memche_segment1_fifo_rst_n~_wirecell                                                                                                              ; Unassigned                 ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|reduce_or_1                                                                                                                 ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|rnr_cxl_io_memche_priority_mux_inst|memche_ready[0]~SynDup                                                                  ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|rnr_cxl_io_memche_priority_mux_inst|memche_ready[1]~SynDup                                                                  ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|tx_segment0_int[5]~5_ERTM0                                                                                                  ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|tx_segment1_int[20]~460_ERTM0                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_tx_wrapper|tx_transmit_deallocate[4]~ERTM                                                                                               ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|i53~0                                                                                 ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[7]~SynDup_ERTM                                                          ; Unassigned                 ; 68      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame1_rnr_cxl_fifo_inst|i53~0                                                                                 ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame1_rnr_cxl_fifo_inst|valid_counter[7]~SynDup_ERTM                                                          ; Unassigned                 ; 68      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_frame0_rnr_cxl_fifo_inst|i53~0                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_frame1_rnr_cxl_fifo_inst|i53~0                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][122]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][244]~ERTM                                                                     ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][310]~ERTM                                                                     ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][461]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][484]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][566]~ERTM                                                                     ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][795]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][122]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][244]~ERTM                                                                     ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][310]~ERTM                                                                     ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][461]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][484]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][566]~ERTM                                                                     ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][795]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][122]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][244]~ERTM                                                                     ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][310]~ERTM                                                                     ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][461]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][484]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][566]~ERTM                                                                     ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][795]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][122]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][244]~ERTM                                                                     ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][310]~ERTM                                                                     ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][461]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][484]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][566]~ERTM                                                                     ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][795]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_wr_ptr[0]~ERTM0                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~0                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~1                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~2                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~3                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_10                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_14                                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_15                                                                     ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_16                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_2                                                                      ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_20                                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_21                                                                     ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_22                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_3                                                                      ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_4                                                                      ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_8                                                                      ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_9                                                                      ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][122]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][244]~ERTM                                                                         ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][310]~ERTM                                                                         ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][461]~ERTM                                                                         ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][484]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][566]~ERTM                                                                         ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[0][795]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][122]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][244]~ERTM                                                                         ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][310]~ERTM                                                                         ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][461]~ERTM                                                                         ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][484]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][566]~ERTM                                                                         ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_fifo[1][795]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|avst_rd_ptr[0]~SynDup_5_ERTM                                                                   ; Unassigned                 ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_2                                                                                 ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_3                                                                                 ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_4                                                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29                                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_2                                                                                   ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_3                                                                                   ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_4                                                                                   ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][168]~ERTM                                                                     ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][22]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][305]~ERTM                                                                     ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][345]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][45]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][71]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[0][845]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][168]~ERTM                                                                     ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][22]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][305]~ERTM                                                                     ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][345]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][45]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][71]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[1][845]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][168]~ERTM                                                                     ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][22]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][305]~ERTM                                                                     ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][345]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][45]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][70]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[2][845]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][168]~ERTM                                                                     ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][22]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][305]~ERTM                                                                     ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][345]~ERTM                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][45]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][70]~ERTM                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_fifo[3][845]~ERTM                                                                     ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|avst_wr_ptr[0]~ERTM0                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~0                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~1                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~2                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~3                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_10                                                                     ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_15                                                                     ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_16                                                                     ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_21                                                                     ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_22                                                                     ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_3                                                                      ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_4                                                                      ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo_int|reduce_nor_0~SynDup_9                                                                      ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][22]~ERTM                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][305]~ERTM                                                                         ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][45]~ERTM                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][530]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][566]~ERTM                                                                         ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][795]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[0][845]~ERTM                                                                         ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][22]~ERTM                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][305]~ERTM                                                                         ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][45]~ERTM                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][530]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][566]~ERTM                                                                         ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][795]~ERTM                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_fifo[1][845]~ERTM                                                                         ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|avst_rd_ptr[0]~SynDup_5_ERTM                                                                   ; Unassigned                 ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|i1725                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|i1725~SynDup_3                                                                                 ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|i1725~SynDup_4                                                                                 ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|i29                                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|i29~SynDup_3                                                                                   ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment1_fifo|i29~SynDup_4                                                                                   ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|m3_121_1__hssi_dcm__pld_pcs_tx_clk_out_dcm[0]                                                                                                                                                             ; HSSIPLDADAPTTX_1M3         ; 203868  ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|m3_99_1__hssi_dcm__pld_pcs_rx_clk_out_dcm[0]                                                                                                                                                              ; HSSIPLDADAPTRX_1M0         ; 3024    ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_82_1__core_periphery__data_to_core[96]                                                                                                                                                                 ; HSSIPLDADAPTTX_1L4         ; 3       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|ingress_event_counter_int[31]~ERTM0                                                                                                                        ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBufUsedEntryCnt_Q[5]~ERTM                                                                                                                    ; Unassigned                 ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBufWrEn~1                                                                                                                                    ; Unassigned                 ; 65      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBuf|capture_ram_out                                                                                                                          ; Unassigned                 ; 62      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBuf|i389~0                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step3_valid                                                                                                                                            ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step4_valid                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step5_valid                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step6_valid                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|devmem|i1360~1                                                                                                                                     ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|devmem|i1463~0                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|devmem|i1567~0                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i19103~0                                                                                                                                           ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MDRS_Q.Poison~ERTM                                                                                                                            ; Unassigned                 ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data0[105]~ERTM                                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data0[177]~ERTM                                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[132]~ERTM                                                                                                                       ; Unassigned                 ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[4]~ERTM                                                                                                                         ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[68]~ERTM                                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_arb2|gen_4way_arbiter.inst_fair_arbiter_4way|fixed_width_last_select[0]~ERTM                                                                            ; Unassigned                 ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_next_ary_fifo|fifo_count[5]~ERTM                                                                                                                        ; Unassigned                 ; 37      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_next_ary_fifo|i756~0                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i2389~0                                                                                                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i3649~SynDup                                                                                                                                                ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ucc_dfc_fifo|i693~0                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDRSFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                         ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDRSFifo|usenb_fifo.GenFifo[0].fifo|i332~0                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[8]~SynDup_ERTM                                                                                              ; Unassigned                 ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|i2248~0                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[130]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[202]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[294]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[394]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[414]~ERTM0                                                                                                  ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[437]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MNDRFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                         ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MNDRFifo|usenb_fifo.GenFifo[0].fifo|i253~0                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ial_s2mdrs_Q.Valid~ERTM0                                                                                                                                             ; Unassigned                 ; 542     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ial_s2mndr_Q.Valid                                                                                                                                                   ; Unassigned                 ; 26      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~0                                                                                                                               ; Unassigned                 ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup                                                                                                                          ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_1                                                                                                                        ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_2                                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_3                                                                                                                        ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_4                                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[1]~ERTM                                                                                                                          ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[67]~ERTM                                                                                                                         ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[68]~ERTM                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[70]~ERTM                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[72]~ERTM                                                                                                                         ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[73]~ERTM                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                       ; Unassigned                 ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup                                                                                                ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_1                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_2                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_3                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_4                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[1]~ERTM0                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[67]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[68]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[70]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[72]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[73]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                                       ; Unassigned                 ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup                                                                                                ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_1                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_2                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_3                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_4                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[1]~ERTM0                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[67]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[68]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[70]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[72]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[73]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|capture_ram_out                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|i158~0                                                                                                                          ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|capture_dout_mux~0                                                                                                                                ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|capture_dout_mux~SynDup                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|credit_freed_Q~ERTM                                                                                                                               ; Unassigned                 ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|reduce_or_4~ERTM3                                                                                                                                 ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[0].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[1].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[2].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[2].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[3].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[3].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|capture_ram_out                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|i166~0                                                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                               ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|capture_dout_mux~SynDup                                                                                                                           ; Unassigned                 ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|fifo_dout_mux_Q[77]~ERTM                                                                                                                          ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|fifo_err_out~ERTM                                                                                                                                 ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|reduce_or_4~0_ERTM1                                                                                                                               ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[1].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|capture_ram_out                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|i158~0                                                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                               ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[0].Valid                                                                                                                      ; Unassigned                 ; 98      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[1].Valid                                                                                                                      ; Unassigned                 ; 98      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[2].Valid                                                                                                                      ; Unassigned                 ; 99      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[3].Valid                                                                                                                      ; Unassigned                 ; 99      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SRwD_Q[0].Valid                                                                                                                      ; Unassigned                 ; 675     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SRwD_Q[1].Valid                                                                                                                      ; Unassigned                 ; 675     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2                                                                                                                                      ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup                                                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_1                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_2                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_3                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_4                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|i161                                                                                                                                                                ; Unassigned                 ; 80      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_alloc~1                                                                                                                                                        ; Unassigned                 ; 87      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_dfc_if_Q3.wr_en                                                                                                                                                ; Unassigned                 ; 577     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_fifo_fifo_wen_Q~ERTM0                                                                                                                                          ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|capture_ram_out                                                                                                                                   ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|i165~0                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                                                ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|capture_ram_out~0                                                                                                                                  ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|i165~0                                                                                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                                               ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[0].bufid_Fifo|i165~0                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|fifo_err~ERTM0                                                                                                              ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|i165~0                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                        ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i145~0                                                                                                                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i9                                                                                                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1M2SReqReqTag_Q[15]~ERTM0                                                                                                                                 ; Unassigned                 ; 70      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1Valid_Q                                                                                                                                                  ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1VldEnb~0                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q~SynDup                                                                                                                                           ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7Valid_Q                                                                                                                                                  ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8DfcReqValid_Q                                                                                                                                            ; Unassigned                 ; 79      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8S2MNdrValid_Q~ERTM                                                                                                                                       ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8VldEnb~0                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dccEgressFifoNotRdyEnb~1                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i2494~0                                                                                                                                                      ; Unassigned                 ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|ingress_event_counter_int[31]~ERTM0                                                                                                                        ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBufUsedEntryCnt_Q[4]~ERTM                                                                                                                    ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBufUsedEntryCnt_Q[5]~ERTM                                                                                                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBufWrEn~1                                                                                                                                    ; Unassigned                 ; 65      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBuf|capture_ram_out                                                                                                                          ; Unassigned                 ; 62      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|s2mdrsAttrBuf|i389~0                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step3_valid                                                                                                                                            ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step4_valid                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step5_valid                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step6_valid                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|bbs_ras_status_Q.ras_inj_address[31]~ERTM                                                                                                          ; Unassigned                 ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|devmem|i1360~1                                                                                                                                     ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i19103~0                                                                                                                                           ; Unassigned                 ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MDRS_Q.Poison~ERTM                                                                                                                            ; Unassigned                 ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data0[4]~ERTM                                                                                                                         ; Unassigned                 ; 87      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[132]~ERTM                                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[196]~ERTM                                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[220]~ERTM                                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_ial_if_S2MData_Q.Data1[68]~ERTM                                                                                                                        ; Unassigned                 ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_arb2|gen_4way_arbiter.inst_fair_arbiter_4way|fixed_width_last_select[0]~ERTM                                                                            ; Unassigned                 ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_next_ary_fifo|i756~0                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i2389~0                                                                                                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i3649~SynDup                                                                                                                                                ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i3649~SynDup_4                                                                                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ucc_dfc_fifo|i693~0                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDRSFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                         ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDRSFifo|usenb_fifo.GenFifo[0].fifo|fifo_r_ptr_incr[8]~ERTM                                                                                                 ; Unassigned                 ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDRSFifo|usenb_fifo.GenFifo[0].fifo|i332~0                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|fifo_w_ptr[8]~SynDup_ERTM                                                                                              ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|i2248~0                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[263]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[355]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[375]~ERTM0                                                                                                  ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[496]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[519]~ERTM0                                                                                                  ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MDataFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[66]~ERTM0                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MNDRFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                         ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|egress|S2MNDRFifo|usenb_fifo.GenFifo[0].fifo|i253~0                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ial_s2mdrs_Q.Valid~ERTM0                                                                                                                                             ; Unassigned                 ; 542     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ial_s2mndr_Q.Valid                                                                                                                                                   ; Unassigned                 ; 26      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~0                                                                                                                               ; Unassigned                 ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup                                                                                                                          ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_1                                                                                                                        ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_2                                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_3                                                                                                                        ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|capture_dout_mux~SynDup_4                                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[1]~ERTM                                                                                                                          ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[67]~ERTM                                                                                                                         ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[68]~ERTM                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[70]~ERTM                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[72]~ERTM                                                                                                                         ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|fifo_dout_mux_Q[73]~ERTM                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                       ; Unassigned                 ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup                                                                                                ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_1                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_2                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_3                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_4                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[1]~ERTM0                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[67]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[68]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[70]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[72]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[73]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                                       ; Unassigned                 ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup                                                                                                ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_1                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_2                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_3                                                                                              ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_4                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[1]~ERTM0                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[67]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[68]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[70]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[72]~ERTM0                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[73]~ERTM0                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|capture_ram_out                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|i158~0                                                                                                                          ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|capture_dout_mux~0                                                                                                                                ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|capture_dout_mux~SynDup                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|credit_freed_Q~ERTM                                                                                                                               ; Unassigned                 ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|reduce_or_4~ERTM3                                                                                                                                 ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[0].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[1].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[2].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[2].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[3].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.GenFifo[3].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|capture_ram_out                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|i166~0                                                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                               ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SReqFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|capture_dout_mux~SynDup                                                                                                                           ; Unassigned                 ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|fifo_dout_mux_Q[77]~ERTM                                                                                                                          ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|fifo_err_out~ERTM                                                                                                                                 ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|reduce_or_4~0_ERTM1                                                                                                                               ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                                        ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.GenFifo[1].fifo|i506~0                                                                                                                 ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|capture_ram_out                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|i158~0                                                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                               ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[0].Valid                                                                                                                      ; Unassigned                 ; 98      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[1].Valid                                                                                                                      ; Unassigned                 ; 98      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[2].Valid                                                                                                                      ; Unassigned                 ; 99      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[3].Valid                                                                                                                      ; Unassigned                 ; 99      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SRwD_Q[0].Valid                                                                                                                      ; Unassigned                 ; 675     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SRwD_Q[1].Valid                                                                                                                      ; Unassigned                 ; 675     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2                                                                                                                                      ; Unassigned                 ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup                                                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_1                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_2                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_3                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_4                                                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|i161                                                                                                                                                                ; Unassigned                 ; 80      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_alloc~1                                                                                                                                                        ; Unassigned                 ; 87      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_dfc_if_Q3.wr_en                                                                                                                                                ; Unassigned                 ; 577     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_fifo_fifo_wen_Q~ERTM0                                                                                                                                          ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|capture_ram_out                                                                                                                                   ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|i165~0                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                                                ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|capture_ram_out~0                                                                                                                                  ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|i165~0                                                                                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                                               ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[0].bufid_Fifo|i165~0                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|fifo_err~ERTM0                                                                                                              ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|i165~0                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                        ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i145~0                                                                                                                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i9                                                                                                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1M2SReqReqTag_Q[15]~ERTM0                                                                                                                                 ; Unassigned                 ; 70      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1Valid_Q                                                                                                                                                  ; Unassigned                 ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1VldEnb~0                                                                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q~SynDup                                                                                                                                           ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7Valid_Q                                                                                                                                                  ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8DfcReqValid_Q                                                                                                                                            ; Unassigned                 ; 79      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8S2MNdrValid_Q~ERTM                                                                                                                                       ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8VldEnb~0                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dccEgressFifoNotRdyEnb~1                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|GenBBSSlice[1].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i2494~0                                                                                                                                                      ; Unassigned                 ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|aibsw_if_credits_inst|FSM_to_arbitrate_the_credits_BBS_Slice_4.egress_credit_handling_inst|egress_credit_handling_data_fsm_S2MDRS|i26~1                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|aibsw_if_credits_inst|FSM_to_arbitrate_the_credits_BBS_Slice_4.egress_credit_handling_inst|egress_credit_handling_fsm_S2MNDR|i24~1                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|aibsw_if_credits_inst|credit_avail_ingress_Flop|q[0]~ERTM0                                                                                                                          ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|aibsw_if_credits_inst|i1214~0                                                                                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|aibsw_if_credits_inst|line_count_Flop|q[48]~ERTM                                                                                                                                    ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[180]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[386]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[406]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[505]~ERTM                                                                                                 ; Unassigned                 ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_valid_o~SynDup                                                                                                            ; Unassigned                 ; 626     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[114]~ERTM                                                                                                 ; Unassigned                 ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[160]~ERTM                                                                                                 ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[238]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[255]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[34]~ERTM                                                                                                  ; Unassigned                 ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[352]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[367]~ERTM                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Data[60]~ERTM                                                                                                  ; Unassigned                 ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_DRS0_Tag[12]~ERTM                                                                                                   ; Unassigned                 ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_q.S2M_NDR0_Valid[0]~ERTM0                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|cxl_memexp_sip_aibsw_if_top_inst|cxl_memexp_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame1_valid_o~SynDup                                                                                                            ; Unassigned                 ; 626     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|bbs_avmm_slave_inst|i185~0                                                                                                                                                                                       ; Unassigned                 ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|rtl~2                                                                                                                              ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|rtl~3                                                                                                                              ; Unassigned                 ; 80      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo_vcd|sclr[3]                                                                                                                                                            ; Unassigned                 ; 49      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|i789~0                                                                                                                                                                                  ; Unassigned                 ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|i789~SynDup                                                                                                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~2_wirecell                                                                                                                     ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~3                                                                                                                              ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                         ; Unassigned                 ; 134     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo_vcd|sclr[3]                                                                                                                                                            ; Unassigned                 ; 53      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|fme_hdm_mem_base.IW[2]                                                                                                                                                                                           ; Unassigned                 ; 86      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|i2344                                                                                                                                                                                                            ; Unassigned                 ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|i2344~SynDup                                                                                                                                                                                                     ; Unassigned                 ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|cxlMbCtrlDoorbellSet                                                                                                                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|elogSetWrStart~0                                                                                                                                                                               ; Unassigned                 ; 72      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElogRdAllRcrdStart                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogCERS1Hndl_Q[3]~0                                                                                                                                                                  ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~0                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~1                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~10                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~11                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~12                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~13                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~2                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~3                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~4                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~5                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~6                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~7                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~8                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[0]~9                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogOrdHLstWrEn[15]                                                                                                                                                                   ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogRamRdAddr_Q[0]~1                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogRamRdAddr_Q[0]~7                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogRamWrData_Q[63]~0                                                                                                                                                                 ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogRamWrEn_Q                                                                                                                                                                         ; Unassigned                 ; 66      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                 ; Unassigned                 ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i1184~0                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i1205~0                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i1641~1                                                                                                                                                                               ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i1815~0                                                                                                                                                                               ; Unassigned                 ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i2311~0                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i753~0                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i817~0                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|failElog|i881~0                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElogRdAllRcrdStart                                                                                                                                                                        ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogCERS1Hndl_Q[3]~0                                                                                                                                                                 ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~0                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~1                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~10                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~11                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~12                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~13                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~2                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~3                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~4                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~5                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~6                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~7                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~8                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[0]~9                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogOrdHLstWrEn[15]                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogRamRdAddr_Q[0]~1                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogRamRdAddr_Q[0]~7                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogRamWrData_Q[63]~0                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogRamWrEn_Q                                                                                                                                                                        ; Unassigned                 ; 66      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                ; Unassigned                 ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i1184~0                                                                                                                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i1205~0                                                                                                                                                                              ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i1641~1                                                                                                                                                                              ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i1815~0                                                                                                                                                                              ; Unassigned                 ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i2311~0                                                                                                                                                                              ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i753~0                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i817~0                                                                                                                                                                               ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|fatalElog|i881~0                                                                                                                                                                               ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|hyc_hw_mbox_ram_rd_addr[0]~1                                                                                                                                                                   ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|hyc_hw_mbox_ram_rd_addr[0]~3                                                                                                                                                                   ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|hyc_hw_mbox_ram_rd_addr[7]~2                                                                                                                                                                   ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i142~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i1679~0                                                                                                                                                                                        ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i1890                                                                                                                                                                                          ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i190~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i2239~0                                                                                                                                                                                        ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i2417~0                                                                                                                                                                                        ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i2878~0                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i2947~0                                                                                                                                                                                        ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i304~2                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i3137~0                                                                                                                                                                                        ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i3763~0                                                                                                                                                                                        ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i518~0                                                                                                                                                                                         ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i662~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i662~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|i891~0                                                                                                                                                                                         ; Unassigned                 ; 72      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElogRdAllRcrdStart                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogCERS1Hndl_Q[3]~0                                                                                                                                                                  ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogCERS2OrdHLstWrIdxRngDcd_Q[14]~0                                                                                                                                                   ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[0]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[10]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[11]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[12]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[13]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[14]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[15]                                                                                                                                                                   ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[1]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[2]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[3]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[4]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[5]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[6]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[7]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[8]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogOrdHLstWrEn[9]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogRamRdAddr_Q[0]~1                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogRamRdAddr_Q[0]~8                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogRamWrData_Q[63]~0                                                                                                                                                                 ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogRamWrEn_Q                                                                                                                                                                         ; Unassigned                 ; 66      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                 ; Unassigned                 ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i1184~0                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i1205~0                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i1641~1                                                                                                                                                                               ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i1815~1                                                                                                                                                                               ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i753~0                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i817~0                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|infoElog|i881~0                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxCERIPyldParamChkFail_Q~0                                                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxCERLastRdHndlIdx_Q[0]~1                                                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxCERRdHndlCnt_Q[0]~2                                                                                                                                                                        ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxCERS2Hndl_Q[7]~0                                                                                                                                                                           ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxCERS3Hndl_Q[7]~0                                                                                                                                                                           ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxClrEvRcrdsFirstCyc_Q                                                                                                                                                                       ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxGERRdAllRcrdStartStg_Q                                                                                                                                                                     ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxGERRdAllRcrdStartStg_Q~SynDup                                                                                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxGetLogMatchUUIDGrp_Q[3]~0                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxGetLogMatchUUIDGrp_Q[7]~1                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxGetTimestampSmplEnb_rclk                                                                                                                                                                   ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxPyldSrcDataRdEn_Q~_wirecell                                                                                                                                                                ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxSetTimestampNewValRdy                                                                                                                                                                      ; Unassigned                 ; 65      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxTimestampWrEn_rclk                                                                                                                                                                         ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|mboxUpdtClrEvRcrdsRegs                                                                                                                                                                         ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElogRdAllRcrdStart                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogCERS1Hndl_Q[3]~0                                                                                                                                                                  ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[0]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[10]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[11]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[12]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[13]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[14]                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[15]                                                                                                                                                                   ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[1]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[2]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[3]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[4]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[5]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[6]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[7]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[8]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogOrdHLstWrEn[9]                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogRamRdAddr_Q[0]~1                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogRamRdAddr_Q[0]~8                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogRamWrData_Q[63]~0                                                                                                                                                                 ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogRamWrEn_Q                                                                                                                                                                         ; Unassigned                 ; 66      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                 ; Unassigned                 ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i1184~0                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i1205~0                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i1641~1                                                                                                                                                                               ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i1815~1                                                                                                                                                                               ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i2311~0                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i753~0                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i817~0                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox_cmd|warnElog|i881~0                                                                                                                                                                                ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox|i734~1                                                                                                                                                                                             ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_bbs_mailbox|mbox_ram_we                                                                                                                                                                                        ; Unassigned                 ; 64      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1818~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1867~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1867~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1947~0                                                                                                                                                                                         ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1947~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1947~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2142~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2142~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2142~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2142~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2287~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2287~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2287~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2287~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3774~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3806~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3877~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3877~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3877~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3877~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3986~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4058~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4058~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4058~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4058~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4166~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4234~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4306~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4306~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4306~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4306~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4430~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4448~1                                                                                                                                                                                         ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4741~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4784~0                                                                                                                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4835~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4835~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4882~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4918~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i5394~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i5452~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i5452~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i5452~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i5545~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i5569~0                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~4                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~5                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~6                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i6641~7                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7218~0                                                                                                                                                                                         ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7343~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7343~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7343~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7343~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7490~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7595~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7683~1                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7831~2                                                                                                                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i7904~1                                                                                                                                                                                         ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8204~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8204~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8204~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8204~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8774~0                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8774~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8774~2                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i8774~3                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|up_PORT0_OFFSET_afu_access_ctrl[0]~1                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|fme|u_perfmon_top|i178                                                                                                                                                                                               ; Unassigned                 ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q1[1]                                                                                                                                                                                ; Unassigned                 ; 23      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q2[1]                                                                                                                                                                                ; Unassigned                 ; 11      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]                                                                                                                                                                                ; Unassigned                 ; 42      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_1                                                                                                                                                                       ; Unassigned                 ; 83      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_2                                                                                                                                                                       ; Unassigned                 ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_3                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_4                                                                                                                                                                       ; Unassigned                 ; 62      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_5                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_6                                                                                                                                                                       ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_7                                                                                                                                                                       ; Unassigned                 ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_8                                                                                                                                                                       ; Unassigned                 ; 83      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[0]~SynDup_9                                                                                                                                                                       ; Unassigned                 ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup                                                                                                                                                                         ; Unassigned                 ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_1                                                                                                                                                                       ; Unassigned                 ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_2                                                                                                                                                                       ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_3                                                                                                                                                                       ; Unassigned                 ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_4                                                                                                                                                                       ; Unassigned                 ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_5                                                                                                                                                                       ; Unassigned                 ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_6                                                                                                                                                                       ; Unassigned                 ; 83      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_7                                                                                                                                                                       ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|bbs|notfor_real_logic.bbs_rst_slice_q4[1]~SynDup_8                                                                                                                                                                       ; Unassigned                 ; 83      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q2                                                                                                                                                                                              ; Unassigned                 ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3                                                                                                                                                                                              ; Unassigned                 ; 3       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup                                                                                                                                                                                       ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_1                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_17                                                                                                                                                                                    ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_18_wirecell                                                                                                                                                                           ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_19                                                                                                                                                                                    ; Unassigned                 ; 67      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_19_wirecell                                                                                                                                                                           ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_2                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_20_wirecell                                                                                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_21                                                                                                                                                                                    ; Unassigned                 ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_21_wirecell                                                                                                                                                                           ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_22                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_23                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_24                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_25                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_26                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_27                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_28                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_29                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_3                                                                                                                                                                                     ; Unassigned                 ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_30                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_31                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_32                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_33                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_34                                                                                                                                                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_35                                                                                                                                                                                    ; Unassigned                 ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_36                                                                                                                                                                                    ; Unassigned                 ; 137     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_4                                                                                                                                                                                     ; Unassigned                 ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_5                                                                                                                                                                                     ; Unassigned                 ; 84      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_6                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_7                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_8                                                                                                                                                                                     ; Unassigned                 ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|cmd_waitrequest~0                                                                                                                                                 ; Unassigned                 ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|cmd_writedata[31]~ERTM                                                                                                                                            ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|wait_rise                                                                                                                                                         ; Unassigned                 ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|wr_reg_writedata[31]~ERTM                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|bbs_slave|bbs_slave|internal_sclr                                                                                                                                                     ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cmb2avst_slave|cmb2avst_slave|use_reg                                                                                                                                                 ; Unassigned                 ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i346~0                                                                                                         ; Unassigned                 ; 103     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i359~2                                                                                                         ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~SynDup_wirecell                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                              ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|reset_merged                                                                                                   ; Unassigned                 ; 9       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|i252~1                                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i214                                                                                                           ; Unassigned                 ; 64      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i227~2                                                                                                         ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                              ; Unassigned                 ; 71      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_master|cxl_io_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|reset_merged                                                                                                   ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i214~0                                                                                                           ; Unassigned                 ; 61      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i227~2                                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                                ; Unassigned                 ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|reset_merged                                                                                                     ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|i164~1                                                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i118                                                                                                             ; Unassigned                 ; 32      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i131~2                                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cxl_io_slave|cxl_io_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|reset_merged                                                                                                     ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|debug_master|debug_master|cmd_waitrequest~2                                                                                                                                           ; Unassigned                 ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|debug_master|debug_master|wait_rise                                                                                                                                                   ; Unassigned                 ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i133~0                                                                                               ; Unassigned                 ; 31      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i146~1                                                                                               ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                    ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|reset_merged                                                                                         ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|i110~1                                                                                                                                          ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i46                                                                                                  ; Unassigned                 ; 8       ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i59~2                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                    ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_reconfig_slave|hip_reconfig_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|reset_merged                                                                                         ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rdata_fifo|i119                                                                                                                                  ; Unassigned                 ; 38      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                         ; Unassigned                 ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i1348                                                                                                                                   ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i1960~3                                                                                                                                 ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i256~0                                                                                                                                  ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i620                                                                                                                                    ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i984                                                                                                                                    ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent|i782~0                                                                                                                                           ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent|rp_valid                                                                                                                                         ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i1272                                                                                                                                   ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i1744                                                                                                                                   ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i2536~2                                                                                                                                 ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i328~0                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i800                                                                                                                                    ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rdata_fifo|i119                                                                                                                             ; Unassigned                 ; 38      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                    ; Unassigned                 ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i1348                                                                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i1960~6                                                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i256~0                                                                                                                             ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i620                                                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i984                                                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent|i782~0                                                                                                                                      ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent|rp_valid                                                                                                                                    ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_001|update_grant~0                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_005|update_grant~0                                                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_006|update_grant~0                                                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_compliance_slave_s0_agent_rsp_fifo|i1272                                                                                                                        ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_compliance_slave_s0_agent_rsp_fifo|i1744                                                                                                                        ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_compliance_slave_s0_agent_rsp_fifo|i2536~2                                                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_compliance_slave_s0_agent_rsp_fifo|i328~0                                                                                                                       ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_compliance_slave_s0_agent_rsp_fifo|i800                                                                                                                         ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rdata_fifo|i119                                                                                                                        ; Unassigned                 ; 38      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rdata_fifo|internal_sclr                                                                                                               ; Unassigned                 ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|i1348                                                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|i1952~0                                                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|i1960~3                                                                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|i256~0                                                                                                                        ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|i620                                                                                                                          ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|i984                                                                                                                          ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent_rsp_fifo|mem[0][78]~_wirecell                                                                                                          ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_csb2wire_csr_s0_agent|rp_valid                                                                                                                               ; Unassigned                 ; 67      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_limiter|i26~0                                                                                                                                      ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_limiter|internal_sclr                                                                                                                              ; Unassigned                 ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_afu_slave_s0_cmd_width_adapter|data_reg[31]~ERTM                                                                                                ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_afu_slave_s0_cmd_width_adapter|i536~0                                                                                                           ; Unassigned                 ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_cmb2avst_slave_s0_cmd_width_adapter|i536~0                                                                                                      ; Unassigned                 ; 57      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_cxl_io_csb2wire_csr_s0_cmd_width_adapter|i536~0                                                                                                 ; Unassigned                 ; 57      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_cxl_io_slave_s0_cmd_width_adapter|i536~0                                                                                                        ; Unassigned                 ; 57      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_hip_reconfig_slave_s0_cmd_width_adapter|i578~0                                                                                                  ; Unassigned                 ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_master_m0_to_hip_reconfig_slave_s0_cmd_width_adapter|use_reg~SynDup_wirecell                                                                                 ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rdata_fifo|i119                                                                                                                               ; Unassigned                 ; 42      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                      ; Unassigned                 ; 44      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i1348                                                                                                                                ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i1712                                                                                                                                ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i2076                                                                                                                                ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i2440                                                                                                                                ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i256~0                                                                                                                               ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i2804                                                                                                                                ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i3408                                                                                                                                ; Unassigned                 ; 24      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i3416~3                                                                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i620                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|i984                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cxl_io_slave_s0_agent_rsp_fifo|mem[0][78]~_wirecell                                                                                                                 ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_limiter|i482~1                                                                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_limiter|internal_sclr                                                                                                                               ; Unassigned                 ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_bbs_slave_s0_cmd_width_adapter|i835~0                                                                                                            ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_hip_reconfig_slave_s0_cmd_width_adapter|i473~0                                                                                                   ; Unassigned                 ; 47      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_hip_reconfig_slave_s0_cmd_width_adapter|use_reg~_wirecell                                                                                        ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_usr_avmm_hip_reconfig_slave_s0_cmd_width_adapter|i509~1                                                                                          ; Unassigned                 ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_usr_avmm_hip_reconfig_slave_s0_cmd_width_adapter|use_reg~_wirecell                                                                               ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rdata_fifo|i47                                                                                                                          ; Unassigned                 ; 18      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                ; Unassigned                 ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i1051                                                                                                                          ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i1334                                                                                                                          ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i1617                                                                                                                          ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i1900                                                                                                                          ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i202~0                                                                                                                         ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i2183                                                                                                                          ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i2660~3                                                                                                                        ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i485                                                                                                                           ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|i768                                                                                                                           ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent_rsp_fifo|mem[0][51]~_wirecell                                                                                                           ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_agent|i525~0                                                                                                                                  ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_to_debug_master_m0_rsp_width_adapter|count[1]~1                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_reconfig_slave_s0_to_debug_master_m0_rsp_width_adapter|i768~2                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_005|src0_valid~0                                                                                                                                          ; Unassigned                 ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_006|src0_valid~0                                                                                                                                          ; Unassigned                 ; 62      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_006|src1_valid~0                                                                                                                                          ; Unassigned                 ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rdata_fifo|i47                                                                                                                 ; Unassigned                 ; 14      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                       ; Unassigned                 ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rsp_fifo|i1051                                                                                                                 ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rsp_fifo|i1528~3                                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rsp_fifo|i202~0                                                                                                                ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rsp_fifo|i485                                                                                                                  ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent_rsp_fifo|i768                                                                                                                  ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent|i525~0                                                                                                                         ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_agent|rp_valid~0                                                                                                                     ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_to_debug_master_m0_rsp_width_adapter|count[1]~1                                                                                      ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_hip_reconfig_slave_s0_to_debug_master_m0_rsp_width_adapter|i768~1                                                                                          ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|usr_avmm_hip_reconfig_slave|usr_avmm_hip_reconfig_slave|cmd_waitrequest~0                                                                                                             ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|usr_avmm_hip_reconfig_slave|usr_avmm_hip_reconfig_slave|wait_rise                                                                                                                     ; Unassigned                 ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~13                                                                                                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~6                                                                                                              ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                         ; Unassigned                 ; 452     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                       ; Unassigned                 ; 452     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[175]~ERTM                                                                                                                                      ; Unassigned                 ; 26      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[175]~ERTM0                                                                                                                                     ; Unassigned                 ; 75      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[191]~ERTM                                                                                                                                      ; Unassigned                 ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[191]~ERTM0                                                                                                                                     ; Unassigned                 ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[63]~ERTM0                                                                                                                                      ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_hdr[63]~ERTM                                                                                                                                        ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_hdr_parity[2]~ERTM0                                                                                                                                 ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_pvalid[0]~ERTM                                                                                                                                      ; Unassigned                 ; 70      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[111]~ERTM                                                                                                                                ; Unassigned                 ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[111]~ERTM0                                                                                                                               ; Unassigned                 ; 80      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[11]~ERTM0                                                                                                                                ; Unassigned                 ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[127]~ERTM                                                                                                                                ; Unassigned                 ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[127]~ERTM0                                                                                                                               ; Unassigned                 ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[255]~ERTM                                                                                                                                ; Unassigned                 ; 57      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[255]~ERTM0                                                                                                                               ; Unassigned                 ; 44      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_hdr_d[127]~ERTM                                                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_hdr_d[99]~ERTM                                                                                                                                  ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_hdr_parity_d[2]~ERTM0                                                                                                                           ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_pvalid_d[0]~ERTM                                                                                                                                ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~13                                                                                                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~6                                                                                                              ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                         ; Unassigned                 ; 284     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                       ; Unassigned                 ; 284     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|tx_st_data[191]~ERTM                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|tx_st_data[63]~ERTM                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_d[127]~ERTM                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_d[255]~ERTM                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_empty_d[2]~ERTM                                                                                                                                 ; Unassigned                 ; 30      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~13                                                                                                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~6                                                                                                              ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                         ; Unassigned                 ; 452     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                       ; Unassigned                 ; 452     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_data[163]~ERTM                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_data[63]~ERTM                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_hdr[35]~ERTM                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_hdr[63]~ERTM                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|usr_tx_st_data_d[127]~ERTM                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|usr_tx_st_data_d[255]~ERTM                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|usr_tx_st_data_d[99]~ERTM                                                                                                                                 ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|usr_tx_st_hdr_parity_d[3]~ERTM                                                                                                                            ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~13                                                                                                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~6                                                                                                              ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                         ; Unassigned                 ; 284     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                       ; Unassigned                 ; 284     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|tx_st_data[107]~ERTM                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|tx_st_data[127]~ERTM                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|tx_st_data[255]~ERTM                                                                                                                                      ; Unassigned                 ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|tx_st_data[7]~ERTM                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|tx_st_data_parity[7]~ERTM                                                                                                                                 ; Unassigned                 ; 37      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|usr_tx_st_data_d[128]~ERTM                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|usr_tx_st_data_d[191]~ERTM                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|usr_tx_st_data_parity_d[3]~ERTM                                                                                                                           ; Unassigned                 ; 89      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLdat_inst|crdt_counter[8]~ERTM                                                                                                                                ; Unassigned                 ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLdat_inst|crdt_counter[8]~ERTM0                                                                                                                               ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLdat_inst|usr_rx_st_crdt_update_cnt_d[3]~ERTM                                                                                                                 ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLhdr_inst|crdt_counter[1]~ERTM                                                                                                                                ; Unassigned                 ; 95      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLhdr_inst|crdt_counter[1]~ERTM0                                                                                                                               ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_NPdat_inst|crdt_counter[8]~ERTM0                                                                                                                                ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_NPhdr_inst|crdt_counter[1]~ERTM0                                                                                                                                ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_Pdat_inst|crdt_counter[8]~ERTM0                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_Phdr_inst|crdt_counter[6]~ERTM0                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_Phdr_inst|rx_st_crdt_update_cnt_do[1]~ERTM                                                                                                                      ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_Phdr_inst|rx_st_crdt_update_cnt_do[1]~ERTM0                                                                                                                     ; Unassigned                 ; 25      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_steal_inst|usr_tx_st_Dcrdt_update[0]                                                                                                                                                           ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_steal_inst|usr_tx_st_Dcrdt_update[1]                                                                                                                                                           ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_steal_inst|usr_tx_st_Hcrdt_update[0]                                                                                                                                                           ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_credit_steal_inst|usr_tx_st_Hcrdt_update[1]                                                                                                                                                           ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i1652~0                                                                                                                                           ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i1652~SynDup                                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i1652~SynDup_1                                                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i6632~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i6696~0                                                                                                                                           ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i6824~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i6888~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i7639~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i7703~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i7735~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|i9219~5                                                                                                                                           ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_empty_mrrip_o[0]~ERTM                                                                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_empty_mrrip_o[0]~ERTM1                                                                                                                      ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_o~SynDup                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_o~SynDup_1                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_o~SynDup_2                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_o~SynDup_3                                                                                                                      ; Unassigned                 ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_o~SynDup_3_wirecell                                                                                                             ; Unassigned                 ; 46      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_o~_wirecell                                                                                                                     ; Unassigned                 ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_prefix_d[7]~ERTM0                                                                                                                           ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_prefix_mrrip_o[7]~ERTM0                                                                                                                     ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst0|rx_st_prefix_p[7]~ERTM0                                                                                                                           ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i1652~0                                                                                                                                           ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i1652~SynDup                                                                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i1652~SynDup_1                                                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i6632~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i6696~0                                                                                                                                           ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i6824~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i6888~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i7639~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i7703~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i7735~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|i9219~5                                                                                                                                           ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_empty_d[0]~ERTM0                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_empty_d[0]~ERTM2                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_empty_mrrip_o[0]~ERTM0                                                                                                                      ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_empty_mrrip_o[0]~ERTM2                                                                                                                      ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_empty_p[0]~ERTM0                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_empty_p[0]~ERTM2                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_passthrough_o~SynDup                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_passthrough_o~SynDup_1                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_passthrough_o~SynDup_2                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_passthrough_o~SynDup_3                                                                                                                      ; Unassigned                 ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_passthrough_o~SynDup_3_wirecell                                                                                                             ; Unassigned                 ; 46      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_passthrough_o~_wirecell                                                                                                                     ; Unassigned                 ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_prefix_d[7]~ERTM                                                                                                                            ; Unassigned                 ; 25      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_prefix_mrrip_o[7]~ERTM                                                                                                                      ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst1|rx_st_prefix_p[7]~ERTM                                                                                                                            ; Unassigned                 ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i1652~0                                                                                                                                           ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i1652~SynDup                                                                                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i6632~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i6696~0                                                                                                                                           ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i6824~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i6888~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i7639~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i7703~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i7735~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|i9219~5                                                                                                                                           ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_empty_d[0]~ERTM2                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_empty_mrrip_o[0]~ERTM                                                                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_empty_mrrip_o[0]~ERTM2                                                                                                                      ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_empty_p[0]~ERTM2                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_o~SynDup                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_o~SynDup_1                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_o~SynDup_2                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_o~SynDup_3                                                                                                                      ; Unassigned                 ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_o~SynDup_3_wirecell                                                                                                             ; Unassigned                 ; 46      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_o~_wirecell                                                                                                                     ; Unassigned                 ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_prefix_d[3]~ERTM                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_prefix_d[3]~ERTM0                                                                                                                           ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_prefix_d[7]~ERTM0                                                                                                                           ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_prefix_mrrip_o[7]~ERTM0                                                                                                                     ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_prefix_p[7]~ERTM                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_prefix_p[7]~ERTM0                                                                                                                           ; Unassigned                 ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_pvalid_d[0]~ERTM0                                                                                                                           ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst2|rx_st_pvalid_mrrip_o[0]~ERTM0                                                                                                                     ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i1652~0                                                                                                                                           ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i1652~SynDup                                                                                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i6632~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i6696~0                                                                                                                                           ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i6824~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i6888~0                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i7639~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i7703~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i7735~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|i9219~5                                                                                                                                           ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_empty_d[0]~ERTM1                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_empty_mrrip_o[0]~ERTM                                                                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_empty_mrrip_o[0]~ERTM1                                                                                                                      ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_empty_p[0]~ERTM                                                                                                                             ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_empty_p[0]~ERTM1                                                                                                                            ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o                                                                                                                               ; Unassigned                 ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~SynDup                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~SynDup_1                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~SynDup_2                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~SynDup_3                                                                                                                      ; Unassigned                 ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~SynDup_3_wirecell                                                                                                             ; Unassigned                 ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_o~_wirecell                                                                                                                     ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_prefix_d[7]~ERTM                                                                                                                            ; Unassigned                 ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_prefix_mrrip_o[7]~ERTM                                                                                                                      ; Unassigned                 ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_prefix_p[15]~ERTM                                                                                                                           ; Unassigned                 ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|cxl_io_rx_avst_parser_inst3|rx_st_pvalid_mrrip_o[0]~ERTM                                                                                                                      ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|i396~0                                                                                                                                                                        ; Unassigned                 ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_top_inst|i396~SynDup                                                                                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                            ; Unassigned                 ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                     ; Unassigned                 ; 41      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                                   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|rtl~3                                                                                                                       ; Unassigned                 ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                                ; Unassigned                 ; 139     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                            ; Unassigned                 ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|aer_fifo|sclr[3]                                                                                                                                                     ; Unassigned                 ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                        ; Unassigned                 ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                 ; Unassigned                 ; 35      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                               ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                                   ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|rtl~3                                                                                                                   ; Unassigned                 ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                            ; Unassigned                 ; 133     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                        ; Unassigned                 ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|hip_err_fifo|sclr[3]                                                                                                                                                 ; Unassigned                 ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|i574~1                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                          ; Unassigned                 ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup                                                                                                   ; Unassigned                 ; 46      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]~SynDup_1                                                                                                 ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                                     ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|rtl~3                                                                                                                     ; Unassigned                 ; 60      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                              ; Unassigned                 ; 144     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                          ; Unassigned                 ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|ip2pm_fifo|sclr[3]                                                                                                                                                   ; Unassigned                 ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|pm2ip_fifo|dcfifo_component|auto_generated|rdaclr|dffe8a[0]                                                                                                          ; Unassigned                 ; 91      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|pm2ip_fifo|dcfifo_component|auto_generated|rtl~1                                                                                                                     ; Unassigned                 ; 82      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|pm2ip_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                                     ; Unassigned                 ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|pm2ip_fifo|dcfifo_component|auto_generated|wraclr|dffe8a[0]                                                                                                          ; Unassigned                 ; 27      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge|pm2ip_fifo|sclr[3]                                                                                                                                                   ; Unassigned                 ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[0]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[1]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[2]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[3]~4                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[0]~0                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[1]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[2]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[3]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[0]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[1]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[2]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[3]~4                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[0]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[1]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[2]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[3]~4                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[0]~0                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[1]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[2]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[3]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[0]~0                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[1]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[2]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[3]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[0]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[1]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[2]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[3]~4                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[0]~0                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[1]~1                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[2]~2                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[3]~3                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE0_IOE[0]~2                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE0_MPL[0]~1                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE0_MSE[0]~8                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE1_IOE[0]~0                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE1_MPL[0]~0                                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE1_MSE[0]~0                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE0_DRAINDELAY[0]~1                                                                                 ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE0_DRAINDELAY[1]~2                                                                                 ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE0_DRAINDELAY[2]~3                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE1_DRAINDELAY[0]~1                                                                                 ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE1_DRAINDELAY[1]~3                                                                                 ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE1_DRAINDELAY[2]~4                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_LTLGCTRL_STARTTRG[0]~0                                                                                          ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_LTLGSTP_STOPTRG[0]~1                                                                                            ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCIP[0]~5                                                                                                ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCLA[0]~0                                                                                                ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCLA[1]~1                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCLA[2]~2                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[0]~2                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[1]~3                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[2]~4                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[3]~5                                                                                                ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCCTL_MCEN[0]~1                                                                                                 ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCCTL_MCNG[0]~0                                                                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC0RCTL_TCVC0M[0]~6                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC1RCTL_TCVC1M[0]~2                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC1RCTL_VC1ID[0]~0                                                                                          ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC2RCTL_TCVC2M[0]~2                                                                                         ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC2RCTL_VC2ID[0]~0                                                                                          ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[0]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[1]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[2]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[0]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[1]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[2]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[0]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[1]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[2]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[0]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[1]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[2]~5                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[3]~6                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[0]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[1]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[2]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[0]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[1]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[2]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[0]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[1]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[2]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[3]~4                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[0]~0                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[1]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[2]~2                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[3]~3                                                                                      ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE0_PF0VFMSE[0]~0                                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE0_PF1VFMSE[0]~0                                                                                     ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE1_PF0VFMSE[0]~0                                                                                     ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE1_PF1VFMSE[0]~0                                                                                     ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE0_WATERMARK[0]~1                                                                                   ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE0_WATERMARK[1]~2                                                                                   ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE1_WATERMARK[0]~1                                                                                   ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE1_WATERMARK[1]~2                                                                                   ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1                                                                                                                                          ; Unassigned                 ; 116     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_1                                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_10                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_11                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_12                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_13                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_14                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_15                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_16                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_17                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_18                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_19                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_2                                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_20                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_21                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_22                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_23                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_24                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_25                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_26                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_27                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_28                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_29                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_3                                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_30                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_31                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_32                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_33                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_34                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_35                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_36                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_37                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_38                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_39                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_4                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_40                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_41                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_42                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_43                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_44                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_45                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_46                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_47                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_48                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_49                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_50                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_51                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_52                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_53                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_54                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_55                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_56                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_57                                                                                                                                ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_58                                                                                                                                ; Unassigned                 ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_58_wirecell                                                                                                                       ; Unassigned                 ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_5_wirecell                                                                                                                        ; Unassigned                 ; 83      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_60                                                                                                                                ; Unassigned                 ; 52      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_60_wirecell                                                                                                                       ; Unassigned                 ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_6_wirecell                                                                                                                        ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_7                                                                                                                                 ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_8                                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_9                                                                                                                                 ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp2                                                                                                                                          ; Unassigned                 ; 7       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|i100~2                                                                                                         ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|i44~1                                                                                                          ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|rx_Dcrdt_update_cnt[3]~ERTM                                                                                    ; Unassigned                 ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i100~2                                                                                                          ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i44~1                                                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|p_rx_crd|i100~2                                                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|p_rx_crd|i44~1                                                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4780~2                                                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4788~1                                                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4796~1                                                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4804~1                                                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|pld_if_i_ff.rx_st_empty_s0_o[0]~ERTM                                                                               ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|pld_if_i_ff.rx_st_empty_s2_o[0]~ERTM0                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|pld_if_i_ff.rx_st_empty_s3_o[0]~ERTM                                                                               ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|fifo_data_rd_en_s0_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|fifo_data_rd_en_s0_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|fifo_data_rd_en_s1_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|fifo_data_rd_en_s1_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|fifo_data_rd_en_s0_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|fifo_data_rd_en_s0_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|fifo_data_rd_en_s1_i~0          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|fifo_data_rd_en_s1_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|fifo_data_rd_en_s0_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|fifo_data_rd_en_s0_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|fifo_data_rd_en_s1_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|fifo_data_rd_en_s1_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|fifo_data_rd_en_s0_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|fifo_data_rd_en_s0_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|fifo_data_rd_en_s1_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|fifo_data_rd_en_s1_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|fifo_data_rd_en_s0_i~0          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|fifo_data_rd_en_s0_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|fifo_data_rd_en_s1_i~0          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|fifo_data_rd_en_s1_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|fifo_data_rd_en_s0_i~0          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|fifo_data_rd_en_s0_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|fifo_data_rd_en_s1_i~1          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|fifo_data_rd_en_s1_i~SynDup_2   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]            ; Unassigned                 ; 119     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                 ; 62      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s0_i[0]~1                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s0_i[0]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s0_i[1]~0                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s0_i[1]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s0_i[2]~2                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s0_i[2]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s1_i[0]~1                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s1_i[0]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s1_i[1]~0                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s1_i[1]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s1_i[2]~2                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s1_i[2]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s2_i[0]~1                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s2_i[0]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s2_i[1]~0                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s2_i[1]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s2_i[2]~2                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s2_i[2]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[0]~1                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[0]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[1]~0                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[1]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[2]~2                                                     ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_data_wr_en_s3_i[2]~SynDup                                                ; Unassigned                 ; 262     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~2     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~3     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~4     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~5     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~6     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~7     ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|rtl~4                           ; Unassigned                 ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|rtl~5                           ; Unassigned                 ; 39      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|sclr[3]                                                         ; Unassigned                 ; 104     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0 ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1 ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rtl~2                       ; Unassigned                 ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rtl~3                       ; Unassigned                 ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|sclr[3]                                                     ; Unassigned                 ; 82      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_en~_wirecell                                                         ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i1227~2                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i1227~5                                                                       ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rtl~3                             ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rtl~4                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                 ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|sclr[3]                                                           ; Unassigned                 ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                 ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rtl~3                             ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rtl~4                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                 ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|sclr[3]                                                           ; Unassigned                 ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                 ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rtl~3                             ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rtl~4                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                 ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|sclr[3]                                                           ; Unassigned                 ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                 ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rtl~3                             ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rtl~4                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                 ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|sclr[3]                                                           ; Unassigned                 ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                 ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~2           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~3           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~4           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~5           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~6           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~7           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rtl~2                                 ; Unassigned                 ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rtl~4                                 ; Unassigned                 ; 39      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|sclr[3]                                                               ; Unassigned                 ; 104     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_crd_type_s2_f[1]~ERTM                                                                                          ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|i521~2                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|i575~0                                                                                           ; Unassigned                 ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|i521~2                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|i575~0                                                                                           ; Unassigned                 ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|i521~2                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|i575~0                                                                                           ; Unassigned                 ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|i521~2                                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|i575~0                                                                                           ; Unassigned                 ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp1                                                                                                                             ; Unassigned                 ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2                                                                                                                             ; Unassigned                 ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_1_wirecell                                                                                                           ; Unassigned                 ; 86      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_2_wirecell                                                                                                           ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_3_wirecell                                                                                                           ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_4_wirecell                                                                                                           ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_wirecell                                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1067~0                                                                                                                   ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1091~0                                                                                                                   ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1107~0                                                                                                                   ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1123~0                                                                                                                   ; Unassigned                 ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1139~0                                                                                                                   ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1447~0                                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1447~1                                                                                                                   ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1447~2                                                                                                                   ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1493~0                                                                                                                   ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1533~0                                                                                                                   ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|dcfifo_component|auto_generated|rtl~3                                                                       ; Unassigned                 ; 24      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|dcfifo_component|auto_generated|rtl~5                                                                       ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|sclr[3]                                                                                                     ; Unassigned                 ; 60      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|cmb_tx_cpld_crdup_i[4]~ERTM                                                                ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i430~5                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i450~1                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i470~3                                                                                     ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i482~3                                                                                     ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s0[0][0]~0                                                                                    ; Unassigned                 ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s0[0][0]~1                                                                                    ; Unassigned                 ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s0[0][0]~2                                                                                    ; Unassigned                 ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s0[0][0]~SynDup                                                                               ; Unassigned                 ; 540     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s0[0][0]~SynDup_12                                                                            ; Unassigned                 ; 540     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s0[0][0]~SynDup_6                                                                             ; Unassigned                 ; 540     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s2[0][0]~0                                                                                    ; Unassigned                 ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s2[0][0]~1                                                                                    ; Unassigned                 ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s2[0][0]~2                                                                                    ; Unassigned                 ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s2[0][0]~SynDup                                                                               ; Unassigned                 ; 540     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s2[0][0]~SynDup_12                                                                            ; Unassigned                 ; 540     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|core_fifo_data_rd_en_s2[0][0]~SynDup_6                                                                             ; Unassigned                 ; 540     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i136~2                                                                                                             ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i227~1                                                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i314~1                                                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i54~0                                                                                                              ; Unassigned                 ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|pld_rst_n_f~_wirecell                                                                                              ; Unassigned                 ; 22      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0                                            ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1                                            ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rtl~2                                                                  ; Unassigned                 ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rtl~3                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|sclr[3]                                                                                                ; Unassigned                 ; 66      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]                  ; Unassigned                 ; 55      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup           ; Unassigned                 ; 40      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_1         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_2         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_3         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_4         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_5         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]                  ; Unassigned                 ; 55      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup           ; Unassigned                 ; 40      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_1         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_2         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_3         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_4         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_5         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]                  ; Unassigned                 ; 55      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup           ; Unassigned                 ; 40      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_1         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_2         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_3         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_4         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_5         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]                  ; Unassigned                 ; 55      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup           ; Unassigned                 ; 40      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_1         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_2         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_3         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_4         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_5         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]                  ; Unassigned                 ; 55      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup           ; Unassigned                 ; 40      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_1         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_2         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_3         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_4         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_5         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]                  ; Unassigned                 ; 55      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup           ; Unassigned                 ; 40      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_1         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_2         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_3         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_4         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_5         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_rd_en_s2_i_f_cp2~SynDup_wirecell                                          ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_rd_en_s2_i_f_cp5~SynDup_wirecell                                          ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_rd_en_s3_i_f_cp5~SynDup_wirecell                                          ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s0_i[0]~2                                                           ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s0_i[0]~SynDup                                                      ; Unassigned                 ; 540     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s0_i[1]~0                                                           ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s0_i[1]~SynDup                                                      ; Unassigned                 ; 540     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s0_i[2]~1                                                           ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s0_i[2]~SynDup                                                      ; Unassigned                 ; 540     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s2_i[0]~2                                                           ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s2_i[0]~SynDup                                                      ; Unassigned                 ; 540     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s2_i[1]~0                                                           ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s2_i[1]~SynDup                                                      ; Unassigned                 ; 540     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s2_i[2]~1                                                           ; Unassigned                 ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_wr_en_s2_i[2]~SynDup                                                      ; Unassigned                 ; 540     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_hdr_dout_f[176]~ERTM0                                                          ; Unassigned                 ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_hdr_dout_f[30]~ERTM0                                                           ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~2            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~3            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~4            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~5            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~6            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~7            ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|rtl~2                                  ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|rtl~4                                  ; Unassigned                 ; 37      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|sclr[3]                                                                ; Unassigned                 ; 104     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~2                                      ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~3                                      ; Unassigned                 ; 40      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~4                                      ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                               ; Unassigned                 ; 180     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_3                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|sclr[3]                                                                    ; Unassigned                 ; 130     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|sclr[3]~SynDup                                                             ; Unassigned                 ; 80      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|sclr[3]~SynDup_1                                                           ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~10                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~11                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~12                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~13                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~14                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~15                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~2                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~3                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~4                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~5                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~6                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~7                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~8                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~9                 ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rtl~3                                       ; Unassigned                 ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rtl~5                                       ; Unassigned                 ; 40      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|sclr[3]                                                                     ; Unassigned                 ; 125     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|i6063~1                                                                             ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_rst_n_f                                                                         ; Unassigned                 ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s0_i[191]~ERTM                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s0_i[55]~ERTM                                                     ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s0_i[63]~ERTM                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s1_i[191]~ERTM                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s1_i[55]~ERTM                                                     ; Unassigned                 ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s1_i[63]~ERTM                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s2_i[191]~ERTM                                                    ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s2_i[56]~ERTM                                                     ; Unassigned                 ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s2_i[63]~ERTM                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s3_i[128]~ERTM                                                    ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s3_i[191]~ERTM                                                    ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s3_i[56]~ERTM                                                     ; Unassigned                 ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s0_i[27]~ERTM                                                      ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s0_i[63]~ERTM                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s2_i[28]~ERTM                                                      ; Unassigned                 ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s2_i[63]~ERTM                                                      ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i                                                                                                            ; Unassigned                 ; 15      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_10_wirecell                                                                                         ; Unassigned                 ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_1_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_2_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_3_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_4_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_5_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_6_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_7_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_8_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_9_wirecell                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_1_wirecell                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_2_wirecell                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_3_wirecell                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_4_wirecell                                                                                             ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_5_wirecell                                                                                             ; Unassigned                 ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUpwr_rst_b_i~SynDup_wirecell                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUpwr_rst_b_i~_wirecell                                                                                                      ; Unassigned                 ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i                                                                                                                  ; Unassigned                 ; 12      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_100_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_101_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_102_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_103_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_104_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_105_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_106_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_107_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_108_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_109_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_10_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_110_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_111_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_112_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_113_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_114_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_115_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_116_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_117_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_118_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_119_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_11_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_120_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_121_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_122_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_123_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_124_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_125_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_126_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_127_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_128_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_129_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_12_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_130_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_131_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_132_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_133_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_134_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_135_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_136_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_137_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_138_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_139_wirecell                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_13_wirecell                                                                                               ; Unassigned                 ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_140_wirecell                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_141_wirecell                                                                                              ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_142_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_143_wirecell                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_144_wirecell                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_145_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_146_wirecell                                                                                              ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_147_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_148_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_149_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_14_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_150_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_151_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_152_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_153_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_154_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_155_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_156_wirecell                                                                                              ; Unassigned                 ; 11      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_157_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_158_wirecell                                                                                              ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_159_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_15_wirecell                                                                                               ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_160_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_161_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_162_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_163_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_164_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_165_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_166_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_167_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_168_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_169_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_16_wirecell                                                                                               ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_170_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_171_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_172_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_173_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_174_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_175_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_176_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_177_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_178_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_179_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_17_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_180_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_181_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_182_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_183_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_184_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_185_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_186_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_187_wirecell                                                                                              ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_188_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_189_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_18_wirecell                                                                                               ; Unassigned                 ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_190_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_191_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_192_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_193_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_194_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_195_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_196_wirecell                                                                                              ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_197_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_198_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_199_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_1_wirecell                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_200_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_201_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_202_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_203_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_204_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_205_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_206_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_207_wirecell                                                                                              ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_208_wirecell                                                                                              ; Unassigned                 ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_209_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_20_wirecell                                                                                               ; Unassigned                 ; 23      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_210_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_211_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_212                                                                                                       ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_213                                                                                                       ; Unassigned                 ; 45      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_213_wirecell                                                                                              ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_215_wirecell                                                                                              ; Unassigned                 ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_216_wirecell                                                                                              ; Unassigned                 ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_218_wirecell                                                                                              ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_21_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_220_wirecell                                                                                              ; Unassigned                 ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_221_wirecell                                                                                              ; Unassigned                 ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_223_wirecell                                                                                              ; Unassigned                 ; 47      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_224_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_225_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_226_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_227_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_228_wirecell                                                                                              ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_22_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_231_wirecell                                                                                              ; Unassigned                 ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_232_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_233_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_234_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_235_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_236_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_237_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_238_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_239_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_23_wirecell                                                                                               ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_240_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_241_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_242_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_243_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_244_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_245_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_246_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_247_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_248_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_249_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_24_wirecell                                                                                               ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_250_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_251_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_252_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_253_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_254_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_255_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_256_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_257_wirecell                                                                                              ; Unassigned                 ; 91      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_258                                                                                                       ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_258_wirecell                                                                                              ; Unassigned                 ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_259_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_25_wirecell                                                                                               ; Unassigned                 ; 52      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_260_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_261_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_262_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_263_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_264_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_265_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_266_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_267_wirecell                                                                                              ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_268_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_26_wirecell                                                                                               ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_27_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_28_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_29_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_2_wirecell                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_30_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_31_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_326_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_327_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_328_wirecell                                                                                              ; Unassigned                 ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_329_wirecell                                                                                              ; Unassigned                 ; 91      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_32_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_330_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_331_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_332_wirecell                                                                                              ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_333_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_334_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_335_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_336_wirecell                                                                                              ; Unassigned                 ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_337_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_338_wirecell                                                                                              ; Unassigned                 ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_339_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_33_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_343_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_348_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_349_wirecell                                                                                              ; Unassigned                 ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_34_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_350_wirecell                                                                                              ; Unassigned                 ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_351_wirecell                                                                                              ; Unassigned                 ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_352_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_353_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_354_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_355_wirecell                                                                                              ; Unassigned                 ; 91      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_356                                                                                                       ; Unassigned                 ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_356_wirecell                                                                                              ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_357_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_358_wirecell                                                                                              ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_359_wirecell                                                                                              ; Unassigned                 ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_35_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_36_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_37_wirecell                                                                                               ; Unassigned                 ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_38_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_39_wirecell                                                                                               ; Unassigned                 ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_3_wirecell                                                                                                ; Unassigned                 ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_40_wirecell                                                                                               ; Unassigned                 ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_41_wirecell                                                                                               ; Unassigned                 ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_42_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_43_wirecell                                                                                               ; Unassigned                 ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_44_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_45_wirecell                                                                                               ; Unassigned                 ; 89      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_46_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_47_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_48_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_49_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_4_wirecell                                                                                                ; Unassigned                 ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_50_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_51_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_52_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_53_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_54_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_55_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_56_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_57_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_58_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_59_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_5_wirecell                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_60_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_61_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_62_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_63_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_64_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_65_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_66_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_67_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_68                                                                                                        ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_68_wirecell                                                                                               ; Unassigned                 ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_69                                                                                                        ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_6_wirecell                                                                                                ; Unassigned                 ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_70_wirecell                                                                                               ; Unassigned                 ; 75      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_71_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_72_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_73_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_74_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_75_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_76_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_77_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_78_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_79_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_7_wirecell                                                                                                ; Unassigned                 ; 3584    ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_80_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_81_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_82_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_83_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_84_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_85_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_86_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_87_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_88_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_89_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_8_wirecell                                                                                                ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_90_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_91_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_92_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_93_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_94_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_95_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_96_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_97_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_98_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_99_wirecell                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_9_wirecell                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd                                                                                                              ; Unassigned                 ; 378     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|cmb_avmm_master_inst|i934~2                                                                                                                   ; Unassigned                 ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|cmb_avmm_master_inst|i934~3                                                                                                                   ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLcomplid_i[2]~ERTM                                                                                                    ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLcomplid_i[2]~ERTM0                                                                                                   ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLinsertSAI_cxl_i~ERTM                                                                                                 ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLinsertSAI_cxl_i~ERTM0                                                                                                ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i7686~0                                                                                                                 ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i7686~SynDup                                                                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i7686~SynDup_1                                                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i9900~0                                                                                                                 ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_m_rdy_msk1|QmgpMFC_TRANS_GATE|i343~1                                                                                             ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|i972~1                                                                                                                             ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|i982~1                                                                                                                             ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS0|i757~1                                                                                                             ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_1|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_2|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_3|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_4|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_5|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_6|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|jtimestamp1|TS1_7|i757~1                                                                                                           ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|ltr1|NONSNP_READ|i149~3                                                                                                            ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|ltr1|NONSNP_WRITE_CNT|i134~0                                                                                                       ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|ltr1|NONSNP_WRITE_REG|i149~2                                                                                                       ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|ltr1|SNP_WRITE_CNT|i134~0                                                                                                          ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_0|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_1|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_2|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_3|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_4|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_5|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT0_6|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_100|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_101|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_102|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_103|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_104|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_105|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_106|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_107|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_108|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_109|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_10|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_110|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_111|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_112|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_113|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_114|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_115|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_116|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_117|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_118|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_119|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_11|i339~0                                                                                                         ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_120|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_121|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_122|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_123|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_124|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_125|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_126|i316~5                                                                                                        ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_127|i339~0                                                                                                        ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_13|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_14|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_15|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_16|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_17|i316~1                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_18|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_19|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_20|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_21|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_22|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_23|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_24|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_25|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_26|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_27|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_28|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_29|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_30|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_31|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_32|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_33|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_34|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_35|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_36|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_37|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_38|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_39|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_40|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_41|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_42|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_43|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_44|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_45|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_46|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_47|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_48|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_49|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_50|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_51|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_52|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_53|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_54|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_55|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_56|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_57|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_58|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_59|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_60|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_61|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_62|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_63|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_64|i316~1                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_65|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_66|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_67|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_68|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_69|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_70|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_71|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_72|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_73|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_74|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_75|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_76|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_77|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_78|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_79|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_80|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_81|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_82|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_83|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_84|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_85|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_86|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_87|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_88|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_89|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_8|i339~0                                                                                                          ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_90|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_91|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_92|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_93|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_94|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_95|i316~1                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_96|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_97|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_98|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_99|i316~5                                                                                                         ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_CNT_9|i339~0                                                                                                          ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|junit|tcmon1|TCMON_REG1|i213~1                                                                                                           ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qmunit|QMGP|i1340~0                                                                                                                      ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qmunit|QMGP|i516~0                                                                                                                       ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpQueue|TargetQslot1[113]~ERTM                                                                                                   ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpQueue|TargetQslot1[152]~ERTM                                                                                                   ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QAtnonpassvalues[2]~ERTM                                                                                                ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData0[117]~ERTM                                                                                                        ; Unassigned                 ; 86      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData0[217]~ERTM                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData0[239]~ERTM                                                                                                        ; Unassigned                 ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData1[117]~ERTM                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData1[239]~ERTM                                                                                                        ; Unassigned                 ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData2[117]~ERTM                                                                                                        ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData2[217]~ERTM                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData2[239]~ERTM                                                                                                        ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData3[117]~ERTM                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData3[239]~ERTM                                                                                                        ; Unassigned                 ; 70      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData3[45]~ERTM                                                                                                         ; Unassigned                 ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i1239~0                                                                                                                 ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~2                                                                                     ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~3                                                                                     ; Unassigned                 ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~SynDup                                                                                ; Unassigned                 ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|sclr[3]                                                                                                                   ; Unassigned                 ; 72      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|sclr[3]~SynDup                                                                                                            ; Unassigned                 ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|sclr[3]~SynDup_1                                                                                                          ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gticpctl1|i2455~1                                                                                                         ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gticpctl1|i2485~1                                                                                                         ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gticpctl1|i2515~1                                                                                                         ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gticpctl1|i2545~1                                                                                                         ; Unassigned                 ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtidq1|i1557~0                                                                                                            ; Unassigned                 ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtidq1|i1557~SynDup                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtidq1|i1557~SynDup_1                                                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1216~0                                                                                                            ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1216~SynDup                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1411~0                                                                                                            ; Unassigned                 ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1411~SynDup                                                                                                       ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|i278~1                                                                                                             ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|i990~0                                                                                                             ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|qc_dq_wren_i~SynDup                                                                                                ; Unassigned                 ; 514     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|qc_hq_wren_i~SynDup                                                                                                ; Unassigned                 ; 378     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i586~1                                                                                                             ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i633~0                                                                                                             ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i680~0                                                                                                             ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i727~0                                                                                                             ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|do_ram_lookup                                                                                                    ; Unassigned                 ; 37      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|do_ram_lookup~SynDup                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i1551~1                                                                                                          ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3533~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3533~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3540~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3540~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3547~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3547~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3554~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3554~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3561~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3561~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3568~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3568~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3575~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3575~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3582~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3582~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3589~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3589~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3596~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3596~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3603~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3603~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3610~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3610~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3617~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3617~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3624~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3624~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3631~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3631~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3638~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3638~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3645~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3645~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3652~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3652~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3659~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3659~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3666~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3666~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3673~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3673~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3680~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3680~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3687~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3687~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3694~0                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3694~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3701~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3701~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3708~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3708~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3715~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3715~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3722~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3722~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3729~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3729~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3736~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3736~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3743~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3743~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3750~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3750~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3757~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3757~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3764~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3764~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3771~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3771~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3778~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3778~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3785~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3785~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3792~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3792~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3799~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3799~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3806~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3806~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3813~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3813~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3820~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3820~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3827~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3827~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3834~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3834~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3841~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3841~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3848~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3848~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3855~0                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3855~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3862~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3862~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3869~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3869~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3876~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3876~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3883~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3883~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3890~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3890~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3897~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3897~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3904~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3904~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3911~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3911~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3918~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3918~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3925~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3925~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3932~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3932~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3939~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3939~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3946~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3946~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3953~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3953~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3960~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3960~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3967~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3967~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3974~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3974~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3981~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3981~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3988~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3988~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3995~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i3995~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4002~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4002~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4009~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4009~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4016~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4016~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4023~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4023~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4030~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4030~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4037~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4037~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4044~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4044~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4051~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4051~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4058~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4058~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4065~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4065~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4072~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4072~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4079~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4079~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4086~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4086~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4093~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4093~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4100~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4100~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4107~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4107~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4114~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4114~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4121~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4121~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4128~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4128~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4135~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4135~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4142~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4142~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4149~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4149~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4156~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4156~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4163~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4163~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4170~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4170~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4177~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4177~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4184~0                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4184~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4191~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4191~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4198~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4198~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4205~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4205~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4212~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4212~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4219~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4219~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4226~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4226~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4233~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4233~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4240~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4240~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4247~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4247~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4254~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4254~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4261~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4261~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4268~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4268~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4275~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4275~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4282~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4282~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4289~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4289~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4296~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4296~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4303~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4303~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4310~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4310~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4317~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4317~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4324~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4324~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4331~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4331~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4338~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4338~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4345~0                                                                                                          ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4345~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4352~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4352~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4359~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4359~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4366~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4366~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4373~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4373~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4380~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4380~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4387~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4387~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4394~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4394~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4401~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4401~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4408~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4408~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4415~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4415~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4422~0                                                                                                          ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i4422~1                                                                                                          ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i5607~0                                                                                                          ; Unassigned                 ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i5607~SynDup                                                                                                     ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i5607~SynDup_1                                                                                                   ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|i7529~0                                                                                                          ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|reduce_or_12                                                                                                     ; Unassigned                 ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23889                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23894                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23899                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23904                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23909                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23914                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23919                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23924                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23929                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23934                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23939                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23944                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23949                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23954                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23959                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23964                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23969                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23974                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23979                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23984                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23989                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23994                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~23999                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24004                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24009                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24014                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24019                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24024                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24029                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24034                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24039                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24044                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24049                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24054                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24059                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24064                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24069                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24074                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24079                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24084                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24089                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24094                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24099                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24104                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24109                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24114                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24119                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24124                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24129                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24134                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24139                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24144                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24149                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24154                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24159                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24164                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24169                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24174                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24179                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24184                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24189                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24194                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24199                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24204                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24207                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24210                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24213                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24216                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24219                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24222                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24225                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24228                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24231                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24234                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24237                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24240                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24243                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24246                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24249                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24252                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24255                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24258                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24261                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24264                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24267                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24270                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24273                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24276                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24279                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24282                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24285                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24288                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24291                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24294                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24297                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24300                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24303                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24306                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24309                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24312                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24315                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24318                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24321                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24324                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24327                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24330                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24333                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24336                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24339                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24342                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24345                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24348                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24351                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24354                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24357                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24360                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24363                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24366                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24369                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24372                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24375                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24378                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24381                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24384                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24387                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24390                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24393                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~24396                                                                                                  ; Unassigned                 ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_101                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_104                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_107                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_11                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_110                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_113                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_116                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_119                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_122                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_125                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_128                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_131                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_134                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_137                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_14                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_140                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_143                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_146                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_149                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_152                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_155                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_158                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_161                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_164                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_167                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_17                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_170                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_173                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_176                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_179                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_182                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_185                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_188                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_191                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_192                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_193                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_194                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_195                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_196                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_197                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_198                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_199                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_2                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_20                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_200                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_201                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_202                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_203                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_204                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_205                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_206                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_207                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_208                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_209                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_210                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_211                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_212                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_213                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_214                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_215                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_216                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_217                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_218                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_219                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_220                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_221                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_222                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_223                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_224                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_225                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_226                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_227                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_228                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_229                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_23                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_230                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_231                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_232                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_233                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_234                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_235                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_236                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_237                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_238                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_239                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_240                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_241                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_242                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_243                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_244                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_245                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_246                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_247                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_248                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_249                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_250                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_251                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_252                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_253                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_254                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_255                                                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_26                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_29                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_32                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_35                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_38                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_41                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_44                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_47                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_5                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_50                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_53                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_56                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_59                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_62                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_65                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_68                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_71                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_74                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_77                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_8                                                                                               ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_80                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_83                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_86                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_89                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_92                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_95                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtsideq1|sideq|ram~SynDup_98                                                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|held_err[4]~0                                                                                                             ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|i2488~1                                                                                                                   ; Unassigned                 ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|gt_hiperrlog1|i1301~0                                                                                           ; Unassigned                 ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|gt_hiperrlog1|i1301~SynDup                                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|i3530~1                                                                                                         ; Unassigned                 ; 61      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|i3530~SynDup                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[191]~ERTM                                                                                                   ; Unassigned                 ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[237]~ERTM                                                                                                   ; Unassigned                 ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[319]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[447]~ERTM                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[511]~ERTM                                                                                                   ; Unassigned                 ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[63]~ERTM                                                                                                    ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_hdr_final_q[11]~ERTM                                                                                               ; Unassigned                 ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_hdr_final_q[91]~ERTM                                                                                               ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gto_ecrc1|intr_CRCo_Hdr_q[13]~ERTM                                                                                        ; Unassigned                 ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gto_ecrc1|intr_CRCo_Hdr_q[31]~ERTM                                                                                        ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gto_ecrc1|test_crc32_norm_q[0]~ERTM                                                                                       ; Unassigned                 ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gto_ecrc1|test_crc32_norm_q[1]~ERTM                                                                                       ; Unassigned                 ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtopf1|pf_hq_hdr_q[11]~ERTM                                                                                               ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtopf1|pf_hq_hdr_q[91]~ERTM                                                                                               ; Unassigned                 ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|i1316~SynDup                                                                                                              ; Unassigned                 ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Hdr_q[91]~ERTM                                                                                                  ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_RSSAI_valid_q~ERTM                                                                                              ; Unassigned                 ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|send_val_tlp~_wirecell                                                                                                    ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~0                                                                                                               ; Unassigned                 ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup                                                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_1                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_2                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_3                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_4                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2488~0                                                                                                               ; Unassigned                 ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2488~SynDup                                                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2488~SynDup_1                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2488~SynDup_2                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2488~SynDup_3                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2488~SynDup_4                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1738~0                                                                                                             ; Unassigned                 ; 73      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1994~0                                                                                                             ; Unassigned                 ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1994~SynDup                                                                                                        ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1994~SynDup_1                                                                                                      ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|target_bytecntrs1|i6413~0                                                                                                       ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|target_bytecntrs1|i6445~0                                                                                                       ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|target_bytecntrs1|i6477~0                                                                                                       ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|MSGDATACMPCNT.MDCE[0]                                                              ; Unassigned                 ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|MSGDATACMPCNT.MDCE[0]~SynDup                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10034~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10078~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10132~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10170~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10208~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10246~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10869~0                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11142~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11562~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11562~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11626~0                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11655~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11711~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11750~0                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11796~0                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11899~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1192~0                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11955~0                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12153~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12153~10                                                                          ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12198~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12376~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12420~0                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12504~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12504~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12574~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12574~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12666~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12722~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12778~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12834~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1286~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12916~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12951~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1309~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~4                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~5                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~7                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~5                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~8                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~4                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~6                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~8                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~5                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~7                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~9                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1418~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1462~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14693~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14725~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14757~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14789~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14844~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14881~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14918~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14955~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14999~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15036~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1506~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15073~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15110~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15131~0                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15293~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15293~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15384~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15384~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15476~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15476~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1550~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15568~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15568~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15661~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15661~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15752~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15752~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15844~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15844~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15936~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15936~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1607~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1645~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~8                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1683~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1721~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1774~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1791~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1814~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1814~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1814~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18262~1                                                                           ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~4                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1856~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18740~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18775~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18810~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18845~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18866~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18866~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19038~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19070~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19099~0                                                                           ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i192~0                                                                             ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19410~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1942~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19466~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19510~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19566~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19632~1                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19673~2                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19774~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19774~4                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19817~1                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20065~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20065~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20065~2                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2024~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2110~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2127~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2150~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2150~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2192~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2279~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2361~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2378~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2447~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2464~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2487~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2487~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2487~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~2                                                                           ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2529~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2616~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2698~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2785~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2802~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2825~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2825~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2867~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2955~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~4                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3037~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30455~0                                                                           ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30526~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3054~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30561~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30596~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30631~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30672~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30707~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30733~0                                                                           ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30783~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30818~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30862~5                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30862~6                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31370~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31370~1                                                                           ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31457~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31457~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31457~2                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31551~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31586~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31621~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3170~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32275~0                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32373~0                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32452~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32452~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32452~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32452~4                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32599~0                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32679~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32679~1                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32679~2                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32679~3                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32797~0                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32834~0                                                                           ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32935~0                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i33000~0                                                                           ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i337~0                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i355~1                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i383~0                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3968~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4003~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4038~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4073~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4116~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4151~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4186~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4221~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4260~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4295~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4330~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4365~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4405~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4440~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4475~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4510~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4550~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4585~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i458~1                                                                             ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4620~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4655~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4696~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4731~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4766~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i477~0                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4801~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4851~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4851~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4921~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4921~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4998~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4998~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5068~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5068~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5136~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5176~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5176~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5252~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5308~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5408~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5408~10                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5478~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5478~10                                                                           ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5554~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5554~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5624~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5624~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5674~0                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5706~0                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5738~0                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5770~0                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5805~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5861~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5861~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5861~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~0                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~1                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~2                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~3                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6105~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6161~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6161~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6161~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~4                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6405~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6461~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6461~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6461~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~4                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6705~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6761~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6761~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6761~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~4                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~5                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~6                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7010~0                                                                            ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7073~0                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7107~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7130~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7186~0                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7326~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7326~6                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~0                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~1                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~2                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~3                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7590~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7590~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7905~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7965~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8002~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8536~1                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8550~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8606~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8662~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8724~0                                                                            ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8762~0                                                                            ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8806~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~0                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~1                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~2                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~3                                                                             ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9130~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9130~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9209~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9209~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9293~1                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9293~2                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9502~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9502~9                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9563~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9582~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9659~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9694~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9711~0                                                                            ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9727~0                                                                            ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9791~0                                                                            ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9862~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9862~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9946~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9990~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|i6716~3                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|i6732~3                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|i6748~3                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|i6764~3                                                                                       ; Unassigned                 ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i50938~1                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51022~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51094~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51454~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51454~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51454~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51454~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51626~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51710~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52230~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52230~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52322~0                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52354~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52438~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52482~1                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53098~0                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53130~0                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53294~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53691~1                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53691~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53691~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53691~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53862~1                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53906~0                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54086~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54086~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54086~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54258~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54342~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54586~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54586~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55180~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55180~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55364~4                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55432~1                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55504~1                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56094~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56094~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56094~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56770~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56854~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57038~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57038~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57038~2                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57038~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57346~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57430~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57534~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57534~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57689~3                                                                              ; Unassigned                 ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58028~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58028~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58028~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58028~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58268~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58268~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58428~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58428~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59090~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59090~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60798~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60882~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60986~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60986~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61122~0                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61158~0                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61535~1                                                                              ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61818~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61818~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61818~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61818~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62366~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62450~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62502~0                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62620~2                                                                              ; Unassigned                 ; 58      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62974~1                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63090~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63090~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63418~2                                                                              ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63586~1                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63708~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63708~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63792~2                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64276~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64276~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64380~0                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64416~1                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64614~0                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64614~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64744~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64828~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65020~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65020~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65112~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65196~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65970~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65970~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65970~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65970~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i66184~0                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i66206~0                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i66246~1                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i66330~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i66522~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i66522~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67313~0                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67313~2                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67408~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67408~3                                                                              ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67548~1                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67576~0                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67668~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67752~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67812~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67896~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i68624~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i68624~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i68732~3                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i68878~1                                                                              ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69198~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69198~2                                                                              ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69302~2                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69363~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69544~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69628~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69748~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i69748~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70014~1                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70014~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70014~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70014~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70196~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70334~1                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70475~2                                                                              ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70586~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70754~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70754~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70878~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i70962~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i71064~0                                                                              ; Unassigned                 ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i71204~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i71288~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i10570~0                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i10642~1                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11113~0                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11113~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11237~1                                                                              ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11402~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11402~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11402~2                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11586~1                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11616~5                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11660~1                                                                              ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11998~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11998~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11998~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11998~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12223~0                                                                              ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12223~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12438~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12438~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12438~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12438~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13298~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13366~0                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13546~0                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13546~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13546~2                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13546~3                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14200~0                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14222~2                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14250~1                                                                              ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14694~0                                                                              ; Unassigned                 ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14694~1                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14950~0                                                                              ; Unassigned                 ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|PQcfgdata_i_f[205]~ERTM                                                                                               ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|PQcfgdata_i_f[239]~ERTM                                                                                               ; Unassigned                 ; 46      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|PQcfgdata_i_f[45]~ERTM                                                                                                ; Unassigned                 ; 78      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|i416~1                                                                                                                ; Unassigned                 ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|p_ebb_q[117]~ERTM0                                                                                                    ; Unassigned                 ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|p_ebb_q[39]~ERTM0                                                                                                     ; Unassigned                 ; 71      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rtl~2                                                                ; Unassigned                 ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rtl~SynDup                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|sclr[3]                                                                                              ; Unassigned                 ; 28      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|sclr[3]~SynDup                                                                                       ; Unassigned                 ; 28      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|sclr[3]~SynDup_1                                                                                     ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pdecode1|i17536~1                                                                                                               ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pdecode1|i17536~SynDup                                                                                                          ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pdecode1|i607~0                                                                                                                 ; Unassigned                 ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pdecode1|i7736~1                                                                                                                ; Unassigned                 ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pexpbyten1|i788~0                                                                                                               ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|CORARB|i746~1                                                                                                            ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|FATARB|i1796~2                                                                                                           ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|NFATARB|i1788~2                                                                                                          ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|i2629~2                                                                                                                  ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|decode3|rtl~0                  ; Unassigned                 ; 124     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|decode3|rtl~1                  ; Unassigned                 ; 124     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|dcfifo_component|auto_generated|rtl~2                                                                   ; Unassigned                 ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|dcfifo_component|auto_generated|rtl~4                                                                   ; Unassigned                 ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|dcfifo_component|auto_generated|rtl~SynDup                                                              ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|dcfifo_component|auto_generated|rtl~SynDup_2                                                            ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]                                                                                                 ; Unassigned                 ; 118     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]~SynDup                                                                                          ; Unassigned                 ; 50      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]~SynDup_1                                                                                        ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]~SynDup_1_wirecell                                                                               ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]~SynDup_2                                                                                        ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]~SynDup_wirecell                                                                                 ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|decode3|rtl~0                   ; Unassigned                 ; 124     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|fifo_altera_syncram|altera_syncram_impl1|decode3|rtl~1                   ; Unassigned                 ; 124     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|rtl~2                                                                    ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|rtl~6                                                                    ; Unassigned                 ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|rtl~SynDup_1_wirecell                                                    ; Unassigned                 ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|rtl~SynDup_2                                                             ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|dcfifo_component|auto_generated|rtl~SynDup_wirecell                                                      ; Unassigned                 ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]                                                                                                  ; Unassigned                 ; 155     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]~SynDup                                                                                           ; Unassigned                 ; 50      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]~SynDup_1                                                                                         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]~SynDup_1_wirecell                                                                                ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]~SynDup_2                                                                                         ; Unassigned                 ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]~SynDup_wirecell                                                                                  ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i10657~0                                                                                                               ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i10689~0                                                                                                               ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i1574~0                                                                                                                ; Unassigned                 ; 76      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i5811~0                                                                                                                ; Unassigned                 ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i5811~SynDup                                                                                                           ; Unassigned                 ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i6912~1                                                                                                                ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i7039~1                                                                                                                ; Unassigned                 ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|reduce_or_103~SynDup                                                                                                   ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[0]~0                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[1]~1                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[2]~2                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[3]~3                                                                            ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[0]~5                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[1]~6                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[2]~7                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[3]~8                                                                              ; Unassigned                 ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_EXT_IN_SELECT_EXT_IN[0]~1                                                                                       ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_GPF_STATUS_DEVICE_GPF_FLUSH_CACHE_ERR[0]~4                                                                        ; Unassigned                 ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PMCDTDELAY_PMCDTDELAYEN[0]                                                                                        ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PMRSTACKDELAY_PMACKDELAYEN[0]                                                                                     ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMAGTINFOMSGEN[0]                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMCDTMSGEN[0]                                                                                          ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMPMREQMSGEN[0]                                                                                        ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMRSTPREPMSGEN[0]                                                                                      ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                            ; Unassigned                 ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|sclr[3]                                                                                                                                          ; Unassigned                 ; 29      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|sclr[3]~INVERT                                                                                                                                   ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i1423                                                                                                               ; Unassigned                 ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i1428~0                                                                                                             ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i317~1                                                                                                              ; Unassigned                 ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_response_ctrl|ip2pm_msg_valid                                                                                                  ; Unassigned                 ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_n_pld_p0_ip_rst_perst_n_cp1                                                                                                                                            ; Unassigned                 ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_pld_pll_init_rst_cold_n_ff                                                                                                                                             ; Unassigned                 ; 14      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_init_rst_cold_n_ff                                                                                                                                                ; Unassigned                 ; 34      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_init_rst_cold_n_ff~_wirecell                                                                                                                                      ; Unassigned                 ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff                                                                                                                                            ; Unassigned                 ; 97      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_1_wirecell                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_2_wirecell                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_3_wirecell                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_4_wirecell                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_5_wirecell                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_6_wirecell                                                                                                                          ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_7                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_7_wirecell                                                                                                                          ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_wirecell                                                                                                                            ; Unassigned                 ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                                        ; Unassigned                 ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|dcfifo_component|auto_generated|rtl~3                                                                                                                        ; Unassigned                 ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|sclr[3]                                                                                                                                                      ; Unassigned                 ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|sclr[3]~INVERT                                                                                                                                               ; Unassigned                 ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|vw_ltssm_fifo|dcfifo_component|auto_generated|rtl~2                                                                                                                      ; Unassigned                 ; 26      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|vw_ltssm_fifo|sclr[3]                                                                                                                                                    ; Unassigned                 ; 29      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|vw_ltssm_fifo|sclr[3]~INVERT                                                                                                                                             ; Unassigned                 ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn                                                                                                                                                                             ; Unassigned                 ; 64      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|cold_reset                                                                                                                                                                                                          ; Unassigned                 ; 5       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|cold_reset~_wirecell                                                                                                                                                                                                ; Unassigned                 ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset                                                                                                                                                                                                          ; Unassigned                 ; 108     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_100_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_101_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_102_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_103_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_104_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_105_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_106_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_107_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_108_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_109_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_10_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_110_wirecell                                                                                                                                                                                      ; Unassigned                 ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_111_wirecell                                                                                                                                                                                      ; Unassigned                 ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_112_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_113_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_114_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_115_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_116_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_117_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_118_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_119_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_11_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_120_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_121_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_122_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_123_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_124_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_125_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_126_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_127_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_128_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_129_wirecell                                                                                                                                                                                      ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_12_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_130_wirecell                                                                                                                                                                                      ; Unassigned                 ; 56      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_134_wirecell                                                                                                                                                                                      ; Unassigned                 ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_13_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_142_wirecell                                                                                                                                                                                      ; Unassigned                 ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_14_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_15_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_16_wirecell                                                                                                                                                                                       ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_17_wirecell                                                                                                                                                                                       ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_18_wirecell                                                                                                                                                                                       ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_19_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_1_wirecell                                                                                                                                                                                        ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_20_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_21_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_22_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_23_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_24_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_25_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_26_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_27_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_28_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_29_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_2_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_30_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_31_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_32_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_33_wirecell                                                                                                                                                                                       ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_34_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_35_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_36_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_37_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_38_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_39_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_3_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_40_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_41_wirecell                                                                                                                                                                                       ; Unassigned                 ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_42_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_43_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_44_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_45_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_46_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_47_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_48_wirecell                                                                                                                                                                                       ; Unassigned                 ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_49_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_4_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_50_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_51_wirecell                                                                                                                                                                                       ; Unassigned                 ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_52_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_53_wirecell                                                                                                                                                                                       ; Unassigned                 ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_54_wirecell                                                                                                                                                                                       ; Unassigned                 ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_55_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_56_wirecell                                                                                                                                                                                       ; Unassigned                 ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_57_wirecell                                                                                                                                                                                       ; Unassigned                 ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_58_wirecell                                                                                                                                                                                       ; Unassigned                 ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_59_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_5_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_60_wirecell                                                                                                                                                                                       ; Unassigned                 ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_61_wirecell                                                                                                                                                                                       ; Unassigned                 ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_62_wirecell                                                                                                                                                                                       ; Unassigned                 ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_63_wirecell                                                                                                                                                                                       ; Unassigned                 ; 56      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_64_wirecell                                                                                                                                                                                       ; Unassigned                 ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_65_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_66_wirecell                                                                                                                                                                                       ; Unassigned                 ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_6_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_7_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_80_wirecell                                                                                                                                                                                       ; Unassigned                 ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_81_wirecell                                                                                                                                                                                       ; Unassigned                 ; 71      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_8_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_96_wirecell                                                                                                                                                                                       ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_97_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_98_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_99_wirecell                                                                                                                                                                                       ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_9_wirecell                                                                                                                                                                                        ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_wirecell                                                                                                                                                                                          ; Unassigned                 ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cam_cold_rstn_pipe[1]                                                                                                                                                                                                                 ; Unassigned                 ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cam_warm_rstn_fanout                                                                                                                                                                                                                  ; Unassigned                 ; 1147    ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_1_wirecell                                                                                                                                                                                                ; Unassigned                 ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_2_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_wirecell                                                                                                                                                                                                  ; Unassigned                 ; 75      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cam_warm_rstn_pipe[1]                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|outclk_0                                                                                                                                                                                 ; IOPLL_X25_Y333_N303        ; 6601    ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|outclk_1                                                                                                                                                                                 ; IOPLL_X25_Y333_N303        ; 75623   ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout                                                                                                                                                                                                                       ; Unassigned                 ; 57      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_1_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 105     ; Async. clear, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_2_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_3_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_4_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_5_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_6_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_7_wirecell                                                                                                                                                                                                     ; Unassigned                 ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_wirecell                                                                                                                                                                                                       ; Unassigned                 ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sbr_rstn_pipe[1]                                                                                                                                                                                                                      ; Unassigned                 ; 11      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout                                                                                                                                                                                                                  ; Unassigned                 ; 12      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_1_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_2_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_3_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_4_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_5_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_6_wirecell                                                                                                                                                                                                ; Unassigned                 ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_wirecell                                                                                                                                                                                                  ; Unassigned                 ; 45      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|side_rstn_hip_pipe[1]                                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|sip_warm_rstn                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Async. clear               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+


+---------------+
; Plan Messages ;
+---------------+
Can't read Quartus Prime message file /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/qdb/_compiler/cxltyp3_memexp_ddr4_top/_flat/22.4.0/legacy/1/cxltyp3_memexp_ddr4_top.fit.plan.header.qmsgdb.
Make sure the file exists and is up to date, and you have permission to read and write the file.
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:21.
Info (16303): Superior Performance with Maximum Placement Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (119006): Selected device AGIB027R29A1E2VR3 for design "cxltyp3_memexp_ddr4_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:01:43
Info (12627): Pin ~PWRMGT_SCL~ is reserved at location ML71
Info (12627): Pin ~ALTERA_AS_DATA1~ is reserved at location LR63
Info (12627): Pin ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ is reserved at location LB62
Info (12627): Pin ~ALTERA_AS_DATA2~ is reserved at location MA64
Info (12627): Pin ~ALTERA_AS_DATA0~ is reserved at location KR63
Info (12627): Pin ~ALTERA_AS_CLK~ is reserved at location LN62
Info (12627): Pin ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ is reserved at location MH64
Info (12627): Pin ~PWRMGT_SDA~ is reserved at location MC65
Info (12627): Pin ~CONF_DONE~ is reserved at location LW61
Info (12627): Pin ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ is reserved at location LW65
Info (12627): Pin ~ALTERA_AS_DATA3~ is reserved at location LW63
Info (12627): Pin ~ALTERA_AS_nCSO3~ is reserved at location KJ63
Info (11685): 5 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "refclk4" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk4(n)" File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/cxltyp3_memexp_ddr4_top.sv Line: 44
    Info (11684): Differential I/O pin "refclk0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk0(n)" File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/cxltyp3_memexp_ddr4_top.sv Line: 42
    Info (11684): Differential I/O pin "refclk1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk1(n)" File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/cxltyp3_memexp_ddr4_top.sv Line: 43
    Info (11684): Differential I/O pin "mem_refclk[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "mem_refclk[0](n)"
    Info (11684): Differential I/O pin "mem_refclk[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "mem_refclk[1](n)"
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:01
Info (19755): Automatically applied size constraint on clock trees for periphery interfaces
    Info (19756): Due to HSSI, height constrained fanout of clock intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|m3_99_1__hssi_dcm__pld_pcs_rx_clk_out_dcm[0]
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_14s1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_u5c:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_t5c:dffpipe10|dffe11a* 
    Info (332165): Entity dcfifo_24s1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_06c:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_v5c:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_p3s1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_26c:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_16c:dffpipe7|dffe8a* 
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:05.
Info (332104): Reading SDC File: 'common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc'
Warning (332174): Ignored filter at rspfifo_fifo_1920_vhzfndq.sdc(54): ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 54
Warning (332049): Ignored set_max_skew at rspfifo_fifo_1920_vhzfndq.sdc(30): Argument -to with value [get_keepers {ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 30
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 30
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1920_vhzfndq.sdc(33): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 33
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 33
Warning (332049): Ignored set_max_delay at rspfifo_fifo_1920_vhzfndq.sdc(36): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 36
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 36
Warning (332049): Ignored set_min_delay at rspfifo_fifo_1920_vhzfndq.sdc(37): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 37
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 37
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1920_vhzfndq.sdc(45): Argument <from> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 45
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 45
Warning (332174): Ignored filter at rspfifo_fifo_1920_vhzfndq.sdc(54): ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 54
Warning (332049): Ignored set_max_skew at rspfifo_fifo_1920_vhzfndq.sdc(30): Argument -to with value [get_keepers {ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[1].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 30
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 30
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1920_vhzfndq.sdc(33): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 33
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 33
Warning (332049): Ignored set_max_delay at rspfifo_fifo_1920_vhzfndq.sdc(36): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 36
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 36
Warning (332049): Ignored set_min_delay at rspfifo_fifo_1920_vhzfndq.sdc(37): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 37
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 37
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1920_vhzfndq.sdc(45): Argument <from> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 45
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc Line: 45
Info (332104): Reading SDC File: 'common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/fifo_1920/synth/reqfifo_fifo_1920_tthg67i.sdc'
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_ast_101/synth/intel_rtile_cxl.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_ip|rtile_cxl_ip'
Info (332104): Reading SDC File: '../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332174): Ignored filter at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(28): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1 could not be matched with a register File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 28
Warning (332049): Ignored set_max_delay at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(28): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 28
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 28
Warning (332049): Ignored set_min_delay at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(29): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 29
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 29
Warning (332174): Ignored filter at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(31): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1 could not be matched with a register File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 31
Warning (332049): Ignored set_max_delay at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(31): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 31
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 31
Warning (332049): Ignored set_min_delay at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(32): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 32
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 32
Warning (332049): Ignored set_net_delay at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(34): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 34
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]  File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 34
Warning (332049): Ignored set_net_delay at cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc(35): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 35
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 35
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332049): Ignored set_max_delay at cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc(28): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 28
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 28
Warning (332049): Ignored set_min_delay at cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc(29): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 29
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 29
Warning (332049): Ignored set_max_delay at cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc(31): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 31
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 31
Warning (332049): Ignored set_min_delay at cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc(32): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 32
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 32
Warning (332049): Ignored set_net_delay at cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc(34): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 34
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]  File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 34
Warning (332049): Ignored set_net_delay at cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc(35): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 35
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc Line: 35
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332049): Ignored set_max_delay at hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc(28): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 28
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 28
Warning (332049): Ignored set_min_delay at hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc(29): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 29
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 29
Warning (332049): Ignored set_max_delay at hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc(31): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 31
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 31
Warning (332049): Ignored set_min_delay at hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc(32): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 32
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 32
Warning (332049): Ignored set_net_delay at hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc(34): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 34
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]  File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 34
Warning (332049): Ignored set_net_delay at hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc(35): Argument <to> is an empty collection File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 35
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] File: /home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc Line: 35
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_ip_top.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'common/intel_reset_release/intel_reset_release/altera_s10_user_rst_clkgate_1941/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info (332104): Reading SDC File: 'constraints/cxl_memexp_top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '/home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/qdb/_compiler/cxltyp3_memexp_ddr4_top/_flat/22.4.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: '/home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/qdb/_compiler/cxltyp3_memexp_ddr4_top/_flat/22.4.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '/home/yue/work/f26a/cxltyp3_memexp_ddr4_top_22_4_0_94/hardware_test_design_20230828_v01/qdb/_compiler/cxltyp3_memexp_ddr4_top/_flat/22.4.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/st_dc_fifo_1941/synth/alt_sld_fab_0_st_dc_fifo_1941_o3yoo7y.sdc'
Info (332104): Reading SDC File: '/home/yue/tools/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:15.
Warning (332158): Clock uncertainty characteristics of the Agilex device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 85 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.303 altera_reserved_tck
    Info (332111):    6.666      cam_clk
    Info (332111):    2.500 cxl_ip.coreclkout_hip
    Info (332111):    4.000 cxl_ip.pld_clkout_slow
    Info (332111):    4.000 cxl_ip.ref_clock_ch12
    Info (332111):    1.250 cxl_ip.ref_clock_ch15
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_core_usr_clk
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_0
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_1
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_2
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_3
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_l_0
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_l_1
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_l_2
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_phy_clk_l_3
    Info (332111):   10.000 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_ref_clock
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_vco_clk
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_vco_clk_1
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_vco_clk_2
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_vco_clk_3
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_0
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_1
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_2
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_3
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_4
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_5
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_6
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_7
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_8
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_9
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_10
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_11
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].emif_inst|emif_wf_clk_12
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_core_usr_clk
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_0
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_1
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_2
    Info (332111):    1.666 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_3
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_l_0
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_l_1
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_l_2
    Info (332111):    3.333 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_phy_clk_l_3
    Info (332111):   10.000 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_ref_clock
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_vco_clk
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_vco_clk_1
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_vco_clk_2
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_vco_clk_3
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_0
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_1
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_2
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_3
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_4
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_5
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_6
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_7
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_8
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_9
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_10
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_11
    Info (332111):    0.833 ed_top_wrapper_typ3_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].emif_inst|emif_wf_clk_12
    Info (332111):  150.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_m_cnt_clk
    Info (332111):   10.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_n_cnt_clk
    Info (332111):   10.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|cxl_memexp_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_refclk
    Info (332111):   10.000 internal_clk
    Info (332111):    0.833 mem_dqs[0][0]_IN
    Info (332111):    0.833 mem_dqs[0][1]_IN
    Info (332111):    0.833 mem_dqs[0][2]_IN
    Info (332111):    0.833 mem_dqs[0][3]_IN
    Info (332111):    0.833 mem_dqs[0][4]_IN
    Info (332111):    0.833 mem_dqs[0][5]_IN
    Info (332111):    0.833 mem_dqs[0][6]_IN
    Info (332111):    0.833 mem_dqs[0][7]_IN
    Info (332111):    0.833 mem_dqs[0][8]_IN
    Info (332111):    0.833 mem_dqs[1][0]_IN
    Info (332111):    0.833 mem_dqs[1][1]_IN
    Info (332111):    0.833 mem_dqs[1][2]_IN
    Info (332111):    0.833 mem_dqs[1][3]_IN
    Info (332111):    0.833 mem_dqs[1][4]_IN
    Info (332111):    0.833 mem_dqs[1][5]_IN
    Info (332111):    0.833 mem_dqs[1][6]_IN
    Info (332111):    0.833 mem_dqs[1][7]_IN
    Info (332111):    0.833 mem_dqs[1][8]_IN
    Info (332111):   10.000      refclk0
    Info (332111):   10.000      refclk1
    Info (332111):    8.000      sbr_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 6136 registers into blocks of type Block RAM
    Extra Info (176218): Packed 15 registers into blocks of type MLAB cell
Info (20273): Intermediate fitter snapshots will be committed because Hyper-Retimer Fast Forward analysis is being enabled during compilation.
Info (20274): Successfully committed planned database.


