---
title: "디코더(Decoder) 설계"
date: 2024-04-27
tags: ["디지털 시스템"]
---

## Overview

$n \times m$ 디코더는 $n$개의 입력과 $m$개의 출력을 가지는 모듈로 각 출력 포트는 입력으로 주어지는 이진 코드를 출력코드로 전환하는 역할을 한다.

따라서 $n$개의 입력에 대해 출력 포트는 최대 $2^n$개이며 이떄 $m=2^n$이면 total decoding, $m<2^b$이면 partial decoding이라고 한다.

![alt text](/blog/decoder/image.png)

## Design

![alt text](/blog/decoder/image-1.png)

$2 \times 4$ decoder의 진리표와 논리회로다.

이 경우 active-low의 예로 active-high는 0-1이 반대로 되면 된다.

따로 이전 상태를 저장하지 않기 때문에 Combinational Logic으로 분류할 수 있다.

먼저 DataFlow 방식으로 모듈을 작성하면 다음과 같다.

```verilog
module decoder_dataflow
    #(
        //parameterized
        parameter n = 2,
        parameter m = 4
    )
    (
        input [n - 1: 0] x,
        input enable,
        output wire [m - 1: 0] y
    );

    // shift 연산자를 이용해 정의할 수 있습니다.
    // active high
    assign y = enable ? 32'b1 << x : 32'b0;
endmodule
```

Schematic을 살펴보면 아래와 같이 나온다.

![alt text](/blog/decoder/image-2.png)

다음으론 behavioral modeling으로 구현해볼 것인데,

정적인 구현의 경우 case 혹은 if else를 이용하여 구현할 수 있다.

혹은 for문과 generate를 이용해도 되는데, 역시 shift 연산을 이용하는게 제일 깔끔한 것 같다.

그 중에서도 shift와 concatenation, replication을 이용해 구현하면 아래와 같다.

```verilog
module decoder_behavioral
    #(
        parameter n = 2,
        parameter m = 4
    )
    (
        input [n - 1: 0] x,
        input enable,
        output reg [m - 1: 0] y
    );
    
    always @(enable or x) begin
        if(enable) begin
            y = {{m-1{1'b0}}, 1'b1} << x;
        end
        else y = {m{1'b0}};
    end
endmodule
```

특히 replication을 이용하면  output port의 parameter 값의 설정을 좀 더 유연하게 할 수 있을 것 같다.

![alt text](/blog/decoder/image-4.png)

dataflow와 동일하게 그려지는데, 되게 신기한 것 같다.

테스트벤치는 아래와 같이 작성했다.

```verilog
module tb_decoder;

    reg [3: 0] x;
    reg enable;
    wire [15: 0] y;
    // decoder_dataflow와 똑같습니다.    
    decoder_behavioral #(4, 16)tb(x, enable, y);
    
    initial begin
    x = 0; enable = 0;
    end
    
    always begin
        #10 x  = x + 1; enable = ~enable;
    end
endmodule
```

10 time unit마다 x를 하나씩 증가시키고, enable을 바꿔보았다.

![alt text](/blog/decoder/image-3.png)

시뮬레이션을 돌려보면 역시 예상대로 잘 나오는 모습이다.

특히 이번에 배운 점은 parameterized module의 구성인데, parameter를 통해 상위 모듈에서 좀 더 유연하게 하위 모듈을 사용할 수 있을 것 같아 configurable한 모듈을 만들기 위해 노력해보아야겠다.

좀 더 공부하고 싶은 점은 합성과정인데, shift 연산자를 어떻게 합성에 이용하는 것인지 아직은 잘 이해가 되지 않는다.