Fitter report for simpletest compilation.
Thu Jan 15 09:29:05 2004
Version 3.0 Build 245 10/09/2003 Service Pack 2 SJ Full Version

Command: quartus_fit --import_settings_files=off --export_settings_files=off simpletest -c simpletest



---------------------
; Table of Contents ;
---------------------
   1. Legal Notice
   2. Flow Summary
   3. Flow Settings
   4. Flow Elapsed Time
   5. Fitter Summary
   6. Fitter Settings
   7. Fitter Device Options
   8. Fitter Equations
   9. Floorplan View
  10. Input Pins
  11. Output Pins
  12. Bidir Pins
  13. All Package Pins
  14. Control Signals
  15. Global & Other Fast Signals
  16. Carry Chains
  17. Cascade Chains
  18. Embedded Cells
  19. Non-Global High Fan-Out Signals
  20. Peripheral Signals
  21. Local Routing Interconnect
  22. MegaLAB Interconnect
  23. LAB External Interconnect
  24. MegaLAB Usage Summary
  25. Row Interconnect
  26. LAB Column Interconnect
  27. ESB Column Interconnect
  28. ClockLock
  29. Resource Usage Summary
  30. Fitter Resource Utilization by Entity
  31. Delay Chain Summary
  32. I/O Bank Usage
  33. RAM Summary
  34. Pin-Out File
  35. Fitter Messages


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2003 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



-----------------------------------------------------------------
; Flow Summary                                                  ;
-----------------------------------------------------------------
; Flow Status           ; Successful - Thu Jan 15 09:29:05 2004 ;
; Compiler Setting Name ; simpletest                            ;
; Top-level Entity Name ; simpletest                            ;
; Family                ; EXCALIBUR_ARM                         ;
; Device                ; EPXA4F672I2                           ;
; Total logic elements  ; 3,832 / 16,640 ( 23 % )               ;
; Total pins            ; 284 / 463 ( 61 % )                    ;
; Total memory bits     ; 27,264 / 212,992 ( 12 % )             ;
; Total PLLs            ; 2 / 4 ( 50 % )                        ;
-----------------------------------------------------------------


-----------------------------------------------
; Flow Settings                               ;
-----------------------------------------------
; Option                ; Setting             ;
-----------------------------------------------
; Start date & time     ; 01/15/2004 09:24:07 ;
; Main task             ; Compilation         ;
; Compiler Setting Name ; simpletest          ;
-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:01:11     ;
; Fitter               ; 00:03:45     ;
; Total                ; 00:04:56     ;
---------------------------------------


-----------------------------------------------------------------
; Fitter Summary                                                ;
-----------------------------------------------------------------
; Fitter Status         ; Successful - Thu Jan 15 09:29:05 2004 ;
; Compiler Setting Name ; simpletest                            ;
; Top-level Entity Name ; simpletest                            ;
; Family                ; EXCALIBUR_ARM                         ;
; Device                ; EPXA4F672I2                           ;
; Total logic elements  ; 3,832 / 16,640 ( 23 % )               ;
; Total pins            ; 284 / 463 ( 61 % )                    ;
; Total memory bits     ; 27,264 / 212,992 ( 12 % )             ;
; Total PLLs            ; 2 / 4 ( 50 % )                        ;
-----------------------------------------------------------------


-----------------------------------------------------------------------------
; Fitter Settings                                                           ;
-----------------------------------------------------------------------------
; Option                                               ; Setting            ;
-----------------------------------------------------------------------------
; Device                                               ; EPXA4F672I2        ;
; Fast Fit compilation                                 ; Off                ;
; SignalProbe signals routed during normal compilation ; Off                ;
; Optimize IOC register placement for timing           ; On                 ;
; Optimize timing                                      ; Normal Compilation ;
; Enable SignalTap II Logic Analyzer                   ; Off                ;
-----------------------------------------------------------------------------


----------------------------------------------------------------------
; Fitter Device Options                                              ;
----------------------------------------------------------------------
; Option                                       ; Setting             ;
----------------------------------------------------------------------
; Auto-restart configuration after error       ; On                  ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
----------------------------------------------------------------------


---------------------
; Fitter Equations  ;
---------------------
The equations can be found in C:\work_lbnl\IceCubeCVS\dom-fpga\stf\ComEPXA4\simpletest.fit.eqn.


-------------------
; Floorplan View  ;
-------------------
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Input Pins                                                                                                                                                                                                        ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name              ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; FastRow Interconnect ; I/O Standard ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; A_nB              ; E4    ;  A          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_A      ; AA10  ; --          ; 1            ; 16   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_ABAR   ; AE9   ; --          ; 1            ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_B      ; AC10  ; --          ; 1            ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_BBAR   ; AB9   ; --          ; 1            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_A        ; AB10  ; --          ; 1            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_ABAR     ; AE10  ; --          ; 2            ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_B        ; AD10  ; --          ; 2            ; 14   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_BBAR     ; AF10  ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FL_ATTN           ; M24   ;  E          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FL_TDO            ; L20   ;  C          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; OneSPE            ; AF15  ; --          ; --           ; --   ; 5       ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[0]     ; AB11  ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[1]     ; AC11  ; --          ; 2            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[2]     ; AD11  ; --          ; 2            ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[3]     ; AF11  ; --          ; 2            ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[4]     ; AA12  ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[5]     ; AB12  ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[6]     ; AE11  ; --          ; 2            ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[7]     ; AC12  ; --          ; 2            ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[8]     ; AD12  ; --          ; 2            ; 8    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_AD_D[9]     ; AC13  ; --          ; 2            ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; FLASH_NCO         ; AB14  ; --          ; 2            ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; MultiSPE          ; AF12  ; --          ; --           ; --   ; 2       ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[0]        ; Y15   ; --          ; 3            ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[3]        ; AA15  ; --          ; 3            ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[2]        ; AC15  ; --          ; 3            ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[1]        ; V15   ; --          ; 3            ; 3    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[5]        ; AB16  ; --          ; 3            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[4]        ; AE16  ; --          ; 3            ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[8]        ; AF17  ; --          ; 3            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[9]        ; AD17  ; --          ; 3            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[7]        ; W16   ; --          ; 3            ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[6]        ; AA16  ; --          ; 3            ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[0]        ; AA17  ; --          ; 4            ; 14   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[3]        ; AD18  ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[2]        ; AB18  ; --          ; 4            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[1]        ; AF18  ; --          ; 4            ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[5]        ; AC19  ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[4]        ; AC20  ; --          ; 4            ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[8]        ; AD21  ; --          ; 4            ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[9]        ; AE20  ; --          ; 4            ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[7]        ; AA18  ; --          ; 4            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[6]        ; AE22  ; --          ; 4            ; 3    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; TriggerComplete_0 ; AA14  ; --          ; 3            ; 1    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; TriggerComplete_1 ; AC17  ; --          ; 3            ; 14   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[9]       ; H5    ;  C          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[8]       ; J3    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[7]       ; J4    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[5]       ; K3    ;  E          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[2]       ; L3    ;  E          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[3]       ; K5    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[4]       ; K4    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[6]       ; J5    ;  C          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[0]       ; L5    ;  E          ; --           ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; COM_AD_D[1]       ; L4    ;  E          ; --           ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; CLK1p             ; R23   ; --          ; --           ; --   ; 1       ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK2p             ; W6    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; UARTRXD           ; F21   ; --          ; 4            ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; INTEXTPIN         ; H19   ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; UARTDSRN          ; H22   ; --          ; 4            ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; UARTCTSN          ; G22   ; --          ; 4            ; 1    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; EBIACK            ; K16   ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK_REF           ; H24   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; nPOR              ; J24   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK3p             ; AA25  ;  K          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK4p             ; Y5    ; --          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_OTR        ; H4    ;  C          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 2.5 V        ;
; HDV_Rx            ; H3    ;  C          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; dummy2            ; P21   ;  M          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Output Pins                                                                                                                                                                                                               ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                 ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; I/O Standard ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; ATWDTrigger_0        ; AB8   ; --          ; 1            ; 8    ; yes          ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWDTrigger_1        ; AD7   ; --          ; 1            ; 3    ; yes          ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COMM_RESET           ; AA24  ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[6]        ; V21   ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[13]           ; T2    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[12]           ; T1    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[7]            ; L2    ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[11]           ; R2    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[9]            ; M2    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[8]            ; M1    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[10]           ; R1    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[6]            ; L1    ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; OutputEnable_0       ; W14   ; --          ; 3            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; CounterClock_0       ; W15   ; --          ; 3            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ShiftClock_0         ; AC14  ; --          ; 3            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; RampSet_0            ; AD15  ; --          ; 3            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_0[1]   ; AB15  ; --          ; 3            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_0[0]   ; AF16  ; --          ; 3            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ReadWrite_0          ; AD16  ; --          ; 3            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; AnalogReset_0        ; AC16  ; --          ; 3            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalReset_0       ; V16   ; --          ; 3            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalSet_0         ; Y16   ; --          ; 3            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; OutputEnable_1       ; W17   ; --          ; 4            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; CounterClock_1       ; AB17  ; --          ; 4            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ShiftClock_1         ; Y17   ; --          ; 4            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; RampSet_1            ; AE18  ; --          ; 3            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_1[1]   ; Y18   ; --          ; 4            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_1[0]   ; AD19  ; --          ; 4            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ReadWrite_1          ; AD20  ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; AnalogReset_1        ; AC18  ; --          ; 4            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalReset_1       ; W18   ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalSet_1         ; AE23  ; --          ; 4            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; MultiSPE_nl          ; AD8   ; --          ; 1            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; OneSPE_nl            ; AB19  ;  Y          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_TEST_PULSE        ; AC22  ;  Y          ; --           ; --   ; no           ; yes                      ; no            ; no             ; no              ; yes           ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[3]       ; T22   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[2]       ; U22   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[0]       ; W24   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[0]       ; W23   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[1]       ; V24   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[2]       ; U23   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[3]       ; T24   ;  N          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[1]       ; V23   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[6]             ; Y21   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[5]             ; Y20   ;  X          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[4]             ; AA21  ;  Y          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[3]             ; AA20  ;  X          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[2]             ; AB20  ;  Y          ; --           ; --   ; no           ; yes                      ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[1]             ; AB21  ;  Z          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[0]             ; AD22  ;  Z          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SingleLED_TRIGGER    ; AA1   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINCIDENCE_OUT_DOWN ; AB2   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; yes           ; no            ; no         ; LVTTL        ;
; COINC_DOWN_ALATCH    ; AC9   ; --          ; 1            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; yes        ; LVTTL        ;
; COINC_DOWN_BLATCH    ; AD9   ; --          ; 1            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; yes        ; LVTTL        ;
; COINCIDENCE_OUT_UP   ; AB1   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; yes           ; no            ; no         ; LVTTL        ;
; COINC_UP_ALATCH      ; AF9   ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; yes        ; LVTTL        ;
; COINC_UP_BLATCH      ; AA11  ; --          ; 2            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; yes        ; LVTTL        ;
; FL_Trigger           ; M23   ;  I          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_Trigger_bar       ; N23   ;  J          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_PRE_TRIG          ; N25   ;  L          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_TMS               ; L19   ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_TCK               ; M21   ;  H          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_TDI               ; M19   ;  F          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[10]              ; AB4   ;  R          ; --           ; --   ; no           ; yes                      ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[9]               ; R24   ;  K          ; --           ; --   ; no           ; yes                      ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[8]               ; AB3   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[3]               ; A20   ; --          ; 2            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[2]               ; B22   ; --          ; 2            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[1]               ; B18   ; --          ; 2            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[0]               ; B20   ; --          ; 2            ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; CLKLK_OUT2p          ; M4    ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; UARTDTRN             ; J20   ; --          ; 4            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; UARTRTSN             ; H21   ; --          ; 4            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; UARTTXD              ; G21   ; --          ; 4            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIBE[0]             ; D22   ; --          ; 4            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIBE[1]             ; K18   ; --          ; 4            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[0]            ; K17   ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[1]            ; H20   ; --          ; 4            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[2]            ; J19   ; --          ; 4            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[3]            ; G20   ; --          ; 4            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[0]           ; F20   ; --          ; 4            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[1]           ; C21   ; --          ; 4            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[2]           ; E20   ; --          ; 4            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[3]           ; H18   ; --          ; 4            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[4]           ; G19   ; --          ; 4            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[5]           ; J18   ; --          ; 4            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[6]           ; J17   ; --          ; 4            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[7]           ; G18   ; --          ; 4            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[8]           ; D20   ; --          ; 4            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[9]           ; F19   ; --          ; 4            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[10]          ; H17   ; --          ; 4            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[11]          ; E19   ; --          ; 3            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[12]          ; C20   ; --          ; 3            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[13]          ; D19   ; --          ; 3            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[14]          ; F18   ; --          ; 3            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[15]          ; C19   ; --          ; 3            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[16]          ; G17   ; --          ; 3            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[17]          ; K15   ; --          ; 3            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[18]          ; D18   ; --          ; 3            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[19]          ; E18   ; --          ; 3            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[20]          ; H16   ; --          ; 3            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[21]          ; F17   ; --          ; 3            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICLK               ; D21   ; --          ; 4            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIOEN               ; C22   ; --          ; 4            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIWEN               ; E21   ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[0]         ; K9    ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[1]         ; C5    ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[2]         ; E6    ; --          ; 1            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[3]         ; G6    ; --          ; 1            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[4]         ; K8    ; --          ; 1            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[5]         ; A4    ; --          ; 1            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[6]         ; B4    ; --          ; 1            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[7]         ; F5    ; --          ; 1            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[8]         ; D5    ; --          ; 1            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[9]         ; G5    ; --          ; 1            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[10]        ; K11   ; --          ; 1            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[11]        ; E5    ; --          ; 1            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[12]        ; H8    ; --          ; 1            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[13]        ; J8    ; --          ; 1            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[14]        ; F6    ; --          ; 1            ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCSN[0]          ; E7    ; --          ; 1            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCSN[1]          ; D6    ; --          ; 1            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[0]          ; H12   ; --          ; 2            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[1]          ; G11   ; --          ; 2            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[2]          ; F9    ; --          ; 1            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[3]          ; C6    ; --          ; 1            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMRASN            ; J9    ; --          ; 1            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCASN            ; F8    ; --          ; 1            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMWEN             ; A5    ; --          ; 1            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCLKN            ; G7    ; --          ; 1            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCLK             ; B5    ; --          ; 1            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[22]          ; C18   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[23]          ; J16   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[24]          ; E17   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCLKE            ; F7    ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_LOADED          ; Y23   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_TX_SLEEP         ; U2    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; HDV_RxENA            ; G4    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; HDV_TxENA            ; G3    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; HDV_IN               ; F4    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FLASH_AD_STBY        ; AB13  ; --          ; 2            ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWD0VDD_SUP         ; AC26  ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWD1VDD_SUP         ; AC25  ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[7]        ; V20   ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[5]        ; V22   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[4]        ; U20   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[3]        ; U21   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[2]        ; T20   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[1]        ; T21   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PDL_FPGA_D[0]        ; R20   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[15]              ; Y3    ;  I          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[14]              ; Y4    ;  K          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[13]              ; V7    ;  L          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[12]              ; M5    ;  M          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[11]              ; W20   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[7]               ; U24   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[6]               ; T7    ;  H          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[5]               ; V3    ;  G          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[4]               ; A18   ; --          ; 2            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Bidir Pins                                                                                                                                                                                                                                                                           ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name        ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin CE ; Single-Pin OE ; Open Drain ; FastRow Interconnect ; I/O Standard ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; SDRAMDQS[0] ; F12   ; --          ; 2            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQS[1] ; H11   ; --          ; 2            ; 14   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQS[2] ; J10   ; --          ; 1            ; 13   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[0]  ; J13   ; --          ; 2            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[1]  ; H13   ; --          ; 2            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[2]  ; F13   ; --          ; 2            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[3]  ; G13   ; --          ; 2            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[4]  ; E13   ; --          ; 2            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[5]  ; D13   ; --          ; 2            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[6]  ; C13   ; --          ; 2            ; 7    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[7]  ; B12   ; --          ; 2            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[8]  ; E12   ; --          ; 2            ; 9    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[9]  ; G12   ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[10] ; J12   ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[11] ; A12   ; --          ; 2            ; 11   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[12] ; C12   ; --          ; 2            ; 11   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[13] ; B11   ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[14] ; K13   ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[15] ; A11   ; --          ; 2            ; 13   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[16] ; A9    ; --          ; 2            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[17] ; H10   ; --          ; 2            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[18] ; B9    ; --          ; 2            ; 16   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[19] ; C9    ; --          ; 1            ; 16   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[20] ; E9    ; --          ; 1            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[21] ; K12   ; --          ; 1            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[22] ; D9    ; --          ; 1            ; 14   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[23] ; G9    ; --          ; 1            ; 14   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[0]    ; C17   ; --          ; 3            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[1]    ; G16   ; --          ; 3            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[2]    ; D17   ; --          ; 3            ; 9    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[3]    ; E16   ; --          ; 3            ; 9    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[4]    ; J15   ; --          ; 3            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[5]    ; F16   ; --          ; 3            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[6]    ; G15   ; --          ; 3            ; 7    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[7]    ; F15   ; --          ; 3            ; 7    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[8]    ; H15   ; --          ; 3            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[9]    ; E15   ; --          ; 3            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[10]   ; J14   ; --          ; 3            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[11]   ; E14   ; --          ; 3            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[12]   ; K14   ; --          ; 3            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[13]   ; G14   ; --          ; 3            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[14]   ; F14   ; --          ; 3            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[15]   ; H14   ; --          ; 3            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; UARTRIN     ; J21   ; --          ; 4            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; UARTDCDN    ; J22   ; --          ; 4            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQS[3] ; K10   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[24] ; D8    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[25] ; H9    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[26] ; A7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[27] ; B7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[28] ; E8    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[29] ; G8    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[30] ; C7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[31] ; D7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; nRESET      ; B16   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; yes        ; no                   ; LVTTL        ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------
; All Package Pins                            ;
-----------------------------------------------
; Pin # ; Usage                ; I/O Standard ;
-----------------------------------------------
; A2    ; GND                  ;              ;
; A3    ; VCC_INT              ;              ;
; A4    ; SDRAMADDR[5]         ; LVTTL        ;
; A5    ; SDRAMWEN             ; LVTTL        ;
; A6    ; VCC_IO               ;              ;
; A7    ; SD_DQ26              ; LVTTL        ;
; A8    ; GND                  ;              ;
; A9    ; SDRAMDQ[16]          ; LVTTL        ;
; A10   ; GND                  ;              ;
; A11   ; SDRAMDQ[15]          ; LVTTL        ;
; A12   ; SDRAMDQ[11]          ; LVTTL        ;
; A13   ; VCC_IO               ;              ;
; A14   ; GND                  ;              ;
; A15   ; GND+                 ;              ;
; A16   ; GND+                 ;              ;
; A17   ; GND                  ;              ;
; A18   ; PGM[4]               ; LVTTL        ;
; A19   ; GND                  ;              ;
; A20   ; PGM[3]               ; LVTTL        ;
; A21   ; VCC_IO               ;              ;
; A22   ; RESERVED_INPUT       ;              ;
; A23   ; ~INIT_DONE~          ; LVTTL        ;
; A24   ; VCC_INT              ;              ;
; A25   ; GND                  ;              ;
; B1    ; GND                  ;              ;
; B2    ; GND                  ;              ;
; B3    ; VCC_INT              ;              ;
; B4    ; SDRAMADDR[6]         ; LVTTL        ;
; B5    ; SDRAMCLK             ; LVTTL        ;
; B6    ; GND                  ;              ;
; B7    ; SD_DQ27              ; LVTTL        ;
; B8    ; VCC_INT              ;              ;
; B9    ; SDRAMDQ[18]          ; LVTTL        ;
; B10   ; VCC_INT              ;              ;
; B11   ; SDRAMDQ[13]          ; LVTTL        ;
; B12   ; SDRAMDQ[7]           ; LVTTL        ;
; B13   ; GND                  ;              ;
; B14   ; VCC_IO               ;              ;
; B15   ; #TDO                 ;              ;
; B16   ; NRESET               ; LVTTL        ;
; B17   ; VCC_INT              ;              ;
; B18   ; PGM[1]               ; LVTTL        ;
; B19   ; VCC_INT              ;              ;
; B20   ; PGM[0]               ; LVTTL        ;
; B21   ; GND                  ;              ;
; B22   ; PGM[2]               ; LVTTL        ;
; B23   ; RESERVED_INPUT       ;              ;
; B24   ; VCC_INT              ;              ;
; B25   ; GND                  ;              ;
; B26   ; GND                  ;              ;
; C1    ; VCC_INT              ;              ;
; C2    ; VCC_INT              ;              ;
; C3    ; GND                  ;              ;
; C4    ; VCC_INT              ;              ;
; C5    ; SDRAMADDR[1]         ; LVTTL        ;
; C6    ; SDRAMDQM[3]          ; LVTTL        ;
; C7    ; SD_DQ30              ; LVTTL        ;
; C8    ; ^DDR_VS2             ;              ;
; C9    ; SDRAMDQ[19]          ; LVTTL        ;
; C10   ; ^SD_DQ_ECC2          ;              ;
; C11   ; ^SD_DQ_ECC3          ;              ;
; C12   ; SDRAMDQ[12]          ; LVTTL        ;
; C13   ; SDRAMDQ[6]           ; LVTTL        ;
; C14   ; ^JSELECT             ;              ;
; C15   ; ^GND                 ;              ;
; C16   ; ^BOOT_FLASH          ;              ;
; C17   ; EBIDQ[0]             ; LVTTL        ;
; C18   ; EBI_A22              ; LVTTL        ;
; C19   ; EBIADDR[15]          ; LVTTL        ;
; C20   ; EBIADDR[12]          ; LVTTL        ;
; C21   ; EBIADDR[1]           ; LVTTL        ;
; C22   ; EBIOEN               ; LVTTL        ;
; C23   ; VCC_INT              ;              ;
; C24   ; GND                  ;              ;
; C25   ; VCC_INT              ;              ;
; C26   ; VCC_INT              ;              ;
; D1    ; RESERVED_INPUT       ;              ;
; D2    ; RESERVED_INPUT       ;              ;
; D3    ; VCC_INT              ;              ;
; D4    ; GND                  ;              ;
; D5    ; SDRAMADDR[8]         ; LVTTL        ;
; D6    ; SDRAMCSN[1]          ; LVTTL        ;
; D7    ; SD_DQ31              ; LVTTL        ;
; D8    ; SD_DQ24              ; LVTTL        ;
; D9    ; SDRAMDQ[22]          ; LVTTL        ;
; D10   ; ^SD_DQM_ECC          ;              ;
; D11   ; ^SD_DQ_ECC5          ;              ;
; D12   ; ~SD_DDR_VS0~         ; LVTTL        ;
; D13   ; SDRAMDQ[5]           ; LVTTL        ;
; D14   ; ^DEBUG_EN            ;              ;
; D15   ; ^nCEO                ;              ;
; D16   ; #TRST                ;              ;
; D17   ; EBIDQ[2]             ; LVTTL        ;
; D18   ; EBIADDR[18]          ; LVTTL        ;
; D19   ; EBIADDR[13]          ; LVTTL        ;
; D20   ; EBIADDR[8]           ; LVTTL        ;
; D21   ; EBICLK               ; LVTTL        ;
; D22   ; EBIBE[0]             ; LVTTL        ;
; D23   ; GND                  ;              ;
; D24   ; VCC_INT              ;              ;
; D25   ; RESERVED_INPUT       ;              ;
; D26   ; RESERVED_INPUT       ;              ;
; E1    ; RESERVED_INPUT       ;              ;
; E2    ; RESERVED_INPUT       ;              ;
; E3    ; RESERVED_INPUT       ;              ;
; E4    ; A_nB                 ; LVTTL        ;
; E5    ; SDRAMADDR[11]        ; LVTTL        ;
; E6    ; SDRAMADDR[2]         ; LVTTL        ;
; E7    ; SDRAMCSN[0]          ; LVTTL        ;
; E8    ; SD_DQ28              ; LVTTL        ;
; E9    ; SDRAMDQ[20]          ; LVTTL        ;
; E10   ; ^SD_DQ_ECC4          ;              ;
; E11   ; ~SD_DDR_VS1~         ; LVTTL        ;
; E12   ; SDRAMDQ[8]           ; LVTTL        ;
; E13   ; SDRAMDQ[4]           ; LVTTL        ;
; E14   ; EBIDQ[11]            ; LVTTL        ;
; E15   ; EBIDQ[9]             ; LVTTL        ;
; E16   ; EBIDQ[3]             ; LVTTL        ;
; E17   ; EBI_A24              ; LVTTL        ;
; E18   ; EBIADDR[19]          ; LVTTL        ;
; E19   ; EBIADDR[11]          ; LVTTL        ;
; E20   ; EBIADDR[2]           ; LVTTL        ;
; E21   ; EBIWEN               ; LVTTL        ;
; E22   ; VCC_CKLK5            ;              ;
; E23   ; VCC_CKLK6            ;              ;
; E24   ; ^PROC_TMS            ;              ;
; E25   ; RESERVED_INPUT       ;              ;
; E26   ; RESERVED_INPUT       ;              ;
; F1    ; RESERVED_INPUT       ;              ;
; F2    ; RESERVED_INPUT       ;              ;
; F3    ; RESERVED_INPUT       ;              ;
; F4    ; HDV_IN               ; LVTTL        ;
; F5    ; SDRAMADDR[7]         ; LVTTL        ;
; F6    ; SDRAMADDR[14]        ; LVTTL        ;
; F7    ; SD_CLKE              ; LVTTL        ;
; F8    ; SDRAMCASN            ; LVTTL        ;
; F9    ; SDRAMDQM[2]          ; LVTTL        ;
; F10   ; ^SD_DQS_ECC          ;              ;
; F11   ; ^SD_DQ_ECC6          ;              ;
; F12   ; SDRAMDQS[0]          ; LVTTL        ;
; F13   ; SDRAMDQ[2]           ; LVTTL        ;
; F14   ; EBIDQ[14]            ; LVTTL        ;
; F15   ; EBIDQ[7]             ; LVTTL        ;
; F16   ; EBIDQ[5]             ; LVTTL        ;
; F17   ; EBIADDR[21]          ; LVTTL        ;
; F18   ; EBIADDR[14]          ; LVTTL        ;
; F19   ; EBIADDR[9]           ; LVTTL        ;
; F20   ; EBIADDR[0]           ; LVTTL        ;
; F21   ; UARTRXD              ; LVTTL        ;
; F22   ; GND_CKLK5            ;              ;
; F23   ; GND_CKLK6            ;              ;
; F24   ; ^PROC_TCK            ;              ;
; F25   ; RESERVED_INPUT       ;              ;
; F26   ; RESERVED_INPUT       ;              ;
; G1    ; RESERVED_INPUT       ;              ;
; G2    ; RESERVED_INPUT       ;              ;
; G3    ; HDV_TxENA            ; LVTTL        ;
; G4    ; HDV_RxENA            ; LVTTL        ;
; G5    ; SDRAMADDR[9]         ; LVTTL        ;
; G6    ; SDRAMADDR[3]         ; LVTTL        ;
; G7    ; SDRAMCLKN            ; LVTTL        ;
; G8    ; SD_DQ29              ; LVTTL        ;
; G9    ; SDRAMDQ[23]          ; LVTTL        ;
; G10   ; ^SD_DQ_ECC0          ;              ;
; G11   ; SDRAMDQM[1]          ; LVTTL        ;
; G12   ; SDRAMDQ[9]           ; LVTTL        ;
; G13   ; SDRAMDQ[3]           ; LVTTL        ;
; G14   ; EBIDQ[13]            ; LVTTL        ;
; G15   ; EBIDQ[6]             ; LVTTL        ;
; G16   ; EBIDQ[1]             ; LVTTL        ;
; G17   ; EBIADDR[16]          ; LVTTL        ;
; G18   ; EBIADDR[7]           ; LVTTL        ;
; G19   ; EBIADDR[4]           ; LVTTL        ;
; G20   ; EBICSN[3]            ; LVTTL        ;
; G21   ; UARTTXD              ; LVTTL        ;
; G22   ; UARTCTSN             ; LVTTL        ;
; G23   ; ^PROC_TDO            ;              ;
; G24   ; ^PROC_TRST           ;              ;
; G25   ; RESERVED_INPUT       ;              ;
; G26   ; RESERVED_INPUT       ;              ;
; H1    ; RESERVED_INPUT       ;              ;
; H2    ; RESERVED_INPUT       ;              ;
; H3    ; HDV_Rx               ; LVTTL        ;
; H4    ; COM_AD_OTR           ; 2.5 V        ;
; H5    ; COM_AD_D[9]          ; 2.5 V        ;
; H6    ; TRACEPIPESTAT0       ;              ;
; H7    ; TRACEPIPESTAT1       ;              ;
; H8    ; SDRAMADDR[12]        ; LVTTL        ;
; H9    ; SD_DQ25              ; LVTTL        ;
; H10   ; SDRAMDQ[17]          ; LVTTL        ;
; H11   ; SDRAMDQS[1]          ; LVTTL        ;
; H12   ; SDRAMDQM[0]          ; LVTTL        ;
; H13   ; SDRAMDQ[1]           ; LVTTL        ;
; H14   ; EBIDQ[15]            ; LVTTL        ;
; H15   ; EBIDQ[8]             ; LVTTL        ;
; H16   ; EBIADDR[20]          ; LVTTL        ;
; H17   ; EBIADDR[10]          ; LVTTL        ;
; H18   ; EBIADDR[3]           ; LVTTL        ;
; H19   ; INTEXTPIN            ; LVTTL        ;
; H20   ; EBICSN[1]            ; LVTTL        ;
; H21   ; UARTRTSN             ; LVTTL        ;
; H22   ; UARTDSRN             ; LVTTL        ;
; H23   ; ^PROC_TDI            ;              ;
; H24   ; CLK_REF              ; LVTTL        ;
; H25   ; RESERVED_INPUT       ;              ;
; H26   ; RESERVED_INPUT       ;              ;
; J1    ; RESERVED_INPUT       ;              ;
; J2    ; RESERVED_INPUT       ;              ;
; J3    ; COM_AD_D[8]          ; 2.5 V        ;
; J4    ; COM_AD_D[7]          ; 2.5 V        ;
; J5    ; COM_AD_D[6]          ; 2.5 V        ;
; J6    ; TRACESYNC            ;              ;
; J7    ; TRACEPKT4            ;              ;
; J8    ; SDRAMADDR[13]        ; LVTTL        ;
; J9    ; SDRAMRASN            ; LVTTL        ;
; J10   ; SDRAMDQS[2]          ; LVTTL        ;
; J11   ; ^SD_DQ_ECC1          ;              ;
; J12   ; SDRAMDQ[10]          ; LVTTL        ;
; J13   ; SDRAMDQ[0]           ; LVTTL        ;
; J14   ; EBIDQ[10]            ; LVTTL        ;
; J15   ; EBIDQ[4]             ; LVTTL        ;
; J16   ; EBI_A23              ; LVTTL        ;
; J17   ; EBIADDR[6]           ; LVTTL        ;
; J18   ; EBIADDR[5]           ; LVTTL        ;
; J19   ; EBICSN[2]            ; LVTTL        ;
; J20   ; UARTDTRN             ; LVTTL        ;
; J21   ; UARTRIN              ; LVTTL        ;
; J22   ; UARTDCDN             ; LVTTL        ;
; J23   ; ^EN_SELECT           ;              ;
; J24   ; NPOR                 ; LVTTL        ;
; J25   ; RESERVED_INPUT       ;              ;
; J26   ; RESERVED_INPUT       ;              ;
; K1    ; RESERVED_INPUT       ;              ;
; K2    ; RESERVED_INPUT       ;              ;
; K3    ; COM_AD_D[5]          ; 2.5 V        ;
; K4    ; COM_AD_D[4]          ; 2.5 V        ;
; K5    ; COM_AD_D[3]          ; 2.5 V        ;
; K6    ; TRACEPKT3            ;              ;
; K7    ; TRACEPKT8            ;              ;
; K8    ; SDRAMADDR[4]         ; LVTTL        ;
; K9    ; SDRAMADDR[0]         ; LVTTL        ;
; K10   ; SD_DQS3              ; LVTTL        ;
; K11   ; SDRAMADDR[10]        ; LVTTL        ;
; K12   ; SDRAMDQ[21]          ; LVTTL        ;
; K13   ; SDRAMDQ[14]          ; LVTTL        ;
; K14   ; EBIDQ[12]            ; LVTTL        ;
; K15   ; EBIADDR[17]          ; LVTTL        ;
; K16   ; EBIACK               ; LVTTL        ;
; K17   ; EBICSN[0]            ; LVTTL        ;
; K18   ; EBIBE[1]             ; LVTTL        ;
; K19   ; RESERVED_INPUT       ;              ;
; K20   ; RESERVED_INPUT       ;              ;
; K21   ; RESERVED_INPUT       ;              ;
; K22   ; RESERVED_INPUT       ;              ;
; K23   ; GND                  ;              ;
; K24   ; RESERVED_INPUT       ;              ;
; K25   ; RESERVED_INPUT       ;              ;
; K26   ; RESERVED_INPUT       ;              ;
; L1    ; COM_DB[6]            ; LVTTL        ;
; L2    ; COM_DB[7]            ; LVTTL        ;
; L3    ; COM_AD_D[2]          ; 2.5 V        ;
; L4    ; COM_AD_D[1]          ; 2.5 V        ;
; L5    ; COM_AD_D[0]          ; 2.5 V        ;
; L6    ; TRACEPKT7            ;              ;
; L7    ; TRACEPKT14           ;              ;
; L8    ; TRACEPKT2            ;              ;
; L9    ; TRACECLK             ;              ;
; L10   ; TRACEPIPESTAT2       ;              ;
; L11   ; GND                  ;              ;
; L12   ; VCC_IO               ;              ;
; L13   ; VCC_INT              ;              ;
; L14   ; VCC_IO               ;              ;
; L15   ; VCC_INT              ;              ;
; L16   ; GND                  ;              ;
; L17   ; VCC_IO               ;              ;
; L18   ; GND_CKLK3            ;              ;
; L19   ; FL_TMS               ; LVTTL        ;
; L20   ; FL_TDO               ; LVTTL        ;
; L21   ; RESERVED_INPUT       ;              ;
; L22   ; RESERVED_INPUT       ;              ;
; L23   ; RESERVED_INPUT       ;              ;
; L24   ; RESERVED_INPUT       ;              ;
; L25   ; RESERVED_INPUT       ;              ;
; L26   ; RESERVED_INPUT       ;              ;
; M1    ; COM_DB[8]            ; LVTTL        ;
; M2    ; COM_DB[9]            ; LVTTL        ;
; M3    ; RESERVED_INPUT       ;              ;
; M4    ; CLKLK_OUT2p          ; LVTTL        ;
; M5    ; PGM[12]              ; LVTTL        ;
; M6    ; TRACEPKT12           ;              ;
; M7    ; TRACEPKT10           ;              ;
; M8    ; TRACEPKT0            ;              ;
; M9    ; TRACEPKT5            ;              ;
; M10   ; VCC_IO               ;              ;
; M11   ; VCC_IO               ;              ;
; M12   ; GND                  ;              ;
; M13   ; VCC_INT              ;              ;
; M14   ; VCC_IO               ;              ;
; M15   ; GND                  ;              ;
; M16   ; VCC_INT              ;              ;
; M17   ; GND                  ;              ;
; M18   ; GND_CKLK3            ;              ;
; M19   ; FL_TDI               ; LVTTL        ;
; M20   ; ^NCONFIG             ;              ;
; M21   ; FL_TCK               ; LVTTL        ;
; M22   ; RESERVED_INPUT       ;              ;
; M23   ; FL_Trigger           ; LVTTL        ;
; M24   ; FL_ATTN              ; LVTTL        ;
; M25   ; RESERVED_INPUT       ;              ;
; M26   ; RESERVED_INPUT       ;              ;
; N1    ; GND                  ;              ;
; N2    ; VCC_INT              ;              ;
; N3    ; VCC_IO               ;              ;
; N4    ; GND                  ;              ;
; N5    ; GND+                 ;              ;
; N6    ; TRACEPKT15           ;              ;
; N7    ; TRACEPKT13           ;              ;
; N8    ; TRACEPKT6            ;              ;
; N9    ; TRACEPKT1            ;              ;
; N10   ; VCC_INT              ;              ;
; N11   ; GND                  ;              ;
; N12   ; VCC_INT              ;              ;
; N13   ; GND                  ;              ;
; N14   ; GND                  ;              ;
; N15   ; VCC_IO               ;              ;
; N16   ; GND                  ;              ;
; N17   ; VCC_IO               ;              ;
; N18   ; GND                  ;              ;
; N19   ; VCC_CKLK3            ;              ;
; N20   ; RESERVED_INPUT       ;              ;
; N21   ; ^MSEL1               ;              ;
; N22   ; ^MSEL0               ;              ;
; N23   ; FL_Trigger_bar       ; LVTTL        ;
; N24   ; VCC_IO               ;              ;
; N25   ; FL_PRE_TRIG          ; LVTTL        ;
; N26   ; GND                  ;              ;
; P1    ; GND                  ;              ;
; P2    ; GND                  ;              ;
; P3    ; GND                  ;              ;
; P4    ; RESERVED_INPUT       ;              ;
; P5    ; #TDI                 ;              ;
; P6    ; ^nCE                 ;              ;
; P7    ; RESERVED_INPUT       ;              ;
; P8    ; TRACEPKT11           ;              ;
; P9    ; TRACEPKT9            ;              ;
; P10   ; VCC_IO               ;              ;
; P11   ; VCC_IO               ;              ;
; P12   ; VCC_IO               ;              ;
; P13   ; GND                  ;              ;
; P14   ; GND                  ;              ;
; P15   ; VCC_INT              ;              ;
; P16   ; GND                  ;              ;
; P17   ; VCC_IO               ;              ;
; P18   ; VCC_INT              ;              ;
; P19   ; GND_CKOUT1           ;              ;
; P20   ; GND+                 ;              ;
; P21   ; dummy2               ; LVTTL        ;
; P22   ; GND*                 ;              ;
; P23   ; GND                  ;              ;
; P24   ; VCC_INT              ;              ;
; P25   ; VCC_INT              ;              ;
; P26   ; GND                  ;              ;
; R1    ; COM_DB[10]           ; LVTTL        ;
; R2    ; COM_DB[11]           ; LVTTL        ;
; R3    ; RESERVED_INPUT       ;              ;
; R4    ; RESERVED_INPUT       ;              ;
; R5    ; RESERVED_INPUT       ;              ;
; R6    ; RESERVED_INPUT       ;              ;
; R7    ; ^DCLK                ;              ;
; R8    ; GND_CKLK4            ;              ;
; R9    ; VCC_CKLK4            ;              ;
; R10   ; VCC_INT              ;              ;
; R11   ; VCC_INT              ;              ;
; R12   ; GND                  ;              ;
; R13   ; VCC_IO               ;              ;
; R14   ; VCC_INT              ;              ;
; R15   ; GND                  ;              ;
; R16   ; VCC_IO               ;              ;
; R17   ; GND                  ;              ;
; R18   ; VCC_IO               ;              ;
; R19   ; VCC_CKOUT1           ;              ;
; R20   ; PDL_FPGA_D[0]        ; LVTTL        ;
; R21   ; VCC_INT              ;              ;
; R22   ; RESERVED_INPUT       ;              ;
; R23   ; CLK1p                ; LVTTL        ;
; R24   ; PGM[9]               ; LVTTL        ;
; R25   ; RESERVED_INPUT       ;              ;
; R26   ; RESERVED_INPUT       ;              ;
; T1    ; COM_DB[12]           ; LVTTL        ;
; T2    ; COM_DB[13]           ; LVTTL        ;
; T3    ; RESERVED_INPUT       ;              ;
; T4    ; RESERVED_INPUT       ;              ;
; T5    ; RESERVED_INPUT       ;              ;
; T6    ; RESERVED_INPUT       ;              ;
; T7    ; PGM[6]               ; LVTTL        ;
; T8    ; VCC_CKLK2            ;              ;
; T9    ; GND_CKLK2            ;              ;
; T10   ; VCC_IO               ;              ;
; T11   ; GND                  ;              ;
; T12   ; VCC_INT              ;              ;
; T13   ; GND                  ;              ;
; T14   ; GND                  ;              ;
; T15   ; VCC_IO               ;              ;
; T16   ; GND                  ;              ;
; T17   ; VCC_INT              ;              ;
; T18   ; GND                  ;              ;
; T19   ; GND_CKLK1            ;              ;
; T20   ; PDL_FPGA_D[2]        ; LVTTL        ;
; T21   ; PDL_FPGA_D[1]        ; LVTTL        ;
; T22   ; FE_PULSER_P[3]       ; LVTTL        ;
; T23   ; GND+                 ;              ;
; T24   ; FE_PULSER_N[3]       ; LVTTL        ;
; T25   ; RESERVED_INPUT       ;              ;
; T26   ; RESERVED_INPUT       ;              ;
; U1    ; RESERVED_INPUT       ;              ;
; U2    ; COM_TX_SLEEP         ; LVTTL        ;
; U3    ; RESERVED_INPUT       ;              ;
; U4    ; RESERVED_INPUT       ;              ;
; U5    ; RESERVED_INPUT       ;              ;
; U6    ; RESERVED_INPUT       ;              ;
; U7    ; RESERVED_INPUT       ;              ;
; U8    ; VCC_CKOUT2           ;              ;
; U9    ; VCC_INT              ;              ;
; U10   ; GND                  ;              ;
; U11   ; VCC_IO               ;              ;
; U12   ; GND                  ;              ;
; U13   ; VCC_IO               ;              ;
; U14   ; VCC_INT              ;              ;
; U15   ; VCC_IO               ;              ;
; U16   ; VCC_INT              ;              ;
; U17   ; GND                  ;              ;
; U18   ; VCC_IO               ;              ;
; U19   ; VCC_CKLK1            ;              ;
; U20   ; PDL_FPGA_D[4]        ; LVTTL        ;
; U21   ; PDL_FPGA_D[3]        ; LVTTL        ;
; U22   ; FE_PULSER_P[2]       ; LVTTL        ;
; U23   ; FE_PULSER_N[2]       ; LVTTL        ;
; U24   ; PGM[7]               ; LVTTL        ;
; U25   ; RESERVED_INPUT       ;              ;
; U26   ; RESERVED_INPUT       ;              ;
; V1    ; RESERVED_INPUT       ;              ;
; V2    ; RESERVED_INPUT       ;              ;
; V3    ; PGM[5]               ; LVTTL        ;
; V4    ; RESERVED_INPUT       ;              ;
; V5    ; RESERVED_INPUT       ;              ;
; V6    ; RESERVED_INPUT       ;              ;
; V7    ; PGM[13]              ; LVTTL        ;
; V8    ; GND_CKOUT2           ;              ;
; V9    ; GND                  ;              ;
; V10   ; VCC_IO               ;              ;
; V11   ; RESERVED_INPUT       ;              ;
; V12   ; RESERVED_INPUT       ;              ;
; V13   ; RESERVED_INPUT       ;              ;
; V14   ; RESERVED_INPUT       ;              ;
; V15   ; ATWD0_D[1]           ; LVTTL        ;
; V16   ; DigitalReset_0       ; LVTTL        ;
; V17   ; VCC_IO               ;              ;
; V18   ; GND                  ;              ;
; V19   ; RESERVED_INPUT       ;              ;
; V20   ; PDL_FPGA_D[7]        ; LVTTL        ;
; V21   ; PDL_FPGA_D[6]        ; LVTTL        ;
; V22   ; PDL_FPGA_D[5]        ; LVTTL        ;
; V23   ; FE_PULSER_P[1]       ; LVTTL        ;
; V24   ; FE_PULSER_N[1]       ; LVTTL        ;
; V25   ; RESERVED_INPUT       ;              ;
; V26   ; RESERVED_INPUT       ;              ;
; W1    ; RESERVED_INPUT       ;              ;
; W2    ; RESERVED_INPUT       ;              ;
; W3    ; RESERVED_INPUT       ;              ;
; W4    ; RESERVED_INPUT       ;              ;
; W5    ; RESERVED_INPUT       ;              ;
; W6    ; CLK2p                ; LVTTL        ;
; W7    ; ^DATA0               ;              ;
; W8    ; GND                  ;              ;
; W9    ; RESERVED_INPUT       ;              ;
; W10   ; RESERVED_INPUT       ;              ;
; W11   ; RESERVED_INPUT       ;              ;
; W12   ; RESERVED_INPUT       ;              ;
; W13   ; RESERVED_INPUT       ;              ;
; W14   ; OutputEnable_0       ; LVTTL        ;
; W15   ; CounterClock_0       ; LVTTL        ;
; W16   ; ATWD0_D[7]           ; LVTTL        ;
; W17   ; OutputEnable_1       ; LVTTL        ;
; W18   ; DigitalReset_1       ; LVTTL        ;
; W19   ; GND                  ;              ;
; W20   ; PGM[11]              ; LVTTL        ;
; W21   ; RESERVED_INPUT       ;              ;
; W22   ; RESERVED_INPUT       ;              ;
; W23   ; FE_PULSER_N[0]       ; LVTTL        ;
; W24   ; FE_PULSER_P[0]       ; LVTTL        ;
; W25   ; RESERVED_INPUT       ;              ;
; W26   ; RESERVED_INPUT       ;              ;
; Y1    ; RESERVED_INPUT       ;              ;
; Y2    ; RESERVED_INPUT       ;              ;
; Y3    ; PGM[15]              ; LVTTL        ;
; Y4    ; PGM[14]              ; LVTTL        ;
; Y5    ; CLK4p                ; LVTTL        ;
; Y6    ; RESERVED_INPUT       ;              ;
; Y7    ; RESERVED_INPUT       ;              ;
; Y8    ; RESERVED_INPUT       ;              ;
; Y9    ; RESERVED_INPUT       ;              ;
; Y10   ; RESERVED_INPUT       ;              ;
; Y11   ; RESERVED_INPUT       ;              ;
; Y12   ; RESERVED_INPUT       ;              ;
; Y13   ; RESERVED_INPUT       ;              ;
; Y14   ; RESERVED_INPUT       ;              ;
; Y15   ; ATWD0_D[0]           ; LVTTL        ;
; Y16   ; DigitalSet_0         ; LVTTL        ;
; Y17   ; ShiftClock_1         ; LVTTL        ;
; Y18   ; ChannelSelect_1[1]   ; LVTTL        ;
; Y19   ; RESERVED_INPUT       ;              ;
; Y20   ; R2BUS[5]             ; LVTTL        ;
; Y21   ; R2BUS[6]             ; LVTTL        ;
; Y22   ; RESERVED_INPUT       ;              ;
; Y23   ; FPGA_LOADED          ; LVTTL        ;
; Y24   ; RESERVED_INPUT       ;              ;
; Y25   ; RESERVED_INPUT       ;              ;
; Y26   ; RESERVED_INPUT       ;              ;
; AA1   ; SingleLED_TRIGGER    ; LVTTL        ;
; AA2   ; RESERVED_INPUT       ;              ;
; AA3   ; RESERVED_INPUT       ;              ;
; AA4   ; RESERVED_INPUT       ;              ;
; AA5   ; RESERVED_INPUT       ;              ;
; AA6   ; RESERVED_INPUT       ;              ;
; AA7   ; RESERVED_INPUT       ;              ;
; AA8   ; RESERVED_INPUT       ;              ;
; AA9   ; RESERVED_INPUT       ;              ;
; AA10  ; COINC_DOWN_A         ; LVTTL        ;
; AA11  ; COINC_UP_BLATCH      ; LVTTL        ;
; AA12  ; FLASH_AD_D[4]        ; 2.5 V        ;
; AA13  ; RESERVED_INPUT       ;              ;
; AA14  ; TriggerComplete_0    ; LVTTL        ;
; AA15  ; ATWD0_D[3]           ; LVTTL        ;
; AA16  ; ATWD0_D[6]           ; LVTTL        ;
; AA17  ; ATWD1_D[0]           ; LVTTL        ;
; AA18  ; ATWD1_D[7]           ; LVTTL        ;
; AA19  ; RESERVED_INPUT       ;              ;
; AA20  ; R2BUS[3]             ; LVTTL        ;
; AA21  ; R2BUS[4]             ; LVTTL        ;
; AA22  ; RESERVED_INPUT       ;              ;
; AA23  ; RESERVED_INPUT       ;              ;
; AA24  ; COMM_RESET           ; LVTTL        ;
; AA25  ; CLK3p                ; LVTTL        ;
; AA26  ; RESERVED_INPUT       ;              ;
; AB1   ; COINCIDENCE_OUT_UP   ; LVTTL        ;
; AB2   ; COINCIDENCE_OUT_DOWN ; LVTTL        ;
; AB3   ; PGM[8]               ; LVTTL        ;
; AB4   ; PGM[10]              ; LVTTL        ;
; AB5   ; RESERVED_INPUT       ;              ;
; AB6   ; RESERVED_INPUT       ;              ;
; AB7   ; RESERVED_INPUT       ;              ;
; AB8   ; ATWDTrigger_0        ; LVTTL        ;
; AB9   ; COINC_DOWN_BBAR      ; LVTTL        ;
; AB10  ; COINC_UP_A           ; LVTTL        ;
; AB11  ; FLASH_AD_D[0]        ; 2.5 V        ;
; AB12  ; FLASH_AD_D[5]        ; 2.5 V        ;
; AB13  ; FLASH_AD_STBY        ; LVTTL        ;
; AB14  ; FLASH_NCO            ; 2.5 V        ;
; AB15  ; ChannelSelect_0[1]   ; LVTTL        ;
; AB16  ; ATWD0_D[5]           ; LVTTL        ;
; AB17  ; CounterClock_1       ; LVTTL        ;
; AB18  ; ATWD1_D[2]           ; LVTTL        ;
; AB19  ; OneSPE_nl            ; LVTTL        ;
; AB20  ; R2BUS[2]             ; LVTTL        ;
; AB21  ; R2BUS[1]             ; LVTTL        ;
; AB22  ; RESERVED_INPUT       ;              ;
; AB23  ; RESERVED_INPUT       ;              ;
; AB24  ; RESERVED_INPUT       ;              ;
; AB25  ; RESERVED_INPUT       ;              ;
; AB26  ; RESERVED_INPUT       ;              ;
; AC1   ; RESERVED_INPUT       ;              ;
; AC2   ; RESERVED_INPUT       ;              ;
; AC3   ; VCC_INT              ;              ;
; AC4   ; GND                  ;              ;
; AC5   ; RESERVED_INPUT       ;              ;
; AC6   ; RESERVED_INPUT       ;              ;
; AC7   ; RESERVED_INPUT       ;              ;
; AC8   ; RESERVED_INPUT       ;              ;
; AC9   ; COINC_DOWN_ALATCH    ; LVTTL        ;
; AC10  ; COINC_DOWN_B         ; LVTTL        ;
; AC11  ; FLASH_AD_D[1]        ; 2.5 V        ;
; AC12  ; FLASH_AD_D[7]        ; 2.5 V        ;
; AC13  ; FLASH_AD_D[9]        ; 2.5 V        ;
; AC14  ; ShiftClock_0         ; LVTTL        ;
; AC15  ; ATWD0_D[2]           ; LVTTL        ;
; AC16  ; AnalogReset_0        ; LVTTL        ;
; AC17  ; TriggerComplete_1    ; LVTTL        ;
; AC18  ; AnalogReset_1        ; LVTTL        ;
; AC19  ; ATWD1_D[5]           ; LVTTL        ;
; AC20  ; ATWD1_D[4]           ; LVTTL        ;
; AC21  ; RESERVED_INPUT       ;              ;
; AC22  ; FE_TEST_PULSE        ; LVTTL        ;
; AC23  ; GND                  ;              ;
; AC24  ; VCC_INT              ;              ;
; AC25  ; ATWD1VDD_SUP         ; LVTTL        ;
; AC26  ; ATWD0VDD_SUP         ; LVTTL        ;
; AD1   ; VCC_INT              ;              ;
; AD2   ; VCC_INT              ;              ;
; AD3   ; GND                  ;              ;
; AD4   ; VCC_INT              ;              ;
; AD5   ; RESERVED_INPUT       ;              ;
; AD6   ; RESERVED_INPUT       ;              ;
; AD7   ; ATWDTrigger_1        ; LVTTL        ;
; AD8   ; MultiSPE_nl          ; LVTTL        ;
; AD9   ; COINC_DOWN_BLATCH    ; LVTTL        ;
; AD10  ; COINC_UP_B           ; LVTTL        ;
; AD11  ; FLASH_AD_D[2]        ; 2.5 V        ;
; AD12  ; FLASH_AD_D[8]        ; 2.5 V        ;
; AD13  ; ^CONF_DONE           ;              ;
; AD14  ; #TCK                 ;              ;
; AD15  ; RampSet_0            ; LVTTL        ;
; AD16  ; ReadWrite_0          ; LVTTL        ;
; AD17  ; ATWD0_D[9]           ; LVTTL        ;
; AD18  ; ATWD1_D[3]           ; LVTTL        ;
; AD19  ; ChannelSelect_1[0]   ; LVTTL        ;
; AD20  ; ReadWrite_1          ; LVTTL        ;
; AD21  ; ATWD1_D[8]           ; LVTTL        ;
; AD22  ; R2BUS[0]             ; LVTTL        ;
; AD23  ; VCC_INT              ;              ;
; AD24  ; GND                  ;              ;
; AD25  ; VCC_INT              ;              ;
; AD26  ; VCC_INT              ;              ;
; AE1   ; GND                  ;              ;
; AE2   ; GND                  ;              ;
; AE3   ; VCC_INT              ;              ;
; AE4   ; RESERVED_INPUT       ;              ;
; AE5   ; RESERVED_INPUT       ;              ;
; AE6   ; GND                  ;              ;
; AE7   ; RESERVED_INPUT       ;              ;
; AE8   ; VCC_INT              ;              ;
; AE9   ; COINC_DOWN_ABAR      ; LVTTL        ;
; AE10  ; COINC_UP_ABAR        ; LVTTL        ;
; AE11  ; FLASH_AD_D[6]        ; 2.5 V        ;
; AE12  ; ^NSTATUS             ;              ;
; AE13  ; GND                  ;              ;
; AE14  ; VCC_IO               ;              ;
; AE15  ; #TMS                 ;              ;
; AE16  ; ATWD0_D[4]           ; LVTTL        ;
; AE17  ; RESERVED_INPUT       ;              ;
; AE18  ; RampSet_1            ; LVTTL        ;
; AE19  ; VCC_INT              ;              ;
; AE20  ; ATWD1_D[9]           ; LVTTL        ;
; AE21  ; GND                  ;              ;
; AE22  ; ATWD1_D[6]           ; LVTTL        ;
; AE23  ; DigitalSet_1         ; LVTTL        ;
; AE24  ; VCC_INT              ;              ;
; AE25  ; GND                  ;              ;
; AE26  ; GND                  ;              ;
; AF2   ; GND                  ;              ;
; AF3   ; VCC_INT              ;              ;
; AF4   ; RESERVED_INPUT       ;              ;
; AF5   ; RESERVED_INPUT       ;              ;
; AF6   ; VCC_IO               ;              ;
; AF7   ; RESERVED_INPUT       ;              ;
; AF8   ; GND                  ;              ;
; AF9   ; COINC_UP_ALATCH      ; LVTTL        ;
; AF10  ; COINC_UP_BBAR        ; LVTTL        ;
; AF11  ; FLASH_AD_D[3]        ; 2.5 V        ;
; AF12  ; MultiSPE             ; LVTTL        ;
; AF13  ; VCC_IO               ;              ;
; AF14  ; GND                  ;              ;
; AF15  ; OneSPE               ; LVTTL        ;
; AF16  ; ChannelSelect_0[0]   ; LVTTL        ;
; AF17  ; ATWD0_D[8]           ; LVTTL        ;
; AF18  ; ATWD1_D[1]           ; LVTTL        ;
; AF19  ; GND                  ;              ;
; AF20  ; RESERVED_INPUT       ;              ;
; AF21  ; VCC_IO               ;              ;
; AF22  ; RESERVED_INPUT       ;              ;
; AF23  ; RESERVED_INPUT       ;              ;
; AF24  ; VCC_INT              ;              ;
; AF25  ; GND                  ;              ;
-----------------------------------------------


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Control Signals                                                                                                                                                                                                                                                                                                                            ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                                                                   ; Pin #      ; Fan-Out ; Usage                       ; Global Usage ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; pll4x:inst_pll4x|altclklock:altclklock_component|outclock1                                                                                                                                                                                                             ; PLL_3      ; 5       ; Clock                       ; Internal     ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0                                                                                                                                                                                                             ; PLL_2      ; 1455    ; Clock                       ; Internal     ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock1                                                                                                                                                                                                             ; PLL_2      ; 569     ; Clock                       ; Internal     ;
; roc:inst_ROC|RST~reg0                                                                                                                                                                                                                                                  ; LC3_6_O2   ; 1269    ; Async. clear / Clock enable ; Internal     ;
; slaveregister:slaveregister_inst|command_0_local[17]                                                                                                                                                                                                                   ; LC4_4_F1   ; 5       ; Async. clear                ; Non-global   ;
; slaveregister:slaveregister_inst|command_0_local[26]                                                                                                                                                                                                                   ; LC2_4_F1   ; 17      ; Sync. clear                 ; Non-global   ;
; slaveregister:slaveregister_inst|command_2_local[24]                                                                                                                                                                                                                   ; LC6_7_H3   ; 17      ; Sync. clear                 ; Non-global   ;
; slaveregister:slaveregister_inst|command_0_local[24]                                                                                                                                                                                                                   ; LC5_5_H3   ; 17      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DCC_DPR:DCC_DPR|timer_clrn~reg                                                                                                                                                                                                                  ; LC10_9_R2  ; 20      ; Async. clear                ; Non-global   ;
; hit_counter_ff:inst_hit_counter_ff|OneSPE1                                                                                                                                                                                                                             ; LC5_7_E4   ; 3       ; Async. clear                ; Non-global   ;
; fe_r2r:inst_fe_r2r|i~46                                                                                                                                                                                                                                                ; LC9_15_E4  ; 8       ; Output enable               ; Non-global   ;
; coinc:inst_coinc|i~197                                                                                                                                                                                                                                                 ; LC6_16_O1  ; 1       ; Output enable               ; Non-global   ;
; coinc:inst_coinc|i~198                                                                                                                                                                                                                                                 ; LC7_16_O1  ; 1       ; Output enable               ; Non-global   ;
; slaveregister:slaveregister_inst|command_2_local[31]                                                                                                                                                                                                                   ; LC7_4_A1   ; 4       ; Output enable               ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|TX_UART:inst|txshen~reg                                                                                                                                                                          ; LC7_2_T2   ; 10      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|TX_UART:inst|txshclr~reg                                                                                                                                                                         ; LC6_3_T2   ; 19      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|sreg~12                                                                                                                                                                                             ; LC5_5_R3   ; 11      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|sreg~38                                                                                                                                                                                             ; LC7_2_R3   ; 12      ; Sync. load                  ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|sreg~37                                                                                                                                                                                             ; LC8_2_R3   ; 12      ; Sync. load                  ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|msg_sent~reg                                                                                                                                                                                        ; LC9_4_R3   ; 25      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|shift_ct_en~reg                                                                                                                                                                                     ; LC3_11_R3  ; 6       ; Clock enable                ; Non-global   ;
; hit_counter_ff:inst_hit_counter_ff|MultiSPE1                                                                                                                                                                                                                           ; LC5_10_N3  ; 3       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18|GET_DUDT:get_dudt_stm|ct_aclr~reg                                                                                                                                                              ; LC4_1_N2   ; 5       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18|GET_DUDT:get_dudt_stm|dudt_ena~reg                                                                                                                                                             ; LC6_1_N2   ; 2       ; Clock enable                ; Non-global   ;
; fe_testpulse:inst_fe_testpulse|i~7                                                                                                                                                                                                                                     ; LC3_1_Y4   ; 1       ; Output enable               ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|DC_MREC:inst12|sreg~21                                                                                                                                                                                                ; LC5_6_Y2   ; 11      ; Sync. load                  ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|DC_MREC:inst12|sreg~22                                                                                                                                                                                                ; LC6_6_Y2   ; 11      ; Sync. load                  ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|inst5                                                                                                                                                                                                                 ; LC7_9_Y2   ; 44      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|UA_RX_12:inst6|shen~reg                                                                                                                                                                             ; LC6_9_Y2   ; 8       ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|UA_RX_12:inst6|ctclr~reg                                                                                                                                                                            ; LC9_3_Y2   ; 28      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|DCTC_FWR:inst2|sreg~18                                                                                                                                                                            ; LC5_12_U3  ; 8       ; Sync. load                  ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|DCTC_FWR:inst2|tcwf_af_ct_aclr~reg                                                                                                                                                                ; LC1_12_U3  ; 6       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|DCTC_FWR:inst2|tcwf_aclr~reg                                                                                                                                                                      ; LC9_13_U3  ; 33      ; Async. clear                ; Non-global   ;
; atwd:atwd0|atwd_readout:inst_atwd_readout|rst_divide                                                                                                                                                                                                                   ; LC3_11_Y3  ; 3       ; Sync. clear                 ; Non-global   ;
; atwd:atwd1|atwd_readout:inst_atwd_readout|rst_divide                                                                                                                                                                                                                   ; LC8_14_X4  ; 3       ; Sync. clear                 ; Non-global   ;
; atwd_timestamp:inst_atwd_timestamp|i~0                                                                                                                                                                                                                                 ; LC5_10_K3  ; 48      ; Clock enable                ; Non-global   ;
; coinc:inst_coinc|wait_cnt[31]~0                                                                                                                                                                                                                                        ; LC7_14_O1  ; 32      ; Clock enable                ; Non-global   ;
; hit_counter_ff:inst_hit_counter_ff|oneSPEcnt[1]~29                                                                                                                                                                                                                     ; LC3_15_Z3  ; 32      ; Clock enable                ; Non-global   ;
; hit_counter:inst_hit_counter|multiSPEcnt[11]~7                                                                                                                                                                                                                         ; LC7_12_M3  ; 32      ; Clock enable                ; Non-global   ;
; atwd:atwd0|atwd_readout:inst_atwd_readout|ATWD_D_gray[0]~19                                                                                                                                                                                                            ; LC4_6_K3   ; 10      ; Clock enable                ; Non-global   ;
; atwd:atwd1|atwd_readout:inst_atwd_readout|ATWD_D_gray[0]~19                                                                                                                                                                                                            ; LC3_3_X3   ; 10      ; Clock enable                ; Non-global   ;
; atwd_timestamp:inst_atwd_timestamp|i~1                                                                                                                                                                                                                                 ; LC6_3_D3   ; 48      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|inst22                                                                                                                                                                                                                ; LC8_11_Q3  ; 16      ; Clock enable                ; Non-global   ;
; OneSPE                                                                                                                                                                                                                                                                 ; AF15       ; 5       ; Clock                       ; Pin          ;
; MultiSPE                                                                                                                                                                                                                                                               ; AF12       ; 2       ; Clock                       ; Pin          ;
; dcom_dpr:inst_dcom_dpr|DCC_DPR:DCC_DPR|sreg~80                                                                                                                                                                                                                         ; LC3_8_R2   ; 36      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|DC_MREC:inst12|tcal_rcvd~26                                                                                                                                                                                           ; LC8_10_R2  ; 15      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|DC_MREC:inst12|comres_rcvd~7                                                                                                                                                                                          ; LC5_10_Y2  ; 133     ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|inst13                                                                                                                                                                                                                ; LC3_4_Y2   ; 17      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out          ; LC6_11_W2  ; 15      ; Sync. clear                 ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|valid_wreq                                                                        ; LC9_9_D2   ; 21      ; Write enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|altr_temp~28                                                                      ; LC6_10_D2  ; 6       ; Sync. load                  ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|valid_rreq                                                                        ; LC7_10_D2  ; 11      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|reset_ct2:inst8|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                               ; LC3_11_Y4  ; 14      ; Clock enable / Async. clear ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst2~2                                                                                                                                                                                               ; LC4_3_D2   ; 1       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst2~127                                                                                                                                                                                             ; LC7_3_D2   ; 11      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst3~2                                                                                                                                                                                               ; LC7_1_E2   ; 1       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst3~127                                                                                                                                                                                             ; LC5_1_E2   ; 11      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst5                                                                                                                                                                                                 ; LC6_2_E2   ; 10      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst~2                                                                                                                                                                                                ; LC3_2_E2   ; 1       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst~127                                                                                                                                                                                              ; LC7_3_E2   ; 11      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst4~2                                                                                                                                                                                               ; LC5_6_N2   ; 1       ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|inst4~127                                                                                                                                                                                             ; LC8_6_N2   ; 11      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                     ; LC3_6_N2   ; 1       ; Clock                       ; Internal     ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|inst1~23                                                                                                                                                                                                              ; LC8_2_R2   ; 28      ; Async. clear                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                 ; LC7_8_Y2   ; 4       ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out   ; LC6_7_Y2   ; 6       ; Sync. clear                 ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst42                                                                                                                                                                                                            ; LC5_4_R3   ; 16      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst50                                                                                                                                                                                                            ; LC9_12_R3  ; 17      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst48                                                                                                                                                                                                            ; LC4_4_R3   ; 16      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst36                                                                                                                                                                                                            ; LC5_13_R3  ; 48      ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                               ; LC7_15_T2  ; 4       ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out ; LC8_15_T2  ; 6       ; Sync. clear                 ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012|comptree:comparator|cmpchain:cmp_end|aeb_out                                                   ; LC9_9_T2   ; 5       ; Sync. clear                 ; Non-global   ;
; slaveregister:slaveregister_inst|dom_id[48]~237                                                                                                                                                                                                                        ; LC3_4_H3   ; 17      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|tx_dpr_wadr_local[0]~66                                                                                                                                                                                                               ; LC10_10_H1 ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|command_4_local[3]~32                                                                                                                                                                                                                 ; LC6_10_H1  ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|com_ctrl_local[2]~84                                                                                                                                                                                                                  ; LC5_7_C3   ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|command_2_local[26]~32                                                                                                                                                                                                                ; LC9_10_H1  ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|command_3_local[0]~32                                                                                                                                                                                                                 ; LC4_7_H1   ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|rx_dpr_radr_local[15]~66                                                                                                                                                                                                              ; LC9_10_C3  ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|dom_id[31]~129                                                                                                                                                                                                                        ; LC5_10_C3  ; 32      ; Clock enable                ; Non-global   ;
; coinc:inst_coinc|i~5                                                                                                                                                                                                                                                   ; LC5_14_O1  ; 42      ; Clock enable                ; Non-global   ;
; rtl~17                                                                                                                                                                                                                                                                 ; LC6_5_H3   ; 16      ; Write enable                ; Non-global   ;
; rtl~18                                                                                                                                                                                                                                                                 ; LC6_14_M3  ; 16      ; Write enable                ; Non-global   ;
; coinc:inst_coinc|last_up_pol~0                                                                                                                                                                                                                                         ; LC6_15_O1  ; 1       ; Clock enable                ; Non-global   ;
; hit_counter:inst_hit_counter|reduce_nor_3                                                                                                                                                                                                                              ; LC3_12_M3  ; 64      ; Sync. load / Sync. clear    ; Non-global   ;
; hit_counter_ff:inst_hit_counter_ff|reduce_nor_3                                                                                                                                                                                                                        ; LC5_15_Z3  ; 64      ; Sync. load / Sync. clear    ; Non-global   ;
; flash_adc:inst_flash_ADC|wraddress[0]~8                                                                                                                                                                                                                                ; LC9_9_G3   ; 20      ; Clock enable                ; Non-global   ;
; flash_adc:inst_flash_ADC|i~0                                                                                                                                                                                                                                           ; LC3_9_G3   ; 12      ; Sync. clear                 ; Non-global   ;
; atwd_ping_pong:inst_atwd_ping_pong|atwd1_enable_disc_sig~2                                                                                                                                                                                                             ; LC6_2_E3   ; 3       ; Async. clear                ; Non-global   ;
; r2r:inst_r2r|up~0                                                                                                                                                                                                                                                      ; LC4_5_N4   ; 1       ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|command_1_local[0]~32                                                                                                                                                                                                                 ; LC10_7_H1  ; 32      ; Clock enable                ; Non-global   ;
; slaveregister:slaveregister_inst|command_0_local[30]~32                                                                                                                                                                                                                ; LC6_7_H1   ; 32      ; Clock enable                ; Non-global   ;
; rtl~16                                                                                                                                                                                                                                                                 ; LC9_15_G3  ; 16      ; Write enable                ; Non-global   ;
; atwd_ping_pong:inst_atwd_ping_pong|atwd0_enable_disc_sig~2                                                                                                                                                                                                             ; LC6_10_K3  ; 3       ; Async. clear                ; Non-global   ;
; coinc:inst_coinc|last_down_pol~0                                                                                                                                                                                                                                       ; LC4_15_O1  ; 1       ; Clock enable                ; Non-global   ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst38                                                                                                                                                                                                            ; LC4_5_R3   ; 48      ; Clock enable                ; Non-global   ;
; CLK1p                                                                                                                                                                                                                                                                  ; R23        ; 1       ; Clock                       ; Pin          ;
; CLK2p                                                                                                                                                                                                                                                                  ; W6         ; 1       ; Clock                       ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQSOE                                                                                                                                                                                     ; UPCORE     ; 4       ; Output enable               ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~EBIDQOE                                                                                                                                                                                        ; UPCORE     ; 16      ; Output enable               ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~UARTDCDRIOE                                                                                                                                                                                    ; UPCORE     ; 2       ; Output enable               ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE0                                                                                                                                                                                     ; UPCORE     ; 8       ; Output enable               ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE1                                                                                                                                                                                     ; UPCORE     ; 8       ; Output enable               ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE2                                                                                                                                                                                     ; UPCORE     ; 8       ; Output enable               ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE3                                                                                                                                                                                     ; UPCORE     ; 8       ; Output enable               ; Non-global   ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Global & Other Fast Signals                                                                                                                                                      ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                               ; Pin #    ; Fan-Out ; Global ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; pll4x:inst_pll4x|altclklock:altclklock_component|outclock1                                                                                         ; PLL_3    ; 5       ; yes    ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0                                                                                         ; PLL_2    ; 1455    ; yes    ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock1                                                                                         ; PLL_2    ; 569     ; yes    ;
; roc:inst_ROC|RST~reg0                                                                                                                              ; LC3_6_O2 ; 1269    ; yes    ;
; OneSPE                                                                                                                                             ; AF15     ; 5       ; yes    ;
; MultiSPE                                                                                                                                           ; AF12     ; 2       ; yes    ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0 ; LC3_6_N2 ; 1       ; yes    ;
; CLK1p                                                                                                                                              ; R23      ; 1       ; yes    ;
; CLK2p                                                                                                                                              ; W6       ; 1       ; no     ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------
; Carry Chains                                ;
-----------------------------------------------
; Carry Chain Length ; Number of Carry Chains ;
-----------------------------------------------
; 0 - 4              ; 8                      ;
; 5 - 9              ; 32                     ;
; 10 - 14            ; 5                      ;
; 15 - 19            ; 16                     ;
; 20 - 24            ; 0                      ;
; 25 - 29            ; 0                      ;
; 30 - 34            ; 11                     ;
; 35 - 39            ; 0                      ;
; 40 - 44            ; 0                      ;
; 45 - 49            ; 1                      ;
-----------------------------------------------


------------------
; Cascade Chains ;
------------------
; Length ; Count ;
------------------
; 2      ; 69    ;
; 3      ; 3     ;
------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Embedded Cells                                                                                                                                                                                                ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Cell #    ; Name                                                                                                                                                                               ; Mode ; Turbo ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; EC5_1_D2  ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[7] ; RAM  ; On    ;
; EC11_1_D2 ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[8] ; RAM  ; On    ;
; EC12_1_D2 ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[0] ; RAM  ; On    ;
; EC9_1_D2  ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[6] ; RAM  ; On    ;
; EC13_1_D2 ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[9] ; RAM  ; On    ;
; EC7_1_D2  ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[1] ; RAM  ; On    ;
; EC6_1_D2  ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[5] ; RAM  ; On    ;
; EC3_1_D2  ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[2] ; RAM  ; On    ;
; EC10_1_D2 ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[4] ; RAM  ; On    ;
; EC14_1_D2 ; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[3] ; RAM  ; On    ;
; EC4_1_R3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[6]                                                                                         ; RAM  ; On    ;
; EC3_1_R3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[7]                                                                                         ; RAM  ; On    ;
; EC2_1_R3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[8]                                                                                         ; RAM  ; On    ;
; EC1_1_R3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[9]                                                                                         ; RAM  ; On    ;
; EC1_1_Z3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[0]                                                                                         ; RAM  ; On    ;
; EC2_1_Z3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[2]                                                                                         ; RAM  ; On    ;
; EC3_1_Z3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[5]                                                                                         ; RAM  ; On    ;
; EC4_1_Z3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[15]                                                                                        ; RAM  ; On    ;
; EC2_1_E3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[11]                                                                                        ; RAM  ; On    ;
; EC3_1_E3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[13]                                                                                        ; RAM  ; On    ;
; EC1_1_E3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[14]                                                                                        ; RAM  ; On    ;
; EC4_1_E3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[15]                                                                                        ; RAM  ; On    ;
; EC1_1_C3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[0]                                                                           ; RAM  ; On    ;
; EC3_1_C3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[6]                                                                           ; RAM  ; On    ;
; EC2_1_C3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[8]                                                                           ; RAM  ; On    ;
; EC4_1_C3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[13]                                                                          ; RAM  ; On    ;
; EC3_1_I3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[2]                                                                           ; RAM  ; On    ;
; EC4_1_I3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[3]                                                                           ; RAM  ; On    ;
; EC1_1_I3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[9]                                                                           ; RAM  ; On    ;
; EC2_1_I3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[10]                                                                          ; RAM  ; On    ;
; EC1_1_B3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[1]                                                                           ; RAM  ; On    ;
; EC2_1_B3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[4]                                                                           ; RAM  ; On    ;
; EC3_1_B3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[12]                                                                          ; RAM  ; On    ;
; EC4_1_B3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[15]                                                                          ; RAM  ; On    ;
; EC2_1_M3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[1]                                                                                         ; RAM  ; On    ;
; EC4_1_M3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[3]                                                                                         ; RAM  ; On    ;
; EC1_1_M3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[4]                                                                                         ; RAM  ; On    ;
; EC3_1_M3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[13]                                                                                        ; RAM  ; On    ;
; EC2_1_K3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[0]                                                                                         ; RAM  ; On    ;
; EC3_1_K3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[1]                                                                                         ; RAM  ; On    ;
; EC4_1_K3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[2]                                                                                         ; RAM  ; On    ;
; EC1_1_K3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[4]                                                                                         ; RAM  ; On    ;
; EC1_1_G3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[5]                                                                           ; RAM  ; On    ;
; EC2_1_G3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[7]                                                                           ; RAM  ; On    ;
; EC4_1_G3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[11]                                                                          ; RAM  ; On    ;
; EC3_1_G3  ; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[14]                                                                          ; RAM  ; On    ;
; EC3_1_H3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[3]                                                                                         ; RAM  ; On    ;
; EC1_1_H3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[6]                                                                                         ; RAM  ; On    ;
; EC2_1_H3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[8]                                                                                         ; RAM  ; On    ;
; EC4_1_H3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[9]                                                                                         ; RAM  ; On    ;
; EC3_1_D3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[10]                                                                                        ; RAM  ; On    ;
; EC1_1_D3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[11]                                                                                        ; RAM  ; On    ;
; EC2_1_D3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[12]                                                                                        ; RAM  ; On    ;
; EC4_1_D3  ; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[14]                                                                                        ; RAM  ; On    ;
; EC4_1_J3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[5]                                                                                         ; RAM  ; On    ;
; EC3_1_J3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[7]                                                                                         ; RAM  ; On    ;
; EC1_1_J3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[10]                                                                                        ; RAM  ; On    ;
; EC2_1_J3  ; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[12]                                                                                        ; RAM  ; On    ;
; EC5_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[0]                                                                           ; RAM  ; On    ;
; EC1_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[1]                                                                           ; RAM  ; On    ;
; EC4_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[2]                                                                           ; RAM  ; On    ;
; EC16_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[3]                                                                           ; RAM  ; On    ;
; EC6_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[4]                                                                           ; RAM  ; On    ;
; EC14_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[5]                                                                           ; RAM  ; On    ;
; EC9_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[6]                                                                           ; RAM  ; On    ;
; EC2_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[7]                                                                           ; RAM  ; On    ;
; EC8_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[8]                                                                           ; RAM  ; On    ;
; EC12_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[9]                                                                           ; RAM  ; On    ;
; EC10_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[10]                                                                          ; RAM  ; On    ;
; EC13_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[11]                                                                          ; RAM  ; On    ;
; EC7_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[12]                                                                          ; RAM  ; On    ;
; EC15_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[13]                                                                          ; RAM  ; On    ;
; EC3_1_L3  ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[14]                                                                          ; RAM  ; On    ;
; EC11_1_L3 ; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[15]                                                                          ; RAM  ; On    ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------------------
; Non-Global High Fan-Out Signals                                                                             ;
---------------------------------------------------------------------------------------------------------------
; Name                                                                                              ; Fan-Out ;
---------------------------------------------------------------------------------------------------------------
; ahb_slave:ahb_slave_inst|reg_address[6]~reg0                                                      ; 294     ;
; ahb_slave:ahb_slave_inst|reg_address[5]~reg0                                                      ; 235     ;
; ahb_slave:ahb_slave_inst|reg_address[4]~reg0                                                      ; 182     ;
; ahb_slave:ahb_slave_inst|reg_address[3]~reg0                                                      ; 177     ;
; ahb_slave:ahb_slave_inst|reg_address[2]~reg0                                                      ; 164     ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|DC_MREC:inst12|comres_rcvd~7                     ; 133     ;
; ahb_slave:ahb_slave_inst|reg_address[12]~reg0                                                     ; 74      ;
; ahb_slave:ahb_slave_inst|reg_address[7]~reg0                                                      ; 68      ;
; ahb_slave:ahb_slave_inst|reg_address[8]~reg0                                                      ; 68      ;
; ~GND                                                                                              ; 65      ;
; hit_counter:inst_hit_counter|reduce_nor_3                                                         ; 64      ;
; hit_counter_ff:inst_hit_counter_ff|reduce_nor_3                                                   ; 64      ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|muxsel1~reg                    ; 63      ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|TX_UART:inst|txshld~reg     ; 60      ;
; coinc:inst_coinc|Select_366_rtl_348~17                                                            ; 58      ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|SLAVEHREADYO                   ; 58      ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6|muxsel0~reg                    ; 57      ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|DCTC_FWR:inst2|sreg~16       ; 54      ;
; ahb_slave:ahb_slave_inst|reg_address[9]~reg0                                                      ; 52      ;
; ahb_slave:ahb_slave_inst|reg_address[10]~reg0                                                     ; 52      ;
; dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|tx_time_lat~reg                            ; 49      ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst36                                       ; 48      ;
; atwd_timestamp:inst_atwd_timestamp|i~0                                                            ; 48      ;
; atwd_timestamp:inst_atwd_timestamp|i~1                                                            ; 48      ;
; dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|inst38                                       ; 48      ;
; atwd:atwd1|atwd_readout:inst_atwd_readout|state~10                                                ; 46      ;
; atwd:atwd0|atwd_readout:inst_atwd_readout|state~10                                                ; 46      ;
; ahb_slave:ahb_slave_inst|reg_address[14]~reg0                                                     ; 45      ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|inst5                                            ; 44      ;
; master_data_source:inst_master_data_source|LessThan_12~127                                        ; 44      ;
; coinc:inst_coinc|i~5                                                                              ; 42      ;
; slaveregister:slaveregister_inst|i~1156                                                           ; 42      ;
; atwd:atwd1|atwd_control:inst_atwd_control|state~9                                                 ; 41      ;
; atwd:atwd0|atwd_control:inst_atwd_control|state~9                                                 ; 41      ;
; atwd:atwd1|atwd_control:inst_atwd_control|state~18                                                ; 38      ;
; atwd:atwd0|atwd_control:inst_atwd_control|state~18                                                ; 38      ;
; ahb_slave:ahb_slave_inst|reg_address[18]~reg0                                                     ; 37      ;
; ahb_slave:ahb_slave_inst|reg_address[19]~reg0                                                     ; 37      ;
; dcom_dpr:inst_dcom_dpr|DCC_DPR:DCC_DPR|sreg~80                                                    ; 36      ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|DCTC_FWR:inst2|tcwf_aclr~reg ; 33      ;
; atwd:atwd0|atwd_control:inst_atwd_control|reduce_or_244~11                                        ; 32      ;
; atwd:atwd0|atwd_control:inst_atwd_control|reduce_or_180                                           ; 32      ;
; atwd:atwd1|atwd_control:inst_atwd_control|reduce_or_244~11                                        ; 32      ;
; atwd:atwd1|atwd_control:inst_atwd_control|reduce_or_180                                           ; 32      ;
; slaveregister:slaveregister_inst|command_3_local[0]~32                                            ; 32      ;
; slaveregister:slaveregister_inst|rx_dpr_radr_local[15]~66                                         ; 32      ;
; slaveregister:slaveregister_inst|dom_id[31]~129                                                   ; 32      ;
; slaveregister:slaveregister_inst|command_2_local[26]~32                                           ; 32      ;
; slaveregister:slaveregister_inst|tx_dpr_wadr_local[0]~66                                          ; 32      ;
; slaveregister:slaveregister_inst|command_4_local[3]~32                                            ; 32      ;
---------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------
; Peripheral Signals                                                                                                                                            ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------
; Peripheral Signal                                          ; Source    ; Usage                       ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock1 ; PLL_2     ; Clock                       ; yes             ; no                        ; +ve      ;
; roc:inst_ROC|RST~reg0                                      ; LC3_6_O2  ; Async. clear / Clock enable ; no              ; yes                       ; -ve      ;
; fe_r2r:inst_fe_r2r|i~46                                    ; LC9_15_E4 ; Output enable               ; no              ; yes                       ; -ve      ;
; slaveregister:slaveregister_inst|command_2_local[31]       ; LC7_4_A1  ; Output enable               ; no              ; no                        ; +ve      ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------
; Local Routing Interconnect                       ;
----------------------------------------------------
; Local Routing Interconnects ; Number of MegaLABs ;
----------------------------------------------------
; 0 - 10                      ; 52                 ;
; 11 - 21                     ; 6                  ;
; 22 - 32                     ; 9                  ;
; 33 - 43                     ; 5                  ;
; 44 - 54                     ; 6                  ;
; 55 - 65                     ; 9                  ;
; 66 - 76                     ; 7                  ;
; 77 - 87                     ; 4                  ;
; 88 - 98                     ; 4                  ;
; 99 - 109                    ; 2                  ;
----------------------------------------------------


----------------------------------------------
; MegaLAB Interconnect                       ;
----------------------------------------------
; MegaLAB Interconnects ; Number of MegaLABs ;
----------------------------------------------
; 0 - 12                ; 60                 ;
; 13 - 25               ; 6                  ;
; 26 - 38               ; 9                  ;
; 39 - 51               ; 9                  ;
; 52 - 64               ; 2                  ;
; 65 - 77               ; 5                  ;
; 78 - 90               ; 4                  ;
; 91 - 103              ; 6                  ;
; 104 - 116             ; 1                  ;
; 117 - 129             ; 2                  ;
----------------------------------------------


------------------------------------------------
; LAB External Interconnect                    ;
------------------------------------------------
; LAB External Interconnects ; Number MegaLABs ;
------------------------------------------------
; 0 - 20                     ; 62              ;
; 21 - 41                    ; 1               ;
; 42 - 62                    ; 12              ;
; 63 - 83                    ; 9               ;
; 84 - 104                   ; 3               ;
; 105 - 125                  ; 5               ;
; 126 - 146                  ; 5               ;
; 147 - 167                  ; 3               ;
; 168 - 188                  ; 3               ;
; 189 - 209                  ; 1               ;
------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; MegaLAB Usage Summary                                                                                                                                                                                                                                                                               ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; MegaLAB Name ; Total Cells         ; MegaLAB Interconnect ; Column Fast Interconnect Driving In ; Column Fast Interconnect Driving Out ; Row Fast Interconnect Driving In ; Row Fast Interconnect Driving Out ; Fan-In ; Fan-Out ; Local Interconnect ; LAB External Interconnect ; Control Signals ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
;  A1          ;  65 / 160 ( 40 % )  ; 77                   ; 26                                  ; 8                                    ; 33                               ; 1                                 ; 26     ; 72      ; 42                 ; 119                       ; 13              ;
;  A2          ;  141 / 160 ( 88 % ) ; 91                   ; 5                                   ; 1                                    ; 4                                ; 2                                 ; 5      ; 37      ; 82                 ; 169                       ; 2               ;
;  A3          ;  97 / 160 ( 60 % )  ; 103                  ; 53                                  ; 23                                   ; 18                               ; 3                                 ; 47     ; 64      ; 58                 ; 147                       ; 16              ;
;  A4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 0                         ; 0               ;
;  B1          ;  7 / 160 ( 4 % )    ; 10                   ; 2                                   ; 3                                    ; 8                                ; 2                                 ; 10     ; 5       ; 4                  ; 11                        ; 6               ;
;  B2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B3          ;  104 / 160 ( 65 % ) ; 92                   ; 46                                  ; 26                                   ; 27                               ; 0                                 ; 75     ; 38      ; 68                 ; 136                       ; 17              ;
;  B4          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 2                                ; 0                                 ; 0      ; 15      ; 0                  ; 2                         ; 0               ;
;  C1          ;  8 / 160 ( 5 % )    ; 9                    ; 5                                   ; 3                                    ; 4                                ; 0                                 ; 7      ; 3       ; 4                  ; 10                        ; 4               ;
;  C2          ;  3 / 160 ( 1 % )    ; 4                    ; 4                                   ; 2                                    ; 0                                ; 0                                 ; 5      ; 3       ; 2                  ; 4                         ; 2               ;
;  C3          ;  92 / 160 ( 57 % )  ; 82                   ; 41                                  ; 16                                   ; 24                               ; 2                                 ; 69     ; 104     ; 73                 ; 135                       ; 16              ;
;  C4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 28      ; 0                  ; 0                         ; 0               ;
;  D1          ;  74 / 160 ( 46 % )  ; 25                   ; 0                                   ; 0                                    ; 3                                ; 2                                 ; 4      ; 4       ; 61                 ; 52                        ; 2               ;
;  D2          ;  90 / 160 ( 56 % )  ; 49                   ; 9                                   ; 12                                   ; 11                               ; 0                                 ; 21     ; 34      ; 50                 ; 77                        ; 8               ;
;  D3          ;  96 / 160 ( 60 % )  ; 120                  ; 64                                  ; 13                                   ; 32                               ; 6                                 ; 97     ; 116     ; 62                 ; 161                       ; 15              ;
;  D4          ;  36 / 160 ( 22 % )  ; 25                   ; 3                                   ; 13                                   ; 10                               ; 8                                 ; 15     ; 146     ; 29                 ; 47                        ; 3               ;
;  E1          ;  1 / 160 ( < 1 % )  ; 2                    ; 1                                   ; 1                                    ; 1                                ; 0                                 ; 4      ; 1       ; 0                  ; 2                         ; 3               ;
;  E2          ;  103 / 160 ( 64 % ) ; 50                   ; 13                                  ; 15                                   ; 8                                ; 0                                 ; 23     ; 53      ; 62                 ; 88                        ; 9               ;
;  E3          ;  71 / 160 ( 44 % )  ; 83                   ; 44                                  ; 10                                   ; 20                               ; 0                                 ; 65     ; 13      ; 49                 ; 116                       ; 16              ;
;  E4          ;  34 / 160 ( 21 % )  ; 6                    ; 1                                   ; 14                                   ; 3                                ; 2                                 ; 8      ; 24      ; 19                 ; 14                        ; 6               ;
;  F1          ;  134 / 160 ( 83 % ) ; 88                   ; 30                                  ; 10                                   ; 18                               ; 3                                 ; 43     ; 37      ; 86                 ; 171                       ; 13              ;
;  F2          ;  77 / 160 ( 48 % )  ; 28                   ; 3                                   ; 2                                    ; 1                                ; 0                                 ; 5      ; 11      ; 71                 ; 54                        ; 2               ;
;  F3          ;  140 / 160 ( 87 % ) ; 67                   ; 11                                  ; 46                                   ; 2                                ; 13                                ; 15     ; 166     ; 100                ; 116                       ; 7               ;
;  F4          ;  26 / 160 ( 16 % )  ; 8                    ; 0                                   ; 1                                    ; 6                                ; 0                                 ; 7      ; 4       ; 24                 ; 9                         ; 3               ;
;  G1          ;  74 / 160 ( 46 % )  ; 21                   ; 0                                   ; 0                                    ; 3                                ; 2                                 ; 4      ; 4       ; 67                 ; 45                        ; 2               ;
;  G2          ;  45 / 160 ( 28 % )  ; 27                   ; 2                                   ; 14                                   ; 8                                ; 5                                 ; 12     ; 145     ; 38                 ; 61                        ; 3               ;
;  G3          ;  46 / 160 ( 28 % )  ; 46                   ; 4                                   ; 13                                   ; 16                               ; 2                                 ; 20     ; 143     ; 21                 ; 47                        ; 8               ;
;  G4          ;  1 / 160 ( < 1 % )  ; 4                    ; 0                                   ; 1                                    ; 4                                ; 0                                 ; 7      ; 2       ; 1                  ; 4                         ; 2               ;
;  H1          ;  62 / 160 ( 38 % )  ; 36                   ; 14                                  ; 14                                   ; 6                                ; 14                                ; 11     ; 222     ; 42                 ; 65                        ; 5               ;
;  H2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H3          ;  90 / 160 ( 56 % )  ; 93                   ; 34                                  ; 29                                   ; 31                               ; 3                                 ; 59     ; 394     ; 60                 ; 140                       ; 15              ;
;  H4          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  I1          ;  12 / 160 ( 7 % )   ; 11                   ; 7                                   ; 2                                    ; 4                                ; 0                                 ; 6      ; 2       ; 8                  ; 14                        ; 3               ;
;  I2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  I3          ;  85 / 160 ( 53 % )  ; 96                   ; 51                                  ; 12                                   ; 23                               ; 0                                 ; 80     ; 13      ; 63                 ; 135                       ; 17              ;
;  I4          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  J1          ;  41 / 160 ( 25 % )  ; 30                   ; 7                                   ; 2                                    ; 15                               ; 1                                 ; 22     ; 3       ; 30                 ; 57                        ; 13              ;
;  J2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J3          ;  118 / 160 ( 73 % ) ; 114                  ; 46                                  ; 37                                   ; 26                               ; 0                                 ; 67     ; 79      ; 80                 ; 140                       ; 17              ;
;  J4          ;  24 / 160 ( 15 % )  ; 4                    ; 0                                   ; 3                                    ; 3                                ; 1                                 ; 6      ; 12      ; 21                 ; 5                         ; 4               ;
;  K1          ;  33 / 160 ( 20 % )  ; 13                   ; 12                                  ; 11                                   ; 1                                ; 9                                 ; 6      ; 1433    ; 31                 ; 14                        ; 3               ;
;  K2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K3          ;  113 / 160 ( 70 % ) ; 123                  ; 67                                  ; 19                                   ; 27                               ; 6                                 ; 94     ; 94      ; 88                 ; 175                       ; 14              ;
;  K4          ;  54 / 160 ( 33 % )  ; 43                   ; 5                                   ; 5                                    ; 26                               ; 3                                 ; 31     ; 9       ; 46                 ; 49                        ; 10              ;
;  L1          ;  2 / 160 ( 1 % )    ; 3                    ; 2                                   ; 2                                    ; 1                                ; 1                                 ; 5      ; 3       ; 0                  ; 3                         ; 4               ;
;  L2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L3          ;  106 / 160 ( 66 % ) ; 74                   ; 40                                  ; 19                                   ; 19                               ; 0                                 ; 60     ; 48      ; 70                 ; 117                       ; 12              ;
;  L4          ;  79 / 160 ( 49 % )  ; 26                   ; 2                                   ; 3                                    ; 2                                ; 1                                 ; 5      ; 21      ; 64                 ; 52                        ; 3               ;
;  M1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M3          ;  84 / 160 ( 52 % )  ; 54                   ; 26                                  ; 22                                   ; 8                                ; 0                                 ; 33     ; 108     ; 63                 ; 58                        ; 8               ;
;  M4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 0                         ; 0               ;
;  N1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  N2          ;  108 / 160 ( 67 % ) ; 53                   ; 20                                  ; 6                                    ; 0                                ; 1                                 ; 21     ; 67      ; 74                 ; 102                       ; 5               ;
;  N3          ;  29 / 160 ( 18 % )  ; 12                   ; 3                                   ; 4                                    ; 2                                ; 0                                 ; 6      ; 25      ; 16                 ; 20                        ; 6               ;
;  N4          ;  28 / 160 ( 17 % )  ; 10                   ; 3                                   ; 7                                    ; 0                                ; 0                                 ; 6      ; 7       ; 22                 ; 17                        ; 3               ;
;  O1          ;  100 / 160 ( 62 % ) ; 38                   ; 7                                   ; 9                                    ; 4                                ; 0                                 ; 10     ; 77      ; 88                 ; 68                        ; 7               ;
;  O2          ;  26 / 160 ( 16 % )  ; 13                   ; 7                                   ; 5                                    ; 0                                ; 1                                 ; 8      ; 1282    ; 21                 ; 20                        ; 1               ;
;  O3          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  O4          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 1                         ; 0               ;
;  P1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P4          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 3      ; 0       ; 0                  ; 1                         ; 0               ;
;  Q1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Q2          ;  3 / 160 ( 1 % )    ; 1                    ; 1                                   ; 1                                    ; 0                                ; 0                                 ; 2      ; 4       ; 2                  ; 1                         ; 1               ;
;  Q3          ;  66 / 160 ( 41 % )  ; 40                   ; 13                                  ; 10                                   ; 8                                ; 0                                 ; 22     ; 100     ; 42                 ; 66                        ; 5               ;
;  Q4          ;  0 / 160 ( 0 % )    ; 2                    ; 2                                   ; 0                                    ; 0                                ; 0                                 ; 6      ; 0       ; 0                  ; 2                         ; 0               ;
;  R1          ;  2 / 160 ( 1 % )    ; 2                    ; 0                                   ; 0                                    ; 2                                ; 0                                 ; 1      ; 1       ; 2                  ; 2                         ; 1               ;
;  R2          ;  138 / 160 ( 86 % ) ; 86                   ; 15                                  ; 21                                   ; 18                               ; 6                                 ; 33     ; 117     ; 103                ; 200                       ; 4               ;
;  R3          ;  134 / 160 ( 83 % ) ; 101                  ; 26                                  ; 18                                   ; 29                               ; 8                                 ; 53     ; 437     ; 98                 ; 158                       ; 10              ;
;  R4          ;  0 / 160 ( 0 % )    ; 2                    ; 2                                   ; 0                                    ; 0                                ; 0                                 ; 3      ; 0       ; 0                  ; 2                         ; 0               ;
;  S1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  S2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S4          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 3      ; 0       ; 0                  ; 1                         ; 0               ;
;  T1          ;  64 / 160 ( 40 % )  ; 44                   ; 24                                  ; 1                                    ; 14                               ; 10                                ; 15     ; 15      ; 32                 ; 75                        ; 4               ;
;  T2          ;  43 / 160 ( 26 % )  ; 23                   ; 9                                   ; 6                                    ; 3                                ; 5                                 ; 13     ; 141     ; 32                 ; 28                        ; 8               ;
;  T3          ;  82 / 160 ( 51 % )  ; 71                   ; 23                                  ; 3                                    ; 34                               ; 3                                 ; 52     ; 10      ; 49                 ; 110                       ; 10              ;
;  T4          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  U1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  U2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  U3          ;  26 / 160 ( 16 % )  ; 12                   ; 3                                   ; 5                                    ; 5                                ; 0                                 ; 9      ; 93      ; 23                 ; 14                        ; 3               ;
;  U4          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  V1          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  V2          ;  3 / 160 ( 1 % )    ; 1                    ; 1                                   ; 1                                    ; 0                                ; 0                                 ; 2      ; 4       ; 2                  ; 1                         ; 1               ;
;  V3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 5      ; 0       ; 0                  ; 0                         ; 0               ;
;  W1          ;  0 / 160 ( 0 % )    ; 4                    ; 4                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 4                         ; 0               ;
;  W2          ;  29 / 160 ( 18 % )  ; 11                   ; 2                                   ; 6                                    ; 0                                ; 0                                 ; 3      ; 16      ; 22                 ; 12                        ; 3               ;
;  W3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W4          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 1                         ; 0               ;
;  X1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X3          ;  50 / 160 ( 31 % )  ; 28                   ; 4                                   ; 10                                   ; 15                               ; 2                                 ; 20     ; 158     ; 39                 ; 51                        ; 2               ;
;  X4          ;  91 / 160 ( 56 % )  ; 42                   ; 5                                   ; 3                                    ; 2                                ; 6                                 ; 11     ; 49      ; 73                 ; 75                        ; 3               ;
;  Y1          ;  82 / 160 ( 51 % )  ; 29                   ; 3                                   ; 2                                    ; 0                                ; 0                                 ; 5      ; 34      ; 64                 ; 66                        ; 3               ;
;  Y2          ;  96 / 160 ( 60 % )  ; 47                   ; 8                                   ; 24                                   ; 2                                ; 0                                 ; 11     ; 265     ; 77                 ; 85                        ; 9               ;
;  Y3          ;  103 / 160 ( 64 % ) ; 39                   ; 5                                   ; 10                                   ; 1                                ; 0                                 ; 7      ; 35      ; 89                 ; 71                        ; 3               ;
;  Y4          ;  14 / 160 ( 8 % )   ; 8                    ; 5                                   ; 0                                    ; 0                                ; 1                                 ; 6      ; 15      ; 13                 ; 9                         ; 3               ;
;  Z1          ;  0 / 160 ( 0 % )    ; 6                    ; 1                                   ; 0                                    ; 5                                ; 0                                 ; 0      ; 0       ; 0                  ; 6                         ; 0               ;
;  Z2          ;  3 / 160 ( 1 % )    ; 2                    ; 1                                   ; 1                                    ; 1                                ; 0                                 ; 2      ; 4       ; 2                  ; 2                         ; 1               ;
;  Z3          ;  61 / 160 ( 38 % )  ; 66                   ; 18                                  ; 6                                    ; 28                               ; 0                                 ; 34     ; 74      ; 44                 ; 64                        ; 6               ;
;  Z4          ;  57 / 160 ( 35 % )  ; 30                   ; 13                                  ; 8                                    ; 1                                ; 0                                 ; 5      ; 9       ; 45                 ; 56                        ; 3               ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------------------------------------
; Row Interconnect                                                               ;
----------------------------------------------------------------------------------
; Row   ; Interconnect Available ; Interconnect Used    ; Half Interconnect Used ;
----------------------------------------------------------------------------------
;  A    ; 100                    ;  45 / 100 ( 45 % )   ;  3 / 200 ( 1 % )       ;
;  B    ; 100                    ;  24 / 100 ( 24 % )   ;  5 / 200 ( 2 % )       ;
;  C    ; 100                    ;  25 / 100 ( 25 % )   ;  3 / 200 ( 1 % )       ;
;  D    ; 100                    ;  28 / 100 ( 28 % )   ;  23 / 200 ( 11 % )     ;
;  E    ; 100                    ;  19 / 100 ( 19 % )   ;  12 / 200 ( 6 % )      ;
;  F    ; 100                    ;  24 / 100 ( 24 % )   ;  2 / 200 ( 1 % )       ;
;  G    ; 100                    ;  24 / 100 ( 24 % )   ;  5 / 200 ( 2 % )       ;
;  H    ; 100                    ;  33 / 100 ( 33 % )   ;  2 / 200 ( 1 % )       ;
;  I    ; 100                    ;  23 / 100 ( 23 % )   ;  3 / 200 ( 1 % )       ;
;  J    ; 100                    ;  28 / 100 ( 28 % )   ;  3 / 200 ( 1 % )       ;
;  K    ; 100                    ;  25 / 100 ( 25 % )   ;  17 / 200 ( 8 % )      ;
;  L    ; 100                    ;  18 / 100 ( 18 % )   ;  2 / 200 ( 1 % )       ;
;  M    ; 100                    ;  7 / 100 ( 7 % )     ;  1 / 200 ( < 1 % )     ;
;  N    ; 100                    ;  2 / 100 ( 2 % )     ;  0 / 200 ( 0 % )       ;
;  O    ; 100                    ;  4 / 100 ( 4 % )     ;  0 / 200 ( 0 % )       ;
;  P    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  Q    ; 100                    ;  8 / 100 ( 8 % )     ;  0 / 200 ( 0 % )       ;
;  R    ; 100                    ;  40 / 100 ( 40 % )   ;  7 / 200 ( 3 % )       ;
;  S    ; 100                    ;  0 / 100 ( 0 % )     ;  1 / 200 ( < 1 % )     ;
;  T    ; 100                    ;  44 / 100 ( 44 % )   ;  2 / 200 ( 1 % )       ;
;  U    ; 100                    ;  6 / 100 ( 6 % )     ;  0 / 200 ( 0 % )       ;
;  V    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  W    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  X    ; 100                    ;  9 / 100 ( 9 % )     ;  8 / 200 ( 4 % )       ;
;  Y    ; 100                    ;  2 / 100 ( 2 % )     ;  1 / 200 ( < 1 % )     ;
;  Z    ; 100                    ;  26 / 100 ( 26 % )   ;  9 / 200 ( 4 % )       ;
; Total ; 2600                   ;  464 / 2600 ( 17 % ) ;  109 / 5200 ( 2 % )    ;
----------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------
; LAB Column Interconnect                                                                     ;
-----------------------------------------------------------------------------------------------
; MegaLAB Col. ; Col. ; Interconnect Available ; Interconnect Used   ; Half Interconnect Used ;
-----------------------------------------------------------------------------------------------
; 1            ; 1    ; 80                     ;  1 / 80 ( 1 % )     ;  8 / 160 ( 5 % )       ;
; 1            ; 2    ; 80                     ;  4 / 80 ( 5 % )     ;  3 / 160 ( 1 % )       ;
; 1            ; 3    ; 80                     ;  4 / 80 ( 5 % )     ;  6 / 160 ( 3 % )       ;
; 1            ; 4    ; 80                     ;  7 / 80 ( 8 % )     ;  3 / 160 ( 1 % )       ;
; 1            ; 5    ; 80                     ;  6 / 80 ( 7 % )     ;  6 / 160 ( 3 % )       ;
; 1            ; 6    ; 80                     ;  5 / 80 ( 6 % )     ;  7 / 160 ( 4 % )       ;
; 1            ; 7    ; 80                     ;  3 / 80 ( 3 % )     ;  4 / 160 ( 2 % )       ;
; 1            ; 8    ; 80                     ;  1 / 80 ( 1 % )     ;  8 / 160 ( 5 % )       ;
; 1            ; 9    ; 80                     ;  2 / 80 ( 2 % )     ;  1 / 160 ( < 1 % )     ;
; 1            ; 10   ; 80                     ;  4 / 80 ( 5 % )     ;  3 / 160 ( 1 % )       ;
; 1            ; 11   ; 80                     ;  1 / 80 ( 1 % )     ;  5 / 160 ( 3 % )       ;
; 1            ; 12   ; 80                     ;  1 / 80 ( 1 % )     ;  5 / 160 ( 3 % )       ;
; 1            ; 13   ; 80                     ;  2 / 80 ( 2 % )     ;  7 / 160 ( 4 % )       ;
; 1            ; 14   ; 80                     ;  0 / 80 ( 0 % )     ;  9 / 160 ( 5 % )       ;
; 1            ; 15   ; 80                     ;  1 / 80 ( 1 % )     ;  6 / 160 ( 3 % )       ;
; 1            ; 16   ; 80                     ;  3 / 80 ( 3 % )     ;  7 / 160 ( 4 % )       ;
; 1            ; 17   ; 80                     ;  9 / 80 ( 11 % )    ;  1 / 160 ( < 1 % )     ;
; 2            ; 1    ; 80                     ;  5 / 80 ( 6 % )     ;  2 / 160 ( 1 % )       ;
; 2            ; 2    ; 80                     ;  2 / 80 ( 2 % )     ;  5 / 160 ( 3 % )       ;
; 2            ; 3    ; 80                     ;  5 / 80 ( 6 % )     ;  7 / 160 ( 4 % )       ;
; 2            ; 4    ; 80                     ;  4 / 80 ( 5 % )     ;  7 / 160 ( 4 % )       ;
; 2            ; 5    ; 80                     ;  3 / 80 ( 3 % )     ;  4 / 160 ( 2 % )       ;
; 2            ; 6    ; 80                     ;  6 / 80 ( 7 % )     ;  7 / 160 ( 4 % )       ;
; 2            ; 7    ; 80                     ;  7 / 80 ( 8 % )     ;  2 / 160 ( 1 % )       ;
; 2            ; 8    ; 80                     ;  3 / 80 ( 3 % )     ;  3 / 160 ( 1 % )       ;
; 2            ; 9    ; 80                     ;  0 / 80 ( 0 % )     ;  6 / 160 ( 3 % )       ;
; 2            ; 10   ; 80                     ;  4 / 80 ( 5 % )     ;  12 / 160 ( 7 % )      ;
; 2            ; 11   ; 80                     ;  5 / 80 ( 6 % )     ;  4 / 160 ( 2 % )       ;
; 2            ; 12   ; 80                     ;  7 / 80 ( 8 % )     ;  3 / 160 ( 1 % )       ;
; 2            ; 13   ; 80                     ;  4 / 80 ( 5 % )     ;  4 / 160 ( 2 % )       ;
; 2            ; 14   ; 80                     ;  2 / 80 ( 2 % )     ;  3 / 160 ( 1 % )       ;
; 2            ; 15   ; 80                     ;  1 / 80 ( 1 % )     ;  4 / 160 ( 2 % )       ;
; 2            ; 16   ; 80                     ;  1 / 80 ( 1 % )     ;  2 / 160 ( 1 % )       ;
; 2            ; 17   ; 80                     ;  2 / 80 ( 2 % )     ;  2 / 160 ( 1 % )       ;
; 3            ; 1    ; 80                     ;  2 / 80 ( 2 % )     ;  2 / 160 ( 1 % )       ;
; 3            ; 2    ; 80                     ;  5 / 80 ( 6 % )     ;  8 / 160 ( 5 % )       ;
; 3            ; 3    ; 80                     ;  2 / 80 ( 2 % )     ;  18 / 160 ( 11 % )     ;
; 3            ; 4    ; 80                     ;  5 / 80 ( 6 % )     ;  12 / 160 ( 7 % )      ;
; 3            ; 5    ; 80                     ;  9 / 80 ( 11 % )    ;  13 / 160 ( 8 % )      ;
; 3            ; 6    ; 80                     ;  18 / 80 ( 22 % )   ;  20 / 160 ( 12 % )     ;
; 3            ; 7    ; 80                     ;  7 / 80 ( 8 % )     ;  13 / 160 ( 8 % )      ;
; 3            ; 8    ; 80                     ;  4 / 80 ( 5 % )     ;  25 / 160 ( 15 % )     ;
; 3            ; 9    ; 80                     ;  7 / 80 ( 8 % )     ;  32 / 160 ( 20 % )     ;
; 3            ; 10   ; 80                     ;  4 / 80 ( 5 % )     ;  13 / 160 ( 8 % )      ;
; 3            ; 11   ; 80                     ;  6 / 80 ( 7 % )     ;  23 / 160 ( 14 % )     ;
; 3            ; 12   ; 80                     ;  6 / 80 ( 7 % )     ;  22 / 160 ( 13 % )     ;
; 3            ; 13   ; 80                     ;  5 / 80 ( 6 % )     ;  29 / 160 ( 18 % )     ;
; 3            ; 14   ; 80                     ;  3 / 80 ( 3 % )     ;  20 / 160 ( 12 % )     ;
; 3            ; 15   ; 80                     ;  3 / 80 ( 3 % )     ;  14 / 160 ( 8 % )      ;
; 3            ; 16   ; 80                     ;  9 / 80 ( 11 % )    ;  16 / 160 ( 10 % )     ;
; 3            ; 17   ; 80                     ;  10 / 80 ( 12 % )   ;  14 / 160 ( 8 % )      ;
; 4            ; 1    ; 80                     ;  0 / 80 ( 0 % )     ;  2 / 160 ( 1 % )       ;
; 4            ; 2    ; 80                     ;  1 / 80 ( 1 % )     ;  0 / 160 ( 0 % )       ;
; 4            ; 3    ; 80                     ;  0 / 80 ( 0 % )     ;  3 / 160 ( 1 % )       ;
; 4            ; 4    ; 80                     ;  0 / 80 ( 0 % )     ;  3 / 160 ( 1 % )       ;
; 4            ; 5    ; 80                     ;  0 / 80 ( 0 % )     ;  2 / 160 ( 1 % )       ;
; 4            ; 6    ; 80                     ;  1 / 80 ( 1 % )     ;  5 / 160 ( 3 % )       ;
; 4            ; 7    ; 80                     ;  0 / 80 ( 0 % )     ;  5 / 160 ( 3 % )       ;
; 4            ; 8    ; 80                     ;  1 / 80 ( 1 % )     ;  2 / 160 ( 1 % )       ;
; 4            ; 9    ; 80                     ;  1 / 80 ( 1 % )     ;  1 / 160 ( < 1 % )     ;
; 4            ; 10   ; 80                     ;  1 / 80 ( 1 % )     ;  2 / 160 ( 1 % )       ;
; 4            ; 11   ; 80                     ;  1 / 80 ( 1 % )     ;  3 / 160 ( 1 % )       ;
; 4            ; 12   ; 80                     ;  2 / 80 ( 2 % )     ;  6 / 160 ( 3 % )       ;
; 4            ; 13   ; 80                     ;  3 / 80 ( 3 % )     ;  4 / 160 ( 2 % )       ;
; 4            ; 14   ; 80                     ;  3 / 80 ( 3 % )     ;  9 / 160 ( 5 % )       ;
; 4            ; 15   ; 80                     ;  2 / 80 ( 2 % )     ;  1 / 160 ( < 1 % )     ;
; 4            ; 16   ; 80                     ;  2 / 80 ( 2 % )     ;  4 / 160 ( 2 % )       ;
; 4            ; 17   ; 80                     ;  1 / 80 ( 1 % )     ;  0 / 160 ( 0 % )       ;
; Total        ;      ; 5440                   ;  239 / 5440 ( 4 % ) ;  512 / 10880 ( 4 % )   ;
-----------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------
; ESB Column Interconnect                                                     ;
-------------------------------------------------------------------------------
; Col.  ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
-------------------------------------------------------------------------------
; 0     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; 1     ; 128                    ;  3 / 128 ( 2 % )  ;  0 / 256 ( 0 % )       ;
; 2     ; 128                    ;  4 / 128 ( 3 % )  ;  29 / 256 ( 11 % )     ;
; 3     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; Total ; 512                    ;  7 / 512 ( 1 % )  ;  29 / 1024 ( 2 % )     ;
-------------------------------------------------------------------------------


----------------------------------------------------------------------------------------------------------------------------------------
; ClockLock                                                                                                                            ;
----------------------------------------------------------------------------------------------------------------------------------------
; Name             ; pll4x:inst_pll4x|altclklock:altclklock_component|pll ; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 ;
----------------------------------------------------------------------------------------------------------------------------------------
; Mode             ; Normal                                               ; Normal                                                     ;
; Input Frequency  ; 20.0 MHz                                             ; 20.0 MHz                                                   ;
; Phase Shift      ; 0 ps                                                 ; 0 ps                                                       ;
; Multiply Clock0  ; --                                                   ; 1                                                          ;
; Divide Clock0    ; --                                                   ; 1                                                          ;
; Output Frequency ; --                                                   ; 20.0 MHz                                                   ;
; Multiply Clock1  ; 4                                                    ; 2                                                          ;
; Divide Clock1    ; 1                                                    ; 1                                                          ;
; Output Frequency ; 80.0 MHz                                             ; 40.0 MHz                                                   ;
; M Counter        ; 20                                                   ; 18                                                         ;
; N Counter        ; 1                                                    ; 1                                                          ;
; K Counter        ; 20                                                   ; 18                                                         ;
; V Counter        ; 5                                                    ; 9                                                          ;
; M Initial Value  ; 1                                                    ; 1                                                          ;
; Phase Tap        ; 0                                                    ; 0                                                          ;
----------------------------------------------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------
; Resource Usage Summary                                                                    ;
---------------------------------------------------------------------------------------------
; Resource                     ; Usage                                                      ;
---------------------------------------------------------------------------------------------
; Logic cells                  ; 3,832 / 16,640 ( 23 % )                                    ;
; Registers                    ; 1,971 / 19,386 ( 10 % )                                    ;
; User inserted logic cells    ; 0                                                          ;
; I/O pins                     ; 284 / 463 ( 61 % )                                         ;
;     -- Clock pins            ; 0                                                          ;
;     -- Dedicated input pins  ; 0 / 4 ( 0 % )                                              ;
; Global signals               ; 7                                                          ;
; ESBs                         ; 14 / 104 ( 13 % )                                          ;
; Macrocells                   ; 0 / 1,664 ( 0 % )                                          ;
; ESB pterm bits used          ; 0 / 212,992 ( 0 % )                                        ;
; ESB CAM bits used            ; 0 / 212,992 ( 0 % )                                        ;
; Total memory bits            ; 27,264 / 212,992 ( 12 % )                                  ;
; Total RAM block bits         ; 28,672 / 212,992 ( 13 % )                                  ;
; FastRow interconnects        ; 0 / 120 ( 0 % )                                            ;
; PLLs                         ; 2 / 4 ( 50 % )                                             ;
; LVDS transmitters            ; 0 / 16 ( 0 % )                                             ;
; LVDS receivers               ; 0 / 16 ( 0 % )                                             ;
; Maximum fan-out node         ; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 ;
; Maximum fan-out              ; 2024                                                       ;
; Total fan-out                ; 17156                                                      ;
; Average fan-out              ; 4.09                                                       ;
---------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                           ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node                                     ; Logic Cells ; Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                        ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; |simpletest                                                    ; 3832 (149)  ; 1971      ; 1728        ; 284  ; 0            ; 1861 (149)   ; 703 (0)           ; 1268 (0)         ; |simpletest                                                                                                                                                                                                                                                                ;
;    |ahb_master:inst_ahb_master|                                ; 32 (32)     ; 32        ; 0           ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |simpletest|ahb_master:inst_ahb_master                                                                                                                                                                                                                                     ;
;    |ahb_slave:ahb_slave_inst|                                  ; 54 (54)     ; 24        ; 0           ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 24 (24)          ; |simpletest|ahb_slave:ahb_slave_inst                                                                                                                                                                                                                                       ;
;    |atwd:atwd0|                                                ; 387 (25)    ; 166       ; 512         ; 0    ; 0            ; 221 (25)     ; 17 (0)            ; 149 (0)          ; |simpletest|atwd:atwd0                                                                                                                                                                                                                                                     ;
;       |atwd_control:inst_atwd_control|                         ; 200 (200)   ; 91        ; 0           ; 0    ; 0            ; 109 (109)    ; 1 (1)             ; 90 (90)          ; |simpletest|atwd:atwd0|atwd_control:inst_atwd_control                                                                                                                                                                                                                      ;
;       |atwd_readout:inst_atwd_readout|                         ; 141 (139)   ; 64        ; 0           ; 0    ; 0            ; 77 (77)      ; 12 (12)           ; 52 (50)          ; |simpletest|atwd:atwd0|atwd_readout:inst_atwd_readout                                                                                                                                                                                                                      ;
;          |lpm_counter:divide_cnt_rtl_357|                      ; 2 (0)       ; 2         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|atwd:atwd0|atwd_readout:inst_atwd_readout|lpm_counter:divide_cnt_rtl_357                                                                                                                                                                                       ;
;             |alt_synch_counter:wysi_counter|                   ; 2 (2)       ; 2         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |simpletest|atwd:atwd0|atwd_readout:inst_atwd_readout|lpm_counter:divide_cnt_rtl_357|alt_synch_counter:wysi_counter                                                                                                                                                        ;
;       |atwd_trigger:inst_atwd_trigger|                         ; 16 (16)     ; 11        ; 0           ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 7 (7)            ; |simpletest|atwd:atwd0|atwd_trigger:inst_atwd_trigger                                                                                                                                                                                                                      ;
;       |com_adc_mem:inst_com_adc_mem|                           ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd0|com_adc_mem:inst_com_adc_mem                                                                                                                                                                                                                        ;
;          |lpm_ram_dp:lpm_ram_dp_component|                     ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                                                                        ;
;             |altdpram:sram|                                    ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                                                          ;
;       |gray2bin:inst_gray2bin|                                 ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd0|gray2bin:inst_gray2bin                                                                                                                                                                                                                              ;
;    |atwd:atwd1|                                                ; 385 (25)    ; 164       ; 512         ; 0    ; 0            ; 221 (25)     ; 16 (0)            ; 148 (0)          ; |simpletest|atwd:atwd1                                                                                                                                                                                                                                                     ;
;       |atwd_control:inst_atwd_control|                         ; 198 (198)   ; 89        ; 0           ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 89 (89)          ; |simpletest|atwd:atwd1|atwd_control:inst_atwd_control                                                                                                                                                                                                                      ;
;       |atwd_readout:inst_atwd_readout|                         ; 141 (139)   ; 64        ; 0           ; 0    ; 0            ; 77 (77)      ; 12 (12)           ; 52 (50)          ; |simpletest|atwd:atwd1|atwd_readout:inst_atwd_readout                                                                                                                                                                                                                      ;
;          |lpm_counter:divide_cnt_rtl_356|                      ; 2 (0)       ; 2         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|atwd:atwd1|atwd_readout:inst_atwd_readout|lpm_counter:divide_cnt_rtl_356                                                                                                                                                                                       ;
;             |alt_synch_counter:wysi_counter|                   ; 2 (2)       ; 2         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |simpletest|atwd:atwd1|atwd_readout:inst_atwd_readout|lpm_counter:divide_cnt_rtl_356|alt_synch_counter:wysi_counter                                                                                                                                                        ;
;       |atwd_trigger:inst_atwd_trigger|                         ; 16 (16)     ; 11        ; 0           ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 7 (7)            ; |simpletest|atwd:atwd1|atwd_trigger:inst_atwd_trigger                                                                                                                                                                                                                      ;
;       |com_adc_mem:inst_com_adc_mem|                           ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd1|com_adc_mem:inst_com_adc_mem                                                                                                                                                                                                                        ;
;          |lpm_ram_dp:lpm_ram_dp_component|                     ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                                                                        ;
;             |altdpram:sram|                                    ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                                                          ;
;       |gray2bin:inst_gray2bin|                                 ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |simpletest|atwd:atwd1|gray2bin:inst_gray2bin                                                                                                                                                                                                                              ;
;    |atwd_ping_pong:inst_atwd_ping_pong|                        ; 20 (20)     ; 11        ; 0           ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 8 (8)            ; |simpletest|atwd_ping_pong:inst_atwd_ping_pong                                                                                                                                                                                                                             ;
;    |atwd_timestamp:inst_atwd_timestamp|                        ; 100 (100)   ; 98        ; 0           ; 0    ; 0            ; 2 (2)        ; 98 (98)           ; 0 (0)            ; |simpletest|atwd_timestamp:inst_atwd_timestamp                                                                                                                                                                                                                             ;
;    |coinc:inst_coinc|                                          ; 196 (196)   ; 86        ; 0           ; 0    ; 0            ; 110 (110)    ; 14 (14)           ; 72 (72)          ; |simpletest|coinc:inst_coinc                                                                                                                                                                                                                                               ;
;    |dcom_dpr:inst_dcom_dpr|                                    ; 1156 (0)    ; 580       ; 64          ; 0    ; 0            ; 576 (0)      ; 82 (0)            ; 498 (0)          ; |simpletest|dcom_dpr:inst_dcom_dpr                                                                                                                                                                                                                                         ;
;       |DCC_DPR:DCC_DPR|                                        ; 153 (153)   ; 49        ; 0           ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 49 (49)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DCC_DPR:DCC_DPR                                                                                                                                                                                                                         ;
;       |DCOM_tcal_timer:DCOM_tcal_timer|                        ; 36 (16)     ; 20        ; 0           ; 0    ; 0            ; 16 (11)      ; 1 (1)             ; 19 (4)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer                                                                                                                                                                                                         ;
;          |dc_tcal_ct:timer|                                    ; 20 (0)      ; 15        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 15 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer                                                                                                                                                                                        ;
;             |lpm_counter:lpm_counter_component|                ; 20 (0)      ; 15        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 15 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component                                                                                                                                                      ;
;                |alt_synch_counter:wysi_counter|                ; 20 (15)     ; 15        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 15 (15)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                       ;
;                   |lpm_compare:$00023|                         ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023                                                                                                    ;
;                      |comptree:comparator|                     ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator                                                                                ;
;                         |cmpchain:cmp_end|                     ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end                                                               ;
;                            |comptree:comp|                     ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                 ;
;                               |cmpchain:cmp[0]|                ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                                 ;
;                               |cmpchain:cmp[1]|                ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[1]                                 ;
;                               |cmpchain:cmp[2]|                ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[2]                                 ;
;                               |cmpchain:cmp_end|               ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                                ;
;                               |comptree:sub_comptree|          ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                           ;
;                                  |cmpchain:cmp_end|            ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DCOM_tcal_timer:DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end          ;
;       |DC_Rx_chan_dpr:DC_Rx_chan|                              ; 524 (8)     ; 262       ; 64          ; 0    ; 0            ; 262 (6)      ; 63 (1)            ; 199 (1)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan                                                                                                                                                                                                               ;
;          |DC_MREC:inst12|                                      ; 35 (35)     ; 12        ; 0           ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 12 (12)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|DC_MREC:inst12                                                                                                                                                                                                ;
;          |RX_UART_12:inst25|                                   ; 42 (0)      ; 28        ; 0           ; 0    ; 0            ; 14 (0)       ; 8 (0)             ; 20 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25                                                                                                                                                                                             ;
;             |Par_74180:inst|                                   ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|Par_74180:inst                                                                                                                                                                              ;
;             |UA_RX_12:inst6|                                   ; 18 (18)     ; 11        ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 11 (11)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|UA_RX_12:inst6                                                                                                                                                                              ;
;             |rxct4:inst4|                                      ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct4:inst4                                                                                                                                                                                 ;
;                |lpm_counter:lpm_counter_component|             ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct4:inst4|lpm_counter:lpm_counter_component                                                                                                                                               ;
;                   |alt_synch_counter:wysi_counter|             ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct4:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                ;
;             |rxct5:inst3|                                      ; 10 (0)      ; 5         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3                                                                                                                                                                                 ;
;                |lpm_counter:lpm_counter_component|             ; 10 (0)      ; 5         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component                                                                                                                                               ;
;                   |alt_synch_counter:wysi_counter|             ; 10 (7)      ; 5         ; 0           ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                ;
;                      |lpm_compare:$00013|                      ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013                                                                                             ;
;                         |comptree:comparator|                  ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator                                                                         ;
;                            |cmpchain:cmp_end|                  ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end                                                        ;
;                               |comptree:comp|                  ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp                                          ;
;                                  |cmpchain:cmp[0]|             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                          ;
;                                  |cmpchain:cmp_end|            ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                         ;
;                                  |comptree:sub_comptree|       ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                    ;
;                                     |cmpchain:cmp_end|         ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end   ;
;             |rxshr8:inst1|                                     ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxshr8:inst1                                                                                                                                                                                ;
;                |lpm_shiftreg:lpm_shiftreg_component|           ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|RX_UART_12:inst25|rxshr8:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                            ;
;          |Rx_dpr_ctrl:inst6|                                   ; 55 (39)     ; 16        ; 0           ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|Rx_dpr_ctrl:inst6                                                                                                                                                                                             ;
;             |rx_dpr_adr_ct:rx_dpr_wad|                         ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|Rx_dpr_ctrl:inst6|rx_dpr_adr_ct:rx_dpr_wad                                                                                                                                                                    ;
;                |lpm_counter:lpm_counter_component|             ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|Rx_dpr_ctrl:inst6|rx_dpr_adr_ct:rx_dpr_wad|lpm_counter:lpm_counter_component                                                                                                                                  ;
;                   |alt_synch_counter:wysi_counter|             ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|Rx_dpr_ctrl:inst6|rx_dpr_adr_ct:rx_dpr_wad|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                   ;
;          |adc_to_ser_dudt:inst18|                              ; 122 (94)    ; 60        ; 0           ; 0    ; 0            ; 62 (49)      ; 42 (42)           ; 18 (3)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18                                                                                                                                                                                        ;
;             |GET_DUDT:get_dudt_stm|                            ; 23 (23)     ; 10        ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18|GET_DUDT:get_dudt_stm                                                                                                                                                                  ;
;             |ctup5:ct|                                         ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18|ctup5:ct                                                                                                                                                                               ;
;                |lpm_counter:lpm_counter_component|             ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18|ctup5:ct|lpm_counter:lpm_counter_component                                                                                                                                             ;
;                   |alt_synch_counter:wysi_counter|             ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|adc_to_ser_dudt:inst18|ctup5:ct|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                              ;
;          |and16b:inst16|                                       ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|and16b:inst16                                                                                                                                                                                                 ;
;             |lpm_and:lpm_and_component|                        ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|and16b:inst16|lpm_and:lpm_and_component                                                                                                                                                                       ;
;          |dc_rapcal_lh:inst29|                                 ; 75 (10)     ; 49        ; 64          ; 0    ; 0            ; 26 (0)       ; 12 (10)           ; 37 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29                                                                                                                                                                                           ;
;             |DCTC_FWR:inst2|                                   ; 19 (19)     ; 13        ; 0           ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|DCTC_FWR:inst2                                                                                                                                                                            ;
;             |TCWF_64x10:inst11|                                ; 29 (0)      ; 20        ; 64          ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 19 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11                                                                                                                                                                         ;
;                |scfifo:scfifo_component|                       ; 29 (0)      ; 20        ; 64          ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 19 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component                                                                                                                                                 ;
;                   |scfifo_66i:auto_generated|                  ; 29 (0)      ; 20        ; 64          ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 19 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated                                                                                                                       ;
;                      |a_dpfifo_4dj:dpfifo|                     ; 29 (2)      ; 20        ; 64          ; 0    ; 0            ; 9 (1)        ; 1 (1)             ; 19 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo                                                                                                   ;
;                         |a_fefifo_vve:fifo_state|              ; 15 (9)      ; 8         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (2)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state                                                                           ;
;                            |lpm_counter:count_usedw|           ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|lpm_counter:count_usedw                                                   ;
;                               |alt_synch_counter:wysi_counter| ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|lpm_counter:count_usedw|alt_synch_counter:wysi_counter                    ;
;                         |altdpram:FIFOram|                     ; 1 (1)       ; 0         ; 64          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram                                                                                  ;
;                         |lpm_counter:rd_ptr_msb|               ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:rd_ptr_msb                                                                            ;
;                            |alt_synch_counter:wysi_counter|    ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:rd_ptr_msb|alt_synch_counter:wysi_counter                                             ;
;                         |lpm_counter:wr_ptr|                   ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:wr_ptr                                                                                ;
;                            |alt_synch_counter:wysi_counter|    ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:wr_ptr|alt_synch_counter:wysi_counter                                                 ;
;             |comp_10:inst8|                                    ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|comp_10:inst8                                                                                                                                                                             ;
;                |lpm_compare:lpm_compare_component|             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|comp_10:inst8|lpm_compare:lpm_compare_component                                                                                                                                           ;
;                   |comptree:comparator|                        ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|comp_10:inst8|lpm_compare:lpm_compare_component|comptree:comparator                                                                                                                       ;
;                      |cmpchain:cmp_end|                        ; 10 (10)     ; 0         ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|comp_10:inst8|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end                                                                                                      ;
;             |tcwf_af_ct:inst7|                                 ; 7 (0)       ; 6         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|tcwf_af_ct:inst7                                                                                                                                                                          ;
;                |lpm_counter:lpm_counter_component|             ; 7 (0)       ; 6         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|tcwf_af_ct:inst7|lpm_counter:lpm_counter_component                                                                                                                                        ;
;                   |alt_synch_counter:wysi_counter|             ; 7 (7)       ; 6         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|tcwf_af_ct:inst7|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                         ;
;          |dc_rx_plct:inst10|                                   ; 9 (0)       ; 8         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rx_plct:inst10                                                                                                                                                                                             ;
;             |lpm_counter:lpm_counter_component|                ; 9 (0)       ; 8         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rx_plct:inst10|lpm_counter:lpm_counter_component                                                                                                                                                           ;
;                |alt_synch_counter:wysi_counter|                ; 9 (9)       ; 8         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rx_plct:inst10|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                            ;
;          |dc_rx_plct:inst9|                                    ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rx_plct:inst9                                                                                                                                                                                              ;
;             |lpm_counter:lpm_counter_component|                ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rx_plct:inst9|lpm_counter:lpm_counter_component                                                                                                                                                            ;
;                |alt_synch_counter:wysi_counter|                ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rx_plct:inst9|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                             ;
;          |mean_val:inst21|                                     ; 136 (17)    ; 61        ; 0           ; 0    ; 0            ; 75 (12)      ; 0 (0)             ; 61 (5)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21                                                                                                                                                                                               ;
;             |add10:138|                                        ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138                                                                                                                                                                                     ;
;                |lpm_add_sub:lpm_add_sub_component|             ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component                                                                                                                                                   ;
;                   |addcore:adder1[0]|                          ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1[1]|                          ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1_0[1]|                        ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                               ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                       ;
;             |add10:139|                                        ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139                                                                                                                                                                                     ;
;                |lpm_add_sub:lpm_add_sub_component|             ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component                                                                                                                                                   ;
;                   |addcore:adder1[0]|                          ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1[1]|                          ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1_0[1]|                        ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                               ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                       ;
;             |add10:140|                                        ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140                                                                                                                                                                                     ;
;                |lpm_add_sub:lpm_add_sub_component|             ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component                                                                                                                                                   ;
;                   |addcore:adder1[0]|                          ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1[1]|                          ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1_0[1]|                        ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                               ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                       ;
;             |add10:141|                                        ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141                                                                                                                                                                                     ;
;                |lpm_add_sub:lpm_add_sub_component|             ; 16 (0)      ; 11        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component                                                                                                                                                   ;
;                   |addcore:adder1[0]|                          ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1[1]|                          ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                 ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                         ;
;                   |addcore:adder1_0[1]|                        ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                               ;
;                      |a_csnbuffer:result_node|                 ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                       ;
;             |ctup4:116|                                        ; 3 (0)       ; 2         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|ctup4:116                                                                                                                                                                                     ;
;                |lpm_counter:lpm_counter_component|             ; 3 (0)       ; 2         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component                                                                                                                                                   ;
;                   |alt_synch_counter:wysi_counter|             ; 3 (3)       ; 2         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                    ;
;             |dec2:119|                                         ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|dec2:119                                                                                                                                                                                      ;
;                |lpm_decode:lpm_decode_component|               ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component                                                                                                                                                      ;
;                   |lpm_compare:comparator[0]|                  ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component|lpm_compare:comparator[0]                                                                                                                            ;
;                      |comptree:comparator|                     ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component|lpm_compare:comparator[0]|comptree:comparator                                                                                                        ;
;                         |cmpchain:cmp_end|                     ; 4 (4)       ; 0         ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component|lpm_compare:comparator[0]|comptree:comparator|cmpchain:cmp_end                                                                                       ;
;             |mux4x10:137|                                      ; 20 (0)      ; 10        ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 10 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137                                                                                                                                                                                   ;
;                |lpm_mux:lpm_mux_component|                     ; 20 (0)      ; 10        ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 10 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component                                                                                                                                                         ;
;                   |altshift:external_latency_ffs|              ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|altshift:external_latency_ffs                                                                                                                           ;
;                   |muxlut:$00009|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00009                                                                                                                                           ;
;                   |muxlut:$00011|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00011                                                                                                                                           ;
;                   |muxlut:$00013|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00013                                                                                                                                           ;
;                   |muxlut:$00015|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00015                                                                                                                                           ;
;                   |muxlut:$00017|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00017                                                                                                                                           ;
;                   |muxlut:$00019|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00019                                                                                                                                           ;
;                   |muxlut:$00021|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00021                                                                                                                                           ;
;                   |muxlut:$00023|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00023                                                                                                                                           ;
;                   |muxlut:$00025|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00025                                                                                                                                           ;
;                   |muxlut:$00027|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00027                                                                                                                                           ;
;             |or10:142|                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:142                                                                                                                                                                                      ;
;                |lpm_or:lpm_or_component|                       ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:142|lpm_or:lpm_or_component                                                                                                                                                              ;
;             |or10:143|                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:143                                                                                                                                                                                      ;
;                |lpm_or:lpm_or_component|                       ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:143|lpm_or:lpm_or_component                                                                                                                                                              ;
;             |or10:144|                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:144                                                                                                                                                                                      ;
;                |lpm_or:lpm_or_component|                       ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:144|lpm_or:lpm_or_component                                                                                                                                                              ;
;             |or10:145|                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:145                                                                                                                                                                                      ;
;                |lpm_or:lpm_or_component|                       ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|or10:145|lpm_or:lpm_or_component                                                                                                                                                              ;
;          |or16b:inst42|                                        ; 8 (0)       ; 0         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|or16b:inst42                                                                                                                                                                                                  ;
;             |lpm_or:lpm_or_component|                          ; 8 (8)       ; 0         ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|or16b:inst42|lpm_or:lpm_or_component                                                                                                                                                                          ;
;          |reset_ct2:inst8|                                     ; 3 (0)       ; 2         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|reset_ct2:inst8                                                                                                                                                                                               ;
;             |lpm_counter:lpm_counter_component|                ; 3 (0)       ; 2         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|reset_ct2:inst8|lpm_counter:lpm_counter_component                                                                                                                                                             ;
;                |alt_synch_counter:wysi_counter|                ; 3 (3)       ; 2         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|reset_ct2:inst8|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                              ;
;          |rx_packet_ct:inst23|                                 ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|rx_packet_ct:inst23                                                                                                                                                                                           ;
;             |lpm_counter:lpm_counter_component|                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|rx_packet_ct:inst23|lpm_counter:lpm_counter_component                                                                                                                                                         ;
;                |alt_synch_counter:wysi_counter|                ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|rx_packet_ct:inst23|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                          ;
;       |DC_Tx_chan_dpr:DC_Tx_chan_dpr|                          ; 443 (27)    ; 249       ; 0           ; 0    ; 0            ; 194 (6)      ; 18 (18)           ; 231 (3)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr                                                                                                                                                                                                           ;
;          |DC_SEND:inst6|                                       ; 101 (101)   ; 43        ; 0           ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 43 (43)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|DC_SEND:inst6                                                                                                                                                                                             ;
;          |Tx_dpr_ctrl:inst22|                                  ; 35 (19)     ; 16        ; 0           ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|Tx_dpr_ctrl:inst22                                                                                                                                                                                        ;
;             |tx_dpr_radr_ct:tx_dpr_rad|                        ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|Tx_dpr_ctrl:inst22|tx_dpr_radr_ct:tx_dpr_rad                                                                                                                                                              ;
;                |lpm_counter:lpm_counter_component|             ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|Tx_dpr_ctrl:inst22|tx_dpr_radr_ct:tx_dpr_rad|lpm_counter:lpm_counter_component                                                                                                                            ;
;                   |alt_synch_counter:wysi_counter|             ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|Tx_dpr_ctrl:inst22|tx_dpr_radr_ct:tx_dpr_rad|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                             ;
;          |control_byte:inst2|                                  ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|control_byte:inst2                                                                                                                                                                                        ;
;             |Par_74180:par|                                    ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|control_byte:inst2|Par_74180:par                                                                                                                                                                          ;
;          |dac_rs_tab_rect_01:inst15|                           ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dac_rs_tab_rect_01:inst15                                                                                                                                                                                 ;
;          |dc_tx_plct:inst4|                                    ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dc_tx_plct:inst4                                                                                                                                                                                          ;
;             |lpm_counter:lpm_counter_component|                ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dc_tx_plct:inst4|lpm_counter:lpm_counter_component                                                                                                                                                        ;
;                |alt_synch_counter:wysi_counter|                ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dc_tx_plct:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                         ;
;          |dc_tx_plct:inst5|                                    ; 9 (0)       ; 8         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dc_tx_plct:inst5                                                                                                                                                                                          ;
;             |lpm_counter:lpm_counter_component|                ; 9 (0)       ; 8         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dc_tx_plct:inst5|lpm_counter:lpm_counter_component                                                                                                                                                        ;
;                |alt_synch_counter:wysi_counter|                ; 9 (9)       ; 8         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|dc_tx_plct:inst5|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                         ;
;          |mux16x8:inst17|                                      ; 80 (0)      ; 0         ; 0           ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17                                                                                                                                                                                            ;
;             |lpm_mux:lpm_mux_component|                        ; 80 (0)      ; 0         ; 0           ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component                                                                                                                                                                  ;
;                |muxlut:$00010|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00010                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00012|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00012                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00014|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00014                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00016|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00016                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00018|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00018                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00020|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00020                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00022|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00022                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00020                                                                                                                                      ;
;                |muxlut:$00024|                                 ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00024                                                                                                                                                    ;
;                   |muxlut:$00012|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012                                                                                                                                      ;
;                   |muxlut:$00014|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00014                                                                                                                                      ;
;                   |muxlut:$00016|                              ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00016                                                                                                                                      ;
;                   |muxlut:$00018|                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00018                                                                                                                                      ;
;                   |muxlut:$00020|                              ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|mux16x8:inst17|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00020                                                                                                                                      ;
;          |or16b:inst41|                                        ; 9 (0)       ; 0         ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|or16b:inst41                                                                                                                                                                                              ;
;             |lpm_or:lpm_or_component|                          ; 9 (9)       ; 0         ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|or16b:inst41|lpm_or:lpm_or_component                                                                                                                                                                      ;
;          |shift_ct:inst32|                                     ; 4 (0)       ; 3         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shift_ct:inst32                                                                                                                                                                                           ;
;             |lpm_counter:lpm_counter_component|                ; 4 (0)       ; 3         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shift_ct:inst32|lpm_counter:lpm_counter_component                                                                                                                                                         ;
;                |alt_synch_counter:wysi_counter|                ; 4 (4)       ; 3         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shift_ct:inst32|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                          ;
;          |shift_ct:inst33|                                     ; 5 (0)       ; 3         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shift_ct:inst33                                                                                                                                                                                           ;
;             |lpm_counter:lpm_counter_component|                ; 5 (0)       ; 3         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shift_ct:inst33|lpm_counter:lpm_counter_component                                                                                                                                                         ;
;                |alt_synch_counter:wysi_counter|                ; 5 (5)       ; 3         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shift_ct:inst33|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                          ;
;          |shrg48pld:inst30|                                    ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shrg48pld:inst30                                                                                                                                                                                          ;
;             |lpm_shiftreg:lpm_shiftreg_component|              ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shrg48pld:inst30|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                      ;
;          |shrg48pld:inst|                                      ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shrg48pld:inst                                                                                                                                                                                            ;
;             |lpm_shiftreg:lpm_shiftreg_component|              ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|shrg48pld:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                        ;
;          |tx_pack_ct:inst19|                                   ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_pack_ct:inst19                                                                                                                                                                                         ;
;             |lpm_counter:lpm_counter_component|                ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_pack_ct:inst19|lpm_counter:lpm_counter_component                                                                                                                                                       ;
;                |alt_synch_counter:wysi_counter|                ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_pack_ct:inst19|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                        ;
;          |tx_packet_ct:inst39|                                 ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_packet_ct:inst39                                                                                                                                                                                       ;
;             |lpm_counter:lpm_counter_component|                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_packet_ct:inst39|lpm_counter:lpm_counter_component                                                                                                                                                     ;
;                |alt_synch_counter:wysi_counter|                ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_packet_ct:inst39|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                      ;
;          |tx_uart_12:inst1|                                    ; 41 (0)      ; 27        ; 0           ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 27 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1                                                                                                                                                                                          ;
;             |TX_UART:inst|                                     ; 12 (12)     ; 8         ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|TX_UART:inst                                                                                                                                                                             ;
;             |txbitct:inst2|                                    ; 7 (0)       ; 4         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2                                                                                                                                                                            ;
;                |lpm_counter:lpm_counter_component|             ; 7 (0)       ; 4         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2|lpm_counter:lpm_counter_component                                                                                                                                          ;
;                   |alt_synch_counter:wysi_counter|             ; 7 (6)       ; 4         ; 0           ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                           ;
;                      |lpm_compare:$00012|                      ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012                                                                                        ;
;                         |comptree:comparator|                  ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012|comptree:comparator                                                                    ;
;                            |cmpchain:cmp_end|                  ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txbitct:inst2|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012|comptree:comparator|cmpchain:cmp_end                                                   ;
;             |txct:inst1|                                       ; 11 (0)      ; 5         ; 0           ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1                                                                                                                                                                               ;
;                |lpm_counter:lpm_counter_component|             ; 11 (0)      ; 5         ; 0           ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component                                                                                                                                             ;
;                   |alt_synch_counter:wysi_counter|             ; 11 (7)      ; 5         ; 0           ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 5 (5)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                              ;
;                      |lpm_compare:$00013|                      ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013                                                                                           ;
;                         |comptree:comparator|                  ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator                                                                       ;
;                            |cmpchain:cmp_end|                  ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end                                                      ;
;                               |comptree:comp|                  ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp                                        ;
;                                  |cmpchain:cmp[0]|             ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                        ;
;                                  |cmpchain:cmp_end|            ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                       ;
;                                  |comptree:sub_comptree|       ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                  ;
;                                     |cmpchain:cmp_end|         ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txct:inst1|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end ;
;             |txshr10:53|                                       ; 11 (0)      ; 10        ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txshr10:53                                                                                                                                                                               ;
;                |lpm_shiftreg:lpm_shiftreg_component|           ; 11 (11)     ; 10        ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |simpletest|dcom_dpr:inst_dcom_dpr|DC_Tx_chan_dpr:DC_Tx_chan_dpr|tx_uart_12:inst1|txshr10:53|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                           ;
;    |fe_r2r:inst_fe_r2r|                                        ; 57 (57)     ; 21        ; 0           ; 0    ; 0            ; 36 (36)      ; 9 (9)             ; 12 (12)          ; |simpletest|fe_r2r:inst_fe_r2r                                                                                                                                                                                                                                             ;
;    |fe_testpulse:inst_fe_testpulse|                            ; 36 (20)     ; 25        ; 0           ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 20 (4)           ; |simpletest|fe_testpulse:inst_fe_testpulse                                                                                                                                                                                                                                 ;
;       |lpm_counter:cnt_rtl_358|                                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|fe_testpulse:inst_fe_testpulse|lpm_counter:cnt_rtl_358                                                                                                                                                                                                         ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|fe_testpulse:inst_fe_testpulse|lpm_counter:cnt_rtl_358|alt_synch_counter:wysi_counter                                                                                                                                                                          ;
;    |flash_adc:inst_flash_ADC|                                  ; 50 (40)     ; 22        ; 512         ; 0    ; 0            ; 28 (28)      ; 9 (9)             ; 13 (3)           ; |simpletest|flash_adc:inst_flash_ADC                                                                                                                                                                                                                                       ;
;       |com_adc_mem:inst_com_adc_mem|                           ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem                                                                                                                                                                                                          ;
;          |lpm_ram_dp:lpm_ram_dp_component|                     ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                                                          ;
;             |altdpram:sram|                                    ; 0 (0)       ; 0         ; 512         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                                            ;
;       |lpm_counter:MEM_write_addr_rtl_363|                     ; 10 (0)      ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |simpletest|flash_adc:inst_flash_ADC|lpm_counter:MEM_write_addr_rtl_363                                                                                                                                                                                                    ;
;          |alt_synch_counter:wysi_counter|                      ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |simpletest|flash_adc:inst_flash_ADC|lpm_counter:MEM_write_addr_rtl_363|alt_synch_counter:wysi_counter                                                                                                                                                                     ;
;    |flasher_board:flasher_board_inst|                          ; 23 (7)      ; 23        ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 18 (2)           ; |simpletest|flasher_board:flasher_board_inst                                                                                                                                                                                                                               ;
;       |lpm_counter:cnt_rtl_364|                                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|flasher_board:flasher_board_inst|lpm_counter:cnt_rtl_364                                                                                                                                                                                                       ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|flasher_board:flasher_board_inst|lpm_counter:cnt_rtl_364|alt_synch_counter:wysi_counter                                                                                                                                                                        ;
;    |hit_counter:inst_hit_counter|                              ; 118 (86)    ; 104       ; 0           ; 0    ; 0            ; 14 (14)      ; 40 (40)           ; 64 (32)          ; |simpletest|hit_counter:inst_hit_counter                                                                                                                                                                                                                                   ;
;       |lpm_counter:multiSPEcnt_int_rtl_360|                    ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|hit_counter:inst_hit_counter|lpm_counter:multiSPEcnt_int_rtl_360                                                                                                                                                                                               ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|hit_counter:inst_hit_counter|lpm_counter:multiSPEcnt_int_rtl_360|alt_synch_counter:wysi_counter                                                                                                                                                                ;
;       |lpm_counter:oneSPEcnt_int_rtl_359|                      ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|hit_counter:inst_hit_counter|lpm_counter:oneSPEcnt_int_rtl_359                                                                                                                                                                                                 ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|hit_counter:inst_hit_counter|lpm_counter:oneSPEcnt_int_rtl_359|alt_synch_counter:wysi_counter                                                                                                                                                                  ;
;    |hit_counter_ff:inst_hit_counter_ff|                        ; 118 (86)    ; 104       ; 0           ; 0    ; 0            ; 14 (14)      ; 38 (38)           ; 66 (34)          ; |simpletest|hit_counter_ff:inst_hit_counter_ff                                                                                                                                                                                                                             ;
;       |lpm_counter:multiSPEcnt_int_rtl_362|                    ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|hit_counter_ff:inst_hit_counter_ff|lpm_counter:multiSPEcnt_int_rtl_362                                                                                                                                                                                         ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|hit_counter_ff:inst_hit_counter_ff|lpm_counter:multiSPEcnt_int_rtl_362|alt_synch_counter:wysi_counter                                                                                                                                                          ;
;       |lpm_counter:oneSPEcnt_int_rtl_361|                      ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|hit_counter_ff:inst_hit_counter_ff|lpm_counter:oneSPEcnt_int_rtl_361                                                                                                                                                                                           ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|hit_counter_ff:inst_hit_counter_ff|lpm_counter:oneSPEcnt_int_rtl_361|alt_synch_counter:wysi_counter                                                                                                                                                            ;
;    |led2atwddelay:LED2ATWDdelay_inst|                          ; 30 (30)     ; 16        ; 0           ; 0    ; 0            ; 14 (14)      ; 15 (15)           ; 1 (1)            ; |simpletest|led2atwddelay:LED2ATWDdelay_inst                                                                                                                                                                                                                               ;
;    |lpm_counter:CNT_rtl_353|                                   ; 2 (0)       ; 2         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |simpletest|lpm_counter:CNT_rtl_353                                                                                                                                                                                                                                        ;
;       |alt_synch_counter:wysi_counter|                         ; 2 (2)       ; 2         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |simpletest|lpm_counter:CNT_rtl_353|alt_synch_counter:wysi_counter                                                                                                                                                                                                         ;
;    |lpm_counter:PGM_rtl_352|                                   ; 2 (0)       ; 1         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |simpletest|lpm_counter:PGM_rtl_352                                                                                                                                                                                                                                        ;
;       |alt_synch_counter:wysi_counter|                         ; 2 (2)       ; 1         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |simpletest|lpm_counter:PGM_rtl_352|alt_synch_counter:wysi_counter                                                                                                                                                                                                         ;
;    |master_data_source:inst_master_data_source|                ; 112 (112)   ; 64        ; 0           ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 64 (64)          ; |simpletest|master_data_source:inst_master_data_source                                                                                                                                                                                                                     ;
;    |pll2x:inst_pll2x|                                          ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|pll2x:inst_pll2x                                                                                                                                                                                                                                               ;
;       |altclklock:altclklock_component|                        ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|pll2x:inst_pll2x|altclklock:altclklock_component                                                                                                                                                                                                               ;
;    |pll4x:inst_pll4x|                                          ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|pll4x:inst_pll4x                                                                                                                                                                                                                                               ;
;       |altclklock:altclklock_component|                        ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|pll4x:inst_pll4x|altclklock:altclklock_component                                                                                                                                                                                                               ;
;    |r2r:inst_r2r|                                              ; 29 (29)     ; 15        ; 0           ; 0    ; 0            ; 14 (14)      ; 8 (8)             ; 7 (7)            ; |simpletest|r2r:inst_r2r                                                                                                                                                                                                                                                   ;
;    |roc:inst_ROC|                                              ; 3 (3)       ; 3         ; 0           ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |simpletest|roc:inst_ROC                                                                                                                                                                                                                                                   ;
;    |single_led:inst_single_led|                                ; 23 (7)      ; 23        ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 18 (2)           ; |simpletest|single_led:inst_single_led                                                                                                                                                                                                                                     ;
;       |lpm_counter:cnt_rtl_365|                                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |simpletest|single_led:inst_single_led|lpm_counter:cnt_rtl_365                                                                                                                                                                                                             ;
;          |alt_synch_counter:wysi_counter|                      ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |simpletest|single_led:inst_single_led|lpm_counter:cnt_rtl_365|alt_synch_counter:wysi_counter                                                                                                                                                                              ;
;    |slaveregister:slaveregister_inst|                          ; 698 (698)   ; 339       ; 128         ; 0    ; 0            ; 359 (359)    ; 305 (305)         ; 34 (34)          ; |simpletest|slaveregister:slaveregister_inst                                                                                                                                                                                                                               ;
;       |version_rom:inst_version_rom|                           ; 0 (0)       ; 0         ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|slaveregister:slaveregister_inst|version_rom:inst_version_rom                                                                                                                                                                                                  ;
;          |lpm_rom:lpm_rom_component|                           ; 0 (0)       ; 0         ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component                                                                                                                                                                        ;
;             |altrom:srom|                                      ; 0 (0)       ; 0         ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom                                                                                                                                                            ;
;    |stripe:stripe_inst|                                        ; 4 (0)       ; 0         ; 0           ; 126  ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst                                                                                                                                                                                                                                             ;
;       |alt_exc_stripe:lpm_instance|                            ; 4 (4)       ; 0         ; 0           ; 126  ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance                                                                                                                                                                                                                 ;
;          |alt_exc_dpram:dp0|                                   ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_dpram:dp0                                                                                                                                                                                               ;
;          |alt_exc_dpram:dp2|                                   ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_dpram:dp2                                                                                                                                                                                               ;
;          |alt_exc_upcore:core|                                 ; 0 (0)       ; 0         ; 0           ; 126  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:ebidq_pbidir[0]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[0]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[10]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[10]                                                                                                                                                          ;
;             |apex20ke_io_bidir:ebidq_pbidir[11]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[11]                                                                                                                                                          ;
;             |apex20ke_io_bidir:ebidq_pbidir[12]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[12]                                                                                                                                                          ;
;             |apex20ke_io_bidir:ebidq_pbidir[13]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[13]                                                                                                                                                          ;
;             |apex20ke_io_bidir:ebidq_pbidir[14]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[14]                                                                                                                                                          ;
;             |apex20ke_io_bidir:ebidq_pbidir[15]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[15]                                                                                                                                                          ;
;             |apex20ke_io_bidir:ebidq_pbidir[1]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[1]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[2]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[2]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[3]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[3]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[4]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[4]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[5]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[5]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[6]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[6]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[7]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[7]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[8]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[8]                                                                                                                                                           ;
;             |apex20ke_io_bidir:ebidq_pbidir[9]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[9]                                                                                                                                                           ;
;             |apex20ke_io_bidir:sdramdq_pbidir[0]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[0]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[10]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[10]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[11]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[11]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[12]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[12]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[13]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[13]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[14]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[14]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[15]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[15]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[16]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[16]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[17]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[17]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[18]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[18]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[19]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[19]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[1]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[1]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[20]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[20]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[21]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[21]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[22]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[22]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[23]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[23]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[24]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[24]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[25]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[25]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[26]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[26]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[27]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[27]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[28]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[28]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[29]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[29]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[2]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[2]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[30]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[30]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[31]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[31]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdq_pbidir[3]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[3]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[4]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[4]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[5]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[5]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[6]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[6]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[7]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[7]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[8]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[8]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdq_pbidir[9]|              ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[9]                                                                                                                                                         ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[0]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[0]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[1]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[1]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[2]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[2]                                                                                                                                                        ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[3]|             ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[3]                                                                                                                                                        ;
;             |apex20ke_io_bidir:uartdcdn_pbidir|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:uartdcdn_pbidir                                                                                                                                                           ;
;             |apex20ke_io_bidir:uartrin_pbidir|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:uartrin_pbidir                                                                                                                                                            ;
;             |apex20ke_io_bidir_od:nreset_pbidir|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir_od:nreset_pbidir                                                                                                                                                          ;
;             |apex20ke_io_in:clk_ref_pin|                       ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:clk_ref_pin                                                                                                                                                                  ;
;             |apex20ke_io_in:ebiack_pin|                        ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:ebiack_pin                                                                                                                                                                   ;
;             |apex20ke_io_in:intextpin_pin|                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:intextpin_pin                                                                                                                                                                ;
;             |apex20ke_io_in:npor_pin|                          ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:npor_pin                                                                                                                                                                     ;
;             |apex20ke_io_in:uartctsn_pin|                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:uartctsn_pin                                                                                                                                                                 ;
;             |apex20ke_io_in:uartdsrn_pin|                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:uartdsrn_pin                                                                                                                                                                 ;
;             |apex20ke_io_in:uartrxd_pin|                       ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:uartrxd_pin                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[0]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[0]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[10]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[10]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[11]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[11]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[12]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[12]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[13]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[13]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[14]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[14]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[15]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[15]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[16]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[16]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[17]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[17]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[18]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[18]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[19]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[19]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[1]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[1]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[20]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[20]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[21]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[21]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[22]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[22]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[23]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[23]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[24]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[24]                                                                                                                                                            ;
;             |apex20ke_io_out:ebiaddr_pout[2]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[2]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[3]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[3]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[4]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[4]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[5]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[5]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[6]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[6]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[7]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[7]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[8]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[8]                                                                                                                                                             ;
;             |apex20ke_io_out:ebiaddr_pout[9]|                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[9]                                                                                                                                                             ;
;             |apex20ke_io_out:ebibe_pout[0]|                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebibe_pout[0]                                                                                                                                                               ;
;             |apex20ke_io_out:ebibe_pout[1]|                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebibe_pout[1]                                                                                                                                                               ;
;             |apex20ke_io_out:ebiclk_pout|                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiclk_pout                                                                                                                                                                 ;
;             |apex20ke_io_out:ebicsn_pout[0]|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[0]                                                                                                                                                              ;
;             |apex20ke_io_out:ebicsn_pout[1]|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[1]                                                                                                                                                              ;
;             |apex20ke_io_out:ebicsn_pout[2]|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[2]                                                                                                                                                              ;
;             |apex20ke_io_out:ebicsn_pout[3]|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[3]                                                                                                                                                              ;
;             |apex20ke_io_out:ebioen_pout|                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebioen_pout                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiwen_pout|                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiwen_pout                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramaddr_pout[0]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[0]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[10]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[10]                                                                                                                                                          ;
;             |apex20ke_io_out:sdramaddr_pout[11]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[11]                                                                                                                                                          ;
;             |apex20ke_io_out:sdramaddr_pout[12]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[12]                                                                                                                                                          ;
;             |apex20ke_io_out:sdramaddr_pout[13]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[13]                                                                                                                                                          ;
;             |apex20ke_io_out:sdramaddr_pout[14]|               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[14]                                                                                                                                                          ;
;             |apex20ke_io_out:sdramaddr_pout[1]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[1]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[2]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[2]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[3]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[3]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[4]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[4]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[5]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[5]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[6]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[6]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[7]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[7]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[8]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[8]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramaddr_pout[9]|                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[9]                                                                                                                                                           ;
;             |apex20ke_io_out:sdramcasn_pout|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramcasn_pout                                                                                                                                                              ;
;             |apex20ke_io_out:sdramclk_pout|                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramclk_pout                                                                                                                                                               ;
;             |apex20ke_io_out:sdramclke_pout|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramclke_pout                                                                                                                                                              ;
;             |apex20ke_io_out:sdramclkn_pout|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramclkn_pout                                                                                                                                                              ;
;             |apex20ke_io_out:sdramcsn_pout[0]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramcsn_pout[0]                                                                                                                                                            ;
;             |apex20ke_io_out:sdramcsn_pout[1]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramcsn_pout[1]                                                                                                                                                            ;
;             |apex20ke_io_out:sdramdqm_pout[0]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[0]                                                                                                                                                            ;
;             |apex20ke_io_out:sdramdqm_pout[1]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[1]                                                                                                                                                            ;
;             |apex20ke_io_out:sdramdqm_pout[2]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[2]                                                                                                                                                            ;
;             |apex20ke_io_out:sdramdqm_pout[3]|                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[3]                                                                                                                                                            ;
;             |apex20ke_io_out:sdramrasn_pout|                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramrasn_pout                                                                                                                                                              ;
;             |apex20ke_io_out:sdramwen_pout|                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramwen_pout                                                                                                                                                               ;
;             |apex20ke_io_out:uartdtrn_pout|                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:uartdtrn_pout                                                                                                                                                               ;
;             |apex20ke_io_out:uartrtsn_pout|                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:uartrtsn_pout                                                                                                                                                               ;
;             |apex20ke_io_out:uarttxd_pout|                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simpletest|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:uarttxd_pout                                                                                                                                                                ;
;    |timer:timer_inst|                                          ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; |simpletest|timer:timer_inst                                                                                                                                                                                                                                               ;
;       |lpm_counter:systime_cnt_rtl_354|                        ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; |simpletest|timer:timer_inst|lpm_counter:systime_cnt_rtl_354                                                                                                                                                                                                               ;
;          |alt_synch_counter:wysi_counter|                      ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; |simpletest|timer:timer_inst|lpm_counter:systime_cnt_rtl_354|alt_synch_counter:wysi_counter                                                                                                                                                                                ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------
; Delay Chain Summary                                                                                                         ;
-------------------------------------------------------------------------------------------------------------------------------
; Name                 ; Pin Type ; Pad to Core ; Pad to Input Register ; Core to Output Register ; Core to CE Register ; TCO ;
-------------------------------------------------------------------------------------------------------------------------------
; ATWD0VDD_SUP         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[0]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[1]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[2]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[3]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[4]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[5]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[6]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[7]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[8]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[9]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1VDD_SUP         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[0]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[1]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[2]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[3]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[4]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[5]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[6]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[7]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[8]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[9]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWDTrigger_0        ; Output   ; OFF         ; OFF                   ; ON                      ; OFF                 ; OFF ;
; ATWDTrigger_1        ; Output   ; OFF         ; OFF                   ; ON                      ; OFF                 ; OFF ;
; A_nB                 ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; AnalogReset_0        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; AnalogReset_1        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK1p                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK2p                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK3p                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK4p                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLKLK_OUT2p          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK_REF              ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINCIDENCE_OUT_DOWN ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINCIDENCE_OUT_UP   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_A         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_ABAR      ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_ALATCH    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_B         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_BBAR      ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_BLATCH    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_A           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_ABAR        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_ALATCH      ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_B           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_BBAR        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_BLATCH      ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COMM_RESET           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[0]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[1]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[2]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[3]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[4]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[5]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[6]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[7]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[8]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[9]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_OTR           ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[10]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[11]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[12]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[13]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[6]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[7]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[8]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[9]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_TX_SLEEP         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_0[0]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_0[1]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_1[0]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_1[1]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CounterClock_0       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CounterClock_1       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalReset_0       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalReset_1       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalSet_0         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalSet_1         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIACK               ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[0]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[10]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[11]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[12]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[13]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[14]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[15]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[16]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[17]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[18]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[19]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[1]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[20]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[21]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[22]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[23]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[24]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[2]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[3]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[4]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[5]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[6]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[7]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[8]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[9]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIBE[0]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIBE[1]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICLK               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[0]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[1]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[2]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[3]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[0]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[10]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[11]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[12]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[13]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[14]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[15]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[1]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[2]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[3]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[4]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[5]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[6]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[7]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[8]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[9]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIOEN               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIWEN               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[0]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[1]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[2]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[3]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[0]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[1]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[2]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[3]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_TEST_PULSE        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[0]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[1]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[2]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[3]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[4]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[5]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[6]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[7]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[8]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[9]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_STBY        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_NCO            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_ATTN              ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_PRE_TRIG          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TCK               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TDI               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TDO               ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TMS               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_Trigger           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_Trigger_bar       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_LOADED          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_IN               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_Rx               ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_RxENA            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_TxENA            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; INTEXTPIN            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; MultiSPE             ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; MultiSPE_nl          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OneSPE               ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OneSPE_nl            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OutputEnable_0       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OutputEnable_1       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[0]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[1]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[2]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[3]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[4]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[5]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[6]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PDL_FPGA_D[7]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[0]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[10]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[11]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[12]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[13]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[14]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[15]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[1]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[2]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[3]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[4]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[5]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[6]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[7]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[8]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[9]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[0]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[1]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[2]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[3]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[4]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[5]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[6]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; RampSet_0            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; RampSet_1            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ReadWrite_0          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ReadWrite_1          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[0]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[10]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[11]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[12]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[13]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[14]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[1]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[2]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[3]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[4]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[5]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[6]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[7]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[8]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[9]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCASN            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCLK             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCLKE            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCLKN            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCSN[0]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCSN[1]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[0]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[1]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[2]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[3]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[0]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[1]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[2]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[3]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[0]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[10]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[11]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[12]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[13]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[14]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[15]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[16]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[17]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[18]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[19]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[1]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[20]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[21]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[22]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[23]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[24]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[25]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[26]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[27]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[28]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[29]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[2]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[30]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[31]          ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[3]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[4]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[5]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[6]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[7]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[8]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[9]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMRASN            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMWEN             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ShiftClock_0         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ShiftClock_1         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SingleLED_TRIGGER    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; TriggerComplete_0    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; TriggerComplete_1    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTCTSN             ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTDCDN             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTDSRN             ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTDTRN             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTRIN              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTRTSN             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTRXD              ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTTXD              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dummy2               ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; nPOR                 ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; nRESET               ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ~INIT_DONE~          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ~SD_DDR_VS0~         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ~SD_DDR_VS1~         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
-------------------------------------------------------------------------------------------------------------------------------


--------------------------------
; I/O Bank Usage               ;
--------------------------------
; I/O Bank ; Usage             ;
--------------------------------
; 2        ; 55 / 55 ( 100 % ) ;
; 3        ; 6 / 10 ( 60 % )   ;
; 6        ; 49 / 49 ( 100 % ) ;
; 7        ; 8 / 8 ( 100 % )   ;
; 8        ; 11 / 54 ( 20 % )  ;
; 9        ; 32 / 47 ( 68 % )  ;
; 10       ; 44 / 49 ( 89 % )  ;
; 11       ; 27 / 49 ( 55 % )  ;
; 12       ; 14 / 58 ( 24 % )  ;
; 13       ; 24 / 47 ( 51 % )  ;
--------------------------------


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; RAM Summary                                                                                                                                                                                                                                                                                                                            ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                  ; Mode      ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; ESBs ; MIF             ; Location                               ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; atwd:atwd0|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|content                                                                                         ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192 ; 4    ; none            ; ESB_1_K3, ESB_1_H3, ESB_1_J3, ESB_1_E3 ;
; atwd:atwd1|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|content                                                                                         ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192 ; 4    ; none            ; ESB_1_Z3, ESB_1_M3, ESB_1_R3, ESB_1_D3 ;
; dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|dc_rapcal_lh:inst29|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_66i:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|content ; Dual Port ; 64           ; 10           ; 64           ; 10           ; 640  ; 1    ; none            ; ESB_1_D2                               ;
; flash_adc:inst_flash_ADC|com_adc_mem:inst_com_adc_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|content                                                                           ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192 ; 4    ; none            ; ESB_1_C3, ESB_1_B3, ESB_1_I3, ESB_1_G3 ;
; slaveregister:slaveregister_inst|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|content                                                                           ; ROM       ; 128          ; 16           ; --           ; --           ; 2048 ; 1    ; version_rom.mif ; ESB_1_L3                               ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------
; Pin-Out File  ;
-----------------
The pin-out file can be found in C:\work_lbnl\IceCubeCVS\dom-fpga\stf\ComEPXA4\simpletest.pin.


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 245 10/09/2003 Service Pack 2 SJ Full Version
  Info: Processing started: Thu Jan 15 09:25:19 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off simpletest -c simpletest
Info: Selected device EPXA4F672I2 for design simpletest
Info: Implementing parameter values for PLL pll4x:inst_pll4x|altclklock:altclklock_component|pll
  Info: Clock multiplication of 4 and clock division of 1 are implemented for port CLOCK1
  Info: Implementing value for PHASE_SHIFT = 0 ps
Info: Implementing parameter values for PLL pll2x:inst_pll2x|altclklock:altclklock_component|pll
  Info: Clock multiplication of 1 and clock division of 1 are implemented for port CLOCK0
  Info: Clock multiplication of 2 and clock division of 1 are implemented for port CLOCK1
  Info: Implementing value for PHASE_SHIFT = 0 ps
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Promoted cell pll2x:inst_pll2x|altclklock:altclklock_component|outclock1 to global signal 
Info: Promoted cell pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 to global signal 
Info: Promoted cell pll4x:inst_pll4x|altclklock:altclklock_component|outclock1 to global signal 
Info: Promoted cell CLK1p to global signal automatically
Info: Promoted cell dcom_dpr:inst_dcom_dpr|DC_Rx_chan_dpr:DC_Rx_chan|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0 to global signal automatically
Info: Promoted cell roc:inst_ROC|RST~reg0 to global signal automatically
Info: Promoted cell OneSPE to global signal automatically
Info: Promoted cell MultiSPE to global signal automatically
Critical Warning: Ignored Power-Up Level option on the following nodes -- nodes are set to power up low
  Critical Warning: I/O cell dcom_dpr:inst_dcom_dpr|DCC_DPR:DCC_DPR|SV11 will power-up low
  Critical Warning: I/O cell dcom_dpr:inst_dcom_dpr|DCC_DPR:DCC_DPR|SV10 will power-up low
  Critical Warning: I/O cell r2r:inst_r2r|cnt[6] will power-up low
Info: Started fitting attempt 1 on Thu Jan 15 2004 at 09:25:30
Info: Fitter placement was successful
Info: Design requires the following device routing resources: overall column FastTrack interconnect 9%; overall row FastTrack interconnect 14%; maximum column FastTrack interconnect 28%; maximum row FastTrack interconnect 45%
Info: Estimated most critical path is register to pin delay of 2.396 ns
  Info: 1: + IC(0.000 ns) + CELL(0.564 ns) = 0.564 ns; Loc. = Unassigned; REG Node = 'atwd:atwd0|atwd_trigger:inst_atwd_trigger|ATWDTrigger_sig'
  Info: 2: + IC(0.000 ns) + CELL(1.832 ns) = 2.396 ns; Loc. = Unassigned; PIN Node = 'ATWDTrigger_0'
  Info: Total cell delay = 2.396 ns
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
  Info: Processing ended: Thu Jan 15 09:29:05 2004
  Info: Elapsed time: 00:03:45
Info: Writing report file simpletest.fit.rpt


