
/*
 * SEMIDRIVE Copyright Statement
 * Copyright (c) SEMIDRIVE. All rights reserved
 *
 * This software and all rights therein are owned by SEMIDRIVE, and are
 * protected by copyright law and other relevant laws, regulations and
 * protection. Without SEMIDRIVE's prior written consent and/or related rights,
 * please do not use this software or any potion thereof in any form or by any
 * means. You may not reproduce, modify or distribute this software except in
 * compliance with the License. Unless required by applicable law or agreed to
 * in writing, software distributed under the License is distributed on
 * an "AS IS" basis, WITHOUT WARRANTIES OF ANY KIND, either express or implied.
 *
 * You should have received a copy of the License along with this program.
 * If not, see <http://www.semidrive.com/licenses/>.
 */

/**
 * @file  ioc_reg_e3.h
 * @brief Semidrive. AUTOSAR 4.3.1 MCAL Lin
 */

/* Generated by tool. Do not modify manually. */

#define IOC_SYS_WAKEUP0_PMU_WAKEUP0     132
#define IOC_SYS_WAKEUP0_TM_TAMPER3     132
#define IOC_SYS_WAKEUP1_PMU_WAKEUP1     133
#define IOC_SYS_WAKEUP1_TM_TAMPER2     133
#define IOC_SYS_CTRL0_PMU_PWR_CTRL0     134
#define IOC_SYS_CTRL0_TM_TAMPER5     134
#define IOC_SYS_CTRL1_PMU_PWR_CTRL1     135
#define IOC_SYS_CTRL1_TM_TAMPER4     135
#define IOC_SYS_CTRL1_XTA32K_CLK_OUT     135
#define IOC_JTAG_TDI_JTAG_TDI     3
#define IOC_JTAG_TDI_WDT1_EXT_CLK     3
#define IOC_JTAG_TDI_UART1_TXD     3
#define IOC_JTAG_TDI_XTRG_IO54     3
#define IOC_JTAG_TDO_JTAG_TDO     4
#define IOC_JTAG_TDO_WDT1_RESET_N     4
#define IOC_JTAG_TDO_UART1_RXD     4
#define IOC_JTAG_TDO_XTRG_IO55     4
#define IOC_JTAG_TRST_N_JTAG_TRST_N     5
#define IOC_JTAG_TRST_N_XTAL_24M_CLK_OUT     5
#define IOC_JTAG_TRST_N_UART1_CTSN     5
#define IOC_JTAG_TRST_N_XTRG_IO56     5
#define IOC_JTAG_TMS_JTAG_TMS     6
#define IOC_JTAG_TMS_UART1_RTSN     6
#define IOC_JTAG_TMS_XTRG_IO57     6
#define IOC_JTAG_TCK_JTAG_TCK     7
#define IOC_JTAG_TCK_XTRG_IO58     7
#define IOC_GPIO_X0_XSPI1_PA_DQS     8
#define IOC_GPIO_X0_SADC1_SAROUT0     8
#define IOC_GPIO_X0_SADC3_SAROUT0     8
#define IOC_GPIO_X1_XSPI1_PA_SCLK     9
#define IOC_GPIO_X1_SADC1_SAROUT1     9
#define IOC_GPIO_X1_SADC3_SAROUT1     9
#define IOC_GPIO_X2_XSPI1_PA_SS0     10
#define IOC_GPIO_X2_SADC1_SAROUT2     10
#define IOC_GPIO_X2_SADC3_SAROUT2     10
#define IOC_GPIO_X3_XSPI1_PA_DATA0     11
#define IOC_GPIO_X3_SADC1_SAROUT3     11
#define IOC_GPIO_X3_SADC3_SAROUT3     11
#define IOC_GPIO_X4_XSPI1_PA_DATA1     12
#define IOC_GPIO_X4_SADC1_SAROUT4     12
#define IOC_GPIO_X4_SADC3_SAROUT4     12
#define IOC_GPIO_X5_XSPI1_PA_DATA2     13
#define IOC_GPIO_X5_SADC1_SAROUT5     13
#define IOC_GPIO_X5_SADC3_SAROUT5     13
#define IOC_GPIO_X6_XSPI1_PA_DATA3     14
#define IOC_GPIO_X6_SADC1_SAROUT6     14
#define IOC_GPIO_X6_SADC3_SAROUT6     14
#define IOC_GPIO_X7_XSPI1_PA_DATA4     15
#define IOC_GPIO_X7_SPI5_SS0     15
#define IOC_GPIO_X7_UART2_TXD     15
#define IOC_GPIO_X7_XTRG_IO44     15
#define IOC_GPIO_X7_UART3_CTSN     15
#define IOC_GPIO_X7_SADC1_SAROUT7     15
#define IOC_GPIO_X7_SADC3_SAROUT7     15
#define IOC_GPIO_X8_XSPI1_PA_DATA5     16
#define IOC_GPIO_X8_SPI5_SCLK     16
#define IOC_GPIO_X8_UART2_RXD     16
#define IOC_GPIO_X8_XTRG_IO45     16
#define IOC_GPIO_X8_UART3_RTSN     16
#define IOC_GPIO_X8_SADC1_SAROUT8     16
#define IOC_GPIO_X8_SADC3_SAROUT8     16
#define IOC_GPIO_X9_XSPI1_PA_DATA6     17
#define IOC_GPIO_X9_SPI5_MISO     17
#define IOC_GPIO_X9_UART3_TXD     17
#define IOC_GPIO_X9_XTRG_IO46     17
#define IOC_GPIO_X9_I2C3_SCL     17
#define IOC_GPIO_X9_SADC1_SAROUT9     17
#define IOC_GPIO_X9_SADC3_SAROUT9     17
#define IOC_GPIO_X10_XSPI1_PA_DATA7     18
#define IOC_GPIO_X10_SPI5_MOSI     18
#define IOC_GPIO_X10_UART3_RXD     18
#define IOC_GPIO_X10_XTRG_IO47     18
#define IOC_GPIO_X10_I2C3_SDA     18
#define IOC_GPIO_X10_SADC1_SAROUT10     18
#define IOC_GPIO_X10_SADC3_SAROUT10     18
#define IOC_GPIO_X11_XSPI1_PA_SS1     19
#define IOC_GPIO_X11_XTAL_24M_CLK_OUT     19
#define IOC_GPIO_X11_WDT1_RESET_N     19
#define IOC_GPIO_X11_CKGEN_SF_ENET1_25M_125M     19
#define IOC_GPIO_X11_XTRG_IO48     19
#define IOC_GPIO_X11_SADC1_SAROUT11     19
#define IOC_GPIO_X11_SADC3_SAROUT11     19
#define IOC_GPIO_Y0_XSPI1_PB_SS1     20
#define IOC_GPIO_Y0_WDT2_RESET_N     20
#define IOC_GPIO_Y0_UART4_TXD     20
#define IOC_GPIO_Y0_XTRG_IO49     20
#define IOC_GPIO_Y0_UART5_CTSN     20
#define IOC_GPIO_Y0_XSPI_SLV_SCLK     20
#define IOC_GPIO_Y0_SADC2_SAROUT0     20
#define IOC_GPIO_Y0_ACMP1_CMPO     20
#define IOC_GPIO_Y1_XSPI1_PB_DATA7     21
#define IOC_GPIO_Y1_SPI6_SS1     21
#define IOC_GPIO_Y1_UART4_RXD     21
#define IOC_GPIO_Y1_XTRG_IO50     21
#define IOC_GPIO_Y1_UART5_RTSN     21
#define IOC_GPIO_Y1_XSPI_SLV_SS0     21
#define IOC_GPIO_Y1_SADC2_SAROUT1     21
#define IOC_GPIO_Y1_ACMP2_CMPO     21
#define IOC_GPIO_Y2_XSPI1_PB_DATA6     22
#define IOC_GPIO_Y2_ENET1_MDIO     22
#define IOC_GPIO_Y2_SPI6_SS0     22
#define IOC_GPIO_Y2_UART5_TXD     22
#define IOC_GPIO_Y2_XTRG_IO51     22
#define IOC_GPIO_Y2_I2C4_SCL     22
#define IOC_GPIO_Y2_XSPI_SLV_DATA0     22
#define IOC_GPIO_Y2_SADC2_SAROUT2     22
#define IOC_GPIO_Y2_ACMP3_CMPO     22
#define IOC_GPIO_Y3_XSPI1_PB_DATA5     23
#define IOC_GPIO_Y3_ENET1_MDC     23
#define IOC_GPIO_Y3_SPI6_SCLK     23
#define IOC_GPIO_Y3_UART5_RXD     23
#define IOC_GPIO_Y3_XTRG_IO52     23
#define IOC_GPIO_Y3_I2C4_SDA     23
#define IOC_GPIO_Y3_XSPI_SLV_DATA1     23
#define IOC_GPIO_Y3_SADC2_SAROUT3     23
#define IOC_GPIO_Y3_ACMP4_CMPO     23
#define IOC_GPIO_Y4_XSPI1_PB_DATA4     24
#define IOC_GPIO_Y4_ENET1_CAP_COMP_0     24
#define IOC_GPIO_Y4_SPI6_MISO     24
#define IOC_GPIO_Y4_UART6_TXD     24
#define IOC_GPIO_Y4_XTRG_IO53     24
#define IOC_GPIO_Y4_UART7_CTSN     24
#define IOC_GPIO_Y4_XSPI_SLV_DATA2     24
#define IOC_GPIO_Y4_SADC2_SAROUT4     24
#define IOC_GPIO_Y4_SADC3_CLK     24
#define IOC_GPIO_Y5_XSPI1_PB_DATA3     25
#define IOC_GPIO_Y5_ENET1_CAP_COMP_1     25
#define IOC_GPIO_Y5_SPI6_MOSI     25
#define IOC_GPIO_Y5_UART6_RXD     25
#define IOC_GPIO_Y5_XTRG_IO16     25
#define IOC_GPIO_Y5_UART7_RTSN     25
#define IOC_GPIO_Y5_XSPI_SLV_DATA3     25
#define IOC_GPIO_Y5_SADC2_SAROUT5     25
#define IOC_GPIO_Y5_SADC3_SOC     25
#define IOC_GPIO_Y6_XSPI1_PB_DATA2     26
#define IOC_GPIO_Y6_ENET1_CAP_COMP_2     26
#define IOC_GPIO_Y6_SPI6_SS3     26
#define IOC_GPIO_Y6_UART7_TXD     26
#define IOC_GPIO_Y6_XTRG_IO17     26
#define IOC_GPIO_Y6_I2C5_SCL     26
#define IOC_GPIO_Y6_XSPI_SLV_DATA4     26
#define IOC_GPIO_Y6_SADC2_SAROUT6     26
#define IOC_GPIO_Y6_SADC3_BUSY     26
#define IOC_GPIO_Y7_XSPI1_PB_DATA1     27
#define IOC_GPIO_Y7_ENET1_CAP_COMP_3     27
#define IOC_GPIO_Y7_SPI6_SS2     27
#define IOC_GPIO_Y7_UART7_RXD     27
#define IOC_GPIO_Y7_XTRG_IO18     27
#define IOC_GPIO_Y7_I2C5_SDA     27
#define IOC_GPIO_Y7_XSPI_SLV_DATA5     27
#define IOC_GPIO_Y7_SADC2_SAROUT7     27
#define IOC_GPIO_Y7_SADC3_EOC     27
#define IOC_GPIO_Y8_XSPI1_PB_DATA0     28
#define IOC_GPIO_Y8_ENET1_AUS_IN_0     28
#define IOC_GPIO_Y8_SPI4_SS0     28
#define IOC_GPIO_Y8_UART8_TXD     28
#define IOC_GPIO_Y8_XTRG_IO19     28
#define IOC_GPIO_Y8_I2C6_SCL     28
#define IOC_GPIO_Y8_XSPI_SLV_DATA6     28
#define IOC_GPIO_Y8_SADC2_SAROUT8     28
#define IOC_GPIO_Y8_SADC3_OUTEN     28
#define IOC_GPIO_Y9_XSPI1_PB_SS0     29
#define IOC_GPIO_Y9_ENET1_AUS_IN_1     29
#define IOC_GPIO_Y9_SPI4_SCLK     29
#define IOC_GPIO_Y9_UART8_RXD     29
#define IOC_GPIO_Y9_XTRG_IO20     29
#define IOC_GPIO_Y9_I2C6_SDA     29
#define IOC_GPIO_Y9_XSPI_SLV_DATA7     29
#define IOC_GPIO_Y9_SADC2_SAROUT9     29
#define IOC_GPIO_Y10_XSPI1_PB_SCLK     30
#define IOC_GPIO_Y10_ENET1_AUS_IN_2     30
#define IOC_GPIO_Y10_SPI4_MISO     30
#define IOC_GPIO_Y10_UART9_TXD     30
#define IOC_GPIO_Y10_XTRG_IO21     30
#define IOC_GPIO_Y10_XSPI_SLV_DQS     30
#define IOC_GPIO_Y10_SADC2_SAROUT10     30
#define IOC_GPIO_Y11_XSPI1_PB_DQS     31
#define IOC_GPIO_Y11_ENET1_AUS_IN_3     31
#define IOC_GPIO_Y11_SPI4_MOSI     31
#define IOC_GPIO_Y11_UART9_RXD     31
#define IOC_GPIO_Y11_XTRG_IO22     31
#define IOC_GPIO_Y11_XSPI_SLV_RESET     31
#define IOC_GPIO_Y11_SADC2_SAROUT11     31
#define IOC_GPIO_A0_CANFD1_RX     32
#define IOC_GPIO_A0_SPI1_SS0     32
#define IOC_GPIO_A0_XTRG_IO0     32
#define IOC_GPIO_A0_I2C1_SCL     32
#define IOC_GPIO_A0_XSPI1_PA_SS2     32
#define IOC_GPIO_A1_CANFD1_TX     33
#define IOC_GPIO_A1_SPI1_SCLK     33
#define IOC_GPIO_A1_XTRG_IO1     33
#define IOC_GPIO_A1_I2C1_SDA     33
#define IOC_GPIO_A1_XSPI1_PB_SS2     33
#define IOC_GPIO_A2_I2C2_SCL     34
#define IOC_GPIO_A2_CANFD2_RX     34
#define IOC_GPIO_A2_SPI1_MISO     34
#define IOC_GPIO_A2_XTRG_IO2     34
#define IOC_GPIO_A2_I2C1_SUSP     34
#define IOC_GPIO_A3_I2C2_SDA     35
#define IOC_GPIO_A3_CANFD2_TX     35
#define IOC_GPIO_A3_SPI1_MOSI     35
#define IOC_GPIO_A3_XTRG_IO3     35
#define IOC_GPIO_A3_I2C1_ALERT     35
#define IOC_GPIO_A4_CANFD3_RX     36
#define IOC_GPIO_A4_SPI1_SS1     36
#define IOC_GPIO_A4_XTRG_IO4     36
#define IOC_GPIO_A4_XSPI_SLV_SCLK     36
#define IOC_GPIO_A5_CANFD3_TX     37
#define IOC_GPIO_A5_SPI1_SS2     37
#define IOC_GPIO_A5_XTRG_IO5     37
#define IOC_GPIO_A5_XSPI_SLV_SS0     37
#define IOC_GPIO_A6_CANFD4_RX     38
#define IOC_GPIO_A6_SPI1_SS3     38
#define IOC_GPIO_A6_XTRG_IO6     38
#define IOC_GPIO_A6_XSPI_SLV_DATA0     38
#define IOC_GPIO_A7_CANFD4_TX     39
#define IOC_GPIO_A7_SPI2_SS3     39
#define IOC_GPIO_A7_XTRG_IO7     39
#define IOC_GPIO_A7_XSPI_SLV_DATA1     39
#define IOC_GPIO_A8_CANFD5_RX     40
#define IOC_GPIO_A8_SPI2_SS2     40
#define IOC_GPIO_A8_UART12_TXD     40
#define IOC_GPIO_A8_XTRG_IO8     40
#define IOC_GPIO_A8_XSPI_SLV_DATA2     40
#define IOC_GPIO_A8_PLL1_PLL_DTESTO     40
#define IOC_GPIO_A9_CANFD5_TX     41
#define IOC_GPIO_A9_SPI2_SS1     41
#define IOC_GPIO_A9_UART12_RXD     41
#define IOC_GPIO_A9_XTRG_IO9     41
#define IOC_GPIO_A9_XSPI_SLV_DATA3     41
#define IOC_GPIO_A9_PLL1_PLL_DUTY_DET     41
#define IOC_GPIO_A10_CANFD6_RX     42
#define IOC_GPIO_A10_SPI2_SS0     42
#define IOC_GPIO_A10_UART11_TXD     42
#define IOC_GPIO_A10_XTRG_IO10     42
#define IOC_GPIO_A10_XSPI_SLV_DATA4     42
#define IOC_GPIO_A10_ADC3_AMS_4     42
#define IOC_GPIO_A10_PLL1_PLL_LOCK     42
#define IOC_GPIO_A11_CANFD6_TX     43
#define IOC_GPIO_A11_SPI2_SCLK     43
#define IOC_GPIO_A11_UART11_RXD     43
#define IOC_GPIO_A11_XTRG_IO11     43
#define IOC_GPIO_A11_XSPI_SLV_DATA5     43
#define IOC_GPIO_A11_ADC3_AMS_5     43
#define IOC_GPIO_A11_PLL2_PLL_DTESTO     43
#define IOC_GPIO_A12_CANFD7_RX     44
#define IOC_GPIO_A12_SPI2_MISO     44
#define IOC_GPIO_A12_UART10_TXD     44
#define IOC_GPIO_A12_XTRG_IO12     44
#define IOC_GPIO_A12_XSPI_SLV_DATA6     44
#define IOC_GPIO_A12_ADC3_AMS_6     44
#define IOC_GPIO_A12_PLL2_PLL_DUTY_DET     44
#define IOC_GPIO_A13_ADC1_AMS_4     45
#define IOC_GPIO_A13_CANFD7_TX     45
#define IOC_GPIO_A13_SPI2_MOSI     45
#define IOC_GPIO_A13_UART10_RXD     45
#define IOC_GPIO_A13_XTRG_IO13     45
#define IOC_GPIO_A13_XSPI_SLV_DATA7     45
#define IOC_GPIO_A13_ADC2_AMS_4     45
#define IOC_GPIO_A13_PLL2_PLL_LOCK     45
#define IOC_GPIO_A14_ADC1_AMS_5     46
#define IOC_GPIO_A14_CANFD8_RX     46
#define IOC_GPIO_A14_XTAL_24M_CLK_OUT     46
#define IOC_GPIO_A14_UART9_TXD     46
#define IOC_GPIO_A14_XTRG_IO14     46
#define IOC_GPIO_A14_XSPI_SLV_DQS     46
#define IOC_GPIO_A14_ADC2_AMS_5     46
#define IOC_GPIO_A14_PLL3_PLL_DTESTO     46
#define IOC_GPIO_A15_ADC1_AMS_6     47
#define IOC_GPIO_A15_CANFD8_TX     47
#define IOC_GPIO_A15_CKGEN_SF_ENET1_25M_125M     47
#define IOC_GPIO_A15_UART9_RXD     47
#define IOC_GPIO_A15_XTRG_IO15     47
#define IOC_GPIO_A15_XSPI_SLV_RESET     47
#define IOC_GPIO_A15_ADC2_AMS_6     47
#define IOC_GPIO_A15_PLL3_PLL_DUTY_DET     47
#define IOC_GPIO_B0_ENET1_MDIO     48
#define IOC_GPIO_B0_SPI3_SS0     48
#define IOC_GPIO_B0_UART8_TXD     48
#define IOC_GPIO_B0_XTRG_IO16     48
#define IOC_GPIO_B0_UART9_CTSN     48
#define IOC_GPIO_B0_PLL3_PLL_LOCK     48
#define IOC_GPIO_B1_ENET1_MDC     49
#define IOC_GPIO_B1_SPI3_SCLK     49
#define IOC_GPIO_B1_UART8_RXD     49
#define IOC_GPIO_B1_XTRG_IO17     49
#define IOC_GPIO_B1_UART9_RTSN     49
#define IOC_GPIO_B2_WDT1_RESET_N     50
#define IOC_GPIO_B2_SPI3_MISO     50
#define IOC_GPIO_B2_UART7_TXD     50
#define IOC_GPIO_B2_XTRG_IO18     50
#define IOC_GPIO_B2_UART8_CTSN     50
#define IOC_GPIO_B3_CKGEN_SF_ENET1_25M_125M     51
#define IOC_GPIO_B3_SPI3_MOSI     51
#define IOC_GPIO_B3_UART7_RXD     51
#define IOC_GPIO_B3_XTRG_IO19     51
#define IOC_GPIO_B3_UART8_RTSN     51
#define IOC_GPIO_B4_CANFD1_RX     52
#define IOC_GPIO_B4_SPI3_SS1     52
#define IOC_GPIO_B4_UART6_TXD     52
#define IOC_GPIO_B4_XTRG_IO20     52
#define IOC_GPIO_B4_I2C3_SCL     52
#define IOC_GPIO_B4_XSPI1_PA_RESET_N     52
#define IOC_GPIO_B5_CANFD1_TX     53
#define IOC_GPIO_B5_SPI3_SS2     53
#define IOC_GPIO_B5_UART6_RXD     53
#define IOC_GPIO_B5_XTRG_IO21     53
#define IOC_GPIO_B5_I2C3_SDA     53
#define IOC_GPIO_B5_XSPI1_PA_INT     53
#define IOC_GPIO_B6_CANFD2_RX     54
#define IOC_GPIO_B6_SPI4_SS0     54
#define IOC_GPIO_B6_UART5_TXD     54
#define IOC_GPIO_B6_XTRG_IO22     54
#define IOC_GPIO_B6_UART4_CTSN     54
#define IOC_GPIO_B6_XSPI1_PA_CRC     54
#define IOC_GPIO_B7_CANFD2_TX     55
#define IOC_GPIO_B7_SPI4_SCLK     55
#define IOC_GPIO_B7_UART5_RXD     55
#define IOC_GPIO_B7_XTRG_IO23     55
#define IOC_GPIO_B7_UART4_RTSN     55
#define IOC_GPIO_B7_XSPI1_PB_RESET_N     55
#define IOC_GPIO_B8_CANFD3_RX     56
#define IOC_GPIO_B8_SPI4_MISO     56
#define IOC_GPIO_B8_UART4_TXD     56
#define IOC_GPIO_B8_XTRG_IO24     56
#define IOC_GPIO_B8_I2C4_SCL     56
#define IOC_GPIO_B8_XSPI1_PB_INT     56
#define IOC_GPIO_B9_CANFD3_TX     57
#define IOC_GPIO_B9_SPI4_MOSI     57
#define IOC_GPIO_B9_UART4_RXD     57
#define IOC_GPIO_B9_XTRG_IO25     57
#define IOC_GPIO_B9_I2C4_SDA     57
#define IOC_GPIO_B9_XSPI1_PB_CRC     57
#define IOC_GPIO_B10_CANFD4_RX     58
#define IOC_GPIO_B10_SPI3_SS3     58
#define IOC_GPIO_B10_UART3_TXD     58
#define IOC_GPIO_B10_XTRG_IO26     58
#define IOC_GPIO_B10_UART2_CTSN     58
#define IOC_GPIO_B10_RC24M_OSC_RC24M_CLK_OUT     58
#define IOC_GPIO_B11_CANFD4_TX     59
#define IOC_GPIO_B11_SPI5_SS1     59
#define IOC_GPIO_B11_UART3_RXD     59
#define IOC_GPIO_B11_XTRG_IO27     59
#define IOC_GPIO_B11_UART2_RTSN     59
#define IOC_GPIO_B11_RC24M_OSC_RC24M_CLK_RDY     59
#define IOC_GPIO_B12_CANFD5_RX     60
#define IOC_GPIO_B12_SPI5_MISO     60
#define IOC_GPIO_B12_UART2_TXD     60
#define IOC_GPIO_B12_XTRG_IO28     60
#define IOC_GPIO_B12_I2C5_SCL     60
#define IOC_GPIO_B12_SF_CKGEN_CLK_DBG     60
#define IOC_GPIO_B13_CANFD5_TX     61
#define IOC_GPIO_B13_SPI5_MOSI     61
#define IOC_GPIO_B13_UART2_RXD     61
#define IOC_GPIO_B13_XTRG_IO29     61
#define IOC_GPIO_B13_I2C5_SDA     61
#define IOC_GPIO_B14_CANFD6_RX     62
#define IOC_GPIO_B14_SPI5_SS0     62
#define IOC_GPIO_B14_UART1_TXD     62
#define IOC_GPIO_B14_XTRG_IO30     62
#define IOC_GPIO_B14_XSPI_SLV_INT_B     62
#define IOC_GPIO_B14_RC32K_OSC_RC32_CLK_OUT_33     62
#define IOC_GPIO_B15_CANFD6_TX     63
#define IOC_GPIO_B15_SPI5_SCLK     63
#define IOC_GPIO_B15_UART1_RXD     63
#define IOC_GPIO_B15_XTRG_IO31     63
#define IOC_GPIO_B15_XSPI_SLV_CRC_B     63
#define IOC_GPIO_B15_RC32K_OSC_RC32_CLK_RDY33     63
#define IOC_GPIO_C0_WDT1_RESET_N     64
#define IOC_GPIO_C0_CANFD7_RX     64
#define IOC_GPIO_C0_ADC3_AMS_4     64
#define IOC_GPIO_C0_XTRG_IO54     64
#define IOC_GPIO_C0_APB_SENSOR_O_RC_CLK     64
#define IOC_GPIO_C1_WDT1_EXT_CLK     65
#define IOC_GPIO_C1_CANFD7_TX     65
#define IOC_GPIO_C1_XTAL_24M_CLK_OUT     65
#define IOC_GPIO_C1_ADC3_AMS_5     65
#define IOC_GPIO_C1_XTRG_IO55     65
#define IOC_GPIO_C2_CANFD8_RX     66
#define IOC_GPIO_C2_SPI6_SS0     66
#define IOC_GPIO_C2_ADC3_AMS_6     66
#define IOC_GPIO_C2_XTRG_IO56     66
#define IOC_GPIO_C2_I2C1_SCL     66
#define IOC_GPIO_C3_CANFD8_TX     67
#define IOC_GPIO_C3_SPI6_SCLK     67
#define IOC_GPIO_C3_ADC2_AMS_4     67
#define IOC_GPIO_C3_XTRG_IO57     67
#define IOC_GPIO_C3_I2C1_SDA     67
#define IOC_GPIO_C3_ADC1_AMS_4     67
#define IOC_GPIO_C4_WDT2_RESET_N     68
#define IOC_GPIO_C4_SPI6_MISO     68
#define IOC_GPIO_C4_ADC2_AMS_5     68
#define IOC_GPIO_C4_XTRG_IO58     68
#define IOC_GPIO_C4_UART12_CTSN     68
#define IOC_GPIO_C4_ADC1_AMS_5     68
#define IOC_GPIO_C5_WDT2_EXT_CLK     69
#define IOC_GPIO_C5_SPI6_MOSI     69
#define IOC_GPIO_C5_ADC2_AMS_6     69
#define IOC_GPIO_C5_XTRG_IO59     69
#define IOC_GPIO_C5_UART12_RTSN     69
#define IOC_GPIO_C5_ADC1_AMS_6     69
#define IOC_GPIO_C6_ENET1_MDIO     70
#define IOC_GPIO_C6_SPI4_SS3     70
#define IOC_GPIO_C6_UART12_TXD     70
#define IOC_GPIO_C6_XTRG_IO60     70
#define IOC_GPIO_C6_I2C2_SCL     70
#define IOC_GPIO_C7_ENET1_MDC     71
#define IOC_GPIO_C7_SPI4_SS2     71
#define IOC_GPIO_C7_UART12_RXD     71
#define IOC_GPIO_C7_XTRG_IO61     71
#define IOC_GPIO_C7_I2C2_SDA     71
#define IOC_GPIO_G0_ENET1_TXC     72
#define IOC_GPIO_G0_ENET1_AUS_IN_0     72
#define IOC_GPIO_G0_SPI6_SS3     72
#define IOC_GPIO_G0_UART7_TXD     72
#define IOC_GPIO_G0_XTRG_IO32     72
#define IOC_GPIO_G0_XSPI_SLV_SCLK     72
#define IOC_GPIO_G0_UART6_CTSN     72
#define IOC_GPIO_G0_SADC1_CLK     72
#define IOC_GPIO_G0_DCDC_DCDC_DBG_OUT0     72
#define IOC_GPIO_G1_ENET1_TXD0     73
#define IOC_GPIO_G1_I2C3_SCL     73
#define IOC_GPIO_G1_SPI6_SS2     73
#define IOC_GPIO_G1_UART7_RXD     73
#define IOC_GPIO_G1_XTRG_IO33     73
#define IOC_GPIO_G1_XSPI_SLV_SS0     73
#define IOC_GPIO_G1_UART6_RTSN     73
#define IOC_GPIO_G1_SADC1_SOC     73
#define IOC_GPIO_G1_DCDC_DCDC_DBG_OUT1     73
#define IOC_GPIO_G2_ENET1_TXD1     74
#define IOC_GPIO_G2_I2C3_SDA     74
#define IOC_GPIO_G2_SPI6_SS0     74
#define IOC_GPIO_G2_UART6_TXD     74
#define IOC_GPIO_G2_XTRG_IO34     74
#define IOC_GPIO_G2_XSPI_SLV_DATA0     74
#define IOC_GPIO_G2_SADC1_BUSY     74
#define IOC_GPIO_G2_DCDC_DCDC_DBG_OUT2     74
#define IOC_GPIO_G3_ENET1_TXD2     75
#define IOC_GPIO_G3_ENET1_MDIO     75
#define IOC_GPIO_G3_SPI6_SCLK     75
#define IOC_GPIO_G3_UART6_RXD     75
#define IOC_GPIO_G3_XTRG_IO35     75
#define IOC_GPIO_G3_XSPI_SLV_DATA1     75
#define IOC_GPIO_G3_CANFD1_RX     75
#define IOC_GPIO_G3_SADC1_EOC     75
#define IOC_GPIO_G3_DCDC_DCDC_DBG_OUT3     75
#define IOC_GPIO_G4_ENET1_TXD3     76
#define IOC_GPIO_G4_ENET1_MDC     76
#define IOC_GPIO_G4_SPI6_MISO     76
#define IOC_GPIO_G4_UART5_TXD     76
#define IOC_GPIO_G4_XTRG_IO36     76
#define IOC_GPIO_G4_XSPI_SLV_DATA2     76
#define IOC_GPIO_G4_CANFD1_TX     76
#define IOC_GPIO_G4_SADC1_OUTEN     76
#define IOC_GPIO_G4_DCDC_DCDC_DBG_OUT4     76
#define IOC_GPIO_G5_ENET1_TXEN     77
#define IOC_GPIO_G5_I2C4_SCL     77
#define IOC_GPIO_G5_SPI6_MOSI     77
#define IOC_GPIO_G5_UART5_RXD     77
#define IOC_GPIO_G5_XTRG_IO37     77
#define IOC_GPIO_G5_XSPI_SLV_DATA3     77
#define IOC_GPIO_G5_XSPI1_PB_RESET_N     77
#define IOC_GPIO_G5_SADC2_CLK     77
#define IOC_GPIO_G5_DCDC_DCDC_DBG_OUT5     77
#define IOC_GPIO_G6_ENET1_RXC     78
#define IOC_GPIO_G6_ENET1_CAP_COMP_0     78
#define IOC_GPIO_G6_SPI6_SS1     78
#define IOC_GPIO_G6_UART4_TXD     78
#define IOC_GPIO_G6_XTRG_IO38     78
#define IOC_GPIO_G6_XSPI_SLV_DATA4     78
#define IOC_GPIO_G6_XSPI1_PB_INT     78
#define IOC_GPIO_G6_SADC2_SOC     78
#define IOC_GPIO_G6_DCDC_DCDC_DBG_OUT6     78
#define IOC_GPIO_G7_ENET1_RXD0     79
#define IOC_GPIO_G7_I2C4_SDA     79
#define IOC_GPIO_G7_SPI4_SS1     79
#define IOC_GPIO_G7_UART4_RXD     79
#define IOC_GPIO_G7_XTRG_IO39     79
#define IOC_GPIO_G7_XSPI_SLV_DATA5     79
#define IOC_GPIO_G7_XSPI1_PB_CRC     79
#define IOC_GPIO_G7_SADC2_BUSY     79
#define IOC_GPIO_G7_DCDC_DCDC_DBG_OUT7     79
#define IOC_GPIO_G8_ENET1_RXD1     80
#define IOC_GPIO_G8_I2C5_SCL     80
#define IOC_GPIO_G8_SPI4_SS0     80
#define IOC_GPIO_G8_UART3_TXD     80
#define IOC_GPIO_G8_XTRG_IO40     80
#define IOC_GPIO_G8_XSPI_SLV_DATA6     80
#define IOC_GPIO_G8_CANFD2_RX     80
#define IOC_GPIO_G8_SADC2_EOC     80
#define IOC_GPIO_G9_ENET1_RXD2     81
#define IOC_GPIO_G9_ENET1_RMII_REF_CLK     81
#define IOC_GPIO_G9_SPI4_SCLK     81
#define IOC_GPIO_G9_UART3_RXD     81
#define IOC_GPIO_G9_XTRG_IO41     81
#define IOC_GPIO_G9_XSPI_SLV_DATA7     81
#define IOC_GPIO_G9_CANFD2_TX     81
#define IOC_GPIO_G9_SADC2_OUTEN     81
#define IOC_GPIO_G10_ENET1_RXD3     82
#define IOC_GPIO_G10_ENET1_RX_ER     82
#define IOC_GPIO_G10_SPI4_MISO     82
#define IOC_GPIO_G10_UART2_TXD     82
#define IOC_GPIO_G10_XTRG_IO42     82
#define IOC_GPIO_G10_XSPI_SLV_DQS     82
#define IOC_GPIO_G10_UART11_CTSN     82
#define IOC_GPIO_G10_SADC1_CLK     82
#define IOC_GPIO_G10_DCDC_DCDC_DBG_OUT0     82
#define IOC_GPIO_G11_ENET1_RXDV     83
#define IOC_GPIO_G11_I2C5_SDA     83
#define IOC_GPIO_G11_SPI4_MOSI     83
#define IOC_GPIO_G11_UART2_RXD     83
#define IOC_GPIO_G11_XTRG_IO43     83
#define IOC_GPIO_G11_XSPI_SLV_RESET     83
#define IOC_GPIO_G11_UART11_RTSN     83
#define IOC_GPIO_G11_SADC1_SAROUT0     83
#define IOC_GPIO_G11_SADC3_SAROUT0     83
#define IOC_GPIO_S0_SACI1_TXSCK     84
#define IOC_GPIO_S0_SACI1_RXSCK     84
#define IOC_GPIO_S0_SEHC1_EMMC_CMD     84
#define IOC_GPIO_S0_UART11_TXD     84
#define IOC_GPIO_S0_XTRG_IO18     84
#define IOC_GPIO_S0_I2C6_SCL     84
#define IOC_GPIO_S1_SACI1_TXWS     85
#define IOC_GPIO_S1_SACI1_RXWS     85
#define IOC_GPIO_S1_SEHC1_EMMC_CLK     85
#define IOC_GPIO_S1_UART11_RXD     85
#define IOC_GPIO_S1_XTRG_IO19     85
#define IOC_GPIO_S1_I2C6_SDA     85
#define IOC_GPIO_S2_SACI1_TXRXD0     86
#define IOC_GPIO_S2_SMC_SWM0     86
#define IOC_GPIO_S2_SEHC1_EMMC_DAT0     86
#define IOC_GPIO_S2_UART10_TXD     86
#define IOC_GPIO_S2_XTRG_IO20     86
#define IOC_GPIO_S2_I2C6_SUSP     86
#define IOC_GPIO_S3_SACI1_TXRXD1     87
#define IOC_GPIO_S3_SMC_SWM1     87
#define IOC_GPIO_S3_SEHC1_EMMC_DAT1     87
#define IOC_GPIO_S3_UART10_RXD     87
#define IOC_GPIO_S3_XTRG_IO21     87
#define IOC_GPIO_S3_I2C6_ALERT     87
#define IOC_GPIO_S4_SACI1_TXRXD2     88
#define IOC_GPIO_S4_SMC_SWM2     88
#define IOC_GPIO_S4_SEHC1_EMMC_DAT2     88
#define IOC_GPIO_S4_UART9_TXD     88
#define IOC_GPIO_S4_XTRG_IO22     88
#define IOC_GPIO_S4_UART10_CTSN     88
#define IOC_GPIO_S4_I2C3_SUSP     88
#define IOC_GPIO_S5_SACI1_TXRXD3     89
#define IOC_GPIO_S5_SMC_SWM3     89
#define IOC_GPIO_S5_SEHC1_EMMC_DAT3     89
#define IOC_GPIO_S5_UART9_RXD     89
#define IOC_GPIO_S5_XTRG_IO23     89
#define IOC_GPIO_S5_UART10_RTSN     89
#define IOC_GPIO_S5_I2C3_ALERT     89
#define IOC_GPIO_S6_SACI1_TXRXD4     90
#define IOC_GPIO_S6_SACI1_PDM_CLK     90
#define IOC_GPIO_S6_XTRG_IO24     90
#define IOC_GPIO_S6_I2C3_SCL     90
#define IOC_GPIO_S7_SACI1_TXRXD5     91
#define IOC_GPIO_S7_SACI1_PDM_DATA     91
#define IOC_GPIO_S7_XTRG_IO25     91
#define IOC_GPIO_S7_I2C3_SDA     91
#define IOC_GPIO_H0_ADC2_AMS_4     92
#define IOC_GPIO_H0_CANFD3_RX     92
#define IOC_GPIO_H0_SPI2_SS0     92
#define IOC_GPIO_H0_SEHC1_EMMC_STRB     92
#define IOC_GPIO_H0_XTRG_IO32     92
#define IOC_GPIO_H0_UART12_TXD     92
#define IOC_GPIO_H0_ADC1_AMS_4     92
#define IOC_GPIO_H0_PTB_ACK     92
#define IOC_GPIO_H0_PTB_ACK     92
#define IOC_GPIO_H1_ADC2_AMS_5     93
#define IOC_GPIO_H1_CANFD3_TX     93
#define IOC_GPIO_H1_SPI2_SCLK     93
#define IOC_GPIO_H1_SEHC1_EMMC_RST_B     93
#define IOC_GPIO_H1_XTRG_IO33     93
#define IOC_GPIO_H1_UART12_RXD     93
#define IOC_GPIO_H1_ADC1_AMS_5     93
#define IOC_GPIO_H1_PTB_CLK     93
#define IOC_GPIO_H1_PTB_CLK     93
#define IOC_GPIO_H2_ADC2_AMS_6     94
#define IOC_GPIO_H2_CANFD4_RX     94
#define IOC_GPIO_H2_SPI2_MISO     94
#define IOC_GPIO_H2_SEHC1_EMMC_DAT7     94
#define IOC_GPIO_H2_XTRG_IO34     94
#define IOC_GPIO_H2_UART11_TXD     94
#define IOC_GPIO_H2_ADC1_AMS_6     94
#define IOC_GPIO_H2_PTB_CMD_0     94
#define IOC_GPIO_H2_PTB_CMD_0     94
#define IOC_GPIO_H3_ACMP3_AMS_4     95
#define IOC_GPIO_H3_CANFD4_TX     95
#define IOC_GPIO_H3_SPI2_MOSI     95
#define IOC_GPIO_H3_SEHC1_EMMC_DAT6     95
#define IOC_GPIO_H3_XTRG_IO35     95
#define IOC_GPIO_H3_UART11_RXD     95
#define IOC_GPIO_H3_ADC2_AMS_4     95
#define IOC_GPIO_H3_PTB_CMD_1     95
#define IOC_GPIO_H3_PTB_CMD_1     95
#define IOC_GPIO_H4_ACMP3_AMS_5     96
#define IOC_GPIO_H4_CANFD5_RX     96
#define IOC_GPIO_H4_SPI2_SS3     96
#define IOC_GPIO_H4_SEHC1_EMMC_DAT5     96
#define IOC_GPIO_H4_XTRG_IO36     96
#define IOC_GPIO_H4_UART10_TXD     96
#define IOC_GPIO_H4_ADC2_AMS_5     96
#define IOC_GPIO_H4_PTB_CMD_2     96
#define IOC_GPIO_H4_PTB_CMD_2     96
#define IOC_GPIO_H5_ACMP3_AMS_6     97
#define IOC_GPIO_H5_CANFD5_TX     97
#define IOC_GPIO_H5_SPI2_SS2     97
#define IOC_GPIO_H5_SEHC1_EMMC_DAT4     97
#define IOC_GPIO_H5_XTRG_IO37     97
#define IOC_GPIO_H5_UART10_RXD     97
#define IOC_GPIO_H5_ADC2_AMS_6     97
#define IOC_GPIO_H5_PTB_CMD_3     97
#define IOC_GPIO_H5_PTB_CMD_3     97
#define IOC_GPIO_H6_ACMP2_AMS_4     98
#define IOC_GPIO_H6_CANFD6_RX     98
#define IOC_GPIO_H6_SPI2_SS1     98
#define IOC_GPIO_H6_SEHC1_EMMC_DAT3     98
#define IOC_GPIO_H6_XTRG_IO38     98
#define IOC_GPIO_H6_UART9_TXD     98
#define IOC_GPIO_H6_ACMP1_AMS_4     98
#define IOC_GPIO_H6_PTB_DA_0     98
#define IOC_GPIO_H6_PTB_DA_0     98
#define IOC_GPIO_H7_ACMP2_AMS_5     99
#define IOC_GPIO_H7_CANFD6_TX     99
#define IOC_GPIO_H7_SPI5_SS0     99
#define IOC_GPIO_H7_SEHC1_EMMC_DAT2     99
#define IOC_GPIO_H7_XTRG_IO39     99
#define IOC_GPIO_H7_UART9_RXD     99
#define IOC_GPIO_H7_ACMP1_AMS_5     99
#define IOC_GPIO_H7_PTB_DA_1     99
#define IOC_GPIO_H7_PTB_DA_1     99
#define IOC_GPIO_H8_ACMP2_AMS_6     100
#define IOC_GPIO_H8_SEIP_UART_RXD     100
#define IOC_GPIO_H8_SPI5_MISO     100
#define IOC_GPIO_H8_SEHC1_EMMC_DAT1     100
#define IOC_GPIO_H8_XTRG_IO40     100
#define IOC_GPIO_H8_I2C2_SCL     100
#define IOC_GPIO_H8_ACMP1_AMS_6     100
#define IOC_GPIO_H8_PTB_DA_2     100
#define IOC_GPIO_H8_PTB_DA_2     100
#define IOC_GPIO_H9_SEIP_UART_TXD     101
#define IOC_GPIO_H9_SPI5_MOSI     101
#define IOC_GPIO_H9_SEHC1_EMMC_DAT0     101
#define IOC_GPIO_H9_XTRG_IO41     101
#define IOC_GPIO_H9_I2C2_SDA     101
#define IOC_GPIO_H9_ACMP2_AMS_4     101
#define IOC_GPIO_H9_PTB_DA_3     101
#define IOC_GPIO_H9_PTB_DA_3     101
#define IOC_GPIO_H10_CANFD7_RX     102
#define IOC_GPIO_H10_SACI_MCLK0     102
#define IOC_GPIO_H10_SPI5_SCLK     102
#define IOC_GPIO_H10_SEHC1_EMMC_CLK     102
#define IOC_GPIO_H10_XTRG_IO42     102
#define IOC_GPIO_H10_I2C2_SUSP     102
#define IOC_GPIO_H10_ACMP2_AMS_5     102
#define IOC_GPIO_H10_PTB_DA_4     102
#define IOC_GPIO_H10_PTB_DA_4     102
#define IOC_GPIO_H11_CANFD7_TX     103
#define IOC_GPIO_H11_ADC1_AMS_4     103
#define IOC_GPIO_H11_SPI5_SS1     103
#define IOC_GPIO_H11_SEHC1_EMMC_CMD     103
#define IOC_GPIO_H11_XTRG_IO43     103
#define IOC_GPIO_H11_I2C2_ALERT     103
#define IOC_GPIO_H11_ACMP2_AMS_6     103
#define IOC_GPIO_H11_PTB_DA_5     103
#define IOC_GPIO_H11_PTB_DA_5     103
#define IOC_GPIO_H12_CANFD8_RX     104
#define IOC_GPIO_H12_ADC1_AMS_5     104
#define IOC_GPIO_H12_SPI5_SS2     104
#define IOC_GPIO_H12_WDT1_RESET_N     104
#define IOC_GPIO_H12_XTRG_IO44     104
#define IOC_GPIO_H12_USB_PWR     104
#define IOC_GPIO_H12_I2C6_SCL     104
#define IOC_GPIO_H12_PTB_DA_6     104
#define IOC_GPIO_H12_PTB_DA_6     104
#define IOC_GPIO_H13_CANFD8_TX     105
#define IOC_GPIO_H13_ADC1_AMS_6     105
#define IOC_GPIO_H13_SPI5_SS3     105
#define IOC_GPIO_H13_SEHC1_IO_VOLT_SW     105
#define IOC_GPIO_H13_XTRG_IO45     105
#define IOC_GPIO_H13_USB_OC     105
#define IOC_GPIO_H13_I2C6_SDA     105
#define IOC_GPIO_H13_PTB_DA_7     105
#define IOC_GPIO_H13_PTB_DA_7     105
#define IOC_GPIO_F0_SPI5_SS2     106
#define IOC_GPIO_F0_XTRG_IO46     106
#define IOC_GPIO_F0_UART12_TXD     106
#define IOC_GPIO_F0_I2C5_SCL     106
#define IOC_GPIO_F0_SADC1_SAROUT1     106
#define IOC_GPIO_F0_SADC3_SAROUT1     106
#define IOC_GPIO_F1_SPI5_SS1     107
#define IOC_GPIO_F1_XTRG_IO47     107
#define IOC_GPIO_F1_UART12_RXD     107
#define IOC_GPIO_F1_I2C5_SDA     107
#define IOC_GPIO_F1_SADC1_SAROUT2     107
#define IOC_GPIO_F1_SADC3_SAROUT2     107
#define IOC_GPIO_F2_SPI5_SS0     108
#define IOC_GPIO_F2_XTRG_IO48     108
#define IOC_GPIO_F2_UART11_TXD     108
#define IOC_GPIO_F2_I2C5_SUSP     108
#define IOC_GPIO_F2_SADC1_SAROUT3     108
#define IOC_GPIO_F2_SADC3_SAROUT3     108
#define IOC_GPIO_F3_SPI5_MISO     109
#define IOC_GPIO_F3_XTRG_IO49     109
#define IOC_GPIO_F3_UART11_RXD     109
#define IOC_GPIO_F3_I2C5_ALERT     109
#define IOC_GPIO_F3_SADC1_SAROUT4     109
#define IOC_GPIO_F3_SADC3_SAROUT4     109
#define IOC_GPIO_F4_SPI5_MOSI     110
#define IOC_GPIO_F4_XTRG_IO50     110
#define IOC_GPIO_F4_UART10_TXD     110
#define IOC_GPIO_F4_SADC1_SAROUT5     110
#define IOC_GPIO_F4_SADC3_SAROUT5     110
#define IOC_GPIO_F5_SPI5_SCLK     111
#define IOC_GPIO_F5_XTRG_IO51     111
#define IOC_GPIO_F5_UART10_RXD     111
#define IOC_GPIO_F5_SADC1_SAROUT6     111
#define IOC_GPIO_F5_SADC3_SAROUT6     111
#define IOC_GPIO_L0_ACMP4_AMS_4     112
#define IOC_GPIO_L0_CANFD1_RX     112
#define IOC_GPIO_L0_SPI1_SS0     112
#define IOC_GPIO_L0_SEHC1_LED_CTRL     112
#define IOC_GPIO_L0_CKGEN_SF_CLK24M_I     112
#define IOC_GPIO_L0_XTRG_IO58     112
#define IOC_GPIO_L0_UART9_TXD     112
#define IOC_GPIO_L1_ACMP4_AMS_5     113
#define IOC_GPIO_L1_CANFD1_TX     113
#define IOC_GPIO_L1_SPI1_SCLK     113
#define IOC_GPIO_L1_SEHC1_CARD_WP_B     113
#define IOC_GPIO_L1_WDT1_RESET_N     113
#define IOC_GPIO_L1_XTRG_IO59     113
#define IOC_GPIO_L1_UART9_RXD     113
#define IOC_GPIO_L2_ACMP4_AMS_6     114
#define IOC_GPIO_L2_CANFD2_RX     114
#define IOC_GPIO_L2_SPI1_MISO     114
#define IOC_GPIO_L2_SEHC1_IO_VOLT_SW     114
#define IOC_GPIO_L2_USB_PWR     114
#define IOC_GPIO_L2_XTRG_IO60     114
#define IOC_GPIO_L2_UART8_TXD     114
#define IOC_GPIO_L3_WDT8_RESET_N     115
#define IOC_GPIO_L3_CANFD2_TX     115
#define IOC_GPIO_L3_SPI1_MOSI     115
#define IOC_GPIO_L3_SEHC1_CARD_DET_B     115
#define IOC_GPIO_L3_USB_OC     115
#define IOC_GPIO_L3_XTRG_IO61     115
#define IOC_GPIO_L3_UART8_RXD     115
#define IOC_GPIO_L4_WDT8_EXT_CLK     116
#define IOC_GPIO_L4_CANFD3_RX     116
#define IOC_GPIO_L4_SPI1_SS1     116
#define IOC_GPIO_L4_ADC3_AMS_4     116
#define IOC_GPIO_L4_I2C3_SCL     116
#define IOC_GPIO_L4_XTRG_IO62     116
#define IOC_GPIO_L4_UART7_TXD     116
#define IOC_GPIO_L5_CANFD3_TX     117
#define IOC_GPIO_L5_SPI1_SS2     117
#define IOC_GPIO_L5_ADC3_AMS_5     117
#define IOC_GPIO_L5_I2C3_SDA     117
#define IOC_GPIO_L5_XTRG_IO63     117
#define IOC_GPIO_L5_UART7_RXD     117
#define IOC_GPIO_L6_CANFD4_RX     118
#define IOC_GPIO_L6_SPI1_SS3     118
#define IOC_GPIO_L6_ADC3_AMS_6     118
#define IOC_GPIO_L6_I2C4_SUSP     118
#define IOC_GPIO_L6_XTRG_IO0     118
#define IOC_GPIO_L6_UART6_TXD     118
#define IOC_GPIO_L7_ACMP3_AMS_4     119
#define IOC_GPIO_L7_CANFD4_TX     119
#define IOC_GPIO_L7_ACMP4_AMS_4     119
#define IOC_GPIO_L7_I2C4_ALERT     119
#define IOC_GPIO_L7_XTRG_IO1     119
#define IOC_GPIO_L7_UART6_RXD     119
#define IOC_GPIO_L8_ACMP3_AMS_5     120
#define IOC_GPIO_L8_CANFD5_RX     120
#define IOC_GPIO_L8_USB_PWR     120
#define IOC_GPIO_L8_ACMP4_AMS_5     120
#define IOC_GPIO_L8_I2C4_SCL     120
#define IOC_GPIO_L8_XTRG_IO2     120
#define IOC_GPIO_L8_UART5_TXD     120
#define IOC_GPIO_L9_ACMP3_AMS_6     121
#define IOC_GPIO_L9_CANFD5_TX     121
#define IOC_GPIO_L9_USB_OC     121
#define IOC_GPIO_L9_ACMP4_AMS_6     121
#define IOC_GPIO_L9_I2C4_SDA     121
#define IOC_GPIO_L9_XTRG_IO3     121
#define IOC_GPIO_L9_UART5_RXD     121
#define IOC_GPIO_E0_ADC1_AMS_4     122
#define IOC_GPIO_E0_CKGEN_SF_CLK24M_I     122
#define IOC_GPIO_E0_I2C6_SCL     122
#define IOC_GPIO_E0_SACI1_TXSCK     122
#define IOC_GPIO_E0_UART2_TXD     122
#define IOC_GPIO_E0_XTRG_IO4     122
#define IOC_GPIO_E0_SPI3_SS0     122
#define IOC_GPIO_E1_ADC1_AMS_5     123
#define IOC_GPIO_E1_SEHC1_CARD_DET_B     123
#define IOC_GPIO_E1_I2C6_SDA     123
#define IOC_GPIO_E1_SACI1_TXWS     123
#define IOC_GPIO_E1_UART2_RXD     123
#define IOC_GPIO_E1_XTRG_IO5     123
#define IOC_GPIO_E1_SPI3_SCLK     123
#define IOC_GPIO_E2_ADC1_AMS_6     124
#define IOC_GPIO_E2_SEHC1_CARD_WP_B     124
#define IOC_GPIO_E2_CANFD6_RX     124
#define IOC_GPIO_E2_SACI1_TXRXD0     124
#define IOC_GPIO_E2_UART3_TXD     124
#define IOC_GPIO_E2_XTRG_IO6     124
#define IOC_GPIO_E2_SPI3_MISO     124
#define IOC_GPIO_E3_ADC2_AMS_4     125
#define IOC_GPIO_E3_SEHC1_IO_VOLT_SW     125
#define IOC_GPIO_E3_CANFD6_TX     125
#define IOC_GPIO_E3_SACI1_TXRXD1     125
#define IOC_GPIO_E3_UART3_RXD     125
#define IOC_GPIO_E3_XTRG_IO7     125
#define IOC_GPIO_E3_SPI3_MOSI     125
#define IOC_GPIO_E4_ADC2_AMS_5     126
#define IOC_GPIO_E4_USB_PWR     126
#define IOC_GPIO_E4_CANFD7_RX     126
#define IOC_GPIO_E4_SACI1_TXRXD2     126
#define IOC_GPIO_E4_UART4_TXD     126
#define IOC_GPIO_E4_XTRG_IO8     126
#define IOC_GPIO_E4_SPI3_SS1     126
#define IOC_GPIO_E5_ADC2_AMS_6     127
#define IOC_GPIO_E5_USB_OC     127
#define IOC_GPIO_E5_CANFD7_TX     127
#define IOC_GPIO_E5_SACI1_TXRXD3     127
#define IOC_GPIO_E5_UART4_RXD     127
#define IOC_GPIO_E5_XTRG_IO9     127
#define IOC_GPIO_E5_SPI3_SS2     127
