* 结构化描述方式与一边的行为级描述方式不同,结构化更加底层,更接近电路级.

* 对于结构化描述中的逻辑门,可以给逻辑门添加驱动强度和传输延时,如下:
```verilog
and(strong1,strong0) #10 a1(out1,in1,in2);
//该语句表示驱动强度为strong的逻辑与门,其输入与输出间隔10ns.
```

* 容易存在的误区是:
	* 该延时代表的是输入与输出的间隔,是在10ns前采集与门的两个输入端口in1,in2的信号,在10ns后才与运算的结果从out1输出. 
	* 而不是从0ns延时10ns后才开始从in1,in2采集输入信号并直接输出.
	* 这个错误曾困扰了我一大天的时间,给我的教训是遇到问题先从最基础的开始排查,连语法的含义都不明确或者自以为正确,在后续的仿真和debug中将花费更多的时间.