TimeQuest Timing Analyzer report for ProcessorV1
Sat Apr 06 12:55:41 2013
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; ProcessorV1                                      ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20Q240C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.55 MHz ; 5.55 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -179.034 ; -7867.697     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.941 ; -536.181              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                              ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -179.034 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 180.069    ;
; -179.034 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 180.069    ;
; -178.884 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.913    ;
; -178.884 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.913    ;
; -178.585 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.614    ;
; -178.585 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.614    ;
; -178.403 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.432    ;
; -178.403 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.432    ;
; -178.371 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.400    ;
; -178.371 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.400    ;
; -178.333 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.362    ;
; -178.333 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.362    ;
; -178.200 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.229    ;
; -178.200 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.229    ;
; -178.150 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.179    ;
; -178.150 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.179    ;
; -178.041 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.070    ;
; -178.041 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 179.070    ;
; -178.027 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 179.062    ;
; -177.969 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.998    ;
; -177.969 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.998    ;
; -177.967 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 179.002    ;
; -177.967 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 179.002    ;
; -177.962 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.997    ;
; -177.962 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.997    ;
; -177.938 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 178.973    ;
; -177.877 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.906    ;
; -177.823 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.852    ;
; -177.823 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.852    ;
; -177.818 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.847    ;
; -177.818 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.847    ;
; -177.797 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.826    ;
; -177.797 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.826    ;
; -177.788 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.817    ;
; -177.730 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.759    ;
; -177.730 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.759    ;
; -177.726 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 178.760    ;
; -177.578 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.607    ;
; -177.576 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 178.604    ;
; -177.574 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.603    ;
; -177.574 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.603    ;
; -177.489 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.518    ;
; -177.441 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.470    ;
; -177.441 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.470    ;
; -177.396 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.425    ;
; -177.364 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.393    ;
; -177.326 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.355    ;
; -177.319 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.348    ;
; -177.319 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 178.348    ;
; -177.307 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.336    ;
; -177.301 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.336    ;
; -177.301 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.336    ;
; -177.277 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 178.305    ;
; -177.275 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.304    ;
; -177.237 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.266    ;
; -177.207 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.242    ;
; -177.207 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.242    ;
; -177.193 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.222    ;
; -177.160 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.195    ;
; -177.160 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 178.195    ;
; -177.143 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.172    ;
; -177.104 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.133    ;
; -177.095 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 178.123    ;
; -177.063 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 178.091    ;
; -177.054 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 178.083    ;
; -177.034 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 178.063    ;
; -177.025 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 178.053    ;
; -176.962 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 177.991    ;
; -176.960 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 177.995    ;
; -176.959 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.994    ;
; -176.959 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.994    ;
; -176.955 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 177.990    ;
; -176.945 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 177.974    ;
; -176.892 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.920    ;
; -176.873 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 177.902    ;
; -176.871 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 177.906    ;
; -176.866 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 177.901    ;
; -176.842 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.870    ;
; -176.816 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 177.845    ;
; -176.811 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 177.840    ;
; -176.790 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 177.819    ;
; -176.765 ; control_unit_230:inst10|stage[30] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.800    ;
; -176.765 ; control_unit_230:inst10|stage[30] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.800    ;
; -176.733 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.761    ;
; -176.727 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 177.756    ;
; -176.723 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 177.752    ;
; -176.722 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 177.751    ;
; -176.701 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 177.730    ;
; -176.661 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.689    ;
; -176.659 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 177.693    ;
; -176.654 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 177.688    ;
; -176.634 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.011     ; 177.663    ;
; -176.619 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.654    ;
; -176.619 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.654    ;
; -176.567 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.011     ; 177.596    ;
; -176.534 ; control_unit_230:inst10|stage[27] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.569    ;
; -176.534 ; control_unit_230:inst10|stage[27] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 177.569    ;
; -176.515 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.543    ;
; -176.510 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.538    ;
; -176.489 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.012     ; 177.517    ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                             ;
+-------+-----------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; control_unit_230:inst10|ir_enable             ; control_unit_230:inst10|ir_enable                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|b_inv                 ; control_unit_230:inst10|b_inv                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|rf_write              ; control_unit_230:inst10|rf_write                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.748 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.751 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.753 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.759 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.767 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.774 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.776 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.082      ;
; 0.910 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.959 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 0.962 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.268      ;
; 0.962 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.268      ;
; 1.071 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.186 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.492      ;
; 1.243 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.549      ;
; 1.243 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.049      ;
; 1.250 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.056      ;
; 1.255 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.061      ;
; 1.401 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.207      ;
; 1.401 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.207      ;
; 1.412 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.218      ;
; 1.415 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.221      ;
; 1.424 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.230      ;
; 1.467 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.773      ;
; 1.468 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.774      ;
; 1.469 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.775      ;
; 1.508 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; -0.011     ; 1.803      ;
; 1.510 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.816      ;
; 1.536 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.861      ;
; 1.559 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.365      ;
; 1.585 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; -0.500       ; -0.005     ; 1.386      ;
; 1.598 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.011     ; 1.893      ;
; 1.600 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; -0.011     ; 1.895      ;
; 1.671 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 1.971      ;
; 1.671 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.477      ;
; 1.671 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.477      ;
; 1.685 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; -0.011     ; 1.980      ;
; 1.696 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.005      ; 2.007      ;
; 1.711 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.011      ;
; 1.755 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.061      ;
; 1.764 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.016     ; 2.054      ;
; 1.766 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; -0.016     ; 2.056      ;
; 1.772 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
; 1.777 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; -0.500       ; -0.004     ; 1.579      ;
; 1.780 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; -0.500       ; -0.001     ; 1.585      ;
; 1.780 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; -0.500       ; -0.004     ; 1.582      ;
; 1.781 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; -0.500       ; -0.001     ; 1.586      ;
; 1.803 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.109      ;
; 1.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23]                          ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21]                          ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22]                          ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20]                          ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.892 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; -0.005     ; 2.193      ;
; 1.927 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.227      ;
; 1.927 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.227      ;
; 1.927 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.227      ;
; 1.927 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.227      ;
; 1.949 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.755      ;
; 1.951 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.257      ;
; 1.952 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.258      ;
; 1.961 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.767      ;
; 1.962 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.768      ;
; 1.970 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; -0.500       ; 0.001      ; 1.777      ;
; 1.975 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.005     ; 2.276      ;
; 1.987 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; -0.005     ; 2.288      ;
; 1.994 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.005      ; 2.305      ;
; 2.003 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.005      ; 2.314      ;
; 2.005 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.311      ;
; 2.014 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 2.314      ;
; 2.017 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; -0.016     ; 2.307      ;
; 2.032 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; -0.500       ; -0.019     ; 1.819      ;
; 2.063 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 2.363      ;
; 2.075 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; -0.011     ; 2.370      ;
; 2.078 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.011     ; 2.373      ;
; 2.079 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; -0.011     ; 2.374      ;
; 2.083 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.389      ;
; 2.091 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.897      ;
; 2.098 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.398      ;
; 2.100 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; -0.500       ; -0.001     ; 1.905      ;
; 2.101 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.907      ;
; 2.102 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; -0.500       ; -0.001     ; 1.907      ;
; 2.108 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.914      ;
; 2.122 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; -0.500       ; -0.005     ; 1.923      ;
; 2.122 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; -0.500       ; -0.005     ; 1.923      ;
; 2.122 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; -0.500       ; -0.004     ; 1.924      ;
; 2.123 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; -0.500       ; 0.005      ; 1.934      ;
; 2.123 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; -0.500       ; 0.005      ; 1.934      ;
; 2.123 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; -0.500       ; -0.004     ; 1.925      ;
; 2.126 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; -0.500       ; 0.000      ; 1.932      ;
; 2.127 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; -0.500       ; 0.000      ; 1.933      ;
+-------+-----------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; enable           ; clock      ; 6.035   ; 6.035   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.752   ; 5.752   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.492   ; 5.492   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 4.995   ; 4.995   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.217   ; 5.217   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.728   ; 5.728   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.552   ; 5.552   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.065  ; -0.065  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.229  ; -0.229  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.795   ; 0.795   ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.420   ; 0.420   ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.576   ; 0.576   ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.881   ; 0.881   ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.052   ; 0.052   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.204   ; 0.204   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.004   ; 0.004   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.251   ; 0.251   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 5.140   ; 5.140   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.424   ; 4.424   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 4.321   ; 4.321   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.752   ; 5.752   ; Rise       ; clock           ;
; reset            ; clock      ; 179.333 ; 179.333 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -4.633 ; -4.633 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.495  ; 0.495  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -5.226 ; -5.226 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -4.729 ; -4.729 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -4.951 ; -4.951 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -5.462 ; -5.462 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -5.286 ; -5.286 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.331  ; 0.331  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.495  ; 0.495  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.529 ; -0.529 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.154 ; -0.154 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.310 ; -0.310 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.615 ; -0.615 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.214  ; 0.214  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.062  ; 0.062  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.262  ; 0.262  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.015  ; 0.015  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -4.874 ; -4.874 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -4.158 ; -4.158 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -4.055 ; -4.055 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -5.486 ; -5.486 ; Rise       ; clock           ;
; reset            ; clock      ; -4.936 ; -4.936 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 22.821 ; 22.821 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 16.280 ; 16.280 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 15.124 ; 15.124 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 18.568 ; 18.568 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 15.952 ; 15.952 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 17.931 ; 17.931 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 18.099 ; 18.099 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 21.458 ; 21.458 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 22.821 ; 22.821 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.449  ; 9.449  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.384  ; 9.384  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.526  ; 9.526  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.206  ; 9.206  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 8.523  ; 8.523  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.206  ; 9.206  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 9.249  ; 9.249  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.195 ; 10.195 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 10.050 ; 10.050 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 10.050 ; 10.050 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 9.574  ; 9.574  ; Rise       ; clock           ;
; b_inv        ; clock      ; 8.910  ; 8.910  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.313 ; 10.313 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 9.877  ; 9.877  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.720 ; 10.720 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 9.837  ; 9.837  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 11.103 ; 11.103 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.710 ; 10.710 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.061 ; 10.061 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.541 ; 10.541 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
; regB[*]      ; clock      ; 11.305 ; 11.305 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.107 ; 10.107 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 9.924  ; 9.924  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 11.305 ; 11.305 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 9.502  ; 9.502  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 11.268 ; 11.268 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.305 ; 10.305 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 11.034 ; 11.034 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 10.019 ; 10.019 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 9.679  ; 9.679  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 9.610  ; 9.610  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.232  ; 9.232  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 9.859  ; 9.859  ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.741  ; 9.741  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 8.762  ; 8.762  ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 10.200 ; 10.200 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 9.399  ; 9.399  ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 10.131 ; 10.131 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 9.848  ; 9.848  ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 10.115 ; 10.115 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.024  ; 9.024  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 8.953  ; 8.953  ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 9.824  ; 9.824  ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 10.040 ; 10.040 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 10.755 ; 10.755 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 10.524 ; 10.524 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 10.520 ; 10.520 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 9.775  ; 9.775  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.969  ; 9.969  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.556  ; 9.556  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 9.815  ; 9.815  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.433  ; 9.433  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 10.933 ; 10.933 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 9.359  ; 9.359  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 10.602 ; 10.602 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 9.331  ; 9.331  ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 11.190 ; 11.190 ; Fall       ; clock           ;
;  RF1[0]      ; clock      ; 11.190 ; 11.190 ; Fall       ; clock           ;
;  RF1[1]      ; clock      ; 10.529 ; 10.529 ; Fall       ; clock           ;
;  RF1[2]      ; clock      ; 10.591 ; 10.591 ; Fall       ; clock           ;
;  RF1[3]      ; clock      ; 10.765 ; 10.765 ; Fall       ; clock           ;
;  RF1[4]      ; clock      ; 9.966  ; 9.966  ; Fall       ; clock           ;
;  RF1[5]      ; clock      ; 10.620 ; 10.620 ; Fall       ; clock           ;
;  RF1[6]      ; clock      ; 10.362 ; 10.362 ; Fall       ; clock           ;
;  RF1[7]      ; clock      ; 10.212 ; 10.212 ; Fall       ; clock           ;
; RF2[*]       ; clock      ; 10.532 ; 10.532 ; Fall       ; clock           ;
;  RF2[0]      ; clock      ; 9.538  ; 9.538  ; Fall       ; clock           ;
;  RF2[1]      ; clock      ; 10.476 ; 10.476 ; Fall       ; clock           ;
;  RF2[2]      ; clock      ; 9.148  ; 9.148  ; Fall       ; clock           ;
;  RF2[3]      ; clock      ; 10.151 ; 10.151 ; Fall       ; clock           ;
;  RF2[4]      ; clock      ; 9.528  ; 9.528  ; Fall       ; clock           ;
;  RF2[5]      ; clock      ; 9.977  ; 9.977  ; Fall       ; clock           ;
;  RF2[6]      ; clock      ; 8.660  ; 8.660  ; Fall       ; clock           ;
;  RF2[7]      ; clock      ; 10.532 ; 10.532 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 11.069 ; 11.069 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 11.746 ; 11.746 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 12.571 ; 12.571 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 13.250 ; 13.250 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 12.224 ; 12.224 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 12.020 ; 12.020 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 11.069 ; 11.069 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 12.715 ; 12.715 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 13.490 ; 13.490 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.384  ; 9.384  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.449  ; 9.449  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.384  ; 9.384  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.526  ; 9.526  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 8.523  ; 8.523  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.206  ; 9.206  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 9.249  ; 9.249  ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 9.249  ; 9.249  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.195 ; 10.195 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 9.574  ; 9.574  ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 10.050 ; 10.050 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 9.574  ; 9.574  ; Rise       ; clock           ;
; b_inv        ; clock      ; 8.910  ; 8.910  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.313 ; 10.313 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 9.877  ; 9.877  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.720 ; 10.720 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 9.837  ; 9.837  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 11.103 ; 11.103 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.710 ; 10.710 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.061 ; 10.061 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.541 ; 10.541 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
; regB[*]      ; clock      ; 9.232  ; 9.232  ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.107 ; 10.107 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 9.924  ; 9.924  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 11.305 ; 11.305 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 9.502  ; 9.502  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 11.268 ; 11.268 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.305 ; 10.305 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 11.034 ; 11.034 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 10.019 ; 10.019 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 9.679  ; 9.679  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 9.610  ; 9.610  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.232  ; 9.232  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 9.859  ; 9.859  ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 8.762  ; 8.762  ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.741  ; 9.741  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 8.762  ; 8.762  ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 10.200 ; 10.200 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 9.399  ; 9.399  ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 10.131 ; 10.131 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 9.848  ; 9.848  ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 10.115 ; 10.115 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.024  ; 9.024  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 8.953  ; 8.953  ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 9.824  ; 9.824  ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 10.040 ; 10.040 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 10.755 ; 10.755 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 10.524 ; 10.524 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 10.520 ; 10.520 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 9.775  ; 9.775  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.969  ; 9.969  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.556  ; 9.556  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 9.815  ; 9.815  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.433  ; 9.433  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 10.933 ; 10.933 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 9.359  ; 9.359  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 10.602 ; 10.602 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 9.331  ; 9.331  ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 9.966  ; 9.966  ; Fall       ; clock           ;
;  RF1[0]      ; clock      ; 11.190 ; 11.190 ; Fall       ; clock           ;
;  RF1[1]      ; clock      ; 10.529 ; 10.529 ; Fall       ; clock           ;
;  RF1[2]      ; clock      ; 10.591 ; 10.591 ; Fall       ; clock           ;
;  RF1[3]      ; clock      ; 10.765 ; 10.765 ; Fall       ; clock           ;
;  RF1[4]      ; clock      ; 9.966  ; 9.966  ; Fall       ; clock           ;
;  RF1[5]      ; clock      ; 10.620 ; 10.620 ; Fall       ; clock           ;
;  RF1[6]      ; clock      ; 10.362 ; 10.362 ; Fall       ; clock           ;
;  RF1[7]      ; clock      ; 10.212 ; 10.212 ; Fall       ; clock           ;
; RF2[*]       ; clock      ; 8.660  ; 8.660  ; Fall       ; clock           ;
;  RF2[0]      ; clock      ; 9.538  ; 9.538  ; Fall       ; clock           ;
;  RF2[1]      ; clock      ; 10.476 ; 10.476 ; Fall       ; clock           ;
;  RF2[2]      ; clock      ; 9.148  ; 9.148  ; Fall       ; clock           ;
;  RF2[3]      ; clock      ; 10.151 ; 10.151 ; Fall       ; clock           ;
;  RF2[4]      ; clock      ; 9.528  ; 9.528  ; Fall       ; clock           ;
;  RF2[5]      ; clock      ; 9.977  ; 9.977  ; Fall       ; clock           ;
;  RF2[6]      ; clock      ; 8.660  ; 8.660  ; Fall       ; clock           ;
;  RF2[7]      ; clock      ; 10.532 ; 10.532 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -59.298 ; -2490.488     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -361.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                             ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -59.298 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.326     ;
; -59.298 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.326     ;
; -59.220 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.244     ;
; -59.220 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.244     ;
; -59.127 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.151     ;
; -59.127 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.151     ;
; -59.123 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.147     ;
; -59.123 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.147     ;
; -59.086 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.110     ;
; -59.086 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.110     ;
; -59.060 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.084     ;
; -59.060 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.084     ;
; -59.015 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.039     ;
; -59.015 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.039     ;
; -58.989 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.013     ;
; -58.989 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 60.013     ;
; -58.968 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.992     ;
; -58.968 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.992     ;
; -58.852 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.880     ;
; -58.852 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.876     ;
; -58.852 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.876     ;
; -58.851 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.879     ;
; -58.835 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.859     ;
; -58.835 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.859     ;
; -58.796 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.820     ;
; -58.796 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.820     ;
; -58.786 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.810     ;
; -58.786 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.810     ;
; -58.785 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.809     ;
; -58.785 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.809     ;
; -58.779 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.807     ;
; -58.779 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.807     ;
; -58.774 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.798     ;
; -58.773 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.797     ;
; -58.756 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.784     ;
; -58.756 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.784     ;
; -58.742 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.005     ; 59.769     ;
; -58.698 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.722     ;
; -58.698 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.722     ;
; -58.681 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.705     ;
; -58.680 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.704     ;
; -58.677 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.701     ;
; -58.676 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.700     ;
; -58.664 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.687     ;
; -58.640 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.664     ;
; -58.639 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.663     ;
; -58.638 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.662     ;
; -58.638 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.662     ;
; -58.633 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.657     ;
; -58.633 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 59.657     ;
; -58.614 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.638     ;
; -58.613 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.637     ;
; -58.600 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.628     ;
; -58.600 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.628     ;
; -58.571 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.594     ;
; -58.569 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.593     ;
; -58.568 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.592     ;
; -58.567 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.590     ;
; -58.543 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.567     ;
; -58.542 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.566     ;
; -58.530 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.553     ;
; -58.522 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.546     ;
; -58.521 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.545     ;
; -58.504 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.532     ;
; -58.504 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.532     ;
; -58.504 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.527     ;
; -58.503 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.531     ;
; -58.503 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.531     ;
; -58.459 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.482     ;
; -58.433 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.456     ;
; -58.430 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.458     ;
; -58.430 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.458     ;
; -58.412 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.435     ;
; -58.406 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.430     ;
; -58.405 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.429     ;
; -58.389 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.413     ;
; -58.388 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.412     ;
; -58.350 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.378     ;
; -58.350 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.378     ;
; -58.350 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.374     ;
; -58.349 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.373     ;
; -58.340 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.364     ;
; -58.339 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.363     ;
; -58.339 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.363     ;
; -58.338 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.362     ;
; -58.333 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.361     ;
; -58.332 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.360     ;
; -58.310 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.338     ;
; -58.309 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.337     ;
; -58.296 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.319     ;
; -58.279 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.302     ;
; -58.255 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.283     ;
; -58.255 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.283     ;
; -58.252 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 59.276     ;
; -58.251 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 59.275     ;
; -58.244 ; control_unit_230:inst10|stage[30] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.272     ;
; -58.244 ; control_unit_230:inst10|stage[30] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 59.272     ;
; -58.240 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.263     ;
; -58.230 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.253     ;
; -58.229 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 59.252     ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; control_unit_230:inst10|ir_enable             ; control_unit_230:inst10|ir_enable                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|b_inv                 ; control_unit_230:inst10|b_inv                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|rf_write              ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.245 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.311 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.314 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.329 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.379 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.428 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.454 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.606      ;
; 0.459 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.610      ;
; 0.459 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.610      ;
; 0.466 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.617      ;
; 0.466 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.484 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.008     ; 0.628      ;
; 0.532 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.541 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.689      ;
; 0.541 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.684      ;
; 0.541 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; -0.010     ; 0.683      ;
; 0.544 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.005      ; 0.701      ;
; 0.556 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.712      ;
; 0.576 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; -0.004     ; 0.724      ;
; 0.585 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.015     ; 0.722      ;
; 0.586 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; -0.015     ; 0.723      ;
; 0.594 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.746      ;
; 0.596 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.749      ;
; 0.599 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; -0.010     ; 0.741      ;
; 0.616 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.005      ; 0.773      ;
; 0.621 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; -0.004     ; 0.769      ;
; 0.640 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.786      ;
; 0.645 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.794      ;
; 0.654 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; -0.015     ; 0.792      ;
; 0.664 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; 0.007      ; 0.823      ;
; 0.667 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.820      ;
; 0.670 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.813      ;
; 0.670 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.001      ; 0.823      ;
; 0.672 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]  ; control_unit_230:inst10|alu_op[1]                                     ; clock        ; clock       ; 0.000        ; 0.007      ; 0.831      ;
; 0.673 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.816      ;
; 0.673 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.816      ;
; 0.675 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.822      ;
; 0.681 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.833      ;
; 0.690 ; control_unit_230:inst10|alu_op[1]             ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.842      ;
; 0.694 ; control_unit_230:inst10|alu_op[1]             ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.843      ;
; 0.698 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; -0.004     ; 0.846      ;
; 0.706 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.860      ;
; 0.710 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; -0.010     ; 0.852      ;
; 0.713 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]  ; control_unit_230:inst10|alu_op[0]                                     ; clock        ; clock       ; 0.000        ; 0.007      ; 0.872      ;
; 0.714 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.860      ;
; 0.714 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.860      ;
; 0.714 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.860      ;
; 0.714 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.860      ;
; 0.716 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.869      ;
; 0.720 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.871      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23]                         ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21]                         ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22]                         ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20]                         ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.724 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.869      ;
; 0.728 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.877      ;
; 0.734 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23] ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.006      ; 0.892      ;
; 0.739 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; -0.500       ; 0.000      ; 0.391      ;
; 0.740 ; control_unit_230:inst10|alu_op[0]             ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.898      ;
; 0.742 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; -0.500       ; 0.000      ; 0.394      ;
; 0.744 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.887      ;
; 0.744 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; -0.500       ; 0.000      ; 0.396      ;
; 0.752 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.005      ; 0.909      ;
; 0.753 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.901      ;
; 0.753 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]  ; control_unit_230:inst10|alu_op[0]                                     ; clock        ; clock       ; 0.000        ; 0.007      ; 0.912      ;
; 0.760 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; -0.004     ; 0.908      ;
; 0.760 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.914      ;
; 0.763 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.005      ; 0.921      ;
; 0.767 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.919      ;
; 0.781 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.934      ;
; 0.791 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.009      ; 0.952      ;
; 0.797 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.804 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.953      ;
; 0.805 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.954      ;
; 0.809 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.967      ;
; 0.809 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.960      ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; 2.488  ; 2.488  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 2.350  ; 2.350  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 2.268  ; 2.268  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 2.017  ; 2.017  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 2.221  ; 2.221  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 2.350  ; 2.350  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 2.288  ; 2.288  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.593 ; -0.593 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.685 ; -0.685 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.286 ; -0.286 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.433 ; -0.433 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.312 ; -0.312 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.235 ; -0.235 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -0.526 ; -0.526 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -0.402 ; -0.402 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -0.514 ; -0.514 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -0.510 ; -0.510 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 2.099  ; 2.099  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 1.862  ; 1.862  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 1.776  ; 1.776  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 2.348  ; 2.348  ; Rise       ; clock           ;
; reset            ; clock      ; 59.462 ; 59.462 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -1.923 ; -1.923 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.805  ; 0.805  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -2.148 ; -2.148 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -1.897 ; -1.897 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -2.168 ; -2.168 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.713  ; 0.713  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.805  ; 0.805  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.406  ; 0.406  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.553  ; 0.553  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.432  ; 0.432  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.355  ; 0.355  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.646  ; 0.646  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.522  ; 0.522  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.634  ; 0.634  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.630  ; 0.630  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.979 ; -1.979 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -1.742 ; -1.742 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -1.656 ; -1.656 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -2.228 ; -2.228 ; Rise       ; clock           ;
; reset            ; clock      ; -0.844 ; -0.844 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 8.562 ; 8.562 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 6.594 ; 6.594 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 6.197 ; 6.197 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 7.370 ; 7.370 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 6.379 ; 6.379 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 7.040 ; 7.040 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 7.153 ; 7.153 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 8.268 ; 8.268 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 8.562 ; 8.562 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.761 ; 4.761 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 5.200 ; 5.200 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 5.200 ; 5.200 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.572 ; 4.572 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.402 ; 4.402 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.827 ; 4.827 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.505 ; 4.505 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.592 ; 4.592 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.496 ; 4.496 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.360 ; 4.360 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.831 ; 4.831 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.614 ; 4.614 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.500 ; 4.500 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  RF1[0]      ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  RF1[1]      ; clock      ; 4.969 ; 4.969 ; Fall       ; clock           ;
;  RF1[2]      ; clock      ; 4.755 ; 4.755 ; Fall       ; clock           ;
;  RF1[3]      ; clock      ; 5.021 ; 5.021 ; Fall       ; clock           ;
;  RF1[4]      ; clock      ; 4.659 ; 4.659 ; Fall       ; clock           ;
;  RF1[5]      ; clock      ; 4.970 ; 4.970 ; Fall       ; clock           ;
;  RF1[6]      ; clock      ; 4.870 ; 4.870 ; Fall       ; clock           ;
;  RF1[7]      ; clock      ; 4.779 ; 4.779 ; Fall       ; clock           ;
; RF2[*]       ; clock      ; 4.861 ; 4.861 ; Fall       ; clock           ;
;  RF2[0]      ; clock      ; 4.669 ; 4.669 ; Fall       ; clock           ;
;  RF2[1]      ; clock      ; 4.769 ; 4.769 ; Fall       ; clock           ;
;  RF2[2]      ; clock      ; 4.395 ; 4.395 ; Fall       ; clock           ;
;  RF2[3]      ; clock      ; 4.753 ; 4.753 ; Fall       ; clock           ;
;  RF2[4]      ; clock      ; 4.416 ; 4.416 ; Fall       ; clock           ;
;  RF2[5]      ; clock      ; 4.647 ; 4.647 ; Fall       ; clock           ;
;  RF2[6]      ; clock      ; 4.201 ; 4.201 ; Fall       ; clock           ;
;  RF2[7]      ; clock      ; 4.861 ; 4.861 ; Fall       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 5.385 ; 5.385 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 5.213 ; 5.213 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 5.206 ; 5.206 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 5.579 ; 5.579 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 5.698 ; 5.698 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.761 ; 4.761 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 5.200 ; 5.200 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.572 ; 4.572 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.402 ; 4.402 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.827 ; 4.827 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.505 ; 4.505 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.592 ; 4.592 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.496 ; 4.496 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.360 ; 4.360 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.831 ; 4.831 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.614 ; 4.614 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.500 ; 4.500 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.659 ; 4.659 ; Fall       ; clock           ;
;  RF1[0]      ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  RF1[1]      ; clock      ; 4.969 ; 4.969 ; Fall       ; clock           ;
;  RF1[2]      ; clock      ; 4.755 ; 4.755 ; Fall       ; clock           ;
;  RF1[3]      ; clock      ; 5.021 ; 5.021 ; Fall       ; clock           ;
;  RF1[4]      ; clock      ; 4.659 ; 4.659 ; Fall       ; clock           ;
;  RF1[5]      ; clock      ; 4.970 ; 4.970 ; Fall       ; clock           ;
;  RF1[6]      ; clock      ; 4.870 ; 4.870 ; Fall       ; clock           ;
;  RF1[7]      ; clock      ; 4.779 ; 4.779 ; Fall       ; clock           ;
; RF2[*]       ; clock      ; 4.201 ; 4.201 ; Fall       ; clock           ;
;  RF2[0]      ; clock      ; 4.669 ; 4.669 ; Fall       ; clock           ;
;  RF2[1]      ; clock      ; 4.769 ; 4.769 ; Fall       ; clock           ;
;  RF2[2]      ; clock      ; 4.395 ; 4.395 ; Fall       ; clock           ;
;  RF2[3]      ; clock      ; 4.753 ; 4.753 ; Fall       ; clock           ;
;  RF2[4]      ; clock      ; 4.416 ; 4.416 ; Fall       ; clock           ;
;  RF2[5]      ; clock      ; 4.647 ; 4.647 ; Fall       ; clock           ;
;  RF2[6]      ; clock      ; 4.201 ; 4.201 ; Fall       ; clock           ;
;  RF2[7]      ; clock      ; 4.861 ; 4.861 ; Fall       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -179.034  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clock           ; -179.034  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -7867.697 ; 0.0   ; 0.0      ; 0.0     ; -536.181            ;
;  clock           ; -7867.697 ; 0.000 ; N/A      ; N/A     ; -536.181            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; enable           ; clock      ; 6.035   ; 6.035   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.752   ; 5.752   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.492   ; 5.492   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 4.995   ; 4.995   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.217   ; 5.217   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.728   ; 5.728   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.552   ; 5.552   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.065  ; -0.065  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.229  ; -0.229  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.795   ; 0.795   ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.420   ; 0.420   ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.576   ; 0.576   ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.881   ; 0.881   ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.052   ; 0.052   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.204   ; 0.204   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.004   ; 0.004   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.251   ; 0.251   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 5.140   ; 5.140   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.424   ; 4.424   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 4.321   ; 4.321   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.752   ; 5.752   ; Rise       ; clock           ;
; reset            ; clock      ; 179.333 ; 179.333 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -1.923 ; -1.923 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.805  ; 0.805  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -2.148 ; -2.148 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -1.897 ; -1.897 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -2.168 ; -2.168 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.713  ; 0.713  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.805  ; 0.805  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.406  ; 0.406  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.553  ; 0.553  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.432  ; 0.432  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.355  ; 0.355  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.646  ; 0.646  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.522  ; 0.522  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.634  ; 0.634  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.630  ; 0.630  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.979 ; -1.979 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -1.742 ; -1.742 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -1.656 ; -1.656 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -2.228 ; -2.228 ; Rise       ; clock           ;
; reset            ; clock      ; -0.844 ; -0.844 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 22.821 ; 22.821 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 16.280 ; 16.280 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 15.124 ; 15.124 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 18.568 ; 18.568 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 15.952 ; 15.952 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 17.931 ; 17.931 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 18.099 ; 18.099 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 21.458 ; 21.458 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 22.821 ; 22.821 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.449  ; 9.449  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.384  ; 9.384  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.526  ; 9.526  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.206  ; 9.206  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 8.523  ; 8.523  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.206  ; 9.206  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 9.249  ; 9.249  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.195 ; 10.195 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 10.050 ; 10.050 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 10.050 ; 10.050 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 9.574  ; 9.574  ; Rise       ; clock           ;
; b_inv        ; clock      ; 8.910  ; 8.910  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.313 ; 10.313 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 9.877  ; 9.877  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 9.431  ; 9.431  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.720 ; 10.720 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 9.837  ; 9.837  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 11.103 ; 11.103 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.710 ; 10.710 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.061 ; 10.061 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.541 ; 10.541 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
; regB[*]      ; clock      ; 11.305 ; 11.305 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.107 ; 10.107 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 9.924  ; 9.924  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 11.305 ; 11.305 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 9.502  ; 9.502  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 11.268 ; 11.268 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.305 ; 10.305 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 11.034 ; 11.034 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 10.019 ; 10.019 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 9.679  ; 9.679  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 9.610  ; 9.610  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.232  ; 9.232  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 9.859  ; 9.859  ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.741  ; 9.741  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 8.762  ; 8.762  ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 10.200 ; 10.200 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 9.399  ; 9.399  ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 10.131 ; 10.131 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 9.848  ; 9.848  ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 10.115 ; 10.115 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.024  ; 9.024  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 8.953  ; 8.953  ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 9.824  ; 9.824  ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 10.040 ; 10.040 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 10.755 ; 10.755 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 10.524 ; 10.524 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 10.520 ; 10.520 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 9.775  ; 9.775  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.969  ; 9.969  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.556  ; 9.556  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 9.815  ; 9.815  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.433  ; 9.433  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 10.933 ; 10.933 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 9.359  ; 9.359  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 10.602 ; 10.602 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 9.331  ; 9.331  ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 11.190 ; 11.190 ; Fall       ; clock           ;
;  RF1[0]      ; clock      ; 11.190 ; 11.190 ; Fall       ; clock           ;
;  RF1[1]      ; clock      ; 10.529 ; 10.529 ; Fall       ; clock           ;
;  RF1[2]      ; clock      ; 10.591 ; 10.591 ; Fall       ; clock           ;
;  RF1[3]      ; clock      ; 10.765 ; 10.765 ; Fall       ; clock           ;
;  RF1[4]      ; clock      ; 9.966  ; 9.966  ; Fall       ; clock           ;
;  RF1[5]      ; clock      ; 10.620 ; 10.620 ; Fall       ; clock           ;
;  RF1[6]      ; clock      ; 10.362 ; 10.362 ; Fall       ; clock           ;
;  RF1[7]      ; clock      ; 10.212 ; 10.212 ; Fall       ; clock           ;
; RF2[*]       ; clock      ; 10.532 ; 10.532 ; Fall       ; clock           ;
;  RF2[0]      ; clock      ; 9.538  ; 9.538  ; Fall       ; clock           ;
;  RF2[1]      ; clock      ; 10.476 ; 10.476 ; Fall       ; clock           ;
;  RF2[2]      ; clock      ; 9.148  ; 9.148  ; Fall       ; clock           ;
;  RF2[3]      ; clock      ; 10.151 ; 10.151 ; Fall       ; clock           ;
;  RF2[4]      ; clock      ; 9.528  ; 9.528  ; Fall       ; clock           ;
;  RF2[5]      ; clock      ; 9.977  ; 9.977  ; Fall       ; clock           ;
;  RF2[6]      ; clock      ; 8.660  ; 8.660  ; Fall       ; clock           ;
;  RF2[7]      ; clock      ; 10.532 ; 10.532 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 5.385 ; 5.385 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 5.213 ; 5.213 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 5.206 ; 5.206 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 5.579 ; 5.579 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 5.698 ; 5.698 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.482 ; 4.482 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.761 ; 4.761 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.591 ; 4.591 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 5.200 ; 5.200 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.572 ; 4.572 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.402 ; 4.402 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.827 ; 4.827 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.505 ; 4.505 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.592 ; 4.592 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.496 ; 4.496 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.360 ; 4.360 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.831 ; 4.831 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.614 ; 4.614 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.500 ; 4.500 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.659 ; 4.659 ; Fall       ; clock           ;
;  RF1[0]      ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  RF1[1]      ; clock      ; 4.969 ; 4.969 ; Fall       ; clock           ;
;  RF1[2]      ; clock      ; 4.755 ; 4.755 ; Fall       ; clock           ;
;  RF1[3]      ; clock      ; 5.021 ; 5.021 ; Fall       ; clock           ;
;  RF1[4]      ; clock      ; 4.659 ; 4.659 ; Fall       ; clock           ;
;  RF1[5]      ; clock      ; 4.970 ; 4.970 ; Fall       ; clock           ;
;  RF1[6]      ; clock      ; 4.870 ; 4.870 ; Fall       ; clock           ;
;  RF1[7]      ; clock      ; 4.779 ; 4.779 ; Fall       ; clock           ;
; RF2[*]       ; clock      ; 4.201 ; 4.201 ; Fall       ; clock           ;
;  RF2[0]      ; clock      ; 4.669 ; 4.669 ; Fall       ; clock           ;
;  RF2[1]      ; clock      ; 4.769 ; 4.769 ; Fall       ; clock           ;
;  RF2[2]      ; clock      ; 4.395 ; 4.395 ; Fall       ; clock           ;
;  RF2[3]      ; clock      ; 4.753 ; 4.753 ; Fall       ; clock           ;
;  RF2[4]      ; clock      ; 4.416 ; 4.416 ; Fall       ; clock           ;
;  RF2[5]      ; clock      ; 4.647 ; 4.647 ; Fall       ; clock           ;
;  RF2[6]      ; clock      ; 4.201 ; 4.201 ; Fall       ; clock           ;
;  RF2[7]      ; clock      ; 4.861 ; 4.861 ; Fall       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 480      ; 1440     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 480      ; 1440     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 424   ; 424  ;
; Unconstrained Output Ports      ; 103   ; 103  ;
; Unconstrained Output Port Paths ; 191   ; 191  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Sat Apr 06 12:55:29 2013
Info: Command: quartus_sta ProcessorV1 -c ProcessorV1
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcessorV1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -179.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -179.034     -7867.697 clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -536.181 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.298     -2490.488 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -361.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 382 megabytes
    Info: Processing ended: Sat Apr 06 12:55:41 2013
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


