# C / C++ / verilog / vhdl代码对比工具
```
忽略注释的影响，检查代码是否有改动
使用方式如下：
python SilinCompare.py $file1 $file2
其中$file1,$file2 既可以是文件也可以是文件夹
```