# Instruction Cache (CachÃ© de Instrucciones)

**Tipo**: Componente de Sistema de Memoria
**Estado**: ğŸ”´ #faltante **OBLIGATORIO PARA APROBAR**
**UbicaciÃ³n**: **NO EXISTE**
**Complejidad**: â­â­â­â­ Muy Compleja
**Prioridad**: ğŸ”´ ALTA (necesario para nota > 3)

## âš ï¸ COMPONENTE OBLIGATORIO

**SIN INSTRUCTION CACHE = MÃXIMO 3 PUNTOS = SUSPENSO**

Este es el componente mÃ­nimo de cachÃ© requerido para aprobar el proyecto.

## DescripciÃ³n

La Instruction Cache almacena bloques de instrucciones recientemente accedidas para reducir la latencia de fetch. En lugar de esperar RT cycles cada vez que se necesita una instrucciÃ³n, la cachÃ© devuelve la instrucciÃ³n en 1 ciclo si estÃ¡ presente (hit).

## ConfiguraciÃ³n MÃ­nima (Para Aprobar)

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚        INSTRUCTION CACHE                â”‚
â”‚                                         â”‚
â”‚  Tipo:   Direct-Mapped                  â”‚
â”‚  LÃ­neas: 4 (mÃ­nimo requerido)           â”‚
â”‚  TamaÃ±o: 4 lÃ­neas Ã— 16 bytes = 64 bytesâ”‚
â”‚  Bloque: 4 words (128 bits)            â”‚
â”‚                                         â”‚
â”‚  PolÃ­tica: Read-only (no writes)        â”‚
â”‚  Reemplazo: AutomÃ¡tico (direct-mapped)  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Estructura de una LÃ­nea de CachÃ©

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Valid  â”‚       Tag        â”‚            Data Block                    â”‚
â”‚ 1 bit  â”‚    26 bits       â”‚        4 words Ã— 32 bits = 128 bits     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Bits:     1         26                      128
Total por lÃ­nea: 1 + 26 + 128 = 155 bits
Total cachÃ© (4 lÃ­neas): 155 Ã— 4 = 620 bits
```

### Desglose de DirecciÃ³n (PC de 32 bits)

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚        Tag             â”‚  Index   â”‚Word Offset â”‚  Byte  â”‚
â”‚      26 bits           â”‚  2 bits  â”‚   2 bits   â”‚ 2 bits â”‚
â”‚     bits [31:6]        â”‚  [5:4]   â”‚   [3:2]    â”‚ [1:0]  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Tag (26 bits):         Identifica bloque Ãºnico en memoria
Index (2 bits):        Selecciona lÃ­nea en cachÃ© (0-3)
Word Offset (2 bits):  Selecciona palabra dentro del bloque (0-3)
Byte Offset (2 bits):  Siempre 00 (instrucciones alineadas a 4 bytes)
```

**Ejemplo**:
```
PC = 0x00001048 = 0000 0000 0000 0000 0001 0000 0100 1000

Tag    = 0x000004 (bits 31:6) = 00 0000 0000 0000 0000 0001 00
Index  = 0x01     (bits 5:4)  = 01
Word   = 0x02     (bits 3:2)  = 10
Byte   = 0x00     (bits 1:0)  = 00

LÃ­nea: 1 (de 0-3)
Palabra: 2 (de 0-3) dentro del bloque
```

## Interfaz de Entradas/Salidas

### Entradas

| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `PC` | 32 bits | [[Control Unit]] | DirecciÃ³n de instrucciÃ³n a buscar |
| `FETCH_REQ` | 1 bit | [[Control Unit]] | Solicitud de fetch (activa en START_FETCH) |
| `CLK` | 1 bit | Sistema | SeÃ±al de reloj |
| `RESET` | 1 bit | Sistema | Reset (invalida todas las lÃ­neas) |

### Salidas

| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `INSTRUCTION` | 32 bits | [[Instruction Register]] (Data Path) | InstrucciÃ³n leÃ­da |
| `I_CACHE_READY` | 1 bit | [[Control Unit]] | Indica dato disponible (1 = listo) |

### ConexiÃ³n con Memory Control (on miss)

| SeÃ±al | Ancho | DirecciÃ³n | DescripciÃ³n |
|-------|-------|-----------|-------------|
| `MC_START` | 1 bit | I-Cache â†’ MC | Iniciar lectura de bloque |
| `MC_ADDRESS` | 32 bits | I-Cache â†’ MC | DirecciÃ³n de bloque a leer |
| `MC_BLOCK_DATA` | 128 bits | MC â†’ I-Cache | Bloque leÃ­do (4 words) |
| `MC_END` | 1 bit | MC â†’ I-Cache | Lectura completada |

## OperaciÃ³n Detallada

### Caso 1: Cache Hit (InstrucciÃ³n en cachÃ©)

```
Ciclo 1: Control Unit activa FETCH_REQ
         I-Cache extrae Tag, Index, Word Offset de PC

Ciclo 1 (mismo): Compara Tag con cache_line[Index].tag
         Si Valid=1 AND Tag match:
            â†’ CACHE HIT
            â†’ Selecciona palabra usando Word Offset
            â†’ INSTRUCTION = cache_line[Index].data[word_offset]
            â†’ I_CACHE_READY = 1

Ciclo 2: Control Unit lee INSTRUCTION, continÃºa a LOAD_INST

Latencia total: 1 ciclo
```

### Caso 2: Cache Miss (InstrucciÃ³n NO en cachÃ©)

```
Ciclo 1: Control Unit activa FETCH_REQ
         I-Cache extrae Tag, Index, Word Offset de PC

Ciclo 1 (mismo): Compara Tag con cache_line[Index].tag
         Si Valid=0 OR Tag mismatch:
            â†’ CACHE MISS
            â†’ Activa MC_START = 1
            â†’ MC_ADDRESS = PC (direcciÃ³n del bloque)
            â†’ I_CACHE_READY = 0

Ciclos 2 a N: Espera a Memory Control
              MC lee bloque completo de RAM (RT cycles)

Ciclo N+1: MC devuelve MC_BLOCK_DATA (128 bits = 4 words)
           MC_END = 1
           I-Cache carga bloque en cache_line[Index]:
              cache_line[Index].valid = 1
              cache_line[Index].tag = Tag
              cache_line[Index].data = MC_BLOCK_DATA
           I-Cache selecciona palabra usando Word Offset
           INSTRUCTION = cache_line[Index].data[word_offset]
           I_CACHE_READY = 1

Ciclo N+2: Control Unit lee INSTRUCTION, continÃºa a LOAD_INST

Latencia total: 1 + RT cycles
```

## MÃ¡quina de Estados (Opcional - recomendada)

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”  FETCH_REQ=1    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  Hit    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  IDLE  â”‚ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’â”‚  LOOKUP  â”‚â”€â”€â”€â”€â”€â”€â”€â”€â†’â”‚   HIT    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                 â”‚                     â”‚
                                 â”‚ Miss                â”‚
                                 â†“                     â”‚
                            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”              â”‚
                            â”‚WAIT_MEM  â”‚              â”‚
                            â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜              â”‚
                                 â”‚ MC_END=1            â”‚
                                 â†“                     â”‚
                            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”              â”‚
                            â”‚ FILL     â”‚              â”‚
                            â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜              â”‚
                                 â”‚                     â”‚
                                 â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                         â”‚
                                         â†“
                                    (volver a IDLE)
```

### Estados

1. **IDLE**: Esperando solicitud de fetch
2. **LOOKUP**: Comparando Tag y Valid
3. **HIT**: Devolviendo instrucciÃ³n (1 ciclo)
4. **WAIT_MEM**: Esperando Memory Control (RT cycles)
5. **FILL**: Cargando bloque en lÃ­nea de cachÃ©

## PseudocÃ³digo Verilog

```verilog
module instruction_cache(
    input wire [31:0] PC,
    input wire FETCH_REQ,
    input wire CLK,
    input wire RESET,

    output reg [31:0] INSTRUCTION,
    output reg I_CACHE_READY,

    // ConexiÃ³n con Memory Control
    output reg MC_START,
    output reg [31:0] MC_ADDRESS,
    input wire [127:0] MC_BLOCK_DATA,
    input wire MC_END
);

// Estructura de lÃ­nea de cachÃ©
typedef struct {
    bit valid;
    bit [25:0] tag;
    bit [127:0] data;  // 4 words Ã— 32 bits
} cache_line_t;

cache_line_t cache[4];  // 4 lÃ­neas

// ExtracciÃ³n de campos de direcciÃ³n
wire [25:0] pc_tag = PC[31:6];
wire [1:0]  pc_index = PC[5:4];
wire [1:0]  pc_word_offset = PC[3:2];

// LÃ³gica de hit/miss
wire hit = cache[pc_index].valid &&
           (cache[pc_index].tag == pc_tag);

// Estados
typedef enum {IDLE, LOOKUP, HIT, WAIT_MEM, FILL} state_t;
state_t state;

always @(posedge CLK) begin
    if (RESET) begin
        // Invalidar todas las lÃ­neas
        for (int i = 0; i < 4; i++)
            cache[i].valid <= 0;
        state <= IDLE;
        I_CACHE_READY <= 0;
        MC_START <= 0;
    end else begin
        case (state)
            IDLE: begin
                if (FETCH_REQ) begin
                    state <= LOOKUP;
                end
                I_CACHE_READY <= 0;
            end

            LOOKUP: begin
                if (hit) begin
                    // CACHE HIT
                    state <= HIT;
                end else begin
                    // CACHE MISS
                    state <= WAIT_MEM;
                    MC_START <= 1;
                    MC_ADDRESS <= PC;
                end
            end

            HIT: begin
                // Seleccionar palabra del bloque
                case (pc_word_offset)
                    2'b00: INSTRUCTION <= cache[pc_index].data[31:0];
                    2'b01: INSTRUCTION <= cache[pc_index].data[63:32];
                    2'b10: INSTRUCTION <= cache[pc_index].data[95:64];
                    2'b11: INSTRUCTION <= cache[pc_index].data[127:96];
                endcase
                I_CACHE_READY <= 1;
                state <= IDLE;
            end

            WAIT_MEM: begin
                MC_START <= 0;
                if (MC_END) begin
                    state <= FILL;
                end
            end

            FILL: begin
                // Cargar bloque en cachÃ©
                cache[pc_index].valid <= 1;
                cache[pc_index].tag <= pc_tag;
                cache[pc_index].data <= MC_BLOCK_DATA;

                // Seleccionar palabra solicitada
                case (pc_word_offset)
                    2'b00: INSTRUCTION <= MC_BLOCK_DATA[31:0];
                    2'b01: INSTRUCTION <= MC_BLOCK_DATA[63:32];
                    2'b10: INSTRUCTION <= MC_BLOCK_DATA[95:64];
                    2'b11: INSTRUCTION <= MC_BLOCK_DATA[127:96];
                endcase
                I_CACHE_READY <= 1;
                state <= IDLE;
            end
        endcase
    end
end

endmodule
```

## IntegraciÃ³n con Control Unit

### Modificaciones en Control Unit

**ANTES (sin cachÃ©)**:
```verilog
// En estado START_FETCH
MC_START <= 1;
MC_ADDRESS <= PC;
state <= WAIT_INST_READ;
```

**DESPUÃ‰S (con instruction cache)**:
```verilog
// En estado START_FETCH
I_CACHE_FETCH_REQ <= 1;
state <= WAIT_INST_CACHE;

// Nuevo estado: WAIT_INST_CACHE
if (I_CACHE_READY) begin
    state <= LOAD_INST;
end
```

### Flujo de Fetch Actualizado

```
START_FETCH:
    Control Unit activa FETCH_REQ a I-Cache

WAIT_INST_CACHE:
    Espera I_CACHE_READY

    Si HIT (1 ciclo):
        I_CACHE_READY = 1 inmediatamente

    Si MISS (1 + RT cycles):
        I-Cache solicita a Memory Control
        Memory Control espera RT cycles
        I-Cache carga bloque
        I_CACHE_READY = 1

LOAD_INST:
    InstrucciÃ³n cargada en Instruction Register
    ContinÃºa con DECODE
```

## EstimaciÃ³n de Trabajo

**Tiempo total**: 7-10 dÃ­as

### Desglose

1. **DiseÃ±ar estructura de lÃ­nea** (1 dÃ­a)
   - Definir campos: Valid, Tag, Data
   - Calcular tamaÃ±os de bits
   - DiseÃ±ar array de 4 lÃ­neas

2. **Implementar lÃ³gica de hit/miss** (2 dÃ­as)
   - ExtracciÃ³n de campos de PC
   - Comparadores de Tag
   - Selector de palabra

3. **Implementar FSM de cachÃ©** (2 dÃ­as)
   - Estados IDLE, LOOKUP, HIT, WAIT_MEM, FILL
   - Transiciones de estado
   - SeÃ±ales de control

4. **Integrar con Memory Control** (1 dÃ­a)
   - ConexiÃ³n MC_START, MC_ADDRESS
   - RecepciÃ³n de MC_BLOCK_DATA, MC_END
   - Carga de bloque en lÃ­nea

5. **Integrar con Control Unit** (1 dÃ­a)
   - Modificar estado START_FETCH
   - Agregar estado WAIT_INST_CACHE
   - Conectar seÃ±ales FETCH_REQ, I_CACHE_READY

6. **Testing y depuraciÃ³n** (2-3 dÃ­as)
   - Test 1: Cold start (todos misses)
   - Test 2: Loop pequeÃ±o (hits despuÃ©s de warm-up)
   - Test 3: Conflictos (instrucciones que mapean a misma lÃ­nea)
   - Test 4: Programa largo (mix de hits y misses)

## Tests de ValidaciÃ³n

### Test 1: Cold Start
```assembly
# Primera ejecuciÃ³n: todos misses
ADDI R1, R0, 1    # Miss, carga bloque
ADDI R2, R0, 2    # Hit (misma lÃ­nea si contiguo)
ADDI R3, R0, 3    # Hit
ADDI R4, R0, 4    # Hit
```

**Esperado**:
- Primera instrucciÃ³n: 1 + RT cycles
- Siguientes: 1 cycle cada una (hits)

### Test 2: Loop PequeÃ±o
```assembly
loop:
    ADDI R1, R1, 1
    BEQ R1, R10, end
    J loop
end:
    HALT
```

**Esperado**:
- Primera iteraciÃ³n: misses en cada instrucciÃ³n
- Iteraciones siguientes: todos hits (loop cabe en cachÃ©)

### Test 3: Conflictos
```assembly
# Instrucciones separadas por 64 bytes (mapean a misma lÃ­nea)
# DirecciÃ³n 0x0000
ADDI R1, R0, 1

# DirecciÃ³n 0x0040 (bits [5:4] = 00, misma lÃ­nea que 0x0000)
ADDI R2, R0, 2
```

**Esperado**:
- Primera instrucciÃ³n: miss, carga en lÃ­nea 0
- Segunda instrucciÃ³n: miss, reemplaza lÃ­nea 0
- Si vuelve a primera: miss de nuevo (conflict)

### Test 4: Programa Grande
```assembly
# MÃ¡s de 16 instrucciones (mÃ¡s de 4 bloques)
# Verificar hit rate
```

**MÃ©trica**: Hit Rate = hits / (hits + misses)
**Objetivo**: > 80% en programas tÃ­picos

## Mejoras Opcionales (Para Extraordinario/Mundial)

### CachÃ© de 8 LÃ­neas
```
Index: 3 bits (bits [5:3])
Tag: 25 bits (bits [31:6])
Total: 8 lÃ­neas Ã— 155 bits = 1240 bits
```

**Ventaja**: Menos conflictos, mejor hit rate

### CachÃ© 2-Way Set-Associative
```
4 sets Ã— 2 ways = 8 lÃ­neas
Index: 2 bits (selecciona set)
Por cada set: 2 comparadores (2 vÃ­as)
Requiere polÃ­tica de reemplazo (LRU, Random)
```

**Ventaja**: Significativamente menos conflictos

## Problemas Conocidos

**Estado actual**: ğŸ”´ NO IMPLEMENTADO

**Impacto**:
- âŒ Nota mÃ¡xima: 3 puntos (SUSPENSO)
- âŒ Cada fetch espera RT cycles
- âŒ Performance extremadamente lenta en loops

**Prioridad**: ğŸ”´ ALTA (tercera despuÃ©s de Control Unit y Memory Control)

## Referencias

- [[Cache System Overview]] - VisiÃ³n general del sistema
- [[Control Unit]] - IntegraciÃ³n con fetch
- [[Memory Control]] - Interfaz con RAM
- [[Data Cache]] - CachÃ© de datos (similar)
- DocumentaciÃ³n: `s-mips.pdf` requisitos de cachÃ©
- TeorÃ­a: Patterson-Hennessy Cap. 5.2 - Cache Basics

---
**Ãšltima actualizaciÃ³n**: 2025-12-09
**Estado**: ğŸ”´ NO IMPLEMENTADO - OBLIGATORIO PARA APROBAR
**Prioridad**: ğŸ”´ ALTA
**Nota sin esto**: MÃ¡ximo 3 puntos (SUSPENSO GARANTIZADO)
