
Proyecto5_SNAKE.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000000c  00800100  00000320  000003b4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000320  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  0080010c  0080010c  000003c0  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003c0  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003f0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  00000430  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001145  00000000  00000000  000004e0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000881  00000000  00000000  00001625  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006ed  00000000  00000000  00001ea6  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000016c  00000000  00000000  00002594  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000528  00000000  00000000  00002700  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000659  00000000  00000000  00002c28  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  00003281  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__vector_13>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e0 e2       	ldi	r30, 0x20	; 32
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	ac 30       	cpi	r26, 0x0C	; 12
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	ac e0       	ldi	r26, 0x0C	; 12
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ad 30       	cpi	r26, 0x0D	; 13
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 78 00 	call	0xf0	; 0xf0 <main>
  9e:	0c 94 8e 01 	jmp	0x31c	; 0x31c <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <GPIO_config_output>:
/*PULL*/
void GPIO_config_input_pullup(volatile uint8_t *reg_name, uint8_t pin_num)
{
    *reg_name = *reg_name & ~(1<<pin_num);  // Data Direction Register
    *reg_name++;                    // Change pointer to Data Register
    *reg_name = *reg_name | (1<<pin_num);   // Data Register
  a6:	fc 01       	movw	r30, r24
  a8:	40 81       	ld	r20, Z
  aa:	21 e0       	ldi	r18, 0x01	; 1
  ac:	30 e0       	ldi	r19, 0x00	; 0
  ae:	02 c0       	rjmp	.+4      	; 0xb4 <GPIO_config_output+0xe>
  b0:	22 0f       	add	r18, r18
  b2:	33 1f       	adc	r19, r19
  b4:	6a 95       	dec	r22
  b6:	e2 f7       	brpl	.-8      	; 0xb0 <GPIO_config_output+0xa>
  b8:	24 2b       	or	r18, r20
  ba:	20 83       	st	Z, r18
  bc:	08 95       	ret

000000be <GPIO_write_low>:
}

/*LOW*/
void GPIO_write_low(volatile uint8_t *reg_name, uint8_t pin_num)
{
  be:	fc 01       	movw	r30, r24
    *reg_name = *reg_name & ~(1<<pin_num); // Clear the bit (and not)
  c0:	90 81       	ld	r25, Z
  c2:	21 e0       	ldi	r18, 0x01	; 1
  c4:	30 e0       	ldi	r19, 0x00	; 0
  c6:	02 c0       	rjmp	.+4      	; 0xcc <GPIO_write_low+0xe>
  c8:	22 0f       	add	r18, r18
  ca:	33 1f       	adc	r19, r19
  cc:	6a 95       	dec	r22
  ce:	e2 f7       	brpl	.-8      	; 0xc8 <GPIO_write_low+0xa>
  d0:	20 95       	com	r18
  d2:	29 23       	and	r18, r25
  d4:	20 83       	st	Z, r18
  d6:	08 95       	ret

000000d8 <GPIO_write_high>:
}

/*HIGH*/
void GPIO_write_high(volatile uint8_t *reg_name, uint8_t pin_num)
{
	*reg_name = *reg_name | (1<<pin_num); // Set the bit (or)
  d8:	fc 01       	movw	r30, r24
  da:	40 81       	ld	r20, Z
  dc:	21 e0       	ldi	r18, 0x01	; 1
  de:	30 e0       	ldi	r19, 0x00	; 0
  e0:	02 c0       	rjmp	.+4      	; 0xe6 <GPIO_write_high+0xe>
  e2:	22 0f       	add	r18, r18
  e4:	33 1f       	adc	r19, r19
  e6:	6a 95       	dec	r22
  e8:	e2 f7       	brpl	.-8      	; 0xe2 <GPIO_write_high+0xa>
  ea:	24 2b       	or	r18, r20
  ec:	20 83       	st	Z, r18
  ee:	08 95       	ret

000000f0 <main>:
 * Timer/Counter1 overflows.
 */
int main(void)
{
    // Configure SSD signals
    SEG_init();
  f0:	0e 94 0b 01 	call	0x216	; 0x216 <SEG_init>
	
	// Beginning of the SNAKE
	SEG_update_shift_regs(snk,position);
  f4:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <__data_start>
  f8:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <__data_end>
  fc:	0e 94 1b 01 	call	0x236	; 0x236 <SEG_update_shift_regs>
	
    /* Configure 16-bit Timer/Counter1 and Timer/Counter0
     * Set prescaler and enable overflow interrupt */
	TIM1_overflow_262ms();		// We will use this Timer to increment the value of our Decimal Counter
 100:	e1 e8       	ldi	r30, 0x81	; 129
 102:	f0 e0       	ldi	r31, 0x00	; 0
 104:	80 81       	ld	r24, Z
 106:	8b 7f       	andi	r24, 0xFB	; 251
 108:	80 83       	st	Z, r24
 10a:	80 81       	ld	r24, Z
 10c:	83 60       	ori	r24, 0x03	; 3
 10e:	80 83       	st	Z, r24
	TIM1_overflow_interrupt_enable();
 110:	ef e6       	ldi	r30, 0x6F	; 111
 112:	f0 e0       	ldi	r31, 0x00	; 0
 114:	80 81       	ld	r24, Z
 116:	81 60       	ori	r24, 0x01	; 1
 118:	80 83       	st	Z, r24

    // Enables interrupts by setting the global interrupt mask
	sei();
 11a:	78 94       	sei
 11c:	ff cf       	rjmp	.-2      	; 0x11c <main+0x2c>

0000011e <__vector_13>:
/* Interrupt service routines ----------------------------------------*/
/**
 * ISR starts when Timer/Counter1 overflows. Increment decimal counter
 * value and display it on SSD.
 */
ISR(TIMER1_OVF_vect){    
 11e:	1f 92       	push	r1
 120:	0f 92       	push	r0
 122:	0f b6       	in	r0, 0x3f	; 63
 124:	0f 92       	push	r0
 126:	11 24       	eor	r1, r1
 128:	2f 93       	push	r18
 12a:	3f 93       	push	r19
 12c:	4f 93       	push	r20
 12e:	5f 93       	push	r21
 130:	6f 93       	push	r22
 132:	7f 93       	push	r23
 134:	8f 93       	push	r24
 136:	9f 93       	push	r25
 138:	af 93       	push	r26
 13a:	bf 93       	push	r27
 13c:	ef 93       	push	r30
 13e:	ff 93       	push	r31
	
	// We move the SNAKE each 262 ms 
	
	if(((snk == 0) & (position == 3)) | ((snk == 0) & (position == 2)) | ((snk == 0) & (position == 1))){	
 140:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <__data_end>
 144:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <__data_start>
 148:	2f ef       	ldi	r18, 0xFF	; 255
 14a:	26 0f       	add	r18, r22
 14c:	91 e0       	ldi	r25, 0x01	; 1
 14e:	23 30       	cpi	r18, 0x03	; 3
 150:	08 f0       	brcs	.+2      	; 0x154 <__vector_13+0x36>
 152:	90 e0       	ldi	r25, 0x00	; 0
 154:	99 23       	and	r25, r25
 156:	69 f0       	breq	.+26     	; 0x172 <__vector_13+0x54>
 158:	91 e0       	ldi	r25, 0x01	; 1
 15a:	81 11       	cpse	r24, r1
 15c:	90 e0       	ldi	r25, 0x00	; 0
 15e:	99 23       	and	r25, r25
 160:	41 f0       	breq	.+16     	; 0x172 <__vector_13+0x54>
		SEG_update_shift_regs(snk,position);			
 162:	0e 94 1b 01 	call	0x236	; 0x236 <SEG_update_shift_regs>
		position--;					
 166:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
 16a:	81 50       	subi	r24, 0x01	; 1
 16c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 170:	41 c0       	rjmp	.+130    	; 0x1f4 <__vector_13+0xd6>
	}else if (((snk == 0) & (position == 0)) | ((snk == 1) & (position == 0)) | ((snk == 2) & (position == 0))){
 172:	91 e0       	ldi	r25, 0x01	; 1
 174:	83 30       	cpi	r24, 0x03	; 3
 176:	08 f0       	brcs	.+2      	; 0x17a <__vector_13+0x5c>
 178:	90 e0       	ldi	r25, 0x00	; 0
 17a:	99 23       	and	r25, r25
 17c:	69 f0       	breq	.+26     	; 0x198 <__vector_13+0x7a>
 17e:	91 e0       	ldi	r25, 0x01	; 1
 180:	61 11       	cpse	r22, r1
 182:	90 e0       	ldi	r25, 0x00	; 0
 184:	99 23       	and	r25, r25
 186:	41 f0       	breq	.+16     	; 0x198 <__vector_13+0x7a>
		SEG_update_shift_regs(snk,position);
 188:	0e 94 1b 01 	call	0x236	; 0x236 <SEG_update_shift_regs>
		snk++;
 18c:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <__data_end>
 190:	8f 5f       	subi	r24, 0xFF	; 255
 192:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <__data_end>
 196:	2e c0       	rjmp	.+92     	; 0x1f4 <__vector_13+0xd6>
	}else if (((snk == 3) & (position == 0)) | ((snk == 3) & (position == 1)) | ((snk == 3) & (position == 2))){
 198:	91 e0       	ldi	r25, 0x01	; 1
 19a:	83 30       	cpi	r24, 0x03	; 3
 19c:	09 f0       	breq	.+2      	; 0x1a0 <__vector_13+0x82>
 19e:	90 e0       	ldi	r25, 0x00	; 0
 1a0:	99 23       	and	r25, r25
 1a2:	71 f0       	breq	.+28     	; 0x1c0 <__vector_13+0xa2>
 1a4:	91 e0       	ldi	r25, 0x01	; 1
 1a6:	63 30       	cpi	r22, 0x03	; 3
 1a8:	08 f0       	brcs	.+2      	; 0x1ac <__vector_13+0x8e>
 1aa:	90 e0       	ldi	r25, 0x00	; 0
 1ac:	99 23       	and	r25, r25
 1ae:	41 f0       	breq	.+16     	; 0x1c0 <__vector_13+0xa2>
		SEG_update_shift_regs(snk,position);
 1b0:	0e 94 1b 01 	call	0x236	; 0x236 <SEG_update_shift_regs>
		position++;
 1b4:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
 1b8:	8f 5f       	subi	r24, 0xFF	; 255
 1ba:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 1be:	1a c0       	rjmp	.+52     	; 0x1f4 <__vector_13+0xd6>
	}else if (((snk == 3) & (position == 3)) | ((snk == 4) & (position == 3))){
 1c0:	21 e0       	ldi	r18, 0x01	; 1
 1c2:	9d ef       	ldi	r25, 0xFD	; 253
 1c4:	98 0f       	add	r25, r24
 1c6:	92 30       	cpi	r25, 0x02	; 2
 1c8:	08 f0       	brcs	.+2      	; 0x1cc <__vector_13+0xae>
 1ca:	20 e0       	ldi	r18, 0x00	; 0
 1cc:	22 23       	and	r18, r18
 1ce:	71 f0       	breq	.+28     	; 0x1ec <__vector_13+0xce>
 1d0:	91 e0       	ldi	r25, 0x01	; 1
 1d2:	63 30       	cpi	r22, 0x03	; 3
 1d4:	09 f0       	breq	.+2      	; 0x1d8 <__vector_13+0xba>
 1d6:	90 e0       	ldi	r25, 0x00	; 0
 1d8:	99 23       	and	r25, r25
 1da:	41 f0       	breq	.+16     	; 0x1ec <__vector_13+0xce>
		SEG_update_shift_regs(snk,position);
 1dc:	0e 94 1b 01 	call	0x236	; 0x236 <SEG_update_shift_regs>
		snk++;
 1e0:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <__data_end>
 1e4:	8f 5f       	subi	r24, 0xFF	; 255
 1e6:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <__data_end>
 1ea:	04 c0       	rjmp	.+8      	; 0x1f4 <__vector_13+0xd6>
	}else{
		SEG_update_shift_regs(snk,position);
 1ec:	0e 94 1b 01 	call	0x236	; 0x236 <SEG_update_shift_regs>
		snk = 0;
 1f0:	10 92 0c 01 	sts	0x010C, r1	; 0x80010c <__data_end>
	}
	
}
 1f4:	ff 91       	pop	r31
 1f6:	ef 91       	pop	r30
 1f8:	bf 91       	pop	r27
 1fa:	af 91       	pop	r26
 1fc:	9f 91       	pop	r25
 1fe:	8f 91       	pop	r24
 200:	7f 91       	pop	r23
 202:	6f 91       	pop	r22
 204:	5f 91       	pop	r21
 206:	4f 91       	pop	r20
 208:	3f 91       	pop	r19
 20a:	2f 91       	pop	r18
 20c:	0f 90       	pop	r0
 20e:	0f be       	out	0x3f, r0	; 63
 210:	0f 90       	pop	r0
 212:	1f 90       	pop	r1
 214:	18 95       	reti

00000216 <SEG_init>:

/* Function definitions ----------------------------------------------*/
void SEG_init(void)
{
    /* Configuration of SSD signals */
    GPIO_config_output(&DDRD, SEGMENT_LATCH);
 216:	64 e0       	ldi	r22, 0x04	; 4
 218:	8a e2       	ldi	r24, 0x2A	; 42
 21a:	90 e0       	ldi	r25, 0x00	; 0
 21c:	0e 94 53 00 	call	0xa6	; 0xa6 <GPIO_config_output>
    GPIO_config_output(&DDRD, SEGMENT_CLK);
 220:	67 e0       	ldi	r22, 0x07	; 7
 222:	8a e2       	ldi	r24, 0x2A	; 42
 224:	90 e0       	ldi	r25, 0x00	; 0
 226:	0e 94 53 00 	call	0xa6	; 0xa6 <GPIO_config_output>
    GPIO_config_output(&DDRB, SEGMENT_DATA);
 22a:	60 e0       	ldi	r22, 0x00	; 0
 22c:	84 e2       	ldi	r24, 0x24	; 36
 22e:	90 e0       	ldi	r25, 0x00	; 0
 230:	0e 94 53 00 	call	0xa6	; 0xa6 <GPIO_config_output>
 234:	08 95       	ret

00000236 <SEG_update_shift_regs>:
}

/*--------------------------------------------------------------------*/
void SEG_update_shift_regs(uint8_t segments, uint8_t position)
{
 236:	1f 93       	push	r17
 238:	cf 93       	push	r28
 23a:	df 93       	push	r29
    uint8_t bit_number;
    segments = segment_value[segments];     // 0, 1, 2, 3, 4, 5, 6, 7, 8, 9
 23c:	e8 2f       	mov	r30, r24
 23e:	f0 e0       	ldi	r31, 0x00	; 0
 240:	eb 5f       	subi	r30, 0xFB	; 251
 242:	fe 4f       	sbci	r31, 0xFE	; 254
 244:	10 81       	ld	r17, Z
    position = segment_position[position];  // 0, 1, 2, 3
 246:	e6 2f       	mov	r30, r22
 248:	f0 e0       	ldi	r31, 0x00	; 0
 24a:	ef 5f       	subi	r30, 0xFF	; 255
 24c:	fe 4f       	sbci	r31, 0xFE	; 254
 24e:	d0 81       	ld	r29, Z

    // Pull LATCH, CLK, and DATA low
	GPIO_write_low(&PORTD, SEGMENT_LATCH); // LATCH 
 250:	64 e0       	ldi	r22, 0x04	; 4
 252:	8b e2       	ldi	r24, 0x2B	; 43
 254:	90 e0       	ldi	r25, 0x00	; 0
 256:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>
	GPIO_write_low(&PORTD, SEGMENT_CLK);   // CLK
 25a:	67 e0       	ldi	r22, 0x07	; 7
 25c:	8b e2       	ldi	r24, 0x2B	; 43
 25e:	90 e0       	ldi	r25, 0x00	; 0
 260:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>
	GPIO_write_low(&PORTB, SEGMENT_DATA);  // DATA	
 264:	60 e0       	ldi	r22, 0x00	; 0
 266:	85 e2       	ldi	r24, 0x25	; 37
 268:	90 e0       	ldi	r25, 0x00	; 0
 26a:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 26e:	85 e0       	ldi	r24, 0x05	; 5
 270:	8a 95       	dec	r24
 272:	f1 f7       	brne	.-4      	; 0x270 <SEG_update_shift_regs+0x3a>
 274:	00 00       	nop
 276:	c8 e0       	ldi	r28, 0x08	; 8
    // Loop through the 1st byte (segments)
    // a b c d e f g DP (active low values)
    for (bit_number = 0; bit_number < 8; bit_number++)
    {
        // Output DATA value (bit 0 of "segments")
		if ((segments %2) == 0){			//LSB is 0 (EVEN = PAR) -> Si termina en '0' implica que esa posición debe estar ON en el SSD (recibir un '0' para que se ilumine -> GPIO_write_low)
 278:	10 fd       	sbrc	r17, 0
 27a:	06 c0       	rjmp	.+12     	; 0x288 <SEG_update_shift_regs+0x52>
			GPIO_write_low(&PORTB, SEGMENT_DATA);
 27c:	60 e0       	ldi	r22, 0x00	; 0
 27e:	85 e2       	ldi	r24, 0x25	; 37
 280:	90 e0       	ldi	r25, 0x00	; 0
 282:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>
 286:	05 c0       	rjmp	.+10     	; 0x292 <SEG_update_shift_regs+0x5c>
		} else {							//LSB is 1 (ODD = IMPAR) -> Si termina en '1' implica que esa posición debe estar OFF en el SSD (recibir un '1' para que se NO ilumine -> GPIO_write_high)
			GPIO_write_high(&PORTB, SEGMENT_DATA);
 288:	60 e0       	ldi	r22, 0x00	; 0
 28a:	85 e2       	ldi	r24, 0x25	; 37
 28c:	90 e0       	ldi	r25, 0x00	; 0
 28e:	0e 94 6c 00 	call	0xd8	; 0xd8 <GPIO_write_high>
 292:	85 e0       	ldi	r24, 0x05	; 5
 294:	8a 95       	dec	r24
 296:	f1 f7       	brne	.-4      	; 0x294 <SEG_update_shift_regs+0x5e>
 298:	00 00       	nop

        // Wait 1 us
		_delay_us(1);
		
        // Pull CLK high
		GPIO_write_high(&PORTD, SEGMENT_CLK);
 29a:	67 e0       	ldi	r22, 0x07	; 7
 29c:	8b e2       	ldi	r24, 0x2B	; 43
 29e:	90 e0       	ldi	r25, 0x00	; 0
 2a0:	0e 94 6c 00 	call	0xd8	; 0xd8 <GPIO_write_high>
 2a4:	85 e0       	ldi	r24, 0x05	; 5
 2a6:	8a 95       	dec	r24
 2a8:	f1 f7       	brne	.-4      	; 0x2a6 <SEG_update_shift_regs+0x70>
 2aa:	00 00       	nop

        // Wait 1 us
		_delay_us(1);
		
        // Pull CLK low
		GPIO_write_low(&PORTD, SEGMENT_CLK);
 2ac:	67 e0       	ldi	r22, 0x07	; 7
 2ae:	8b e2       	ldi	r24, 0x2B	; 43
 2b0:	90 e0       	ldi	r25, 0x00	; 0
 2b2:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>

        // Shift "segments"
        segments = segments >> 1;
 2b6:	16 95       	lsr	r17
 2b8:	c1 50       	subi	r28, 0x01	; 1
    // Wait 1 us
	_delay_us(1);

    // Loop through the 1st byte (segments)
    // a b c d e f g DP (active low values)
    for (bit_number = 0; bit_number < 8; bit_number++)
 2ba:	f1 f6       	brne	.-68     	; 0x278 <SEG_update_shift_regs+0x42>
 2bc:	c8 e0       	ldi	r28, 0x08	; 8
    // Loop through the 2nd byte (position)
    // p3 p2 p1 p0 . . . . (active high values)
    for (bit_number = 0; bit_number < 8; bit_number++)
    {
        // Output DATA value (bit 0 of "position")
        if ((position %2) == 0){			//LSB is 0 (EVEN = PAR) -> Si termina en '0' implica que esa posición debe estar ON en el SSD (recibir un '0' para que se ilumine -> GPIO_write_low)
 2be:	d0 fd       	sbrc	r29, 0
 2c0:	06 c0       	rjmp	.+12     	; 0x2ce <SEG_update_shift_regs+0x98>
	        GPIO_write_low(&PORTB, SEGMENT_DATA);
 2c2:	60 e0       	ldi	r22, 0x00	; 0
 2c4:	85 e2       	ldi	r24, 0x25	; 37
 2c6:	90 e0       	ldi	r25, 0x00	; 0
 2c8:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>
 2cc:	05 c0       	rjmp	.+10     	; 0x2d8 <SEG_update_shift_regs+0xa2>
	    } else {							//LSB is 1 (ODD = IMPAR) -> Si termina en '1' implica que esa posición debe estar OFF en el SSD (recibir un '1' para que se NO ilumine -> GPIO_write_high)
	        GPIO_write_high(&PORTB, SEGMENT_DATA);
 2ce:	60 e0       	ldi	r22, 0x00	; 0
 2d0:	85 e2       	ldi	r24, 0x25	; 37
 2d2:	90 e0       	ldi	r25, 0x00	; 0
 2d4:	0e 94 6c 00 	call	0xd8	; 0xd8 <GPIO_write_high>
 2d8:	85 e0       	ldi	r24, 0x05	; 5
 2da:	8a 95       	dec	r24
 2dc:	f1 f7       	brne	.-4      	; 0x2da <SEG_update_shift_regs+0xa4>
 2de:	00 00       	nop

        // Wait 1 us
        _delay_us(1);
        
        // Pull CLK high
        GPIO_write_high(&PORTD, SEGMENT_CLK);
 2e0:	67 e0       	ldi	r22, 0x07	; 7
 2e2:	8b e2       	ldi	r24, 0x2B	; 43
 2e4:	90 e0       	ldi	r25, 0x00	; 0
 2e6:	0e 94 6c 00 	call	0xd8	; 0xd8 <GPIO_write_high>
 2ea:	85 e0       	ldi	r24, 0x05	; 5
 2ec:	8a 95       	dec	r24
 2ee:	f1 f7       	brne	.-4      	; 0x2ec <SEG_update_shift_regs+0xb6>
 2f0:	00 00       	nop

        // Wait 1 us
        _delay_us(1);
        
        // Pull CLK low
        GPIO_write_low(&PORTD, SEGMENT_CLK);
 2f2:	67 e0       	ldi	r22, 0x07	; 7
 2f4:	8b e2       	ldi	r24, 0x2B	; 43
 2f6:	90 e0       	ldi	r25, 0x00	; 0
 2f8:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_write_low>

        // Shift "position"
        position = position >> 1;
 2fc:	d6 95       	lsr	r29
 2fe:	c1 50       	subi	r28, 0x01	; 1
        segments = segments >> 1;
    }

    // Loop through the 2nd byte (position)
    // p3 p2 p1 p0 . . . . (active high values)
    for (bit_number = 0; bit_number < 8; bit_number++)
 300:	f1 f6       	brne	.-68     	; 0x2be <SEG_update_shift_regs+0x88>
        // Shift "position"
        position = position >> 1;
    }

    // Pull LATCH high
	GPIO_write_high(&PORTD, SEGMENT_LATCH);
 302:	64 e0       	ldi	r22, 0x04	; 4
 304:	8b e2       	ldi	r24, 0x2B	; 43
 306:	90 e0       	ldi	r25, 0x00	; 0
 308:	0e 94 6c 00 	call	0xd8	; 0xd8 <GPIO_write_high>
 30c:	85 e0       	ldi	r24, 0x05	; 5
 30e:	8a 95       	dec	r24
 310:	f1 f7       	brne	.-4      	; 0x30e <SEG_update_shift_regs+0xd8>
 312:	00 00       	nop
	
    // Wait 1 us
	 _delay_us(1);
}
 314:	df 91       	pop	r29
 316:	cf 91       	pop	r28
 318:	1f 91       	pop	r17
 31a:	08 95       	ret

0000031c <_exit>:
 31c:	f8 94       	cli

0000031e <__stop_program>:
 31e:	ff cf       	rjmp	.-2      	; 0x31e <__stop_program>
