**掺杂**（）是[半导体制造工艺中](../Page/半导体.md "wikilink")，为纯的[本征半导体引入杂质](../Page/本征半导体.md "wikilink")，使之电气属性被改变的过程。引入的杂质与要制造的半导体种类有关。轻度和中度掺杂的半导体被称作是[杂质半导体](../Page/杂质半导体.md "wikilink")，而更重度掺杂的半导体则需考虑费米统计律带来的影响，这种情况被称为[简并半导体](../Page/简并半导体.md "wikilink")。

## 載流子濃度

摻雜物濃度對於半導體最直接的影響在於其[載流子濃度](https://zh.wikipedia.org/wiki/載流子 "wikilink")。在熱平衡的狀態下，一個未經摻雜的本征半導體，電子與空穴的濃度相等，如下列公式所示：

\[n = p = n_i\]

对于非本征半导体在热平衡的状态下，这个关系变为(对轻掺杂而言):

\[n_0 \cdot p_0 = n_i^2\\]

其中*n<sub>0</sub>*是半導體內的電子濃度、*p<sub>0</sub>*則是半導體的空穴濃度，\(n_i\)則是本征半導體的[載流子濃度](https://zh.wikipedia.org/wiki/載流子 "wikilink")。\(n_i\)會隨著材料或溫度的不同而改變。對於室溫下的[矽而言](https://zh.wikipedia.org/wiki/矽 "wikilink")，\(n_i\)大約是1.5×10<sup>10</sup>
cm<sup>-3</sup>。

通常摻雜濃度越高，半導體的導電性就會變得越好，原因是能進入導帶的電子數量會隨著摻雜濃度提高而增加。摻雜濃度非常高的半導體會因為導電性接近金屬而被廣泛應用在今日的[積體電路製程來取代部份金屬](https://zh.wikipedia.org/wiki/積體電路 "wikilink")。高摻雜濃度通常會在\(n\)或是\(p\)後面附加一上標的「+」號，例如\(n^+\)代表摻雜濃度非常高的n型半導體，反之例如\(p^-\)則代表輕摻雜的p型半導體。需要特別說明的是即使摻雜濃度已經高到讓半導體[退化為導體](https://zh.wikipedia.org/wiki/退化 "wikilink")，摻雜物的濃度和原本的半導體原子濃度比起來還是差距非常大。以一個有晶格結構的[矽本征半導體而言](https://zh.wikipedia.org/wiki/矽 "wikilink")，原子濃度大約是5×10<sup>22</sup>
cm<sup>-3</sup>，而一般[積體電路製程裡的摻雜濃度約在](https://zh.wikipedia.org/wiki/積體電路 "wikilink")10<sup>13</sup>
cm<sup>-3</sup>至10<sup>18</sup> cm<sup>-3</sup>之間。摻雜濃度在10<sup>18</sup>
cm<sup>-3</sup>以上的半導體在室溫下通常就會被視為是一個[简并半导体](../Page/简并半导体.md "wikilink")。重摻雜的半導體中，摻雜物和半導體原子的濃度比約是千分之一，而輕摻雜則可能會到十億分之一的比例。在半導體製程中，摻雜濃度都會依照所製造出元件的需求量身打造，以合於使用者的需求。

## 摻雜對半導體能帶結構的影響

摻雜之後的半導體能帶會有所改變。依照摻雜物的不同，本征半導體的能隙之間會出現不同的能階。施體原子會在靠近導帶的地方產生一個新的能階，而受體原子則是在靠近價帶的地方產生新的能階。假設摻雜[硼原子進入](../Page/硼.md "wikilink")[矽](https://zh.wikipedia.org/wiki/矽 "wikilink")，則因為[硼的能階到矽的價帶之間僅有](../Page/硼.md "wikilink")0.045[電子伏特](../Page/電子伏特.md "wikilink")，遠小於[矽本身的能隙](https://zh.wikipedia.org/wiki/矽 "wikilink")1.12[電子伏特](../Page/電子伏特.md "wikilink")，所以在室溫下就可以使摻雜到[矽裡的](https://zh.wikipedia.org/wiki/矽 "wikilink")[硼原子完全](../Page/硼.md "wikilink")[解離化](https://zh.wikipedia.org/wiki/解離 "wikilink")。
[PN_band.gif](https://zh.wikipedia.org/wiki/File:PN_band.gif "fig:PN_band.gif")，表现为[耗尽层变薄](https://zh.wikipedia.org/wiki/耗尽层 "wikilink")。在p端与n端均掺杂1e<sup>15</sup>/cm<sup>3</sup>水平，导致内在电势\~0.59 V。蓝色实线代表[能带](https://zh.wikipedia.org/wiki/能带 "wikilink"),红色虚线代表[准费米能级](https://zh.wikipedia.org/wiki/准费米能级 "wikilink")。在p型一侧，准费米能级距[价带较近](https://zh.wikipedia.org/wiki/价带 "wikilink")；在n型一侧，准费米能级距离[导带较近](https://zh.wikipedia.org/wiki/导带 "wikilink")。\]\]
摻雜物對於能帶結構的另一個重大影響是改變了[費米能階的位置](../Page/費米能階.md "wikilink")。在熱平衡的狀態下[費米能階依然會保持定值](../Page/費米能階.md "wikilink")，這個特性會引出很多其他有用的電特性。舉例來說，一個[p-n结的能帶會彎折](../Page/PN结.md "wikilink")，起因是原本p型半導體和n型半導體的費米能階位置各不相同，但是形成p-n结後其費米能階必須保持在同樣的高度，造成無論是p型或是n型半導體的導帶或價帶都會被彎曲以配合界面處的能帶差異。

上述的效應可以用（band
diagram）來解釋，如右圖。在能帶圖裡橫軸代表位置，縱軸則是能量。圖中也有[費米能階](../Page/費米能階.md "wikilink")，半導體的[本征費米能階](https://zh.wikipedia.org/wiki/本征費米能階 "wikilink")（Intrinsic
Fermi
level）通常以\(E_i\)來表示。在解釋[半導體元件的行為時](https://zh.wikipedia.org/wiki/半導體器件 "wikilink")，能帶圖是非常有用的工具。

## 參考資料

  -
  -
:\*上冊：

:\*下冊：

  -
  -
[Category:半导体器件制造](https://zh.wikipedia.org/wiki/Category:半导体器件制造 "wikilink")