Fitter report for USB2_SDRAM_Project
Sun Jun 03 15:44:54 2018
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 03 15:44:54 2018          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; USB2_SDRAM_Project                             ;
; Top-level Entity Name              ; USB2_SDRAM_Project                             ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE10F17C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 793 / 10,320 ( 8 % )                           ;
;     Total combinational functions  ; 735 / 10,320 ( 7 % )                           ;
;     Dedicated logic registers      ; 416 / 10,320 ( 4 % )                           ;
; Total registers                    ; 416                                            ;
; Total pins                         ; 135 / 180 ( 75 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 65,536 / 423,936 ( 15 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Fitter Effort                                                              ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.2%      ;
+----------------------------+-------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; Check          ; Missing drive strength ;
; SLRD           ; Missing drive strength ;
; SLWR           ; Missing drive strength ;
; IFCLK          ; Missing drive strength ;
; Laser_En       ; Missing drive strength ;
; Laser_ST       ; Missing drive strength ;
; Laser_Clk      ; Missing drive strength ;
; Laser_Data[0]  ; Missing drive strength ;
; Laser_Data[1]  ; Missing drive strength ;
; Laser_Data[2]  ; Missing drive strength ;
; Laser_Data[3]  ; Missing drive strength ;
; Laser_Data[4]  ; Missing drive strength ;
; Laser_Data[5]  ; Missing drive strength ;
; Laser_Data[6]  ; Missing drive strength ;
; Laser_Data[7]  ; Missing drive strength ;
; Laser_Data[8]  ; Missing drive strength ;
; Laser_Data[9]  ; Missing drive strength ;
; Laser_Data[10] ; Missing drive strength ;
; Laser_Data[11] ; Missing drive strength ;
; Laser_Data[12] ; Missing drive strength ;
; Laser_Data[13] ; Missing drive strength ;
; Laser_Data[14] ; Missing drive strength ;
; Laser_Data[15] ; Missing drive strength ;
; CLK0           ; Missing drive strength ;
; CKE0           ; Missing drive strength ;
; CSn0           ; Missing drive strength ;
; RASn0          ; Missing drive strength ;
; CASn0          ; Missing drive strength ;
; WEn0           ; Missing drive strength ;
; UDQM0          ; Missing drive strength ;
; LDQM0          ; Missing drive strength ;
; BA0[0]         ; Missing drive strength ;
; BA0[1]         ; Missing drive strength ;
; A0[0]          ; Missing drive strength ;
; A0[1]          ; Missing drive strength ;
; A0[2]          ; Missing drive strength ;
; A0[3]          ; Missing drive strength ;
; A0[4]          ; Missing drive strength ;
; A0[5]          ; Missing drive strength ;
; A0[6]          ; Missing drive strength ;
; A0[7]          ; Missing drive strength ;
; A0[8]          ; Missing drive strength ;
; A0[9]          ; Missing drive strength ;
; A0[10]         ; Missing drive strength ;
; A0[11]         ; Missing drive strength ;
; A0[12]         ; Missing drive strength ;
; CLK1           ; Missing drive strength ;
; CKE1           ; Missing drive strength ;
; CSn1           ; Missing drive strength ;
; RASn1          ; Missing drive strength ;
; CASn1          ; Missing drive strength ;
; WEn1           ; Missing drive strength ;
; UDQM1          ; Missing drive strength ;
; LDQM1          ; Missing drive strength ;
; BA1[0]         ; Missing drive strength ;
; BA1[1]         ; Missing drive strength ;
; A1[0]          ; Missing drive strength ;
; A1[1]          ; Missing drive strength ;
; A1[2]          ; Missing drive strength ;
; A1[3]          ; Missing drive strength ;
; A1[4]          ; Missing drive strength ;
; A1[5]          ; Missing drive strength ;
; A1[6]          ; Missing drive strength ;
; A1[7]          ; Missing drive strength ;
; A1[8]          ; Missing drive strength ;
; A1[9]          ; Missing drive strength ;
; A1[10]         ; Missing drive strength ;
; A1[11]         ; Missing drive strength ;
; A1[12]         ; Missing drive strength ;
; CPU_Data[0]    ; Missing drive strength ;
; CPU_Data[1]    ; Missing drive strength ;
; CPU_Data[2]    ; Missing drive strength ;
; CPU_Data[3]    ; Missing drive strength ;
; CPU_Data[4]    ; Missing drive strength ;
; CPU_Data[5]    ; Missing drive strength ;
; CPU_Data[6]    ; Missing drive strength ;
; CPU_Data[7]    ; Missing drive strength ;
; DQ0[0]         ; Missing drive strength ;
; DQ0[1]         ; Missing drive strength ;
; DQ0[2]         ; Missing drive strength ;
; DQ0[3]         ; Missing drive strength ;
; DQ0[4]         ; Missing drive strength ;
; DQ0[5]         ; Missing drive strength ;
; DQ0[6]         ; Missing drive strength ;
; DQ0[7]         ; Missing drive strength ;
; DQ0[8]         ; Missing drive strength ;
; DQ0[9]         ; Missing drive strength ;
; DQ0[10]        ; Missing drive strength ;
; DQ0[11]        ; Missing drive strength ;
; DQ0[12]        ; Missing drive strength ;
; DQ0[13]        ; Missing drive strength ;
; DQ0[14]        ; Missing drive strength ;
; DQ0[15]        ; Missing drive strength ;
; DQ1[0]         ; Missing drive strength ;
; DQ1[1]         ; Missing drive strength ;
; DQ1[2]         ; Missing drive strength ;
; DQ1[3]         ; Missing drive strength ;
; DQ1[4]         ; Missing drive strength ;
; DQ1[5]         ; Missing drive strength ;
; DQ1[6]         ; Missing drive strength ;
; DQ1[7]         ; Missing drive strength ;
; DQ1[8]         ; Missing drive strength ;
; DQ1[9]         ; Missing drive strength ;
; DQ1[10]        ; Missing drive strength ;
; DQ1[11]        ; Missing drive strength ;
; DQ1[12]        ; Missing drive strength ;
; DQ1[13]        ; Missing drive strength ;
; DQ1[14]        ; Missing drive strength ;
; DQ1[15]        ; Missing drive strength ;
+----------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1505 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1505 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1494    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 11      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/myfile/CTS1000/FPGA/FPGA_V21/USB2_SDRAM_Project.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 793 / 10,320 ( 8 % )      ;
;     -- Combinational with no register       ; 377                       ;
;     -- Register only                        ; 58                        ;
;     -- Combinational with a register        ; 358                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 405                       ;
;     -- 3 input functions                    ; 112                       ;
;     -- <=2 input functions                  ; 218                       ;
;     -- Register only                        ; 58                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 618                       ;
;     -- arithmetic mode                      ; 117                       ;
;                                             ;                           ;
; Total registers*                            ; 416 / 11,172 ( 4 % )      ;
;     -- Dedicated logic registers            ; 416 / 10,320 ( 4 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 65 / 645 ( 10 % )         ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 135 / 180 ( 75 % )        ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
; Global signals                              ; 7                         ;
; M9Ks                                        ; 8 / 46 ( 17 % )           ;
; Total block memory bits                     ; 65,536 / 423,936 ( 15 % ) ;
; Total block memory implementation bits      ; 73,728 / 423,936 ( 17 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 7 / 10 ( 70 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%              ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%              ;
; Maximum fan-out node                        ; resetn_t~clkctrl          ;
; Maximum fan-out                             ; 366                       ;
; Highest non-global fan-out signal           ; Controller:U2|wr_t[2]     ;
; Highest non-global fan-out                  ; 45                        ;
; Total fan-out                               ; 4392                      ;
; Average fan-out                             ; 2.88                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 793 / 10320 ( 7 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 377                 ; 0                              ;
;     -- Register only                        ; 58                  ; 0                              ;
;     -- Combinational with a register        ; 358                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 405                 ; 0                              ;
;     -- 3 input functions                    ; 112                 ; 0                              ;
;     -- <=2 input functions                  ; 218                 ; 0                              ;
;     -- Register only                        ; 58                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 618                 ; 0                              ;
;     -- arithmetic mode                      ; 117                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 416                 ; 0                              ;
;     -- Dedicated logic registers            ; 416 / 10320 ( 4 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 645 ( 10 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 135                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 65536               ; 0                              ;
; Total RAM block bits                        ; 73728               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 8 / 46 ( 17 % )     ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )     ; 2 / 12 ( 16 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 416                 ; 1                              ;
;     -- Registered Input Connections         ; 372                 ; 0                              ;
;     -- Output Connections                   ; 41                  ; 376                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4437                ; 384                            ;
;     -- Registered Connections               ; 2282                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 80                  ; 377                            ;
;     -- hard_block:auto_generated_inst       ; 377                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 26                  ; 1                              ;
;     -- Output Ports                         ; 69                  ; 3                              ;
;     -- Bidir Ports                          ; 40                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK48M     ; E1    ; 1        ; 0            ; 11           ; 7            ; 21                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPU_RD     ; D15   ; 6        ; 34           ; 19           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPU_Set    ; N11   ; 4        ; 30           ; 0            ; 21           ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPU_WR     ; D16   ; 6        ; 34           ; 19           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[0]  ; D14   ; 7        ; 32           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[10] ; T15   ; 4        ; 30           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[11] ; R14   ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[12] ; T14   ; 4        ; 30           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[13] ; R13   ; 4        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[14] ; T13   ; 4        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[15] ; R12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[1]  ; F15   ; 6        ; 34           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[2]  ; F16   ; 6        ; 34           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[3]  ; G15   ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[4]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[5]  ; J15   ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[6]  ; J16   ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[7]  ; K15   ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[8]  ; P14   ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DATAIN[9]  ; R16   ; 5        ; 34           ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Encode_A   ; L1    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Encode_B   ; K2    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; FLAGB      ; L9    ; 4        ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; FLAGC      ; N12   ; 4        ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Laser_On   ; N14   ; 5        ; 34           ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RESETn     ; N13   ; 5        ; 34           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; A0[0]          ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[10]         ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[11]         ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[12]         ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[1]          ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[2]          ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[3]          ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[4]          ; T12   ; 4        ; 25           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[5]          ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[6]          ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[7]          ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[8]          ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A0[9]          ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[0]          ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[10]         ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[11]         ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[12]         ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[1]          ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[2]          ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[3]          ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[4]          ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[5]          ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[6]          ; D6    ; 8        ; 3            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[7]          ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[8]          ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; A1[9]          ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BA0[0]         ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BA0[1]         ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BA1[0]         ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BA1[1]         ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CASn0          ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CASn1          ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CKE0           ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CKE1           ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CLK0           ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CLK1           ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CSn0           ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CSn1           ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Check          ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; IFCLK          ; L13   ; 5        ; 34           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LDQM0          ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LDQM1          ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Clk      ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[0]  ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[10] ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[11] ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[12] ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[13] ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[14] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[15] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[1]  ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[2]  ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[3]  ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[4]  ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[5]  ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[6]  ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[7]  ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[8]  ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_Data[9]  ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_En       ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Laser_ST       ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RASn0          ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RASn1          ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SLRD           ; L11   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SLWR           ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UDQM0          ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UDQM1          ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; WEn0           ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; WEn1           ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                    ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------+---------------------+
; CPU_Data[0] ; K16   ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[1] ; L15   ; 5        ; 34           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[2] ; L16   ; 5        ; 34           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[3] ; L14   ; 5        ; 34           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[4] ; N15   ; 5        ; 34           ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[5] ; N16   ; 5        ; 34           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[6] ; P15   ; 5        ; 34           ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; CPU_Data[7] ; P16   ; 5        ; 34           ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPU_RD~input                            ; -                   ;
; DQ0[0]      ; L2    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[10]     ; R5    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[11]     ; T5    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[12]     ; R4    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[13]     ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[14]     ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[15]     ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[1]      ; L4    ; 2        ; 0            ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[2]      ; N3    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[3]      ; N1    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[4]      ; N5    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[5]      ; N2    ; 2        ; 0            ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[6]      ; P1    ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[7]      ; P2    ; 2        ; 0            ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[8]      ; R6    ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ0[9]      ; T6    ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U3|Equal0~0 (inverted) ; -                   ;
; DQ1[0]      ; B3    ; 8        ; 3            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[10]     ; F1    ; 1        ; 0            ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[11]     ; F2    ; 1        ; 0            ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[12]     ; G1    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[13]     ; G2    ; 1        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[14]     ; J1    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[15]     ; J2    ; 2        ; 0            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[1]      ; A3    ; 8        ; 3            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[2]      ; B4    ; 8        ; 5            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[3]      ; A4    ; 8        ; 5            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[4]      ; B5    ; 8        ; 5            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[5]      ; A5    ; 8        ; 7            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[6]      ; B6    ; 8        ; 9            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[7]      ; A6    ; 8        ; 9            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[8]      ; D1    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
; DQ1[9]      ; F3    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SDRAM_Controller:U4|Equal0~0 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; DATAIN[6]               ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; DATAIN[5]               ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; DATAIN[4]               ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; DATAIN[3]               ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; DATAIN[2]               ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; DATAIN[1]               ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; LDQM1                   ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; DQ1[5]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 17 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 12 / 19 ( 63 % ) ; 3.3V          ; --           ;
; 3        ; 22 / 26 ( 85 % ) ; 3.3V          ; --           ;
; 4        ; 22 / 27 ( 81 % ) ; 3.3V          ; --           ;
; 5        ; 17 / 25 ( 68 % ) ; 3.3V          ; --           ;
; 6        ; 11 / 14 ( 79 % ) ; 3.3V          ; --           ;
; 7        ; 21 / 26 ( 81 % ) ; 3.3V          ; --           ;
; 8        ; 20 / 26 ( 77 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; A1[12]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; DQ1[1]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; DQ1[3]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; DQ1[5]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; DQ1[7]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; WEn1                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; RASn1                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; BA1[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; A1[10]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; A1[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; A1[3]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; Laser_Data[5]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; Laser_Data[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; Laser_Data[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; CKE1                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; DQ1[0]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; DQ1[2]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; DQ1[4]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; DQ1[6]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; LDQM1                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; CASn1                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; CSn1                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; BA1[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; A1[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; A1[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; Laser_Data[4]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; Laser_Data[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; Laser_En                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; UDQM1                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; CLK1                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; A1[7]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; Laser_Data[14]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; Laser_Data[15]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; Laser_Data[12]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; Laser_Data[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; Laser_Clk                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; Laser_ST                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; DQ1[8]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; A1[11]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; A1[9]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; A1[8]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; A1[6]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; A1[5]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; A1[4]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; Laser_Data[13]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; Laser_Data[10]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; DATAIN[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; CPU_RD                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; CPU_WR                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; CLK48M                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; DQ1[10]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; DQ1[11]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; DQ1[9]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; Laser_Data[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; Laser_Data[8]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; Laser_Data[11]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; DATAIN[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; DATAIN[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; DQ1[12]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; DQ1[13]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; DATAIN[3]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; DATAIN[4]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; DQ1[14]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; DQ1[15]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; Laser_Data[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; Laser_Data[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; DATAIN[5]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; DATAIN[6]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; Check                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; Encode_B                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; DATAIN[7]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; CPU_Data[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; Encode_A                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; DQ0[0]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 40         ; 2        ; DQ0[1]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; FLAGB                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; SLWR                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; SLRD                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; IFCLK                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; CPU_Data[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; CPU_Data[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; CPU_Data[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; BA0[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; A0[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; DQ0[3]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; DQ0[5]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; DQ0[2]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; DQ0[4]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; CSn0                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; BA0[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; A0[10]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; CPU_Set                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; FLAGC                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESETn                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; Laser_On                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; CPU_Data[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; CPU_Data[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; DQ0[6]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; DQ0[7]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; CASn0                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RASn0                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; A0[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; A0[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; A0[3]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; DATAIN[8]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; CPU_Data[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; CPU_Data[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; LDQM0                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; DQ0[14]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; DQ0[12]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; DQ0[10]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; DQ0[8]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; CLK0                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; A0[12]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; A0[9]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; A0[7]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; A0[5]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; DATAIN[15]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; DATAIN[13]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; DATAIN[11]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; DATAIN[9]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; WEn0                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; DQ0[15]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; DQ0[13]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; DQ0[11]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; DQ0[9]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; UDQM0                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; CKE0                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; A0[11]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; A0[8]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; A0[6]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; A0[4]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; DATAIN[14]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; DATAIN[12]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; DATAIN[10]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                       ;
+-------------------------------+-----------------------------------------------------------------------------------+
; Name                          ; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                  ; U0|U0|altpll_component|auto_generated|pll1                                        ;
; PLL mode                      ; Normal                                                                            ;
; Compensate clock              ; clock0                                                                            ;
; Compensated input/output pins ; --                                                                                ;
; Switchover type               ; --                                                                                ;
; Input frequency 0             ; 48.0 MHz                                                                          ;
; Input frequency 1             ; --                                                                                ;
; Nominal PFD frequency         ; 48.0 MHz                                                                          ;
; Nominal VCO frequency         ; 432.0 MHz                                                                         ;
; VCO post scale                ; 2                                                                                 ;
; VCO frequency control         ; Auto                                                                              ;
; VCO phase shift step          ; 289 ps                                                                            ;
; VCO multiply                  ; --                                                                                ;
; VCO divide                    ; --                                                                                ;
; Freq min lock                 ; 33.34 MHz                                                                         ;
; Freq max lock                 ; 72.24 MHz                                                                         ;
; M VCO Tap                     ; 0                                                                                 ;
; M Initial                     ; 1                                                                                 ;
; M value                       ; 9                                                                                 ;
; N value                       ; 1                                                                                 ;
; Charge pump current           ; setting 1                                                                         ;
; Loop filter resistance        ; setting 27                                                                        ;
; Loop filter capacitance       ; setting 0                                                                         ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                              ;
; Bandwidth type                ; Medium                                                                            ;
; Real time reconfigurable      ; Off                                                                               ;
; Scan chain MIF file           ; --                                                                                ;
; Preserve PLL counter order    ; Off                                                                               ;
; PLL location                  ; PLL_1                                                                             ;
; Inclk0 signal                 ; CLK48M                                                                            ;
; Inclk1 signal                 ; --                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ;
; Inclk1 signal type            ; --                                                                                ;
+-------------------------------+-----------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 9    ; 4   ; 108.0 MHz        ; 0 (0 ps)    ; 11.25 (289 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; U0|U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 3    ; 8   ; 18.0 MHz         ; 0 (0 ps)    ; 1.88 (289 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; U0|U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |USB2_SDRAM_Project                              ; 793 (102)   ; 416 (24)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 135  ; 0            ; 377 (78)     ; 58 (9)            ; 358 (17)         ; |USB2_SDRAM_Project                                                                                                                                   ;              ;
;    |CLKGen:U0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |USB2_SDRAM_Project|CLKGen:U0                                                                                                                         ;              ;
;       |PLL_Core:U0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |USB2_SDRAM_Project|CLKGen:U0|PLL_Core:U0                                                                                                             ;              ;
;          |altpll:altpll_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |USB2_SDRAM_Project|CLKGen:U0|PLL_Core:U0|altpll:altpll_component                                                                                     ;              ;
;             |PLL_Core_altpll:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |USB2_SDRAM_Project|CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated                                                      ;              ;
;    |Controller:U2|                               ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |USB2_SDRAM_Project|Controller:U2                                                                                                                     ;              ;
;    |FIFO_16Bit_2K:U1|                            ; 160 (0)     ; 106 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 37 (0)            ; 69 (0)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1                                                                                                                  ;              ;
;       |FIFO_Core:U0|                             ; 160 (0)     ; 106 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 37 (0)            ; 69 (0)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0                                                                                                     ;              ;
;          |dcfifo:dcfifo_component|               ; 160 (0)     ; 106 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 37 (0)            ; 69 (0)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component                                                                             ;              ;
;             |dcfifo_d7n1:auto_generated|         ; 160 (53)    ; 106 (40)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (8)       ; 37 (24)           ; 69 (8)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated                                                  ;              ;
;                |a_gray2bin_8ib:wrptr_g_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin                  ;              ;
;                |a_gray2bin_8ib:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin                  ;              ;
;                |a_graycounter_3lc:wrptr_g1p|     ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p                      ;              ;
;                |a_graycounter_777:rdptr_g1p|     ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 16 (16)          ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p                      ;              ;
;                |alt_synch_pipe_1e8:ws_dgrp|      ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 3 (0)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp                       ;              ;
;                   |dffpipe_se9:dffpipe15|        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 3 (3)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15 ;              ;
;                |altsyncram_gm31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram                         ;              ;
;                |dffpipe_qe9:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|dffpipe_qe9:ws_brp                               ;              ;
;                |dffpipe_qe9:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|dffpipe_qe9:ws_bwp                               ;              ;
;                |mux_j28:rdemp_eq_comp_lsb_mux|   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                    ;              ;
;                |mux_j28:rdemp_eq_comp_msb_mux|   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                    ;              ;
;                |mux_j28:wrfull_eq_comp_lsb_mux|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                   ;              ;
;                |mux_j28:wrfull_eq_comp_msb_mux|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                   ;              ;
;    |FIFO_16Bit_2K:U5|                            ; 46 (0)      ; 31 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 10 (0)            ; 21 (0)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5                                                                                                                  ;              ;
;       |FIFO_Core:U0|                             ; 46 (0)      ; 31 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 10 (0)            ; 21 (0)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0                                                                                                     ;              ;
;          |dcfifo:dcfifo_component|               ; 46 (0)      ; 31 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 10 (0)            ; 21 (0)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component                                                                             ;              ;
;             |dcfifo_d7n1:auto_generated|         ; 46 (17)     ; 31 (14)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 10 (9)            ; 21 (1)           ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated                                                  ;              ;
;                |a_graycounter_3lc:wrptr_g1p|     ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p                      ;              ;
;                |altsyncram_gm31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram                         ;              ;
;                |dffpipe_qe9:ws_bwp|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|dffpipe_qe9:ws_bwp                               ;              ;
;                |mux_j28:wrfull_eq_comp_lsb_mux|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                   ;              ;
;                |mux_j28:wrfull_eq_comp_msb_mux|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |USB2_SDRAM_Project|FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                   ;              ;
;    |LED_Check:U9|                                ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 31 (31)          ; |USB2_SDRAM_Project|LED_Check:U9                                                                                                                      ;              ;
;    |SDRAM_Controller:U3|                         ; 208 (208)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 106 (106)        ; |USB2_SDRAM_Project|SDRAM_Controller:U3                                                                                                               ;              ;
;    |SDRAM_Controller:U4|                         ; 208 (208)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 1 (1)             ; 105 (105)        ; |USB2_SDRAM_Project|SDRAM_Controller:U4                                                                                                               ;              ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Check          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SLRD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SLWR           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLAGB          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; IFCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_On       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Laser_En       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_ST       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Laser_Data[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Encode_A       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Encode_B       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLK0           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CKE0           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CSn0           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RASn0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CASn0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WEn0           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UDQM0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDQM0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BA0[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BA0[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A0[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CKE1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CSn1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RASn1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CASn1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WEn1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UDQM1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDQM1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BA1[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BA1[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A1[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CPU_Data[0]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; CPU_Data[1]    ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; CPU_Data[2]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; CPU_Data[3]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; CPU_Data[4]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; CPU_Data[5]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; CPU_Data[6]    ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; CPU_Data[7]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DQ0[0]         ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[1]         ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[2]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[3]         ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DQ0[4]         ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DQ0[5]         ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[6]         ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DQ0[7]         ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[8]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[9]         ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DQ0[10]        ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[11]        ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[12]        ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DQ0[13]        ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DQ0[14]        ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ0[15]        ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DQ1[0]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[1]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[2]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[3]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[4]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[5]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[6]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[7]         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[8]         ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[9]         ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DQ1[10]        ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DQ1[11]        ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[12]        ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[13]        ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[14]        ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DQ1[15]        ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; FLAGC          ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; RESETn         ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; CLK48M         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CPU_Set        ; Input    ; (6) 2587 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; CPU_RD         ; Input    ; (0) 0 ps      ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DATAIN[0]      ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[1]      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[2]      ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DATAIN[3]      ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DATAIN[4]      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[5]      ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; DATAIN[6]      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[7]      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[8]      ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DATAIN[9]      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[10]     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[11]     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[12]     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[13]     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DATAIN[14]     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DATAIN[15]     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; CPU_WR         ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FLAGB                                                                                                                           ;                   ;         ;
; Laser_On                                                                                                                        ;                   ;         ;
; Encode_A                                                                                                                        ;                   ;         ;
; Encode_B                                                                                                                        ;                   ;         ;
; CPU_Data[0]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[0]~feeder                                                                                                  ; 1                 ; 6       ;
; CPU_Data[1]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[1]~feeder                                                                                                  ; 0                 ; 6       ;
; CPU_Data[2]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[2]                                                                                                         ; 1                 ; 6       ;
; CPU_Data[3]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[3]                                                                                                         ; 1                 ; 6       ;
; CPU_Data[4]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[4]~feeder                                                                                                  ; 1                 ; 6       ;
; CPU_Data[5]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[5]                                                                                                         ; 1                 ; 6       ;
; CPU_Data[6]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[6]~feeder                                                                                                  ; 0                 ; 6       ;
; CPU_Data[7]                                                                                                                     ;                   ;         ;
;      - CPU_Command_1[7]                                                                                                         ; 1                 ; 6       ;
; DQ0[0]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[0]~0                                                                                                  ; 0                 ; 6       ;
; DQ0[1]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[1]~1                                                                                                  ; 0                 ; 6       ;
; DQ0[2]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[2]~2                                                                                                  ; 0                 ; 6       ;
; DQ0[3]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[3]~3                                                                                                  ; 1                 ; 6       ;
; DQ0[4]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[4]~4                                                                                                  ; 1                 ; 6       ;
; DQ0[5]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[5]~5                                                                                                  ; 0                 ; 6       ;
; DQ0[6]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[6]~6                                                                                                  ; 1                 ; 6       ;
; DQ0[7]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[7]~7                                                                                                  ; 0                 ; 6       ;
; DQ0[8]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[8]~8                                                                                                  ; 0                 ; 6       ;
; DQ0[9]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[9]~9                                                                                                  ; 1                 ; 6       ;
; DQ0[10]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[10]~10                                                                                                ; 0                 ; 6       ;
; DQ0[11]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[11]~11                                                                                                ; 0                 ; 6       ;
; DQ0[12]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[12]~12                                                                                                ; 1                 ; 6       ;
; DQ0[13]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[13]~13                                                                                                ; 1                 ; 6       ;
; DQ0[14]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[14]~14                                                                                                ; 0                 ; 6       ;
; DQ0[15]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[15]~15                                                                                                ; 1                 ; 6       ;
; DQ1[0]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[0]~0                                                                                                  ; 0                 ; 6       ;
; DQ1[1]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[1]~1                                                                                                  ; 0                 ; 6       ;
; DQ1[2]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[2]~2                                                                                                  ; 0                 ; 6       ;
; DQ1[3]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[3]~3                                                                                                  ; 0                 ; 6       ;
; DQ1[4]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[4]~4                                                                                                  ; 0                 ; 6       ;
; DQ1[5]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[5]~5                                                                                                  ; 0                 ; 6       ;
; DQ1[6]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[6]~6                                                                                                  ; 0                 ; 6       ;
; DQ1[7]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[7]~7                                                                                                  ; 0                 ; 6       ;
; DQ1[8]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[8]~8                                                                                                  ; 0                 ; 6       ;
; DQ1[9]                                                                                                                          ;                   ;         ;
;      - writeextfifodata_t[9]~9                                                                                                  ; 1                 ; 6       ;
; DQ1[10]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[10]~10                                                                                                ; 1                 ; 6       ;
; DQ1[11]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[11]~11                                                                                                ; 0                 ; 6       ;
; DQ1[12]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[12]~12                                                                                                ; 0                 ; 6       ;
; DQ1[13]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[13]~13                                                                                                ; 0                 ; 6       ;
; DQ1[14]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[14]~14                                                                                                ; 0                 ; 6       ;
; DQ1[15]                                                                                                                         ;                   ;         ;
;      - writeextfifodata_t[15]~15                                                                                                ; 0                 ; 6       ;
; FLAGC                                                                                                                           ;                   ;         ;
;      - Controller:U2|process_1~0                                                                                                ; 1                 ; 6       ;
; RESETn                                                                                                                          ;                   ;         ;
;      - resetn_t                                                                                                                 ; 0                 ; 6       ;
; CLK48M                                                                                                                          ;                   ;         ;
; CPU_Set                                                                                                                         ;                   ;         ;
;      - CPU_Read_1[0]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[0]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[1]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[1]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[2]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[2]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[3]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[3]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[4]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[4]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[5]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[5]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[6]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[6]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1[7]~_emulated                                                                                                  ; 1                 ; 0       ;
;      - CPU_Read_1[7]~head_lut                                                                                                   ; 0                 ; 6       ;
;      - CPU_Read_1_t[7]~0                                                                                                        ; 1                 ; 0       ;
;      - CPU_Read_1[0]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[1]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[2]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[3]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[4]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[5]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[6]~latch                                                                                                      ; 1                 ; 0       ;
;      - CPU_Read_1[7]~latch                                                                                                      ; 1                 ; 0       ;
; CPU_RD                                                                                                                          ;                   ;         ;
;      - CPU_Read_1[0]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Data[0]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[1]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[2]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[3]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[4]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[5]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[6]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Data[7]~output                                                                                                       ; 1                 ; 6       ;
;      - CPU_Read_1[1]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Read_1[2]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Read_1[3]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Read_1[4]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Read_1[5]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Read_1[6]~_emulated                                                                                                  ; 0                 ; 0       ;
;      - CPU_Read_1[7]~_emulated                                                                                                  ; 0                 ; 0       ;
; DATAIN[0]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a0  ; 0                 ; 6       ;
; DATAIN[1]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a0  ; 0                 ; 6       ;
; DATAIN[2]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a0  ; 1                 ; 6       ;
; DATAIN[3]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a0  ; 1                 ; 6       ;
; DATAIN[4]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a4  ; 0                 ; 6       ;
; DATAIN[5]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a4  ; 1                 ; 6       ;
; DATAIN[6]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a4  ; 0                 ; 6       ;
; DATAIN[7]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a4  ; 0                 ; 6       ;
; DATAIN[8]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a8  ; 1                 ; 6       ;
; DATAIN[9]                                                                                                                       ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a8  ; 0                 ; 6       ;
; DATAIN[10]                                                                                                                      ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a8  ; 0                 ; 6       ;
; DATAIN[11]                                                                                                                      ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a8  ; 0                 ; 6       ;
; DATAIN[12]                                                                                                                      ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a12 ; 0                 ; 6       ;
; DATAIN[13]                                                                                                                      ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a12 ; 1                 ; 6       ;
; DATAIN[14]                                                                                                                      ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a12 ; 0                 ; 6       ;
; DATAIN[15]                                                                                                                      ;                   ;         ;
;      - FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a12 ; 0                 ; 6       ;
; CPU_WR                                                                                                                          ;                   ;         ;
;      - CPU_Command_1[0]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[1]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[2]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[3]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[4]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[5]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[6]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_1[7]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[0]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[1]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[2]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[3]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[4]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[5]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[6]                                                                                                         ; 1                 ; 0       ;
;      - CPU_Command_2[7]                                                                                                         ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK48M                                                                                         ; PIN_E1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLK48M                                                                                         ; PIN_E1             ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[0]  ; PLL_1              ; 293     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[1]  ; PLL_1              ; 82      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CPU_RD                                                                                         ; PIN_D15            ; 16      ; Clock, Output enable       ; no     ; --                   ; --               ; --                        ;
; CPU_Read_1_t[7]~1                                                                              ; LCCOMB_X33_Y16_N18 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CPU_Set                                                                                        ; PIN_N11            ; 25      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; CPU_WR                                                                                         ; PIN_D16            ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Check_Led[7]~1                                                                                 ; LCCOMB_X33_Y16_N0  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_rdreq~0 ; LCCOMB_X23_Y14_N24 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_wrreq   ; LCCOMB_X25_Y15_N0  ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_wrreq~0 ; LCCOMB_X17_Y15_N20 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LED_Check:U9|Equal0~2                                                                          ; LCCOMB_X33_Y19_N26 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LED_Check:U9|Low_Clk_Counter[19]                                                               ; FF_X33_Y12_N27     ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; SDRAM_Controller:U3|Equal0~0                                                                   ; LCCOMB_X16_Y10_N2  ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|Selector12~0                                                               ; LCCOMB_X16_Y7_N14  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|Selector25~0                                                               ; LCCOMB_X17_Y9_N16  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|autorefresh_en                                                             ; FF_X17_Y9_N13      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|col[0]~22                                                                  ; LCCOMB_X17_Y8_N4   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|col[0]~23                                                                  ; LCCOMB_X17_Y8_N0   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|count_trcd[1]~3                                                            ; LCCOMB_X17_Y10_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|present_state.COMMANDDONE                                                  ; FF_X16_Y9_N11      ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|present_state.INIT                                                         ; FF_X16_Y11_N15     ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U3|present_state.PRECHARGE_TRP                                                ; FF_X17_Y9_N21      ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|Equal0~0                                                                   ; LCCOMB_X11_Y15_N14 ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|Selector12~0                                                               ; LCCOMB_X14_Y17_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|Selector25~0                                                               ; LCCOMB_X14_Y15_N2  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|autorefresh_en                                                             ; FF_X13_Y15_N1      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|col[7]~22                                                                  ; LCCOMB_X13_Y17_N12 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|col[7]~23                                                                  ; LCCOMB_X13_Y17_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|count_trcd[1]~3                                                            ; LCCOMB_X14_Y16_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|present_state.COMMANDDONE                                                  ; FF_X14_Y15_N13     ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|present_state.INIT                                                         ; FF_X13_Y15_N29     ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDRAM_Controller:U4|present_state.PRECHARGE_TRP                                                ; FF_X13_Y15_N27     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; resetn_t                                                                                       ; LCCOMB_X2_Y2_N20   ; 366     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; resetn_t                                                                                       ; LCCOMB_X2_Y2_N20   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK48M                                                                                        ; PIN_E1             ; 20      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 293     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 82      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; CPU_Read_1_t[7]~1                                                                             ; LCCOMB_X33_Y16_N18 ; 8       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; Check_Led[7]~1                                                                                ; LCCOMB_X33_Y16_N0  ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; LED_Check:U9|Low_Clk_Counter[19]                                                              ; FF_X33_Y12_N27     ; 12      ; 6                                    ; Global Clock         ; GCLK9            ; --                        ;
; resetn_t                                                                                      ; LCCOMB_X2_Y2_N20   ; 366     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                          ; 45      ;
; Controller:U2|wr_t[2]                                                                                                                         ; 45      ;
; Controller:U2|wr_t[0]                                                                                                                         ; 43      ;
; SDRAM_Controller:U4|present_state.INIT                                                                                                        ; 41      ;
; SDRAM_Controller:U3|present_state.INIT                                                                                                        ; 41      ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_wrreq~0                                                ; 31      ;
; Controller:U2|wr_t[1]                                                                                                                         ; 30      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_rdreq~0                                                ; 28      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_wrreq                                                  ; 28      ;
; Controller:U2|wr_t[3]                                                                                                                         ; 28      ;
; SDRAM_Controller:U4|Selector25~0                                                                                                              ; 27      ;
; SDRAM_Controller:U3|Selector25~0                                                                                                              ; 27      ;
; CPU_Set~input                                                                                                                                 ; 25      ;
; SDRAM_Controller:U4|present_state.PRECHARGE_TRP                                                                                               ; 22      ;
; SDRAM_Controller:U3|present_state.PRECHARGE_TRP                                                                                               ; 22      ;
; SDRAM_Controller:U3|readsdram_en                                                                                                              ; 21      ;
; SDRAM_Controller:U4|readsdram_en                                                                                                              ; 20      ;
; SDRAM_Controller:U4|present_state.ACTIVEROW                                                                                                   ; 18      ;
; SDRAM_Controller:U3|present_state.ACTIVEROW                                                                                                   ; 18      ;
; SDRAM_Controller:U4|Equal0~0                                                                                                                  ; 17      ;
; SDRAM_Controller:U3|Equal0~0                                                                                                                  ; 17      ;
; CPU_WR~input                                                                                                                                  ; 16      ;
; CPU_RD~input                                                                                                                                  ; 16      ;
; SDRAM_Controller:U4|present_state.COMMANDDONE                                                                                                 ; 16      ;
; SDRAM_Controller:U3|writesdram_en                                                                                                             ; 16      ;
; SDRAM_Controller:U3|present_state.COMMANDDONE                                                                                                 ; 16      ;
; extfifohalffull_t1~0                                                                                                                          ; 16      ;
; extfifohalffull_t2~0                                                                                                                          ; 16      ;
; SDRAM_Controller:U4|writesdram_en                                                                                                             ; 15      ;
; SDRAM_Controller:U3|present_state.IDLE                                                                                                        ; 14      ;
; SDRAM_Controller:U4|Selector12~0                                                                                                              ; 14      ;
; SDRAM_Controller:U3|Selector12~0                                                                                                              ; 14      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                       ; 13      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                       ; 13      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                       ; 12      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                       ; 12      ;
; SDRAM_Controller:U4|present_state.IDLE                                                                                                        ; 12      ;
; SDRAM_Controller:U4|present_state.AUTOREFRESH_TRC                                                                                             ; 12      ;
; SDRAM_Controller:U3|present_state.AUTOREFRESH_TRC                                                                                             ; 12      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                       ; 11      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                       ; 11      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                       ; 11      ;
; SDRAM_Controller:U4|init_precharge                                                                                                            ; 11      ;
; SDRAM_Controller:U3|init_precharge                                                                                                            ; 11      ;
; SDRAM_Controller:U3|Empty                                                                                                                     ; 11      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                       ; 10      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                       ; 10      ;
; SDRAM_Controller:U4|autorefresh_en                                                                                                            ; 10      ;
; SDRAM_Controller:U3|autorefresh_en                                                                                                            ; 10      ;
; SDRAM_Controller:U4|col[7]~23                                                                                                                 ; 10      ;
; SDRAM_Controller:U4|col[7]~22                                                                                                                 ; 10      ;
; SDRAM_Controller:U4|Equal1~4                                                                                                                  ; 10      ;
; SDRAM_Controller:U3|col[0]~23                                                                                                                 ; 10      ;
; SDRAM_Controller:U3|col[0]~22                                                                                                                 ; 10      ;
; SDRAM_Controller:U3|Equal1~4                                                                                                                  ; 10      ;
; SDRAM_Controller:U4|Full                                                                                                                      ; 10      ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0                       ; 9       ;
; SDRAM_Controller:U3|refreshsdram                                                                                                              ; 9       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[2]                                                   ; 9       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[4]                                                   ; 9       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[5]                                                   ; 9       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[7]                                                   ; 9       ;
; SDRAM_Controller:U4|present_state.WRITEDATA                                                                                                   ; 9       ;
; SDRAM_Controller:U3|present_state.WRITEDATA                                                                                                   ; 9       ;
; LED_Check:U9|Check_t                                                                                                                          ; 9       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a0                       ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3                       ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5                       ; 8       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5                       ; 8       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3                       ; 8       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2                       ; 8       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a0                       ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[1]                                                   ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[3]                                                   ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[6]                                                   ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[9]                                                   ; 8       ;
; LED_Check:U9|Equal0~2                                                                                                                         ; 8       ;
; LED_Check:U9|Check_Index[1]                                                                                                                   ; 8       ;
; SDRAM_Controller:U4|A[4]~10                                                                                                                   ; 8       ;
; SDRAM_Controller:U4|present_state.READDATA                                                                                                    ; 8       ;
; SDRAM_Controller:U3|A[8]~10                                                                                                                   ; 8       ;
; SDRAM_Controller:U3|present_state.READDATA                                                                                                    ; 8       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1                       ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2                       ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4                       ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6                       ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8                       ; 7       ;
; SDRAM_Controller:U4|refreshsdram                                                                                                              ; 7       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8                       ; 7       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6                       ; 7       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4                       ; 7       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1                       ; 7       ;
; SDRAM_Controller:U3|Full                                                                                                                      ; 7       ;
; Controller:U2|present_state.S1                                                                                                                ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[0]                                                   ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[8]                                                   ; 7       ;
; LED_Check:U9|Check_Index[0]                                                                                                                   ; 7       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|op_2~20                                                      ; 7       ;
; readusbfifo_t~1                                                                                                                               ; 6       ;
; readusbfifo_t~0                                                                                                                               ; 6       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7                       ; 6       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9                       ; 6       ;
; SDRAM_Controller:U4|present_state.ACTIVEROW_TRCD                                                                                              ; 6       ;
; SDRAM_Controller:U4|present_state.WRITEDATA_TWR                                                                                               ; 6       ;
; SDRAM_Controller:U4|count_trc[0]                                                                                                              ; 6       ;
; SDRAM_Controller:U4|count_trp[0]                                                                                                              ; 6       ;
; SDRAM_Controller:U4|count_trp[1]                                                                                                              ; 6       ;
; SDRAM_Controller:U3|present_state.ACTIVEROW_TRCD                                                                                              ; 6       ;
; SDRAM_Controller:U3|present_state.WRITEDATA_TWR                                                                                               ; 6       ;
; SDRAM_Controller:U3|count_trc[0]                                                                                                              ; 6       ;
; SDRAM_Controller:U3|count_trp[0]                                                                                                              ; 6       ;
; SDRAM_Controller:U3|count_trp[1]                                                                                                              ; 6       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9                       ; 6       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7                       ; 6       ;
; Controller:U2|present_state.S4                                                                                                                ; 6       ;
; SDRAM_Controller:U4|Empty                                                                                                                     ; 6       ;
; SDRAM_Controller:U4|present_state.LOADMODE                                                                                                    ; 6       ;
; SDRAM_Controller:U3|present_state.LOADMODE                                                                                                    ; 6       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|parity6                          ; 5       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11                      ; 5       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10                      ; 5       ;
; SDRAM_Controller:U4|Equal10~2                                                                                                                 ; 5       ;
; SDRAM_Controller:U4|count_trc_init                                                                                                            ; 5       ;
; SDRAM_Controller:U4|Equal5~0                                                                                                                  ; 5       ;
; SDRAM_Controller:U4|count_trc[1]                                                                                                              ; 5       ;
; SDRAM_Controller:U4|Equal3~3                                                                                                                  ; 5       ;
; SDRAM_Controller:U3|Equal10~2                                                                                                                 ; 5       ;
; SDRAM_Controller:U3|count_trc_init                                                                                                            ; 5       ;
; SDRAM_Controller:U3|Equal5~0                                                                                                                  ; 5       ;
; SDRAM_Controller:U3|count_trc[1]                                                                                                              ; 5       ;
; SDRAM_Controller:U3|Equal3~3                                                                                                                  ; 5       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor10                        ; 5       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[10]                                                  ; 5       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[11]                                                  ; 5       ;
; LED_Check:U9|Check_Index[2]                                                                                                                   ; 5       ;
; SDRAM_Controller:U4|bank[0]                                                                                                                   ; 5       ;
; SDRAM_Controller:U3|bank[0]                                                                                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|ram_address_a[10]                                            ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[9]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[8]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[7]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[6]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[5]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[4]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[3]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[2]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[1]                                                   ; 5       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[0]                                                   ; 5       ;
; LED_Check:U9|Equal0~1                                                                                                                         ; 5       ;
; LED_Check:U9|Equal0~0                                                                                                                         ; 5       ;
; Controller:U2|SLRD                                                                                                                            ; 5       ;
; SDRAM_Controller:U4|count_done[0]                                                                                                             ; 5       ;
; SDRAM_Controller:U3|count_done[0]                                                                                                             ; 5       ;
; SDRAM_Controller:U4|col[9]                                                                                                                    ; 5       ;
; SDRAM_Controller:U3|col[9]                                                                                                                    ; 5       ;
; SDRAM_Controller:U4|col[0]                                                                                                                    ; 5       ;
; SDRAM_Controller:U3|col[0]                                                                                                                    ; 5       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0~_wirecell             ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~3                              ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_rdreq~1                                                ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~0                              ; 4       ;
; SDRAM_Controller:U4|count_tmrd[0]                                                                                                             ; 4       ;
; SDRAM_Controller:U4|count_tmrd[1]                                                                                                             ; 4       ;
; SDRAM_Controller:U4|present_state.LOADMODE_TRMD                                                                                               ; 4       ;
; SDRAM_Controller:U3|count_tmrd[0]                                                                                                             ; 4       ;
; SDRAM_Controller:U3|count_tmrd[1]                                                                                                             ; 4       ;
; SDRAM_Controller:U3|present_state.LOADMODE_TRMD                                                                                               ; 4       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|parity9                          ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[0]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[1]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[2]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[3]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[4]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[5]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[6]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[7]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[8]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[9]                                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[10]                                                  ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[11]                                                  ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10                      ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11                      ; 4       ;
; SDRAM_Controller:U4|count_trcd[0]                                                                                                             ; 4       ;
; SDRAM_Controller:U4|count_trcd[1]                                                                                                             ; 4       ;
; SDRAM_Controller:U4|count_twr[0]                                                                                                              ; 4       ;
; SDRAM_Controller:U4|count_twr[1]                                                                                                              ; 4       ;
; SDRAM_Controller:U4|count_trc[2]                                                                                                              ; 4       ;
; SDRAM_Controller:U4|Selector38~0                                                                                                              ; 4       ;
; SDRAM_Controller:U3|present_state~35                                                                                                          ; 4       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|dffpipe_qe9:ws_bwp|dffe12a[10]                               ; 4       ;
; SDRAM_Controller:U3|count_trcd[0]                                                                                                             ; 4       ;
; SDRAM_Controller:U3|count_trcd[1]                                                                                                             ; 4       ;
; SDRAM_Controller:U3|count_twr[0]                                                                                                              ; 4       ;
; SDRAM_Controller:U3|count_twr[1]                                                                                                              ; 4       ;
; SDRAM_Controller:U3|count_trc[2]                                                                                                              ; 4       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11                      ; 4       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10                      ; 4       ;
; Controller:U2|present_state.S3                                                                                                                ; 4       ;
; Controller:U2|present_state.S2                                                                                                                ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor8                         ; 4       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor8                         ; 4       ;
; SDRAM_Controller:U4|bank[1]                                                                                                                   ; 4       ;
; SDRAM_Controller:U4|present_state~34                                                                                                          ; 4       ;
; SDRAM_Controller:U4|present_state.PRECHARGE                                                                                                   ; 4       ;
; SDRAM_Controller:U3|bank[1]                                                                                                                   ; 4       ;
; SDRAM_Controller:U3|present_state.PRECHARGE                                                                                                   ; 4       ;
; SDRAM_Controller:U4|row[12]                                                                                                                   ; 4       ;
; SDRAM_Controller:U4|row[11]                                                                                                                   ; 4       ;
; SDRAM_Controller:U4|row[10]                                                                                                                   ; 4       ;
; SDRAM_Controller:U4|row[9]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[8]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[8]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[7]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[7]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[6]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[6]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[5]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[5]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[4]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[4]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[3]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[3]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[2]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[2]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|col[1]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[1]                                                                                                                    ; 4       ;
; SDRAM_Controller:U4|row[0]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[12]                                                                                                                   ; 4       ;
; SDRAM_Controller:U3|row[11]                                                                                                                   ; 4       ;
; SDRAM_Controller:U3|row[10]                                                                                                                   ; 4       ;
; SDRAM_Controller:U3|row[9]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[8]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[8]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[7]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[7]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[6]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[6]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[5]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[5]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[4]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[4]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[3]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[3]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[2]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[2]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|col[1]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[1]                                                                                                                    ; 4       ;
; SDRAM_Controller:U3|row[0]                                                                                                                    ; 4       ;
; CPU_Read_1_t[7]                                                                                                                               ; 3       ;
; CPU_Read_1[7]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[6]                                                                                                                               ; 3       ;
; CPU_Read_1[6]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[5]                                                                                                                               ; 3       ;
; CPU_Read_1[5]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[4]                                                                                                                               ; 3       ;
; CPU_Read_1[4]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[3]                                                                                                                               ; 3       ;
; CPU_Read_1[3]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[2]                                                                                                                               ; 3       ;
; CPU_Read_1[2]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[1]                                                                                                                               ; 3       ;
; CPU_Read_1[1]~latch                                                                                                                           ; 3       ;
; CPU_Read_1_t[0]                                                                                                                               ; 3       ;
; CPU_Read_1[0]~latch                                                                                                                           ; 3       ;
; Check_Led[3]                                                                                                                                  ; 3       ;
; Check_Led[0]                                                                                                                                  ; 3       ;
; Check_Led[1]                                                                                                                                  ; 3       ;
; Check_Led[2]                                                                                                                                  ; 3       ;
; Check_Led[7]                                                                                                                                  ; 3       ;
; Check_Led[4]                                                                                                                                  ; 3       ;
; Check_Led[5]                                                                                                                                  ; 3       ;
; Check_Led[6]                                                                                                                                  ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~8                              ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~3                              ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~2                              ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~1                              ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~0                              ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|parity9                          ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdemp_eq_comp_msb_aeb                                        ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdemp_eq_comp_lsb_aeb                                        ; 3       ;
; SDRAM_Controller:U4|Selector85~0                                                                                                              ; 3       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~4                              ; 3       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~3                              ; 3       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~1                              ; 3       ;
; CPU_Command_1[4]                                                                                                                              ; 3       ;
; CPU_Command_1[3]                                                                                                                              ; 3       ;
; CPU_Command_1[2]                                                                                                                              ; 3       ;
; CPU_Command_1[1]                                                                                                                              ; 3       ;
; CPU_Command_1[0]                                                                                                                              ; 3       ;
; SDRAM_Controller:U4|Equal2~0                                                                                                                  ; 3       ;
; SDRAM_Controller:U4|present_state.CAS                                                                                                         ; 3       ;
; SDRAM_Controller:U4|Selector90~0                                                                                                              ; 3       ;
; SDRAM_Controller:U4|count_done[1]                                                                                                             ; 3       ;
; SDRAM_Controller:U3|Equal2~0                                                                                                                  ; 3       ;
; SDRAM_Controller:U3|present_state.CAS                                                                                                         ; 3       ;
; SDRAM_Controller:U3|Selector90~0                                                                                                              ; 3       ;
; SDRAM_Controller:U3|count_done[1]                                                                                                             ; 3       ;
; SDRAM_Controller:U3|Selector38~0                                                                                                              ; 3       ;
; SDRAM_Controller:U4|Equal9~2                                                                                                                  ; 3       ;
; Controller:U2|Selector0~1                                                                                                                     ; 3       ;
; Controller:U2|present_state.S5                                                                                                                ; 3       ;
; Controller:U2|present_state.S0                                                                                                                ; 3       ;
; SDRAM_Controller:U3|Equal9~2                                                                                                                  ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[2]  ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor3                         ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor3                         ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[4]  ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[5]  ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor6                         ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor6                         ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[7]  ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[10] ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[11] ; 3       ;
; LED_Check:U9|Check_Counter~13                                                                                                                 ; 3       ;
; SDRAM_Controller:U4|WideOr6~0                                                                                                                 ; 3       ;
; SDRAM_Controller:U4|present_state.AUTOREFRESH                                                                                                 ; 3       ;
; SDRAM_Controller:U3|present_state~34                                                                                                          ; 3       ;
; SDRAM_Controller:U3|WideOr6~0                                                                                                                 ; 3       ;
; SDRAM_Controller:U3|present_state.AUTOREFRESH                                                                                                 ; 3       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~6                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~5                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[6]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[7]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[8]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[9]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[10]                                          ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[11]                                          ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[5]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[4]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[1]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[0]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[3]                                           ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|delayed_wrptr_g[2]                                           ; 2       ;
; SDRAM_Controller:U4|readcamerafifo_t                                                                                                          ; 2       ;
; SDRAM_Controller:U3|readcamerafifo_t                                                                                                          ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~4                              ; 2       ;
; SDRAM_Controller:U4|count_trcd[1]~3                                                                                                           ; 2       ;
; SDRAM_Controller:U4|count_trcd[1]~2                                                                                                           ; 2       ;
; SDRAM_Controller:U4|Equal13~2                                                                                                                 ; 2       ;
; SDRAM_Controller:U3|count_trcd[1]~3                                                                                                           ; 2       ;
; SDRAM_Controller:U3|count_trcd[1]~2                                                                                                           ; 2       ;
; SDRAM_Controller:U3|Equal13~2                                                                                                                 ; 2       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~2                              ; 2       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|cntr_cout[0]~0                   ; 2       ;
; SDRAM_Controller:U3|Selector33~0                                                                                                              ; 2       ;
; SDRAM_Controller:U3|Selector34~0                                                                                                              ; 2       ;
; SDRAM_Controller:U4|Selector34~1                                                                                                              ; 2       ;
; SDRAM_Controller:U4|Selector34~0                                                                                                              ; 2       ;
; CPU_Read_1_t[7]~0                                                                                                                             ; 2       ;
; CPU_Command_1[7]                                                                                                                              ; 2       ;
; CPU_Command_1[6]                                                                                                                              ; 2       ;
; CPU_Command_1[5]                                                                                                                              ; 2       ;
; SDRAM_Controller:U4|present_state~35                                                                                                          ; 2       ;
; usbfifohalffull_t2~0                                                                                                                          ; 2       ;
; SDRAM_Controller:U4|Selector88~0                                                                                                              ; 2       ;
; SDRAM_Controller:U4|count_init[0]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[1]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[2]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[8]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[12]                                                                                                            ; 2       ;
; SDRAM_Controller:U4|count_init[3]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[4]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|Selector79~2                                                                                                              ; 2       ;
; SDRAM_Controller:U4|Selector38~1                                                                                                              ; 2       ;
; usbfifohalffull_t1~0                                                                                                                          ; 2       ;
; SDRAM_Controller:U3|Selector88~0                                                                                                              ; 2       ;
; SDRAM_Controller:U3|count_init[0]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[1]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[2]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[8]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[12]                                                                                                            ; 2       ;
; SDRAM_Controller:U3|count_init[3]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[4]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|Selector79~2                                                                                                              ; 2       ;
; SDRAM_Controller:U3|Selector38~1                                                                                                              ; 2       ;
; Controller:U2|Selector1~1                                                                                                                     ; 2       ;
; Controller:U2|Selector2~0                                                                                                                     ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[1]  ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[3]  ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor5                         ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor5                         ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[6]  ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[9]  ; 2       ;
; LED_Check:U9|Low_Clk_Counter[0]                                                                                                               ; 2       ;
; LED_Check:U9|Check_Counter~22                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter~14                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter~10                                                                                                                 ; 2       ;
; LED_Check:U9|Mux0~3                                                                                                                           ; 2       ;
; LED_Check:U9|Mux0~1                                                                                                                           ; 2       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[10]                                                  ; 2       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[11]                                                  ; 2       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 2       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 2       ;
; writeextfifo_t~1                                                                                                                              ; 2       ;
; writeextfifo_t~0                                                                                                                              ; 2       ;
; resetn_t                                                                                                                                      ; 2       ;
; SDRAM_Controller:U4|A[10]                                                                                                                     ; 2       ;
; SDRAM_Controller:U4|A[9]                                                                                                                      ; 2       ;
; SDRAM_Controller:U4|A[5]                                                                                                                      ; 2       ;
; SDRAM_Controller:U4|WEn                                                                                                                       ; 2       ;
; SDRAM_Controller:U4|CASn                                                                                                                      ; 2       ;
; SDRAM_Controller:U4|RASn                                                                                                                      ; 2       ;
; SDRAM_Controller:U3|A[10]                                                                                                                     ; 2       ;
; SDRAM_Controller:U3|A[9]                                                                                                                      ; 2       ;
; SDRAM_Controller:U3|A[5]                                                                                                                      ; 2       ;
; SDRAM_Controller:U3|WEn                                                                                                                       ; 2       ;
; SDRAM_Controller:U3|CASn                                                                                                                      ; 2       ;
; SDRAM_Controller:U3|RASn                                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[7]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[6]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[5]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[4]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[3]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[2]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[1]                                                                                                      ; 2       ;
; SDRAM_Controller:U4|count_autorefresh[0]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[7]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[6]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[5]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[4]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[3]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[2]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[1]                                                                                                      ; 2       ;
; SDRAM_Controller:U3|count_autorefresh[0]                                                                                                      ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[13]                             ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[14]                             ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[15]                             ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[12]                             ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[9]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[10]                             ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[11]                             ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[8]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[5]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[6]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[7]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[4]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[1]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[2]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[3]                              ; 2       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|q_b[0]                              ; 2       ;
; SDRAM_Controller:U4|count_init[5]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[6]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[7]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[9]                                                                                                             ; 2       ;
; SDRAM_Controller:U4|count_init[10]                                                                                                            ; 2       ;
; SDRAM_Controller:U4|count_init[11]                                                                                                            ; 2       ;
; SDRAM_Controller:U4|count_init[13]                                                                                                            ; 2       ;
; SDRAM_Controller:U3|count_init[5]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[6]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[7]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[9]                                                                                                             ; 2       ;
; SDRAM_Controller:U3|count_init[10]                                                                                                            ; 2       ;
; SDRAM_Controller:U3|count_init[11]                                                                                                            ; 2       ;
; SDRAM_Controller:U3|count_init[13]                                                                                                            ; 2       ;
; LED_Check:U9|Check_Counter[7]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[6]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[5]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[4]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[3]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[2]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[1]                                                                                                                 ; 2       ;
; LED_Check:U9|Check_Counter[0]                                                                                                                 ; 2       ;
; SDRAM_Controller:U4|LDQM~feeder                                                                                                               ; 1       ;
; SDRAM_Controller:U4|UDQM~feeder                                                                                                               ; 1       ;
; SDRAM_Controller:U3|LDQM~feeder                                                                                                               ; 1       ;
; SDRAM_Controller:U3|UDQM~feeder                                                                                                               ; 1       ;
; DATAIN[15]~input                                                                                                                              ; 1       ;
; DATAIN[14]~input                                                                                                                              ; 1       ;
; DATAIN[13]~input                                                                                                                              ; 1       ;
; DATAIN[12]~input                                                                                                                              ; 1       ;
; DATAIN[11]~input                                                                                                                              ; 1       ;
; DATAIN[10]~input                                                                                                                              ; 1       ;
; DATAIN[9]~input                                                                                                                               ; 1       ;
; DATAIN[8]~input                                                                                                                               ; 1       ;
; DATAIN[7]~input                                                                                                                               ; 1       ;
; DATAIN[6]~input                                                                                                                               ; 1       ;
; DATAIN[5]~input                                                                                                                               ; 1       ;
; DATAIN[4]~input                                                                                                                               ; 1       ;
; DATAIN[3]~input                                                                                                                               ; 1       ;
; DATAIN[2]~input                                                                                                                               ; 1       ;
; DATAIN[1]~input                                                                                                                               ; 1       ;
; DATAIN[0]~input                                                                                                                               ; 1       ;
; CLK48M~input                                                                                                                                  ; 1       ;
; RESETn~input                                                                                                                                  ; 1       ;
; FLAGC~input                                                                                                                                   ; 1       ;
; DQ1[15]~input                                                                                                                                 ; 1       ;
; DQ1[14]~input                                                                                                                                 ; 1       ;
; DQ1[13]~input                                                                                                                                 ; 1       ;
; DQ1[12]~input                                                                                                                                 ; 1       ;
; DQ1[11]~input                                                                                                                                 ; 1       ;
; DQ1[10]~input                                                                                                                                 ; 1       ;
; DQ1[9]~input                                                                                                                                  ; 1       ;
; DQ1[8]~input                                                                                                                                  ; 1       ;
; DQ1[7]~input                                                                                                                                  ; 1       ;
; DQ1[6]~input                                                                                                                                  ; 1       ;
; DQ1[5]~input                                                                                                                                  ; 1       ;
; DQ1[4]~input                                                                                                                                  ; 1       ;
; DQ1[3]~input                                                                                                                                  ; 1       ;
; DQ1[2]~input                                                                                                                                  ; 1       ;
; DQ1[1]~input                                                                                                                                  ; 1       ;
; DQ1[0]~input                                                                                                                                  ; 1       ;
; DQ0[15]~input                                                                                                                                 ; 1       ;
; DQ0[14]~input                                                                                                                                 ; 1       ;
; DQ0[13]~input                                                                                                                                 ; 1       ;
; DQ0[12]~input                                                                                                                                 ; 1       ;
; DQ0[11]~input                                                                                                                                 ; 1       ;
; DQ0[10]~input                                                                                                                                 ; 1       ;
; DQ0[9]~input                                                                                                                                  ; 1       ;
; DQ0[8]~input                                                                                                                                  ; 1       ;
; DQ0[7]~input                                                                                                                                  ; 1       ;
; DQ0[6]~input                                                                                                                                  ; 1       ;
; DQ0[5]~input                                                                                                                                  ; 1       ;
; DQ0[4]~input                                                                                                                                  ; 1       ;
; DQ0[3]~input                                                                                                                                  ; 1       ;
; DQ0[2]~input                                                                                                                                  ; 1       ;
; DQ0[1]~input                                                                                                                                  ; 1       ;
; DQ0[0]~input                                                                                                                                  ; 1       ;
; CPU_Data[7]~input                                                                                                                             ; 1       ;
; CPU_Data[6]~input                                                                                                                             ; 1       ;
; CPU_Data[5]~input                                                                                                                             ; 1       ;
; CPU_Data[4]~input                                                                                                                             ; 1       ;
; CPU_Data[3]~input                                                                                                                             ; 1       ;
; CPU_Data[2]~input                                                                                                                             ; 1       ;
; CPU_Data[1]~input                                                                                                                             ; 1       ;
; CPU_Data[0]~input                                                                                                                             ; 1       ;
; SDRAM_Controller:U4|count_done[0]~_wirecell                                                                                                   ; 1       ;
; SDRAM_Controller:U3|count_done[0]~_wirecell                                                                                                   ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|rdptr_g[0]~0                                                 ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[0]~0                                                 ; 1       ;
; LED_Check:U9|Low_Clk_Counter[0]~57                                                                                                            ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[0]~0                                                 ; 1       ;
; SDRAM_Controller:U3|Selector85~10                                                                                                             ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~12                             ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~11                             ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~10                             ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~9                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~8                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~7                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~9                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0]                  ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1]                  ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                  ; 1       ;
; SDRAM_Controller:U4|Selector37~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector37~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector37~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector37~0                                                                                                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~9                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~8                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~7                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~6                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[0]                 ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[1]                 ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[2]                 ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11~0                    ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10~0                    ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~7                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8~1                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~4                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~2                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|cntr_cout[0]~0                   ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|_~1                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~8               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~7               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~6               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~5               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~4               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~3               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~2               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~1               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux|result_node[0]~0               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~8               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~7               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~6               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~5               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~4               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~3               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~2               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~1               ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux|result_node[0]~0               ; 1       ;
; SDRAM_Controller:U4|Selector25~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector24~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector84~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector26~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector26~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector26~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector25~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector24~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector84~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector26~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector26~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector26~0                                                                                                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~6                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[0]                 ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[1]                 ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[2]                 ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~5                              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|cntr_cout[6]~0                   ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9~0                     ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10~0                    ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~8              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~7              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~6              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~5              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~4              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~3              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~2              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~1              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~0              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~8              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~7              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~6              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~5              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~4              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~3              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~2              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~1              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~0              ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11~0                    ; 1       ;
; SDRAM_Controller:U4|ReadUSBFIFO                                                                                                               ; 1       ;
; SDRAM_Controller:U3|ReadUSBFIFO                                                                                                               ; 1       ;
; Mux1~0                                                                                                                                        ; 1       ;
; SDRAM_Controller:U4|present_state.INIT~0                                                                                                      ; 1       ;
; SDRAM_Controller:U4|count_init~6                                                                                                              ; 1       ;
; SDRAM_Controller:U4|count_init~5                                                                                                              ; 1       ;
; SDRAM_Controller:U4|count_init~4                                                                                                              ; 1       ;
; SDRAM_Controller:U4|count_init~3                                                                                                              ; 1       ;
; SDRAM_Controller:U4|count_init~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|count_init~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|count_init~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector76~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector75~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector74~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector68~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector64~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector73~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector72~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector91~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector91~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector28~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector27~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector87~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector30~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector89~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector29~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~7                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~6                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~5                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~4                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~3                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector85~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|refreshsdram~0                                                                                                            ; 1       ;
; SDRAM_Controller:U4|Equal13~1                                                                                                                 ; 1       ;
; SDRAM_Controller:U4|Equal13~0                                                                                                                 ; 1       ;
; SDRAM_Controller:U4|Selector23~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector23~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector22~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector21~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector20~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector20~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector82~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector32~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector31~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector19~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector77~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector77~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector18~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector80~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|present_state.INIT~0                                                                                                      ; 1       ;
; SDRAM_Controller:U3|count_init~6                                                                                                              ; 1       ;
; SDRAM_Controller:U3|count_init~5                                                                                                              ; 1       ;
; SDRAM_Controller:U3|count_init~4                                                                                                              ; 1       ;
; SDRAM_Controller:U3|count_init~3                                                                                                              ; 1       ;
; SDRAM_Controller:U3|count_init~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|count_init~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|count_init~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector76~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector75~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector74~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector68~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector64~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector73~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector72~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector91~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector91~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector28~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector27~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector87~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector30~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector89~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector29~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~9                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~8                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~7                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~6                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~5                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~4                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~3                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector85~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|refreshsdram~0                                                                                                            ; 1       ;
; SDRAM_Controller:U3|Equal13~1                                                                                                                 ; 1       ;
; SDRAM_Controller:U3|Equal13~0                                                                                                                 ; 1       ;
; SDRAM_Controller:U3|Selector23~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector23~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector22~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector21~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector20~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector20~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector82~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector32~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector31~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector19~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector77~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector77~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector18~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector80~0                                                                                                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~5                              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11~0                    ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10~0                    ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|valid_wrreq~1                                                ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1~0                     ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|_~0                              ; 1       ;
; Controller:U2|Selector7~0                                                                                                                     ; 1       ;
; Controller:U2|Selector8~2                                                                                                                     ; 1       ;
; Controller:U2|Selector8~1                                                                                                                     ; 1       ;
; Controller:U2|Selector8~0                                                                                                                     ; 1       ;
; Controller:U2|Selector9~1                                                                                                                     ; 1       ;
; SDRAM_Controller:U4|Selector34~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector90~3                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector33~1                                                                                                              ; 1       ;
; Controller:U2|Selector4~0                                                                                                                     ; 1       ;
; SDRAM_Controller:U3|Selector34~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector90~3                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector33~0                                                                                                              ; 1       ;
; Controller:U2|Selector5~0                                                                                                                     ; 1       ;
; Controller:U2|Selector6~0                                                                                                                     ; 1       ;
; LED_Check:U9|Check_Index[2]~4                                                                                                                 ; 1       ;
; LED_Check:U9|Check_Index[0]~3                                                                                                                 ; 1       ;
; CPU_Command_2[3]                                                                                                                              ; 1       ;
; CPU_Command_2[0]                                                                                                                              ; 1       ;
; CPU_Command_2[1]                                                                                                                              ; 1       ;
; CPU_Command_2[2]                                                                                                                              ; 1       ;
; CPU_Command_2[7]                                                                                                                              ; 1       ;
; CPU_Command_2[4]                                                                                                                              ; 1       ;
; LED_Check:U9|Check_Index[0]~2                                                                                                                 ; 1       ;
; CPU_Command_2[5]                                                                                                                              ; 1       ;
; LED_Check:U9|Check_Index[1]~1                                                                                                                 ; 1       ;
; LED_Check:U9|Check_Index[1]~0                                                                                                                 ; 1       ;
; Check_Led[7]~0                                                                                                                                ; 1       ;
; CPU_Command_2[6]                                                                                                                              ; 1       ;
; readusbfifodata_t2[15]~15                                                                                                                     ; 1       ;
; readusbfifodata_t2[14]~14                                                                                                                     ; 1       ;
; readusbfifodata_t2[13]~13                                                                                                                     ; 1       ;
; readusbfifodata_t2[12]~12                                                                                                                     ; 1       ;
; readusbfifodata_t2[11]~11                                                                                                                     ; 1       ;
; readusbfifodata_t2[10]~10                                                                                                                     ; 1       ;
; readusbfifodata_t2[9]~9                                                                                                                       ; 1       ;
; readusbfifodata_t2[8]~8                                                                                                                       ; 1       ;
; readusbfifodata_t2[7]~7                                                                                                                       ; 1       ;
; readusbfifodata_t2[6]~6                                                                                                                       ; 1       ;
; readusbfifodata_t2[5]~5                                                                                                                       ; 1       ;
; readusbfifodata_t2[4]~4                                                                                                                       ; 1       ;
; readusbfifodata_t2[3]~3                                                                                                                       ; 1       ;
; readusbfifodata_t2[2]~2                                                                                                                       ; 1       ;
; readusbfifodata_t2[1]~1                                                                                                                       ; 1       ;
; readusbfifodata_t2[0]~0                                                                                                                       ; 1       ;
; readusbfifodata_t1[15]~15                                                                                                                     ; 1       ;
; readusbfifodata_t1[14]~14                                                                                                                     ; 1       ;
; readusbfifodata_t1[13]~13                                                                                                                     ; 1       ;
; readusbfifodata_t1[12]~12                                                                                                                     ; 1       ;
; readusbfifodata_t1[11]~11                                                                                                                     ; 1       ;
; readusbfifodata_t1[10]~10                                                                                                                     ; 1       ;
; readusbfifodata_t1[9]~9                                                                                                                       ; 1       ;
; readusbfifodata_t1[8]~8                                                                                                                       ; 1       ;
; readusbfifodata_t1[7]~7                                                                                                                       ; 1       ;
; readusbfifodata_t1[6]~6                                                                                                                       ; 1       ;
; readusbfifodata_t1[5]~5                                                                                                                       ; 1       ;
; readusbfifodata_t1[4]~4                                                                                                                       ; 1       ;
; readusbfifodata_t1[3]~3                                                                                                                       ; 1       ;
; readusbfifodata_t1[2]~2                                                                                                                       ; 1       ;
; readusbfifodata_t1[1]~1                                                                                                                       ; 1       ;
; readusbfifodata_t1[0]~0                                                                                                                       ; 1       ;
; CPU_Read_1[7]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[7]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[6]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[6]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[5]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[5]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[4]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[4]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[3]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[3]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[2]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[2]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[1]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[1]~_emulated                                                                                                                       ; 1       ;
; CPU_Read_1[0]~head_lut                                                                                                                        ; 1       ;
; CPU_Read_1[0]~_emulated                                                                                                                       ; 1       ;
; SDRAM_Controller:U4|Selector40~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector41~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector42~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector43~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector44~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector45~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector46~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector47~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector48~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector49~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector50~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector51~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|WideOr21~0                                                                                                                ; 1       ;
; SDRAM_Controller:U4|Selector52~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|row~13                                                                                                                    ; 1       ;
; SDRAM_Controller:U4|Selector38~4                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector38~3                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector38~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector36~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector35~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector39~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector39~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector39~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector90~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector90~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Equal10~1                                                                                                                 ; 1       ;
; SDRAM_Controller:U4|Equal10~0                                                                                                                 ; 1       ;
; SDRAM_Controller:U4|Selector86~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector86~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector86~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector83~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector79~3                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Equal1~3                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Equal1~2                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Equal1~1                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Equal1~0                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Selector79~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector79~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector81~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector81~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector81~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector92~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Equal3~2                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Equal3~1                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Equal3~0                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Selector40~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector41~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector42~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector43~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector44~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector45~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector46~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector47~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector48~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector49~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector50~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector51~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|WideOr21~0                                                                                                                ; 1       ;
; SDRAM_Controller:U3|Selector52~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|row~13                                                                                                                    ; 1       ;
; SDRAM_Controller:U3|Selector38~4                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector38~3                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector38~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector36~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector35~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector39~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector39~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector39~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector90~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector90~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Equal10~1                                                                                                                 ; 1       ;
; SDRAM_Controller:U3|Equal10~0                                                                                                                 ; 1       ;
; SDRAM_Controller:U3|Selector86~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector86~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector86~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector83~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector79~3                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Equal1~3                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Equal1~2                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Equal1~1                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Equal1~0                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Selector79~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector79~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector81~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector81~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector81~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector92~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Equal3~2                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Equal3~1                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Equal3~0                                                                                                                  ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~4              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~3              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~2              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~1              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux|result_node[0]~0              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~4              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~3              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~2              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~1              ; 1       ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux|result_node[0]~0              ; 1       ;
; Controller:U2|Selector3~1                                                                                                                     ; 1       ;
; Controller:U2|Selector3~0                                                                                                                     ; 1       ;
; SDRAM_Controller:U4|process_2~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Equal9~1                                                                                                                  ; 1       ;
; SDRAM_Controller:U4|Equal9~0                                                                                                                  ; 1       ;
; Controller:U2|Selector2~2                                                                                                                     ; 1       ;
; Controller:U2|Selector2~1                                                                                                                     ; 1       ;
; Controller:U2|Selector1~2                                                                                                                     ; 1       ;
; Controller:U2|Selector1~0                                                                                                                     ; 1       ;
; Controller:U2|Selector0~2                                                                                                                     ; 1       ;
; Controller:U2|Selector9~0                                                                                                                     ; 1       ;
; Controller:U2|Selector0~0                                                                                                                     ; 1       ;
; SDRAM_Controller:U3|process_2~0                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Equal9~1                                                                                                                  ; 1       ;
; SDRAM_Controller:U3|Equal9~0                                                                                                                  ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor0                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[0]  ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor0                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor1                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor1                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor2                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor2                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor4                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor4                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor7                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor7                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe15|dffe16a[8]  ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor9                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin|xor9                         ; 1       ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin|xor10                        ; 1       ;
; LED_Check:U9|Check_Counter~23                                                                                                                 ; 1       ;
; LED_Check:U9|Check_Counter~15                                                                                                                 ; 1       ;
; LED_Check:U9|Mux0~2                                                                                                                           ; 1       ;
; LED_Check:U9|Mux0~0                                                                                                                           ; 1       ;
; SDRAM_Controller:U4|Selector5~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector6~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector7~1                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector7~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector8~1                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector8~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector9~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector10~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector11~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector12~4                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector12~3                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector12~2                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector12~1                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector13~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector14~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector15~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector16~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector17~0                                                                                                              ; 1       ;
; SDRAM_Controller:U4|Selector3~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector4~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|Selector2~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|WideOr0~1                                                                                                                 ; 1       ;
; SDRAM_Controller:U4|Selector1~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|WideOr2~0                                                                                                                 ; 1       ;
; SDRAM_Controller:U4|Selector0~0                                                                                                               ; 1       ;
; SDRAM_Controller:U4|WideOr0~0                                                                                                                 ; 1       ;
; SDRAM_Controller:U3|Selector5~0                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector6~0                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector7~1                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector7~0                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector8~1                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector8~0                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector9~0                                                                                                               ; 1       ;
; SDRAM_Controller:U3|Selector10~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector11~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector12~4                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector12~3                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector12~2                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector12~1                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector13~0                                                                                                              ; 1       ;
; SDRAM_Controller:U3|Selector14~0                                                                                                              ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+
; Name                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None ; M9K_X27_Y16_N0, M9K_X27_Y13_N0, M9K_X27_Y15_N0, M9K_X27_Y14_N0 ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None ; M9K_X15_Y16_N0, M9K_X15_Y15_N0, M9K_X15_Y17_N0, M9K_X15_Y18_N0 ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,102 / 32,401 ( 3 % ) ;
; C16 interconnects          ; 69 / 1,326 ( 5 % )     ;
; C4 interconnects           ; 564 / 21,816 ( 3 % )   ;
; Direct links               ; 332 / 32,401 ( 1 % )   ;
; Global clocks              ; 7 / 10 ( 70 % )        ;
; Local interconnects        ; 475 / 10,320 ( 5 % )   ;
; R24 interconnects          ; 65 / 1,289 ( 5 % )     ;
; R4 interconnects           ; 562 / 28,186 ( 2 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.20) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 6                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.06) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 49                           ;
; 1 Clock                            ; 52                           ;
; 1 Clock enable                     ; 22                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.18) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 4                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 7                            ;
; 25                                           ; 5                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 5                            ;
; 29                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.25) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 9                            ;
; 2                                               ; 7                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 4                            ;
; 6                                               ; 0                            ;
; 7                                               ; 5                            ;
; 8                                               ; 2                            ;
; 9                                               ; 5                            ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 4                            ;
; 13                                              ; 8                            ;
; 14                                              ; 4                            ;
; 15                                              ; 7                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.05) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 6                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 4                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 135       ; 0            ; 135       ; 0            ; 0            ; 135       ; 135       ; 0            ; 135       ; 135       ; 0            ; 0            ; 0            ; 0            ; 66           ; 0            ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 135       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 135          ; 0         ; 135          ; 135          ; 0         ; 0         ; 135          ; 0         ; 0         ; 135          ; 135          ; 135          ; 135          ; 69           ; 135          ; 135          ; 69           ; 135          ; 135          ; 135          ; 135          ; 135          ; 135          ; 135          ; 135          ; 135          ; 0         ; 135          ; 135          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Check              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SLRD               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SLWR               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLAGB              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IFCLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_On           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_En           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_ST           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Clk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Laser_Data[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Encode_A           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Encode_B           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CKE0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CSn0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RASn0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CASn0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WEn0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UDQM0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDQM0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BA0[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BA0[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CKE1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CSn1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RASn1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CASn1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WEn1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UDQM1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDQM1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BA1[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BA1[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ0[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ1[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLAGC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESETn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK48M             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_Set            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_RD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATAIN[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPU_WR             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CPU_WR          ; CPU_Set,CPU_WR       ; 10.2              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                         ; Destination Register                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; LED_Check:U9|Low_Clk_Counter[19]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 1.556             ;
; CPU_Command_2[5]                                                                                                        ; Check_Led[5]                                                                                                                                ; 1.382             ;
; CPU_Command_2[4]                                                                                                        ; Check_Led[4]                                                                                                                                ; 1.382             ;
; CPU_Command_2[1]                                                                                                        ; Check_Led[1]                                                                                                                                ; 1.382             ;
; CPU_Command_2[0]                                                                                                        ; Check_Led[0]                                                                                                                                ; 1.382             ;
; CPU_Command_2[7]                                                                                                        ; Check_Led[7]                                                                                                                                ; 1.382             ;
; CPU_Command_2[2]                                                                                                        ; Check_Led[2]                                                                                                                                ; 1.107             ;
; CPU_Command_2[3]                                                                                                        ; Check_Led[3]                                                                                                                                ; 1.107             ;
; CPU_Command_2[6]                                                                                                        ; Check_Led[6]                                                                                                                                ; 1.081             ;
; LED_Check:U9|Low_Clk_Counter[18]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[17]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[16]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[15]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[14]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[13]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[12]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[11]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[10]                                                                                        ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[9]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[8]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[7]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[6]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[5]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[4]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[3]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[2]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[1]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; LED_Check:U9|Low_Clk_Counter[0]                                                                                         ; LED_Check:U9|Low_Clk_Counter[19]                                                                                                            ; 0.778             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[0]                             ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a11~porta_address_reg0 ; 0.265             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[1]                             ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a11~porta_address_reg0 ; 0.265             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[2]                             ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a11~porta_address_reg0 ; 0.265             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[5]~latch                                                                                                                         ; 0.252             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[1]~latch                                                                                                                         ; 0.228             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[2]~latch                                                                                                                         ; 0.228             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[3]~latch                                                                                                                         ; 0.228             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[4]~latch                                                                                                                         ; 0.228             ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[3]                             ; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a7~porta_address_reg0  ; 0.212             ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[4]                             ; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a7~porta_address_reg0  ; 0.212             ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|wrptr_g[5]                             ; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a7~porta_address_reg0  ; 0.212             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[0]~latch                                                                                                                         ; 0.202             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[6]~latch                                                                                                                         ; 0.202             ;
; CPU_RD                                                                                                                  ; CPU_Read_1[1]~_emulated                                                                                                                     ; 0.202             ;
; CPU_Set                                                                                                                 ; CPU_Read_1[7]~latch                                                                                                                         ; 0.166             ;
; Check_Led[2]                                                                                                            ; CPU_Read_1_t[2]                                                                                                                             ; 0.150             ;
; Check_Led[3]                                                                                                            ; CPU_Read_1_t[3]                                                                                                                             ; 0.150             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4 ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a15~portb_address_reg0 ; 0.126             ;
; CPU_RD                                                                                                                  ; CPU_Read_1[7]~_emulated                                                                                                                     ; 0.113             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9 ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                ; 0.037             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5 ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1]                ; 0.037             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3 ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|sub_parity10a[0]               ; 0.033             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8 ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                ; 0.032             ;
; SDRAM_Controller:U3|bank[0]                                                                                             ; SDRAM_Controller:U3|BA[0]                                                                                                                   ; 0.024             ;
; Controller:U2|present_state.S3                                                                                          ; Controller:U2|wr_t[0]                                                                                                                       ; 0.023             ;
; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3 ; FIFO_16Bit_2K:U1|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a15~portb_address_reg0 ; 0.020             ;
; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a0 ; FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1                     ; 0.011             ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jun 03 15:44:46 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off USB2_SDRAM_Project -c USB2_SDRAM_Project
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CE10F17C8 for design "USB2_SDRAM_Project"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 9, clock division of 4, and phase shift of 0 degrees (0 ps) for CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 3, clock division of 8, and phase shift of 0 degrees (0 ps) for CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[1] port
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "FIFO_16Bit_2K:U5|FIFO_Core:U0|dcfifo:dcfifo_component|dcfifo_d7n1:auto_generated|altsyncram_gm31:fifo_ram|ram_block11a15" has a port clk1 that is stuck at GND
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE6F17C8 is compatible
    Info: Device EP4CE15F17C8 is compatible
    Info: Device EP4CE22F17C8 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info: Pin ~ALTERA_DCLK~ is reserved at location H1
    Info: Pin ~ALTERA_DATA0~ is reserved at location H2
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "Check_Led[6]|combout" is a latch
    Warning: Node "Check_Led[7]|combout" is a latch
    Warning: Node "Check_Led[2]|combout" is a latch
    Warning: Node "Check_Led[3]|combout" is a latch
    Warning: Node "Check_Led[5]|combout" is a latch
    Warning: Node "Check_Led[4]|combout" is a latch
    Warning: Node "Check_Led[1]|combout" is a latch
    Warning: Node "Check_Led[0]|combout" is a latch
    Warning: Node "CPU_Read_1[0]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[0]|combout" is a latch
    Warning: Node "CPU_Read_1[1]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[1]|combout" is a latch
    Warning: Node "CPU_Read_1[2]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[2]|combout" is a latch
    Warning: Node "CPU_Read_1[3]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[3]|combout" is a latch
    Warning: Node "CPU_Read_1[4]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[4]|combout" is a latch
    Warning: Node "CPU_Read_1[5]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[5]|combout" is a latch
    Warning: Node "CPU_Read_1[6]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[6]|combout" is a latch
    Warning: Node "CPU_Read_1[7]~latch|combout" is a latch
    Warning: Node "CPU_Read_1_t[7]|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_d7n1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe15|dffe16a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe13|dffe14a* 
Warning: Ignored filter: *rs_dgwp|dffpipe_re9:dffpipe13|dffe14a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path: Argument <to> is not an object ID
Critical Warning: Synopsys Design Constraints File file not found: 'USB2_SDRAM_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -rise_to [get_clocks {CLK48M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -fall_to [get_clocks {CLK48M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -rise_to [get_clocks {CLK48M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -fall_to [get_clocks {CLK48M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -rise_to [get_clocks {CLK48M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -fall_to [get_clocks {CLK48M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -rise_to [get_clocks {CLK48M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -fall_to [get_clocks {CLK48M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_WR}] -rise_to [get_clocks {CPU_Set}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_WR}] -fall_to [get_clocks {CPU_Set}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_WR}] -rise_to [get_clocks {CPU_Set}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_WR}] -fall_to [get_clocks {CPU_Set}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_WR}] -rise_to [get_clocks {CPU_Set}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_WR}] -fall_to [get_clocks {CPU_Set}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_WR}] -rise_to [get_clocks {CPU_Set}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_WR}] -fall_to [get_clocks {CPU_Set}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -rise_to [get_clocks {CPU_RD}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -fall_to [get_clocks {CPU_RD}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -rise_to [get_clocks {CPU_RD}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -fall_to [get_clocks {CPU_RD}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -rise_to [get_clocks {CPU_RD}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU_Set}] -fall_to [get_clocks {CPU_RD}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -rise_to [get_clocks {CPU_RD}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU_Set}] -fall_to [get_clocks {CPU_RD}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK48M}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK48M}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK48M}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK48M}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK48M}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK48M}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK48M}] -rise_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK48M}] -fall_to [get_clocks {LED_Check:U9|Low_Clk_Counter[19]}] -hold 0.020
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 7 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.833       CLK48M
    Info:    1.000       CPU_RD
    Info:    1.000      CPU_Set
    Info:    1.000       CPU_WR
    Info:    1.000 LED_Check:U9|Low_Clk_Counter[19]
    Info:    9.259 U0|U0|altpll_component|auto_generated|pll1|clk[0]
    Info:   55.554 U0|U0|altpll_component|auto_generated|pll1|clk[1]
Info: Automatically promoted node CLK48M~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node LED_Check:U9|Low_Clk_Counter[19] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node LED_Check:U9|Low_Clk_Counter[19]~55
Info: Automatically promoted node Check_Led[7]~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CPU_Read_1_t[7]~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node resetn_t 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SDRAM_Controller:U3|Empty
        Info: Destination node SDRAM_Controller:U4|Empty
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|pll1" output port clk[0] feeds output pin "CLK0~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|pll1" output port clk[0] feeds output pin "CLK1~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "CLKGen:U0|PLL_Core:U0|altpll:altpll_component|PLL_Core_altpll:auto_generated|pll1" output port clk[1] feeds output pin "IFCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 66 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin FLAGB uses I/O standard 3.3-V LVTTL at L9
    Info: Pin Laser_On uses I/O standard 3.3-V LVTTL at N14
    Info: Pin Encode_A uses I/O standard 3.3-V LVTTL at L1
    Info: Pin Encode_B uses I/O standard 3.3-V LVTTL at K2
    Info: Pin CPU_Data[0] uses I/O standard 3.3-V LVTTL at K16
    Info: Pin CPU_Data[1] uses I/O standard 3.3-V LVTTL at L15
    Info: Pin CPU_Data[2] uses I/O standard 3.3-V LVTTL at L16
    Info: Pin CPU_Data[3] uses I/O standard 3.3-V LVTTL at L14
    Info: Pin CPU_Data[4] uses I/O standard 3.3-V LVTTL at N15
    Info: Pin CPU_Data[5] uses I/O standard 3.3-V LVTTL at N16
    Info: Pin CPU_Data[6] uses I/O standard 3.3-V LVTTL at P15
    Info: Pin CPU_Data[7] uses I/O standard 3.3-V LVTTL at P16
    Info: Pin DQ0[0] uses I/O standard 3.3-V LVTTL at L2
    Info: Pin DQ0[1] uses I/O standard 3.3-V LVTTL at L4
    Info: Pin DQ0[2] uses I/O standard 3.3-V LVTTL at N3
    Info: Pin DQ0[3] uses I/O standard 3.3-V LVTTL at N1
    Info: Pin DQ0[4] uses I/O standard 3.3-V LVTTL at N5
    Info: Pin DQ0[5] uses I/O standard 3.3-V LVTTL at N2
    Info: Pin DQ0[6] uses I/O standard 3.3-V LVTTL at P1
    Info: Pin DQ0[7] uses I/O standard 3.3-V LVTTL at P2
    Info: Pin DQ0[8] uses I/O standard 3.3-V LVTTL at R6
    Info: Pin DQ0[9] uses I/O standard 3.3-V LVTTL at T6
    Info: Pin DQ0[10] uses I/O standard 3.3-V LVTTL at R5
    Info: Pin DQ0[11] uses I/O standard 3.3-V LVTTL at T5
    Info: Pin DQ0[12] uses I/O standard 3.3-V LVTTL at R4
    Info: Pin DQ0[13] uses I/O standard 3.3-V LVTTL at T4
    Info: Pin DQ0[14] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin DQ0[15] uses I/O standard 3.3-V LVTTL at T3
    Info: Pin DQ1[0] uses I/O standard 3.3-V LVTTL at B3
    Info: Pin DQ1[1] uses I/O standard 3.3-V LVTTL at A3
    Info: Pin DQ1[2] uses I/O standard 3.3-V LVTTL at B4
    Info: Pin DQ1[3] uses I/O standard 3.3-V LVTTL at A4
    Info: Pin DQ1[4] uses I/O standard 3.3-V LVTTL at B5
    Info: Pin DQ1[5] uses I/O standard 3.3-V LVTTL at A5
    Info: Pin DQ1[6] uses I/O standard 3.3-V LVTTL at B6
    Info: Pin DQ1[7] uses I/O standard 3.3-V LVTTL at A6
    Info: Pin DQ1[8] uses I/O standard 3.3-V LVTTL at D1
    Info: Pin DQ1[9] uses I/O standard 3.3-V LVTTL at F3
    Info: Pin DQ1[10] uses I/O standard 3.3-V LVTTL at F1
    Info: Pin DQ1[11] uses I/O standard 3.3-V LVTTL at F2
    Info: Pin DQ1[12] uses I/O standard 3.3-V LVTTL at G1
    Info: Pin DQ1[13] uses I/O standard 3.3-V LVTTL at G2
    Info: Pin DQ1[14] uses I/O standard 3.3-V LVTTL at J1
    Info: Pin DQ1[15] uses I/O standard 3.3-V LVTTL at J2
    Info: Pin FLAGC uses I/O standard 3.3-V LVTTL at N12
    Info: Pin RESETn uses I/O standard 3.3-V LVTTL at N13
    Info: Pin CLK48M uses I/O standard 3.3-V LVTTL at E1
    Info: Pin CPU_Set uses I/O standard 3.3-V LVTTL at N11
    Info: Pin CPU_RD uses I/O standard 3.3-V LVTTL at D15
    Info: Pin DATAIN[0] uses I/O standard 3.3-V LVTTL at D14
    Info: Pin DATAIN[1] uses I/O standard 3.3-V LVTTL at F15
    Info: Pin DATAIN[2] uses I/O standard 3.3-V LVTTL at F16
    Info: Pin DATAIN[3] uses I/O standard 3.3-V LVTTL at G15
    Info: Pin DATAIN[4] uses I/O standard 3.3-V LVTTL at G16
    Info: Pin DATAIN[5] uses I/O standard 3.3-V LVTTL at J15
    Info: Pin DATAIN[6] uses I/O standard 3.3-V LVTTL at J16
    Info: Pin DATAIN[7] uses I/O standard 3.3-V LVTTL at K15
    Info: Pin DATAIN[8] uses I/O standard 3.3-V LVTTL at P14
    Info: Pin DATAIN[9] uses I/O standard 3.3-V LVTTL at R16
    Info: Pin DATAIN[10] uses I/O standard 3.3-V LVTTL at T15
    Info: Pin DATAIN[11] uses I/O standard 3.3-V LVTTL at R14
    Info: Pin DATAIN[12] uses I/O standard 3.3-V LVTTL at T14
    Info: Pin DATAIN[13] uses I/O standard 3.3-V LVTTL at R13
    Info: Pin DATAIN[14] uses I/O standard 3.3-V LVTTL at T13
    Info: Pin DATAIN[15] uses I/O standard 3.3-V LVTTL at R12
    Info: Pin CPU_WR uses I/O standard 3.3-V LVTTL at D16
Info: Generated suppressed messages file E:/myfile/CTS1000/FPGA/FPGA_V21/USB2_SDRAM_Project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 49 warnings
    Info: Peak virtual memory: 496 megabytes
    Info: Processing ended: Sun Jun 03 15:44:55 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/myfile/CTS1000/FPGA/FPGA_V21/USB2_SDRAM_Project.fit.smsg.


