// TEST: LI ADDIU ADDIU3 ADDU NOP BNEZ B JR
    insts[0] = 16'b01101_000_000_00001; // LI R1 1
    insts[1] = 16'b01101_001_000_00010; // LI R2 2
    insts[2] = 16'b01101_010_000_00011; // LI R3 3
    insts[3] = 16'b01001_000_000_00100; // ADDIU
    insts[4] = 16'b01000_000_011_00110; // ADDIU3
    insts[5] = 16'b11100_000_001_01001; // ADDU
    insts[6] = 16'b00001_000_000_00000; // NOP
    insts[7] = 16'b00101_001_111_11111; // BNEZ R1 FE
    insts[7] = 16'b00010_111_111_11111; // B FF
    insts[8] = 16'b11101_001_000_00000; // JR

// TEST: Fibonacci
    insts[0] = 16'b01101_001_000_00001; // LI R1 1
    insts[1] = 16'b01101_010_000_00001; // LI R2 1
    insts[2] = 16'b01101_011_100_00000; // LI R3 80
    insts[3] = 16'b00110_011_011_00000; // SLL R3 R3 0
    insts[4] = 16'b01101_100_000_01001; // LI R4 9
    insts[5] = 16'b11011_011_001_00000; // SW R3 R1 0
    insts[6] = 16'b11011_011_010_00001; // SW R3 R2 1
    insts[7] = 16'b11100_001_010_00101; // ADDU R1 R2 R1
    insts[8] = 16'b11100_001_010_01001; // ADDU R1 R2 R2
    insts[9] = 16'b01001_011_000_00010; // ADDIU R3 2
    insts[10]= 16'b01001_100_111_11111; // ADDIU R4 FF
    insts[11]= 16'b00101_100_111_11001; // BNEZ R4 F9
    insts[12]= 16'b00001_000_000_00000; // RET
    insts[13]= 16'b00010_111_111_11111; // B FF

// TEST: CMP CMPI BTEQZ
    insts[0] = 16'b01101_000_000_00001; // LI R1 1
    insts[1] = 16'b01101_001_000_00010; // LI R2 2
    insts[2] = 16'b01101_010_000_00001; // LI R3 1
    insts[3] = 16'b11101_000_001_01010; // CMP R1 R2
    insts[4] = 16'b01100_000_111_11101; // BTEQZ FD
    insts[5] = 16'b11101_000_010_01010; // CMP R1 R3
    insts[6] = 16'b01100_000_000_00011; // BTEQZ 03
    insts[7] = 16'b00001_000_000_00000; // NOP
    insts[8] = 16'b00001_000_000_00000; // NOP
    insts[9] = 16'b00001_000_000_00000; // NOP
    insts[10]= 16'b01110_000_000_00001; // CMPI R1 1
    insts[11]= 16'b01100_000_111_11101; // BTEQZ FD
    insts[12]= 16'b00010_111_111_11111; // B FF

// TEST: SW LW
    insts[0] = 16'b01101_000_000_00001; // LI R1 1
    insts[1] = 16'b01101_001_000_00010; // LI R2 2
    insts[2] = 16'b01101_010_100_00000; // LI R3 80
    insts[3] = 16'b00110_010_010_00000; // SLL R3 R3 0
    insts[4] = 16'b11011_010_000_00000; // SW R3 R1 0
    insts[5] = 16'b10011_010_001_00000; // LW R3 R2 0
    insts[6] = 16'b11011_010_001_00001; // SW R3 R2 1
    insts[7]= 16'b00010_111_111_11111; // B FF
    

// TEST: MTIH, MFIH
    insts[0] = 16'b01101_001_000_00011; // LI R1 0x03
    insts[1] = 16'b01101_010_000_00001; // LI R2 0x01
    insts[2] = 16'b01101_011_110_00000; // LI R3 0xC0
    insts[3] = 16'b11110_011_000_00001; // MTIH R3
    insts[4] = 16'b11110_001_000_00000; // MFIH R1
    insts[5] = 16'b11110_010_000_00000; // MFIH R2

// TEST: MFPC
    insts[0] = 16'b01101_001_000_00011; // LI R1 0x03
    insts[1] = 16'b01101_010_000_00001; // LI R2 0x01
    insts[2] = 16'b01101_011_110_00000; // LI R3 0xC0
    insts[3] = 16'b11101_001_010_00000; // MFPC R1

// TEST: SRAM 1 (data)
    insts[0] = 16'b01101_001_000_00001; // LI R1 1
    insts[1] = 16'b01101_010_000_00010; // LI R2 2
    insts[2] = 16'b01101_011_100_00000; // LI R3 80
    insts[3] = 16'b00110_011_011_00000; // SLL R3 R3 0
    insts[4] = 16'b01101_100_000_00101; // LI R4 5
    insts[5] = 16'b11011_011_001_00000; // SW R3 R1 0
    insts[6] = 16'b11011_011_010_00001; // SW R3 R2 1
    insts[7] = 16'b01001_001_000_00010; // ADDIU R1 2
    insts[8] = 16'b01001_010_000_00010; // ADDIU R2 2
    insts[9] = 16'b01001_011_000_00010; // ADDIU R3 2
    insts[10]= 16'b01001_100_111_11111; // ADDIU R4 FF
    insts[11]= 16'b00101_100_111_11001; // BNEZ R4 F9
    insts[12]= 16'b00001_000_000_00000; // RET
    insts[13]= 16'b00010_111_111_11111; // B FF

// TEST: SRAM 2
    insts[0] = 16'b01101_001_000_00001; // LI R1 1
    insts[1] = 16'b01101_010_000_00001; // LI R2 1
    insts[2] = 16'b01101_011_100_00000; // LI R3 80
    insts[3] = 16'b01101_100_010_00000; // LI R4 40
    insts[4] = 16'b00110_011_011_00000; // SLL R3 R3 0
    insts[5] = 16'b00110_100_100_00000; // SLL R4 R4 0
    insts[6] = 16'b01101_101_000_01001; // LI R5 9
    insts[7] = 16'b11011_011_001_00000; // SW R3 R1 0
    insts[8] = 16'b11011_011_010_00001; // SW R3 R2 1
    insts[9] = 16'b11011_100_001_00000; // SW R4 R1 0
    insts[10]= 16'b11011_100_010_00001; // SW R4 R2 1
    insts[11]= 16'b11100_001_010_00101; // ADDU R1 R2 R1
    insts[12]= 16'b11100_001_010_01001; // ADDU R1 R2 R2
    insts[13]= 16'b01001_011_000_00010; // ADDIU R3 2
    insts[14]= 16'b01001_100_000_00010; // ADDIU R4 2
    insts[15]= 16'b01001_101_111_11111; // ADDIU R5 FF
    insts[16]= 16'b00101_101_111_11001; // BNEZ R5 F6
    insts[17]= 16'b00001_000_000_00000; // RET
    insts[18]= 16'b00010_111_111_11111; // B FF

// TEST: MFPC+PC_FORWARD
0 16'b00001_000_000_00000; //NOP
1 16'b00001_000_000_00000; //NOP
2 16'b01101_011_100_00000; //LI R3 80
3 16'b00110_011_011_00000; //SLL R3 R3 0
4 16'b11101_000_010_00000; //MFPC R0
5 16'b01001_000_000_00001; //ADDIU R0 1
6 16'b11011_011_000_00000; //SW R3 R0 0
7 16'b11101_001_010_00000; //MFPC R1
8 16'b11011_011_001_00001; //SW R3 R1 1 

//TEST MTSP
0 16'b00001_000_000_00000; //NOP
1 16'b00001_000_000_00000; //NOP
2 16'b01101_011_100_00000; //LI R3 80
3 16'b00110_011_011_00000; //SLL R3 R3 0
  16'b01100_100_011_00000; //MTSP R3
  16'b11011_011_011_00000; //SW R3 R3 0
  16'b11010_011_000_00011; //SW_SP R3 3
  16'b00000_000_000_00011; //ADDSP3 R0 3
  16'b11011_011_000_00001; //SW R3 R0 1
  16'b01100_011_000_00010; //ADDSP R0 2
  16'b00000_000_000_00000; //ADDSP3 R0 0
  16'b11010_000_000_00000; //SW_SP R0 0