
module clk_base(clk_100MHz,clk_250MHz,locked);

  input  clk_100MHz;
  output clk_250MHz;
  output locked;


endmodule

