/* 45.7MHz setting */
2 /*n_tbl*/
2 /*nreg*/
/*loop2 for n_tbl*/
177 /*n_entry*/
0    /*tblidx_min*/
0x30 /*sensorMode of this tbl*/
32  /*(SINT8)exp_tblidx0_unit*/
16 /*exp_tblidx_unit*/
1 /*n_burst_sec*/
/*template*/ /*nreg*/
0x1B
0x90
0x01
0x00
0x00
/*template*/
0x1D
0xD0
0x07
0x00
0x00
/*loop1 for n_burst_sec*/ /*long exp*/
177  /*n_burstidx*/
4  /*nbyte_entry*/
0  /*burstidx_min*/
2  /*n_op*/
/*loop0 for n_op*/
0   /*tmpl_reg: reg# in template, 0-based*/
0   /*entry_lsb: right shift table entry contain*/
24  /*reg_lsb: left shift to reg*/
12  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop0 ends*/
/*loop1 for n_op*/
1   /*tmpl_reg: reg# in template, 0-based*/
16   /*entry_lsb: right shift table entry contain*/
28  /*reg_lsb: left shift to reg*/
12  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop1 ends*/
/*contains for n_burstidx * nbyte_entry*/
45			
0		
96	
1
138			
0		
96	
1
227			
0		
96	
1
57			
1		
126	
0
74			
0		
96	
1
153			
0		
126	
0
227			
0		
96	
1
43			
1		
96	
1
48			
0		
126	
0
114			
0		
126	
0
177			
0		
126	
0
237			
0		
126	
0
39			
1		
126	
0
30			
0		
126	
0
83			
0		
126	
0
134			
0		
126	
0
182			
0		
96	
1
229			
0		
126	
0
17			
1		
96	
1
60			
1		
126	
0
37			
0		
126	
0
76			
0		
126	
0
113			
0		
96	
1
149			
0		
96	
1
183			
0		
96	
1
216			
0		
96	
1
248			
0		
126	
0
22			
1		
126	
0
51			
1		
126	
0
14			
0		
96	
1
41			
0		
126	
0
66			
0		
96	
1
91			
0		
126	
0
114			
0		
126	
0
136			
0		
96	
1
157			
0		
96	
1
178			
0		
126	
0
197			
0		
96	
1
216			
0		
96	
1
234			
0		
96	
1
251			
0		
96	
1
12			
1		
126	
0
27			
1		
96	
1
43			
1		
126	
0
57			
1		
126	
0
7			
0		
126	
0
20			
0		
17	
1
33			
0		
126	
0
45			
0		
126	
0
56			
0		
96	
1
68			
0		
126	
0
78			
0		
96	
1
88			
0		
96	
1
98			
0		
96	
1
108			
0		
126	
0
117			
0		
126	
0
125			
0		
96	
1
133			
0		
96	
1
141			
0		
96	
1
149			
0		
126	
0
156			
0		
198	
0
163			
0		
126	
0
170			
0		
126	
0
176			
0		
126	
0
182			
0		
126	
0
188			
0		
126	
0
193			
0		
96	
1
199			
0		
126	
0
204			
0		
126	
0
209			
0		
126	
0
213			
0		
96	
1
218			
0		
126	
0
222			
0		
96	
1
226			
0		
96	
1
230			
0		
96	
1
234			
0		
126	
0
238			
0		
126	
0
241			
0		
126	
0
244			
0		
96	
1
247			
0		
96	
1
250			
0		
96	
1
253			
0		
96	
1
0			
1		
96	
1
3			
1		
126	
0
5			
1		
96	
1
8			
1		
126	
0
10			
1		
96	
1
12			
1		
96	
1
15			
1		
126	
0
17			
1		
126	
0
19			
1		
126	
0
20			
1		
96	
1
22			
1		
96	
1
24			
1		
27	
1
26			
1		
126	
0
27			
1		
96	
1
29			
1		
126	
0
30			
1		
96	
1
32			
1		
126	
0
33			
1		
126	
0
34			
1		
96	
1
35			
1		
96	
1
37			
1		
126	
0
38			
1		
126	
0
39			
1		
126	
0
40			
1		
126	
0
41			
1		
126	
0
42			
1		
126	
0
43			
1		
126	
0
44			
1		
126	
0
44			
1		
96	
1
45			
1		
96	
1
46			
1		
126	
0
47			
1		
126	
0
47			
1		
96	
1
48			
1		
203	
0
49			
1		
126	
0
49			
1		
96	
1
50			
1		
126	
0
50			
1		
96	
1
51			
1		
126	
0
51			
1		
96	
1
52			
1		
126	
0
52			
1		
96	
1
53			
1		
126	
0
53			
1		
96	
1
54			
1		
126	
0
54			
1		
96	
1
54			
1		
96	
1
55			
1		
126	
0
55			
1		
96	
1
56			
1		
126	
0
56			
1		
126	
0
56			
1		
96	
1
56			
1		
96	
1
57			
1		
126	
0
57			
1		
153	
0
57			
1		
96	
1
57			
1		
96	
1
58			
1		
126	
0
58			
1		
126	
0
58			
1		
96	
1
58			
1		
96	
1
59			
1		
126	
0
59			
1		
126	
0
59			
1		
126	
0
59			
1		
96	
1
59			
1		
96	
1
59			
1		
96	
1
60			
1		
126	
0
60			
1		
126	
0
60			
1		
126	
0
60			
1		
52	
1
60			
1		
96	
1
60			
1		
96	
1
60			
1		
96	
1
60			
1		
96	
1
61			
1		
126	
0
61			
1		
126	
0
61			
1		
126	
0
61			
1		
126	
0
61			
1		
194	
0
61			
1		
96	
1
61			
1		
96	
1
61			
1		
96	
1
61			
1		
96	
1
61			
1		
96	
1
61			
1		
96	
1
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
62			
1		
126	
0
/*loop1 ends*/
/*vtable partition: n_vtblsec,def_vtype(0:no used,1:vcount,0xff:100us timer)*/
1
1
/*loop3 for n_vtblsec*/
177  /*n_vidx*/
1   /*nbyte_entry*/
0   /*vmin*/
1   /*vtype*/
/*contains n_vidx * nbyte_entry*/
7
7
7
7
6
6
6
6
5
5
5
5
5
4
4
4
4
4
4
4
3
3
3
3
3
3
3
3
3
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
/*end contains*/
/*end loop3*/
/*error table: n_erridx, emin, err unit in "N"-th ev*/
0
0
64
/*contains, for n_erridx (SINT8)*/
/*end contains*/
/*loop2 ends*/
/*loop2 for n_tbl*/
209 /*n_entry*/
0    /*tblidx_min*/
0x40 /*sensorMode of this tbl*/
0  /*(SINT8)exp_tblidx0_unit*/
16 /*exp_tblidx_unit*/
1 /*n_burst_sec*/
/*template*/ /*nreg*/
0x1B
0x90
0x01
0x00
0x00
/*template*/
0x1D
0xD0
0x07
0x00
0x00
/*loop1 for n_burst_sec*/ /*long exp*/
209  /*n_burstidx*/
4  /*nbyte_entry*/
0  /*burstidx_min*/
2  /*n_op*/
/*loop0 for n_op*/
0   /*tmpl_reg: reg# in template, 0-based*/
0   /*entry_lsb: right shift table entry contain*/
24  /*reg_lsb: left shift to reg*/
12  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop0 ends*/
/*loop1 for n_op*/
1   /*tmpl_reg: reg# in template, 0-based*/
16   /*entry_lsb: right shift table entry contain*/
28  /*reg_lsb: left shift to reg*/
12  /*nbit_mask*/ /*NOTE! LSB12->8*/
/*loop1 ends*/
/*contains for n_burstidx * nbyte_entry*/
77			
1		
122	
3
223			
0		
126	
0
96			
0		
122	
3
188			
1		
122	
3
32			
1		
126	
0
117			
0		
135	
0
167			
1		
126	
0
225			
0		
122	
3
16			
0		
126	
0
28			
1		
44	
3
51			
0		
122	
3
41			
1		
122	
3
43			
0		
57	
1
13			
1		
126	
0
229			
1		
126	
0
202			
0		
126	
0
144			
1		
95	
2
100			
0		
126	
0
26			
1		
126	
0
200			
1		
126	
0
132			
0		
122	
3
36			
1		
126	
0
189			
1		
126	
0
101			
0		
122	
3
241			
0		
122	
3
119			
1		
122	
3
14			
0		
8	
2
137			
0		
122	
3
255			
0		
156	
0
112			
1		
126	
0
220			
1		
126	
0
89			
0		
122	
3
188			
0		
122	
3
27			
1		
122	
3
118			
1		
122	
3
205			
1		
122	
3
55			
0		
126	
0
134			
0		
122	
3
211			
0		
126	
0
28			
1		
30	
2
98			
1		
122	
3
165			
1		
122	
3
229			
1		
122	
3
57			
0		
191	
1
116			
0		
126	
0
172			
0		
122	
3
226			
0		
122	
3
22			
1		
122	
3
72			
1		
126	
0
119			
1		
122	
3
165			
1		
126	
0
208			
1		
122	
3
16			
0		
126	
0
56			
0		
126	
0
94			
0		
126	
0
130			
0		
122	
3
165			
0		
122	
3
199			
0		
227	
2
231			
0		
122	
3
6			
1		
223	
0
35			
1		
122	
3
64			
1		
126	
0
91			
1		
126	
0
117			
1		
126	
0
141			
1		
122	
3
165			
1		
77	
2
188			
1		
126	
0
209			
1		
122	
3
230			
1		
122	
3
16			
0		
122	
3
35			
0		
122	
3
54			
0		
126	
0
71			
0		
122	
3
88			
0		
113	
1
104			
0		
191	
2
119			
0		
122	
3
134			
0		
122	
3
148			
0		
122	
3
162			
0		
126	
0
175			
0		
126	
0
187			
0		
122	
3
199			
0		
38	
1
210			
0		
122	
3
221			
0		
122	
3
232			
0		
126	
0
242			
0		
126	
0
251			
0		
122	
3
4			
1		
122	
3
13			
1		
243	
2
21			
1		
122	
3
29			
1		
122	
3
37			
1		
122	
3
45			
1		
126	
0
52			
1		
126	
0
58			
1		
122	
3
65			
1		
126	
0
71			
1		
241	
1
77			
1		
147	
0
83			
1		
126	
0
88			
1		
243	
2
93			
1		
122	
3
98			
1		
122	
3
103			
1		
102	
2
108			
1		
126	
0
112			
1		
121	
1
116			
1		
122	
3
120			
1		
122	
3
124			
1		
153	
2
128			
1		
126	
0
131			
1		
122	
3
135			
1		
126	
0
138			
1		
126	
0
141			
1		
248	
0
144			
1		
126	
0
147			
1		
126	
0
149			
1		
122	
3
152			
1		
122	
3
155			
1		
126	
0
157			
1		
51	
1
159			
1		
122	
3
161			
1		
122	
3
164			
1		
126	
0
166			
1		
126	
0
167			
1		
122	
3
169			
1		
122	
3
171			
1		
100	
3
173			
1		
126	
0
174			
1		
122	
3
176			
1		
126	
0
177			
1		
122	
3
179			
1		
126	
0
180			
1		
122	
3
181			
1		
122	
3
183			
1		
126	
0
184			
1		
153	
0
185			
1		
117	
3
186			
1		
122	
3
187			
1		
122	
3
188			
1		
122	
3
189			
1		
122	
3
190			
1		
122	
3
191			
1		
178	
1
192			
1		
126	
0
193			
1		
126	
0
193			
1		
122	
3
194			
1		
122	
3
195			
1		
126	
0
196			
1		
126	
0
196			
1		
122	
3
197			
1		
126	
0
197			
1		
122	
3
198			
1		
186	
1
199			
1		
126	
0
199			
1		
41	
3
200			
1		
126	
0
200			
1		
209	
2
201			
1		
126	
0
201			
1		
217	
0
201			
1		
122	
3
202			
1		
126	
0
202			
1		
122	
3
203			
1		
126	
0
203			
1		
126	
0
203			
1		
122	
3
204			
1		
126	
0
204			
1		
126	
0
204			
1		
122	
3
204			
1		
122	
3
205			
1		
126	
0
205			
1		
148	
1
205			
1		
122	
3
205			
1		
122	
3
206			
1		
126	
0
206			
1		
126	
0
206			
1		
122	
3
206			
1		
122	
3
207			
1		
126	
0
207			
1		
126	
0
207			
1		
126	
0
207			
1		
53	
3
207			
1		
122	
3
207			
1		
122	
3
208			
1		
126	
0
208			
1		
126	
0
208			
1		
126	
0
208			
1		
202	
0
208			
1		
74	
3
208			
1		
122	
3
208			
1		
122	
3
208			
1		
122	
3
209			
1		
126	
0
209			
1		
126	
0
209			
1		
126	
0
209			
1		
126	
0
209			
1		
126	
0
209			
1		
154	
1
209			
1		
57	
3
209			
1		
122	
3
209			
1		
122	
3
209			
1		
122	
3
209			
1		
122	
3
209			
1		
122	
3
209			
1		
122	
3
210			
1		
126	
0
210			
1		
126	
0
210			
1		
126	
0
210			
1		
126	
0
210			
1		
126	
0
210			
1		
126	
0
/*end contains*/
/*loop1 ends*/
/*vtable partition: n_vtblsec,def_vtype(0:no used,1:vcount,0xff:100us timer)*/
1
1
/*loop3 for n_vtblsec*/
209  /*n_vidx*/
1   /*nbyte_entry*/
0   /*vmin*/
1   /*vtype*/
/*contains n_vidx * nbyte_entry*/
19
18
17
17
16
15
15
14
13
13
12
12
11
11
11
10
10
9
9
9
8
8
8
7
7
7
6
6
6
6
6
5
5
5
5
5
4
4
4
4
4
4
4
3
3
3
3
3
3
3
3
3
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
/*end contains*/
/*end loop3*/
/*error table: n_erridx, emin, err unit in "N"-th ev*/
0
0
64
/*contains, for n_erridx (SINT8)*/
/*end contains*/
/*loop2 ends*/
