In order for the modules to be synthesized in System Verilog into the desired directory, you must specify the path to it
inside the structure. 

emitVerilog(new Mux_Variant_1, 
    Array("--target-dir", "[path]"))

Where [path] is the relative or absolute path to the required directory.

Testing of the generated modules was carried out using the verification environment of the Synthesis School
digital circuits. Their assignments are located in the repository https://github.com/yuri-panchul/systemverilog-homework .git
The correspondences at the time of the work are listed below (2025)
---------------------------------------------------------------
Чтобы модули синтезировались в System Verilog в нужную директорию, необходимо указать путь к ней
внутри конструкции 

emitVerilog(new Mux_Variant_1, 
    Array("--target-dir", "[path]"))

Где на месте [path] относительный или абсолютный путь до требуемой директории.

Тестирование генерируемых модулей очуществлялось с помощью верификационного окружения Школы Синтеза
цифровых схем. Задания к ним расположены в репозитории https://github.com/yuri-panchul/systemverilog-homework.git
Соответствия на момент выполнения работы (2025 г.) указаны ниже

----------------------------------------------------------------
-----------------------Chisel solutions-------------------------
----------------------------------------------------------------
\\01_combinational_logic\\

        TASK        |   PROJECKT FOLDER
--------------------|--------------------
01_01_mux_question  |      mux4task1



Структура репозитория

generated_SV_files - содержит сгенерированные на System Verilog файлы из Chisel кода

mux4_2 - пример реализации мультиплексора mux4task1, но с заданными зарание именама входов и выходов без io_, 
         для простоты использования в других модулях

