
SLAVE_I2C.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000310  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000029c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  00000310  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000310  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000340  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  00000380  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000009d7  00000000  00000000  00000428  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000810  00000000  00000000  00000dff  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000729  00000000  00000000  0000160f  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000154  00000000  00000000  00001d38  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000474  00000000  00000000  00001e8c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000003cb  00000000  00000000  00002300  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000078  00000000  00000000  000026cb  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3c 00 	jmp	0x78	; 0x78 <__ctors_end>
   4:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
   8:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
   c:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  10:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  14:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  18:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  1c:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  20:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  24:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  28:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  2c:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  30:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  34:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  38:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  3c:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  40:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  44:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  48:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  4c:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  50:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  54:	0c 94 2d 01 	jmp	0x25a	; 0x25a <__vector_21>
  58:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  5c:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  60:	0c 94 e0 00 	jmp	0x1c0	; 0x1c0 <__vector_24>
  64:	0c 94 4e 00 	jmp	0x9c	; 0x9c <__bad_interrupt>
  68:	77 00       	.word	0x0077	; ????
  6a:	7d 00       	.word	0x007d	; ????
  6c:	83 00       	.word	0x0083	; ????
  6e:	89 00       	.word	0x0089	; ????
  70:	8f 00       	.word	0x008f	; ????
  72:	95 00       	.word	0x0095	; ????
  74:	9b 00       	.word	0x009b	; ????
  76:	a1 00       	.word	0x00a1	; ????

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_clear_bss>:
  84:	21 e0       	ldi	r18, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	01 c0       	rjmp	.+2      	; 0x8e <.do_clear_bss_start>

0000008c <.do_clear_bss_loop>:
  8c:	1d 92       	st	X+, r1

0000008e <.do_clear_bss_start>:
  8e:	a2 30       	cpi	r26, 0x02	; 2
  90:	b2 07       	cpc	r27, r18
  92:	e1 f7       	brne	.-8      	; 0x8c <.do_clear_bss_loop>
  94:	0e 94 c7 00 	call	0x18e	; 0x18e <main>
  98:	0c 94 4c 01 	jmp	0x298	; 0x298 <_exit>

0000009c <__bad_interrupt>:
  9c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a0 <init_ADC>:
 * Created: 24/01/2026 23:35:02
 *  Author: rodro
 */ 
#include "ADC.h"
//funcion inicializar el ADC
void init_ADC(uint8_t justificacion, uint8_t prescaler, uint8_t pin_adc){
  a0:	26 2f       	mov	r18, r22
	cli();
  a2:	f8 94       	cli
	ADMUX = 0; //borramos cualquier configuracion previa
  a4:	ac e7       	ldi	r26, 0x7C	; 124
  a6:	b0 e0       	ldi	r27, 0x00	; 0
  a8:	1c 92       	st	X, r1
	ADMUX |= (1<<REFS0);
  aa:	9c 91       	ld	r25, X
  ac:	90 64       	ori	r25, 0x40	; 64
  ae:	9c 93       	st	X, r25
	//coonfiguramos la justificacion
	switch(justificacion){
  b0:	88 23       	and	r24, r24
  b2:	19 f0       	breq	.+6      	; 0xba <init_ADC+0x1a>
  b4:	81 30       	cpi	r24, 0x01	; 1
  b6:	39 f0       	breq	.+14     	; 0xc6 <init_ADC+0x26>
  b8:	0c c0       	rjmp	.+24     	; 0xd2 <init_ADC+0x32>
		case 0:
			ADMUX &= ~(1<<ADLAR); //Activamos la justificacion a la derecha
  ba:	ac e7       	ldi	r26, 0x7C	; 124
  bc:	b0 e0       	ldi	r27, 0x00	; 0
  be:	8c 91       	ld	r24, X
  c0:	8f 7d       	andi	r24, 0xDF	; 223
  c2:	8c 93       	st	X, r24
		break; 
  c4:	0b c0       	rjmp	.+22     	; 0xdc <init_ADC+0x3c>
		case 1:
			ADMUX |= (1<<ADLAR);
  c6:	ac e7       	ldi	r26, 0x7C	; 124
  c8:	b0 e0       	ldi	r27, 0x00	; 0
  ca:	8c 91       	ld	r24, X
  cc:	80 62       	ori	r24, 0x20	; 32
  ce:	8c 93       	st	X, r24
		break;
  d0:	05 c0       	rjmp	.+10     	; 0xdc <init_ADC+0x3c>
		default:
			ADMUX |= (1<<ADLAR);
  d2:	ac e7       	ldi	r26, 0x7C	; 124
  d4:	b0 e0       	ldi	r27, 0x00	; 0
  d6:	8c 91       	ld	r24, X
  d8:	80 62       	ori	r24, 0x20	; 32
  da:	8c 93       	st	X, r24
		break;	
	}
	switch(pin_adc){
  dc:	50 e0       	ldi	r21, 0x00	; 0
  de:	48 30       	cpi	r20, 0x08	; 8
  e0:	51 05       	cpc	r21, r1
  e2:	a8 f5       	brcc	.+106    	; 0x14e <init_ADC+0xae>
  e4:	fa 01       	movw	r30, r20
  e6:	ec 5c       	subi	r30, 0xCC	; 204
  e8:	ff 4f       	sbci	r31, 0xFF	; 255
  ea:	0c 94 46 01 	jmp	0x28c	; 0x28c <__tablejump2__>
			case 0:
				ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2)|(1<<MUX3));
  ee:	ec e7       	ldi	r30, 0x7C	; 124
  f0:	f0 e0       	ldi	r31, 0x00	; 0
  f2:	80 81       	ld	r24, Z
  f4:	80 7f       	andi	r24, 0xF0	; 240
  f6:	80 83       	st	Z, r24
			break;
  f8:	2f c0       	rjmp	.+94     	; 0x158 <init_ADC+0xb8>
			case 1:
				ADMUX |= (1<<MUX0);
  fa:	ec e7       	ldi	r30, 0x7C	; 124
  fc:	f0 e0       	ldi	r31, 0x00	; 0
  fe:	80 81       	ld	r24, Z
 100:	81 60       	ori	r24, 0x01	; 1
 102:	80 83       	st	Z, r24
			break;
 104:	29 c0       	rjmp	.+82     	; 0x158 <init_ADC+0xb8>
			case 2:
				ADMUX |= (1<<MUX1);
 106:	ec e7       	ldi	r30, 0x7C	; 124
 108:	f0 e0       	ldi	r31, 0x00	; 0
 10a:	80 81       	ld	r24, Z
 10c:	82 60       	ori	r24, 0x02	; 2
 10e:	80 83       	st	Z, r24
			break;
 110:	23 c0       	rjmp	.+70     	; 0x158 <init_ADC+0xb8>
			case 3:
				ADMUX |= (1<<MUX0)|(1<<MUX1);
 112:	ec e7       	ldi	r30, 0x7C	; 124
 114:	f0 e0       	ldi	r31, 0x00	; 0
 116:	80 81       	ld	r24, Z
 118:	83 60       	ori	r24, 0x03	; 3
 11a:	80 83       	st	Z, r24
			break;
 11c:	1d c0       	rjmp	.+58     	; 0x158 <init_ADC+0xb8>
			case 4:
				ADMUX |= (1<<MUX2);
 11e:	ec e7       	ldi	r30, 0x7C	; 124
 120:	f0 e0       	ldi	r31, 0x00	; 0
 122:	80 81       	ld	r24, Z
 124:	84 60       	ori	r24, 0x04	; 4
 126:	80 83       	st	Z, r24
			break;
 128:	17 c0       	rjmp	.+46     	; 0x158 <init_ADC+0xb8>
			case 5:
				ADMUX |= (1<<MUX2)|(1<<MUX0);
 12a:	ec e7       	ldi	r30, 0x7C	; 124
 12c:	f0 e0       	ldi	r31, 0x00	; 0
 12e:	80 81       	ld	r24, Z
 130:	85 60       	ori	r24, 0x05	; 5
 132:	80 83       	st	Z, r24
			break;
 134:	11 c0       	rjmp	.+34     	; 0x158 <init_ADC+0xb8>
			case 6:
				ADMUX |= (1<<MUX2)|(1<<MUX1);
 136:	ec e7       	ldi	r30, 0x7C	; 124
 138:	f0 e0       	ldi	r31, 0x00	; 0
 13a:	80 81       	ld	r24, Z
 13c:	86 60       	ori	r24, 0x06	; 6
 13e:	80 83       	st	Z, r24
			break;
 140:	0b c0       	rjmp	.+22     	; 0x158 <init_ADC+0xb8>
			case 7:
				ADMUX |= (1<<MUX2)|(1<<MUX1)|(1<<MUX0);
 142:	ec e7       	ldi	r30, 0x7C	; 124
 144:	f0 e0       	ldi	r31, 0x00	; 0
 146:	80 81       	ld	r24, Z
 148:	87 60       	ori	r24, 0x07	; 7
 14a:	80 83       	st	Z, r24
			break;
 14c:	05 c0       	rjmp	.+10     	; 0x158 <init_ADC+0xb8>
			default:
				ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2)|(1<<MUX3));
 14e:	ec e7       	ldi	r30, 0x7C	; 124
 150:	f0 e0       	ldi	r31, 0x00	; 0
 152:	80 81       	ld	r24, Z
 154:	80 7f       	andi	r24, 0xF0	; 240
 156:	80 83       	st	Z, r24
			break;	
	}
	ADCSRA = 0; //borramos cualquier configuracion previa
 158:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	switch(prescaler){
 15c:	20 38       	cpi	r18, 0x80	; 128
 15e:	31 f4       	brne	.+12     	; 0x16c <init_ADC+0xcc>
		case 128:
			ADCSRA |= (1<<ADEN) | (1<<ADSC) | (1<<ADIE) | (1<<ADPS0) | (1<<ADPS1) | (1<<ADPS2);
 160:	ea e7       	ldi	r30, 0x7A	; 122
 162:	f0 e0       	ldi	r31, 0x00	; 0
 164:	80 81       	ld	r24, Z
 166:	8f 6c       	ori	r24, 0xCF	; 207
 168:	80 83       	st	Z, r24
		break;
 16a:	05 c0       	rjmp	.+10     	; 0x176 <init_ADC+0xd6>
		default:
			ADCSRA |= (1<<ADEN) | (1<<ADSC) | (1<<ADIE) | (1<<ADPS0) | (1<<ADPS1) | (1<<ADPS2);
 16c:	ea e7       	ldi	r30, 0x7A	; 122
 16e:	f0 e0       	ldi	r31, 0x00	; 0
 170:	80 81       	ld	r24, Z
 172:	8f 6c       	ori	r24, 0xCF	; 207
 174:	80 83       	st	Z, r24
		break;
	}
	sei();
 176:	78 94       	sei
 178:	08 95       	ret

0000017a <I2C_slave_init>:
	
	*buffer = TWDR;
	return 1;
}
void I2C_slave_init(uint8_t address){
	DDRC &= ~((1<<DDC4)|(1<<DDC5));
 17a:	97 b1       	in	r25, 0x07	; 7
 17c:	9f 7c       	andi	r25, 0xCF	; 207
 17e:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address << 1;
 180:	88 0f       	add	r24, r24
 182:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 186:	85 e4       	ldi	r24, 0x45	; 69
 188:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 18c:	08 95       	ret

0000018e <main>:
volatile uint8_t valorADC = 0;
/****************************************/
// Main Function
int main(void)
{
	DDRB |= (1<<DDB5);
 18e:	84 b1       	in	r24, 0x04	; 4
 190:	80 62       	ori	r24, 0x20	; 32
 192:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~(1<<PORTB5);
 194:	85 b1       	in	r24, 0x05	; 5
 196:	8f 7d       	andi	r24, 0xDF	; 223
 198:	85 b9       	out	0x05, r24	; 5
	init_ADC(1, 128, 0);
 19a:	40 e0       	ldi	r20, 0x00	; 0
 19c:	60 e8       	ldi	r22, 0x80	; 128
 19e:	81 e0       	ldi	r24, 0x01	; 1
 1a0:	0e 94 50 00 	call	0xa0	; 0xa0 <init_ADC>
	I2C_slave_init(Slaveadress);
 1a4:	80 e3       	ldi	r24, 0x30	; 48
 1a6:	0e 94 bd 00 	call	0x17a	; 0x17a <I2C_slave_init>
	sei();
 1aa:	78 94       	sei
	while (1)
	{
		if(buffer == 'R'){
 1ac:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <buffer>
 1b0:	82 35       	cpi	r24, 0x52	; 82
 1b2:	e1 f7       	brne	.-8      	; 0x1ac <main+0x1e>
			PINB |= (1<<PINB5);
 1b4:	83 b1       	in	r24, 0x03	; 3
 1b6:	80 62       	ori	r24, 0x20	; 32
 1b8:	83 b9       	out	0x03, r24	; 3
			buffer = 0;
 1ba:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <buffer>
 1be:	f6 cf       	rjmp	.-20     	; 0x1ac <main+0x1e>

000001c0 <__vector_24>:
/****************************************/
// NON-Interrupt subroutines

/****************************************/
// Interrupt routines
ISR(TWI_vect){
 1c0:	1f 92       	push	r1
 1c2:	0f 92       	push	r0
 1c4:	0f b6       	in	r0, 0x3f	; 63
 1c6:	0f 92       	push	r0
 1c8:	11 24       	eor	r1, r1
 1ca:	8f 93       	push	r24
 1cc:	ef 93       	push	r30
 1ce:	ff 93       	push	r31
	
	uint8_t estado = TWSR & 0xF8;
 1d0:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1d4:	88 7f       	andi	r24, 0xF8	; 248
	
	switch(estado){
 1d6:	80 3a       	cpi	r24, 0xA0	; 160
 1d8:	89 f1       	breq	.+98     	; 0x23c <__vector_24+0x7c>
 1da:	58 f4       	brcc	.+22     	; 0x1f2 <__vector_24+0x32>
 1dc:	80 37       	cpi	r24, 0x70	; 112
 1de:	a1 f0       	breq	.+40     	; 0x208 <__vector_24+0x48>
 1e0:	18 f4       	brcc	.+6      	; 0x1e8 <__vector_24+0x28>
 1e2:	80 36       	cpi	r24, 0x60	; 96
 1e4:	89 f0       	breq	.+34     	; 0x208 <__vector_24+0x48>
 1e6:	2e c0       	rjmp	.+92     	; 0x244 <__vector_24+0x84>
 1e8:	80 38       	cpi	r24, 0x80	; 128
 1ea:	91 f0       	breq	.+36     	; 0x210 <__vector_24+0x50>
 1ec:	80 39       	cpi	r24, 0x90	; 144
 1ee:	81 f0       	breq	.+32     	; 0x210 <__vector_24+0x50>
 1f0:	29 c0       	rjmp	.+82     	; 0x244 <__vector_24+0x84>
 1f2:	88 3b       	cpi	r24, 0xB8	; 184
 1f4:	a9 f0       	breq	.+42     	; 0x220 <__vector_24+0x60>
 1f6:	18 f4       	brcc	.+6      	; 0x1fe <__vector_24+0x3e>
 1f8:	88 3a       	cpi	r24, 0xA8	; 168
 1fa:	91 f0       	breq	.+36     	; 0x220 <__vector_24+0x60>
 1fc:	23 c0       	rjmp	.+70     	; 0x244 <__vector_24+0x84>
 1fe:	80 3c       	cpi	r24, 0xC0	; 192
 200:	b9 f0       	breq	.+46     	; 0x230 <__vector_24+0x70>
 202:	88 3c       	cpi	r24, 0xC8	; 200
 204:	a9 f0       	breq	.+42     	; 0x230 <__vector_24+0x70>
 206:	1e c0       	rjmp	.+60     	; 0x244 <__vector_24+0x84>
		//slave debe recibir dato
		case 0x60:
		case 0x70:
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 208:	85 ec       	ldi	r24, 0xC5	; 197
 20a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 20e:	1d c0       	rjmp	.+58     	; 0x24a <__vector_24+0x8a>
		
	    case 0x80:
		case 0x90:
			buffer = TWDR;
 210:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 214:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <buffer>
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 218:	85 ec       	ldi	r24, 0xC5	; 197
 21a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 21e:	15 c0       	rjmp	.+42     	; 0x24a <__vector_24+0x8a>
			
		case 0xA8:
		case 0xB8:
			TWDR = valorADC;
 220:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 224:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 228:	85 ec       	ldi	r24, 0xC5	; 197
 22a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 22e:	0d c0       	rjmp	.+26     	; 0x24a <__vector_24+0x8a>
		
		case 0xC0:
		case 0XC8:
			TWCR = 0;
 230:	ec eb       	ldi	r30, 0xBC	; 188
 232:	f0 e0       	ldi	r31, 0x00	; 0
 234:	10 82       	st	Z, r1
			TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 236:	85 e4       	ldi	r24, 0x45	; 69
 238:	80 83       	st	Z, r24
			break;
 23a:	07 c0       	rjmp	.+14     	; 0x24a <__vector_24+0x8a>
		
		case 0xA0:
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 23c:	85 ec       	ldi	r24, 0xC5	; 197
 23e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
 242:	03 c0       	rjmp	.+6      	; 0x24a <__vector_24+0x8a>
		
		default:
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 244:	85 ec       	ldi	r24, 0xC5	; 197
 246:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		break;
	}
}
 24a:	ff 91       	pop	r31
 24c:	ef 91       	pop	r30
 24e:	8f 91       	pop	r24
 250:	0f 90       	pop	r0
 252:	0f be       	out	0x3f, r0	; 63
 254:	0f 90       	pop	r0
 256:	1f 90       	pop	r1
 258:	18 95       	reti

0000025a <__vector_21>:
ISR(ADC_vect){
 25a:	1f 92       	push	r1
 25c:	0f 92       	push	r0
 25e:	0f b6       	in	r0, 0x3f	; 63
 260:	0f 92       	push	r0
 262:	11 24       	eor	r1, r1
 264:	8f 93       	push	r24
 266:	ef 93       	push	r30
 268:	ff 93       	push	r31
	
	valorADC = ADCH;
 26a:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 26e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>

	ADCSRA |= (1 << ADSC);
 272:	ea e7       	ldi	r30, 0x7A	; 122
 274:	f0 e0       	ldi	r31, 0x00	; 0
 276:	80 81       	ld	r24, Z
 278:	80 64       	ori	r24, 0x40	; 64
 27a:	80 83       	st	Z, r24
 27c:	ff 91       	pop	r31
 27e:	ef 91       	pop	r30
 280:	8f 91       	pop	r24
 282:	0f 90       	pop	r0
 284:	0f be       	out	0x3f, r0	; 63
 286:	0f 90       	pop	r0
 288:	1f 90       	pop	r1
 28a:	18 95       	reti

0000028c <__tablejump2__>:
 28c:	ee 0f       	add	r30, r30
 28e:	ff 1f       	adc	r31, r31
 290:	05 90       	lpm	r0, Z+
 292:	f4 91       	lpm	r31, Z
 294:	e0 2d       	mov	r30, r0
 296:	09 94       	ijmp

00000298 <_exit>:
 298:	f8 94       	cli

0000029a <__stop_program>:
 29a:	ff cf       	rjmp	.-2      	; 0x29a <__stop_program>
