/* SPDX-License-Identifier: BSD-2-Clause */
/*
 * Copyright (c) 2021 MediaTek Inc.
 */

#ifndef __WF_PSE_TOP_REGS_H__
#define __WF_PSE_TOP_REGS_H__

#ifdef __cplusplus
extern "C" {
#endif

#define WF_PSE_TOP_BASE 0x820C8000

#define WF_PSE_TOP_GC_ADDR \
	(WF_PSE_TOP_BASE + 0x00)
#define WF_PSE_TOP_PBUF_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x04)
#define WF_PSE_TOP_INT_N9_EN_MASK_ADDR \
	(WF_PSE_TOP_BASE + 0x08)
#define WF_PSE_TOP_INT_N9_ERR_MASK_ADDR \
	(WF_PSE_TOP_BASE + 0x24)
#define WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR \
	(WF_PSE_TOP_BASE + 0x28)
#define WF_PSE_TOP_INT_N9_STS_ADDR \
	(WF_PSE_TOP_BASE + 0x30)
#define WF_PSE_TOP_INT_N9_ERR_STS_ADDR \
	(WF_PSE_TOP_BASE + 0x34)
#define WF_PSE_TOP_INT_N9_ERR1_STS_ADDR \
	(WF_PSE_TOP_BASE + 0x38)
#define WF_PSE_TOP_QUEUE_EMPTY_ADDR \
	(WF_PSE_TOP_BASE + 0xB0)
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR \
	(WF_PSE_TOP_BASE + 0xB4)
#define WF_PSE_TOP_PSE_LP_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0xB8)
#define WF_PSE_TOP_TO_N9_INT_ADDR \
	(WF_PSE_TOP_BASE + 0xF0)
#define WF_PSE_TOP_GROUP_REFILL_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x108)
#define WF_PSE_TOP_FREEPG_START_END_ADDR \
	(WF_PSE_TOP_BASE + 0x10C)
#define WF_PSE_TOP_PG_HIF0_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x110)
#define WF_PSE_TOP_PG_HIF1_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x114)
#define WF_PSE_TOP_PG_CPU_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x118)
#define WF_PSE_TOP_PG_PLE_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x11C)
#define WF_PSE_TOP_PG_PLE1_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x120)
#define WF_PSE_TOP_PG_LMAC0_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x124)
#define WF_PSE_TOP_PG_LMAC1_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x128)
#define WF_PSE_TOP_PG_LMAC2_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x12C)
#define WF_PSE_TOP_PG_LMAC3_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x130)
#define WF_PSE_TOP_PG_MDP_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x134)
#define WF_PSE_TOP_PG_MDP1_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x138)
#define WF_PSE_TOP_PG_MDP2_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x13C)
#define WF_PSE_TOP_PG_HIF2_GROUP_ADDR \
	(WF_PSE_TOP_BASE + 0x140)
#define WF_PSE_TOP_HIF0_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x150)
#define WF_PSE_TOP_HIF1_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x154)
#define WF_PSE_TOP_CPU_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x158)
#define WF_PSE_TOP_PLE_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x15C)
#define WF_PSE_TOP_PLE1_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x160)
#define WF_PSE_TOP_LMAC0_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x164)
#define WF_PSE_TOP_LMAC1_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x168)
#define WF_PSE_TOP_LMAC2_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x16C)
#define WF_PSE_TOP_LMAC3_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x170)
#define WF_PSE_TOP_MDP_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x174)
#define WF_PSE_TOP_MDP1_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x178)
#define WF_PSE_TOP_MDP2_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x17C)
#define WF_PSE_TOP_HIF2_PG_INFO_ADDR \
	(WF_PSE_TOP_BASE + 0x180)
#define WF_PSE_TOP_DTIM_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x190)
#define WF_PSE_TOP_FREEPG_START_END_DTIM_ADDR \
	(WF_PSE_TOP_BASE + 0x194)
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_ADDR \
	(WF_PSE_TOP_BASE + 0x198)
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_ADDR \
	(WF_PSE_TOP_BASE + 0x19C)
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_ADDR \
	(WF_PSE_TOP_BASE + 0x1A0)
#define WF_PSE_TOP_FL_QUE_CTRL_0_ADDR \
	(WF_PSE_TOP_BASE + 0x1B0)
#define WF_PSE_TOP_FL_QUE_CTRL_1_ADDR \
	(WF_PSE_TOP_BASE + 0x1B4)
#define WF_PSE_TOP_FL_QUE_CTRL_2_ADDR \
	(WF_PSE_TOP_BASE + 0x1B8)
#define WF_PSE_TOP_FL_QUE_CTRL_3_ADDR \
	(WF_PSE_TOP_BASE + 0x1BC)
#define WF_PSE_TOP_PL_QUE_CTRL_0_ADDR \
	(WF_PSE_TOP_BASE + 0x1C0)
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_ADDR \
	(WF_PSE_TOP_BASE + 0x1F0)
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_ADDR \
	(WF_PSE_TOP_BASE + 0x1F4)
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_ADDR \
	(WF_PSE_TOP_BASE + 0x1F8)
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_ADDR \
	(WF_PSE_TOP_BASE + 0x1FC)
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_ADDR \
	(WF_PSE_TOP_BASE + 0x200)
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_ADDR \
	(WF_PSE_TOP_BASE + 0x204)
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_ADDR \
	(WF_PSE_TOP_BASE + 0x208)
#define WF_PSE_TOP_RL_BUF_CTRL_0_ADDR \
	(WF_PSE_TOP_BASE + 0x210)
#define WF_PSE_TOP_RL_BUF_CTRL_1_ADDR \
	(WF_PSE_TOP_BASE + 0x214)
#define WF_PSE_TOP_TIMEOUT_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x244)
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x248)
#define WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR \
	(WF_PSE_TOP_BASE + 0x24C)
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x250)
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x254)
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR \
	(WF_PSE_TOP_BASE + 0x258)
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR \
	(WF_PSE_TOP_BASE + 0x280)
#define WF_PSE_TOP_PSE_SER_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x2A0)
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_ADDR \
	(WF_PSE_TOP_BASE + 0x2B0)
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_ADDR \
	(WF_PSE_TOP_BASE + 0x2B4)
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_ADDR \
	(WF_PSE_TOP_BASE + 0x2BC)
#define WF_PSE_TOP_SRAM_MBIST_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x2D0)
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_ADDR \
	(WF_PSE_TOP_BASE + 0x2D4)
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_ADDR \
	(WF_PSE_TOP_BASE + 0x2D8)
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_ADDR \
	(WF_PSE_TOP_BASE + 0x2E0)
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_ADDR \
	(WF_PSE_TOP_BASE + 0x2E4)
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_ADDR \
	(WF_PSE_TOP_BASE + 0x2E8)
#define WF_PSE_TOP_DBG_CTRL_ADDR \
	(WF_PSE_TOP_BASE + 0x2EC)
#define WF_PSE_TOP_C_GET_FID_0_ADDR \
	(WF_PSE_TOP_BASE + 0x310)
#define WF_PSE_TOP_C_GET_FID_1_ADDR \
	(WF_PSE_TOP_BASE + 0x314)
#define WF_PSE_TOP_C_EN_QUEUE_0_ADDR \
	(WF_PSE_TOP_BASE + 0x320)
#define WF_PSE_TOP_C_EN_QUEUE_1_ADDR \
	(WF_PSE_TOP_BASE + 0x324)
#define WF_PSE_TOP_C_EN_QUEUE_2_ADDR \
	(WF_PSE_TOP_BASE + 0x328)
#define WF_PSE_TOP_C_DE_QUEUE_0_ADDR \
	(WF_PSE_TOP_BASE + 0x330)
#define WF_PSE_TOP_C_DE_QUEUE_1_ADDR \
	(WF_PSE_TOP_BASE + 0x334)
#define WF_PSE_TOP_C_DE_QUEUE_2_ADDR \
	(WF_PSE_TOP_BASE + 0x338)
#define WF_PSE_TOP_C_DE_QUEUE_3_ADDR \
	(WF_PSE_TOP_BASE + 0x33C)
#define WF_PSE_TOP_C_DE_QUEUE_4_ADDR \
	(WF_PSE_TOP_BASE + 0x340)
#define WF_PSE_TOP_ALLOCATE_0_ADDR \
	(WF_PSE_TOP_BASE + 0x350)
#define WF_PSE_TOP_ALLOCATE_1_ADDR \
	(WF_PSE_TOP_BASE + 0x354)
#define WF_PSE_TOP_FREEPG_CNT_ADDR \
	(WF_PSE_TOP_BASE + 0x380)
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_ADDR \
	(WF_PSE_TOP_BASE + 0x384)
#define WF_PSE_TOP_PSE_SEEK_CR_00_ADDR \
	(WF_PSE_TOP_BASE + 0x3D0)
#define WF_PSE_TOP_PSE_SEEK_CR_01_ADDR \
	(WF_PSE_TOP_BASE + 0x3D4)
#define WF_PSE_TOP_PSE_SEEK_CR_02_ADDR \
	(WF_PSE_TOP_BASE + 0x3D8)
#define WF_PSE_TOP_PSE_SEEK_CR_03_ADDR \
	(WF_PSE_TOP_BASE + 0x3DC)
#define WF_PSE_TOP_PSE_SEEK_CR_04_ADDR \
	(WF_PSE_TOP_BASE + 0x3E0)
#define WF_PSE_TOP_PSE_SEEK_CR_05_ADDR \
	(WF_PSE_TOP_BASE + 0x3E4)
#define WF_PSE_TOP_PSE_SEEK_CR_06_ADDR \
	(WF_PSE_TOP_BASE + 0x3E8)
#define WF_PSE_TOP_PSE_SEEK_CR_07_ADDR \
	(WF_PSE_TOP_BASE + 0x3EC)
#define WF_PSE_TOP_PSE_SEEK_CR_08_ADDR \
	(WF_PSE_TOP_BASE + 0x3F0)
#define WF_PSE_TOP_PSE_SEEK_CR_09_ADDR \
	(WF_PSE_TOP_BASE + 0x3F4)
#define WF_PSE_TOP_GC_GC_RSV1_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_GC_RSV1_MASK \
	0xFFF80000
#define WF_PSE_TOP_GC_GC_RSV1_SHFT \
	19
#define WF_PSE_TOP_GC_DIS_PSE_DYN_CKG_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_DIS_PSE_DYN_CKG_MASK \
	0x00040000
#define WF_PSE_TOP_GC_DIS_PSE_DYN_CKG_SHFT \
	18
#define WF_PSE_TOP_GC_GC_RSV0_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_GC_RSV0_MASK \
	0x00020000
#define WF_PSE_TOP_GC_GC_RSV0_SHFT \
	17
#define WF_PSE_TOP_GC_SRAM_MBIST_RESET_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_SRAM_MBIST_RESET_MASK \
	0x00010000
#define WF_PSE_TOP_GC_SRAM_MBIST_RESET_SHFT \
	16
#define WF_PSE_TOP_GC_INIT_DONE_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_INIT_DONE_MASK \
	0x00000004
#define WF_PSE_TOP_GC_INIT_DONE_SHFT \
	2
#define WF_PSE_TOP_GC_LOGIC_RESET_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_LOGIC_RESET_MASK \
	0x00000002
#define WF_PSE_TOP_GC_LOGIC_RESET_SHFT \
	1
#define WF_PSE_TOP_GC_ALL_RESET_ADDR \
	WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_ALL_RESET_MASK \
	0x00000001
#define WF_PSE_TOP_GC_ALL_RESET_SHFT \
	0
#define WF_PSE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_ADDR \
	WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_MASK \
	0x80000000
#define WF_PSE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_SHFT \
	31
#define WF_PSE_TOP_PBUF_CTRL_PBUF_OFFSET_ADDR \
	WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_PBUF_OFFSET_MASK \
	0x03FE0000
#define WF_PSE_TOP_PBUF_CTRL_PBUF_OFFSET_SHFT \
	17
#define WF_PSE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_ADDR \
	WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_MASK \
	0x00000FFF
#define WF_PSE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_SHFT \
	0
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q11_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q11_NE_MASK \
	0x40000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q11_NE_SHFT \
	30
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q10_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q10_NE_MASK \
	0x20000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q10_NE_SHFT \
	29
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q9_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q9_NE_MASK \
	0x10000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q9_NE_SHFT \
	28
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q8_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q8_NE_MASK \
	0x08000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q8_NE_SHFT \
	27
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q7_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q7_NE_MASK \
	0x04000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q7_NE_SHFT \
	26
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q6_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q6_NE_MASK \
	0x02000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q6_NE_SHFT \
	25
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q5_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q5_NE_MASK \
	0x01000000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q5_NE_SHFT \
	24
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q4_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q4_NE_MASK \
	0x00800000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q4_NE_SHFT \
	23
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q3_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q3_NE_MASK \
	0x00400000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q3_NE_SHFT \
	22
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q2_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q2_NE_MASK \
	0x00200000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q2_NE_SHFT \
	21
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q1_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q1_NE_MASK \
	0x00100000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q1_NE_SHFT \
	20
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q0_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q0_NE_MASK \
	0x00080000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q0_NE_SHFT \
	19
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_RAISE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_RAISE_MASK \
	0x00040000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_RAISE_SHFT \
	18
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_FALL_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_FALL_MASK \
	0x00020000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_FALL_SHFT \
	17
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_MASK \
	0x00010000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_SHFT \
	16
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_ERROR_INT_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_ERROR_INT_MASK \
	0x00002000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_ERROR_INT_SHFT \
	13
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_ENQ_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_ENQ_MASK \
	0x00001000
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_ENQ_SHFT \
	12
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q4_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q4_NE_MASK \
	0x00000010
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q4_NE_SHFT \
	4
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_MASK \
	0x00000008
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_SHFT \
	3
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_MASK \
	0x00000004
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_SHFT \
	2
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_MASK \
	0x00000002
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_SHFT \
	1
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_ADDR \
	WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_MASK \
	0x00000001
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_SHFT \
	0
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P6_MASK \
	0x40000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P6_SHFT \
	30
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P5_MASK \
	0x20000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P5_SHFT \
	29
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P4_MASK \
	0x10000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P4_SHFT \
	28
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P3_MASK \
	0x08000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P3_SHFT \
	27
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_MASK \
	0x04000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_SHFT \
	26
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_MASK \
	0x02000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_SHFT \
	25
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_MASK \
	0x01000000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_SHFT \
	24
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P6_MASK \
	0x00400000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P6_SHFT \
	22
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P5_MASK \
	0x00200000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P5_SHFT \
	21
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P4_MASK \
	0x00100000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P4_SHFT \
	20
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P3_MASK \
	0x00080000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P3_SHFT \
	19
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P2_MASK \
	0x00040000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P2_SHFT \
	18
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P1_MASK \
	0x00020000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P1_SHFT \
	17
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P0_MASK \
	0x00010000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P0_SHFT \
	16
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P6_MASK \
	0x00004000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P6_SHFT \
	14
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P5_MASK \
	0x00002000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P5_SHFT \
	13
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P4_MASK \
	0x00001000
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P4_SHFT \
	12
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P3_MASK \
	0x00000800
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P3_SHFT \
	11
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_MASK \
	0x00000400
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_SHFT \
	10
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_MASK \
	0x00000200
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_SHFT \
	9
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_MASK \
	0x00000100
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_SHFT \
	8
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P6_MASK \
	0x00000040
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P6_SHFT \
	6
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P5_MASK \
	0x00000020
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P5_SHFT \
	5
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P4_MASK \
	0x00000010
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P4_SHFT \
	4
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P3_MASK \
	0x00000008
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P3_SHFT \
	3
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_MASK \
	0x00000004
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_SHFT \
	2
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_MASK \
	0x00000002
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_SHFT \
	1
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_MASK \
	0x00000001
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_SHFT \
	0
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_QSTRTUT_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_QSTRTUT_ERR_MASK \
	0x00001000
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_QSTRTUT_ERR_SHFT \
	12
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FREE_HEAD_TAIL_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FREE_HEAD_TAIL_ERR_MASK \
	0x00000800
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FREE_HEAD_TAIL_ERR_SHFT \
	11
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_DOUBLE_RLS_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_DOUBLE_RLS_ERR_MASK \
	0x00000400
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_DOUBLE_RLS_ERR_SHFT \
	10
#define WF_PSE_TOP_INT_N9_ERR1_MASK_PL_HANGEN__ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_PL_HANGEN__ERR_MASK \
	0x00000200
#define WF_PSE_TOP_INT_N9_ERR1_MASK_PL_HANGEN__ERR_SHFT \
	9
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_HANG_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_HANG_ERR_MASK \
	0x00000100
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_HANG_ERR_SHFT \
	8
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P6_MASK \
	0x00000040
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P6_SHFT \
	6
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P5_MASK \
	0x00000020
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P5_SHFT \
	5
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P4_MASK \
	0x00000010
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P4_SHFT \
	4
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P3_MASK \
	0x00000008
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P3_SHFT \
	3
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P2_MASK \
	0x00000004
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P2_SHFT \
	2
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P1_MASK \
	0x00000002
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P1_SHFT \
	1
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P0_MASK \
	0x00000001
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P0_SHFT \
	0
#define WF_PSE_TOP_INT_N9_STS_HIF_Q11_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q11_NE_MASK \
	0x40000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q11_NE_SHFT \
	30
#define WF_PSE_TOP_INT_N9_STS_HIF_Q10_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q10_NE_MASK \
	0x20000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q10_NE_SHFT \
	29
#define WF_PSE_TOP_INT_N9_STS_HIF_Q9_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q9_NE_MASK \
	0x10000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q9_NE_SHFT \
	28
#define WF_PSE_TOP_INT_N9_STS_HIF_Q8_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q8_NE_MASK \
	0x08000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q8_NE_SHFT \
	27
#define WF_PSE_TOP_INT_N9_STS_HIF_Q7_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q7_NE_MASK \
	0x04000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q7_NE_SHFT \
	26
#define WF_PSE_TOP_INT_N9_STS_HIF_Q6_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q6_NE_MASK \
	0x02000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q6_NE_SHFT \
	25
#define WF_PSE_TOP_INT_N9_STS_HIF_Q5_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q5_NE_MASK \
	0x01000000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q5_NE_SHFT \
	24
#define WF_PSE_TOP_INT_N9_STS_HIF_Q4_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q4_NE_MASK \
	0x00800000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q4_NE_SHFT \
	23
#define WF_PSE_TOP_INT_N9_STS_HIF_Q3_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q3_NE_MASK \
	0x00400000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q3_NE_SHFT \
	22
#define WF_PSE_TOP_INT_N9_STS_HIF_Q2_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q2_NE_MASK \
	0x00200000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q2_NE_SHFT \
	21
#define WF_PSE_TOP_INT_N9_STS_HIF_Q1_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q1_NE_MASK \
	0x00100000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q1_NE_SHFT \
	20
#define WF_PSE_TOP_INT_N9_STS_HIF_Q0_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q0_NE_MASK \
	0x00080000
#define WF_PSE_TOP_INT_N9_STS_HIF_Q0_NE_SHFT \
	19
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_RAISE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_RAISE_MASK \
	0x00040000
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_RAISE_SHFT \
	18
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_FALL_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_FALL_MASK \
	0x00020000
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_FALL_SHFT \
	17
#define WF_PSE_TOP_INT_N9_STS_DATA_TOGGLE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_DATA_TOGGLE_MASK \
	0x00010000
#define WF_PSE_TOP_INT_N9_STS_DATA_TOGGLE_SHFT \
	16
#define WF_PSE_TOP_INT_N9_STS_ERROR_1_INT_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_ERROR_1_INT_MASK \
	0x00004000
#define WF_PSE_TOP_INT_N9_STS_ERROR_1_INT_SHFT \
	14
#define WF_PSE_TOP_INT_N9_STS_ERROR_INT_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_ERROR_INT_MASK \
	0x00002000
#define WF_PSE_TOP_INT_N9_STS_ERROR_INT_SHFT \
	13
#define WF_PSE_TOP_INT_N9_STS_LMAC_ENQ_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_LMAC_ENQ_MASK \
	0x00001000
#define WF_PSE_TOP_INT_N9_STS_LMAC_ENQ_SHFT \
	12
#define WF_PSE_TOP_INT_N9_STS_CPU_Q4_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q4_NE_MASK \
	0x00000010
#define WF_PSE_TOP_INT_N9_STS_CPU_Q4_NE_SHFT \
	4
#define WF_PSE_TOP_INT_N9_STS_CPU_Q3_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q3_NE_MASK \
	0x00000008
#define WF_PSE_TOP_INT_N9_STS_CPU_Q3_NE_SHFT \
	3
#define WF_PSE_TOP_INT_N9_STS_CPU_Q2_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q2_NE_MASK \
	0x00000004
#define WF_PSE_TOP_INT_N9_STS_CPU_Q2_NE_SHFT \
	2
#define WF_PSE_TOP_INT_N9_STS_CPU_Q1_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q1_NE_MASK \
	0x00000002
#define WF_PSE_TOP_INT_N9_STS_CPU_Q1_NE_SHFT \
	1
#define WF_PSE_TOP_INT_N9_STS_CPU_Q0_NE_ADDR \
	WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q0_NE_MASK \
	0x00000001
#define WF_PSE_TOP_INT_N9_STS_CPU_Q0_NE_SHFT \
	0
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P6_MASK \
	0x40000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P6_SHFT \
	30
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P5_MASK \
	0x20000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P5_SHFT \
	29
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P4_MASK \
	0x10000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P4_SHFT \
	28
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P3_MASK \
	0x08000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P3_SHFT \
	27
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_MASK \
	0x04000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_SHFT \
	26
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_MASK \
	0x02000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_SHFT \
	25
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_MASK \
	0x01000000
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_SHFT \
	24
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P6_MASK \
	0x00400000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P6_SHFT \
	22
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P5_MASK \
	0x00200000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P5_SHFT \
	21
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P4_MASK \
	0x00100000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P4_SHFT \
	20
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P3_MASK \
	0x00080000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P3_SHFT \
	19
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P2_MASK \
	0x00040000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P2_SHFT \
	18
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P1_MASK \
	0x00020000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P1_SHFT \
	17
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P0_MASK \
	0x00010000
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P0_SHFT \
	16
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P6_MASK \
	0x00004000
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P6_SHFT \
	14
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P5_MASK \
	0x00002000
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P5_SHFT \
	13
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P4_MASK \
	0x00001000
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P4_SHFT \
	12
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P3_MASK \
	0x00000800
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P3_SHFT \
	11
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_MASK \
	0x00000400
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_SHFT \
	10
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_MASK \
	0x00000200
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_SHFT \
	9
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_MASK \
	0x00000100
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_SHFT \
	8
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P6_MASK \
	0x00000040
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P6_SHFT \
	6
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P5_MASK \
	0x00000020
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P5_SHFT \
	5
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P4_MASK \
	0x00000010
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P4_SHFT \
	4
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P3_MASK \
	0x00000008
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P3_SHFT \
	3
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_MASK \
	0x00000004
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_SHFT \
	2
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_MASK \
	0x00000002
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_SHFT \
	1
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_MASK \
	0x00000001
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_SHFT \
	0
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_QSTRUCT_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_QSTRUCT_ERR_MASK \
	0x00001000
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_QSTRUCT_ERR_SHFT \
	12
#define WF_PSE_TOP_INT_N9_ERR1_STS_FREE_HEAD_TAIL_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_FREE_HEAD_TAIL_ERR_MASK \
	0x00000800
#define WF_PSE_TOP_INT_N9_ERR1_STS_FREE_HEAD_TAIL_ERR_SHFT \
	11
#define WF_PSE_TOP_INT_N9_ERR1_STS_DOUBLE_RLS_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_DOUBLE_RLS_ERR_MASK \
	0x00000400
#define WF_PSE_TOP_INT_N9_ERR1_STS_DOUBLE_RLS_ERR_SHFT \
	10
#define WF_PSE_TOP_INT_N9_ERR1_STS_PL_HANG_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_PL_HANG_ERR_MASK \
	0x00000200
#define WF_PSE_TOP_INT_N9_ERR1_STS_PL_HANG_ERR_SHFT \
	9
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_HANG_ERR_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_HANG_ERR_MASK \
	0x00000100
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_HANG_ERR_SHFT \
	8
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P6_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P6_MASK \
	0x00000040
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P6_SHFT \
	6
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P5_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P5_MASK \
	0x00000020
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P5_SHFT \
	5
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P4_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P4_MASK \
	0x00000010
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P4_SHFT \
	4
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P3_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P3_MASK \
	0x00000008
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P3_SHFT \
	3
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P2_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P2_MASK \
	0x00000004
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P2_SHFT \
	2
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P1_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P1_MASK \
	0x00000002
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P1_SHFT \
	1
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P0_ADDR \
	WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P0_MASK \
	0x00000001
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P0_SHFT \
	0
#define WF_PSE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_MASK \
	0x80000000
#define WF_PSE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_SHFT \
	31
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q4_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q4_EMPTY_MASK \
	0x10000000
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q4_EMPTY_SHFT \
	28
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC1_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC1_QUEUE_EMPTY_MASK \
	0x08000000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC1_QUEUE_EMPTY_SHFT \
	27
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC1_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC1_QUEUE_EMPTY_MASK \
	0x04000000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC1_QUEUE_EMPTY_SHFT \
	26
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX1_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX1_QUEUE_EMPTY_MASK \
	0x02000000
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX1_QUEUE_EMPTY_SHFT \
	25
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX1_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX1_QUEUE_EMPTY_MASK \
	0x01000000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX1_QUEUE_EMPTY_SHFT \
	24
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC_QUEUE_EMPTY_MASK \
	0x00800000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC_QUEUE_EMPTY_SHFT \
	23
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC_QUEUE_EMPTY_MASK \
	0x00400000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC_QUEUE_EMPTY_SHFT \
	22
#define WF_PSE_TOP_QUEUE_EMPTY_SFD_PARK_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SFD_PARK_QUEUE_EMPTY_MASK \
	0x00200000
#define WF_PSE_TOP_QUEUE_EMPTY_SFD_PARK_QUEUE_EMPTY_SHFT \
	21
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_RX_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_RX_QUEUE_EMPTY_MASK \
	0x00100000
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_RX_QUEUE_EMPTY_SHFT \
	20
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX_QUEUE_EMPTY_MASK \
	0x00080000
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX_QUEUE_EMPTY_SHFT \
	19
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RX_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RX_QUEUE_EMPTY_MASK \
	0x00040000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RX_QUEUE_EMPTY_SHFT \
	18
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX_QUEUE_EMPTY_MASK \
	0x00020000
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX_QUEUE_EMPTY_SHFT \
	17
#define WF_PSE_TOP_QUEUE_EMPTY_LMAC_TX_QUEUE_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_LMAC_TX_QUEUE_EMPTY_MASK \
	0x00010000
#define WF_PSE_TOP_QUEUE_EMPTY_LMAC_TX_QUEUE_EMPTY_SHFT \
	16
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_7_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_7_EMPTY_MASK \
	0x00008000
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_7_EMPTY_SHFT \
	15
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_6_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_6_EMPTY_MASK \
	0x00004000
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_6_EMPTY_SHFT \
	14
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_5_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_5_EMPTY_MASK \
	0x00002000
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_5_EMPTY_SHFT \
	13
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_4_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_4_EMPTY_MASK \
	0x00001000
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_4_EMPTY_SHFT \
	12
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_3_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_3_EMPTY_MASK \
	0x00000800
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_3_EMPTY_SHFT \
	11
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_2_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_2_EMPTY_MASK \
	0x00000400
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_2_EMPTY_SHFT \
	10
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_1_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_1_EMPTY_MASK \
	0x00000200
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_1_EMPTY_SHFT \
	9
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_0_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_0_EMPTY_MASK \
	0x00000100
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_0_EMPTY_SHFT \
	8
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_11_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_11_EMPTY_MASK \
	0x00000080
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_11_EMPTY_SHFT \
	7
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_10_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_10_EMPTY_MASK \
	0x00000040
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_10_EMPTY_SHFT \
	6
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_9_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_9_EMPTY_MASK \
	0x00000020
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_9_EMPTY_SHFT \
	5
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_8_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_8_EMPTY_MASK \
	0x00000010
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_8_EMPTY_SHFT \
	4
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_MASK \
	0x00000008
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_SHFT \
	3
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_MASK \
	0x00000004
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_SHFT \
	2
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_MASK \
	0x00000002
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_SHFT \
	1
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_MASK \
	0x00000001
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_SHFT \
	0
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_11_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_11_EMPTY_MASK_MASK \
	0x00080000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_11_EMPTY_MASK_SHFT \
	19
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_10_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_10_EMPTY_MASK_MASK \
	0x00040000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_10_EMPTY_MASK_SHFT \
	18
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_9_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_9_EMPTY_MASK_MASK \
	0x00020000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_9_EMPTY_MASK_SHFT \
	17
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_8_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_8_EMPTY_MASK_MASK \
	0x00010000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_8_EMPTY_MASK_SHFT \
	16
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_7_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_7_EMPTY_MASK_MASK \
	0x00008000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_7_EMPTY_MASK_SHFT \
	15
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_6_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_6_EMPTY_MASK_MASK \
	0x00004000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_6_EMPTY_MASK_SHFT \
	14
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_5_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_5_EMPTY_MASK_MASK \
	0x00002000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_5_EMPTY_MASK_SHFT \
	13
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_4_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_4_EMPTY_MASK_MASK \
	0x00001000
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_4_EMPTY_MASK_SHFT \
	12
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_3_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_3_EMPTY_MASK_MASK \
	0x00000800
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_3_EMPTY_MASK_SHFT \
	11
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_2_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_2_EMPTY_MASK_MASK \
	0x00000400
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_2_EMPTY_MASK_SHFT \
	10
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_1_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_1_EMPTY_MASK_MASK \
	0x00000200
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_1_EMPTY_MASK_SHFT \
	9
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_0_EMPTY_MASK_ADDR \
	WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_0_EMPTY_MASK_MASK \
	0x00000100
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_0_EMPTY_MASK_SHFT \
	8
#define WF_PSE_TOP_PSE_LP_CTRL_MCU_COALEASCE_ADDR \
	WF_PSE_TOP_PSE_LP_CTRL_ADDR
#define WF_PSE_TOP_PSE_LP_CTRL_MCU_COALEASCE_MASK \
	0x00000200
#define WF_PSE_TOP_PSE_LP_CTRL_MCU_COALEASCE_SHFT \
	9
#define WF_PSE_TOP_PSE_LP_CTRL_PSE2HIF_PSSS_EN_ADDR \
	WF_PSE_TOP_PSE_LP_CTRL_ADDR
#define WF_PSE_TOP_PSE_LP_CTRL_PSE2HIF_PSSS_EN_MASK \
	0x00000100
#define WF_PSE_TOP_PSE_LP_CTRL_PSE2HIF_PSSS_EN_SHFT \
	8
#define WF_PSE_TOP_PSE_LP_CTRL_PSE_LP_WAKEUP_ADDR \
	WF_PSE_TOP_PSE_LP_CTRL_ADDR
#define WF_PSE_TOP_PSE_LP_CTRL_PSE_LP_WAKEUP_MASK \
	0x00000080
#define WF_PSE_TOP_PSE_LP_CTRL_PSE_LP_WAKEUP_SHFT \
	7
#define WF_PSE_TOP_TO_N9_INT_TOGGLE_ADDR \
	WF_PSE_TOP_TO_N9_INT_ADDR
#define WF_PSE_TOP_TO_N9_INT_TOGGLE_MASK \
	0x80000000
#define WF_PSE_TOP_TO_N9_INT_TOGGLE_SHFT \
	31
#define WF_PSE_TOP_TO_N9_INT_CR4_CMD_ADDR \
	WF_PSE_TOP_TO_N9_INT_ADDR
#define WF_PSE_TOP_TO_N9_INT_CR4_CMD_MASK \
	0x7FFFFFFF
#define WF_PSE_TOP_TO_N9_INT_CR4_CMD_SHFT \
	0
#define WF_PSE_TOP_GROUP_REFILL_CTRL_DIS_GROUP_REFILL_ADDR \
	WF_PSE_TOP_GROUP_REFILL_CTRL_ADDR
#define WF_PSE_TOP_GROUP_REFILL_CTRL_DIS_GROUP_REFILL_MASK \
	0x1FFF0000
#define WF_PSE_TOP_GROUP_REFILL_CTRL_DIS_GROUP_REFILL_SHFT \
	16
#define WF_PSE_TOP_GROUP_REFILL_CTRL_GROUP_REFILL_PRI_ADDR \
	WF_PSE_TOP_GROUP_REFILL_CTRL_ADDR
#define WF_PSE_TOP_GROUP_REFILL_CTRL_GROUP_REFILL_PRI_MASK \
	0x00001FFF
#define WF_PSE_TOP_GROUP_REFILL_CTRL_GROUP_REFILL_PRI_SHFT \
	0
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_END_ADDR \
	WF_PSE_TOP_FREEPG_START_END_ADDR
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_END_MASK \
	0x0FFF0000
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_END_SHFT \
	16
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_START_ADDR \
	WF_PSE_TOP_FREEPG_START_END_ADDR
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_START_MASK \
	0x00000FFF
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_START_SHFT \
	0
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_HIF0_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_HIF0_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_HIF1_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_HIF1_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_CPU_GROUP_ADDR
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_CPU_GROUP_ADDR
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_PLE_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_PLE_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_PLE1_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_PLE1_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC0_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC0_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC1_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC1_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC2_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC2_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC3_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_LMAC3_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_MDP_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_MDP_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_MDP1_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_MDP1_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_MDP2_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_MDP2_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MAX_QUOTA_ADDR \
	WF_PSE_TOP_PG_HIF2_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MAX_QUOTA_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MAX_QUOTA_SHFT \
	16
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MIN_QUOTA_ADDR \
	WF_PSE_TOP_PG_HIF2_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MIN_QUOTA_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MIN_QUOTA_SHFT \
	0
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_SRC_CNT_ADDR \
	WF_PSE_TOP_HIF0_PG_INFO_ADDR
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_RSV_CNT_ADDR \
	WF_PSE_TOP_HIF0_PG_INFO_ADDR
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_SRC_CNT_ADDR \
	WF_PSE_TOP_HIF1_PG_INFO_ADDR
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_RSV_CNT_ADDR \
	WF_PSE_TOP_HIF1_PG_INFO_ADDR
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_CPU_PG_INFO_CPU_SRC_CNT_ADDR \
	WF_PSE_TOP_CPU_PG_INFO_ADDR
#define WF_PSE_TOP_CPU_PG_INFO_CPU_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_CPU_PG_INFO_CPU_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_CPU_PG_INFO_CPU_RSV_CNT_ADDR \
	WF_PSE_TOP_CPU_PG_INFO_ADDR
#define WF_PSE_TOP_CPU_PG_INFO_CPU_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_CPU_PG_INFO_CPU_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_PLE_PG_INFO_PLE_SRC_CNT_ADDR \
	WF_PSE_TOP_PLE_PG_INFO_ADDR
#define WF_PSE_TOP_PLE_PG_INFO_PLE_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PLE_PG_INFO_PLE_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_PLE_PG_INFO_PLE_RSV_CNT_ADDR \
	WF_PSE_TOP_PLE_PG_INFO_ADDR
#define WF_PSE_TOP_PLE_PG_INFO_PLE_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_PLE_PG_INFO_PLE_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_SRC_CNT_ADDR \
	WF_PSE_TOP_PLE1_PG_INFO_ADDR
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_RSV_CNT_ADDR \
	WF_PSE_TOP_PLE1_PG_INFO_ADDR
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_SRC_CNT_ADDR \
	WF_PSE_TOP_LMAC0_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_RSV_CNT_ADDR \
	WF_PSE_TOP_LMAC0_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_SRC_CNT_ADDR \
	WF_PSE_TOP_LMAC1_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_RSV_CNT_ADDR \
	WF_PSE_TOP_LMAC1_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_SRC_CNT_ADDR \
	WF_PSE_TOP_LMAC2_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_RSV_CNT_ADDR \
	WF_PSE_TOP_LMAC2_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_SRC_CNT_ADDR \
	WF_PSE_TOP_LMAC3_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_RSV_CNT_ADDR \
	WF_PSE_TOP_LMAC3_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_MDP_PG_INFO_MDP_SRC_CNT_ADDR \
	WF_PSE_TOP_MDP_PG_INFO_ADDR
#define WF_PSE_TOP_MDP_PG_INFO_MDP_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_MDP_PG_INFO_MDP_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_MDP_PG_INFO_MDP_RSV_CNT_ADDR \
	WF_PSE_TOP_MDP_PG_INFO_ADDR
#define WF_PSE_TOP_MDP_PG_INFO_MDP_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_MDP_PG_INFO_MDP_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_SRC_CNT_ADDR \
	WF_PSE_TOP_MDP1_PG_INFO_ADDR
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_RSV_CNT_ADDR \
	WF_PSE_TOP_MDP1_PG_INFO_ADDR
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_SRC_CNT_ADDR \
	WF_PSE_TOP_MDP2_PG_INFO_ADDR
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_RSV_CNT_ADDR \
	WF_PSE_TOP_MDP2_PG_INFO_ADDR
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_SRC_CNT_ADDR \
	WF_PSE_TOP_HIF2_PG_INFO_ADDR
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_SRC_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_SRC_CNT_SHFT \
	16
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_RSV_CNT_ADDR \
	WF_PSE_TOP_HIF2_PG_INFO_ADDR
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_RSV_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_RSV_CNT_SHFT \
	0
#define WF_PSE_TOP_DTIM_CTRL_DTIM_MODE_ADDR \
	WF_PSE_TOP_DTIM_CTRL_ADDR
#define WF_PSE_TOP_DTIM_CTRL_DTIM_MODE_MASK \
	0x00000001
#define WF_PSE_TOP_DTIM_CTRL_DTIM_MODE_SHFT \
	0
#define WF_PSE_TOP_FREEPG_START_END_DTIM_FREEPG_END_DTIM_ADDR \
	WF_PSE_TOP_FREEPG_START_END_DTIM_ADDR
#define WF_PSE_TOP_FREEPG_START_END_DTIM_FREEPG_END_DTIM_MASK \
	0x0FFF0000
#define WF_PSE_TOP_FREEPG_START_END_DTIM_FREEPG_END_DTIM_SHFT \
	16
#define WF_PSE_TOP_FREEPG_START_END_DTIM_FREEPG_START_DTIM_ADDR \
	WF_PSE_TOP_FREEPG_START_END_DTIM_ADDR
#define WF_PSE_TOP_FREEPG_START_END_DTIM_FREEPG_START_DTIM_MASK \
	0x00000FFF
#define WF_PSE_TOP_FREEPG_START_END_DTIM_FREEPG_START_DTIM_SHFT \
	0
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_LMAC0_MAX_QUOTA_DTIM_ADDR \
	WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_ADDR
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_LMAC0_MAX_QUOTA_DTIM_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_LMAC0_MAX_QUOTA_DTIM_SHFT \
	16
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_LMAC0_MIN_QUOTA_DTIM_ADDR \
	WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_ADDR
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_LMAC0_MIN_QUOTA_DTIM_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_LMAC0_GROUP_DTIM_LMAC0_MIN_QUOTA_DTIM_SHFT \
	0
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_LMAC1_MAX_QUOTA_DTIM_ADDR \
	WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_ADDR
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_LMAC1_MAX_QUOTA_DTIM_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_LMAC1_MAX_QUOTA_DTIM_SHFT \
	16
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_LMAC1_MIN_QUOTA_DTIM_ADDR \
	WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_ADDR
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_LMAC1_MIN_QUOTA_DTIM_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_LMAC1_GROUP_DTIM_LMAC1_MIN_QUOTA_DTIM_SHFT \
	0
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_MDP_MAX_QUOTA_DTIM_ADDR \
	WF_PSE_TOP_PG_MDP_GROUP_DTIM_ADDR
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_MDP_MAX_QUOTA_DTIM_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_MDP_MAX_QUOTA_DTIM_SHFT \
	16
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_MDP_MIN_QUOTA_DTIM_ADDR \
	WF_PSE_TOP_PG_MDP_GROUP_DTIM_ADDR
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_MDP_MIN_QUOTA_DTIM_MASK \
	0x00000FFF
#define WF_PSE_TOP_PG_MDP_GROUP_DTIM_MDP_MIN_QUOTA_DTIM_SHFT \
	0
#define WF_PSE_TOP_FL_QUE_CTRL_0_EXECUTE_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_FL_QUE_CTRL_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_MASK \
	0x7F000000
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_SHFT \
	24
#define WF_PSE_TOP_FL_QUE_CTRL_0_FL_BUFFER_ADDR_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_FL_BUFFER_ADDR_MASK \
	0x00FFF000
#define WF_PSE_TOP_FL_QUE_CTRL_0_FL_BUFFER_ADDR_SHFT \
	12
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_MASK \
	0x00000C00
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_SHFT \
	10
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_MASK \
	0x000003FF
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_SHFT \
	0
#define WF_PSE_TOP_FL_QUE_CTRL_1_PREV_FID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_1_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_1_PREV_FID_MASK \
	0x0FFF0000
#define WF_PSE_TOP_FL_QUE_CTRL_1_PREV_FID_SHFT \
	16
#define WF_PSE_TOP_FL_QUE_CTRL_1_NEXT_FID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_1_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_1_NEXT_FID_MASK \
	0x00000FFF
#define WF_PSE_TOP_FL_QUE_CTRL_1_NEXT_FID_SHFT \
	0
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_2_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_MASK \
	0x0FFF0000
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_SHFT \
	16
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_2_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_MASK \
	0x00000FFF
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_SHFT \
	0
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PAGE_NUM_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_3_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PAGE_NUM_MASK \
	0x00FFF000
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PAGE_NUM_SHFT \
	12
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_ADDR \
	WF_PSE_TOP_FL_QUE_CTRL_3_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_MASK \
	0x00000FFF
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_PL_QUE_CTRL_0_EXECUTE_ADDR \
	WF_PSE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_PL_QUE_CTRL_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_PL_QUE_CTRL_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_ADDR \
	WF_PSE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_SHFT \
	16
#define WF_PSE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_ADDR \
	WF_PSE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_MASK \
	0x00000FFF
#define WF_PSE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_SHFT \
	0
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_SEL_ADDR \
	WF_PSE_TOP_PLE_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_SEL_MASK \
	0x000F0000
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_SEL_SHFT \
	16
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_PLE_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_PKT_NUM_MASK \
	0x0000FFFF
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_SEL_ADDR \
	WF_PSE_TOP_CPU_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_SEL_MASK \
	0x000F0000
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_SEL_SHFT \
	16
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_CPU_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_PKT_NUM_MASK \
	0x0000FFFF
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_SEL_ADDR \
	WF_PSE_TOP_LMAC_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_SEL_MASK \
	0x000F0000
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_SEL_SHFT \
	16
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_LMAC_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_PKT_NUM_MASK \
	0x0000FFFF
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_CPU_ADDR \
	WF_PSE_TOP_HIF_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_CPU_MASK \
	0xFFFF0000
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_CPU_SHFT \
	16
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_MDP_ADDR \
	WF_PSE_TOP_HIF_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_MDP_MASK \
	0x0000FFFF
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_HIF_ENQ_MDP_SHFT \
	0
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_SEL_ADDR \
	WF_PSE_TOP_MDP_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_SEL_MASK \
	0xFFFF0000
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_SEL_SHFT \
	16
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_MDP_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_PKT_NUM_MASK \
	0x0000FFFF
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_MDP_ENQ_MDPRX_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_RX_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_MDP_ENQ_MDPRX_Q_PKT_NUM_MASK \
	0xFFFF0000
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_MDP_ENQ_MDPRX_Q_PKT_NUM_SHFT \
	16
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_WF_ENQ_SECRX_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_RX_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_WF_ENQ_SECRX_Q_PKT_NUM_MASK \
	0x0000FFFF
#define WF_PSE_TOP_RX_ENQ_PKT_NUM_WF_ENQ_SECRX_Q_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_SEL_ADDR \
	WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_SEL_MASK \
	0xFFFF0000
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_SEL_SHFT \
	16
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_PKT_NUM_ADDR \
	WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_PKT_NUM_MASK \
	0x0000FFFF
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_PKT_NUM_SHFT \
	0
#define WF_PSE_TOP_RL_BUF_CTRL_0_EXECUTE_ADDR \
	WF_PSE_TOP_RL_BUF_CTRL_0_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_RL_BUF_CTRL_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_ADDR \
	WF_PSE_TOP_RL_BUF_CTRL_0_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_MASK \
	0x00000FFF
#define WF_PSE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_SHFT \
	0
#define WF_PSE_TOP_RL_BUF_CTRL_1_RESV_GRP_ID_ADDR \
	WF_PSE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_1_RESV_GRP_ID_MASK \
	0x78000000
#define WF_PSE_TOP_RL_BUF_CTRL_1_RESV_GRP_ID_SHFT \
	27
#define WF_PSE_TOP_RL_BUF_CTRL_1_PKT_TAIL_PAGE_ADDR \
	WF_PSE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_1_PKT_TAIL_PAGE_MASK \
	0x03FFC000
#define WF_PSE_TOP_RL_BUF_CTRL_1_PKT_TAIL_PAGE_SHFT \
	14
#define WF_PSE_TOP_RL_BUF_CTRL_1_PAGE_NUM_ADDR \
	WF_PSE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_1_PAGE_NUM_MASK \
	0x000001FF
#define WF_PSE_TOP_RL_BUF_CTRL_1_PAGE_NUM_SHFT \
	0
#define WF_PSE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_ADDR \
	WF_PSE_TOP_TIMEOUT_CTRL_ADDR
#define WF_PSE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_MASK \
	0x00FF0000
#define WF_PSE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_SHFT \
	16
#define WF_PSE_TOP_TIMEOUT_CTRL_FL_WD_TO_CTRL_ADDR \
	WF_PSE_TOP_TIMEOUT_CTRL_ADDR
#define WF_PSE_TOP_TIMEOUT_CTRL_FL_WD_TO_CTRL_MASK \
	0x000000FF
#define WF_PSE_TOP_TIMEOUT_CTRL_FL_WD_TO_CTRL_SHFT \
	0
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_MASK \
	0xFF000000
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_SHFT \
	24
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_MASK \
	0x00FF0000
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_SHFT \
	16
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_MASK \
	0x0000FF00
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_SHFT \
	8
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_MASK \
	0x000000FF
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_SHFT \
	0
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_MASK \
	0x00000200
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_SHFT \
	9
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_MASK \
	0x00000100
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_SHFT \
	8
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_IDLE_WD_TO_MASK \
	0x00000040
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_IDLE_WD_TO_SHFT \
	6
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PLE_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PLE_IDLE_WD_TO_MASK \
	0x00000020
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PLE_IDLE_WD_TO_SHFT \
	5
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_SEC_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_SEC_IDLE_WD_TO_MASK \
	0x00000010
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_SEC_IDLE_WD_TO_SHFT \
	4
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_MASK \
	0x00000008
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_SHFT \
	3
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_MASK \
	0x00000004
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_SHFT \
	2
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_MASK \
	0x00000002
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_SHFT \
	1
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_ADDR \
	WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_MASK \
	0x00000001
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_SHFT \
	0
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_RX_PCIE_ACT_TH_ADDR \
	WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_RX_PCIE_ACT_TH_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_RX_PCIE_ACT_TH_SHFT \
	16
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXCMD_BUF_VLD_TH_ADDR \
	WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXCMD_BUF_VLD_TH_MASK \
	0x0000FF00
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXCMD_BUF_VLD_TH_SHFT \
	8
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXS_BUF_VLD_TH_ADDR \
	WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXS_BUF_VLD_TH_MASK \
	0x000000FF
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXS_BUF_VLD_TH_SHFT \
	0
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BLOCK_MODE_ADDR \
	WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BLOCK_MODE_MASK \
	0x80000000
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BLOCK_MODE_SHFT \
	31
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BYPASS_INVALID_FID_ADDR \
	WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BYPASS_INVALID_FID_MASK \
	0x40000000
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BYPASS_INVALID_FID_SHFT \
	30
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_QUEUE_ACK_MODE_ADDR \
	WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_QUEUE_ACK_MODE_MASK \
	0x00000100
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_QUEUE_ACK_MODE_SHFT \
	8
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_DOUBLE_RELEASE_MODE_ADDR \
	WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_DOUBLE_RELEASE_MODE_MASK \
	0x00000001
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_DOUBLE_RELEASE_MODE_SHFT \
	0
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_EN_DCM_SRC_CNT_NONEMPTY_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_EN_DCM_SRC_CNT_NONEMPTY_MASK \
	0x80000000
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_EN_DCM_SRC_CNT_NONEMPTY_SHFT \
	31
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PSE_SRAM_MBIST_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PSE_SRAM_MBIST_DYN_CKG_MASK \
	0x40000000
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PSE_SRAM_MBIST_DYN_CKG_SHFT \
	30
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_SEC_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_SEC_DYN_CKG_MASK \
	0x00002000
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_SEC_DYN_CKG_SHFT \
	13
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_MDP_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_MDP_DYN_CKG_MASK \
	0x00001000
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_MDP_DYN_CKG_SHFT \
	12
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_MASK \
	0x00000800
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_SHFT \
	11
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_MASK \
	0x00000400
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_SHFT \
	10
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_MASK \
	0x00000200
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_SHFT \
	9
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_MASK \
	0x00000040
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_SHFT \
	6
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_MASK \
	0x00000020
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_SHFT \
	5
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_WF_PLE_PORT_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_WF_PLE_PORT_DYN_CKG_MASK \
	0x00000010
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_WF_PLE_PORT_DYN_CKG_SHFT \
	4
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_MASK \
	0x00000008
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_SHFT \
	3
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_MASK \
	0x00000004
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_SHFT \
	2
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_MASK \
	0x00000002
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_SHFT \
	1
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_ADDR \
	WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_MASK \
	0x00000001
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_SHFT \
	0
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_FL_CTRL_WD_TO_ADDR \
	WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_FL_CTRL_WD_TO_MASK \
	0x00000004
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_FL_CTRL_WD_TO_SHFT \
	2
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_APB_WD_TO_ADDR \
	WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_APB_WD_TO_MASK \
	0x00000002
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_APB_WD_TO_SHFT \
	1
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_DEQ_EMPTY_QUEUE_ADDR \
	WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_DEQ_EMPTY_QUEUE_MASK \
	0x00000001
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_DEQ_EMPTY_QUEUE_SHFT \
	0
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_QUEUE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_QUEUE_MASK \
	0x00200000
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_QUEUE_SHFT \
	21
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_QUEUE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_QUEUE_MASK \
	0x00100000
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_QUEUE_SHFT \
	20
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_QUEUE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_QUEUE_MASK \
	0x00080000
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_QUEUE_SHFT \
	19
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_QUEUE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_QUEUE_MASK \
	0x00040000
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_QUEUE_SHFT \
	18
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_QUEUE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_QUEUE_MASK \
	0x00020000
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_QUEUE_SHFT \
	17
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_QUEUE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_QUEUE_MASK \
	0x00010000
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_QUEUE_SHFT \
	16
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_DATA_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_DATA_MASK \
	0x00002000
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_DATA_SHFT \
	13
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_DATA_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_DATA_MASK \
	0x00001000
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_DATA_SHFT \
	12
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_DATA_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_DATA_MASK \
	0x00000800
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_DATA_SHFT \
	11
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_DATA_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_DATA_MASK \
	0x00000400
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_DATA_SHFT \
	10
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_DATA_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_DATA_MASK \
	0x00000200
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_DATA_SHFT \
	9
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_DATA_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_DATA_MASK \
	0x00000100
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_DATA_SHFT \
	8
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_ALLOCATE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_ALLOCATE_MASK \
	0x00000020
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_ALLOCATE_SHFT \
	5
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_ALLOCATE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_ALLOCATE_MASK \
	0x00000010
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_ALLOCATE_SHFT \
	4
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_ALLOCATE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_ALLOCATE_MASK \
	0x00000008
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_ALLOCATE_SHFT \
	3
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_ALLOCATE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_ALLOCATE_MASK \
	0x00000004
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_ALLOCATE_SHFT \
	2
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_ALLOCATE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_ALLOCATE_MASK \
	0x00000002
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_ALLOCATE_SHFT \
	1
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_ALLOCATE_ADDR \
	WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_ALLOCATE_MASK \
	0x00000001
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_ALLOCATE_SHFT \
	0
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_LOAD_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_LOAD_MASK \
	0x00010000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_LOAD_SHFT \
	16
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_SEL_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_SEL_MASK \
	0x00008000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_SEL_SHFT \
	15
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_D_0_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_D_0_MASK \
	0xFFFF0000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_D_0_SHFT \
	16
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_0_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_0_MASK \
	0x0000FFFF
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_0_SHFT \
	0
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_D_1_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_D_1_MASK \
	0xFFFF0000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_D_1_SHFT \
	16
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_1_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_1_MASK \
	0x0000FFFF
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_1_SHFT \
	0
#define WF_PSE_TOP_SRAM_MBIST_CTRL_MBIST_USE_DEFAULT_DELSEL_ADDR \
	WF_PSE_TOP_SRAM_MBIST_CTRL_ADDR
#define WF_PSE_TOP_SRAM_MBIST_CTRL_MBIST_USE_DEFAULT_DELSEL_MASK \
	0x00000400
#define WF_PSE_TOP_SRAM_MBIST_CTRL_MBIST_USE_DEFAULT_DELSEL_SHFT \
	10
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_MBIST_DELSEL0_2_ADDR \
	WF_PSE_TOP_SRAM_MBIST_DELSEL_ADDR
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_MBIST_DELSEL0_2_MASK \
	0xFFFFFFFF
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_MBIST_DELSEL0_2_SHFT \
	0
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_MBIST_DELSEL3_ADDR \
	WF_PSE_TOP_SRAM_MBIST_DELSEL_1_ADDR
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_MBIST_DELSEL3_MASK \
	0xFFFFFFFF
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_MBIST_DELSEL3_SHFT \
	0
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_D_3_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_D_3_MASK \
	0xFFFF0000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_D_3_SHFT \
	16
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_3_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_3_MASK \
	0x0000FFFF
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_3_SHFT \
	0
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_D_4_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_D_4_MASK \
	0xFFFF0000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_D_4_SHFT \
	16
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_4_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_4_MASK \
	0x0000FFFF
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_4_SHFT \
	0
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_D_5_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_D_5_MASK \
	0xFFFF0000
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_D_5_SHFT \
	16
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_5_ADDR \
	WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_5_MASK \
	0x0000FFFF
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_5_SHFT \
	0
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV1_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV1_MASK \
	0xFFFFFC00
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV1_SHFT \
	10
#define WF_PSE_TOP_DBG_CTRL_DBG_WF_TX_RD_VLD_SEL_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_WF_TX_RD_VLD_SEL_MASK \
	0x00000300
#define WF_PSE_TOP_DBG_CTRL_DBG_WF_TX_RD_VLD_SEL_SHFT \
	8
#define WF_PSE_TOP_DBG_CTRL_DBG_SEC_TX_RD_VLD_SEL_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_SEC_TX_RD_VLD_SEL_MASK \
	0x000000C0
#define WF_PSE_TOP_DBG_CTRL_DBG_SEC_TX_RD_VLD_SEL_SHFT \
	6
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV0_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV0_MASK \
	0x00000020
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV0_SHFT \
	5
#define WF_PSE_TOP_DBG_CTRL_DBG_BN_SEL_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_BN_SEL_MASK \
	0x00000010
#define WF_PSE_TOP_DBG_CTRL_DBG_BN_SEL_SHFT \
	4
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_MSB_SEL_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_MSB_SEL_MASK \
	0x0000000C
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_MSB_SEL_SHFT \
	2
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_LSB_SEL_ADDR \
	WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_LSB_SEL_MASK \
	0x00000003
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_LSB_SEL_SHFT \
	0
#define WF_PSE_TOP_C_GET_FID_0_EXECUTE_ADDR \
	WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_C_GET_FID_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_QID_ADDR \
	WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_QID_MASK \
	0x7F000000
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_QID_SHFT \
	24
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_TYPE_ADDR \
	WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_TYPE_MASK \
	0x000F0000
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_TYPE_SHFT \
	16
#define WF_PSE_TOP_C_GET_FID_0_QUEUE_FRAME_ID_ADDR \
	WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_QUEUE_FRAME_ID_MASK \
	0x0000FFFF
#define WF_PSE_TOP_C_GET_FID_0_QUEUE_FRAME_ID_SHFT \
	0
#define WF_PSE_TOP_C_GET_FID_1_END_ADDR \
	WF_PSE_TOP_C_GET_FID_1_ADDR
#define WF_PSE_TOP_C_GET_FID_1_END_MASK \
	0x00008000
#define WF_PSE_TOP_C_GET_FID_1_END_SHFT \
	15
#define WF_PSE_TOP_C_GET_FID_1_GET_RETURN_FID_ADDR \
	WF_PSE_TOP_C_GET_FID_1_ADDR
#define WF_PSE_TOP_C_GET_FID_1_GET_RETURN_FID_MASK \
	0x00000FFF
#define WF_PSE_TOP_C_GET_FID_1_GET_RETURN_FID_SHFT \
	0
#define WF_PSE_TOP_C_EN_QUEUE_0_EXECUTE_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_C_EN_QUEUE_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_QID_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_QID_MASK \
	0x7F000000
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_QID_SHFT \
	24
#define WF_PSE_TOP_C_EN_QUEUE_0_DELAY_ENQ_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DELAY_ENQ_MASK \
	0x00800000
#define WF_PSE_TOP_C_EN_QUEUE_0_DELAY_ENQ_SHFT \
	23
#define WF_PSE_TOP_C_EN_QUEUE_0_SUB_TYPE_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_SUB_TYPE_MASK \
	0x000F0000
#define WF_PSE_TOP_C_EN_QUEUE_0_SUB_TYPE_SHFT \
	16
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_PID_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_PID_MASK \
	0x0000C000
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_PID_SHFT \
	14
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_WLANID_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_WLANID_MASK \
	0x000003FF
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_WLANID_SHFT \
	0
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_1_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_MASK \
	0x0FFF0000
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_SHFT \
	16
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_1_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_MASK \
	0x00000FFF
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_SHFT \
	0
#define WF_PSE_TOP_C_EN_QUEUE_2_TARGET_FID_ADDR \
	WF_PSE_TOP_C_EN_QUEUE_2_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_2_TARGET_FID_MASK \
	0x00000FFF
#define WF_PSE_TOP_C_EN_QUEUE_2_TARGET_FID_SHFT \
	0
#define WF_PSE_TOP_C_DE_QUEUE_0_EXECUTE_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_C_DE_QUEUE_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_QID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_QID_MASK \
	0x7F000000
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_QID_SHFT \
	24
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_VLD_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_VLD_MASK \
	0x00800000
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_VLD_SHFT \
	23
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_MASK \
	0x00700000
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_SHFT \
	20
#define WF_PSE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_MASK \
	0x000F0000
#define WF_PSE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_SHFT \
	16
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_PID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_PID_MASK \
	0x0000C000
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_PID_SHFT \
	14
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_WLANID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_WLANID_MASK \
	0x000003FF
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_WLANID_SHFT \
	0
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_1_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_MASK \
	0x0FFF0000
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_SHFT \
	16
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_1_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_MASK \
	0x00000FFF
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_SHFT \
	0
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_MASK \
	0x7F000000
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_SHFT \
	24
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_MASK \
	0x0000C000
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_SHFT \
	14
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_MASK \
	0x000003FF
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_SHFT \
	0
#define WF_PSE_TOP_C_DE_QUEUE_3_BUSY_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_BUSY_MASK \
	0x80000000
#define WF_PSE_TOP_C_DE_QUEUE_3_BUSY_SHFT \
	31
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_MASK \
	0x0FFF0000
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_SHFT \
	16
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_MASK \
	0x00008000
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_SHFT \
	15
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FDI_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FDI_MASK \
	0x00000FFF
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FDI_SHFT \
	0
#define WF_PSE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_ADDR \
	WF_PSE_TOP_C_DE_QUEUE_4_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_MASK \
	0x00000FFF
#define WF_PSE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_SHFT \
	0
#define WF_PSE_TOP_ALLOCATE_0_EXECUTE_ADDR \
	WF_PSE_TOP_ALLOCATE_0_ADDR
#define WF_PSE_TOP_ALLOCATE_0_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_ALLOCATE_0_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_QID_ADDR \
	WF_PSE_TOP_ALLOCATE_0_ADDR
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_QID_MASK \
	0x001F0000
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_QID_SHFT \
	16
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_ADDR \
	WF_PSE_TOP_ALLOCATE_0_ADDR
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_MASK \
	0x00003FFF
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_SHFT \
	0
#define WF_PSE_TOP_ALLOCATE_1_EXECUTE_ADDR \
	WF_PSE_TOP_ALLOCATE_1_ADDR
#define WF_PSE_TOP_ALLOCATE_1_EXECUTE_MASK \
	0x80000000
#define WF_PSE_TOP_ALLOCATE_1_EXECUTE_SHFT \
	31
#define WF_PSE_TOP_ALLOCATE_1_ALLOCATE_FID_ADDR \
	WF_PSE_TOP_ALLOCATE_1_ADDR
#define WF_PSE_TOP_ALLOCATE_1_ALLOCATE_FID_MASK \
	0x00000FFF
#define WF_PSE_TOP_ALLOCATE_1_ALLOCATE_FID_SHFT \
	0
#define WF_PSE_TOP_FREEPG_CNT_FFA_CNT_ADDR \
	WF_PSE_TOP_FREEPG_CNT_ADDR
#define WF_PSE_TOP_FREEPG_CNT_FFA_CNT_MASK \
	0x0FFF0000
#define WF_PSE_TOP_FREEPG_CNT_FFA_CNT_SHFT \
	16
#define WF_PSE_TOP_FREEPG_CNT_FREEPG_CNT_ADDR \
	WF_PSE_TOP_FREEPG_CNT_ADDR
#define WF_PSE_TOP_FREEPG_CNT_FREEPG_CNT_MASK \
	0x00000FFF
#define WF_PSE_TOP_FREEPG_CNT_FREEPG_CNT_SHFT \
	0
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_ADDR \
	WF_PSE_TOP_FREEPG_HEAD_TAIL_ADDR
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_MASK \
	0x0FFF0000
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_SHFT \
	16
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_ADDR \
	WF_PSE_TOP_FREEPG_HEAD_TAIL_ADDR
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_MASK \
	0x00000FFF
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ACC_LST_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ACC_LST_CS_MASK \
	0x00070000
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ACC_LST_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_DEQ_FL_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_DEQ_FL_CS_MASK \
	0x0000F000
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_DEQ_FL_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ENQ_FL_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ENQ_FL_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ENQ_FL_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_CS_MASK \
	0x000000F0
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_ARB_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_ARB_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_ARB_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_CS_MASK \
	0x03000000
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_CS_SHFT \
	24
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_REFILL_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_REFILL_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_REFILL_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_RLS_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_RLS_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_RLS_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GBUF_CS_MASK \
	0x00007000
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GBUF_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GNEXT_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GNEXT_CS_MASK \
	0x00000100
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GNEXT_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_INIT_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_INIT_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_INIT_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_ARB_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_ARB_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_ARB_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_CACHE_CS_MASK \
	0x30000000
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_CACHE_CS_SHFT \
	28
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_PBUF_CS_MASK \
	0x07000000
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_PBUF_CS_SHFT \
	24
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_ALLOCATE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_ALLOCATE_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_ALLOCATE_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_PL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_PL_OCP_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_PL_OCP_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_RL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_RL_OCP_CS_MASK \
	0x00003000
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_RL_OCP_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_Q_OPER_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_Q_OPER_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_Q_OPER_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_ALLOCATE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_ALLOCATE_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_ALLOCATE_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_PL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_PL_OCP_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_PL_OCP_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_RL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_RL_OCP_CS_MASK \
	0x00003000
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_RL_OCP_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_Q_OPER_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_Q_OPER_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_Q_OPER_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_ALLOCATE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_ALLOCATE_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_ALLOCATE_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_PL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_PL_OCP_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_PL_OCP_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_RL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_RL_OCP_CS_MASK \
	0x00003000
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_RL_OCP_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_Q_OPER_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_Q_OPER_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_Q_OPER_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_ALLOCATE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_ALLOCATE_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_ALLOCATE_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_PL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_PL_OCP_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_PL_OCP_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_RL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_RL_OCP_CS_MASK \
	0x00003000
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_RL_OCP_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_Q_OPER_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_Q_OPER_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_Q_OPER_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_ALLOCATE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_ALLOCATE_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_ALLOCATE_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_PL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_PL_OCP_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_PL_OCP_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_RL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_RL_OCP_CS_MASK \
	0x00003000
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_RL_OCP_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_Q_OPER_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_Q_OPER_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_Q_OPER_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_ALLOCATE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_ALLOCATE_CS_MASK \
	0x00700000
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_ALLOCATE_CS_SHFT \
	20
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_PL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_PL_OCP_CS_MASK \
	0x00030000
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_PL_OCP_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_RL_OCP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_RL_OCP_CS_MASK \
	0x00003000
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_RL_OCP_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_Q_OPER_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_Q_OPER_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_Q_OPER_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_08_APB_REQ_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_APB_REQ_CS_MASK \
	0x00070000
#define WF_PSE_TOP_PSE_SEEK_CR_08_APB_REQ_CS_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_08_ARB_REQ_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_ARB_REQ_CS_MASK \
	0x00007000
#define WF_PSE_TOP_PSE_SEEK_CR_08_ARB_REQ_CS_SHFT \
	12
#define WF_PSE_TOP_PSE_SEEK_CR_08_CPU_Q_OP_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_CPU_Q_OP_CS_MASK \
	0x00000F00
#define WF_PSE_TOP_PSE_SEEK_CR_08_CPU_Q_OP_CS_SHFT \
	8
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_CACHE_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_CACHE_CS_MASK \
	0x00000030
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_CACHE_CS_SHFT \
	4
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_PBUF_CS_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_PBUF_CS_MASK \
	0x00000007
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_PBUF_CS_SHFT \
	0
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_ERROR_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_09_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_ERROR_MASK \
	0x80000000
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_ERROR_SHFT \
	31
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_FID_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_09_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_FID_MASK \
	0x0FFF0000
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_FID_SHFT \
	16
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_GET_BUF_GID_ADDR \
	WF_PSE_TOP_PSE_SEEK_CR_09_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_GET_BUF_GID_MASK \
	0x0000000F
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_GET_BUF_GID_SHFT \
	0

#ifdef __cplusplus
}
#endif

#endif /* __WF_PSE_TOP_REGS_H__ */
