# 总线系统

**==笔记源文件：[Markdown](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/55555.md)，[长图](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/55555.png)，[PDF](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/55555.pdf)，[HTML](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/55555.html)==**

# 1. 总线概述

> ## ==1.1. 总线概念==
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/7n4KYSZ3PMEkJ8X.png" alt="image-2024020219383575" style="zoom: 80%;" />   
> >
> > **1️⃣**总线含义：连接各部件的**信息通路**$\&$**共享传输介质**
> >
> > **2️⃣**总线组成：连接计算机各部件的逻辑电路，不止是单纯的连线
> >
> > **3️⃣**总线性质：同一时刻，只允许一个部件发信，但允许多个部件收信
>
> ## 1.2. 总线特性
>
> > |   类别   | 特性                                                       |
> > | :------: | ---------------------------------------------------------- |
> > | 机械特性 | 尺寸、形状                                                 |
> > | 电气特性 | 传输方向和有效的电平范围                                   |
> > | 功能特性 | 总线上所传信号的功能，按照功能总线可分为地址/数据/控制总线 |
> > | 时间特性 | 任一根线上的信号在什么时间有效                             |
>
> ## ==1.3. 总线性能指标==
>
> > |     指标     |                         含义                          |        单位         |
> > | :----------: | :---------------------------------------------------: | :-----------------: |
> > | **总线宽度** |             总线的根数(一次并行传输几位)              |    $\text{bit}$     |
> > | **总线带宽** | 单位时间总线传输的数据量，等于==工作频率$×$总线宽度== | $\text{MB/s，MBps}$ |
> > |   工作频率   |                   总线时钟信号频率                    |    $\text{MHz}$     |
> > |   控制方式   |                   集中控制/分散控制                   |        $\#$         |
> > |   通信方式   |                   同步通信/异步通信                   |        $\#$         |
> > |   信号线数   |       各类信号线的的总根数，可通过复用减少线数        |        $\#$         |
> > |   负载能力   |                  可扩增电路板的数量                   |        $\#$         |
> > |   扩展能力   |                  总线宽度是否可扩展                   |        $\#$         |
>
> ## 1.4. 三种类型：片内/系统/通信
>
> > **1️⃣**片内总线：连接芯片内各部件，如$\text{CPU}$内部总线
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240202194749469.png" alt="image-20240202194749469" style="zoom: 60%;" /> 
> >
> > **2️⃣**==系统总线==：单机系统内各**大部件**间，信息传输的公共通路
> >
> > | 总线类型 |                  传输内容                   |     传输方向      |           总线宽度            |
> > | :------: | :-----------------------------------------: | :---------------: | :---------------------------: |
> > | 数据总线 |                    数据                     |       双向        | 等于机器字长$\text{/CPU}$字长 |
> > | 地址总线 |                    地址                     |       单向        |  $2^{宽度}=最大存储单元大小$  |
> > | 控制总线 | $\text{CPU}$发出控制/反馈给$\text{CPU}$状态 | 总体双向/每根单向 |             $\#$              |
> >
> > **3️⃣**通信总线
> >
> > 1. 串行：数据从低位→高位，逐位传送
> > 2. 并行：一字节(字)一字节(字)地传送
>
> ## 1.5. 总线协议
>
> > **1️⃣**系统总线
> >
> > |         名称          | 描述                                                         |
> > | :-------------------: | ------------------------------------------------------------ |
> > |     $\text{ISA}$      | 最早的微型计算机系统总线，应用在$\text{IBM}$的$\text{AT}$机上 |
> > |     $\text{EISA}$     | 扩展的$\text{ISA}$总线，适用于$\text{32}$位$\text{CPU}$，与$\text{ISA}$完全兼容 |
> > | $\text{VESA(VL-BUS)}$ | $\text{32}$位计算机局部总线，针对多媒体$\text{PC}$的高速传送需求设计 |
> > |     $\text{PCI}$      | 高性能的$\text{32}$位或$\text{64}$位总线，适用于外围部件和处理器/存储器系统的互连 |
> > | $\text{PCI-Express}$  | 最新的总线和接口标准，将全面取代$\text{PCI}$和$\text{AGP}$   |
> >
> > **2️⃣**设备总线
> >
> > |     名称      | 描述                                               |
> > | :-----------: | -------------------------------------------------- |
> > | $\text{IDE}$  | 集成设备电路接口，用于处理器和磁盘驱动器间的连接   |
> > | $\text{AGP}$  | 加速图形接口，专用于连接主存和图形存储器           |
> > | $\text{USB}$  | 用于外部设备的快速连接                             |
> > | $\text{SATA}$ | 串行高级技术附件，一种行业标准的串行硬件驱动器接口 |

# ==2. 总线结构：单/多总线==

> ## 2.1. 单总线：只有一根系统总线
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240202215024665.png" alt="image-20240202215024665" style="zoom: 25%;" />     
> >
> > **1️⃣**单总线：包含了数据/地址/控制总线，连接所有的部件
> >
> > **2️⃣**特点：结构简单，各部分**分时**使用(效率低)
>
> ## 2.2. 双总线
>
> > **1️⃣**$\text{CPU}$中心结构：$\text{CPU}\xleftrightarrow{高速通道}主存$，$\text{IO}\xleftrightarrow{必须经过\text{CPU}}主存$ 
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240202223200436.png" alt="image-20240202223200436" style="zoom: 20%;" />  
> >
> > **2️⃣**内存中心结构：$\text{CPU}\xleftrightarrow{高速通道}主存$，$\text{IO}\xleftrightarrow{直接访问\text{}}主存$，但$\text{CPU/IO}$不可同时访问主存
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240202222113919.png" alt="image-20240202222113919" style="zoom:62%;" />  
>
> ## 2.3. 三总线结构
>
> >  <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240202223918132.png" alt="image-20240202223918132" style="zoom:31%;" />  
> >
> > - 以$\text{CPU}$为中心：$\text{CPU}\xleftrightarrow{高速通道}主存$，$\text{IO}\xleftrightarrow{高速访问}主存$

# ==3. (集中式)总线仲裁==

> ## 3.0. 前置概念
>
> > **1️⃣**什么是总线仲裁：同一时刻只有一个部件能往总线发数据，所以，谁来
> >
> > **2️⃣**两类连接总线的设备
> >
> > |  类型  | 特征                           | 举例                            |
> > | :----: | ------------------------------ | ------------------------------- |
> > | 主设备 | 能发出总线请求，能启动总线操作 | $\text{CPU, DMA控制器, IO设备}$ |
> > | 从设备 | 被动响应主模块发来的命令       | $\text{主存, IO设备}$           |
> >
> > **3️⃣**仲裁思路
> >
> > 1. 软件思路：为每个主设备设置优先级，多个主设备请求总线是，总线优先给优先级高的
> > 2. 硬件思路：总线控制器中，设置**仲裁机构**
>
> ## 3.1. 链式查询方式：所有部件共用一根总线请求线
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240203001859065.png" alt="image-20240203001859065" style="zoom:70%;" />  
> >
> > **1️⃣**控制信号线
> >
> > |        类型         | 功能                                                    | 用途                                        |
> > | :-----------------: | :------------------------------------------------------ | ------------------------------------------- |
> > | 总线请求$\text{BR}$ | 主模块$\xrightarrow[\text{BR}]{发送请求信号}$总线控制器 | 公用，发送请求                              |
> > | 总线同意$\text{BG}$ | 主模块$\xleftarrow[\text{BG}]{回送同意信号}$总线控制器  | 是对于$\text{BR}$的响应，意味着请求得到响应 |
> > |  总线忙$\text{BS}$  | 主模块$\xrightarrow[\text{BS}]{发送忙信号}$总线控制器   | 相当于占用了总线的主模块，宣称其占有        |
> >
> > **2️⃣**设计要点
> >
> > 1. 结构：通过优先链，将所有主模块串起来
> > 2. 优先级：再上述串中，离总线控制器越近的优先级越高
> > 3. 查询方法：
> >    - 从最靠近控制器的主模块开始查：你要不要用总线？
> >    - 跳过不要的，一旦查到要的(优先级必定最高)，便让该模块使用总线
> >    - 总线用完后释放，然后继续往后边查：你要不要用总线？
> >
> > **3️⃣**查询过程
> >
> > 1. 请求：假设$\text{1,n}$模块同时请求($\text{BR}$有效)
> > 2. 查询：$\text{BG}$信号开始沿优先链查询，一直查询到模块1时$\text{BG}$截断
> > 3. 占用：模块1回送$\text{BS}$信号，占用总线，撤销$\text{BG/BR}$信号
> > 4. 释放：模块1使用完总线后，也撤销$\text{BS}$信号以此释放总线
> >
> > **4️⃣**缺点：查询速度慢，故障敏感(一个模块坏了后面都白搭)，优先级固定不灵活
>
> ## 3.2. 计数器定时查询
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240203002528708.png" alt="image-20240203002528708" style="zoom:70%;" /> 
> >
> > **1️⃣**结构：总线控制器里植入一个计数器(查询用)
> >
> > **2️⃣**查询过程：
> >
> > 1. 初值设定：查询开始，计数器启动，设定一初值(不一定为0)
> > 2. 初值广播：计数初值发往每个模块
> > 3. 请求响应：如果某个模块请求了总线，且模块地址=计数值，则获得总线控制权
> > 4. 计数更新：计数值++，每次更新后，都要将计数值广播
> >
> > **3️⃣**优先级确定：关键在于**计数器初值设置**
> >
> > 1. 初值$=$0，则0模块最优先
> > 2. 初值$=$上次查询终止时计数器的值，则上次终止点最优先
> > 3. 初始$=$程序设定
>
> ## 3.3. 独立请求
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240203120054367.png" alt="image-20240203120054367" style="zoom: 70%;" /> 
> >
> > **1️⃣**结构：
> >
> > 1. 每个模块有一个专门$\text{BR, BG}$各自独立请求
> > 2. 总线控制器设置并行排队线路，将发来请求的模块全部进行排队
> >
> > **2️⃣**优先级：队列里排前面的优先级高

# ==4. 总线通信==：$部件1\xleftrightarrow[总线传输]{时间协调}部件n$

> ## 4.1. 总线通信概念概述
>
> > **1️⃣**一次总线操作的过程
> >
> > |   操作   | 描述                                             |
> > | :------: | ------------------------------------------------ |
> > | 申请分配 | 主模块申请总线                                   |
> > |   寻址   | 主模块获得总线控制权，向从模块发地址$\&$读写命令 |
> > |   传送   | 主从模块数据交互                                 |
> > |   结束   | 主模块让出总线                                   |
> >
> > **2️⃣**总线周期：一次完整的总线操作耗时，有以下几种
> >
> > |      总线周期类型      | 地址传送时间 | 数据传送时间 |
> > | :--------------------: | :----------: | :----------: |
> > |      正常总线周期      |     一次     |     一次     |
> > | $\text{BURST}$总线周期 |     一次     |    多次*     |
> >
> > *如果读写部件太慢了，则需要增加传送时间完成读写，增加的传送时间就是**总线等待状态**
> >
> > **3️⃣**总线操作类型
> >
> > |  类型  |          方向          |               示例                |
> > | :----: | :--------------------: | :-------------------------------: |
> > | 内存读 | 从模块发送，主模块接收 | $\text{CPU或IO}接口，从主存中读$  |
> > | 内存写 | 主模块发送，从模块接收 | $\text{CPU或IO}接口，从主存中写$  |
> > | 外设读 | 从模块发送，主模块接收 | $\text{CPU}，从\text{IO设备}中读$ |
> > | 外设写 | 主模块发送，从模块接收 | $\text{CPU}，从\text{IO设备}中写$ |
>
> ## 4.2. 同步通信：由总线控制器时钟统一协调
>
> > **1️⃣**时间分配
> >
> > 1. 一个总线周期中，所含时钟个数固定
> > 2. 所有的模块，总线周期都一样长
> >
> > **2️⃣**总线同步的数据$\text{IO}$：左边为读时序，右边为写时序
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240203123429786.png" alt="image-20240203123429786" style="zoom:37%;" /> 
> >
> > |   时间    |         从模块读，数据输入主模块          |          从模块写，数据输出主模块          |
> > | :-------: | :---------------------------------------: | :----------------------------------------: |
> > |   $T_1$   |  主模块$\xrightarrow[总线]{地址}$从模块   |   主模块$\xrightarrow[总线]{地址}$从模块   |
> > | $T_{1.5}$ |                   $\#$                    | 主模块$\xrightarrow[总线]{待写数据}$从模块 |
> > |   $T_2$   | 主模块$\xrightarrow[总线]{读命令}$从模块  |  主模块$\xrightarrow[总线]{写命令}$从模块  |
> > |   $T_3$   | 主模块$\xleftarrow[总线]{读出数据}$从模块 |             等待数据写入从模块             |
> > |   $T_4$   |          主模块撤消读命令、地址           |        主模块撤消读命令、地址、数据        |
>
> ## 4.3. 异步通信：无时钟/总线周期随模块工作时间变动
>
> >    **1️⃣**三种异步通信
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240203131311762.png" alt="image-20240203131311762" style="zoom: 64%;" />   
> >
> > | 方式   | 主模块                            | 从模块                             |
> > | ------ | --------------------------------- | ---------------------------------- |
> > | 不互锁 | 发出①后，过段时间默认对方收到了①* | 发出②后，过段时间默认对方收到了②** |
> > | 半互锁 | 发出①后，收到②后才认定对方收到①   | 发出②后，过段时间默认对方收到了②   |
> > | 全互锁 | 发出①后，收到②后才认定对方收到①   | 发出②后，收到③后才认定对方收到②*** |
> >
> > ​    *确认对方收到①后，主模块撤销请求信号
> >
> >   **确认对方收到②后，从模块撤销ACK信号
> >
> > ***$\text{ACK}$的$\text{ACK}$实质上是主模块撤销请求信号的确认
> >
> > **2️⃣**全互锁异步通信的时序
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240203131946169.png" alt="image-20240203131946169" style="zoom: 70%;" />  
> >
> > 1. 发出信号
> >
> >    | 部件         | 发送方向 | 发送内容           |
> >    | ------------ | -------- | ------------------ |
> >    | $\text{CPU}$ | 往主存   | 地址/读指令/主同步 |
> >    | 主存         | $\#$     | 数据/从同步        |
> >
> > 2. 收到同步信号后的响应
> >
> >    | 部件         | 同步信号来源 | 操作                 |
> >    | ------------ | ------------ | -------------------- |
> >    | $\text{CPU}$ | 从同步       | 读数据，撤销主同步   |
> >    | 主存         | $\#$         | 撤销数据，撤销从同步 |
> >
> > 3. 最后：$\text{CPU}$撤消地址和读指令













