TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 15:32:09 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 68.62 MHz  ; 68.62 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.572 ; -1744.458     ;
; clk_rom ; -9.960  ; -194.779      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.527 ; 0.000         ;
; clk_rom ; 0.641 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.582     ;
; -13.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.582     ;
; -13.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.582     ;
; -13.526 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.581     ;
; -13.526 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.581     ;
; -13.515 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.547     ;
; -13.512 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.522     ;
; -13.512 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.522     ;
; -13.512 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.522     ;
; -13.485 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 14.487     ;
; -13.485 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 14.487     ;
; -13.485 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 14.487     ;
; -13.472 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.482     ;
; -13.472 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.482     ;
; -13.472 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.482     ;
; -13.466 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.521     ;
; -13.466 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.521     ;
; -13.464 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 14.455     ;
; -13.464 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 14.455     ;
; -13.464 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.045     ; 14.455     ;
; -13.455 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.487     ;
; -13.439 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.486     ;
; -13.439 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.486     ;
; -13.428 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.012     ; 14.452     ;
; -13.426 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.481     ;
; -13.426 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.481     ;
; -13.418 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.454     ;
; -13.418 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.454     ;
; -13.415 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.447     ;
; -13.407 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.023     ; 14.420     ;
; -13.309 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.364     ;
; -13.289 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.328     ;
; -13.289 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.328     ;
; -13.289 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.328     ;
; -13.289 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.328     ;
; -13.285 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.295     ;
; -13.285 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.295     ;
; -13.285 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.295     ;
; -13.272 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.282     ;
; -13.272 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.282     ;
; -13.272 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.282     ;
; -13.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.307     ;
; -13.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.307     ;
; -13.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.307     ;
; -13.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.307     ;
; -13.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.307     ;
; -13.257 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.300     ;
; -13.257 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.300     ;
; -13.257 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.300     ;
; -13.257 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.300     ;
; -13.250 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.294     ;
; -13.250 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.294     ;
; -13.249 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.304     ;
; -13.248 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.258     ;
; -13.248 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.258     ;
; -13.248 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.258     ;
; -13.239 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.294     ;
; -13.239 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.294     ;
; -13.229 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.268     ;
; -13.229 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.268     ;
; -13.229 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.268     ;
; -13.229 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.268     ;
; -13.228 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.260     ;
; -13.226 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.281     ;
; -13.226 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.281     ;
; -13.222 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.269     ;
; -13.216 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.265     ;
; -13.216 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.265     ;
; -13.216 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.265     ;
; -13.216 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.265     ;
; -13.215 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.247     ;
; -13.209 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.264     ;
; -13.202 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.257     ;
; -13.202 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.257     ;
; -13.202 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.233     ;
; -13.202 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.233     ;
; -13.202 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.233     ;
; -13.202 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.233     ;
; -13.202 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.247     ;
; -13.202 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.247     ;
; -13.202 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.247     ;
; -13.202 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.247     ;
; -13.202 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.247     ;
; -13.201 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.237     ;
; -13.197 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.240     ;
; -13.197 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.240     ;
; -13.197 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.240     ;
; -13.197 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.240     ;
; -13.191 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.223     ;
; -13.190 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.234     ;
; -13.190 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.234     ;
; -13.189 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.228     ;
; -13.189 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.228     ;
; -13.189 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.228     ;
; -13.189 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.228     ;
; -13.181 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.201     ;
; -13.181 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.201     ;
; -13.181 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.201     ;
; -13.181 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.201     ;
; -13.175 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.212     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.960 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.977     ;
; -9.951 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.968     ;
; -9.949 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.958     ;
; -9.914 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.931     ;
; -9.854 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.871     ;
; -9.819 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.836     ;
; -9.817 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.834     ;
; -9.810 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.827     ;
; -9.808 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.817     ;
; -9.773 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.790     ;
; -9.760 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.777     ;
; -9.757 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.767     ;
; -9.745 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.762     ;
; -9.736 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.746     ;
; -9.727 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.737     ;
; -9.725 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.727     ;
; -9.724 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.741     ;
; -9.724 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.741     ;
; -9.715 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.732     ;
; -9.714 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.731     ;
; -9.713 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.722     ;
; -9.709 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.707     ;
; -9.695 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.693     ;
; -9.690 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.700     ;
; -9.684 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.694     ;
; -9.678 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.695     ;
; -9.678 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.695     ;
; -9.674 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.684     ;
; -9.665 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.675     ;
; -9.663 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.665     ;
; -9.654 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.671     ;
; -9.649 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 10.640     ;
; -9.637 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.635     ;
; -9.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.638     ;
; -9.627 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.636     ;
; -9.624 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.634     ;
; -9.619 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.636     ;
; -9.618 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.635     ;
; -9.614 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.631     ;
; -9.606 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.604     ;
; -9.601 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.611     ;
; -9.597 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.599     ;
; -9.591 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.600     ;
; -9.584 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.594     ;
; -9.583 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.600     ;
; -9.578 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.595     ;
; -9.576 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 10.567     ;
; -9.570 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.568     ;
; -9.568 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.578     ;
; -9.551 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.568     ;
; -9.536 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.546     ;
; -9.535 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.545     ;
; -9.533 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.543     ;
; -9.527 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.537     ;
; -9.526 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.536     ;
; -9.524 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.541     ;
; -9.524 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.526     ;
; -9.521 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.538     ;
; -9.500 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.510     ;
; -9.489 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.496     ;
; -9.489 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.499     ;
; -9.488 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.505     ;
; -9.474 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.484     ;
; -9.460 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.470     ;
; -9.443 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.453     ;
; -9.438 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.448     ;
; -9.427 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.444     ;
; -9.425 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 10.416     ;
; -9.414 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.431     ;
; -9.410 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.427     ;
; -9.409 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 10.400     ;
; -9.397 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.407     ;
; -9.391 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.408     ;
; -9.390 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.407     ;
; -9.384 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.394     ;
; -9.383 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.393     ;
; -9.378 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.395     ;
; -9.377 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 10.380     ;
; -9.365 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.375     ;
; -9.356 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.358     ;
; -9.348 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.355     ;
; -9.343 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.353     ;
; -9.335 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.345     ;
; -9.335 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 10.326     ;
; -9.327 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.337     ;
; -9.322 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.338     ;
; -9.315 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.332     ;
; -9.315 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 10.318     ;
; -9.299 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.309     ;
; -9.298 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.315     ;
; -9.293 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.300     ;
; -9.269 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 10.290     ;
; -9.265 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.275     ;
; -9.265 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.265     ;
; -9.264 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.281     ;
; -9.253 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.260     ;
; -9.253 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.251     ;
; -9.230 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.246     ;
; -9.214 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.238     ;
; -9.214 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 10.217     ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.735 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 1.004      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.823 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.089      ;
; 0.855 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.915 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.208      ;
; 0.927 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.938 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.964 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 1.234      ;
; 1.023 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.282      ;
; 1.041 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.051 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.305      ;
; 1.055 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.321      ;
; 1.106 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.376      ;
; 1.110 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.026     ; 1.350      ;
; 1.136 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.037     ; 1.365      ;
; 1.196 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.201 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.206 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.213 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.214 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.049      ; 1.497      ;
; 1.216 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.222 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.224 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.499      ;
; 1.226 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.026     ; 1.466      ;
; 1.234 ; mips_control:ctr_mips|pstate.logic_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.237 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.543      ;
; 1.253 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.525      ;
; 1.258 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.520      ;
; 1.261 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.017     ; 1.510      ;
; 1.271 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.541      ;
; 1.272 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.285 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 1.559      ;
; 1.307 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.576      ;
; 1.308 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.577      ;
; 1.311 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.597      ;
; 1.322 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 1.610      ;
; 1.328 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.329 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.604      ;
; 1.331 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.624      ;
; 1.332 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.601      ;
; 1.333 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 1.608      ;
; 1.334 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.603      ;
; 1.341 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.615      ;
; 1.359 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.652      ;
; 1.359 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.639      ;
; 1.365 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.639      ;
; 1.367 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.647      ;
; 1.367 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.622      ;
; 1.368 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.648      ;
; 1.380 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.643      ;
; 1.388 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.665      ;
; 1.388 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.665      ;
; 1.388 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.665      ;
; 1.388 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.011      ; 1.665      ;
; 1.390 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.683      ;
; 1.400 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.675      ;
; 1.402 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.676      ;
; 1.425 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.704      ;
; 1.440 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.020     ; 1.686      ;
; 1.445 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.026     ; 1.685      ;
; 1.446 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.045     ; 1.667      ;
; 1.460 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.722      ;
; 1.465 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.049      ; 1.748      ;
; 1.466 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.729      ;
; 1.504 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.772      ;
; 1.511 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 1.797      ;
; 1.522 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.802      ;
; 1.524 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 1.799      ;
; 1.530 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.014      ; 1.810      ;
; 1.531 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 1.839      ;
; 1.535 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.810      ;
; 1.537 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.795      ;
; 1.540 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 1.819      ;
; 1.541 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.023     ; 1.784      ;
; 1.542 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.800      ;
; 1.545 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.812      ;
; 1.546 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 1.802      ;
; 1.552 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.029      ; 1.847      ;
; 1.586 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.861      ;
; 1.591 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.877      ;
; 1.592 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.895      ;
; 1.600 ; reg:ir|sr_out[15]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.021     ; 1.845      ;
; 1.611 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.873      ;
; 1.611 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.029      ; 1.906      ;
; 1.614 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.894      ;
; 1.617 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.903      ;
; 1.623 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.888      ;
; 1.625 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.900      ;
; 1.627 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.029      ; 1.922      ;
; 1.630 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.905      ;
; 1.634 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.918      ;
; 1.635 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 1.915      ;
; 1.636 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 1.921      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.641 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.932      ;
; 0.647 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.938      ;
; 0.656 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.947      ;
; 0.669 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.960      ;
; 0.906 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.198      ;
; 0.907 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.199      ;
; 0.908 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.200      ;
; 0.911 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.202      ;
; 0.924 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.208      ;
; 1.143 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.435      ;
; 1.177 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.485      ;
; 1.180 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.488      ;
; 1.197 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.505      ;
; 1.213 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.514      ;
; 1.220 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.522      ;
; 1.223 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.525      ;
; 1.233 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.502      ;
; 1.250 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.516      ;
; 1.278 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.544      ;
; 1.397 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.709      ;
; 1.400 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.679      ;
; 1.410 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.700      ;
; 1.432 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.704      ;
; 1.497 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.765      ;
; 1.502 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.770      ;
; 1.512 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.806      ;
; 1.523 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.823      ;
; 1.533 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.792      ;
; 1.558 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.823      ;
; 1.659 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.964      ;
; 1.671 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.950      ;
; 1.674 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.979      ;
; 1.676 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.977      ;
; 1.678 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.990      ;
; 1.683 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.955      ;
; 1.685 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.986      ;
; 1.750 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.033      ;
; 1.767 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.031      ;
; 1.787 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.052      ;
; 1.802 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.068      ;
; 1.836 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.094      ;
; 1.858 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 2.117      ;
; 1.978 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.268      ;
; 1.986 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.276      ;
; 1.990 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.273      ;
; 2.018 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.301      ;
; 2.366 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.636      ;
; 2.398 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.681      ;
; 2.638 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.921      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.649 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.932      ;
; 2.652 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.929      ;
; 2.682 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.972      ;
; 2.909 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.199      ;
; 2.935 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.218      ;
; 2.935 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.225      ;
; 3.138 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.428      ;
; 3.166 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.456      ;
; 3.172 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.455      ;
; 3.174 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.457      ;
; 3.178 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.468      ;
; 3.206 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.496      ;
; 3.222 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.512      ;
; 3.254 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.537      ;
; 3.320 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 3.610      ;
; 3.332 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.615      ;
; 3.400 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.683      ;
; 3.514 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 3.785      ;
; 3.543 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.826      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.134 ; 2.134 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.373 ; -0.373 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.546 ; 21.546 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.554 ; 20.554 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.234 ; 18.234 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.270 ; 20.270 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.029 ; 18.029 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.795 ; 18.795 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.139 ; 19.139 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.741 ; 17.741 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.479 ; 17.479 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.128 ; 20.128 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.357 ; 19.357 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.285 ; 19.285 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.011 ; 18.011 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
;  data[13] ; clk        ; 21.246 ; 21.246 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.614 ; 18.614 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.709 ; 18.709 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.830 ; 20.830 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.936 ; 17.936 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.571 ; 20.571 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.812 ; 17.812 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.727 ; 18.727 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.406 ; 19.406 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.848 ; 18.848 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.832 ; 19.832 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.686 ; 20.686 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.280 ; 19.280 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.047 ; 20.047 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.048 ; 19.048 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.516 ; 20.516 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.347 ; 19.347 ; Rise       ; clk             ;
;  data[30] ; clk        ; 21.546 ; 21.546 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.086 ; 19.086 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.641 ; 14.641 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.599 ; 12.599 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.492 ; 12.492 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.321 ; 13.321 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.989 ; 12.989 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.001 ; 13.001 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.768 ; 12.768 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 14.098 ; 14.098 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.086 ; 13.086 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.964 ; 11.964 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.361 ; 12.361 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.553 ; 12.553 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.441 ; 13.441 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.036 ; 12.036 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.973 ; 13.973 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.879 ; 12.879 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.017 ; 13.017 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.395 ; 13.395 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.167 ; 13.167 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.942 ; 12.942 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.855 ; 12.855 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.006 ; 13.006 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.084 ; 12.084 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.301 ; 12.301 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.584 ; 13.584 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.422 ; 12.422 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.402 ; 12.402 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.657 ; 12.657 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.961 ; 13.961 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.408 ; 12.408 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 14.641 ; 14.641 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.973  ; 9.973  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.915 ; 10.915 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.907 ; 10.907 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.646  ; 9.646  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.789  ; 8.789  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.709  ; 8.709  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.851 ; 10.851 ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.043 ; 10.043 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.942  ; 9.942  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.193  ; 9.193  ; Rise       ; clk             ;
;  data[17] ; clk        ; 10.546 ; 10.546 ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.478  ; 9.478  ; Rise       ; clk             ;
;  data[19] ; clk        ; 10.751 ; 10.751 ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.281  ; 9.281  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.242  ; 9.242  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.293  ; 9.293  ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.941 ; 10.941 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.163  ; 9.163  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.563  ; 9.563  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.115  ; 9.115  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.375 ; 10.375 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.720  ; 9.720  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.535  ; 9.535  ; Rise       ; clk             ;
;  data[31] ; clk        ; 10.291 ; 10.291 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.599 ; 12.599 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.492 ; 12.492 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.321 ; 13.321 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.989 ; 12.989 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.001 ; 13.001 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.768 ; 12.768 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 14.098 ; 14.098 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.086 ; 13.086 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.964 ; 11.964 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.361 ; 12.361 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.553 ; 12.553 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.441 ; 13.441 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.036 ; 12.036 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.973 ; 13.973 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.879 ; 12.879 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.017 ; 13.017 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.395 ; 13.395 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.167 ; 13.167 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.942 ; 12.942 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.855 ; 12.855 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.006 ; 13.006 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.084 ; 12.084 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.301 ; 12.301 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.584 ; 13.584 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.422 ; 12.422 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.402 ; 12.402 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.657 ; 12.657 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.961 ; 13.961 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.408 ; 12.408 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 14.641 ; 14.641 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; debug[0]   ; data[1]     ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; debug[0]   ; data[2]     ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; debug[0]   ; data[3]     ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[0]   ; data[4]     ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; debug[0]   ; data[5]     ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; debug[0]   ; data[6]     ; 8.396  ; 8.396  ; 8.396  ; 8.396  ;
; debug[0]   ; data[7]     ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; debug[0]   ; data[8]     ; 10.014 ; 10.014 ; 10.014 ; 10.014 ;
; debug[0]   ; data[9]     ; 7.764  ; 7.764  ; 7.764  ; 7.764  ;
; debug[0]   ; data[10]    ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; debug[0]   ; data[11]    ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; debug[0]   ; data[12]    ; 8.459  ; 8.459  ; 8.459  ; 8.459  ;
; debug[0]   ; data[13]    ; 9.201  ; 9.201  ; 9.201  ; 9.201  ;
; debug[0]   ; data[14]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[0]   ; data[15]    ; 7.870  ; 7.870  ; 7.870  ; 7.870  ;
; debug[0]   ; data[16]    ; 9.889  ; 9.889  ; 9.889  ; 9.889  ;
; debug[0]   ; data[17]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; debug[0]   ; data[18]    ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; debug[0]   ; data[19]    ; 9.151  ; 9.151  ; 9.151  ; 9.151  ;
; debug[0]   ; data[20]    ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; debug[0]   ; data[21]    ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; debug[0]   ; data[22]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[0]   ; data[23]    ; 9.119  ; 9.119  ; 9.119  ; 9.119  ;
; debug[0]   ; data[24]    ; 8.039  ; 8.039  ; 8.039  ; 8.039  ;
; debug[0]   ; data[25]    ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; debug[0]   ; data[26]    ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; debug[0]   ; data[27]    ; 9.144  ; 9.144  ; 9.144  ; 9.144  ;
; debug[0]   ; data[28]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; debug[0]   ; data[29]    ; 8.217  ; 8.217  ; 8.217  ; 8.217  ;
; debug[0]   ; data[30]    ; 8.561  ; 8.561  ; 8.561  ; 8.561  ;
; debug[0]   ; data[31]    ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; debug[1]   ; data[0]     ; 10.166 ; 10.166 ; 10.166 ; 10.166 ;
; debug[1]   ; data[1]     ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; debug[1]   ; data[2]     ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; debug[1]   ; data[3]     ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; debug[1]   ; data[4]     ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; debug[1]   ; data[5]     ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; debug[1]   ; data[6]     ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; debug[1]   ; data[7]     ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; debug[1]   ; data[8]     ; 11.131 ; 11.131 ; 11.131 ; 11.131 ;
; debug[1]   ; data[9]     ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; debug[1]   ; data[10]    ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; debug[1]   ; data[11]    ; 9.207  ; 9.207  ; 9.207  ; 9.207  ;
; debug[1]   ; data[12]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[1]   ; data[13]    ; 8.691  ; 8.691  ; 8.691  ; 8.691  ;
; debug[1]   ; data[14]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[1]   ; data[15]    ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[1]   ; data[16]    ; 10.424 ; 10.424 ; 10.424 ; 10.424 ;
; debug[1]   ; data[17]    ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; debug[1]   ; data[18]    ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; debug[1]   ; data[19]    ; 8.948  ; 8.948  ; 8.948  ; 8.948  ;
; debug[1]   ; data[20]    ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; debug[1]   ; data[21]    ; 9.731  ; 9.731  ; 9.731  ; 9.731  ;
; debug[1]   ; data[22]    ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; debug[1]   ; data[23]    ; 9.197  ; 9.197  ; 9.197  ; 9.197  ;
; debug[1]   ; data[24]    ; 8.523  ; 8.523  ; 8.523  ; 8.523  ;
; debug[1]   ; data[25]    ; 9.100  ; 9.100  ; 9.100  ; 9.100  ;
; debug[1]   ; data[26]    ; 9.080  ; 9.080  ; 9.080  ; 9.080  ;
; debug[1]   ; data[27]    ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; debug[1]   ; data[28]    ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; debug[1]   ; data[29]    ; 9.139  ; 9.139  ; 9.139  ; 9.139  ;
; debug[1]   ; data[30]    ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; debug[1]   ; data[31]    ; 10.338 ; 10.338 ; 10.338 ; 10.338 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; debug[0]   ; data[1]     ; 7.992  ; 7.992  ; 7.992  ; 7.992  ;
; debug[0]   ; data[2]     ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; debug[0]   ; data[3]     ; 7.485  ; 7.485  ; 7.485  ; 7.485  ;
; debug[0]   ; data[4]     ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; debug[0]   ; data[5]     ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; debug[0]   ; data[6]     ; 8.396  ; 8.396  ; 8.396  ; 8.396  ;
; debug[0]   ; data[7]     ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; debug[0]   ; data[8]     ; 10.014 ; 10.014 ; 10.014 ; 10.014 ;
; debug[0]   ; data[9]     ; 7.243  ; 7.243  ; 7.243  ; 7.243  ;
; debug[0]   ; data[10]    ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; debug[0]   ; data[11]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; debug[0]   ; data[12]    ; 8.459  ; 8.459  ; 8.459  ; 8.459  ;
; debug[0]   ; data[13]    ; 8.216  ; 8.216  ; 8.216  ; 8.216  ;
; debug[0]   ; data[14]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[0]   ; data[15]    ; 7.484  ; 7.484  ; 7.484  ; 7.484  ;
; debug[0]   ; data[16]    ; 9.889  ; 9.889  ; 9.889  ; 9.889  ;
; debug[0]   ; data[17]    ; 8.411  ; 8.411  ; 8.411  ; 8.411  ;
; debug[0]   ; data[18]    ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; debug[0]   ; data[19]    ; 6.730  ; 6.730  ; 6.730  ; 6.730  ;
; debug[0]   ; data[20]    ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; debug[0]   ; data[21]    ; 7.647  ; 7.647  ; 7.647  ; 7.647  ;
; debug[0]   ; data[22]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[0]   ; data[23]    ; 8.756  ; 8.756  ; 8.756  ; 8.756  ;
; debug[0]   ; data[24]    ; 8.039  ; 8.039  ; 8.039  ; 8.039  ;
; debug[0]   ; data[25]    ; 7.223  ; 7.223  ; 7.223  ; 7.223  ;
; debug[0]   ; data[26]    ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; debug[0]   ; data[27]    ; 7.001  ; 7.001  ; 7.001  ; 7.001  ;
; debug[0]   ; data[28]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; debug[0]   ; data[29]    ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; debug[0]   ; data[30]    ; 8.561  ; 8.561  ; 8.561  ; 8.561  ;
; debug[0]   ; data[31]    ; 7.827  ; 7.827  ; 7.827  ; 7.827  ;
; debug[1]   ; data[0]     ; 8.091  ; 8.091  ; 8.091  ; 8.091  ;
; debug[1]   ; data[1]     ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; debug[1]   ; data[2]     ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; debug[1]   ; data[3]     ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; debug[1]   ; data[4]     ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; debug[1]   ; data[5]     ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; debug[1]   ; data[6]     ; 8.962  ; 8.962  ; 8.962  ; 8.962  ;
; debug[1]   ; data[7]     ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; debug[1]   ; data[8]     ; 8.812  ; 8.812  ; 8.812  ; 8.812  ;
; debug[1]   ; data[9]     ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; debug[1]   ; data[10]    ; 10.050 ; 10.050 ; 10.050 ; 10.050 ;
; debug[1]   ; data[11]    ; 9.207  ; 9.207  ; 9.207  ; 9.207  ;
; debug[1]   ; data[12]    ; 8.884  ; 8.884  ; 8.884  ; 8.884  ;
; debug[1]   ; data[13]    ; 8.691  ; 8.691  ; 8.691  ; 8.691  ;
; debug[1]   ; data[14]    ; 7.950  ; 7.950  ; 7.950  ; 7.950  ;
; debug[1]   ; data[15]    ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[1]   ; data[16]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; debug[1]   ; data[17]    ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; debug[1]   ; data[18]    ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; debug[1]   ; data[19]    ; 8.948  ; 8.948  ; 8.948  ; 8.948  ;
; debug[1]   ; data[20]    ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; debug[1]   ; data[21]    ; 9.731  ; 9.731  ; 9.731  ; 9.731  ;
; debug[1]   ; data[22]    ; 8.521  ; 8.521  ; 8.521  ; 8.521  ;
; debug[1]   ; data[23]    ; 9.197  ; 9.197  ; 9.197  ; 9.197  ;
; debug[1]   ; data[24]    ; 8.159  ; 8.159  ; 8.159  ; 8.159  ;
; debug[1]   ; data[25]    ; 9.100  ; 9.100  ; 9.100  ; 9.100  ;
; debug[1]   ; data[26]    ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; debug[1]   ; data[27]    ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; debug[1]   ; data[28]    ; 8.793  ; 8.793  ; 8.793  ; 8.793  ;
; debug[1]   ; data[29]    ; 9.139  ; 9.139  ; 9.139  ; 9.139  ;
; debug[1]   ; data[30]    ; 8.658  ; 8.658  ; 8.658  ; 8.658  ;
; debug[1]   ; data[31]    ; 10.338 ; 10.338 ; 10.338 ; 10.338 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.685 ; -733.181      ;
; clk_rom ; -3.841 ; -88.448       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.242 ; 0.000         ;
; clk_rom ; 0.257 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.685 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.692      ;
; -5.685 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.692      ;
; -5.685 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.692      ;
; -5.677 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.684      ;
; -5.677 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.684      ;
; -5.677 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.684      ;
; -5.668 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.675      ;
; -5.668 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.675      ;
; -5.668 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.675      ;
; -5.650 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.677      ;
; -5.647 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.637      ;
; -5.647 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.648      ;
; -5.647 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.637      ;
; -5.647 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.648      ;
; -5.647 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.637      ;
; -5.647 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.648      ;
; -5.642 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.669      ;
; -5.641 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.690      ;
; -5.641 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.690      ;
; -5.633 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.660      ;
; -5.633 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.682      ;
; -5.633 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.682      ;
; -5.624 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.673      ;
; -5.624 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.673      ;
; -5.612 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.622      ;
; -5.612 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.633      ;
; -5.603 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.635      ;
; -5.603 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.646      ;
; -5.603 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.635      ;
; -5.603 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.646      ;
; -5.574 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.581      ;
; -5.574 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.581      ;
; -5.574 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.581      ;
; -5.556 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.563      ;
; -5.556 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.563      ;
; -5.556 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.563      ;
; -5.545 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.552      ;
; -5.545 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.552      ;
; -5.545 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.552      ;
; -5.544 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.591      ;
; -5.539 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.566      ;
; -5.536 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.583      ;
; -5.532 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.565      ;
; -5.532 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.565      ;
; -5.532 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.565      ;
; -5.532 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.565      ;
; -5.530 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.579      ;
; -5.530 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.579      ;
; -5.527 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.574      ;
; -5.524 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.557      ;
; -5.524 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.557      ;
; -5.524 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.557      ;
; -5.524 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.557      ;
; -5.523 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.561      ;
; -5.523 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.561      ;
; -5.523 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.561      ;
; -5.523 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.561      ;
; -5.523 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.561      ;
; -5.522 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.559      ;
; -5.522 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.559      ;
; -5.522 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.559      ;
; -5.522 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.559      ;
; -5.521 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.548      ;
; -5.516 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.554      ;
; -5.516 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.554      ;
; -5.515 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.548      ;
; -5.515 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.548      ;
; -5.515 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.548      ;
; -5.515 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.548      ;
; -5.515 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.553      ;
; -5.515 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.553      ;
; -5.515 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.553      ;
; -5.515 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.553      ;
; -5.515 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.553      ;
; -5.514 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.551      ;
; -5.514 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.551      ;
; -5.514 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.551      ;
; -5.514 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.551      ;
; -5.512 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.561      ;
; -5.512 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.561      ;
; -5.510 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.537      ;
; -5.508 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.546      ;
; -5.508 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.546      ;
; -5.506 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.536      ;
; -5.506 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.547      ;
; -5.506 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.544      ;
; -5.506 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.544      ;
; -5.506 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.544      ;
; -5.506 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.544      ;
; -5.506 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.544      ;
; -5.505 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.542      ;
; -5.505 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.542      ;
; -5.505 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.542      ;
; -5.505 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.542      ;
; -5.501 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.508      ;
; -5.501 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.508      ;
; -5.501 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.508      ;
; -5.501 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.550      ;
; -5.501 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.550      ;
; -5.499 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.537      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.841 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.889      ;
; -3.826 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.880      ;
; -3.817 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.871      ;
; -3.811 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.865      ;
; -3.806 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.860      ;
; -3.767 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.815      ;
; -3.752 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.806      ;
; -3.751 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.792      ;
; -3.743 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.797      ;
; -3.737 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.791      ;
; -3.736 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.784      ;
; -3.736 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.783      ;
; -3.732 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.786      ;
; -3.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.786      ;
; -3.727 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.774      ;
; -3.721 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.775      ;
; -3.721 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.768      ;
; -3.716 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.763      ;
; -3.715 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.756      ;
; -3.712 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.766      ;
; -3.706 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.760      ;
; -3.701 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.755      ;
; -3.700 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.747      ;
; -3.696 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.750      ;
; -3.696 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.733      ;
; -3.691 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.738      ;
; -3.685 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.732      ;
; -3.680 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.727      ;
; -3.677 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.718      ;
; -3.674 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.722      ;
; -3.666 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.715      ;
; -3.664 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.718      ;
; -3.662 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.692      ;
; -3.662 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.699      ;
; -3.662 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.709      ;
; -3.659 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.713      ;
; -3.658 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.712      ;
; -3.656 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.710      ;
; -3.653 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.700      ;
; -3.650 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.704      ;
; -3.647 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.684      ;
; -3.647 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.701      ;
; -3.647 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.694      ;
; -3.644 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.685      ;
; -3.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.698      ;
; -3.642 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.689      ;
; -3.642 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.689      ;
; -3.639 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.693      ;
; -3.629 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.676      ;
; -3.627 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.681      ;
; -3.626 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.663      ;
; -3.626 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.674      ;
; -3.622 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.676      ;
; -3.620 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.667      ;
; -3.618 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.672      ;
; -3.614 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.661      ;
; -3.612 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.659      ;
; -3.609 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.656      ;
; -3.606 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.653      ;
; -3.606 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.653      ;
; -3.602 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.632      ;
; -3.599 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.636      ;
; -3.592 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.641      ;
; -3.591 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.645      ;
; -3.576 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.618      ;
; -3.570 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.617      ;
; -3.570 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.600      ;
; -3.568 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.615      ;
; -3.565 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.619      ;
; -3.561 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.610      ;
; -3.553 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.607      ;
; -3.548 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.595      ;
; -3.544 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.598      ;
; -3.540 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.582      ;
; -3.540 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.587      ;
; -3.539 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.569      ;
; -3.538 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.585      ;
; -3.537 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.584      ;
; -3.535 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.589      ;
; -3.535 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.582      ;
; -3.534 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.588      ;
; -3.532 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.579      ;
; -3.531 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.578      ;
; -3.529 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.583      ;
; -3.524 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.578      ;
; -3.522 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.562      ;
; -3.522 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.576      ;
; -3.518 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.565      ;
; -3.517 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.564      ;
; -3.510 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.540      ;
; -3.510 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.551      ;
; -3.507 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.554      ;
; -3.503 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.557      ;
; -3.503 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.557      ;
; -3.502 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.561      ;
; -3.502 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.544      ;
; -3.499 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.548      ;
; -3.499 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.546      ;
; -3.499 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.553      ;
; -3.492 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.539      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.341 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.494      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.373 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.383 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.401 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.406 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.439 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 0.594      ;
; 0.456 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.465 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.474 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.007     ; 0.619      ;
; 0.478 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.497 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.637      ;
; 0.525 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.681      ;
; 0.529 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.025     ; 0.661      ;
; 0.535 ; mips_control:ctr_mips|pstate.logic_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.730      ;
; 0.542 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.547 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.548 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.560 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.711      ;
; 0.561 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.035     ; 0.678      ;
; 0.562 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.761      ;
; 0.568 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.767      ;
; 0.568 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.722      ;
; 0.569 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.576 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.737      ;
; 0.582 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.742      ;
; 0.584 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.762      ;
; 0.591 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.763      ;
; 0.601 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.017     ; 0.736      ;
; 0.603 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.756      ;
; 0.604 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.757      ;
; 0.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.759      ;
; 0.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.759      ;
; 0.606 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.757      ;
; 0.607 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.025     ; 0.734      ;
; 0.608 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.778      ;
; 0.614 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.775      ;
; 0.615 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.776      ;
; 0.615 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.779      ;
; 0.616 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.758      ;
; 0.617 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.807      ;
; 0.619 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 0.780      ;
; 0.622 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.786      ;
; 0.623 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.787      ;
; 0.633 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.791      ;
; 0.633 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.794      ;
; 0.634 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 0.792      ;
; 0.639 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.788      ;
; 0.660 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.820      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.810      ;
; 0.674 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.018      ; 0.844      ;
; 0.679 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.886      ;
; 0.680 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 0.845      ;
; 0.682 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.845      ;
; 0.685 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.847      ;
; 0.685 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.847      ;
; 0.685 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.847      ;
; 0.685 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.847      ;
; 0.685 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.849      ;
; 0.686 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.831      ;
; 0.688 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.869      ;
; 0.690 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.866      ;
; 0.691 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.836      ;
; 0.693 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.886      ;
; 0.700 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 0.861      ;
; 0.701 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.041     ; 0.812      ;
; 0.701 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.887      ;
; 0.701 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 0.844      ;
; 0.705 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.869      ;
; 0.706 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.025     ; 0.833      ;
; 0.710 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.871      ;
; 0.714 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.018     ; 0.848      ;
; 0.714 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.867      ;
; 0.720 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.881      ;
; 0.721 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.933      ;
; 0.724 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.021     ; 0.855      ;
; 0.726 ; reg:ir|sr_out[15]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.019     ; 0.859      ;
; 0.727 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.905      ;
; 0.727 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.017      ; 0.896      ;
; 0.728 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.027      ; 0.907      ;
; 0.729 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.910      ;
; 0.730 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.879      ;
; 0.735 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.925      ;
; 0.736 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.906      ;
; 0.737 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.907      ;
; 0.738 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.916      ;
; 0.742 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 0.908      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.257 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.456      ;
; 0.261 ; regbuf:rgB|sr_out[10]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.460      ;
; 0.262 ; regbuf:rgB|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.461      ;
; 0.270 ; regbuf:rgB|sr_out[28]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.469      ;
; 0.383 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.584      ;
; 0.384 ; regbuf:rgB|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.585      ;
; 0.384 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.585      ;
; 0.385 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.584      ;
; 0.398 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.590      ;
; 0.485 ; regbuf:rgB|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.686      ;
; 0.494 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.710      ;
; 0.500 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.716      ;
; 0.505 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.721      ;
; 0.524 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.732      ;
; 0.526 ; regbuf:rgB|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.735      ;
; 0.527 ; regbuf:rgB|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.736      ;
; 0.548 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.726      ;
; 0.561 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 0.736      ;
; 0.574 ; regbuf:rgB|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 0.749      ;
; 0.595 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.813      ;
; 0.604 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.792      ;
; 0.624 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.822      ;
; 0.629 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.810      ;
; 0.664 ; regbuf:rgB|sr_out[30]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.865      ;
; 0.665 ; regbuf:rgB|sr_out[26]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.873      ;
; 0.675 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.852      ;
; 0.678 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.855      ;
; 0.699 ; regbuf:rgB|sr_out[18]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 0.874      ;
; 0.700 ; regbuf:rgB|sr_out[22]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 0.868      ;
; 0.720 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 0.931      ;
; 0.720 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.908      ;
; 0.721 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 0.932      ;
; 0.724 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.942      ;
; 0.733 ; regbuf:rgB|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.941      ;
; 0.734 ; regbuf:rgB|sr_out[31]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.943      ;
; 0.735 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.916      ;
; 0.800 ; regbuf:rgB|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 0.974      ;
; 0.801 ; regbuf:rgB|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 0.975      ;
; 0.802 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.993      ;
; 0.817 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 0.992      ;
; 0.831 ; regbuf:rgB|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 0.998      ;
; 0.856 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.054      ;
; 0.857 ; regbuf:rgB|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.025      ;
; 0.859 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.057      ;
; 0.871 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.062      ;
; 0.884 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.075      ;
; 1.046 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.226      ;
; 1.065 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.256      ;
; 1.167 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.358      ;
; 1.172 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.359      ;
; 1.180 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.371      ;
; 1.188 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.386      ;
; 1.283 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.481      ;
; 1.306 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.504      ;
; 1.324 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.515      ;
; 1.433 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.631      ;
; 1.434 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.632      ;
; 1.437 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.628      ;
; 1.439 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.630      ;
; 1.440 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.638      ;
; 1.442 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.640      ;
; 1.460 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.658      ;
; 1.485 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.676      ;
; 1.499 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.697      ;
; 1.514 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.705      ;
; 1.558 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.749      ;
; 1.576 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.756      ;
; 1.622 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.813      ;
; 1.640 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.831      ;
; 1.643 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.841      ;
; 1.686 ; reg:pc|sr_out[6]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.867      ;
; 1.699 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.886      ;
; 1.727 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.918      ;
; 1.730 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.914      ;
; 1.737 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.928      ;
; 1.745 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.943      ;
; 1.762 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.960      ;
; 1.764 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.962      ;
; 1.767 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.958      ;
; 1.802 ; reg:pc|sr_out[6]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.990      ;
; 1.863 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.061      ;
; 1.887 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.078      ;
; 1.959 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.145      ;
; 1.972 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.158      ;
; 1.979 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.159      ;
; 1.984 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.170      ;
; 2.004 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.182      ;
; 2.007 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.178      ;
; 2.009 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.202      ;
; 2.012 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.198      ;
; 2.014 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.207      ;
; 2.017 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.203      ;
; 2.018 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.204      ;
; 2.032 ; regbuf:rgA|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.203      ;
; 2.036 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.222      ;
; 2.057 ; reg:ir|sr_out[15]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.259      ;
; 2.075 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.268      ;
; 2.085 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.278      ;
; 2.090 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.276      ;
; 2.092 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.278      ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.758 ; 0.758 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.101 ; 0.101 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.079 ; 10.079 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.905  ; 9.905  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.855  ; 8.855  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.248  ; 9.248  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.446  ; 9.446  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.742  ; 8.742  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.579  ; 8.579  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.779  ; 9.779  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.452  ; 9.452  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.490  ; 9.490  ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.812  ; 8.812  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.577  ; 9.577  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.352 ; 10.352 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  data[16] ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.889  ; 8.889  ; Rise       ; clk             ;
;  data[18] ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.804  ; 8.804  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.210  ; 9.210  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.575  ; 9.575  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.330  ; 9.330  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.762  ; 9.762  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.547  ; 9.547  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.820  ; 9.820  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.410  ; 9.410  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.103 ; 10.103 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.591  ; 9.591  ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.473  ; 9.473  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 8.196  ; 8.196  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.124  ; 7.124  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.116  ; 7.116  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.455  ; 7.455  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.351  ; 7.351  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.359  ; 7.359  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.284  ; 7.284  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.933  ; 7.933  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.371  ; 7.371  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.825  ; 6.825  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.029  ; 7.029  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.212  ; 7.212  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.501  ; 7.501  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.887  ; 6.887  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.781  ; 7.781  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.244  ; 7.244  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.344  ; 7.344  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.428  ; 7.428  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.435  ; 7.435  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.279  ; 7.279  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.272  ; 7.272  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.339  ; 7.339  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.888  ; 6.888  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.975  ; 6.975  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.641  ; 7.641  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.082  ; 7.082  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.875  ; 6.875  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.011  ; 7.011  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.166  ; 7.166  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.773  ; 7.773  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.827  ; 6.827  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.059  ; 7.059  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 8.196  ; 8.196  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.342 ; 5.342 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.763 ; 5.763 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.244 ; 5.244 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.093 ; 5.093 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.303 ; 5.303 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.409 ; 5.409 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.299 ; 5.299 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.654 ; 5.654 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.011 ; 5.011 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.781 ; 5.781 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.947 ; 4.947 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.937 ; 4.937 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.151 ; 5.151 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.486 ; 5.486 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.124 ; 7.124 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.116 ; 7.116 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.455 ; 7.455 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.351 ; 7.351 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.359 ; 7.359 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.284 ; 7.284 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.933 ; 7.933 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.371 ; 7.371 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.212 ; 7.212 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.501 ; 7.501 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.887 ; 6.887 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.781 ; 7.781 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.244 ; 7.244 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.344 ; 7.344 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.428 ; 7.428 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.435 ; 7.435 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.279 ; 7.279 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.272 ; 7.272 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.339 ; 7.339 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.888 ; 6.888 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.975 ; 6.975 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.641 ; 7.641 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.082 ; 7.082 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.166 ; 7.166 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.773 ; 7.773 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.059 ; 7.059 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 8.196 ; 8.196 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; debug[0]   ; data[1]     ; 4.463 ; 4.463 ; 4.463 ; 4.463 ;
; debug[0]   ; data[2]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[0]   ; data[3]     ; 4.076 ; 4.076 ; 4.076 ; 4.076 ;
; debug[0]   ; data[4]     ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[0]   ; data[5]     ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[0]   ; data[6]     ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; debug[0]   ; data[7]     ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; debug[0]   ; data[8]     ; 5.011 ; 5.011 ; 5.011 ; 5.011 ;
; debug[0]   ; data[9]     ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; debug[0]   ; data[10]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; debug[0]   ; data[11]    ; 4.380 ; 4.380 ; 4.380 ; 4.380 ;
; debug[0]   ; data[12]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; debug[0]   ; data[13]    ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; debug[0]   ; data[14]    ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; debug[0]   ; data[15]    ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; debug[0]   ; data[16]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[0]   ; data[17]    ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; debug[0]   ; data[18]    ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; debug[0]   ; data[19]    ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; debug[0]   ; data[20]    ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; debug[0]   ; data[21]    ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; debug[0]   ; data[22]    ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; debug[0]   ; data[23]    ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; debug[0]   ; data[24]    ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; debug[0]   ; data[25]    ; 3.995 ; 3.995 ; 3.995 ; 3.995 ;
; debug[0]   ; data[26]    ; 4.221 ; 4.221 ; 4.221 ; 4.221 ;
; debug[0]   ; data[27]    ; 4.630 ; 4.630 ; 4.630 ; 4.630 ;
; debug[0]   ; data[28]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[0]   ; data[29]    ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; debug[0]   ; data[30]    ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; debug[0]   ; data[31]    ; 4.906 ; 4.906 ; 4.906 ; 4.906 ;
; debug[1]   ; data[0]     ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; debug[1]   ; data[1]     ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; debug[1]   ; data[2]     ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; debug[1]   ; data[3]     ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; debug[1]   ; data[4]     ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[1]   ; data[5]     ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[1]   ; data[6]     ; 4.762 ; 4.762 ; 4.762 ; 4.762 ;
; debug[1]   ; data[7]     ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; debug[1]   ; data[8]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; debug[1]   ; data[9]     ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; debug[1]   ; data[10]    ; 5.465 ; 5.465 ; 5.465 ; 5.465 ;
; debug[1]   ; data[11]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[1]   ; data[12]    ; 4.732 ; 4.732 ; 4.732 ; 4.732 ;
; debug[1]   ; data[13]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[1]   ; data[14]    ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[1]   ; data[15]    ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; debug[1]   ; data[16]    ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; debug[1]   ; data[17]    ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[1]   ; data[18]    ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; debug[1]   ; data[19]    ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; debug[1]   ; data[20]    ; 4.465 ; 4.465 ; 4.465 ; 4.465 ;
; debug[1]   ; data[21]    ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; debug[1]   ; data[22]    ; 4.519 ; 4.519 ; 4.519 ; 4.519 ;
; debug[1]   ; data[23]    ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; debug[1]   ; data[24]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[1]   ; data[25]    ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[1]   ; data[26]    ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; debug[1]   ; data[27]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[1]   ; data[28]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[1]   ; data[29]    ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; debug[1]   ; data[30]    ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[1]   ; data[31]    ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; debug[0]   ; data[1]     ; 4.170 ; 4.170 ; 4.170 ; 4.170 ;
; debug[0]   ; data[2]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[0]   ; data[3]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; debug[0]   ; data[4]     ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[0]   ; data[5]     ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; debug[0]   ; data[6]     ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; debug[0]   ; data[7]     ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; debug[0]   ; data[8]     ; 5.011 ; 5.011 ; 5.011 ; 5.011 ;
; debug[0]   ; data[9]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; debug[0]   ; data[10]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; debug[0]   ; data[11]    ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; debug[0]   ; data[12]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; debug[0]   ; data[13]    ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; debug[0]   ; data[14]    ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; debug[0]   ; data[15]    ; 3.854 ; 3.854 ; 3.854 ; 3.854 ;
; debug[0]   ; data[16]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[0]   ; data[17]    ; 4.363 ; 4.363 ; 4.363 ; 4.363 ;
; debug[0]   ; data[18]    ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; debug[0]   ; data[19]    ; 3.502 ; 3.502 ; 3.502 ; 3.502 ;
; debug[0]   ; data[20]    ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; debug[0]   ; data[21]    ; 3.978 ; 3.978 ; 3.978 ; 3.978 ;
; debug[0]   ; data[22]    ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; debug[0]   ; data[23]    ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; debug[0]   ; data[24]    ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; debug[0]   ; data[25]    ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; debug[0]   ; data[26]    ; 4.221 ; 4.221 ; 4.221 ; 4.221 ;
; debug[0]   ; data[27]    ; 3.635 ; 3.635 ; 3.635 ; 3.635 ;
; debug[0]   ; data[28]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[0]   ; data[29]    ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; debug[0]   ; data[30]    ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; debug[0]   ; data[31]    ; 4.026 ; 4.026 ; 4.026 ; 4.026 ;
; debug[1]   ; data[0]     ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; debug[1]   ; data[1]     ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; debug[1]   ; data[2]     ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; debug[1]   ; data[3]     ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; debug[1]   ; data[4]     ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[5]     ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[1]   ; data[6]     ; 4.594 ; 4.594 ; 4.594 ; 4.594 ;
; debug[1]   ; data[7]     ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; debug[1]   ; data[8]     ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[1]   ; data[9]     ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; debug[1]   ; data[10]    ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; debug[1]   ; data[11]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[1]   ; data[12]    ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; debug[1]   ; data[13]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[1]   ; data[14]    ; 4.101 ; 4.101 ; 4.101 ; 4.101 ;
; debug[1]   ; data[15]    ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; debug[1]   ; data[16]    ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[17]    ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[1]   ; data[18]    ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; debug[1]   ; data[19]    ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; debug[1]   ; data[20]    ; 4.105 ; 4.105 ; 4.105 ; 4.105 ;
; debug[1]   ; data[21]    ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; debug[1]   ; data[22]    ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; debug[1]   ; data[23]    ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; debug[1]   ; data[24]    ; 4.206 ; 4.206 ; 4.206 ; 4.206 ;
; debug[1]   ; data[25]    ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[1]   ; data[26]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[27]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[1]   ; data[28]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[1]   ; data[29]    ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; debug[1]   ; data[30]    ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; debug[1]   ; data[31]    ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.572   ; 0.242 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.572   ; 0.242 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.960    ; 0.257 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1939.237 ; 0.0   ; 0.0      ; 0.0     ; -1060.86            ;
;  clk             ; -1744.458 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -194.779  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.134 ; 2.134 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.101 ; 0.101 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.546 ; 21.546 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.554 ; 20.554 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.234 ; 18.234 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.270 ; 20.270 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.029 ; 18.029 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.795 ; 18.795 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.139 ; 19.139 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.741 ; 17.741 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.479 ; 17.479 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.128 ; 20.128 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.357 ; 19.357 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.285 ; 19.285 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.011 ; 18.011 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
;  data[13] ; clk        ; 21.246 ; 21.246 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.614 ; 18.614 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.709 ; 18.709 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.830 ; 20.830 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.936 ; 17.936 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.571 ; 20.571 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.812 ; 17.812 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.727 ; 18.727 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.406 ; 19.406 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.848 ; 18.848 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.832 ; 19.832 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.686 ; 20.686 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.280 ; 19.280 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.047 ; 20.047 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.048 ; 19.048 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.516 ; 20.516 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.347 ; 19.347 ; Rise       ; clk             ;
;  data[30] ; clk        ; 21.546 ; 21.546 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.086 ; 19.086 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.641 ; 14.641 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.599 ; 12.599 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.492 ; 12.492 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.321 ; 13.321 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.989 ; 12.989 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.001 ; 13.001 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.768 ; 12.768 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 14.098 ; 14.098 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.086 ; 13.086 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.964 ; 11.964 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.361 ; 12.361 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.553 ; 12.553 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.441 ; 13.441 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.036 ; 12.036 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.973 ; 13.973 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.879 ; 12.879 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.017 ; 13.017 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.395 ; 13.395 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.167 ; 13.167 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.942 ; 12.942 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.855 ; 12.855 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.006 ; 13.006 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.084 ; 12.084 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.301 ; 12.301 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.584 ; 13.584 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.422 ; 12.422 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.402 ; 12.402 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.657 ; 12.657 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.961 ; 13.961 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.408 ; 12.408 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 14.641 ; 14.641 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.342 ; 5.342 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.763 ; 5.763 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.244 ; 5.244 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.093 ; 5.093 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.303 ; 5.303 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.409 ; 5.409 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.299 ; 5.299 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.654 ; 5.654 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.011 ; 5.011 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.781 ; 5.781 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.947 ; 4.947 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.937 ; 4.937 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.151 ; 5.151 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.486 ; 5.486 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.124 ; 7.124 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.116 ; 7.116 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.455 ; 7.455 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.351 ; 7.351 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.359 ; 7.359 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.284 ; 7.284 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.933 ; 7.933 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.371 ; 7.371 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.212 ; 7.212 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.501 ; 7.501 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.887 ; 6.887 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.781 ; 7.781 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.244 ; 7.244 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.344 ; 7.344 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.428 ; 7.428 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.435 ; 7.435 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.279 ; 7.279 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.272 ; 7.272 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.339 ; 7.339 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.888 ; 6.888 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.975 ; 6.975 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.641 ; 7.641 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.082 ; 7.082 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.166 ; 7.166 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.773 ; 7.773 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.059 ; 7.059 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 8.196 ; 8.196 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; debug[0]   ; data[1]     ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; debug[0]   ; data[2]     ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; debug[0]   ; data[3]     ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[0]   ; data[4]     ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; debug[0]   ; data[5]     ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; debug[0]   ; data[6]     ; 8.396  ; 8.396  ; 8.396  ; 8.396  ;
; debug[0]   ; data[7]     ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; debug[0]   ; data[8]     ; 10.014 ; 10.014 ; 10.014 ; 10.014 ;
; debug[0]   ; data[9]     ; 7.764  ; 7.764  ; 7.764  ; 7.764  ;
; debug[0]   ; data[10]    ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; debug[0]   ; data[11]    ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; debug[0]   ; data[12]    ; 8.459  ; 8.459  ; 8.459  ; 8.459  ;
; debug[0]   ; data[13]    ; 9.201  ; 9.201  ; 9.201  ; 9.201  ;
; debug[0]   ; data[14]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[0]   ; data[15]    ; 7.870  ; 7.870  ; 7.870  ; 7.870  ;
; debug[0]   ; data[16]    ; 9.889  ; 9.889  ; 9.889  ; 9.889  ;
; debug[0]   ; data[17]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; debug[0]   ; data[18]    ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; debug[0]   ; data[19]    ; 9.151  ; 9.151  ; 9.151  ; 9.151  ;
; debug[0]   ; data[20]    ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; debug[0]   ; data[21]    ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; debug[0]   ; data[22]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[0]   ; data[23]    ; 9.119  ; 9.119  ; 9.119  ; 9.119  ;
; debug[0]   ; data[24]    ; 8.039  ; 8.039  ; 8.039  ; 8.039  ;
; debug[0]   ; data[25]    ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; debug[0]   ; data[26]    ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; debug[0]   ; data[27]    ; 9.144  ; 9.144  ; 9.144  ; 9.144  ;
; debug[0]   ; data[28]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; debug[0]   ; data[29]    ; 8.217  ; 8.217  ; 8.217  ; 8.217  ;
; debug[0]   ; data[30]    ; 8.561  ; 8.561  ; 8.561  ; 8.561  ;
; debug[0]   ; data[31]    ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; debug[1]   ; data[0]     ; 10.166 ; 10.166 ; 10.166 ; 10.166 ;
; debug[1]   ; data[1]     ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; debug[1]   ; data[2]     ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; debug[1]   ; data[3]     ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; debug[1]   ; data[4]     ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; debug[1]   ; data[5]     ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; debug[1]   ; data[6]     ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; debug[1]   ; data[7]     ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; debug[1]   ; data[8]     ; 11.131 ; 11.131 ; 11.131 ; 11.131 ;
; debug[1]   ; data[9]     ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; debug[1]   ; data[10]    ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; debug[1]   ; data[11]    ; 9.207  ; 9.207  ; 9.207  ; 9.207  ;
; debug[1]   ; data[12]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[1]   ; data[13]    ; 8.691  ; 8.691  ; 8.691  ; 8.691  ;
; debug[1]   ; data[14]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[1]   ; data[15]    ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[1]   ; data[16]    ; 10.424 ; 10.424 ; 10.424 ; 10.424 ;
; debug[1]   ; data[17]    ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; debug[1]   ; data[18]    ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; debug[1]   ; data[19]    ; 8.948  ; 8.948  ; 8.948  ; 8.948  ;
; debug[1]   ; data[20]    ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; debug[1]   ; data[21]    ; 9.731  ; 9.731  ; 9.731  ; 9.731  ;
; debug[1]   ; data[22]    ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; debug[1]   ; data[23]    ; 9.197  ; 9.197  ; 9.197  ; 9.197  ;
; debug[1]   ; data[24]    ; 8.523  ; 8.523  ; 8.523  ; 8.523  ;
; debug[1]   ; data[25]    ; 9.100  ; 9.100  ; 9.100  ; 9.100  ;
; debug[1]   ; data[26]    ; 9.080  ; 9.080  ; 9.080  ; 9.080  ;
; debug[1]   ; data[27]    ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; debug[1]   ; data[28]    ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; debug[1]   ; data[29]    ; 9.139  ; 9.139  ; 9.139  ; 9.139  ;
; debug[1]   ; data[30]    ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; debug[1]   ; data[31]    ; 10.338 ; 10.338 ; 10.338 ; 10.338 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; debug[0]   ; data[1]     ; 4.170 ; 4.170 ; 4.170 ; 4.170 ;
; debug[0]   ; data[2]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[0]   ; data[3]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; debug[0]   ; data[4]     ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[0]   ; data[5]     ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; debug[0]   ; data[6]     ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; debug[0]   ; data[7]     ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; debug[0]   ; data[8]     ; 5.011 ; 5.011 ; 5.011 ; 5.011 ;
; debug[0]   ; data[9]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; debug[0]   ; data[10]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; debug[0]   ; data[11]    ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; debug[0]   ; data[12]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; debug[0]   ; data[13]    ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; debug[0]   ; data[14]    ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; debug[0]   ; data[15]    ; 3.854 ; 3.854 ; 3.854 ; 3.854 ;
; debug[0]   ; data[16]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; debug[0]   ; data[17]    ; 4.363 ; 4.363 ; 4.363 ; 4.363 ;
; debug[0]   ; data[18]    ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; debug[0]   ; data[19]    ; 3.502 ; 3.502 ; 3.502 ; 3.502 ;
; debug[0]   ; data[20]    ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; debug[0]   ; data[21]    ; 3.978 ; 3.978 ; 3.978 ; 3.978 ;
; debug[0]   ; data[22]    ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; debug[0]   ; data[23]    ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; debug[0]   ; data[24]    ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; debug[0]   ; data[25]    ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; debug[0]   ; data[26]    ; 4.221 ; 4.221 ; 4.221 ; 4.221 ;
; debug[0]   ; data[27]    ; 3.635 ; 3.635 ; 3.635 ; 3.635 ;
; debug[0]   ; data[28]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[0]   ; data[29]    ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; debug[0]   ; data[30]    ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; debug[0]   ; data[31]    ; 4.026 ; 4.026 ; 4.026 ; 4.026 ;
; debug[1]   ; data[0]     ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; debug[1]   ; data[1]     ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; debug[1]   ; data[2]     ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; debug[1]   ; data[3]     ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; debug[1]   ; data[4]     ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[5]     ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[1]   ; data[6]     ; 4.594 ; 4.594 ; 4.594 ; 4.594 ;
; debug[1]   ; data[7]     ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; debug[1]   ; data[8]     ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[1]   ; data[9]     ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; debug[1]   ; data[10]    ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; debug[1]   ; data[11]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[1]   ; data[12]    ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; debug[1]   ; data[13]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[1]   ; data[14]    ; 4.101 ; 4.101 ; 4.101 ; 4.101 ;
; debug[1]   ; data[15]    ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; debug[1]   ; data[16]    ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[17]    ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[1]   ; data[18]    ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; debug[1]   ; data[19]    ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; debug[1]   ; data[20]    ; 4.105 ; 4.105 ; 4.105 ; 4.105 ;
; debug[1]   ; data[21]    ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; debug[1]   ; data[22]    ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; debug[1]   ; data[23]    ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; debug[1]   ; data[24]    ; 4.206 ; 4.206 ; 4.206 ; 4.206 ;
; debug[1]   ; data[25]    ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[1]   ; data[26]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[27]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[1]   ; data[28]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[1]   ; data[29]    ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; debug[1]   ; data[30]    ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; debug[1]   ; data[31]    ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 43858    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 43858    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 10 15:32:08 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.572     -1744.458 clk 
    Info (332119):    -9.960      -194.779 clk_rom 
Info (332146): Worst-case hold slack is 0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.527         0.000 clk 
    Info (332119):     0.641         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.685      -733.181 clk 
    Info (332119):    -3.841       -88.448 clk_rom 
Info (332146): Worst-case hold slack is 0.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.242         0.000 clk 
    Info (332119):     0.257         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 449 megabytes
    Info: Processing ended: Mon Dec 10 15:32:09 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


