#ifdef SIMULATION
#ifndef _KF32A13K_REG_SIMULATION_PSI5S_H_
#define _KF32A13K_REG_SIMULATION_PSI5S_H_
#ifdef __cplusplus
extern "C" {
#endif



//--------

#define HWIO_PSI5S_CLKC_ADDR  0xF000A000  
#define HWIO_PSI5S_CLKC_PSI5S_CLKC_DISR_SHFT 0
#define HWIO_PSI5S_CLKC_PSI5S_CLKC_DISR_MASK 0x00000001
#define HWIO_PSI5S_CLKC_PSI5S_CLKC_DISS_SHFT 1
#define HWIO_PSI5S_CLKC_PSI5S_CLKC_DISS_MASK 0x00000002
#define HWIO_PSI5S_CLKC_PSI5S_CLKC_EDIS_SHFT 3
#define HWIO_PSI5S_CLKC_PSI5S_CLKC_EDIS_MASK 0x00000008


//--------

#define HWIO_PSI5S_INFO_ADDR  0xF000A004  
#define HWIO_PSI5S_INFO_PSI5S_INFO_MODREV_SHFT 0
#define HWIO_PSI5S_INFO_PSI5S_INFO_MODREV_MASK 0x000000ff
#define HWIO_PSI5S_INFO_PSI5S_INFO_MODTYPE_SHFT 8
#define HWIO_PSI5S_INFO_PSI5S_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_PSI5S_INFO_PSI5S_INFO_MODNUM_SHFT 16
#define HWIO_PSI5S_INFO_PSI5S_INFO_MODNUM_MASK 0xffff0000


//--------

#define HWIO_PSI5S_FDR_ADDR  0xF000A00C  
#define HWIO_PSI5S_FDR_PSI5S_FDR_STEP_SHFT 0
#define HWIO_PSI5S_FDR_PSI5S_FDR_STEP_MASK 0x000003ff
#define HWIO_PSI5S_FDR_PSI5S_FDR_DM_SHFT 14
#define HWIO_PSI5S_FDR_PSI5S_FDR_DM_MASK 0x0000c000
#define HWIO_PSI5S_FDR_PSI5S_FDR_RESULT_SHFT 16
#define HWIO_PSI5S_FDR_PSI5S_FDR_RESULT_MASK 0x03ff0000


//--------

#define HWIO_PSI5S_FDRT_ADDR  0xF000A010  
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_STEP_SHFT 0
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_STEP_MASK 0x000003ff
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_DM_SHFT 14
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_DM_MASK 0x0000c000
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_RESULT_SHFT 16
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_RESULT_MASK 0x03ff0000
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_ECS_SHFT 26
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_ECS_MASK 0x1c000000
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_ECEA_SHFT 29
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_ECEA_MASK 0x20000000
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_ECEB_SHFT 30
#define HWIO_PSI5S_FDRT_PSI5S_FDRT_ECEB_MASK 0x40000000


//--------

#define HWIO_PSI5S_TSCNTA_ADDR  0xF000A014  
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_CTS_SHFT 0
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_CTS_MASK 0x00ffffff
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_ETB_SHFT 24
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_ETB_MASK 0x07000000
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_TBS_SHFT 27
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_TBS_MASK 0x08000000
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_TBEA_SHFT 28
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_TBEA_MASK 0x10000000
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_TBEB_SHFT 29
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_TBEB_MASK 0x20000000
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_CLRA_SHFT 30
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_CLRA_MASK 0x40000000
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_CLRB_SHFT 31
#define HWIO_PSI5S_TSCNTA_PSI5S_TSCNTA_CLRB_MASK 0x80000000


//--------

#define HWIO_PSI5S_TSCNTB_ADDR  0xF000A018  
#define HWIO_PSI5S_TSCNTB_PSI5S_TSCNTB_CTS_SHFT 0
#define HWIO_PSI5S_TSCNTB_PSI5S_TSCNTB_CTS_MASK 0x00ffffff
#define HWIO_PSI5S_TSCNTB_PSI5S_TSCNTB_ETB_SHFT 24
#define HWIO_PSI5S_TSCNTB_PSI5S_TSCNTB_ETB_MASK 0x07000000
#define HWIO_PSI5S_TSCNTB_PSI5S_TSCNTB_TBS_SHFT 27
#define HWIO_PSI5S_TSCNTB_PSI5S_TSCNTB_TBS_MASK 0x08000000


//--------

#define HWIO_PSI5S_GCTL_ADDR  0xF000A01C  
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CRCI_SHFT 0
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CRCI_MASK 0x00000001
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_XCRCI_SHFT 1
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_XCRCI_MASK 0x00000002
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_TEI_SHFT 2
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_TEI_MASK 0x00000004
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_PE_SHFT 3
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_PE_MASK 0x00000008
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_FE_SHFT 4
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_FE_MASK 0x00000010
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_OE_SHFT 5
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_OE_MASK 0x00000020
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_RBI_SHFT 6
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_RBI_MASK 0x00000040
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_HDI_SHFT 7
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_HDI_MASK 0x00000080
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC0_SHFT 8
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC0_MASK 0x00000100
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC1_SHFT 9
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC1_MASK 0x00000200
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC2_SHFT 10
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC2_MASK 0x00000400
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC3_SHFT 11
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC3_MASK 0x00000800
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC4_SHFT 12
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC4_MASK 0x00001000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC5_SHFT 13
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC5_MASK 0x00002000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC6_SHFT 14
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC6_MASK 0x00004000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC7_SHFT 15
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ETC7_MASK 0x00008000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN0_SHFT 16
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN0_MASK 0x00010000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN1_SHFT 17
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN1_MASK 0x00020000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN2_SHFT 18
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN2_MASK 0x00040000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN3_SHFT 19
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN3_MASK 0x00080000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN4_SHFT 20
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN4_MASK 0x00100000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN5_SHFT 21
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN5_MASK 0x00200000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN6_SHFT 22
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN6_MASK 0x00400000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN7_SHFT 23
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_CEN7_MASK 0x00800000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_IDT_SHFT 24
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_IDT_MASK 0x0f000000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_GEN_SHFT 30
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_GEN_MASK 0x40000000
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ASC_SHFT 31
#define HWIO_PSI5S_GCTL_PSI5S_GCTL_ASC_MASK 0x80000000


//--------

#define HWIO_PSI5S_NFC_ADDR  0xF000A020  
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF0_SHFT 0
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF0_MASK 0x00000007
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF1_SHFT 3
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF1_MASK 0x00000038
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF2_SHFT 6
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF2_MASK 0x000001c0
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF3_SHFT 9
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF3_MASK 0x00000e00
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF4_SHFT 12
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF4_MASK 0x00007000
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF5_SHFT 15
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF5_MASK 0x00038000
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF6_SHFT 18
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF6_MASK 0x001c0000
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF7_SHFT 21
#define HWIO_PSI5S_NFC_PSI5S_NFC_NF7_MASK 0x00e00000


//--------

#define HWIO_PSI5S_FCNT_ADDR  0xF000A024  
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC0_SHFT 0
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC0_MASK 0x00000007
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC1_SHFT 3
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC1_MASK 0x00000038
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC2_SHFT 6
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC2_MASK 0x000001c0
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC3_SHFT 9
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC3_MASK 0x00000e00
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC4_SHFT 12
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC4_MASK 0x00007000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC5_SHFT 15
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC5_MASK 0x00038000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC6_SHFT 18
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC6_MASK 0x001c0000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC7_SHFT 21
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_FC7_MASK 0x00e00000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR0_SHFT 24
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR0_MASK 0x01000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR1_SHFT 25
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR1_MASK 0x02000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR2_SHFT 26
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR2_MASK 0x04000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR3_SHFT 27
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR3_MASK 0x08000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR4_SHFT 28
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR4_MASK 0x10000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR5_SHFT 29
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR5_MASK 0x20000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR6_SHFT 30
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR6_MASK 0x40000000
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR7_SHFT 31
#define HWIO_PSI5S_FCNT_PSI5S_FCNT_NFCLR7_MASK 0x80000000


//--------

#define HWIO_PSI5S_IOCR_ADDR  0xF000A028  
#define HWIO_PSI5S_IOCR_PSI5S_IOCR_ALTI_SHFT 0
#define HWIO_PSI5S_IOCR_PSI5S_IOCR_ALTI_MASK 0x00000003


//--------

#define HWIO_PSI5S_RCRA0_ADDR  0xF000A030  
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_TSP_SHFT 7
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA0_PSI5S_RCRA0_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA1_ADDR  0xF000A034  
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_TSP_SHFT 7
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA1_PSI5S_RCRA1_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA2_ADDR  0xF000A038  
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_TSP_SHFT 7
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA2_PSI5S_RCRA2_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA3_ADDR  0xF000A03C  
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_TSP_SHFT 7
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA3_PSI5S_RCRA3_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA4_ADDR  0xF000A040  
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_TSP_SHFT 7
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA4_PSI5S_RCRA4_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA5_ADDR  0xF000A044  
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_TSP_SHFT 7
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA5_PSI5S_RCRA5_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA6_ADDR  0xF000A048  
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_TSP_SHFT 7
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA6_PSI5S_RCRA6_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRA7_ADDR  0xF000A04C  
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC0_SHFT 0
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC0_MASK 0x00000001
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC1_SHFT 1
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC1_MASK 0x00000002
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC2_SHFT 2
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC2_MASK 0x00000004
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC3_SHFT 3
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC3_MASK 0x00000008
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC4_SHFT 4
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC4_MASK 0x00000010
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC5_SHFT 5
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_CRC5_MASK 0x00000020
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_TSEN_SHFT 6
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_TSEN_MASK 0x00000040
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_TSP_SHFT 7
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_TSP_MASK 0x00000080
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_TSTS_SHFT 8
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_TSTS_MASK 0x00000100
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_FIDS_SHFT 9
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_FIDS_MASK 0x00000200
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_WDMS_SHFT 10
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_WDMS_MASK 0x00000400
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC0_SHFT 16
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC0_MASK 0x00030000
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC1_SHFT 18
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC1_MASK 0x000c0000
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC2_SHFT 20
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC2_MASK 0x00300000
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC3_SHFT 22
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC3_MASK 0x00c00000
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC4_SHFT 24
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC4_MASK 0x03000000
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC5_SHFT 26
#define HWIO_PSI5S_RCRA7_PSI5S_RCRA7_UFC5_MASK 0x0c000000


//--------

#define HWIO_PSI5S_RCRB0_ADDR  0xF000A050  
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB0_PSI5S_RCRB0_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB1_ADDR  0xF000A054  
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB1_PSI5S_RCRB1_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB2_ADDR  0xF000A058  
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB2_PSI5S_RCRB2_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB3_ADDR  0xF000A05C  
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB3_PSI5S_RCRB3_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB4_ADDR  0xF000A060  
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB4_PSI5S_RCRB4_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB5_ADDR  0xF000A064  
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB5_PSI5S_RCRB5_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB6_ADDR  0xF000A068  
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB6_PSI5S_RCRB6_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_RCRB7_ADDR  0xF000A06C  
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL0_SHFT 0
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL0_MASK 0x0000001f
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL1_SHFT 5
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL1_MASK 0x000003e0
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL2_SHFT 10
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL2_MASK 0x00007c00
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL3_SHFT 15
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL3_MASK 0x000f8000
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL4_SHFT 20
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL4_MASK 0x01f00000
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL5_SHFT 25
#define HWIO_PSI5S_RCRB7_PSI5S_RCRB7_PDL5_MASK 0x3e000000


//--------

#define HWIO_PSI5S_WDT0_ADDR  0xF000A070  
#define HWIO_PSI5S_WDT0_PSI5S_WDT0_WDL_SHFT 0
#define HWIO_PSI5S_WDT0_PSI5S_WDT0_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT1_ADDR  0xF000A074  
#define HWIO_PSI5S_WDT1_PSI5S_WDT1_WDL_SHFT 0
#define HWIO_PSI5S_WDT1_PSI5S_WDT1_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT2_ADDR  0xF000A078  
#define HWIO_PSI5S_WDT2_PSI5S_WDT2_WDL_SHFT 0
#define HWIO_PSI5S_WDT2_PSI5S_WDT2_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT3_ADDR  0xF000A07C  
#define HWIO_PSI5S_WDT3_PSI5S_WDT3_WDL_SHFT 0
#define HWIO_PSI5S_WDT3_PSI5S_WDT3_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT4_ADDR  0xF000A080  
#define HWIO_PSI5S_WDT4_PSI5S_WDT4_WDL_SHFT 0
#define HWIO_PSI5S_WDT4_PSI5S_WDT4_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT5_ADDR  0xF000A084  
#define HWIO_PSI5S_WDT5_PSI5S_WDT5_WDL_SHFT 0
#define HWIO_PSI5S_WDT5_PSI5S_WDT5_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT6_ADDR  0xF000A088  
#define HWIO_PSI5S_WDT6_PSI5S_WDT6_WDL_SHFT 0
#define HWIO_PSI5S_WDT6_PSI5S_WDT6_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_WDT7_ADDR  0xF000A08C  
#define HWIO_PSI5S_WDT7_PSI5S_WDT7_WDL_SHFT 0
#define HWIO_PSI5S_WDT7_PSI5S_WDT7_WDL_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR0_ADDR  0xF000A090  
#define HWIO_PSI5S_TSCR0_PSI5S_TSCR0_TS_SHFT 0
#define HWIO_PSI5S_TSCR0_PSI5S_TSCR0_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR1_ADDR  0xF000A094  
#define HWIO_PSI5S_TSCR1_PSI5S_TSCR1_TS_SHFT 0
#define HWIO_PSI5S_TSCR1_PSI5S_TSCR1_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR2_ADDR  0xF000A098  
#define HWIO_PSI5S_TSCR2_PSI5S_TSCR2_TS_SHFT 0
#define HWIO_PSI5S_TSCR2_PSI5S_TSCR2_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR3_ADDR  0xF000A09C  
#define HWIO_PSI5S_TSCR3_PSI5S_TSCR3_TS_SHFT 0
#define HWIO_PSI5S_TSCR3_PSI5S_TSCR3_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR4_ADDR  0xF000A0A0  
#define HWIO_PSI5S_TSCR4_PSI5S_TSCR4_TS_SHFT 0
#define HWIO_PSI5S_TSCR4_PSI5S_TSCR4_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR5_ADDR  0xF000A0A4  
#define HWIO_PSI5S_TSCR5_PSI5S_TSCR5_TS_SHFT 0
#define HWIO_PSI5S_TSCR5_PSI5S_TSCR5_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR6_ADDR  0xF000A0A8  
#define HWIO_PSI5S_TSCR6_PSI5S_TSCR6_TS_SHFT 0
#define HWIO_PSI5S_TSCR6_PSI5S_TSCR6_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_TSCR7_ADDR  0xF000A0AC  
#define HWIO_PSI5S_TSCR7_PSI5S_TSCR7_TS_SHFT 0
#define HWIO_PSI5S_TSCR7_PSI5S_TSCR7_TS_MASK 0x00ffffff


//--------

#define HWIO_PSI5S_RDS_ADDR  0xF000A0B0  
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC0_SHFT 0
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC0_MASK 0x00000001
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC1_SHFT 1
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC1_MASK 0x00000002
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC2_SHFT 2
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC2_MASK 0x00000004
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC3_SHFT 3
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC3_MASK 0x00000008
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC4_SHFT 4
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC4_MASK 0x00000010
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC5_SHFT 5
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRC5_MASK 0x00000020
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRCI_SHFT 6
#define HWIO_PSI5S_RDS_PSI5S_RDS_XCRCI_MASK 0x00000040
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRC0_SHFT 7
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRC0_MASK 0x00000080
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRC1_SHFT 8
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRC1_MASK 0x00000100
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRC2_SHFT 9
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRC2_MASK 0x00000200
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRCI_SHFT 10
#define HWIO_PSI5S_RDS_PSI5S_RDS_CRCI_MASK 0x00000400
#define HWIO_PSI5S_RDS_PSI5S_RDS_ERR0_SHFT 11
#define HWIO_PSI5S_RDS_PSI5S_RDS_ERR0_MASK 0x00000800
#define HWIO_PSI5S_RDS_PSI5S_RDS_ERR1_SHFT 12
#define HWIO_PSI5S_RDS_PSI5S_RDS_ERR1_MASK 0x00001000
#define HWIO_PSI5S_RDS_PSI5S_RDS_HDI_SHFT 13
#define HWIO_PSI5S_RDS_PSI5S_RDS_HDI_MASK 0x00002000
#define HWIO_PSI5S_RDS_PSI5S_RDS_PE_SHFT 14
#define HWIO_PSI5S_RDS_PSI5S_RDS_PE_MASK 0x00004000
#define HWIO_PSI5S_RDS_PSI5S_RDS_FE_SHFT 15
#define HWIO_PSI5S_RDS_PSI5S_RDS_FE_MASK 0x00008000
#define HWIO_PSI5S_RDS_PSI5S_RDS_OE_SHFT 16
#define HWIO_PSI5S_RDS_PSI5S_RDS_OE_MASK 0x00010000
#define HWIO_PSI5S_RDS_PSI5S_RDS_TEI_SHFT 17
#define HWIO_PSI5S_RDS_PSI5S_RDS_TEI_MASK 0x00020000
#define HWIO_PSI5S_RDS_PSI5S_RDS_RBI_SHFT 18
#define HWIO_PSI5S_RDS_PSI5S_RDS_RBI_MASK 0x00040000
#define HWIO_PSI5S_RDS_PSI5S_RDS_FID_SHFT 19
#define HWIO_PSI5S_RDS_PSI5S_RDS_FID_MASK 0x00380000
#define HWIO_PSI5S_RDS_PSI5S_RDS_CID_SHFT 22
#define HWIO_PSI5S_RDS_PSI5S_RDS_CID_MASK 0x01c00000
#define HWIO_PSI5S_RDS_PSI5S_RDS_AFC_SHFT 25
#define HWIO_PSI5S_RDS_PSI5S_RDS_AFC_MASK 0x0e000000
#define HWIO_PSI5S_RDS_PSI5S_RDS_PFC_SHFT 28
#define HWIO_PSI5S_RDS_PSI5S_RDS_PFC_MASK 0xf0000000


//--------

#define HWIO_PSI5S_RDR_ADDR  0xF000A0B4  
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD0_SHFT 0
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD0_MASK 0x00000001
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD1_SHFT 1
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD1_MASK 0x00000002
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD2_SHFT 2
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD2_MASK 0x00000004
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD3_SHFT 3
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD3_MASK 0x00000008
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD4_SHFT 4
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD4_MASK 0x00000010
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD5_SHFT 5
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD5_MASK 0x00000020
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD6_SHFT 6
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD6_MASK 0x00000040
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD7_SHFT 7
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD7_MASK 0x00000080
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD8_SHFT 8
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD8_MASK 0x00000100
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD9_SHFT 9
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD9_MASK 0x00000200
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD10_SHFT 10
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD10_MASK 0x00000400
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD11_SHFT 11
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD11_MASK 0x00000800
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD12_SHFT 12
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD12_MASK 0x00001000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD13_SHFT 13
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD13_MASK 0x00002000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD14_SHFT 14
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD14_MASK 0x00004000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD15_SHFT 15
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD15_MASK 0x00008000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD16_SHFT 16
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD16_MASK 0x00010000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD17_SHFT 17
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD17_MASK 0x00020000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD18_SHFT 18
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD18_MASK 0x00040000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD19_SHFT 19
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD19_MASK 0x00080000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD20_SHFT 20
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD20_MASK 0x00100000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD21_SHFT 21
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD21_MASK 0x00200000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD22_SHFT 22
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD22_MASK 0x00400000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD23_SHFT 23
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD23_MASK 0x00800000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD24_SHFT 24
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD24_MASK 0x01000000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD25_SHFT 25
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD25_MASK 0x02000000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD26_SHFT 26
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD26_MASK 0x04000000
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD27_SHFT 27
#define HWIO_PSI5S_RDR_PSI5S_RDR_RD27_MASK 0x08000000
#define HWIO_PSI5S_RDR_PSI5S_RDR_PFC_SHFT 28
#define HWIO_PSI5S_RDR_PSI5S_RDR_PFC_MASK 0xf0000000


//--------

#define HWIO_PSI5S_TSM_ADDR  0xF000A0B8  
#define HWIO_PSI5S_TSM_PSI5S_TSM_TS_SHFT 0
#define HWIO_PSI5S_TSM_PSI5S_TSM_TS_MASK 0x00ffffff
#define HWIO_PSI5S_TSM_PSI5S_TSM_PFC_SHFT 28
#define HWIO_PSI5S_TSM_PSI5S_TSM_PFC_MASK 0xf0000000


//--------

#define HWIO_PSI5S_TADR_ADDR  0xF000A0D0  
#define HWIO_PSI5S_TADR_PSI5S_TADR_TA_SHFT 2
#define HWIO_PSI5S_TADR_PSI5S_TADR_TA_MASK 0xfffffffc


//--------

#define HWIO_PSI5S_BADR_ADDR  0xF000A0D4  
#define HWIO_PSI5S_BADR_PSI5S_BADR_BA_SHFT 2
#define HWIO_PSI5S_BADR_PSI5S_BADR_BA_MASK 0xfffffffc


//--------

#define HWIO_PSI5S_PGC0_ADDR  0xF000A0F0  
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_TBS_SHFT 15
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ETB_SHFT 16
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_PTE_SHFT 19
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ETS_SHFT 20
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ETE_SHFT 23
#define HWIO_PSI5S_PGC0_PSI5S_PGC0_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC1_ADDR  0xF000A0F4  
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_TBS_SHFT 15
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ETB_SHFT 16
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_PTE_SHFT 19
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ETS_SHFT 20
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ETE_SHFT 23
#define HWIO_PSI5S_PGC1_PSI5S_PGC1_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC2_ADDR  0xF000A0F8  
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_TBS_SHFT 15
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ETB_SHFT 16
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_PTE_SHFT 19
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ETS_SHFT 20
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ETE_SHFT 23
#define HWIO_PSI5S_PGC2_PSI5S_PGC2_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC3_ADDR  0xF000A0FC  
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_TBS_SHFT 15
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ETB_SHFT 16
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_PTE_SHFT 19
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ETS_SHFT 20
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ETE_SHFT 23
#define HWIO_PSI5S_PGC3_PSI5S_PGC3_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC4_ADDR  0xF000A100  
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_TBS_SHFT 15
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ETB_SHFT 16
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_PTE_SHFT 19
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ETS_SHFT 20
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ETE_SHFT 23
#define HWIO_PSI5S_PGC4_PSI5S_PGC4_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC5_ADDR  0xF000A104  
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_TBS_SHFT 15
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ETB_SHFT 16
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_PTE_SHFT 19
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ETS_SHFT 20
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ETE_SHFT 23
#define HWIO_PSI5S_PGC5_PSI5S_PGC5_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC6_ADDR  0xF000A108  
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_TBS_SHFT 15
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ETB_SHFT 16
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_PTE_SHFT 19
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ETS_SHFT 20
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ETE_SHFT 23
#define HWIO_PSI5S_PGC6_PSI5S_PGC6_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_PGC7_ADDR  0xF000A10C  
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_TXCMD_SHFT 0
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_TXCMD_MASK 0x0000001f
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ATXCMD_SHFT 8
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ATXCMD_MASK 0x00001f00
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_TBS_SHFT 15
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_TBS_MASK 0x00008000
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ETB_SHFT 16
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ETB_MASK 0x00070000
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_PTE_SHFT 19
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_PTE_MASK 0x00080000
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ETS_SHFT 20
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ETS_MASK 0x00700000
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ETE_SHFT 23
#define HWIO_PSI5S_PGC7_PSI5S_PGC7_ETE_MASK 0x00800000


//--------

#define HWIO_PSI5S_CTV0_ADDR  0xF000A110  
#define HWIO_PSI5S_CTV0_PSI5S_CTV0_CTV_SHFT 0
#define HWIO_PSI5S_CTV0_PSI5S_CTV0_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV0_PSI5S_CTV0_CTC_SHFT 16
#define HWIO_PSI5S_CTV0_PSI5S_CTV0_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV1_ADDR  0xF000A114  
#define HWIO_PSI5S_CTV1_PSI5S_CTV1_CTV_SHFT 0
#define HWIO_PSI5S_CTV1_PSI5S_CTV1_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV1_PSI5S_CTV1_CTC_SHFT 16
#define HWIO_PSI5S_CTV1_PSI5S_CTV1_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV2_ADDR  0xF000A118  
#define HWIO_PSI5S_CTV2_PSI5S_CTV2_CTV_SHFT 0
#define HWIO_PSI5S_CTV2_PSI5S_CTV2_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV2_PSI5S_CTV2_CTC_SHFT 16
#define HWIO_PSI5S_CTV2_PSI5S_CTV2_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV3_ADDR  0xF000A11C  
#define HWIO_PSI5S_CTV3_PSI5S_CTV3_CTV_SHFT 0
#define HWIO_PSI5S_CTV3_PSI5S_CTV3_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV3_PSI5S_CTV3_CTC_SHFT 16
#define HWIO_PSI5S_CTV3_PSI5S_CTV3_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV4_ADDR  0xF000A120  
#define HWIO_PSI5S_CTV4_PSI5S_CTV4_CTV_SHFT 0
#define HWIO_PSI5S_CTV4_PSI5S_CTV4_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV4_PSI5S_CTV4_CTC_SHFT 16
#define HWIO_PSI5S_CTV4_PSI5S_CTV4_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV5_ADDR  0xF000A124  
#define HWIO_PSI5S_CTV5_PSI5S_CTV5_CTV_SHFT 0
#define HWIO_PSI5S_CTV5_PSI5S_CTV5_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV5_PSI5S_CTV5_CTC_SHFT 16
#define HWIO_PSI5S_CTV5_PSI5S_CTV5_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV6_ADDR  0xF000A128  
#define HWIO_PSI5S_CTV6_PSI5S_CTV6_CTV_SHFT 0
#define HWIO_PSI5S_CTV6_PSI5S_CTV6_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV6_PSI5S_CTV6_CTC_SHFT 16
#define HWIO_PSI5S_CTV6_PSI5S_CTV6_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_CTV7_ADDR  0xF000A12C  
#define HWIO_PSI5S_CTV7_PSI5S_CTV7_CTV_SHFT 0
#define HWIO_PSI5S_CTV7_PSI5S_CTV7_CTV_MASK 0x0000ffff
#define HWIO_PSI5S_CTV7_PSI5S_CTV7_CTC_SHFT 16
#define HWIO_PSI5S_CTV7_PSI5S_CTV7_CTC_MASK 0xffff0000


//--------

#define HWIO_PSI5S_SCR0_ADDR  0xF000A130  
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_PLL_SHFT 0
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_EPS_SHFT 6
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_BSC_SHFT 8
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_FLUS_SHFT 14
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_CRC_SHFT 22
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_STA_SHFT 23
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_TPF_SHFT 26
#define HWIO_PSI5S_SCR0_PSI5S_SCR0_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR1_ADDR  0xF000A134  
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_PLL_SHFT 0
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_EPS_SHFT 6
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_BSC_SHFT 8
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_FLUS_SHFT 14
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_CRC_SHFT 22
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_STA_SHFT 23
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_TPF_SHFT 26
#define HWIO_PSI5S_SCR1_PSI5S_SCR1_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR2_ADDR  0xF000A138  
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_PLL_SHFT 0
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_EPS_SHFT 6
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_BSC_SHFT 8
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_FLUS_SHFT 14
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_CRC_SHFT 22
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_STA_SHFT 23
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_TPF_SHFT 26
#define HWIO_PSI5S_SCR2_PSI5S_SCR2_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR3_ADDR  0xF000A13C  
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_PLL_SHFT 0
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_EPS_SHFT 6
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_BSC_SHFT 8
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_FLUS_SHFT 14
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_CRC_SHFT 22
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_STA_SHFT 23
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_TPF_SHFT 26
#define HWIO_PSI5S_SCR3_PSI5S_SCR3_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR4_ADDR  0xF000A140  
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_PLL_SHFT 0
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_EPS_SHFT 6
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_BSC_SHFT 8
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_FLUS_SHFT 14
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_CRC_SHFT 22
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_STA_SHFT 23
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_TPF_SHFT 26
#define HWIO_PSI5S_SCR4_PSI5S_SCR4_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR5_ADDR  0xF000A144  
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_PLL_SHFT 0
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_EPS_SHFT 6
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_BSC_SHFT 8
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_FLUS_SHFT 14
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_CRC_SHFT 22
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_STA_SHFT 23
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_TPF_SHFT 26
#define HWIO_PSI5S_SCR5_PSI5S_SCR5_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR6_ADDR  0xF000A148  
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_PLL_SHFT 0
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_EPS_SHFT 6
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_BSC_SHFT 8
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_FLUS_SHFT 14
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_CRC_SHFT 22
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_STA_SHFT 23
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_TPF_SHFT 26
#define HWIO_PSI5S_SCR6_PSI5S_SCR6_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SCR7_ADDR  0xF000A14C  
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_PLL_SHFT 0
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_PLL_MASK 0x0000001f
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_EPS_SHFT 6
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_EPS_MASK 0x000000c0
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_BSC_SHFT 8
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_BSC_MASK 0x00000100
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_FLUS_SHFT 14
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_FLUS_MASK 0x00004000
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_CRC_SHFT 22
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_CRC_MASK 0x00400000
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_STA_SHFT 23
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_STA_MASK 0x00800000
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_TPF_SHFT 26
#define HWIO_PSI5S_SCR7_PSI5S_SCR7_TPF_MASK 0x04000000


//--------

#define HWIO_PSI5S_SDR0_ADDR  0xF000A150  
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD0_SHFT 0
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD1_SHFT 1
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD2_SHFT 2
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD3_SHFT 3
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD4_SHFT 4
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD5_SHFT 5
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD6_SHFT 6
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD7_SHFT 7
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD8_SHFT 8
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD9_SHFT 9
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD10_SHFT 10
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD11_SHFT 11
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD12_SHFT 12
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD13_SHFT 13
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD14_SHFT 14
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD15_SHFT 15
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD16_SHFT 16
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD17_SHFT 17
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD18_SHFT 18
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD19_SHFT 19
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD20_SHFT 20
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD21_SHFT 21
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD22_SHFT 22
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD23_SHFT 23
#define HWIO_PSI5S_SDR0_PSI5S_SDR0_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR1_ADDR  0xF000A154  
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD0_SHFT 0
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD1_SHFT 1
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD2_SHFT 2
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD3_SHFT 3
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD4_SHFT 4
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD5_SHFT 5
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD6_SHFT 6
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD7_SHFT 7
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD8_SHFT 8
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD9_SHFT 9
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD10_SHFT 10
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD11_SHFT 11
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD12_SHFT 12
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD13_SHFT 13
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD14_SHFT 14
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD15_SHFT 15
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD16_SHFT 16
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD17_SHFT 17
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD18_SHFT 18
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD19_SHFT 19
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD20_SHFT 20
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD21_SHFT 21
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD22_SHFT 22
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD23_SHFT 23
#define HWIO_PSI5S_SDR1_PSI5S_SDR1_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR2_ADDR  0xF000A158  
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD0_SHFT 0
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD1_SHFT 1
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD2_SHFT 2
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD3_SHFT 3
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD4_SHFT 4
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD5_SHFT 5
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD6_SHFT 6
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD7_SHFT 7
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD8_SHFT 8
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD9_SHFT 9
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD10_SHFT 10
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD11_SHFT 11
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD12_SHFT 12
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD13_SHFT 13
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD14_SHFT 14
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD15_SHFT 15
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD16_SHFT 16
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD17_SHFT 17
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD18_SHFT 18
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD19_SHFT 19
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD20_SHFT 20
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD21_SHFT 21
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD22_SHFT 22
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD23_SHFT 23
#define HWIO_PSI5S_SDR2_PSI5S_SDR2_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR3_ADDR  0xF000A15C  
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD0_SHFT 0
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD1_SHFT 1
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD2_SHFT 2
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD3_SHFT 3
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD4_SHFT 4
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD5_SHFT 5
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD6_SHFT 6
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD7_SHFT 7
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD8_SHFT 8
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD9_SHFT 9
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD10_SHFT 10
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD11_SHFT 11
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD12_SHFT 12
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD13_SHFT 13
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD14_SHFT 14
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD15_SHFT 15
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD16_SHFT 16
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD17_SHFT 17
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD18_SHFT 18
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD19_SHFT 19
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD20_SHFT 20
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD21_SHFT 21
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD22_SHFT 22
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD23_SHFT 23
#define HWIO_PSI5S_SDR3_PSI5S_SDR3_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR4_ADDR  0xF000A160  
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD0_SHFT 0
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD1_SHFT 1
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD2_SHFT 2
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD3_SHFT 3
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD4_SHFT 4
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD5_SHFT 5
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD6_SHFT 6
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD7_SHFT 7
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD8_SHFT 8
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD9_SHFT 9
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD10_SHFT 10
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD11_SHFT 11
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD12_SHFT 12
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD13_SHFT 13
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD14_SHFT 14
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD15_SHFT 15
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD16_SHFT 16
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD17_SHFT 17
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD18_SHFT 18
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD19_SHFT 19
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD20_SHFT 20
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD21_SHFT 21
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD22_SHFT 22
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD23_SHFT 23
#define HWIO_PSI5S_SDR4_PSI5S_SDR4_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR5_ADDR  0xF000A164  
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD0_SHFT 0
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD1_SHFT 1
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD2_SHFT 2
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD3_SHFT 3
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD4_SHFT 4
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD5_SHFT 5
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD6_SHFT 6
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD7_SHFT 7
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD8_SHFT 8
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD9_SHFT 9
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD10_SHFT 10
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD11_SHFT 11
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD12_SHFT 12
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD13_SHFT 13
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD14_SHFT 14
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD15_SHFT 15
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD16_SHFT 16
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD17_SHFT 17
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD18_SHFT 18
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD19_SHFT 19
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD20_SHFT 20
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD21_SHFT 21
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD22_SHFT 22
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD23_SHFT 23
#define HWIO_PSI5S_SDR5_PSI5S_SDR5_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR6_ADDR  0xF000A168  
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD0_SHFT 0
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD1_SHFT 1
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD2_SHFT 2
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD3_SHFT 3
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD4_SHFT 4
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD5_SHFT 5
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD6_SHFT 6
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD7_SHFT 7
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD8_SHFT 8
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD9_SHFT 9
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD10_SHFT 10
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD11_SHFT 11
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD12_SHFT 12
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD13_SHFT 13
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD14_SHFT 14
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD15_SHFT 15
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD16_SHFT 16
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD17_SHFT 17
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD18_SHFT 18
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD19_SHFT 19
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD20_SHFT 20
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD21_SHFT 21
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD22_SHFT 22
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD23_SHFT 23
#define HWIO_PSI5S_SDR6_PSI5S_SDR6_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_SDR7_ADDR  0xF000A16C  
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD0_SHFT 0
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD0_MASK 0x00000001
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD1_SHFT 1
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD1_MASK 0x00000002
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD2_SHFT 2
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD2_MASK 0x00000004
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD3_SHFT 3
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD3_MASK 0x00000008
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD4_SHFT 4
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD4_MASK 0x00000010
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD5_SHFT 5
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD5_MASK 0x00000020
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD6_SHFT 6
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD6_MASK 0x00000040
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD7_SHFT 7
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD7_MASK 0x00000080
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD8_SHFT 8
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD8_MASK 0x00000100
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD9_SHFT 9
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD9_MASK 0x00000200
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD10_SHFT 10
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD10_MASK 0x00000400
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD11_SHFT 11
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD11_MASK 0x00000800
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD12_SHFT 12
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD12_MASK 0x00001000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD13_SHFT 13
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD13_MASK 0x00002000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD14_SHFT 14
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD14_MASK 0x00004000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD15_SHFT 15
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD15_MASK 0x00008000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD16_SHFT 16
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD16_MASK 0x00010000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD17_SHFT 17
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD17_MASK 0x00020000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD18_SHFT 18
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD18_MASK 0x00040000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD19_SHFT 19
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD19_MASK 0x00080000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD20_SHFT 20
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD20_MASK 0x00100000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD21_SHFT 21
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD21_MASK 0x00200000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD22_SHFT 22
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD22_MASK 0x00400000
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD23_SHFT 23
#define HWIO_PSI5S_SDR7_PSI5S_SDR7_SD23_MASK 0x00800000


//--------

#define HWIO_PSI5S_CDW_ADDR  0xF000A170  
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD0_SHFT 0
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD0_MASK 0x00000001
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD1_SHFT 1
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD1_MASK 0x00000002
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD2_SHFT 2
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD2_MASK 0x00000004
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD3_SHFT 3
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD3_MASK 0x00000008
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD4_SHFT 4
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD4_MASK 0x00000010
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD5_SHFT 5
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD5_MASK 0x00000020
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD6_SHFT 6
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD6_MASK 0x00000040
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD7_SHFT 7
#define HWIO_PSI5S_CDW_PSI5S_CDW_SD7_MASK 0x00000080
#define HWIO_PSI5S_CDW_PSI5S_CDW_TSI_SHFT 8
#define HWIO_PSI5S_CDW_PSI5S_CDW_TSI_MASK 0x00000100


//--------

#define HWIO_PSI5S_UCTL_ADDR  0xF000A210  
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_M_SHFT 0
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_M_MASK 0x00000007
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_STP_SHFT 3
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_STP_MASK 0x00000008
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_REN_SHFT 4
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_REN_MASK 0x00000010
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_PEN_SHFT 5
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_PEN_MASK 0x00000020
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_FEN_SHFT 6
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_FEN_MASK 0x00000040
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_OEN_SHFT 7
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_OEN_MASK 0x00000080
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_PE_SHFT 8
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_PE_MASK 0x00000100
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_FE_SHFT 9
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_FE_MASK 0x00000200
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_OE_SHFT 10
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_OE_MASK 0x00000400
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_FDE_SHFT 11
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_FDE_MASK 0x00000800
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_ODD_SHFT 12
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_ODD_MASK 0x00001000
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_BRS_SHFT 13
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_BRS_MASK 0x00002000
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_LB_SHFT 14
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_LB_MASK 0x00004000
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_R_SHFT 15
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_R_MASK 0x00008000
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_MTX_SHFT 16
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_MTX_MASK 0x00070000
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_ODDTX_SHFT 28
#define HWIO_PSI5S_UCTL_PSI5S_UCTL_ODDTX_MASK 0x10000000


//--------

#define HWIO_PSI5S_BG_ADDR  0xF000A214  
#define HWIO_PSI5S_BG_PSI5S_BG_BRVALUE_SHFT 0
#define HWIO_PSI5S_BG_PSI5S_BG_BRVALUE_MASK 0x00001fff


//--------

#define HWIO_PSI5S_FDV_ADDR  0xF000A218  
#define HWIO_PSI5S_FDV_PSI5S_FDV_FDVALUE_SHFT 0
#define HWIO_PSI5S_FDV_PSI5S_FDV_FDVALUE_MASK 0x000007ff


//--------

#define HWIO_PSI5S_FDO_ADDR  0xF000A21C  
#define HWIO_PSI5S_FDO_PSI5S_FDO_STEP_SHFT 0
#define HWIO_PSI5S_FDO_PSI5S_FDO_STEP_MASK 0x000007ff
#define HWIO_PSI5S_FDO_PSI5S_FDO_DM_SHFT 14
#define HWIO_PSI5S_FDO_PSI5S_FDO_DM_MASK 0x0000c000


//--------

#define HWIO_PSI5S_TBUF_ADDR  0xF000A220  
#define HWIO_PSI5S_TBUF_PSI5S_TBUF_TDVALUE_SHFT 0
#define HWIO_PSI5S_TBUF_PSI5S_TBUF_TDVALUE_MASK 0x000001ff


//--------

#define HWIO_PSI5S_RBUF_ADDR  0xF000A224  
#define HWIO_PSI5S_RBUF_PSI5S_RBUF_RDVALUE_SHFT 0
#define HWIO_PSI5S_RBUF_PSI5S_RBUF_RDVALUE_MASK 0x000001ff


//--------

#define HWIO_PSI5S_WHBCON_ADDR  0xF000A250  
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLRREN_SHFT 4
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLRREN_MASK 0x00000010
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETREN_SHFT 5
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETREN_MASK 0x00000020
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLRPE_SHFT 8
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLRPE_MASK 0x00000100
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLRFE_SHFT 9
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLRFE_MASK 0x00000200
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLROE_SHFT 10
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_CLROE_MASK 0x00000400
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETPE_SHFT 11
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETPE_MASK 0x00000800
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETFE_SHFT 12
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETFE_MASK 0x00001000
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETOE_SHFT 13
#define HWIO_PSI5S_WHBCON_PSI5S_WHBCON_SETOE_MASK 0x00002000


//--------

#define HWIO_PSI5S_CIF0_ADDR  0xF000A260  
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_RSI_SHFT 0
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_RDI_SHFT 1
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_RBI_SHFT 2
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_TEI_SHFT 3
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_CHCI_SHFT 4
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_CRCI_SHFT 5
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_TPI_SHFT 6
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_TPOI_SHFT 7
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_HDI_SHFT 8
#define HWIO_PSI5S_CIF0_PSI5S_CIF0_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF1_ADDR  0xF000A264  
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_RSI_SHFT 0
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_RDI_SHFT 1
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_RBI_SHFT 2
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_TEI_SHFT 3
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_CHCI_SHFT 4
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_CRCI_SHFT 5
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_TPI_SHFT 6
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_TPOI_SHFT 7
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_HDI_SHFT 8
#define HWIO_PSI5S_CIF1_PSI5S_CIF1_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF2_ADDR  0xF000A268  
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_RSI_SHFT 0
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_RDI_SHFT 1
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_RBI_SHFT 2
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_TEI_SHFT 3
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_CHCI_SHFT 4
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_CRCI_SHFT 5
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_TPI_SHFT 6
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_TPOI_SHFT 7
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_HDI_SHFT 8
#define HWIO_PSI5S_CIF2_PSI5S_CIF2_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF3_ADDR  0xF000A26C  
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_RSI_SHFT 0
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_RDI_SHFT 1
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_RBI_SHFT 2
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_TEI_SHFT 3
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_CHCI_SHFT 4
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_CRCI_SHFT 5
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_TPI_SHFT 6
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_TPOI_SHFT 7
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_HDI_SHFT 8
#define HWIO_PSI5S_CIF3_PSI5S_CIF3_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF4_ADDR  0xF000A270  
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_RSI_SHFT 0
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_RDI_SHFT 1
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_RBI_SHFT 2
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_TEI_SHFT 3
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_CHCI_SHFT 4
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_CRCI_SHFT 5
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_TPI_SHFT 6
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_TPOI_SHFT 7
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_HDI_SHFT 8
#define HWIO_PSI5S_CIF4_PSI5S_CIF4_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF5_ADDR  0xF000A274  
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_RSI_SHFT 0
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_RDI_SHFT 1
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_RBI_SHFT 2
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_TEI_SHFT 3
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_CHCI_SHFT 4
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_CRCI_SHFT 5
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_TPI_SHFT 6
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_TPOI_SHFT 7
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_HDI_SHFT 8
#define HWIO_PSI5S_CIF5_PSI5S_CIF5_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF6_ADDR  0xF000A278  
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_RSI_SHFT 0
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_RDI_SHFT 1
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_RBI_SHFT 2
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_TEI_SHFT 3
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_CHCI_SHFT 4
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_CRCI_SHFT 5
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_TPI_SHFT 6
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_TPOI_SHFT 7
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_HDI_SHFT 8
#define HWIO_PSI5S_CIF6_PSI5S_CIF6_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIF7_ADDR  0xF000A27C  
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_RSI_SHFT 0
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_RDI_SHFT 1
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_RBI_SHFT 2
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_TEI_SHFT 3
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_CHCI_SHFT 4
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_CRCI_SHFT 5
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_TPI_SHFT 6
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_TPOI_SHFT 7
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_HDI_SHFT 8
#define HWIO_PSI5S_CIF7_PSI5S_CIF7_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS0_ADDR  0xF000A280  
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_RSI_SHFT 0
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_RDI_SHFT 1
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_RBI_SHFT 2
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_TEI_SHFT 3
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_CHCI_SHFT 4
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_CRCI_SHFT 5
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_TPI_SHFT 6
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_TPOI_SHFT 7
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_HDI_SHFT 8
#define HWIO_PSI5S_CIS0_PSI5S_CIS0_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS1_ADDR  0xF000A284  
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_RSI_SHFT 0
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_RDI_SHFT 1
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_RBI_SHFT 2
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_TEI_SHFT 3
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_CHCI_SHFT 4
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_CRCI_SHFT 5
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_TPI_SHFT 6
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_TPOI_SHFT 7
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_HDI_SHFT 8
#define HWIO_PSI5S_CIS1_PSI5S_CIS1_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS2_ADDR  0xF000A288  
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_RSI_SHFT 0
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_RDI_SHFT 1
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_RBI_SHFT 2
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_TEI_SHFT 3
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_CHCI_SHFT 4
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_CRCI_SHFT 5
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_TPI_SHFT 6
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_TPOI_SHFT 7
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_HDI_SHFT 8
#define HWIO_PSI5S_CIS2_PSI5S_CIS2_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS3_ADDR  0xF000A28C  
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_RSI_SHFT 0
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_RDI_SHFT 1
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_RBI_SHFT 2
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_TEI_SHFT 3
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_CHCI_SHFT 4
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_CRCI_SHFT 5
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_TPI_SHFT 6
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_TPOI_SHFT 7
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_HDI_SHFT 8
#define HWIO_PSI5S_CIS3_PSI5S_CIS3_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS4_ADDR  0xF000A290  
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_RSI_SHFT 0
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_RDI_SHFT 1
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_RBI_SHFT 2
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_TEI_SHFT 3
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_CHCI_SHFT 4
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_CRCI_SHFT 5
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_TPI_SHFT 6
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_TPOI_SHFT 7
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_HDI_SHFT 8
#define HWIO_PSI5S_CIS4_PSI5S_CIS4_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS5_ADDR  0xF000A294  
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_RSI_SHFT 0
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_RDI_SHFT 1
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_RBI_SHFT 2
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_TEI_SHFT 3
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_CHCI_SHFT 4
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_CRCI_SHFT 5
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_TPI_SHFT 6
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_TPOI_SHFT 7
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_HDI_SHFT 8
#define HWIO_PSI5S_CIS5_PSI5S_CIS5_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS6_ADDR  0xF000A298  
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_RSI_SHFT 0
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_RDI_SHFT 1
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_RBI_SHFT 2
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_TEI_SHFT 3
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_CHCI_SHFT 4
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_CRCI_SHFT 5
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_TPI_SHFT 6
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_TPOI_SHFT 7
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_HDI_SHFT 8
#define HWIO_PSI5S_CIS6_PSI5S_CIS6_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIS7_ADDR  0xF000A29C  
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_RSI_SHFT 0
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_RDI_SHFT 1
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_RBI_SHFT 2
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_TEI_SHFT 3
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_CHCI_SHFT 4
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_CRCI_SHFT 5
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_TPI_SHFT 6
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_TPOI_SHFT 7
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_HDI_SHFT 8
#define HWIO_PSI5S_CIS7_PSI5S_CIS7_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC0_ADDR  0xF000A2A0  
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_RSI_SHFT 0
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_RDI_SHFT 1
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_RBI_SHFT 2
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_TEI_SHFT 3
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_CHCI_SHFT 4
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_CRCI_SHFT 5
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_TPI_SHFT 6
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_TPOI_SHFT 7
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_HDI_SHFT 8
#define HWIO_PSI5S_CIC0_PSI5S_CIC0_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC1_ADDR  0xF000A2A4  
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_RSI_SHFT 0
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_RDI_SHFT 1
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_RBI_SHFT 2
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_TEI_SHFT 3
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_CHCI_SHFT 4
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_CRCI_SHFT 5
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_TPI_SHFT 6
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_TPOI_SHFT 7
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_HDI_SHFT 8
#define HWIO_PSI5S_CIC1_PSI5S_CIC1_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC2_ADDR  0xF000A2A8  
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_RSI_SHFT 0
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_RDI_SHFT 1
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_RBI_SHFT 2
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_TEI_SHFT 3
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_CHCI_SHFT 4
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_CRCI_SHFT 5
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_TPI_SHFT 6
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_TPOI_SHFT 7
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_HDI_SHFT 8
#define HWIO_PSI5S_CIC2_PSI5S_CIC2_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC3_ADDR  0xF000A2AC  
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_RSI_SHFT 0
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_RDI_SHFT 1
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_RBI_SHFT 2
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_TEI_SHFT 3
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_CHCI_SHFT 4
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_CRCI_SHFT 5
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_TPI_SHFT 6
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_TPOI_SHFT 7
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_HDI_SHFT 8
#define HWIO_PSI5S_CIC3_PSI5S_CIC3_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC4_ADDR  0xF000A2B0  
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_RSI_SHFT 0
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_RDI_SHFT 1
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_RBI_SHFT 2
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_TEI_SHFT 3
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_CHCI_SHFT 4
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_CRCI_SHFT 5
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_TPI_SHFT 6
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_TPOI_SHFT 7
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_HDI_SHFT 8
#define HWIO_PSI5S_CIC4_PSI5S_CIC4_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC5_ADDR  0xF000A2B4  
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_RSI_SHFT 0
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_RDI_SHFT 1
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_RBI_SHFT 2
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_TEI_SHFT 3
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_CHCI_SHFT 4
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_CRCI_SHFT 5
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_TPI_SHFT 6
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_TPOI_SHFT 7
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_HDI_SHFT 8
#define HWIO_PSI5S_CIC5_PSI5S_CIC5_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC6_ADDR  0xF000A2B8  
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_RSI_SHFT 0
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_RDI_SHFT 1
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_RBI_SHFT 2
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_TEI_SHFT 3
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_CHCI_SHFT 4
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_CRCI_SHFT 5
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_TPI_SHFT 6
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_TPOI_SHFT 7
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_HDI_SHFT 8
#define HWIO_PSI5S_CIC6_PSI5S_CIC6_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIC7_ADDR  0xF000A2BC  
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_RSI_SHFT 0
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_RDI_SHFT 1
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_RBI_SHFT 2
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_TEI_SHFT 3
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_CHCI_SHFT 4
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_CRCI_SHFT 5
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_TPI_SHFT 6
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_TPOI_SHFT 7
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_HDI_SHFT 8
#define HWIO_PSI5S_CIC7_PSI5S_CIC7_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE0_ADDR  0xF000A2C0  
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_RSI_SHFT 0
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_RDI_SHFT 1
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_RBI_SHFT 2
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_TEI_SHFT 3
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_CHCI_SHFT 4
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_CRCI_SHFT 5
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_TPI_SHFT 6
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_TPOI_SHFT 7
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_HDI_SHFT 8
#define HWIO_PSI5S_CIE0_PSI5S_CIE0_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE1_ADDR  0xF000A2C4  
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_RSI_SHFT 0
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_RDI_SHFT 1
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_RBI_SHFT 2
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_TEI_SHFT 3
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_CHCI_SHFT 4
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_CRCI_SHFT 5
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_TPI_SHFT 6
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_TPOI_SHFT 7
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_HDI_SHFT 8
#define HWIO_PSI5S_CIE1_PSI5S_CIE1_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE2_ADDR  0xF000A2C8  
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_RSI_SHFT 0
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_RDI_SHFT 1
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_RBI_SHFT 2
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_TEI_SHFT 3
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_CHCI_SHFT 4
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_CRCI_SHFT 5
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_TPI_SHFT 6
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_TPOI_SHFT 7
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_HDI_SHFT 8
#define HWIO_PSI5S_CIE2_PSI5S_CIE2_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE3_ADDR  0xF000A2CC  
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_RSI_SHFT 0
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_RDI_SHFT 1
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_RBI_SHFT 2
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_TEI_SHFT 3
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_CHCI_SHFT 4
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_CRCI_SHFT 5
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_TPI_SHFT 6
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_TPOI_SHFT 7
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_HDI_SHFT 8
#define HWIO_PSI5S_CIE3_PSI5S_CIE3_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE4_ADDR  0xF000A2D0  
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_RSI_SHFT 0
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_RDI_SHFT 1
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_RBI_SHFT 2
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_TEI_SHFT 3
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_CHCI_SHFT 4
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_CRCI_SHFT 5
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_TPI_SHFT 6
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_TPOI_SHFT 7
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_HDI_SHFT 8
#define HWIO_PSI5S_CIE4_PSI5S_CIE4_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE5_ADDR  0xF000A2D4  
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_RSI_SHFT 0
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_RDI_SHFT 1
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_RBI_SHFT 2
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_TEI_SHFT 3
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_CHCI_SHFT 4
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_CRCI_SHFT 5
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_TPI_SHFT 6
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_TPOI_SHFT 7
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_HDI_SHFT 8
#define HWIO_PSI5S_CIE5_PSI5S_CIE5_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE6_ADDR  0xF000A2D8  
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_RSI_SHFT 0
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_RDI_SHFT 1
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_RBI_SHFT 2
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_TEI_SHFT 3
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_CHCI_SHFT 4
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_CRCI_SHFT 5
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_TPI_SHFT 6
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_TPOI_SHFT 7
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_HDI_SHFT 8
#define HWIO_PSI5S_CIE6_PSI5S_CIE6_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CIE7_ADDR  0xF000A2DC  
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_RSI_SHFT 0
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_RSI_MASK 0x00000001
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_RDI_SHFT 1
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_RDI_MASK 0x00000002
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_RBI_SHFT 2
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_RBI_MASK 0x00000004
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_TEI_SHFT 3
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_TEI_MASK 0x00000008
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_CHCI_SHFT 4
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_CHCI_MASK 0x00000010
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_CRCI_SHFT 5
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_CRCI_MASK 0x00000020
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_TPI_SHFT 6
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_TPI_MASK 0x00000040
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_TPOI_SHFT 7
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_TPOI_MASK 0x00000080
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_HDI_SHFT 8
#define HWIO_PSI5S_CIE7_PSI5S_CIE7_HDI_MASK 0x00000100


//--------

#define HWIO_PSI5S_CITRG0_ADDR  0xF000A2E0  
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_RSI_SHFT 0
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_RDI_SHFT 3
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_RBI_SHFT 6
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_TEI_SHFT 9
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_TPI_SHFT 18
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_HDI_SHFT 24
#define HWIO_PSI5S_CITRG0_PSI5S_CITRG0_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG1_ADDR  0xF000A2E4  
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_RSI_SHFT 0
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_RDI_SHFT 3
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_RBI_SHFT 6
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_TEI_SHFT 9
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_TPI_SHFT 18
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_HDI_SHFT 24
#define HWIO_PSI5S_CITRG1_PSI5S_CITRG1_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG2_ADDR  0xF000A2E8  
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_RSI_SHFT 0
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_RDI_SHFT 3
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_RBI_SHFT 6
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_TEI_SHFT 9
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_TPI_SHFT 18
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_HDI_SHFT 24
#define HWIO_PSI5S_CITRG2_PSI5S_CITRG2_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG3_ADDR  0xF000A2EC  
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_RSI_SHFT 0
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_RDI_SHFT 3
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_RBI_SHFT 6
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_TEI_SHFT 9
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_TPI_SHFT 18
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_HDI_SHFT 24
#define HWIO_PSI5S_CITRG3_PSI5S_CITRG3_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG4_ADDR  0xF000A2F0  
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_RSI_SHFT 0
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_RDI_SHFT 3
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_RBI_SHFT 6
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_TEI_SHFT 9
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_TPI_SHFT 18
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_HDI_SHFT 24
#define HWIO_PSI5S_CITRG4_PSI5S_CITRG4_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG5_ADDR  0xF000A2F4  
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_RSI_SHFT 0
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_RDI_SHFT 3
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_RBI_SHFT 6
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_TEI_SHFT 9
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_TPI_SHFT 18
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_HDI_SHFT 24
#define HWIO_PSI5S_CITRG5_PSI5S_CITRG5_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG6_ADDR  0xF000A2F8  
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_RSI_SHFT 0
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_RDI_SHFT 3
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_RBI_SHFT 6
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_TEI_SHFT 9
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_TPI_SHFT 18
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_HDI_SHFT 24
#define HWIO_PSI5S_CITRG6_PSI5S_CITRG6_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_CITRG7_ADDR  0xF000A2FC  
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_RSI_SHFT 0
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_RSI_MASK 0x00000007
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_RDI_SHFT 3
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_RDI_MASK 0x00000038
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_RBI_SHFT 6
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_RBI_MASK 0x000001c0
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_TEI_SHFT 9
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_TEI_MASK 0x00000e00
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_CHCI_SHFT 12
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_CHCI_MASK 0x00007000
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_CRCI_SHFT 15
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_CRCI_MASK 0x00038000
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_TPI_SHFT 18
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_TPI_MASK 0x001c0000
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_TPOI_SHFT 21
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_TPOI_MASK 0x00e00000
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_HDI_SHFT 24
#define HWIO_PSI5S_CITRG7_PSI5S_CITRG7_HDI_MASK 0x07000000


//--------

#define HWIO_PSI5S_IF_ADDR  0xF000A300  
#define HWIO_PSI5S_IF_PSI5S_IF_RSI_SHFT 0
#define HWIO_PSI5S_IF_PSI5S_IF_RSI_MASK 0x00000001
#define HWIO_PSI5S_IF_PSI5S_IF_RDI_SHFT 1
#define HWIO_PSI5S_IF_PSI5S_IF_RDI_MASK 0x00000002
#define HWIO_PSI5S_IF_PSI5S_IF_RBI_SHFT 2
#define HWIO_PSI5S_IF_PSI5S_IF_RBI_MASK 0x00000004
#define HWIO_PSI5S_IF_PSI5S_IF_TEI_SHFT 3
#define HWIO_PSI5S_IF_PSI5S_IF_TEI_MASK 0x00000008
#define HWIO_PSI5S_IF_PSI5S_IF_CHCI_SHFT 4
#define HWIO_PSI5S_IF_PSI5S_IF_CHCI_MASK 0x00000010
#define HWIO_PSI5S_IF_PSI5S_IF_CRCI_SHFT 5
#define HWIO_PSI5S_IF_PSI5S_IF_CRCI_MASK 0x00000020
#define HWIO_PSI5S_IF_PSI5S_IF_TPI_SHFT 6
#define HWIO_PSI5S_IF_PSI5S_IF_TPI_MASK 0x00000040
#define HWIO_PSI5S_IF_PSI5S_IF_TPOI_SHFT 7
#define HWIO_PSI5S_IF_PSI5S_IF_TPOI_MASK 0x00000080
#define HWIO_PSI5S_IF_PSI5S_IF_HDI_SHFT 8
#define HWIO_PSI5S_IF_PSI5S_IF_HDI_MASK 0x00000100
#define HWIO_PSI5S_IF_PSI5S_IF_TIR_SHFT 9
#define HWIO_PSI5S_IF_PSI5S_IF_TIR_MASK 0x00000200
#define HWIO_PSI5S_IF_PSI5S_IF_RIR_SHFT 10
#define HWIO_PSI5S_IF_PSI5S_IF_RIR_MASK 0x00000400
#define HWIO_PSI5S_IF_PSI5S_IF_EIR_SHFT 11
#define HWIO_PSI5S_IF_PSI5S_IF_EIR_MASK 0x00000800
#define HWIO_PSI5S_IF_PSI5S_IF_TBIR_SHFT 12
#define HWIO_PSI5S_IF_PSI5S_IF_TBIR_MASK 0x00001000
#define HWIO_PSI5S_IF_PSI5S_IF_XCRCI_SHFT 13
#define HWIO_PSI5S_IF_PSI5S_IF_XCRCI_MASK 0x00002000
#define HWIO_PSI5S_IF_PSI5S_IF_FOI_SHFT 14
#define HWIO_PSI5S_IF_PSI5S_IF_FOI_MASK 0x00004000


//--------

#define HWIO_PSI5S_GIF_ADDR  0xF000A304  
#define HWIO_PSI5S_GIF_PSI5S_GIF_TIR_SHFT 0
#define HWIO_PSI5S_GIF_PSI5S_GIF_TIR_MASK 0x00000001
#define HWIO_PSI5S_GIF_PSI5S_GIF_RIR_SHFT 1
#define HWIO_PSI5S_GIF_PSI5S_GIF_RIR_MASK 0x00000002
#define HWIO_PSI5S_GIF_PSI5S_GIF_EIR_SHFT 2
#define HWIO_PSI5S_GIF_PSI5S_GIF_EIR_MASK 0x00000004
#define HWIO_PSI5S_GIF_PSI5S_GIF_TBIR_SHFT 3
#define HWIO_PSI5S_GIF_PSI5S_GIF_TBIR_MASK 0x00000008
#define HWIO_PSI5S_GIF_PSI5S_GIF_XCRCI_SHFT 4
#define HWIO_PSI5S_GIF_PSI5S_GIF_XCRCI_MASK 0x00000010
#define HWIO_PSI5S_GIF_PSI5S_GIF_FOI_SHFT 5
#define HWIO_PSI5S_GIF_PSI5S_GIF_FOI_MASK 0x00000020


//--------

#define HWIO_PSI5S_GIS_ADDR  0xF000A308  
#define HWIO_PSI5S_GIS_PSI5S_GIS_TIR_SHFT 0
#define HWIO_PSI5S_GIS_PSI5S_GIS_TIR_MASK 0x00000001
#define HWIO_PSI5S_GIS_PSI5S_GIS_RIR_SHFT 1
#define HWIO_PSI5S_GIS_PSI5S_GIS_RIR_MASK 0x00000002
#define HWIO_PSI5S_GIS_PSI5S_GIS_EIR_SHFT 2
#define HWIO_PSI5S_GIS_PSI5S_GIS_EIR_MASK 0x00000004
#define HWIO_PSI5S_GIS_PSI5S_GIS_TBIR_SHFT 3
#define HWIO_PSI5S_GIS_PSI5S_GIS_TBIR_MASK 0x00000008
#define HWIO_PSI5S_GIS_PSI5S_GIS_XCRCI_SHFT 4
#define HWIO_PSI5S_GIS_PSI5S_GIS_XCRCI_MASK 0x00000010
#define HWIO_PSI5S_GIS_PSI5S_GIS_FOI_SHFT 5
#define HWIO_PSI5S_GIS_PSI5S_GIS_FOI_MASK 0x00000020


//--------

#define HWIO_PSI5S_GIC_ADDR  0xF000A30C  
#define HWIO_PSI5S_GIC_PSI5S_GIC_TIR_SHFT 0
#define HWIO_PSI5S_GIC_PSI5S_GIC_TIR_MASK 0x00000001
#define HWIO_PSI5S_GIC_PSI5S_GIC_RIR_SHFT 1
#define HWIO_PSI5S_GIC_PSI5S_GIC_RIR_MASK 0x00000002
#define HWIO_PSI5S_GIC_PSI5S_GIC_EIR_SHFT 2
#define HWIO_PSI5S_GIC_PSI5S_GIC_EIR_MASK 0x00000004
#define HWIO_PSI5S_GIC_PSI5S_GIC_TBIR_SHFT 3
#define HWIO_PSI5S_GIC_PSI5S_GIC_TBIR_MASK 0x00000008
#define HWIO_PSI5S_GIC_PSI5S_GIC_XCRCI_SHFT 4
#define HWIO_PSI5S_GIC_PSI5S_GIC_XCRCI_MASK 0x00000010
#define HWIO_PSI5S_GIC_PSI5S_GIC_FOI_SHFT 5
#define HWIO_PSI5S_GIC_PSI5S_GIC_FOI_MASK 0x00000020


//--------

#define HWIO_PSI5S_GIE_ADDR  0xF000A310  
#define HWIO_PSI5S_GIE_PSI5S_GIE_TIR_SHFT 0
#define HWIO_PSI5S_GIE_PSI5S_GIE_TIR_MASK 0x00000001
#define HWIO_PSI5S_GIE_PSI5S_GIE_RIR_SHFT 1
#define HWIO_PSI5S_GIE_PSI5S_GIE_RIR_MASK 0x00000002
#define HWIO_PSI5S_GIE_PSI5S_GIE_EIR_SHFT 2
#define HWIO_PSI5S_GIE_PSI5S_GIE_EIR_MASK 0x00000004
#define HWIO_PSI5S_GIE_PSI5S_GIE_TBIR_SHFT 3
#define HWIO_PSI5S_GIE_PSI5S_GIE_TBIR_MASK 0x00000008
#define HWIO_PSI5S_GIE_PSI5S_GIE_XCRCI_SHFT 4
#define HWIO_PSI5S_GIE_PSI5S_GIE_XCRCI_MASK 0x00000010
#define HWIO_PSI5S_GIE_PSI5S_GIE_FOI_SHFT 5
#define HWIO_PSI5S_GIE_PSI5S_GIE_FOI_MASK 0x00000020


//--------

#define HWIO_PSI5S_GITRG_ADDR  0xF000A314  
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_TIR_SHFT 0
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_TIR_MASK 0x00000007
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_RIR_SHFT 3
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_RIR_MASK 0x00000038
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_EIR_SHFT 6
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_EIR_MASK 0x000001c0
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_TBIR_SHFT 9
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_TBIR_MASK 0x00000e00
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_XCRCI_SHFT 12
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_XCRCI_MASK 0x00007000
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_FOI_SHFT 15
#define HWIO_PSI5S_GITRG_PSI5S_GITRG_FOI_MASK 0x00038000


//--------

#define HWIO_PSI5S_DBG_ADDR  0xF000A3CC  
#define HWIO_PSI5S_DBG_PSI5S_DBG_SUS_SHFT 24
#define HWIO_PSI5S_DBG_PSI5S_DBG_SUS_MASK 0x0f000000
#define HWIO_PSI5S_DBG_PSI5S_DBG_SUS_P_SHFT 28
#define HWIO_PSI5S_DBG_PSI5S_DBG_SUS_P_MASK 0x10000000
#define HWIO_PSI5S_DBG_PSI5S_DBG_SUSSTA_SHFT 29
#define HWIO_PSI5S_DBG_PSI5S_DBG_SUSSTA_MASK 0x20000000


//--------

#define HWIO_PSI5S_RST0_ADDR  0xF000A3D0  
#define HWIO_PSI5S_RST0_PSI5S_RST0_RST_SHFT 0
#define HWIO_PSI5S_RST0_PSI5S_RST0_RST_MASK 0x00000001
#define HWIO_PSI5S_RST0_PSI5S_RST0_RSTSTA_SHFT 1
#define HWIO_PSI5S_RST0_PSI5S_RST0_RSTSTA_MASK 0x00000002


//--------

#define HWIO_PSI5S_RST1_ADDR  0xF000A3D4  
#define HWIO_PSI5S_RST1_PSI5S_RST1_RST_SHFT 0
#define HWIO_PSI5S_RST1_PSI5S_RST1_RST_MASK 0x00000001


//--------

#define HWIO_PSI5S_RSTCLR_ADDR  0xF000A3D8  
#define HWIO_PSI5S_RSTCLR_PSI5S_RSTCLR_CLR_SHFT 0
#define HWIO_PSI5S_RSTCLR_PSI5S_RSTCLR_CLR_MASK 0x00000001


//--------

#define HWIO_PSI5S_ACES0_ADDR  0xF000A3DC  
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN0_SHFT 0
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN0_MASK 0x00000001
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN1_SHFT 1
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN1_MASK 0x00000002
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN2_SHFT 2
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN2_MASK 0x00000004
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN3_SHFT 3
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN3_MASK 0x00000008
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN4_SHFT 4
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN4_MASK 0x00000010
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN5_SHFT 5
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN5_MASK 0x00000020
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN6_SHFT 6
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN6_MASK 0x00000040
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN7_SHFT 7
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN7_MASK 0x00000080
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN8_SHFT 8
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN8_MASK 0x00000100
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN9_SHFT 9
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN9_MASK 0x00000200
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN10_SHFT 10
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN10_MASK 0x00000400
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN11_SHFT 11
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN11_MASK 0x00000800
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN12_SHFT 12
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN12_MASK 0x00001000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN13_SHFT 13
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN13_MASK 0x00002000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN14_SHFT 14
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN14_MASK 0x00004000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN15_SHFT 15
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN15_MASK 0x00008000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN16_SHFT 16
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN16_MASK 0x00010000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN17_SHFT 17
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN17_MASK 0x00020000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN18_SHFT 18
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN18_MASK 0x00040000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN19_SHFT 19
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN19_MASK 0x00080000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN20_SHFT 20
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN20_MASK 0x00100000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN21_SHFT 21
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN21_MASK 0x00200000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN22_SHFT 22
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN22_MASK 0x00400000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN23_SHFT 23
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN23_MASK 0x00800000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN24_SHFT 24
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN24_MASK 0x01000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN25_SHFT 25
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN25_MASK 0x02000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN26_SHFT 26
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN26_MASK 0x04000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN27_SHFT 27
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN27_MASK 0x08000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN28_SHFT 28
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN28_MASK 0x10000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN29_SHFT 29
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN29_MASK 0x20000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN30_SHFT 30
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN30_MASK 0x40000000
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN31_SHFT 31
#define HWIO_PSI5S_ACES0_PSI5S_ACES0_EN31_MASK 0x80000000
#define HWIO_PSI5S_ACES1_ADDR  0xF000A3E0  


#ifdef __cplusplus
}
#endif
#endif
#endif
