<DOC>
<DOCNO>
EP-0007848
</DOCNO>
<TEXT>
<DATE>
19800206
</DATE>
<IPC-CLASSIFICATIONS>
G06F-13/18 G06F-15/16 G06F-15/17 G06F-13/16 
</IPC-CLASSIFICATIONS>
<TITLE>
communication system by way of a common memory in a multiprocessor calculator.
</TITLE>
<APPLICANT>
sfenafr <sep>societe francaise d'equipements pour la navigation aerienne (s.f.e.n.a.)<sep>societe francaise d'equipements pour la navigation aerienne (s.f.e.n.a.) b.p. 59 aérodrome de villacoublay f-78140 velizy villacoublayfr<sep>
</APPLICANT>
<INVENTOR>
pham duc thuyfr<sep>pham duc, thuy<sep>pham duc, thuy25 bis avenue du bois de verrièresf-92290 chatenay malabryfr<sep>
</INVENTOR>
<ABSTRACT>
the system comprises at least two processors p1,p2 and two memories ram1 and ram2.  ram1 being the working memory for p1 and not able to be read by p2 alone, and ram2 being the working memory for p2 and not able to be read by p1 alone.  access by the processor p1 for reading/writing into ram1 and access by the processor p2 for reading alone into ram1 is achieved by way of a first arbiter (13) whereas access by the processor p2 for reading and writing into ram2 and access by the processor p1 for reading alone into ram2 is achieved by means of a second arbiter (20).  <image>
</ABSTRACT>
<DESCRIPTION>
systeme de communication par memoire commune dans un calcu lateur comprenant plusieurs processeurs. l'invention concerne un système de communication par mémoire commune dans un calculateur comprenant plusieurs processeurs. d'une manière générale, les mécanismes classiques de communication par mémoire commune utilisent à cet effet a) une instruction test and set (tas) ininterruptible au niveau de chaque unité centrale. cette instruction est utilisée par un processeur pour mettre une valeur dans le sémaphore (flag) permettant d'interdire les autres processeurs d'accéder à la ressource commune (mémoire . commune) ; b) un signal matériel généralement appelé bus lock issu de l'unité centrale pendant l'instruction tas interdi sant les autres unités centrales d'accéder au bus de la mémoire commune ; c) des arbitres permettant de résoudre le conflit d'accès s'il existe des demandes simultanées provenant des uni tés centrales ; d) l'utilisation des sémaphores (logiciel) et des primi tives p et v de dijkstra pour - la gestion des flag sémaphores, - l'utilisation de la mémoire commune comme une ressour ce critique. tous ces inconvénients conduisent a un système complexe tant au niveau matériel que logiciel. l'invention a pour but l'élaboration d'un système de communication dans lequel le mécanisme d'échange est simplifié au maximum. elle s'applique avantageusement, mais non exclusivement, à la résolution de problèmes, tels que ceux qui se rencontrent dans l'aéronautique, qui présentent les caractéristiques suivantes : 1.- les calculs sont effectués en temps réel, les don nées étant produites et utilisées pendant des cycles périodiques (on reproduit tous les calculs séquentiel lement). 2.- les cycles de calcul des deux processeurs sont asynchrones (horloges non synchrones). 3.- les données produites et utilisées par les proces seurs sont des grandeurs physiques à variation faible dans le temps. 4.- les données produites par un processeur et utili sées par l'autre sont des mots indépendants. il n'y a pas de transfert de tableau. d'une façon plus précise, le système de communication selon l'invention est conçu pour au moins deux processeurs p1, p2 avec deux blocs de mémoire vive (ram) ayant les propriétés suivantes - ram1 est la mémoire de travail du processeur p1 et ne peut etre lue seulement par le processeur p2 - ram2 est la mémoire de travail du processeur p2 et ne peut être lue seulement par le processeur p1. selon une caractéristique de l'invention, dans un tel système de communication, l'accès du processeur p1 pour lecture et écriture dans la ram1 et pour lecture seulement dans la ram2 s'effectue par l'intermédiaire d'un premier arbitre tandis que l'accès du processeur p2 pour lecture et écriture dans la ram2 et pour lecture seulement dans la ram1 s'effectue au moyen d'un deuxième arbitre, le fonctionnement de ces deux arbitres étant tel que article 1 : si aucune opération n'est en cours et si aucun accès n'est demandé, aucun accès n'est accordé; article 2 : si aucune opération n'est en cours, et si une seule demande d'accès arrive, l'accès n'est accordé immédiatement au demandeur ; article 3 : si une opération est en cours, et si
</DESCRIPTION>
<CLAIMS>
   revendications      1.- système de communication par mémoire commune dans un calculateur comprenant au moins deux processeurs p1, p2, avec deux blocs de mémoire vive (ram1 et ram2) ayant la propriété suivante : - la ram1 est la mémoire de travail du processeur p1 et ne  peut être lue seulement par le processeur p2, - la ram2 est la mémoire de travail du processeur p2 et ne  peut être lue seulement par le processeur p1, caractérisé en ce que l'accès du processeur p1 pour lecture écriture dans la ram1 et pour lecture seulement dans la ram2 s'effectue par l'intermédiaire d'un premier arbitre tandis que l'accès du processeur p2 pour lecture et écriture dans la ram2 et pour lecture seulement dans la ram1 s'effectue au moyen d'un deuxième arbitre.   2.- système de communication selon la revendication 1, dans   e    lequel chacun des deux arbitres consiste en un circuit de commutation concu de façon telle que, si aucune opération n'est en cours et si aucun accès n'est demandé, aucun accès n'est accordé ; si aucune opération n'est en cours et si une seule demande d'accès arrive, l'accès est accordé immédiatement au demandeur, si une opération est en cours et si une autre demande d'accès intervient, cette demande est mise en attente mais devient prioritaire et sera satisfaite dès que l'opération en cours sera terminée, et, dans le cas limite où les deux demandes sont présentées simultanément (au temps de réaction des portes près) la priorité sera accordée au processeur qui n'était pas demandeur à l'accès précédent.   3.- système selon la revendication 2, caractérisé en ce  que le circuit de commutation précité consiste en un automatisme séquentiel sans aléa.    4.- système selon la revendication 3, caractérisé en ce que, si   l'on    appelle p1, p2 les deux processeurs, demp1, demp2 les demandes d'accès faites par les processeurs indépendamment   l'un    de l'autre, acp1, acp2 les accès à la mémoire accordés par l'arbitre à   l'un    ou l'autre des processeurs compte tenu de la situation, etat une variable indiquant le dernier processeur à avoir été satisfait, et y1 et y2 deux- variables secondaires, l'élaboration du circuit de chacun des arbitres s'obtient au moyen des relations suivantes :   1) y1 = demp1. demp2 + demp1. y1+demp2. y2+demp2. y1. y2    2) y2 = demp1.   demp2+71 y2    demp1+y1 demp2 3) acp1 =   y1      r2    4) acp2 =y1 y2 e 5) etat =   y2     
</CLAIMS>
</TEXT>
</DOC>
