Fitter report for opencoreNMR
Thu Feb 11 17:31:31 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Feb 11 17:31:30 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; opencoreNMR                                     ;
; Top-level Entity Name              ; opencoreNMR                                     ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C80F780C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 54,224 / 81,264 ( 67 % )                        ;
;     Total combinational functions  ; 52,427 / 81,264 ( 65 % )                        ;
;     Dedicated logic registers      ; 17,554 / 81,264 ( 22 % )                        ;
; Total registers                    ; 17554                                           ;
; Total pins                         ; 202 / 430 ( 47 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,794,560 / 2,810,880 ( 64 % )                  ;
; Embedded Multiplier 9-bit elements ; 204 / 488 ( 42 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C80F780C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; TxD           ; Missing drive strength and slew rate ;
; F1AMP[0]      ; Missing drive strength and slew rate ;
; F1AMP[1]      ; Missing drive strength and slew rate ;
; F1AMP[2]      ; Missing drive strength and slew rate ;
; F1AMP[3]      ; Missing drive strength and slew rate ;
; F1AMP[4]      ; Missing drive strength and slew rate ;
; F1AMP[5]      ; Missing drive strength and slew rate ;
; F1AMP[6]      ; Missing drive strength and slew rate ;
; F1AMP[7]      ; Missing drive strength and slew rate ;
; F1AMP[8]      ; Missing drive strength and slew rate ;
; F1AMP[9]      ; Missing drive strength and slew rate ;
; F1GATE        ; Missing drive strength and slew rate ;
; F1UNBLANK_POS ; Missing drive strength and slew rate ;
; F1UNBLANK_NEG ; Missing drive strength and slew rate ;
; F1TTL[0]      ; Missing drive strength and slew rate ;
; F1TTL[1]      ; Missing drive strength and slew rate ;
; F2AMP[0]      ; Missing drive strength and slew rate ;
; F2AMP[1]      ; Missing drive strength and slew rate ;
; F2AMP[2]      ; Missing drive strength and slew rate ;
; F2AMP[3]      ; Missing drive strength and slew rate ;
; F2AMP[4]      ; Missing drive strength and slew rate ;
; F2AMP[5]      ; Missing drive strength and slew rate ;
; F2AMP[6]      ; Missing drive strength and slew rate ;
; F2AMP[7]      ; Missing drive strength and slew rate ;
; F2AMP[8]      ; Missing drive strength and slew rate ;
; F2AMP[9]      ; Missing drive strength and slew rate ;
; F2GATE        ; Missing drive strength and slew rate ;
; F2UNBLANK_POS ; Missing drive strength and slew rate ;
; F2UNBLANK_NEG ; Missing drive strength and slew rate ;
; F2TTL[0]      ; Missing drive strength and slew rate ;
; F2TTL[1]      ; Missing drive strength and slew rate ;
; F3AMP[0]      ; Missing drive strength and slew rate ;
; F3AMP[1]      ; Missing drive strength and slew rate ;
; F3AMP[2]      ; Missing drive strength and slew rate ;
; F3AMP[3]      ; Missing drive strength and slew rate ;
; F3AMP[4]      ; Missing drive strength and slew rate ;
; F3AMP[5]      ; Missing drive strength and slew rate ;
; F3AMP[6]      ; Missing drive strength and slew rate ;
; F3AMP[7]      ; Missing drive strength and slew rate ;
; F3AMP[8]      ; Missing drive strength and slew rate ;
; F3AMP[9]      ; Missing drive strength and slew rate ;
; F3GATE        ; Missing drive strength and slew rate ;
; F3UNBLANK_POS ; Missing drive strength and slew rate ;
; F3UNBLANK_NEG ; Missing drive strength and slew rate ;
; F3TTL[0]      ; Missing drive strength and slew rate ;
; F3TTL[1]      ; Missing drive strength and slew rate ;
; INVRUN        ; Missing drive strength and slew rate ;
; INVTRANSBUSY  ; Missing drive strength and slew rate ;
; F1FREQ_ADD[0] ; Missing drive strength and slew rate ;
; F1FREQ_ADD[1] ; Missing drive strength and slew rate ;
; F1FREQ_ADD[2] ; Missing drive strength and slew rate ;
; F1FREQ_ADD[3] ; Missing drive strength and slew rate ;
; F1FREQ_ADD[4] ; Missing drive strength and slew rate ;
; F1FREQ_ADD[5] ; Missing drive strength and slew rate ;
; F1FREQ_D[0]   ; Missing drive strength and slew rate ;
; F1FREQ_D[1]   ; Missing drive strength and slew rate ;
; F1FREQ_D[2]   ; Missing drive strength and slew rate ;
; F1FREQ_D[3]   ; Missing drive strength and slew rate ;
; F1FREQ_D[4]   ; Missing drive strength and slew rate ;
; F1FREQ_D[5]   ; Missing drive strength and slew rate ;
; F1FREQ_D[6]   ; Missing drive strength and slew rate ;
; F1FREQ_D[7]   ; Missing drive strength and slew rate ;
; F2FREQ_ADD[0] ; Missing drive strength and slew rate ;
; F2FREQ_ADD[1] ; Missing drive strength and slew rate ;
; F2FREQ_ADD[2] ; Missing drive strength and slew rate ;
; F2FREQ_ADD[3] ; Missing drive strength and slew rate ;
; F2FREQ_ADD[4] ; Missing drive strength and slew rate ;
; F2FREQ_ADD[5] ; Missing drive strength and slew rate ;
; F2FREQ_D[0]   ; Missing drive strength and slew rate ;
; F2FREQ_D[1]   ; Missing drive strength and slew rate ;
; F2FREQ_D[2]   ; Missing drive strength and slew rate ;
; F2FREQ_D[3]   ; Missing drive strength and slew rate ;
; F2FREQ_D[4]   ; Missing drive strength and slew rate ;
; F2FREQ_D[5]   ; Missing drive strength and slew rate ;
; F2FREQ_D[6]   ; Missing drive strength and slew rate ;
; F2FREQ_D[7]   ; Missing drive strength and slew rate ;
; F3FREQ_ADD[0] ; Missing drive strength and slew rate ;
; F3FREQ_ADD[1] ; Missing drive strength and slew rate ;
; F3FREQ_ADD[2] ; Missing drive strength and slew rate ;
; F3FREQ_ADD[3] ; Missing drive strength and slew rate ;
; F3FREQ_ADD[4] ; Missing drive strength and slew rate ;
; F3FREQ_ADD[5] ; Missing drive strength and slew rate ;
; F3FREQ_D[0]   ; Missing drive strength and slew rate ;
; F3FREQ_D[1]   ; Missing drive strength and slew rate ;
; F3FREQ_D[2]   ; Missing drive strength and slew rate ;
; F3FREQ_D[3]   ; Missing drive strength and slew rate ;
; F3FREQ_D[4]   ; Missing drive strength and slew rate ;
; F3FREQ_D[5]   ; Missing drive strength and slew rate ;
; F3FREQ_D[6]   ; Missing drive strength and slew rate ;
; F3FREQ_D[7]   ; Missing drive strength and slew rate ;
; F1FREQ_WR     ; Missing drive strength and slew rate ;
; F1FREQ_RD     ; Missing drive strength and slew rate ;
; F2FREQ_WR     ; Missing drive strength and slew rate ;
; F2FREQ_RD     ; Missing drive strength and slew rate ;
; F3FREQ_WR     ; Missing drive strength and slew rate ;
; F3FREQ_RD     ; Missing drive strength and slew rate ;
; F1FREQ_PS0    ; Missing drive strength and slew rate ;
; F2FREQ_PS0    ; Missing drive strength and slew rate ;
; F3FREQ_PS0    ; Missing drive strength and slew rate ;
; F1FREQ_PS1    ; Missing drive strength and slew rate ;
; F2FREQ_PS1    ; Missing drive strength and slew rate ;
; F3FREQ_PS1    ; Missing drive strength and slew rate ;
; F1FREQ_FUD    ; Missing drive strength and slew rate ;
; F2FREQ_FUD    ; Missing drive strength and slew rate ;
; F3FREQ_FUD    ; Missing drive strength and slew rate ;
; F1FREQ_RST    ; Missing drive strength and slew rate ;
; F2FREQ_RST    ; Missing drive strength and slew rate ;
; F3FREQ_RST    ; Missing drive strength and slew rate ;
; COS1[0]       ; Missing drive strength and slew rate ;
; COS1[1]       ; Missing drive strength and slew rate ;
; COS1[2]       ; Missing drive strength and slew rate ;
; COS1[3]       ; Missing drive strength and slew rate ;
; COS1[4]       ; Missing drive strength and slew rate ;
; COS1[5]       ; Missing drive strength and slew rate ;
; COS1[6]       ; Missing drive strength and slew rate ;
; COS1[7]       ; Missing drive strength and slew rate ;
; COS1[8]       ; Missing drive strength and slew rate ;
; COS1[9]       ; Missing drive strength and slew rate ;
; COS2[0]       ; Missing drive strength and slew rate ;
; COS2[1]       ; Missing drive strength and slew rate ;
; COS2[2]       ; Missing drive strength and slew rate ;
; COS2[3]       ; Missing drive strength and slew rate ;
; COS2[4]       ; Missing drive strength and slew rate ;
; COS2[5]       ; Missing drive strength and slew rate ;
; COS2[6]       ; Missing drive strength and slew rate ;
; COS2[7]       ; Missing drive strength and slew rate ;
; COS2[8]       ; Missing drive strength and slew rate ;
; COS2[9]       ; Missing drive strength and slew rate ;
; COS3[0]       ; Missing drive strength and slew rate ;
; COS3[1]       ; Missing drive strength and slew rate ;
; COS3[2]       ; Missing drive strength and slew rate ;
; COS3[3]       ; Missing drive strength and slew rate ;
; COS3[4]       ; Missing drive strength and slew rate ;
; COS3[5]       ; Missing drive strength and slew rate ;
; COS3[6]       ; Missing drive strength and slew rate ;
; COS3[7]       ; Missing drive strength and slew rate ;
; COS3[8]       ; Missing drive strength and slew rate ;
; COS3[9]       ; Missing drive strength and slew rate ;
; OCLK1a        ; Missing drive strength and slew rate ;
; OCLK2a        ; Missing drive strength and slew rate ;
; OCLK3a        ; Missing drive strength and slew rate ;
; ADOCLK        ; Missing drive strength and slew rate ;
; AMCLK1        ; Missing drive strength and slew rate ;
; AMCLK2        ; Missing drive strength and slew rate ;
; AMCLK3        ; Missing drive strength and slew rate ;
; GZCLK         ; Missing drive strength and slew rate ;
; RCVR_PWDN     ; Missing drive strength and slew rate ;
; RD            ; Missing drive strength and slew rate ;
; WR            ; Missing drive strength and slew rate ;
; TTL_GND[0]    ; Missing drive strength and slew rate ;
; TTL_GND[1]    ; Missing drive strength and slew rate ;
; TTL_GND[2]    ; Missing drive strength and slew rate ;
; TTL_GND[3]    ; Missing drive strength and slew rate ;
; TTL_GND[4]    ; Missing drive strength and slew rate ;
; TTL_GND[5]    ; Missing drive strength and slew rate ;
; TTL_GND[6]    ; Missing drive strength and slew rate ;
; TTL_GND[7]    ; Missing drive strength and slew rate ;
; TTL_GND[8]    ; Missing drive strength and slew rate ;
; TTL_GND[9]    ; Missing drive strength and slew rate ;
; TTL_GND[10]   ; Missing drive strength and slew rate ;
; TTL_GND[11]   ; Missing drive strength and slew rate ;
; GZ[0]         ; Missing drive strength and slew rate ;
; GZ[1]         ; Missing drive strength and slew rate ;
; GZ[2]         ; Missing drive strength and slew rate ;
; GZ[3]         ; Missing drive strength and slew rate ;
; GZ[4]         ; Missing drive strength and slew rate ;
; GZ[5]         ; Missing drive strength and slew rate ;
; GZ[6]         ; Missing drive strength and slew rate ;
; GZ[7]         ; Missing drive strength and slew rate ;
; GZ[8]         ; Missing drive strength and slew rate ;
; GZ[9]         ; Missing drive strength and slew rate ;
; USBDATA[0]    ; Missing drive strength and slew rate ;
; USBDATA[1]    ; Missing drive strength and slew rate ;
; USBDATA[2]    ; Missing drive strength and slew rate ;
; USBDATA[3]    ; Missing drive strength and slew rate ;
; USBDATA[4]    ; Missing drive strength and slew rate ;
; USBDATA[5]    ; Missing drive strength and slew rate ;
; USBDATA[6]    ; Missing drive strength and slew rate ;
; USBDATA[7]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                  ; Action          ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                   ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; receiver:U11|CQImagReg[0][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult51|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[0][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult52|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[1][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult53|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[2][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult54|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[3][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult55|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[4][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult56|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[5][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult57|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[6][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult58|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[7][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult59|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[8][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult60|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[9][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult61|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[10][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult62|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[11][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult63|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[12][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult64|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[13][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult65|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[14][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult66|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[15][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult67|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[16][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult68|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[17][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult69|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[18][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult70|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[19][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult71|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[20][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult72|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[21][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult73|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[22][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult74|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[23][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult75|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[24][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult76|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[25][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult77|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[26][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult78|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[27][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult79|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[28][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult80|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[29][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult81|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[30][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult82|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[31][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult83|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[32][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult84|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[33][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult85|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[34][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult86|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[35][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult87|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[36][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult88|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[37][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult89|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[38][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult90|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[39][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult91|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[40][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult92|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[41][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult93|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[42][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult94|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[43][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult95|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[44][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult96|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[45][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult97|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[46][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult98|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[47][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult99|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[48][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult100|mult_k4t:auto_generated|mac_out2                                                     ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[49][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult101|mult_k4t:auto_generated|mac_out2                                                     ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQImagReg[50][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQImagReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult0|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[0][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[0][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult1|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[1][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[1][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult2|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[2][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[2][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult3|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[3][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[3][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult4|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[4][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[4][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult5|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[5][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[5][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult6|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[6][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[6][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult7|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[7][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[7][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult8|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[8][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[8][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][0]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult9|mult_k4t:auto_generated|mac_out2                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][1]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][2]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][3]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][4]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][5]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][6]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][7]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][8]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][9]                                                                          ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][10]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][11]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][12]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][13]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][14]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][15]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][16]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][17]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][18]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][19]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][20]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][21]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[9][23]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[9][0]                                                                                       ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult10|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[10][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[10][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult11|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[11][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[11][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult12|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[12][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[12][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult13|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[13][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[13][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult14|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[14][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[14][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult15|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[15][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[15][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult16|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[16][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[16][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult17|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[17][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[17][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult18|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[18][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[18][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult19|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[19][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[19][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult20|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[20][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[20][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult21|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[21][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[21][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult22|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[22][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[22][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult23|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[23][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[23][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult24|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[24][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[24][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult25|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[25][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[25][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult26|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[26][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[26][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult27|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[27][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[27][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult28|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[28][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[28][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult29|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[29][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[29][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult30|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[30][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[30][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult31|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[31][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[31][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult32|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[32][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[32][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult33|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[33][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[33][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult34|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[34][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[34][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult35|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[35][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[35][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult36|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[36][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[36][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult37|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[37][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[37][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult38|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[38][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[38][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult39|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[39][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[39][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult40|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[40][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[40][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult41|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[41][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[41][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult42|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[42][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[42][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult43|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[43][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[43][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult44|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[44][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[44][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult45|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[45][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[45][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult46|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[46][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[46][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult47|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[47][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[47][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult48|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[48][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[48][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult49|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[49][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[49][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][0]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|lpm_mult:Mult50|mult_k4t:auto_generated|mac_out2                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][1]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][2]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][3]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][4]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][5]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][6]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][7]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][8]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][9]                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][10]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][11]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][12]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][13]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][14]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][15]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][16]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][17]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][18]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][19]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][20]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][21]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; receiver:U11|CQRealReg[50][23]                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; receiver:U11|CQRealReg[50][0]                                                                                      ; DATAOUT          ;                       ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15_Duplicate_19                             ; COMBOUT          ;                       ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15_Duplicate_22                             ; COMBOUT          ;                       ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15_Duplicate_26                             ; COMBOUT          ;                       ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16_Duplicate_20                             ; COMBOUT          ;                       ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16_Duplicate_24                             ; COMBOUT          ;                       ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16_Duplicate_28                             ; COMBOUT          ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~35                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~36                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~37                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~38                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~39                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~40                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~40_RESYN808_BDD809                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~40_RESYN810_BDD811                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~40_RESYN812_BDD813                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; phaseController:U9|QuadDDS20MHz:U2|Mux6~40_RESYN814_BDD815                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Equal9~0                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Equal9~1                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Equal9~2                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Equal9~2_RESYN890_BDD891                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Equal9~2_RESYN892_BDD893                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux97~0                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux97~1                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux97~1_RESYN910_BDD911                                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux97~1_RESYN912_BDD913                                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux100~4                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux100~5                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux100~5_RESYN906_BDD907                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux100~5_RESYN908_BDD909                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux102~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux102~3_Duplicate_14                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux102~9                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux102~12                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_16                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_18                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_20                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_22                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_24                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_26                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_28                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux103~0_Duplicate_30                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~0_Duplicate_67                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~1                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~1_Duplicate_49                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~2                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~2_Duplicate_32                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~2                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~2_Duplicate_36                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~2                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~2_Duplicate_66                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~4_Duplicate_29                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~4_Duplicate_40                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~4_Duplicate_44                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~4_Duplicate_52                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~4_Duplicate_58                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~4_Duplicate_69                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~5_Duplicate_30                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~5_Duplicate_42                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~5_Duplicate_46                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~5_Duplicate_54                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~5_Duplicate_60                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~5_Duplicate_71                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_31                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_34                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_38                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_48                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_56                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_62                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_73                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~7                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~7_Duplicate_75                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~11                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~11_Duplicate_50                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux104~11                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|Mux104~11_Duplicate_64                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U5|Mux236~13                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux236~14                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux236~14_RESYN916_BDD917                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux236~14_RESYN918_BDD919                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~4                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~9                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~11                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12_RESYN894_BDD895                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12_RESYN896_BDD897                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12_RESYN898_BDD899                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12_RESYN900_BDD901                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12_RESYN902_BDD903                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|Mux241~12_RESYN904_BDD905                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|countReg~3                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|countReg~3_RESYN844_BDD845                                                         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|countReg~3_RESYN846_BDD847                                                         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|countReg~3_RESYN2550_BDD2551                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|countReg~3_RESYN2554_BDD2555                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0AddressReg[0]~0                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0AddressReg[0]~0_RESYN1066_BDD1067                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~27_RESYN2186_BDD2187                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~27_RESYN2188_BDD2189                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~27_RESYN2188_RESYN858_BDD859                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~30_RESYN2196_BDD2197                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~30_RESYN2198_BDD2199                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~30_RESYN2198_RESYN860_BDD861                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~33_RESYN2206_BDD2207                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~33_RESYN2208_BDD2209                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~33_RESYN2208_RESYN862_BDD863                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~45_RESYN2248_BDD2249                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~45_RESYN2250_BDD2251                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp0CountReg~45_RESYN2250_RESYN864_BDD865                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp1AddressReg[0]~2                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp1AddressReg[0]~2_RESYN836_BDD837                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp1AddressReg[0]~2_RESYN836_RESYN1192_BDD1193                                      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|lp1AddressReg[0]~2_RESYN1672_BDD1673                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|process_6~1                                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|process_6~1_RESYN1144_BDD1145                                                      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U5|process_7~0                                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U5|process_7~0_Duplicate_2                                                                         ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Equal7~0                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|LessThan0~4                                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|LessThan0~10                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|LessThan0~10_RESYN920_BDD921                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|LessThan0~10_RESYN922_BDD923                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|LessThan0~10_RESYN924_BDD925                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|LessThan0~10_RESYN1322_BDD1323                                                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux6~0                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux6~0_RESYN1146_BDD1147                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux6~0_RESYN1148_BDD1149                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux94~0                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux94~1                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux94~2                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux94~3                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux94~4                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux94~4_Duplicate_11                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux94~4                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux94~5                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux94~5_Duplicate_12                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux94~5                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux96~4                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux96~4_Duplicate_11                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux96~4                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux96~7                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux96~7_Duplicate_12                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux96~7                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux97~2                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux97~2_Duplicate_15                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux97~2                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux97~10                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux97~13                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux98~3                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux98~3_Duplicate_13                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux98~3                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux98~6                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux98~6_Duplicate_12                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux98~6                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~0_RESYN1352_BDD1353                                                         ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux100~0_RESYN1352_BDD1353_Duplicate                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux100~0_RESYN1352_BDD1353                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~3                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~4                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~4_RESYN940_BDD941                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~4_RESYN942_BDD943                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux100~5_Duplicate_23                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux100~5                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~19_RESYN608_BDD609                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux100~19_RESYN608_BDD609_Duplicate                                                             ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux100~19_RESYN608_BDD609                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~19_RESYN610_BDD611                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux100~19_RESYN610_RESYN1150_BDD1151                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux101~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux101~3_Duplicate_13                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux101~3                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux103~0_Duplicate_18                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux103~0_Duplicate_20                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux103~0_Duplicate_22                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux103~0_Duplicate_24                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux103~0_Duplicate_26                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux103~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux103~5_Duplicate_17                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux103~6                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~7                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~8                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~8_RESYN926_BDD927                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~8_RESYN928_BDD929                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~8_RESYN930_BDD931                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux103~8_RESYN932_BDD933                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux104~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~0_Duplicate_33                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~1                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~1_Duplicate_49                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~3_Duplicate_32                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~5_Duplicate_29                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~5_Duplicate_35                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~5_Duplicate_46                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~5_Duplicate_51                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~5_Duplicate_53                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~5_Duplicate_63                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~6_Duplicate_30                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~6_Duplicate_37                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~6_Duplicate_48                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~6_Duplicate_55                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~6_Duplicate_65                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~8_Duplicate_31                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~8_Duplicate_39                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~8_Duplicate_42                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~8_Duplicate_57                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~8_Duplicate_59                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~8_Duplicate_67                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~12                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~12_Duplicate_40                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~12                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~12_Duplicate_44                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~12                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux104~12_Duplicate_61                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux104~14                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux104~15                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux104~22_RESYN1326_BDD1327                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux104~22_RESYN1326_RESYN850_BDD851                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux104~22_RESYN1326_RESYN852_BDD853                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2278_BDD2279                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2278_RESYN1172_BDD1173                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2278_RESYN1174_BDD1175                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2280_BDD2281                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2280_RESYN866_BDD867                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2280_RESYN868_BDD869                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2290_BDD2291                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2290_RESYN870_BDD871                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2290_RESYN872_BDD873                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~11_RESYN2290_RESYN874_BDD875                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux233~12_RESYN2002_BDD2003                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8_RESYN818_BDD819                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8_RESYN820_BDD821                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8_RESYN822_BDD823                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8_RESYN1388_BDD1389                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8_RESYN1390_BDD1391                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux234~8_RESYN1392_BDD1393                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux235~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux235~3_Duplicate_16                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux235~3                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux235~9_RESYN1374_BDD1375                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux236~3_Duplicate_15                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux236~4                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~9                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~11                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12_RESYN944_BDD945                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12_RESYN946_BDD947                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12_RESYN948_BDD949                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12_RESYN950_BDD951                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12_RESYN952_BDD953                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux236~12_RESYN954_BDD955                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux237~12_RESYN2576_BDD2577                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux237~12_RESYN2576_RESYN1190_BDD1191                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux238~3_RESYN2276_BDD2277                                                         ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux238~3_RESYN2276_BDD2277_Duplicate                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux238~3_RESYN2276_BDD2277                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux239~0_RESYN2268_BDD2269                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux241~6                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux241~7                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux241~8                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux241~8_RESYN934_BDD935                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux241~8_RESYN936_BDD937                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux241~8_RESYN938_BDD939                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux243~4                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|Mux243~4_Duplicate_17                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U6|Mux439~0                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|Mux439~0_RESYN958_BDD959                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|countReg~3                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|countReg~3_RESYN848_BDD849                                                         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|countReg~6                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|lp0CountReg~19_RESYN1424_BDD1425                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|lp0CountReg~19_RESYN1424_RESYN854_BDD855                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|lp0CountReg~19_RESYN1424_RESYN2764_BDD2765                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|lp0CountReg~33_RESYN1444_BDD1445                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|lp0CountReg~33_RESYN1444_RESYN856_BDD857                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|lp0CountReg~33_RESYN1444_RESYN2774_BDD2775                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|process_7~0                                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|process_7~0_Duplicate_2                                                                         ; COMBOUT          ;                       ;
; pulseProgrammer:U6|process_7~0                                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U6|process_7~0_Duplicate_4                                                                         ; COMBOUT          ;                       ;
; pulseProgrammer:U6|timerLoadReg~0                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~1                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~2                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~3                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~3_RESYN1072_BDD1073                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~3_RESYN1074_BDD1075                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~3_RESYN1076_BDD1077                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~3_RESYN1078_BDD1079                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U6|timerLoadReg~3_RESYN1080_BDD1081                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Add4~0                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Equal7~0                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Equal9~0                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Equal9~1                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Equal9~2                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Equal9~2_RESYN832_BDD833                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Equal9~2_RESYN834_BDD835                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN650_BDD651                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN652_BDD653                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN652_RESYN2018_BDD2019                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN654_BDD655                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN824_BDD825                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN826_BDD827                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN828_BDD829                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|LessThan0~10_RESYN830_BDD831                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux94~4                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux94~4_Duplicate_11                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux94~4                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux96~0                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux96~1                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux96~2                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux96~3                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux96~5                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux96~5_Duplicate_11                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux96~5                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux97~3                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux97~3_Duplicate_13                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux97~3                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux98~3                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux98~6                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux98~7                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux98~7_Duplicate_11                                                                            ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux98~7                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux98~8                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux98~9                                                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux101~10                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux101~10_Duplicate_13                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux101~10                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux102~9                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux102~12                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_16                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_18                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_20                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_22                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_25                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_27                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~0_Duplicate_29                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~3_Duplicate_23                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~3                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux103~6                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux103~7                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux103~7_RESYN960_BDD961                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux103~7_RESYN960_BDD961                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux103~7_RESYN960_BDD961_Duplicate                                                              ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux103~7_RESYN960_BDD961                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux103~7_RESYN962_BDD963                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~0_Duplicate_35                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~0_Duplicate_46                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~0_Duplicate_58                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~0                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~0_Duplicate_76                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~3_Duplicate_36                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~3_Duplicate_48                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~3_Duplicate_54                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~3                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~3_Duplicate_60                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~5_Duplicate_31                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~5_Duplicate_42                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~5_Duplicate_50                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~5_Duplicate_64                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~5                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~5_Duplicate_70                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~6_Duplicate_32                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~6_Duplicate_44                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~6_Duplicate_52                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~6_Duplicate_66                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~6                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~6_Duplicate_72                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~8_Duplicate_30                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~8_Duplicate_34                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~8_Duplicate_40                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~8_Duplicate_62                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~8_Duplicate_68                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~8                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~8_Duplicate_74                                                                           ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~12                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~12_Duplicate_29                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~12                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~12_Duplicate_38                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~12                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~12_Duplicate_56                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~19                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~20                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1564_BDD1565                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1574_BDD1575                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1574_RESYN1152_BDD1153                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1574_RESYN1154_BDD1155                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1574_RESYN1154_BDD1155                                              ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux104~22_RESYN1574_RESYN1154_BDD1155_Duplicate                                                 ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1574_RESYN1154_BDD1155                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux104~22_RESYN1574_RESYN1156_BDD1157                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux229~2                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux229~2_RESYN888_BDD889                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux233~9_RESYN1630_BDD1631                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux234~13                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|Mux234~13_Duplicate_15                                                                          ; COMBOUT          ;                       ;
; pulseProgrammer:U7|Mux234~13                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2344_BDD2345                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2344_RESYN878_BDD879                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2344_RESYN880_BDD881                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2354_BDD2355                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2354_RESYN882_BDD883                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2354_RESYN884_BDD885                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~11_RESYN2354_RESYN886_BDD887                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux235~12_RESYN2008_BDD2009                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux236~11                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux236~12                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux236~12_RESYN986_BDD987                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux236~12_RESYN988_BDD989                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1614_BDD1615                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1616_BDD1617                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_BDD1619                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_RESYN1158_BDD1159                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_RESYN1162_BDD1163                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_RESYN1164_BDD1165                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_RESYN1166_BDD1167                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_RESYN1168_BDD1169                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux237~9_RESYN1618_RESYN1170_BDD1171                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~6_RESYN2320_BDD2321                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~6_RESYN2320_RESYN1176_BDD1177                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~6_RESYN2320_RESYN1178_BDD1179                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~6_RESYN2322_BDD2323                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~6_RESYN2326_BDD2327                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~6_RESYN2326_RESYN1180_BDD1181                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~7                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~7_RESYN980_BDD981                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux238~7_RESYN982_BDD983                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux240~7                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux240~7_RESYN976_BDD977                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux240~7_RESYN978_BDD979                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~4                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~9                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~11                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12_RESYN964_BDD965                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12_RESYN966_BDD967                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12_RESYN968_BDD969                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12_RESYN970_BDD971                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12_RESYN972_BDD973                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux241~12_RESYN974_BDD975                                                          ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux242~6_RESYN2296_BDD2297                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux242~6_RESYN2298_BDD2299                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux242~6_RESYN2302_BDD2303                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux242~6_RESYN2302_RESYN876_BDD877                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux439~0                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux439~0_RESYN990_BDD991                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|Mux439~0_RESYN992_BDD993                                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|dummyCountReg~4                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|dummyCountReg~5                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|dummyCountReg~5_RESYN838_BDD839                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|dummyCountReg~18                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|dummyCountReg~18_RESYN1070_BDD1071                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0AddressReg[0]~0                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0AddressReg[0]~0_RESYN1068_BDD1069                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~4                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~4_RESYN994_BDD995                                                      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~24                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~25                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~25_RESYN998_BDD999                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~25_RESYN1000_BDD1001                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|lp0CountReg~25_RESYN1002_BDD1003                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; pulseProgrammer:U7|process_7~0                                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; pulseProgrammer:U7|process_7~0_Duplicate_2                                                                         ; COMBOUT          ;                       ;
; receiver:U11|Mux44~0                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux44~0_RESYN1058_BDD1059                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux44~0_RESYN1060_BDD1061                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux44~3                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux44~3_RESYN1062_BDD1063                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux44~3_RESYN1064_BDD1065                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux45~2                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux45~2_RESYN1048_BDD1049                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux45~2_RESYN1050_BDD1051                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux45~3                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux45~3_RESYN1052_BDD1053                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux45~3_RESYN1054_BDD1055                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux46~3                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux46~3_RESYN1042_BDD1043                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux46~3_RESYN1044_BDD1045                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux47~2                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux47~2_RESYN1034_BDD1035                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux47~2_RESYN1036_BDD1037                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux47~3                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux47~3_RESYN1038_BDD1039                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux47~3_RESYN1040_BDD1041                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~0                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~0_RESYN1010_BDD1011                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~0_RESYN1010_BDD1011                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; receiver:U11|Mux48~0_RESYN1010_BDD1011_Duplicate                                                                   ; COMBOUT          ;                       ;
; receiver:U11|Mux48~0_RESYN1010_BDD1011                                                                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~0_RESYN1012_BDD1013                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~1                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~2                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~3                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~3_RESYN1014_BDD1015                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~3_RESYN1016_BDD1017                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~5                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux48~6                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux49~3                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux49~3_RESYN1004_BDD1005                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|Mux49~3_RESYN1006_BDD1007                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[10]~8  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[18]~7  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[21]~16 ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[21]~16_Duplicate_26 ; COMBOUT          ;                       ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[21]~16 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[28]~12 ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[28]~12_Duplicate_25 ; COMBOUT          ;                       ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[28]~12 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[14]~27 ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[14]~27_Duplicate_33 ; COMBOUT          ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[14]~27 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[17]~5  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[17]~5_Duplicate_34  ; COMBOUT          ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[17]~5  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[25]~6  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[26]~10 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[27]~14 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[28]~18 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[29]~22 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2|result_node[30]~26 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1018_BDD1019                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1020_BDD1021                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1022_BDD1023                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1024_BDD1025                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1026_BDD1027                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1028_BDD1029                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|doReg[2]~6_RESYN1030_BDD1031                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|AsigSReg~2                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|AsigSReg~3                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|AsigSReg~5                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|AsigSReg~6                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux3~1                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux3~1_RESYN1136_BDD1137                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux3~1_RESYN1138_BDD1139                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux3~1_RESYN2524_BDD2525                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux4~1                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux4~1_RESYN1132_BDD1133                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux4~1_RESYN1134_BDD1135                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux4~1_RESYN2516_BDD2517                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux9~1                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux9~1_RESYN1120_BDD1121                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux9~1_RESYN1122_BDD1123                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux9~1_RESYN2490_BDD2491                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux10~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux10~1_RESYN1124_BDD1125                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux10~1_RESYN1126_BDD1127                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux10~1_RESYN2492_BDD2493                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux22~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux22~1_RESYN1112_BDD1113                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux22~1_RESYN1114_BDD1115                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux22~1_RESYN2468_BDD2469                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux24~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux24~1_RESYN1116_BDD1117                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux24~1_RESYN1118_BDD1119                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux24~1_RESYN2472_BDD2473                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux31~0                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux31~0_RESYN1110_BDD1111                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux32~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux32~1_RESYN1140_BDD1141                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux32~1_RESYN1142_BDD1143                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux32~1_RESYN2538_BDD2539                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux33~1_RESYN2530_BDD2531                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux33~1_RESYN2534_BDD2535                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux35~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux35~1_RESYN840_BDD841                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux35~1_RESYN842_BDD843                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux35~1_RESYN2518_BDD2519                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux35~1_RESYN2520_BDD2521                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux35~1_RESYN2522_BDD2523                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux36~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux36~1_RESYN1128_BDD1129                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux36~1_RESYN1130_BDD1131                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux36~1_RESYN2514_BDD2515                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux37~1_RESYN2506_BDD2507                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux37~1_RESYN2510_BDD2511                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux41~1_RESYN2384_BDD2385                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux41~1_RESYN2388_BDD2389                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux42~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux42~1_RESYN1084_BDD1085                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux42~1_RESYN1086_BDD1087                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux42~1_RESYN2390_BDD2391                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux43~1_RESYN2392_BDD2393                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux43~1_RESYN2396_BDD2397                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux45~1_RESYN2400_BDD2401                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux45~1_RESYN2404_BDD2405                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux47~1_RESYN2408_BDD2409                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux47~1_RESYN2408_RESYN1182_BDD1183                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux47~1_RESYN2410_BDD2411                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux47~1_RESYN2410_RESYN1184_BDD1185                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux49~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux49~1_RESYN1088_BDD1089                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux49~1_RESYN1090_BDD1091                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux49~1_RESYN2414_BDD2415                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux49~1_RESYN2416_BDD2417                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux53~1_RESYN2424_BDD2425                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux53~1_RESYN2424_RESYN1186_BDD1187                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux53~1_RESYN2426_BDD2427                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux53~1_RESYN2426_RESYN1188_BDD1189                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux54~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux54~1_RESYN1092_BDD1093                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux54~1_RESYN1094_BDD1095                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux54~1_RESYN2428_BDD2429                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux56~1                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux56~1_RESYN1096_BDD1097                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux56~1_RESYN1098_BDD1099                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux56~1_RESYN2432_BDD2433                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~2                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~2_RESYN2450_BDD2451                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~2_RESYN2452_BDD2453                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~3                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~3_RESYN1100_BDD1101                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~3_RESYN1102_BDD1103                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~3_RESYN1104_BDD1105                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~3_RESYN1106_BDD1107                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux62~3_RESYN1108_BDD1109                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux63~0                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
; receiver:U11|signalAccumulator:U2|Mux63~0_RESYN1082_BDD1083                                           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                    ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 73701 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 73701 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 73687   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/takezo/Dropbox/nmr-FPGA/build2009c-20160421/cyclone3/output_files/opencoreNMR.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 54,224 / 81,264 ( 67 % )       ;
;     -- Combinational with no register       ; 36670                          ;
;     -- Register only                        ; 1797                           ;
;     -- Combinational with a register        ; 15757                          ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 43820                          ;
;     -- 3 input functions                    ; 6277                           ;
;     -- <=2 input functions                  ; 2330                           ;
;     -- Register only                        ; 1797                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 47327                          ;
;     -- arithmetic mode                      ; 5100                           ;
;                                             ;                                ;
; Total registers*                            ; 17,554 / 83,339 ( 21 % )       ;
;     -- Dedicated logic registers            ; 17,554 / 81,264 ( 22 % )       ;
;     -- I/O registers                        ; 0 / 2,075 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 4,165 / 5,079 ( 82 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 202 / 430 ( 47 % )             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                  ;
;                                             ;                                ;
; Global signals                              ; 7                              ;
; M9Ks                                        ; 258 / 305 ( 85 % )             ;
; Total block memory bits                     ; 1,794,560 / 2,810,880 ( 64 % ) ;
; Total block memory implementation bits      ; 2,377,728 / 2,810,880 ( 85 % ) ;
; Embedded Multiplier 9-bit elements          ; 204 / 488 ( 42 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global clocks                               ; 7 / 20 ( 35 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 32% / 29% / 35%                ;
; Peak interconnect usage (total/H/V)         ; 41% / 37% / 52%                ;
; Maximum fan-out                             ; 12331                          ;
; Highest non-global fan-out                  ; 2539                           ;
; Total fan-out                               ; 250848                         ;
; Average fan-out                             ; 3.48                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 54224 / 81264 ( 67 % ) ; 0 / 81264 ( 0 % )              ;
;     -- Combinational with no register       ; 36670                  ; 0                              ;
;     -- Register only                        ; 1797                   ; 0                              ;
;     -- Combinational with a register        ; 15757                  ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 43820                  ; 0                              ;
;     -- 3 input functions                    ; 6277                   ; 0                              ;
;     -- <=2 input functions                  ; 2330                   ; 0                              ;
;     -- Register only                        ; 1797                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 47327                  ; 0                              ;
;     -- arithmetic mode                      ; 5100                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 17554                  ; 0                              ;
;     -- Dedicated logic registers            ; 17554 / 81264 ( 22 % ) ; 0 / 81264 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 4165 / 5079 ( 82 % )   ; 0 / 5079 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 202                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 204 / 488 ( 42 % )     ; 0 / 488 ( 0 % )                ;
; Total memory bits                           ; 1794560                ; 0                              ;
; Total RAM block bits                        ; 2377728                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 258 / 305 ( 84 % )     ; 0 / 305 ( 0 % )                ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 3 / 24 ( 12 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 17967                  ; 1                              ;
;     -- Registered Input Connections         ; 17647                  ; 0                              ;
;     -- Output Connections                   ; 9                      ; 17959                          ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 254735                 ; 17969                          ;
;     -- Registered Connections               ; 133766                 ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 16                     ; 17960                          ;
;     -- hard_block:auto_generated_inst       ; 17960                  ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 23                     ; 1                              ;
;     -- Output Ports                         ; 171                    ; 3                              ;
;     -- Bidir Ports                          ; 8                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK1     ; Y2    ; 2        ; 0            ; 30           ; 14           ; 1                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; F1SYNCLK ; V1    ; 2        ; 0            ; 22           ; 7            ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; F2SYNCLK ; AG23  ; 4        ; 67           ; 0            ; 7            ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; F3SYNCLK ; W26   ; 5        ; 94           ; 18           ; 0            ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RST      ; AE13  ; 3        ; 43           ; 0            ; 7            ; 351                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RXF      ; A12   ; 8        ; 40           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RxD      ; A10   ; 8        ; 34           ; 62           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[0]   ; B23   ; 7        ; 85           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[10]  ; C26   ; 7        ; 92           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[11]  ; D6    ; 8        ; 18           ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[12]  ; G14   ; 8        ; 40           ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[13]  ; G12   ; 8        ; 25           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[1]   ; A25   ; 7        ; 90           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[2]   ; A26   ; 7        ; 90           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[3]   ; D21   ; 7        ; 78           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[4]   ; C22   ; 7        ; 78           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[5]   ; D24   ; 7        ; 80           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[6]   ; C24   ; 7        ; 80           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[7]   ; D25   ; 7        ; 85           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[8]   ; C25   ; 7        ; 85           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SIG[9]   ; B26   ; 7        ; 92           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TRIG_E   ; M5    ; 1        ; 0            ; 38           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TXE      ; B12   ; 8        ; 40           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADOCLK        ; B22   ; 7        ; 73           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMCLK1        ; C4    ; 8        ; 1            ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMCLK2        ; F12   ; 8        ; 29           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMCLK3        ; D19   ; 7        ; 62           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[0]       ; AD2   ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[1]       ; AD1   ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[2]       ; AC2   ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[3]       ; AC1   ; 2        ; 0            ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[4]       ; AB2   ; 2        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[5]       ; AB1   ; 2        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[6]       ; AA4   ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[7]       ; AA3   ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[8]       ; Y4    ; 2        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS1[9]       ; Y3    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[0]       ; AE11  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[1]       ; AE10  ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[2]       ; AF10  ; 3        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[3]       ; AD8   ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[4]       ; AC7   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[5]       ; AE8   ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[6]       ; AF8   ; 3        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[7]       ; AE7   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[8]       ; AF7   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS2[9]       ; AB9   ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[0]       ; AF20  ; 4        ; 71           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[1]       ; AF19  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[2]       ; AH21  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[3]       ; AG21  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[4]       ; AH19  ; 4        ; 60           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[5]       ; AG19  ; 4        ; 60           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[6]       ; AH18  ; 4        ; 58           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[7]       ; AG18  ; 4        ; 58           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[8]       ; AH17  ; 4        ; 53           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COS3[9]       ; AG17  ; 4        ; 53           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[0]      ; D4    ; 8        ; 1            ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[1]      ; D7    ; 8        ; 18           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[2]      ; C7    ; 8        ; 18           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[3]      ; D8    ; 8        ; 20           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[4]      ; C8    ; 8        ; 20           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[5]      ; D9    ; 8        ; 23           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[6]      ; C9    ; 8        ; 23           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[7]      ; C10   ; 8        ; 31           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[8]      ; D10   ; 8        ; 31           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1AMP[9]      ; C12   ; 8        ; 43           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_ADD[0] ; AG4   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_ADD[1] ; AH4   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_ADD[2] ; AG6   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_ADD[3] ; AH6   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_ADD[4] ; AG7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_ADD[5] ; AH7   ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[0]   ; AG8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[1]   ; AH8   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[2]   ; AG10  ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[3]   ; AH10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[4]   ; AG11  ; 3        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[5]   ; AH11  ; 3        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[6]   ; U1    ; 2        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_D[7]   ; U2    ; 2        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_FUD    ; V2    ; 2        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_PS0    ; W2    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_PS1    ; W1    ; 2        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_RD     ; AF3   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_RST    ; V4    ; 2        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1FREQ_WR     ; AH3   ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1GATE        ; P2    ; 1        ; 0            ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1TTL[0]      ; K2    ; 1        ; 0            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1TTL[1]      ; J3    ; 1        ; 0            ; 46           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1UNBLANK_NEG ; L1    ; 1        ; 0            ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F1UNBLANK_POS ; M2    ; 1        ; 0            ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[0]      ; E12   ; 8        ; 29           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[1]      ; C13   ; 8        ; 45           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[2]      ; D14   ; 8        ; 45           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[3]      ; F14   ; 8        ; 38           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[4]      ; E14   ; 8        ; 38           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[5]      ; G13   ; 8        ; 34           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[6]      ; H13   ; 8        ; 34           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[7]      ; D15   ; 7        ; 49           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[8]      ; C15   ; 7        ; 49           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2AMP[9]      ; E21   ; 7        ; 88           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_ADD[0] ; U6    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_ADD[1] ; AF12  ; 3        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_ADD[2] ; AE12  ; 3        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_ADD[3] ; AC15  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_ADD[4] ; AD15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_ADD[5] ; AE15  ; 4        ; 51           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[0]   ; AF15  ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[1]   ; AF16  ; 4        ; 53           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[2]   ; AE16  ; 4        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[3]   ; AE17  ; 4        ; 58           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[4]   ; AF17  ; 4        ; 58           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[5]   ; AF18  ; 4        ; 62           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[6]   ; AE18  ; 4        ; 62           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_D[7]   ; AH23  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_FUD    ; AG25  ; 4        ; 80           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_PS0    ; AG26  ; 4        ; 92           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_PS1    ; AH26  ; 4        ; 92           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_RD     ; U4    ; 2        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_RST    ; AE27  ; 5        ; 94           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2FREQ_WR     ; U5    ; 2        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2GATE        ; H6    ; 1        ; 0            ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2TTL[0]      ; G3    ; 1        ; 0            ; 52           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2TTL[1]      ; F1    ; 1        ; 0            ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2UNBLANK_NEG ; G1    ; 1        ; 0            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F2UNBLANK_POS ; H3    ; 1        ; 0            ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[0]      ; C20   ; 7        ; 67           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[1]      ; D20   ; 7        ; 67           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[2]      ; C18   ; 7        ; 69           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[3]      ; D18   ; 7        ; 67           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[4]      ; E18   ; 7        ; 71           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[5]      ; F18   ; 7        ; 69           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[6]      ; E17   ; 7        ; 53           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[7]      ; F22   ; 7        ; 88           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[8]      ; G17   ; 7        ; 62           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3AMP[9]      ; G15   ; 7        ; 53           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_ADD[0] ; AD28  ; 5        ; 94           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_ADD[1] ; AC27  ; 5        ; 94           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_ADD[2] ; AC28  ; 5        ; 94           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_ADD[3] ; AB27  ; 5        ; 94           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_ADD[4] ; AB28  ; 5        ; 94           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_ADD[5] ; AD17  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[0]   ; AC17  ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[1]   ; AB16  ; 4        ; 56           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[2]   ; AA16  ; 4        ; 53           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[3]   ; AC24  ; 5        ; 94           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[4]   ; AC25  ; 5        ; 94           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[5]   ; Y23   ; 5        ; 94           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[6]   ; Y24   ; 5        ; 94           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_D[7]   ; W25   ; 5        ; 94           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_FUD    ; W28   ; 5        ; 94           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_PS0    ; V26   ; 5        ; 94           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_PS1    ; V25   ; 5        ; 94           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_RD     ; AE28  ; 5        ; 94           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_RST    ; V27   ; 5        ; 94           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3FREQ_WR     ; AD27  ; 5        ; 94           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3GATE        ; F3    ; 1        ; 0            ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3TTL[0]      ; F5    ; 1        ; 0            ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3TTL[1]      ; L5    ; 1        ; 0            ; 46           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3UNBLANK_NEG ; G6    ; 1        ; 0            ; 56           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F3UNBLANK_POS ; D3    ; 1        ; 0            ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZCLK         ; N26   ; 6        ; 94           ; 38           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[0]         ; L26   ; 6        ; 94           ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[1]         ; L28   ; 6        ; 94           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[2]         ; K27   ; 6        ; 94           ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[3]         ; K25   ; 6        ; 94           ; 49           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[4]         ; K26   ; 6        ; 94           ; 49           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[5]         ; J25   ; 6        ; 94           ; 45           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[6]         ; J26   ; 6        ; 94           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[7]         ; H24   ; 6        ; 94           ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[8]         ; H26   ; 6        ; 94           ; 52           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GZ[9]         ; G27   ; 6        ; 94           ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; INVRUN        ; AE9   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; INVTRANSBUSY  ; AD10  ; 3        ; 13           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OCLK1a        ; AE4   ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OCLK2a        ; AF11  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OCLK3a        ; AF25  ; 4        ; 71           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RCVR_PWDN     ; A23   ; 7        ; 85           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RD            ; A11   ; 8        ; 36           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[0]    ; P1    ; 1        ; 0            ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[10]   ; G5    ; 1        ; 0            ; 56           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[11]   ; H7    ; 1        ; 0            ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[1]    ; M1    ; 1        ; 0            ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[2]    ; K1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[3]    ; J4    ; 1        ; 0            ; 46           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[4]    ; H5    ; 1        ; 0            ; 47           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[5]    ; H4    ; 1        ; 0            ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[6]    ; G2    ; 1        ; 0            ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[7]    ; G4    ; 1        ; 0            ; 52           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[8]    ; E3    ; 1        ; 0            ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TTL_GND[9]    ; C2    ; 1        ; 0            ; 58           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TxD           ; B10   ; 8        ; 34           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR            ; B11   ; 8        ; 36           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                      ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+
; USBDATA[0] ; A21   ; 7        ; 73           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[1] ; B21   ; 7        ; 71           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[2] ; B19   ; 7        ; 60           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[3] ; A19   ; 7        ; 60           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[4] ; B18   ; 7        ; 60           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[5] ; A18   ; 7        ; 60           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[6] ; B17   ; 7        ; 51           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
; USBDATA[7] ; A17   ; 7        ; 51           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; receiver:U11|usbArbiter:U7|DIR (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; F3UNBLANK_NEG           ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R19n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R11p, nOE                         ; Use as regular IO        ; GZ[9]                   ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T39p, PADD0                       ; Use as regular IO        ; ADOCLK                  ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T36n, PADD1                       ; Use as regular IO        ; F3AMP[2]                ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T36p, PADD2                       ; Use as regular IO        ; F3AMP[3]                ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T32n, PADD5                       ; Use as regular IO        ; USBDATA[3]              ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T32p, PADD6                       ; Use as regular IO        ; USBDATA[2]              ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T31n, PADD7                       ; Use as regular IO        ; USBDATA[5]              ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T31p, PADD8                       ; Use as regular IO        ; USBDATA[4]              ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T26n, PADD11                      ; Use as regular IO        ; USBDATA[7]              ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T26p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; USBDATA[6]              ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T25n, PADD13                      ; Use as regular IO        ; F2AMP[8]                ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T25p, PADD14                      ; Use as regular IO        ; F2AMP[7]                ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T23p, PADD15                      ; Use as regular IO        ; F2AMP[2]                ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T22n, PADD16                      ; Use as regular IO        ; F1AMP[9]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T19n, DATA2                       ; Use as regular IO        ; RD                      ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T19p, DATA3                       ; Use as regular IO        ; WR                      ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T18n, PADD18                      ; Use as regular IO        ; RxD                     ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T18p, DATA4                       ; Use as regular IO        ; TxD                     ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T17n, PADD19                      ; Use as regular IO        ; F2AMP[5]                ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T17p, DATA15                      ; Use as regular IO        ; F2AMP[6]                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T15n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; F2AMP[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T15p, DATA13                      ; Use as regular IO        ; AMCLK2                  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T10p, DATA8                       ; Use as regular IO        ; F1AMP[5]                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T7n, DATA10                       ; Use as regular IO        ; F1AMP[2]                ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T7p, DATA11                       ; Use as regular IO        ; F1AMP[1]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 2        ; 21 / 49 ( 43 % ) ; 2.5V          ; --           ;
; 3        ; 31 / 59 ( 53 % ) ; 2.5V          ; --           ;
; 4        ; 30 / 58 ( 52 % ) ; 2.5V          ; --           ;
; 5        ; 18 / 52 ( 35 % ) ; 2.5V          ; --           ;
; 6        ; 12 / 48 ( 25 % ) ; 2.5V          ; --           ;
; 7        ; 35 / 59 ( 59 % ) ; 2.5V          ; --           ;
; 8        ; 28 / 58 ( 48 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 412        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 409        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 418        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 399        ; 8        ; RxD                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 397        ; 8        ; RD                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 392        ; 8        ; RXF                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 384        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 382        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 377        ; 7        ; USBDATA[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 365        ; 7        ; USBDATA[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 363        ; 7        ; USBDATA[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 350        ; 7        ; USBDATA[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 337        ; 7        ; RCVR_PWDN                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 330        ; 7        ; SIG[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 329        ; 7        ; SIG[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 90         ; 2        ; COS1[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 89         ; 2        ; COS1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 171        ; 4        ; F3FREQ_D[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 74         ; 2        ; COS1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 73         ; 2        ; COS1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 122        ; 3        ; COS2[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ; 172        ; 4        ; F3FREQ_D[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 242        ; 5        ; F3FREQ_ADD[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 241        ; 5        ; F3FREQ_ADD[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 82         ; 2        ; COS1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 81         ; 2        ; COS1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 119        ; 3        ; COS2[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 164        ; 4        ; F2FREQ_ADD[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 181        ; 4        ; F3FREQ_D[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 221        ; 5        ; F3FREQ_D[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 220        ; 5        ; F3FREQ_D[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 236        ; 5        ; F3FREQ_ADD[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 235        ; 5        ; F3FREQ_ADD[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 86         ; 2        ; COS1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 85         ; 2        ; COS1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 118        ; 3        ; COS2[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 124        ; 3        ; INVTRANSBUSY                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 165        ; 4        ; F2FREQ_ADD[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 182        ; 4        ; F3FREQ_ADD[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 232        ; 5        ; F3FREQ_WR                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 231        ; 5        ; F3FREQ_ADD[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 107        ; 3        ; OCLK1a                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 133        ; 3        ; COS2[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 136        ; 3        ; COS2[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 138        ; 3        ; INVRUN                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 140        ; 3        ; COS2[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 146        ; 3        ; COS2[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 144        ; 3        ; F2FREQ_ADD[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 152        ; 3        ; RST                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 166        ; 4        ; F2FREQ_ADD[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 174        ; 4        ; F2FREQ_D[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 175        ; 4        ; F2FREQ_D[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 185        ; 4        ; F2FREQ_D[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 230        ; 5        ; F2FREQ_RST                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 229        ; 5        ; F3FREQ_RD                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 113        ; 3        ; F1FREQ_RD                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 134        ; 3        ; COS2[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 137        ; 3        ; COS2[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 141        ; 3        ; COS2[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 147        ; 3        ; OCLK2a                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 145        ; 3        ; F2FREQ_ADD[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 167        ; 4        ; F2FREQ_D[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 170        ; 4        ; F2FREQ_D[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 176        ; 4        ; F2FREQ_D[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 186        ; 4        ; F2FREQ_D[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 192        ; 4        ; COS3[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 196        ; 4        ; COS3[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 194        ; 4        ; OCLK3a                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 116        ; 3        ; F1FREQ_ADD[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 120        ; 3        ; F1FREQ_ADD[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 125        ; 3        ; F1FREQ_ADD[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 131        ; 3        ; F1FREQ_D[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 142        ; 3        ; F1FREQ_D[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 150        ; 3        ; F1FREQ_D[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 160        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 162        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 168        ; 4        ; COS3[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 177        ; 4        ; COS3[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 179        ; 4        ; COS3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 183        ; 4        ; COS3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 189        ; 4        ; F2SYNCLK                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 205        ; 4        ; F2FREQ_FUD                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 218        ; 4        ; F2FREQ_PS0                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 112        ; 3        ; F1FREQ_WR                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 117        ; 3        ; F1FREQ_ADD[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 121        ; 3        ; F1FREQ_ADD[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 126        ; 3        ; F1FREQ_ADD[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 132        ; 3        ; F1FREQ_D[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 143        ; 3        ; F1FREQ_D[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 151        ; 3        ; F1FREQ_D[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 161        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 163        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 169        ; 4        ; COS3[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 178        ; 4        ; COS3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 180        ; 4        ; COS3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 184        ; 4        ; COS3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 190        ; 4        ; F2FREQ_D[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 219        ; 4        ; F2FREQ_PS1                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 413        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 410        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 419        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 400        ; 8        ; TxD                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 398        ; 8        ; WR                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 393        ; 8        ; TXE                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 385        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 383        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 378        ; 7        ; USBDATA[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 366        ; 7        ; USBDATA[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 364        ; 7        ; USBDATA[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 351        ; 7        ; USBDATA[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 349        ; 7        ; ADOCLK                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 338        ; 7        ; SIG[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 331        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 326        ; 7        ; SIG[9]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; TTL_GND[9]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 439        ; 8        ; AMCLK1                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 422        ; 8        ; F1AMP[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 420        ; 8        ; F1AMP[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 416        ; 8        ; F1AMP[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 403        ; 8        ; F1AMP[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 414        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 390        ; 8        ; F1AMP[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 386        ; 8        ; F2AMP[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 380        ; 7        ; F2AMP[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 354        ; 7        ; F3AMP[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 356        ; 7        ; F3AMP[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 343        ; 7        ; SIG[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 339        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 341        ; 7        ; SIG[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 336        ; 7        ; SIG[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 325        ; 7        ; SIG[10]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; F3UNBLANK_POS                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 440        ; 8        ; F1AMP[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 424        ; 8        ; SIG[11]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 423        ; 8        ; F1AMP[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 421        ; 8        ; F1AMP[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 417        ; 8        ; F1AMP[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 404        ; 8        ; F1AMP[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 415        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 391        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 389        ; 8        ; F2AMP[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 381        ; 7        ; F2AMP[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 355        ; 7        ; F3AMP[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 359        ; 7        ; AMCLK3                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 357        ; 7        ; F3AMP[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 344        ; 7        ; SIG[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 327        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 342        ; 7        ; SIG[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 335        ; 7        ; SIG[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; TTL_GND[8]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 405        ; 8        ; F2AMP[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 396        ; 8        ; F2AMP[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 373        ; 7        ; F3AMP[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 352        ; 7        ; F3AMP[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 332        ; 7        ; F2AMP[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 328        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; F2TTL[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; F3GATE                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; F3TTL[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 406        ; 8        ; AMCLK2                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 395        ; 8        ; F2AMP[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 353        ; 7        ; F3AMP[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 334        ; 7        ; F3AMP[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; F2UNBLANK_NEG                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; TTL_GND[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; F2TTL[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; TTL_GND[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; TTL_GND[10]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; F3UNBLANK_NEG                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 411        ; 8        ; SIG[13]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 401        ; 8        ; F2AMP[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 394        ; 8        ; SIG[12]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 374        ; 7        ; F3AMP[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 360        ; 7        ; F3AMP[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G25      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 301        ; 6        ; GZ[9]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; F2UNBLANK_POS                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; TTL_GND[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; TTL_GND[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; F2GATE                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; TTL_GND[11]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 402        ; 8        ; F2AMP[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 318        ; 6        ; GZ[7]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 310        ; 6        ; GZ[8]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 53         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 52         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; F1TTL[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; TTL_GND[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 299        ; 6        ; GZ[5]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 298        ; 6        ; GZ[6]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 273        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 272        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; TTL_GND[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; F1TTL[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 305        ; 6        ; GZ[3]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 304        ; 6        ; GZ[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 296        ; 6        ; GZ[2]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 1        ; F1UNBLANK_NEG                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; F3TTL[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 297        ; 6        ; GZ[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 291        ; 6        ; GZ[1]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 40         ; 1        ; TTL_GND[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 39         ; 1        ; F1UNBLANK_POS                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 36         ; 1        ; TRIG_E                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 277        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 45         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 275        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 285        ; 6        ; GZCLK                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 42         ; 1        ; TTL_GND[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 41         ; 1        ; F1GATE                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 44         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 46         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 48         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 50         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 47         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 49         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 278        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 276        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 274        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 283        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 51         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 68         ; 2        ; F1FREQ_D[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 67         ; 2        ; F1FREQ_D[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 60         ; 2        ; F2FREQ_RD                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 78         ; 2        ; F2FREQ_WR                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 77         ; 2        ; F2FREQ_ADD[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 72         ; 2        ; F1SYNCLK                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 71         ; 2        ; F1FREQ_FUD                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 69         ; 2        ; F1FREQ_RST                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 253        ; 5        ; F3FREQ_PS1                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 252        ; 5        ; F3FREQ_PS0                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 250        ; 5        ; F3FREQ_RST                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 76         ; 2        ; F1FREQ_PS1                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 75         ; 2        ; F1FREQ_PS0                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 246        ; 5        ; F3FREQ_D[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 245        ; 5        ; F3SYNCLK                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 248        ; 5        ; F3FREQ_FUD                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 55         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 54         ; 2        ; CLK1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 80         ; 2        ; COS1[9]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 79         ; 2        ; COS1[8]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 234        ; 5        ; F3FREQ_D[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 233        ; 5        ; F3FREQ_D[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 271        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 270        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; U1|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 10.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 10.0 MHz                                                      ;
; Nominal VCO frequency         ; 320.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 390 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 9.8 MHz                                                       ;
; Freq max lock                 ; 20.32 MHz                                                     ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 32                                                            ;
; N value                       ; 1                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 24                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 450 kHz to 980 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_1                                                         ;
; Inclk0 signal                 ; CLK1                                                          ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Global Clock                                                  ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 20.0 MHz         ; 0 (0 ps)    ; 2.81 (390 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 8    ; 1   ; 80.0 MHz         ; 0 (0 ps)    ; 11.25 (390 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; U1|altpll_component|auto_generated|pll1|clk[1] ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 16   ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 22.50 (390 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; U1|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                 ; Library Name ;
+-------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |opencoreNMR                                    ; 54224 (137)   ; 17554 (86)                ; 0 (0)         ; 1794560     ; 258  ; 204          ; 0       ; 102       ; 202  ; 0            ; 36670 (51)    ; 1797 (26)         ; 15757 (61)       ; |opencoreNMR                                                                                                                        ; work         ;
;    |interface:U3|                               ; 39483 (38563) ; 9701 (9080)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29781 (29482) ; 613 (355)         ; 9089 (8726)      ; |opencoreNMR|interface:U3                                                                                                           ; work         ;
;       |FIFO:U8|                                 ; 706 (706)     ; 526 (526)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (180)     ; 256 (256)         ; 270 (270)        ; |opencoreNMR|interface:U3|FIFO:U8                                                                                                   ; work         ;
;       |Rx:U2|                                   ; 77 (46)       ; 36 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (30)       ; 0 (0)             ; 36 (16)          ; |opencoreNMR|interface:U3|Rx:U2                                                                                                     ; work         ;
;          |RxBaudGen:U1|                         ; 31 (31)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)       ; 0 (0)             ; 20 (20)          ; |opencoreNMR|interface:U3|Rx:U2|RxBaudGen:U1                                                                                        ; work         ;
;       |Tx:U1|                                   ; 80 (64)       ; 37 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (39)       ; 2 (2)             ; 35 (23)          ; |opencoreNMR|interface:U3|Tx:U1                                                                                                     ; work         ;
;          |TxBaudGen:U1|                         ; 16 (16)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 12 (12)          ; |opencoreNMR|interface:U3|Tx:U1|TxBaudGen:U1                                                                                        ; work         ;
;       |aToHex:U4|                               ; 13 (13)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)         ; 0 (0)             ; 4 (4)            ; |opencoreNMR|interface:U3|aToHex:U4                                                                                                 ; work         ;
;       |aToHex:U5|                               ; 12 (12)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)         ; 0 (0)             ; 4 (4)            ; |opencoreNMR|interface:U3|aToHex:U5                                                                                                 ; work         ;
;       |aToHex:U6|                               ; 12 (12)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)         ; 0 (0)             ; 4 (4)            ; |opencoreNMR|interface:U3|aToHex:U6                                                                                                 ; work         ;
;       |aToHex:U7|                               ; 13 (13)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)         ; 0 (0)             ; 4 (4)            ; |opencoreNMR|interface:U3|aToHex:U7                                                                                                 ; work         ;
;       |hexToA:U3|                               ; 7 (7)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 6 (6)            ; |opencoreNMR|interface:U3|hexToA:U3                                                                                                 ; work         ;
;    |phaseController:U10|                        ; 1823 (45)     ; 712 (43)                  ; 0 (0)         ; 19200       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1111 (2)      ; 119 (0)           ; 593 (43)         ; |opencoreNMR|phaseController:U10                                                                                                    ; work         ;
;       |QuadDDS20MHz:U2|                         ; 701 (701)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 678 (678)     ; 2 (2)             ; 21 (21)          ; |opencoreNMR|phaseController:U10|QuadDDS20MHz:U2                                                                                    ; work         ;
;       |phaseCycleMemoryArray:U1|                ; 1078 (17)     ; 646 (6)                   ; 0 (0)         ; 19200       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 431 (11)      ; 117 (0)           ; 530 (6)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1                                                                           ; work         ;
;          |pMux:U0|                              ; 138 (138)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)       ; 0 (0)             ; 48 (48)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|pMux:U0                                                                   ; work         ;
;          |phaseCycleMemory:U10|                 ; 65 (65)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)       ; 8 (8)             ; 37 (37)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10                                                      ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0                                  ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated   ; work         ;
;          |phaseCycleMemory:U11|                 ; 64 (64)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 7 (7)             ; 35 (35)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11                                                      ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0                                  ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated   ; work         ;
;          |phaseCycleMemory:U12|                 ; 60 (60)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)       ; 5 (5)             ; 37 (37)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12                                                      ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0                                  ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated   ; work         ;
;          |phaseCycleMemory:U13|                 ; 72 (72)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)       ; 15 (15)           ; 30 (30)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13                                                      ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0                                  ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated   ; work         ;
;          |phaseCycleMemory:U14|                 ; 61 (61)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 6 (6)             ; 36 (36)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14                                                      ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0                                  ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated   ; work         ;
;          |phaseCycleMemory:U15|                 ; 67 (67)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)       ; 7 (7)             ; 36 (36)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15                                                      ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0                                  ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated   ; work         ;
;          |phaseCycleMemory:U1|                  ; 70 (70)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 1 (1)             ; 46 (46)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U2|                  ; 60 (60)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)       ; 5 (5)             ; 37 (37)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U3|                  ; 67 (67)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)       ; 10 (10)           ; 32 (32)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U4|                  ; 64 (64)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 8 (8)             ; 34 (34)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U5|                  ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 7 (7)             ; 35 (35)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U6|                  ; 68 (68)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)       ; 13 (13)           ; 30 (30)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U7|                  ; 58 (58)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)       ; 3 (3)             ; 39 (39)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U8|                  ; 57 (57)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 3 (3)             ; 39 (39)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U9|                  ; 78 (78)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)       ; 19 (19)           ; 24 (24)          ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;    |phaseController:U8|                         ; 1901 (44)     ; 742 (42)                  ; 0 (0)         ; 19456       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1158 (2)      ; 137 (0)           ; 606 (42)         ; |opencoreNMR|phaseController:U8                                                                                                     ; work         ;
;       |QuadDDS20MHz:U2|                         ; 697 (697)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 677 (677)     ; 1 (1)             ; 19 (19)          ; |opencoreNMR|phaseController:U8|QuadDDS20MHz:U2                                                                                     ; work         ;
;       |phaseCycleMemoryArray:U1|                ; 1160 (17)     ; 680 (6)                   ; 0 (0)         ; 19456       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 479 (11)      ; 136 (0)           ; 545 (6)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1                                                                            ; work         ;
;          |acqPhaseCycleMemory:U16|              ; 63 (63)       ; 34 (34)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)       ; 7 (7)             ; 27 (27)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16                                                    ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|altsyncram:ph_rtl_0                                ; work         ;
;                |altsyncram_nbc1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|altsyncram:ph_rtl_0|altsyncram_nbc1:auto_generated ; work         ;
;          |pMux:U0|                              ; 134 (134)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)       ; 0 (0)             ; 44 (44)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|pMux:U0                                                                    ; work         ;
;          |phaseCycleMemory:U10|                 ; 65 (65)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 7 (7)             ; 35 (35)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U11|                 ; 64 (64)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 7 (7)             ; 35 (35)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U12|                 ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 7 (7)             ; 35 (35)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U13|                 ; 65 (65)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 7 (7)             ; 36 (36)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U14|                 ; 64 (64)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)       ; 8 (8)             ; 36 (36)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U15|                 ; 61 (61)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 5 (5)             ; 37 (37)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U1|                  ; 79 (79)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)       ; 5 (5)             ; 39 (39)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U2|                  ; 60 (60)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)       ; 5 (5)             ; 37 (37)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U3|                  ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 8 (8)             ; 36 (36)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U4|                  ; 68 (68)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)       ; 13 (13)           ; 29 (29)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U5|                  ; 75 (75)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)       ; 18 (18)           ; 25 (25)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U6|                  ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 8 (8)             ; 34 (34)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U7|                  ; 62 (62)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)       ; 6 (6)             ; 36 (36)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U8|                  ; 74 (74)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)       ; 20 (20)           ; 22 (22)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U9|                  ; 61 (61)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 5 (5)             ; 37 (37)          ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;    |phaseController:U9|                         ; 1824 (45)     ; 709 (43)                  ; 0 (0)         ; 19200       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1111 (2)      ; 127 (0)           ; 586 (43)         ; |opencoreNMR|phaseController:U9                                                                                                     ; work         ;
;       |QuadDDS20MHz:U2|                         ; 694 (694)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 674 (674)     ; 0 (0)             ; 20 (20)          ; |opencoreNMR|phaseController:U9|QuadDDS20MHz:U2                                                                                     ; work         ;
;       |phaseCycleMemoryArray:U1|                ; 1085 (17)     ; 646 (6)                   ; 0 (0)         ; 19200       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 435 (11)      ; 127 (0)           ; 523 (6)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1                                                                            ; work         ;
;          |pMux:U0|                              ; 146 (146)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)       ; 0 (0)             ; 51 (51)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|pMux:U0                                                                    ; work         ;
;          |phaseCycleMemory:U10|                 ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)       ; 5 (5)             ; 40 (40)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U11|                 ; 65 (65)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 7 (7)             ; 36 (36)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U12|                 ; 57 (57)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 2 (2)             ; 42 (42)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U13|                 ; 61 (61)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 5 (5)             ; 37 (37)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U14|                 ; 67 (67)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)       ; 12 (12)           ; 30 (30)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U15|                 ; 68 (68)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)       ; 11 (11)           ; 31 (31)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15                                                       ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0                                   ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated    ; work         ;
;          |phaseCycleMemory:U1|                  ; 76 (76)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)       ; 10 (10)           ; 36 (36)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U2|                  ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 8 (8)             ; 34 (34)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U3|                  ; 64 (64)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 13 (13)           ; 29 (29)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U4|                  ; 65 (65)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 10 (10)           ; 32 (32)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U5|                  ; 66 (66)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)       ; 9 (9)             ; 33 (33)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U6|                  ; 63 (63)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 8 (8)             ; 34 (34)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U7|                  ; 62 (62)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)       ; 8 (8)             ; 36 (36)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U8|                  ; 65 (65)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 9 (9)             ; 34 (34)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;          |phaseCycleMemory:U9|                  ; 68 (68)       ; 42 (42)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)       ; 10 (10)           ; 33 (33)          ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9                                                        ; work         ;
;             |altsyncram:ph_rtl_0|               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0                                    ; work         ;
;                |altsyncram_lec1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated     ; work         ;
;    |pll:U1|                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pll:U1                                                                                                                 ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pll:U1|altpll:altpll_component                                                                                         ; work         ;
;          |pll_altpll:auto_generated|            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pll:U1|altpll:altpll_component|pll_altpll:auto_generated                                                               ; work         ;
;    |pulseProgrammer:U5|                         ; 1213 (1096)   ; 358 (255)                 ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 849 (835)     ; 30 (30)           ; 334 (231)        ; |opencoreNMR|pulseProgrammer:U5                                                                                                     ; work         ;
;       |lineLatch:U4|                            ; 63 (63)       ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 62 (62)          ; |opencoreNMR|pulseProgrammer:U5|lineLatch:U4                                                                                        ; work         ;
;       |ram:U1|                                  ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U5|ram:U1                                                                                              ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0                                                                   ; work         ;
;             |altsyncram_sg81:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated                                    ; work         ;
;       |timer:U2|                                ; 53 (53)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 0 (0)             ; 41 (41)          ; |opencoreNMR|pulseProgrammer:U5|timer:U2                                                                                            ; work         ;
;    |pulseProgrammer:U6|                         ; 1384 (1271)   ; 351 (253)                 ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1028 (1013)   ; 31 (30)           ; 325 (228)        ; |opencoreNMR|pulseProgrammer:U6                                                                                                     ; work         ;
;       |lineLatch:U4|                            ; 59 (59)       ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 1 (1)             ; 56 (56)          ; |opencoreNMR|pulseProgrammer:U6|lineLatch:U4                                                                                        ; work         ;
;       |ram:U1|                                  ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U6|ram:U1                                                                                              ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0                                                                   ; work         ;
;             |altsyncram_sg81:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated                                    ; work         ;
;       |timer:U2|                                ; 53 (53)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 0 (0)             ; 41 (41)          ; |opencoreNMR|pulseProgrammer:U6|timer:U2                                                                                            ; work         ;
;    |pulseProgrammer:U7|                         ; 1253 (1141)   ; 352 (254)                 ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 901 (887)     ; 27 (27)           ; 325 (227)        ; |opencoreNMR|pulseProgrammer:U7                                                                                                     ; work         ;
;       |lineLatch:U4|                            ; 58 (58)       ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 57 (57)          ; |opencoreNMR|pulseProgrammer:U7|lineLatch:U4                                                                                        ; work         ;
;       |ram:U1|                                  ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U7|ram:U1                                                                                              ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0                                                                   ; work         ;
;             |altsyncram_sg81:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated                                    ; work         ;
;       |timer:U2|                                ; 53 (53)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 0 (0)             ; 41 (41)          ; |opencoreNMR|pulseProgrammer:U7|timer:U2                                                                                            ; work         ;
;    |receiver:U11|                               ; 5256 (4454)   ; 4543 (4177)               ; 0 (0)         ; 1048576     ; 128  ; 204          ; 0       ; 102       ; 0    ; 0            ; 680 (280)     ; 687 (642)         ; 3889 (3584)      ; |opencoreNMR|receiver:U11                                                                                                           ; work         ;
;       |altsyncram:FID_imag_rtl_0|               ; 24 (0)        ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)        ; 0 (0)             ; 1 (0)            ; |opencoreNMR|receiver:U11|altsyncram:FID_imag_rtl_0                                                                                 ; work         ;
;          |altsyncram_8h81:auto_generated|       ; 24 (1)        ; 1 (1)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)        ; 0 (0)             ; 1 (0)            ; |opencoreNMR|receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated                                                  ; work         ;
;             |decode_ara:decode3|                ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|decode_ara:decode3                               ; work         ;
;             |mux_7nb:mux2|                      ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 0 (0)             ; 1 (1)            ; |opencoreNMR|receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2                                     ; work         ;
;       |altsyncram:FID_real_rtl_0|               ; 27 (0)        ; 1 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)        ; 0 (0)             ; 1 (0)            ; |opencoreNMR|receiver:U11|altsyncram:FID_real_rtl_0                                                                                 ; work         ;
;          |altsyncram_8h81:auto_generated|       ; 27 (1)        ; 1 (1)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)        ; 0 (0)             ; 1 (1)            ; |opencoreNMR|receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated                                                  ; work         ;
;             |mux_7nb:mux2|                      ; 26 (26)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)       ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|mux_7nb:mux2                                     ; work         ;
;       |lpm_mult:Mult0|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult0                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult0|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult100|                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult100                                                                                          ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult100|mult_k4t:auto_generated                                                                  ; work         ;
;       |lpm_mult:Mult101|                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult101                                                                                          ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult101|mult_k4t:auto_generated                                                                  ; work         ;
;       |lpm_mult:Mult10|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult10                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult10|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult11|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult11                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult11|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult12|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult12                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult12|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult13|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult13                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult13|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult14|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult14                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult14|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult15|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult15                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult15|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult16|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult16                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult16|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult17|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult17                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult17|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult18|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult18                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult18|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult19|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult19                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult19|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult1|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult1                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult1|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult20|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult20                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult20|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult21|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult21                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult21|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult22|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult22                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult22|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult23|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult23                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult23|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult24|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult24                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult24|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult25|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult25                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult25|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult26|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult26                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult26|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult27|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult27                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult27|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult28|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult28                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult28|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult29|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult29                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult29|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult2|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult2                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult2|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult30|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult30                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult30|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult31|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult31                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult31|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult32|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult32                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult32|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult33|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult33                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult33|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult34|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult34                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult34|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult35|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult35                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult35|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult36|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult36                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult36|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult37|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult37                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult37|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult38|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult38                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult38|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult39|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult39                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult39|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult3|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult3                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult3|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult40|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult40                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult40|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult41|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult41                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult41|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult42|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult42                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult42|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult43|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult43                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult43|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult44|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult44                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult44|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult45|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult45                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult45|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult46|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult46                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult46|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult47|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult47                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult47|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult48|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult48                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult48|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult49|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult49                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult49|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult4|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult4                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult4|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult50|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult50                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult50|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult51|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult51                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult51|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult52|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult52                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult52|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult53|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult53                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult53|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult54|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult54                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult54|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult55|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult55                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult55|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult56|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult56                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult56|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult57|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult57                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult57|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult58|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult58                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult58|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult59|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult59                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult59|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult5|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult5                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult5|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult60|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult60                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult60|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult61|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult61                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult61|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult62|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult62                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult62|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult63|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult63                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult63|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult64|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult64                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult64|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult65|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult65                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult65|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult66|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult66                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult66|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult67|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult67                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult67|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult68|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult68                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult68|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult69|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult69                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult69|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult6|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult6                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult6|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult70|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult70                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult70|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult71|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult71                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult71|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult72|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult72                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult72|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult73|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult73                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult73|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult74|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult74                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult74|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult75|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult75                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult75|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult76|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult76                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult76|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult77|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult77                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult77|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult78|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult78                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult78|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult79|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult79                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult79|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult7|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult7                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult7|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult80|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult80                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult80|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult81|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult81                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult81|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult82|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult82                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult82|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult83|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult83                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult83|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult84|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult84                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult84|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult85|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult85                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult85|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult86|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult86                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult86|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult87|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult87                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult87|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult88|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult88                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult88|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult89|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult89                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult89|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult8|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult8                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult8|mult_k4t:auto_generated                                                                    ; work         ;
;       |lpm_mult:Mult90|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult90                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult90|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult91|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult91                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult91|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult92|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult92                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult92|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult93|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult93                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult93|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult94|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult94                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult94|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult95|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult95                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult95|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult96|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult96                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult96|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult97|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult97                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult97|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult98|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult98                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult98|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult99|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult99                                                                                           ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult99|mult_k4t:auto_generated                                                                   ; work         ;
;       |lpm_mult:Mult9|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult9                                                                                            ; work         ;
;          |mult_k4t:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |opencoreNMR|receiver:U11|lpm_mult:Mult9|mult_k4t:auto_generated                                                                    ; work         ;
;       |signalAccumulator:U2|                    ; 728 (728)     ; 346 (346)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (346)     ; 37 (37)           ; 345 (345)        ; |opencoreNMR|receiver:U11|signalAccumulator:U2                                                                                      ; work         ;
;       |usbArbiter:U7|                           ; 23 (23)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 8 (8)             ; 10 (10)          ; |opencoreNMR|receiver:U11|usbArbiter:U7                                                                                             ; work         ;
+-------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; TxD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1AMP[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1GATE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1UNBLANK_POS ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1UNBLANK_NEG ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1TTL[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1TTL[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2AMP[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2GATE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2UNBLANK_POS ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2UNBLANK_NEG ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2TTL[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2TTL[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3AMP[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3GATE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3UNBLANK_POS ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3UNBLANK_NEG ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3TTL[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3TTL[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INVRUN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INVTRANSBUSY  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_ADD[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_ADD[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_ADD[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_ADD[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_ADD[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_ADD[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_D[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_ADD[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_ADD[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_ADD[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_ADD[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_ADD[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_ADD[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_D[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_ADD[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_ADD[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_ADD[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_ADD[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_ADD[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_ADD[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_D[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_WR     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_RD     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_WR     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_RD     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_WR     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_RD     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_PS0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_PS0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_PS0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_PS1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_PS1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_PS1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_FUD    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_FUD    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_FUD    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F1FREQ_RST    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F2FREQ_RST    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F3FREQ_RST    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS1[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS2[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COS3[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OCLK1a        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OCLK2a        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OCLK3a        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADOCLK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMCLK1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMCLK2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMCLK3        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RCVR_PWDN     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TTL_GND[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GZ[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[2]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[3]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[4]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[5]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[6]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; USBDATA[7]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; RST           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; F1SYNCLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; F2SYNCLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; F3SYNCLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLK1          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RXF           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; TXE           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RxD           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; TRIG_E        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SIG[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SIG[7]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[6]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SIG[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[4]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[11]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[10]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SIG[9]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SIG[8]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SIG[13]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG[12]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; USBDATA[0]                                           ;                   ;         ;
; USBDATA[1]                                           ;                   ;         ;
; USBDATA[2]                                           ;                   ;         ;
; USBDATA[3]                                           ;                   ;         ;
; USBDATA[4]                                           ;                   ;         ;
; USBDATA[5]                                           ;                   ;         ;
; USBDATA[6]                                           ;                   ;         ;
; USBDATA[7]                                           ;                   ;         ;
; RST                                                  ;                   ;         ;
;      - interface:U3|Tx:U1|TxReg                      ; 0                 ; 6       ;
;      - interface:U3|runQReg                          ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|BusyReg                    ; 0                 ; 6       ;
;      - receiver:U11|transActiveReg                   ; 0                 ; 6       ;
;      - F1FREQ_WR~reg0                                ; 0                 ; 6       ;
;      - F2FREQ_WR~reg0                                ; 0                 ; 6       ;
;      - F3FREQ_WR~reg0                                ; 0                 ; 6       ;
;      - interface:U3|ch2Reg                           ; 0                 ; 6       ;
;      - interface:U3|ch3Reg                           ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|TxBaudGen:U1|BAUD          ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|stateReg[5]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|stateReg[4]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|stateReg[3]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|stateReg[2]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|stateReg[1]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|stateReg[0]                ; 0                 ; 6       ;
;      - interface:U3|stateReg[7]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[6]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[5]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[4]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[3]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[2]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[1]                      ; 0                 ; 6       ;
;      - interface:U3|stateReg[0]                      ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[0]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[1]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[2]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[3]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[4]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[5]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[6]                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|delayCNT[7]                ; 0                 ; 6       ;
;      - receiver:U11|INTF_stateReg[0]                 ; 0                 ; 6       ;
;      - receiver:U11|INTF_stateReg[1]                 ; 0                 ; 6       ;
;      - receiver:U11|INTF_stateReg[2]                 ; 0                 ; 6       ;
;      - receiver:U11|INTF_stateReg[3]                 ; 0                 ; 6       ;
;      - receiver:U11|INTF_stateReg[4]                 ; 0                 ; 6       ;
;      - WR1StateReg[2]                                ; 0                 ; 6       ;
;      - WR1StateReg[1]                                ; 0                 ; 6       ;
;      - WR1StateReg[0]                                ; 0                 ; 6       ;
;      - WR2StateReg[2]                                ; 0                 ; 6       ;
;      - WR2StateReg[1]                                ; 0                 ; 6       ;
;      - WR2StateReg[0]                                ; 0                 ; 6       ;
;      - WR3StateReg[2]                                ; 0                 ; 6       ;
;      - WR3StateReg[1]                                ; 0                 ; 6       ;
;      - WR3StateReg[0]                                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|TxBaudGen:U1|stateReg      ; 0                 ; 6       ;
;      - interface:U3|rsReg                            ; 0                 ; 6       ;
;      - pulseProgrammer:U5|syncTrigReg                ; 0                 ; 6       ;
;      - allSyncReg                                    ; 0                 ; 6       ;
;      - pulseProgrammer:U6|syncTrigReg                ; 0                 ; 6       ;
;      - pulseProgrammer:U7|syncTrigReg                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U7|QReg[0]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U7|QReg[1]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U7|QReg[2]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U7|QReg[3]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U6|QReg[0]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U6|QReg[1]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U6|QReg[2]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U6|QReg[3]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U5|QReg[0]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U5|QReg[1]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U5|QReg[2]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U5|QReg[3]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U4|QReg[0]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U4|QReg[1]                ; 0                 ; 6       ;
;      - interface:U3|aToHex:U4|QReg[2]                ; 0                 ; 6       ;
;      - interface:U3|msg[3]                           ; 0                 ; 6       ;
;      - interface:U3|msg[2]                           ; 0                 ; 6       ;
;      - interface:U3|msg[1]                           ; 0                 ; 6       ;
;      - interface:U3|msg[0]                           ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg[0]                ; 0                 ; 6       ;
;      - interface:U3|arrayQReg                        ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|ENReg                      ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg[1]                ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg[2]                ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg[3]                ; 0                 ; 6       ;
;      - pulseProgrammer:U5|ASStateReg                 ; 0                 ; 6       ;
;      - allSyncStateReg[2]                            ; 0                 ; 6       ;
;      - allSyncStateReg[1]                            ; 0                 ; 6       ;
;      - allSyncStateReg[0]                            ; 0                 ; 6       ;
;      - pulseProgrammer:U6|ASStateReg                 ; 0                 ; 6       ;
;      - pulseProgrammer:U7|ASStateReg                 ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[0]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[1]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[2]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[3]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[4]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[5]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[6]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|QReg[7]                    ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|readyReg                   ; 0                 ; 6       ;
;      - interface:U3|FIFORenReg                       ; 0                 ; 6       ;
;      - sampligTriggerStateReg[1]                     ; 0                 ; 6       ;
;      - sampligTriggerStateReg[0]                     ; 0                 ; 6       ;
;      - interface:U3|aToHex:U4|QReg[3]                ; 0                 ; 6       ;
;      - interface:U3|arReg[0]                         ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[31]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[30]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[29]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[28]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[27]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[26]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[25]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[24]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[23]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[22]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[21]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[20]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[19]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[18]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[17]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[16]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[15]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[14]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[13]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[12]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[11]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[10]                ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[9]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[8]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[7]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[6]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[5]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[4]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[3]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[2]                 ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg[1]                 ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|RxBaudGen:U1|toReg         ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|stateReg[0]                ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|stateReg[1]                ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|stateReg[2]                ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|stateReg[3]                ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|stateReg[4]                ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|stateReg[5]                ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|RxBaudGen:U1|stateReg[1]   ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|RxBaudGen:U1|stateReg[0]   ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|enReg                      ; 0                 ; 6       ;
;      - interface:U3|arReg[1]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[2]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[3]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[4]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[5]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[6]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[7]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[8]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[9]                         ; 0                 ; 6       ;
;      - interface:U3|arReg[10]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[11]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[12]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[13]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[14]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[15]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[16]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[17]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[18]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[19]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[20]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[21]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[22]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[23]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[24]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[25]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[26]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[27]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[28]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[29]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[30]                        ; 0                 ; 6       ;
;      - interface:U3|arReg[31]                        ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|rptrReg[4]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|rptrReg[5]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|rptrReg[1]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|rptrReg[0]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|rptrReg[3]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|rptrReg[2]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|wptrReg[0]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|wptrReg[1]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|wptrReg[2]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|wptrReg[3]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|wptrReg[4]               ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|wptrReg[5]               ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[0]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[1]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[2]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[3]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[4]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[5]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[6]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[7]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[8]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[9]      ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[10]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[11]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[12]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[13]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[14]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[15]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[16]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[17]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[18]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[19]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[20]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[21]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[22]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[23]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[24]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[25]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[26]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[27]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[28]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[29]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[30]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[31]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[32]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[33]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[34]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[35]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[36]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[37]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[38]     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|timer:U2|COUNT_TMP[39]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[0]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[1]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[2]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[3]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[4]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[5]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[6]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[7]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[8]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[9]      ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[10]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[11]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[12]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[13]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[14]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[15]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[16]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[17]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[18]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[19]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[20]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[21]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[22]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[23]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[24]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[25]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[26]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[27]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[28]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[29]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[30]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[31]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[32]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[33]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[34]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[35]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[36]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[37]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[38]     ; 0                 ; 6       ;
;      - pulseProgrammer:U6|timer:U2|COUNT_TMP[39]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[0]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[1]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[2]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[3]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[4]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[5]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[6]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[7]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[8]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[9]      ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[10]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[11]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[12]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[13]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[14]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[15]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[16]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[17]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[18]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[19]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[20]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[21]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[22]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[23]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[24]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[25]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[26]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[27]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[28]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[29]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[30]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[31]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[32]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[33]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[34]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[35]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[36]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[37]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[38]     ; 0                 ; 6       ;
;      - pulseProgrammer:U7|timer:U2|COUNT_TMP[39]     ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|RD_N               ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|WR                 ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|RDStateReg[1]      ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|RXF_REG            ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|WRStateReg[1]      ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|WRStateReg[0]      ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|RDStateReg[0]      ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|TXE_REG            ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|D8Reg[0]~1                 ; 0                 ; 6       ;
;      - interface:U3|msg~0                            ; 0                 ; 6       ;
;      - receiver:U11|QDRSTReg~0                       ; 0                 ; 6       ;
;      - pulseProgrammer:U5|latchGReg~0                ; 0                 ; 6       ;
;      - pulseProgrammer:U6|latchGReg~0                ; 0                 ; 6       ;
;      - pulseProgrammer:U7|latchGReg~0                ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|EFReg                    ; 0                 ; 6       ;
;      - interface:U3|A[3][0]~0                        ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|TG_RD              ; 0                 ; 6       ;
;      - receiver:U11|doReg[0]~1                       ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|DIR                ; 0                 ; 6       ;
;      - interface:U3|Tx:U1|TxBaudGen:U1|baudCnt[0]~12 ; 0                 ; 6       ;
;      - interface:U3|messageReg[6]~1                  ; 0                 ; 6       ;
;      - interface:U3|phRSTReg~1                       ; 0                 ; 6       ;
;      - interface:U3|ch1Reg~1                         ; 0                 ; 6       ;
;      - interface:U3|msg~1                            ; 0                 ; 6       ;
;      - interface:U3|k3Reg[0]~0                       ; 0                 ; 6       ;
;      - interface:U3|k4Reg[5]~1                       ; 0                 ; 6       ;
;      - interface:U3|FIFO:U8|FFReg                    ; 0                 ; 6       ;
;      - receiver:U11|kReg[5]~9                        ; 0                 ; 6       ;
;      - interface:U3|alReg[13]~1                      ; 0                 ; 6       ;
;      - receiver:U11|usbArbiter:U7|USB_DATA_REG[7]~0  ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg~0                 ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg~1                 ; 0                 ; 6       ;
;      - interface:U3|hexToA:U3|QReg~2                 ; 0                 ; 6       ;
;      - pulseProgrammer:U5|trigCReg[2]~1              ; 0                 ; 6       ;
;      - pulseProgrammer:U6|dummyCountReg~2            ; 0                 ; 6       ;
;      - pulseProgrammer:U7|dummyCountReg~2            ; 0                 ; 6       ;
;      - interface:U3|datBuf32Reg[0]~2                 ; 0                 ; 6       ;
;      - acqStartReg~0                                 ; 0                 ; 6       ;
;      - receiver:U11|doReg[0]~2                       ; 0                 ; 6       ;
;      - interface:U3|HADReg[1]~2                      ; 0                 ; 6       ;
;      - interface:U3|arrayCountReg~3                  ; 0                 ; 6       ;
;      - interface:U3|aToHex:U7|QReg~0                 ; 0                 ; 6       ;
;      - pulseProgrammer:U5|dummyCountReg~2            ; 0                 ; 6       ;
;      - interface:U3|aToHex:U4|QReg~0                 ; 0                 ; 6       ;
;      - pulseProgrammer:U6|lp2AddressReg[1]~2         ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|RxBaudGen:U1|cntReg[0]~16  ; 0                 ; 6       ;
;      - interface:U3|Rx:U2|RxBaudGen:U1|kReg[0]~7     ; 0                 ; 6       ;
;      - receiver:U11|QDRSTReg~1                       ; 0                 ; 6       ;
;      - receiver:U11|QDRSTReg~3                       ; 0                 ; 6       ;
;      - pulseProgrammer:U5|dummyCountReg~37           ; 0                 ; 6       ;
; F1SYNCLK                                             ;                   ;         ;
;      - F1SYNCLK~inputclkctrl                         ; 0                 ; 0       ;
; F2SYNCLK                                             ;                   ;         ;
;      - F2SYNCLK~inputclkctrl                         ; 0                 ; 0       ;
; F3SYNCLK                                             ;                   ;         ;
;      - F3SYNCLK~inputclkctrl                         ; 0                 ; 0       ;
; CLK1                                                 ;                   ;         ;
; RXF                                                  ;                   ;         ;
;      - receiver:U11|usbArbiter:U7|RXF_REG~0          ; 1                 ; 6       ;
; TXE                                                  ;                   ;         ;
;      - receiver:U11|usbArbiter:U7|TXE_REG~0          ; 0                 ; 6       ;
; RxD                                                  ;                   ;         ;
;      - interface:U3|Rx:U2|Mux13~1                    ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux15~1                    ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux9~1                     ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux8~1                     ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux11~1                    ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux12~1                    ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux14~2                    ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux10~0                    ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux7~2                     ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux6~0                     ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux5~2                     ; 1                 ; 6       ;
;      - interface:U3|Rx:U2|Mux0~1                     ; 1                 ; 6       ;
; TRIG_E                                               ;                   ;         ;
;      - pulseProgrammer:U5|inTrigStateNotReg[0]~2     ; 0                 ; 6       ;
;      - pulseProgrammer:U5|inTrigStateReg[0]~feeder   ; 0                 ; 6       ;
; SIG[3]                                               ;                   ;         ;
;      - sigReg0[3]~feeder                             ; 0                 ; 6       ;
; SIG[2]                                               ;                   ;         ;
;      - sigReg0[2]~feeder                             ; 0                 ; 6       ;
; SIG[1]                                               ;                   ;         ;
;      - sigReg0[1]                                    ; 1                 ; 6       ;
; SIG[0]                                               ;                   ;         ;
;      - sigReg0[0]~feeder                             ; 1                 ; 6       ;
; SIG[7]                                               ;                   ;         ;
;      - sigReg0[7]~feeder                             ; 0                 ; 6       ;
; SIG[6]                                               ;                   ;         ;
;      - sigReg0[6]~feeder                             ; 1                 ; 6       ;
; SIG[5]                                               ;                   ;         ;
;      - sigReg0[5]~feeder                             ; 0                 ; 6       ;
; SIG[4]                                               ;                   ;         ;
;      - sigReg0[4]~feeder                             ; 0                 ; 6       ;
; SIG[11]                                              ;                   ;         ;
;      - sigReg0[11]~feeder                            ; 0                 ; 6       ;
; SIG[10]                                              ;                   ;         ;
;      - sigReg0[10]                                   ; 1                 ; 6       ;
; SIG[9]                                               ;                   ;         ;
;      - sigReg0[9]~feeder                             ; 1                 ; 6       ;
; SIG[8]                                               ;                   ;         ;
;      - sigReg0[8]~feeder                             ; 1                 ; 6       ;
; SIG[13]                                              ;                   ;         ;
;      - sigReg0[13]~feeder                            ; 0                 ; 6       ;
; SIG[12]                                              ;                   ;         ;
;      - sigReg0[12]~feeder                            ; 1                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK1                                                                                                ; PIN_Y2             ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; F1SYNCLK                                                                                            ; PIN_V1             ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; F2SYNCLK                                                                                            ; PIN_AG23           ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; F3SYNCLK                                                                                            ; PIN_W26            ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Mux122~0                                                                                            ; LCCOMB_X79_Y38_N30 ; 124     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RST                                                                                                 ; PIN_AE13           ; 351     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; finishReg                                                                                           ; FF_X86_Y52_N7      ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; interface:U3|AHxDReg[7]~1                                                                           ; LCCOMB_X66_Y37_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~1                                                                             ; LCCOMB_X77_Y38_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~10                                                                            ; LCCOMB_X78_Y37_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~12                                                                            ; LCCOMB_X77_Y38_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~13                                                                            ; LCCOMB_X78_Y39_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~14                                                                            ; LCCOMB_X78_Y39_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~16                                                                            ; LCCOMB_X78_Y39_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~17                                                                            ; LCCOMB_X78_Y37_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~18                                                                            ; LCCOMB_X77_Y38_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~19                                                                            ; LCCOMB_X77_Y38_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~2                                                                             ; LCCOMB_X77_Y38_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~20                                                                            ; LCCOMB_X78_Y39_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~21                                                                            ; LCCOMB_X78_Y39_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~22                                                                            ; LCCOMB_X77_Y38_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~23                                                                            ; LCCOMB_X78_Y39_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~24                                                                            ; LCCOMB_X78_Y39_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~25                                                                            ; LCCOMB_X77_Y37_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~26                                                                            ; LCCOMB_X78_Y39_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~27                                                                            ; LCCOMB_X78_Y39_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~28                                                                            ; LCCOMB_X78_Y38_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~29                                                                            ; LCCOMB_X78_Y38_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~3                                                                             ; LCCOMB_X77_Y38_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~30                                                                            ; LCCOMB_X78_Y37_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~31                                                                            ; LCCOMB_X78_Y37_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~32                                                                            ; LCCOMB_X78_Y39_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~33                                                                            ; LCCOMB_X77_Y37_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~4                                                                             ; LCCOMB_X77_Y38_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~6                                                                             ; LCCOMB_X78_Y38_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Decoder1~8                                                                             ; LCCOMB_X77_Y37_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|process_1~0                                                                    ; LCCOMB_X3_Y3_N30   ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|process_2~0                                                                    ; LCCOMB_X3_Y3_N24   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~864                                                                     ; LCCOMB_X7_Y1_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~865                                                                     ; LCCOMB_X7_Y1_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~866                                                                     ; LCCOMB_X7_Y1_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~867                                                                     ; LCCOMB_X7_Y1_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~869                                                                     ; LCCOMB_X2_Y2_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~870                                                                     ; LCCOMB_X2_Y2_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~871                                                                     ; LCCOMB_X2_Y2_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~872                                                                     ; LCCOMB_X2_Y2_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~874                                                                     ; LCCOMB_X4_Y1_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~875                                                                     ; LCCOMB_X5_Y1_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~876                                                                     ; LCCOMB_X5_Y1_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~877                                                                     ; LCCOMB_X4_Y1_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~879                                                                     ; LCCOMB_X7_Y1_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~880                                                                     ; LCCOMB_X1_Y1_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~881                                                                     ; LCCOMB_X4_Y1_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~882                                                                     ; LCCOMB_X7_Y1_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~884                                                                     ; LCCOMB_X3_Y6_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~886                                                                     ; LCCOMB_X1_Y5_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~888                                                                     ; LCCOMB_X1_Y3_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~890                                                                     ; LCCOMB_X9_Y2_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~891                                                                     ; LCCOMB_X1_Y5_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~892                                                                     ; LCCOMB_X2_Y4_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~893                                                                     ; LCCOMB_X1_Y3_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~894                                                                     ; LCCOMB_X3_Y6_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~895                                                                     ; LCCOMB_X2_Y4_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~896                                                                     ; LCCOMB_X1_Y5_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~897                                                                     ; LCCOMB_X2_Y3_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~898                                                                     ; LCCOMB_X5_Y4_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~899                                                                     ; LCCOMB_X1_Y5_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~900                                                                     ; LCCOMB_X3_Y6_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~901                                                                     ; LCCOMB_X2_Y3_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~902                                                                     ; LCCOMB_X9_Y2_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~904                                                                     ; LCCOMB_X4_Y4_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~906                                                                     ; LCCOMB_X6_Y4_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~908                                                                     ; LCCOMB_X8_Y3_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~910                                                                     ; LCCOMB_X5_Y4_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~911                                                                     ; LCCOMB_X7_Y1_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~912                                                                     ; LCCOMB_X4_Y4_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~913                                                                     ; LCCOMB_X8_Y3_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~914                                                                     ; LCCOMB_X6_Y4_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~915                                                                     ; LCCOMB_X6_Y4_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~916                                                                     ; LCCOMB_X4_Y4_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~917                                                                     ; LCCOMB_X8_Y3_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~918                                                                     ; LCCOMB_X5_Y4_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~919                                                                     ; LCCOMB_X4_Y4_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~920                                                                     ; LCCOMB_X6_Y4_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~921                                                                     ; LCCOMB_X8_Y3_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~922                                                                     ; LCCOMB_X6_Y4_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~924                                                                     ; LCCOMB_X4_Y6_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~926                                                                     ; LCCOMB_X3_Y7_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~928                                                                     ; LCCOMB_X3_Y6_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~930                                                                     ; LCCOMB_X1_Y2_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~931                                                                     ; LCCOMB_X3_Y7_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~932                                                                     ; LCCOMB_X4_Y6_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~933                                                                     ; LCCOMB_X1_Y2_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~934                                                                     ; LCCOMB_X10_Y2_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~935                                                                     ; LCCOMB_X3_Y7_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~936                                                                     ; LCCOMB_X4_Y6_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~937                                                                     ; LCCOMB_X3_Y6_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~938                                                                     ; LCCOMB_X10_Y2_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~939                                                                     ; LCCOMB_X4_Y6_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~940                                                                     ; LCCOMB_X3_Y7_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~941                                                                     ; LCCOMB_X3_Y6_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|FIFO:U8|ramReg~942                                                                     ; LCCOMB_X10_Y2_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Rx:U2|RxBaudGen:U1|Equal2~0                                                            ; LCCOMB_X68_Y29_N10 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; interface:U3|Rx:U2|RxBaudGen:U1|cntReg[0]~16                                                        ; LCCOMB_X68_Y29_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Rx:U2|RxBaudGen:U1|kReg[0]~7                                                           ; LCCOMB_X68_Y29_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Rx:U2|RxBaudGen:U1|stateReg[0]                                                         ; FF_X68_Y29_N7      ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; interface:U3|Rx:U2|RxBaudGen:U1|stateReg[1]                                                         ; FF_X68_Y29_N23     ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; interface:U3|Tx:U1|D8Reg[0]~1                                                                       ; LCCOMB_X71_Y45_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Tx:U1|TxBaudGen:U1|baudCnt[0]~12                                                       ; LCCOMB_X71_Y48_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|Tx:U1|TxBaudGen:U1|stateReg                                                            ; FF_X71_Y48_N15     ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; interface:U3|aToHex:U4|QReg~0                                                                       ; LCCOMB_X60_Y37_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|aToHex:U7|QReg~0                                                                       ; LCCOMB_X74_Y30_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|afReg[1]~0                                                                             ; LCCOMB_X71_Y52_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|alReg[13]~0                                                                            ; LCCOMB_X71_Y52_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|coDataReg[9]~2                                                                         ; LCCOMB_X71_Y41_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|doReg[13]~0                                                                            ; LCCOMB_X70_Y52_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|dwReg[15]~0                                                                            ; LCCOMB_X70_Y52_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|hexToA:U3|QReg~1                                                                       ; LCCOMB_X74_Y42_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|messageReg[6]~2                                                                        ; LCCOMB_X67_Y40_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|msg~0                                                                                  ; LCCOMB_X71_Y52_N24 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|msg~1                                                                                  ; LCCOMB_X71_Y52_N26 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|naReg[31]~0                                                                            ; LCCOMB_X78_Y52_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|ndReg[31]~0                                                                            ; LCCOMB_X78_Y52_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|runQReg                                                                                ; FF_X85_Y42_N9      ; 340     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; interface:U3|srReg[13]~0                                                                            ; LCCOMB_X71_Y52_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; interface:U3|srReg[3]                                                                               ; FF_X74_Y53_N19     ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; interface:U3|stReg[15]~0                                                                            ; LCCOMB_X71_Y52_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|maxCountReg~0                     ; LCCOMB_X83_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|ph~31                             ; LCCOMB_X83_Y5_N8   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|maxCountReg~0                     ; LCCOMB_X83_Y5_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|ph~33                             ; LCCOMB_X83_Y5_N28  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|maxCountReg~0                     ; LCCOMB_X79_Y4_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|ph~28                             ; LCCOMB_X79_Y4_N14  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|maxCountReg~0                     ; LCCOMB_X77_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|ph~33                             ; LCCOMB_X77_Y5_N22  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|maxCountReg~0                     ; LCCOMB_X88_Y5_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|ph~31                             ; LCCOMB_X88_Y5_N8   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|maxCountReg~0                     ; LCCOMB_X86_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|ph~33                             ; LCCOMB_X86_Y5_N26  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~13                     ; LCCOMB_X83_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|ph~28                              ; LCCOMB_X83_Y4_N10  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|maxCountReg~0                      ; LCCOMB_X85_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|ph~26                              ; LCCOMB_X85_Y8_N26  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|maxCountReg~0                      ; LCCOMB_X89_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|ph~28                              ; LCCOMB_X89_Y9_N30  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|maxCountReg~0                      ; LCCOMB_X88_Y3_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|ph~28                              ; LCCOMB_X88_Y5_N16  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|maxCountReg~0                      ; LCCOMB_X85_Y2_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|ph~33                              ; LCCOMB_X85_Y2_N30  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|maxCountReg~0                      ; LCCOMB_X88_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|ph~31                              ; LCCOMB_X88_Y5_N4   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|maxCountReg~0                      ; LCCOMB_X89_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|ph~33                              ; LCCOMB_X89_Y7_N28  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|maxCountReg~0                      ; LCCOMB_X79_Y3_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|ph~28                              ; LCCOMB_X79_Y3_N2   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|maxCountReg~0                      ; LCCOMB_X80_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|ph~33                              ; LCCOMB_X80_Y4_N0   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|maxCountReg~0                   ; LCCOMB_X63_Y57_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~17                           ; LCCOMB_X63_Y57_N14 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|maxCountReg~0                      ; LCCOMB_X74_Y58_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|ph~33                              ; LCCOMB_X74_Y58_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|maxCountReg~0                      ; LCCOMB_X74_Y61_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|ph~32                              ; LCCOMB_X74_Y61_N14 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|maxCountReg~0                      ; LCCOMB_X70_Y56_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|ph~28                              ; LCCOMB_X70_Y56_N10 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|maxCountReg~0                      ; LCCOMB_X68_Y57_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|ph~33                              ; LCCOMB_X68_Y57_N12 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|maxCountReg~0                      ; LCCOMB_X69_Y57_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|ph~33                              ; LCCOMB_X69_Y57_N24 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|maxCountReg~0                      ; LCCOMB_X65_Y56_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|ph~32                              ; LCCOMB_X65_Y56_N2  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~16                      ; LCCOMB_X65_Y60_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|ph~28                               ; LCCOMB_X59_Y60_N18 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|maxCountReg~0                       ; LCCOMB_X63_Y61_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|ph~28                               ; LCCOMB_X63_Y61_N0  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|maxCountReg~0                       ; LCCOMB_X63_Y58_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|ph~27                               ; LCCOMB_X63_Y58_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|maxCountReg~0                       ; LCCOMB_X69_Y59_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|ph~28                               ; LCCOMB_X69_Y59_N24 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|maxCountReg~0                       ; LCCOMB_X70_Y59_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|ph~33                               ; LCCOMB_X70_Y59_N28 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|maxCountReg~0                       ; LCCOMB_X72_Y59_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|ph~33                               ; LCCOMB_X72_Y59_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|maxCountReg~0                       ; LCCOMB_X63_Y57_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|ph~32                               ; LCCOMB_X63_Y57_N10 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|maxCountReg~0                       ; LCCOMB_X70_Y56_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|ph~28                               ; LCCOMB_X70_Y56_N30 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|maxCountReg~0                       ; LCCOMB_X66_Y59_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|ph~33                               ; LCCOMB_X66_Y59_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|maxCountReg~0                      ; LCCOMB_X81_Y14_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|ph~32                              ; LCCOMB_X81_Y14_N18 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|maxCountReg~0                      ; LCCOMB_X80_Y15_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|ph~31                              ; LCCOMB_X80_Y15_N6  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|maxCountReg~0                      ; LCCOMB_X81_Y14_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|ph~26                              ; LCCOMB_X81_Y14_N6  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|maxCountReg~0                      ; LCCOMB_X85_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|ph~31                              ; LCCOMB_X84_Y10_N2  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|maxCountReg~0                      ; LCCOMB_X83_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|ph~31                              ; LCCOMB_X83_Y10_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|maxCountReg~0                      ; LCCOMB_X84_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|ph~30                              ; LCCOMB_X84_Y11_N4  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~12                      ; LCCOMB_X80_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|ph~28                               ; LCCOMB_X80_Y11_N4  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|maxCountReg~0                       ; LCCOMB_X85_Y16_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|ph~28                               ; LCCOMB_X85_Y16_N30 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|maxCountReg~0                       ; LCCOMB_X84_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|ph~27                               ; LCCOMB_X84_Y17_N0  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|maxCountReg~0                       ; LCCOMB_X85_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|ph~28                               ; LCCOMB_X85_Y14_N24 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|maxCountReg~0                       ; LCCOMB_X80_Y14_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|ph~33                               ; LCCOMB_X80_Y14_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|maxCountReg~0                       ; LCCOMB_X80_Y16_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|ph~33                               ; LCCOMB_X80_Y16_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|maxCountReg~0                       ; LCCOMB_X85_Y13_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|ph~32                               ; LCCOMB_X85_Y13_N0  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|maxCountReg~0                       ; LCCOMB_X80_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|ph~27                               ; LCCOMB_X80_Y12_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|maxCountReg~0                       ; LCCOMB_X83_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|ph~32                               ; LCCOMB_X83_Y13_N24 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                           ; PLL_1              ; 12285   ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                           ; PLL_1              ; 3789    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                           ; PLL_1              ; 1839    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pulseProgrammer:U5|Add3~3                                                                           ; LCCOMB_X88_Y48_N14 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|Add4~4                                                                           ; LCCOMB_X88_Y48_N22 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|asbAddressReg[0]~0                                                               ; LCCOMB_X91_Y47_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|countReg~3                                                                       ; LCCOMB_X92_Y47_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|dummyCountReg~37                                                                 ; LCCOMB_X90_Y51_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|dummyCountReg~5                                                                  ; LCCOMB_X88_Y48_N8  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|latchGReg~0                                                                      ; LCCOMB_X83_Y42_N0  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|lineLatch:U4|Q[18]                                                               ; FF_X71_Y55_N17     ; 178     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|lineLatch:U4|Q[50]                                                               ; FF_X76_Y30_N13     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|lineLatch:U4|Q~1                                                                 ; LCCOMB_X77_Y41_N22 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|lp0AddressReg[0]~0                                                               ; LCCOMB_X88_Y48_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|lp1AddressReg[0]~2                                                               ; LCCOMB_X92_Y46_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|lp2AddressReg[0]~0                                                               ; LCCOMB_X91_Y45_N30 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|ram:U1|process_0~0                                                               ; LCCOMB_X79_Y38_N24 ; 28      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|syncTrigReg                                                                      ; FF_X83_Y42_N11     ; 24      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|timerLoadReg                                                                     ; FF_X90_Y47_N15     ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U5|trigCReg[2]~3                                                                    ; LCCOMB_X91_Y43_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|asbAddressReg[0]~0                                                               ; LCCOMB_X92_Y56_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|countReg~4                                                                       ; LCCOMB_X89_Y57_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|dummyCountReg~2                                                                  ; LCCOMB_X89_Y57_N24 ; 152     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|latchGReg~0                                                                      ; LCCOMB_X89_Y57_N16 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|lineLatch:U4|Q[18]                                                               ; FF_X79_Y17_N13     ; 153     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|lineLatch:U4|Q[50]                                                               ; FF_X83_Y17_N23     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|lineLatch:U4|Q~1                                                                 ; LCCOMB_X80_Y34_N4  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|lp0AddressReg[0]~0                                                               ; LCCOMB_X89_Y57_N30 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|lp1AddressReg[0]~0                                                               ; LCCOMB_X88_Y56_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|lp2AddressReg[1]~0                                                               ; LCCOMB_X88_Y56_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|ram:U1|process_0~0                                                               ; LCCOMB_X79_Y38_N8  ; 28      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|syncTrigReg                                                                      ; FF_X73_Y57_N17     ; 24      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|timerLoadReg                                                                     ; FF_X90_Y54_N3      ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U6|trigCReg[2]~2                                                                    ; LCCOMB_X91_Y53_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|asbAddressReg[0]~0                                                               ; LCCOMB_X92_Y36_N8  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|countReg~3                                                                       ; LCCOMB_X84_Y33_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|dummyCountReg~2                                                                  ; LCCOMB_X93_Y38_N30 ; 152     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|latchGReg~0                                                                      ; LCCOMB_X93_Y38_N12 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|lineLatch:U4|Q[18]                                                               ; FF_X84_Y8_N31      ; 164     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|lineLatch:U4|Q[50]                                                               ; FF_X83_Y7_N23      ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|lineLatch:U4|Q~1                                                                 ; LCCOMB_X86_Y28_N4  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|lp0AddressReg[0]~0                                                               ; LCCOMB_X89_Y38_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|lp1AddressReg[0]~1                                                               ; LCCOMB_X88_Y36_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|lp2AddressReg[0]~0                                                               ; LCCOMB_X88_Y37_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|ram:U1|process_0~0                                                               ; LCCOMB_X79_Y38_N18 ; 28      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|syncTrigReg                                                                      ; FF_X84_Y39_N31     ; 24      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|timerLoadReg                                                                     ; FF_X92_Y38_N7      ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pulseProgrammer:U7|trigCReg[2]~2                                                                    ; LCCOMB_X93_Y37_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~1                                                                             ; LCCOMB_X66_Y28_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~10                                                                            ; LCCOMB_X66_Y33_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~11                                                                            ; LCCOMB_X80_Y33_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~12                                                                            ; LCCOMB_X80_Y33_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~15                                                                            ; LCCOMB_X67_Y28_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~16                                                                            ; LCCOMB_X80_Y33_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~18                                                                            ; LCCOMB_X67_Y28_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~19                                                                            ; LCCOMB_X80_Y33_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~20                                                                            ; LCCOMB_X80_Y33_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~21                                                                            ; LCCOMB_X80_Y33_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~22                                                                            ; LCCOMB_X80_Y25_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~23                                                                            ; LCCOMB_X80_Y25_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~24                                                                            ; LCCOMB_X80_Y25_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~25                                                                            ; LCCOMB_X80_Y25_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~26                                                                            ; LCCOMB_X80_Y25_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~28                                                                            ; LCCOMB_X80_Y33_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~30                                                                            ; LCCOMB_X66_Y27_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~31                                                                            ; LCCOMB_X80_Y33_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~32                                                                            ; LCCOMB_X66_Y27_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~33                                                                            ; LCCOMB_X66_Y33_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~34                                                                            ; LCCOMB_X66_Y28_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~35                                                                            ; LCCOMB_X66_Y33_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~36                                                                            ; LCCOMB_X66_Y28_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~37                                                                            ; LCCOMB_X66_Y33_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~38                                                                            ; LCCOMB_X66_Y27_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~39                                                                            ; LCCOMB_X66_Y27_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~4                                                                             ; LCCOMB_X62_Y32_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~40                                                                            ; LCCOMB_X66_Y27_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~41                                                                            ; LCCOMB_X66_Y27_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~42                                                                            ; LCCOMB_X66_Y27_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~43                                                                            ; LCCOMB_X80_Y25_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~44                                                                            ; LCCOMB_X66_Y27_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~46                                                                            ; LCCOMB_X71_Y10_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~48                                                                            ; LCCOMB_X67_Y16_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~49                                                                            ; LCCOMB_X71_Y10_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~5                                                                             ; LCCOMB_X62_Y32_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~50                                                                            ; LCCOMB_X67_Y16_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~51                                                                            ; LCCOMB_X71_Y10_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~52                                                                            ; LCCOMB_X66_Y28_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~53                                                                            ; LCCOMB_X71_Y10_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~54                                                                            ; LCCOMB_X66_Y28_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~55                                                                            ; LCCOMB_X71_Y10_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~56                                                                            ; LCCOMB_X67_Y16_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~57                                                                            ; LCCOMB_X71_Y10_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~58                                                                            ; LCCOMB_X67_Y16_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~59                                                                            ; LCCOMB_X63_Y19_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~60                                                                            ; LCCOMB_X67_Y16_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~61                                                                            ; LCCOMB_X63_Y19_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~62                                                                            ; LCCOMB_X67_Y16_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~7                                                                             ; LCCOMB_X66_Y33_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Decoder0~9                                                                             ; LCCOMB_X66_Y33_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Equal0~1                                                                               ; LCCOMB_X69_Y28_N8  ; 1670    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|Equal1~1                                                                               ; LCCOMB_X69_Y33_N4  ; 1670    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|FID_imag.raddr_a[13]~0                                                                 ; LCCOMB_X54_Y53_N0  ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|INTF_stateReg[0]                                                                       ; FF_X66_Y51_N23     ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; receiver:U11|QDRSTReg~0                                                                             ; LCCOMB_X85_Y42_N22 ; 523     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|decode_ara:decode3|eq_node[0] ; LCCOMB_X54_Y53_N12 ; 64      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|decode_ara:decode3|eq_node[1] ; LCCOMB_X54_Y53_N10 ; 64      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|kReg[5]~9                                                                              ; LCCOMB_X66_Y51_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|sigCReg[0]~0                                                                           ; LCCOMB_X76_Y31_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|sigSLatchReg                                                                           ; FF_X76_Y31_N21     ; 351     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|sigSReg[0]~1                                                                           ; LCCOMB_X76_Y31_N22 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|signalAccumulator:U2|QsigSReg[0]~37                                                    ; LCCOMB_X60_Y45_N2  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|signalAccumulator:U2|acqActiveReg                                                      ; FF_X69_Y51_N3      ; 19      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; receiver:U11|signalAccumulator:U2|addressReg~1                                                      ; LCCOMB_X68_Y51_N28 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|signalAccumulator:U2|cReg[15]~0                                                        ; LCCOMB_X67_Y55_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|signalAccumulator:U2|caReg~3                                                           ; LCCOMB_X67_Y53_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|signalAccumulator:U2|cbReg~1                                                           ; LCCOMB_X67_Y52_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|usbArbiter:U7|DIR                                                                      ; FF_X59_Y58_N27     ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; receiver:U11|usbArbiter:U7|Mux22~0                                                                  ; LCCOMB_X59_Y58_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; receiver:U11|usbArbiter:U7|USB_DATA_REG[7]~0                                                        ; LCCOMB_X59_Y58_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                 ;
+---------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK1                                                                      ; PIN_Y2   ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; F1SYNCLK                                                                  ; PIN_V1   ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; F2SYNCLK                                                                  ; PIN_AG23 ; 3       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; F3SYNCLK                                                                  ; PIN_W26  ; 3       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 12285   ; 65                                   ; Global Clock         ; GCLK3            ; --                        ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 3789    ; 102                                  ; Global Clock         ; GCLK4            ; --                        ;
; pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 1839    ; 187                                  ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; interface:U3|c1Reg[1]                                                                                                               ; 2539    ;
; interface:U3|c1Reg[7]                                                                                                               ; 1681    ;
; interface:U3|c1Reg[5]                                                                                                               ; 1678    ;
; interface:U3|c1Reg[9]                                                                                                               ; 1676    ;
; receiver:U11|Equal1~1                                                                                                               ; 1670    ;
; receiver:U11|Equal0~1                                                                                                               ; 1670    ;
; interface:U3|c1Reg[6]                                                                                                               ; 1670    ;
; interface:U3|c1Reg[0]                                                                                                               ; 1661    ;
; interface:U3|c1Reg[4]                                                                                                               ; 1653    ;
; interface:U3|c1Reg[8]                                                                                                               ; 1642    ;
; interface:U3|c1Reg[3]                                                                                                               ; 1631    ;
; interface:U3|c1Reg[2]                                                                                                               ; 1620    ;
; interface:U3|FIFO:U8|ramReg~778                                                                                                     ; 1026    ;
; interface:U3|FIFO:U8|ramReg~820                                                                                                     ; 1025    ;
; interface:U3|FIFO:U8|ramReg~736                                                                                                     ; 1025    ;
; interface:U3|FIFO:U8|ramReg~694                                                                                                     ; 1025    ;
; interface:U3|FIFO:U8|ramReg~652                                                                                                     ; 1025    ;
; interface:U3|FIFO:U8|ramReg~610                                                                                                     ; 1025    ;
; interface:U3|FIFO:U8|ramReg~568                                                                                                     ; 1025    ;
; interface:U3|A~6                                                                                                                    ; 1024    ;
; interface:U3|Add4~14                                                                                                                ; 916     ;
; interface:U3|Add4~4                                                                                                                 ; 908     ;
; interface:U3|Add4~2                                                                                                                 ; 902     ;
; interface:U3|Add5~16                                                                                                                ; 896     ;
; interface:U3|Add4~16                                                                                                                ; 894     ;
; interface:U3|Add4~6                                                                                                                 ; 893     ;
; interface:U3|k1Reg[5]                                                                                                               ; 867     ;
; interface:U3|Add4~8                                                                                                                 ; 867     ;
; interface:U3|k1Reg[4]                                                                                                               ; 866     ;
; interface:U3|Add5~8                                                                                                                 ; 865     ;
; interface:U3|Add5~10                                                                                                                ; 864     ;
; interface:U3|bufLength[0]                                                                                                           ; 858     ;
; interface:U3|Add5~12                                                                                                                ; 849     ;
; interface:U3|k1Reg[1]                                                                                                               ; 848     ;
; interface:U3|k1Reg[0]                                                                                                               ; 847     ;
; interface:U3|Add4~10                                                                                                                ; 846     ;
; interface:U3|Add4~12                                                                                                                ; 844     ;
; interface:U3|Add5~2                                                                                                                 ; 839     ;
; interface:U3|k1Reg[7]                                                                                                               ; 817     ;
; interface:U3|k1Reg[6]                                                                                                               ; 817     ;
; interface:U3|k1Reg[9]                                                                                                               ; 809     ;
; interface:U3|k1Reg[8]                                                                                                               ; 809     ;
; interface:U3|k1Reg[2]                                                                                                               ; 787     ;
; interface:U3|k1Reg[3]                                                                                                               ; 782     ;
; interface:U3|Add5~14                                                                                                                ; 782     ;
; interface:U3|Add5~6                                                                                                                 ; 779     ;
; interface:U3|Add5~4                                                                                                                 ; 779     ;
; interface:U3|Add5~18                                                                                                                ; 716     ;
; receiver:U11|QDRSTReg~0                                                                                                             ; 523     ;
; RST~input                                                                                                                           ; 351     ;
; receiver:U11|sigSLatchReg                                                                                                           ; 351     ;
; interface:U3|runQReg                                                                                                                ; 340     ;
; interface:U3|Decoder0~31                                                                                                            ; 274     ;
; interface:U3|Decoder0~30                                                                                                            ; 274     ;
; interface:U3|Decoder0~29                                                                                                            ; 274     ;
; interface:U3|Decoder0~28                                                                                                            ; 274     ;
; interface:U3|Decoder0~27                                                                                                            ; 274     ;
; interface:U3|Decoder0~26                                                                                                            ; 274     ;
; interface:U3|Decoder0~25                                                                                                            ; 274     ;
; interface:U3|Decoder0~24                                                                                                            ; 274     ;
; interface:U3|Decoder0~23                                                                                                            ; 274     ;
; interface:U3|Decoder0~22                                                                                                            ; 274     ;
; interface:U3|Decoder0~21                                                                                                            ; 274     ;
; interface:U3|Decoder0~5                                                                                                             ; 274     ;
; interface:U3|Decoder0~1                                                                                                             ; 274     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[7]                                                                                       ; 270     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[7]                                                                                        ; 268     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[7]                                                                                        ; 263     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[8]                                                                                        ; 259     ;
; interface:U3|Decoder0~19                                                                                                            ; 258     ;
; interface:U3|Decoder0~18                                                                                                            ; 258     ;
; interface:U3|Decoder0~17                                                                                                            ; 258     ;
; interface:U3|Decoder0~16                                                                                                            ; 258     ;
; interface:U3|Decoder0~15                                                                                                            ; 258     ;
; interface:U3|Decoder0~14                                                                                                            ; 258     ;
; interface:U3|Decoder0~13                                                                                                            ; 258     ;
; interface:U3|Decoder0~12                                                                                                            ; 258     ;
; interface:U3|Decoder0~11                                                                                                            ; 258     ;
; interface:U3|Decoder0~10                                                                                                            ; 258     ;
; interface:U3|Decoder0~9                                                                                                             ; 258     ;
; interface:U3|Decoder0~8                                                                                                             ; 258     ;
; interface:U3|Decoder0~7                                                                                                             ; 258     ;
; interface:U3|Decoder0~6                                                                                                             ; 258     ;
; interface:U3|Decoder0~4                                                                                                             ; 258     ;
; interface:U3|Decoder0~3                                                                                                             ; 258     ;
; interface:U3|Decoder0~2                                                                                                             ; 258     ;
; interface:U3|Decoder0~0                                                                                                             ; 258     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[8]                                                                                       ; 258     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[8]                                                                                        ; 251     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[3]                                                                                        ; 236     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[3]                                                                                        ; 235     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[3]                                                                                       ; 234     ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a107                                  ; 233     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[6]                                                                                        ; 232     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[6]                                                                                        ; 230     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[6]                                                                                       ; 228     ;
; pulseProgrammer:U7|stateReg[1]                                                                                                      ; 220     ;
; pulseProgrammer:U6|stateReg[1]                                                                                                      ; 217     ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a107                                  ; 206     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[5]                                                                                       ; 205     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[4]                                                                                        ; 204     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[5]                                                                                        ; 204     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[4]                                                                                        ; 203     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[4]                                                                                       ; 202     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[5]                                                                                        ; 202     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[0]                                                                                       ; 201     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[0]                                                                                        ; 201     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[0]                                                                                        ; 201     ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a107                                  ; 200     ;
; interface:U3|stateReg[5]                                                                                                            ; 199     ;
; pulseProgrammer:U5|stateReg[1]                                                                                                      ; 194     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[2]                                                                                       ; 191     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[2]                                                                                        ; 191     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[2]                                                                                        ; 188     ;
; pulseProgrammer:U5|lineLatch:U4|Q[18]                                                                                               ; 178     ;
; interface:U3|wPlus4Reg[1]                                                                                                           ; 175     ;
; interface:U3|wPlus4Reg[0]                                                                                                           ; 174     ;
; interface:U3|stateReg[1]                                                                                                            ; 171     ;
; interface:U3|wPlus4Reg[2]                                                                                                           ; 170     ;
; interface:U3|wPlus4Reg[3]                                                                                                           ; 170     ;
; interface:U3|wPlus4Reg[5]                                                                                                           ; 166     ;
; interface:U3|wPlus4Reg[4]                                                                                                           ; 165     ;
; pulseProgrammer:U7|lineLatch:U4|Q[18]                                                                                               ; 164     ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[1]                                                                                        ; 159     ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[1]                                                                                        ; 159     ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[1]                                                                                       ; 158     ;
; pulseProgrammer:U6|lineLatch:U4|Q[18]                                                                                               ; 153     ;
; pulseProgrammer:U7|dummyCountReg~2                                                                                                  ; 152     ;
; pulseProgrammer:U6|dummyCountReg~2                                                                                                  ; 152     ;
; interface:U3|rsReg                                                                                                                  ; 145     ;
; interface:U3|stateReg[3]                                                                                                            ; 135     ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a105                                  ; 130     ;
; interface:U3|stateReg[0]                                                                                                            ; 130     ;
; receiver:U11|FID_imag.raddr_a[13]~0                                                                                                 ; 129     ;
; receiver:U11|signalAccumulator:U2|QsigSReg[0]~37                                                                                    ; 128     ;
; receiver:U11|FID_imag.raddr_a[12]~13                                                                                                ; 128     ;
; receiver:U11|FID_imag.raddr_a[11]~12                                                                                                ; 128     ;
; receiver:U11|FID_imag.raddr_a[10]~11                                                                                                ; 128     ;
; receiver:U11|FID_imag.raddr_a[9]~10                                                                                                 ; 128     ;
; receiver:U11|FID_imag.raddr_a[8]~9                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[7]~8                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[6]~7                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[5]~6                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[4]~5                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[3]~4                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[2]~3                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[1]~2                                                                                                  ; 128     ;
; receiver:U11|FID_imag.raddr_a[0]~1                                                                                                  ; 128     ;
; interface:U3|A[1023][7]~320                                                                                                         ; 128     ;
; interface:U3|A[1020][7]~318                                                                                                         ; 128     ;
; interface:U3|A[1021][7]~316                                                                                                         ; 128     ;
; interface:U3|A[1022][7]~314                                                                                                         ; 128     ;
; interface:U3|A[1011][7]~300                                                                                                         ; 128     ;
; interface:U3|A[1008][7]~298                                                                                                         ; 128     ;
; interface:U3|A[1010][7]~296                                                                                                         ; 128     ;
; interface:U3|A[1009][7]~294                                                                                                         ; 128     ;
; interface:U3|A[1019][7]~280                                                                                                         ; 128     ;
; interface:U3|A[1016][7]~278                                                                                                         ; 128     ;
; interface:U3|A[1018][7]~276                                                                                                         ; 128     ;
; interface:U3|A[1017][7]~274                                                                                                         ; 128     ;
; interface:U3|A[1015][7]~260                                                                                                         ; 128     ;
; interface:U3|A[1012][7]~258                                                                                                         ; 128     ;
; interface:U3|A[1013][7]~256                                                                                                         ; 128     ;
; interface:U3|A[1014][7]~254                                                                                                         ; 128     ;
; interface:U3|A[191][7]~200                                                                                                          ; 128     ;
; interface:U3|A[143][7]~195                                                                                                          ; 128     ;
; interface:U3|A[159][7]~190                                                                                                          ; 128     ;
; interface:U3|A[511][7]~171                                                                                                          ; 128     ;
; interface:U3|A[508][7]~169                                                                                                          ; 128     ;
; interface:U3|A[509][7]~167                                                                                                          ; 128     ;
; interface:U3|A[510][7]~165                                                                                                          ; 128     ;
; interface:U3|A[499][7]~151                                                                                                          ; 128     ;
; interface:U3|A[496][7]~149                                                                                                          ; 128     ;
; interface:U3|A[498][7]~147                                                                                                          ; 128     ;
; interface:U3|A[497][7]~145                                                                                                          ; 128     ;
; interface:U3|A[503][7]~131                                                                                                          ; 128     ;
; interface:U3|A[500][7]~129                                                                                                          ; 128     ;
; interface:U3|A[501][7]~127                                                                                                          ; 128     ;
; interface:U3|A[502][7]~125                                                                                                          ; 128     ;
; interface:U3|A[507][7]~111                                                                                                          ; 128     ;
; interface:U3|A[504][7]~109                                                                                                          ; 128     ;
; interface:U3|A[506][7]~107                                                                                                          ; 128     ;
; interface:U3|A[505][7]~105                                                                                                          ; 128     ;
; interface:U3|A[703][7]~51                                                                                                           ; 128     ;
; interface:U3|A[655][7]~46                                                                                                           ; 128     ;
; interface:U3|A[671][7]~41                                                                                                           ; 128     ;
; phaseController:U8|phaseCycleMemoryArray:U1|toggleReg                                                                               ; 128     ;
; interface:U3|ch2Reg                                                                                                                 ; 127     ;
; Mux122~0                                                                                                                            ; 124     ;
; interface:U3|stateReg[4]                                                                                                            ; 124     ;
; interface:U3|mReg[0]                                                                                                                ; 123     ;
; interface:U3|A[51][7]~935                                                                                                           ; 120     ;
; interface:U3|A[35][7]~932                                                                                                           ; 120     ;
; interface:U3|A[19][7]~930                                                                                                           ; 120     ;
; interface:U3|A[572][7]~868                                                                                                          ; 120     ;
; interface:U3|A[524][7]~866                                                                                                          ; 120     ;
; interface:U3|A[556][7]~864                                                                                                          ; 120     ;
; interface:U3|A[540][7]~862                                                                                                          ; 120     ;
; interface:U3|A[115][7]~555                                                                                                          ; 120     ;
; interface:U3|A[627][7]~552                                                                                                          ; 120     ;
; interface:U3|A[67][7]~549                                                                                                           ; 120     ;
; interface:U3|A[579][7]~547                                                                                                          ; 120     ;
; interface:U3|A[99][7]~543                                                                                                           ; 120     ;
; interface:U3|A[611][7]~541                                                                                                          ; 120     ;
; interface:U3|A[83][7]~537                                                                                                           ; 120     ;
; interface:U3|A[595][7]~534                                                                                                          ; 120     ;
; interface:U3|A[243][7]~397                                                                                                          ; 120     ;
; interface:U3|A[755][7]~392                                                                                                          ; 120     ;
; interface:U3|A[195][7]~379                                                                                                          ; 120     ;
; interface:U3|A[707][7]~370                                                                                                          ; 120     ;
; interface:U3|A[211][7]~361                                                                                                          ; 120     ;
; interface:U3|A[723][7]~356                                                                                                          ; 120     ;
; interface:U3|A[236][7]~343                                                                                                          ; 120     ;
; interface:U3|A[739][7]~334                                                                                                          ; 120     ;
; interface:U3|A[163][7]~185                                                                                                          ; 120     ;
; interface:U3|A[684][7]~36                                                                                                           ; 120     ;
; interface:U3|mReg[1]                                                                                                                ; 120     ;
; interface:U3|A[3][0]~2                                                                                                              ; 120     ;
; phaseController:U10|phaseCycleMemoryArray:U1|toggleReg                                                                              ; 120     ;
; phaseController:U9|phaseCycleMemoryArray:U1|toggleReg                                                                               ; 120     ;
; interface:U3|stateReg[6]                                                                                                            ; 116     ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a104                                  ; 113     ;
; interface:U3|mReg[2]                                                                                                                ; 112     ;
; interface:U3|stateReg[2]                                                                                                            ; 112     ;
; interface:U3|mReg[3]                                                                                                                ; 111     ;
; interface:U3|A[255][7]~240                                                                                                          ; 104     ;
; interface:U3|A[767][7]~91                                                                                                           ; 104     ;
; pulseProgrammer:U5|LessThan0~10                                                                                                     ; 96      ;
; interface:U3|FIFO:U8|rptrReg[5]                                                                                                     ; 93      ;
; interface:U3|FIFO:U8|rptrReg[4]                                                                                                     ; 92      ;
; phaseController:U8|phaseCycleMemoryArray:U1|initReg                                                                                 ; 90      ;
; pulseProgrammer:U6|LessThan0~10                                                                                                     ; 89      ;
; pulseProgrammer:U5|dummyCountReg~1                                                                                                  ; 88      ;
; interface:U3|FIFO:U8|rptrReg[2]                                                                                                     ; 88      ;
; interface:U3|FIFO:U8|rptrReg[3]                                                                                                     ; 88      ;
; pulseProgrammer:U6|Mux104~0                                                                                                         ; 86      ;
; interface:U3|mReg[4]                                                                                                                ; 85      ;
; interface:U3|FIFO:U8|rptrReg[1]                                                                                                     ; 84      ;
; interface:U3|FIFO:U8|rptrReg[0]                                                                                                     ; 83      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a109                                  ; 83      ;
; phaseController:U10|phaseCycleMemoryArray:U1|initReg                                                                                ; 80      ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a109                                  ; 79      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a109                                  ; 79      ;
; pulseProgrammer:U7|process_6~0                                                                                                      ; 77      ;
; pulseProgrammer:U6|Mux364~5                                                                                                         ; 77      ;
; receiver:U11|signalAccumulator:U2|stateReg[3]                                                                                       ; 77      ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a108                                  ; 76      ;
; interface:U3|stateReg[7]                                                                                                            ; 76      ;
; interface:U3|bufLength[9]                                                                                                           ; 73      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a108                                  ; 73      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a108                                  ; 73      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a105                                  ; 72      ;
; interface:U3|bufLength[8]                                                                                                           ; 71      ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|address_reg_a[0]                                              ; 70      ;
; pulseProgrammer:U5|process_6~0                                                                                                      ; 70      ;
; interface:U3|FIFO:U8|process_1~0                                                                                                    ; 70      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a105                                  ; 70      ;
; phaseController:U9|phaseCycleMemoryArray:U1|initReg                                                                                 ; 69      ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~15                                                           ; 68      ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|address_reg_a[0]                                              ; 68      ;
; interface:U3|FIFO:U8|wptrReg[4]                                                                                                     ; 68      ;
; interface:U3|FIFO:U8|wptrReg[5]                                                                                                     ; 68      ;
; interface:U3|A[3][0]~1                                                                                                              ; 66      ;
; interface:U3|afReg[1]                                                                                                               ; 65      ;
; interface:U3|Rx:U2|QReg[5]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[1]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[3]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[4]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[7]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[6]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[0]                                                                                                          ; 65      ;
; interface:U3|Rx:U2|QReg[2]                                                                                                          ; 65      ;
; receiver:U11|signalAccumulator:U2|Equal2~4                                                                                          ; 64      ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|decode_ara:decode3|eq_node[0]                                 ; 64      ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|decode_ara:decode3|eq_node[1]                                 ; 64      ;
; pulseProgrammer:U7|stateReg[2]                                                                                                      ; 64      ;
; pulseProgrammer:U5|syReg                                                                                                            ; 64      ;
; pulseProgrammer:U5|lineLatch:U4|Q~1                                                                                                 ; 62      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a111                                  ; 62      ;
; pulseProgrammer:U6|stateReg[2]                                                                                                      ; 62      ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16                                                           ; 61      ;
; pulseProgrammer:U6|lineLatch:U4|Q[51]                                                                                               ; 61      ;
; pulseProgrammer:U5|lineLatch:U4|Q[51]                                                                                               ; 61      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a111                                  ; 61      ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a111                                  ; 60      ;
; pulseProgrammer:U5|stateReg[2]                                                                                                      ; 59      ;
; pulseProgrammer:U7|syReg                                                                                                            ; 59      ;
; pulseProgrammer:U6|syReg                                                                                                            ; 59      ;
; pulseProgrammer:U6|lineLatch:U4|Q[11]                                                                                               ; 58      ;
; pulseProgrammer:U5|lineLatch:U4|Q[11]                                                                                               ; 57      ;
; pulseProgrammer:U7|lineLatch:U4|Q~1                                                                                                 ; 57      ;
; pulseProgrammer:U6|lineLatch:U4|Q~1                                                                                                 ; 57      ;
; pulseProgrammer:U6|lineLatch:U4|Q[10]                                                                                               ; 56      ;
; pulseProgrammer:U7|lineLatch:U4|Q[11]                                                                                               ; 54      ;
; pulseProgrammer:U7|lineLatch:U4|Q[51]                                                                                               ; 54      ;
; pulseProgrammer:U6|lineLatch:U4|Q[12]                                                                                               ; 54      ;
; pulseProgrammer:U5|lineLatch:U4|Q[12]                                                                                               ; 54      ;
; pulseProgrammer:U7|lineLatch:U4|Q[12]                                                                                               ; 53      ;
; pulseProgrammer:U5|lineLatch:U4|Q[10]                                                                                               ; 53      ;
; pulseProgrammer:U7|lp1EndReg                                                                                                        ; 52      ;
; pulseProgrammer:U7|lp2EndReg                                                                                                        ; 52      ;
; pulseProgrammer:U6|lp1EndReg                                                                                                        ; 52      ;
; pulseProgrammer:U6|lp2EndReg                                                                                                        ; 52      ;
; interface:U3|Decoder0~20                                                                                                            ; 52      ;
; interface:U3|coDataReg[9]                                                                                                           ; 51      ;
; interface:U3|coDataReg[8]                                                                                                           ; 51      ;
; interface:U3|coDataReg[7]                                                                                                           ; 51      ;
; interface:U3|coDataReg[6]                                                                                                           ; 51      ;
; interface:U3|coDataReg[5]                                                                                                           ; 51      ;
; interface:U3|coDataReg[4]                                                                                                           ; 51      ;
; interface:U3|coDataReg[3]                                                                                                           ; 51      ;
; interface:U3|coDataReg[2]                                                                                                           ; 51      ;
; interface:U3|coDataReg[1]                                                                                                           ; 51      ;
; interface:U3|coDataReg[0]                                                                                                           ; 51      ;
; pulseProgrammer:U5|lp1EndReg                                                                                                        ; 51      ;
; pulseProgrammer:U5|lp2EndReg                                                                                                        ; 51      ;
; receiver:U11|avSigSReg[9][17]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][16]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][15]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][14]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][13]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][12]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][11]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][10]                                                                                                       ; 51      ;
; receiver:U11|avSigSReg[9][9]                                                                                                        ; 51      ;
; receiver:U11|avSigSReg[9][8]                                                                                                        ; 51      ;
; receiver:U11|avSigSReg[9][7]                                                                                                        ; 51      ;
; receiver:U11|avSigSReg[9][6]                                                                                                        ; 51      ;
; receiver:U11|avSigSReg[9][5]                                                                                                        ; 51      ;
; receiver:U11|avSigSReg[9][4]                                                                                                        ; 51      ;
; receiver:U11|avSigCReg[9][17]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][16]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][15]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][14]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][13]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][12]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][11]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][10]                                                                                                       ; 51      ;
; receiver:U11|avSigCReg[9][9]                                                                                                        ; 51      ;
; receiver:U11|avSigCReg[9][8]                                                                                                        ; 51      ;
; receiver:U11|avSigCReg[9][7]                                                                                                        ; 51      ;
; receiver:U11|avSigCReg[9][6]                                                                                                        ; 51      ;
; receiver:U11|avSigCReg[9][5]                                                                                                        ; 51      ;
; receiver:U11|avSigCReg[9][4]                                                                                                        ; 51      ;
; pulseProgrammer:U7|stateReg[0]                                                                                                      ; 51      ;
; interface:U3|coAddressReg[3]                                                                                                        ; 50      ;
; interface:U3|coAddressReg[2]                                                                                                        ; 50      ;
; interface:U3|coAddressReg[1]                                                                                                        ; 50      ;
; pulseProgrammer:U7|lineLatch:U4|Q[10]                                                                                               ; 50      ;
; pulseProgrammer:U6|stateReg[0]                                                                                                      ; 48      ;
; pulseProgrammer:U6|lp0EndReg                                                                                                        ; 47      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a104                                  ; 47      ;
; pulseProgrammer:U5|stateReg[0]                                                                                                      ; 47      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a104                                  ; 46      ;
; pulseProgrammer:U5|lp0EndReg                                                                                                        ; 45      ;
; receiver:U11|kReg[1]                                                                                                                ; 45      ;
; pulseProgrammer:U6|timerLoadReg                                                                                                     ; 44      ;
; pulseProgrammer:U5|timerLoadReg                                                                                                     ; 44      ;
; receiver:U11|kReg[0]                                                                                                                ; 43      ;
; pulseProgrammer:U7|timerLoadReg                                                                                                     ; 41      ;
; pulseProgrammer:U6|stateReg[3]                                                                                                      ; 41      ;
; receiver:U11|sigSReg[13]                                                                                                            ; 40      ;
; receiver:U11|sigCReg[13]                                                                                                            ; 40      ;
; pulseProgrammer:U5|Add3~3                                                                                                           ; 40      ;
; pulseProgrammer:U5|Add4~4                                                                                                           ; 40      ;
; pulseProgrammer:U7|lp1AddressReg[0]~0                                                                                               ; 40      ;
; pulseProgrammer:U7|Mux206~0                                                                                                         ; 40      ;
; pulseProgrammer:U6|Mux155~0                                                                                                         ; 40      ;
; pulseProgrammer:U6|Mux166~0                                                                                                         ; 40      ;
; pulseProgrammer:U5|lineLatch:U4|Q[7]                                                                                                ; 40      ;
; pulseProgrammer:U6|lp0CountReg~4                                                                                                    ; 40      ;
; interface:U3|msg~1                                                                                                                  ; 40      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a110                                  ; 40      ;
; pulseProgrammer:U5|lineLatch:U4|Q[8]                                                                                                ; 39      ;
; pulseProgrammer:U5|lineLatch:U4|Q[9]                                                                                                ; 39      ;
; interface:U3|msg[1]                                                                                                                 ; 39      ;
; pulseProgrammer:U7|stateReg[3]                                                                                                      ; 39      ;
; pulseProgrammer:U5|stateReg[3]                                                                                                      ; 38      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|currentCountReg~0                                                   ; 37      ;
; pulseProgrammer:U7|lp0CountReg~1                                                                                                    ; 37      ;
; interface:U3|msg[3]                                                                                                                 ; 37      ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a110                                  ; 37      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a110                                  ; 37      ;
; pulseProgrammer:U7|lp0CountReg~4                                                                                                    ; 36      ;
; pulseProgrammer:U5|lp0CountReg~0                                                                                                    ; 36      ;
; interface:U3|msg[0]                                                                                                                 ; 36      ;
; pulseProgrammer:U5|lineLatch:U4|Q[1]                                                                                                ; 35      ;
; pulseProgrammer:U5|lineLatch:U4|Q[0]                                                                                                ; 35      ;
; pulseProgrammer:U7|lineLatch:U4|Q[8]                                                                                                ; 34      ;
; pulseProgrammer:U7|lineLatch:U4|Q[9]                                                                                                ; 34      ;
; pulseProgrammer:U7|lineLatch:U4|Q[7]                                                                                                ; 34      ;
; pulseProgrammer:U6|lineLatch:U4|Q[7]                                                                                                ; 34      ;
; pulseProgrammer:U5|lineLatch:U4|Q[5]                                                                                                ; 34      ;
; pulseProgrammer:U5|lineLatch:U4|Q[6]                                                                                                ; 34      ;
; interface:U3|Equal33~0                                                                                                              ; 34      ;
; interface:U3|Equal24~5                                                                                                              ; 34      ;
; interface:U3|msg[2]                                                                                                                 ; 34      ;
; pulseProgrammer:U7|lineLatch:U4|Q[1]                                                                                                ; 33      ;
; pulseProgrammer:U7|lineLatch:U4|Q[2]                                                                                                ; 33      ;
; pulseProgrammer:U7|lineLatch:U4|Q[3]                                                                                                ; 33      ;
; pulseProgrammer:U7|lineLatch:U4|Q[4]                                                                                                ; 33      ;
; pulseProgrammer:U7|lineLatch:U4|Q[5]                                                                                                ; 33      ;
; pulseProgrammer:U7|lineLatch:U4|Q[6]                                                                                                ; 33      ;
; pulseProgrammer:U7|lineLatch:U4|Q[0]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[8]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[9]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[1]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[2]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[3]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[4]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[5]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[6]                                                                                                ; 33      ;
; pulseProgrammer:U6|lineLatch:U4|Q[0]                                                                                                ; 33      ;
; pulseProgrammer:U5|lineLatch:U4|Q[2]                                                                                                ; 33      ;
; pulseProgrammer:U5|lineLatch:U4|Q[3]                                                                                                ; 33      ;
; pulseProgrammer:U5|lineLatch:U4|Q[4]                                                                                                ; 33      ;
; interface:U3|datBuf32Reg~1                                                                                                          ; 33      ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a106                                  ; 33      ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~14                                                           ; 32      ;
; interface:U3|ndReg[31]~0                                                                                                            ; 32      ;
; interface:U3|dwReg[15]~0                                                                                                            ; 32      ;
; interface:U3|doReg[13]~0                                                                                                            ; 32      ;
; interface:U3|srReg[13]~0                                                                                                            ; 32      ;
; interface:U3|afReg[1]~0                                                                                                             ; 32      ;
; pulseProgrammer:U5|dummyCountReg~2                                                                                                  ; 32      ;
; interface:U3|arReg~0                                                                                                                ; 32      ;
; interface:U3|Equal26~0                                                                                                              ; 32      ;
; interface:U3|Equal25~3                                                                                                              ; 32      ;
; interface:U3|Equal28~2                                                                                                              ; 32      ;
; interface:U3|Equal27~6                                                                                                              ; 32      ;
; interface:U3|Equal31~0                                                                                                              ; 32      ;
; interface:U3|Equal30~0                                                                                                              ; 32      ;
; interface:U3|Equal29~1                                                                                                              ; 32      ;
; interface:U3|datBuf32Reg[0]~5                                                                                                       ; 32      ;
; interface:U3|stReg[15]~0                                                                                                            ; 32      ;
; receiver:U11|signalAccumulator:U2|caReg~3                                                                                           ; 32      ;
; interface:U3|naReg[31]~0                                                                                                            ; 32      ;
; interface:U3|alReg[13]~0                                                                                                            ; 32      ;
; receiver:U11|signalAccumulator:U2|stateReg[4]                                                                                       ; 32      ;
; interface:U3|Add0~5                                                                                                                 ; 31      ;
; interface:U3|Add0~4                                                                                                                 ; 31      ;
; interface:U3|k4Reg[1]                                                                                                               ; 31      ;
; interface:U3|k4Reg[3]                                                                                                               ; 31      ;
; pulseProgrammer:U6|currentAddressReg[0]                                                                                             ; 31      ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a106                                  ; 31      ;
; interface:U3|k4Reg[0]                                                                                                               ; 30      ;
; interface:U3|bufLength[1]                                                                                                           ; 30      ;
; pulseProgrammer:U7|currentAddressReg[10]                                                                                            ; 30      ;
; pulseProgrammer:U7|currentAddressReg[9]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[8]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[7]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[6]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[5]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[4]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[3]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[2]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[1]                                                                                             ; 30      ;
; pulseProgrammer:U7|currentAddressReg[0]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[10]                                                                                            ; 30      ;
; pulseProgrammer:U6|currentAddressReg[9]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[8]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[7]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[6]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[5]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[4]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[3]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[2]                                                                                             ; 30      ;
; pulseProgrammer:U6|currentAddressReg[1]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[10]                                                                                            ; 30      ;
; pulseProgrammer:U5|currentAddressReg[9]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[8]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[7]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[6]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[5]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[4]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[3]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[2]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[1]                                                                                             ; 30      ;
; pulseProgrammer:U5|currentAddressReg[0]                                                                                             ; 30      ;
; pulseProgrammer:U7|dummyCountReg~18                                                                                                 ; 28      ;
; pulseProgrammer:U7|dummyCountReg~3                                                                                                  ; 28      ;
; pulseProgrammer:U5|dummyCountReg~5                                                                                                  ; 28      ;
; pulseProgrammer:U7|LessThan0~10                                                                                                     ; 28      ;
; pulseProgrammer:U7|ram:U1|process_0~0                                                                                               ; 28      ;
; pulseProgrammer:U6|ram:U1|process_0~0                                                                                               ; 28      ;
; pulseProgrammer:U5|ram:U1|process_0~0                                                                                               ; 28      ;
; interface:U3|aToHex:U7|QReg[2]                                                                                                      ; 28      ;
; interface:U3|aToHex:U7|QReg[1]                                                                                                      ; 28      ;
; interface:U3|aToHex:U7|QReg[0]                                                                                                      ; 28      ;
; interface:U3|aToHex:U7|QReg[3]                                                                                                      ; 28      ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a106                                  ; 28      ;
; ~GND                                                                                                                                ; 27      ;
; interface:U3|wReg[4]                                                                                                                ; 27      ;
; interface:U3|bufLength[5]                                                                                                           ; 27      ;
; interface:U3|bufLength[2]                                                                                                           ; 27      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|currentCountReg~0                                                  ; 26      ;
; interface:U3|k4Reg[2]                                                                                                               ; 26      ;
; pulseProgrammer:U6|dummyCountReg~18                                                                                                 ; 24      ;
; pulseProgrammer:U7|syncTrigReg                                                                                                      ; 24      ;
; pulseProgrammer:U6|syncTrigReg                                                                                                      ; 24      ;
; pulseProgrammer:U5|syncTrigReg                                                                                                      ; 24      ;
; phaseController:U10|QuadDDS20MHz:U2|AS1Reg[9]                                                                                       ; 24      ;
; phaseController:U8|QuadDDS20MHz:U2|AS1Reg[9]                                                                                        ; 24      ;
; receiver:U11|INTF_stateReg[0]                                                                                                       ; 24      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|currentCountReg~0                                                   ; 23      ;
; interface:U3|bufLength[3]                                                                                                           ; 23      ;
; receiver:U11|transActiveReg                                                                                                         ; 23      ;
; pulseProgrammer:U7|lineLatch:U4|Q[50]                                                                                               ; 22      ;
; pulseProgrammer:U6|lineLatch:U4|Q[50]                                                                                               ; 22      ;
; pulseProgrammer:U5|lineLatch:U4|Q[50]                                                                                               ; 22      ;
; finishReg                                                                                                                           ; 22      ;
; phaseController:U9|QuadDDS20MHz:U2|AS1Reg[9]                                                                                        ; 22      ;
; interface:U3|Tx:U1|stateReg[5]                                                                                                      ; 22      ;
; receiver:U11|sigSReg2b[31]                                                                                                          ; 21      ;
; receiver:U11|sigCReg2b[31]                                                                                                          ; 21      ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph_rtl_0_bypass[16]                                             ; 21      ;
; interface:U3|bufLength[7]                                                                                                           ; 21      ;
; interface:U3|bufLength[6]                                                                                                           ; 21      ;
; interface:U3|bufLength[4]                                                                                                           ; 21      ;
; interface:U3|A[0][3]                                                                                                                ; 21      ;
; interface:U3|FIFO:U8|wptrReg[1]                                                                                                     ; 21      ;
; pulseProgrammer:U6|runAddressReg[0]                                                                                                 ; 21      ;
; interface:U3|wReg[3]                                                                                                                ; 20      ;
; interface:U3|A[0][0]                                                                                                                ; 20      ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|altsyncram:ph_rtl_0|altsyncram_nbc1:auto_generated|ram_block1a1 ; 20      ;
; interface:U3|FIFO:U8|wptrReg[2]                                                                                                     ; 20      ;
; interface:U3|FIFO:U8|wptrReg[3]                                                                                                     ; 20      ;
; interface:U3|FIFO:U8|wptrReg[0]                                                                                                     ; 20      ;
; pulseProgrammer:U7|runAddressReg[0]                                                                                                 ; 20      ;
; receiver:U11|signalAccumulator:U2|Equal3~8                                                                                          ; 19      ;
; pulseProgrammer:U5|Mux104~0                                                                                                         ; 19      ;
; interface:U3|mReg[5]                                                                                                                ; 19      ;
; interface:U3|wReg[1]                                                                                                                ; 19      ;
; interface:U3|wReg[0]                                                                                                                ; 19      ;
; interface:U3|Mux8883~0                                                                                                              ; 19      ;
; interface:U3|A[0][2]                                                                                                                ; 19      ;
; receiver:U11|signalAccumulator:U2|acqActiveReg                                                                                      ; 19      ;
; pulseProgrammer:U5|runAddressReg[0]                                                                                                 ; 19      ;
; receiver:U11|QDStateReg[2]                                                                                                          ; 18      ;
; receiver:U11|QDStateReg[1]                                                                                                          ; 18      ;
; interface:U3|srReg[1]                                                                                                               ; 18      ;
; interface:U3|Mux7432~2                                                                                                              ; 18      ;
; interface:U3|msg~0                                                                                                                  ; 18      ;
; receiver:U11|INTF_stateReg[2]                                                                                                       ; 18      ;
; receiver:U11|INTF_stateReg[1]                                                                                                       ; 18      ;
; interface:U3|Tx:U1|BusyReg                                                                                                          ; 18      ;
; interface:U3|AH3DReg[7]~1                                                                                                           ; 17      ;
; interface:U3|argReg[2]                                                                                                              ; 17      ;
; interface:U3|A[0][1]                                                                                                                ; 17      ;
; interface:U3|Rx:U2|RxBaudGen:U1|stateReg[0]                                                                                         ; 17      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~15                                                      ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~13                                                      ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~12                                                      ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~10                                                      ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~8                                                       ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~6                                                       ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~4                                                       ; 16      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~2                                                       ; 16      ;
; interface:U3|AH3DReg[0]~3                                                                                                           ; 16      ;
; receiver:U11|signalAccumulator:U2|cbReg~1                                                                                           ; 16      ;
; interface:U3|c1Reg[0]~1                                                                                                             ; 16      ;
; interface:U3|argReg[1]~7                                                                                                            ; 16      ;
; interface:U3|argReg[0]~3                                                                                                            ; 16      ;
; interface:U3|argReg[0]~2                                                                                                            ; 16      ;
; interface:U3|argReg[0]~1                                                                                                            ; 16      ;
; interface:U3|Equal45~2                                                                                                              ; 16      ;
; sigReg1[13]                                                                                                                         ; 16      ;
; interface:U3|Rx:U2|stateReg[4]                                                                                                      ; 16      ;
; pulseProgrammer:U7|runAddressReg[7]                                                                                                 ; 16      ;
; pulseProgrammer:U6|runAddressReg[7]                                                                                                 ; 16      ;
; pulseProgrammer:U5|runAddressReg[7]                                                                                                 ; 16      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~15                                                     ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~13                                                      ; 15      ;
; interface:U3|coAddressReg[5]                                                                                                        ; 15      ;
; receiver:U11|sigCReg[0]~0                                                                                                           ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~12                                                     ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~11                                                     ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~10                                                     ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~9                                                      ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~8                                                      ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~7                                                      ; 15      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~6                                                      ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~11                                                      ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~10                                                      ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~9                                                       ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~8                                                       ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~7                                                       ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~6                                                       ; 15      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|maxCountReg~4                                                       ; 15      ;
; receiver:U11|signalAccumulator:U2|cReg[15]~0                                                                                        ; 15      ;
; receiver:U11|signalAccumulator:U2|Equal6~7                                                                                          ; 15      ;
; receiver:U11|signalAccumulator:U2|Equal6~4                                                                                          ; 15      ;
; interface:U3|srReg[3]                                                                                                               ; 15      ;
; interface:U3|srReg[2]                                                                                                               ; 15      ;
; interface:U3|srReg[0]                                                                                                               ; 15      ;
; interface:U3|k3Reg[1]                                                                                                               ; 15      ;
; interface:U3|Equal35~0                                                                                                              ; 15      ;
; pulseProgrammer:U5|lineLatch:U4|Q[52]                                                                                               ; 15      ;
; interface:U3|Rx:U2|stateReg[5]                                                                                                      ; 15      ;
; pulseProgrammer:U6|runAddressReg[9]                                                                                                 ; 15      ;
; receiver:U11|kReg[2]                                                                                                                ; 15      ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|ph~16_Duplicate_20                                              ; 14      ;
; process_5~7                                                                                                                         ; 14      ;
; process_5~3                                                                                                                         ; 14      ;
; receiver:U11|sigSReg[0]~1                                                                                                           ; 14      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|Mux2~0                                                              ; 14      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|Mux3~0                                                              ; 14      ;
; receiver:U11|signalAccumulator:U2|addressReg~1                                                                                      ; 14      ;
; pulseProgrammer:U7|Equal9~2                                                                                                         ; 14      ;
; pulseProgrammer:U6|Equal9~2                                                                                                         ; 14      ;
; pulseProgrammer:U6|Mux103~1                                                                                                         ; 14      ;
; receiver:U11|add2Reg[0]~1                                                                                                           ; 14      ;
; interface:U3|wReg[0]~2                                                                                                              ; 14      ;
; pulseProgrammer:U7|Mux104~0                                                                                                         ; 14      ;
; pulseProgrammer:U5|Mux230~0                                                                                                         ; 14      ;
; interface:U3|k3Reg[0]                                                                                                               ; 14      ;
; interface:U3|A[2][0]                                                                                                                ; 14      ;
; interface:U3|argReg[4]                                                                                                              ; 14      ;
; sigReg2[0]                                                                                                                          ; 14      ;
; phaseController:U10|phAccStateReg[1]                                                                                                ; 14      ;
; phaseController:U10|phAccStateReg[0]                                                                                                ; 14      ;
; phaseController:U9|phAccStateReg[1]                                                                                                 ; 14      ;
; phaseController:U9|phAccStateReg[0]                                                                                                 ; 14      ;
; phaseController:U8|phAccStateReg[1]                                                                                                 ; 14      ;
; phaseController:U8|phAccStateReg[0]                                                                                                 ; 14      ;
; interface:U3|Rx:U2|stateReg[3]                                                                                                      ; 14      ;
; interface:U3|Rx:U2|stateReg[2]                                                                                                      ; 14      ;
; interface:U3|Rx:U2|stateReg[0]                                                                                                      ; 14      ;
; interface:U3|Rx:U2|RxBaudGen:U1|toReg                                                                                               ; 14      ;
; pulseProgrammer:U7|runAddressReg[9]                                                                                                 ; 14      ;
; pulseProgrammer:U6|runAddressReg[4]                                                                                                 ; 14      ;
; pulseProgrammer:U5|runAddressReg[9]                                                                                                 ; 14      ;
; pulseProgrammer:U5|runAddressReg[8]                                                                                                 ; 14      ;
; receiver:U11|signalAccumulator:U2|stateReg[1]                                                                                       ; 14      ;
; interface:U3|Tx:U1|stateReg[2]                                                                                                      ; 14      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|Mux2~0                                                             ; 13      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|Mux3~0                                                             ; 13      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|Mux2~0                                                              ; 13      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|Mux3~0                                                              ; 13      ;
; receiver:U11|signalAccumulator:U2|Add7~10                                                                                           ; 13      ;
; pulseProgrammer:U5|Equal9~2                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[17]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[16]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[15]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[14]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[13]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[12]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[11]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[10]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[9]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[8]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[7]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[6]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[5]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[4]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[3]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[2]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[1]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[0]                                                                                                         ; 13      ;
; interface:U3|datBuf32Reg[31]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[30]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[29]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[28]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[27]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[26]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[25]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[24]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[21]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[20]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[19]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[18]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[23]                                                                                                        ; 13      ;
; interface:U3|datBuf32Reg[22]                                                                                                        ; 13      ;
; interface:U3|A[2][1]                                                                                                                ; 13      ;
; interface:U3|WideNor2~4                                                                                                             ; 13      ;
; interface:U3|A[0][4]                                                                                                                ; 13      ;
; pulseProgrammer:U7|runAddressReg[10]                                                                                                ; 13      ;
; pulseProgrammer:U7|runAddressReg[8]                                                                                                 ; 13      ;
; pulseProgrammer:U7|runAddressReg[6]                                                                                                 ; 13      ;
; pulseProgrammer:U7|runAddressReg[5]                                                                                                 ; 13      ;
; pulseProgrammer:U7|runAddressReg[1]                                                                                                 ; 13      ;
; pulseProgrammer:U6|runAddressReg[10]                                                                                                ; 13      ;
; pulseProgrammer:U6|runAddressReg[8]                                                                                                 ; 13      ;
; pulseProgrammer:U6|runAddressReg[6]                                                                                                 ; 13      ;
; pulseProgrammer:U6|runAddressReg[5]                                                                                                 ; 13      ;
; pulseProgrammer:U5|runAddressReg[10]                                                                                                ; 13      ;
; receiver:U11|kReg[3]                                                                                                                ; 13      ;
; allSyncReg                                                                                                                          ; 13      ;
; interface:U3|Tx:U1|TxBaudGen:U1|stateReg                                                                                            ; 13      ;
; interface:U3|Tx:U1|stateReg[4]                                                                                                      ; 13      ;
; RxD~input                                                                                                                           ; 12      ;
; interface:U3|coAddressReg[0]                                                                                                        ; 12      ;
; interface:U3|Rx:U2|RxBaudGen:U1|cntReg[0]~16                                                                                        ; 12      ;
; interface:U3|AH1DReg[4]                                                                                                             ; 12      ;
; interface:U3|aToHex:U4|QReg~0                                                                                                       ; 12      ;
; pulseProgrammer:U7|Mux103~1                                                                                                         ; 12      ;
; pulseProgrammer:U6|Mux104~27                                                                                                        ; 12      ;
; pulseProgrammer:U5|Mux104~27                                                                                                        ; 12      ;
; pulseProgrammer:U5|Mux103~1                                                                                                         ; 12      ;
; interface:U3|process_1~6                                                                                                            ; 12      ;
; interface:U3|A[2][2]                                                                                                                ; 12      ;
; interface:U3|A[0][7]                                                                                                                ; 12      ;
; interface:U3|A[0][5]                                                                                                                ; 12      ;
; interface:U3|A[0][6]                                                                                                                ; 12      ;
; interface:U3|Rx:U2|stateReg[1]                                                                                                      ; 12      ;
; pulseProgrammer:U7|runAddressReg[2]                                                                                                 ; 12      ;
; pulseProgrammer:U6|runAddressReg[2]                                                                                                 ; 12      ;
; pulseProgrammer:U5|runAddressReg[6]                                                                                                 ; 12      ;
; pulseProgrammer:U5|runAddressReg[4]                                                                                                 ; 12      ;
; pulseProgrammer:U5|runAddressReg[3]                                                                                                 ; 12      ;
; pulseProgrammer:U5|runAddressReg[2]                                                                                                 ; 12      ;
; receiver:U11|signalAccumulator:U2|stateReg[0]                                                                                       ; 12      ;
; interface:U3|Tx:U1|stateReg[3]                                                                                                      ; 12      ;
; interface:U3|Tx:U1|stateReg[0]                                                                                                      ; 12      ;
; interface:U3|coAddressReg[4]                                                                                                        ; 11      ;
; pulseProgrammer:U7|asbAddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U7|lp1AddressReg[0]~1                                                                                               ; 11      ;
; pulseProgrammer:U7|lp0AddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U7|lp2AddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U6|asbAddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U6|lp1AddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U6|lp0AddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U6|lp2AddressReg[1]~0                                                                                               ; 11      ;
; interface:U3|AH1DReg[6]                                                                                                             ; 11      ;
; pulseProgrammer:U5|asbAddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U5|lp1AddressReg[0]~2                                                                                               ; 11      ;
; pulseProgrammer:U5|lp0AddressReg[0]~0                                                                                               ; 11      ;
; pulseProgrammer:U5|lp2AddressReg[0]~0                                                                                               ; 11      ;
; interface:U3|addressReg[2]~4                                                                                                        ; 11      ;
; interface:U3|addressReg[0]~2                                                                                                        ; 11      ;
; interface:U3|Equal45~3                                                                                                              ; 11      ;
; interface:U3|Equal35~1                                                                                                              ; 11      ;
; interface:U3|Equal43~2                                                                                                              ; 11      ;
; interface:U3|k2Reg[0]                                                                                                               ; 11      ;
; interface:U3|k2Reg[2]                                                                                                               ; 11      ;
; interface:U3|k2Reg[1]                                                                                                               ; 11      ;
; interface:U3|A[3][0]                                                                                                                ; 11      ;
; interface:U3|A[1][2]                                                                                                                ; 11      ;
; interface:U3|A[1][4]                                                                                                                ; 11      ;
; interface:U3|A[1][1]                                                                                                                ; 11      ;
; interface:U3|A[2][4]                                                                                                                ; 11      ;
; interface:U3|A[2][3]                                                                                                                ; 11      ;
; interface:U3|Equal34~1                                                                                                              ; 11      ;
; interface:U3|argReg[3]                                                                                                              ; 11      ;
; pulseProgrammer:U7|process_7~0                                                                                                      ; 11      ;
; pulseProgrammer:U5|process_7~0                                                                                                      ; 11      ;
; interface:U3|TxTrigReg                                                                                                              ; 11      ;
; interface:U3|Rx:U2|RxBaudGen:U1|stateReg[1]                                                                                         ; 11      ;
; pulseProgrammer:U7|runAddressReg[4]                                                                                                 ; 11      ;
; pulseProgrammer:U6|runAddressReg[1]                                                                                                 ; 11      ;
; pulseProgrammer:U5|runAddressReg[5]                                                                                                 ; 11      ;
; pulseProgrammer:U5|runAddressReg[1]                                                                                                 ; 11      ;
; receiver:U11|signalAccumulator:U2|stateReg[2]                                                                                       ; 11      ;
; receiver:U11|INTF_stateReg[4]                                                                                                       ; 11      ;
; receiver:U11|INTF_stateReg[3]                                                                                                       ; 11      ;
; pulseProgrammer:U7|latchGReg                                                                                                        ; 11      ;
; pulseProgrammer:U6|latchGReg                                                                                                        ; 11      ;
; pulseProgrammer:U5|latchGReg                                                                                                        ; 11      ;
; interface:U3|Tx:U1|TxBaudGen:U1|BAUD                                                                                                ; 11      ;
; receiver:U11|Decoder0~62                                                                                                            ; 10      ;
; receiver:U11|Decoder0~61                                                                                                            ; 10      ;
; receiver:U11|Decoder0~60                                                                                                            ; 10      ;
; receiver:U11|Decoder0~59                                                                                                            ; 10      ;
; receiver:U11|Decoder0~58                                                                                                            ; 10      ;
; receiver:U11|Decoder0~57                                                                                                            ; 10      ;
; receiver:U11|Decoder0~56                                                                                                            ; 10      ;
; receiver:U11|Decoder0~55                                                                                                            ; 10      ;
; receiver:U11|Decoder0~54                                                                                                            ; 10      ;
; receiver:U11|Decoder0~53                                                                                                            ; 10      ;
; receiver:U11|Decoder0~52                                                                                                            ; 10      ;
; receiver:U11|Decoder0~51                                                                                                            ; 10      ;
; receiver:U11|Decoder0~50                                                                                                            ; 10      ;
; receiver:U11|Decoder0~49                                                                                                            ; 10      ;
; receiver:U11|Decoder0~48                                                                                                            ; 10      ;
; receiver:U11|Decoder0~46                                                                                                            ; 10      ;
; receiver:U11|Decoder0~44                                                                                                            ; 10      ;
; receiver:U11|Decoder0~43                                                                                                            ; 10      ;
; receiver:U11|Decoder0~42                                                                                                            ; 10      ;
; receiver:U11|Decoder0~41                                                                                                            ; 10      ;
; receiver:U11|Decoder0~40                                                                                                            ; 10      ;
; receiver:U11|Decoder0~39                                                                                                            ; 10      ;
; receiver:U11|Decoder0~38                                                                                                            ; 10      ;
; receiver:U11|Decoder0~37                                                                                                            ; 10      ;
; receiver:U11|Decoder0~36                                                                                                            ; 10      ;
; receiver:U11|Decoder0~35                                                                                                            ; 10      ;
; receiver:U11|Decoder0~34                                                                                                            ; 10      ;
; receiver:U11|Decoder0~33                                                                                                            ; 10      ;
; receiver:U11|Decoder0~32                                                                                                            ; 10      ;
; receiver:U11|Decoder0~31                                                                                                            ; 10      ;
; receiver:U11|Decoder0~30                                                                                                            ; 10      ;
; receiver:U11|Decoder0~28                                                                                                            ; 10      ;
; receiver:U11|Decoder0~26                                                                                                            ; 10      ;
; receiver:U11|Decoder0~25                                                                                                            ; 10      ;
; receiver:U11|Decoder0~24                                                                                                            ; 10      ;
; receiver:U11|Decoder0~23                                                                                                            ; 10      ;
; receiver:U11|Decoder0~22                                                                                                            ; 10      ;
; receiver:U11|Decoder0~21                                                                                                            ; 10      ;
; receiver:U11|Decoder0~20                                                                                                            ; 10      ;
; receiver:U11|Decoder0~19                                                                                                            ; 10      ;
; receiver:U11|Decoder0~18                                                                                                            ; 10      ;
; receiver:U11|Decoder0~16                                                                                                            ; 10      ;
; receiver:U11|Decoder0~15                                                                                                            ; 10      ;
; receiver:U11|Decoder0~12                                                                                                            ; 10      ;
; receiver:U11|Decoder0~11                                                                                                            ; 10      ;
; receiver:U11|Decoder0~10                                                                                                            ; 10      ;
; receiver:U11|Decoder0~9                                                                                                             ; 10      ;
; receiver:U11|Decoder0~7                                                                                                             ; 10      ;
; receiver:U11|Decoder0~5                                                                                                             ; 10      ;
; receiver:U11|Decoder0~4                                                                                                             ; 10      ;
; interface:U3|coDataReg[9]~2                                                                                                         ; 10      ;
; receiver:U11|Decoder0~1                                                                                                             ; 10      ;
; interface:U3|coWRReg                                                                                                                ; 10      ;
; receiver:U11|samplingTriggerReg                                                                                                     ; 10      ;
; receiver:U11|sigCReg[1]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[2]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[3]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[4]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[5]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[6]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[7]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[8]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[9]                                                                                                             ; 10      ;
; receiver:U11|sigCReg[10]                                                                                                            ; 10      ;
; receiver:U11|sigCReg[11]                                                                                                            ; 10      ;
; receiver:U11|sigCReg[12]                                                                                                            ; 10      ;
; receiver:U11|sigSReg[1]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[2]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[3]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[4]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[5]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[6]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[7]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[8]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[9]                                                                                                             ; 10      ;
; receiver:U11|sigSReg[10]                                                                                                            ; 10      ;
; receiver:U11|sigSReg[11]                                                                                                            ; 10      ;
; receiver:U11|sigSReg[12]                                                                                                            ; 10      ;
; receiver:U11|sigSReg[0]                                                                                                             ; 10      ;
; receiver:U11|avSStateReg[3]                                                                                                         ; 10      ;
; receiver:U11|sigCReg[0]                                                                                                             ; 10      ;
; receiver:U11|avCStateReg[3]                                                                                                         ; 10      ;
; interface:U3|wPlus4Reg[6]                                                                                                           ; 10      ;
; phaseController:U10|Mux21~0                                                                                                         ; 10      ;
; phaseController:U10|Mux9~0                                                                                                          ; 10      ;
; phaseController:U9|Mux21~0                                                                                                          ; 10      ;
; phaseController:U9|Mux9~0                                                                                                           ; 10      ;
; phaseController:U8|Mux21~0                                                                                                          ; 10      ;
; phaseController:U8|Mux9~0                                                                                                           ; 10      ;
; interface:U3|AH1DReg[0]                                                                                                             ; 10      ;
; interface:U3|AH1DReg[3]                                                                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|ph~22                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|ph~22                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|ph~22                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|ph~22                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|ph~22                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|ph~22                                                             ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|ph~22                                                              ; 10      ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|ph~22                                                              ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|ph~22                                                               ; 10      ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|ph~22                                                              ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|ph~22                                                              ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|ph~22                                                              ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|ph~22                                                              ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|ph~22                                                              ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|ph~22                                                              ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|ph~22                                                               ; 10      ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|ph~22                                                               ; 10      ;
; pulseProgrammer:U6|Mux104~3                                                                                                         ; 10      ;
; interface:U3|HADReg[3]                                                                                                              ; 10      ;
; interface:U3|HADReg[2]                                                                                                              ; 10      ;
; interface:U3|HADReg[1]                                                                                                              ; 10      ;
; interface:U3|k2Reg[0]~2                                                                                                             ; 10      ;
; interface:U3|k4Reg[6]~3                                                                                                             ; 10      ;
; interface:U3|k4Reg[5]~2                                                                                                             ; 10      ;
; interface:U3|k3Reg[0]~1                                                                                                             ; 10      ;
; interface:U3|bufLength[0]~8                                                                                                         ; 10      ;
; interface:U3|bufLength[9]~7                                                                                                         ; 10      ;
; interface:U3|bufLength[8]~4                                                                                                         ; 10      ;
; interface:U3|bufLength[8]~2                                                                                                         ; 10      ;
; interface:U3|Tx:U1|TxBaudGen:U1|baudCnt[0]~12                                                                                       ; 10      ;
; interface:U3|Mux272~2                                                                                                               ; 10      ;
; interface:U3|wReg[2]                                                                                                                ; 10      ;
; interface:U3|A[3][5]                                                                                                                ; 10      ;
; interface:U3|A[3][4]                                                                                                                ; 10      ;
; interface:U3|A[3][3]                                                                                                                ; 10      ;
; interface:U3|A[3][6]                                                                                                                ; 10      ;
; interface:U3|A[3][7]                                                                                                                ; 10      ;
; interface:U3|A[3][1]                                                                                                                ; 10      ;
; interface:U3|A[3][2]                                                                                                                ; 10      ;
; interface:U3|A[1][3]                                                                                                                ; 10      ;
; interface:U3|A[1][7]                                                                                                                ; 10      ;
; interface:U3|A[1][0]                                                                                                                ; 10      ;
; interface:U3|A[2][7]                                                                                                                ; 10      ;
; interface:U3|A[2][6]                                                                                                                ; 10      ;
; interface:U3|A[2][5]                                                                                                                ; 10      ;
; interface:U3|argReg[1]                                                                                                              ; 10      ;
; pulseProgrammer:U7|lp0EndReg                                                                                                        ; 10      ;
; pulseProgrammer:U6|process_7~0                                                                                                      ; 10      ;
; interface:U3|Tx:U1|Mux10~1                                                                                                          ; 10      ;
; receiver:U11|CQImagReg[9][23]                                                                                                       ; 10      ;
; receiver:U11|CQRealReg[9][23]                                                                                                       ; 10      ;
; receiver:U11|CQImagReg[10][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[10][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[11][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[11][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[12][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[12][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[13][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[13][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[14][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[14][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[15][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[15][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[16][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[16][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[17][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[17][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[18][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[18][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[19][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[19][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[20][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[20][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[21][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[21][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[22][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[22][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[23][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[23][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[24][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[24][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[25][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[25][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[26][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[26][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[27][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[27][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[28][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[28][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[29][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[29][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[30][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[30][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[31][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[31][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[32][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[32][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[33][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[33][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[34][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[34][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[35][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[35][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[36][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[36][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[37][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[37][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[38][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[38][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[39][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[39][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[40][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[40][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[41][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[41][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[42][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[42][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[43][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[43][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[44][23]                                                                                                      ; 10      ;
; receiver:U11|CQRealReg[44][23]                                                                                                      ; 10      ;
; receiver:U11|CQImagReg[45][23]                                                                                                      ; 10      ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|acqPhaseCycleMemory:U16|altsyncram:ph_rtl_0|altsyncram_nbc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; None ; M9K_X55_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X55_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X55_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X55_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X55_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X55_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X55_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X87_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X75_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 112          ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 229376 ; 2048                        ; 112                         ; --                          ; --                          ; 229376              ; 28   ; None ; M9K_X75_Y39_N0, M9K_X75_Y34_N0, M9K_X75_Y37_N0, M9K_X87_Y27_N0, M9K_X75_Y25_N0, M9K_X75_Y30_N0, M9K_X75_Y22_N0, M9K_X87_Y45_N0, M9K_X87_Y48_N0, M9K_X87_Y46_N0, M9K_X87_Y50_N0, M9K_X87_Y47_N0, M9K_X75_Y46_N0, M9K_X75_Y48_N0, M9K_X87_Y49_N0, M9K_X75_Y45_N0, M9K_X87_Y40_N0, M9K_X87_Y44_N0, M9K_X75_Y47_N0, M9K_X75_Y50_N0, M9K_X87_Y32_N0, M9K_X75_Y24_N0, M9K_X75_Y23_N0, M9K_X87_Y23_N0, M9K_X75_Y28_N0, M9K_X87_Y22_N0, M9K_X87_Y29_N0, M9K_X75_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; pulseProgrammer:U6|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 112          ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 229376 ; 2048                        ; 112                         ; --                          ; --                          ; 229376              ; 28   ; None ; M9K_X75_Y41_N0, M9K_X75_Y36_N0, M9K_X75_Y35_N0, M9K_X75_Y27_N0, M9K_X75_Y21_N0, M9K_X75_Y32_N0, M9K_X75_Y18_N0, M9K_X87_Y55_N0, M9K_X87_Y54_N0, M9K_X87_Y53_N0, M9K_X87_Y51_N0, M9K_X87_Y57_N0, M9K_X75_Y52_N0, M9K_X87_Y52_N0, M9K_X87_Y58_N0, M9K_X75_Y51_N0, M9K_X87_Y56_N0, M9K_X87_Y59_N0, M9K_X75_Y49_N0, M9K_X87_Y60_N0, M9K_X87_Y24_N0, M9K_X75_Y19_N0, M9K_X87_Y19_N0, M9K_X75_Y17_N0, M9K_X87_Y18_N0, M9K_X87_Y26_N0, M9K_X87_Y33_N0, M9K_X75_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 112          ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 229376 ; 2048                        ; 112                         ; --                          ; --                          ; 229376              ; 28   ; None ; M9K_X75_Y40_N0, M9K_X55_Y36_N0, M9K_X55_Y37_N0, M9K_X87_Y30_N0, M9K_X75_Y26_N0, M9K_X75_Y33_N0, M9K_X75_Y20_N0, M9K_X87_Y37_N0, M9K_X87_Y36_N0, M9K_X87_Y34_N0, M9K_X87_Y39_N0, M9K_X87_Y41_N0, M9K_X75_Y38_N0, M9K_X87_Y43_N0, M9K_X87_Y42_N0, M9K_X75_Y44_N0, M9K_X87_Y38_N0, M9K_X87_Y35_N0, M9K_X75_Y42_N0, M9K_X75_Y43_N0, M9K_X87_Y25_N0, M9K_X55_Y23_N0, M9K_X87_Y20_N0, M9K_X55_Y24_N0, M9K_X87_Y21_N0, M9K_X87_Y28_N0, M9K_X87_Y31_N0, M9K_X55_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; receiver:U11|altsyncram:FID_imag_rtl_0|altsyncram_8h81:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 16384        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 16384                       ; 32                          ; --                          ; --                          ; 524288              ; 64   ; None ; M9K_X33_Y12_N0, M9K_X33_Y15_N0, M9K_X33_Y13_N0, M9K_X33_Y19_N0, M9K_X33_Y26_N0, M9K_X33_Y25_N0, M9K_X33_Y18_N0, M9K_X33_Y20_N0, M9K_X33_Y22_N0, M9K_X33_Y56_N0, M9K_X33_Y38_N0, M9K_X33_Y37_N0, M9K_X33_Y55_N0, M9K_X15_Y55_N0, M9K_X33_Y39_N0, M9K_X33_Y42_N0, M9K_X15_Y53_N0, M9K_X15_Y58_N0, M9K_X33_Y46_N0, M9K_X33_Y47_N0, M9K_X33_Y49_N0, M9K_X33_Y48_N0, M9K_X15_Y50_N0, M9K_X15_Y47_N0, M9K_X15_Y46_N0, M9K_X15_Y57_N0, M9K_X15_Y33_N0, M9K_X15_Y29_N0, M9K_X15_Y54_N0, M9K_X15_Y56_N0, M9K_X15_Y17_N0, M9K_X15_Y21_N0, M9K_X15_Y16_N0, M9K_X15_Y18_N0, M9K_X33_Y36_N0, M9K_X15_Y34_N0, M9K_X15_Y37_N0, M9K_X15_Y38_N0, M9K_X15_Y19_N0, M9K_X15_Y20_N0, M9K_X55_Y18_N0, M9K_X55_Y22_N0, M9K_X55_Y34_N0, M9K_X55_Y38_N0, M9K_X33_Y29_N0, M9K_X33_Y32_N0, M9K_X55_Y21_N0, M9K_X55_Y19_N0, M9K_X33_Y21_N0, M9K_X55_Y25_N0, M9K_X55_Y40_N0, M9K_X55_Y41_N0, M9K_X55_Y42_N0, M9K_X55_Y43_N0, M9K_X55_Y46_N0, M9K_X55_Y45_N0, M9K_X33_Y30_N0, M9K_X55_Y17_N0, M9K_X55_Y13_N0, M9K_X55_Y15_N0, M9K_X55_Y12_N0, M9K_X55_Y14_N0, M9K_X15_Y28_N0, M9K_X55_Y32_N0 ; Don't care           ; Old data        ; Old data        ;
; receiver:U11|altsyncram:FID_real_rtl_0|altsyncram_8h81:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 16384        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 16384                       ; 32                          ; --                          ; --                          ; 524288              ; 64   ; None ; M9K_X33_Y28_N0, M9K_X33_Y27_N0, M9K_X33_Y16_N0, M9K_X33_Y23_N0, M9K_X33_Y24_N0, M9K_X15_Y24_N0, M9K_X15_Y26_N0, M9K_X15_Y27_N0, M9K_X33_Y43_N0, M9K_X33_Y45_N0, M9K_X33_Y33_N0, M9K_X33_Y14_N0, M9K_X33_Y40_N0, M9K_X33_Y41_N0, M9K_X33_Y54_N0, M9K_X33_Y57_N0, M9K_X15_Y51_N0, M9K_X15_Y49_N0, M9K_X33_Y51_N0, M9K_X33_Y50_N0, M9K_X15_Y52_N0, M9K_X33_Y52_N0, M9K_X33_Y53_N0, M9K_X33_Y58_N0, M9K_X15_Y22_N0, M9K_X15_Y23_N0, M9K_X15_Y48_N0, M9K_X15_Y45_N0, M9K_X15_Y42_N0, M9K_X15_Y41_N0, M9K_X15_Y44_N0, M9K_X15_Y43_N0, M9K_X15_Y35_N0, M9K_X15_Y36_N0, M9K_X15_Y25_N0, M9K_X15_Y30_N0, M9K_X15_Y39_N0, M9K_X15_Y40_N0, M9K_X15_Y32_N0, M9K_X15_Y31_N0, M9K_X55_Y54_N0, M9K_X55_Y53_N0, M9K_X55_Y33_N0, M9K_X55_Y39_N0, M9K_X55_Y16_N0, M9K_X55_Y35_N0, M9K_X33_Y35_N0, M9K_X33_Y34_N0, M9K_X55_Y48_N0, M9K_X55_Y47_N0, M9K_X55_Y55_N0, M9K_X55_Y52_N0, M9K_X55_Y44_N0, M9K_X33_Y44_N0, M9K_X55_Y51_N0, M9K_X55_Y50_N0, M9K_X55_Y27_N0, M9K_X55_Y26_N0, M9K_X55_Y30_N0, M9K_X55_Y28_N0, M9K_X55_Y29_N0, M9K_X55_Y20_N0, M9K_X33_Y31_N0, M9K_X33_Y17_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 488               ;
; Simple Multipliers (18-bit)           ; 102         ; 1                   ; 244               ;
; Embedded Multiplier Blocks            ; 102         ; --                  ; 244               ;
; Embedded Multiplier 9-bit elements    ; 204         ; 2                   ; 488               ;
; Signed Embedded Multipliers           ; 102         ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; receiver:U11|CQRealReg[50][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult50|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y43_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[50][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult101|mult_k4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y51_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[49][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult49|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y44_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[49][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult100|mult_k4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y52_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[48][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult48|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y47_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[48][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult99|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y50_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[47][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult47|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y46_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[47][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult98|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y53_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[46][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult46|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y45_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[46][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult97|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y49_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[45][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult45|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y47_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[45][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult96|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y48_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[44][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult44|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y45_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[44][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult95|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y49_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[43][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult43|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y46_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[43][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult94|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y50_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[42][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult42|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y44_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[42][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult93|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y48_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[41][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult41|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y43_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[41][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult92|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y41_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[40][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult40|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y36_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[40][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult91|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y40_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[39][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult39|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y38_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[39][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult90|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y39_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[38][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult38|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y35_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[38][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult89|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y37_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[37][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult37|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y34_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[37][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult88|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y33_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[36][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult36|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y24_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[36][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult87|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y28_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[35][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult35|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[35][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult86|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[34][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult34|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[34][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult85|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[33][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult33|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[33][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult84|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[32][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult32|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y23_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[32][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult83|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[31][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult31|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y31_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[31][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult82|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y27_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[30][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult30|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y30_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[30][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult81|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y26_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[29][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult29|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y32_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[29][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult80|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[28][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult28|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y31_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[28][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult79|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[27][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult27|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y39_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[27][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult78|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y42_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[26][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult26|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y38_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[26][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult77|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y41_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[25][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult25|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y36_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[25][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult76|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y40_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[24][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult24|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y32_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[24][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult75|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y37_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[23][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult23|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y33_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[23][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult74|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y35_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[22][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult22|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y30_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[22][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult73|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y34_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[21][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult21|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[21][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult72|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y27_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[20][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult20|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y26_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[20][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult71|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y23_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[19][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult19|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y28_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[19][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult70|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y24_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[18][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult18|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[18][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult69|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[17][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult17|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[17][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult68|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[16][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult16|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[16][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult67|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[15][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult15|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[15][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult66|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[14][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult14|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y4_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[14][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult65|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[13][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult13|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[13][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult64|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[12][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult12|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[12][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult63|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[11][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult11|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y2_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[11][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult62|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[10][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult10|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y2_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[10][0]                                      ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult61|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[9][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult9|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y4_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[9][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult60|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[8][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult8|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[8][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult59|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[7][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult7|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[7][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult58|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[6][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult6|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[6][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult57|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[5][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult5|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[5][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult56|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[4][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult4|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[4][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult55|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[3][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult3|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[3][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult54|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[2][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult2|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[2][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult53|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[1][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult1|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X64_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[1][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult52|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X64_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQRealReg[0][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult0|mult_k4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X82_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:U11|CQImagReg[0][0]                                       ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:U11|lpm_mult:Mult51|mult_k4t:auto_generated|mac_mult1  ;                            ; DSPMULT_X82_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 96,639 / 238,469 ( 41 % ) ;
; C16 interconnects           ; 2,506 / 7,238 ( 35 % )    ;
; C4 interconnects            ; 49,071 / 146,424 ( 34 % ) ;
; Direct links                ; 12,437 / 238,469 ( 5 % )  ;
; Global clocks               ; 7 / 20 ( 35 % )           ;
; Local interconnects         ; 27,950 / 81,264 ( 34 % )  ;
; R24 interconnects           ; 2,367 / 7,153 ( 33 % )    ;
; R4 interconnects            ; 54,326 / 201,722 ( 27 % ) ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.02) ; Number of LABs  (Total = 4165) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 104                            ;
; 2                                           ; 133                            ;
; 3                                           ; 86                             ;
; 4                                           ; 85                             ;
; 5                                           ; 90                             ;
; 6                                           ; 83                             ;
; 7                                           ; 68                             ;
; 8                                           ; 96                             ;
; 9                                           ; 101                            ;
; 10                                          ; 96                             ;
; 11                                          ; 110                            ;
; 12                                          ; 141                            ;
; 13                                          ; 155                            ;
; 14                                          ; 209                            ;
; 15                                          ; 376                            ;
; 16                                          ; 2232                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.95) ; Number of LABs  (Total = 4165) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 3                              ;
; 1 Clock                            ; 2900                           ;
; 1 Clock enable                     ; 542                            ;
; 1 Sync. clear                      ; 209                            ;
; 1 Sync. load                       ; 92                             ;
; 2 Clock enables                    ; 139                            ;
; 2 Clocks                           ; 57                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.08) ; Number of LABs  (Total = 4165) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 69                             ;
; 2                                            ; 132                            ;
; 3                                            ; 58                             ;
; 4                                            ; 81                             ;
; 5                                            ; 66                             ;
; 6                                            ; 81                             ;
; 7                                            ; 47                             ;
; 8                                            ; 73                             ;
; 9                                            ; 58                             ;
; 10                                           ; 70                             ;
; 11                                           ; 64                             ;
; 12                                           ; 93                             ;
; 13                                           ; 82                             ;
; 14                                           ; 130                            ;
; 15                                           ; 172                            ;
; 16                                           ; 492                            ;
; 17                                           ; 199                            ;
; 18                                           ; 295                            ;
; 19                                           ; 301                            ;
; 20                                           ; 366                            ;
; 21                                           ; 298                            ;
; 22                                           ; 211                            ;
; 23                                           ; 160                            ;
; 24                                           ; 114                            ;
; 25                                           ; 80                             ;
; 26                                           ; 55                             ;
; 27                                           ; 36                             ;
; 28                                           ; 43                             ;
; 29                                           ; 16                             ;
; 30                                           ; 23                             ;
; 31                                           ; 14                             ;
; 32                                           ; 186                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.17) ; Number of LABs  (Total = 4165) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 276                            ;
; 2                                               ; 225                            ;
; 3                                               ; 263                            ;
; 4                                               ; 242                            ;
; 5                                               ; 244                            ;
; 6                                               ; 266                            ;
; 7                                               ; 286                            ;
; 8                                               ; 328                            ;
; 9                                               ; 346                            ;
; 10                                              ; 362                            ;
; 11                                              ; 365                            ;
; 12                                              ; 280                            ;
; 13                                              ; 217                            ;
; 14                                              ; 135                            ;
; 15                                              ; 73                             ;
; 16                                              ; 236                            ;
; 17                                              ; 7                              ;
; 18                                              ; 3                              ;
; 19                                              ; 1                              ;
; 20                                              ; 3                              ;
; 21                                              ; 0                              ;
; 22                                              ; 1                              ;
; 23                                              ; 2                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 2                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 21.09) ; Number of LABs  (Total = 4165) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 13                             ;
; 3                                            ; 33                             ;
; 4                                            ; 102                            ;
; 5                                            ; 38                             ;
; 6                                            ; 108                            ;
; 7                                            ; 65                             ;
; 8                                            ; 55                             ;
; 9                                            ; 92                             ;
; 10                                           ; 92                             ;
; 11                                           ; 93                             ;
; 12                                           ; 74                             ;
; 13                                           ; 71                             ;
; 14                                           ; 91                             ;
; 15                                           ; 84                             ;
; 16                                           ; 105                            ;
; 17                                           ; 132                            ;
; 18                                           ; 146                            ;
; 19                                           ; 156                            ;
; 20                                           ; 167                            ;
; 21                                           ; 167                            ;
; 22                                           ; 204                            ;
; 23                                           ; 186                            ;
; 24                                           ; 198                            ;
; 25                                           ; 208                            ;
; 26                                           ; 295                            ;
; 27                                           ; 194                            ;
; 28                                           ; 166                            ;
; 29                                           ; 167                            ;
; 30                                           ; 166                            ;
; 31                                           ; 158                            ;
; 32                                           ; 160                            ;
; 33                                           ; 90                             ;
; 34                                           ; 87                             ;
; 35                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 202       ; 0            ; 202       ; 0            ; 0            ; 202       ; 202       ; 0            ; 202       ; 202       ; 0            ; 179          ; 0            ; 0            ; 31           ; 0            ; 179          ; 31           ; 0            ; 0            ; 0            ; 179          ; 0            ; 0            ; 0            ; 0            ; 0            ; 202       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 202          ; 0         ; 202          ; 202          ; 0         ; 0         ; 202          ; 0         ; 0         ; 202          ; 23           ; 202          ; 202          ; 171          ; 202          ; 23           ; 171          ; 202          ; 202          ; 202          ; 23           ; 202          ; 202          ; 202          ; 202          ; 202          ; 0         ; 202          ; 202          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; TxD                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1AMP[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1GATE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1UNBLANK_POS      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1UNBLANK_NEG      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1TTL[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1TTL[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2AMP[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2GATE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2UNBLANK_POS      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2UNBLANK_NEG      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2TTL[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2TTL[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3AMP[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3GATE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3UNBLANK_POS      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3UNBLANK_NEG      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3TTL[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3TTL[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INVRUN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INVTRANSBUSY       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_ADD[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_ADD[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_ADD[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_ADD[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_ADD[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_ADD[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_D[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_ADD[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_ADD[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_ADD[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_ADD[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_ADD[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_ADD[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_D[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_ADD[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_ADD[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_ADD[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_ADD[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_ADD[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_ADD[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_D[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_WR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_RD          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_WR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_RD          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_WR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_RD          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_PS0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_PS0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_PS0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_PS1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_PS1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_PS1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_FUD         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_FUD         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_FUD         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1FREQ_RST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2FREQ_RST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3FREQ_RST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS1[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS2[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COS3[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OCLK1a             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OCLK2a             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OCLK3a             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADOCLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMCLK1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMCLK2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMCLK3             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZCLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RCVR_PWDN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TTL_GND[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GZ[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USBDATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1SYNCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F2SYNCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F3SYNCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RXF                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TXE                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RxD                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG_E             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 40.6              ;
; U1|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 37.6              ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 34.8              ;
; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 13.6              ;
; U1|altpll_component|auto_generated|pll1|clk[2] ; F3SYNCLK                                       ; 4.4               ;
; U1|altpll_component|auto_generated|pll1|clk[2] ; F2SYNCLK                                       ; 4.4               ;
; U1|altpll_component|auto_generated|pll1|clk[2] ; F1SYNCLK                                       ; 3.4               ;
; U1|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.9               ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                      ; Destination Register                                                                                                                                 ; Delay Added in ns ;
+--------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pulseProgrammer:U6|lineLatch:U4|Q[45]                                                ; F2FREQ_FUD                                                                                                                                           ; 2.055             ;
; pulseProgrammer:U7|lineLatch:U4|Q[47]                                                ; F3FREQ_PS0                                                                                                                                           ; 1.527             ;
; pulseProgrammer:U7|lineLatch:U4|Q[45]                                                ; F3FREQ_FUD                                                                                                                                           ; 1.449             ;
; pulseProgrammer:U7|lineLatch:U4|Q[46]                                                ; F3FREQ_PS1                                                                                                                                           ; 1.441             ;
; pulseProgrammer:U6|lineLatch:U4|Q[46]                                                ; F2FREQ_PS1                                                                                                                                           ; 1.152             ;
; pulseProgrammer:U6|lineLatch:U4|Q[47]                                                ; F2FREQ_PS0                                                                                                                                           ; 1.152             ;
; pulseProgrammer:U5|lineLatch:U4|Q[45]                                                ; F1FREQ_FUD                                                                                                                                           ; 1.134             ;
; pulseProgrammer:U5|lineLatch:U4|Q[46]                                                ; F1FREQ_PS1                                                                                                                                           ; 1.134             ;
; pulseProgrammer:U5|lineLatch:U4|Q[47]                                                ; F1FREQ_PS0                                                                                                                                           ; 1.134             ;
; interface:U3|Q112Reg[43]                                                             ; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a43~porta_datain_reg0                                  ; 0.710             ;
; pulseProgrammer:U7|lineLatch:U4|Q[4]                                                 ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a4~porta_datain_reg0   ; 0.705             ;
; pulseProgrammer:U7|lineLatch:U4|Q[2]                                                 ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a2~porta_datain_reg0   ; 0.705             ;
; pulseProgrammer:U7|lineLatch:U4|Q[6]                                                 ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.705             ;
; pulseProgrammer:U7|lineLatch:U4|Q[5]                                                 ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a5~porta_datain_reg0   ; 0.705             ;
; pulseProgrammer:U5|lineLatch:U4|Q[4]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a4~porta_datain_reg0   ; 0.705             ;
; pulseProgrammer:U5|lineLatch:U4|Q[3]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a3~porta_datain_reg0   ; 0.705             ;
; pulseProgrammer:U5|lineLatch:U4|Q[2]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a2~porta_datain_reg0   ; 0.705             ;
; interface:U3|Q112Reg[70]                                                             ; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a70~porta_datain_reg0                                  ; 0.561             ;
; interface:U3|Q112Reg[69]                                                             ; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a69~porta_datain_reg0                                  ; 0.561             ;
; interface:U3|Q112Reg[99]                                                             ; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a99~porta_datain_reg0                                  ; 0.558             ;
; interface:U3|Q112Reg[81]                                                             ; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a81~porta_datain_reg0                                  ; 0.558             ;
; pulseProgrammer:U6|lineLatch:U4|Q[4]                                                 ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U3|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a4~porta_datain_reg0    ; 0.470             ;
; pulseProgrammer:U5|lineLatch:U4|Q[7]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a7~porta_datain_reg0   ; 0.443             ;
; pulseProgrammer:U5|lineLatch:U4|Q[6]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.443             ;
; pulseProgrammer:U5|lineLatch:U4|Q[5]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a5~porta_datain_reg0   ; 0.443             ;
; pulseProgrammer:U5|lineLatch:U4|Q[9]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a9~porta_datain_reg0   ; 0.442             ;
; pulseProgrammer:U5|lineLatch:U4|Q[8]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a8~porta_datain_reg0   ; 0.442             ;
; pulseProgrammer:U5|lineLatch:U4|Q[0]                                                 ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_datain_reg0   ; 0.442             ;
; pulseProgrammer:U6|lineLatch:U4|Q[6]                                                 ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a6~porta_datain_reg0    ; 0.436             ;
; pulseProgrammer:U6|lineLatch:U4|Q[7]                                                 ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a7~porta_datain_reg0    ; 0.436             ;
; pulseProgrammer:U6|lineLatch:U4|Q[0]                                                 ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_datain_reg0    ; 0.436             ;
; interface:U3|Q112Reg[20]                                                             ; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a20~porta_datain_reg0                                  ; 0.426             ;
; interface:U3|Q112Reg[21]                                                             ; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a21~porta_datain_reg0                                  ; 0.426             ;
; interface:U3|Q112Reg[22]                                                             ; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a22~porta_datain_reg0                                  ; 0.426             ;
; interface:U3|Q112Reg[101]                                                            ; pulseProgrammer:U5|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a101~porta_datain_reg0                                 ; 0.421             ;
; pulseProgrammer:U7|currentAddressReg[2]                                              ; pulseProgrammer:U7|ram:U1|altsyncram:ram_block_rtl_0|altsyncram_sg81:auto_generated|ram_block1a69~porta_address_reg0                                 ; 0.352             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[2]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.339             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[6]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.339             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|currentCountReg[4]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.339             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|currentCountReg[1]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.339             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|currentCountReg[3]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.339             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|currentCountReg[2]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.339             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|currentCountReg[3]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U5|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|currentCountReg[2]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|currentCountReg[6]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|currentCountReg[4]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|currentCountReg[1]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|currentCountReg[4]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|currentCountReg[5]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|currentCountReg[0]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|currentCountReg[6]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U13|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|currentCountReg[1]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|currentCountReg[0]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[1]   ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[3]   ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[0]   ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[6]   ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|currentCountReg[6]   ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[4]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[5]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|currentCountReg[3] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|currentCountReg[2] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|currentCountReg[0] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U12|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|currentCountReg[1] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|currentCountReg[3] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|currentCountReg[2] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|currentCountReg[6] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U15|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|currentCountReg[6]  ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[2]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[4]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[5]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|currentCountReg[6]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U6|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|currentCountReg[1]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|currentCountReg[5]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|currentCountReg[0]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[3]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[2]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|currentCountReg[6]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U8|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|currentCountReg[4]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|currentCountReg[5]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U4|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|currentCountReg[3]  ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|currentCountReg[2]  ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|currentCountReg[1]  ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|currentCountReg[6]  ; phaseController:U8|phaseCycleMemoryArray:U1|phaseCycleMemory:U14|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.337             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|currentCountReg[1]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|currentCountReg[0]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|currentCountReg[1] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|currentCountReg[0] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U10|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|currentCountReg[1]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|currentCountReg[4]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|currentCountReg[5]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U2|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|currentCountReg[3]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|currentCountReg[5]  ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U7|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|currentCountReg[4] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|currentCountReg[1] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.335             ;
; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|currentCountReg[0] ; phaseController:U10|phaseCycleMemoryArray:U1|phaseCycleMemory:U11|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.335             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|currentCountReg[4]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.335             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|currentCountReg[5]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.335             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|currentCountReg[0]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U9|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.335             ;
; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|currentCountReg[1]   ; phaseController:U9|phaseCycleMemoryArray:U1|phaseCycleMemory:U1|altsyncram:ph_rtl_0|altsyncram_lec1:auto_generated|ram_block1a0~porta_address_reg0   ; 0.335             ;
+--------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C80F780C8 for design "opencoreNMR"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 16, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F780C8 is compatible
    Info (176445): Device EP3C55F780C8 is compatible
    Info (176445): Device EP3C120F780C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'opencoreNMR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000         CLK1
    Info (332111):    1.000     F1SYNCLK
    Info (332111):    1.000     F2SYNCLK
    Info (332111):    1.000     F3SYNCLK
    Info (332111):   50.000 U1|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   12.500 U1|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.250 U1|altpll_component|auto_generated|pll1|clk[2]
Info (176352): Promoted node CLK1~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176352): Promoted node F1SYNCLK~input 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin F1SYNCLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176352): Promoted node F2SYNCLK~input 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin F2SYNCLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176352): Promoted node F3SYNCLK~input 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin F3SYNCLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176352): Promoted node pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176352): Promoted node pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176352): Promoted node pll:U1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 2346 registers into blocks of type Embedded multiplier output
Warning (15055): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" is driven by CLK1~inputclkctrl which is OUTCLK output port of Clock control block type node CLK1~inputclkctrl
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "ADOCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "GZCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "AMCLK3~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "AMCLK2~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "AMCLK1~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "OCLK3a~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "OCLK2a~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:U1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "OCLK1a~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:25
Info (171121): Fitter preparation operations ending: elapsed time is 00:01:18
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:08:57
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 278 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 3 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:12:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 29% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X47_Y37 to location X58_Y49
Info (170194): Fitter routing operations ending: elapsed time is 00:06:18
Info (11888): Total time spent on timing analysis during the Fitter is 219.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:54
Info (144001): Generated suppressed messages file /home/takezo/Dropbox/nmr-FPGA/build2009c-20160421/cyclone3/output_files/opencoreNMR.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 1694 megabytes
    Info: Processing ended: Thu Feb 11 17:31:50 2016
    Info: Elapsed time: 00:32:09
    Info: Total CPU time (on all processors): 00:31:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/takezo/Dropbox/nmr-FPGA/build2009c-20160421/cyclone3/output_files/opencoreNMR.fit.smsg.


