# Comparaci√≥n entre Arquitecturas RISC y CISC en Sistemas Programables  
**Autor:** Jos√© Rito Portugal Laure√°n

**No. de Control:** 22211635

**Fecha de Investigaci√≥n:** 14 de septiembre de 2025  

![ARMx86_Banner_2](https://github.com/user-attachments/assets/3d492374-3e67-4938-9466-5544faa60bb1)

---

## üìå Introducci√≥n  

Las arquitecturas de procesadores **RISC** (Reduced Instruction Set Computer) y **CISC** (Complex Instruction Set Computer) representan dos enfoques fundamentales en el dise√±o de sistemas programables. Surgidas en diferentes contextos hist√≥ricos y tecnol√≥gicos, cada una prioriza distintos aspectos como la eficiencia energ√©tica, la complejidad del hardware o la flexibilidad del software . Esta investigaci√≥n analiza sus caracter√≠sticas, ventajas, desventajas y aplicaciones actuales, con base en fuentes confiables y actualizadas.  

---

## üìö 1. Contexto Hist√≥rico y Evoluci√≥n  

![risc_vs_cisc_2](https://github.com/user-attachments/assets/56f2bec6-d174-42b8-9dbf-3e3cc858726c)

### 1.1 Or√≠genes de CISC  
La arquitectura **CISC** surgi√≥ en la d√©cada de 1970, cuando la memoria era costosa y los compiladores limitados. Su objetivo era reducir el tama√±o del c√≥digo mediante instrucciones complejas que ejecutaran m√∫ltiples operaciones en hardware, minimizando la dependencia de software. Ejemplos emblem√°ticos incluyen los procesadores x86 de Intel y AMD .  

### 1.2 Nacimiento de RISC  
**RISC** emergi√≥ como una alternativa simplificada en los a√±os 80, centr√°ndose en instrucciones reducidas y de ejecuci√≥n r√°pida. Dise√±ada para optimizar el rendimiento mediante segmentaci√≥n (*pipelining*) y registros m√∫ltiples, se adopt√≥ masivamente en dispositivos m√≥viles y sistemas embebidos (ej.: ARM, MIPS) .  

### 1.3 Convergencia Actual  
Hoy, la distinci√≥n entre RISC y CISC se difumina: los procesadores CISC modernos (ej.: Intel Core) integran principios RISC como la ejecuci√≥n fuera de orden, mientras que los RISC (ej.: ARMv9) a√±aden instrucciones especializadas .  

---

## ‚öôÔ∏è 2. Caracter√≠sticas T√©cnicas Comparadas  
<img width="480" height="347" alt="CISCvsRISC1" src="https://github.com/user-attachments/assets/5fc908ea-8f94-4169-96e6-17ba52884cb4" />

### 2.1 Dise√±o de Instrucciones  
| **Aspecto**               | **CISC**                                                                 | **RISC**                                                                 |
|---------------------------|--------------------------------------------------------------------------|--------------------------------------------------------------------------|
| **Tama√±o de instrucciones** | Variable (1-15 bytes)                                       | Fijo (4 bytes t√≠picamente)                                  |
| **Ciclos por instrucci√≥n** | M√∫ltiples (2-15 ciclos)                                     | Mayormente 1 ciclo                                          |
| **Modos de direccionamiento** | M√∫ltiples y complejos                                       | Simplificados (ej.: registro-registro)                      |
| **Acceso a memoria**       | Directo (operaciones en memoria)                            | Solo mediante LOAD/STORE                                    |

### 2.2 Hardware y Microarquitectura  
- **CISC**: Utiliza **microprogramaci√≥n** para decodificar instrucciones complejas en microoperaciones. Requiere m√°s transistores, generando mayor consumo energ√©tico y calor .  
- **RISC**: Emplea **hardware cableado** y segmentaci√≥n (*pipelining*) para ejecuci√≥n paralela. Optimiza el uso de registros y reduce accesos a memoria .  

### 2.3 Eficiencia y Rendimiento  
- **CISC**: Ideal para c√≥digo compacto y operaciones complejas. Ej.: operaciones matem√°ticas en un solo comando .  
- **RISC**: Superior en operaciones simples y paralelizables. Ej.: procesamiento de se√±ales en smartphones .  

---

## üìä 3. Ventajas y Desventajas  
### 3.1 CISC  
| **Ventajas**                                      | **Desventajas**                                  |
|---------------------------------------------------|--------------------------------------------------|
| ‚úÖ C√≥digo m√°s compacto                | ‚ùå Mayor consumo energ√©tico          |
| ‚úÖ Compatibilidad con software legacy  | ‚ùå Decodificaci√≥n compleja           |
| ‚úÖ Soporte para operaciones en memoria  | ‚ùå Menos eficiente en pipelining     |

### 3.2 RISC  
| **Ventajas**                                      | **Desventajas**                                  |
|---------------------------------------------------|--------------------------------------------------|
| ‚úÖ Mayor eficiencia energ√©tica       | ‚ùå C√≥digo m√°s extenso                |
| ‚úÖ Ejecuci√≥n en un ciclo              | ‚ùå Dependencia de compiladores optimizados  |
| ‚úÖ Ideal para pipelining              | ‚ùå Limitaciones en instrucciones complejas  |

---

## üåç 4. Aplicaciones Pr√°cticas  
### 4.1 CISC en Sistemas Programables  
- **Computadoras personales y servidores**: Dominio de x86 en software empresarial y legacy .  
- **Sistemas de tiempo real cr√≠tico**: Donde la compactaci√≥n de c√≥digo es prioritario .  

### 4.2 RISC en Sistemas Programables  
- **Dispositivos m√≥viles y IoT**: ARM en smartphones por eficiencia energ√©tica .  
- **Supercomputaci√≥n y embedded**: Procesadores MIPS y RISC-V en routers y sistemas integrados .  

### 4.3 Caso de Estudio: Convergencia ARM-x86  
Apple Silicon (ARM) en MacBooks demuestra c√≥mo RISC alcanza a CISC en rendimiento crudo, mientras que Intel adopta n√∫cleos h√≠bridos (P-Cores/E-Cores) con inspiraci√≥n RISC .  

---

## üîÆ 5. Tendencias Futuras y Conclusiones  
### 5.1 Tendencias  
- **RISC-V**: Arquitectura de c√≥digo abierto que promete personalizaci√≥n extrema .  
- **Computaci√≥n heterog√©nea**: Integraci√≥n de n√∫cleos RISC y CISC en un mismo chip .  

### 5.2 Conclusi√≥n  
Aunque las arquitecturas RISC y CISC fueron dise√±adas para contextos hist√≥ricos distintos, hoy coexisten y convergen. **CISC** sigue siendo relevante en entornos donde la compatibilidad y compactaci√≥n de c√≥digo son cr√≠ticas, mientras que **RISC** domina en eficiencia energ√©tica y aplicaciones m√≥viles . La elecci√≥n depende de factores espec√≠ficos como el consumo energ√©tico, la complejidad del software y los requisitos de rendimiento.  

---

## üñºÔ∏è Diagrama Comparativo  

![DiagramaCISCvRISC](https://github.com/user-attachments/assets/5f4823b5-3d7b-444a-965e-77108e160f5c)
<?xml version="1.0" encoding="UTF-8"?>
<svg xmlns:xlink="http://www.w3.org/1999/xlink" aria-roledescription="flowchart-v2" role="graphics-document document" viewBox="0 0 1206 406" style="max-width: 100%;" class="flowchart" xmlns="http://www.w3.org/2000/svg" width="100%" id="mermaid-svg-10" height="100%">

---

## üìñ Referencias
1. Profesional Review. (2021, 2 julio). *Diferencias RISC y CISC: Comparamos el dise√±o b√°sico de CPU*. Recuperado el 14 de septiembre de 2025, de https://www.profesionalreview.com/2021/07/18/risc-vs-cisc/   

2. Block&Capital. (2025, 31 marzo). *CISC vs RISC: Dos mundos en la arquitectura de procesadores*. Recuperado el 14 de septiembre de 2025, de https://blockandcapital.com/es/cisc-vs-risc-dos-mundos-en-la-arquitectura-de-procesadores/   

3. Las Diferencias. (2021, 10 abril). *Diferencias Entre Arquitectura RISC y CISC*. Recuperado el 14 de septiembre de 2025, de https://lasdiferencias.com/arquitectura-risc-cisc/   
