电子设计自动化（EDA）是指利用计算机辅助设计软件进行大规模集成电路芯片等电子系统的功能设计， 综合， 验证， 物理设计等流程。随着现代集成电路复杂度的不断提升，传统的手工布线难以进行复杂设计，EDA工具已经不可或缺。截至2020年，全球EDA市场规模已达约115亿美元，并形成了三大国外企业垄断的竞争格局。而据CSIA统计我国EDA市场规模约为93亿元，预计2025年达到185亿元。在芯片关键技术被"卡脖子"的今天，作为芯片产业基础，国产EDA的发展有很大的机遇。
Verilog程序的验证是指通过各种手段和工具来检验硬件系统设计是否满足预定的功能和性能要求，以及是否符合相关的标准和规范。其是EDA设计流程中的重要环节，可以提高设计的质量和效率，降低设计的风险和成本，缩短设计的周期。传统的Verilog程序验证即“仿真”，基于不同的测试样例对比芯片输出，寻找违背期望的系统行为。随着电路规模的增大，仿真越来越难以覆盖到全部可能的场景。此外如今的设计项目中验证占用了整个设计时间的50\%到80\%，降低验证开销已经成为一项重要课题。
1994年英特尔公司的旧版奔腾处理器FDIV漏洞造成了4.75亿美元的经济损失，其原因仅为刻录到处理器的乘法表的2048个单元中，有5个单元未被正确刻录，导致这5个单元的计算会以极低频率出现错误。这种类型的错误几乎无法通过仿真测例发现。
随着形式化验证方法的发展，其也逐渐应用于EDA的验证。模型检验是形式化验证的一大领域，自上世纪90年代以来，等价性检查作为模型检验的一种特殊情况得到了良好的发展并在Verilog程序的设计开发流程中最先得到了广泛的使用:许多原始设计通常经过转化后变得非直观，因此需要检查优化后的设计是否与原始设计在功能上等同，等价性验证能够自动地完成这项任务。另外，商业化应用的模型检验已经初步应用于检查本地RTL级别的属性，包括状态不可达性，本地串行化等等。更加系统化的模型检验具有良好的研究价值和应用前景。特别是经过模型检验的程序无需再进行仿真测试，是一定可靠的。
