==综合的意义==
逻辑综合：决定设计电路逻辑门之间的链接
===目的===
决定电路门级结构，寻求时序和与面积的平衡，寻求功耗与时序的平衡，增强电路的测试性。
===过程===
首先，综合工具分析HDL代码，用一种模型(GTECH)，对HDL进行映射，该模型与技术库无关；
然后，在设计者的控制下，对这个模型进行逻辑优化；
最后，进行逻辑映射和门级优化，降逻辑根据约束，映射为专门的技术目标单元库(target
cell library)中的cell，形成综合后的网表。
