
module clk_108MHz(clk_100MHz,clk_108MHz,locked);

  input  clk_100MHz;
  output clk_108MHz;
  output locked;


endmodule

