# Verilog HDL 数字集成电路设计原理与应用
* 与c语言十分相似, 源自c语言
* eda工具，不允许有中文注释， eda工具对中文支持不好
* 标识符：大小写一样，只允许由字母、数字、$、\_四种符号来定义标识符，首字母只能是字母或\_
* 给线或模块命名就是用标识符
* 转义字符\
* cmos电路： > 0.7v表示逻辑1, < 0.7v代表逻辑0
* 高阻状态，gate让in和out电流不导通状态
* Verilog HDL有四种逻辑状态：0、1、高阻状态、不确定或未知状态
* cmos器件目前内核电压已经降到0.8v，这样做是为了降低功耗，高电平1的空间降低了，但低电平0的状态没变（还是0~0.7为低电平范围）
* 与VHDL比，语法相对灵活
* 整数表示+/-\<size>'\<base_format>\<number>
> 8'b00110100  // 表示位宽8位(就是8比特,8bit)的二进制数00110100

> 8'ha6        // 表示位宽8位的十六进制数a6

> 5'o23        // 表示位宽5位的8进制数23

> 4'b1x_01     // 表示位宽4位的二进制数1x01
* 数据类型之物理数据类型（连线型、寄存器型、存储器型）
> 信号强度或驱动能力由电流大小判断
* 连线数据类型具体包含: 

	|连线数据类型|功能说明|
	|:-|:-|
	|wire, tri|默认的连线类型|
	|wor, trior|
	|wand, trind|
	|trireg|
	|tri1|上拉电阻|
	|tri0|下拉电阻|
	|supply1|接电源线，高电平1|
	|supply0|接地电源线，低电平0|

* 寄存器类型
> reg [3:0]a  // 表示定义一个四位宽的reg类型变量a，代表四根线, reg表示寄存器

> reg b       // 表示定义一个1位宽的reg类型变量b，只有一根线

* 连线型数据类型声明格式

<连线数据类型><驱动强度><范围><延迟>变量名

* 存储器(就是RAM)

> reg[7:0]mem1[0:255] 表示定义了一个有256个8位寄存器的存储器mem1，地址范围是0至255

> reg[n-1:0]a; 表示定义了一个n位的寄存器a

> reg mem1[n-1:0] a; 表示定义了一个由n个1位寄存器组成的存储器mem1

* 数字电路中只有两种情况会出现不定状态：一个是信号悬空、两个信号驱动同一个信号

