Classic Timing Analyzer report for TYJCQZ
Sat Dec 15 19:52:06 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                           ;
+------------------------------+-------+---------------+-------------+----------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From     ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+----------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.968 ns    ; RWBA[1]  ; JCQ_C[7]   ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.489 ns    ; JCQ_C[7] ; TY_outA[7] ; CLK        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.785 ns   ; RAA[1]   ; TY_outA[7] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.054 ns   ; TY_in[5] ; JCQ_B[5]   ; --         ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;             ;          ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+----------+------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; tsu                                                                ;
+-------+--------------+------------+----------+----------+----------+
; Slack ; Required tsu ; Actual tsu ; From     ; To       ; To Clock ;
+-------+--------------+------------+----------+----------+----------+
; N/A   ; None         ; 4.968 ns   ; RWBA[1]  ; JCQ_C[4] ; CLK      ;
; N/A   ; None         ; 4.968 ns   ; RWBA[1]  ; JCQ_C[5] ; CLK      ;
; N/A   ; None         ; 4.968 ns   ; RWBA[1]  ; JCQ_C[6] ; CLK      ;
; N/A   ; None         ; 4.968 ns   ; RWBA[1]  ; JCQ_C[7] ; CLK      ;
; N/A   ; None         ; 4.959 ns   ; RWBA[1]  ; JCQ_B[5] ; CLK      ;
; N/A   ; None         ; 4.959 ns   ; RWBA[1]  ; JCQ_B[6] ; CLK      ;
; N/A   ; None         ; 4.959 ns   ; RWBA[1]  ; JCQ_B[7] ; CLK      ;
; N/A   ; None         ; 4.921 ns   ; RWBA[1]  ; JCQ_A[4] ; CLK      ;
; N/A   ; None         ; 4.921 ns   ; RWBA[1]  ; JCQ_A[5] ; CLK      ;
; N/A   ; None         ; 4.921 ns   ; RWBA[1]  ; JCQ_A[6] ; CLK      ;
; N/A   ; None         ; 4.921 ns   ; RWBA[1]  ; JCQ_A[7] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; RWBA[1]  ; JCQ_A[0] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; RWBA[1]  ; JCQ_A[1] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; RWBA[1]  ; JCQ_A[2] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; RWBA[1]  ; JCQ_A[3] ; CLK      ;
; N/A   ; None         ; 4.614 ns   ; RWBA[1]  ; JCQ_C[0] ; CLK      ;
; N/A   ; None         ; 4.614 ns   ; RWBA[1]  ; JCQ_C[1] ; CLK      ;
; N/A   ; None         ; 4.614 ns   ; RWBA[1]  ; JCQ_C[2] ; CLK      ;
; N/A   ; None         ; 4.614 ns   ; RWBA[1]  ; JCQ_C[3] ; CLK      ;
; N/A   ; None         ; 4.611 ns   ; RWBA[1]  ; JCQ_B[0] ; CLK      ;
; N/A   ; None         ; 4.611 ns   ; RWBA[1]  ; JCQ_B[1] ; CLK      ;
; N/A   ; None         ; 4.611 ns   ; RWBA[1]  ; JCQ_B[2] ; CLK      ;
; N/A   ; None         ; 4.611 ns   ; RWBA[1]  ; JCQ_B[3] ; CLK      ;
; N/A   ; None         ; 4.611 ns   ; RWBA[1]  ; JCQ_B[4] ; CLK      ;
; N/A   ; None         ; 4.387 ns   ; RWBA[0]  ; JCQ_C[4] ; CLK      ;
; N/A   ; None         ; 4.387 ns   ; RWBA[0]  ; JCQ_C[5] ; CLK      ;
; N/A   ; None         ; 4.387 ns   ; RWBA[0]  ; JCQ_C[6] ; CLK      ;
; N/A   ; None         ; 4.387 ns   ; RWBA[0]  ; JCQ_C[7] ; CLK      ;
; N/A   ; None         ; 4.385 ns   ; RWBA[0]  ; JCQ_B[5] ; CLK      ;
; N/A   ; None         ; 4.385 ns   ; RWBA[0]  ; JCQ_B[6] ; CLK      ;
; N/A   ; None         ; 4.385 ns   ; RWBA[0]  ; JCQ_B[7] ; CLK      ;
; N/A   ; None         ; 4.340 ns   ; RWBA[0]  ; JCQ_A[4] ; CLK      ;
; N/A   ; None         ; 4.340 ns   ; RWBA[0]  ; JCQ_A[5] ; CLK      ;
; N/A   ; None         ; 4.340 ns   ; RWBA[0]  ; JCQ_A[6] ; CLK      ;
; N/A   ; None         ; 4.340 ns   ; RWBA[0]  ; JCQ_A[7] ; CLK      ;
; N/A   ; None         ; 4.037 ns   ; RWBA[0]  ; JCQ_B[0] ; CLK      ;
; N/A   ; None         ; 4.037 ns   ; RWBA[0]  ; JCQ_B[1] ; CLK      ;
; N/A   ; None         ; 4.037 ns   ; RWBA[0]  ; JCQ_B[2] ; CLK      ;
; N/A   ; None         ; 4.037 ns   ; RWBA[0]  ; JCQ_B[3] ; CLK      ;
; N/A   ; None         ; 4.037 ns   ; RWBA[0]  ; JCQ_B[4] ; CLK      ;
; N/A   ; None         ; 4.035 ns   ; RWBA[0]  ; JCQ_A[0] ; CLK      ;
; N/A   ; None         ; 4.035 ns   ; RWBA[0]  ; JCQ_A[1] ; CLK      ;
; N/A   ; None         ; 4.035 ns   ; RWBA[0]  ; JCQ_A[2] ; CLK      ;
; N/A   ; None         ; 4.035 ns   ; RWBA[0]  ; JCQ_A[3] ; CLK      ;
; N/A   ; None         ; 4.033 ns   ; RWBA[0]  ; JCQ_C[0] ; CLK      ;
; N/A   ; None         ; 4.033 ns   ; RWBA[0]  ; JCQ_C[1] ; CLK      ;
; N/A   ; None         ; 4.033 ns   ; RWBA[0]  ; JCQ_C[2] ; CLK      ;
; N/A   ; None         ; 4.033 ns   ; RWBA[0]  ; JCQ_C[3] ; CLK      ;
; N/A   ; None         ; 3.831 ns   ; WE       ; JCQ_C[4] ; CLK      ;
; N/A   ; None         ; 3.831 ns   ; WE       ; JCQ_C[5] ; CLK      ;
; N/A   ; None         ; 3.831 ns   ; WE       ; JCQ_C[6] ; CLK      ;
; N/A   ; None         ; 3.831 ns   ; WE       ; JCQ_C[7] ; CLK      ;
; N/A   ; None         ; 3.827 ns   ; WE       ; JCQ_B[5] ; CLK      ;
; N/A   ; None         ; 3.827 ns   ; WE       ; JCQ_B[6] ; CLK      ;
; N/A   ; None         ; 3.827 ns   ; WE       ; JCQ_B[7] ; CLK      ;
; N/A   ; None         ; 3.783 ns   ; WE       ; JCQ_A[4] ; CLK      ;
; N/A   ; None         ; 3.783 ns   ; WE       ; JCQ_A[5] ; CLK      ;
; N/A   ; None         ; 3.783 ns   ; WE       ; JCQ_A[6] ; CLK      ;
; N/A   ; None         ; 3.783 ns   ; WE       ; JCQ_A[7] ; CLK      ;
; N/A   ; None         ; 3.479 ns   ; WE       ; JCQ_B[0] ; CLK      ;
; N/A   ; None         ; 3.479 ns   ; WE       ; JCQ_B[1] ; CLK      ;
; N/A   ; None         ; 3.479 ns   ; WE       ; JCQ_B[2] ; CLK      ;
; N/A   ; None         ; 3.479 ns   ; WE       ; JCQ_B[3] ; CLK      ;
; N/A   ; None         ; 3.479 ns   ; WE       ; JCQ_B[4] ; CLK      ;
; N/A   ; None         ; 3.478 ns   ; WE       ; JCQ_A[0] ; CLK      ;
; N/A   ; None         ; 3.478 ns   ; WE       ; JCQ_A[1] ; CLK      ;
; N/A   ; None         ; 3.478 ns   ; WE       ; JCQ_A[2] ; CLK      ;
; N/A   ; None         ; 3.478 ns   ; WE       ; JCQ_A[3] ; CLK      ;
; N/A   ; None         ; 3.477 ns   ; WE       ; JCQ_C[0] ; CLK      ;
; N/A   ; None         ; 3.477 ns   ; WE       ; JCQ_C[1] ; CLK      ;
; N/A   ; None         ; 3.477 ns   ; WE       ; JCQ_C[2] ; CLK      ;
; N/A   ; None         ; 3.477 ns   ; WE       ; JCQ_C[3] ; CLK      ;
; N/A   ; None         ; 3.120 ns   ; TY_in[6] ; JCQ_C[6] ; CLK      ;
; N/A   ; None         ; 3.113 ns   ; TY_in[6] ; JCQ_B[6] ; CLK      ;
; N/A   ; None         ; 3.112 ns   ; TY_in[6] ; JCQ_A[6] ; CLK      ;
; N/A   ; None         ; 3.106 ns   ; TY_in[7] ; JCQ_C[7] ; CLK      ;
; N/A   ; None         ; 3.104 ns   ; TY_in[7] ; JCQ_A[7] ; CLK      ;
; N/A   ; None         ; 3.103 ns   ; TY_in[7] ; JCQ_B[7] ; CLK      ;
; N/A   ; None         ; 2.954 ns   ; TY_in[2] ; JCQ_B[2] ; CLK      ;
; N/A   ; None         ; 2.954 ns   ; TY_in[2] ; JCQ_C[2] ; CLK      ;
; N/A   ; None         ; 2.954 ns   ; TY_in[2] ; JCQ_A[2] ; CLK      ;
; N/A   ; None         ; 2.769 ns   ; TY_in[1] ; JCQ_B[1] ; CLK      ;
; N/A   ; None         ; 2.767 ns   ; TY_in[1] ; JCQ_C[1] ; CLK      ;
; N/A   ; None         ; 2.766 ns   ; TY_in[1] ; JCQ_A[1] ; CLK      ;
; N/A   ; None         ; 2.717 ns   ; TY_in[4] ; JCQ_B[4] ; CLK      ;
; N/A   ; None         ; 2.548 ns   ; TY_in[3] ; JCQ_B[3] ; CLK      ;
; N/A   ; None         ; 2.542 ns   ; TY_in[3] ; JCQ_C[3] ; CLK      ;
; N/A   ; None         ; 2.540 ns   ; TY_in[3] ; JCQ_A[3] ; CLK      ;
; N/A   ; None         ; 2.515 ns   ; TY_in[4] ; JCQ_C[4] ; CLK      ;
; N/A   ; None         ; 2.515 ns   ; TY_in[4] ; JCQ_A[4] ; CLK      ;
; N/A   ; None         ; 2.486 ns   ; TY_in[0] ; JCQ_A[0] ; CLK      ;
; N/A   ; None         ; 2.485 ns   ; TY_in[0] ; JCQ_B[0] ; CLK      ;
; N/A   ; None         ; 2.484 ns   ; TY_in[0] ; JCQ_C[0] ; CLK      ;
; N/A   ; None         ; 0.467 ns   ; TY_in[5] ; JCQ_C[5] ; CLK      ;
; N/A   ; None         ; 0.295 ns   ; TY_in[5] ; JCQ_A[5] ; CLK      ;
; N/A   ; None         ; 0.293 ns   ; TY_in[5] ; JCQ_B[5] ; CLK      ;
+-------+--------------+------------+----------+----------+----------+


+------------------------------------------------------------------------+
; tco                                                                    ;
+-------+--------------+------------+----------+------------+------------+
; Slack ; Required tco ; Actual tco ; From     ; To         ; From Clock ;
+-------+--------------+------------+----------+------------+------------+
; N/A   ; None         ; 8.489 ns   ; JCQ_C[7] ; TY_outA[7] ; CLK        ;
; N/A   ; None         ; 8.439 ns   ; JCQ_A[7] ; TY_outA[7] ; CLK        ;
; N/A   ; None         ; 8.062 ns   ; JCQ_B[7] ; TY_outA[7] ; CLK        ;
; N/A   ; None         ; 7.477 ns   ; JCQ_A[6] ; TY_outA[6] ; CLK        ;
; N/A   ; None         ; 7.441 ns   ; JCQ_A[6] ; TY_outB[6] ; CLK        ;
; N/A   ; None         ; 7.345 ns   ; JCQ_B[6] ; TY_outB[6] ; CLK        ;
; N/A   ; None         ; 7.308 ns   ; JCQ_C[6] ; TY_outA[6] ; CLK        ;
; N/A   ; None         ; 7.205 ns   ; JCQ_C[6] ; TY_outB[6] ; CLK        ;
; N/A   ; None         ; 7.160 ns   ; JCQ_A[3] ; TY_outA[3] ; CLK        ;
; N/A   ; None         ; 6.941 ns   ; JCQ_A[2] ; TY_outB[2] ; CLK        ;
; N/A   ; None         ; 6.931 ns   ; JCQ_A[7] ; TY_outB[7] ; CLK        ;
; N/A   ; None         ; 6.897 ns   ; JCQ_B[6] ; TY_outA[6] ; CLK        ;
; N/A   ; None         ; 6.886 ns   ; JCQ_B[4] ; TY_outB[4] ; CLK        ;
; N/A   ; None         ; 6.864 ns   ; JCQ_A[4] ; TY_outB[4] ; CLK        ;
; N/A   ; None         ; 6.858 ns   ; JCQ_B[7] ; TY_outB[7] ; CLK        ;
; N/A   ; None         ; 6.840 ns   ; JCQ_A[0] ; TY_outA[0] ; CLK        ;
; N/A   ; None         ; 6.807 ns   ; JCQ_C[2] ; TY_outA[2] ; CLK        ;
; N/A   ; None         ; 6.756 ns   ; JCQ_A[0] ; TY_outB[0] ; CLK        ;
; N/A   ; None         ; 6.753 ns   ; JCQ_B[3] ; TY_outA[3] ; CLK        ;
; N/A   ; None         ; 6.713 ns   ; JCQ_C[7] ; TY_outB[7] ; CLK        ;
; N/A   ; None         ; 6.681 ns   ; JCQ_C[3] ; TY_outA[3] ; CLK        ;
; N/A   ; None         ; 6.675 ns   ; JCQ_B[2] ; TY_outA[2] ; CLK        ;
; N/A   ; None         ; 6.623 ns   ; JCQ_C[4] ; TY_outB[4] ; CLK        ;
; N/A   ; None         ; 6.612 ns   ; JCQ_C[0] ; TY_outB[0] ; CLK        ;
; N/A   ; None         ; 6.607 ns   ; JCQ_A[2] ; TY_outA[2] ; CLK        ;
; N/A   ; None         ; 6.580 ns   ; JCQ_C[0] ; TY_outA[0] ; CLK        ;
; N/A   ; None         ; 6.562 ns   ; JCQ_B[0] ; TY_outA[0] ; CLK        ;
; N/A   ; None         ; 6.549 ns   ; JCQ_B[2] ; TY_outB[2] ; CLK        ;
; N/A   ; None         ; 6.535 ns   ; JCQ_C[2] ; TY_outB[2] ; CLK        ;
; N/A   ; None         ; 6.531 ns   ; JCQ_B[0] ; TY_outB[0] ; CLK        ;
; N/A   ; None         ; 6.512 ns   ; JCQ_A[3] ; TY_outB[3] ; CLK        ;
; N/A   ; None         ; 6.466 ns   ; JCQ_C[4] ; TY_outA[4] ; CLK        ;
; N/A   ; None         ; 6.390 ns   ; JCQ_C[1] ; TY_outA[1] ; CLK        ;
; N/A   ; None         ; 6.339 ns   ; JCQ_A[1] ; TY_outA[1] ; CLK        ;
; N/A   ; None         ; 6.253 ns   ; JCQ_B[1] ; TY_outA[1] ; CLK        ;
; N/A   ; None         ; 6.241 ns   ; JCQ_A[4] ; TY_outA[4] ; CLK        ;
; N/A   ; None         ; 6.183 ns   ; JCQ_C[5] ; TY_outA[5] ; CLK        ;
; N/A   ; None         ; 6.182 ns   ; JCQ_B[1] ; TY_outB[1] ; CLK        ;
; N/A   ; None         ; 6.111 ns   ; JCQ_B[5] ; TY_outB[5] ; CLK        ;
; N/A   ; None         ; 6.056 ns   ; JCQ_A[5] ; TY_outA[5] ; CLK        ;
; N/A   ; None         ; 5.996 ns   ; JCQ_A[1] ; TY_outB[1] ; CLK        ;
; N/A   ; None         ; 5.984 ns   ; JCQ_B[3] ; TY_outB[3] ; CLK        ;
; N/A   ; None         ; 5.976 ns   ; JCQ_C[5] ; TY_outB[5] ; CLK        ;
; N/A   ; None         ; 5.969 ns   ; JCQ_B[4] ; TY_outA[4] ; CLK        ;
; N/A   ; None         ; 5.911 ns   ; JCQ_A[5] ; TY_outB[5] ; CLK        ;
; N/A   ; None         ; 5.875 ns   ; JCQ_C[3] ; TY_outB[3] ; CLK        ;
; N/A   ; None         ; 5.817 ns   ; JCQ_C[1] ; TY_outB[1] ; CLK        ;
; N/A   ; None         ; 5.774 ns   ; JCQ_B[5] ; TY_outA[5] ; CLK        ;
+-------+--------------+------------+----------+------------+------------+


+--------------------------------------------------------------------+
; tpd                                                                ;
+-------+-------------------+-----------------+---------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To         ;
+-------+-------------------+-----------------+---------+------------+
; N/A   ; None              ; 10.785 ns       ; RAA[1]  ; TY_outA[7] ;
; N/A   ; None              ; 10.752 ns       ; RAA[0]  ; TY_outA[7] ;
; N/A   ; None              ; 10.238 ns       ; RWBA[1] ; TY_outB[6] ;
; N/A   ; None              ; 10.001 ns       ; RWBA[0] ; TY_outB[6] ;
; N/A   ; None              ; 9.743 ns        ; RWBA[1] ; TY_outB[7] ;
; N/A   ; None              ; 9.732 ns        ; RWBA[1] ; TY_outB[0] ;
; N/A   ; None              ; 9.656 ns        ; RWBA[1] ; TY_outB[4] ;
; N/A   ; None              ; 9.643 ns        ; RWBA[1] ; TY_outB[2] ;
; N/A   ; None              ; 9.618 ns        ; RAA[1]  ; TY_outA[6] ;
; N/A   ; None              ; 9.575 ns        ; RAA[0]  ; TY_outA[6] ;
; N/A   ; None              ; 9.512 ns        ; RWBA[0] ; TY_outB[7] ;
; N/A   ; None              ; 9.484 ns        ; RAA[0]  ; TY_outA[3] ;
; N/A   ; None              ; 9.419 ns        ; RWBA[0] ; TY_outB[4] ;
; N/A   ; None              ; 9.406 ns        ; RAA[0]  ; TY_outA[2] ;
; N/A   ; None              ; 9.393 ns        ; RAA[1]  ; TY_outA[3] ;
; N/A   ; None              ; 9.384 ns        ; RAA[0]  ; TY_outA[0] ;
; N/A   ; None              ; 9.314 ns        ; RAA[1]  ; TY_outA[2] ;
; N/A   ; None              ; 9.209 ns        ; RAA[1]  ; TY_outA[0] ;
; N/A   ; None              ; 9.175 ns        ; RWBA[0] ; TY_outB[2] ;
; N/A   ; None              ; 9.158 ns        ; RWBA[0] ; TY_outB[0] ;
; N/A   ; None              ; 9.102 ns        ; RWBA[1] ; TY_outB[3] ;
; N/A   ; None              ; 9.050 ns        ; RWBA[1] ; TY_outB[1] ;
; N/A   ; None              ; 9.006 ns        ; RWBA[1] ; TY_outB[5] ;
; N/A   ; None              ; 8.984 ns        ; RAA[0]  ; TY_outA[1] ;
; N/A   ; None              ; 8.892 ns        ; RAA[1]  ; TY_outA[1] ;
; N/A   ; None              ; 8.813 ns        ; RAA[0]  ; TY_outA[5] ;
; N/A   ; None              ; 8.775 ns        ; RWBA[0] ; TY_outB[5] ;
; N/A   ; None              ; 8.700 ns        ; RAA[0]  ; TY_outA[4] ;
; N/A   ; None              ; 8.609 ns        ; RAA[1]  ; TY_outA[4] ;
; N/A   ; None              ; 8.496 ns        ; RAA[1]  ; TY_outA[5] ;
; N/A   ; None              ; 8.426 ns        ; RWBA[0] ; TY_outB[3] ;
; N/A   ; None              ; 8.363 ns        ; RWBA[0] ; TY_outB[1] ;
+-------+-------------------+-----------------+---------+------------+


+--------------------------------------------------------------------------+
; th                                                                       ;
+---------------+-------------+-----------+----------+----------+----------+
; Minimum Slack ; Required th ; Actual th ; From     ; To       ; To Clock ;
+---------------+-------------+-----------+----------+----------+----------+
; N/A           ; None        ; -0.054 ns ; TY_in[5] ; JCQ_B[5] ; CLK      ;
; N/A           ; None        ; -0.056 ns ; TY_in[5] ; JCQ_A[5] ; CLK      ;
; N/A           ; None        ; -0.228 ns ; TY_in[5] ; JCQ_C[5] ; CLK      ;
; N/A           ; None        ; -2.245 ns ; TY_in[0] ; JCQ_C[0] ; CLK      ;
; N/A           ; None        ; -2.246 ns ; TY_in[0] ; JCQ_B[0] ; CLK      ;
; N/A           ; None        ; -2.247 ns ; TY_in[0] ; JCQ_A[0] ; CLK      ;
; N/A           ; None        ; -2.276 ns ; TY_in[4] ; JCQ_C[4] ; CLK      ;
; N/A           ; None        ; -2.276 ns ; TY_in[4] ; JCQ_A[4] ; CLK      ;
; N/A           ; None        ; -2.301 ns ; TY_in[3] ; JCQ_A[3] ; CLK      ;
; N/A           ; None        ; -2.303 ns ; TY_in[3] ; JCQ_C[3] ; CLK      ;
; N/A           ; None        ; -2.309 ns ; TY_in[3] ; JCQ_B[3] ; CLK      ;
; N/A           ; None        ; -2.478 ns ; TY_in[4] ; JCQ_B[4] ; CLK      ;
; N/A           ; None        ; -2.527 ns ; TY_in[1] ; JCQ_A[1] ; CLK      ;
; N/A           ; None        ; -2.528 ns ; TY_in[1] ; JCQ_C[1] ; CLK      ;
; N/A           ; None        ; -2.530 ns ; TY_in[1] ; JCQ_B[1] ; CLK      ;
; N/A           ; None        ; -2.715 ns ; TY_in[2] ; JCQ_B[2] ; CLK      ;
; N/A           ; None        ; -2.715 ns ; TY_in[2] ; JCQ_C[2] ; CLK      ;
; N/A           ; None        ; -2.715 ns ; TY_in[2] ; JCQ_A[2] ; CLK      ;
; N/A           ; None        ; -2.864 ns ; TY_in[7] ; JCQ_B[7] ; CLK      ;
; N/A           ; None        ; -2.865 ns ; TY_in[7] ; JCQ_A[7] ; CLK      ;
; N/A           ; None        ; -2.867 ns ; TY_in[7] ; JCQ_C[7] ; CLK      ;
; N/A           ; None        ; -2.873 ns ; TY_in[6] ; JCQ_A[6] ; CLK      ;
; N/A           ; None        ; -2.874 ns ; TY_in[6] ; JCQ_B[6] ; CLK      ;
; N/A           ; None        ; -2.881 ns ; TY_in[6] ; JCQ_C[6] ; CLK      ;
; N/A           ; None        ; -3.238 ns ; WE       ; JCQ_C[0] ; CLK      ;
; N/A           ; None        ; -3.238 ns ; WE       ; JCQ_C[1] ; CLK      ;
; N/A           ; None        ; -3.238 ns ; WE       ; JCQ_C[2] ; CLK      ;
; N/A           ; None        ; -3.238 ns ; WE       ; JCQ_C[3] ; CLK      ;
; N/A           ; None        ; -3.239 ns ; WE       ; JCQ_A[0] ; CLK      ;
; N/A           ; None        ; -3.239 ns ; WE       ; JCQ_A[1] ; CLK      ;
; N/A           ; None        ; -3.239 ns ; WE       ; JCQ_A[2] ; CLK      ;
; N/A           ; None        ; -3.239 ns ; WE       ; JCQ_A[3] ; CLK      ;
; N/A           ; None        ; -3.240 ns ; WE       ; JCQ_B[0] ; CLK      ;
; N/A           ; None        ; -3.240 ns ; WE       ; JCQ_B[1] ; CLK      ;
; N/A           ; None        ; -3.240 ns ; WE       ; JCQ_B[2] ; CLK      ;
; N/A           ; None        ; -3.240 ns ; WE       ; JCQ_B[3] ; CLK      ;
; N/A           ; None        ; -3.240 ns ; WE       ; JCQ_B[4] ; CLK      ;
; N/A           ; None        ; -3.544 ns ; WE       ; JCQ_A[4] ; CLK      ;
; N/A           ; None        ; -3.544 ns ; WE       ; JCQ_A[5] ; CLK      ;
; N/A           ; None        ; -3.544 ns ; WE       ; JCQ_A[6] ; CLK      ;
; N/A           ; None        ; -3.544 ns ; WE       ; JCQ_A[7] ; CLK      ;
; N/A           ; None        ; -3.588 ns ; WE       ; JCQ_B[5] ; CLK      ;
; N/A           ; None        ; -3.588 ns ; WE       ; JCQ_B[6] ; CLK      ;
; N/A           ; None        ; -3.588 ns ; WE       ; JCQ_B[7] ; CLK      ;
; N/A           ; None        ; -3.592 ns ; WE       ; JCQ_C[4] ; CLK      ;
; N/A           ; None        ; -3.592 ns ; WE       ; JCQ_C[5] ; CLK      ;
; N/A           ; None        ; -3.592 ns ; WE       ; JCQ_C[6] ; CLK      ;
; N/A           ; None        ; -3.592 ns ; WE       ; JCQ_C[7] ; CLK      ;
; N/A           ; None        ; -3.794 ns ; RWBA[0]  ; JCQ_C[0] ; CLK      ;
; N/A           ; None        ; -3.794 ns ; RWBA[0]  ; JCQ_C[1] ; CLK      ;
; N/A           ; None        ; -3.794 ns ; RWBA[0]  ; JCQ_C[2] ; CLK      ;
; N/A           ; None        ; -3.794 ns ; RWBA[0]  ; JCQ_C[3] ; CLK      ;
; N/A           ; None        ; -3.796 ns ; RWBA[0]  ; JCQ_A[0] ; CLK      ;
; N/A           ; None        ; -3.796 ns ; RWBA[0]  ; JCQ_A[1] ; CLK      ;
; N/A           ; None        ; -3.796 ns ; RWBA[0]  ; JCQ_A[2] ; CLK      ;
; N/A           ; None        ; -3.796 ns ; RWBA[0]  ; JCQ_A[3] ; CLK      ;
; N/A           ; None        ; -3.798 ns ; RWBA[0]  ; JCQ_B[0] ; CLK      ;
; N/A           ; None        ; -3.798 ns ; RWBA[0]  ; JCQ_B[1] ; CLK      ;
; N/A           ; None        ; -3.798 ns ; RWBA[0]  ; JCQ_B[2] ; CLK      ;
; N/A           ; None        ; -3.798 ns ; RWBA[0]  ; JCQ_B[3] ; CLK      ;
; N/A           ; None        ; -3.798 ns ; RWBA[0]  ; JCQ_B[4] ; CLK      ;
; N/A           ; None        ; -4.101 ns ; RWBA[0]  ; JCQ_A[4] ; CLK      ;
; N/A           ; None        ; -4.101 ns ; RWBA[0]  ; JCQ_A[5] ; CLK      ;
; N/A           ; None        ; -4.101 ns ; RWBA[0]  ; JCQ_A[6] ; CLK      ;
; N/A           ; None        ; -4.101 ns ; RWBA[0]  ; JCQ_A[7] ; CLK      ;
; N/A           ; None        ; -4.146 ns ; RWBA[0]  ; JCQ_B[5] ; CLK      ;
; N/A           ; None        ; -4.146 ns ; RWBA[0]  ; JCQ_B[6] ; CLK      ;
; N/A           ; None        ; -4.146 ns ; RWBA[0]  ; JCQ_B[7] ; CLK      ;
; N/A           ; None        ; -4.148 ns ; RWBA[0]  ; JCQ_C[4] ; CLK      ;
; N/A           ; None        ; -4.148 ns ; RWBA[0]  ; JCQ_C[5] ; CLK      ;
; N/A           ; None        ; -4.148 ns ; RWBA[0]  ; JCQ_C[6] ; CLK      ;
; N/A           ; None        ; -4.148 ns ; RWBA[0]  ; JCQ_C[7] ; CLK      ;
; N/A           ; None        ; -4.372 ns ; RWBA[1]  ; JCQ_B[0] ; CLK      ;
; N/A           ; None        ; -4.372 ns ; RWBA[1]  ; JCQ_B[1] ; CLK      ;
; N/A           ; None        ; -4.372 ns ; RWBA[1]  ; JCQ_B[2] ; CLK      ;
; N/A           ; None        ; -4.372 ns ; RWBA[1]  ; JCQ_B[3] ; CLK      ;
; N/A           ; None        ; -4.372 ns ; RWBA[1]  ; JCQ_B[4] ; CLK      ;
; N/A           ; None        ; -4.375 ns ; RWBA[1]  ; JCQ_C[0] ; CLK      ;
; N/A           ; None        ; -4.375 ns ; RWBA[1]  ; JCQ_C[1] ; CLK      ;
; N/A           ; None        ; -4.375 ns ; RWBA[1]  ; JCQ_C[2] ; CLK      ;
; N/A           ; None        ; -4.375 ns ; RWBA[1]  ; JCQ_C[3] ; CLK      ;
; N/A           ; None        ; -4.377 ns ; RWBA[1]  ; JCQ_A[0] ; CLK      ;
; N/A           ; None        ; -4.377 ns ; RWBA[1]  ; JCQ_A[1] ; CLK      ;
; N/A           ; None        ; -4.377 ns ; RWBA[1]  ; JCQ_A[2] ; CLK      ;
; N/A           ; None        ; -4.377 ns ; RWBA[1]  ; JCQ_A[3] ; CLK      ;
; N/A           ; None        ; -4.682 ns ; RWBA[1]  ; JCQ_A[4] ; CLK      ;
; N/A           ; None        ; -4.682 ns ; RWBA[1]  ; JCQ_A[5] ; CLK      ;
; N/A           ; None        ; -4.682 ns ; RWBA[1]  ; JCQ_A[6] ; CLK      ;
; N/A           ; None        ; -4.682 ns ; RWBA[1]  ; JCQ_A[7] ; CLK      ;
; N/A           ; None        ; -4.720 ns ; RWBA[1]  ; JCQ_B[5] ; CLK      ;
; N/A           ; None        ; -4.720 ns ; RWBA[1]  ; JCQ_B[6] ; CLK      ;
; N/A           ; None        ; -4.720 ns ; RWBA[1]  ; JCQ_B[7] ; CLK      ;
; N/A           ; None        ; -4.729 ns ; RWBA[1]  ; JCQ_C[4] ; CLK      ;
; N/A           ; None        ; -4.729 ns ; RWBA[1]  ; JCQ_C[5] ; CLK      ;
; N/A           ; None        ; -4.729 ns ; RWBA[1]  ; JCQ_C[6] ; CLK      ;
; N/A           ; None        ; -4.729 ns ; RWBA[1]  ; JCQ_C[7] ; CLK      ;
+---------------+-------------+-----------+----------+----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 15 19:52:06 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off TYJCQZ -c TYJCQZ --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: No valid register-to-register data paths exist for clock "CLK"
Info: tsu for register "JCQ_C[4]" (data pin = "RWBA[1]", clock pin = "CLK") is 4.968 ns
    Info: + Longest pin to register delay is 7.366 ns
        Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_V10; Fanout = 11; PIN Node = 'RWBA[1]'
        Info: 2: + IC(4.843 ns) + CELL(0.366 ns) = 6.036 ns; Loc. = LCCOMB_X6_Y4_N12; Fanout = 8; COMB Node = 'JCQ_C[0]~24'
        Info: 3: + IC(0.584 ns) + CELL(0.746 ns) = 7.366 ns; Loc. = LCFF_X7_Y3_N19; Fanout = 2; REG Node = 'JCQ_C[4]'
        Info: Total cell delay = 1.939 ns ( 26.32 % )
        Info: Total interconnect delay = 5.427 ns ( 73.68 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X7_Y3_N19; Fanout = 2; REG Node = 'JCQ_C[4]'
        Info: Total cell delay = 1.472 ns ( 59.16 % )
        Info: Total interconnect delay = 1.016 ns ( 40.84 % )
Info: tco from clock "CLK" to destination pin "TY_outA[7]" through register "JCQ_C[7]" is 8.489 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X7_Y3_N29; Fanout = 2; REG Node = 'JCQ_C[7]'
        Info: Total cell delay = 1.472 ns ( 59.16 % )
        Info: Total interconnect delay = 1.016 ns ( 40.84 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 5.907 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X7_Y3_N29; Fanout = 2; REG Node = 'JCQ_C[7]'
        Info: 2: + IC(0.396 ns) + CELL(0.272 ns) = 0.668 ns; Loc. = LCCOMB_X7_Y3_N20; Fanout = 1; COMB Node = 'TY_outA[7]~25'
        Info: 3: + IC(3.193 ns) + CELL(2.046 ns) = 5.907 ns; Loc. = PIN_A10; Fanout = 0; PIN Node = 'TY_outA[7]'
        Info: Total cell delay = 2.318 ns ( 39.24 % )
        Info: Total interconnect delay = 3.589 ns ( 60.76 % )
Info: Longest tpd from source pin "RAA[1]" to destination pin "TY_outA[7]" is 10.785 ns
    Info: 1: + IC(0.000 ns) + CELL(0.877 ns) = 0.877 ns; Loc. = PIN_AB18; Fanout = 8; PIN Node = 'RAA[1]'
    Info: 2: + IC(4.397 ns) + CELL(0.272 ns) = 5.546 ns; Loc. = LCCOMB_X7_Y3_N20; Fanout = 1; COMB Node = 'TY_outA[7]~25'
    Info: 3: + IC(3.193 ns) + CELL(2.046 ns) = 10.785 ns; Loc. = PIN_A10; Fanout = 0; PIN Node = 'TY_outA[7]'
    Info: Total cell delay = 3.195 ns ( 29.62 % )
    Info: Total interconnect delay = 7.590 ns ( 70.38 % )
Info: th for register "JCQ_B[5]" (data pin = "TY_in[5]", clock pin = "CLK") is -0.054 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X7_Y3_N25; Fanout = 2; REG Node = 'JCQ_B[5]'
        Info: Total cell delay = 1.472 ns ( 59.16 % )
        Info: Total interconnect delay = 1.016 ns ( 40.84 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.691 ns
        Info: 1: + IC(0.000 ns) + CELL(0.799 ns) = 0.799 ns; Loc. = PIN_Y10; Fanout = 3; PIN Node = 'TY_in[5]'
        Info: 2: + IC(1.583 ns) + CELL(0.309 ns) = 2.691 ns; Loc. = LCFF_X7_Y3_N25; Fanout = 2; REG Node = 'JCQ_B[5]'
        Info: Total cell delay = 1.108 ns ( 41.17 % )
        Info: Total interconnect delay = 1.583 ns ( 58.83 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 217 megabytes
    Info: Processing ended: Sat Dec 15 19:52:07 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


