module mux2 
#(
    parameter width=8
) (
    input logic [width-1:0] d0, d1,
    input logic s,
    output logic [width-1:0] y
);
    assign y ? d1 : d0;
endmodule