# SystemVerilog_RISC-V_Single_Cycle_CPU_Project
미니프로젝트 : SystemVerilog를 이용하여 RV32I 명령어 기반 Single Cycle CPU 설계 및 검증


## 🔹프로젝트 개요

---

현대 CPU 설계의 근간이 되는 RISC Architecture에 대한 깊이 있는 이해를 목표로 프로젝트를 시작했습니다. 특히, License 비용 없이 자유로운 설계와 확장이 가능한 오픈소스 ISA인 RISC-V를 선택하여 CPU의 핵심 동작 원리를 구현하며 컴퓨터 구조의 이론적 지식을 실제 하드웨어 설계로 연결하는 경험을 쌓고자 했습니다. 

본 프로젝트는 Harvard Structure의 RV32I기반의 Single Cycle CPU를 SysytemVerilog를 이용해서  통합 설계하고 시뮬레이션을 통해 총 6가지의 명령어 타입을 검증하는 것으로 목표를 했습니다.
