.. 深圳理工大学-数字逻辑基础与Verilog设计-实验课程 documentation master file, created by
   sphinx-quickstart on Tue Jun 17 15:53:03 2025.
   You can adapt this file completely to your liking, but it should at least
   contain the root `toctree` directive.

.. 这一页是目录树

深圳理工大学 数字逻辑基础与Verilog设计 实验课程
=============================================================

.. toctree::
   :maxdepth: 1
   :caption: 实验课程目录

   实验一 异或门 <labs/lab1>
   实验二 全加器 <labs/TODO>
   实验三 编码器 <labs/TODO>
   实验四 数据选择器 <labs/TODO>
   实验五 加法器 <labs/TODO>
   实验六 加减法器 <labs/TODO>
   实验七 比较器 <labs/TODO>
   实验八 寄存器 <labs/TODO>

许可协议
--------------

本作品采用知识共享署名-非商业性使用-相同方式共享3.0中国大陆许可协议进行许可。
要查看该许可协议，可访问 `这里 <http://creativecommons.org/licenses/by-nc-sa/3.0/cn/>`_，
或者写信到 Creative Commons, PO Box 1866, Mountain View, CA 94042, USA.
