//oanab
//29 oct 2007

csl_register reg{
  reg(){
    set_width(4);
    set_type(register);
    set_attributes(rd);
  }
};

csl_unit u{
  csl_port clk(input);
  csl_port p1(input);
  csl_port p2(input);
  csl_port p3(output,4);
  csl_port p4(input,4);
  reg reg(.reset_(p1),.enable(p2),.clock(clk),.reg_out(p3),.reg_in(p4));
  u(){
  }
};
