# CTS: Clock Tree Synthesis
### Reference ###  
  1.https://zhuanlan.zhihu.com/p/36433282

### 目标
  1.每个clock到达其所驱动的sink(DFF)的latency都尽量短；
  2.每个clock之内，以及有时序关系的clock之间的skew尽量小；
  3.每个clock的common path尽量长。
