clk 1 std_logic bool
rst 1 std_logic sc_logic
run_rsc_rdy 1 std_logic sc_logic
run_rsc_vld 1 std_logic sc_logic
vec_rsc_0_0_adra 9 std_logic_vector sc_lv
vec_rsc_0_0_da 32 std_logic_vector sc_lv
vec_rsc_0_0_wea 1 std_logic sc_logic
vec_rsc_0_0_qa 32 std_logic_vector sc_lv
vec_rsc_0_0_adrb 9 std_logic_vector sc_lv
vec_rsc_0_0_db 32 std_logic_vector sc_lv
vec_rsc_0_0_web 1 std_logic sc_logic
vec_rsc_0_0_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_0_lz 1 std_logic sc_logic
vec_rsc_0_1_adra 9 std_logic_vector sc_lv
vec_rsc_0_1_da 32 std_logic_vector sc_lv
vec_rsc_0_1_wea 1 std_logic sc_logic
vec_rsc_0_1_qa 32 std_logic_vector sc_lv
vec_rsc_0_1_adrb 9 std_logic_vector sc_lv
vec_rsc_0_1_db 32 std_logic_vector sc_lv
vec_rsc_0_1_web 1 std_logic sc_logic
vec_rsc_0_1_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_1_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_0_0_adrb 9 std_logic_vector sc_lv
twiddle_rsc_0_0_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_rsc_0_1_adrb 9 std_logic_vector sc_lv
twiddle_rsc_0_1_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_1_lz 1 std_logic sc_logic
twiddle_h_rsc_0_0_adrb 9 std_logic_vector sc_lv
twiddle_h_rsc_0_0_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_h_rsc_0_1_adrb 9 std_logic_vector sc_lv
twiddle_h_rsc_0_1_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_1_lz 1 std_logic sc_logic
complete_rsc_rdy 1 std_logic sc_logic
complete_rsc_vld 1 std_logic sc_logic
