
PWM.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000045c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  0000045c  000004f0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000005  00800060  00800060  000004f0  2**0
                  ALLOC
  3 .stab         00001278  00000000  00000000  000004f0  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      0000101f  00000000  00000000  00001768  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .comment      00000011  00000000  00000000  00002787  2**0
                  CONTENTS, READONLY

Disassembly of section .text:

00000000 <__vectors>:
   0:	29 c0       	rjmp	.+82     	; 0x54 <__ctors_end>
   2:	00 00       	nop
   4:	37 c0       	rjmp	.+110    	; 0x74 <__bad_interrupt>
   6:	00 00       	nop
   8:	35 c0       	rjmp	.+106    	; 0x74 <__bad_interrupt>
   a:	00 00       	nop
   c:	33 c0       	rjmp	.+102    	; 0x74 <__bad_interrupt>
   e:	00 00       	nop
  10:	31 c0       	rjmp	.+98     	; 0x74 <__bad_interrupt>
  12:	00 00       	nop
  14:	2f c0       	rjmp	.+94     	; 0x74 <__bad_interrupt>
  16:	00 00       	nop
  18:	2d c0       	rjmp	.+90     	; 0x74 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	2b c0       	rjmp	.+86     	; 0x74 <__bad_interrupt>
  1e:	00 00       	nop
  20:	29 c0       	rjmp	.+82     	; 0x74 <__bad_interrupt>
  22:	00 00       	nop
  24:	27 c0       	rjmp	.+78     	; 0x74 <__bad_interrupt>
  26:	00 00       	nop
  28:	25 c0       	rjmp	.+74     	; 0x74 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	23 c0       	rjmp	.+70     	; 0x74 <__bad_interrupt>
  2e:	00 00       	nop
  30:	21 c0       	rjmp	.+66     	; 0x74 <__bad_interrupt>
  32:	00 00       	nop
  34:	1f c0       	rjmp	.+62     	; 0x74 <__bad_interrupt>
  36:	00 00       	nop
  38:	1d c0       	rjmp	.+58     	; 0x74 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	1b c0       	rjmp	.+54     	; 0x74 <__bad_interrupt>
  3e:	00 00       	nop
  40:	19 c0       	rjmp	.+50     	; 0x74 <__bad_interrupt>
  42:	00 00       	nop
  44:	db c0       	rjmp	.+438    	; 0x1fc <__vector_17>
  46:	00 00       	nop
  48:	15 c0       	rjmp	.+42     	; 0x74 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	13 c0       	rjmp	.+38     	; 0x74 <__bad_interrupt>
  4e:	00 00       	nop
  50:	11 c0       	rjmp	.+34     	; 0x74 <__bad_interrupt>
	...

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a5 36       	cpi	r26, 0x65	; 101
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	6e d1       	rcall	.+732    	; 0x34e <main>
  72:	f2 c1       	rjmp	.+996    	; 0x458 <_exit>

00000074 <__bad_interrupt>:
  74:	c5 cf       	rjmp	.-118    	; 0x0 <__vectors>

00000076 <Delayloop32>:
   See also delay.h.
   
   Inspired by the avr-libc's loop-code
*/
void Delayloop32(uint32_t loops) 
{
  76:	cf 93       	push	r28
  78:	df 93       	push	r29
  7a:	00 d0       	rcall	.+0      	; 0x7c <Delayloop32+0x6>
  7c:	00 d0       	rcall	.+0      	; 0x7e <Delayloop32+0x8>
  7e:	cd b7       	in	r28, 0x3d	; 61
  80:	de b7       	in	r29, 0x3e	; 62
  82:	69 83       	std	Y+1, r22	; 0x01
  84:	7a 83       	std	Y+2, r23	; 0x02
  86:	8b 83       	std	Y+3, r24	; 0x03
  88:	9c 83       	std	Y+4, r25	; 0x04
  __asm__ volatile ( "cp  %A0,__zero_reg__ \n\t"  \
  8a:	89 81       	ldd	r24, Y+1	; 0x01
  8c:	9a 81       	ldd	r25, Y+2	; 0x02
  8e:	ab 81       	ldd	r26, Y+3	; 0x03
  90:	bc 81       	ldd	r27, Y+4	; 0x04
  92:	81 15       	cp	r24, r1
  94:	91 05       	cpc	r25, r1
  96:	a1 05       	cpc	r26, r1
  98:	b1 05       	cpc	r27, r1
  9a:	29 f0       	breq	.+10     	; 0xa6 <L_Exit_11>

0000009c <L_LOOP_11>:
  9c:	81 50       	subi	r24, 0x01	; 1
  9e:	90 40       	sbci	r25, 0x00	; 0
  a0:	a0 40       	sbci	r26, 0x00	; 0
  a2:	b0 40       	sbci	r27, 0x00	; 0
  a4:	d9 f7       	brne	.-10     	; 0x9c <L_LOOP_11>

000000a6 <L_Exit_11>:
  a6:	89 83       	std	Y+1, r24	; 0x01
  a8:	9a 83       	std	Y+2, r25	; 0x02
  aa:	ab 83       	std	Y+3, r26	; 0x03
  ac:	bc 83       	std	Y+4, r27	; 0x04
                     "L_Exit_%=:           \n\t"  \
                     : "=w" (loops)              \
					 : "0"  (loops)              \
                   );                             \
    
	return;
  ae:	00 00       	nop
}
  b0:	0f 90       	pop	r0
  b2:	0f 90       	pop	r0
  b4:	0f 90       	pop	r0
  b6:	0f 90       	pop	r0
  b8:	df 91       	pop	r29
  ba:	cf 91       	pop	r28
  bc:	08 95       	ret

000000be <TWIS_Init>:
 	- FALSE:	Bitrate too high
 	- TRUE:	Bitrate OK

*******************************************************/
uint8_t TWIS_Init (uint8_t Address, uint32_t Bitrate)
	{
  be:	0f 93       	push	r16
  c0:	1f 93       	push	r17
  c2:	cf 93       	push	r28
  c4:	df 93       	push	r29
  c6:	cd b7       	in	r28, 0x3d	; 61
  c8:	de b7       	in	r29, 0x3e	; 62
  ca:	29 97       	sbiw	r28, 0x09	; 9
  cc:	0f b6       	in	r0, 0x3f	; 63
  ce:	f8 94       	cli
  d0:	de bf       	out	0x3e, r29	; 62
  d2:	0f be       	out	0x3f, r0	; 63
  d4:	cd bf       	out	0x3d, r28	; 61
  d6:	89 83       	std	Y+1, r24	; 0x01
  d8:	4a 83       	std	Y+2, r20	; 0x02
  da:	5b 83       	std	Y+3, r21	; 0x03
  dc:	6c 83       	std	Y+4, r22	; 0x04
  de:	7d 83       	std	Y+5, r23	; 0x05
/*
** Set the TWI bitrate
** If TWBR is less 11, then error
*/
	TWBR = ((F_CPU/Bitrate)-16)/2;
  e0:	00 e2       	ldi	r16, 0x20	; 32
  e2:	10 e0       	ldi	r17, 0x00	; 0
  e4:	80 e4       	ldi	r24, 0x40	; 64
  e6:	92 e4       	ldi	r25, 0x42	; 66
  e8:	af e0       	ldi	r26, 0x0F	; 15
  ea:	b0 e0       	ldi	r27, 0x00	; 0
  ec:	2a 81       	ldd	r18, Y+2	; 0x02
  ee:	3b 81       	ldd	r19, Y+3	; 0x03
  f0:	4c 81       	ldd	r20, Y+4	; 0x04
  f2:	5d 81       	ldd	r21, Y+5	; 0x05
  f4:	bc 01       	movw	r22, r24
  f6:	cd 01       	movw	r24, r26
  f8:	8d d1       	rcall	.+794    	; 0x414 <__udivmodsi4>
  fa:	da 01       	movw	r26, r20
  fc:	c9 01       	movw	r24, r18
  fe:	40 97       	sbiw	r24, 0x10	; 16
 100:	a1 09       	sbc	r26, r1
 102:	b1 09       	sbc	r27, r1
 104:	b6 95       	lsr	r27
 106:	a7 95       	ror	r26
 108:	97 95       	ror	r25
 10a:	87 95       	ror	r24
 10c:	f8 01       	movw	r30, r16
 10e:	80 83       	st	Z, r24
 110:	80 e2       	ldi	r24, 0x20	; 32
	if (TWBR < 11) return FALSE;
 112:	90 e0       	ldi	r25, 0x00	; 0
 114:	fc 01       	movw	r30, r24
 116:	80 81       	ld	r24, Z
 118:	8b 30       	cpi	r24, 0x0B	; 11
 11a:	10 f4       	brcc	.+4      	; 0x120 <TWIS_Init+0x62>
 11c:	80 e0       	ldi	r24, 0x00	; 0
 11e:	0c c0       	rjmp	.+24     	; 0x138 <TWIS_Init+0x7a>
 120:	82 e2       	ldi	r24, 0x22	; 34
/*
** Set the TWI slave address
*/
	TWAR = (Address << 1);
 122:	90 e0       	ldi	r25, 0x00	; 0
 124:	29 81       	ldd	r18, Y+1	; 0x01
 126:	22 0f       	add	r18, r18
 128:	fc 01       	movw	r30, r24
 12a:	20 83       	st	Z, r18
 12c:	86 e5       	ldi	r24, 0x56	; 86
/*
** Activate TWI interface
*/
	TWCR = (1<<TWEN)|(1<<TWEA);
 12e:	90 e0       	ldi	r25, 0x00	; 0
 130:	24 e4       	ldi	r18, 0x44	; 68
 132:	fc 01       	movw	r30, r24
 134:	20 83       	st	Z, r18
 136:	81 e0       	ldi	r24, 0x01	; 1

	return TRUE;
 138:	29 96       	adiw	r28, 0x09	; 9
	}
 13a:	0f b6       	in	r0, 0x3f	; 63
 13c:	f8 94       	cli
 13e:	de bf       	out	0x3e, r29	; 62
 140:	0f be       	out	0x3f, r0	; 63
 142:	cd bf       	out	0x3d, r28	; 61
 144:	df 91       	pop	r29
 146:	cf 91       	pop	r28
 148:	1f 91       	pop	r17
 14a:	0f 91       	pop	r16
 14c:	08 95       	ret

0000014e <TWIS_Stop>:

 Return Value: None

*******************************************************/
void TWIS_Stop (void)
	{
 14e:	cf 93       	push	r28
 150:	df 93       	push	r29
 152:	cd b7       	in	r28, 0x3d	; 61
 154:	de b7       	in	r29, 0x3e	; 62
	TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWSTO)|(1<<TWEA);
 156:	86 e5       	ldi	r24, 0x56	; 86
 158:	90 e0       	ldi	r25, 0x00	; 0
 15a:	24 ed       	ldi	r18, 0xD4	; 212
 15c:	fc 01       	movw	r30, r24
 15e:	20 83       	st	Z, r18
	}
 160:	df 91       	pop	r29
 162:	cf 91       	pop	r28
 164:	08 95       	ret

00000166 <TWIS_Write>:
  	- TRUE:		OK, Byte sent
 	- FALSE:	Error in byte transmission

*******************************************************/
void TWIS_Write (uint8_t byte)
	{
 166:	cf 93       	push	r28
 168:	df 93       	push	r29
 16a:	1f 92       	push	r1
 16c:	cd b7       	in	r28, 0x3d	; 61
 16e:	de b7       	in	r29, 0x3e	; 62
 170:	89 83       	std	Y+1, r24	; 0x01
	TWDR = byte;
 172:	83 e2       	ldi	r24, 0x23	; 35
 174:	90 e0       	ldi	r25, 0x00	; 0
 176:	29 81       	ldd	r18, Y+1	; 0x01
 178:	fc 01       	movw	r30, r24
 17a:	20 83       	st	Z, r18
	TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA);
 17c:	86 e5       	ldi	r24, 0x56	; 86
 17e:	90 e0       	ldi	r25, 0x00	; 0
 180:	24 ec       	ldi	r18, 0xC4	; 196
 182:	fc 01       	movw	r30, r24
 184:	20 83       	st	Z, r18
	while (!(TWCR & (1<<TWINT)));
 186:	00 00       	nop
 188:	86 e5       	ldi	r24, 0x56	; 86
 18a:	90 e0       	ldi	r25, 0x00	; 0
 18c:	fc 01       	movw	r30, r24
 18e:	80 81       	ld	r24, Z
 190:	88 23       	and	r24, r24
 192:	d4 f7       	brge	.-12     	; 0x188 <TWIS_Write+0x22>
	}
 194:	0f 90       	pop	r0
 196:	df 91       	pop	r29
 198:	cf 91       	pop	r28
 19a:	08 95       	ret

0000019c <TWIS_ReadAck>:
 Return Value: uint8_t
  	- uint8_t	Read byte

*******************************************************/
uint8_t	TWIS_ReadAck (void)
	{
 19c:	cf 93       	push	r28
 19e:	df 93       	push	r29
 1a0:	cd b7       	in	r28, 0x3d	; 61
 1a2:	de b7       	in	r29, 0x3e	; 62
	TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA);
 1a4:	86 e5       	ldi	r24, 0x56	; 86
 1a6:	90 e0       	ldi	r25, 0x00	; 0
 1a8:	24 ec       	ldi	r18, 0xC4	; 196
 1aa:	fc 01       	movw	r30, r24
 1ac:	20 83       	st	Z, r18
	while (!(TWCR & (1<<TWINT)));
 1ae:	00 00       	nop
 1b0:	86 e5       	ldi	r24, 0x56	; 86
 1b2:	90 e0       	ldi	r25, 0x00	; 0
 1b4:	fc 01       	movw	r30, r24
 1b6:	80 81       	ld	r24, Z
 1b8:	88 23       	and	r24, r24
 1ba:	d4 f7       	brge	.-12     	; 0x1b0 <TWIS_ReadAck+0x14>
	return TWDR;
 1bc:	83 e2       	ldi	r24, 0x23	; 35
 1be:	90 e0       	ldi	r25, 0x00	; 0
 1c0:	fc 01       	movw	r30, r24
 1c2:	80 81       	ld	r24, Z
	}
 1c4:	df 91       	pop	r29
 1c6:	cf 91       	pop	r28
 1c8:	08 95       	ret

000001ca <TWIS_ResonseRequired>:
		TRUE: Yes, response required
		FALSE: No response required

*******************************************************/
uint8_t	TWIS_ResonseRequired (uint8_t *TWI_ResonseType)
	{
 1ca:	cf 93       	push	r28
 1cc:	df 93       	push	r29
 1ce:	00 d0       	rcall	.+0      	; 0x1d0 <TWIS_ResonseRequired+0x6>
 1d0:	cd b7       	in	r28, 0x3d	; 61
 1d2:	de b7       	in	r29, 0x3e	; 62
 1d4:	9a 83       	std	Y+2, r25	; 0x02
 1d6:	89 83       	std	Y+1, r24	; 0x01
	*TWI_ResonseType = TWSR;
 1d8:	81 e2       	ldi	r24, 0x21	; 33
 1da:	90 e0       	ldi	r25, 0x00	; 0
 1dc:	fc 01       	movw	r30, r24
 1de:	20 81       	ld	r18, Z
 1e0:	89 81       	ldd	r24, Y+1	; 0x01
 1e2:	9a 81       	ldd	r25, Y+2	; 0x02
 1e4:	fc 01       	movw	r30, r24
 1e6:	20 83       	st	Z, r18
	return TWCR & (1<<TWINT);
 1e8:	86 e5       	ldi	r24, 0x56	; 86
 1ea:	90 e0       	ldi	r25, 0x00	; 0
 1ec:	fc 01       	movw	r30, r24
 1ee:	80 81       	ld	r24, Z
 1f0:	80 78       	andi	r24, 0x80	; 128
	}
 1f2:	0f 90       	pop	r0
 1f4:	0f 90       	pop	r0
 1f6:	df 91       	pop	r29
 1f8:	cf 91       	pop	r28
 1fa:	08 95       	ret

000001fc <__vector_17>:

//########################################################################################## ISR (TWI_vect) 
//ISR, die bei einem Ereignis auf dem Bus ausgelöst wird. Im Register TWSR befindet sich dann 
//ein Statuscode, anhand dessen die Situation festgestellt werden kann.
ISR (TWI_vect)  
{
 1fc:	1f 92       	push	r1
 1fe:	0f 92       	push	r0
 200:	00 90 5f 00 	lds	r0, 0x005F
 204:	0f 92       	push	r0
 206:	11 24       	eor	r1, r1
 208:	2f 93       	push	r18
 20a:	3f 93       	push	r19
 20c:	8f 93       	push	r24
 20e:	9f 93       	push	r25
 210:	ef 93       	push	r30
 212:	ff 93       	push	r31
 214:	cf 93       	push	r28
 216:	df 93       	push	r29
 218:	1f 92       	push	r1
 21a:	cd b7       	in	r28, 0x3d	; 61
 21c:	de b7       	in	r29, 0x3e	; 62
	uint8_t data=0;
 21e:	19 82       	std	Y+1, r1	; 0x01
	switch (TW_STATUS) 								// TWI-Statusregister prüfen und nötige Aktion bestimmen 
 220:	81 e2       	ldi	r24, 0x21	; 33
 222:	90 e0       	ldi	r25, 0x00	; 0
 224:	fc 01       	movw	r30, r24
 226:	80 81       	ld	r24, Z
 228:	88 2f       	mov	r24, r24
 22a:	90 e0       	ldi	r25, 0x00	; 0
 22c:	88 7f       	andi	r24, 0xF8	; 248
 22e:	99 27       	eor	r25, r25
 230:	80 38       	cpi	r24, 0x80	; 128
 232:	91 05       	cpc	r25, r1
 234:	c9 f0       	breq	.+50     	; 0x268 <__vector_17+0x6c>
 236:	81 38       	cpi	r24, 0x81	; 129
 238:	91 05       	cpc	r25, r1
 23a:	24 f4       	brge	.+8      	; 0x244 <__vector_17+0x48>
 23c:	80 36       	cpi	r24, 0x60	; 96
 23e:	91 05       	cpc	r25, r1
 240:	51 f0       	breq	.+20     	; 0x256 <__vector_17+0x5a>
 242:	70 c0       	rjmp	.+224    	; 0x324 <__vector_17+0x128>
 244:	88 3a       	cpi	r24, 0xA8	; 168
 246:	91 05       	cpc	r25, r1
 248:	09 f4       	brne	.+2      	; 0x24c <__vector_17+0x50>
 24a:	45 c0       	rjmp	.+138    	; 0x2d6 <__vector_17+0xda>
 24c:	88 3b       	cpi	r24, 0xB8	; 184
 24e:	91 05       	cpc	r25, r1
 250:	09 f4       	brne	.+2      	; 0x254 <__vector_17+0x58>
 252:	41 c0       	rjmp	.+130    	; 0x2d6 <__vector_17+0xda>
 254:	67 c0       	rjmp	.+206    	; 0x324 <__vector_17+0x128>
		{
		case TW_SR_SLA_ACK: 						// 0x60 Slave Receiver, wurde adressiert	
			TWCR_ACK; 								// nächstes Datenbyte empfangen, ACK danach
 256:	86 e5       	ldi	r24, 0x56	; 86
 258:	90 e0       	ldi	r25, 0x00	; 0
 25a:	25 ec       	ldi	r18, 0xC5	; 197
 25c:	fc 01       	movw	r30, r24
 25e:	20 83       	st	Z, r18
			buffer_adr=0xFF; 						// Bufferposition ist undefiniert
 260:	8f ef       	ldi	r24, 0xFF	; 255
 262:	80 93 60 00 	sts	0x0060, r24
			break;
 266:	64 c0       	rjmp	.+200    	; 0x330 <__vector_17+0x134>

		case TW_SR_DATA_ACK: 						// 0x80 Slave Receiver,Daten empfangen
			data=TWDR; 								// Empfangene Daten auslesen
 268:	83 e2       	ldi	r24, 0x23	; 35
 26a:	90 e0       	ldi	r25, 0x00	; 0
 26c:	fc 01       	movw	r30, r24
 26e:	80 81       	ld	r24, Z
 270:	89 83       	std	Y+1, r24	; 0x01
			if (buffer_adr == 0xFF) 				// erster Zugriff, Bufferposition setzen
 272:	80 91 60 00 	lds	r24, 0x0060
 276:	8f 3f       	cpi	r24, 0xFF	; 255
 278:	79 f4       	brne	.+30     	; 0x298 <__vector_17+0x9c>
				{
					if(data<=buffer_size)			// Kontrolle ob gewünschte Adresse im erlaubten bereich
 27a:	89 81       	ldd	r24, Y+1	; 0x01
 27c:	83 30       	cpi	r24, 0x03	; 3
 27e:	20 f4       	brcc	.+8      	; 0x288 <__vector_17+0x8c>
						{
							buffer_adr= data; 		// Bufferposition wie adressiert setzen
 280:	89 81       	ldd	r24, Y+1	; 0x01
 282:	80 93 60 00 	sts	0x0060, r24
 286:	02 c0       	rjmp	.+4      	; 0x28c <__vector_17+0x90>
						}
					else
						{
						buffer_adr=0; 				// Adresse auf Null setzen. Ist das sinnvoll?
 288:	10 92 60 00 	sts	0x0060, r1
						}				
					TWCR_ACK;						// nächstes Datenbyte empfangen, ACK danach, um nächstes Byte anzufordern
 28c:	86 e5       	ldi	r24, 0x56	; 86
 28e:	90 e0       	ldi	r25, 0x00	; 0
 290:	25 ec       	ldi	r18, 0xC5	; 197
 292:	fc 01       	movw	r30, r24
 294:	20 83       	st	Z, r18
 296:	1e c0       	rjmp	.+60     	; 0x2d4 <__vector_17+0xd8>
				}
			else 									// weiterer Zugriff, Daten empfangen
				{
					rxbuffer[buffer_adr]=data; 		// Daten in Buffer schreiben
 298:	80 91 60 00 	lds	r24, 0x0060
 29c:	88 2f       	mov	r24, r24
 29e:	90 e0       	ldi	r25, 0x00	; 0
 2a0:	8d 59       	subi	r24, 0x9D	; 157
 2a2:	9f 4f       	sbci	r25, 0xFF	; 255
 2a4:	29 81       	ldd	r18, Y+1	; 0x01
 2a6:	fc 01       	movw	r30, r24
 2a8:	20 83       	st	Z, r18
					buffer_adr++; 					// Buffer-Adresse weiterzählen für nächsten Schreibzugriff
 2aa:	80 91 60 00 	lds	r24, 0x0060
 2ae:	8f 5f       	subi	r24, 0xFF	; 255
 2b0:	80 93 60 00 	sts	0x0060, r24
					if(buffer_adr<(buffer_size-1)) // im Buffer ist noch Platz für mehr als ein Byte
 2b4:	80 91 60 00 	lds	r24, 0x0060
 2b8:	88 23       	and	r24, r24
 2ba:	31 f4       	brne	.+12     	; 0x2c8 <__vector_17+0xcc>
						{
							TWCR_ACK;				// nächstes Datenbyte empfangen, ACK danach, um nächstes Byte anzufordern
 2bc:	86 e5       	ldi	r24, 0x56	; 86
 2be:	90 e0       	ldi	r25, 0x00	; 0
 2c0:	25 ec       	ldi	r18, 0xC5	; 197
 2c2:	fc 01       	movw	r30, r24
 2c4:	20 83       	st	Z, r18
 2c6:	06 c0       	rjmp	.+12     	; 0x2d4 <__vector_17+0xd8>
						}
					else   							// es kann nur noch ein Byte kommen, dann ist der Buffer voll
						{
							TWCR_NACK;				// letztes Byte lesen, dann NACK, um vollen Buffer zu signaliseren
 2c8:	86 e5       	ldi	r24, 0x56	; 86
 2ca:	90 e0       	ldi	r25, 0x00	; 0
 2cc:	25 e8       	ldi	r18, 0x85	; 133
 2ce:	fc 01       	movw	r30, r24
 2d0:	20 83       	st	Z, r18
						}
				}
			break;
 2d2:	2e c0       	rjmp	.+92     	; 0x330 <__vector_17+0x134>
 2d4:	2d c0       	rjmp	.+90     	; 0x330 <__vector_17+0x134>

		case TW_ST_SLA_ACK: 						//
		case TW_ST_DATA_ACK: 						// 0xB8 Slave Transmitter, weitere Daten wurden angefordert

			if (buffer_adr == 0xFF) 				// zuvor keine Leseadresse angegeben! 
 2d6:	80 91 60 00 	lds	r24, 0x0060
 2da:	8f 3f       	cpi	r24, 0xFF	; 255
 2dc:	11 f4       	brne	.+4      	; 0x2e2 <__vector_17+0xe6>
				{
					buffer_adr=0;
 2de:	10 92 60 00 	sts	0x0060, r1
				}	
			TWDR = txbuffer[buffer_adr]; 			// Datenbyte senden 
 2e2:	83 e2       	ldi	r24, 0x23	; 35
 2e4:	90 e0       	ldi	r25, 0x00	; 0
 2e6:	20 91 60 00 	lds	r18, 0x0060
 2ea:	22 2f       	mov	r18, r18
 2ec:	30 e0       	ldi	r19, 0x00	; 0
 2ee:	2f 59       	subi	r18, 0x9F	; 159
 2f0:	3f 4f       	sbci	r19, 0xFF	; 255
 2f2:	f9 01       	movw	r30, r18
 2f4:	20 81       	ld	r18, Z
 2f6:	fc 01       	movw	r30, r24
 2f8:	20 83       	st	Z, r18
			buffer_adr++; 							// bufferadresse für nächstes Byte weiterzählen
 2fa:	80 91 60 00 	lds	r24, 0x0060
 2fe:	8f 5f       	subi	r24, 0xFF	; 255
 300:	80 93 60 00 	sts	0x0060, r24
			if(buffer_adr<(buffer_size-1)) 		// im Buffer ist mehr als ein Byte, das gesendet werden kann
 304:	80 91 60 00 	lds	r24, 0x0060
 308:	88 23       	and	r24, r24
 30a:	31 f4       	brne	.+12     	; 0x318 <__vector_17+0x11c>
				{
					TWCR_ACK; 						// nächstes Byte senden, danach ACK erwarten
 30c:	86 e5       	ldi	r24, 0x56	; 86
 30e:	90 e0       	ldi	r25, 0x00	; 0
 310:	25 ec       	ldi	r18, 0xC5	; 197
 312:	fc 01       	movw	r30, r24
 314:	20 83       	st	Z, r18
				}
			else
				{
					TWCR_NACK; 						// letztes Byte senden, danach NACK erwarten
				}
			break;
 316:	0c c0       	rjmp	.+24     	; 0x330 <__vector_17+0x134>
				{
					TWCR_ACK; 						// nächstes Byte senden, danach ACK erwarten
				}
			else
				{
					TWCR_NACK; 						// letztes Byte senden, danach NACK erwarten
 318:	86 e5       	ldi	r24, 0x56	; 86
 31a:	90 e0       	ldi	r25, 0x00	; 0
 31c:	25 e8       	ldi	r18, 0x85	; 133
 31e:	fc 01       	movw	r30, r24
 320:	20 83       	st	Z, r18
				}
			break;
 322:	06 c0       	rjmp	.+12     	; 0x330 <__vector_17+0x134>
		case TW_ST_DATA_NACK: 						// 0xC0 Keine Daten mehr gefordert 
		case TW_SR_DATA_NACK: 						// 0x88 
		case TW_ST_LAST_DATA: 						// 0xC8  Last data byte in TWDR has been transmitted (TWEA = “0”); ACK has been received
		case TW_SR_STOP: 							// 0xA0 STOP empfangen
		default: 	
			TWCR_RESET; 							// Übertragung beenden, warten bis zur nächsten Adressierung
 324:	86 e5       	ldi	r24, 0x56	; 86
 326:	90 e0       	ldi	r25, 0x00	; 0
 328:	25 ec       	ldi	r18, 0xC5	; 197
 32a:	fc 01       	movw	r30, r24
 32c:	20 83       	st	Z, r18
			break;	
 32e:	00 00       	nop
		} //end.switch (TW_STATUS)
 330:	0f 90       	pop	r0
 332:	df 91       	pop	r29
 334:	cf 91       	pop	r28
 336:	ff 91       	pop	r31
 338:	ef 91       	pop	r30
 33a:	9f 91       	pop	r25
 33c:	8f 91       	pop	r24
 33e:	3f 91       	pop	r19
 340:	2f 91       	pop	r18
 342:	0f 90       	pop	r0
 344:	00 92 5f 00 	sts	0x005F, r0
 348:	0f 90       	pop	r0
 34a:	1f 90       	pop	r1
 34c:	18 95       	reti

0000034e <main>:
#include "twi_sample/TWI_Slave/General.h"
#include "twi_sample/TWI_Slave/TWI_Slave.h"
#include "twi_sample/TWI_Slave/Delay.h"

int main (void)
	{
 34e:	0f 93       	push	r16
 350:	1f 93       	push	r17
 352:	cf 93       	push	r28
 354:	df 93       	push	r29
 356:	cd b7       	in	r28, 0x3d	; 61
 358:	de b7       	in	r29, 0x3e	; 62
 35a:	2b 97       	sbiw	r28, 0x0b	; 11
 35c:	0f b6       	in	r0, 0x3f	; 63
 35e:	f8 94       	cli
 360:	de bf       	out	0x3e, r29	; 62
 362:	0f be       	out	0x3f, r0	; 63
 364:	cd bf       	out	0x3d, r28	; 61
	uint8_t		i=0;
 366:	19 82       	std	Y+1, r1	; 0x01
	uint8_t		j=0;
 368:	1a 82       	std	Y+2, r1	; 0x02
	uint8_t		byte[8];
	uint8_t		TWIS_ResonseType;

    // Clear any interrupt
	cli ();
 36a:	f8 94       	cli

    // Wait 0.5 second for POR
	Delay_ms (500);
 36c:	68 e3       	ldi	r22, 0x38	; 56
 36e:	74 e4       	ldi	r23, 0x44	; 68
 370:	81 e0       	ldi	r24, 0x01	; 1
 372:	90 e0       	ldi	r25, 0x00	; 0
 374:	80 de       	rcall	.-768    	; 0x76 <Delayloop32>
 376:	40 ea       	ldi	r20, 0xA0	; 160

    // Initiate the TWI slave interface
	TWIS_Init (15, 100000);
 378:	56 e8       	ldi	r21, 0x86	; 134
 37a:	61 e0       	ldi	r22, 0x01	; 1
 37c:	70 e0       	ldi	r23, 0x00	; 0
 37e:	8f e0       	ldi	r24, 0x0F	; 15
 380:	9e de       	rcall	.-708    	; 0xbe <TWIS_Init>
 382:	87 e3       	ldi	r24, 0x37	; 55
 384:	90 e0       	ldi	r25, 0x00	; 0



    DDRB = 0x06;                      // Set Port PB1 and PB2 as Output
 386:	26 e0       	ldi	r18, 0x06	; 6
 388:	fc 01       	movw	r30, r24
 38a:	20 83       	st	Z, r18
 38c:	8f e4       	ldi	r24, 0x4F	; 79
 38e:	90 e0       	ldi	r25, 0x00	; 0
    TCCR1A = (1<<WGM10)|(1<<COM1A1)   // Set up the two Control registers of Timer1.
 390:	21 ea       	ldi	r18, 0xA1	; 161
 392:	fc 01       	movw	r30, r24
 394:	20 83       	st	Z, r18
 396:	8e e4       	ldi	r24, 0x4E	; 78
 398:	90 e0       	ldi	r25, 0x00	; 0
             |(1<<COM1B1);             // Wave Form Generation is Fast PWM 8 Bit,
	TCCR1B = _BV(CS10);
 39a:	21 e0       	ldi	r18, 0x01	; 1
 39c:	fc 01       	movw	r30, r24
 39e:	20 83       	st	Z, r18
 3a0:	8a e4       	ldi	r24, 0x4A	; 74
 3a2:	90 e0       	ldi	r25, 0x00	; 0
    OCR1A = 100;                       // Dutycycle of OC1A < 0%
 3a4:	24 e6       	ldi	r18, 0x64	; 100
 3a6:	30 e0       	ldi	r19, 0x00	; 0
 3a8:	fc 01       	movw	r30, r24
 3aa:	31 83       	std	Z+1, r19	; 0x01
 3ac:	20 83       	st	Z, r18
 3ae:	ce 01       	movw	r24, r28
 3b0:	0b 96       	adiw	r24, 0x0b	; 11

    // Endless loop
	while (1) {

        // Is something to do for the TWI slave interface ?
		if (TWIS_ResonseRequired (&TWIS_ResonseType)) {
 3b2:	0b df       	rcall	.-490    	; 0x1ca <TWIS_ResonseRequired>
 3b4:	88 23       	and	r24, r24
 3b6:	41 f1       	breq	.+80     	; 0x408 <main+0xba>
 3b8:	8b 85       	ldd	r24, Y+11	; 0x0b
 3ba:	88 2f       	mov	r24, r24
 3bc:	90 e0       	ldi	r25, 0x00	; 0
			switch (TWIS_ResonseType) {
 3be:	80 36       	cpi	r24, 0x60	; 96
 3c0:	91 05       	cpc	r25, r1
 3c2:	21 f0       	breq	.+8      	; 0x3cc <main+0x7e>
 3c4:	88 3a       	cpi	r24, 0xA8	; 168
 3c6:	91 05       	cpc	r25, r1
 3c8:	51 f0       	breq	.+20     	; 0x3de <main+0x90>
 3ca:	1e c0       	rjmp	.+60     	; 0x408 <main+0xba>
 3cc:	0a e4       	ldi	r16, 0x4A	; 74
 3ce:	10 e0       	ldi	r17, 0x00	; 0
 3d0:	e5 de       	rcall	.-566    	; 0x19c <TWIS_ReadAck>
                // TWI requests to read a byte from the master.
                // It is implicitely assumed, that the master
                // sends 8 bytes.
				case TWIS_ReadBytes:
				while(1) {
					OCR1A = TWIS_ReadAck ();
 3d2:	88 2f       	mov	r24, r24
 3d4:	90 e0       	ldi	r25, 0x00	; 0
 3d6:	f8 01       	movw	r30, r16
 3d8:	91 83       	std	Z+1, r25	; 0x01
 3da:	80 83       	st	Z, r24
 3dc:	f7 cf       	rjmp	.-18     	; 0x3cc <main+0x7e>
 3de:	19 82       	std	Y+1, r1	; 0x01
 3e0:	08 c0       	rjmp	.+16     	; 0x3f2 <main+0xa4>
 3e2:	8a 81       	ldd	r24, Y+2	; 0x02
				}
 3e4:	91 e0       	ldi	r25, 0x01	; 1
                 // TWI requests to write a byte to the master.
                 // It is implicitely assumed, that the master
                 // is prepared to receive 8 bytes.

				case TWIS_WriteBytes:
					for (i=0;i<8;i++)
 3e6:	98 0f       	add	r25, r24
 3e8:	9a 83       	std	Y+2, r25	; 0x02
						{
							TWIS_Write (j++);
 3ea:	bd de       	rcall	.-646    	; 0x166 <TWIS_Write>
 3ec:	89 81       	ldd	r24, Y+1	; 0x01
 3ee:	8f 5f       	subi	r24, 0xFF	; 255
 3f0:	89 83       	std	Y+1, r24	; 0x01
 3f2:	89 81       	ldd	r24, Y+1	; 0x01
 3f4:	88 30       	cpi	r24, 0x08	; 8
                 // TWI requests to write a byte to the master.
                 // It is implicitely assumed, that the master
                 // is prepared to receive 8 bytes.

				case TWIS_WriteBytes:
					for (i=0;i<8;i++)
 3f6:	a8 f3       	brcs	.-22     	; 0x3e2 <main+0x94>
 3f8:	aa de       	rcall	.-684    	; 0x14e <TWIS_Stop>
 3fa:	40 ea       	ldi	r20, 0xA0	; 160
 3fc:	56 e8       	ldi	r21, 0x86	; 134
 3fe:	61 e0       	ldi	r22, 0x01	; 1
 400:	70 e0       	ldi	r23, 0x00	; 0
						{
							TWIS_Write (j++);
						}
				    TWIS_Stop ();
 402:	8f e0       	ldi	r24, 0x0F	; 15
 404:	5c de       	rcall	.-840    	; 0xbe <TWIS_Init>
				    TWIS_Init (15, 100000);
 406:	00 00       	nop
 408:	8a 81       	ldd	r24, Y+2	; 0x02
 40a:	8b 3f       	cpi	r24, 0xFB	; 251
 40c:	10 f0       	brcs	.+4      	; 0x412 <main+0xc4>
 40e:	1a 82       	std	Y+2, r1	; 0x02
 410:	ce cf       	rjmp	.-100    	; 0x3ae <main+0x60>
 412:	cd cf       	rjmp	.-102    	; 0x3ae <main+0x60>

00000414 <__udivmodsi4>:
					break;
 414:	a1 e2       	ldi	r26, 0x21	; 33
			}
		}
        // Do something else ....... e.g.:
// 		i++;
 		if (j > 250) {
 416:	1a 2e       	mov	r1, r26
 418:	aa 1b       	sub	r26, r26
 41a:	bb 1b       	sub	r27, r27
 			j = 0;
 41c:	fd 01       	movw	r30, r26
 		}
	}
 41e:	0d c0       	rjmp	.+26     	; 0x43a <__udivmodsi4_ep>

00000420 <__udivmodsi4_loop>:
 420:	aa 1f       	adc	r26, r26
 422:	bb 1f       	adc	r27, r27
 424:	ee 1f       	adc	r30, r30
 426:	ff 1f       	adc	r31, r31
 428:	a2 17       	cp	r26, r18
 42a:	b3 07       	cpc	r27, r19
 42c:	e4 07       	cpc	r30, r20
 42e:	f5 07       	cpc	r31, r21
 430:	20 f0       	brcs	.+8      	; 0x43a <__udivmodsi4_ep>
 432:	a2 1b       	sub	r26, r18
 434:	b3 0b       	sbc	r27, r19
 436:	e4 0b       	sbc	r30, r20
 438:	f5 0b       	sbc	r31, r21

0000043a <__udivmodsi4_ep>:
 43a:	66 1f       	adc	r22, r22
 43c:	77 1f       	adc	r23, r23
 43e:	88 1f       	adc	r24, r24
 440:	99 1f       	adc	r25, r25
 442:	1a 94       	dec	r1
 444:	69 f7       	brne	.-38     	; 0x420 <__udivmodsi4_loop>
 446:	60 95       	com	r22
 448:	70 95       	com	r23
 44a:	80 95       	com	r24
 44c:	90 95       	com	r25
 44e:	9b 01       	movw	r18, r22
 450:	ac 01       	movw	r20, r24
 452:	bd 01       	movw	r22, r26
 454:	cf 01       	movw	r24, r30
 456:	08 95       	ret

00000458 <_exit>:
 458:	f8 94       	cli

0000045a <__stop_program>:
 45a:	ff cf       	rjmp	.-2      	; 0x45a <__stop_program>
