# CPUの創りかた(4): Flip Flop

今回こそ、CPU本体の製作に入ろう。本「CPUの創りかた」では、次にレジスタを
作る流れになっているのでそれに倣う。といってもいきなりレジスタはしんどい
ので、今回はその手前のFlip Flopの話だ。
Flip Flopは順序回路の一種らしいが、ざっくりいうと過去の状態を記憶する
ことができるらしい（と習った気はするがとっくに忘れていた）。
だから「レジスタ」は値を保持できるというわけだ。

さてここで、「状態を記憶する」にはどうしたらいいのか、というところで
固まってしまった。オブジェクト指向言語であれば、オブジェクト内に状態を
持つなんてのは普通にできてしまうので何も問題ないが、使うのはHaskellで
ある。単純に作ると「状態」は持てないのではないのか?
それじゃあ作れないではないか、と思ったのだ。

HaskellにはStateモナドなるものがあり、これを使うと何かできそうな匂いは
するが解説を読んでもちっともわからないのであきらめた。仕方がないので
全ての「状態」は外で管理することに方針転換する。ROMの時もそうしたが、
毎回入力時に「状態」も合わせて入力し、出力には「状態」を含める。
そうすることで入出力は面倒だがとりあえず「状態」は回路の外で管理
できるだろう。

という方針（？）に基づき、Flip Flopを作っていくことにする。

#### R-S Flip Flop



#### エッジトリガ型 D Flip Flop

解説書などではR-Sの次は？？で、次は？？で、みたいな流れになるようだが、
ここでは一気に飛ばして「実際に使うFlip Flop」に進みたいと思う。
結局CPUで使われるのは"エッジトリガ型 D Flip Flop"だそうだ。これは、
clockの立ち上がり（or 立ち下がり）の瞬間のD入力を保持するらしい。




#### まとめ



