00000 00100
00001 01011
00010 11111
00011 10100
00100 11010
00101 10101
00110 01001
00111 00010
01000 11011
01001 00101
01010 01000
01011 10010
01100 11101
01101 00011
01110 00110
01111 11100
10000 11110
10001 10011
10010 00111
10011 01110
10100 00000
10101 01101
10110 10001
10111 11000
11000 10000
11001 01100
11010 00001
11011 11001
11100 10110
11101 01010
11110 01111
11111 10111

old:

o4 = i1 ^ (i3 ? 1 ^ i0 : i2 ^ i4)
o4 = i3 ? 1 ^ i0 ^ i1 : i1 ^ i2 ^ i4
o4 = i1 ^ (i3 & ~i0 | ~i3 & ~i2 & i4 | ~i3 & i2 & ~i4)
o3 = i0 ^ i4 ^ (i2 ^ i3 ? 1 : i1 ^ i3)
o3 = i2 ^ i3 ? 1 ^ i0 ^ i4 : i0 ^ i1 ^ i3 ^ i4
o3 = i0 ^ i4 ^ (i1 & ~i2 | i2 & ~i3 | i3 & ~i1)
o2 = i3 ^ i2 ^ ((1 ^ i0) | i1)
o2 = i3 ^ i2 ^ ~(~i1 & (i0 ^ i1))
o1 = i3 ^ i2 ^ (i4 | i0 & ~i1 | ~i0 & i1)
o0 = i1 ^ (i3 ? 1 ^ i4 : i0)
o0 = i1 ^ (i3 & ~i4 | ~i3 & i0)
o0 = i0 ^ i1 ^ (i3 & ~(i0 ^ i4))

good:

0011 1100 1001 1001 1100 0011 1001 1001
o4 = i0 ^ i1 ^ (i3 | (i0 ^ i2 ^ i4))

0110 1010 1010 1001 1001 0101 0101 0110
o3 = i0 ^ i4 ^ ((i2 ^ i3) | (i1 ^ i3))

1011 0100 0100 1011 1011 0100 0100 1011
o2 = i3 ^ i2 ^ (i1 | ~i0)

0110 1001 1001 0110 1111 0000 0000 1111
o1 = i3 ^ i2 ^ (i4 | (i0 ^ i1))

0110 0110 1100 1100 0110 0110 0011 0011
o0 = i1 ^ i4 ^ (i3 | (i0 ^ i4))

----

i0 ^ i4
i1 ^ i4
i3 | (i0 ^ i4)
	i1 ^ i4 ^ (i3 | (i0 ^ i4))
i0 ^ i1
i2 ^ i3
i4 | (i0 ^ i1)
	i2 ^ i3 ^ (i4 | (i0 ^ i1))
~i0
~i0 | i1
	i2 ^ i3 ^ (~i0 | i1)
i0 ^ i2 ^ i4
i3 | (i0 ^ i2 ^ i4)
	i0 ^ i1 ^ (i3 | (i0 ^ i2 ^ i4))
i1 ^ i3
(i1 ^ i3) | (i2 ^ i3)
	i0 ^ i4 ^ ((i1 ^ i3) | (i2 ^ i3))

----

This needs 17 cycles on RISC-V, 15 on ARM. It might need more temporary
registers though, up to 8.

i0 ^ i1
i0 ^ i4
i2 ^ i3
~(i0 ^ i4)
i3 & ~(i0 ^ i4)
	i0 ^ i1 ^ (i3 & ~(i0 ^ i4))
i4 | (i0 ^ i1)
	i2 ^ i3 ^ (i4 | (i0 ^ i1))
~i0
~i0 | i1
	i2 ^ i3 ^ (~i0 | i1)
i0 ^ i2 ^ i4
i3 | (i0 ^ i2 ^ i4)
	i0 ^ i1 ^ (i3 | (i0 ^ i2 ^ i4))
i1 ^ i3
(i1 ^ i3) | (i2 ^ i3)
	i0 ^ i4 ^ ((i1 ^ i3) | (i2 ^ i3))
