TimeQuest Timing Analyzer report for MIC1
Mon Dec 15 08:29:18 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 20.8 MHz ; 20.8 MHz        ; CLOCK      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -23.540 ; -4356.074     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.208 ; -23.053       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -23.540 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.022     ;
; -22.502 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.800     ; 20.738     ;
; -21.992 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.562     ; 20.466     ;
; -21.911 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.562     ; 20.385     ;
; -21.795 ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.561     ; 20.270     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.791 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.273     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.677 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 23.672     ;
; -21.443 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.552     ; 19.927     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.295 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 23.301     ;
; -21.115 ; DATAPATH:inst1|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -3.082     ; 19.069     ;
; -21.093 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.801     ; 19.328     ;
; -21.073 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.557     ; 19.552     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -21.069 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 2.503      ; 24.108     ;
; -20.980 ; DATAPATH:inst1|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -3.082     ; 18.934     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.962 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 1.459      ; 22.957     ;
; -20.921 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.564     ; 19.393     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.908 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.505      ; 23.949     ;
; -20.860 ; DATAPATH:inst1|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -3.082     ; 18.814     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.815 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 21.295     ;
; -20.773 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.789     ; 19.020     ;
; -20.770 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.782     ; 19.024     ;
; -20.760 ; DATAPATH:inst1|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -3.082     ; 18.714     ;
; -20.756 ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.579     ; 19.213     ;
; -20.753 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.800     ; 18.989     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.753 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 2.528      ; 23.817     ;
; -20.748 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.820     ; 18.964     ;
; -20.747 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -2.781     ; 19.002     ;
; -20.723 ; DATAPATH:inst1|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -3.082     ; 18.677     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.208 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 3.622      ;
; -2.121 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 3.709      ;
; -2.086 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 3.744      ;
; -1.999 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 3.831      ;
; -1.956 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.548      ; 3.858      ;
; -1.885 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 3.945      ;
; -1.763 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 4.067      ;
; -1.565 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.555      ; 4.256      ;
; -1.384 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 4.446      ;
; -1.376 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.747      ; 2.637      ;
; -1.349 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 4.481      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.100 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.178      ;
; -1.097 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 4.733      ;
; -1.014 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.748      ; 3.000      ;
; -1.005 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.748      ; 3.009      ;
; -1.005 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.747      ; 3.008      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.002 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.511      ; 5.275      ;
; -1.001 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                               ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.054      ; 4.319      ;
; -0.984 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 4.846      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.978 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.300      ;
; -0.943 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                              ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 5.059      ; 4.382      ;
; -0.900 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.550      ; 4.916      ;
; -0.892 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.748      ; 3.122      ;
; -0.860 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                              ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.054      ; 4.460      ;
; -0.806 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                              ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.055      ; 4.515      ;
; -0.691 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.566      ; 5.141      ;
; -0.674 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.565      ; 5.157      ;
; -0.654 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.043      ; 4.655      ;
; -0.635 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.566      ; 5.197      ;
; -0.627 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.747      ; 3.386      ;
; -0.590 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.551      ; 5.227      ;
; -0.579 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                                                                      ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.689      ; 1.876      ;
; -0.573 ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.008      ; 3.701      ;
; -0.571 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.755      ; 3.450      ;
; -0.531 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 5.299      ;
; -0.500 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 5.548      ; 5.314      ;
; -0.494 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.748      ; 3.520      ;
; -0.484 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.553      ; 5.335      ;
; -0.476 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 3.750      ; 3.540      ;
; -0.474 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.750      ; 3.542      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.471 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.494      ; 5.789      ;
; -0.447 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.550      ; 5.369      ;
; -0.417 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 3.748      ; 3.597      ;
; -0.402 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                              ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.054      ; 4.918      ;
; -0.400 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                              ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.054      ; 4.920      ;
; -0.395 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.752      ; 3.623      ;
; -0.384 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.750      ; 3.632      ;
; -0.360 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 5.470      ;
; -0.351 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.564      ; 5.479      ;
; -0.351 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.747      ; 3.662      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.512      ; 5.949      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
; -0.329 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.498      ; 5.935      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.010  ; 2.010  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -2.749 ; -2.749 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.999  ; 1.999  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.764  ; 1.764  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.607  ; 1.607  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.846  ; 1.846  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.053  ; 1.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.499  ; 1.499  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.476  ; 1.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.693  ; 1.693  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.546  ; 1.546  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.701  ; 1.701  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.705  ; 1.705  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.829  ; 1.829  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.577  ; 1.577  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.728  ; 1.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.721  ; 1.721  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 2.010  ; 2.010  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.628  ; 1.628  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 2.000  ; 2.000  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.594  ; 1.594  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.281  ; 1.281  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.934  ; 1.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.587  ; 1.587  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.687  ; 1.687  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.865  ; 1.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.843  ; 1.843  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.433  ; 1.433  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.635  ; 1.635  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.451  ; 1.451  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.844  ; 1.844  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.078  ; 1.078  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.645  ; 1.645  ; Rise       ; CLOCK           ;
; PROG_MEM_[*]     ; CLOCK      ; 3.714  ; 3.714  ; Rise       ; CLOCK           ;
;  PROG_MEM_[0]    ; CLOCK      ; 3.601  ; 3.601  ; Rise       ; CLOCK           ;
;  PROG_MEM_[1]    ; CLOCK      ; 3.714  ; 3.714  ; Rise       ; CLOCK           ;
;  PROG_MEM_[2]    ; CLOCK      ; 3.509  ; 3.509  ; Rise       ; CLOCK           ;
;  PROG_MEM_[3]    ; CLOCK      ; 2.980  ; 2.980  ; Rise       ; CLOCK           ;
;  PROG_MEM_[4]    ; CLOCK      ; 3.667  ; 3.667  ; Rise       ; CLOCK           ;
;  PROG_MEM_[5]    ; CLOCK      ; 3.428  ; 3.428  ; Rise       ; CLOCK           ;
;  PROG_MEM_[6]    ; CLOCK      ; 3.406  ; 3.406  ; Rise       ; CLOCK           ;
;  PROG_MEM_[7]    ; CLOCK      ; 3.549  ; 3.549  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.979  ; 2.979  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.979  ; 2.979  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.769 ; -1.769 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.534 ; -1.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.377 ; -1.377 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.616 ; -1.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.823 ; -0.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.269 ; -1.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.246 ; -1.246 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.463 ; -1.463 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.316 ; -1.316 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.471 ; -1.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.475 ; -1.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.599 ; -1.599 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.347 ; -1.347 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.498 ; -1.498 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.491 ; -1.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.780 ; -1.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.398 ; -1.398 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.770 ; -1.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.364 ; -1.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.051 ; -1.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.704 ; -1.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.357 ; -1.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.457 ; -1.457 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.635 ; -1.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.613 ; -1.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.203 ; -1.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.405 ; -1.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.221 ; -1.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.614 ; -1.614 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.848 ; -0.848 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.415 ; -1.415 ; Rise       ; CLOCK           ;
; PROG_MEM_[*]     ; CLOCK      ; -2.618 ; -2.618 ; Rise       ; CLOCK           ;
;  PROG_MEM_[0]    ; CLOCK      ; -2.618 ; -2.618 ; Rise       ; CLOCK           ;
;  PROG_MEM_[1]    ; CLOCK      ; -3.184 ; -3.184 ; Rise       ; CLOCK           ;
;  PROG_MEM_[2]    ; CLOCK      ; -3.027 ; -3.027 ; Rise       ; CLOCK           ;
;  PROG_MEM_[3]    ; CLOCK      ; -2.725 ; -2.725 ; Rise       ; CLOCK           ;
;  PROG_MEM_[4]    ; CLOCK      ; -3.162 ; -3.162 ; Rise       ; CLOCK           ;
;  PROG_MEM_[5]    ; CLOCK      ; -2.945 ; -2.945 ; Rise       ; CLOCK           ;
;  PROG_MEM_[6]    ; CLOCK      ; -2.964 ; -2.964 ; Rise       ; CLOCK           ;
;  PROG_MEM_[7]    ; CLOCK      ; -2.904 ; -2.904 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 29.407 ; 29.407 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.220 ; 17.220 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.227 ; 16.227 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.722 ; 17.722 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 19.381 ; 19.381 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.641 ; 18.641 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.431 ; 18.431 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.718 ; 18.718 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.904 ; 18.904 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.188 ; 20.188 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.948 ; 19.948 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 20.152 ; 20.152 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.022 ; 21.022 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.887 ; 21.887 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.549 ; 22.549 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.409 ; 22.409 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.058 ; 23.058 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.918 ; 23.918 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.503 ; 24.503 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.774 ; 23.774 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.961 ; 24.961 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.297 ; 25.297 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.476 ; 26.476 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.099 ; 26.099 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.056 ; 26.056 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.047 ; 27.047 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.486 ; 27.486 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.721 ; 27.721 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.065 ; 27.065 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.736 ; 27.736 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.749 ; 28.749 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.407 ; 29.407 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.896 ; 28.896 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.122 ; 13.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.478 ; 14.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.481 ; 14.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 12.660 ; 12.660 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.737 ; 13.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.825 ; 13.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.761 ; 13.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.383 ; 14.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.595 ; 14.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 13.867 ; 13.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.156 ; 13.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 12.962 ; 12.962 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.139 ; 13.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.371 ; 14.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.709 ; 13.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 12.618 ; 12.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.819 ; 13.819 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 13.974 ; 13.974 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.615 ; 14.615 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 12.941 ; 12.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.909 ; 13.909 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.375 ; 14.375 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.300 ; 14.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.597 ; 14.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.959 ; 13.959 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 13.702 ; 13.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.089 ; 14.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 13.535 ; 13.535 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.627 ; 11.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.973  ; 9.973  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.063 ; 10.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.364 ; 10.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.780 ; 10.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.375 ; 10.375 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.055 ; 10.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 9.940  ; 9.940  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 11.209 ; 11.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.930  ; 9.930  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.622 ; 10.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.627 ; 11.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.437 ; 10.437 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.959 ; 10.959 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.244 ; 10.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.652 ; 10.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.616 ; 10.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.897 ; 10.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.964  ; 9.964  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.713 ; 10.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.218 ; 10.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.272 ; 10.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.528 ; 10.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.484  ; 7.484  ; Rise       ; CLOCK           ;
; MDR_OUT[*]            ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
;  MDR_OUT[0]           ; CLOCK      ; 8.756  ; 8.756  ; Rise       ; CLOCK           ;
;  MDR_OUT[1]           ; CLOCK      ; 9.288  ; 9.288  ; Rise       ; CLOCK           ;
;  MDR_OUT[2]           ; CLOCK      ; 8.464  ; 8.464  ; Rise       ; CLOCK           ;
;  MDR_OUT[3]           ; CLOCK      ; 8.805  ; 8.805  ; Rise       ; CLOCK           ;
;  MDR_OUT[4]           ; CLOCK      ; 8.953  ; 8.953  ; Rise       ; CLOCK           ;
;  MDR_OUT[5]           ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
;  MDR_OUT[6]           ; CLOCK      ; 8.518  ; 8.518  ; Rise       ; CLOCK           ;
;  MDR_OUT[7]           ; CLOCK      ; 8.623  ; 8.623  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.118  ; 9.118  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.200  ; 8.200  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.361  ; 8.361  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.177  ; 8.177  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.281  ; 8.281  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.221  ; 8.221  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.089  ; 8.089  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.416  ; 7.416  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.118  ; 9.118  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.210 ; 10.210 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.973  ; 9.973  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.211 ; 10.211 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.836  ; 9.836  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.653 ; 10.653 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.988  ; 9.988  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.539 ; 10.539 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.249 ; 10.249 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.913  ; 9.913  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.586 ; 10.586 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.450 ; 10.450 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.149 ; 10.149 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 9.992  ; 9.992  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.218 ; 10.218 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.995  ; 9.995  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.975  ; 9.975  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.958 ; 10.958 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.943 ; 10.943 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.838 ; 10.838 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.727 ; 10.727 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.942 ; 10.942 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.825 ; 10.825 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 10.589 ; 10.589 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.946  ; 9.946  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.945 ; 29.945 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 18.050 ; 18.050 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.260 ; 17.260 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 18.260 ; 18.260 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 19.919 ; 19.919 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.179 ; 19.179 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.969 ; 18.969 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.256 ; 19.256 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.442 ; 19.442 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.726 ; 20.726 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.486 ; 20.486 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 20.690 ; 20.690 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.560 ; 21.560 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 22.425 ; 22.425 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 23.087 ; 23.087 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.947 ; 22.947 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.596 ; 23.596 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 24.456 ; 24.456 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 25.041 ; 25.041 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.312 ; 24.312 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.499 ; 25.499 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.835 ; 25.835 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 27.014 ; 27.014 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.637 ; 26.637 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.594 ; 26.594 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.585 ; 27.585 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 28.024 ; 28.024 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 28.259 ; 28.259 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.603 ; 27.603 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.274 ; 28.274 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 29.287 ; 29.287 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.945 ; 29.945 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.434 ; 29.434 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.972 ; 10.972 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.390 ; 10.390 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.138 ; 10.138 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.106 ; 10.106 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.373 ; 10.373 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 9.634  ; 9.634  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 9.598  ; 9.598  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.511 ; 10.511 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.484 ; 10.484 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.604 ; 10.604 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.607 ; 10.607 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.151 ; 10.151 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.533 ; 10.533 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.165 ; 10.165 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.700 ; 10.700 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.382 ; 10.382 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.695 ; 10.695 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.408 ; 10.408 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.196 ; 10.196 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.938 ; 10.938 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.956  ; 9.956  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.410 ; 10.410 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.177 ; 10.177 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.257 ; 10.257 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.923  ; 9.923  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.997  ; 9.997  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.213 ; 10.213 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.276 ; 10.276 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.972 ; 10.972 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.957 ; 10.957 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.564 ; 10.564 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.504 ; 10.504 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.611 ; 10.611 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.934 ; 10.934 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.331 ; 10.331 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.765 ; 10.765 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.300 ; 13.300 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.133 ; 13.133 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.300 ; 13.300 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.027 ; 13.027 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.837 ; 12.837 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.948 ; 12.948 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.882 ; 12.882 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.751 ; 12.751 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.083 ; 12.083 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.812 ; 12.812 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 10.655 ; 10.655 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 11.793 ; 11.793 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 10.655 ; 10.655 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 11.565 ; 11.565 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 12.112 ; 12.112 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.330 ; 11.330 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.119 ; 11.119 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.862 ; 10.862 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.848 ; 10.848 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 12.494 ; 12.494 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.522 ; 11.522 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 12.242 ; 12.242 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.845 ; 11.845 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.511 ; 12.511 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 13.215 ; 13.215 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.714 ; 12.714 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.985 ; 11.985 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.495 ; 12.495 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 14.116 ; 14.116 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.857 ; 12.857 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 13.390 ; 13.390 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 13.603 ; 13.603 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.385 ; 13.385 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.378 ; 12.378 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.095 ; 13.095 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.424 ; 13.424 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.340 ; 13.340 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.132 ; 12.132 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.027 ; 13.027 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.367 ; 13.367 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.945 ; 12.945 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.434 ; 12.434 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 12.618 ; 12.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.122 ; 13.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.478 ; 14.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.481 ; 14.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 12.660 ; 12.660 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.737 ; 13.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.825 ; 13.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.761 ; 13.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.383 ; 14.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.595 ; 14.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 13.867 ; 13.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.156 ; 13.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 12.962 ; 12.962 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.139 ; 13.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.371 ; 14.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.709 ; 13.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 12.618 ; 12.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.819 ; 13.819 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 13.974 ; 13.974 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.615 ; 14.615 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 12.941 ; 12.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.909 ; 13.909 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.375 ; 14.375 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.300 ; 14.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.597 ; 14.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.959 ; 13.959 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 13.702 ; 13.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.089 ; 14.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 13.535 ; 13.535 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.973  ; 9.973  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.063 ; 10.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.364 ; 10.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.780 ; 10.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.375 ; 10.375 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.055 ; 10.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 9.940  ; 9.940  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 11.209 ; 11.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.930  ; 9.930  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.622 ; 10.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.627 ; 11.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.437 ; 10.437 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.959 ; 10.959 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.244 ; 10.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.652 ; 10.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.616 ; 10.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.897 ; 10.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.964  ; 9.964  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.713 ; 10.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.218 ; 10.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.272 ; 10.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.528 ; 10.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.484  ; 7.484  ; Rise       ; CLOCK           ;
; MDR_OUT[*]            ; CLOCK      ; 8.464  ; 8.464  ; Rise       ; CLOCK           ;
;  MDR_OUT[0]           ; CLOCK      ; 8.756  ; 8.756  ; Rise       ; CLOCK           ;
;  MDR_OUT[1]           ; CLOCK      ; 9.288  ; 9.288  ; Rise       ; CLOCK           ;
;  MDR_OUT[2]           ; CLOCK      ; 8.464  ; 8.464  ; Rise       ; CLOCK           ;
;  MDR_OUT[3]           ; CLOCK      ; 8.805  ; 8.805  ; Rise       ; CLOCK           ;
;  MDR_OUT[4]           ; CLOCK      ; 8.953  ; 8.953  ; Rise       ; CLOCK           ;
;  MDR_OUT[5]           ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
;  MDR_OUT[6]           ; CLOCK      ; 8.518  ; 8.518  ; Rise       ; CLOCK           ;
;  MDR_OUT[7]           ; CLOCK      ; 8.623  ; 8.623  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.416  ; 7.416  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.200  ; 8.200  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.361  ; 8.361  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.177  ; 8.177  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.281  ; 8.281  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.221  ; 8.221  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.089  ; 8.089  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.416  ; 7.416  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.107  ; 9.107  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.210 ; 10.210 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.973  ; 9.973  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.211 ; 10.211 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.836  ; 9.836  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.653 ; 10.653 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.988  ; 9.988  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.539 ; 10.539 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.249 ; 10.249 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.913  ; 9.913  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.586 ; 10.586 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.450 ; 10.450 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.149 ; 10.149 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 9.992  ; 9.992  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.218 ; 10.218 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.995  ; 9.995  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.975  ; 9.975  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.958 ; 10.958 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.943 ; 10.943 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.838 ; 10.838 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.727 ; 10.727 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.942 ; 10.942 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.825 ; 10.825 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 10.589 ; 10.589 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.946  ; 9.946  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 11.263 ; 11.263 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 12.453 ; 12.453 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 11.263 ; 11.263 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 12.173 ; 12.173 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 12.133 ; 12.133 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.401 ; 11.401 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.348 ; 11.348 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.875 ; 11.875 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 11.833 ; 11.833 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 13.561 ; 13.561 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 12.042 ; 12.042 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 12.284 ; 12.284 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 12.300 ; 12.300 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 13.147 ; 13.147 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 13.541 ; 13.541 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.791 ; 12.791 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 13.024 ; 13.024 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 13.201 ; 13.201 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 14.285 ; 14.285 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 13.106 ; 13.106 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 13.512 ; 13.512 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 13.558 ; 13.558 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.732 ; 13.732 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.123 ; 13.123 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.593 ; 12.593 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.232 ; 13.232 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.696 ; 13.696 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.605 ; 13.605 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.739 ; 12.739 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.097 ; 13.097 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.971 ; 12.971 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.819 ; 12.819 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.837 ; 12.837 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.598  ; 9.598  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.390 ; 10.390 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.138 ; 10.138 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.106 ; 10.106 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.373 ; 10.373 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 9.634  ; 9.634  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 9.598  ; 9.598  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.511 ; 10.511 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.484 ; 10.484 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.604 ; 10.604 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.607 ; 10.607 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.151 ; 10.151 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.533 ; 10.533 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.165 ; 10.165 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.700 ; 10.700 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.382 ; 10.382 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.695 ; 10.695 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.408 ; 10.408 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.196 ; 10.196 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.938 ; 10.938 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.956  ; 9.956  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.410 ; 10.410 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.177 ; 10.177 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.257 ; 10.257 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.923  ; 9.923  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.997  ; 9.997  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.213 ; 10.213 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.276 ; 10.276 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.972 ; 10.972 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.957 ; 10.957 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.564 ; 10.564 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.504 ; 10.504 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.611 ; 10.611 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.934 ; 10.934 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.331 ; 10.331 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.765 ; 10.765 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.245 ; 11.245 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.126 ; 13.126 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.281 ; 13.281 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.672 ; 12.672 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.952 ; 11.952 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.055 ; 12.055 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.003 ; 12.003 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.889 ; 11.889 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.245 ; 11.245 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 11.721 ; 11.721 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.464 ; -1952.855     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.183 ; -17.178       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -10.464 ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.938     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.686  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.863     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.673  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.147     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.436  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.656      ; 10.624     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.299  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.185      ; 11.016     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.284  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8 ; CLOCK        ; CLOCK       ; 0.500        ; 0.645      ; 10.461     ;
; -9.271  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 1.000        ; -1.346     ; 8.957      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.247  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                            ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 9.718      ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.219  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.938     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.100  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.251      ; 10.883     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.081  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.250      ; 10.863     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
; -9.071  ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.281      ; 10.884     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.183 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.643      ;
; -1.137 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.689      ;
; -1.108 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.718      ;
; -1.066 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.760      ;
; -1.062 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.764      ;
; -1.053 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 2.660      ; 1.759      ;
; -0.991 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.835      ;
; -0.855 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.666      ; 1.963      ;
; -0.818 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.009      ;
; -0.803 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.023      ;
; -0.710 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.116      ;
; -0.666 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 1.763      ; 1.249      ;
; -0.637 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.487      ; 2.002      ;
; -0.622 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.205      ;
; -0.614 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.019      ;
; -0.613 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.483      ; 2.022      ;
; -0.599 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.034      ;
; -0.583 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.334      ;
; -0.579 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.338      ;
; -0.568 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.662      ; 2.246      ;
; -0.529 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.299      ;
; -0.528 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 2.301      ;
; -0.508 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.409      ;
; -0.502 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 1.763      ; 1.413      ;
; -0.494 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.470      ; 2.128      ;
; -0.475 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.663      ; 2.340      ;
; -0.456 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 2.373      ;
; -0.445 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 0.873      ;
; -0.439 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.388      ;
; -0.423 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.660      ; 2.389      ;
; -0.412 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.221      ;
; -0.411 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.416      ;
; -0.409 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.407      ;
; -0.408 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.225      ;
; -0.397 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.430      ;
; -0.385 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.662      ; 2.429      ;
; -0.371 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 2.659      ; 2.440      ;
; -0.367 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.763      ; 1.548      ;
; -0.362 ; DATAPATH:inst1|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 1.939      ; 1.729      ;
; -0.356 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.561      ;
; -0.354 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.773      ; 1.571      ;
; -0.350 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.665      ; 2.467      ;
; -0.339 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 1.767      ; 1.580      ;
; -0.339 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.578      ;
; -0.336 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.491      ;
; -0.335 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 1.767      ; 1.584      ;
; -0.323 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.678      ; 2.507      ;
; -0.308 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.520      ;
; -0.306 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 2.659      ; 2.505      ;
; -0.306 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.521      ;
; -0.300 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.465      ; 2.317      ;
; -0.300 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.333      ;
; -0.296 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.767      ; 1.623      ;
; -0.291 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.342      ;
; -0.290 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 1.655      ; 1.017      ;
; -0.290 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 1.655      ; 1.017      ;
; -0.286 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst12   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.541      ;
; -0.283 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.665      ; 2.534      ;
; -0.283 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.769      ; 1.638      ;
; -0.281 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.547      ;
; -0.271 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.763      ; 1.644      ;
; -0.267 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.051      ;
; -0.267 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.051      ;
; -0.263 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.564      ;
; -0.262 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.655      ;
; -0.261 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst5    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.566      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.567      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.058      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.058      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.058      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.058      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.058      ;
; -0.260 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.058      ;
; -0.257 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.376      ;
; -0.252 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.483      ; 2.383      ;
; -0.242 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 2.658      ; 2.568      ;
; -0.240 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 1.935      ; 1.847      ;
; -0.233 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 1.659      ; 1.078      ;
; -0.231 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 1.659      ; 1.080      ;
; -0.230 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.765      ; 1.687      ;
; -0.227 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 1.659      ; 1.084      ;
; -0.226 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 1.659      ; 1.085      ;
; -0.219 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.607      ;
; -0.218 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.415      ;
; -0.210 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.618      ;
; -0.207 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.481      ; 2.426      ;
; -0.203 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.763      ; 1.712      ;
; -0.201 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 2.668      ; 2.619      ;
; -0.198 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.483      ; 2.437      ;
; -0.198 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.483      ; 2.437      ;
; -0.195 ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.470      ; 2.427      ;
; -0.193 ; DATAPATH:inst1|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst      ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.764      ; 1.723      ;
; -0.192 ; DATAPATH:inst1|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.851      ; 1.811      ;
; -0.187 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.640      ;
; -0.186 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst5    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.641      ;
; -0.185 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.642      ;
; -0.183 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.643      ;
; -0.175 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst24   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.641      ;
; -0.173 ; DATAPATH:inst1|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; DATAPATH:inst1|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.665      ; 2.644      ;
; -0.169 ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|inst13                                         ; DATAPATH:inst1|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 1.664      ; 1.147      ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|MPC_GENERATOR:inst4|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst1|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.112  ; 1.112  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.800 ; -1.800 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.070  ; 1.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.908  ; 0.908  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.835  ; 0.835  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.923  ; 0.923  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.556  ; 0.556  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.799  ; 0.799  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.772  ; 0.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.929  ; 0.929  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.844  ; 0.844  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.971  ; 0.971  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.932  ; 0.932  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.968  ; 0.968  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.883  ; 0.883  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.965  ; 0.965  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.901  ; 0.901  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 1.103  ; 1.103  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.924  ; 0.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.112  ; 1.112  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.840  ; 0.840  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.710  ; 0.710  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.025  ; 1.025  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.857  ; 0.857  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.884  ; 0.884  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.999  ; 0.999  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.018  ; 1.018  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.794  ; 0.794  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.912  ; 0.912  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.803  ; 0.803  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.984  ; 0.984  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.584  ; 0.584  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.892  ; 0.892  ; Rise       ; CLOCK           ;
; PROG_MEM_[*]     ; CLOCK      ; 1.887  ; 1.887  ; Rise       ; CLOCK           ;
;  PROG_MEM_[0]    ; CLOCK      ; 1.776  ; 1.776  ; Rise       ; CLOCK           ;
;  PROG_MEM_[1]    ; CLOCK      ; 1.887  ; 1.887  ; Rise       ; CLOCK           ;
;  PROG_MEM_[2]    ; CLOCK      ; 1.746  ; 1.746  ; Rise       ; CLOCK           ;
;  PROG_MEM_[3]    ; CLOCK      ; 1.518  ; 1.518  ; Rise       ; CLOCK           ;
;  PROG_MEM_[4]    ; CLOCK      ; 1.809  ; 1.809  ; Rise       ; CLOCK           ;
;  PROG_MEM_[5]    ; CLOCK      ; 1.711  ; 1.711  ; Rise       ; CLOCK           ;
;  PROG_MEM_[6]    ; CLOCK      ; 1.692  ; 1.692  ; Rise       ; CLOCK           ;
;  PROG_MEM_[7]    ; CLOCK      ; 1.742  ; 1.742  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.920  ; 1.920  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.920  ; 1.920  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.950 ; -0.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.788 ; -0.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.715 ; -0.715 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.803 ; -0.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.436 ; -0.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.679 ; -0.679 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.652 ; -0.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.809 ; -0.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.724 ; -0.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.851 ; -0.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.812 ; -0.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.848 ; -0.848 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.763 ; -0.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.845 ; -0.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.781 ; -0.781 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.983 ; -0.983 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.804 ; -0.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.992 ; -0.992 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.720 ; -0.720 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.590 ; -0.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.905 ; -0.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.737 ; -0.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.764 ; -0.764 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.879 ; -0.879 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.898 ; -0.898 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.674 ; -0.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.792 ; -0.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.683 ; -0.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.864 ; -0.864 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.464 ; -0.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.772 ; -0.772 ; Rise       ; CLOCK           ;
; PROG_MEM_[*]     ; CLOCK      ; -1.322 ; -1.322 ; Rise       ; CLOCK           ;
;  PROG_MEM_[0]    ; CLOCK      ; -1.322 ; -1.322 ; Rise       ; CLOCK           ;
;  PROG_MEM_[1]    ; CLOCK      ; -1.642 ; -1.642 ; Rise       ; CLOCK           ;
;  PROG_MEM_[2]    ; CLOCK      ; -1.510 ; -1.510 ; Rise       ; CLOCK           ;
;  PROG_MEM_[3]    ; CLOCK      ; -1.397 ; -1.397 ; Rise       ; CLOCK           ;
;  PROG_MEM_[4]    ; CLOCK      ; -1.563 ; -1.563 ; Rise       ; CLOCK           ;
;  PROG_MEM_[5]    ; CLOCK      ; -1.477 ; -1.477 ; Rise       ; CLOCK           ;
;  PROG_MEM_[6]    ; CLOCK      ; -1.480 ; -1.480 ; Rise       ; CLOCK           ;
;  PROG_MEM_[7]    ; CLOCK      ; -1.419 ; -1.419 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.886 ; 13.886 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.276  ; 8.276  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.888  ; 8.888  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.646  ; 9.646  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.336  ; 9.336  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.221  ; 9.221  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.376  ; 9.376  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.012 ; 10.012 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 9.842  ; 9.842  ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 9.947  ; 9.947  ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.302 ; 10.302 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.705 ; 10.705 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.908 ; 10.908 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.846 ; 10.846 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.169 ; 11.169 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.583 ; 11.583 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.760 ; 11.760 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.433 ; 11.433 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.976 ; 11.976 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.157 ; 12.157 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.660 ; 12.660 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.409 ; 12.409 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.447 ; 12.447 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.848 ; 12.848 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.030 ; 13.030 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.177 ; 13.177 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.806 ; 12.806 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.105 ; 13.105 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.571 ; 13.571 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.886 ; 13.886 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.643 ; 13.643 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.769  ; 7.769  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.023  ; 7.023  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.664  ; 7.664  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.668  ; 7.668  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.811  ; 6.811  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.360  ; 7.360  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.292  ; 7.292  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.416  ; 7.416  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.372  ; 7.372  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.085  ; 7.085  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.675  ; 7.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.764  ; 7.764  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.416  ; 7.416  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.083  ; 7.083  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.949  ; 6.949  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.033  ; 7.033  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.326  ; 7.326  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 6.777  ; 6.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.409  ; 7.409  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.429  ; 7.429  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.461  ; 7.461  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.743  ; 7.743  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 6.939  ; 6.939  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.436  ; 7.436  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.607  ; 7.607  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.576  ; 7.576  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.769  ; 7.769  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.507  ; 7.507  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.324  ; 7.324  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.537  ; 7.537  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.761  ; 7.761  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.247  ; 7.247  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.384  ; 6.384  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.653  ; 5.653  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.596  ; 5.596  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.455  ; 5.455  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.579  ; 5.579  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.421  ; 5.421  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.728  ; 5.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.725  ; 5.725  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.940  ; 5.940  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.506  ; 5.506  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.735  ; 5.735  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.568  ; 5.568  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.528  ; 5.528  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.050  ; 6.050  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.522  ; 5.522  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.891  ; 5.891  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.384  ; 6.384  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.578  ; 5.578  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.737  ; 5.737  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.975  ; 5.975  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.577  ; 5.577  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.794  ; 5.794  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.839  ; 5.839  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.982  ; 5.982  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.447  ; 5.447  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.905  ; 5.905  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.671  ; 5.671  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.597  ; 5.597  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.045  ; 6.045  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.868  ; 5.868  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.745  ; 5.745  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.499  ; 5.499  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.769  ; 5.769  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.320  ; 4.320  ; Rise       ; CLOCK           ;
; MDR_OUT[*]            ; CLOCK      ; 5.222  ; 5.222  ; Rise       ; CLOCK           ;
;  MDR_OUT[0]           ; CLOCK      ; 4.901  ; 4.901  ; Rise       ; CLOCK           ;
;  MDR_OUT[1]           ; CLOCK      ; 5.209  ; 5.209  ; Rise       ; CLOCK           ;
;  MDR_OUT[2]           ; CLOCK      ; 4.785  ; 4.785  ; Rise       ; CLOCK           ;
;  MDR_OUT[3]           ; CLOCK      ; 4.949  ; 4.949  ; Rise       ; CLOCK           ;
;  MDR_OUT[4]           ; CLOCK      ; 5.042  ; 5.042  ; Rise       ; CLOCK           ;
;  MDR_OUT[5]           ; CLOCK      ; 5.222  ; 5.222  ; Rise       ; CLOCK           ;
;  MDR_OUT[6]           ; CLOCK      ; 4.813  ; 4.813  ; Rise       ; CLOCK           ;
;  MDR_OUT[7]           ; CLOCK      ; 4.851  ; 4.851  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.018  ; 5.018  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.692  ; 4.692  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.731  ; 4.731  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.596  ; 4.596  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.628  ; 4.628  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.679  ; 4.679  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.678  ; 4.678  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.601  ; 4.601  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.292  ; 4.292  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.018  ; 5.018  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.997  ; 5.997  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.195  ; 5.195  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.588  ; 5.588  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.531  ; 5.531  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.578  ; 5.578  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.516  ; 5.516  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.628  ; 5.628  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.429  ; 5.429  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.858  ; 5.858  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.493  ; 5.493  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.733  ; 5.733  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.701  ; 5.701  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.436  ; 5.436  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.687  ; 5.687  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.621  ; 5.621  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.538  ; 5.538  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.645  ; 5.645  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.538  ; 5.538  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.563  ; 5.563  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.512  ; 5.512  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.978  ; 5.978  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.943  ; 5.943  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.908  ; 5.908  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.863  ; 5.863  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.570  ; 5.570  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.813  ; 5.813  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.959  ; 5.959  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.860  ; 5.860  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.736  ; 5.736  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.828  ; 5.828  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.997  ; 5.997  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.458  ; 5.458  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.579 ; 14.579 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.530  ; 9.530  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.211  ; 9.211  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.581  ; 9.581  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 10.339 ; 10.339 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 10.029 ; 10.029 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.914  ; 9.914  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.069 ; 10.069 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.172 ; 10.172 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.705 ; 10.705 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.535 ; 10.535 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.640 ; 10.640 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.995 ; 10.995 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.398 ; 11.398 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.601 ; 11.601 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.539 ; 11.539 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.862 ; 11.862 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.276 ; 12.276 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.453 ; 12.453 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.126 ; 12.126 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.669 ; 12.669 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.850 ; 12.850 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.353 ; 13.353 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.102 ; 13.102 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 13.140 ; 13.140 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.541 ; 13.541 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.723 ; 13.723 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.870 ; 13.870 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.499 ; 13.499 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.798 ; 13.798 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 14.264 ; 14.264 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.579 ; 14.579 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 14.336 ; 14.336 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.519  ; 6.519  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.154  ; 6.154  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.107  ; 6.107  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.075  ; 6.075  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.223  ; 6.223  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 5.802  ; 5.802  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.778  ; 5.778  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.292  ; 6.292  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.823  ; 5.823  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.924  ; 5.924  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.930  ; 5.930  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.663  ; 5.663  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.863  ; 5.863  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.697  ; 5.697  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.001  ; 6.001  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.860  ; 5.860  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.988  ; 5.988  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.191  ; 6.191  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.260  ; 6.260  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.123  ; 6.123  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.426  ; 6.426  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.024  ; 6.024  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.235  ; 6.235  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.129  ; 6.129  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.173  ; 6.173  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.941  ; 5.941  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.999  ; 5.999  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.145  ; 6.145  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.114  ; 6.114  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.519  ; 6.519  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.497  ; 6.497  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.333  ; 6.333  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.289  ; 6.289  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.316  ; 6.316  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.502  ; 6.502  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.186  ; 6.186  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.415  ; 6.415  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.599  ; 7.599  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.558  ; 7.558  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.599  ; 7.599  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.461  ; 7.461  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.369  ; 7.369  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.426  ; 7.426  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.420  ; 7.420  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.343  ; 7.343  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.039  ; 7.039  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.262  ; 7.262  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.768 ; 5.768 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.244 ; 6.244 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.768 ; 5.768 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.112 ; 6.112 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.958 ; 5.958 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.872 ; 5.872 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.607 ; 6.607 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.146 ; 6.146 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.492 ; 6.492 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.243 ; 6.243 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.609 ; 6.609 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.829 ; 6.829 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.665 ; 6.665 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.377 ; 6.377 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.579 ; 6.579 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.264 ; 7.264 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.790 ; 6.790 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.103 ; 7.103 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.087 ; 7.087 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.044 ; 7.044 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.972 ; 6.972 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.684 ; 6.684 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.931 ; 6.931 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.980 ; 6.980 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.413 ; 6.413 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.849 ; 6.849 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.985 ; 6.985 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.955 ; 6.955 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.712 ; 6.712 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.023 ; 7.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.664 ; 7.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.668 ; 7.668 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.811 ; 6.811 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.360 ; 7.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.292 ; 7.292 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.416 ; 7.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.372 ; 7.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.085 ; 7.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.675 ; 7.675 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.764 ; 7.764 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.416 ; 7.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.083 ; 7.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.949 ; 6.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.033 ; 7.033 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.663 ; 7.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.326 ; 7.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.409 ; 7.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.429 ; 7.429 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.461 ; 7.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.743 ; 7.743 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 6.939 ; 6.939 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.436 ; 7.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.607 ; 7.607 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.769 ; 7.769 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.507 ; 7.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.324 ; 7.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.761 ; 7.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.247 ; 7.247 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.653 ; 5.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.596 ; 5.596 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.725 ; 5.725 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.940 ; 5.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.506 ; 5.506 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.735 ; 5.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.568 ; 5.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.522 ; 5.522 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.891 ; 5.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.384 ; 6.384 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.577 ; 5.577 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.794 ; 5.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.982 ; 5.982 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.447 ; 5.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.905 ; 5.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.671 ; 5.671 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.597 ; 5.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.868 ; 5.868 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.745 ; 5.745 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.769 ; 5.769 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.320 ; 4.320 ; Rise       ; CLOCK           ;
; MDR_OUT[*]            ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  MDR_OUT[0]           ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  MDR_OUT[1]           ; CLOCK      ; 5.209 ; 5.209 ; Rise       ; CLOCK           ;
;  MDR_OUT[2]           ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  MDR_OUT[3]           ; CLOCK      ; 4.949 ; 4.949 ; Rise       ; CLOCK           ;
;  MDR_OUT[4]           ; CLOCK      ; 5.042 ; 5.042 ; Rise       ; CLOCK           ;
;  MDR_OUT[5]           ; CLOCK      ; 5.222 ; 5.222 ; Rise       ; CLOCK           ;
;  MDR_OUT[6]           ; CLOCK      ; 4.813 ; 4.813 ; Rise       ; CLOCK           ;
;  MDR_OUT[7]           ; CLOCK      ; 4.851 ; 4.851 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.292 ; 4.292 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.731 ; 4.731 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.596 ; 4.596 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.628 ; 4.628 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.678 ; 4.678 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.601 ; 4.601 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.292 ; 4.292 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.010 ; 5.010 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.195 ; 5.195 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.195 ; 5.195 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.531 ; 5.531 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.628 ; 5.628 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.429 ; 5.429 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.858 ; 5.858 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.563 ; 5.563 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.978 ; 5.978 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.863 ; 5.863 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.813 ; 5.813 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.860 ; 5.860 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.736 ; 5.736 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.997 ; 5.997 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.458 ; 5.458 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.603 ; 6.603 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 7.106 ; 7.106 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.603 ; 6.603 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.949 ; 6.949 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.966 ; 6.966 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.665 ; 6.665 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.635 ; 6.635 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.901 ; 6.901 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.895 ; 6.895 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.690 ; 7.690 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.931 ; 6.931 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.048 ; 7.048 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.039 ; 7.039 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.467 ; 7.467 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.567 ; 7.567 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.253 ; 7.253 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.403 ; 7.403 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.490 ; 7.490 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.955 ; 7.955 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.468 ; 7.468 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.657 ; 7.657 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.716 ; 7.716 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.775 ; 7.775 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.390 ; 7.390 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.249 ; 7.249 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.498 ; 7.498 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.713 ; 7.713 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.730 ; 7.730 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.310 ; 7.310 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.493 ; 7.493 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.422 ; 7.422 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.336 ; 7.336 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.348 ; 7.348 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.663 ; 5.663 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.154 ; 6.154 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.107 ; 6.107 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 5.802 ; 5.802 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.778 ; 5.778 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.292 ; 6.292 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.924 ; 5.924 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.930 ; 5.930 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.663 ; 5.663 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.863 ; 5.863 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.697 ; 5.697 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.001 ; 6.001 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.860 ; 5.860 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.988 ; 5.988 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.191 ; 6.191 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.260 ; 6.260 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.123 ; 6.123 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.426 ; 6.426 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.024 ; 6.024 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.235 ; 6.235 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.129 ; 6.129 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.941 ; 5.941 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.999 ; 5.999 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.145 ; 6.145 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.114 ; 6.114 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.519 ; 6.519 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.497 ; 6.497 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.333 ; 6.333 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.289 ; 6.289 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.316 ; 6.316 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.502 ; 6.502 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.186 ; 6.186 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.415 ; 6.415 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.576 ; 6.576 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.554 ; 7.554 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.577 ; 7.577 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.295 ; 7.295 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.888 ; 6.888 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.941 ; 6.941 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.942 ; 6.942 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.884 ; 6.884 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.576 ; 6.576 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.806 ; 6.806 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -23.540   ; -2.208  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -23.540   ; -2.208  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4356.074 ; -23.053 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4356.074 ; -23.053 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.010  ; 2.010  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.800 ; -1.800 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.999  ; 1.999  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.764  ; 1.764  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.607  ; 1.607  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.846  ; 1.846  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.053  ; 1.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.499  ; 1.499  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.476  ; 1.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.693  ; 1.693  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.546  ; 1.546  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.701  ; 1.701  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.705  ; 1.705  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.829  ; 1.829  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.577  ; 1.577  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.728  ; 1.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.721  ; 1.721  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 2.010  ; 2.010  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.628  ; 1.628  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 2.000  ; 2.000  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.594  ; 1.594  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.281  ; 1.281  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.934  ; 1.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.587  ; 1.587  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.687  ; 1.687  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.865  ; 1.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.843  ; 1.843  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.433  ; 1.433  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.635  ; 1.635  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.451  ; 1.451  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.844  ; 1.844  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.078  ; 1.078  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.645  ; 1.645  ; Rise       ; CLOCK           ;
; PROG_MEM_[*]     ; CLOCK      ; 3.714  ; 3.714  ; Rise       ; CLOCK           ;
;  PROG_MEM_[0]    ; CLOCK      ; 3.601  ; 3.601  ; Rise       ; CLOCK           ;
;  PROG_MEM_[1]    ; CLOCK      ; 3.714  ; 3.714  ; Rise       ; CLOCK           ;
;  PROG_MEM_[2]    ; CLOCK      ; 3.509  ; 3.509  ; Rise       ; CLOCK           ;
;  PROG_MEM_[3]    ; CLOCK      ; 2.980  ; 2.980  ; Rise       ; CLOCK           ;
;  PROG_MEM_[4]    ; CLOCK      ; 3.667  ; 3.667  ; Rise       ; CLOCK           ;
;  PROG_MEM_[5]    ; CLOCK      ; 3.428  ; 3.428  ; Rise       ; CLOCK           ;
;  PROG_MEM_[6]    ; CLOCK      ; 3.406  ; 3.406  ; Rise       ; CLOCK           ;
;  PROG_MEM_[7]    ; CLOCK      ; 3.549  ; 3.549  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.979  ; 2.979  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.979  ; 2.979  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.950 ; -0.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.788 ; -0.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.715 ; -0.715 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.803 ; -0.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.436 ; -0.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.679 ; -0.679 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.652 ; -0.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.809 ; -0.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.724 ; -0.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.851 ; -0.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.812 ; -0.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.848 ; -0.848 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.763 ; -0.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.845 ; -0.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.781 ; -0.781 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.983 ; -0.983 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.804 ; -0.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.992 ; -0.992 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.720 ; -0.720 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.590 ; -0.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.905 ; -0.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.737 ; -0.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.764 ; -0.764 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.879 ; -0.879 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.898 ; -0.898 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.674 ; -0.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.792 ; -0.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.683 ; -0.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.864 ; -0.864 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.464 ; -0.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.772 ; -0.772 ; Rise       ; CLOCK           ;
; PROG_MEM_[*]     ; CLOCK      ; -1.322 ; -1.322 ; Rise       ; CLOCK           ;
;  PROG_MEM_[0]    ; CLOCK      ; -1.322 ; -1.322 ; Rise       ; CLOCK           ;
;  PROG_MEM_[1]    ; CLOCK      ; -1.642 ; -1.642 ; Rise       ; CLOCK           ;
;  PROG_MEM_[2]    ; CLOCK      ; -1.510 ; -1.510 ; Rise       ; CLOCK           ;
;  PROG_MEM_[3]    ; CLOCK      ; -1.397 ; -1.397 ; Rise       ; CLOCK           ;
;  PROG_MEM_[4]    ; CLOCK      ; -1.563 ; -1.563 ; Rise       ; CLOCK           ;
;  PROG_MEM_[5]    ; CLOCK      ; -1.477 ; -1.477 ; Rise       ; CLOCK           ;
;  PROG_MEM_[6]    ; CLOCK      ; -1.480 ; -1.480 ; Rise       ; CLOCK           ;
;  PROG_MEM_[7]    ; CLOCK      ; -1.419 ; -1.419 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 29.407 ; 29.407 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.220 ; 17.220 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.227 ; 16.227 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.722 ; 17.722 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 19.381 ; 19.381 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.641 ; 18.641 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.431 ; 18.431 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.718 ; 18.718 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.904 ; 18.904 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.188 ; 20.188 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.948 ; 19.948 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 20.152 ; 20.152 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.022 ; 21.022 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.887 ; 21.887 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.549 ; 22.549 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.409 ; 22.409 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.058 ; 23.058 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.918 ; 23.918 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.503 ; 24.503 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.774 ; 23.774 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.961 ; 24.961 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.297 ; 25.297 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.476 ; 26.476 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.099 ; 26.099 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.056 ; 26.056 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.047 ; 27.047 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.486 ; 27.486 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.721 ; 27.721 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.065 ; 27.065 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.736 ; 27.736 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.749 ; 28.749 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.407 ; 29.407 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.896 ; 28.896 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.122 ; 13.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.478 ; 14.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.481 ; 14.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 12.660 ; 12.660 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.737 ; 13.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.825 ; 13.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.761 ; 13.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.159 ; 13.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.383 ; 14.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.595 ; 14.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 13.867 ; 13.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.156 ; 13.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 12.962 ; 12.962 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.139 ; 13.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.371 ; 14.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.709 ; 13.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 12.618 ; 12.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.819 ; 13.819 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 13.974 ; 13.974 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.615 ; 14.615 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 12.941 ; 12.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.909 ; 13.909 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.375 ; 14.375 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.300 ; 14.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.597 ; 14.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.959 ; 13.959 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 13.702 ; 13.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.089 ; 14.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.674 ; 14.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 13.535 ; 13.535 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.627 ; 11.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.973  ; 9.973  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.063 ; 10.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.364 ; 10.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.780 ; 10.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.375 ; 10.375 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.055 ; 10.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 9.940  ; 9.940  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 11.209 ; 11.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.930  ; 9.930  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.622 ; 10.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.627 ; 11.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.437 ; 10.437 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.959 ; 10.959 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.244 ; 10.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.652 ; 10.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.616 ; 10.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.897 ; 10.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.964  ; 9.964  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.713 ; 10.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.218 ; 10.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.272 ; 10.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.528 ; 10.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.484  ; 7.484  ; Rise       ; CLOCK           ;
; MDR_OUT[*]            ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
;  MDR_OUT[0]           ; CLOCK      ; 8.756  ; 8.756  ; Rise       ; CLOCK           ;
;  MDR_OUT[1]           ; CLOCK      ; 9.288  ; 9.288  ; Rise       ; CLOCK           ;
;  MDR_OUT[2]           ; CLOCK      ; 8.464  ; 8.464  ; Rise       ; CLOCK           ;
;  MDR_OUT[3]           ; CLOCK      ; 8.805  ; 8.805  ; Rise       ; CLOCK           ;
;  MDR_OUT[4]           ; CLOCK      ; 8.953  ; 8.953  ; Rise       ; CLOCK           ;
;  MDR_OUT[5]           ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
;  MDR_OUT[6]           ; CLOCK      ; 8.518  ; 8.518  ; Rise       ; CLOCK           ;
;  MDR_OUT[7]           ; CLOCK      ; 8.623  ; 8.623  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.118  ; 9.118  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.200  ; 8.200  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.361  ; 8.361  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.177  ; 8.177  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.281  ; 8.281  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.221  ; 8.221  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.089  ; 8.089  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.416  ; 7.416  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.118  ; 9.118  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.374  ; 9.374  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.120 ; 10.120 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.210 ; 10.210 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.973  ; 9.973  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.211 ; 10.211 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.836  ; 9.836  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.653 ; 10.653 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.988  ; 9.988  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.539 ; 10.539 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.249 ; 10.249 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.913  ; 9.913  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.586 ; 10.586 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.450 ; 10.450 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.149 ; 10.149 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 9.992  ; 9.992  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.218 ; 10.218 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.995  ; 9.995  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.975  ; 9.975  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.958 ; 10.958 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.943 ; 10.943 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.838 ; 10.838 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.727 ; 10.727 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.942 ; 10.942 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.825 ; 10.825 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.554 ; 10.554 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 10.589 ; 10.589 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.946  ; 9.946  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.945 ; 29.945 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 18.050 ; 18.050 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.260 ; 17.260 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 18.260 ; 18.260 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 19.919 ; 19.919 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.179 ; 19.179 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.969 ; 18.969 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.256 ; 19.256 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.442 ; 19.442 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.726 ; 20.726 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.486 ; 20.486 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 20.690 ; 20.690 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.560 ; 21.560 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 22.425 ; 22.425 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 23.087 ; 23.087 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.947 ; 22.947 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.596 ; 23.596 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 24.456 ; 24.456 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 25.041 ; 25.041 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.312 ; 24.312 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.499 ; 25.499 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.835 ; 25.835 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 27.014 ; 27.014 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.637 ; 26.637 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.594 ; 26.594 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.585 ; 27.585 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 28.024 ; 28.024 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 28.259 ; 28.259 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.603 ; 27.603 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.274 ; 28.274 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 29.287 ; 29.287 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.945 ; 29.945 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.434 ; 29.434 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.972 ; 10.972 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.390 ; 10.390 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.138 ; 10.138 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.106 ; 10.106 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.373 ; 10.373 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 9.634  ; 9.634  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 9.598  ; 9.598  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.511 ; 10.511 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.484 ; 10.484 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.604 ; 10.604 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.607 ; 10.607 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.151 ; 10.151 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.533 ; 10.533 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.165 ; 10.165 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.700 ; 10.700 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.382 ; 10.382 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.695 ; 10.695 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.408 ; 10.408 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.196 ; 10.196 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.938 ; 10.938 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.956  ; 9.956  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.410 ; 10.410 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.177 ; 10.177 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.257 ; 10.257 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.923  ; 9.923  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.997  ; 9.997  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.213 ; 10.213 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.276 ; 10.276 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.972 ; 10.972 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.957 ; 10.957 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.564 ; 10.564 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.504 ; 10.504 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.611 ; 10.611 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.934 ; 10.934 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.331 ; 10.331 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.765 ; 10.765 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.300 ; 13.300 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.133 ; 13.133 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.300 ; 13.300 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.027 ; 13.027 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.837 ; 12.837 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.948 ; 12.948 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.882 ; 12.882 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.751 ; 12.751 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.083 ; 12.083 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.812 ; 12.812 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.768 ; 5.768 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.244 ; 6.244 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.768 ; 5.768 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.112 ; 6.112 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.958 ; 5.958 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.872 ; 5.872 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.607 ; 6.607 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.146 ; 6.146 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.492 ; 6.492 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.243 ; 6.243 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.609 ; 6.609 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.829 ; 6.829 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.665 ; 6.665 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.377 ; 6.377 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.579 ; 6.579 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.264 ; 7.264 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.790 ; 6.790 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.103 ; 7.103 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.087 ; 7.087 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.044 ; 7.044 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.972 ; 6.972 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.684 ; 6.684 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.931 ; 6.931 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.980 ; 6.980 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.413 ; 6.413 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.849 ; 6.849 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.985 ; 6.985 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.955 ; 6.955 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.712 ; 6.712 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.023 ; 7.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.664 ; 7.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.668 ; 7.668 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.811 ; 6.811 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.360 ; 7.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.292 ; 7.292 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.416 ; 7.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.372 ; 7.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.085 ; 7.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.675 ; 7.675 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.764 ; 7.764 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.416 ; 7.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.083 ; 7.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.949 ; 6.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.033 ; 7.033 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.663 ; 7.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.326 ; 7.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.409 ; 7.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.429 ; 7.429 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.461 ; 7.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.743 ; 7.743 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 6.939 ; 6.939 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.436 ; 7.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.607 ; 7.607 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.769 ; 7.769 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.507 ; 7.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.324 ; 7.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.761 ; 7.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.247 ; 7.247 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.653 ; 5.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.596 ; 5.596 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.725 ; 5.725 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.940 ; 5.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.506 ; 5.506 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.735 ; 5.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.568 ; 5.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.522 ; 5.522 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.891 ; 5.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.384 ; 6.384 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.577 ; 5.577 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.794 ; 5.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.982 ; 5.982 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.447 ; 5.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.905 ; 5.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.671 ; 5.671 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.597 ; 5.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.868 ; 5.868 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.745 ; 5.745 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.769 ; 5.769 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.320 ; 4.320 ; Rise       ; CLOCK           ;
; MDR_OUT[*]            ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  MDR_OUT[0]           ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  MDR_OUT[1]           ; CLOCK      ; 5.209 ; 5.209 ; Rise       ; CLOCK           ;
;  MDR_OUT[2]           ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  MDR_OUT[3]           ; CLOCK      ; 4.949 ; 4.949 ; Rise       ; CLOCK           ;
;  MDR_OUT[4]           ; CLOCK      ; 5.042 ; 5.042 ; Rise       ; CLOCK           ;
;  MDR_OUT[5]           ; CLOCK      ; 5.222 ; 5.222 ; Rise       ; CLOCK           ;
;  MDR_OUT[6]           ; CLOCK      ; 4.813 ; 4.813 ; Rise       ; CLOCK           ;
;  MDR_OUT[7]           ; CLOCK      ; 4.851 ; 4.851 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.292 ; 4.292 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.731 ; 4.731 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.596 ; 4.596 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.628 ; 4.628 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.678 ; 4.678 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.601 ; 4.601 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.292 ; 4.292 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.010 ; 5.010 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.195 ; 5.195 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.195 ; 5.195 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.531 ; 5.531 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.628 ; 5.628 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.429 ; 5.429 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.858 ; 5.858 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.563 ; 5.563 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.978 ; 5.978 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.863 ; 5.863 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.813 ; 5.813 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.860 ; 5.860 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.736 ; 5.736 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.997 ; 5.997 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.458 ; 5.458 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.603 ; 6.603 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 7.106 ; 7.106 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.603 ; 6.603 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.949 ; 6.949 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.966 ; 6.966 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.665 ; 6.665 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.635 ; 6.635 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.901 ; 6.901 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.895 ; 6.895 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.690 ; 7.690 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.931 ; 6.931 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.048 ; 7.048 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.039 ; 7.039 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.467 ; 7.467 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.567 ; 7.567 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.253 ; 7.253 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.403 ; 7.403 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.490 ; 7.490 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.955 ; 7.955 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.468 ; 7.468 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.657 ; 7.657 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.716 ; 7.716 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.775 ; 7.775 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.390 ; 7.390 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.249 ; 7.249 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.498 ; 7.498 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.713 ; 7.713 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.730 ; 7.730 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.310 ; 7.310 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.493 ; 7.493 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.422 ; 7.422 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.336 ; 7.336 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.348 ; 7.348 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.663 ; 5.663 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.154 ; 6.154 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.107 ; 6.107 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 5.802 ; 5.802 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.778 ; 5.778 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.292 ; 6.292 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.924 ; 5.924 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.930 ; 5.930 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.663 ; 5.663 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.863 ; 5.863 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.697 ; 5.697 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.001 ; 6.001 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.860 ; 5.860 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.988 ; 5.988 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.191 ; 6.191 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.260 ; 6.260 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.123 ; 6.123 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.426 ; 6.426 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.024 ; 6.024 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.235 ; 6.235 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.129 ; 6.129 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.941 ; 5.941 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.999 ; 5.999 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.145 ; 6.145 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.114 ; 6.114 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.519 ; 6.519 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.497 ; 6.497 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.333 ; 6.333 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.289 ; 6.289 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.316 ; 6.316 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.502 ; 6.502 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.186 ; 6.186 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.415 ; 6.415 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.576 ; 6.576 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.554 ; 7.554 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.577 ; 7.577 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.295 ; 7.295 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.888 ; 6.888 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.941 ; 6.941 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.942 ; 6.942 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.884 ; 6.884 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.576 ; 6.576 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.806 ; 6.806 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158955   ; 5876834  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158955   ; 5876834  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 182   ; 182  ;
; Unconstrained Output Port Paths ; 6092  ; 6092 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 15 08:29:16 2025
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.540     -4356.074 CLOCK 
Info (332146): Worst-case hold slack is -2.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.208       -23.053 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.464     -1952.855 CLOCK 
Info (332146): Worst-case hold slack is -1.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.183       -17.178 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4561 megabytes
    Info: Processing ended: Mon Dec 15 08:29:18 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


