<HTML>         	<HEAD><TITLE></TITLE>                                   	<STYLE TYPE="text/css">                               	<!--                                                    	body,pre{                                              	font-family:'Courier New', monospace;             	color: #000000;                                     	font-size:88%;                                      	background-color: #ffffff;                          	}                                                       	h1 {                                                    	font-weight: bold;                                  	margin-top: 24px;                                   	margin-bottom: 10px;                                	border-bottom: 3px solid #000;    font-size: 1em;   	}                                                       	h2 {                                                    	font-weight: bold;                                  	margin-top: 18px;                                   	margin-bottom: 5px;                                 	font-size: 0.90em;                                  	}                                                       	h3 {                                                    	font-weight: bold;                                  	margin-top: 12px;                                   	margin-bottom: 5px;                                 	font-size: 0.80em;                                       	}                                                       	p {                                                     	font-size:78%;                                      	}                                                       	P.Table {                                               	margin-top: 4px;                                    	margin-bottom: 4px;                                 	margin-right: 4px;                                  	margin-left: 4px;                                   	}                                                       	table                                                   	{                                                       	border-width: 1px 1px 1px 1px;                      	border-style: solid solid solid solid;              	border-color: black black black black;              	border-collapse: collapse;                          	}                                                       	th {                                                    	font-weight:bold;                                   	padding: 4px;                                       	border-width: 1px 1px 1px 1px;                      	border-style: solid solid solid solid;              	border-color: black black black black;              	vertical-align:top;                                 	text-align:left;                                    	font-size:78%;                                           	}                                                       	td {                                                    	padding: 4px;                                       	border-width: 1px 1px 1px 1px;                      	border-style: solid solid solid solid;              	border-color: black black black black;              	vertical-align:top;                                 	font-size:78%;                                      	}                                                       	a {                                                     	color:#013C9A;                                      	text-decoration:none;                               	}                                                       		a:visited {                                             	color:#013C9A;                                      	}                                                       		a:hover, a:active {                                     	text-decoration:underline;                          	color:#5BAFD4;                                      	}                                                       	.pass                                                   	{                                                       	background-color: #00ff00;                              	}                                                                	.fail                                                   	{                                                       	background-color: #ff0000;                              	}                                                       	.comment                                                	{                                                       	font-size: 90%;                                     	font-style: italic;                                 	}                                                       		-->                                                     	</STYLE>                                                	</HEAD>                                                 	<BODY>                                                  	<PRE>Setting log file to 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU/hdla_gen_hierarchy.html'.
Starting: parse design source files
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/standard.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/standard.vhd(9,9-9,17) (VHDL-1014) analyzing package 'standard'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/std_1164.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/std_1164.vhd(15,9-15,23) (VHDL-1014) analyzing package 'std_logic_1164'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/std_1164.vhd(178,14-178,28) (VHDL-1013) analyzing package body 'std_logic_1164'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/mgc_qsim.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/mgc_qsim.vhd(18,9-18,19) (VHDL-1014) analyzing package 'qsim_logic'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/mgc_qsim.vhd(753,14-753,24) (VHDL-1013) analyzing package body 'qsim_logic'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/numeric_bit.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/numeric_bit.vhd(54,9-54,20) (VHDL-1014) analyzing package 'numeric_bit'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/numeric_bit.vhd(834,14-834,25) (VHDL-1013) analyzing package body 'numeric_bit'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/numeric_std.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/numeric_std.vhd(57,9-57,20) (VHDL-1014) analyzing package 'numeric_std'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/numeric_std.vhd(874,14-874,25) (VHDL-1013) analyzing package body 'numeric_std'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/textio.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/textio.vhd(13,9-13,15) (VHDL-1014) analyzing package 'textio'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/textio.vhd(114,14-114,20) (VHDL-1013) analyzing package body 'textio'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/std_logic_textio.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/std_logic_textio.vhd(26,9-26,25) (VHDL-1014) analyzing package 'std_logic_textio'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/std_logic_textio.vhd(72,14-72,30) (VHDL-1013) analyzing package body 'std_logic_textio'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_attr.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_attr.vhd(39,9-39,19) (VHDL-1014) analyzing package 'attributes'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_misc.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_misc.vhd(30,9-30,23) (VHDL-1014) analyzing package 'std_logic_misc'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_misc.vhd(182,14-182,28) (VHDL-1013) analyzing package body 'std_logic_misc'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/math_real.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/math_real.vhd(56,9-56,18) (VHDL-1014) analyzing package 'math_real'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/math_real.vhd(685,14-685,23) (VHDL-1013) analyzing package body 'math_real'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/mixed_lang_vltype.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/mixed_lang_vltype.vhd(9,9-9,17) (VHDL-1014) analyzing package 'vl_types'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/mixed_lang_vltype.vhd(88,14-88,22) (VHDL-1013) analyzing package body 'vl_types'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_arit.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_arit.vhd(25,9-25,24) (VHDL-1014) analyzing package 'std_logic_arith'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_arit.vhd(206,14-206,29) (VHDL-1013) analyzing package body 'std_logic_arith'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_sign.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_sign.vhd(35,9-35,25) (VHDL-1014) analyzing package 'std_logic_signed'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_sign.vhd(96,14-96,30) (VHDL-1013) analyzing package body 'std_logic_signed'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_unsi.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_unsi.vhd(35,9-35,27) (VHDL-1014) analyzing package 'std_logic_unsigned'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/syn_unsi.vhd(94,14-94,32) (VHDL-1013) analyzing package body 'std_logic_unsigned'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/vhdl_packages/synattr.vhd'
INFO - C:/lscc/diamond/3.12/ispfpga/vhdl_packages/synattr.vhd(50,9-50,19) (VHDL-1014) analyzing package 'attributes'
(VERI-1482) Analyzing Verilog file 'C:/lscc/diamond/3.12/ispfpga/userware/NT/SYNTHESIS_HEADERS/machxo2.v'
(VHDL-1481) Analyzing VHDL file 'C:/lscc/diamond/3.12/ispfpga/userware/NT/SYNTHESIS_HEADERS/machxo2.vhd'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1012) analyzing entity 'ha00'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(12,14-12,17) (VHDL-1010) analyzing architecture 'ha0'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00_paq.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00_paq.vhd(4,9-4,17) (VHDL-1014) analyzing package 'ha00_paq'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1012) analyzing entity 'fa00'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(14,14-14,17) (VHDL-1010) analyzing architecture 'fa0'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00_paq.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00_paq.vhd(4,9-4,17) (VHDL-1014) analyzing package 'fa00_paq'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUTL_paq.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUTL_paq.vhd(4,9-4,17) (VHDL-1014) analyzing package 'mutl_paq'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ADD.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ADD.vhd(5,8-5,11) (VHDL-1012) analyzing entity 'add'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ADD.vhd(14,14-14,18) (VHDL-1010) analyzing architecture 'add0'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/SUMADOR.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/SUMADOR.vhd(6,8-6,11) (VHDL-1012) analyzing entity 's88'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/SUMADOR.vhd(15,14-15,18) (VHDL-1010) analyzing architecture 's880'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/RESTADOR.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/RESTADOR.vhd(5,8-5,12) (VHDL-1012) analyzing entity 'sg88'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/RESTADOR.vhd(14,14-14,19) (VHDL-1010) analyzing architecture 'sg880'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MULTPLICADOR.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MULTPLICADOR.vhd(5,8-5,21) (VHDL-1012) analyzing entity 'multiplicador'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MULTPLICADOR.vhd(12,14-12,29) (VHDL-1010) analyzing architecture 'a_multiplicador'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/COMPARADOR.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/COMPARADOR.vhd(4,8-4,13) (VHDL-1012) analyzing entity 'com00'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/COMPARADOR.vhd(10,14-10,18) (VHDL-1010) analyzing architecture 'com0'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX00.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX00.vhd(4,8-4,13) (VHDL-1012) analyzing entity 'mux00'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX00.vhd(32,14-32,18) (VHDL-1010) analyzing architecture 'mux0'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX11.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX11.vhd(4,8-4,13) (VHDL-1012) analyzing entity 'mux11'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX11.vhd(17,14-17,18) (VHDL-1010) analyzing architecture 'mux1'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU_paq.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU_paq.vhd(4,9-4,16) (VHDL-1014) analyzing package 'alu_paq'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU00.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU00.vhd(5,8-5,13) (VHDL-1012) analyzing entity 'alu00'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU00.vhd(20,14-20,18) (VHDL-1010) analyzing architecture 'alu0'
(VHDL-1481) Analyzing VHDL file 'C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/TestBench.vhd'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/TestBench.vhd(5,8-5,17) (VHDL-1012) analyzing entity 'testbench'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/TestBench.vhd(8,14-8,24) (VHDL-1010) analyzing architecture 'testbench0'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/COMPARADOR.vhd(4,8-4,13) (VHDL-1067) elaborating 'COM00(COM0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX11.vhd(4,8-4,13) (VHDL-1067) elaborating 'MUX11(MUX1)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/TestBench.vhd(5,8-5,17) (VHDL-1067) elaborating 'TestBench(TestBench0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ALU00.vhd(5,8-5,13) (VHDL-1067) elaborating 'ALU00_uniq_0(ALU0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/SUMADOR.vhd(6,8-6,11) (VHDL-1067) elaborating 'S88_uniq_0(S880)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_0(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_0(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_1(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_2(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_1(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_3(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_4(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_2(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_5(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_6(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_3(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_7(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_8(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_4(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_9(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_10(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_5(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_11(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_12(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_6(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_13(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_14(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/RESTADOR.vhd(5,8-5,12) (VHDL-1067) elaborating 'SG88_uniq_0(SG880)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_7(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_15(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_16(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_8(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_17(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_18(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_9(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_19(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_20(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_10(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_21(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_22(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_11(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_23(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_24(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_12(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_25(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_26(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_13(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_27(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_28(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_14(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_29(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_30(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MULTPLICADOR.vhd(5,8-5,21) (VHDL-1067) elaborating 'Multiplicador_uniq_0(a_Multiplicador)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ADD.vhd(5,8-5,11) (VHDL-1067) elaborating 'ADD_uniq_0(ADD0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_15(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_31(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_32(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_16(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_33(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_34(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_17(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_35(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_36(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_18(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_37(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_38(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ADD.vhd(5,8-5,11) (VHDL-1067) elaborating 'ADD_uniq_1(ADD0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_19(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_39(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_40(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_20(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_41(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_42(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_21(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_43(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_44(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_22(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_45(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_46(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/ADD.vhd(5,8-5,11) (VHDL-1067) elaborating 'ADD_uniq_2(ADD0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_23(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_47(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_48(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_24(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_49(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_50(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_25(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_51(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_52(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/FA00.vhd(5,8-5,12) (VHDL-1067) elaborating 'FA00_uniq_26(FA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_53(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/HA00.vhd(4,8-4,12) (VHDL-1067) elaborating 'HA00_uniq_54(HA0)'
INFO - C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Procesador/ALU/MUX00.vhd(4,8-4,13) (VHDL-1067) elaborating 'MUX00_uniq_0(MUX0)'
Done: design load finished with (0) errors, and (0) warnings

</PRE></BODY></HTML>