

================================================================
== Vivado HLS Report for 'compute_weight_2'
================================================================
* Date:           Fri Apr  5 17:11:33 2019

* Version:        2018.2 (Build 2258646 on Thu Jun 14 20:25:20 MDT 2018)
* Project:        compute_weight_128-128-16
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.745|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  17424|  17424|  17424|  17424|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        +-------------------------------+--------------------+-----+-----+-----+-----+----------+
        |                               |                    |  Latency  |  Interval | Pipeline |
        |            Instance           |       Module       | min | max | min | max |   Type   |
        +-------------------------------+--------------------+-----+-----+-----+-----+----------+
        |grp_sqrt_fixed_32_16_s_fu_822  |sqrt_fixed_32_16_s  |   16|   16|    1|    1| function |
        +-------------------------------+--------------------+-----+-----+-----+-----+----------+

        * Loop: 
        +-------------+------+------+----------+-----------+-----------+------+----------+
        |             |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name  |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1     |  4098|  4098|         4|          1|          1|  4096|    yes   |
        |- Loop 2     |  9216|  9216|       144|          -|          -|    64|    no    |
        | + Loop 2.1  |    32|    32|         8|          -|          -|     4|    no    |
        | + Loop 2.2  |    38|    38|        19|          -|          -|     2|    no    |
        |- Loop 3     |  4105|  4105|        11|          1|          1|  4096|    yes   |
        +-------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|     99|      40|   3759|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|      0|    2967|   5803|
|Memory           |       17|      -|       0|      0|
|Multiplexer      |        -|      -|       -|   1223|
|Register         |        0|      -|    3144|    224|
+-----------------+---------+-------+--------+-------+
|Total            |       17|     99|    6151|  11009|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        6|     45|       5|     20|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------------+----------------------+---------+-------+------+------+
    |            Instance           |        Module        | BRAM_18K| DSP48E|  FF  |  LUT |
    +-------------------------------+----------------------+---------+-------+------+------+
    |compute_weight_2_eOg_U2        |compute_weight_2_eOg  |        0|      0|   340|   554|
    |compute_weight_2_fYi_U3        |compute_weight_2_fYi  |        0|      0|   100|   138|
    |compute_weight_2_g8j_U4        |compute_weight_2_g8j  |        0|      0|   587|   354|
    |grp_sqrt_fixed_32_16_s_fu_822  |sqrt_fixed_32_16_s    |        0|      0|  1940|  4757|
    +-------------------------------+----------------------+---------+-------+------+------+
    |Total                          |                      |        0|      0|  2967|  5803|
    +-------------------------------+----------------------+---------+-------+------+------+

    * DSP48: 
    N/A

    * Memory: 
    +-----------------+----------------------+---------+---+----+------+-----+------+-------------+
    |      Memory     |        Module        | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-----------------+----------------------+---------+---+----+------+-----+------+-------------+
    |last_U           |compute_weight_2_bkb  |        1|  0|   0|  4096|    1|     1|         4096|
    |v_in_V_U         |compute_weight_2_cud  |        8|  0|   0|  4096|   32|     1|       131072|
    |output_temp_V_U  |compute_weight_2_dEe  |        8|  0|   0|  4096|   32|     1|       131072|
    +-----------------+----------------------+---------+---+----+------+-----+------+-------------+
    |Total            |                      |       17|  0|   0| 12288|   65|     3|       266240|
    +-----------------+----------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+----+-----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF | LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+----+-----+------------+------------+
    |p_Val2_5_fu_1883_p2               |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_10_fu_2192_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_11_fu_2231_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_12_fu_2250_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_13_fu_2289_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_14_fu_2308_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_15_fu_2347_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_16_fu_2366_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_17_fu_2405_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_18_fu_2424_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_19_fu_2463_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_1_fu_1902_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_20_fu_2482_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_21_fu_2521_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_22_fu_2540_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_23_fu_2579_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_24_fu_2598_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_25_fu_2637_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_26_fu_2656_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_27_fu_2695_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_28_fu_2714_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_29_fu_2733_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_2_fu_1941_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_30_fu_2752_p2           |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_3_fu_1960_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_4_fu_1999_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_5_fu_2018_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_6_fu_2057_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_7_fu_2076_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_8_fu_2115_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_9_fu_2134_p2            |     *    |      3|   0|   20|          32|          32|
    |p_Val2_75_s_fu_2173_p2            |     *    |      3|   0|   20|          32|          32|
    |tmp_81_cast_fu_1156_p2            |     *    |      3|   0|   20|          32|          32|
    |counter_2_fu_1146_p2              |     +    |      0|   0|   17|          13|           7|
    |i_3_fu_855_p2                     |     +    |      0|   0|   17|          13|           1|
    |i_4_fu_2773_p2                    |     +    |      0|   0|   17|          13|           1|
    |i_5_fu_1135_p2                    |     +    |      0|   0|   15|           7|           1|
    |indvars_iv_next_fu_1853_p2        |     +    |      0|   0|   17|          13|           7|
    |p_Repl2_12_trunc_fu_2865_p2       |     +    |      0|   0|    8|           8|           8|
    |p_Val2_68_10_fu_1430_p2           |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_11_fu_1452_p2           |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_12_fu_1475_p2           |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_13_fu_1497_p2           |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_14_fu_1520_p2           |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_1_fu_1199_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_2_fu_1227_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_3_fu_1250_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_4_fu_1272_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_5_fu_1295_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_6_fu_1317_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_7_fu_1340_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_8_fu_1362_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_9_fu_1385_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_68_s_fu_1407_p2            |     +    |      0|   0|   55|          48|          48|
    |p_Val2_s_fu_1176_p2               |     +    |      0|   0|   55|          48|          48|
    |tmp_124_31_fu_1847_p2             |     +    |      0|   0|   17|           6|          13|
    |tmp_35_fu_936_p2                  |     +    |      0|   0|   12|           6|          12|
    |tmp_53_fu_1610_p2                 |     +    |      0|   0|   12|           6|          12|
    |tmp_94_s_fu_1214_p2               |     +    |      0|   0|   17|          13|           5|
    |F2_1_fu_1598_p2                   |     -    |      0|   0|   12|          11|          12|
    |F2_fu_924_p2                      |     -    |      0|   0|   12|          11|          12|
    |man_V_1_fu_911_p2                 |     -    |      0|   0|   61|           1|          54|
    |man_V_4_fu_1585_p2                |     -    |      0|   0|   61|           1|          54|
    |tmp_36_fu_942_p2                  |     -    |      0|   0|   12|           5|          12|
    |tmp_41_fu_2793_p2                 |     -    |      0|   0|   39|           1|          32|
    |tmp_54_fu_1616_p2                 |     -    |      0|   0|   12|           5|          12|
    |tmp_69_fu_2857_p2                 |     -    |      0|   0|    8|           8|           8|
    |ap_block_pp0_stage0_11001         |    and   |      0|   0|    2|           1|           1|
    |ap_block_state115_io              |    and   |      0|   0|    2|           1|           1|
    |ap_block_state116_io              |    and   |      0|   0|    2|           1|           1|
    |ap_block_state3_pp0_stage0_iter1  |    and   |      0|   0|    2|           1|           1|
    |input_data_0_load_A               |    and   |      0|   0|    2|           1|           1|
    |input_data_0_load_B               |    and   |      0|   0|    2|           1|           1|
    |output_data_1_load_A              |    and   |      0|   0|    2|           1|           1|
    |output_data_1_load_B              |    and   |      0|   0|    2|           1|           1|
    |output_last_1_load_A              |    and   |      0|   0|    2|           1|           1|
    |output_last_1_load_B              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp15_fu_1076_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp22_fu_1011_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp27_fu_1683_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp2_fu_1060_p2               |    and   |      0|   0|    2|           1|           1|
    |sel_tmp32_fu_1698_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp34_fu_1709_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp40_fu_1715_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp47_fu_1732_p2              |    and   |      0|   0|    2|           1|           1|
    |sel_tmp7_fu_993_p2                |    and   |      0|   0|    2|           1|           1|
    |sel_tmp9_fu_1071_p2               |    and   |      0|   0|    2|           1|           1|
    |tmp_57_fu_1034_p2                 |   ashr   |      0|   0|  162|          54|          54|
    |tmp_65_fu_1668_p2                 |   ashr   |      0|   0|  162|          54|          54|
    |num_zeros_fu_2819_p3              |   cttz   |      0|  40|   36|          32|           0|
    |exitcond1_fu_849_p2               |   icmp   |      0|   0|   13|          13|          14|
    |exitcond2_fu_1129_p2              |   icmp   |      0|   0|   11|           7|           8|
    |exitcond3_fu_1162_p2              |   icmp   |      0|   0|   13|          13|          13|
    |exitcond4_fu_1821_p2              |   icmp   |      0|   0|   13|          13|          13|
    |exitcond_fu_2767_p2               |   icmp   |      0|   0|   13|          13|          14|
    |icmp1_fu_1650_p2                  |   icmp   |      0|   0|   11|           7|           1|
    |icmp_fu_976_p2                    |   icmp   |      0|   0|   11|           7|           1|
    |input_data_0_state_cmp_full       |   icmp   |      0|   0|    8|           2|           1|
    |output_data_1_state_cmp_full      |   icmp   |      0|   0|    8|           2|           1|
    |output_last_1_state_cmp_full      |   icmp   |      0|   0|    8|           2|           1|
    |tmp_31_fu_891_p2                  |   icmp   |      0|   0|   29|          63|           1|
    |tmp_34_fu_930_p2                  |   icmp   |      0|   0|   13|          12|           5|
    |tmp_37_fu_956_p2                  |   icmp   |      0|   0|   13|          12|           5|
    |tmp_39_fu_2799_p2                 |   icmp   |      0|   0|   18|          32|           1|
    |tmp_42_fu_2851_p2                 |   icmp   |      0|   0|   11|           8|           8|
    |tmp_47_fu_1565_p2                 |   icmp   |      0|   0|   29|          63|           1|
    |tmp_48_fu_1025_p2                 |   icmp   |      0|   0|   13|          12|           6|
    |tmp_52_fu_1604_p2                 |   icmp   |      0|   0|   13|          12|           5|
    |tmp_55_fu_1630_p2                 |   icmp   |      0|   0|   13|          12|           5|
    |tmp_61_fu_1659_p2                 |   icmp   |      0|   0|   13|          12|           6|
    |ap_block_pp1_stage0_11001         |    or    |      0|   0|    2|           1|           1|
    |ap_block_state117                 |    or    |      0|   0|    2|           1|           1|
    |or_cond1_fu_1100_p2               |    or    |      0|   0|    2|           1|           1|
    |or_cond2_fu_1114_p2               |    or    |      0|   0|    2|           1|           1|
    |or_cond3_fu_1737_p2               |    or    |      0|   0|    2|           1|           1|
    |or_cond4_fu_1743_p2               |    or    |      0|   0|    2|           1|           1|
    |or_cond5_fu_1749_p2               |    or    |      0|   0|    2|           1|           1|
    |or_cond_fu_1088_p2                |    or    |      0|   0|    2|           1|           1|
    |sel_tmp21_demorgan_fu_999_p2      |    or    |      0|   0|    2|           1|           1|
    |sel_tmp31_demorgan_fu_1688_p2     |    or    |      0|   0|    2|           1|           1|
    |sel_tmp46_demorgan_fu_1721_p2     |    or    |      0|   0|    2|           1|           1|
    |sel_tmp6_demorgan_fu_982_p2       |    or    |      0|   0|    2|           1|           1|
    |tmp_124_10_fu_2101_p2             |    or    |      0|   0|   12|          12|           4|
    |tmp_124_11_fu_2149_p2             |    or    |      0|   0|   12|          12|           4|
    |tmp_124_12_fu_2159_p2             |    or    |      0|   0|   12|          12|           4|
    |tmp_124_13_fu_2207_p2             |    or    |      0|   0|   12|          12|           4|
    |tmp_124_14_fu_2217_p2             |    or    |      0|   0|   12|          12|           4|
    |tmp_124_15_fu_2265_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_16_fu_2275_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_17_fu_2323_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_18_fu_2333_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_19_fu_2381_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_1_fu_1859_p2              |    or    |      0|   0|   12|          12|           2|
    |tmp_124_20_fu_2391_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_21_fu_2439_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_22_fu_2449_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_23_fu_2497_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_24_fu_2507_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_25_fu_2555_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_26_fu_2565_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_27_fu_2613_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_28_fu_2623_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_29_fu_2671_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_2_fu_1869_p2              |    or    |      0|   0|   12|          12|           2|
    |tmp_124_30_fu_2681_p2             |    or    |      0|   0|   12|          12|           5|
    |tmp_124_3_fu_1917_p2              |    or    |      0|   0|   12|          12|           3|
    |tmp_124_4_fu_1927_p2              |    or    |      0|   0|   12|          12|           3|
    |tmp_124_5_fu_1975_p2              |    or    |      0|   0|   12|          12|           3|
    |tmp_124_6_fu_1985_p2              |    or    |      0|   0|   12|          12|           3|
    |tmp_124_7_fu_2033_p2              |    or    |      0|   0|   12|          12|           4|
    |tmp_124_8_fu_2043_p2              |    or    |      0|   0|   12|          12|           4|
    |tmp_124_9_fu_2091_p2              |    or    |      0|   0|   12|          12|           4|
    |tmp_124_s_fu_1836_p2              |    or    |      0|   0|   12|          12|           1|
    |man_V_2_fu_917_p3                 |  select  |      0|   0|   54|           1|          54|
    |man_V_5_fu_1591_p3                |  select  |      0|   0|   54|           1|          54|
    |newSel1_fu_1093_p3                |  select  |      0|   0|   32|           1|          32|
    |newSel2_fu_1106_p3                |  select  |      0|   0|   32|           1|          32|
    |newSel_fu_1081_p3                 |  select  |      0|   0|   32|           1|          32|
    |p_03_i_fu_2893_p3                 |  select  |      0|   0|   32|           1|           1|
    |p_Val2_s_54_fu_2804_p3            |  select  |      0|   0|   32|           1|          32|
    |sh_amt_1_fu_1622_p3               |  select  |      0|   0|   12|           1|          12|
    |sh_amt_fu_948_p3                  |  select  |      0|   0|   12|           1|          12|
    |storemerge_fu_1043_p3             |  select  |      0|   0|    2|           1|           2|
    |tmp_74_fu_1759_p3                 |  select  |      0|   0|   32|           1|          32|
    |tmp_75_fu_1767_p3                 |  select  |      0|   0|    2|           1|           2|
    |tmp_76_fu_1774_p3                 |  select  |      0|   0|   32|           1|          32|
    |tmp_80_fu_1781_p3                 |  select  |      0|   0|   32|           1|          32|
    |tmp_81_fu_1789_p3                 |  select  |      0|   0|   32|           1|          32|
    |v_in_V_d0                         |  select  |      0|   0|   32|           1|          32|
    |tmp32_V_1_fu_2827_p2              |    shl   |      0|   0|  101|          32|          32|
    |tmp_59_fu_1050_p2                 |    shl   |      0|   0|  101|          32|          32|
    |tmp_73_fu_1673_p2                 |    shl   |      0|   0|  101|          32|          32|
    |ap_enable_pp0                     |    xor   |      0|   0|    2|           1|           2|
    |ap_enable_pp1                     |    xor   |      0|   0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|   0|    2|           2|           1|
    |ap_enable_reg_pp1_iter1           |    xor   |      0|   0|    2|           2|           1|
    |sel_tmp1_fu_1055_p2               |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp21_fu_1005_p2              |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp26_fu_1678_p2              |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp31_fu_1692_p2              |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp33_fu_1703_p2              |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp46_fu_1726_p2              |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp6_fu_987_p2                |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp8_fu_1065_p2               |    xor   |      0|   0|    2|           1|           2|
    +----------------------------------+----------+-------+----+-----+------------+------------+
    |Total                             |          |     99|  40| 3759|        2952|        3009|
    +----------------------------------+----------+-------+----+-----+------------+------------+

    * Multiplexer: 
    +----------------------------+-----+-----------+-----+-----------+
    |            Name            | LUT | Input Size| Bits| Total Bits|
    +----------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                   |  461|        105|    1|        105|
    |ap_enable_reg_pp0_iter1     |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter3     |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1     |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter10    |    9|          2|    1|          2|
    |ap_phi_mux_i_phi_fu_736_p4  |    9|          2|   13|         26|
    |counter2_1_reg_801          |    9|          2|   13|         26|
    |counter_reg_767             |    9|          2|   13|         26|
    |counter_s_reg_791           |    9|          2|   13|         26|
    |i_1_reg_756                 |    9|          2|    7|         14|
    |i_2_reg_811                 |    9|          2|   13|         26|
    |i_reg_732                   |    9|          2|   13|         26|
    |indvars_iv_reg_744          |    9|          2|   13|         26|
    |input_data_0_data_out       |    9|          2|   32|         64|
    |input_data_0_state          |   15|          3|    2|          6|
    |input_last_0_state          |   15|          3|    2|          6|
    |input_r_TDATA_blk_n         |    9|          2|    1|          2|
    |norm_V_addr_loc_reg_779     |    9|          2|   32|         64|
    |output_data_1_data_out      |    9|          2|   32|         64|
    |output_data_1_state         |   15|          3|    2|          6|
    |output_last_1_data_out      |    9|          2|    1|          2|
    |output_last_1_state         |   15|          3|    2|          6|
    |output_r_TDATA_blk_n        |    9|          2|    1|          2|
    |output_temp_V_address0      |   89|         18|   12|        216|
    |output_temp_V_address1      |   85|         17|   12|        204|
    |output_temp_V_d0            |   85|         17|   32|        544|
    |output_temp_V_d1            |   85|         17|   32|        544|
    |reg_839                     |    9|          2|   32|         64|
    |reg_844                     |    9|          2|   32|         64|
    |v_in_V_address0             |   93|         19|   12|        228|
    |v_in_V_address1             |   85|         17|   12|        204|
    +----------------------------+-----+-----------+-----+-----------+
    |Total                       | 1223|        262|  386|       2599|
    +----------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------+-----+----+-----+-----------+
    |              Name             |  FF | LUT| Bits| Const Bits|
    +-------------------------------+-----+----+-----+-----------+
    |OP2_V_1_cast_reg_3129          |   48|   0|   48|          0|
    |agg_result_V_i_reg_3109        |   24|   0|   24|          0|
    |ap_CS_fsm                      |  104|   0|  104|          0|
    |ap_enable_reg_pp0_iter0        |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1        |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2        |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8        |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9        |    1|   0|    1|          0|
    |counter2_1_reg_801             |   13|   0|   13|          0|
    |counter_2_reg_2980             |   13|   0|   13|          0|
    |counter_reg_767                |   13|   0|   13|          0|
    |counter_s_reg_791              |   13|   0|   13|          0|
    |exitcond1_reg_2901             |    1|   0|    1|          0|
    |exitcond_reg_3692              |    1|   0|    1|          0|
    |exp_tmp_V_1_reg_3059           |   11|   0|   11|          0|
    |exp_tmp_V_reg_2916             |   11|   0|   11|          0|
    |i_1_reg_756                    |    7|   0|    7|          0|
    |i_2_reg_811                    |   13|   0|   13|          0|
    |i_3_reg_2905                   |   13|   0|   13|          0|
    |i_5_reg_2970                   |    7|   0|    7|          0|
    |i_reg_732                      |   13|   0|   13|          0|
    |icmp1_reg_3104                 |    1|   0|    1|          0|
    |indvars_iv_reg_744             |   13|   0|   13|          0|
    |input_data_0_payload_A         |   32|   0|   32|          0|
    |input_data_0_payload_B         |   32|   0|   32|          0|
    |input_data_0_sel_rd            |    1|   0|    1|          0|
    |input_data_0_sel_wr            |    1|   0|    1|          0|
    |input_data_0_state             |    2|   0|    2|          0|
    |input_last_0_state             |    2|   0|    2|          0|
    |is_neg_reg_3717                |    1|   0|    1|          0|
    |isneg_1_reg_3053               |    1|   0|    1|          0|
    |isneg_reg_2910                 |    1|   0|    1|          0|
    |isneg_reg_2910_pp0_iter2_reg   |    1|   0|    1|          0|
    |last_load_reg_3728             |    1|   0|    1|          0|
    |man_V_2_reg_2932               |   54|   0|   54|          0|
    |man_V_5_reg_3075               |   54|   0|   54|          0|
    |norm_V_addr_loc_reg_779        |   32|   0|   32|          0|
    |output_data_1_payload_A        |   32|   0|   32|          0|
    |output_data_1_payload_B        |   32|   0|   32|          0|
    |output_data_1_sel_rd           |    1|   0|    1|          0|
    |output_data_1_sel_wr           |    1|   0|    1|          0|
    |output_data_1_state            |    2|   0|    2|          0|
    |output_last_1_payload_A        |    1|   0|    1|          0|
    |output_last_1_payload_B        |    1|   0|    1|          0|
    |output_last_1_sel_rd           |    1|   0|    1|          0|
    |output_last_1_sel_wr           |    1|   0|    1|          0|
    |output_last_1_state            |    2|   0|    2|          0|
    |p_Val2_7_reg_3711              |   32|   0|   32|          0|
    |reg_839                        |   32|   0|   32|          0|
    |reg_844                        |   32|   0|   32|          0|
    |sel_tmp22_reg_2960             |    1|   0|    1|          0|
    |sel_tmp7_reg_2954              |    1|   0|    1|          0|
    |sh_amt_1_reg_3086              |   12|   0|   12|          0|
    |sh_amt_reg_2937                |   12|   0|   12|          0|
    |tmp32_V_1_reg_3738             |   32|   0|   32|          0|
    |tmp32_V_reg_3748               |   32|   0|   32|          0|
    |tmp_106_reg_2921               |   52|   0|   52|          0|
    |tmp_107_reg_2948               |   32|   0|   32|          0|
    |tmp_111_reg_3743               |    8|   0|    8|          0|
    |tmp_114_reg_3064               |   52|   0|   52|          0|
    |tmp_115_reg_3098               |   32|   0|   32|          0|
    |tmp_119_reg_3178               |   12|   0|   12|          0|
    |tmp_121_10_reg_3362            |    9|   0|   64|         55|
    |tmp_121_11_reg_3382            |   10|   0|   64|         54|
    |tmp_121_12_reg_3392            |    9|   0|   64|         55|
    |tmp_121_13_reg_3412            |    9|   0|   64|         55|
    |tmp_121_14_reg_3422            |    8|   0|   64|         56|
    |tmp_121_15_reg_3442            |   11|   0|   64|         53|
    |tmp_121_16_reg_3452            |   10|   0|   64|         54|
    |tmp_121_17_reg_3472            |   10|   0|   64|         54|
    |tmp_121_18_reg_3482            |    9|   0|   64|         55|
    |tmp_121_19_reg_3502            |   10|   0|   64|         54|
    |tmp_121_1_reg_3212             |   11|   0|   64|         53|
    |tmp_121_20_reg_3512            |    9|   0|   64|         55|
    |tmp_121_21_reg_3532            |    9|   0|   64|         55|
    |tmp_121_22_reg_3542            |    8|   0|   64|         56|
    |tmp_121_23_reg_3562            |   10|   0|   64|         54|
    |tmp_121_24_reg_3572            |    9|   0|   64|         55|
    |tmp_121_25_reg_3592            |    9|   0|   64|         55|
    |tmp_121_26_reg_3602            |    8|   0|   64|         56|
    |tmp_121_27_reg_3622            |    9|   0|   64|         55|
    |tmp_121_28_reg_3632            |    8|   0|   64|         56|
    |tmp_121_29_reg_3652            |    8|   0|   64|         56|
    |tmp_121_2_reg_3232             |   11|   0|   64|         53|
    |tmp_121_30_reg_3662            |    7|   0|   64|         57|
    |tmp_121_3_reg_3242             |   10|   0|   64|         54|
    |tmp_121_4_reg_3262             |   11|   0|   64|         53|
    |tmp_121_5_reg_3272             |   10|   0|   64|         54|
    |tmp_121_6_reg_3292             |   10|   0|   64|         54|
    |tmp_121_7_reg_3302             |    9|   0|   64|         55|
    |tmp_121_8_reg_3322             |   11|   0|   64|         53|
    |tmp_121_9_reg_3332             |   10|   0|   64|         54|
    |tmp_121_s_reg_3352             |   10|   0|   64|         54|
    |tmp_123_10_reg_3407            |   32|   0|   32|          0|
    |tmp_123_11_reg_3432            |   32|   0|   32|          0|
    |tmp_123_12_reg_3437            |   32|   0|   32|          0|
    |tmp_123_13_reg_3462            |   32|   0|   32|          0|
    |tmp_123_14_reg_3467            |   32|   0|   32|          0|
    |tmp_123_15_reg_3492            |   32|   0|   32|          0|
    |tmp_123_16_reg_3497            |   32|   0|   32|          0|
    |tmp_123_17_reg_3522            |   32|   0|   32|          0|
    |tmp_123_18_reg_3527            |   32|   0|   32|          0|
    |tmp_123_19_reg_3552            |   32|   0|   32|          0|
    |tmp_123_1_reg_3257             |   32|   0|   32|          0|
    |tmp_123_20_reg_3557            |   32|   0|   32|          0|
    |tmp_123_21_reg_3582            |   32|   0|   32|          0|
    |tmp_123_22_reg_3587            |   32|   0|   32|          0|
    |tmp_123_23_reg_3612            |   32|   0|   32|          0|
    |tmp_123_24_reg_3617            |   32|   0|   32|          0|
    |tmp_123_25_reg_3642            |   32|   0|   32|          0|
    |tmp_123_26_reg_3647            |   32|   0|   32|          0|
    |tmp_123_27_reg_3672            |   32|   0|   32|          0|
    |tmp_123_28_reg_3677            |   32|   0|   32|          0|
    |tmp_123_29_reg_3682            |   32|   0|   32|          0|
    |tmp_123_2_reg_3282             |   32|   0|   32|          0|
    |tmp_123_30_reg_3687            |   32|   0|   32|          0|
    |tmp_123_3_reg_3287             |   32|   0|   32|          0|
    |tmp_123_4_reg_3312             |   32|   0|   32|          0|
    |tmp_123_5_reg_3317             |   32|   0|   32|          0|
    |tmp_123_6_reg_3342             |   32|   0|   32|          0|
    |tmp_123_7_reg_3347             |   32|   0|   32|          0|
    |tmp_123_8_reg_3372             |   32|   0|   32|          0|
    |tmp_123_9_reg_3377             |   32|   0|   32|          0|
    |tmp_123_s_reg_3402             |   32|   0|   32|          0|
    |tmp_124_31_reg_3222            |   13|   0|   13|          0|
    |tmp_31_reg_2926                |    1|   0|    1|          0|
    |tmp_31_reg_2926_pp0_iter2_reg  |    1|   0|    1|          0|
    |tmp_37_reg_2943                |    1|   0|    1|          0|
    |tmp_39_reg_3733                |    1|   0|    1|          0|
    |tmp_41_reg_3723                |   32|   0|   32|          0|
    |tmp_42_reg_3753                |    1|   0|    1|          0|
    |tmp_47_reg_3069                |    1|   0|    1|          0|
    |tmp_52_reg_3080                |    1|   0|    1|          0|
    |tmp_55_reg_3092                |    1|   0|    1|          0|
    |tmp_81_cast_reg_2985           |   48|   0|   48|          0|
    |tmp_81_reg_3114                |   32|   0|   32|          0|
    |tmp_84_reg_3008                |   32|   0|   32|          0|
    |tmp_85_reg_3168                |   13|   0|   64|         51|
    |tmp_87_reg_3252                |   32|   0|   32|          0|
    |tmp_88_reg_3018                |   32|   0|   32|          0|
    |tmp_90_reg_3023                |   32|   0|   32|          0|
    |tmp_92_reg_3028                |   32|   0|   32|          0|
    |tmp_94_reg_3033                |   32|   0|   32|          0|
    |tmp_94_s_reg_3013              |   13|   0|   13|          0|
    |tmp_96_reg_3038                |   32|   0|   32|          0|
    |tmp_98_reg_3043                |   32|   0|   32|          0|
    |exitcond1_reg_2901             |   64|  32|    1|          0|
    |exitcond_reg_3692              |   64|  32|    1|          0|
    |i_reg_732                      |   64|  32|   13|          0|
    |is_neg_reg_3717                |   64|  32|    1|          0|
    |last_load_reg_3728             |   64|  32|    1|          0|
    |tmp_111_reg_3743               |   64|  32|    8|          0|
    |tmp_39_reg_3733                |   64|  32|    1|          0|
    +-------------------------------+-----+----+-----+-----------+
    |Total                          | 3144| 224| 4465|       1743|
    +-------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+--------------+------------------+--------------+
|    RTL Ports    | Dir | Bits|   Protocol   |   Source Object  |    C Type    |
+-----------------+-----+-----+--------------+------------------+--------------+
|ap_clk           |  in |    1| ap_ctrl_none | compute_weight_2 | return value |
|ap_rst_n         |  in |    1| ap_ctrl_none | compute_weight_2 | return value |
|input_r_TDATA    |  in |   32|     axis     |    input_data    |    pointer   |
|input_r_TVALID   |  in |    1|     axis     |    input_last    |    pointer   |
|input_r_TREADY   | out |    1|     axis     |    input_last    |    pointer   |
|input_r_TLAST    |  in |    1|     axis     |    input_last    |    pointer   |
|output_r_TDATA   | out |   32|     axis     |    output_data   |    pointer   |
|output_r_TVALID  | out |    1|     axis     |    output_last   |    pointer   |
|output_r_TREADY  |  in |    1|     axis     |    output_last   |    pointer   |
|output_r_TLAST   | out |    1|     axis     |    output_last   |    pointer   |
+-----------------+-----+-----+--------------+------------------+--------------+

