# MOSFET
金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管  
（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）

![MOSFET1](../images/MOSFET.png)
- substrate <= source 和 drain 的电压
- VGS = VG(gate 电压) - VS(Source 电压) < VTH (阈值电压)
- depletion 用于 substrate 和 源极/漏极 的绝缘层，其宽度随 源极/漏极 电压的增大而增大
  
![MOSFET2](../images/MOSFET2.png)

- `VGS = VG - VS > VTH (阈值电压)`
- 当积累了足够的电子，半导体类型由 p 型变成 n 型。当正电压施加于栅极时，p型氧化物中也会感生电子，电子集中在氧化物边缘，看起来像个沟道
- 电流 `Drain -> Source`
- `VDS < VGS - VTH`
- `I_DS = VDS / R`

![cmos_ids_vds](../images/cmos_ids_vds.png)

- VGS 增加，IDS 增加
- VDS 增加，IDS 增加，直到达到饱和
- R等效 = VDS / IDS 

## 两种 MOSFET
![MOSFETsymbol](../images/MOSFETsymbol.png)

B 始终接地以保证 substrate 必须 <= source 和 drain 的电压

![p-channelMOSFET](../images/p-channelMOSFET.png)

除了开关所有的电势都反转了

## 使用 MOSFET 实现简单的电压控制开关
两个规则

1. 下拉电路中仅使用 n-channel MOSFET,简称为 NFET

![NFET](../images/NFET.png)

- `off`时
  - VGS < VTH (VTH 为正，如0.5V)
  - drain 和 source 没有连接
- `on`时
  - VGS > VTH (VG 在 on 的时候 大于 off 的时候)
  - drain 和 source 导通，电阻取决于 VGS 的大小

      
2. 上拉电路中仅使用 p-channel MOSFET，简称为 PFET，情况与 NFET 正好相反
  - 用于连接信号，用于连接电源电压的节点 (V_DD)
  - `off`时
    - VGS > VTH (VTH 为负)
  - `on`时
    - VGS <= VTH (VG 在 on 的时候 小于 off 的时候)

### 为什么不上路用 NMOS， 下路用 PMOS?
因为阈值压降的存在，NMOS 设备无法完全将输出拉到高电源电压（因此不想将他们用在上拉网络）， 
PMOS 不能完全把输出拉到 ground（因此不想将他们用在下拉网络）

如上路用 NMOS，假设 `VTH = 1.5 V`，导通时 `Vgs <= VTH` 时候导通，但它会在 等于 的时候导通，  
因此 `Vgs = VTH`，因此 `Vout = VDD - Vgs = 5 - 1.5 = 3.5 V `

![whycmosusepfetaspullup](../images/whycmosusepfetaspullup.png)

如果上路使用 NMOS？

![pull-up nmos](../images/pull_up_nmos.png)

其中：
- `VD = VDD`
- `VG = VDD`
- `VGS = VT` 时则已经导通
- 因此 `VS = VG - VT = VDD - VT`，达不到 VDD

如果上路使用 PMOS 呢？

![pull-up-pmos](../images/pull_up_pmos.png)

其中：
- `VS = VDD`
- `VG = VDD`
- `VSD < VSG - |VT|`，PMOS 进入线性工作区，此时仍然有电流
- 直到 VSD 趋近于 无穷小， 电流才归零

## 逆变器设计
![Inverter](../images/Inverter.png)

## beyond inverters
![beyond inverter](../images/beyond_inverter.png)

| pullup | pulldown | F(inputs) |
|:---:|:---:|:---:|
| on | off | driven “1” |
| off | on | driven “0” |
| on | on | driven “X” |
| off | off | no connection |

### 与或门
![NAND](../images/NAND.png)

### 或非门
![NOR](../images/NOR-gate.png)

| A | B | Z |
|:---:|:---:|:---:|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

### CMOS 互补
CMOS 的上拉电路是其下拉电路的补充
  - 串联变并联，并联变串联
  - NFET 替换为 PFET

### CMOS 都是反相的
CMOS 门都是反相的
- 单个CMOS逻辑门（形成上拉的 PFET 任意组合和形成下拉的 NFET 任意组合）只能实现反向功能
  - NOT(F) = A + BC 是单个 CMOS 逻辑门
  - NOT(F) = A + NOT(B)C 不是单个 CMOS 逻辑门
  
![NOTGATE](../images/NOT_Gate.jpg)

![NAND_Gate](../images/NAND_Gate.jpg)

![NOR_Gate](../images/NOR_GATE.jpg)

## CMOS 时序规范
### 传播延迟(从任何有效输入到有效输出的延迟的上限。)   
IN 已经变成有效输入了 (VIH,VIL)，OUT 还需要变成有效输出 (VOL,VOH) 的时间上限是传播延迟。  

![propagation_dalay](../images/propagation_dalay.png)

### 污染延迟(从任何无效输入到无效输出的延迟的下限。)
IN 开始变得无效时 (VIH,VIL) 开始计时，直到 OUT 开始无效输出 (VOL,VOH) (IN 开始变了 OUT 才开始变的延迟)
- 因此当从 input 到 output 的路径有多条时，污染延迟取决于花费时间最短的路径。
- 也被称为最小传播延迟（假设传播延迟为 0，IN 瞬间变为有效输入，则还需要污染延迟的时间 OUT 才能发生变化，并且瞬间变为有效输出）

![contamination_delay](../images/contamination_delay.png)

### the combination contract
![combination_contract](../images/combination_contract.png)

- 延迟一定在 thttps://learning.edx.org/course/course-v1:MITx+6.004.1x_3+3T2016/block-v1:MITx+6.004.1x_3+3T2016+type@sequential+block@c7s1/block-v1:MITx+6.004.1x_3+3T2016+type@vertical+block@c7s1v4CD 之后
- 延迟一定在 tPD 之前

## lenient(宽容) gates
- 所有 CMOS 都是宽容门

![NOR](../images/NOR-gate.png)

- 表现上

| A | B | Z |
|:---:|:---:|:---:|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

- 实际上

| A | B | Z |
|:---:|:---:|:---:|
| 0 | 0 | 1 |
| X | 1 | 0 |
| 1 | X | 0 |
- X 代表任意值

## exercise
单个 CMOS 门由 F(A,B,C,D) 组成，观察到 F(1,0,1,1) = 1, 求 F(1,0,0,0)

- CMOS 门由一个输出节点组成，输出节点连接仅包含 PFET 的上拉电路和仅包含 NFET 的下拉电路
- 所有的 CMOS 门都是反相的
  - F(0,0,0,0) = 1
  - F(1,1,1,1) = 0
- F(1,0,1,1) -> F(1,0,0,0)
  - 更多的 1 变成 0
  - 打开更多的 PFET，关闭更多的 NFET
    - 上拉电路被拉到高电平的可能性变大
    - 下拉电路被拉到高输出的可能性变小
  - F(1,0,1,1) 已经是 1，所有 F(1,0,0,0) = 1
  
### 逆变器总是宽大的
- 逆变器（反相器）只有一个输入
- 如果门的输出不会因为一个不会影响输出的输入发生故障，那么门是宽大的
- 逆变器只有一个输入，没有不相关的输入
- 逆变器的输出都是由于输入的改变而发生
- 因此，逆变器是宽大的