\documentclass[a4paper,oneside,brazil,11pt,a4paper,openright,titlepage,
                usenames,dvipsnames]{book}
% Classe alternativa, apropriada para impressão frente-verso.
% \documentclass[11pt,a4paper,openright,titlepage]{book}

\usepackage[utf8]{inputenc}
\usepackage[T1]{fontenc}
\usepackage[brazilian]{babel}
\usepackage{lmodern}
\usepackage{array}
\usepackage{verbatim}
\usepackage{calc}
\usepackage{textcomp}
\usepackage{gensymb}
\usepackage{amsfonts}
\usepackage{amsmath}
\usepackage[thmmarks,amsmath]{ntheorem}%\usepackage{amsthm}
\usepackage{amssymb}
\usepackage{graphicx}
\usepackage{float}
\usepackage[]{subfigure}
\usepackage{epsfig}
\usepackage{boxedminipage}
\usepackage{geometry}
\usepackage{theorem}
\usepackage{fancybox}
\usepackage{fancyhdr}
\usepackage{ifthen}
\usepackage{afterpage}
\usepackage{color}
\usepackage{colortbl}
\usepackage{rotating}
\usepackage{makeidx}
\usepackage{indentfirst}
\usepackage{import}
\usepackage{enumitem}
\usepackage{pmboxdraw}
\usepackage{longtable}
\usepackage{multirow}
\usepackage[hyphens]{url}
\usepackage[breaklinks]{hyperref}
\usepackage{listings}
\lstset{
    frame=tb,
    aboveskip=3mm,
    belowskip=3mm,
    showstringspaces=false,
    basicstyle={\small\ttfamily},
    numbers=none,
    breaklines=true,
    breakatwhitespace=true,
    tabsize=4
}


\usepackage{ft2unb}

\makeindex

\makeatother

\begin{document}
\setcounter{secnumdepth}{4}
\setcounter{tocdepth}{3}
\pagestyle{empty}

\grau{Engenheiro de Controle e Automação}

\tipodemonografia{TRABALHO DE GRADUAÇÃO}

% Título
\titulolinhai{RISC-V SiMPLE:}
\titulolinhaii{PROJETO E DESENVOLVIMENTO DE PROCESSADORES RISC-V}
\titulolinhaiii{COM A ISA RV32IMF USANDO AS MICROARQUITETURAS}
\titulolinhaiv{UNICICLO, MULTICICLO E PIPELINE EM FPGA}

% Autores
\autori{Arthur de Matos Beggs}
\autorii{}
\autoriii{}

% Membros da banca
\membrodabancai{Prof. Dr. Marcus Vinicius Lamar, CIC/UnB}
\membrodabancaifuncao{Orientador}

\membrodabancaii{Prof. Dr. Ricardo Pezzuol Jacobi, CIC/UnB}
\membrodabancaiifuncao{Examinador Interno}


\membrodabancaiii{Prof. Dr. Marcelo Grandi Mandelli, CIC/UnB}
\membrodabancaiiifuncao{Examinador Interno}

\membrodabancaiv{}
\membrodabancaivfuncao{}

\membrodabancav{}
\membrodabancavfuncao{}

% Data de defesa
\mes{Maio}
\ano{2021}

% Comandos para criar a capa e a página de assinaturas
\capaprincipal{}
\capaassinaturas{}

% Ficha Catalográfica
\include{ficha_catalografica}

% Dedicatória
\frontmatter

%\dedicatoriaautori{}
%\dedicatoriaautorii{}
%\dedicatoriaautoriii{}
%\dedicatoria{}

% Agradecimentos
%\agradecimentosautori{}
%\agradecimentosautorii{}
%\agradecimentosautoriii{}
%\agradecimentos{}

\resumo{resumo}{
{
    Desenvolvimento e documentação de uma plataforma de ensino de arquitetura
    de computadores em \textit{Verilog} sintetizável em \textit{FPGA}, com foco
    em um processador com arquitetura do conjunto de instruções \textit{RISC-V}
    implementado em três microarquiteturas para ser utilizado como recurso de
    laboratório na disciplina de Organização e Arquitetura de Computadores da
    Universidade de Brasília.
    A plataforma funciona nas \textit{FPGAs terasIC DE1-SoC} disponíveis no
    laboratório da Universidade, possui periféricos de depuração como
    \textit{display} dos registradores do processador na saída de vídeo, além
    de outros periféricos como \textit{drivers} de áudio e teclado para uma
    experiência mais completa de desenvolvimento, e permite que o processador
    seja substituído por implementações de diversas arquiteturas de
    \textit{32 bits} com certa facilidade.
}

\medskip{}

Palavras Chave: RISC-V, Verilog, FPGA
}\vspace*{2cm}


\resumo{Abstract}{
{
    Development and documentation of a computer architecture learning environment
    in Verilog synthesizable to FPGA, focusing in a computer processor using
    the RISC-V instruction set architecture implemented in three different
    microarchitectures. The project will be used as a lab resource on the
    Computer Architecture and Organization course at Universidade de Brasília.
    The platform works in FPGAs terasIC DE1-SoC available at the university lab,
    possess debugging peripherals such as an On Screen Display showing the contents
    of regfiles via video output, and other peripherals as audio and keyboard
    drivers delivering a full development experience. It allows with relative
    easiness the exchange of the core processor for other implementations of
    32 bits architectures.
}

\medskip{}

Keywords: RISC-V, Verilog, FPGA
}

% Listas de conteúdo, figuras e tabelas
\sumario{}
\listadefiguras{}
\listadetabelas{}

% Lista de Símbolos
\include{simbolos}

% Corpo Principal
\mainmatter{}
\setcounter{page}{1}
\pagenumbering{arabic}
\pagestyle{plain}

%% Template de imagem
% \begin{figure}[H]
% \centering
% \includegraphics[width=.7\linewidth]
%     {../images/}
%     \caption[]
%         {}\label{fig:}
% \end{figure}

\include{cap1_introducao}
\include{cap2_revisao}
\include{cap3_proposta}
\include{cap4_resultados}
\include{cap5_conclusoes}

% % Bibliografia
\renewcommand{\bibname}{REFERÊNCIAS BIBLIOGRÁFICAS}
\addcontentsline{toc}{chapter}{REFERÊNCIAS BIBLIOGRÁFICAS}


\bibliographystyle{abnt-num}
\bibliography{relatorio.bib}

% Anexos
\anexos{}
\makeatletter
\renewcommand{\@makechapterhead}[1]{
  { \parindent\z@ \raggedleft\setfontarial\bfseries
    \LARGE \thechapter. \space\space \uppercase{#1}\par \vskip 40\p@
  }
}
\makeatother

% Anexo I: Programas Utilizados
\include{anexo_programas}
\refstepcounter{noAnexo}

\include{anexo_diagramas}
\refstepcounter{noAnexo}

\end{document}

