/* Generated by Yosys 0.18+29 (git sha1 b2408df31, gcc 10.3.0-1ubuntu1~20.04 -fPIC -Os) */

module adder16(\in1[0] , \in1[1] , \in1[2] , \in1[3] , \in1[4] , \in1[5] , \in1[6] , \in1[7] , \in1[8] , \in1[9] , \in1[10] , \in1[11] , \in1[12] , \in1[13] , \in1[14] , \in1[15] , \in2[0] , \in2[1] , \in2[2] , \in2[3] , \in2[4] 
, \in2[5] , \in2[6] , \in2[7] , \in2[8] , \in2[9] , \in2[10] , \in2[11] , \in2[12] , \in2[13] , \in2[14] , \in2[15] , \res[0] , \res[1] , \res[2] , \res[3] , \res[4] , \res[5] , \res[6] , \res[7] , \res[8] , \res[9] 
, \res[10] , \res[11] , \res[12] , \res[13] , \res[14] , \res[15] , \res[16] );
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  wire _27_;
  wire _28_;
  wire _29_;
  wire _30_;
  wire _31_;
  wire _32_;
  wire _33_;
  input \in1[0] ;
  wire \in1[0] ;
  input \in1[10] ;
  wire \in1[10] ;
  input \in1[11] ;
  wire \in1[11] ;
  input \in1[12] ;
  wire \in1[12] ;
  input \in1[13] ;
  wire \in1[13] ;
  input \in1[14] ;
  wire \in1[14] ;
  input \in1[15] ;
  wire \in1[15] ;
  input \in1[1] ;
  wire \in1[1] ;
  input \in1[2] ;
  wire \in1[2] ;
  input \in1[3] ;
  wire \in1[3] ;
  input \in1[4] ;
  wire \in1[4] ;
  input \in1[5] ;
  wire \in1[5] ;
  input \in1[6] ;
  wire \in1[6] ;
  input \in1[7] ;
  wire \in1[7] ;
  input \in1[8] ;
  wire \in1[8] ;
  input \in1[9] ;
  wire \in1[9] ;
  input \in2[0] ;
  wire \in2[0] ;
  input \in2[10] ;
  wire \in2[10] ;
  input \in2[11] ;
  wire \in2[11] ;
  input \in2[12] ;
  wire \in2[12] ;
  input \in2[13] ;
  wire \in2[13] ;
  input \in2[14] ;
  wire \in2[14] ;
  input \in2[15] ;
  wire \in2[15] ;
  input \in2[1] ;
  wire \in2[1] ;
  input \in2[2] ;
  wire \in2[2] ;
  input \in2[3] ;
  wire \in2[3] ;
  input \in2[4] ;
  wire \in2[4] ;
  input \in2[5] ;
  wire \in2[5] ;
  input \in2[6] ;
  wire \in2[6] ;
  input \in2[7] ;
  wire \in2[7] ;
  input \in2[8] ;
  wire \in2[8] ;
  input \in2[9] ;
  wire \in2[9] ;
  output \res[0] ;
  wire \res[0] ;
  output \res[10] ;
  wire \res[10] ;
  output \res[11] ;
  wire \res[11] ;
  output \res[12] ;
  wire \res[12] ;
  output \res[13] ;
  wire \res[13] ;
  output \res[14] ;
  wire \res[14] ;
  output \res[15] ;
  wire \res[15] ;
  output \res[16] ;
  wire \res[16] ;
  output \res[1] ;
  wire \res[1] ;
  output \res[2] ;
  wire \res[2] ;
  output \res[3] ;
  wire \res[3] ;
  output \res[4] ;
  wire \res[4] ;
  output \res[5] ;
  wire \res[5] ;
  output \res[6] ;
  wire \res[6] ;
  output \res[7] ;
  wire \res[7] ;
  output \res[8] ;
  wire \res[8] ;
  output \res[9] ;
  wire \res[9] ;
  assign \res[8]  = ~(\in1[8]  ^ \in2[8] );
  assign _00_ = \in2[10]  ^ \in1[10] ;
  assign _01_ = ~(\in1[8]  | \in2[8] );
  assign _02_ = ~(\in1[9]  | \in2[9] );
  assign _03_ = _02_ | _01_;
  assign _04_ = \in1[9]  & \in2[9] ;
  assign _05_ = _03_ & ~(_04_);
  assign _06_ = _05_ | _00_;
  assign _07_ = _01_ & ~(_04_);
  assign _08_ = ~(\in2[10]  ^ \in1[10] );
  assign _09_ = _07_ & ~(_08_);
  assign _10_ = _06_ & ~(_09_);
  assign _11_ = _02_ & ~(_08_);
  assign _12_ = _10_ & ~(_11_);
  assign \res[10]  = ~_12_;
  assign _13_ = \in2[15]  & \in1[15] ;
  assign _14_ = ~(\in2[15]  | \in1[15] );
  assign _15_ = \in2[14]  & \in1[14] ;
  assign _16_ = ~(\in2[14]  | \in1[14] );
  assign _17_ = \in1[13]  & \in2[13] ;
  assign _18_ = ~(\in1[13]  | \in2[13] );
  assign _19_ = _12_ & ~(_18_);
  assign _20_ = _19_ | _17_;
  assign _21_ = _20_ & ~(_16_);
  assign _22_ = _21_ | _15_;
  assign _23_ = _22_ & ~(_14_);
  assign \res[16]  = _23_ | _13_;
  assign _24_ = ~(_14_ | _13_);
  assign \res[15]  = _24_ ^ _22_;
  assign _25_ = ~(_16_ | _15_);
  assign \res[14]  = _25_ ^ _20_;
  assign _26_ = ~(_18_ | _17_);
  assign \res[13]  = _26_ ^ _12_;
  assign _27_ = ~(\in1[9]  ^ \in2[9] );
  assign _28_ = ~(_04_ | _02_);
  assign \res[9]  = _01_ ? _28_ : _27_;
  assign _29_ = \in1[3]  ^ \in2[3] ;
  assign _30_ = ~(\in1[0]  ^ \in2[0] );
  assign \res[3]  = _30_ ^ _29_;
  assign _31_ = \in1[0]  & \in2[0] ;
  assign _32_ = ~(\in2[1]  ^ \in1[1] );
  assign _33_ = \in2[1]  ^ \in1[1] ;
  assign \res[1]  = _31_ ? _32_ : _33_;
  assign \res[0]  = ~_30_;
  assign \res[11]  = 1'h1;
  assign \res[12]  = 1'h0;
  assign \res[2]  = 1'h0;
  assign \res[4]  = 1'h0;
  assign \res[5]  = 1'h1;
  assign \res[6]  = 1'h1;
  assign \res[7]  = 1'h1;
endmodule
