//Petronela


csl_register rg{
  rg(){
    set_width(16);
    set_type(counter);
    add_logic(count_direction,up);
  }
};
csl_register r1{
  r1(){
    set_width(2);
    set_type(register);
    set_attributes(rd);
  }
};
csl_register r2{
  r2(){
    set_width(4);
    set_type(register);
    add_logic(neg_output);
    set_attributes(rd);
  }
};
csl_register r3{
  r3(){
    set_width(4);
    set_type(register);
    add_logic(set,5);
    add_logic(reset,4);
  }
};
csl_register r4{
  r4(){
    set_width(4);
    set_type(counter);
    add_logic(gray_output);  
    add_logic(count_amount, 3);
    add_logic(count_direction,up);
    add_logic(end_value, 5);
    add_logic(start_value, 1);
    
  }
};
csl_register r5{
  r5(){
    set_width(10);
    set_type(register);
  }
};
csl_register r16{
  r16(){
    set_width(5);
    set_type(register);
  }
};
csl_register r6{
  r6(){
    set_width(8);
    set_type(counter);
    add_logic(count_direction,down);
    add_logic(gray_output);
  }
};
csl_register r7{
  r7(){
    set_width(9);
    set_type(register);
      
  }
};
csl_register r8{
  r8(){
    set_width(12);
    set_type(register);
  }
};
csl_register r9{
  r9(){
    set_width(23);
    set_type(counter);
    add_logic(count_direction,up);
  }
};
csl_register r10{
  r10(){
    set_width(56);
    set_type(register);  
  }
};
csl_register r13{
  r13(){
    set_width(78);
    set_type(register);
    set_attributes(wr);
  }
};
csl_register r11{
  r11(){
    set_width(5);
    set_type(register);
    add_logic(set,89);
  }
};

csl_unit u1{
csl_signal dir_sgn;
  rg rg;
  r1 r1;
  r2 r2;
  r3 r3;
  r4 r4;
  r5 r5;
  r6 r6;
  r7 r7;
  r8 r8;
  r9 r9;
  r10 r10;
  r11 r11;
  r13 r13;
  r16 r16;
  csl_signal clk;
  u1(){
    clk.set_attr(clock);
  }
};
