**页表（Page Table）** 是用于实现逻辑地址到物理地址转换的数据结构。每个进程都有自己的页表，记录其各个逻辑页对应的物理页框号。

**页表项（PTE）通常包含以下信息：**
- 有效位（Valid/Invalid）：标识该页是否在内存中。
- 物理页框号（Frame Number）：用于构建物理地址。
- 访问权限（Read/Write, Present/Absent）。
- 使用位（Used）和修改位（Dirty Bit）：用于页面置换算法。

**快表（Translation Lookaside Buffer, TLB）** 是一种高速缓存，用于缓存最近使用的页表项，以加快地址转换速度。

**特点：**
- TLB 缓存的是页表中频繁访问的部分。
- 若 TLB 命中，则无需访问内存中的页表，减少地址转换时间。
- TLB 容量有限，需设计合理的替换策略（如 LRU）。

TLB 的存在显著提高了分页系统的性能。