# Vorlesung am 11.07.2022
## Speicher
- Speicher komplexer als lineares Byte-Array
- Speicher-RW dauert Zeit; oft wesentlich langsamer als CPU
- Klassifizierungen von Speicher:
    - Zugriffszeit: Zeit, um 1 Wort zu lesen
    - Zykluszeit: Minimalzeit zwischen 2 Zugriffen
    - Bandbreite, in Byte/sec
    - Zugriffsverfahren: Random Access oder Serial

### RAM
- Zwei Varianten
- SRAM:
    - Schneller, deutlich teurer
    - Oft für Caches
    - Realisiert durch bistabile Schaltung mit Transistoren
- DRAM:
    - Langsamer, günstiger
    - Oft als Hauptspeicher
    - Realisiert durch Kondensator (somit Refresh wegen Leckstrom nötig)
- Größe durch 2 Angaben: Anzahl von Adressen und Bitbreite jedes Adressorts
    - zB 256K x 1bit, oder 32K x 8bit
- Oft mehrere Speicherzellen zu einem Gesamtspeicher kombiniert 

### Lokalität
Lokalitätsprinzip: Programme nutzen meistens nur einen geringen Teil des Adressraums

- Zeitliche Lokalität
    - Nach Zugriff wird oft bald erneut zugegriffen
    - Beispielsweise bei Schleifen
- Räumliche Lokalität
    - Nach Zugriff wird oft auf naheliegende Daten auch zugegriffen
    - Beispiel: CPU-Befehlsholen, Matrizen, Arrays

Lokalität ist für Performance sehr wichtig: Gute Programme haben hohe Lokalität.  
Diese ist sowohl bei Anordnung von Daten als auch bei 
Befehlsausführung (schlechter durch Calls/Jumps/etc) zu beachten.

### Cache
- Kleiner und schneller Speicher
- Zentrale Idee der Speicherhierachie
- Schnellerer und kleinerer Speicher Lk ist Cache für Speicher L(k+1)
- Deshalb Lokalität wichtig
- Wenn Zugriff auf Speicher erfolgt, wird zuerst in Caches in aufsteigender Reihenfolge gesucht
    - **Cache Hit**: Wert im Cache gefunden
    - **Cache Miss**: Wert nicht im Cache, wird geladen und im Cache platziert 
      (was ersetzt wird durch verschiedene Heuristik entscheidbar)

### Cachehierachie ARM A53 & Intel Core i7
- L1 cache, getrennt nach d-cache (data) und i-cache (instruction), per-core
- L2 cache, unified, per-core
- L3 cache, unified, zwischen Cores geteilt
- L1-L3 generell on-die (in CPU integriert)
- Typische Größen:
    - L1 (4 cycles): 32KB each
    - L2 (11 cycles): 256KB
    - L3 (30-40 cycles): 8MB
