module mux_8_1(R, S_0, S_1, S_2, I_0, I_1, I_2, I_3, I_4, I_5, I_6, I_7);

output R;
input S_0, S_1, I_0, I_1, I_2, I_3, I_4, I_5, I_6, I_7;

	wire mux_0, mux_1;
	
	mux_2_1 m0(mux_0, S_0, I_0, I_2);
	mux_2_1 m1(mux_1, S_0, I_1, I_3);

	mux_2_1 m2(R, S_1, mux_0, mux_1);

endmodule 