{
   ExpandedHierarchyInLayout: "",
   guistr: "# # String gsaved with Nlview 6.6.11  2017-06-12 bk=1.3860 VDI=40 GEI=35 GUI=JA:1.6
#  -string -flagsOSRD
preplace port len_not_zero -pg 1 -y 450 -defaultsOSRD
preplace port s_0 -pg 1 -y 280 -defaultsOSRD
preplace port s_1 -pg 1 -y 1400 -defaultsOSRD
preplace port valid_zncc -pg 1 -y 2020 -defaultsOSRD
preplace port s_2 -pg 1 -y 800 -defaultsOSRD
preplace port s_3 -pg 1 -y 640 -defaultsOSRD
preplace port stop_cycle -pg 1 -y 1450 -defaultsOSRD
preplace port addr_zero -pg 1 -y 1330 -defaultsOSRD
preplace port s_4 -pg 1 -y 1580 -defaultsOSRD
preplace port valid_div -pg 1 -y 1690 -defaultsOSRD
preplace port CLK -pg 1 -y 500 -defaultsOSRD
preplace port s_5 -pg 1 -y 1560 -defaultsOSRD
preplace port valid_sqrt -pg 1 -y 1900 -defaultsOSRD
preplace port SCLR -pg 1 -y 80 -defaultsOSRD
preplace port s_6 -pg 1 -y 1620 -defaultsOSRD
preplace port s_7 -pg 1 -y 1600 -defaultsOSRD
preplace port s_8 -pg 1 -y 20 -defaultsOSRD
preplace portBus state -pg 1 -y 470 -defaultsOSRD
preplace inst n_x_3 -pg 1 -lvl 2 -y 440 -defaultsOSRD
preplace inst c_8 -pg 1 -lvl 3 -y 200 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 1 -y 1780 -defaultsOSRD
preplace inst s_0 -pg 1 -lvl 4 -y 360 -defaultsOSRD
preplace inst x_0 -pg 1 -lvl 1 -y 610 -defaultsOSRD
preplace inst s_1 -pg 1 -lvl 4 -y 1400 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 1 -y 440 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -y 1510 -defaultsOSRD
preplace inst x_1 -pg 1 -lvl 1 -y 770 -defaultsOSRD
preplace inst s_2 -pg 1 -lvl 4 -y 800 -defaultsOSRD
preplace inst c_0 -pg 1 -lvl 3 -y 360 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 1 -y 1440 -defaultsOSRD
preplace inst x_2 -pg 1 -lvl 1 -y 860 -defaultsOSRD
preplace inst s_3 -pg 1 -lvl 4 -y 640 -defaultsOSRD
preplace inst c_1 -pg 1 -lvl 3 -y 1400 -defaultsOSRD
preplace inst c_counter_binary_0 -pg 1 -lvl 4 -y 470 -defaultsOSRD
preplace inst util_vector_logic_2 -pg 1 -lvl 1 -y 1680 -defaultsOSRD
preplace inst util_reduced_logic_0 -pg 1 -lvl 3 -y 500 -defaultsOSRD
preplace inst x_3 -pg 1 -lvl 1 -y 340 -defaultsOSRD
preplace inst s_4 -pg 1 -lvl 4 -y 950 -defaultsOSRD
preplace inst c_2 -pg 1 -lvl 3 -y 800 -defaultsOSRD
preplace inst util_vector_logic_3 -pg 1 -lvl 1 -y 1550 -defaultsOSRD
preplace inst s_5 -pg 1 -lvl 4 -y 1560 -defaultsOSRD
preplace inst c_3 -pg 1 -lvl 3 -y 640 -defaultsOSRD
preplace inst util_vector_logic_4 -pg 1 -lvl 1 -y 1890 -defaultsOSRD
preplace inst s_6 -pg 1 -lvl 4 -y 1100 -defaultsOSRD
preplace inst c_4 -pg 1 -lvl 3 -y 950 -defaultsOSRD
preplace inst util_vector_logic_5 -pg 1 -lvl 1 -y 1320 -defaultsOSRD
preplace inst n_x_0 -pg 1 -lvl 2 -y 340 -defaultsOSRD
preplace inst s_7 -pg 1 -lvl 4 -y 1250 -defaultsOSRD
preplace inst c_5 -pg 1 -lvl 3 -y 1560 -defaultsOSRD
preplace inst util_vector_logic_6 -pg 1 -lvl 1 -y 2010 -defaultsOSRD
preplace inst n_x_1 -pg 1 -lvl 2 -y 930 -defaultsOSRD
preplace inst s_8 -pg 1 -lvl 4 -y 200 -defaultsOSRD
preplace inst c_6 -pg 1 -lvl 3 -y 1100 -defaultsOSRD
preplace inst util_vector_logic_7 -pg 1 -lvl 3 -y 70 -defaultsOSRD
preplace inst n_x_2 -pg 1 -lvl 2 -y 830 -defaultsOSRD
preplace inst c_7 -pg 1 -lvl 3 -y 1250 -defaultsOSRD
preplace netloc SCLR_1 1 0 3 NJ 80 NJ 80 NJ
preplace netloc avg_err_logic_enable 1 3 1 1100J
preplace netloc s_4_Res 1 0 5 40 1610 350J 1640 NJ 1640 NJ 1640 1370
preplace netloc c_2_dout 1 3 1 NJ
preplace netloc c_1_dout 1 3 1 NJ
preplace netloc valid_zncc_1 1 0 1 NJ
preplace netloc addr_zero_1 1 0 1 NJ
preplace netloc s_0_Res 1 0 5 20 280 NJ 280 NJ 280 NJ 280 1410
preplace netloc s_6_Res 1 0 5 40 1950 NJ 1950 NJ 1950 NJ 1950 1390
preplace netloc c_8_dout 1 3 1 NJ
preplace netloc n_x_1_Res 1 2 1 750
preplace netloc n_x_0_Res 1 2 1 770
preplace netloc util_vector_logic_6_Res 1 1 1 400
preplace netloc util_vector_logic_4_Res 1 1 1 380
preplace netloc util_vector_logic_3_Res 1 1 1 370
preplace netloc s_1_Res 1 0 5 40 1380 NJ 1380 720J 1480 NJ 1480 1380
preplace netloc c_6_dout 1 3 1 NJ
preplace netloc util_vector_logic_0_Res 1 1 1 380
preplace netloc x_0_Dout 1 1 2 410 610 740
preplace netloc valid_div_1 1 0 1 NJ
preplace netloc s_5_Res 1 0 5 40 1830 NJ 1830 NJ 1830 NJ 1830 1400
preplace netloc c_7_dout 1 3 1 NJ
preplace netloc c_4_dout 1 3 1 NJ
preplace netloc c_0_dout 1 3 1 NJ
preplace netloc xlconstant_0_dout 1 1 1 390J
preplace netloc xlconcat_0_dout 1 2 1 760
preplace netloc stop_cycle_1 1 0 1 20
preplace netloc s_7_Res 1 1 4 410 1650 NJ 1650 NJ 1650 1360
preplace netloc slicer_cont_x_3 1 1 2 400 230 NJ
preplace netloc c_3_dout 1 3 1 NJ
preplace netloc c_counter_binary_0_Q 1 0 5 30 560 NJ 560 NJ 560 NJ 560 1410
preplace netloc valid_sqrt_1 1 0 1 NJ
preplace netloc len_not_zero_1 1 0 1 NJ
preplace netloc x_2_Dout 1 1 2 410 990 780
preplace netloc c_5_dout 1 3 1 NJ
preplace netloc util_vector_logic_2_Res 1 1 1 360
preplace netloc util_vector_logic_1_Res 1 1 1 360
preplace netloc util_vector_logic_5_Res 1 1 1 370
preplace netloc s_8_Res 1 2 3 710 10 NJ 10 1410
preplace netloc x_1_Dout 1 1 2 400 770 720
preplace netloc processing_system7_0_FCLK_CLK1 1 0 4 NJ 500 NJ 500 740J 440 1080J
preplace netloc util_vector_logic_7_Res 1 3 1 1090
preplace netloc s_2_Res 1 0 5 40 1620 340J 1660 NJ 1660 NJ 1660 1410
preplace netloc s_3_Res 1 0 5 40 720 NJ 720 NJ 720 NJ 720 1410
preplace netloc n_x_3_Res 1 2 1 730
preplace netloc n_x_2_Res 1 2 1 710
levelinfo -pg 1 0 190 560 930 1230 1430 -top 0 -bot 2070
",
}
0
