
test_main.elf:     file format elf32-v850-rh850


Disassembly of section .vector:

00000000 <__reset>:
   0:	80 07 d0 07 	jr	7d0 <__text>
	...
  10:	80 07 68 08 	jr	878 <_default_int_handler>
	...
  20:	80 07 58 08 	jr	878 <_default_int_handler>
	...
  40:	80 07 38 08 	jr	878 <_default_int_handler>
	...
  50:	80 07 28 08 	jr	878 <_default_int_handler>
	...
  60:	80 07 18 08 	jr	878 <_default_int_handler>
	...
  80:	80 07 f8 07 	jr	878 <_default_int_handler>
	...
  90:	80 07 e8 07 	jr	878 <_default_int_handler>
	...
  a0:	80 07 d8 07 	jr	878 <_default_int_handler>
	...
  b0:	80 07 c8 07 	jr	878 <_default_int_handler>
	...
  c0:	80 07 b8 07 	jr	878 <_default_int_handler>
	...
  d0:	80 07 a8 07 	jr	878 <_default_int_handler>
	...
  e0:	80 07 98 07 	jr	878 <_default_int_handler>
	...
  f0:	80 07 88 07 	jr	878 <_default_int_handler>
	...
 100:	80 07 78 07 	jr	878 <_default_int_handler>
	...
 110:	80 07 68 07 	jr	878 <_default_int_handler>
	...
 120:	80 07 58 07 	jr	878 <_default_int_handler>
	...
 130:	80 07 48 07 	jr	878 <_default_int_handler>
	...
 140:	80 07 38 07 	jr	878 <_default_int_handler>
	...
 150:	80 07 28 07 	jr	878 <_default_int_handler>
	...
 160:	80 07 18 07 	jr	878 <_default_int_handler>
	...
 170:	80 07 08 07 	jr	878 <_default_int_handler>
	...
 180:	80 07 f8 06 	jr	878 <_default_int_handler>
	...
 190:	80 07 e8 06 	jr	878 <_default_int_handler>
	...
 1a0:	80 07 d8 06 	jr	878 <_default_int_handler>
	...
 1b0:	80 07 c8 06 	jr	878 <_default_int_handler>
	...
 1c0:	80 07 b8 06 	jr	878 <_default_int_handler>
	...
 1d0:	80 07 a8 06 	jr	878 <_default_int_handler>
	...
 1e0:	80 07 80 0b 	jr	d60 <_interrupt>
	...
 1f0:	80 07 88 06 	jr	878 <_default_int_handler>
	...
 200:	80 07 78 06 	jr	878 <_default_int_handler>
	...
 210:	80 07 68 06 	jr	878 <_default_int_handler>
	...
 220:	80 07 58 06 	jr	878 <_default_int_handler>
	...
 230:	80 07 48 06 	jr	878 <_default_int_handler>
	...
 240:	80 07 38 06 	jr	878 <_default_int_handler>
	...
 250:	80 07 28 06 	jr	878 <_default_int_handler>
	...
 260:	80 07 18 06 	jr	878 <_default_int_handler>
	...
 270:	80 07 08 06 	jr	878 <_default_int_handler>
	...
 280:	80 07 f8 05 	jr	878 <_default_int_handler>
	...
 290:	80 07 e8 05 	jr	878 <_default_int_handler>
	...
 2a0:	80 07 d8 05 	jr	878 <_default_int_handler>
	...
 2b0:	80 07 c8 05 	jr	878 <_default_int_handler>
	...
 2c0:	80 07 b8 05 	jr	878 <_default_int_handler>
	...
 2d0:	80 07 a8 05 	jr	878 <_default_int_handler>
	...
 2e0:	80 07 98 05 	jr	878 <_default_int_handler>
	...
 2f0:	80 07 70 0a 	jr	d60 <_interrupt>
	...
 300:	80 07 78 05 	jr	878 <_default_int_handler>
	...
 310:	80 07 68 05 	jr	878 <_default_int_handler>
	...
 320:	80 07 58 05 	jr	878 <_default_int_handler>
	...
 330:	80 07 48 05 	jr	878 <_default_int_handler>
	...
 340:	80 07 38 05 	jr	878 <_default_int_handler>
	...
 350:	80 07 28 05 	jr	878 <_default_int_handler>
	...
 360:	80 07 18 05 	jr	878 <_default_int_handler>
	...
 370:	80 07 08 05 	jr	878 <_default_int_handler>
	...
 380:	80 07 f8 04 	jr	878 <_default_int_handler>
	...
 390:	80 07 e8 04 	jr	878 <_default_int_handler>
	...
 3a0:	80 07 d8 04 	jr	878 <_default_int_handler>
	...
 3b0:	80 07 c8 04 	jr	878 <_default_int_handler>
	...
 3c0:	80 07 b8 04 	jr	878 <_default_int_handler>
	...
 3d0:	80 07 a8 04 	jr	878 <_default_int_handler>
	...
 3e0:	80 07 98 04 	jr	878 <_default_int_handler>
	...
 3f0:	80 07 88 04 	jr	878 <_default_int_handler>
	...
 400:	80 07 78 04 	jr	878 <_default_int_handler>
	...
 410:	80 07 68 04 	jr	878 <_default_int_handler>
	...
 420:	80 07 58 04 	jr	878 <_default_int_handler>
	...
 430:	80 07 48 04 	jr	878 <_default_int_handler>
	...
 440:	80 07 38 04 	jr	878 <_default_int_handler>
	...
 450:	80 07 28 04 	jr	878 <_default_int_handler>
	...
 460:	80 07 18 04 	jr	878 <_default_int_handler>
	...
 470:	80 07 08 04 	jr	878 <_default_int_handler>
	...
 480:	80 07 f8 03 	jr	878 <_default_int_handler>
	...
 490:	80 07 e8 03 	jr	878 <_default_int_handler>
	...
 4a0:	80 07 d8 03 	jr	878 <_default_int_handler>
	...
 4b0:	80 07 c8 03 	jr	878 <_default_int_handler>
	...
 4c0:	80 07 b8 03 	jr	878 <_default_int_handler>
	...
 4d0:	80 07 a8 03 	jr	878 <_default_int_handler>
	...
 4e0:	80 07 98 03 	jr	878 <_default_int_handler>
	...
 4f0:	80 07 88 03 	jr	878 <_default_int_handler>
	...
 500:	80 07 78 03 	jr	878 <_default_int_handler>
	...
 510:	80 07 68 03 	jr	878 <_default_int_handler>
	...
 520:	80 07 58 03 	jr	878 <_default_int_handler>
	...
 530:	80 07 48 03 	jr	878 <_default_int_handler>
	...
 540:	80 07 38 03 	jr	878 <_default_int_handler>
	...
 550:	80 07 28 03 	jr	878 <_default_int_handler>
	...
 560:	80 07 18 03 	jr	878 <_default_int_handler>
	...
 570:	80 07 08 03 	jr	878 <_default_int_handler>
	...
 580:	80 07 f8 02 	jr	878 <_default_int_handler>
	...
 590:	80 07 e8 02 	jr	878 <_default_int_handler>
	...
 5a0:	80 07 d8 02 	jr	878 <_default_int_handler>
	...
 5b0:	80 07 c8 02 	jr	878 <_default_int_handler>
	...
 5c0:	80 07 b8 02 	jr	878 <_default_int_handler>
	...
 5d0:	80 07 a8 02 	jr	878 <_default_int_handler>
	...
 5e0:	80 07 98 02 	jr	878 <_default_int_handler>
	...
 5f0:	80 07 88 02 	jr	878 <_default_int_handler>
	...
 600:	80 07 78 02 	jr	878 <_default_int_handler>
	...
 610:	80 07 68 02 	jr	878 <_default_int_handler>
	...
 620:	80 07 58 02 	jr	878 <_default_int_handler>
	...
 630:	80 07 48 02 	jr	878 <_default_int_handler>
	...
 640:	80 07 38 02 	jr	878 <_default_int_handler>
	...
 650:	80 07 28 02 	jr	878 <_default_int_handler>
	...
 660:	80 07 18 02 	jr	878 <_default_int_handler>
	...
 670:	80 07 08 02 	jr	878 <_default_int_handler>
	...
 680:	80 07 f8 01 	jr	878 <_default_int_handler>
	...
 690:	80 07 e8 01 	jr	878 <_default_int_handler>
	...
 6a0:	80 07 d8 01 	jr	878 <_default_int_handler>
	...
 6b0:	80 07 c8 01 	jr	878 <_default_int_handler>
	...
 6c0:	80 07 b8 01 	jr	878 <_default_int_handler>
	...
 6d0:	80 07 a8 01 	jr	878 <_default_int_handler>
	...
 6e0:	80 07 98 01 	jr	878 <_default_int_handler>
	...
 6f0:	80 07 88 01 	jr	878 <_default_int_handler>
	...
 700:	80 07 78 01 	jr	878 <_default_int_handler>
	...
 710:	80 07 68 01 	jr	878 <_default_int_handler>
	...
 720:	80 07 58 01 	jr	878 <_default_int_handler>
	...
 730:	80 07 48 01 	jr	878 <_default_int_handler>
	...
 740:	80 07 38 01 	jr	878 <_default_int_handler>
	...
 750:	80 07 28 01 	jr	878 <_default_int_handler>
	...
 760:	80 07 18 01 	jr	878 <_default_int_handler>
	...
 770:	80 07 08 01 	jr	878 <_default_int_handler>
	...
 780:	80 07 f8 00 	jr	878 <_default_int_handler>
	...
 790:	80 07 e8 00 	jr	878 <_default_int_handler>
	...
 7a0:	80 07 d8 00 	jr	878 <_default_int_handler>
	...
 7b0:	80 07 c8 00 	jr	878 <_default_int_handler>
	...
 7c0:	80 07 b8 00 	jr	878 <_default_int_handler>
	...

Disassembly of section .text:

000007d0 <__text>:
 7d0:	e0 07 60 01 	di	
 7d4:	40 1e ff 06 	movhi	1791, r0, sp
 7d8:	23 1e 1c 76 	movea	30236, sp, sp
 7dc:	03 1e 00 04 	addi	1024, sp, sp
 7e0:	80 ff 8c 06 	jarl	e6c <_bss_clear>, lp
 7e4:	80 ff d2 06 	jarl	eb6 <_data_init>, lp
 7e8:	e0 87 60 01 	ei	
 7ec:	80 ff 1a 06 	jarl	e06 <_main>, lp
 7f0:	e0 07 20 01 	halt	
	...

00000800 <_disable_int_all>:
 800:	5c 1a       	add	-4, sp
 802:	63 ef 01 00 	st.w	r29, 0[sp]
 806:	03 e8       	mov	sp, r29
 808:	e0 07 60 01 	di	
 80c:	1d 18       	mov	r29, sp
 80e:	23 ef 01 00 	ld.w	0[sp], r29
 812:	44 1a       	add	4, sp
 814:	7f 00       	jmp	[lp]

00000816 <_enable_int_all>:
 816:	5c 1a       	add	-4, sp
 818:	63 ef 01 00 	st.w	r29, 0[sp]
 81c:	03 e8       	mov	sp, r29
 81e:	e0 87 60 01 	ei	
 822:	1d 18       	mov	r29, sp
 824:	23 ef 01 00 	ld.w	0[sp], r29
 828:	44 1a       	add	4, sp
 82a:	7f 00       	jmp	[lp]

0000082c <_sil_wrb_mem>:
 82c:	5c 1a       	add	-4, sp
 82e:	63 ef 01 00 	st.w	r29, 0[sp]
 832:	58 1a       	add	-8, sp
 834:	03 e8       	mov	sp, r29
 836:	7d 37 05 00 	st.w	r6, 4[r29]
 83a:	07 50       	mov	r7, r10
 83c:	5d 57 00 00 	st.b	r10, 0[r29]
 840:	3d 57 05 00 	ld.w	4[r29], r10
 844:	1d 5f 00 00 	ld.b	0[r29], r11
 848:	4a 5f 00 00 	st.b	r11, 0[r10]
 84c:	00 00       	nop	
 84e:	1d 18       	mov	r29, sp
 850:	23 ef 09 00 	ld.w	8[sp], r29
 854:	4c 1a       	add	12, sp
 856:	7f 00       	jmp	[lp]

00000858 <_sil_reb_mem>:
 858:	5c 1a       	add	-4, sp
 85a:	63 ef 01 00 	st.w	r29, 0[sp]
 85e:	5c 1a       	add	-4, sp
 860:	03 e8       	mov	sp, r29
 862:	7d 37 01 00 	st.w	r6, 0[r29]
 866:	3d 57 01 00 	ld.w	0[r29], r10
 86a:	8a 57 01 00 	ld.bu	0[r10], r10
 86e:	1d 18       	mov	r29, sp
 870:	23 ef 05 00 	ld.w	4[sp], r29
 874:	48 1a       	add	8, sp
 876:	7f 00       	jmp	[lp]

00000878 <_default_int_handler>:
 878:	5c 1a       	add	-4, sp
 87a:	63 ef 01 00 	st.w	r29, 0[sp]
 87e:	03 e8       	mov	sp, r29
 880:	00 00       	nop	
 882:	1d 18       	mov	r29, sp
 884:	23 ef 01 00 	ld.w	0[sp], r29
 888:	44 1a       	add	4, sp
 88a:	7f 00       	jmp	[lp]

0000088c <_x_enable_int>:
 88c:	54 1a       	add	-12, sp
 88e:	63 ff 09 00 	st.w	lp, 8[sp]
 892:	63 e7 05 00 	st.w	r28, 4[sp]
 896:	63 ef 01 00 	st.w	r29, 0[sp]
 89a:	58 1a       	add	-8, sp
 89c:	03 e8       	mov	sp, r29
 89e:	7d 37 01 00 	st.w	r6, 0[r29]
 8a2:	3d 57 01 00 	ld.w	0[r29], r10
 8a6:	2b 06 88 f8 	mov	0x7ffff888, r11
 8aa:	ff 7f 
 8ac:	cb 51       	add	r11, r10
 8ae:	ca 51       	add	r10, r10
 8b0:	7d 57 05 00 	st.w	r10, 4[r29]
 8b4:	3d e7 05 00 	ld.w	4[r29], r28
 8b8:	3d 57 05 00 	ld.w	4[r29], r10
 8bc:	0a 30       	mov	r10, r6
 8be:	2a 06 58 08 	mov	0x858, r10
 8c2:	00 00 
 8c4:	80 ff 04 00 	jarl	8c8 <_x_enable_int+0x3c>, lp
 8c8:	44 fa       	add	4, lp
 8ca:	6a 00       	jmp	[r10]
 8cc:	8a 00       	zxb	r10
 8ce:	ca 56 bf 00 	andi	191, r10, r10
 8d2:	1c 30       	mov	r28, r6
 8d4:	0a 38       	mov	r10, r7
 8d6:	2a 06 2c 08 	mov	0x82c, r10
 8da:	00 00 
 8dc:	80 ff 04 00 	jarl	8e0 <_x_enable_int+0x54>, lp
 8e0:	44 fa       	add	4, lp
 8e2:	6a 00       	jmp	[r10]
 8e4:	00 00       	nop	
 8e6:	1d 18       	mov	r29, sp
 8e8:	23 ff 11 00 	ld.w	16[sp], lp
 8ec:	23 e7 0d 00 	ld.w	12[sp], r28
 8f0:	23 ef 09 00 	ld.w	8[sp], r29
 8f4:	03 1e 14 00 	addi	20, sp, sp
 8f8:	7f 00       	jmp	[lp]

000008fa <_x_clear_int>:
 8fa:	54 1a       	add	-12, sp
 8fc:	63 ff 09 00 	st.w	lp, 8[sp]
 900:	63 e7 05 00 	st.w	r28, 4[sp]
 904:	63 ef 01 00 	st.w	r29, 0[sp]
 908:	58 1a       	add	-8, sp
 90a:	03 e8       	mov	sp, r29
 90c:	7d 37 01 00 	st.w	r6, 0[r29]
 910:	3d 57 01 00 	ld.w	0[r29], r10
 914:	2b 06 88 f8 	mov	0x7ffff888, r11
 918:	ff 7f 
 91a:	cb 51       	add	r11, r10
 91c:	ca 51       	add	r10, r10
 91e:	7d 57 05 00 	st.w	r10, 4[r29]
 922:	3d e7 05 00 	ld.w	4[r29], r28
 926:	3d 57 05 00 	ld.w	4[r29], r10
 92a:	0a 30       	mov	r10, r6
 92c:	2a 06 58 08 	mov	0x858, r10
 930:	00 00 
 932:	80 ff 04 00 	jarl	936 <_x_clear_int+0x3c>, lp
 936:	44 fa       	add	4, lp
 938:	6a 00       	jmp	[r10]
 93a:	8a 00       	zxb	r10
 93c:	ca 56 7f 00 	andi	127, r10, r10
 940:	1c 30       	mov	r28, r6
 942:	0a 38       	mov	r10, r7
 944:	2a 06 2c 08 	mov	0x82c, r10
 948:	00 00 
 94a:	80 ff 04 00 	jarl	94e <_x_clear_int+0x54>, lp
 94e:	44 fa       	add	4, lp
 950:	6a 00       	jmp	[r10]
 952:	1d 18       	mov	r29, sp
 954:	23 ff 11 00 	ld.w	16[sp], lp
 958:	23 e7 0d 00 	ld.w	12[sp], r28
 95c:	23 ef 09 00 	ld.w	8[sp], r29
 960:	03 1e 14 00 	addi	20, sp, sp
 964:	7f 00       	jmp	[lp]

00000966 <_interrupt_handler>:
 966:	58 1a       	add	-8, sp
 968:	63 ff 05 00 	st.w	lp, 4[sp]
 96c:	63 ef 01 00 	st.w	r29, 0[sp]
 970:	58 1a       	add	-8, sp
 972:	03 e8       	mov	sp, r29
 974:	7d 37 01 00 	st.w	r6, 0[r29]
 978:	3d 57 01 00 	ld.w	0[r29], r10
 97c:	ca 56 ff ff 	andi	65535, r10, r10
 980:	0a 56 80 ff 	addi	-128, r10, r10
 984:	84 52       	shr	4, r10
 986:	7d 57 05 00 	st.w	r10, 4[r29]
 98a:	3d 57 05 00 	ld.w	4[r29], r10
 98e:	0a 30       	mov	r10, r6
 990:	2a 06 fa 08 	mov	0x8fa, r10
 994:	00 00 
 996:	80 ff 04 00 	jarl	99a <_interrupt_handler+0x34>, lp
 99a:	44 fa       	add	4, lp
 99c:	6a 00       	jmp	[r10]
 99e:	2a 06 16 08 	mov	0x816, r10
 9a2:	00 00 
 9a4:	80 ff 04 00 	jarl	9a8 <_interrupt_handler+0x42>, lp
 9a8:	44 fa       	add	4, lp
 9aa:	6a 00       	jmp	[r10]
 9ac:	3d 37 05 00 	ld.w	4[r29], r6
 9b0:	2a 06 84 0a 	mov	0xa84, r10
 9b4:	00 00 
 9b6:	80 ff 04 00 	jarl	9ba <_interrupt_handler+0x54>, lp
 9ba:	44 fa       	add	4, lp
 9bc:	6a 00       	jmp	[r10]
 9be:	2a 06 00 08 	mov	0x800, r10
 9c2:	00 00 
 9c4:	80 ff 04 00 	jarl	9c8 <_interrupt_handler+0x62>, lp
 9c8:	44 fa       	add	4, lp
 9ca:	6a 00       	jmp	[r10]
 9cc:	00 00       	nop	
 9ce:	1d 18       	mov	r29, sp
 9d0:	23 ff 0d 00 	ld.w	12[sp], lp
 9d4:	23 ef 09 00 	ld.w	8[sp], r29
 9d8:	03 1e 10 00 	addi	16, sp, sp
 9dc:	7f 00       	jmp	[lp]

000009de <_disable_int_all>:
 9de:	5c 1a       	add	-4, sp
 9e0:	63 ef 01 00 	st.w	r29, 0[sp]
 9e4:	03 e8       	mov	sp, r29
 9e6:	e0 07 60 01 	di	
 9ea:	1d 18       	mov	r29, sp
 9ec:	23 ef 01 00 	ld.w	0[sp], r29
 9f0:	44 1a       	add	4, sp
 9f2:	7f 00       	jmp	[lp]

000009f4 <_enable_int_all>:
 9f4:	5c 1a       	add	-4, sp
 9f6:	63 ef 01 00 	st.w	r29, 0[sp]
 9fa:	03 e8       	mov	sp, r29
 9fc:	e0 87 60 01 	ei	
 a00:	1d 18       	mov	r29, sp
 a02:	23 ef 01 00 	ld.w	0[sp], r29
 a06:	44 1a       	add	4, sp
 a08:	7f 00       	jmp	[lp]

00000a0a <_register_interrupt_handler>:
 a0a:	58 1a       	add	-8, sp
 a0c:	63 ff 05 00 	st.w	lp, 4[sp]
 a10:	63 ef 01 00 	st.w	r29, 0[sp]
 a14:	58 1a       	add	-8, sp
 a16:	03 e8       	mov	sp, r29
 a18:	7d 37 05 00 	st.w	r6, 4[r29]
 a1c:	7d 3f 01 00 	st.w	r7, 0[r29]
 a20:	3d 5f 05 00 	ld.w	4[r29], r11
 a24:	20 56 7f 00 	movea	127, r0, r10
 a28:	ea 59       	cmp	r10, r11
 a2a:	cb 25       	bh	a72 <_register_interrupt_handler+0x68>
 a2c:	2a 06 de 09 	mov	0x9de, r10
 a30:	00 00 
 a32:	80 ff 04 00 	jarl	a36 <_register_interrupt_handler+0x2c>, lp
 a36:	44 fa       	add	4, lp
 a38:	6a 00       	jmp	[r10]
 a3a:	3d 57 05 00 	ld.w	4[r29], r10
 a3e:	0a 30       	mov	r10, r6
 a40:	2a 06 8c 08 	mov	0x88c, r10
 a44:	00 00 
 a46:	80 ff 04 00 	jarl	a4a <_register_interrupt_handler+0x40>, lp
 a4a:	44 fa       	add	4, lp
 a4c:	6a 00       	jmp	[r10]
 a4e:	2b 06 00 70 	mov	0x6ff7000, r11
 a52:	ff 06 
 a54:	3d 57 05 00 	ld.w	4[r29], r10
 a58:	c2 52       	shl	2, r10
 a5a:	cb 51       	add	r11, r10
 a5c:	3d 5f 01 00 	ld.w	0[r29], r11
 a60:	6a 5f 01 00 	st.w	r11, 0[r10]
 a64:	2a 06 f4 09 	mov	0x9f4, r10
 a68:	00 00 
 a6a:	80 ff 04 00 	jarl	a6e <_register_interrupt_handler+0x64>, lp
 a6e:	44 fa       	add	4, lp
 a70:	6a 00       	jmp	[r10]
 a72:	00 00       	nop	
 a74:	1d 18       	mov	r29, sp
 a76:	23 ff 0d 00 	ld.w	12[sp], lp
 a7a:	23 ef 09 00 	ld.w	8[sp], r29
 a7e:	03 1e 10 00 	addi	16, sp, sp
 a82:	7f 00       	jmp	[lp]

00000a84 <_do_interrupt_handler>:
 a84:	58 1a       	add	-8, sp
 a86:	63 ff 05 00 	st.w	lp, 4[sp]
 a8a:	63 ef 01 00 	st.w	r29, 0[sp]
 a8e:	5c 1a       	add	-4, sp
 a90:	03 e8       	mov	sp, r29
 a92:	7d 37 01 00 	st.w	r6, 0[r29]
 a96:	3d 5f 01 00 	ld.w	0[r29], r11
 a9a:	20 56 7f 00 	movea	127, r0, r10
 a9e:	ea 59       	cmp	r10, r11
 aa0:	9b 1d       	bh	ad2 <_do_interrupt_handler+0x4e>
 aa2:	2b 06 00 70 	mov	0x6ff7000, r11
 aa6:	ff 06 
 aa8:	3d 57 01 00 	ld.w	0[r29], r10
 aac:	c2 52       	shl	2, r10
 aae:	cb 51       	add	r11, r10
 ab0:	2a 57 01 00 	ld.w	0[r10], r10
 ab4:	60 52       	cmp	0, r10
 ab6:	e2 0d       	be	ad2 <_do_interrupt_handler+0x4e>
 ab8:	2b 06 00 70 	mov	0x6ff7000, r11
 abc:	ff 06 
 abe:	3d 57 01 00 	ld.w	0[r29], r10
 ac2:	c2 52       	shl	2, r10
 ac4:	cb 51       	add	r11, r10
 ac6:	2a 57 01 00 	ld.w	0[r10], r10
 aca:	80 ff 04 00 	jarl	ace <_do_interrupt_handler+0x4a>, lp
 ace:	44 fa       	add	4, lp
 ad0:	6a 00       	jmp	[r10]
 ad2:	1d 18       	mov	r29, sp
 ad4:	23 ff 09 00 	ld.w	8[sp], lp
 ad8:	23 ef 05 00 	ld.w	4[sp], r29
 adc:	4c 1a       	add	12, sp
 ade:	7f 00       	jmp	[lp]

00000ae0 <_test_print>:
 ae0:	5c 1a       	add	-4, sp
 ae2:	63 ef 01 00 	st.w	r29, 0[sp]
 ae6:	58 1a       	add	-8, sp
 ae8:	03 e8       	mov	sp, r29
 aea:	7d 37 01 00 	st.w	r6, 0[r29]
 aee:	7d 07 05 00 	st.w	r0, 4[r29]
 af2:	c5 15       	br	b1a <_test_print+0x3a>
 af4:	20 56 07 fa 	movea	-1529, r0, r10
 af8:	3d 5f 05 00 	ld.w	4[r29], r11
 afc:	3d 67 01 00 	ld.w	0[r29], r12
 b00:	cc 59       	add	r12, r11
 b02:	0b 5f 00 00 	ld.b	0[r11], r11
 b06:	d8 5a       	shl	24, r11
 b08:	b8 5a       	sar	24, r11
 b0a:	8b 00       	zxb	r11
 b0c:	4a 5f 00 00 	st.b	r11, 0[r10]
 b10:	3d 57 05 00 	ld.w	4[r29], r10
 b14:	41 52       	add	1, r10
 b16:	7d 57 05 00 	st.w	r10, 4[r29]
 b1a:	3d 57 05 00 	ld.w	4[r29], r10
 b1e:	3d 5f 01 00 	ld.w	0[r29], r11
 b22:	cb 51       	add	r11, r10
 b24:	0a 57 00 00 	ld.b	0[r10], r10
 b28:	d8 52       	shl	24, r10
 b2a:	b8 52       	sar	24, r10
 b2c:	60 52       	cmp	0, r10
 b2e:	ba e5       	bne	af4 <_test_print+0x14>
 b30:	1d 18       	mov	r29, sp
 b32:	23 ef 09 00 	ld.w	8[sp], r29
 b36:	4c 1a       	add	12, sp
 b38:	7f 00       	jmp	[lp]

00000b3a <_timer_interrupt_handler>:
 b3a:	58 1a       	add	-8, sp
 b3c:	63 ff 05 00 	st.w	lp, 4[sp]
 b40:	63 ef 01 00 	st.w	r29, 0[sp]
 b44:	03 e8       	mov	sp, r29
 b46:	26 06 30 0f 	mov	0xf30, r6
 b4a:	00 00 
 b4c:	2a 06 e0 0a 	mov	0xae0, r10
 b50:	00 00 
 b52:	80 ff 04 00 	jarl	b56 <_timer_interrupt_handler+0x1c>, lp
 b56:	44 fa       	add	4, lp
 b58:	6a 00       	jmp	[r10]
 b5a:	00 00       	nop	
 b5c:	1d 18       	mov	r29, sp
 b5e:	23 ff 05 00 	ld.w	4[sp], lp
 b62:	23 ef 01 00 	ld.w	0[sp], r29
 b66:	48 1a       	add	8, sp
 b68:	7f 00       	jmp	[lp]

00000b6a <_timer_init>:
 b6a:	58 1a       	add	-8, sp
 b6c:	63 ff 05 00 	st.w	lp, 4[sp]
 b70:	63 ef 01 00 	st.w	r29, 0[sp]
 b74:	03 e8       	mov	sp, r29
 b76:	20 36 16 00 	movea	22, r0, r6
 b7a:	27 06 3a 0b 	mov	0xb3a, r7
 b7e:	00 00 
 b80:	2a 06 0a 0a 	mov	0xa0a, r10
 b84:	00 00 
 b86:	80 ff 04 00 	jarl	b8a <_timer_init+0x20>, lp
 b8a:	44 fa       	add	4, lp
 b8c:	6a 00       	jmp	[r10]
 b8e:	1d 18       	mov	r29, sp
 b90:	23 ff 05 00 	ld.w	4[sp], lp
 b94:	23 ef 01 00 	ld.w	0[sp], r29
 b98:	48 1a       	add	8, sp
 b9a:	7f 00       	jmp	[lp]

00000b9c <_serial_interrupt_handler>:
 b9c:	5c 1a       	add	-4, sp
 b9e:	63 ef 01 00 	st.w	r29, 0[sp]
 ba2:	5c 1a       	add	-4, sp
 ba4:	03 e8       	mov	sp, r29
 ba6:	20 56 16 fa 	movea	-1514, r0, r10
 baa:	0a 57 00 00 	ld.b	0[r10], r10
 bae:	5d 57 03 00 	st.b	r10, 3[r29]
 bb2:	20 56 14 fa 	movea	-1516, r0, r10
 bb6:	0a 57 00 00 	ld.b	0[r10], r10
 bba:	8a 00       	zxb	r10
 bbc:	5d 57 02 00 	st.b	r10, 2[r29]
 bc0:	1d 57 02 00 	ld.b	2[r29], r10
 bc4:	20 5e ef ff 	movea	-17, r0, r11
 bc8:	4b 51       	and	r11, r10
 bca:	5d 57 02 00 	st.b	r10, 2[r29]
 bce:	20 56 14 fa 	movea	-1516, r0, r10
 bd2:	9d 5f 03 00 	ld.bu	2[r29], r11
 bd6:	4a 5f 00 00 	st.b	r11, 0[r10]
 bda:	2a 06 08 72 	mov	0x6ff7208, r10
 bde:	ff 06 
 be0:	2a 5f 01 00 	ld.w	0[r10], r11
 be4:	20 56 ff 03 	movea	1023, r0, r10
 be8:	ea 59       	cmp	r10, r11
 bea:	a7 05       	ble	bee <_serial_interrupt_handler+0x52>
 bec:	e5 35       	br	c58 <_serial_interrupt_handler+0xbc>
 bee:	2a 06 08 72 	mov	0x6ff7208, r10
 bf2:	ff 06 
 bf4:	2a 57 05 00 	ld.w	4[r10], r10
 bf8:	2b 06 08 72 	mov	0x6ff7208, r11
 bfc:	ff 06 
 bfe:	cb 51       	add	r11, r10
 c00:	4c 52       	add	12, r10
 c02:	1d 5f 03 00 	ld.b	3[r29], r11
 c06:	4a 5f 00 00 	st.b	r11, 0[r10]
 c0a:	2a 06 08 72 	mov	0x6ff7208, r10
 c0e:	ff 06 
 c10:	2a 57 05 00 	ld.w	4[r10], r10
 c14:	0a 5e 01 00 	addi	1, r10, r11
 c18:	2a 06 08 72 	mov	0x6ff7208, r10
 c1c:	ff 06 
 c1e:	6a 5f 05 00 	st.w	r11, 4[r10]
 c22:	2a 06 08 72 	mov	0x6ff7208, r10
 c26:	ff 06 
 c28:	2a 57 01 00 	ld.w	0[r10], r10
 c2c:	0a 5e 01 00 	addi	1, r10, r11
 c30:	2a 06 08 72 	mov	0x6ff7208, r10
 c34:	ff 06 
 c36:	6a 5f 01 00 	st.w	r11, 0[r10]
 c3a:	2a 06 08 72 	mov	0x6ff7208, r10
 c3e:	ff 06 
 c40:	2a 5f 05 00 	ld.w	4[r10], r11
 c44:	20 56 ff 03 	movea	1023, r0, r10
 c48:	ea 59       	cmp	r10, r11
 c4a:	e7 05       	ble	c56 <_serial_interrupt_handler+0xba>
 c4c:	2a 06 08 72 	mov	0x6ff7208, r10
 c50:	ff 06 
 c52:	6a 07 05 00 	st.w	r0, 4[r10]
 c56:	00 00       	nop	
 c58:	1d 18       	mov	r29, sp
 c5a:	23 ef 05 00 	ld.w	4[sp], r29
 c5e:	48 1a       	add	8, sp
 c60:	7f 00       	jmp	[lp]

00000c62 <_serial_init>:
 c62:	58 1a       	add	-8, sp
 c64:	63 ff 05 00 	st.w	lp, 4[sp]
 c68:	63 ef 01 00 	st.w	r29, 0[sp]
 c6c:	03 e8       	mov	sp, r29
 c6e:	20 36 27 00 	movea	39, r0, r6
 c72:	27 06 9c 0b 	mov	0xb9c, r7
 c76:	00 00 
 c78:	2a 06 0a 0a 	mov	0xa0a, r10
 c7c:	00 00 
 c7e:	80 ff 04 00 	jarl	c82 <_serial_init+0x20>, lp
 c82:	44 fa       	add	4, lp
 c84:	6a 00       	jmp	[r10]
 c86:	00 00       	nop	
 c88:	1d 18       	mov	r29, sp
 c8a:	23 ff 05 00 	ld.w	4[sp], lp
 c8e:	23 ef 01 00 	ld.w	0[sp], r29
 c92:	48 1a       	add	8, sp
 c94:	7f 00       	jmp	[lp]

00000c96 <_serial_get>:
 c96:	5c 1a       	add	-4, sp
 c98:	63 ef 01 00 	st.w	r29, 0[sp]
 c9c:	5c 1a       	add	-4, sp
 c9e:	03 e8       	mov	sp, r29
 ca0:	7d 37 01 00 	st.w	r6, 0[r29]
 ca4:	2a 06 08 72 	mov	0x6ff7208, r10
 ca8:	ff 06 
 caa:	2a 57 01 00 	ld.w	0[r10], r10
 cae:	60 52       	cmp	0, r10
 cb0:	ba 05       	bne	cb6 <_serial_get+0x20>
 cb2:	00 52       	mov	0, r10
 cb4:	b5 3d       	br	d2a <_serial_get+0x94>
 cb6:	2a 06 08 72 	mov	0x6ff7208, r10
 cba:	ff 06 
 cbc:	2a 57 09 00 	ld.w	8[r10], r10
 cc0:	2b 06 08 72 	mov	0x6ff7208, r11
 cc4:	ff 06 
 cc6:	cb 51       	add	r11, r10
 cc8:	4c 52       	add	12, r10
 cca:	0a 57 00 00 	ld.b	0[r10], r10
 cce:	d8 52       	shl	24, r10
 cd0:	0a 58       	mov	r10, r11
 cd2:	b8 5a       	sar	24, r11
 cd4:	3d 57 01 00 	ld.w	0[r29], r10
 cd8:	4a 5f 00 00 	st.b	r11, 0[r10]
 cdc:	2a 06 08 72 	mov	0x6ff7208, r10
 ce0:	ff 06 
 ce2:	2a 57 09 00 	ld.w	8[r10], r10
 ce6:	0a 5e 01 00 	addi	1, r10, r11
 cea:	2a 06 08 72 	mov	0x6ff7208, r10
 cee:	ff 06 
 cf0:	6a 5f 09 00 	st.w	r11, 8[r10]
 cf4:	2a 06 08 72 	mov	0x6ff7208, r10
 cf8:	ff 06 
 cfa:	2a 57 01 00 	ld.w	0[r10], r10
 cfe:	0a 5e ff ff 	addi	-1, r10, r11
 d02:	2a 06 08 72 	mov	0x6ff7208, r10
 d06:	ff 06 
 d08:	6a 5f 01 00 	st.w	r11, 0[r10]
 d0c:	2a 06 08 72 	mov	0x6ff7208, r10
 d10:	ff 06 
 d12:	2a 5f 09 00 	ld.w	8[r10], r11
 d16:	20 56 ff 03 	movea	1023, r0, r10
 d1a:	ea 59       	cmp	r10, r11
 d1c:	e7 05       	ble	d28 <_serial_get+0x92>
 d1e:	2a 06 08 72 	mov	0x6ff7208, r10
 d22:	ff 06 
 d24:	6a 07 09 00 	st.w	r0, 8[r10]
 d28:	01 52       	mov	1, r10
 d2a:	1d 18       	mov	r29, sp
 d2c:	23 ef 05 00 	ld.w	4[sp], r29
 d30:	48 1a       	add	8, sp
 d32:	7f 00       	jmp	[lp]

00000d34 <_serial_put>:
 d34:	5c 1a       	add	-4, sp
 d36:	63 ef 01 00 	st.w	r29, 0[sp]
 d3a:	5c 1a       	add	-4, sp
 d3c:	03 e8       	mov	sp, r29
 d3e:	06 50       	mov	r6, r10
 d40:	5d 57 00 00 	st.b	r10, 0[r29]
 d44:	20 56 17 fa 	movea	-1513, r0, r10
 d48:	1d 5f 00 00 	ld.b	0[r29], r11
 d4c:	4a 5f 00 00 	st.b	r11, 0[r10]
 d50:	00 00       	nop	
 d52:	1d 18       	mov	r29, sp
 d54:	23 ef 05 00 	ld.w	4[sp], r29
 d58:	48 1a       	add	8, sp
 d5a:	7f 00       	jmp	[lp]
 d5c:	00 00       	nop	
	...

00000d60 <_interrupt>:
 d60:	03 1e b0 ff 	addi	-80, sp, sp
 d64:	63 f7 0d 00 	st.w	ep, 12[sp]
 d68:	03 f0       	mov	sp, ep
 d6a:	25 0d       	sst.w	r1, 72[ep]
 d6c:	23 35       	sst.w	r6, 68[ep]
 d6e:	21 3d       	sst.w	r7, 64[ep]
 d70:	1f 45       	sst.w	r8, 60[ep]
 d72:	1d 4d       	sst.w	r9, 56[ep]
 d74:	1b 55       	sst.w	r10, 52[ep]
 d76:	19 5d       	sst.w	r11, 48[ep]
 d78:	17 65       	sst.w	r12, 44[ep]
 d7a:	15 6d       	sst.w	r13, 40[ep]
 d7c:	13 75       	sst.w	r14, 36[ep]
 d7e:	11 7d       	sst.w	r15, 32[ep]
 d80:	0f 85       	sst.w	r16, 28[ep]
 d82:	0d 8d       	sst.w	r17, 24[ep]
 d84:	0b 95       	sst.w	r18, 20[ep]
 d86:	09 9d       	sst.w	r19, 16[ep]
 d88:	05 fd       	sst.w	lp, 8[ep]
 d8a:	e0 5f 40 00 	stsr	eipc/vip/mpm, r11
 d8e:	03 5d       	sst.w	r11, 4[ep]
 d90:	e1 5f 40 00 	stsr	eipsw/mpc, r11
 d94:	01 5d       	sst.w	r11, 0[ep]
 d96:	e4 37 40 00 	stsr	ecr/vmecr, r6
 d9a:	40 56 00 00 	movhi	0, r0, r10
 d9e:	2a 56 66 09 	movea	2406, r10, r10
 da2:	40 fe 00 00 	movhi	0, r0, lp
 da6:	3f fe ac 0d 	movea	3500, lp, lp
 daa:	6a 00       	jmp	[r10]

00000dac <end_int_handler>:
 dac:	03 f0       	mov	sp, ep
 dae:	02 5d       	sld.w	4[ep], r11
 db0:	eb 07 20 00 	ldsr	r11, eipc/vip/mpm
 db4:	00 5d       	sld.w	0[ep], r11
 db6:	eb 0f 20 00 	ldsr	r11, eipsw/mpc
 dba:	24 0d       	sld.w	72[ep], r1
 dbc:	22 35       	sld.w	68[ep], r6
 dbe:	20 3d       	sld.w	64[ep], r7
 dc0:	1e 45       	sld.w	60[ep], r8
 dc2:	1c 4d       	sld.w	56[ep], r9
 dc4:	1a 55       	sld.w	52[ep], r10
 dc6:	18 5d       	sld.w	48[ep], r11
 dc8:	16 65       	sld.w	44[ep], r12
 dca:	14 6d       	sld.w	40[ep], r13
 dcc:	12 75       	sld.w	36[ep], r14
 dce:	10 7d       	sld.w	32[ep], r15
 dd0:	0e 85       	sld.w	28[ep], r16
 dd2:	0c 8d       	sld.w	24[ep], r17
 dd4:	0a 95       	sld.w	20[ep], r18
 dd6:	08 9d       	sld.w	16[ep], r19
 dd8:	04 fd       	sld.w	8[ep], lp
 dda:	1e 1e 50 00 	addi	80, ep, sp
 dde:	06 f5       	sld.w	12[ep], ep
 de0:	e0 07 40 01 	reti	
	...

00000df0 <_do_halt>:
 df0:	5c 1a       	add	-4, sp
 df2:	63 ef 01 00 	st.w	r29, 0[sp]
 df6:	03 e8       	mov	sp, r29
 df8:	e0 07 20 01 	halt	
 dfc:	1d 18       	mov	r29, sp
 dfe:	23 ef 01 00 	ld.w	0[sp], r29
 e02:	44 1a       	add	4, sp
 e04:	7f 00       	jmp	[lp]

00000e06 <_main>:
 e06:	58 1a       	add	-8, sp
 e08:	63 ff 05 00 	st.w	lp, 4[sp]
 e0c:	63 ef 01 00 	st.w	r29, 0[sp]
 e10:	58 1a       	add	-8, sp
 e12:	03 e8       	mov	sp, r29
 e14:	2a 06 62 0c 	mov	0xc62, r10
 e18:	00 00 
 e1a:	80 ff 04 00 	jarl	e1e <_main+0x18>, lp
 e1e:	44 fa       	add	4, lp
 e20:	6a 00       	jmp	[r10]
 e22:	1d 56 03 00 	addi	3, r29, r10
 e26:	0a 30       	mov	r10, r6
 e28:	2a 06 96 0c 	mov	0xc96, r10
 e2c:	00 00 
 e2e:	80 ff 04 00 	jarl	e32 <_main+0x2c>, lp
 e32:	44 fa       	add	4, lp
 e34:	6a 00       	jmp	[r10]
 e36:	7d 57 05 00 	st.w	r10, 4[r29]
 e3a:	3d 57 05 00 	ld.w	4[r29], r10
 e3e:	60 52       	cmp	0, r10
 e40:	9a 0d       	bne	e52 <_main+0x4c>
 e42:	2a 06 f0 0d 	mov	0xdf0, r10
 e46:	00 00 
 e48:	80 ff 04 00 	jarl	e4c <_main+0x46>, lp
 e4c:	44 fa       	add	4, lp
 e4e:	6a 00       	jmp	[r10]
 e50:	d5 0d       	br	e6a <_main+0x64>
 e52:	1d 57 03 00 	ld.b	3[r29], r10
 e56:	d8 52       	shl	24, r10
 e58:	b8 52       	sar	24, r10
 e5a:	0a 30       	mov	r10, r6
 e5c:	2a 06 34 0d 	mov	0xd34, r10
 e60:	00 00 
 e62:	80 ff 04 00 	jarl	e66 <_main+0x60>, lp
 e66:	44 fa       	add	4, lp
 e68:	6a 00       	jmp	[r10]
 e6a:	c5 dd       	br	e22 <_main+0x1c>

00000e6c <_bss_clear>:
 e6c:	5c 1a       	add	-4, sp
 e6e:	63 ef 01 00 	st.w	r29, 0[sp]
 e72:	58 1a       	add	-8, sp
 e74:	03 e8       	mov	sp, r29
 e76:	2a 06 00 70 	mov	0x6ff7000, r10
 e7a:	ff 06 
 e7c:	7d 57 05 00 	st.w	r10, 4[r29]
 e80:	2a 06 1c 76 	mov	0x6ff761c, r10
 e84:	ff 06 
 e86:	7d 57 01 00 	st.w	r10, 0[r29]
 e8a:	a5 0d       	br	e9e <_bss_clear+0x32>
 e8c:	3d 57 05 00 	ld.w	4[r29], r10
 e90:	4a 07 00 00 	st.b	r0, 0[r10]
 e94:	3d 57 05 00 	ld.w	4[r29], r10
 e98:	41 52       	add	1, r10
 e9a:	7d 57 05 00 	st.w	r10, 4[r29]
 e9e:	3d 5f 05 00 	ld.w	4[r29], r11
 ea2:	3d 57 01 00 	ld.w	0[r29], r10
 ea6:	ea 59       	cmp	r10, r11
 ea8:	a1 f5       	bl	e8c <_bss_clear+0x20>
 eaa:	00 00       	nop	
 eac:	1d 18       	mov	r29, sp
 eae:	23 ef 09 00 	ld.w	8[sp], r29
 eb2:	4c 1a       	add	12, sp
 eb4:	7f 00       	jmp	[lp]

00000eb6 <_data_init>:
 eb6:	5c 1a       	add	-4, sp
 eb8:	63 ef 01 00 	st.w	r29, 0[sp]
 ebc:	54 1a       	add	-12, sp
 ebe:	03 e8       	mov	sp, r29
 ec0:	2a 06 60 0f 	mov	0xf60, r10
 ec4:	00 00 
 ec6:	7d 57 09 00 	st.w	r10, 8[r29]
 eca:	2a 06 60 0f 	mov	0xf60, r10
 ece:	00 00 
 ed0:	7d 57 01 00 	st.w	r10, 0[r29]
 ed4:	2a 06 00 70 	mov	0x6ff7000, r10
 ed8:	ff 06 
 eda:	7d 57 05 00 	st.w	r10, 4[r29]
 ede:	b5 15       	br	f04 <_data_init+0x4e>
 ee0:	3d 57 09 00 	ld.w	8[r29], r10
 ee4:	8a 5f 01 00 	ld.bu	0[r10], r11
 ee8:	3d 57 05 00 	ld.w	4[r29], r10
 eec:	4a 5f 00 00 	st.b	r11, 0[r10]
 ef0:	3d 57 05 00 	ld.w	4[r29], r10
 ef4:	41 52       	add	1, r10
 ef6:	7d 57 05 00 	st.w	r10, 4[r29]
 efa:	3d 57 09 00 	ld.w	8[r29], r10
 efe:	41 52       	add	1, r10
 f00:	7d 57 09 00 	st.w	r10, 8[r29]
 f04:	3d 5f 09 00 	ld.w	8[r29], r11
 f08:	3d 57 01 00 	ld.w	0[r29], r10
 f0c:	ea 59       	cmp	r10, r11
 f0e:	91 ed       	bl	ee0 <_data_init+0x2a>
 f10:	1d 18       	mov	r29, sp
 f12:	23 ef 0d 00 	ld.w	12[sp], r29
 f16:	03 1e 10 00 	addi	16, sp, sp
 f1a:	7f 00       	jmp	[lp]
