<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:snps="http://www.synopsys.com/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/images/xmlschema/ipxact/1685-2014/index.xsd">
    <ipxact:vendor>AXELERA AI</ipxact:vendor>
    <ipxact:library>RegisterApp</ipxact:library>
    <ipxact:name>pctl</ipxact:name>
    <ipxact:version>v1.0</ipxact:version>
    <ipxact:memoryMaps>
      <ipxact:memoryMap>
        <ipxact:name>pctl_ao_csr_reg_top</ipxact:name>
        <ipxact:addressBlock>
          <ipxact:name>csr_reg_top</ipxact:name>
          <ipxact:baseAddress>0x0</ipxact:baseAddress>
          <ipxact:range>0x1000</ipxact:range>
          <ipxact:width>32</ipxact:width>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_0</ipxact:name>
            <ipxact:addressOffset>0x000</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[0].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[0]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_0_we && pctl.u_ao_csr.ppmu_reset_control_0_prst_remove_0_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[0].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[0]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_0_we && pctl.u_ao_csr.ppmu_reset_control_0_prst_activate_0_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_1</ipxact:name>
            <ipxact:addressOffset>0x004</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[1].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[1]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_1_we && pctl.u_ao_csr.ppmu_reset_control_1_prst_remove_1_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[1].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[1]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_1_we && pctl.u_ao_csr.ppmu_reset_control_1_prst_activate_1_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_2</ipxact:name>
            <ipxact:addressOffset>0x008</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[2].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[2]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_2_we && pctl.u_ao_csr.ppmu_reset_control_2_prst_remove_2_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[2].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[2]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_2_we && pctl.u_ao_csr.ppmu_reset_control_2_prst_activate_2_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_3</ipxact:name>
            <ipxact:addressOffset>0x00C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[3].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[3]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_3_we && pctl.u_ao_csr.ppmu_reset_control_3_prst_remove_3_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[3].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[3]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_3_we && pctl.u_ao_csr.ppmu_reset_control_3_prst_activate_3_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_4</ipxact:name>
            <ipxact:addressOffset>0x010</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[4].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[4]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_4_we && pctl.u_ao_csr.ppmu_reset_control_4_prst_remove_4_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[4].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[4]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_4_we && pctl.u_ao_csr.ppmu_reset_control_4_prst_activate_4_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_5</ipxact:name>
            <ipxact:addressOffset>0x014</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[5].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[5]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_5_we && pctl.u_ao_csr.ppmu_reset_control_5_prst_remove_5_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[5].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[5]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_5_we && pctl.u_ao_csr.ppmu_reset_control_5_prst_activate_5_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_6</ipxact:name>
            <ipxact:addressOffset>0x018</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[6].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[6]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_6_we && pctl.u_ao_csr.ppmu_reset_control_6_prst_remove_6_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[6].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[6]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_6_we && pctl.u_ao_csr.ppmu_reset_control_6_prst_activate_6_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_CONTROL_7</ipxact:name>
            <ipxact:addressOffset>0x01C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>prst_remove</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[7].prst_remove</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_remove_clr[7]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_7_we && pctl.u_ao_csr.ppmu_reset_control_7_prst_remove_7_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>prst_activate</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:modifiedWriteValue>oneToSet</ipxact:modifiedWriteValue>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_reset_control[7].prst_activate</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hw1s</id>
                      <trigger>pctl.prst_activate_clr[7]</trigger>
                      <value>(pctl.u_ao_csr.ppmu_reset_control_7_we && pctl.u_ao_csr.ppmu_reset_control_7_prst_activate_7_wd)</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                    <priority>hw1s, sww, swr </priority>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_0</ipxact:name>
            <ipxact:addressOffset>0x020</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[0].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[0].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[0].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[0].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_1</ipxact:name>
            <ipxact:addressOffset>0x024</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[1].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[1].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[1].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[1].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_2</ipxact:name>
            <ipxact:addressOffset>0x028</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[2].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[2].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[2].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[2].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_3</ipxact:name>
            <ipxact:addressOffset>0x02C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[3].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[3].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[3].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[3].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_4</ipxact:name>
            <ipxact:addressOffset>0x030</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[4].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[4].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[4].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[4].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_5</ipxact:name>
            <ipxact:addressOffset>0x034</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[5].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[5].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[5].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[5].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_6</ipxact:name>
            <ipxact:addressOffset>0x038</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[6].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[6].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[6].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[6].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_RESET_TIMING_CONTROL_7</ipxact:name>
            <ipxact:addressOffset>0x03C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pre_rst_0_cycles</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[7].u_ppmu.i_pre_rst_0_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_1_cycles</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[7].u_ppmu.i_pre_rst_1_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rst_2_cycles</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[7].u_ppmu.i_pre_rst_2_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pre_rel_cycles</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.g_ppmu[7].u_ppmu.i_pre_rel_cycles</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x04</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_STATUS</ipxact:name>
            <ipxact:addressOffset>0x040</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_0</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[0].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_1</ipxact:name>
              <ipxact:bitOffset>4</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[1].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_2</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[2].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_3</ipxact:name>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[3].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_4</ipxact:name>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[4].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_5</ipxact:name>
              <ipxact:bitOffset>20</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[5].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_6</ipxact:name>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[6].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>partition_reset_fsm_state_7</ipxact:name>
              <ipxact:bitOffset>28</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x0F</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.g_ppmu[7].u_ppmu.o_fsm_state</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_ISOLATION_CONTROL</ipxact:name>
            <ipxact:addressOffset>0x044</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>iso_idle_req_0</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_isolation_control[0]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x01</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_req_1</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_isolation_control[1]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x01</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_req_2</ipxact:name>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_isolation_control[2]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x01</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_req_3</ipxact:name>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_isolation_control[3]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x01</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_ISOLATION_STATUS_0</ipxact:name>
            <ipxact:addressOffset>0x048</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>iso_idle_ack</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_ack[0]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_val</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_val[0]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_ISOLATION_STATUS_1</ipxact:name>
            <ipxact:addressOffset>0x04C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>iso_idle_ack</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_ack[1]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_val</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_val[1]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_ISOLATION_STATUS_2</ipxact:name>
            <ipxact:addressOffset>0x050</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>iso_idle_ack</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_ack[2]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_val</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_val[2]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_ISOLATION_STATUS_3</ipxact:name>
            <ipxact:addressOffset>0x054</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>iso_idle_ack</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_ack[3]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>iso_idle_val</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_noc_async_idle_val[3]</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_INTERNAL_SHUTDOWN_CONTROL</ipxact:name>
            <ipxact:addressOffset>0x058</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>sw_shutdown_req</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_int_shutdown_req</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_INTERNAL_SHUTDOWN_STATUS</ipxact:name>
            <ipxact:addressOffset>0x05C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>sw_shutdown_complete</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.hw2reg.ppmu_internal_shutdown_status.d</value>
                      <latency>0</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_INTERNAL_SHUTDOWN_ACK</ipxact:name>
            <ipxact:addressOffset>0x060</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>sw_shutdown_complete</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_internal_shutdown_ack</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>pctl.hw2reg.ppmu_internal_shutdown_ack.de</trigger>
                      <value>1'b0</value>
                      <latency>1</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_0</ipxact:name>
            <ipxact:addressOffset>0x064</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[0].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[0].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_1</ipxact:name>
            <ipxact:addressOffset>0x068</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[1].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[1].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_2</ipxact:name>
            <ipxact:addressOffset>0x06C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[2].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[2].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_3</ipxact:name>
            <ipxact:addressOffset>0x070</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[3].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[3].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_4</ipxact:name>
            <ipxact:addressOffset>0x074</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[4].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[4].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_5</ipxact:name>
            <ipxact:addressOffset>0x078</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[5].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[5].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_6</ipxact:name>
            <ipxact:addressOffset>0x07C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[6].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[6].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>PPMU_CLOCK_GATING_CONTROL_7</ipxact:name>
            <ipxact:addressOffset>0x080</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>clock_disable</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[7].clock_disable.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x01</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>clk_divider</ipxact:name>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.reg2hw.ppmu_clock_gating_control[7].clk_divider.q</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0xFF</ipxact:value>
                <ipxact:mask>0xFF</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>MEM_POWER_MODE_0</ipxact:name>
            <ipxact:addressOffset>0x084</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ret</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_ret[0]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pde</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_pde[0]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>MEM_POWER_MODE_1</ipxact:name>
            <ipxact:addressOffset>0x088</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ret</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_ret[1]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pde</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_pde[1]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>MEM_POWER_MODE_2</ipxact:name>
            <ipxact:addressOffset>0x08C</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ret</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_ret[2]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pde</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_pde[2]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>MEM_POWER_MODE_3</ipxact:name>
            <ipxact:addressOffset>0x090</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ret</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_ret[3]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pde</ipxact:name>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:accessHandles>pctl.o_pde[3]</ipxact:accessHandles>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>MEM_POWER_UP_READY</ipxact:name>
            <ipxact:addressOffset>0x094</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>prn</ipxact:name>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:bitWidth>4</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:accessHandles>pctl.hw2reg.mem_power_up_ready</ipxact:accessHandles>
              <ipxact:volatile>true</ipxact:volatile>
              <ipxact:vendorExtensions>
                <snps:registerField>
                  <snps:fieldHWupdates>
                    <snps:fieldHWupdate>
                      <id>hwo</id>
                      <trigger>1'b1</trigger>
                      <value>pctl.i_prn</value>
                      <latency>3</latency>
                      <function>load</function>
                    </snps:fieldHWupdate>
                  </snps:fieldHWupdates>
                </snps:registerField>
              </ipxact:vendorExtensions>
            </ipxact:field>
          </ipxact:register>
        </ipxact:addressBlock>
      </ipxact:memoryMap>
    </ipxact:memoryMaps>
</ipxact:component>
