#CPU设计草稿
## PC(程序计数器)
>简介：
每个周期地址+4,输出地址。
端口：
out：输出的地址。(输出信号)(31:0)
clk：时钟信号。
in：下一个pc的地址。(31:0)
reset：异步重置信号，当reset为1时，地址归零。
en:使能信号，但en有效时，才能读入信号。
req:将pc指向4180

## NPC
>简介：
计算下一位地址。
端口：
pc：当前pc地址。(31:0)
npc：下一个地址。(输出信号)(31:0)
imm_off:跳转偏移值。(15:0)
imm_j：26位跳转输入地址。(25:0)
jr:32位跳转地址。(31:0)
epc：异常处理跳回pc。
op简介：
000：当前pc加4作为下一个地址。
001：pc加4加上符号扩展后的偏移值。
010：(31:28)为与原pc相同，imm_j作为低位字节地址。
011:跳转到输入的jr地址。
100：跳转为epc所指地址。

##GRF(通用寄存器组)
>简介：
32个寄存器组成的寄存器组，其中0号寄存器恒定为0。
端口：
clk：时钟信号。
reset：异步重置信号，当reset为1时，所有寄存器归零。
WE_op：但该端口为高电平时，才能写入数据。
A1：一号地址。(4:0)
A2：二号地址。(4:0)
A3：待写入数据的寄存器的地址。(4:0)
RD1：输出一号地址所对应的寄存器的存储的数据。(输出信号)(31:0)
RD2：输出二号地址所对应的寄存器的存储的数据。(输出信号)(31:0)
WE：要写入的数据。(31:0)

##ALU(算术逻辑单元)
>简介：
提供四种运算。
端口：
ALU_op：输入不同信号进行不同运算。(3:0)
A1：一号运算数。(31:0)
A2：二号运算数。(31:0)
ans：运算结果。(输出信号)(31:0)
ov_op：溢出判断。
ALU_op详细说明；
为0000时：ans = A1 + A2
为0001时：ans = A1 - A2
为0010时：ans = A1 | A2
为0011时：ans = A1 & A2
为0100时：ans = 1(A1 < A2) (无视符号)否则为0
为0101时：ans = 1(A1 < A2) 否则为0

##EXT(扩展单元)
>简介：
提供三种扩展方式。
端口：
in：输入16位数字。(15:0)
out：输出扩展后的32位数字。(输出信号)(31:0)
EXT_op：输入不同信号进行不同运算。(1:0)
EXT_op详细说明；
为00时：高位0拓展。
为01时，地位0拓展。
为10时：高位符号拓展。

##CMP(比较单元)
>简介：比较beq指令是否执行。
端口：
CMP1：第一个比较数。(31:0)
CMP2：第二个比较数。(31:0)
CMP_en：使能信号，该信号为0时，才运行改模块。
j_op:跳转信号。(输出信号)

##D_REG(D级寄存器)
>简介：存储D级所有指令。
端口：
en：当en为1时，寄存器存储的数值恒定不变。
req时pc指向4180

##E_REG(E级寄存器)
>简介：存储E级所有指令。
req时pc指向4180
stall时pc正常传输。

##M_REG(M级寄存器)
>简介：存储M级所有指令。
req时pc指向4180

##W_REG(W级寄存器)
>简介：存储W级所有指令。
req时pc指向4180

##D_CTRL(D级控制器)
> 输出D级控制信号。
信号说明：
    output [2:0] D_CMP_A1_op
    output [2:0] D_CMP_A2_op
    CMP输入的跳转控制信号
    000：正常输入。
    001：接收E级转发。
    010：接收M级转发。
    output [2:0] D_NPC_JR_op
    jr指令跳转控制信号。
    000：正常输入。
    010：M级转发。

##E_CTRL(E级控制器)
> 输出E级控制信号。
信号说明：
    output [2:0] E_ALU_MUX_A2
    ALU第二接口输入选择信号
    000：输入rt寄存器数值。
    001：输入拓展立即数。
    output [2:0] E_GRF_RD1_op,
    output [2:0] E_GRF_RD2_op,
    RD1和RD2转发控制信号。
    000：正常输入。
    001：接收M级转发。
    010：接收W级ans转发。
    011：接收W级DM_out转发.

##M_CTRL(M级控制器)
> 输出M级控制信号。
信号说明：
    output [1:0] M_DM_op,
    DM写入控制信号
    output [1:0] M_DM_address_mux_op
    DM地址输入控制信号
    00：写入RD1+偏移值
    output [1:0] M_DM_WE_max_op
    DM写入数值控制信号。
    output [2:0] M_GRF_RD2_op
    RD2转发控制信号
    000:正常运行；
    001：接收W级ans转发。
    010：接收W级DW_out转发。
    100：接收W即CP0转发。

##W_CTRL(W级控制器)
> 输出W级控制信号。
信号说明：
    output W_WE_op
    GRF写入控制信号
    output [1:0] W_grf_address_mux_op,
    GRF地址输入地址控制信号
    00：写入rd寄存器数值。
    01：写入写入rt寄存器数值。
    10：写入31号寄存器。
    output [1:0] W_grf_WE_mux_op,
    GRF写入数值控制信号。
    00：写入ALU计算结果。
    01：写入DM取出的数值。
    10：写入PC+4.
    11：写入CP0存储的数据。

##DM_IN_EXT
>拼装输入数据。
端口说明：
input [31:0] in 输入数据
output [31:0] out 输出数据
input [3:0] EXT_op 选择信号
0000：输出和输出相等
1111：输出和输出相等
0011：out[15:0]位为in[15:0]位，其他为位0。
1100：out[31:16]位为in[15:16]位，其他为位0。
0001：out[7:0]位为in[7:0]位，其他为位0。
0010：out[15:7]位为in[7:0]位，其他为位0。
0100：out[23:16]位为in[7:0]位，其他为位0。
1000：out[31:24]位为in[7:0]位，其他为位0。

##DM_OUT_EXT
>拓展DM的输出数据。
端口说明：
input [31:0] in 输入数据
output [31:0] out 输出数据
input [2:0] EXT_op 选择信号
000：无扩展
001：无符号字节数据扩展
010：符号字节数据扩展
011：无符号半字数据扩展
100：符号半字数据扩展
input [1:0] addr 最低两位地址

##HILO
>乘除法运算单元。
clk 时钟信号。
reset 复位信号。
req 异常中断信号。
input [31:0] A1 输入运算数1
input [31:0] A2 输入运算数2
output [31:0] ans 输出结果
input [3:0] HILO_OP 选择指令
input start 开始运算的信号
output busy 表示忙碌
0000：读取HI寄存器。
0001：读取LO寄存器。
0010：写入HI寄存器。
0011：写入LO寄存器。
0100：运行乘法。
0101：运行除法。
0110：运行乘法。（有符号）
0111：运行除法。（有符号）

##cpu
分装好的cpu模块，宏观pc为m级pc。

##bridge(桥)
>桥将CPU与DM和各种外设联系起来，根据地址来连接外设，继续数据交换

>input [31:0] CPU_data_addr  CPU输出地址
    input [31:0] CPU_data_wdata CPU写入数据
    input [3 :0] CPU_data_byteen  CPU写入字节使能
    output [31:0] CPU_data_rdata  CPU读取数据
    output [31:0] DM_data_addr  DM写入地址
    output [31:0] DM_data_wdata DM写入数据
    output [3 :0] DM_data_byteen DM写入使能
    input [31:0] DM_data_rdata DM读取数据
    output [31:0] Timer1_data_addr 一号计数器地址
    output [31:0] Timer1_data_wdata 一号计数器写入数据
    output Timer1_WE 一号计数器写入使能
    input [31:0] Timer1_data_rdata 一号计数器读取数据
    output [31:0] Timer2_data_addr 二号计数器地址
    output [31:0] Timer2_data_wdata 二号计数器写入数据
    output Timer2_WE 二号计数器写入使能
    input [31:0] Timer2_data_rdat 二号计数器读取数据
    output [31:0] int_data_addr 中断发生器地址
    output [31:0] int_data_wdata 中断发生器写入数据
    output [3 :0] int_data_byteen 中断发射器
    input [31:0] int_data_rdata
地址说明：
0000_0000~0000_2ffff DM地址
0000_7f00~0000_2f0b 一号计数器
0000_7f10~0000_2f1b 二号计数器
0000_7f20~0000_7f23 中断发生器
##CP0
>input clk,
    input reset 复位信号
    input en_WE 写入使能
    input [4:0] CP0_address CP0寄存器地址
    input [31:0] CP0_WE_data CP0写入数据
    output [31:0] CP0_out_data CP0输出数据
    input [31:0] VPC,   受害 PC
    input delay_op      是否是延迟指令判断
    input [4:0] EXcode   错误指令
    input [5:0] HWint  中断信号
    input EXLclr      复位 EXL
    output [31:0] EPC_out EPC输出
    output req          中断和异常信号

#测试指令
    ori $a0, $0, 123
    ori $a1, $a0, 456
    lui $a2,0x8000     #测试边界负数
    ori $a2,1          #测试小立即数
    ori $a2,0
    lui $a2,0x7fff    #测试边界正数
    lui $a2,0x7ffe    
    ori $a2,65535      #测试边界立即数
    ori $a2,65533
    ori $a2,12313       #测试随机立即数
    lui $a2, 123            # 符号位为 0
    lui $a3, 0xffff         # 符号位为 1
    ori $0,$0,1020          #测试$0寄存器
    ori $a3, $a3, 0xffff    # $a3 = -1
    add $s0, $a0, $a2      # 正正
    add $s1, $a0, $a3      # 正负
    add $s2, $a3, $a3      # 负负
    sub $s0, $a0, $a2      # 正正
    sub $s1, $a0, $a3      # 正负
    sub $s2, $a3, $a3      # 负负
    ori $t0, $0, 0x0000
    sw $a0, 0($t0)
    sw $a1, 4($t0)
    sw $a2, 8($t0)
    sw $a3, 12($t0)
    sw $s0, 16($t0)
    sw $s1, 20($t0)
    sw $s2, 24($t0)        #测试sw指令
    lw $a0, 0($t0)
    lw $a1, 12($t0)         #测试lw指令
    sw $a0, 28($t0)
    sw $a1, 32($t0)
    ori $a0, $0, 1
    ori $a1, $0, 2
    ori $a2, $0, 1
    beq $a0, $a1, loop1     # 不相等
    beq $a0, $a2, loop2     # 相等
    loop1:sw $a0, 36($t0)
    loop2:sw $a1, 40($t0)
##机械码
    3404007b
    348501c8
    3c068000
    34c60001
    34c60000
    3c067fff
    3c067ffe
    34c6ffff
    34c6fffd
    34c63019
    3c06007b
    3c07ffff
    340003fc
    34e7ffff
    00868020
    00878820
    00e79020
    00868022
    00878822
    00e79022
    34080000
    ad040000
    ad050004
    ad060008
    ad07000c
    ad100010
    ad110014
    ad120018
    8d040000
    8d05000c
    ad04001c
    ad050020
    34040001
    34050002
    34060001
    10850001
    10860001
    ad040024
    ad050028

##测试数据2
    p1:
    lui $t2,16
    ori $t1,15
    ori $t2,15
    add $t2,$t2,$t1
    beq $t1,$t2,p1
    sub $t2,$t2,$t1
    jal p2
    sub $t1,$t1,$t1
    sub $t2,$t2,$t2
    p3:
    beq $t1,$t1,p3
    p2:
    ori $t1,17
    ori $t2,17
    jr $ra

    3c0a0010
    3529000f
    354a000f
    01495020
    112afffb
    01495022
    0c000c0a
    01294822
    014a5022
    1129ffff
    35290011
    354a0011
    03e00008
##跳转指令测试：
    li	$s0, 0
    li	$s1, -1000
    li	$s2, 1000
    lui	$s3, 0x8000	#s3 is  -2147483648
    lui	$s4, 0x8000
    ori	$s4, 0x0001	#s4 is  -2147483647
    lui	$s5, 0x7fff
    ori	$s5, 0xffff	#s5 is  2147483647
    lui	$s6, 0x7fff
    ori	$s6, 0xfffe	#s6 is 2147483646
    ori $s7,1

    beq_1:	
    beq $s0, $s0,beq_1_test
    beq_2:	
    beq $s1, $s1,beq_2_test

    beq_10:  beq	$s5, $s6, beq_10_test
    beq_end:

    jal_1:	jal	jal_1_test
    jal_5:	jal	jal_5_test
    jal_end:

    sw	$t0, 0($s0)
    sw	$t1, 0($s0)
    sw	$t2, 0($s0)
    sw	$t3, 0($s0)
    sw	$t4, 0($s0)
    sw	$t5, 0($s0)
    loop:
    beq $0,$0,loop
	
    beq_1_test: add	$t0,$t0, $s7
	   beq $0,$0,beq_2
	   
    beq_2_test: add	$t0,$t0, $s7
	   beq $0,$0,beq_10

    beq_10_test: add $t0,$t0, $s7
	   beq $0,$0,beq_end
		
    jal_1_test:	add	$t4, $4, $s7
		jr	$ra

    jal_5_test:	add	$t4, $4, $s7
		jr	$ra
##机械码
    24100000
    2411fc18
    241203e8
    3c138000
    3c148000
    36940001
    3c157fff
    36b5ffff
    3c167fff
    36d6fffe
    36f70001
    1210000b
    1231000c
    12b6000d
    0c000c1d
    0c000c1f
    ae080000
    ae090000
    ae0a0000
    ae0b0000
    ae0c0000
    ae0d0000
    1000ffff
    01174020
    1000fff3
    01174020
    1000fff2
    01174020
    1000fff1
    00976020
    03e00008
    00976020
    03e00008
##存读指令测试
    ori $a0,$0,1999  
    ori $a1,$a0,111 
    lui $a2,12345
    lui $a3,0xffff
    lui $t0,0xffff
    beq $a3,$t0,eee
    add $s7,$0,$a0
    nop
    ori $a3,$a3,0xffff
    add $s0,$a0,$a1 
    add $s1,$a3,$a3
    add $s2,$a3,$s0
    beq $s2,$s3,eee
    sub $s0,$a0,$s2 
    sub $s1,$a3,$a3
    eee:
    sub $s2,$a3,$a0
    sub $s3,$s2,$s1
    ori $t0,$0,0x0000
    sw $a0,0($t0)
    nop
    sw $a1,4($t0)
    sw $s0,8($t0)
    sw $s1,12($t0)
    sw $s2,16($t0)
    sw $s5,20($t0)
    lw $t1,20($t0)
    lw $t7,0($t0)
    lw $t6,20($t0)
    sw $t6,24($t0)
    lw $t5,12($t0)
    jal end
    ori $t0,$t0,1
    ori $t1,$t1,1
    ori $t2,$t2,2
    beq $t0,$t2,eee
    lui $t3,1111
    jal out
    end:
    add $t0,$t0,$t7
    jr $ra
    out:
    add $t0,$t0,$t3
    ori $t2,$t0,0
    beq $t0,$t2,qqq
    lui $v0,10
    qqq:
    lui $v0,11
    j www
    nop
    www:
    lui $ra,100
##P6新增指令测试
    loop:
    addi $t1,$t1,0x1234
    ddi $t2,$t2,0x1234
    andi $t2,$t2,0x1234
    and $t2,$t2,0x1234
    bne $t1,$t2,loop
    addi $t3,$t2,0x4321
    or $t4,$t2,$t3
    addi $t5,$0,-1
    slt $t6,$t5,$t1
    slt $t6,$t1,$t5
    sltu $t6,$t5,$t1
    sltu $t6,$t5,$t1
    sb $t6,4($t6)
    lb $t7,4($t6)
    add $t6,$t6,$t6
    sh $t6,4($t6)
    lh $t7,4($t6)
    mult $t1,$t5
    mflo $t3
    mfhi $t4
    multu $t1,$t2
    mflo $t3
    mfhi $t4
    div $t1,$t5
    mflo $t3
    mfhi $t4
    divu $t1,$t2
    mflo $t3
    mfhi $t4
    mtlo $t1
    mflo $t1
    mthi $t1
    mfhi $t1
##异常测试
    andi $sp,$sp,0
    ori $sp,$sp,0x10
    jal test_AdES
    nop
    jal test_AdEL
    nop
    jal test_Syscall
    nop
    jal test_RI
    nop
    jal test_Ov
    nop
    jal test_specials
    nop
    jal End
    nop
    test_AdES:
    lui $1, 0x7fff
    sw $2, 0x7fff($1)
    sh $2, 0x7fff($1)
    sb $2, 0x7fff($1)
    sw $2, 0x7fff($0)
    sw $2, 0x3004($0)
    sw $2, 0x7f24($0)
    sw $2, 0x7f98($0)
    sw $2, 0x4184($0)
    sh $2, 0x7fff($0)
    sh $2, 0x3004($0)
    sh $2, 0x7f24($0)
    sh $2, 0x7f98($0)
    sh $2, 0x4184($0)
    sb $2, 0x7fff($0)
    sb $2, 0x3004($0)
    sb $2, 0x7f24($0)
    sb $2, 0x7f98($0)
    sb $2, 0x4184($0)
    sw $2, 0x7f08($0)
    sw $2, 0x7f18($0)
    sh $2, 0x7f08($0)
    sh $2, 0x7f18($0)
    sb $2, 0x7f08($0)
    sb $2, 0x7f18($0)
    sh $2, 0x7f00($0)
    sh $2, 0x7f02($0)
    sh $2, 0x7f10($0)
    sh $2, 0x7f12($0)
    sb $2, 0x7f00($0)
    sb $2, 0x7f02($0)
    sb $2, 0x7f10($0)
    sb $2, 0x7f12($0)
    sw $2, 0x1($0)
    sw $2, 0x2($0)
    sw $2, 0x3($0)
    sh $2, 0x1($0)
    sh $2, 0x3($0)
    jr $ra
    nop
    test_AdEL:
    lui $1, 0x7fff
    lw $2, 0x7fff($1)
    lh $2, 0x7fff($1)
    lb $2, 0x7fff($1)
    lw $2, 0x7fff($0)
    lw $2, 0x3004($0)
    lw $2, 0x7f24($0)
    lw $2, 0x7f98($0)
    lw $2, 0x4184($0)
    lh $2, 0x7fff($0)
    lh $2, 0x3004($0)
    lh $2, 0x7f24($0)
    lh $2, 0x7f98($0)
    lh $2, 0x4184($0)
    lb $2, 0x7fff($0)
    lb $2, 0x3004($0)
    lb $2, 0x7f24($0)
    lb $2, 0x7f98($0)
    lb $2, 0x4184($0)
    lh $2, 0x7f00($0)
    lh $2, 0x7f02($0)
    lh $2, 0x7f10($0)
    lh $2, 0x7f12($0)
    lb $2, 0x7f00($0)
    lb $2, 0x7f02($0)
    lb $2, 0x7f10($0)
    lb $2, 0x7f12($0)
    lw $2, 0x1($0)
    lw $2, 0x2($0)
    lw $2, 0x3($0)
    lh $2, 0x1($0)
    lh $2, 0x3($0)
    wPC1:
    andi $1, $1, 0x0
    ori $1, $1, 0x8fff
    jr $1
    nop
    wPC2:
    andi $1, $1, 0x0
    ori $1, $1, 0x3002
    jr $1
    nop
    wPC3:
    andi $1, $1, 0x0
    ori $1, $1, 0x2ff8
    jr $1
    nop
    wPC4:
    andi $1, $1, 0x0
    ori $1, $1, 0x77f8
    jr $1
    nop
    test_wPC_end:
    jr $ra
    nop
    test_Syscall:
    syscall
    jr $ra
    nop
    test_RI:
    lhu $0,($0)
    beq $0,$0,RI1
    nop
    test_RI_1:
    lhu $0($0)
    beq $0,$0,RI2
    nop
    test_RI_End:
    jr $ra
    nop
    test_Ov:
    andi $1, $1, 0x0
    lui $1, 0x7fff
    add $1, $1, $1
    addi $1, $1, 0x7fff
    lui $1, 0x7fff
    lui $2, 0x8001
    sub $1, $1, $1
    jr $ra
    nop
    test_specials:
    mult $1, $1
    nop
    multu $1, $1
    nop
    div $1, $1
    nop
    divu $1, $1
    nop
    mfhi $1
    nop
    mflo $1
    nop
    mthi $1
    nop
    mtlo $1
    nop
    beq $0, $0, epc1
    lw $2, 0x3($0)
    epc1:
    beq $0, $0, epc2
    lw $2, 0x3($0)
    epc2:
    beq $0, $0, epc3
    lw $2, 0x3($0)
    epc3:
    lw $1, 0x4($0)
    sw $1, 0x4($0)
    lw $1, 0x4($0)
    addi $1, $1, 0x1
    jr $ra
    nop
    End:
    beq $0, $0,EndOfAll
    nop
    
    
    RI1:
    andi $k0,$k0,0
    andi $k1,$k1,0
    andi $s4,$s4,0
    la $k0,test_RI
    ori $k1,$k1,0x28
    ori $s4,$s4,0x2
    sw $s4,($sp)
    addi $sp,$sp,4
    sw $k0,($sp)
    addi $sp,$sp,4
    sw $k1,($sp)
    addi $sp,$sp,4
    j test_RI_1
    nop
    RI2:
    andi $k0,$k0,0
    andi $k1,$k1,0
    andi $s4,$s4,0
    la $k0,test_RI_1
    ori $k1,$k1,0x28
    ori $s4,$s4,0x2
    sw $s4,($sp)
    addi $sp,$sp,4
    sw $k0,($sp)
    addi $sp,$sp,4
    sw $k1,($sp)
    addi $sp,$sp,4
    j test_RI_End
    nop
    
    .ktext 0x4180
    ori $s0,$s0,0x8fff
    ori $s1,$s1,0x3002
    ori $s2,$s2,0x2ff8
    ori $s3,$s3,0x77f8
    la $s6,test_RI
    la $s7,test_RI_1
    mfc0 $k0,$14
    mfc0 $k1,$13
    mfc0 $s4,$12
    sw $s4,($sp)
    addi $sp,$sp,4
    sw $k0,($sp)
    addi $sp,$sp,4
    sw $k1,($sp)
    addi $sp,$sp,4
    beq $k0,$s0,return0
    nop
    beq $k0,$s1,return1
    nop
    beq $k0,$s2,return2
    nop
    beq $k0,$s3,return3
    nop
    beq $k0,$s6,return4
    nop
    beq $k0,$s7,return5
    add $k0,$k0,4
    mtc0 $k0,$14
    eret
    ori $10,$10,5
    return0:
    la $s5,wPC2
    mtc0 $s5,$14
    eret
    return1:
    la $s5,wPC3
    mtc0 $s5,$14
    eret
    return2:
    la $s5,wPC4
    mtc0 $s5,$14
    eret
    return3:
    la $s5,test_wPC_end
    mtc0 $s5,$14
    eret
    return4:
    la $s5,test_RI_1
    mtc0 $s5,$14
    eret
    return5:
    la $s5,test_RI_End
    mtc0 $s5,$14
    eret
    EndOfAll:
##中断测试
    .text 
    lui $1,0xffff
    ori $1,$1,0xfc01
    mtc0 $1,$12
    lui $2,0xffff
    #int-grf
    ori $2,$2,0x1234
    #int-store
    sw $2,0($0)
    ori $3,$0,0xfc01
    #int-mtc0
    mtc0 $3,$12
    #int-load
    lw $4,0($0)
    lw $5,0($0)
    #int-stall
    add $6,$5,$4
    lui $7,0x7fff
    lui $8,0x7fff
    #int-beq
    beq $7,$8,label1
    #int&exc-BD
    add $9,$7,$8
    #int-D beq
    addi $10,$0,0x0001
    addi $11,$0,0x0002
    beq $7,$8,label1
    nop

    label1:
    mult $7,$8
    syscall
    div $7,$8
    syscall
    mthi $7
    syscall
    mtlo $8
    syscall
    mfhi $10
    mflo $11
    mult $7,$8
    beq $7,$8,label2
    #int-many nop
    mflo $12
    addi $12,$0,0x0001
    addi $12,$0,0x0002

    label2:
    addi $13,$0,0x0001

    end:
    beq $0,$0,end
    nop


    .ktext 0x4180
    main_handler:
    mfc0 $26,$13
    mfc0 $27,$14
    ori $27,$0,0x007c
    and $26,$27,$26
    beq $0,$26,interrupt
    nop
    mfc0 $26,$14
    add $26,$26,4
    mtc0 $26,$14
    beq $0,$0,return
    nop
  
    interrupt:
    ori $27,$0,0x2137
    sw $27,0x7f20($0)
    beq $0,$0,return
    nop

    return:
    eret

#思考题
1、请查阅相关资料，说明鼠标和键盘的输入信号是如何被 CPU 知晓的？
>鼠标和键盘的输出信号，通过蓝桥芯片将鼠标的位移点击以及键盘的输入等信息翻译成二进制编码，交由CPU处理，CPU继续中断处理，进入相应地区，处理对应数据。


2、请思考为什么我们的 CPU 处理中断异常必须是已经指定好的地址？如果你的 CPU 支持用户自定义入口地址，即处理中断异常的程序由用户提供，其还能提供我们所希望的功能吗？如果可以，请说明这样可能会出现什么问题？否则举例说明。（假设用户提供的中断处理程序合法）
>发生中断异常时，我们需要将寄存器中的数据存储或者进行相应处理。这些指令是固定的，采取固定的地址，可以很好的区分普通指令和异常处理指令。如果自定义入口地址，还能实现我们希望的功能，但是很可能产生本地指令和异常处理指令的冲突，出现错误。

3、为何与外设通信需要 Bridge？
>一个系统可能存在多个外设，会产生数据冲突，采用bridge将各个外设地址进行区分，很好的解决了这一问题。

4、请阅读官方提供的定时器源代码，阐述两种中断模式的异同，并分别针对每一种模式绘制状态移图。
>0模式将初值寄存器输出一次，计数器数到0便停止计数。1模式数到0后会重新导入初值寄存器的数值。


5、倘若中断信号流入的时候，在检测宏观 PC 的一级如果是一条空泡（你的 CPU 该级所有信息均为空）指令，此时会发生什么问题？在此例基础上请思考：在 P7 中，清空流水线产生的空泡指令应该保留原指令的哪些信息？
>在stall阻塞时，E级流水寄存器不将pc清空，反而传递D级流水寄存器的pc。在清空空泡指令时，应该保留pc和bd。

6、为什么 jalr 指令为什么不能写成 jalr $31, $31？
>cpu为流水线cpu，一个指令是分布完成的，对应jalr指令，pc跳转和pc写入相隔几个时钟周期，若寄存器相同，pc会先跳转，再写入，而此时pc的数值不正确，会出现很多错误。

7、[P7 选做] 请详细描述你的测试方案及测试数据构造策略。
>测试异常时，构造数据尽可能多的错误，涵盖各种类型，如数据溢出，读取到了counter寄存器，地址错误，地址没对齐等错误。测试中断时，要尽可能多的测试中断情况。例如写寄存器时中断，跳转时中断，写DM时中断，写CP0时中断，阻塞空泡时中断。
