# Micro-Computer

## 湖南大学大二下学期模型机实验
## 不是数字逻辑的CPU部分
+ 使用 quartus 9.0 版本完成实验
+ 不同的周完成不同的部分，在最后一周整合，调整时序
+ 实验日志记录了对于不同部分的验证以及最终做的调整
    - Week 1 包含 ALU模块 RAM模块 以及 数据通路部分
    - Week 2 包含 控制模块 时序模块
    - Week 3 包含 通过数码管显示数据的模块 以及 最终模型机的整合
