EN - US
# ğŸš€ Single-Cycle MIPS Processor in Verilog

> Project developed to implement a single-cycle MIPS processor using Verilog, for the Computer Architecture and Organization discipline in the Computer Engineering course.

## ğŸ“Œ About the Project
This project consists of implementing a single-cycle MIPS processor, where each instruction is executed in a single clock cycle. It is capable of performing addition, subtraction, AND, OR, SLT (set less than) and branch operations.
The processor was developed in Verilog, using the Quartus II IDE, and tested with ModelSim. In addition, all functionalities were validated on an FPGA board.

## ğŸ”§ Technical Specifications
- **Architecture:** Single-cycle MIPS
- **Word Size:** 32 bits (except for the 5-bit PC)
- **Memory:** Initialized with **32 positions** to facilitate simulation
- **Development:** Verilog (Quartus II)
- **Simulation:** ModelSim
- **Physical Implementation:** FPGA

## ğŸ›  Technologies Used
- **Verilog HDL**
- **Intel Quartus II** (development IDE)
- **ModelSim** (simulation)
- **FPGA** (hardware testing)

## ğŸš€ How to Run the Project

### ğŸ“¥ Cloning the Repository
```bash
git clone https://github.com/mariana-nascimento-dev/MIPS_processor.git
cd processor
```
                          
### ğŸ— Opening in Quartus II
1. Open **Quartus II**.
2. Load the `.qpf` project into the repository folder.
3. Compile the code and check for errors.

### â–¶ï¸ Simulating in ModelSim
1. Open **ModelSim**.
2. Compile the `.v` files of the project.
3. Run the simulation and observe the signals in the **waveform**.

### ğŸ”§ Implementation in the FPGA
1. Generate the bitstream in Quartus II.
2. Upload it to the **FPGA board**.
3. Test the processors functionalities with programs in memory.

## ğŸ“ Project Structure
```
ğŸ“‚ mips-unicycle/
â”œâ”€â”€ ğŸ“„ juiz.v # Top level and pinout block
â”œâ”€â”€ ğŸ“„ adevogada.v # Main block that calls the other blocks
â”œâ”€â”€ ğŸ“„ countPC.v # Instantiates the PC (program counter)
â”œâ”€â”€ ğŸ“„ memoriainstrucoes.v # Instantiates the instruction memory
â”œâ”€â”€ ğŸ“„ bancoInstrucoes.v # Control Unit
â”œâ”€â”€ ğŸ“„ MuxBanco.v # Mux to select register
â”œâ”€â”€ ğŸ“„ banco.v # Register bank
â”œâ”€â”€ ğŸ“„ rex.v # Signal extender
â”œâ”€â”€ ğŸ“„ mari8.v # Mux between read2 and extender output
â”œâ”€â”€ ğŸ“„ ULAControl.v # ULA control
â”œâ”€â”€ ğŸ“„ ULA32.v # Arithmetic logic unit
â”œâ”€â”€ ğŸ“„ elefantedois.v # Data memory
â”œâ”€â”€ ğŸ“„ Muxelefante.v # Mux between the data memory output and the ALU output
â”œâ”€â”€ ğŸ“„ somador5bits.v # Pass to the next PC
â”œâ”€â”€ ğŸ“„ ShiftTwoBeq.v # Bit shifter for the BEQ (conditional branch)
â”œâ”€â”€ ğŸ“„ ULACima.v # ALU for the branch instruction
â”œâ”€â”€ ğŸ“„ Muxbeq.v # Mux for the BEQ (conditional branch)
â”œâ”€â”€ ğŸ“„ ShiftTwoJump.v # Bit shifter for the JUMP (unconditional branch)
â”œâ”€â”€ ğŸ“„ MuxJump.v # Mux for the JUMP (unconditional branch) unconditional)
â”œâ”€â”€ ğŸ“„ juiz.qpf # Quartus II Archive
â””â”€â”€ ğŸ“„ README.md # Project Documentation
```

## ğŸ“¬ Contact
ğŸ“§ Email: [mmatias0310@gmail.com](mailto\:mmatias0310@gmail.com)\ 
ğŸ”— LinkedIn: [Mariana Nascimento](https://www.linkedin.com/in/mariana-matias-nascimento/)

.
.
.
.
.
.
                          
PT - BR

# ğŸš€ Processador MIPS Monociclo em Verilog

> Projeto desenvolvido para implementaÃ§Ã£o de um processador MIPS monociclo utilizando Verilog, para a discplina de Arquitetura e OrganizaÃ§Ã£o de Computadores no curso de Engenharia de ComputaÃ§Ã£o.

## ğŸ“Œ Sobre o Projeto
Este projeto consiste na implementaÃ§Ã£o de um processador MIPS monociclo, onde cada instruÃ§Ã£o Ã© executada em um Ãºnico ciclo de clock. Ele Ã© capaz de fazer operaÃ§Ãµes de soma, subtraÃ§Ã£o, AND, OR, SLT (set less than) e desvio. 
O processador foi desenvolvido em Verilog, utilizando a IDE Quartus II, e testado com o ModelSim. AlÃ©m disso, todas as funcionalidades foram validadas em uma placa FPGA.

## ğŸ”§ EspecificaÃ§Ãµes TÃ©cnicas
- **Arquitetura:** MIPS Monociclo
- **Tamanho da Palavra:** 32 bits (com exceÃ§Ã£o do PC de 5 bits)
- **MemÃ³ria:** Inicializada com **32 posiÃ§Ãµes** para facilitar a simulaÃ§Ã£o
- **Desenvolvimento:** Verilog (Quartus II)
- **SimulaÃ§Ã£o:** ModelSim
- **ImplementaÃ§Ã£o FÃ­sica:** FPGA

## ğŸ›  Tecnologias Utilizadas
- **Verilog HDL**
- **Intel Quartus II** (IDE de desenvolvimento)
- **ModelSim** (simulaÃ§Ã£o)
- **FPGA** (teste em hardware)

## ğŸš€ Como Rodar o Projeto

### ğŸ“¥ Clonando o RepositÃ³rio
```bash
git clone https://github.com/mariana-nascimento-dev/MIPS_processor.git
cd processador
```

### ğŸ— Abrindo no Quartus II
1. Abra o **Quartus II**.
2. Carregue o projeto `.qpf` dentro da pasta do repositÃ³rio.
3. Compile o cÃ³digo e verifique se hÃ¡ erros.

### â–¶ï¸ Simulando no ModelSim
1. Abra o **ModelSim**.
2. Compile os arquivos `.v` do projeto.
3. Execute a simulaÃ§Ã£o e observe os sinais no **waveform**.

### ğŸ”§ ImplementaÃ§Ã£o na FPGA
1. Gere o bitstream no Quartus II.
2. FaÃ§a o upload para a **placa FPGA**.
3. Teste as funcionalidades do processador com programas na memÃ³ria.

## ğŸ“ Estrutura do Projeto
```
ğŸ“‚ mips-monociclo/
â”œâ”€â”€ ğŸ“„ juiz.v                # Top level e bloco de pinagem
â”œâ”€â”€ ğŸ“„ adevogada.v           # Bloco principal que chama os outros blocos
â”œâ”€â”€ ğŸ“„ countPC.v             # Instancia o PC (program counter)
â”œâ”€â”€ ğŸ“„ memoriainstrucoes.v   # Instancia a memoria de instrucoes
â”œâ”€â”€ ğŸ“„ bancoInstrucoes.v     # Unidade de Controle
â”œâ”€â”€ ğŸ“„ MuxBanco.v            # Mux para selecionar registrador
â”œâ”€â”€ ğŸ“„ banco.v               # Banco de registradores
â”œâ”€â”€ ğŸ“„ rex.v                 # Extensor de sinal
â”œâ”€â”€ ğŸ“„ mari8.v               # Mux entre read2 e saÃ­da do extensor
â”œâ”€â”€ ğŸ“„ ULAControl.v          # Controle da ULA
â”œâ”€â”€ ğŸ“„ ULA32.v               # Unidade logica e aritmetica
â”œâ”€â”€ ğŸ“„ elefantedois.v        # MemÃ³ria de dados
â”œâ”€â”€ ğŸ“„ Muxelefante.v         # Mux entre a saida da memoria de dados e a saida da ULA
â”œâ”€â”€ ğŸ“„ somador5bits.v        # Passa para o prox PC
â”œâ”€â”€ ğŸ“„ ShiftTwoBeq.v         # Deslocador de bits para o BEQ (desvio condicional)
â”œâ”€â”€ ğŸ“„ ULACima.v             # ULA pra instrucao de desvio
â”œâ”€â”€ ğŸ“„ Muxbeq.v              # Mux para o BEQ (desvio condicional)
â”œâ”€â”€ ğŸ“„ ShiftTwoJump.v        # Deslocador de bits para o JUMP (desvio incondicional)
â”œâ”€â”€ ğŸ“„ MuxJump.v             # Mux para o JUMP (desvio incondicional)
â”œâ”€â”€ ğŸ“„ juiz.qpf              # Arquivo do Quartus II
â””â”€â”€ ğŸ“„ README.md             # DocumentaÃ§Ã£o do projeto
```


## ğŸ“¬ Contato
ğŸ“§ Email: [mmatias0310@gmail.com](mailto\:mmatias0310@gmail.com)\  
ğŸ”— LinkedIn: [Mariana Nascimento](https://www.linkedin.com/in/mariana-matias-nascimento/)
