Симуляція - це перевірка роботи цифрової схеми на комп'ютері до її фізичної реалізації.

## VHDL
```VHDL
y <= (not a and not b and not c) or
(a and not b and not c) or
(a and not b and c);
```

## Симуляція
![[{238C1BFC-A526-477C-BB42-8FD24E6EE742}.png]]