TimeQuest Timing Analyzer report for top_de1
Fri Dec 15 10:40:52 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 29. Fast Model Setup: 'clock_50mhz'
 30. Fast Model Hold: 'clock_50mhz'
 31. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 32. Fast Model Minimum Pulse Width: 'clock_50mhz'
 33. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top_de1                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 301.57 MHz ; 301.57 MHz      ; gen6mhz:inst1|count[2] ;                                                               ;
; 792.39 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -2.316 ; -74.302       ;
; clock_50mhz            ; -0.262 ; -0.262        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.690 ; -2.690        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -51.324       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.316 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.354      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.284 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.322      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.254 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.292      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.285      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.284      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.106 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.144      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.102 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.140      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.133      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.077 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.115      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
; -2.068 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.106      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.262 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.300      ;
; 0.133  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.905      ;
; 0.136  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.902      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.942  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.858      ; 0.731      ;
; 3.442  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.858      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.690 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.858      ; 0.731      ;
; -2.190 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.858      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.616  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.902      ;
; 0.619  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.905      ;
; 1.014  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.300      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; divider:inst3|v_count[1]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[3] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[4] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.910      ;
; 0.630 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.644 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.930      ;
; 0.841 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.127      ;
; 0.842 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.128      ;
; 0.842 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.128      ;
; 0.938 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.224      ;
; 0.956 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|row[7]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.241      ;
; 0.960 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.246      ;
; 0.973 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.259      ;
; 0.977 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.985 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.271      ;
; 0.995 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.281      ;
; 0.995 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.281      ;
; 1.001 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.287      ;
; 1.005 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.291      ;
; 1.005 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|row[6]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.290      ;
; 1.007 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|row[5]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.292      ;
; 1.025 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.311      ;
; 1.032 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.318      ;
; 1.037 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.323      ;
; 1.046 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.332      ;
; 1.050 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.336      ;
; 1.089 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.374      ;
; 1.135 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|row[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.420      ;
; 1.136 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|row[8]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.421      ;
; 1.157 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|column[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.441      ;
; 1.158 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.443      ;
; 1.188 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|column[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.472      ;
; 1.191 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.477      ;
; 1.191 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.477      ;
; 1.212 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.498      ;
; 1.213 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.499      ;
; 1.215 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.501      ;
; 1.216 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.502      ;
; 1.226 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.512      ;
; 1.247 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.533      ;
; 1.255 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.541      ;
; 1.288 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|column[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.572      ;
; 1.292 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|column[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.576      ;
; 1.292 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|column[3]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.576      ;
; 1.295 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|column[2]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.002     ; 1.579      ;
; 1.405 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.691      ;
; 1.409 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.417 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.703      ;
; 1.427 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.713      ;
; 1.433 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.719      ;
; 1.458 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.744      ;
; 1.465 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.751      ;
; 1.470 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.756      ;
; 1.479 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.765      ;
; 1.483 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.769      ;
; 1.485 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.489 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.497 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.783      ;
; 1.507 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.793      ;
; 1.513 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.799      ;
; 1.522 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.808      ;
; 1.524 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.810      ;
; 1.538 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.824      ;
; 1.545 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.831      ;
; 1.550 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.836      ;
; 1.559 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.845      ;
; 1.565 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.851      ;
; 1.569 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.577 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.863      ;
; 1.587 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.873      ;
; 1.593 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.879      ;
; 1.618 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.904      ;
; 1.625 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.911      ;
; 1.630 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.916      ;
; 1.644 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.930      ;
; 1.645 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.931      ;
; 1.645 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.931      ;
; 1.649 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.935      ;
; 1.657 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.943      ;
; 1.657 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.943      ;
; 1.658 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.944      ;
; 1.667 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.953      ;
; 1.677 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.963      ;
; 1.684 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.970      ;
; 1.687 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.972      ;
; 1.688 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.974      ;
; 1.697 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.982      ;
; 1.705 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.991      ;
; 1.710 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.996      ;
; 1.724 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.010      ;
; 1.725 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.011      ;
; 1.725 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.011      ;
; 1.729 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.015      ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; button    ; gen6mhz:inst1|count[2] ; 5.602 ; 5.602 ; Rise       ; gen6mhz:inst1|count[2] ;
; enable    ; gen6mhz:inst1|count[2] ; 0.207 ; 0.207 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 1.263 ; 1.263 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; button    ; gen6mhz:inst1|count[2] ; -4.257 ; -4.257 ; Rise       ; gen6mhz:inst1|count[2] ;
; enable    ; gen6mhz:inst1|count[2] ; 0.332  ; 0.332  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.261  ; 0.261  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 15.162 ; 15.162 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 14.249 ; 14.249 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 15.162 ; 15.162 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 14.912 ; 14.912 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 14.872 ; 14.872 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 9.288  ; 9.288  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 9.279  ; 9.279  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 10.880 ; 10.880 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 10.880 ; 10.880 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 11.793 ; 11.793 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 11.543 ; 11.543 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 11.503 ; 11.503 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 9.288  ; 9.288  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 9.279  ; 9.279  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_g[1]    ; 9.677 ;    ;    ; 9.677 ;
; GND        ; vga_g[2]    ; 9.675 ;    ;    ; 9.675 ;
; GND        ; vga_g[3]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_r[0]    ; 9.558 ;    ;    ; 9.558 ;
; GND        ; vga_r[1]    ; 9.556 ;    ;    ; 9.556 ;
; GND        ; vga_r[2]    ; 9.573 ;    ;    ; 9.573 ;
; GND        ; vga_r[3]    ; 9.543 ;    ;    ; 9.543 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_g[1]    ; 9.677 ;    ;    ; 9.677 ;
; GND        ; vga_g[2]    ; 9.675 ;    ;    ; 9.675 ;
; GND        ; vga_g[3]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_r[0]    ; 9.558 ;    ;    ; 9.558 ;
; GND        ; vga_r[1]    ; 9.556 ;    ;    ; 9.556 ;
; GND        ; vga_r[2]    ; 9.573 ;    ;    ; 9.573 ;
; GND        ; vga_r[3]    ; 9.543 ;    ;    ; 9.543 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -0.362 ; -7.677        ;
; clock_50mhz            ; 0.508  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.720 ; -1.720        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -42.000       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.394      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.380      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.366      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.321      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.285 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.317      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.316      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.309      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.260 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.257 ; vga_controller:inst4|v_count[6] ; vga_controller:inst4|row[6]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.289      ;
; -0.257 ; vga_controller:inst4|v_count[6] ; vga_controller:inst4|row[5]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.289      ;
; -0.257 ; vga_controller:inst4|v_count[6] ; vga_controller:inst4|row[4]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.289      ;
; -0.257 ; vga_controller:inst4|v_count[6] ; vga_controller:inst4|row[8]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.289      ;
; -0.257 ; vga_controller:inst4|v_count[6] ; vga_controller:inst4|row[7]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.289      ;
; -0.241 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|row[6]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|row[5]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|row[4]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|row[8]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; vga_controller:inst4|v_count[7] ; vga_controller:inst4|row[7]     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.273      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.508 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.524      ;
; 0.640 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.392      ;
; 0.641 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.100 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.794      ; 0.367      ;
; 2.600 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.794      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.720 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.794      ; 0.367      ;
; -1.220 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.794      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.392      ;
; 0.372  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; divider:inst3|v_count[1]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[3] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[4] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.251 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.403      ;
; 0.335 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.355 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|row[7]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.544      ;
; 0.398 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|row[6]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|row[5]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.551      ;
; 0.420 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.572      ;
; 0.423 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|row[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.575      ;
; 0.425 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|row[8]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.577      ;
; 0.437 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|column[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.589      ;
; 0.446 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|column[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.611      ;
; 0.498 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|column[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|column[2]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|column[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|column[3]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.517 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.669      ;
; 0.520 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.533 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.687      ;
; 0.539 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.691      ;
; 0.546 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.555 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.712      ;
; 0.563 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.715      ;
; 0.568 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.722      ;
; 0.574 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.726      ;
; 0.581 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.738      ;
; 0.590 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.747      ;
; 0.599 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.757      ;
; 0.609 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.761      ;
; 0.616 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.775      ;
; 0.625 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.778      ;
; 0.628 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.634 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.786      ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; button    ; gen6mhz:inst1|count[2] ; 2.499  ; 2.499  ; Rise       ; gen6mhz:inst1|count[2] ;
; enable    ; gen6mhz:inst1|count[2] ; -0.337 ; -0.337 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.129  ; 0.129  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; button    ; gen6mhz:inst1|count[2] ; -1.992 ; -1.992 ; Rise       ; gen6mhz:inst1|count[2] ;
; enable    ; gen6mhz:inst1|count[2] ; 0.585  ; 0.585  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.542  ; 0.542  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 6.895 ; 6.895 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 6.549 ; 6.549 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 6.895 ; 6.895 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 6.816 ; 6.816 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 6.776 ; 6.776 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 4.587 ; 4.587 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 5.337 ; 5.337 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 5.337 ; 5.337 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 5.683 ; 5.683 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 5.604 ; 5.604 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 5.564 ; 5.564 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 4.587 ; 4.587 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_g[1]    ; 5.087 ;    ;    ; 5.087 ;
; GND        ; vga_g[2]    ; 5.085 ;    ;    ; 5.085 ;
; GND        ; vga_g[3]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_r[0]    ; 5.002 ;    ;    ; 5.002 ;
; GND        ; vga_r[1]    ; 5.001 ;    ;    ; 5.001 ;
; GND        ; vga_r[2]    ; 5.019 ;    ;    ; 5.019 ;
; GND        ; vga_r[3]    ; 4.989 ;    ;    ; 4.989 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_g[1]    ; 5.087 ;    ;    ; 5.087 ;
; GND        ; vga_g[2]    ; 5.085 ;    ;    ; 5.085 ;
; GND        ; vga_g[3]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_r[0]    ; 5.002 ;    ;    ; 5.002 ;
; GND        ; vga_r[1]    ; 5.001 ;    ;    ; 5.001 ;
; GND        ; vga_r[2]    ; 5.019 ;    ;    ; 5.019 ;
; GND        ; vga_r[3]    ; 4.989 ;    ;    ; 4.989 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -2.316  ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.262  ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -2.316  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -74.564 ; -2.69  ; 0.0      ; 0.0     ; -56.621             ;
;  clock_50mhz            ; -0.262  ; -2.690 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -74.302 ; 0.000  ; N/A      ; N/A     ; -51.324             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; button    ; gen6mhz:inst1|count[2] ; 5.602 ; 5.602 ; Rise       ; gen6mhz:inst1|count[2] ;
; enable    ; gen6mhz:inst1|count[2] ; 0.207 ; 0.207 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 1.263 ; 1.263 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; button    ; gen6mhz:inst1|count[2] ; -1.992 ; -1.992 ; Rise       ; gen6mhz:inst1|count[2] ;
; enable    ; gen6mhz:inst1|count[2] ; 0.585  ; 0.585  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.542  ; 0.542  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 15.162 ; 15.162 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 14.249 ; 14.249 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 15.162 ; 15.162 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 14.912 ; 14.912 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 14.872 ; 14.872 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 9.288  ; 9.288  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 9.279  ; 9.279  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 5.337 ; 5.337 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 5.337 ; 5.337 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 5.683 ; 5.683 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 5.604 ; 5.604 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 5.564 ; 5.564 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 4.587 ; 4.587 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_g[1]    ; 9.677 ;    ;    ; 9.677 ;
; GND        ; vga_g[2]    ; 9.675 ;    ;    ; 9.675 ;
; GND        ; vga_g[3]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_r[0]    ; 9.558 ;    ;    ; 9.558 ;
; GND        ; vga_r[1]    ; 9.556 ;    ;    ; 9.556 ;
; GND        ; vga_r[2]    ; 9.573 ;    ;    ; 9.573 ;
; GND        ; vga_r[3]    ; 9.543 ;    ;    ; 9.543 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_g[1]    ; 5.087 ;    ;    ; 5.087 ;
; GND        ; vga_g[2]    ; 5.085 ;    ;    ; 5.085 ;
; GND        ; vga_g[3]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_r[0]    ; 5.002 ;    ;    ; 5.002 ;
; GND        ; vga_r[1]    ; 5.001 ;    ;    ; 5.001 ;
; GND        ; vga_r[2]    ; 5.019 ;    ;    ; 5.019 ;
; GND        ; vga_r[3]    ; 4.989 ;    ;    ; 4.989 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 480      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 480      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 78    ; 78   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec 15 10:40:50 2017
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.316       -74.302 gen6mhz:inst1|count[2] 
    Info (332119):    -0.262        -0.262 clock_50mhz 
Info (332146): Worst-case hold slack is -2.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.690        -2.690 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611       -51.324 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.362        -7.677 gen6mhz:inst1|count[2] 
    Info (332119):     0.508         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -1.720 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500       -42.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 318 megabytes
    Info: Processing ended: Fri Dec 15 10:40:52 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


