# Proyecto-Digital
Sensor de medida del agua 
En el presente repositorio se expondrÃ¡ en que conssitiÃ³ el proyecto realizado en la aignatura de electrÃ³nica digital, mostrando el paso a paso realizado

- Juan David Gomez 
- David Leonardo Botia
- Yuliana
  
Bienvenidos a nuestro repositorio del proyecto final de nuestra clase de electrÃ³nica digital de la Universidad Nacional de Colombia del semestre 2025-I, el cual consistÃ­a en el diseÃ±o y posterior implementaciÃ³n de un Sensor para la medicion de agua, realizando una versiÃ³n digital de este mismo mediante el uso de sensores ultrasÃ³nicos, FPGA y ESP32.
##
Objetivo general 

- DiseÃ±ar e implementar un sistema de mediciÃ³n de nivel de agua en tiempo real, utilizando un sensor ultrasÃ³nico HC-SR04, un microcontrolador ESP32 para la adquisiciÃ³n y transmisiÃ³n de datos, y una FPGA para el procesamiento y control de seÃ±ales digitales, con el fin de generar un prototipo funcional y escalable para aplicaciones de monitoreo

##
Objetivos especificos

- DiseÃ±ar el sistema de adquisiciÃ³n de datos del nivel de agua mediante el sensor ultrasÃ³nico HC-SR04, acoplado al ESP32 para capturar la distancia entre el sensor y la superficie del agua.
- Implementar el procesamiento digital de seÃ±ales en la FPGA para gestionar el control del pulso de disparo (trigger) y la lectura precisa del pulso de eco del sensor HC-SR04.
- Integrar una interfaz de usuario o un canal de salida ( Bluetooth usando el ESP32) para mostrar el nivel de agua en una aplicaciÃ³n o dashboard.
- Verificar y validar el sistema completo mediante simulaciones y pruebas fÃ­sicas del prototipo en diferentes niveles de agua para asegurar la precisiÃ³n y confiabilidad del sistema.
- Documentar todo el proceso de desarrollo, incluyendo requerimientos funcionales, diagramas ASM, cÃ³digos HDL y de microcontrolador, bitÃ¡coras de pruebas, y resultados experimentales.


##
![Imagen de WhatsApp 2025-07-20 a las 21 04 23_a6fc7017](https://github.com/user-attachments/assets/d2cbcf3b-8a8b-4d64-a418-706c8ba06e98)

El monitoreo del nivel de agua es esencial para la automatizaciÃ³n en riegos, acueductos, y control de fluidos en general. Este proyecto busca integrar tecnologÃ­as digitales con procesamiento distribuido para ofrecer una soluciÃ³n educativa y funcional para este tipo de monitoreo.

La arquitectura implementa una soluciÃ³n SoC hÃ­brida, donde la **FPGA realiza la temporizaciÃ³n de seÃ±ales crÃ­ticas**, y el **ESP32 actÃºa como nodo de comunicaciÃ³n inteligente**, gestionando el envÃ­o de datos por red.
##
**REQUERMIENTOS DEL PROYECTO**
##
**âœ… Requerimientos Funcionales**

**ðŸ§­ MediciÃ³n de distancia usando el sensor ultrasÃ³nico**
   - El sensor ultrasÃ³nico HC-SR04 mide la distancia al nivel de agua mediante pulsos de eco.
     
**âš™ï¸Procesamiento digital de la seÃ±al de tiempo de retorno en una FPGA.**
   - La FPGA calcula el tiempo del eco y convierte el dato en una seÃ±al digital interpretable.
     
**ðŸ’§ CÃ¡lculo del nivel de agua y generaciÃ³n de alerta si es bajo o alto.**
   - Se transforma la distancia en una medida de nivel y se compara con umbrales definidos.
     
**ðŸ“¡ TransmisiÃ³n de datos desde la FPGA al ESP32 mediante UART.**
   - La FPGA envÃ­a el dato procesado al ESP32 mediante comunicaciÃ³n serial.
     
**ðŸŒ ComunicaciÃ³n del dato medido a un servidor o aplicaciÃ³n.**
   - El ESP32 transmite el nivel de agua a una aplicaciÃ³n via bluetooth (ESP32)
     
**ðŸ§ª Sistema implementado**
   - Se revisa el hardware y se verifica  mediante simulaciÃ³n.

##
**âœ… Requerimientos No Funcionales**

**â±ï¸ Tiempo de respuesta adecuado**
- El sistema debe responder a los cambios en el nivel de agua..

**ðŸ” Confiabilidad operativa**
- El sistema debe funcionar de manera continua y precisa sin fallas durante largos periodos.

**ðŸ“ˆ SimulaciÃ³n funcional**
- Compatible con simuladores como Icarus Verilog + GTKWave.
  
**ðŸ“ CÃ³digo documentado**
- Cada mÃ³dulo estÃ¡ comentado para facilitar su comprensiÃ³n y mantenimiento.
##
***MÃ³dulos Verilog**
| Archivo               | FunciÃ³n                                                                 |
|-----------------------|-------------------------------------------------------------------------|
| `SOC.v`               |  MÃ³dulo principal del SoC, conecta CPU, memoria y perifÃ©ricos.          |
| `top_tb.v`            |  Testbenches para simular comportamiento                                |
| `address_decoder.v`   |  Decodifica direcciones para acceso a memoria y perifÃ©ricos.            |
| `bench_quark.v`       |  Banco de pruebas para la CPU (nÃºcleo tipo Quark).                      |
| `chip_select.v`       |  Controla la habilitaciÃ³n de mÃ³dulos segÃºn la direcciÃ³n.                |  
| `uart_tx.v`           |  EnvÃ­a datos de estado por UART a microcontrolador o dispotivo.         | 
|   mult.v	            |  MÃ³dulo principal del multiplicador.                                    |

##
##
Diagrama ASM/ Maquina de estados/ diagramas funcionales:

**Diagrama general**

![Imagen de WhatsApp 2025-07-21 a las 01 15 02_4c9b3a75](https://github.com/user-attachments/assets/cb752654-1489-4428-83fa-19eb750f984f)

**Diagrama del sensor**

![Imagen de WhatsApp 2025-07-21 a las 01 13 21_2349670d](https://github.com/user-attachments/assets/9885896b-79a2-40b0-9d4e-b2cefa933da2)

**Maquinas de Estado**
# MÃ¡quina de Estados Finita (FSM) del Sistema de Control de Flujo

Este diagrama representa el flujo de control del sistema de mediciÃ³n de nivel de agua y activaciÃ³n de bomba, basado en el sensor ultrasÃ³nico HC-SR04 y una seÃ±al de calidad externa.

```mermaid
stateDiagram-v2

    [*] --> S0_Inicio
    S0_Inicio --> S1_ConfigurarHardware : iniciar sistema
    S1_ConfigurarHardware --> S2_LeerEntradas : hardware listo
    S2_LeerEntradas --> S3_EsperarConsulta

    S3_EsperarConsulta --> S2_LeerEntradas : consulta != 1
    S3_EsperarConsulta --> S4_Trigger : consulta == 1

    S4_Trigger --> S5_Echo
    S5_Echo --> S6_EvaluarNivel

    S6_EvaluarNivel --> S8_Flujo0 : con_in < umbral
    S6_EvaluarNivel --> S7_EvaluarCalidad : con_in >= umbral

    S7_EvaluarCalidad --> S8_Flujo1 : calidad == 1
    S7_EvaluarCalidad --> S8_Flujo0 : calidad != 1

    S8_Flujo0 --> S9_SalidaFlujo
    S8_Flujo1 --> S9_SalidaFlujo

    S9_SalidaFlujo --> S2_LeerEntradas : ciclo continuo
```

---

### Estados:

- **S0_Inicio**: Estado inicial del sistema.
- **S1_ConfigurarHardware**: ConfiguraciÃ³n del hardware.
- **S2_LeerEntradas**: RecolecciÃ³n de datos de entrada.
- **S3_EsperarConsulta**: Espera de seÃ±al desde el sistema central.
- **S4_Trigger**: Enviar pulso de disparo al sensor HC-SR04.
- **S5_Echo**: Lectura de tiempo de respuesta del sensor.
- **S6_EvaluarNivel**: ComparaciÃ³n entre "con_in" y "umbral".
- **S7_EvaluarCalidad**: Verifica si la calidad del agua es aceptable.
- **S8_Flujo0**: Desactivar bomba (flujo = 0).
- **S8_Flujo1**: Activar bomba (flujo = 1).
- **S9_SalidaFlujo**: Salida de control de flujo.

---

Este FSM se puede implementar en microcontroladores como Arduino o ESP32 y forma parte de sistemas automatizados de control de nivel de agua.



# Diagrama Funcional del Sistema de Control de Nivel de Agua

Este diagrama representa el flujo funcional general del sistema: desde la recepciÃ³n de comandos hasta la activaciÃ³n de una bomba, pasando por el sensor ultrasÃ³nico y la verificaciÃ³n de la calidad del agua.

```mermaid
flowchart TD

    A[Sistema Central] -->|PeticiÃ³n de lectura| B[Microcontrolador]
    B --> C[Sensor UltrasÃ³nico HC-SR04]
    B --> D[SeÃ±al de Calidad]
    
    C --> E{con_in >= umbral?}
    E -- No --> F[capacidad = 0]
    F --> G[flujo = 0]

    E -- SÃ­ --> H[capacidad = 1]
    H --> I{calidad == 1?}
    I -- No --> G
    I -- SÃ­ --> J[flujo = 1]

    G & J --> K[Activar bomba / salida FLUJO]
```

---

### Componentes:

- **Sistema Central**: Dispara la consulta del estado del sistema.
- **Microcontrolador**: Controla el flujo lÃ³gico y gestiona la entrada/salida.
- **Sensor HC-SR04**: Mide el nivel de agua en el tanque.
- **Comparador**: Determina si el nivel es suficiente (basado en `umbral`).
- **SeÃ±al de calidad**: Entrada binaria que valida la calidad del agua.
- **Flujo**: Resultado final que activa o no la bomba de agua.








##
SimulaciÃ³n con testbenches
##
Diagrama RTL del SoC y su mÃ²dulo:
##
Simulaciones:
##
Video simulacion:
##
Logs de make log-prn, make log-syn diagramas de flujo 
##
Â¿CÃ²mo interactÃ¹a con entornos externos?
##
Video del proyecto
##


flowchart LR
    SC[Sistema Central] -->|PeticiÃ³n de consulta| MCU[Microcontrolador]

    subgraph Sensado
        TR[Trigger al Sensor HC-SR04] --> EC[Echo recibido]
        EC --> DS[Distancia medida]
    end

    MCU --> TR
    DS --> CMP[Comparador de umbral]
    SC --> QC[Entrada de Calidad de Agua]

    CMP -- "Nivel bajo" --> FL0[Flujo = 0]
    CMP -- "Nivel alto" --> CAP[capacidad = 1]

    CAP --> QC
    QC -- "Calidad OK" --> FL1[Flujo = 1]
    QC -- "Calidad NO" --> FL0

    FL0 & FL1 --> OUT[Salida: Control de Bomba]
