---
date: 2025-02-27
tags:
  - reti-e-sistemi-operativi
cssclasses:
---

## Differenza tra CPU e CORE
Una **CPU** moderna è composta da più **core**, ognuno dei quali è dotato di:
- **ALU** (*Arithmetic Logic Unit*) → Esegue operazioni matematiche e logiche.
- **Unità di controllo** → Coordina l'esecuzione delle istruzioni.
- **Registri** → Memoria interna ad alta velocità per dati temporanei.
- **Cache L1** → Memoria estremamente veloce e dedicata a ogni core.
- **Cache L2** → Memoria più grande di L1, che può essere dedicata o condivisa tra i core.

## ALU nell'architettura 4004

L'*Arithmetic Logic Unit* (ALU) ha due ingressi (*accumulatore* e *registro temporaneo*) e un'uscita. Essa esegue operazioni aritmetiche e logiche.  
Gli ingressi corrispondono agli operandi, mentre il risultato viene inviato al bus interno e reinserito nell'accumulatore.  
Il tipo di operazione da eseguire è determinato dall'*instruction register*, che passa attraverso l'*instruction decoder*.

> [!info] **Nell'architettura 4004 le istruzioni sono da 8 bit**
> - **MNEMONIC:** `ADD` (Aggiunge il registro indice all'accumulatore con carry)
> - **OPR OPA:** `1000 RRRR`
> - I primi 4 bit rappresentano l'istruzione **ADD**, mentre gli ultimi 4 identificano il registro da cui prelevare l'informazione.

---

## Architettura 8008: Introduzione degli *Interrupt*

In questa architettura è stato introdotto un *interrupt vettoriale*.  
Si definisce *vettoriale* perché l'indice del vettore *interrupt* identifica il dispositivo che ha generato il segnale.

Ad esempio, viene utilizzato quando viene richiesto un numero in input.

---

## Architettura 8086

L'architettura 8086 introduce un sistema *pipeline*, in cui le fasi di *fetch*, *decode* ed *execute* si sovrappongono.  
L'idea è di eseguire *decode* ed *execute*, che richiedono tempo, mentre nel frattempo viene prelevata l'istruzione successiva (*fetch*).

### Problema dei salti condizionati

Il problema si verifica con le istruzioni di salto condizionato (`if`).  
Se la pipeline ha prelevato un'istruzione successiva basandosi su una previsione errata, si genera un errore.  
Per risolvere questo problema, la pipeline può essere temporaneamente interrotta in corrispondenza di un salto condizionale.

---

### Memoria segmentata nell'8086

> [!question] **Dato un bus da 20 bit e istruzioni da 16 bit, come posso trasferire le istruzioni?**  
> **Risposta:** Utilizziamo la *memoria segmentata*!

Le istruzioni da 16 bit vengono divise in blocchi da 4 bit.  
Ogni blocco rappresenta un valore esadecimale compreso tra 0 e F ($2^4 = 16$).

(...Qui serve ulteriore chiarimento. Sembra un'introduzione alla *memoria virtuale*, ma manca una spiegazione più chiara.)

## Pentium
L'architettura Pentium introduce una architettura *superscalare*, permettendo di eseguire 2 istruzioni per ciclo.  
Inoltre, presenta una unità per la predizione dei salti condizionati, che stima il branch più probabile prima del reale confronto.

## Tecniche interessanti usate nei moderni processori

### Out-of-order execution
Questa tecnica consente alla CPU di eseguire le istruzioni non in ordine sequenziale, ma in base alla disponibilità dei dati e delle risorse, migliorando l'utilizzo delle risorse della CPU.

### Multithreading
Mentre i sistemi multiprocessore sono dotati di più unità di calcolo indipendenti per le quali l'esecuzione è effettivamente parallela, un sistema multithread è dotato di una singola unità di calcolo che cerca di essere utilizzata al meglio eseguendo più thread nella stessa unità.  
Le due tecniche sono complementari: a volte i sistemi multiprocessore implementano anche il multithreading per migliorare le prestazioni complessive del sistema.

### Power gating e dynamic voltage and frequency scaling (DVFS)
Questa tecnica permette di modulare il voltaggio in base all'utilizzo, riducendo così il consumo energetico.

## Barriera dell'energia
![[frequenza-potenza-in-anni-cpu.png]]  
Negli anni si nota come l'aumento della frequenza di clock comporti un incremento del consumo energetico.  
A mano a mano che il tempo passa, diventa difficile aumentare ulteriormente la frequenza di clock, poiché ciò richiederebbe un aumento della corrente e potrebbe portare al surriscaldamento. Per questo motivo, è stato preferibile aumentare il numero di core.

## Symmetric multiprocessing architecture
Il *Symmetric multiprocessing* (SMP) è un'architettura in cui **più CPU (o core) condividono la stessa memoria fisica** e hanno accesso equo alle risorse di sistema. Ciò permette di eseguire più operazioni contemporaneamente, migliorando le prestazioni.  
Tuttavia, l'accesso condiviso alla memoria può causare un *bottleneck*, motivo per cui si è evoluto verso il [[#Non-Uniform Memory Access (NUMA)]].

Va prestata attenzione al fatto che le due CPU potrebbero accedere alla stessa memoria, interferendo con l'esecuzione.

## Non-Uniform Memory Access (NUMA)
Il **Non-Uniform Memory Access (NUMA)** è un'architettura di memoria utilizzata nei sistemi con più CPU. A differenza del **Symmetric Multiprocessing (SMP)**, in cui tutte le CPU accedono alla memoria con lo stesso tempo di latenza, nel NUMA la memoria è suddivisa in "nodi", e ogni CPU ha un nodo di memoria preferito.

## Sistemi multiprocessore asimmetrici
I sistemi multiprocessore asimmetrici sono dotati di più processori con potenze differenti. I processori più potenti sono utilizzati per carichi di lavoro più pesanti.
