Fitter report for sensor
Mon May 30 16:37:51 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon May 30 16:37:51 2016            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; sensor                                           ;
; Top-level Entity Name              ; sensor                                           ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C20Q240C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 444 / 18,752 ( 2 % )                             ;
;     Total combinational functions  ; 409 / 18,752 ( 2 % )                             ;
;     Dedicated logic registers      ; 131 / 18,752 ( < 1 % )                           ;
; Total registers                    ; 131                                              ;
; Total pins                         ; 55 / 142 ( 39 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20Q240C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 602 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 602 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 599     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/keyun/Documents/GitHub/ping-pong-vhdl/sensor/output_files/sensor.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 444 / 18,752 ( 2 % )   ;
;     -- Combinational with no register       ; 313                    ;
;     -- Register only                        ; 35                     ;
;     -- Combinational with a register        ; 96                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 106                    ;
;     -- 3 input functions                    ; 145                    ;
;     -- <=2 input functions                  ; 158                    ;
;     -- Register only                        ; 35                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 250                    ;
;     -- arithmetic mode                      ; 159                    ;
;                                             ;                        ;
; Total registers*                            ; 131 / 19,130 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 131 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 378 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 36 / 1,172 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 55 / 142 ( 39 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 16 ( 19 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%           ;
; Maximum fan-out                             ; 118                    ;
; Highest non-global fan-out                  ; 24                     ;
; Total fan-out                               ; 1570                   ;
; Average fan-out                             ; 2.54                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 444 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 313                   ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;     -- Combinational with a register        ; 96                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 106                   ; 0                              ;
;     -- 3 input functions                    ; 145                   ; 0                              ;
;     -- <=2 input functions                  ; 158                   ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 250                   ; 0                              ;
;     -- arithmetic mode                      ; 159                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 131                   ; 0                              ;
;     -- Dedicated logic registers            ; 131 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 36 / 1172 ( 3 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 55                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1570                  ; 0                              ;
;     -- Registered Connections               ; 407                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 52                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; 212   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst  ; 153   ; 5        ; 50           ; 14           ; 1           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx   ; 218   ; 3        ; 18           ; 27           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; dbg2[0] ; 106   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[1] ; 105   ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[2] ; 88    ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[3] ; 87    ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[4] ; 86    ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[5] ; 84    ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[6] ; 80    ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg2[7] ; 79    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[0]  ; 78    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[1]  ; 73    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[2]  ; 72    ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[3]  ; 70    ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[4]  ; 68    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[5]  ; 200   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[6]  ; 203   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg[7]  ; 208   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; x[0]    ; 39    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[10]   ; 226   ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[11]   ; 216   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[1]    ; 56    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[2]    ; 54    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[3]    ; 231   ; 3        ; 7            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[4]    ; 116   ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[5]    ; 9     ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[6]    ; 238   ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[7]    ; 11    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[8]    ; 42    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; x[9]    ; 7     ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[0]    ; 228   ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[10]   ; 168   ; 5        ; 50           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[11]   ; 67    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[1]    ; 90    ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[2]    ; 111   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[3]    ; 234   ; 3        ; 3            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[4]    ; 159   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[5]    ; 37    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[6]    ; 64    ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[7]    ; 8     ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[8]    ; 187   ; 4        ; 48           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; y[9]    ; 150   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[0]    ; 233   ; 3        ; 3            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[10]   ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[11]   ; 162   ; 5        ; 50           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[1]    ; 97    ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[2]    ; 117   ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[3]    ; 119   ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[4]    ; 174   ; 5        ; 50           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[5]    ; 157   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[6]    ; 156   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[7]    ; 140   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[8]    ; 131   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z[9]    ; 109   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 19 ( 32 % )  ; 3.3V          ; --           ;
; 2        ; 6 / 16 ( 38 % )  ; 3.3V          ; --           ;
; 3        ; 9 / 18 ( 50 % )  ; 3.3V          ; --           ;
; 4        ; 4 / 17 ( 24 % )  ; 3.3V          ; --           ;
; 5        ; 7 / 20 ( 35 % )  ; 3.3V          ; --           ;
; 6        ; 4 / 18 ( 22 % )  ; 3.3V          ; --           ;
; 7        ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ;
; 8        ; 14 / 18 ( 78 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 5        ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 6        ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 3          ; 2        ; x[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 4          ; 2        ; y[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ; 5          ; 2        ; x[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 11       ; 10         ; 2        ; x[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 29       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 31       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 36       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 37       ; 43         ; 1        ; y[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 38       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 45         ; 1        ; x[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 46         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 47         ; 1        ; x[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ; 61         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 62         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 50       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 54       ; 77         ; 1        ; x[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 55       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 79         ; 1        ; x[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 57       ; 80         ; 1        ; z[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 58       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 82         ; 8        ; y[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 84         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 85         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 86         ; 8        ; y[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 87         ; 8        ; dbg[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 70       ; 88         ; 8        ; dbg[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ; 89         ; 8        ; dbg[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 93         ; 8        ; dbg[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 77       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 104        ; 8        ; dbg[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 106        ; 8        ; dbg2[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 107        ; 8        ; dbg2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 83       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 112        ; 8        ; dbg2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 113        ; 8        ; dbg2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 114        ; 8        ; dbg2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 121        ; 8        ; dbg2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 122        ; 8        ; y[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 91       ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 94       ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 95       ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 96       ; 127        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 128        ; 7        ; z[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 100      ; 133        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 101      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 105      ; 143        ; 7        ; dbg2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 144        ; 7        ; dbg2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ; 152        ; 7        ; z[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 110      ; 153        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; y[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 113      ; 157        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 158        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ; 161        ; 7        ; x[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 117      ; 162        ; 7        ; z[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 118      ; 163        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 164        ; 7        ; z[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 165        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 166        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 128      ; 170        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 130      ; 171        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 131      ; 172        ; 6        ; z[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 132      ; 173        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 134      ; 176        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 135      ; 177        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 182        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 183        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 192        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 140      ; 193        ; 6        ; z[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 141      ; 194        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 143      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 144      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 145      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 149      ; 201        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 202        ; 6        ; y[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 151      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 205        ; 5        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 155      ; 207        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 156      ; 208        ; 5        ; z[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 157      ; 209        ; 5        ; z[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 158      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 159      ; 210        ; 5        ; y[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 160      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 161      ; 211        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 212        ; 5        ; z[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 164      ; 215        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 165      ; 216        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 217        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 218        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 219        ; 5        ; y[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 169      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 170      ; 223        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ; 224        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 172      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 233        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 174      ; 236        ; 5        ; z[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 175      ; 237        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 177      ; 242        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 243        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 183      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 184      ; 244        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 245        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 246        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 247        ; 4        ; y[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 248        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 249        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 191      ; 250        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 251        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 254        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 195      ; 259        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 197      ; 260        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 199      ; 264        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 265        ; 4        ; dbg[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 202      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 203      ; 275        ; 4        ; dbg[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 207      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 208      ; 281        ; 4        ; dbg[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 209      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 212      ; 284        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 213      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 214      ; 286        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 287        ; 3        ; x[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 217      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 218      ; 296        ; 3        ; rx                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 303        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 304        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 225      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 226      ; 311        ; 3        ; x[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 227      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ; 312        ; 3        ; y[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 229      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 230      ; 313        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 231      ; 315        ; 3        ; x[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 232      ; 316        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 233      ; 319        ; 3        ; z[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 234      ; 320        ; 3        ; y[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 235      ; 323        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 324        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 325        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 326        ; 3        ; x[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 239      ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 240      ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |sensor                                ; 444 (180)   ; 131 (96)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 55   ; 0            ; 313 (88)     ; 35 (29)           ; 96 (55)          ; |sensor                                                                                                 ; work         ;
;    |lpm_divide:Div0|                   ; 208 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (0)      ; 0 (0)             ; 14 (0)           ; |sensor|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_lem:auto_generated|  ; 208 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (0)      ; 0 (0)             ; 14 (0)           ; |sensor|lpm_divide:Div0|lpm_divide_lem:auto_generated                                                   ; work         ;
;          |sign_div_unsign_vlh:divider| ; 208 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (0)      ; 0 (0)             ; 14 (0)           ; |sensor|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider                       ; work         ;
;             |alt_u_div_03f:divider|    ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (194)    ; 0 (0)             ; 14 (14)          ; |sensor|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider ; work         ;
;    |uart:sensor_uart|                  ; 66 (66)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 6 (6)             ; 29 (29)          ; |sensor|uart:sensor_uart                                                                                ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; x[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; x[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; y[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; y[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; y[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; z[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; z[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; z[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; dbg2[7] ; Output   ; --            ; --            ; --                    ; --  ;
; rst     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; rx      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; rst                                  ;                   ;         ;
; clk                                  ;                   ;         ;
; rx                                   ;                   ;         ;
;      - uart:sensor_uart|Mux5~0       ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[0]~0   ; 0                 ; 6       ;
;      - uart:sensor_uart|pointer[3]~1 ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[1]~1   ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[4]~2   ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[5]~3   ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[6]~4   ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[7]~5   ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[3]~6   ; 0                 ; 6       ;
;      - uart:sensor_uart|rd_tp[2]~7   ; 0                 ; 6       ;
+--------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                          ;
+-----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                         ; PIN_212            ; 13      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; cnt[3]~1                    ; LCCOMB_X23_Y18_N26 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[15]~0           ; LCCOMB_X22_Y18_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[16]~2           ; LCCOMB_X22_Y18_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[24]~3           ; LCCOMB_X22_Y20_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[32]~4           ; LCCOMB_X22_Y20_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[40]~5           ; LCCOMB_X22_Y20_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[48]~6           ; LCCOMB_X22_Y18_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[56]~7           ; LCCOMB_X22_Y20_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[64]~9           ; LCCOMB_X24_Y18_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_buffer[69]~10          ; LCCOMB_X23_Y18_N20 ; 6       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; data_buffer[7]~1            ; LCCOMB_X22_Y18_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dbg2[0]~0                   ; LCCOMB_X23_Y18_N10 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dbg[0]~26                   ; LCCOMB_X21_Y22_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; read_state.check_sum~0      ; LCCOMB_X23_Y18_N0  ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; read_state.head~0           ; LCCOMB_X24_Y18_N16 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; read_state.reading          ; LCFF_X24_Y18_N9    ; 18      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst                         ; PIN_153            ; 14      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; uart:sensor_uart|data_valid ; LCFF_X23_Y20_N29   ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:sensor_uart|rd[7]~0    ; LCCOMB_X23_Y18_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:sensor_uart|rx_check   ; LCFF_X4_Y12_N1     ; 118     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                ;
+---------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                      ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+----------------+---------+----------------------+------------------+---------------------------+
; clk                       ; PIN_212        ; 13      ; Global Clock         ; GCLK11           ; --                        ;
; rst                       ; PIN_153        ; 14      ; Global Clock         ; GCLK6            ; --                        ;
; uart:sensor_uart|rx_check ; LCFF_X4_Y12_N1 ; 118     ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------+----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~18           ; 24      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~18           ; 24      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~18           ; 24      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~18           ; 24      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~18           ; 24      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~18          ; 24      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~18          ; 23      ;
; read_state.reading                                                                                                ; 18      ;
; dbg2[0]~0                                                                                                         ; 17      ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~18           ; 17      ;
; cnt[0]                                                                                                            ; 14      ;
; uart:sensor_uart|pointer[0]                                                                                       ; 13      ;
; uart:sensor_uart|rd[2]                                                                                            ; 13      ;
; uart:sensor_uart|rd[1]                                                                                            ; 13      ;
; cnt[1]                                                                                                            ; 13      ;
; uart:sensor_uart|pointer[1]                                                                                       ; 12      ;
; uart:sensor_uart|pointer[2]                                                                                       ; 12      ;
; cnt[2]                                                                                                            ; 12      ;
; uart:sensor_uart|rd[3]                                                                                            ; 11      ;
; uart:sensor_uart|rd[7]                                                                                            ; 11      ;
; uart:sensor_uart|rd[6]                                                                                            ; 11      ;
; uart:sensor_uart|rd[5]                                                                                            ; 11      ;
; uart:sensor_uart|rd[4]                                                                                            ; 11      ;
; uart:sensor_uart|rd[0]                                                                                            ; 11      ;
; cnt[3]                                                                                                            ; 11      ;
; rx                                                                                                                ; 10      ;
; Equal0~0                                                                                                          ; 10      ;
; uart:sensor_uart|pointer[4]                                                                                       ; 9       ;
; uart:sensor_uart|Mux14~1                                                                                          ; 8       ;
; data_buffer[64]~9                                                                                                 ; 8       ;
; data_buffer[56]~7                                                                                                 ; 8       ;
; data_buffer[48]~6                                                                                                 ; 8       ;
; data_buffer[40]~5                                                                                                 ; 8       ;
; data_buffer[32]~4                                                                                                 ; 8       ;
; data_buffer[24]~3                                                                                                 ; 8       ;
; data_buffer[16]~2                                                                                                 ; 8       ;
; uart:sensor_uart|rd[7]~0                                                                                          ; 8       ;
; data_buffer[7]~1                                                                                                  ; 8       ;
; data_buffer[15]~0                                                                                                 ; 8       ;
; dbg[0]~26                                                                                                         ; 8       ;
; uart:sensor_uart|Equal0~0                                                                                         ; 7       ;
; read_state.head~5                                                                                                 ; 6       ;
; data_buffer[69]~10                                                                                                ; 6       ;
; read_state.head~2                                                                                                 ; 6       ;
; uart:sensor_uart|Equal0~2                                                                                         ; 6       ;
; uart:sensor_uart|Equal0~1                                                                                         ; 6       ;
; uart:sensor_uart|data_valid                                                                                       ; 6       ;
; rst                                                                                                               ; 5       ;
; uart:sensor_uart|pointer[3]~1                                                                                     ; 5       ;
; read_state.check_sum~2                                                                                            ; 5       ;
; uart:sensor_uart|pointer[3]                                                                                       ; 5       ;
; read_state.data                                                                                                   ; 5       ;
; uart:sensor_uart|pointer[3]~3                                                                                     ; 4       ;
; cnt[3]~1                                                                                                          ; 4       ;
; dbg2~2                                                                                                            ; 4       ;
; data_buffer[2]                                                                                                    ; 4       ;
; data_buffer[3]                                                                                                    ; 4       ;
; data_buffer[4]                                                                                                    ; 4       ;
; data_buffer[5]                                                                                                    ; 4       ;
; data_buffer[6]                                                                                                    ; 4       ;
; data_buffer[7]                                                                                                    ; 4       ;
; data_buffer[8]                                                                                                    ; 4       ;
; data_buffer[9]                                                                                                    ; 4       ;
; data_buffer[10]                                                                                                   ; 4       ;
; data_buffer[11]                                                                                                   ; 4       ;
; data_buffer[12]                                                                                                   ; 4       ;
; data_buffer[13]                                                                                                   ; 4       ;
; data_buffer[14]                                                                                                   ; 4       ;
; read_state.head~1                                                                                                 ; 3       ;
; read_state.check_sum~1                                                                                            ; 3       ;
; uart:sensor_uart|cnt[11]                                                                                          ; 3       ;
; uart:sensor_uart|cnt[8]                                                                                           ; 3       ;
; uart:sensor_uart|cnt[7]                                                                                           ; 3       ;
; uart:sensor_uart|cnt[6]                                                                                           ; 3       ;
; uart:sensor_uart|cnt[1]                                                                                           ; 3       ;
; uart:sensor_uart|cnt[0]                                                                                           ; 3       ;
; uart:sensor_uart|cnt[4]                                                                                           ; 3       ;
; uart:sensor_uart|cnt[2]                                                                                           ; 3       ;
; Equal1~2                                                                                                          ; 3       ;
; Equal1~1                                                                                                          ; 3       ;
; Equal1~0                                                                                                          ; 3       ;
; data_buffer[1]                                                                                                    ; 3       ;
; data_buffer[15]                                                                                                   ; 3       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[127]~302 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[118]~301 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[109]~300 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[100]~299 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[91]~298  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[82]~297  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[83]~296  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[84]~295  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[85]~294  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[86]~293  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[87]~292  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[128]~284 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[129]~283 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[130]~282 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[131]~281 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[132]~280 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[119]~278 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[120]~277 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[121]~276 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[122]~275 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[123]~274 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[110]~272 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[111]~271 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[112]~270 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[113]~269 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[114]~268 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[101]~266 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[102]~265 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[103]~264 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[104]~263 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[105]~262 ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[92]~260  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[93]~259  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[94]~258  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[95]~257  ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[96]~256  ; 2       ;
; uart:sensor_uart|pointer[3]~0                                                                                     ; 2       ;
; cnt[3]~0                                                                                                          ; 2       ;
; uart:sensor_uart|rd_tp[2]                                                                                         ; 2       ;
; uart:sensor_uart|rd_tp[3]                                                                                         ; 2       ;
; uart:sensor_uart|rd_tp[7]                                                                                         ; 2       ;
; uart:sensor_uart|rd_tp[6]                                                                                         ; 2       ;
; uart:sensor_uart|rd_tp[5]                                                                                         ; 2       ;
; uart:sensor_uart|rd_tp[4]                                                                                         ; 2       ;
; uart:sensor_uart|rd_tp[1]                                                                                         ; 2       ;
; uart:sensor_uart|Mux5~0                                                                                           ; 2       ;
; uart:sensor_uart|Mux14~0                                                                                          ; 2       ;
; uart:sensor_uart|rd_tp[0]                                                                                         ; 2       ;
; uart:sensor_uart|cnt[10]                                                                                          ; 2       ;
; uart:sensor_uart|cnt[9]                                                                                           ; 2       ;
; uart:sensor_uart|cnt[5]                                                                                           ; 2       ;
; uart:sensor_uart|cnt[3]                                                                                           ; 2       ;
; dbg2~1                                                                                                            ; 2       ;
; data_type                                                                                                         ; 2       ;
; data_buffer[0]                                                                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~12           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~10           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~8            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~6            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~4            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~2            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~0            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~12           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~10           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~8            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~6            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~4            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~2            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~0            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~12           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~10           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~8            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~6            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~4            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~2            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~0            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~12           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~10           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~8            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~6            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~4            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~2            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~0            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~12           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~10           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~8            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~6            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~4            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~2            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~0            ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~12          ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~10          ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~8           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~6           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~4           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~2           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~0           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~12          ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~10          ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~8           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~6           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~4           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~2           ; 2       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~0           ; 2       ;
; dbg[7]~33                                                                                                         ; 1       ;
; dbg[6]~32                                                                                                         ; 1       ;
; dbg[5]~31                                                                                                         ; 1       ;
; dbg[4]~30                                                                                                         ; 1       ;
; dbg[3]~29                                                                                                         ; 1       ;
; dbg[2]~28                                                                                                         ; 1       ;
; dbg[1]~27                                                                                                         ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[136]~303 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[88]~291  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[137]~290 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[138]~289 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[139]~288 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[140]~287 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[141]~286 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[142]~285 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[133]~279 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[124]~273 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[115]~267 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[106]~261 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[97]~255  ; 1       ;
; read_state.head~0                                                                                                 ; 1       ;
; read_state.head~3                                                                                                 ; 1       ;
; Selector68~0                                                                                                      ; 1       ;
; uart:sensor_uart|rd_tp[2]~7                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~7                                                                                       ; 1       ;
; read_state.check_sum~0                                                                                            ; 1       ;
; read_state.check_sum~3                                                                                            ; 1       ;
; uart:sensor_uart|rd_tp[3]~6                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~6                                                                                       ; 1       ;
; uart:sensor_uart|rd_tp[7]~5                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~5                                                                                       ; 1       ;
; uart:sensor_uart|rd_tp[6]~4                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~4                                                                                       ; 1       ;
; uart:sensor_uart|rd_tp[5]~3                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~3                                                                                       ; 1       ;
; uart:sensor_uart|rd_tp[4]~2                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~2                                                                                       ; 1       ;
; uart:sensor_uart|rd_tp[1]~1                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~1                                                                                       ; 1       ;
; uart:sensor_uart|pointer[3]~8                                                                                     ; 1       ;
; uart:sensor_uart|pointer[0]~7                                                                                     ; 1       ;
; uart:sensor_uart|pointer[1]~6                                                                                     ; 1       ;
; uart:sensor_uart|pointer[2]~5                                                                                     ; 1       ;
; uart:sensor_uart|pointer[4]~4                                                                                     ; 1       ;
; uart:sensor_uart|pointer[3]~2                                                                                     ; 1       ;
; uart:sensor_uart|rd_tp[0]~0                                                                                       ; 1       ;
; uart:sensor_uart|Decoder0~0                                                                                       ; 1       ;
; Add0~2                                                                                                            ; 1       ;
; Add0~1                                                                                                            ; 1       ;
; Add0~0                                                                                                            ; 1       ;
; Selector75~0                                                                                                      ; 1       ;
; uart:sensor_uart|cnt~4                                                                                            ; 1       ;
; uart:sensor_uart|cnt~3                                                                                            ; 1       ;
; uart:sensor_uart|cnt~2                                                                                            ; 1       ;
; uart:sensor_uart|cnt~1                                                                                            ; 1       ;
; uart:sensor_uart|cnt~0                                                                                            ; 1       ;
; read_state.reading~0                                                                                              ; 1       ;
; Selector69~0                                                                                                      ; 1       ;
; read_state.head~_emulated                                                                                         ; 1       ;
; data_type~0                                                                                                       ; 1       ;
; read_state.check_sum~_emulated                                                                                    ; 1       ;
; Decoder0~8                                                                                                        ; 1       ;
; data_buffer[64]~8                                                                                                 ; 1       ;
; Decoder0~7                                                                                                        ; 1       ;
; Decoder0~6                                                                                                        ; 1       ;
; Decoder0~5                                                                                                        ; 1       ;
; Decoder0~4                                                                                                        ; 1       ;
; Decoder0~3                                                                                                        ; 1       ;
; Decoder0~2                                                                                                        ; 1       ;
; Decoder0~1                                                                                                        ; 1       ;
; Decoder0~0                                                                                                        ; 1       ;
; uart:sensor_uart|rx_check~1                                                                                       ; 1       ;
; uart:sensor_uart|rx_check~0                                                                                       ; 1       ;
; uart:sensor_uart|Equal1~1                                                                                         ; 1       ;
; uart:sensor_uart|Equal1~0                                                                                         ; 1       ;
; dbg2~4                                                                                                            ; 1       ;
; dbg2~3                                                                                                            ; 1       ;
; dbg[0]~25                                                                                                         ; 1       ;
; dbg[0]~24                                                                                                         ; 1       ;
; dbg[0]~23                                                                                                         ; 1       ;
; data_buffer[70]                                                                                                   ; 1       ;
; data_buffer[71]                                                                                                   ; 1       ;
; data_buffer[62]                                                                                                   ; 1       ;
; data_buffer[54]                                                                                                   ; 1       ;
; data_buffer[63]                                                                                                   ; 1       ;
; data_buffer[55]                                                                                                   ; 1       ;
; data_buffer[46]                                                                                                   ; 1       ;
; data_buffer[38]                                                                                                   ; 1       ;
; data_buffer[47]                                                                                                   ; 1       ;
; data_buffer[39]                                                                                                   ; 1       ;
; data_buffer[30]                                                                                                   ; 1       ;
; data_buffer[22]                                                                                                   ; 1       ;
; data_buffer[31]                                                                                                   ; 1       ;
; data_buffer[23]                                                                                                   ; 1       ;
; dbg[0]~22                                                                                                         ; 1       ;
; data_buffer[66]                                                                                                   ; 1       ;
; data_buffer[67]                                                                                                   ; 1       ;
; data_buffer[68]                                                                                                   ; 1       ;
; data_buffer[69]                                                                                                   ; 1       ;
; data_buffer[58]                                                                                                   ; 1       ;
; data_buffer[50]                                                                                                   ; 1       ;
; data_buffer[59]                                                                                                   ; 1       ;
; data_buffer[51]                                                                                                   ; 1       ;
; data_buffer[60]                                                                                                   ; 1       ;
; data_buffer[52]                                                                                                   ; 1       ;
; data_buffer[61]                                                                                                   ; 1       ;
; data_buffer[53]                                                                                                   ; 1       ;
; data_buffer[42]                                                                                                   ; 1       ;
; data_buffer[34]                                                                                                   ; 1       ;
; data_buffer[43]                                                                                                   ; 1       ;
; data_buffer[35]                                                                                                   ; 1       ;
; data_buffer[44]                                                                                                   ; 1       ;
; data_buffer[36]                                                                                                   ; 1       ;
; data_buffer[45]                                                                                                   ; 1       ;
; data_buffer[37]                                                                                                   ; 1       ;
; data_buffer[26]                                                                                                   ; 1       ;
; data_buffer[18]                                                                                                   ; 1       ;
; data_buffer[27]                                                                                                   ; 1       ;
; data_buffer[19]                                                                                                   ; 1       ;
; data_buffer[28]                                                                                                   ; 1       ;
; data_buffer[20]                                                                                                   ; 1       ;
; data_buffer[29]                                                                                                   ; 1       ;
; data_buffer[21]                                                                                                   ; 1       ;
; dbg[0]~21                                                                                                         ; 1       ;
; data_buffer[64]                                                                                                   ; 1       ;
; data_buffer[65]                                                                                                   ; 1       ;
; data_buffer[56]                                                                                                   ; 1       ;
; data_buffer[48]                                                                                                   ; 1       ;
; data_buffer[57]                                                                                                   ; 1       ;
; data_buffer[49]                                                                                                   ; 1       ;
; data_buffer[40]                                                                                                   ; 1       ;
; data_buffer[32]                                                                                                   ; 1       ;
; data_buffer[41]                                                                                                   ; 1       ;
; data_buffer[33]                                                                                                   ; 1       ;
; data_buffer[24]                                                                                                   ; 1       ;
; data_buffer[16]                                                                                                   ; 1       ;
; data_buffer[25]                                                                                                   ; 1       ;
; data_buffer[17]                                                                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[135]~254 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[135]~253 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[136]~252 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[137]~251 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[138]~250 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[139]~249 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[140]~248 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[141]~247 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[142]~246 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[126]~245 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[126]~244 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[127]~243 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[128]~242 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[129]~241 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[130]~240 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[131]~239 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[132]~238 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[133]~237 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[117]~236 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[117]~235 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[118]~234 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[119]~233 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[120]~232 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[121]~231 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[122]~230 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[123]~229 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[124]~228 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[108]~227 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[108]~226 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[109]~225 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[110]~224 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[111]~223 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[112]~222 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[113]~221 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[114]~220 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[115]~219 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[99]~218  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[99]~217  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[100]~216 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[101]~215 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[102]~214 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[103]~213 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[104]~212 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[105]~211 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[106]~210 ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[90]~209  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[90]~208  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[91]~207  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[92]~206  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[93]~205  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[94]~204  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[95]~203  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[96]~202  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[97]~201  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[81]~200  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[81]~199  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[82]~198  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[83]~197  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[84]~196  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[85]~195  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[86]~194  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[87]~193  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[88]~192  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[72]~191  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[72]~190  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[73]~189  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[73]~188  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[74]~187  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[74]~186  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[75]~185  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[75]~184  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[76]~183  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[76]~182  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[77]~181  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[77]~180  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[78]~179  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[78]~178  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[79]~177  ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[79]~176  ; 1       ;
; uart:sensor_uart|rx_check                                                                                         ; 1       ;
; dbg2[6]~reg0                                                                                                      ; 1       ;
; dbg2[5]~reg0                                                                                                      ; 1       ;
; dbg2[4]~reg0                                                                                                      ; 1       ;
; dbg2[3]~reg0                                                                                                      ; 1       ;
; dbg2[2]~reg0                                                                                                      ; 1       ;
; dbg2[1]~reg0                                                                                                      ; 1       ;
; dbg2[0]~reg0                                                                                                      ; 1       ;
; dbg[7]~reg0                                                                                                       ; 1       ;
; dbg[6]~reg0                                                                                                       ; 1       ;
; dbg[5]~reg0                                                                                                       ; 1       ;
; dbg[4]~reg0                                                                                                       ; 1       ;
; dbg[3]~reg0                                                                                                       ; 1       ;
; dbg[2]~reg0                                                                                                       ; 1       ;
; dbg[1]~reg0                                                                                                       ; 1       ;
; uart:sensor_uart|Add1~8                                                                                           ; 1       ;
; uart:sensor_uart|Add1~7                                                                                           ; 1       ;
; uart:sensor_uart|Add1~6                                                                                           ; 1       ;
; uart:sensor_uart|Add1~5                                                                                           ; 1       ;
; uart:sensor_uart|Add1~4                                                                                           ; 1       ;
; uart:sensor_uart|Add1~3                                                                                           ; 1       ;
; uart:sensor_uart|Add1~2                                                                                           ; 1       ;
; uart:sensor_uart|Add1~1                                                                                           ; 1       ;
; uart:sensor_uart|Add0~22                                                                                          ; 1       ;
; uart:sensor_uart|Add0~21                                                                                          ; 1       ;
; uart:sensor_uart|Add0~20                                                                                          ; 1       ;
; uart:sensor_uart|Add0~19                                                                                          ; 1       ;
; uart:sensor_uart|Add0~18                                                                                          ; 1       ;
; uart:sensor_uart|Add0~17                                                                                          ; 1       ;
; uart:sensor_uart|Add0~16                                                                                          ; 1       ;
; uart:sensor_uart|Add0~15                                                                                          ; 1       ;
; uart:sensor_uart|Add0~14                                                                                          ; 1       ;
; uart:sensor_uart|Add0~13                                                                                          ; 1       ;
; uart:sensor_uart|Add0~12                                                                                          ; 1       ;
; uart:sensor_uart|Add0~11                                                                                          ; 1       ;
; uart:sensor_uart|Add0~10                                                                                          ; 1       ;
; uart:sensor_uart|Add0~9                                                                                           ; 1       ;
; uart:sensor_uart|Add0~8                                                                                           ; 1       ;
; uart:sensor_uart|Add0~7                                                                                           ; 1       ;
; uart:sensor_uart|Add0~6                                                                                           ; 1       ;
; uart:sensor_uart|Add0~5                                                                                           ; 1       ;
; uart:sensor_uart|Add0~4                                                                                           ; 1       ;
; uart:sensor_uart|Add0~3                                                                                           ; 1       ;
; uart:sensor_uart|Add0~2                                                                                           ; 1       ;
; uart:sensor_uart|Add0~1                                                                                           ; 1       ;
; uart:sensor_uart|Add0~0                                                                                           ; 1       ;
; Add9~14                                                                                                           ; 1       ;
; Add9~13                                                                                                           ; 1       ;
; Add9~12                                                                                                           ; 1       ;
; Add8~14                                                                                                           ; 1       ;
; Add8~13                                                                                                           ; 1       ;
; Add8~12                                                                                                           ; 1       ;
; Add7~14                                                                                                           ; 1       ;
; Add7~13                                                                                                           ; 1       ;
; Add7~12                                                                                                           ; 1       ;
; Add6~14                                                                                                           ; 1       ;
; Add6~13                                                                                                           ; 1       ;
; Add6~12                                                                                                           ; 1       ;
; Add5~14                                                                                                           ; 1       ;
; Add5~13                                                                                                           ; 1       ;
; Add5~12                                                                                                           ; 1       ;
; Add4~14                                                                                                           ; 1       ;
; Add4~13                                                                                                           ; 1       ;
; Add4~12                                                                                                           ; 1       ;
; Add3~14                                                                                                           ; 1       ;
; Add3~13                                                                                                           ; 1       ;
; Add3~12                                                                                                           ; 1       ;
; Add2~14                                                                                                           ; 1       ;
; Add2~13                                                                                                           ; 1       ;
; Add2~12                                                                                                           ; 1       ;
; Add1~14                                                                                                           ; 1       ;
; Add1~13                                                                                                           ; 1       ;
; Add1~12                                                                                                           ; 1       ;
; Add9~11                                                                                                           ; 1       ;
; Add9~10                                                                                                           ; 1       ;
; Add9~9                                                                                                            ; 1       ;
; Add9~8                                                                                                            ; 1       ;
; Add9~7                                                                                                            ; 1       ;
; Add9~6                                                                                                            ; 1       ;
; Add9~5                                                                                                            ; 1       ;
; Add9~4                                                                                                            ; 1       ;
; Add8~11                                                                                                           ; 1       ;
; Add8~10                                                                                                           ; 1       ;
; Add8~9                                                                                                            ; 1       ;
; Add8~8                                                                                                            ; 1       ;
; Add8~7                                                                                                            ; 1       ;
; Add8~6                                                                                                            ; 1       ;
; Add8~5                                                                                                            ; 1       ;
; Add8~4                                                                                                            ; 1       ;
; Add7~11                                                                                                           ; 1       ;
; Add7~10                                                                                                           ; 1       ;
; Add7~9                                                                                                            ; 1       ;
; Add7~8                                                                                                            ; 1       ;
; Add7~7                                                                                                            ; 1       ;
; Add7~6                                                                                                            ; 1       ;
; Add7~5                                                                                                            ; 1       ;
; Add7~4                                                                                                            ; 1       ;
; Add6~11                                                                                                           ; 1       ;
; Add6~10                                                                                                           ; 1       ;
; Add6~9                                                                                                            ; 1       ;
; Add6~8                                                                                                            ; 1       ;
; Add6~7                                                                                                            ; 1       ;
; Add6~6                                                                                                            ; 1       ;
; Add6~5                                                                                                            ; 1       ;
; Add6~4                                                                                                            ; 1       ;
; Add5~11                                                                                                           ; 1       ;
; Add5~10                                                                                                           ; 1       ;
; Add5~9                                                                                                            ; 1       ;
; Add5~8                                                                                                            ; 1       ;
; Add5~7                                                                                                            ; 1       ;
; Add5~6                                                                                                            ; 1       ;
; Add5~5                                                                                                            ; 1       ;
; Add5~4                                                                                                            ; 1       ;
; Add4~11                                                                                                           ; 1       ;
; Add4~10                                                                                                           ; 1       ;
; Add4~9                                                                                                            ; 1       ;
; Add4~8                                                                                                            ; 1       ;
; Add4~7                                                                                                            ; 1       ;
; Add4~6                                                                                                            ; 1       ;
; Add4~5                                                                                                            ; 1       ;
; Add4~4                                                                                                            ; 1       ;
; Add3~11                                                                                                           ; 1       ;
; Add3~10                                                                                                           ; 1       ;
; Add3~9                                                                                                            ; 1       ;
; Add3~8                                                                                                            ; 1       ;
; Add3~7                                                                                                            ; 1       ;
; Add3~6                                                                                                            ; 1       ;
; Add3~5                                                                                                            ; 1       ;
; Add3~4                                                                                                            ; 1       ;
; Add2~11                                                                                                           ; 1       ;
; Add2~10                                                                                                           ; 1       ;
; Add2~9                                                                                                            ; 1       ;
; Add2~8                                                                                                            ; 1       ;
; Add2~7                                                                                                            ; 1       ;
; Add2~6                                                                                                            ; 1       ;
; Add2~5                                                                                                            ; 1       ;
; Add2~4                                                                                                            ; 1       ;
; Add1~11                                                                                                           ; 1       ;
; Add1~10                                                                                                           ; 1       ;
; Add1~9                                                                                                            ; 1       ;
; Add1~8                                                                                                            ; 1       ;
; Add1~7                                                                                                            ; 1       ;
; Add1~6                                                                                                            ; 1       ;
; Add1~5                                                                                                            ; 1       ;
; Add1~4                                                                                                            ; 1       ;
; Add9~3                                                                                                            ; 1       ;
; Add9~2                                                                                                            ; 1       ;
; Add9~1                                                                                                            ; 1       ;
; Add9~0                                                                                                            ; 1       ;
; Add8~3                                                                                                            ; 1       ;
; Add8~2                                                                                                            ; 1       ;
; Add8~1                                                                                                            ; 1       ;
; Add8~0                                                                                                            ; 1       ;
; Add7~3                                                                                                            ; 1       ;
; Add7~2                                                                                                            ; 1       ;
; Add7~1                                                                                                            ; 1       ;
; Add7~0                                                                                                            ; 1       ;
; Add6~3                                                                                                            ; 1       ;
; Add6~2                                                                                                            ; 1       ;
; Add6~1                                                                                                            ; 1       ;
; Add6~0                                                                                                            ; 1       ;
; Add5~3                                                                                                            ; 1       ;
; Add5~2                                                                                                            ; 1       ;
; Add5~1                                                                                                            ; 1       ;
; Add5~0                                                                                                            ; 1       ;
; Add4~3                                                                                                            ; 1       ;
; Add4~2                                                                                                            ; 1       ;
; Add4~1                                                                                                            ; 1       ;
; Add4~0                                                                                                            ; 1       ;
; Add3~3                                                                                                            ; 1       ;
; Add3~2                                                                                                            ; 1       ;
; Add3~1                                                                                                            ; 1       ;
; Add3~0                                                                                                            ; 1       ;
; Add2~3                                                                                                            ; 1       ;
; Add2~2                                                                                                            ; 1       ;
; Add2~1                                                                                                            ; 1       ;
; Add2~0                                                                                                            ; 1       ;
; Add1~3                                                                                                            ; 1       ;
; Add1~2                                                                                                            ; 1       ;
; Add1~1                                                                                                            ; 1       ;
; Add1~0                                                                                                            ; 1       ;
; dbg[0]~19                                                                                                         ; 1       ;
; dbg[0]~18                                                                                                         ; 1       ;
; dbg[0]~16                                                                                                         ; 1       ;
; dbg[0]~14                                                                                                         ; 1       ;
; dbg[0]~12                                                                                                         ; 1       ;
; dbg[0]~10                                                                                                         ; 1       ;
; dbg[0]~8                                                                                                          ; 1       ;
; dbg[0]~6                                                                                                          ; 1       ;
; dbg[0]~4                                                                                                          ; 1       ;
; dbg[0]~2                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~14           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~13           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~12           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~11           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~10           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~9            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~8            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~6            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~5            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~4            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~3            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~2            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~1            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~0            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~14           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~13           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~11           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~9            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~5            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~3            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_5~1            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~14           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~13           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~11           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~9            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~5            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~3            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_4~1            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~14           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~13           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~11           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~9            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~5            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~3            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_3~1            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~14           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~13           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~11           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~9            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~5            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~3            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_2~1            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~14           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~13           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~11           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~9            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~5            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~3            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_1~1            ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~17          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~15          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~14          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~13          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~11          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~9           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~7           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~5           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~3           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_15~1           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~17          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~15          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~14          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~13          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~11          ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~9           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~7           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~5           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~3           ; 1       ;
; lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_14~1           ; 1       ;
; dbg[0]~reg0                                                                                                       ; 1       ;
+-------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 584 / 54,004 ( 1 % )   ;
; C16 interconnects           ; 5 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 252 / 36,000 ( < 1 % ) ;
; Direct links                ; 206 / 54,004 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 200 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 6 / 1,900 ( < 1 % )    ;
; R4 interconnects            ; 238 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.33) ; Number of LABs  (Total = 36) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.42) ; Number of LABs  (Total = 36) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 18                           ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.00) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 7                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.61) ; Number of LABs  (Total = 36) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 4                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 4                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.58) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 5                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20Q240C8 for design "sensor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 4
    Info (169125): Pin ~nCSO~ is reserved at location 5
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location 127
Critical Warning (169085): No exact pin location assignment(s) for 36 pins of 55 total pins
    Info (169086): Pin x[0] not assigned to an exact location on the device
    Info (169086): Pin x[1] not assigned to an exact location on the device
    Info (169086): Pin x[2] not assigned to an exact location on the device
    Info (169086): Pin x[3] not assigned to an exact location on the device
    Info (169086): Pin x[4] not assigned to an exact location on the device
    Info (169086): Pin x[5] not assigned to an exact location on the device
    Info (169086): Pin x[6] not assigned to an exact location on the device
    Info (169086): Pin x[7] not assigned to an exact location on the device
    Info (169086): Pin x[8] not assigned to an exact location on the device
    Info (169086): Pin x[9] not assigned to an exact location on the device
    Info (169086): Pin x[10] not assigned to an exact location on the device
    Info (169086): Pin x[11] not assigned to an exact location on the device
    Info (169086): Pin y[0] not assigned to an exact location on the device
    Info (169086): Pin y[1] not assigned to an exact location on the device
    Info (169086): Pin y[2] not assigned to an exact location on the device
    Info (169086): Pin y[3] not assigned to an exact location on the device
    Info (169086): Pin y[4] not assigned to an exact location on the device
    Info (169086): Pin y[5] not assigned to an exact location on the device
    Info (169086): Pin y[6] not assigned to an exact location on the device
    Info (169086): Pin y[7] not assigned to an exact location on the device
    Info (169086): Pin y[8] not assigned to an exact location on the device
    Info (169086): Pin y[9] not assigned to an exact location on the device
    Info (169086): Pin y[10] not assigned to an exact location on the device
    Info (169086): Pin y[11] not assigned to an exact location on the device
    Info (169086): Pin z[0] not assigned to an exact location on the device
    Info (169086): Pin z[1] not assigned to an exact location on the device
    Info (169086): Pin z[2] not assigned to an exact location on the device
    Info (169086): Pin z[3] not assigned to an exact location on the device
    Info (169086): Pin z[4] not assigned to an exact location on the device
    Info (169086): Pin z[5] not assigned to an exact location on the device
    Info (169086): Pin z[6] not assigned to an exact location on the device
    Info (169086): Pin z[7] not assigned to an exact location on the device
    Info (169086): Pin z[8] not assigned to an exact location on the device
    Info (169086): Pin z[9] not assigned to an exact location on the device
    Info (169086): Pin z[10] not assigned to an exact location on the device
    Info (169086): Pin z[11] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sensor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 212 (CLK10, LVDSCLK5n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node uart:sensor_uart|rx_check 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:sensor_uart|rx_check~0
Info (176353): Automatically promoted node rst (placed in PIN 153 (CLK5, LVDSCLK2n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dbg2[0]~0
        Info (176357): Destination node uart:sensor_uart|rd[7]~0
        Info (176357): Destination node data_buffer[64]~8
        Info (176357): Destination node data_buffer[69]~10
        Info (176357): Destination node read_state.head~5
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 3.3V VCCIO, 0 input, 36 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  7 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.58 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 52 output pins without output pin load capacitance assignment
    Info (306007): Pin "x[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "x[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "y[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file C:/Users/keyun/Documents/GitHub/ping-pong-vhdl/sensor/output_files/sensor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 898 megabytes
    Info: Processing ended: Mon May 30 16:37:52 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/keyun/Documents/GitHub/ping-pong-vhdl/sensor/output_files/sensor.fit.smsg.


