TimeQuest Timing Analyzer report for Serial_wx
Wed May 27 12:59:25 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Serial_wx                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AF256A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.95 MHz ; 62.95 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -14.886 ; -3488.815     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.460 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -2410.529             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                           ;
+---------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.886 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.707     ;
; -14.853 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.674     ;
; -14.827 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.672     ;
; -14.812 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.633     ;
; -14.794 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.639     ;
; -14.779 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.600     ;
; -14.755 ; sig_altmult_accum:MAC0|a_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.576     ;
; -14.747 ; sig_altmult_accum:MAC0|b_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.592     ;
; -14.722 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.543     ;
; -14.714 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.559     ;
; -14.706 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.527     ;
; -14.681 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.524     ;
; -14.673 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.494     ;
; -14.659 ; sig_altmult_accum:MAC0|b_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.504     ;
; -14.648 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.491     ;
; -14.647 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.492     ;
; -14.632 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.453     ;
; -14.626 ; sig_altmult_accum:MAC0|a_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.471     ;
; -14.624 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.445     ;
; -14.617 ; sig_altmult_accum:MAC0|b_reg[39]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.462     ;
; -14.614 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.459     ;
; -14.604 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.447     ;
; -14.599 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.420     ;
; -14.594 ; sig_altmult_accum:MAC0|a_reg[39]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.415     ;
; -14.591 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.412     ;
; -14.584 ; sig_altmult_accum:MAC0|a_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.429     ;
; -14.575 ; sig_altmult_accum:MAC0|a_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.396     ;
; -14.571 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.414     ;
; -14.567 ; sig_altmult_accum:MAC0|b_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.412     ;
; -14.565 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.410     ;
; -14.561 ; sig_altmult_accum:MAC0|b_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.382     ;
; -14.550 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.371     ;
; -14.542 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.363     ;
; -14.542 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.363     ;
; -14.534 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.379     ;
; -14.532 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.377     ;
; -14.532 ; sig_altmult_accum:MAC0|b_reg[40]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.377     ;
; -14.517 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.338     ;
; -14.509 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.330     ;
; -14.501 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.344     ;
; -14.499 ; sig_altmult_accum:MAC0|a_reg[4]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.344     ;
; -14.493 ; sig_altmult_accum:MAC0|a_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.314     ;
; -14.485 ; sig_altmult_accum:MAC0|b_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.330     ;
; -14.483 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.328     ;
; -14.483 ; sig_altmult_accum:MAC0|b_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.326     ;
; -14.479 ; sig_altmult_accum:MAC0|b_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.324     ;
; -14.478 ; sig_altmult_accum:MAC0|a_reg[40]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.299     ;
; -14.478 ; sig_altmult_accum:MAC0|a_reg[41]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.299     ;
; -14.468 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.311     ;
; -14.468 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.289     ;
; -14.460 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.281     ;
; -14.460 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.281     ;
; -14.452 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.297     ;
; -14.450 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.293     ;
; -14.450 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.295     ;
; -14.446 ; sig_altmult_accum:MAC0|a_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.291     ;
; -14.445 ; sig_altmult_accum:MAC0|b_reg[4]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.266     ;
; -14.445 ; sig_altmult_accum:MAC0|b_reg[5]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.266     ;
; -14.437 ; sig_altmult_accum:MAC0|b_reg[39]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.282     ;
; -14.435 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.256     ;
; -14.427 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.248     ;
; -14.424 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.267     ;
; -14.419 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.262     ;
; -14.414 ; sig_altmult_accum:MAC0|a_reg[39]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.235     ;
; -14.411 ; sig_altmult_accum:MAC0|a_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.232     ;
; -14.404 ; sig_altmult_accum:MAC0|a_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.249     ;
; -14.403 ; sig_altmult_accum:MAC0|b_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.248     ;
; -14.401 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.246     ;
; -14.397 ; sig_altmult_accum:MAC0|b_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.242     ;
; -14.391 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.234     ;
; -14.386 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.229     ;
; -14.386 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.207     ;
; -14.381 ; sig_altmult_accum:MAC0|b_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.202     ;
; -14.378 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.199     ;
; -14.378 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.199     ;
; -14.370 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.215     ;
; -14.368 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.213     ;
; -14.364 ; sig_altmult_accum:MAC0|a_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.209     ;
; -14.357 ; sig_altmult_accum:MAC0|b_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.212     ; 15.184     ;
; -14.355 ; sig_altmult_accum:MAC0|b_reg[39]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.200     ;
; -14.353 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.174     ;
; -14.352 ; sig_altmult_accum:MAC0|b_reg[40]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.197     ;
; -14.345 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.166     ;
; -14.342 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.185     ;
; -14.337 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.180     ;
; -14.332 ; sig_altmult_accum:MAC0|a_reg[39]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.153     ;
; -14.329 ; sig_altmult_accum:MAC0|a_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.150     ;
; -14.324 ; sig_altmult_accum:MAC0|a_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.212     ; 15.151     ;
; -14.322 ; sig_altmult_accum:MAC0|a_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.167     ;
; -14.321 ; sig_altmult_accum:MAC0|b_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.166     ;
; -14.319 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.164     ;
; -14.319 ; sig_altmult_accum:MAC0|a_reg[4]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.164     ;
; -14.315 ; sig_altmult_accum:MAC0|b_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.194     ; 15.160     ;
; -14.311 ; sig_altmult_accum:MAC0|b_reg[21]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.154     ;
; -14.309 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.152     ;
; -14.304 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.147     ;
; -14.304 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.125     ;
; -14.303 ; sig_altmult_accum:MAC0|b_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.196     ; 15.146     ;
; -14.299 ; sig_altmult_accum:MAC0|b_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.120     ;
; -14.298 ; sig_altmult_accum:MAC0|a_reg[40]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.218     ; 15.119     ;
+---------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.460 ; radd[2]                              ; radd[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460 ; radd[3]                              ; radd[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460 ; radd[4]                              ; radd[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460 ; radd[5]                              ; radd[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460 ; radd[0]                              ; radd[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460 ; radd[1]                              ; radd[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.460 ; radd[6]                              ; radd[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.647 ; sig_altmult_accum:MAC0|adder_out[99] ; sig_altmult_accum:MAC0|adder_out[99] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.990 ; sig_altmult_accum:MAC0|adder_out[1]  ; sig_altmult_accum:MAC0|adder_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.286      ;
; 0.994 ; sig_altmult_accum:MAC0|adder_out[3]  ; sig_altmult_accum:MAC0|adder_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 0.995 ; sig_altmult_accum:MAC0|adder_out[5]  ; sig_altmult_accum:MAC0|adder_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 0.995 ; sig_altmult_accum:MAC0|adder_out[23] ; sig_altmult_accum:MAC0|adder_out[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 0.995 ; sig_altmult_accum:MAC0|adder_out[25] ; sig_altmult_accum:MAC0|adder_out[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 0.995 ; sig_altmult_accum:MAC0|adder_out[49] ; sig_altmult_accum:MAC0|adder_out[49] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 0.997 ; sig_altmult_accum:MAC0|adder_out[51] ; sig_altmult_accum:MAC0|adder_out[51] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.293      ;
; 0.998 ; sig_altmult_accum:MAC0|adder_out[11] ; sig_altmult_accum:MAC0|adder_out[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 0.998 ; sig_altmult_accum:MAC0|adder_out[27] ; sig_altmult_accum:MAC0|adder_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 0.998 ; sig_altmult_accum:MAC0|adder_out[81] ; sig_altmult_accum:MAC0|adder_out[81] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[17] ; sig_altmult_accum:MAC0|adder_out[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[19] ; sig_altmult_accum:MAC0|adder_out[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[21] ; sig_altmult_accum:MAC0|adder_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[26] ; sig_altmult_accum:MAC0|adder_out[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[33] ; sig_altmult_accum:MAC0|adder_out[33] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[35] ; sig_altmult_accum:MAC0|adder_out[35] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[37] ; sig_altmult_accum:MAC0|adder_out[37] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[42] ; sig_altmult_accum:MAC0|adder_out[42] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 0.999 ; sig_altmult_accum:MAC0|adder_out[46] ; sig_altmult_accum:MAC0|adder_out[46] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 1.000 ; sig_altmult_accum:MAC0|adder_out[7]  ; sig_altmult_accum:MAC0|adder_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.000 ; sig_altmult_accum:MAC0|adder_out[9]  ; sig_altmult_accum:MAC0|adder_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.000 ; sig_altmult_accum:MAC0|adder_out[39] ; sig_altmult_accum:MAC0|adder_out[39] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.000 ; sig_altmult_accum:MAC0|adder_out[41] ; sig_altmult_accum:MAC0|adder_out[41] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.001 ; sig_altmult_accum:MAC0|adder_out[91] ; sig_altmult_accum:MAC0|adder_out[91] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.002 ; sig_altmult_accum:MAC0|adder_out[67] ; sig_altmult_accum:MAC0|adder_out[67] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.003 ; sig_altmult_accum:MAC0|adder_out[69] ; sig_altmult_accum:MAC0|adder_out[69] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.003 ; sig_altmult_accum:MAC0|adder_out[71] ; sig_altmult_accum:MAC0|adder_out[71] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.003 ; sig_altmult_accum:MAC0|adder_out[73] ; sig_altmult_accum:MAC0|adder_out[73] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.004 ; sig_altmult_accum:MAC0|adder_out[10] ; sig_altmult_accum:MAC0|adder_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.004 ; sig_altmult_accum:MAC0|adder_out[12] ; sig_altmult_accum:MAC0|adder_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.004 ; sig_altmult_accum:MAC0|adder_out[14] ; sig_altmult_accum:MAC0|adder_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.004 ; sig_altmult_accum:MAC0|adder_out[28] ; sig_altmult_accum:MAC0|adder_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.004 ; sig_altmult_accum:MAC0|adder_out[30] ; sig_altmult_accum:MAC0|adder_out[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.005 ; sig_altmult_accum:MAC0|adder_out[8]  ; sig_altmult_accum:MAC0|adder_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.005 ; sig_altmult_accum:MAC0|adder_out[40] ; sig_altmult_accum:MAC0|adder_out[40] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.006 ; sig_altmult_accum:MAC0|adder_out[75] ; sig_altmult_accum:MAC0|adder_out[75] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.007 ; sig_altmult_accum:MAC0|adder_out[65] ; sig_altmult_accum:MAC0|adder_out[65] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.007 ; sig_altmult_accum:MAC0|adder_out[74] ; sig_altmult_accum:MAC0|adder_out[74] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.007 ; sig_altmult_accum:MAC0|adder_out[83] ; sig_altmult_accum:MAC0|adder_out[83] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.007 ; sig_altmult_accum:MAC0|adder_out[85] ; sig_altmult_accum:MAC0|adder_out[85] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.007 ; sig_altmult_accum:MAC0|adder_out[90] ; sig_altmult_accum:MAC0|adder_out[90] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.007 ; sig_altmult_accum:MAC0|adder_out[97] ; sig_altmult_accum:MAC0|adder_out[97] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.008 ; sig_altmult_accum:MAC0|adder_out[55] ; sig_altmult_accum:MAC0|adder_out[55] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.008 ; sig_altmult_accum:MAC0|adder_out[57] ; sig_altmult_accum:MAC0|adder_out[57] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.008 ; sig_altmult_accum:MAC0|adder_out[87] ; sig_altmult_accum:MAC0|adder_out[87] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.008 ; sig_altmult_accum:MAC0|adder_out[89] ; sig_altmult_accum:MAC0|adder_out[89] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.011 ; sig_altmult_accum:MAC0|adder_out[58] ; sig_altmult_accum:MAC0|adder_out[58] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.012 ; sig_altmult_accum:MAC0|adder_out[60] ; sig_altmult_accum:MAC0|adder_out[60] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; sig_altmult_accum:MAC0|adder_out[62] ; sig_altmult_accum:MAC0|adder_out[62] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; sig_altmult_accum:MAC0|adder_out[92] ; sig_altmult_accum:MAC0|adder_out[92] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; sig_altmult_accum:MAC0|adder_out[94] ; sig_altmult_accum:MAC0|adder_out[94] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.013 ; sig_altmult_accum:MAC0|adder_out[56] ; sig_altmult_accum:MAC0|adder_out[56] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.013 ; sig_altmult_accum:MAC0|adder_out[88] ; sig_altmult_accum:MAC0|adder_out[88] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.038 ; sig_altmult_accum:MAC0|adder_out[0]  ; sig_altmult_accum:MAC0|adder_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.334      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[13] ; sig_altmult_accum:MAC0|adder_out[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[15] ; sig_altmult_accum:MAC0|adder_out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[29] ; sig_altmult_accum:MAC0|adder_out[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[31] ; sig_altmult_accum:MAC0|adder_out[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[45] ; sig_altmult_accum:MAC0|adder_out[45] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[47] ; sig_altmult_accum:MAC0|adder_out[47] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.045 ; sig_altmult_accum:MAC0|adder_out[98] ; sig_altmult_accum:MAC0|adder_out[98] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.046 ; sig_altmult_accum:MAC0|adder_out[2]  ; sig_altmult_accum:MAC0|adder_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.046 ; sig_altmult_accum:MAC0|adder_out[18] ; sig_altmult_accum:MAC0|adder_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.046 ; sig_altmult_accum:MAC0|adder_out[34] ; sig_altmult_accum:MAC0|adder_out[34] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[4]  ; sig_altmult_accum:MAC0|adder_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[6]  ; sig_altmult_accum:MAC0|adder_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[16] ; sig_altmult_accum:MAC0|adder_out[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[20] ; sig_altmult_accum:MAC0|adder_out[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[22] ; sig_altmult_accum:MAC0|adder_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[32] ; sig_altmult_accum:MAC0|adder_out[32] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[36] ; sig_altmult_accum:MAC0|adder_out[36] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[38] ; sig_altmult_accum:MAC0|adder_out[38] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.047 ; sig_altmult_accum:MAC0|adder_out[48] ; sig_altmult_accum:MAC0|adder_out[48] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.050 ; sig_altmult_accum:MAC0|adder_out[50] ; sig_altmult_accum:MAC0|adder_out[50] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.050 ; sig_altmult_accum:MAC0|adder_out[52] ; sig_altmult_accum:MAC0|adder_out[52] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.053 ; sig_altmult_accum:MAC0|adder_out[61] ; sig_altmult_accum:MAC0|adder_out[61] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; sig_altmult_accum:MAC0|adder_out[63] ; sig_altmult_accum:MAC0|adder_out[63] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; sig_altmult_accum:MAC0|adder_out[77] ; sig_altmult_accum:MAC0|adder_out[77] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; sig_altmult_accum:MAC0|adder_out[79] ; sig_altmult_accum:MAC0|adder_out[79] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; sig_altmult_accum:MAC0|adder_out[93] ; sig_altmult_accum:MAC0|adder_out[93] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; sig_altmult_accum:MAC0|adder_out[95] ; sig_altmult_accum:MAC0|adder_out[95] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.054 ; sig_altmult_accum:MAC0|adder_out[66] ; sig_altmult_accum:MAC0|adder_out[66] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.054 ; sig_altmult_accum:MAC0|adder_out[82] ; sig_altmult_accum:MAC0|adder_out[82] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[64] ; sig_altmult_accum:MAC0|adder_out[64] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[68] ; sig_altmult_accum:MAC0|adder_out[68] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[70] ; sig_altmult_accum:MAC0|adder_out[70] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[80] ; sig_altmult_accum:MAC0|adder_out[80] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[84] ; sig_altmult_accum:MAC0|adder_out[84] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[86] ; sig_altmult_accum:MAC0|adder_out[86] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.055 ; sig_altmult_accum:MAC0|adder_out[96] ; sig_altmult_accum:MAC0|adder_out[96] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.198 ; radd[1]                              ; radd[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.199 ; radd[1]                              ; radd[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg15 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; 5.980  ; 5.980  ; Rise       ; clk             ;
; win[*]    ; clk        ; 5.127  ; 5.127  ; Rise       ; clk             ;
;  win[0]   ; clk        ; 0.046  ; 0.046  ; Rise       ; clk             ;
;  win[1]   ; clk        ; 4.257  ; 4.257  ; Rise       ; clk             ;
;  win[2]   ; clk        ; 4.070  ; 4.070  ; Rise       ; clk             ;
;  win[3]   ; clk        ; 4.203  ; 4.203  ; Rise       ; clk             ;
;  win[4]   ; clk        ; 4.415  ; 4.415  ; Rise       ; clk             ;
;  win[5]   ; clk        ; 4.214  ; 4.214  ; Rise       ; clk             ;
;  win[6]   ; clk        ; 4.973  ; 4.973  ; Rise       ; clk             ;
;  win[7]   ; clk        ; 4.200  ; 4.200  ; Rise       ; clk             ;
;  win[8]   ; clk        ; 4.421  ; 4.421  ; Rise       ; clk             ;
;  win[9]   ; clk        ; 4.428  ; 4.428  ; Rise       ; clk             ;
;  win[10]  ; clk        ; 3.913  ; 3.913  ; Rise       ; clk             ;
;  win[11]  ; clk        ; 4.234  ; 4.234  ; Rise       ; clk             ;
;  win[12]  ; clk        ; 3.914  ; 3.914  ; Rise       ; clk             ;
;  win[13]  ; clk        ; 4.411  ; 4.411  ; Rise       ; clk             ;
;  win[14]  ; clk        ; 4.252  ; 4.252  ; Rise       ; clk             ;
;  win[15]  ; clk        ; 4.404  ; 4.404  ; Rise       ; clk             ;
;  win[16]  ; clk        ; 4.069  ; 4.069  ; Rise       ; clk             ;
;  win[17]  ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  win[18]  ; clk        ; 4.220  ; 4.220  ; Rise       ; clk             ;
;  win[19]  ; clk        ; 4.268  ; 4.268  ; Rise       ; clk             ;
;  win[20]  ; clk        ; 4.521  ; 4.521  ; Rise       ; clk             ;
;  win[21]  ; clk        ; 4.313  ; 4.313  ; Rise       ; clk             ;
;  win[22]  ; clk        ; 4.848  ; 4.848  ; Rise       ; clk             ;
;  win[23]  ; clk        ; 4.227  ; 4.227  ; Rise       ; clk             ;
;  win[24]  ; clk        ; 4.664  ; 4.664  ; Rise       ; clk             ;
;  win[25]  ; clk        ; 5.117  ; 5.117  ; Rise       ; clk             ;
;  win[26]  ; clk        ; 4.234  ; 4.234  ; Rise       ; clk             ;
;  win[27]  ; clk        ; 4.355  ; 4.355  ; Rise       ; clk             ;
;  win[28]  ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  win[29]  ; clk        ; 4.524  ; 4.524  ; Rise       ; clk             ;
;  win[30]  ; clk        ; 4.667  ; 4.667  ; Rise       ; clk             ;
;  win[31]  ; clk        ; 4.250  ; 4.250  ; Rise       ; clk             ;
;  win[32]  ; clk        ; 4.674  ; 4.674  ; Rise       ; clk             ;
;  win[33]  ; clk        ; 4.356  ; 4.356  ; Rise       ; clk             ;
;  win[34]  ; clk        ; 5.127  ; 5.127  ; Rise       ; clk             ;
;  win[35]  ; clk        ; 3.947  ; 3.947  ; Rise       ; clk             ;
;  win[36]  ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
;  win[37]  ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  win[38]  ; clk        ; 4.209  ; 4.209  ; Rise       ; clk             ;
;  win[39]  ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  win[40]  ; clk        ; 4.568  ; 4.568  ; Rise       ; clk             ;
;  win[41]  ; clk        ; 4.500  ; 4.500  ; Rise       ; clk             ;
;  win[42]  ; clk        ; 4.234  ; 4.234  ; Rise       ; clk             ;
;  win[43]  ; clk        ; 4.223  ; 4.223  ; Rise       ; clk             ;
;  win[44]  ; clk        ; 4.258  ; 4.258  ; Rise       ; clk             ;
;  win[45]  ; clk        ; 4.956  ; 4.956  ; Rise       ; clk             ;
;  win[46]  ; clk        ; 4.360  ; 4.360  ; Rise       ; clk             ;
;  win[47]  ; clk        ; 4.228  ; 4.228  ; Rise       ; clk             ;
;  win[48]  ; clk        ; 4.509  ; 4.509  ; Rise       ; clk             ;
;  win[49]  ; clk        ; 4.814  ; 4.814  ; Rise       ; clk             ;
; xin[*]    ; clk        ; 5.190  ; 5.190  ; Rise       ; clk             ;
;  xin[0]   ; clk        ; 4.596  ; 4.596  ; Rise       ; clk             ;
;  xin[1]   ; clk        ; 4.259  ; 4.259  ; Rise       ; clk             ;
;  xin[2]   ; clk        ; 4.338  ; 4.338  ; Rise       ; clk             ;
;  xin[3]   ; clk        ; 4.692  ; 4.692  ; Rise       ; clk             ;
;  xin[4]   ; clk        ; -0.059 ; -0.059 ; Rise       ; clk             ;
;  xin[5]   ; clk        ; -0.058 ; -0.058 ; Rise       ; clk             ;
;  xin[6]   ; clk        ; 4.840  ; 4.840  ; Rise       ; clk             ;
;  xin[7]   ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  xin[8]   ; clk        ; 5.190  ; 5.190  ; Rise       ; clk             ;
;  xin[9]   ; clk        ; 3.932  ; 3.932  ; Rise       ; clk             ;
;  xin[10]  ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  xin[11]  ; clk        ; 4.930  ; 4.930  ; Rise       ; clk             ;
;  xin[12]  ; clk        ; 4.249  ; 4.249  ; Rise       ; clk             ;
;  xin[13]  ; clk        ; 4.487  ; 4.487  ; Rise       ; clk             ;
;  xin[14]  ; clk        ; 3.903  ; 3.903  ; Rise       ; clk             ;
;  xin[15]  ; clk        ; 5.011  ; 5.011  ; Rise       ; clk             ;
;  xin[16]  ; clk        ; 5.188  ; 5.188  ; Rise       ; clk             ;
;  xin[17]  ; clk        ; 4.816  ; 4.816  ; Rise       ; clk             ;
;  xin[18]  ; clk        ; 4.795  ; 4.795  ; Rise       ; clk             ;
;  xin[19]  ; clk        ; 4.414  ; 4.414  ; Rise       ; clk             ;
;  xin[20]  ; clk        ; 4.561  ; 4.561  ; Rise       ; clk             ;
;  xin[21]  ; clk        ; 4.204  ; 4.204  ; Rise       ; clk             ;
;  xin[22]  ; clk        ; 4.327  ; 4.327  ; Rise       ; clk             ;
;  xin[23]  ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  xin[24]  ; clk        ; 4.391  ; 4.391  ; Rise       ; clk             ;
;  xin[25]  ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  xin[26]  ; clk        ; 4.302  ; 4.302  ; Rise       ; clk             ;
;  xin[27]  ; clk        ; 4.363  ; 4.363  ; Rise       ; clk             ;
;  xin[28]  ; clk        ; 4.520  ; 4.520  ; Rise       ; clk             ;
;  xin[29]  ; clk        ; 3.904  ; 3.904  ; Rise       ; clk             ;
;  xin[30]  ; clk        ; 4.345  ; 4.345  ; Rise       ; clk             ;
;  xin[31]  ; clk        ; 4.504  ; 4.504  ; Rise       ; clk             ;
;  xin[32]  ; clk        ; 4.217  ; 4.217  ; Rise       ; clk             ;
;  xin[33]  ; clk        ; 4.296  ; 4.296  ; Rise       ; clk             ;
;  xin[34]  ; clk        ; 4.237  ; 4.237  ; Rise       ; clk             ;
;  xin[35]  ; clk        ; 4.556  ; 4.556  ; Rise       ; clk             ;
;  xin[36]  ; clk        ; 4.318  ; 4.318  ; Rise       ; clk             ;
;  xin[37]  ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  xin[38]  ; clk        ; 3.915  ; 3.915  ; Rise       ; clk             ;
;  xin[39]  ; clk        ; 4.500  ; 4.500  ; Rise       ; clk             ;
;  xin[40]  ; clk        ; 4.235  ; 4.235  ; Rise       ; clk             ;
;  xin[41]  ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  xin[42]  ; clk        ; 4.407  ; 4.407  ; Rise       ; clk             ;
;  xin[43]  ; clk        ; 4.074  ; 4.074  ; Rise       ; clk             ;
;  xin[44]  ; clk        ; 3.925  ; 3.925  ; Rise       ; clk             ;
;  xin[45]  ; clk        ; 4.232  ; 4.232  ; Rise       ; clk             ;
;  xin[46]  ; clk        ; 4.226  ; 4.226  ; Rise       ; clk             ;
;  xin[47]  ; clk        ; 0.099  ; 0.099  ; Rise       ; clk             ;
;  xin[48]  ; clk        ; 0.055  ; 0.055  ; Rise       ; clk             ;
;  xin[49]  ; clk        ; 0.054  ; 0.054  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -4.293 ; -4.293 ; Rise       ; clk             ;
; win[*]    ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  win[0]   ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  win[1]   ; clk        ; -3.958 ; -3.958 ; Rise       ; clk             ;
;  win[2]   ; clk        ; -3.771 ; -3.771 ; Rise       ; clk             ;
;  win[3]   ; clk        ; -3.904 ; -3.904 ; Rise       ; clk             ;
;  win[4]   ; clk        ; -4.116 ; -4.116 ; Rise       ; clk             ;
;  win[5]   ; clk        ; -3.915 ; -3.915 ; Rise       ; clk             ;
;  win[6]   ; clk        ; -4.674 ; -4.674 ; Rise       ; clk             ;
;  win[7]   ; clk        ; -3.901 ; -3.901 ; Rise       ; clk             ;
;  win[8]   ; clk        ; -4.122 ; -4.122 ; Rise       ; clk             ;
;  win[9]   ; clk        ; -4.129 ; -4.129 ; Rise       ; clk             ;
;  win[10]  ; clk        ; -3.614 ; -3.614 ; Rise       ; clk             ;
;  win[11]  ; clk        ; -3.935 ; -3.935 ; Rise       ; clk             ;
;  win[12]  ; clk        ; -3.615 ; -3.615 ; Rise       ; clk             ;
;  win[13]  ; clk        ; -4.112 ; -4.112 ; Rise       ; clk             ;
;  win[14]  ; clk        ; -3.953 ; -3.953 ; Rise       ; clk             ;
;  win[15]  ; clk        ; -4.105 ; -4.105 ; Rise       ; clk             ;
;  win[16]  ; clk        ; -3.770 ; -3.770 ; Rise       ; clk             ;
;  win[17]  ; clk        ; -3.914 ; -3.914 ; Rise       ; clk             ;
;  win[18]  ; clk        ; -3.921 ; -3.921 ; Rise       ; clk             ;
;  win[19]  ; clk        ; -3.969 ; -3.969 ; Rise       ; clk             ;
;  win[20]  ; clk        ; -4.222 ; -4.222 ; Rise       ; clk             ;
;  win[21]  ; clk        ; -4.014 ; -4.014 ; Rise       ; clk             ;
;  win[22]  ; clk        ; -4.549 ; -4.549 ; Rise       ; clk             ;
;  win[23]  ; clk        ; -3.928 ; -3.928 ; Rise       ; clk             ;
;  win[24]  ; clk        ; -4.365 ; -4.365 ; Rise       ; clk             ;
;  win[25]  ; clk        ; -4.818 ; -4.818 ; Rise       ; clk             ;
;  win[26]  ; clk        ; -3.935 ; -3.935 ; Rise       ; clk             ;
;  win[27]  ; clk        ; -4.056 ; -4.056 ; Rise       ; clk             ;
;  win[28]  ; clk        ; -3.988 ; -3.988 ; Rise       ; clk             ;
;  win[29]  ; clk        ; -4.225 ; -4.225 ; Rise       ; clk             ;
;  win[30]  ; clk        ; -4.368 ; -4.368 ; Rise       ; clk             ;
;  win[31]  ; clk        ; -3.951 ; -3.951 ; Rise       ; clk             ;
;  win[32]  ; clk        ; -4.375 ; -4.375 ; Rise       ; clk             ;
;  win[33]  ; clk        ; -4.057 ; -4.057 ; Rise       ; clk             ;
;  win[34]  ; clk        ; -4.828 ; -4.828 ; Rise       ; clk             ;
;  win[35]  ; clk        ; -3.648 ; -3.648 ; Rise       ; clk             ;
;  win[36]  ; clk        ; -4.045 ; -4.045 ; Rise       ; clk             ;
;  win[37]  ; clk        ; -3.923 ; -3.923 ; Rise       ; clk             ;
;  win[38]  ; clk        ; -3.910 ; -3.910 ; Rise       ; clk             ;
;  win[39]  ; clk        ; -4.052 ; -4.052 ; Rise       ; clk             ;
;  win[40]  ; clk        ; -4.269 ; -4.269 ; Rise       ; clk             ;
;  win[41]  ; clk        ; -4.201 ; -4.201 ; Rise       ; clk             ;
;  win[42]  ; clk        ; -3.935 ; -3.935 ; Rise       ; clk             ;
;  win[43]  ; clk        ; -3.924 ; -3.924 ; Rise       ; clk             ;
;  win[44]  ; clk        ; -3.959 ; -3.959 ; Rise       ; clk             ;
;  win[45]  ; clk        ; -4.657 ; -4.657 ; Rise       ; clk             ;
;  win[46]  ; clk        ; -4.061 ; -4.061 ; Rise       ; clk             ;
;  win[47]  ; clk        ; -3.929 ; -3.929 ; Rise       ; clk             ;
;  win[48]  ; clk        ; -4.210 ; -4.210 ; Rise       ; clk             ;
;  win[49]  ; clk        ; -4.515 ; -4.515 ; Rise       ; clk             ;
; xin[*]    ; clk        ; 0.358  ; 0.358  ; Rise       ; clk             ;
;  xin[0]   ; clk        ; -4.297 ; -4.297 ; Rise       ; clk             ;
;  xin[1]   ; clk        ; -3.960 ; -3.960 ; Rise       ; clk             ;
;  xin[2]   ; clk        ; -4.039 ; -4.039 ; Rise       ; clk             ;
;  xin[3]   ; clk        ; -4.393 ; -4.393 ; Rise       ; clk             ;
;  xin[4]   ; clk        ; 0.358  ; 0.358  ; Rise       ; clk             ;
;  xin[5]   ; clk        ; 0.357  ; 0.357  ; Rise       ; clk             ;
;  xin[6]   ; clk        ; -4.541 ; -4.541 ; Rise       ; clk             ;
;  xin[7]   ; clk        ; -3.914 ; -3.914 ; Rise       ; clk             ;
;  xin[8]   ; clk        ; -4.891 ; -4.891 ; Rise       ; clk             ;
;  xin[9]   ; clk        ; -3.633 ; -3.633 ; Rise       ; clk             ;
;  xin[10]  ; clk        ; -3.923 ; -3.923 ; Rise       ; clk             ;
;  xin[11]  ; clk        ; -4.631 ; -4.631 ; Rise       ; clk             ;
;  xin[12]  ; clk        ; -3.950 ; -3.950 ; Rise       ; clk             ;
;  xin[13]  ; clk        ; -4.188 ; -4.188 ; Rise       ; clk             ;
;  xin[14]  ; clk        ; -3.604 ; -3.604 ; Rise       ; clk             ;
;  xin[15]  ; clk        ; -4.712 ; -4.712 ; Rise       ; clk             ;
;  xin[16]  ; clk        ; -4.889 ; -4.889 ; Rise       ; clk             ;
;  xin[17]  ; clk        ; -4.517 ; -4.517 ; Rise       ; clk             ;
;  xin[18]  ; clk        ; -4.496 ; -4.496 ; Rise       ; clk             ;
;  xin[19]  ; clk        ; -4.115 ; -4.115 ; Rise       ; clk             ;
;  xin[20]  ; clk        ; -4.262 ; -4.262 ; Rise       ; clk             ;
;  xin[21]  ; clk        ; -3.905 ; -3.905 ; Rise       ; clk             ;
;  xin[22]  ; clk        ; -4.028 ; -4.028 ; Rise       ; clk             ;
;  xin[23]  ; clk        ; -3.988 ; -3.988 ; Rise       ; clk             ;
;  xin[24]  ; clk        ; -4.092 ; -4.092 ; Rise       ; clk             ;
;  xin[25]  ; clk        ; -3.606 ; -3.606 ; Rise       ; clk             ;
;  xin[26]  ; clk        ; -4.003 ; -4.003 ; Rise       ; clk             ;
;  xin[27]  ; clk        ; -4.064 ; -4.064 ; Rise       ; clk             ;
;  xin[28]  ; clk        ; -4.221 ; -4.221 ; Rise       ; clk             ;
;  xin[29]  ; clk        ; -3.605 ; -3.605 ; Rise       ; clk             ;
;  xin[30]  ; clk        ; -4.046 ; -4.046 ; Rise       ; clk             ;
;  xin[31]  ; clk        ; -4.205 ; -4.205 ; Rise       ; clk             ;
;  xin[32]  ; clk        ; -3.918 ; -3.918 ; Rise       ; clk             ;
;  xin[33]  ; clk        ; -3.997 ; -3.997 ; Rise       ; clk             ;
;  xin[34]  ; clk        ; -3.938 ; -3.938 ; Rise       ; clk             ;
;  xin[35]  ; clk        ; -4.257 ; -4.257 ; Rise       ; clk             ;
;  xin[36]  ; clk        ; -4.019 ; -4.019 ; Rise       ; clk             ;
;  xin[37]  ; clk        ; -3.606 ; -3.606 ; Rise       ; clk             ;
;  xin[38]  ; clk        ; -3.616 ; -3.616 ; Rise       ; clk             ;
;  xin[39]  ; clk        ; -4.201 ; -4.201 ; Rise       ; clk             ;
;  xin[40]  ; clk        ; -3.936 ; -3.936 ; Rise       ; clk             ;
;  xin[41]  ; clk        ; -3.923 ; -3.923 ; Rise       ; clk             ;
;  xin[42]  ; clk        ; -4.108 ; -4.108 ; Rise       ; clk             ;
;  xin[43]  ; clk        ; -3.775 ; -3.775 ; Rise       ; clk             ;
;  xin[44]  ; clk        ; -3.626 ; -3.626 ; Rise       ; clk             ;
;  xin[45]  ; clk        ; -3.933 ; -3.933 ; Rise       ; clk             ;
;  xin[46]  ; clk        ; -3.927 ; -3.927 ; Rise       ; clk             ;
;  xin[47]  ; clk        ; 0.200  ; 0.200  ; Rise       ; clk             ;
;  xin[48]  ; clk        ; 0.244  ; 0.244  ; Rise       ; clk             ;
;  xin[49]  ; clk        ; 0.245  ; 0.245  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ser_out[*]   ; clk        ; 8.114 ; 8.114 ; Rise       ; clk             ;
;  ser_out[0]  ; clk        ; 7.503 ; 7.503 ; Rise       ; clk             ;
;  ser_out[1]  ; clk        ; 7.810 ; 7.810 ; Rise       ; clk             ;
;  ser_out[2]  ; clk        ; 7.358 ; 7.358 ; Rise       ; clk             ;
;  ser_out[3]  ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
;  ser_out[4]  ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[5]  ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[6]  ; clk        ; 7.487 ; 7.487 ; Rise       ; clk             ;
;  ser_out[7]  ; clk        ; 7.617 ; 7.617 ; Rise       ; clk             ;
;  ser_out[8]  ; clk        ; 7.729 ; 7.729 ; Rise       ; clk             ;
;  ser_out[9]  ; clk        ; 8.114 ; 8.114 ; Rise       ; clk             ;
;  ser_out[10] ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  ser_out[11] ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[12] ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  ser_out[13] ; clk        ; 7.705 ; 7.705 ; Rise       ; clk             ;
;  ser_out[14] ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  ser_out[15] ; clk        ; 7.343 ; 7.343 ; Rise       ; clk             ;
;  ser_out[16] ; clk        ; 7.360 ; 7.360 ; Rise       ; clk             ;
;  ser_out[17] ; clk        ; 7.349 ; 7.349 ; Rise       ; clk             ;
;  ser_out[18] ; clk        ; 7.390 ; 7.390 ; Rise       ; clk             ;
;  ser_out[19] ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  ser_out[20] ; clk        ; 7.343 ; 7.343 ; Rise       ; clk             ;
;  ser_out[21] ; clk        ; 7.359 ; 7.359 ; Rise       ; clk             ;
;  ser_out[22] ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  ser_out[23] ; clk        ; 6.966 ; 6.966 ; Rise       ; clk             ;
;  ser_out[24] ; clk        ; 7.420 ; 7.420 ; Rise       ; clk             ;
;  ser_out[25] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  ser_out[26] ; clk        ; 7.160 ; 7.160 ; Rise       ; clk             ;
;  ser_out[27] ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  ser_out[28] ; clk        ; 6.965 ; 6.965 ; Rise       ; clk             ;
;  ser_out[29] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  ser_out[30] ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  ser_out[31] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  ser_out[32] ; clk        ; 6.860 ; 6.860 ; Rise       ; clk             ;
;  ser_out[33] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  ser_out[34] ; clk        ; 7.135 ; 7.135 ; Rise       ; clk             ;
;  ser_out[35] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  ser_out[36] ; clk        ; 6.972 ; 6.972 ; Rise       ; clk             ;
;  ser_out[37] ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  ser_out[38] ; clk        ; 7.451 ; 7.451 ; Rise       ; clk             ;
;  ser_out[39] ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  ser_out[40] ; clk        ; 7.454 ; 7.454 ; Rise       ; clk             ;
;  ser_out[41] ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  ser_out[42] ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  ser_out[43] ; clk        ; 7.402 ; 7.402 ; Rise       ; clk             ;
;  ser_out[44] ; clk        ; 7.117 ; 7.117 ; Rise       ; clk             ;
;  ser_out[45] ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  ser_out[46] ; clk        ; 6.824 ; 6.824 ; Rise       ; clk             ;
;  ser_out[47] ; clk        ; 6.995 ; 6.995 ; Rise       ; clk             ;
;  ser_out[48] ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  ser_out[49] ; clk        ; 7.001 ; 7.001 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ser_out[*]   ; clk        ; 6.824 ; 6.824 ; Rise       ; clk             ;
;  ser_out[0]  ; clk        ; 7.503 ; 7.503 ; Rise       ; clk             ;
;  ser_out[1]  ; clk        ; 7.810 ; 7.810 ; Rise       ; clk             ;
;  ser_out[2]  ; clk        ; 7.358 ; 7.358 ; Rise       ; clk             ;
;  ser_out[3]  ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
;  ser_out[4]  ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[5]  ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[6]  ; clk        ; 7.487 ; 7.487 ; Rise       ; clk             ;
;  ser_out[7]  ; clk        ; 7.617 ; 7.617 ; Rise       ; clk             ;
;  ser_out[8]  ; clk        ; 7.729 ; 7.729 ; Rise       ; clk             ;
;  ser_out[9]  ; clk        ; 8.114 ; 8.114 ; Rise       ; clk             ;
;  ser_out[10] ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  ser_out[11] ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[12] ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  ser_out[13] ; clk        ; 7.705 ; 7.705 ; Rise       ; clk             ;
;  ser_out[14] ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  ser_out[15] ; clk        ; 7.343 ; 7.343 ; Rise       ; clk             ;
;  ser_out[16] ; clk        ; 7.360 ; 7.360 ; Rise       ; clk             ;
;  ser_out[17] ; clk        ; 7.349 ; 7.349 ; Rise       ; clk             ;
;  ser_out[18] ; clk        ; 7.390 ; 7.390 ; Rise       ; clk             ;
;  ser_out[19] ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  ser_out[20] ; clk        ; 7.343 ; 7.343 ; Rise       ; clk             ;
;  ser_out[21] ; clk        ; 7.359 ; 7.359 ; Rise       ; clk             ;
;  ser_out[22] ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  ser_out[23] ; clk        ; 6.966 ; 6.966 ; Rise       ; clk             ;
;  ser_out[24] ; clk        ; 7.420 ; 7.420 ; Rise       ; clk             ;
;  ser_out[25] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  ser_out[26] ; clk        ; 7.160 ; 7.160 ; Rise       ; clk             ;
;  ser_out[27] ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  ser_out[28] ; clk        ; 6.965 ; 6.965 ; Rise       ; clk             ;
;  ser_out[29] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  ser_out[30] ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  ser_out[31] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  ser_out[32] ; clk        ; 6.860 ; 6.860 ; Rise       ; clk             ;
;  ser_out[33] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  ser_out[34] ; clk        ; 7.135 ; 7.135 ; Rise       ; clk             ;
;  ser_out[35] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  ser_out[36] ; clk        ; 6.972 ; 6.972 ; Rise       ; clk             ;
;  ser_out[37] ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  ser_out[38] ; clk        ; 7.451 ; 7.451 ; Rise       ; clk             ;
;  ser_out[39] ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  ser_out[40] ; clk        ; 7.454 ; 7.454 ; Rise       ; clk             ;
;  ser_out[41] ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  ser_out[42] ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  ser_out[43] ; clk        ; 7.402 ; 7.402 ; Rise       ; clk             ;
;  ser_out[44] ; clk        ; 7.117 ; 7.117 ; Rise       ; clk             ;
;  ser_out[45] ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  ser_out[46] ; clk        ; 6.824 ; 6.824 ; Rise       ; clk             ;
;  ser_out[47] ; clk        ; 6.995 ; 6.995 ; Rise       ; clk             ;
;  ser_out[48] ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  ser_out[49] ; clk        ; 7.001 ; 7.001 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.132 ; -1089.172     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -2054.180             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.132 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.143      ;
; -4.093 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.104      ;
; -4.041 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.052      ;
; -4.040 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.051      ;
; -4.031 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.022      ;
; -4.021 ; sig_altmult_accum:MAC0|a_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 5.018      ;
; -4.010 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.021      ;
; -4.007 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.018      ;
; -4.002 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.013      ;
; -3.998 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.009      ;
; -3.997 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.988      ;
; -3.980 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.971      ;
; -3.978 ; sig_altmult_accum:MAC0|a_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.975      ;
; -3.973 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.984      ;
; -3.971 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.982      ;
; -3.968 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.979      ;
; -3.964 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.975      ;
; -3.962 ; sig_altmult_accum:MAC0|a_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.959      ;
; -3.960 ; sig_altmult_accum:MAC0|a_reg[3]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.971      ;
; -3.949 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.960      ;
; -3.940 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.931      ;
; -3.939 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.950      ;
; -3.934 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.945      ;
; -3.930 ; sig_altmult_accum:MAC0|a_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.927      ;
; -3.926 ; sig_altmult_accum:MAC0|a_reg[4]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.937      ;
; -3.926 ; sig_altmult_accum:MAC0|a_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.937      ;
; -3.919 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.930      ;
; -3.918 ; sig_altmult_accum:MAC0|b_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.929      ;
; -3.915 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.926      ;
; -3.912 ; sig_altmult_accum:MAC0|b_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.903      ;
; -3.909 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.900      ;
; -3.907 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.918      ;
; -3.906 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.897      ;
; -3.906 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.897      ;
; -3.905 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.916      ;
; -3.904 ; sig_altmult_accum:MAC0|a_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.915      ;
; -3.903 ; sig_altmult_accum:MAC0|a_reg[5]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.914      ;
; -3.902 ; sig_altmult_accum:MAC0|a_reg[21]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.899      ;
; -3.902 ; sig_altmult_accum:MAC0|a_reg[22]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.899      ;
; -3.902 ; sig_altmult_accum:MAC0|a_reg[23]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.899      ;
; -3.902 ; sig_altmult_accum:MAC0|a_reg[24]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.899      ;
; -3.900 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.911      ;
; -3.899 ; sig_altmult_accum:MAC0|b_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.896      ;
; -3.896 ; sig_altmult_accum:MAC0|a_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.893      ;
; -3.889 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.880      ;
; -3.887 ; sig_altmult_accum:MAC0|a_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.884      ;
; -3.885 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.896      ;
; -3.881 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.892      ;
; -3.880 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.891      ;
; -3.877 ; sig_altmult_accum:MAC0|a_reg[6]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.888      ;
; -3.876 ; sig_altmult_accum:MAC0|b_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.887      ;
; -3.875 ; sig_altmult_accum:MAC0|a_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.866      ;
; -3.873 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.884      ;
; -3.873 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.884      ;
; -3.872 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.863      ;
; -3.872 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.863      ;
; -3.871 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[93] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.882      ;
; -3.871 ; sig_altmult_accum:MAC0|a_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.868      ;
; -3.869 ; sig_altmult_accum:MAC0|a_reg[3]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.880      ;
; -3.868 ; sig_altmult_accum:MAC0|a_reg[4]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.879      ;
; -3.866 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.877      ;
; -3.862 ; sig_altmult_accum:MAC0|a_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.859      ;
; -3.859 ; sig_altmult_accum:MAC0|b_reg[4]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.850      ;
; -3.859 ; sig_altmult_accum:MAC0|b_reg[5]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.850      ;
; -3.858 ; sig_altmult_accum:MAC0|a_reg[38]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.849      ;
; -3.856 ; sig_altmult_accum:MAC0|b_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.853      ;
; -3.855 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.846      ;
; -3.853 ; sig_altmult_accum:MAC0|a_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.850      ;
; -3.851 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.862      ;
; -3.847 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.858      ;
; -3.846 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.857      ;
; -3.842 ; sig_altmult_accum:MAC0|b_reg[37]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.853      ;
; -3.840 ; sig_altmult_accum:MAC0|b_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.837      ;
; -3.839 ; sig_altmult_accum:MAC0|a_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.850      ;
; -3.839 ; sig_altmult_accum:MAC0|a_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.850      ;
; -3.838 ; sig_altmult_accum:MAC0|b_reg[21]             ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.849      ;
; -3.838 ; sig_altmult_accum:MAC0|b_reg[0]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.829      ;
; -3.838 ; sig_altmult_accum:MAC0|b_reg[1]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.829      ;
; -3.837 ; sig_altmult_accum:MAC0|a_reg[0]              ; sig_altmult_accum:MAC0|pdt_reg[92] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.848      ;
; -3.837 ; sig_altmult_accum:MAC0|a_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.834      ;
; -3.835 ; sig_altmult_accum:MAC0|a_reg[4]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.846      ;
; -3.835 ; sig_altmult_accum:MAC0|a_reg[3]              ; sig_altmult_accum:MAC0|pdt_reg[97] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.846      ;
; -3.835 ; sig_altmult_accum:MAC0|a_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.846      ;
; -3.832 ; sig_altmult_accum:MAC0|a_reg[1]              ; sig_altmult_accum:MAC0|pdt_reg[93] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.843      ;
; -3.828 ; sig_altmult_accum:MAC0|a_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.825      ;
; -3.827 ; sig_altmult_accum:MAC0|b_reg[20]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.838      ;
; -3.821 ; sig_altmult_accum:MAC0|a_reg[7]              ; sig_altmult_accum:MAC0|pdt_reg[99] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.832      ;
; -3.821 ; sig_altmult_accum:MAC0|b_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.812      ;
; -3.821 ; sig_altmult_accum:MAC0|b_reg[2]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.812      ;
; -3.819 ; sig_altmult_accum:MAC0|a_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.816      ;
; -3.818 ; sig_altmult_accum:MAC0|a_reg[36]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.809      ;
; -3.817 ; sig_altmult_accum:MAC0|b_reg[18]             ; sig_altmult_accum:MAC0|pdt_reg[95] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.828      ;
; -3.813 ; sig_altmult_accum:MAC0|a_reg[3]~_Duplicate_1 ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.824      ;
; -3.813 ; sig_altmult_accum:MAC0|a_reg[2]              ; sig_altmult_accum:MAC0|pdt_reg[94] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.824      ;
; -3.812 ; sig_altmult_accum:MAC0|b_reg[19]             ; sig_altmult_accum:MAC0|pdt_reg[96] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.823      ;
; -3.812 ; sig_altmult_accum:MAC0|a_reg[5]              ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.823      ;
; -3.811 ; sig_altmult_accum:MAC0|a_reg[21]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.808      ;
; -3.811 ; sig_altmult_accum:MAC0|a_reg[22]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.808      ;
; -3.811 ; sig_altmult_accum:MAC0|a_reg[23]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.808      ;
; -3.811 ; sig_altmult_accum:MAC0|a_reg[24]             ; sig_altmult_accum:MAC0|pdt_reg[98] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.808      ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; radd[2]                              ; radd[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; radd[3]                              ; radd[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; radd[4]                              ; radd[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; radd[5]                              ; radd[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; radd[0]                              ; radd[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; radd[1]                              ; radd[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; radd[6]                              ; radd[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.226 ; sig_altmult_accum:MAC0|adder_out[99] ; sig_altmult_accum:MAC0|adder_out[99] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.374      ;
; 0.335 ; sig_altmult_accum:MAC0|adder_out[1]  ; sig_altmult_accum:MAC0|adder_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; sig_altmult_accum:MAC0|adder_out[26] ; sig_altmult_accum:MAC0|adder_out[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; sig_altmult_accum:MAC0|adder_out[42] ; sig_altmult_accum:MAC0|adder_out[42] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; sig_altmult_accum:MAC0|adder_out[51] ; sig_altmult_accum:MAC0|adder_out[51] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[3]  ; sig_altmult_accum:MAC0|adder_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[5]  ; sig_altmult_accum:MAC0|adder_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[23] ; sig_altmult_accum:MAC0|adder_out[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[25] ; sig_altmult_accum:MAC0|adder_out[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[46] ; sig_altmult_accum:MAC0|adder_out[46] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[49] ; sig_altmult_accum:MAC0|adder_out[49] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; sig_altmult_accum:MAC0|adder_out[81] ; sig_altmult_accum:MAC0|adder_out[81] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.338 ; sig_altmult_accum:MAC0|adder_out[11] ; sig_altmult_accum:MAC0|adder_out[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; sig_altmult_accum:MAC0|adder_out[27] ; sig_altmult_accum:MAC0|adder_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; sig_altmult_accum:MAC0|adder_out[90] ; sig_altmult_accum:MAC0|adder_out[90] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; sig_altmult_accum:MAC0|adder_out[91] ; sig_altmult_accum:MAC0|adder_out[91] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[7]  ; sig_altmult_accum:MAC0|adder_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[10] ; sig_altmult_accum:MAC0|adder_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[12] ; sig_altmult_accum:MAC0|adder_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[14] ; sig_altmult_accum:MAC0|adder_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[17] ; sig_altmult_accum:MAC0|adder_out[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[19] ; sig_altmult_accum:MAC0|adder_out[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[21] ; sig_altmult_accum:MAC0|adder_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[28] ; sig_altmult_accum:MAC0|adder_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[30] ; sig_altmult_accum:MAC0|adder_out[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[33] ; sig_altmult_accum:MAC0|adder_out[33] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[35] ; sig_altmult_accum:MAC0|adder_out[35] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[37] ; sig_altmult_accum:MAC0|adder_out[37] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[39] ; sig_altmult_accum:MAC0|adder_out[39] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[67] ; sig_altmult_accum:MAC0|adder_out[67] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[69] ; sig_altmult_accum:MAC0|adder_out[69] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[71] ; sig_altmult_accum:MAC0|adder_out[71] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[73] ; sig_altmult_accum:MAC0|adder_out[73] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; sig_altmult_accum:MAC0|adder_out[74] ; sig_altmult_accum:MAC0|adder_out[74] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; sig_altmult_accum:MAC0|adder_out[8]  ; sig_altmult_accum:MAC0|adder_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; sig_altmult_accum:MAC0|adder_out[9]  ; sig_altmult_accum:MAC0|adder_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; sig_altmult_accum:MAC0|adder_out[40] ; sig_altmult_accum:MAC0|adder_out[40] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; sig_altmult_accum:MAC0|adder_out[41] ; sig_altmult_accum:MAC0|adder_out[41] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; sig_altmult_accum:MAC0|adder_out[58] ; sig_altmult_accum:MAC0|adder_out[58] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; sig_altmult_accum:MAC0|adder_out[75] ; sig_altmult_accum:MAC0|adder_out[75] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[55] ; sig_altmult_accum:MAC0|adder_out[55] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[60] ; sig_altmult_accum:MAC0|adder_out[60] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[62] ; sig_altmult_accum:MAC0|adder_out[62] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[65] ; sig_altmult_accum:MAC0|adder_out[65] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[83] ; sig_altmult_accum:MAC0|adder_out[83] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[85] ; sig_altmult_accum:MAC0|adder_out[85] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[87] ; sig_altmult_accum:MAC0|adder_out[87] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[92] ; sig_altmult_accum:MAC0|adder_out[92] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[94] ; sig_altmult_accum:MAC0|adder_out[94] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; sig_altmult_accum:MAC0|adder_out[97] ; sig_altmult_accum:MAC0|adder_out[97] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; sig_altmult_accum:MAC0|adder_out[56] ; sig_altmult_accum:MAC0|adder_out[56] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; sig_altmult_accum:MAC0|adder_out[57] ; sig_altmult_accum:MAC0|adder_out[57] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; sig_altmult_accum:MAC0|adder_out[88] ; sig_altmult_accum:MAC0|adder_out[88] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; sig_altmult_accum:MAC0|adder_out[89] ; sig_altmult_accum:MAC0|adder_out[89] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.346 ; sig_altmult_accum:MAC0|adder_out[0]  ; sig_altmult_accum:MAC0|adder_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.347 ; sig_altmult_accum:MAC0|adder_out[98] ; sig_altmult_accum:MAC0|adder_out[98] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[2]  ; sig_altmult_accum:MAC0|adder_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[4]  ; sig_altmult_accum:MAC0|adder_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[13] ; sig_altmult_accum:MAC0|adder_out[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[18] ; sig_altmult_accum:MAC0|adder_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[20] ; sig_altmult_accum:MAC0|adder_out[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[29] ; sig_altmult_accum:MAC0|adder_out[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[34] ; sig_altmult_accum:MAC0|adder_out[34] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[36] ; sig_altmult_accum:MAC0|adder_out[36] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[45] ; sig_altmult_accum:MAC0|adder_out[45] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[50] ; sig_altmult_accum:MAC0|adder_out[50] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; sig_altmult_accum:MAC0|adder_out[52] ; sig_altmult_accum:MAC0|adder_out[52] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[6]  ; sig_altmult_accum:MAC0|adder_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[15] ; sig_altmult_accum:MAC0|adder_out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[16] ; sig_altmult_accum:MAC0|adder_out[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[22] ; sig_altmult_accum:MAC0|adder_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[31] ; sig_altmult_accum:MAC0|adder_out[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[32] ; sig_altmult_accum:MAC0|adder_out[32] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[38] ; sig_altmult_accum:MAC0|adder_out[38] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[47] ; sig_altmult_accum:MAC0|adder_out[47] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sig_altmult_accum:MAC0|adder_out[48] ; sig_altmult_accum:MAC0|adder_out[48] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[61] ; sig_altmult_accum:MAC0|adder_out[61] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[66] ; sig_altmult_accum:MAC0|adder_out[66] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[68] ; sig_altmult_accum:MAC0|adder_out[68] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[77] ; sig_altmult_accum:MAC0|adder_out[77] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[82] ; sig_altmult_accum:MAC0|adder_out[82] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[84] ; sig_altmult_accum:MAC0|adder_out[84] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; sig_altmult_accum:MAC0|adder_out[93] ; sig_altmult_accum:MAC0|adder_out[93] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[63] ; sig_altmult_accum:MAC0|adder_out[63] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[64] ; sig_altmult_accum:MAC0|adder_out[64] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[70] ; sig_altmult_accum:MAC0|adder_out[70] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[79] ; sig_altmult_accum:MAC0|adder_out[79] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[80] ; sig_altmult_accum:MAC0|adder_out[80] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[86] ; sig_altmult_accum:MAC0|adder_out[86] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[95] ; sig_altmult_accum:MAC0|adder_out[95] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; sig_altmult_accum:MAC0|adder_out[96] ; sig_altmult_accum:MAC0|adder_out[96] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.412 ; radd[1]                              ; radd[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.412 ; sig_altmult_accum:MAC0|pdt_reg[1]    ; sig_altmult_accum:MAC0|adder_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.560      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; single_clock_rw_ram:wRAM|altsyncram:ram_block_rtl_0|altsyncram_aha1:auto_generated|ram_block1a18~porta_datain_reg15 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; 2.583  ; 2.583  ; Rise       ; clk             ;
; win[*]    ; clk        ; 2.260  ; 2.260  ; Rise       ; clk             ;
;  win[0]   ; clk        ; -0.315 ; -0.315 ; Rise       ; clk             ;
;  win[1]   ; clk        ; 1.960  ; 1.960  ; Rise       ; clk             ;
;  win[2]   ; clk        ; 1.880  ; 1.880  ; Rise       ; clk             ;
;  win[3]   ; clk        ; 1.916  ; 1.916  ; Rise       ; clk             ;
;  win[4]   ; clk        ; 1.997  ; 1.997  ; Rise       ; clk             ;
;  win[5]   ; clk        ; 1.927  ; 1.927  ; Rise       ; clk             ;
;  win[6]   ; clk        ; 2.259  ; 2.259  ; Rise       ; clk             ;
;  win[7]   ; clk        ; 1.912  ; 1.912  ; Rise       ; clk             ;
;  win[8]   ; clk        ; 2.008  ; 2.008  ; Rise       ; clk             ;
;  win[9]   ; clk        ; 2.012  ; 2.012  ; Rise       ; clk             ;
;  win[10]  ; clk        ; 1.821  ; 1.821  ; Rise       ; clk             ;
;  win[11]  ; clk        ; 1.939  ; 1.939  ; Rise       ; clk             ;
;  win[12]  ; clk        ; 1.818  ; 1.818  ; Rise       ; clk             ;
;  win[13]  ; clk        ; 1.995  ; 1.995  ; Rise       ; clk             ;
;  win[14]  ; clk        ; 1.946  ; 1.946  ; Rise       ; clk             ;
;  win[15]  ; clk        ; 1.985  ; 1.985  ; Rise       ; clk             ;
;  win[16]  ; clk        ; 1.880  ; 1.880  ; Rise       ; clk             ;
;  win[17]  ; clk        ; 1.940  ; 1.940  ; Rise       ; clk             ;
;  win[18]  ; clk        ; 1.931  ; 1.931  ; Rise       ; clk             ;
;  win[19]  ; clk        ; 1.968  ; 1.968  ; Rise       ; clk             ;
;  win[20]  ; clk        ; 2.032  ; 2.032  ; Rise       ; clk             ;
;  win[21]  ; clk        ; 1.992  ; 1.992  ; Rise       ; clk             ;
;  win[22]  ; clk        ; 2.149  ; 2.149  ; Rise       ; clk             ;
;  win[23]  ; clk        ; 1.935  ; 1.935  ; Rise       ; clk             ;
;  win[24]  ; clk        ; 2.134  ; 2.134  ; Rise       ; clk             ;
;  win[25]  ; clk        ; 2.250  ; 2.250  ; Rise       ; clk             ;
;  win[26]  ; clk        ; 1.938  ; 1.938  ; Rise       ; clk             ;
;  win[27]  ; clk        ; 2.004  ; 2.004  ; Rise       ; clk             ;
;  win[28]  ; clk        ; 1.982  ; 1.982  ; Rise       ; clk             ;
;  win[29]  ; clk        ; 2.038  ; 2.038  ; Rise       ; clk             ;
;  win[30]  ; clk        ; 2.132  ; 2.132  ; Rise       ; clk             ;
;  win[31]  ; clk        ; 1.948  ; 1.948  ; Rise       ; clk             ;
;  win[32]  ; clk        ; 2.125  ; 2.125  ; Rise       ; clk             ;
;  win[33]  ; clk        ; 2.014  ; 2.014  ; Rise       ; clk             ;
;  win[34]  ; clk        ; 2.242  ; 2.242  ; Rise       ; clk             ;
;  win[35]  ; clk        ; 1.846  ; 1.846  ; Rise       ; clk             ;
;  win[36]  ; clk        ; 2.022  ; 2.022  ; Rise       ; clk             ;
;  win[37]  ; clk        ; 1.951  ; 1.951  ; Rise       ; clk             ;
;  win[38]  ; clk        ; 1.922  ; 1.922  ; Rise       ; clk             ;
;  win[39]  ; clk        ; 2.022  ; 2.022  ; Rise       ; clk             ;
;  win[40]  ; clk        ; 2.069  ; 2.069  ; Rise       ; clk             ;
;  win[41]  ; clk        ; 2.109  ; 2.109  ; Rise       ; clk             ;
;  win[42]  ; clk        ; 1.939  ; 1.939  ; Rise       ; clk             ;
;  win[43]  ; clk        ; 1.935  ; 1.935  ; Rise       ; clk             ;
;  win[44]  ; clk        ; 1.975  ; 1.975  ; Rise       ; clk             ;
;  win[45]  ; clk        ; 2.260  ; 2.260  ; Rise       ; clk             ;
;  win[46]  ; clk        ; 2.024  ; 2.024  ; Rise       ; clk             ;
;  win[47]  ; clk        ; 1.937  ; 1.937  ; Rise       ; clk             ;
;  win[48]  ; clk        ; 2.026  ; 2.026  ; Rise       ; clk             ;
;  win[49]  ; clk        ; 2.143  ; 2.143  ; Rise       ; clk             ;
; xin[*]    ; clk        ; 2.319  ; 2.319  ; Rise       ; clk             ;
;  xin[0]   ; clk        ; 2.065  ; 2.065  ; Rise       ; clk             ;
;  xin[1]   ; clk        ; 1.951  ; 1.951  ; Rise       ; clk             ;
;  xin[2]   ; clk        ; 2.008  ; 2.008  ; Rise       ; clk             ;
;  xin[3]   ; clk        ; 2.143  ; 2.143  ; Rise       ; clk             ;
;  xin[4]   ; clk        ; -0.320 ; -0.320 ; Rise       ; clk             ;
;  xin[5]   ; clk        ; -0.318 ; -0.318 ; Rise       ; clk             ;
;  xin[6]   ; clk        ; 2.140  ; 2.140  ; Rise       ; clk             ;
;  xin[7]   ; clk        ; 1.926  ; 1.926  ; Rise       ; clk             ;
;  xin[8]   ; clk        ; 2.292  ; 2.292  ; Rise       ; clk             ;
;  xin[9]   ; clk        ; 1.834  ; 1.834  ; Rise       ; clk             ;
;  xin[10]  ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  xin[11]  ; clk        ; 2.233  ; 2.233  ; Rise       ; clk             ;
;  xin[12]  ; clk        ; 1.948  ; 1.948  ; Rise       ; clk             ;
;  xin[13]  ; clk        ; 2.015  ; 2.015  ; Rise       ; clk             ;
;  xin[14]  ; clk        ; 1.808  ; 1.808  ; Rise       ; clk             ;
;  xin[15]  ; clk        ; 2.251  ; 2.251  ; Rise       ; clk             ;
;  xin[16]  ; clk        ; 2.319  ; 2.319  ; Rise       ; clk             ;
;  xin[17]  ; clk        ; 2.114  ; 2.114  ; Rise       ; clk             ;
;  xin[18]  ; clk        ; 2.123  ; 2.123  ; Rise       ; clk             ;
;  xin[19]  ; clk        ; 2.058  ; 2.058  ; Rise       ; clk             ;
;  xin[20]  ; clk        ; 2.071  ; 2.071  ; Rise       ; clk             ;
;  xin[21]  ; clk        ; 1.946  ; 1.946  ; Rise       ; clk             ;
;  xin[22]  ; clk        ; 2.001  ; 2.001  ; Rise       ; clk             ;
;  xin[23]  ; clk        ; 1.977  ; 1.977  ; Rise       ; clk             ;
;  xin[24]  ; clk        ; 2.035  ; 2.035  ; Rise       ; clk             ;
;  xin[25]  ; clk        ; 1.812  ; 1.812  ; Rise       ; clk             ;
;  xin[26]  ; clk        ; 1.998  ; 1.998  ; Rise       ; clk             ;
;  xin[27]  ; clk        ; 2.024  ; 2.024  ; Rise       ; clk             ;
;  xin[28]  ; clk        ; 2.039  ; 2.039  ; Rise       ; clk             ;
;  xin[29]  ; clk        ; 1.812  ; 1.812  ; Rise       ; clk             ;
;  xin[30]  ; clk        ; 2.016  ; 2.016  ; Rise       ; clk             ;
;  xin[31]  ; clk        ; 2.030  ; 2.030  ; Rise       ; clk             ;
;  xin[32]  ; clk        ; 1.922  ; 1.922  ; Rise       ; clk             ;
;  xin[33]  ; clk        ; 1.981  ; 1.981  ; Rise       ; clk             ;
;  xin[34]  ; clk        ; 1.938  ; 1.938  ; Rise       ; clk             ;
;  xin[35]  ; clk        ; 2.059  ; 2.059  ; Rise       ; clk             ;
;  xin[36]  ; clk        ; 1.992  ; 1.992  ; Rise       ; clk             ;
;  xin[37]  ; clk        ; 1.812  ; 1.812  ; Rise       ; clk             ;
;  xin[38]  ; clk        ; 1.820  ; 1.820  ; Rise       ; clk             ;
;  xin[39]  ; clk        ; 2.022  ; 2.022  ; Rise       ; clk             ;
;  xin[40]  ; clk        ; 1.938  ; 1.938  ; Rise       ; clk             ;
;  xin[41]  ; clk        ; 1.941  ; 1.941  ; Rise       ; clk             ;
;  xin[42]  ; clk        ; 1.995  ; 1.995  ; Rise       ; clk             ;
;  xin[43]  ; clk        ; 1.884  ; 1.884  ; Rise       ; clk             ;
;  xin[44]  ; clk        ; 1.826  ; 1.826  ; Rise       ; clk             ;
;  xin[45]  ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  xin[46]  ; clk        ; 1.926  ; 1.926  ; Rise       ; clk             ;
;  xin[47]  ; clk        ; -0.294 ; -0.294 ; Rise       ; clk             ;
;  xin[48]  ; clk        ; -0.314 ; -0.314 ; Rise       ; clk             ;
;  xin[49]  ; clk        ; -0.311 ; -0.311 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -1.978 ; -1.978 ; Rise       ; clk             ;
; win[*]    ; clk        ; 0.451  ; 0.451  ; Rise       ; clk             ;
;  win[0]   ; clk        ; 0.451  ; 0.451  ; Rise       ; clk             ;
;  win[1]   ; clk        ; -1.824 ; -1.824 ; Rise       ; clk             ;
;  win[2]   ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  win[3]   ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  win[4]   ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  win[5]   ; clk        ; -1.791 ; -1.791 ; Rise       ; clk             ;
;  win[6]   ; clk        ; -2.123 ; -2.123 ; Rise       ; clk             ;
;  win[7]   ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  win[8]   ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  win[9]   ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  win[10]  ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  win[11]  ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  win[12]  ; clk        ; -1.682 ; -1.682 ; Rise       ; clk             ;
;  win[13]  ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  win[14]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  win[15]  ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  win[16]  ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  win[17]  ; clk        ; -1.804 ; -1.804 ; Rise       ; clk             ;
;  win[18]  ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  win[19]  ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  win[20]  ; clk        ; -1.896 ; -1.896 ; Rise       ; clk             ;
;  win[21]  ; clk        ; -1.856 ; -1.856 ; Rise       ; clk             ;
;  win[22]  ; clk        ; -2.013 ; -2.013 ; Rise       ; clk             ;
;  win[23]  ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  win[24]  ; clk        ; -1.998 ; -1.998 ; Rise       ; clk             ;
;  win[25]  ; clk        ; -2.114 ; -2.114 ; Rise       ; clk             ;
;  win[26]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  win[27]  ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  win[28]  ; clk        ; -1.846 ; -1.846 ; Rise       ; clk             ;
;  win[29]  ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  win[30]  ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  win[31]  ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  win[32]  ; clk        ; -1.989 ; -1.989 ; Rise       ; clk             ;
;  win[33]  ; clk        ; -1.878 ; -1.878 ; Rise       ; clk             ;
;  win[34]  ; clk        ; -2.106 ; -2.106 ; Rise       ; clk             ;
;  win[35]  ; clk        ; -1.710 ; -1.710 ; Rise       ; clk             ;
;  win[36]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  win[37]  ; clk        ; -1.815 ; -1.815 ; Rise       ; clk             ;
;  win[38]  ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  win[39]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  win[40]  ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  win[41]  ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
;  win[42]  ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  win[43]  ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  win[44]  ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
;  win[45]  ; clk        ; -2.124 ; -2.124 ; Rise       ; clk             ;
;  win[46]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  win[47]  ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  win[48]  ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  win[49]  ; clk        ; -2.007 ; -2.007 ; Rise       ; clk             ;
; xin[*]    ; clk        ; 0.456  ; 0.456  ; Rise       ; clk             ;
;  xin[0]   ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  xin[1]   ; clk        ; -1.815 ; -1.815 ; Rise       ; clk             ;
;  xin[2]   ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  xin[3]   ; clk        ; -2.007 ; -2.007 ; Rise       ; clk             ;
;  xin[4]   ; clk        ; 0.456  ; 0.456  ; Rise       ; clk             ;
;  xin[5]   ; clk        ; 0.454  ; 0.454  ; Rise       ; clk             ;
;  xin[6]   ; clk        ; -2.004 ; -2.004 ; Rise       ; clk             ;
;  xin[7]   ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  xin[8]   ; clk        ; -2.156 ; -2.156 ; Rise       ; clk             ;
;  xin[9]   ; clk        ; -1.698 ; -1.698 ; Rise       ; clk             ;
;  xin[10]  ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  xin[11]  ; clk        ; -2.097 ; -2.097 ; Rise       ; clk             ;
;  xin[12]  ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  xin[13]  ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  xin[14]  ; clk        ; -1.672 ; -1.672 ; Rise       ; clk             ;
;  xin[15]  ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
;  xin[16]  ; clk        ; -2.183 ; -2.183 ; Rise       ; clk             ;
;  xin[17]  ; clk        ; -1.978 ; -1.978 ; Rise       ; clk             ;
;  xin[18]  ; clk        ; -1.987 ; -1.987 ; Rise       ; clk             ;
;  xin[19]  ; clk        ; -1.922 ; -1.922 ; Rise       ; clk             ;
;  xin[20]  ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
;  xin[21]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  xin[22]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  xin[23]  ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  xin[24]  ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  xin[25]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  xin[26]  ; clk        ; -1.862 ; -1.862 ; Rise       ; clk             ;
;  xin[27]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  xin[28]  ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  xin[29]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  xin[30]  ; clk        ; -1.880 ; -1.880 ; Rise       ; clk             ;
;  xin[31]  ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  xin[32]  ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  xin[33]  ; clk        ; -1.845 ; -1.845 ; Rise       ; clk             ;
;  xin[34]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  xin[35]  ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  xin[36]  ; clk        ; -1.856 ; -1.856 ; Rise       ; clk             ;
;  xin[37]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  xin[38]  ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
;  xin[39]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  xin[40]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  xin[41]  ; clk        ; -1.805 ; -1.805 ; Rise       ; clk             ;
;  xin[42]  ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  xin[43]  ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  xin[44]  ; clk        ; -1.690 ; -1.690 ; Rise       ; clk             ;
;  xin[45]  ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  xin[46]  ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  xin[47]  ; clk        ; 0.430  ; 0.430  ; Rise       ; clk             ;
;  xin[48]  ; clk        ; 0.450  ; 0.450  ; Rise       ; clk             ;
;  xin[49]  ; clk        ; 0.447  ; 0.447  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ser_out[*]   ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ser_out[0]  ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  ser_out[1]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  ser_out[2]  ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  ser_out[3]  ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
;  ser_out[4]  ; clk        ; 3.245 ; 3.245 ; Rise       ; clk             ;
;  ser_out[5]  ; clk        ; 3.244 ; 3.244 ; Rise       ; clk             ;
;  ser_out[6]  ; clk        ; 3.504 ; 3.504 ; Rise       ; clk             ;
;  ser_out[7]  ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
;  ser_out[8]  ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  ser_out[9]  ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ser_out[10] ; clk        ; 3.249 ; 3.249 ; Rise       ; clk             ;
;  ser_out[11] ; clk        ; 3.247 ; 3.247 ; Rise       ; clk             ;
;  ser_out[12] ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  ser_out[13] ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  ser_out[14] ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  ser_out[15] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  ser_out[16] ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  ser_out[17] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  ser_out[18] ; clk        ; 3.424 ; 3.424 ; Rise       ; clk             ;
;  ser_out[19] ; clk        ; 3.251 ; 3.251 ; Rise       ; clk             ;
;  ser_out[20] ; clk        ; 3.396 ; 3.396 ; Rise       ; clk             ;
;  ser_out[21] ; clk        ; 3.405 ; 3.405 ; Rise       ; clk             ;
;  ser_out[22] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  ser_out[23] ; clk        ; 3.252 ; 3.252 ; Rise       ; clk             ;
;  ser_out[24] ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  ser_out[25] ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  ser_out[26] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  ser_out[27] ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  ser_out[28] ; clk        ; 3.256 ; 3.256 ; Rise       ; clk             ;
;  ser_out[29] ; clk        ; 3.402 ; 3.402 ; Rise       ; clk             ;
;  ser_out[30] ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  ser_out[31] ; clk        ; 3.294 ; 3.294 ; Rise       ; clk             ;
;  ser_out[32] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  ser_out[33] ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  ser_out[34] ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
;  ser_out[35] ; clk        ; 3.261 ; 3.261 ; Rise       ; clk             ;
;  ser_out[36] ; clk        ; 3.257 ; 3.257 ; Rise       ; clk             ;
;  ser_out[37] ; clk        ; 3.300 ; 3.300 ; Rise       ; clk             ;
;  ser_out[38] ; clk        ; 3.501 ; 3.501 ; Rise       ; clk             ;
;  ser_out[39] ; clk        ; 3.314 ; 3.314 ; Rise       ; clk             ;
;  ser_out[40] ; clk        ; 3.508 ; 3.508 ; Rise       ; clk             ;
;  ser_out[41] ; clk        ; 3.293 ; 3.293 ; Rise       ; clk             ;
;  ser_out[42] ; clk        ; 3.258 ; 3.258 ; Rise       ; clk             ;
;  ser_out[43] ; clk        ; 3.472 ; 3.472 ; Rise       ; clk             ;
;  ser_out[44] ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  ser_out[45] ; clk        ; 3.288 ; 3.288 ; Rise       ; clk             ;
;  ser_out[46] ; clk        ; 3.262 ; 3.262 ; Rise       ; clk             ;
;  ser_out[47] ; clk        ; 3.276 ; 3.276 ; Rise       ; clk             ;
;  ser_out[48] ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
;  ser_out[49] ; clk        ; 3.277 ; 3.277 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ser_out[*]   ; clk        ; 3.244 ; 3.244 ; Rise       ; clk             ;
;  ser_out[0]  ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  ser_out[1]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  ser_out[2]  ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  ser_out[3]  ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
;  ser_out[4]  ; clk        ; 3.245 ; 3.245 ; Rise       ; clk             ;
;  ser_out[5]  ; clk        ; 3.244 ; 3.244 ; Rise       ; clk             ;
;  ser_out[6]  ; clk        ; 3.504 ; 3.504 ; Rise       ; clk             ;
;  ser_out[7]  ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
;  ser_out[8]  ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  ser_out[9]  ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ser_out[10] ; clk        ; 3.249 ; 3.249 ; Rise       ; clk             ;
;  ser_out[11] ; clk        ; 3.247 ; 3.247 ; Rise       ; clk             ;
;  ser_out[12] ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  ser_out[13] ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  ser_out[14] ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  ser_out[15] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  ser_out[16] ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  ser_out[17] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  ser_out[18] ; clk        ; 3.424 ; 3.424 ; Rise       ; clk             ;
;  ser_out[19] ; clk        ; 3.251 ; 3.251 ; Rise       ; clk             ;
;  ser_out[20] ; clk        ; 3.396 ; 3.396 ; Rise       ; clk             ;
;  ser_out[21] ; clk        ; 3.405 ; 3.405 ; Rise       ; clk             ;
;  ser_out[22] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  ser_out[23] ; clk        ; 3.252 ; 3.252 ; Rise       ; clk             ;
;  ser_out[24] ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  ser_out[25] ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  ser_out[26] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  ser_out[27] ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  ser_out[28] ; clk        ; 3.256 ; 3.256 ; Rise       ; clk             ;
;  ser_out[29] ; clk        ; 3.402 ; 3.402 ; Rise       ; clk             ;
;  ser_out[30] ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  ser_out[31] ; clk        ; 3.294 ; 3.294 ; Rise       ; clk             ;
;  ser_out[32] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  ser_out[33] ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  ser_out[34] ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
;  ser_out[35] ; clk        ; 3.261 ; 3.261 ; Rise       ; clk             ;
;  ser_out[36] ; clk        ; 3.257 ; 3.257 ; Rise       ; clk             ;
;  ser_out[37] ; clk        ; 3.300 ; 3.300 ; Rise       ; clk             ;
;  ser_out[38] ; clk        ; 3.501 ; 3.501 ; Rise       ; clk             ;
;  ser_out[39] ; clk        ; 3.314 ; 3.314 ; Rise       ; clk             ;
;  ser_out[40] ; clk        ; 3.508 ; 3.508 ; Rise       ; clk             ;
;  ser_out[41] ; clk        ; 3.293 ; 3.293 ; Rise       ; clk             ;
;  ser_out[42] ; clk        ; 3.258 ; 3.258 ; Rise       ; clk             ;
;  ser_out[43] ; clk        ; 3.472 ; 3.472 ; Rise       ; clk             ;
;  ser_out[44] ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  ser_out[45] ; clk        ; 3.288 ; 3.288 ; Rise       ; clk             ;
;  ser_out[46] ; clk        ; 3.262 ; 3.262 ; Rise       ; clk             ;
;  ser_out[47] ; clk        ; 3.276 ; 3.276 ; Rise       ; clk             ;
;  ser_out[48] ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
;  ser_out[49] ; clk        ; 3.277 ; 3.277 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.886   ; 0.203 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -14.886   ; 0.203 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -3488.815 ; 0.0   ; 0.0      ; 0.0     ; -2410.529           ;
;  clk             ; -3488.815 ; 0.000 ; N/A      ; N/A     ; -2410.529           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; 5.980  ; 5.980  ; Rise       ; clk             ;
; win[*]    ; clk        ; 5.127  ; 5.127  ; Rise       ; clk             ;
;  win[0]   ; clk        ; 0.046  ; 0.046  ; Rise       ; clk             ;
;  win[1]   ; clk        ; 4.257  ; 4.257  ; Rise       ; clk             ;
;  win[2]   ; clk        ; 4.070  ; 4.070  ; Rise       ; clk             ;
;  win[3]   ; clk        ; 4.203  ; 4.203  ; Rise       ; clk             ;
;  win[4]   ; clk        ; 4.415  ; 4.415  ; Rise       ; clk             ;
;  win[5]   ; clk        ; 4.214  ; 4.214  ; Rise       ; clk             ;
;  win[6]   ; clk        ; 4.973  ; 4.973  ; Rise       ; clk             ;
;  win[7]   ; clk        ; 4.200  ; 4.200  ; Rise       ; clk             ;
;  win[8]   ; clk        ; 4.421  ; 4.421  ; Rise       ; clk             ;
;  win[9]   ; clk        ; 4.428  ; 4.428  ; Rise       ; clk             ;
;  win[10]  ; clk        ; 3.913  ; 3.913  ; Rise       ; clk             ;
;  win[11]  ; clk        ; 4.234  ; 4.234  ; Rise       ; clk             ;
;  win[12]  ; clk        ; 3.914  ; 3.914  ; Rise       ; clk             ;
;  win[13]  ; clk        ; 4.411  ; 4.411  ; Rise       ; clk             ;
;  win[14]  ; clk        ; 4.252  ; 4.252  ; Rise       ; clk             ;
;  win[15]  ; clk        ; 4.404  ; 4.404  ; Rise       ; clk             ;
;  win[16]  ; clk        ; 4.069  ; 4.069  ; Rise       ; clk             ;
;  win[17]  ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  win[18]  ; clk        ; 4.220  ; 4.220  ; Rise       ; clk             ;
;  win[19]  ; clk        ; 4.268  ; 4.268  ; Rise       ; clk             ;
;  win[20]  ; clk        ; 4.521  ; 4.521  ; Rise       ; clk             ;
;  win[21]  ; clk        ; 4.313  ; 4.313  ; Rise       ; clk             ;
;  win[22]  ; clk        ; 4.848  ; 4.848  ; Rise       ; clk             ;
;  win[23]  ; clk        ; 4.227  ; 4.227  ; Rise       ; clk             ;
;  win[24]  ; clk        ; 4.664  ; 4.664  ; Rise       ; clk             ;
;  win[25]  ; clk        ; 5.117  ; 5.117  ; Rise       ; clk             ;
;  win[26]  ; clk        ; 4.234  ; 4.234  ; Rise       ; clk             ;
;  win[27]  ; clk        ; 4.355  ; 4.355  ; Rise       ; clk             ;
;  win[28]  ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  win[29]  ; clk        ; 4.524  ; 4.524  ; Rise       ; clk             ;
;  win[30]  ; clk        ; 4.667  ; 4.667  ; Rise       ; clk             ;
;  win[31]  ; clk        ; 4.250  ; 4.250  ; Rise       ; clk             ;
;  win[32]  ; clk        ; 4.674  ; 4.674  ; Rise       ; clk             ;
;  win[33]  ; clk        ; 4.356  ; 4.356  ; Rise       ; clk             ;
;  win[34]  ; clk        ; 5.127  ; 5.127  ; Rise       ; clk             ;
;  win[35]  ; clk        ; 3.947  ; 3.947  ; Rise       ; clk             ;
;  win[36]  ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
;  win[37]  ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  win[38]  ; clk        ; 4.209  ; 4.209  ; Rise       ; clk             ;
;  win[39]  ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  win[40]  ; clk        ; 4.568  ; 4.568  ; Rise       ; clk             ;
;  win[41]  ; clk        ; 4.500  ; 4.500  ; Rise       ; clk             ;
;  win[42]  ; clk        ; 4.234  ; 4.234  ; Rise       ; clk             ;
;  win[43]  ; clk        ; 4.223  ; 4.223  ; Rise       ; clk             ;
;  win[44]  ; clk        ; 4.258  ; 4.258  ; Rise       ; clk             ;
;  win[45]  ; clk        ; 4.956  ; 4.956  ; Rise       ; clk             ;
;  win[46]  ; clk        ; 4.360  ; 4.360  ; Rise       ; clk             ;
;  win[47]  ; clk        ; 4.228  ; 4.228  ; Rise       ; clk             ;
;  win[48]  ; clk        ; 4.509  ; 4.509  ; Rise       ; clk             ;
;  win[49]  ; clk        ; 4.814  ; 4.814  ; Rise       ; clk             ;
; xin[*]    ; clk        ; 5.190  ; 5.190  ; Rise       ; clk             ;
;  xin[0]   ; clk        ; 4.596  ; 4.596  ; Rise       ; clk             ;
;  xin[1]   ; clk        ; 4.259  ; 4.259  ; Rise       ; clk             ;
;  xin[2]   ; clk        ; 4.338  ; 4.338  ; Rise       ; clk             ;
;  xin[3]   ; clk        ; 4.692  ; 4.692  ; Rise       ; clk             ;
;  xin[4]   ; clk        ; -0.059 ; -0.059 ; Rise       ; clk             ;
;  xin[5]   ; clk        ; -0.058 ; -0.058 ; Rise       ; clk             ;
;  xin[6]   ; clk        ; 4.840  ; 4.840  ; Rise       ; clk             ;
;  xin[7]   ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  xin[8]   ; clk        ; 5.190  ; 5.190  ; Rise       ; clk             ;
;  xin[9]   ; clk        ; 3.932  ; 3.932  ; Rise       ; clk             ;
;  xin[10]  ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  xin[11]  ; clk        ; 4.930  ; 4.930  ; Rise       ; clk             ;
;  xin[12]  ; clk        ; 4.249  ; 4.249  ; Rise       ; clk             ;
;  xin[13]  ; clk        ; 4.487  ; 4.487  ; Rise       ; clk             ;
;  xin[14]  ; clk        ; 3.903  ; 3.903  ; Rise       ; clk             ;
;  xin[15]  ; clk        ; 5.011  ; 5.011  ; Rise       ; clk             ;
;  xin[16]  ; clk        ; 5.188  ; 5.188  ; Rise       ; clk             ;
;  xin[17]  ; clk        ; 4.816  ; 4.816  ; Rise       ; clk             ;
;  xin[18]  ; clk        ; 4.795  ; 4.795  ; Rise       ; clk             ;
;  xin[19]  ; clk        ; 4.414  ; 4.414  ; Rise       ; clk             ;
;  xin[20]  ; clk        ; 4.561  ; 4.561  ; Rise       ; clk             ;
;  xin[21]  ; clk        ; 4.204  ; 4.204  ; Rise       ; clk             ;
;  xin[22]  ; clk        ; 4.327  ; 4.327  ; Rise       ; clk             ;
;  xin[23]  ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  xin[24]  ; clk        ; 4.391  ; 4.391  ; Rise       ; clk             ;
;  xin[25]  ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  xin[26]  ; clk        ; 4.302  ; 4.302  ; Rise       ; clk             ;
;  xin[27]  ; clk        ; 4.363  ; 4.363  ; Rise       ; clk             ;
;  xin[28]  ; clk        ; 4.520  ; 4.520  ; Rise       ; clk             ;
;  xin[29]  ; clk        ; 3.904  ; 3.904  ; Rise       ; clk             ;
;  xin[30]  ; clk        ; 4.345  ; 4.345  ; Rise       ; clk             ;
;  xin[31]  ; clk        ; 4.504  ; 4.504  ; Rise       ; clk             ;
;  xin[32]  ; clk        ; 4.217  ; 4.217  ; Rise       ; clk             ;
;  xin[33]  ; clk        ; 4.296  ; 4.296  ; Rise       ; clk             ;
;  xin[34]  ; clk        ; 4.237  ; 4.237  ; Rise       ; clk             ;
;  xin[35]  ; clk        ; 4.556  ; 4.556  ; Rise       ; clk             ;
;  xin[36]  ; clk        ; 4.318  ; 4.318  ; Rise       ; clk             ;
;  xin[37]  ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  xin[38]  ; clk        ; 3.915  ; 3.915  ; Rise       ; clk             ;
;  xin[39]  ; clk        ; 4.500  ; 4.500  ; Rise       ; clk             ;
;  xin[40]  ; clk        ; 4.235  ; 4.235  ; Rise       ; clk             ;
;  xin[41]  ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  xin[42]  ; clk        ; 4.407  ; 4.407  ; Rise       ; clk             ;
;  xin[43]  ; clk        ; 4.074  ; 4.074  ; Rise       ; clk             ;
;  xin[44]  ; clk        ; 3.925  ; 3.925  ; Rise       ; clk             ;
;  xin[45]  ; clk        ; 4.232  ; 4.232  ; Rise       ; clk             ;
;  xin[46]  ; clk        ; 4.226  ; 4.226  ; Rise       ; clk             ;
;  xin[47]  ; clk        ; 0.099  ; 0.099  ; Rise       ; clk             ;
;  xin[48]  ; clk        ; 0.055  ; 0.055  ; Rise       ; clk             ;
;  xin[49]  ; clk        ; 0.054  ; 0.054  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -1.978 ; -1.978 ; Rise       ; clk             ;
; win[*]    ; clk        ; 0.451  ; 0.451  ; Rise       ; clk             ;
;  win[0]   ; clk        ; 0.451  ; 0.451  ; Rise       ; clk             ;
;  win[1]   ; clk        ; -1.824 ; -1.824 ; Rise       ; clk             ;
;  win[2]   ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  win[3]   ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  win[4]   ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  win[5]   ; clk        ; -1.791 ; -1.791 ; Rise       ; clk             ;
;  win[6]   ; clk        ; -2.123 ; -2.123 ; Rise       ; clk             ;
;  win[7]   ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  win[8]   ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  win[9]   ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  win[10]  ; clk        ; -1.685 ; -1.685 ; Rise       ; clk             ;
;  win[11]  ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  win[12]  ; clk        ; -1.682 ; -1.682 ; Rise       ; clk             ;
;  win[13]  ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  win[14]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  win[15]  ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  win[16]  ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  win[17]  ; clk        ; -1.804 ; -1.804 ; Rise       ; clk             ;
;  win[18]  ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  win[19]  ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  win[20]  ; clk        ; -1.896 ; -1.896 ; Rise       ; clk             ;
;  win[21]  ; clk        ; -1.856 ; -1.856 ; Rise       ; clk             ;
;  win[22]  ; clk        ; -2.013 ; -2.013 ; Rise       ; clk             ;
;  win[23]  ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  win[24]  ; clk        ; -1.998 ; -1.998 ; Rise       ; clk             ;
;  win[25]  ; clk        ; -2.114 ; -2.114 ; Rise       ; clk             ;
;  win[26]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  win[27]  ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  win[28]  ; clk        ; -1.846 ; -1.846 ; Rise       ; clk             ;
;  win[29]  ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  win[30]  ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  win[31]  ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  win[32]  ; clk        ; -1.989 ; -1.989 ; Rise       ; clk             ;
;  win[33]  ; clk        ; -1.878 ; -1.878 ; Rise       ; clk             ;
;  win[34]  ; clk        ; -2.106 ; -2.106 ; Rise       ; clk             ;
;  win[35]  ; clk        ; -1.710 ; -1.710 ; Rise       ; clk             ;
;  win[36]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  win[37]  ; clk        ; -1.815 ; -1.815 ; Rise       ; clk             ;
;  win[38]  ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  win[39]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  win[40]  ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  win[41]  ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
;  win[42]  ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  win[43]  ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  win[44]  ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
;  win[45]  ; clk        ; -2.124 ; -2.124 ; Rise       ; clk             ;
;  win[46]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  win[47]  ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  win[48]  ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  win[49]  ; clk        ; -2.007 ; -2.007 ; Rise       ; clk             ;
; xin[*]    ; clk        ; 0.456  ; 0.456  ; Rise       ; clk             ;
;  xin[0]   ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  xin[1]   ; clk        ; -1.815 ; -1.815 ; Rise       ; clk             ;
;  xin[2]   ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  xin[3]   ; clk        ; -2.007 ; -2.007 ; Rise       ; clk             ;
;  xin[4]   ; clk        ; 0.456  ; 0.456  ; Rise       ; clk             ;
;  xin[5]   ; clk        ; 0.454  ; 0.454  ; Rise       ; clk             ;
;  xin[6]   ; clk        ; -2.004 ; -2.004 ; Rise       ; clk             ;
;  xin[7]   ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  xin[8]   ; clk        ; -2.156 ; -2.156 ; Rise       ; clk             ;
;  xin[9]   ; clk        ; -1.698 ; -1.698 ; Rise       ; clk             ;
;  xin[10]  ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  xin[11]  ; clk        ; -2.097 ; -2.097 ; Rise       ; clk             ;
;  xin[12]  ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  xin[13]  ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  xin[14]  ; clk        ; -1.672 ; -1.672 ; Rise       ; clk             ;
;  xin[15]  ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
;  xin[16]  ; clk        ; -2.183 ; -2.183 ; Rise       ; clk             ;
;  xin[17]  ; clk        ; -1.978 ; -1.978 ; Rise       ; clk             ;
;  xin[18]  ; clk        ; -1.987 ; -1.987 ; Rise       ; clk             ;
;  xin[19]  ; clk        ; -1.922 ; -1.922 ; Rise       ; clk             ;
;  xin[20]  ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
;  xin[21]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  xin[22]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  xin[23]  ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  xin[24]  ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  xin[25]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  xin[26]  ; clk        ; -1.862 ; -1.862 ; Rise       ; clk             ;
;  xin[27]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  xin[28]  ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  xin[29]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  xin[30]  ; clk        ; -1.880 ; -1.880 ; Rise       ; clk             ;
;  xin[31]  ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  xin[32]  ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  xin[33]  ; clk        ; -1.845 ; -1.845 ; Rise       ; clk             ;
;  xin[34]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  xin[35]  ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  xin[36]  ; clk        ; -1.856 ; -1.856 ; Rise       ; clk             ;
;  xin[37]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  xin[38]  ; clk        ; -1.684 ; -1.684 ; Rise       ; clk             ;
;  xin[39]  ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  xin[40]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  xin[41]  ; clk        ; -1.805 ; -1.805 ; Rise       ; clk             ;
;  xin[42]  ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  xin[43]  ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  xin[44]  ; clk        ; -1.690 ; -1.690 ; Rise       ; clk             ;
;  xin[45]  ; clk        ; -1.797 ; -1.797 ; Rise       ; clk             ;
;  xin[46]  ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  xin[47]  ; clk        ; 0.430  ; 0.430  ; Rise       ; clk             ;
;  xin[48]  ; clk        ; 0.450  ; 0.450  ; Rise       ; clk             ;
;  xin[49]  ; clk        ; 0.447  ; 0.447  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ser_out[*]   ; clk        ; 8.114 ; 8.114 ; Rise       ; clk             ;
;  ser_out[0]  ; clk        ; 7.503 ; 7.503 ; Rise       ; clk             ;
;  ser_out[1]  ; clk        ; 7.810 ; 7.810 ; Rise       ; clk             ;
;  ser_out[2]  ; clk        ; 7.358 ; 7.358 ; Rise       ; clk             ;
;  ser_out[3]  ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
;  ser_out[4]  ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[5]  ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[6]  ; clk        ; 7.487 ; 7.487 ; Rise       ; clk             ;
;  ser_out[7]  ; clk        ; 7.617 ; 7.617 ; Rise       ; clk             ;
;  ser_out[8]  ; clk        ; 7.729 ; 7.729 ; Rise       ; clk             ;
;  ser_out[9]  ; clk        ; 8.114 ; 8.114 ; Rise       ; clk             ;
;  ser_out[10] ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  ser_out[11] ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  ser_out[12] ; clk        ; 7.380 ; 7.380 ; Rise       ; clk             ;
;  ser_out[13] ; clk        ; 7.705 ; 7.705 ; Rise       ; clk             ;
;  ser_out[14] ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  ser_out[15] ; clk        ; 7.343 ; 7.343 ; Rise       ; clk             ;
;  ser_out[16] ; clk        ; 7.360 ; 7.360 ; Rise       ; clk             ;
;  ser_out[17] ; clk        ; 7.349 ; 7.349 ; Rise       ; clk             ;
;  ser_out[18] ; clk        ; 7.390 ; 7.390 ; Rise       ; clk             ;
;  ser_out[19] ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  ser_out[20] ; clk        ; 7.343 ; 7.343 ; Rise       ; clk             ;
;  ser_out[21] ; clk        ; 7.359 ; 7.359 ; Rise       ; clk             ;
;  ser_out[22] ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  ser_out[23] ; clk        ; 6.966 ; 6.966 ; Rise       ; clk             ;
;  ser_out[24] ; clk        ; 7.420 ; 7.420 ; Rise       ; clk             ;
;  ser_out[25] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  ser_out[26] ; clk        ; 7.160 ; 7.160 ; Rise       ; clk             ;
;  ser_out[27] ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  ser_out[28] ; clk        ; 6.965 ; 6.965 ; Rise       ; clk             ;
;  ser_out[29] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  ser_out[30] ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  ser_out[31] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  ser_out[32] ; clk        ; 6.860 ; 6.860 ; Rise       ; clk             ;
;  ser_out[33] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  ser_out[34] ; clk        ; 7.135 ; 7.135 ; Rise       ; clk             ;
;  ser_out[35] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  ser_out[36] ; clk        ; 6.972 ; 6.972 ; Rise       ; clk             ;
;  ser_out[37] ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  ser_out[38] ; clk        ; 7.451 ; 7.451 ; Rise       ; clk             ;
;  ser_out[39] ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  ser_out[40] ; clk        ; 7.454 ; 7.454 ; Rise       ; clk             ;
;  ser_out[41] ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  ser_out[42] ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  ser_out[43] ; clk        ; 7.402 ; 7.402 ; Rise       ; clk             ;
;  ser_out[44] ; clk        ; 7.117 ; 7.117 ; Rise       ; clk             ;
;  ser_out[45] ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  ser_out[46] ; clk        ; 6.824 ; 6.824 ; Rise       ; clk             ;
;  ser_out[47] ; clk        ; 6.995 ; 6.995 ; Rise       ; clk             ;
;  ser_out[48] ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  ser_out[49] ; clk        ; 7.001 ; 7.001 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ser_out[*]   ; clk        ; 3.244 ; 3.244 ; Rise       ; clk             ;
;  ser_out[0]  ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  ser_out[1]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  ser_out[2]  ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  ser_out[3]  ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
;  ser_out[4]  ; clk        ; 3.245 ; 3.245 ; Rise       ; clk             ;
;  ser_out[5]  ; clk        ; 3.244 ; 3.244 ; Rise       ; clk             ;
;  ser_out[6]  ; clk        ; 3.504 ; 3.504 ; Rise       ; clk             ;
;  ser_out[7]  ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
;  ser_out[8]  ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  ser_out[9]  ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ser_out[10] ; clk        ; 3.249 ; 3.249 ; Rise       ; clk             ;
;  ser_out[11] ; clk        ; 3.247 ; 3.247 ; Rise       ; clk             ;
;  ser_out[12] ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  ser_out[13] ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  ser_out[14] ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  ser_out[15] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  ser_out[16] ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  ser_out[17] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  ser_out[18] ; clk        ; 3.424 ; 3.424 ; Rise       ; clk             ;
;  ser_out[19] ; clk        ; 3.251 ; 3.251 ; Rise       ; clk             ;
;  ser_out[20] ; clk        ; 3.396 ; 3.396 ; Rise       ; clk             ;
;  ser_out[21] ; clk        ; 3.405 ; 3.405 ; Rise       ; clk             ;
;  ser_out[22] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  ser_out[23] ; clk        ; 3.252 ; 3.252 ; Rise       ; clk             ;
;  ser_out[24] ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  ser_out[25] ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  ser_out[26] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  ser_out[27] ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  ser_out[28] ; clk        ; 3.256 ; 3.256 ; Rise       ; clk             ;
;  ser_out[29] ; clk        ; 3.402 ; 3.402 ; Rise       ; clk             ;
;  ser_out[30] ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  ser_out[31] ; clk        ; 3.294 ; 3.294 ; Rise       ; clk             ;
;  ser_out[32] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  ser_out[33] ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  ser_out[34] ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
;  ser_out[35] ; clk        ; 3.261 ; 3.261 ; Rise       ; clk             ;
;  ser_out[36] ; clk        ; 3.257 ; 3.257 ; Rise       ; clk             ;
;  ser_out[37] ; clk        ; 3.300 ; 3.300 ; Rise       ; clk             ;
;  ser_out[38] ; clk        ; 3.501 ; 3.501 ; Rise       ; clk             ;
;  ser_out[39] ; clk        ; 3.314 ; 3.314 ; Rise       ; clk             ;
;  ser_out[40] ; clk        ; 3.508 ; 3.508 ; Rise       ; clk             ;
;  ser_out[41] ; clk        ; 3.293 ; 3.293 ; Rise       ; clk             ;
;  ser_out[42] ; clk        ; 3.258 ; 3.258 ; Rise       ; clk             ;
;  ser_out[43] ; clk        ; 3.472 ; 3.472 ; Rise       ; clk             ;
;  ser_out[44] ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  ser_out[45] ; clk        ; 3.288 ; 3.288 ; Rise       ; clk             ;
;  ser_out[46] ; clk        ; 3.262 ; 3.262 ; Rise       ; clk             ;
;  ser_out[47] ; clk        ; 3.276 ; 3.276 ; Rise       ; clk             ;
;  ser_out[48] ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
;  ser_out[49] ; clk        ; 3.277 ; 3.277 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21480961 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21480961 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 102   ; 102  ;
; Unconstrained Input Port Paths  ; 620   ; 620  ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 27 12:59:23 2020
Info: Command: quartus_sta Serial_wx -c Serial_wx
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Serial_wx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.886     -3488.815 clk 
Info (332146): Worst-case hold slack is 0.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.460         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -2410.529 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.132
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.132     -1089.172 clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2054.180 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4564 megabytes
    Info: Processing ended: Wed May 27 12:59:25 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


