TimeQuest Timing Analyzer report for memory
Thu May 23 17:09:18 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.06 MHz ; 181.06 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.523 ; -34.396            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.517 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                 ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.523 ; rw_96x8_sync:U2|RW~1133 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.819      ;
; -4.467 ; rw_96x8_sync:U2|RW~526  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.750      ;
; -4.465 ; rw_96x8_sync:U2|RW~1199 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.743      ;
; -4.360 ; rw_96x8_sync:U2|RW~811  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.629      ;
; -4.349 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.619      ;
; -4.339 ; rw_96x8_sync:U2|RW~859  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.604      ;
; -4.320 ; rw_96x8_sync:U2|RW~1040 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.250      ; 5.565      ;
; -4.294 ; rw_96x8_sync:U2|RW~787  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.561      ;
; -4.282 ; rw_96x8_sync:U2|RW~974  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.560      ;
; -4.281 ; rw_96x8_sync:U2|RW~1918 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.559      ;
; -4.281 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.567      ;
; -4.259 ; rw_96x8_sync:U2|RW~704  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.250      ; 5.504      ;
; -4.252 ; rw_96x8_sync:U2|RW~1942 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.526      ;
; -4.249 ; rw_96x8_sync:U2|RW~688  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.235      ; 5.479      ;
; -4.248 ; rw_96x8_sync:U2|RW~155  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.521      ;
; -4.238 ; rw_96x8_sync:U2|RW~1430 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.521      ;
; -4.236 ; rw_96x8_sync:U2|RW~1086 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.505      ;
; -4.224 ; rw_96x8_sync:U2|RW~798  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.491      ;
; -4.204 ; rw_96x8_sync:U2|RW~479  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.488      ;
; -4.202 ; rw_96x8_sync:U2|RW~1358 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.471      ;
; -4.196 ; rw_96x8_sync:U2|RW~299  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.465      ;
; -4.188 ; rw_96x8_sync:U2|RW~70   ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.484      ;
; -4.187 ; rw_96x8_sync:U2|RW~843  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.463      ;
; -4.184 ; rw_96x8_sync:U2|RW~331  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.443      ;
; -4.173 ; rw_96x8_sync:U2|RW~1767 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.447      ;
; -4.168 ; rw_96x8_sync:U2|RW~1229 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.461      ;
; -4.167 ; rw_96x8_sync:U2|RW~1755 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.438      ;
; -4.159 ; rw_96x8_sync:U2|RW~821  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.448      ;
; -4.158 ; rw_96x8_sync:U2|RW~1311 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.430      ;
; -4.158 ; rw_96x8_sync:U2|RW~1405 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.447      ;
; -4.146 ; rw_96x8_sync:U2|RW~1824 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.236      ; 5.377      ;
; -4.136 ; rw_96x8_sync:U2|RW~175  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.409      ;
; -4.131 ; rw_96x8_sync:U2|RW~803  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.398      ;
; -4.131 ; rw_96x8_sync:U2|RW~494  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.400      ;
; -4.127 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.400      ;
; -4.121 ; rw_96x8_sync:U2|RW~334  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.387      ;
; -4.118 ; rw_96x8_sync:U2|RW~34   ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.334      ; 5.447      ;
; -4.117 ; rw_96x8_sync:U2|RW~531  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.384      ;
; -4.113 ; rw_96x8_sync:U2|RW~1671 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.412      ;
; -4.110 ; rw_96x8_sync:U2|RW~1511 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.393      ;
; -4.106 ; rw_96x8_sync:U2|RW~283  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.386      ;
; -4.101 ; rw_96x8_sync:U2|RW~637  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.387      ;
; -4.099 ; rw_96x8_sync:U2|RW~797  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.378      ;
; -4.097 ; rw_96x8_sync:U2|RW~134  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.393      ;
; -4.094 ; rw_96x8_sync:U2|RW~912  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.346      ;
; -4.087 ; rw_96x8_sync:U2|RW~1182 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.350      ;
; -4.086 ; rw_96x8_sync:U2|RW~159  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.359      ;
; -4.085 ; rw_96x8_sync:U2|RW~1484 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.345      ;
; -4.083 ; rw_96x8_sync:U2|RW~446  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.360      ;
; -4.079 ; rw_96x8_sync:U2|RW~485  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.380      ;
; -4.075 ; rw_96x8_sync:U2|RW~605  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.342      ;
; -4.067 ; rw_96x8_sync:U2|RW~496  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.241      ; 5.303      ;
; -4.058 ; rw_96x8_sync:U2|RW~977  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.317      ;
; -4.057 ; rw_96x8_sync:U2|RW~647  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.333      ;
; -4.057 ; rw_96x8_sync:U2|RW~355  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.311      ;
; -4.056 ; rw_96x8_sync:U2|RW~1771 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.330      ;
; -4.055 ; rw_96x8_sync:U2|RW~1206 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.343      ;
; -4.054 ; rw_96x8_sync:U2|RW~768  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.247      ; 5.296      ;
; -4.053 ; rw_96x8_sync:U2|RW~560  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.235      ; 5.283      ;
; -4.048 ; rw_96x8_sync:U2|RW~565  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.333      ;
; -4.048 ; rw_96x8_sync:U2|RW~1715 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.308      ;
; -4.046 ; rw_96x8_sync:U2|RW~877  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.330      ;
; -4.046 ; rw_96x8_sync:U2|RW~961  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.302      ;
; -4.043 ; rw_96x8_sync:U2|RW~751  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.324      ;
; -4.042 ; rw_96x8_sync:U2|RW~108  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.303      ;
; -4.039 ; rw_96x8_sync:U2|RW~160  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.242      ; 5.276      ;
; -4.036 ; rw_96x8_sync:U2|RW~1344 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.241      ; 5.272      ;
; -4.035 ; rw_96x8_sync:U2|RW~1069 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.303      ;
; -4.035 ; rw_96x8_sync:U2|RW~1846 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.324      ;
; -4.034 ; rw_96x8_sync:U2|RW~1437 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.314      ;
; -4.024 ; rw_96x8_sync:U2|RW~800  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.239      ; 5.258      ;
; -4.023 ; rw_96x8_sync:U2|RW~1613 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.316      ;
; -4.016 ; rw_96x8_sync:U2|RW~69   ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.324      ;
; -4.016 ; rw_96x8_sync:U2|RW~53   ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.317      ;
; -4.014 ; rw_96x8_sync:U2|RW~176  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.239      ; 5.248      ;
; -4.011 ; rw_96x8_sync:U2|RW~581  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.296      ;
; -4.011 ; rw_96x8_sync:U2|RW~856  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.254      ;
; -4.008 ; rw_96x8_sync:U2|RW~65   ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.294      ;
; -4.005 ; rw_96x8_sync:U2|RW~1747 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.269      ;
; -4.003 ; rw_96x8_sync:U2|RW~702  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.281      ;
; -4.002 ; rw_96x8_sync:U2|RW~1611 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.276      ;
; -3.999 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.323      ; 5.317      ;
; -3.999 ; rw_96x8_sync:U2|RW~621  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.278      ;
; -3.998 ; rw_96x8_sync:U2|RW~819  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.268      ;
; -3.997 ; rw_96x8_sync:U2|RW~1174 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.292      ;
; -3.997 ; rw_96x8_sync:U2|RW~624  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.239      ; 5.231      ;
; -3.992 ; rw_96x8_sync:U2|RW~112  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.247      ; 5.234      ;
; -3.990 ; rw_96x8_sync:U2|RW~656  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.233      ;
; -3.988 ; rw_96x8_sync:U2|RW~1624 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.232      ;
; -3.981 ; rw_96x8_sync:U2|RW~1066 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.272      ;
; -3.980 ; rw_96x8_sync:U2|RW~288  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.239      ; 5.214      ;
; -3.978 ; rw_96x8_sync:U2|RW~541  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.257      ;
; -3.975 ; rw_96x8_sync:U2|RW~1171 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.249      ;
; -3.974 ; rw_96x8_sync:U2|RW~1054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.237      ;
; -3.972 ; rw_96x8_sync:U2|RW~171  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.235      ;
; -3.970 ; rw_96x8_sync:U2|RW~925  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.261      ;
; -3.969 ; rw_96x8_sync:U2|RW~48   ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.239      ; 5.203      ;
; -3.966 ; rw_96x8_sync:U2|RW~1944 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.246      ; 5.207      ;
; -3.965 ; rw_96x8_sync:U2|RW~1373 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.235      ;
; -3.964 ; rw_96x8_sync:U2|RW~542  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.227      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                 ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.517 ; rw_96x8_sync:U2|RW~1386 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.124      ;
; 1.606 ; rw_96x8_sync:U2|RW~996  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.161      ;
; 1.646 ; rw_96x8_sync:U2|RW~2005 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.233      ;
; 1.769 ; rw_96x8_sync:U2|RW~1443 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.356      ;
; 1.786 ; rw_96x8_sync:U2|RW~1995 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.361      ;
; 1.847 ; rw_96x8_sync:U2|RW~1757 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.430      ;
; 1.856 ; rw_96x8_sync:U2|RW~1742 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.434      ;
; 1.890 ; rw_96x8_sync:U2|RW~610  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.488      ;
; 1.892 ; rw_96x8_sync:U2|RW~1482 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.511      ;
; 1.904 ; rw_96x8_sync:U2|RW~521  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.477      ;
; 1.938 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.523      ;
; 1.939 ; rw_96x8_sync:U2|RW~457  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.509      ;
; 1.960 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.532      ;
; 1.964 ; rw_96x8_sync:U2|RW~1994 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.583      ;
; 1.976 ; rw_96x8_sync:U2|RW~916  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.531      ;
; 1.980 ; rw_96x8_sync:U2|RW~1702 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.106      ; 2.243      ;
; 1.991 ; rw_96x8_sync:U2|RW~1557 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.576      ;
; 1.999 ; rw_96x8_sync:U2|RW~1034 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.614      ;
; 2.007 ; rw_96x8_sync:U2|RW~459  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.580      ;
; 2.017 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.593      ;
; 2.018 ; rw_96x8_sync:U2|RW~2061 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.107      ; 2.282      ;
; 2.022 ; rw_96x8_sync:U2|RW~1629 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.107      ; 2.286      ;
; 2.024 ; rw_96x8_sync:U2|RW~2050 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.641      ;
; 2.026 ; rw_96x8_sync:U2|RW~2029 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.608      ;
; 2.029 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.632      ;
; 2.030 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.495      ; 2.682      ;
; 2.044 ; rw_96x8_sync:U2|RW~1530 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.495      ; 2.696      ;
; 2.045 ; rw_96x8_sync:U2|RW~724  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.600      ;
; 2.059 ; rw_96x8_sync:U2|RW~121  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.656      ;
; 2.059 ; rw_96x8_sync:U2|RW~505  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.630      ;
; 2.064 ; rw_96x8_sync:U2|RW~468  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.630      ;
; 2.065 ; rw_96x8_sync:U2|RW~1489 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.641      ;
; 2.077 ; rw_96x8_sync:U2|RW~1418 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.472      ; 2.706      ;
; 2.080 ; rw_96x8_sync:U2|RW~2051 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.653      ;
; 2.085 ; rw_96x8_sync:U2|RW~740  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.640      ;
; 2.089 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.675      ;
; 2.089 ; rw_96x8_sync:U2|RW~1549 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.673      ;
; 2.093 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.105      ; 2.355      ;
; 2.102 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.649      ;
; 2.122 ; rw_96x8_sync:U2|RW~746  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.737      ;
; 2.127 ; rw_96x8_sync:U2|RW~1963 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.693      ;
; 2.129 ; rw_96x8_sync:U2|RW~1987 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.702      ;
; 2.141 ; rw_96x8_sync:U2|RW~1036 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.696      ;
; 2.141 ; rw_96x8_sync:U2|RW~1685 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.724      ;
; 2.145 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.725      ;
; 2.145 ; rw_96x8_sync:U2|RW~967  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.714      ;
; 2.149 ; rw_96x8_sync:U2|RW~249  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.737      ;
; 2.152 ; rw_96x8_sync:U2|RW~1539 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.725      ;
; 2.168 ; rw_96x8_sync:U2|RW~1657 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.764      ;
; 2.169 ; rw_96x8_sync:U2|RW~685  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.762      ;
; 2.177 ; rw_96x8_sync:U2|RW~1370 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.773      ;
; 2.181 ; rw_96x8_sync:U2|RW~397  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.755      ;
; 2.189 ; rw_96x8_sync:U2|RW~270  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.772      ;
; 2.192 ; rw_96x8_sync:U2|RW~2045 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.471      ; 2.820      ;
; 2.194 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.770      ;
; 2.202 ; rw_96x8_sync:U2|RW~2048 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.783      ;
; 2.205 ; rw_96x8_sync:U2|RW~1547 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.769      ;
; 2.207 ; rw_96x8_sync:U2|RW~443  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.806      ;
; 2.209 ; rw_96x8_sync:U2|RW~141  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.814      ;
; 2.209 ; rw_96x8_sync:U2|RW~1923 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.782      ;
; 2.214 ; rw_96x8_sync:U2|RW~1805 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.818      ;
; 2.217 ; rw_96x8_sync:U2|RW~1536 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.798      ;
; 2.217 ; rw_96x8_sync:U2|RW~2058 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.131      ; 2.505      ;
; 2.219 ; rw_96x8_sync:U2|RW~1749 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.803      ;
; 2.220 ; rw_96x8_sync:U2|RW~1930 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.829      ;
; 2.222 ; rw_96x8_sync:U2|RW~1766 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.793      ;
; 2.223 ; rw_96x8_sync:U2|RW~484  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.788      ;
; 2.223 ; rw_96x8_sync:U2|RW~1996 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.782      ;
; 2.226 ; rw_96x8_sync:U2|RW~1997 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.821      ;
; 2.226 ; rw_96x8_sync:U2|RW~1852 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.781      ;
; 2.234 ; rw_96x8_sync:U2|RW~1991 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.817      ;
; 2.235 ; rw_96x8_sync:U2|RW~1267 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.496      ;
; 2.239 ; rw_96x8_sync:U2|RW~842  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.493      ; 2.889      ;
; 2.239 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.835      ;
; 2.244 ; rw_96x8_sync:U2|RW~1891 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.809      ;
; 2.245 ; rw_96x8_sync:U2|RW~972  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.800      ;
; 2.247 ; rw_96x8_sync:U2|RW~922  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.862      ;
; 2.250 ; rw_96x8_sync:U2|RW~1722 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.854      ;
; 2.250 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.843      ;
; 2.266 ; rw_96x8_sync:U2|RW~412  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.825      ;
; 2.272 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.855      ;
; 2.273 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.841      ;
; 2.273 ; rw_96x8_sync:U2|RW~295  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.103      ; 2.533      ;
; 2.278 ; rw_96x8_sync:U2|RW~1329 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.856      ;
; 2.282 ; rw_96x8_sync:U2|RW~1964 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.832      ;
; 2.283 ; rw_96x8_sync:U2|RW~892  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.873      ;
; 2.283 ; rw_96x8_sync:U2|RW~1806 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.874      ;
; 2.288 ; rw_96x8_sync:U2|RW~473  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.859      ;
; 2.288 ; rw_96x8_sync:U2|RW~1542 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.868      ;
; 2.296 ; rw_96x8_sync:U2|RW~404  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.862      ;
; 2.301 ; rw_96x8_sync:U2|RW~489  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.873      ;
; 2.303 ; rw_96x8_sync:U2|RW~1770 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.921      ;
; 2.303 ; rw_96x8_sync:U2|RW~1473 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.881      ;
; 2.307 ; rw_96x8_sync:U2|RW~772  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.872      ;
; 2.310 ; rw_96x8_sync:U2|RW~706  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.913      ;
; 2.313 ; rw_96x8_sync:U2|RW~935  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.894      ;
; 2.315 ; rw_96x8_sync:U2|RW~216  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.861      ;
; 2.320 ; rw_96x8_sync:U2|RW~1677 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.914      ;
; 2.322 ; rw_96x8_sync:U2|RW~1522 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.939      ;
; 2.326 ; rw_96x8_sync:U2|RW~345  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.876      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 8.200 ; 8.551 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 7.603 ; 8.166 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 7.672 ; 8.220 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 7.754 ; 8.320 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 8.200 ; 8.551 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 5.946 ; 5.978 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 8.142 ; 8.300 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 8.046 ; 8.319 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 7.017 ; 7.005 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.035 ; 4.569 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 4.030 ; 4.569 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.404 ; 3.866 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.475 ; 3.936 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 3.655 ; 4.070 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 3.178 ; 3.703 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.618 ; 4.107 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.321 ; 3.786 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 4.035 ; 4.531 ; Rise       ; clock           ;
; write_memory ; clock      ; 5.394 ; 6.006 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 0.046  ; -0.022 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.469 ; -1.886 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.338 ; -1.777 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.670 ; -2.119 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -1.476 ; -1.871 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 0.046  ; -0.022 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -1.184 ; -1.602 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.482 ; -2.005 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -0.253 ; -0.300 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.734 ; -1.121 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -1.075 ; -1.473 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.958 ; -1.347 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.748 ; -1.135 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.734 ; -1.121 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.874 ; -1.283 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -1.031 ; -1.425 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -1.035 ; -1.435 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.872 ; -1.278 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.771 ; -2.146 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.042 ; 9.195 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.748 ; 7.769 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.252 ; 7.203 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.473 ; 8.512 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.515 ; 8.519 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 9.042 ; 9.195 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.255 ; 7.275 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.287 ; 7.244 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.223 ; 7.269 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.739 ; 6.852 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.217 ; 5.240 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.404 ; 5.426 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.402 ; 5.417 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.558 ; 5.539 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.739 ; 6.852 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.403 ; 5.421 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.312 ; 5.298 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.581 ; 5.595 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 6.572 ; 6.703 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.460 ; 5.501 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.462 ; 5.493 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.209 ; 5.232 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.197 ; 5.219 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.468 ; 5.520 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.405 ; 5.407 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.572 ; 6.703 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.467 ; 5.501 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.867 ; 5.834 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.502 ; 7.509 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.889 ; 6.848 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.636 ; 6.622 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.085 ; 7.063 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.428 ; 7.527 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.644 ; 6.610 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.867 ; 5.834 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 6.060 ; 6.053 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.119 ; 5.140 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.119 ; 5.140 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.300 ; 5.320 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.297 ; 5.311 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.442 ; 5.423 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.625 ; 6.736 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.297 ; 5.314 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.207 ; 5.192 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.464 ; 5.477 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.098 ; 5.119 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.351 ; 5.390 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.354 ; 5.383 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.111 ; 5.132 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.098 ; 5.119 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.358 ; 5.409 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.467 ; 6.597 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.359 ; 5.390 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.139  ; 8.125  ; 8.600  ; 8.577  ;
; address[0]    ; data_out[1] ; 9.237  ; 9.191  ; 9.707  ; 9.658  ;
; address[0]    ; data_out[2] ; 9.699  ; 9.729  ; 10.102 ; 10.104 ;
; address[0]    ; data_out[3] ; 10.091 ; 10.023 ; 10.475 ; 10.479 ;
; address[0]    ; data_out[4] ; 10.280 ; 10.433 ; 10.655 ; 10.804 ;
; address[0]    ; data_out[5] ; 9.461  ; 9.447  ; 9.923  ; 9.918  ;
; address[0]    ; data_out[6] ; 8.890  ; 8.847  ; 9.262  ; 9.219  ;
; address[0]    ; data_out[7] ; 9.131  ; 9.177  ; 9.515  ; 9.510  ;
; address[1]    ; data_out[0] ;        ; 9.647  ; 10.029 ;        ;
; address[1]    ; data_out[1] ; 9.762  ; 9.716  ; 10.279 ; 10.230 ;
; address[1]    ; data_out[2] ; 10.224 ; 10.254 ; 10.674 ; 10.676 ;
; address[1]    ; data_out[3] ; 10.616 ; 10.548 ; 11.047 ; 11.051 ;
; address[1]    ; data_out[4] ; 11.202 ; 11.309 ; 11.678 ; 11.755 ;
; address[1]    ; data_out[5] ; 9.986  ; 9.972  ; 10.495 ; 10.490 ;
; address[1]    ; data_out[6] ; 10.176 ; 10.194 ; 10.651 ; 10.608 ;
; address[1]    ; data_out[7] ; 10.064 ; 10.061 ; 10.543 ; 10.510 ;
; address[2]    ; data_out[0] ;        ; 10.359 ; 10.721 ;        ;
; address[2]    ; data_out[1] ; 10.474 ; 10.428 ; 10.971 ; 10.922 ;
; address[2]    ; data_out[2] ; 10.936 ; 10.966 ; 11.366 ; 11.368 ;
; address[2]    ; data_out[3] ; 11.328 ; 11.260 ; 11.739 ; 11.743 ;
; address[2]    ; data_out[4] ; 11.914 ; 12.021 ; 12.370 ; 12.447 ;
; address[2]    ; data_out[5] ; 10.698 ; 10.684 ; 11.187 ; 11.182 ;
; address[2]    ; data_out[6] ; 10.888 ; 10.906 ; 11.343 ; 11.300 ;
; address[2]    ; data_out[7] ; 10.776 ; 10.773 ; 11.235 ; 11.202 ;
; address[3]    ; data_out[0] ;        ; 9.593  ; 9.938  ;        ;
; address[3]    ; data_out[1] ; 9.708  ; 9.662  ; 10.188 ; 10.139 ;
; address[3]    ; data_out[2] ; 10.170 ; 10.200 ; 10.583 ; 10.585 ;
; address[3]    ; data_out[3] ; 10.562 ; 10.494 ; 10.956 ; 10.960 ;
; address[3]    ; data_out[4] ; 11.148 ; 11.255 ; 11.587 ; 11.664 ;
; address[3]    ; data_out[5] ; 9.932  ; 9.918  ; 10.404 ; 10.399 ;
; address[3]    ; data_out[6] ; 10.122 ; 10.140 ; 10.560 ; 10.517 ;
; address[3]    ; data_out[7] ; 10.010 ; 10.007 ; 10.452 ; 10.419 ;
; address[4]    ; data_out[0] ; 8.398  ;        ;        ; 8.494  ;
; address[4]    ; data_out[1] ; 8.648  ; 8.599  ; 8.609  ; 8.563  ;
; address[4]    ; data_out[2] ; 9.043  ; 9.045  ; 9.071  ; 9.101  ;
; address[4]    ; data_out[3] ; 9.416  ; 9.420  ; 9.463  ; 9.395  ;
; address[4]    ; data_out[4] ; 10.047 ; 10.124 ; 10.049 ; 10.156 ;
; address[4]    ; data_out[5] ; 8.864  ; 8.859  ; 8.833  ; 8.819  ;
; address[4]    ; data_out[6] ; 9.020  ; 8.977  ; 9.023  ; 9.041  ;
; address[4]    ; data_out[7] ; 8.912  ; 8.879  ; 8.911  ; 8.908  ;
; address[5]    ; data_out[0] ; 10.395 ; 9.171  ; 9.502  ; 10.908 ;
; address[5]    ; data_out[1] ; 10.645 ; 10.596 ; 11.023 ; 10.977 ;
; address[5]    ; data_out[2] ; 11.040 ; 11.042 ; 11.485 ; 11.515 ;
; address[5]    ; data_out[3] ; 11.413 ; 11.417 ; 11.877 ; 11.809 ;
; address[5]    ; data_out[4] ; 12.044 ; 12.121 ; 12.463 ; 12.570 ;
; address[5]    ; data_out[5] ; 10.861 ; 10.856 ; 11.247 ; 11.233 ;
; address[5]    ; data_out[6] ; 11.017 ; 10.974 ; 11.437 ; 11.455 ;
; address[5]    ; data_out[7] ; 10.909 ; 10.876 ; 11.325 ; 11.322 ;
; address[6]    ; data_out[0] ; 10.438 ; 9.075  ; 9.499  ; 10.984 ;
; address[6]    ; data_out[1] ; 10.688 ; 10.639 ; 11.099 ; 11.053 ;
; address[6]    ; data_out[2] ; 11.083 ; 11.085 ; 11.561 ; 11.591 ;
; address[6]    ; data_out[3] ; 11.456 ; 11.460 ; 11.953 ; 11.885 ;
; address[6]    ; data_out[4] ; 12.087 ; 12.164 ; 12.539 ; 12.646 ;
; address[6]    ; data_out[5] ; 10.904 ; 10.899 ; 11.323 ; 11.309 ;
; address[6]    ; data_out[6] ; 11.060 ; 11.017 ; 11.513 ; 11.531 ;
; address[6]    ; data_out[7] ; 10.952 ; 10.919 ; 11.401 ; 11.398 ;
; address[7]    ; data_out[0] ; 7.488  ; 7.087  ; 7.286  ; 7.647  ;
; address[7]    ; data_out[1] ; 8.280  ; 8.231  ; 8.398  ; 8.352  ;
; address[7]    ; data_out[2] ; 8.675  ; 8.677  ; 8.860  ; 8.890  ;
; address[7]    ; data_out[3] ; 9.048  ; 9.052  ; 9.252  ; 9.184  ;
; address[7]    ; data_out[4] ; 9.228  ; 9.377  ; 9.441  ; 9.594  ;
; address[7]    ; data_out[5] ; 8.496  ; 8.491  ; 8.622  ; 8.608  ;
; address[7]    ; data_out[6] ; 8.110  ; 8.067  ; 8.176  ; 8.194  ;
; address[7]    ; data_out[7] ; 8.088  ; 8.083  ; 8.292  ; 8.338  ;
; port_in_00[0] ; data_out[0] ; 7.449  ;        ;        ; 7.910  ;
; port_in_00[1] ; data_out[1] ; 6.350  ;        ;        ; 6.746  ;
; port_in_00[2] ; data_out[2] ; 6.321  ;        ;        ; 6.741  ;
; port_in_00[3] ; data_out[3] ; 7.101  ;        ;        ; 7.462  ;
; port_in_00[4] ; data_out[4] ; 7.678  ;        ;        ; 8.181  ;
; port_in_00[5] ; data_out[5] ; 6.377  ;        ;        ; 6.774  ;
; port_in_00[6] ; data_out[6] ; 6.663  ;        ;        ; 7.036  ;
; port_in_00[7] ; data_out[7] ; 6.900  ;        ;        ; 7.324  ;
; port_in_01[0] ; data_out[0] ; 7.255  ;        ;        ; 7.668  ;
; port_in_01[1] ; data_out[1] ; 6.414  ;        ;        ; 6.839  ;
; port_in_01[2] ; data_out[2] ; 6.352  ;        ;        ; 6.710  ;
; port_in_01[3] ; data_out[3] ; 7.137  ;        ;        ; 7.508  ;
; port_in_01[4] ; data_out[4] ; 7.734  ;        ;        ; 8.197  ;
; port_in_01[5] ; data_out[5] ; 6.294  ;        ;        ; 6.660  ;
; port_in_01[6] ; data_out[6] ; 6.691  ;        ;        ; 7.137  ;
; port_in_01[7] ; data_out[7] ; 6.581  ;        ;        ; 6.928  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 7.927  ; 7.912  ; 8.375  ; 8.351  ;
; address[0]    ; data_out[1] ; 8.969  ; 8.924  ; 9.416  ; 9.375  ;
; address[0]    ; data_out[2] ; 9.332  ; 9.288  ; 9.702  ; 9.688  ;
; address[0]    ; data_out[3] ; 9.693  ; 9.612  ; 10.046 ; 10.024 ;
; address[0]    ; data_out[4] ; 9.942  ; 10.017 ; 10.281 ; 10.380 ;
; address[0]    ; data_out[5] ; 9.129  ; 9.095  ; 9.577  ; 9.543  ;
; address[0]    ; data_out[6] ; 8.567  ; 8.525  ; 8.933  ; 8.900  ;
; address[0]    ; data_out[7] ; 8.769  ; 8.762  ; 9.142  ; 9.135  ;
; address[1]    ; data_out[0] ;        ; 9.290  ; 9.698  ;        ;
; address[1]    ; data_out[1] ; 9.239  ; 9.247  ; 9.703  ; 9.651  ;
; address[1]    ; data_out[2] ; 9.416  ; 9.407  ; 9.877  ; 9.836  ;
; address[1]    ; data_out[3] ; 9.183  ; 9.126  ; 9.622  ; 9.574  ;
; address[1]    ; data_out[4] ; 10.446 ; 10.521 ; 10.831 ; 10.930 ;
; address[1]    ; data_out[5] ; 9.014  ; 8.946  ; 9.452  ; 9.393  ;
; address[1]    ; data_out[6] ; 9.071  ; 9.029  ; 9.483  ; 9.450  ;
; address[1]    ; data_out[7] ; 9.273  ; 9.266  ; 9.692  ; 9.685  ;
; address[2]    ; data_out[0] ;        ; 9.972  ; 10.362 ;        ;
; address[2]    ; data_out[1] ; 9.921  ; 9.929  ; 10.367 ; 10.315 ;
; address[2]    ; data_out[2] ; 10.098 ; 10.089 ; 10.541 ; 10.500 ;
; address[2]    ; data_out[3] ; 9.865  ; 9.808  ; 10.286 ; 10.238 ;
; address[2]    ; data_out[4] ; 11.128 ; 11.203 ; 11.495 ; 11.594 ;
; address[2]    ; data_out[5] ; 9.696  ; 9.628  ; 10.116 ; 10.057 ;
; address[2]    ; data_out[6] ; 9.753  ; 9.711  ; 10.147 ; 10.114 ;
; address[2]    ; data_out[7] ; 9.955  ; 9.948  ; 10.356 ; 10.349 ;
; address[3]    ; data_out[0] ;        ; 9.236  ; 9.610  ;        ;
; address[3]    ; data_out[1] ; 9.185  ; 9.193  ; 9.615  ; 9.563  ;
; address[3]    ; data_out[2] ; 9.362  ; 9.353  ; 9.789  ; 9.748  ;
; address[3]    ; data_out[3] ; 9.129  ; 9.072  ; 9.534  ; 9.486  ;
; address[3]    ; data_out[4] ; 10.392 ; 10.467 ; 10.743 ; 10.842 ;
; address[3]    ; data_out[5] ; 8.960  ; 8.892  ; 9.364  ; 9.305  ;
; address[3]    ; data_out[6] ; 9.017  ; 8.975  ; 9.395  ; 9.362  ;
; address[3]    ; data_out[7] ; 9.219  ; 9.212  ; 9.604  ; 9.597  ;
; address[4]    ; data_out[0] ; 8.130  ;        ;        ; 8.193  ;
; address[4]    ; data_out[1] ; 8.135  ; 8.083  ; 8.142  ; 8.150  ;
; address[4]    ; data_out[2] ; 8.309  ; 8.268  ; 8.319  ; 8.310  ;
; address[4]    ; data_out[3] ; 8.054  ; 8.006  ; 8.086  ; 8.029  ;
; address[4]    ; data_out[4] ; 9.263  ; 9.362  ; 9.349  ; 9.424  ;
; address[4]    ; data_out[5] ; 7.884  ; 7.825  ; 7.917  ; 7.849  ;
; address[4]    ; data_out[6] ; 7.915  ; 7.882  ; 7.974  ; 7.932  ;
; address[4]    ; data_out[7] ; 8.124  ; 8.117  ; 8.176  ; 8.169  ;
; address[5]    ; data_out[0] ; 8.906  ; 8.915  ; 9.237  ; 9.218  ;
; address[5]    ; data_out[1] ; 8.117  ; 8.076  ; 8.603  ; 8.553  ;
; address[5]    ; data_out[2] ; 8.416  ; 8.375  ; 8.883  ; 8.874  ;
; address[5]    ; data_out[3] ; 8.161  ; 8.113  ; 8.650  ; 8.593  ;
; address[5]    ; data_out[4] ; 9.326  ; 9.425  ; 9.780  ; 9.879  ;
; address[5]    ; data_out[5] ; 7.991  ; 7.932  ; 8.481  ; 8.413  ;
; address[5]    ; data_out[6] ; 8.210  ; 8.168  ; 8.644  ; 8.611  ;
; address[5]    ; data_out[7] ; 8.381  ; 8.374  ; 8.855  ; 8.848  ;
; address[6]    ; data_out[0] ; 8.815  ; 8.824  ; 9.235  ; 9.216  ;
; address[6]    ; data_out[1] ; 8.056  ; 8.004  ; 8.477  ; 8.485  ;
; address[6]    ; data_out[2] ; 8.230  ; 8.189  ; 8.654  ; 8.645  ;
; address[6]    ; data_out[3] ; 7.975  ; 7.927  ; 8.421  ; 8.364  ;
; address[6]    ; data_out[4] ; 9.731  ; 9.806  ; 10.151 ; 10.258 ;
; address[6]    ; data_out[5] ; 7.805  ; 7.746  ; 8.252  ; 8.184  ;
; address[6]    ; data_out[6] ; 8.686  ; 8.643  ; 9.097  ; 9.118  ;
; address[6]    ; data_out[7] ; 8.593  ; 8.559  ; 9.011  ; 9.009  ;
; address[7]    ; data_out[0] ; 5.652  ; 6.856  ; 7.041  ; 5.668  ;
; address[7]    ; data_out[1] ; 6.173  ; 6.121  ; 6.259  ; 6.267  ;
; address[7]    ; data_out[2] ; 6.347  ; 6.306  ; 6.436  ; 6.427  ;
; address[7]    ; data_out[3] ; 6.092  ; 6.044  ; 6.203  ; 6.146  ;
; address[7]    ; data_out[4] ; 7.305  ; 7.380  ; 7.297  ; 7.396  ;
; address[7]    ; data_out[5] ; 5.922  ; 5.863  ; 6.034  ; 5.966  ;
; address[7]    ; data_out[6] ; 5.930  ; 5.888  ; 5.949  ; 5.916  ;
; address[7]    ; data_out[7] ; 6.132  ; 6.125  ; 6.158  ; 6.151  ;
; port_in_00[0] ; data_out[0] ; 7.252  ;        ;        ; 7.685  ;
; port_in_00[1] ; data_out[1] ; 6.198  ;        ;        ; 6.584  ;
; port_in_00[2] ; data_out[2] ; 6.141  ;        ;        ; 6.547  ;
; port_in_00[3] ; data_out[3] ; 6.928  ;        ;        ; 7.279  ;
; port_in_00[4] ; data_out[4] ; 7.496  ;        ;        ; 7.987  ;
; port_in_00[5] ; data_out[5] ; 6.223  ;        ;        ; 6.608  ;
; port_in_00[6] ; data_out[6] ; 6.509  ;        ;        ; 6.872  ;
; port_in_00[7] ; data_out[7] ; 6.697  ;        ;        ; 7.109  ;
; port_in_01[0] ; data_out[0] ; 7.077  ;        ;        ; 7.477  ;
; port_in_01[1] ; data_out[1] ; 6.247  ;        ;        ; 6.653  ;
; port_in_01[2] ; data_out[2] ; 6.208  ;        ;        ; 6.555  ;
; port_in_01[3] ; data_out[3] ; 6.953  ;        ;        ; 7.314  ;
; port_in_01[4] ; data_out[4] ; 7.586  ;        ;        ; 8.039  ;
; port_in_01[5] ; data_out[5] ; 6.143  ;        ;        ; 6.500  ;
; port_in_01[6] ; data_out[6] ; 6.521  ;        ;        ; 6.943  ;
; port_in_01[7] ; data_out[7] ; 6.431  ;        ;        ; 6.769  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.39 MHz ; 202.39 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.941 ; -30.172           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.368 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.941 ; rw_96x8_sync:U2|RW~1199 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.196      ;
; -3.923 ; rw_96x8_sync:U2|RW~1133 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.184      ;
; -3.872 ; rw_96x8_sync:U2|RW~859  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.244      ; 5.111      ;
; -3.864 ; rw_96x8_sync:U2|RW~811  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.111      ;
; -3.836 ; rw_96x8_sync:U2|RW~526  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.093      ;
; -3.792 ; rw_96x8_sync:U2|RW~688  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.214      ; 5.001      ;
; -3.773 ; rw_96x8_sync:U2|RW~787  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.016      ;
; -3.760 ; rw_96x8_sync:U2|RW~1040 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.226      ; 4.981      ;
; -3.754 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.015      ;
; -3.751 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.995      ;
; -3.747 ; rw_96x8_sync:U2|RW~155  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.994      ;
; -3.739 ; rw_96x8_sync:U2|RW~704  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.226      ; 4.960      ;
; -3.730 ; rw_96x8_sync:U2|RW~1430 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.988      ;
; -3.705 ; rw_96x8_sync:U2|RW~798  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.948      ;
; -3.700 ; rw_96x8_sync:U2|RW~1942 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.952      ;
; -3.697 ; rw_96x8_sync:U2|RW~1767 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.949      ;
; -3.697 ; rw_96x8_sync:U2|RW~974  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.948      ;
; -3.694 ; rw_96x8_sync:U2|RW~1086 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.939      ;
; -3.685 ; rw_96x8_sync:U2|RW~1918 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.936      ;
; -3.685 ; rw_96x8_sync:U2|RW~479  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.942      ;
; -3.680 ; rw_96x8_sync:U2|RW~299  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.927      ;
; -3.678 ; rw_96x8_sync:U2|RW~331  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.915      ;
; -3.670 ; rw_96x8_sync:U2|RW~70   ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.940      ;
; -3.662 ; rw_96x8_sync:U2|RW~1824 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.215      ; 4.872      ;
; -3.662 ; rw_96x8_sync:U2|RW~34   ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.964      ;
; -3.658 ; rw_96x8_sync:U2|RW~1358 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.903      ;
; -3.656 ; rw_96x8_sync:U2|RW~843  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.910      ;
; -3.655 ; rw_96x8_sync:U2|RW~1671 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.929      ;
; -3.653 ; rw_96x8_sync:U2|RW~175  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.900      ;
; -3.644 ; rw_96x8_sync:U2|RW~1755 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.891      ;
; -3.639 ; rw_96x8_sync:U2|RW~1311 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.887      ;
; -3.637 ; rw_96x8_sync:U2|RW~134  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.907      ;
; -3.628 ; rw_96x8_sync:U2|RW~496  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.222      ; 4.845      ;
; -3.627 ; rw_96x8_sync:U2|RW~1229 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.888      ;
; -3.627 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.877      ;
; -3.625 ; rw_96x8_sync:U2|RW~159  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.872      ;
; -3.622 ; rw_96x8_sync:U2|RW~531  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.865      ;
; -3.616 ; rw_96x8_sync:U2|RW~821  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.869      ;
; -3.614 ; rw_96x8_sync:U2|RW~560  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.214      ; 4.823      ;
; -3.609 ; rw_96x8_sync:U2|RW~647  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.862      ;
; -3.608 ; rw_96x8_sync:U2|RW~977  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.243      ; 4.846      ;
; -3.607 ; rw_96x8_sync:U2|RW~1405 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.862      ;
; -3.600 ; rw_96x8_sync:U2|RW~283  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.857      ;
; -3.594 ; rw_96x8_sync:U2|RW~176  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.216      ; 4.805      ;
; -3.587 ; rw_96x8_sync:U2|RW~803  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.830      ;
; -3.586 ; rw_96x8_sync:U2|RW~334  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.829      ;
; -3.584 ; rw_96x8_sync:U2|RW~800  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.218      ; 4.797      ;
; -3.582 ; rw_96x8_sync:U2|RW~446  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.834      ;
; -3.578 ; rw_96x8_sync:U2|RW~494  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.825      ;
; -3.567 ; rw_96x8_sync:U2|RW~1613 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.824      ;
; -3.564 ; rw_96x8_sync:U2|RW~1846 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.827      ;
; -3.564 ; rw_96x8_sync:U2|RW~160  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.218      ; 4.777      ;
; -3.562 ; rw_96x8_sync:U2|RW~605  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.798      ;
; -3.560 ; rw_96x8_sync:U2|RW~768  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.225      ; 4.780      ;
; -3.560 ; rw_96x8_sync:U2|RW~751  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.816      ;
; -3.551 ; rw_96x8_sync:U2|RW~288  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.218      ; 4.764      ;
; -3.550 ; rw_96x8_sync:U2|RW~1747 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.792      ;
; -3.548 ; rw_96x8_sync:U2|RW~355  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.780      ;
; -3.547 ; rw_96x8_sync:U2|RW~797  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.793      ;
; -3.547 ; rw_96x8_sync:U2|RW~48   ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.216      ; 4.758      ;
; -3.544 ; rw_96x8_sync:U2|RW~1182 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.783      ;
; -3.544 ; rw_96x8_sync:U2|RW~637  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.796      ;
; -3.539 ; rw_96x8_sync:U2|RW~961  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.240      ; 4.774      ;
; -3.538 ; rw_96x8_sync:U2|RW~912  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.236      ; 4.769      ;
; -3.538 ; rw_96x8_sync:U2|RW~1484 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.775      ;
; -3.536 ; rw_96x8_sync:U2|RW~1715 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.773      ;
; -3.534 ; rw_96x8_sync:U2|RW~581  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.786      ;
; -3.526 ; rw_96x8_sync:U2|RW~1624 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.227      ; 4.748      ;
; -3.526 ; rw_96x8_sync:U2|RW~1771 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.775      ;
; -3.524 ; rw_96x8_sync:U2|RW~565  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.775      ;
; -3.523 ; rw_96x8_sync:U2|RW~485  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.788      ;
; -3.523 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.771      ;
; -3.522 ; rw_96x8_sync:U2|RW~69   ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.795      ;
; -3.519 ; rw_96x8_sync:U2|RW~1437 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.765      ;
; -3.519 ; rw_96x8_sync:U2|RW~877  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.770      ;
; -3.516 ; rw_96x8_sync:U2|RW~1511 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.776      ;
; -3.512 ; rw_96x8_sync:U2|RW~1206 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.775      ;
; -3.509 ; rw_96x8_sync:U2|RW~112  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.225      ; 4.729      ;
; -3.506 ; rw_96x8_sync:U2|RW~1344 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.219      ; 4.720      ;
; -3.500 ; rw_96x8_sync:U2|RW~624  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.220      ; 4.715      ;
; -3.500 ; rw_96x8_sync:U2|RW~53   ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.767      ;
; -3.499 ; rw_96x8_sync:U2|RW~1954 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 4.789      ;
; -3.494 ; rw_96x8_sync:U2|RW~108  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.730      ;
; -3.493 ; rw_96x8_sync:U2|RW~1069 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.729      ;
; -3.493 ; rw_96x8_sync:U2|RW~1714 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.282      ; 4.770      ;
; -3.492 ; rw_96x8_sync:U2|RW~1275 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.735      ;
; -3.491 ; rw_96x8_sync:U2|RW~621  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.739      ;
; -3.487 ; rw_96x8_sync:U2|RW~65   ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.750      ;
; -3.485 ; rw_96x8_sync:U2|RW~1944 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.227      ; 4.707      ;
; -3.484 ; rw_96x8_sync:U2|RW~702  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.735      ;
; -3.483 ; rw_96x8_sync:U2|RW~1005 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.732      ;
; -3.481 ; rw_96x8_sync:U2|RW~1373 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.720      ;
; -3.480 ; rw_96x8_sync:U2|RW~1611 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.728      ;
; -3.480 ; rw_96x8_sync:U2|RW~1174 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.749      ;
; -3.479 ; rw_96x8_sync:U2|RW~1171 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.729      ;
; -3.476 ; rw_96x8_sync:U2|RW~1501 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.731      ;
; -3.475 ; rw_96x8_sync:U2|RW~171  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.712      ;
; -3.472 ; rw_96x8_sync:U2|RW~92   ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.219      ; 4.686      ;
; -3.470 ; rw_96x8_sync:U2|RW~819  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.714      ;
; -3.467 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.297      ; 4.759      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.368 ; rw_96x8_sync:U2|RW~1386 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.409      ; 1.921      ;
; 1.454 ; rw_96x8_sync:U2|RW~996  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.361      ; 1.959      ;
; 1.504 ; rw_96x8_sync:U2|RW~2005 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.032      ;
; 1.618 ; rw_96x8_sync:U2|RW~1443 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.152      ;
; 1.635 ; rw_96x8_sync:U2|RW~1995 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.160      ;
; 1.675 ; rw_96x8_sync:U2|RW~1757 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.199      ;
; 1.686 ; rw_96x8_sync:U2|RW~1742 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.212      ;
; 1.703 ; rw_96x8_sync:U2|RW~610  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.248      ;
; 1.729 ; rw_96x8_sync:U2|RW~521  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.251      ;
; 1.731 ; rw_96x8_sync:U2|RW~1482 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.297      ;
; 1.766 ; rw_96x8_sync:U2|RW~457  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.284      ;
; 1.780 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.302      ;
; 1.786 ; rw_96x8_sync:U2|RW~1702 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.027      ;
; 1.791 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.315      ;
; 1.795 ; rw_96x8_sync:U2|RW~1994 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.361      ;
; 1.796 ; rw_96x8_sync:U2|RW~916  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.357      ; 2.297      ;
; 1.800 ; rw_96x8_sync:U2|RW~1557 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.326      ;
; 1.819 ; rw_96x8_sync:U2|RW~1629 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.060      ;
; 1.828 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.352      ;
; 1.839 ; rw_96x8_sync:U2|RW~2061 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.080      ;
; 1.840 ; rw_96x8_sync:U2|RW~1034 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.398      ;
; 1.848 ; rw_96x8_sync:U2|RW~2050 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.412      ;
; 1.848 ; rw_96x8_sync:U2|RW~2029 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.371      ;
; 1.854 ; rw_96x8_sync:U2|RW~459  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.373      ;
; 1.854 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.404      ;
; 1.855 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.449      ;
; 1.855 ; rw_96x8_sync:U2|RW~724  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.361      ; 2.360      ;
; 1.867 ; rw_96x8_sync:U2|RW~121  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.410      ;
; 1.867 ; rw_96x8_sync:U2|RW~505  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.385      ;
; 1.870 ; rw_96x8_sync:U2|RW~468  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.369      ; 2.383      ;
; 1.874 ; rw_96x8_sync:U2|RW~1530 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.468      ;
; 1.884 ; rw_96x8_sync:U2|RW~1489 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.410      ;
; 1.886 ; rw_96x8_sync:U2|RW~1418 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.459      ;
; 1.887 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.421      ;
; 1.888 ; rw_96x8_sync:U2|RW~740  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.361      ; 2.393      ;
; 1.893 ; rw_96x8_sync:U2|RW~2051 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.416      ;
; 1.900 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.138      ;
; 1.907 ; rw_96x8_sync:U2|RW~1549 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.427      ;
; 1.911 ; rw_96x8_sync:U2|RW~746  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.471      ;
; 1.914 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.352      ; 2.410      ;
; 1.929 ; rw_96x8_sync:U2|RW~1987 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.452      ;
; 1.936 ; rw_96x8_sync:U2|RW~967  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.455      ;
; 1.939 ; rw_96x8_sync:U2|RW~1963 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.368      ; 2.451      ;
; 1.942 ; rw_96x8_sync:U2|RW~1685 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.466      ;
; 1.946 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.475      ;
; 1.951 ; rw_96x8_sync:U2|RW~1036 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.357      ; 2.452      ;
; 1.959 ; rw_96x8_sync:U2|RW~1370 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.502      ;
; 1.959 ; rw_96x8_sync:U2|RW~1539 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.481      ;
; 1.961 ; rw_96x8_sync:U2|RW~249  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.496      ;
; 1.981 ; rw_96x8_sync:U2|RW~1657 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.523      ;
; 1.982 ; rw_96x8_sync:U2|RW~397  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.371      ; 2.497      ;
; 1.988 ; rw_96x8_sync:U2|RW~1923 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.511      ;
; 1.992 ; rw_96x8_sync:U2|RW~685  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.521      ;
; 2.001 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.525      ;
; 2.005 ; rw_96x8_sync:U2|RW~2048 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.533      ;
; 2.006 ; rw_96x8_sync:U2|RW~270  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.535      ;
; 2.006 ; rw_96x8_sync:U2|RW~1547 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.366      ; 2.516      ;
; 2.013 ; rw_96x8_sync:U2|RW~2045 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.576      ;
; 2.015 ; rw_96x8_sync:U2|RW~141  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.557      ;
; 2.018 ; rw_96x8_sync:U2|RW~1267 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.095      ; 2.257      ;
; 2.019 ; rw_96x8_sync:U2|RW~1722 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.570      ;
; 2.020 ; rw_96x8_sync:U2|RW~484  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.368      ; 2.532      ;
; 2.020 ; rw_96x8_sync:U2|RW~1891 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.536      ;
; 2.021 ; rw_96x8_sync:U2|RW~1766 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.542      ;
; 2.021 ; rw_96x8_sync:U2|RW~2058 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.128      ; 2.293      ;
; 2.022 ; rw_96x8_sync:U2|RW~443  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.565      ;
; 2.022 ; rw_96x8_sync:U2|RW~1749 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.547      ;
; 2.022 ; rw_96x8_sync:U2|RW~1991 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.555      ;
; 2.023 ; rw_96x8_sync:U2|RW~1805 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.564      ;
; 2.025 ; rw_96x8_sync:U2|RW~1536 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.553      ;
; 2.027 ; rw_96x8_sync:U2|RW~1852 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.357      ; 2.528      ;
; 2.027 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.560      ;
; 2.028 ; rw_96x8_sync:U2|RW~1930 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.585      ;
; 2.032 ; rw_96x8_sync:U2|RW~1996 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.365      ; 2.541      ;
; 2.038 ; rw_96x8_sync:U2|RW~1997 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.573      ;
; 2.043 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.561      ;
; 2.049 ; rw_96x8_sync:U2|RW~412  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.361      ; 2.554      ;
; 2.050 ; rw_96x8_sync:U2|RW~972  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.357      ; 2.551      ;
; 2.051 ; rw_96x8_sync:U2|RW~1964 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.352      ; 2.547      ;
; 2.053 ; rw_96x8_sync:U2|RW~1770 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.615      ;
; 2.054 ; rw_96x8_sync:U2|RW~842  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.646      ;
; 2.057 ; rw_96x8_sync:U2|RW~295  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.294      ;
; 2.058 ; rw_96x8_sync:U2|RW~922  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.616      ;
; 2.058 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.587      ;
; 2.069 ; rw_96x8_sync:U2|RW~1806 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.606      ;
; 2.069 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.602      ;
; 2.074 ; rw_96x8_sync:U2|RW~473  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.592      ;
; 2.074 ; rw_96x8_sync:U2|RW~1542 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.602      ;
; 2.080 ; rw_96x8_sync:U2|RW~706  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.630      ;
; 2.082 ; rw_96x8_sync:U2|RW~892  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.617      ;
; 2.084 ; rw_96x8_sync:U2|RW~1329 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.613      ;
; 2.090 ; rw_96x8_sync:U2|RW~404  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.369      ; 2.603      ;
; 2.092 ; rw_96x8_sync:U2|RW~216  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.355      ; 2.591      ;
; 2.094 ; rw_96x8_sync:U2|RW~935  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.621      ;
; 2.098 ; rw_96x8_sync:U2|RW~489  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.619      ;
; 2.099 ; rw_96x8_sync:U2|RW~772  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.368      ; 2.611      ;
; 2.107 ; rw_96x8_sync:U2|RW~1670 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.355      ;
; 2.107 ; rw_96x8_sync:U2|RW~1796 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.371      ; 2.622      ;
; 2.111 ; rw_96x8_sync:U2|RW~212  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.364      ; 2.619      ;
; 2.111 ; rw_96x8_sync:U2|RW~1677 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.641      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 7.334 ; 7.706 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 6.904 ; 7.229 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 6.836 ; 7.263 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 7.035 ; 7.338 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 7.334 ; 7.706 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 5.387 ; 5.595 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 7.280 ; 7.479 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 7.205 ; 7.456 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 6.344 ; 6.533 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 3.604 ; 3.959 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 3.592 ; 3.959 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.016 ; 3.373 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.077 ; 3.417 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 3.242 ; 3.539 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 2.802 ; 3.230 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.211 ; 3.578 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 2.937 ; 3.274 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.604 ; 3.951 ; Rise       ; clock           ;
; write_memory ; clock      ; 4.849 ; 5.311 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 0.041  ; -0.077 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.253 ; -1.569 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.129 ; -1.479 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.424 ; -1.787 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -1.255 ; -1.567 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 0.041  ; -0.077 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -0.976 ; -1.335 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.265 ; -1.691 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -0.223 ; -0.324 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.578 ; -0.900 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.882 ; -1.216 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.783 ; -1.102 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.591 ; -0.912 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.578 ; -0.900 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.695 ; -1.044 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.852 ; -1.186 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.842 ; -1.180 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.699 ; -1.042 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.513 ; -1.830 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.553 ; 8.675 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.310 ; 7.254 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.779 ; 6.704 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.970 ; 7.916 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.981 ; 7.903 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 8.553 ; 8.675 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.778 ; 6.790 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.843 ; 6.783 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 6.808 ; 6.805 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.469 ; 6.543 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.979 ; 4.984 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.155 ; 5.153 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.152 ; 5.145 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.286 ; 5.234 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.469 ; 6.543 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.152 ; 5.144 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.063 ; 5.025 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.307 ; 5.286 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 6.324 ; 6.428 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.201 ; 5.214 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.203 ; 5.212 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 4.973 ; 4.978 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.960 ; 4.968 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.211 ; 5.230 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.145 ; 5.122 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.324 ; 6.428 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.211 ; 5.218 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.575 ; 5.525 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.086 ; 7.023 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.505 ; 6.437 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.281 ; 6.244 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.703 ; 6.636 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.094 ; 7.177 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.276 ; 6.245 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.575 ; 5.525 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.742 ; 5.715 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.891 ; 4.896 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.891 ; 4.896 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.062 ; 5.060 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.059 ; 5.051 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.183 ; 5.131 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.367 ; 6.441 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.058 ; 5.050 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 4.970 ; 4.932 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.203 ; 5.181 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 4.873 ; 4.880 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.104 ; 5.116 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.107 ; 5.115 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 4.885 ; 4.890 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.873 ; 4.880 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.113 ; 5.131 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.047 ; 5.023 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.230 ; 6.334 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.114 ; 5.120 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 7.562  ; 7.507  ; 7.926  ; 7.863  ;
; address[0]    ; data_out[1] ; 8.522  ; 8.455  ; 8.915  ; 8.843  ;
; address[0]    ; data_out[2] ; 8.950  ; 8.926  ; 9.262  ; 9.220  ;
; address[0]    ; data_out[3] ; 9.317  ; 9.204  ; 9.593  ; 9.533  ;
; address[0]    ; data_out[4] ; 9.567  ; 9.692  ; 9.865  ; 9.982  ;
; address[0]    ; data_out[5] ; 8.729  ; 8.702  ; 9.119  ; 9.100  ;
; address[0]    ; data_out[6] ; 8.198  ; 8.138  ; 8.490  ; 8.430  ;
; address[0]    ; data_out[7] ; 8.414  ; 8.433  ; 8.720  ; 8.686  ;
; address[1]    ; data_out[0] ;        ; 8.822  ; 9.229  ;        ;
; address[1]    ; data_out[1] ; 8.995  ; 8.928  ; 9.470  ; 9.398  ;
; address[1]    ; data_out[2] ; 9.423  ; 9.399  ; 9.817  ; 9.775  ;
; address[1]    ; data_out[3] ; 9.790  ; 9.677  ; 10.148 ; 10.088 ;
; address[1]    ; data_out[4] ; 10.426 ; 10.509 ; 10.874 ; 10.930 ;
; address[1]    ; data_out[5] ; 9.202  ; 9.175  ; 9.674  ; 9.655  ;
; address[1]    ; data_out[6] ; 9.371  ; 9.368  ; 9.824  ; 9.765  ;
; address[1]    ; data_out[7] ; 9.281  ; 9.257  ; 9.731  ; 9.680  ;
; address[2]    ; data_out[0] ;        ; 9.484  ; 9.856  ;        ;
; address[2]    ; data_out[1] ; 9.657  ; 9.590  ; 10.097 ; 10.025 ;
; address[2]    ; data_out[2] ; 10.085 ; 10.061 ; 10.444 ; 10.402 ;
; address[2]    ; data_out[3] ; 10.452 ; 10.339 ; 10.775 ; 10.715 ;
; address[2]    ; data_out[4] ; 11.088 ; 11.171 ; 11.501 ; 11.557 ;
; address[2]    ; data_out[5] ; 9.864  ; 9.837  ; 10.301 ; 10.282 ;
; address[2]    ; data_out[6] ; 10.033 ; 10.030 ; 10.451 ; 10.392 ;
; address[2]    ; data_out[7] ; 9.943  ; 9.919  ; 10.358 ; 10.307 ;
; address[3]    ; data_out[0] ;        ; 8.767  ; 9.155  ;        ;
; address[3]    ; data_out[1] ; 8.940  ; 8.873  ; 9.396  ; 9.324  ;
; address[3]    ; data_out[2] ; 9.368  ; 9.344  ; 9.743  ; 9.701  ;
; address[3]    ; data_out[3] ; 9.735  ; 9.622  ; 10.074 ; 10.014 ;
; address[3]    ; data_out[4] ; 10.371 ; 10.454 ; 10.800 ; 10.856 ;
; address[3]    ; data_out[5] ; 9.147  ; 9.120  ; 9.600  ; 9.581  ;
; address[3]    ; data_out[6] ; 9.316  ; 9.313  ; 9.750  ; 9.691  ;
; address[3]    ; data_out[7] ; 9.226  ; 9.202  ; 9.657  ; 9.606  ;
; address[4]    ; data_out[0] ; 7.896  ;        ;        ; 7.950  ;
; address[4]    ; data_out[1] ; 8.137  ; 8.065  ; 8.123  ; 8.056  ;
; address[4]    ; data_out[2] ; 8.484  ; 8.442  ; 8.551  ; 8.527  ;
; address[4]    ; data_out[3] ; 8.815  ; 8.755  ; 8.918  ; 8.805  ;
; address[4]    ; data_out[4] ; 9.541  ; 9.597  ; 9.554  ; 9.637  ;
; address[4]    ; data_out[5] ; 8.341  ; 8.322  ; 8.330  ; 8.303  ;
; address[4]    ; data_out[6] ; 8.491  ; 8.432  ; 8.499  ; 8.496  ;
; address[4]    ; data_out[7] ; 8.398  ; 8.347  ; 8.409  ; 8.385  ;
; address[5]    ; data_out[0] ; 9.623  ; 8.441  ; 8.787  ; 9.944  ;
; address[5]    ; data_out[1] ; 9.864  ; 9.792  ; 10.117 ; 10.050 ;
; address[5]    ; data_out[2] ; 10.211 ; 10.169 ; 10.545 ; 10.521 ;
; address[5]    ; data_out[3] ; 10.542 ; 10.482 ; 10.912 ; 10.799 ;
; address[5]    ; data_out[4] ; 11.268 ; 11.324 ; 11.548 ; 11.631 ;
; address[5]    ; data_out[5] ; 10.068 ; 10.049 ; 10.324 ; 10.297 ;
; address[5]    ; data_out[6] ; 10.218 ; 10.159 ; 10.493 ; 10.490 ;
; address[5]    ; data_out[7] ; 10.125 ; 10.074 ; 10.403 ; 10.379 ;
; address[6]    ; data_out[0] ; 9.647  ; 8.366  ; 8.764  ; 9.998  ;
; address[6]    ; data_out[1] ; 9.888  ; 9.816  ; 10.171 ; 10.104 ;
; address[6]    ; data_out[2] ; 10.235 ; 10.193 ; 10.599 ; 10.575 ;
; address[6]    ; data_out[3] ; 10.566 ; 10.506 ; 10.966 ; 10.853 ;
; address[6]    ; data_out[4] ; 11.292 ; 11.348 ; 11.602 ; 11.685 ;
; address[6]    ; data_out[5] ; 10.092 ; 10.073 ; 10.378 ; 10.351 ;
; address[6]    ; data_out[6] ; 10.242 ; 10.183 ; 10.547 ; 10.544 ;
; address[6]    ; data_out[7] ; 10.149 ; 10.098 ; 10.457 ; 10.433 ;
; address[7]    ; data_out[0] ; 7.064  ; 6.684  ; 6.917  ; 7.176  ;
; address[7]    ; data_out[1] ; 7.780  ; 7.708  ; 7.912  ; 7.845  ;
; address[7]    ; data_out[2] ; 8.127  ; 8.085  ; 8.340  ; 8.316  ;
; address[7]    ; data_out[3] ; 8.458  ; 8.398  ; 8.707  ; 8.594  ;
; address[7]    ; data_out[4] ; 8.730  ; 8.847  ; 8.957  ; 9.082  ;
; address[7]    ; data_out[5] ; 7.984  ; 7.965  ; 8.119  ; 8.092  ;
; address[7]    ; data_out[6] ; 7.659  ; 7.600  ; 7.725  ; 7.722  ;
; address[7]    ; data_out[7] ; 7.585  ; 7.551  ; 7.804  ; 7.823  ;
; port_in_00[0] ; data_out[0] ; 6.924  ;        ;        ; 7.238  ;
; port_in_00[1] ; data_out[1] ; 5.897  ;        ;        ; 6.197  ;
; port_in_00[2] ; data_out[2] ; 5.876  ;        ;        ; 6.206  ;
; port_in_00[3] ; data_out[3] ; 6.610  ;        ;        ; 6.864  ;
; port_in_00[4] ; data_out[4] ; 7.231  ;        ;        ; 7.640  ;
; port_in_00[5] ; data_out[5] ; 5.914  ;        ;        ; 6.240  ;
; port_in_00[6] ; data_out[6] ; 6.200  ;        ;        ; 6.481  ;
; port_in_00[7] ; data_out[7] ; 6.405  ;        ;        ; 6.758  ;
; port_in_01[0] ; data_out[0] ; 6.748  ;        ;        ; 7.051  ;
; port_in_01[1] ; data_out[1] ; 5.941  ;        ;        ; 6.272  ;
; port_in_01[2] ; data_out[2] ; 5.912  ;        ;        ; 6.175  ;
; port_in_01[3] ; data_out[3] ; 6.626  ;        ;        ; 6.887  ;
; port_in_01[4] ; data_out[4] ; 7.297  ;        ;        ; 7.669  ;
; port_in_01[5] ; data_out[5] ; 5.835  ;        ;        ; 6.148  ;
; port_in_01[6] ; data_out[6] ; 6.222  ;        ;        ; 6.568  ;
; port_in_01[7] ; data_out[7] ; 6.131  ;        ;        ; 6.388  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 7.375  ; 7.322  ; 7.729  ; 7.670  ;
; address[0]    ; data_out[1] ; 8.288  ; 8.214  ; 8.670  ; 8.600  ;
; address[0]    ; data_out[2] ; 8.604  ; 8.536  ; 8.910  ; 8.873  ;
; address[0]    ; data_out[3] ; 8.922  ; 8.807  ; 9.239  ; 9.172  ;
; address[0]    ; data_out[4] ; 9.273  ; 9.327  ; 9.537  ; 9.620  ;
; address[0]    ; data_out[5] ; 8.431  ; 8.400  ; 8.813  ; 8.782  ;
; address[0]    ; data_out[6] ; 7.913  ; 7.857  ; 8.205  ; 8.155  ;
; address[0]    ; data_out[7] ; 8.100  ; 8.077  ; 8.392  ; 8.369  ;
; address[1]    ; data_out[0] ;        ; 8.511  ; 8.941  ;        ;
; address[1]    ; data_out[1] ; 8.492  ; 8.471  ; 8.948  ; 8.873  ;
; address[1]    ; data_out[2] ; 8.679  ; 8.642  ; 9.133  ; 9.067  ;
; address[1]    ; data_out[3] ; 8.482  ; 8.389  ; 8.899  ; 8.812  ;
; address[1]    ; data_out[4] ; 9.731  ; 9.785  ; 10.070 ; 10.153 ;
; address[1]    ; data_out[5] ; 8.294  ; 8.230  ; 8.722  ; 8.664  ;
; address[1]    ; data_out[6] ; 8.371  ; 8.315  ; 8.738  ; 8.688  ;
; address[1]    ; data_out[7] ; 8.558  ; 8.535  ; 8.925  ; 8.902  ;
; address[2]    ; data_out[0] ;        ; 9.146  ; 9.542  ;        ;
; address[2]    ; data_out[1] ; 9.127  ; 9.106  ; 9.549  ; 9.474  ;
; address[2]    ; data_out[2] ; 9.314  ; 9.277  ; 9.734  ; 9.668  ;
; address[2]    ; data_out[3] ; 9.117  ; 9.024  ; 9.500  ; 9.413  ;
; address[2]    ; data_out[4] ; 10.366 ; 10.420 ; 10.671 ; 10.754 ;
; address[2]    ; data_out[5] ; 8.929  ; 8.865  ; 9.323  ; 9.265  ;
; address[2]    ; data_out[6] ; 9.006  ; 8.950  ; 9.339  ; 9.289  ;
; address[2]    ; data_out[7] ; 9.193  ; 9.170  ; 9.526  ; 9.503  ;
; address[3]    ; data_out[0] ;        ; 8.457  ; 8.869  ;        ;
; address[3]    ; data_out[1] ; 8.438  ; 8.417  ; 8.876  ; 8.801  ;
; address[3]    ; data_out[2] ; 8.625  ; 8.588  ; 9.061  ; 8.995  ;
; address[3]    ; data_out[3] ; 8.428  ; 8.335  ; 8.827  ; 8.740  ;
; address[3]    ; data_out[4] ; 9.677  ; 9.731  ; 9.998  ; 10.081 ;
; address[3]    ; data_out[5] ; 8.240  ; 8.176  ; 8.650  ; 8.592  ;
; address[3]    ; data_out[6] ; 8.317  ; 8.261  ; 8.666  ; 8.616  ;
; address[3]    ; data_out[7] ; 8.504  ; 8.481  ; 8.853  ; 8.830  ;
; address[4]    ; data_out[0] ; 7.657  ;        ;        ; 7.680  ;
; address[4]    ; data_out[1] ; 7.664  ; 7.589  ; 7.661  ; 7.640  ;
; address[4]    ; data_out[2] ; 7.849  ; 7.783  ; 7.848  ; 7.811  ;
; address[4]    ; data_out[3] ; 7.615  ; 7.528  ; 7.651  ; 7.558  ;
; address[4]    ; data_out[4] ; 8.786  ; 8.869  ; 8.900  ; 8.954  ;
; address[4]    ; data_out[5] ; 7.438  ; 7.380  ; 7.463  ; 7.399  ;
; address[4]    ; data_out[6] ; 7.454  ; 7.404  ; 7.540  ; 7.484  ;
; address[4]    ; data_out[7] ; 7.641  ; 7.618  ; 7.727  ; 7.704  ;
; address[5]    ; data_out[0] ; 8.243  ; 8.217  ; 8.555  ; 8.503  ;
; address[5]    ; data_out[1] ; 7.524  ; 7.456  ; 7.899  ; 7.825  ;
; address[5]    ; data_out[2] ; 7.831  ; 7.765  ; 8.162  ; 8.125  ;
; address[5]    ; data_out[3] ; 7.597  ; 7.510  ; 7.965  ; 7.872  ;
; address[5]    ; data_out[4] ; 8.737  ; 8.820  ; 9.104  ; 9.186  ;
; address[5]    ; data_out[5] ; 7.420  ; 7.362  ; 7.777  ; 7.713  ;
; address[5]    ; data_out[6] ; 7.614  ; 7.558  ; 7.964  ; 7.914  ;
; address[5]    ; data_out[7] ; 7.771  ; 7.748  ; 8.150  ; 8.127  ;
; address[6]    ; data_out[0] ; 8.172  ; 8.146  ; 8.532  ; 8.480  ;
; address[6]    ; data_out[1] ; 7.454  ; 7.379  ; 7.766  ; 7.745  ;
; address[6]    ; data_out[2] ; 7.639  ; 7.573  ; 7.953  ; 7.916  ;
; address[6]    ; data_out[3] ; 7.405  ; 7.318  ; 7.756  ; 7.663  ;
; address[6]    ; data_out[4] ; 9.114  ; 9.170  ; 9.447  ; 9.532  ;
; address[6]    ; data_out[5] ; 7.228  ; 7.170  ; 7.568  ; 7.504  ;
; address[6]    ; data_out[6] ; 8.049  ; 7.995  ; 8.367  ; 8.368  ;
; address[6]    ; data_out[7] ; 7.970  ; 7.918  ; 8.301  ; 8.278  ;
; address[7]    ; data_out[0] ; 5.380  ; 6.473  ; 6.695  ; 5.414  ;
; address[7]    ; data_out[1] ; 5.847  ; 5.772  ; 5.941  ; 5.920  ;
; address[7]    ; data_out[2] ; 6.032  ; 5.966  ; 6.128  ; 6.091  ;
; address[7]    ; data_out[3] ; 5.798  ; 5.711  ; 5.931  ; 5.838  ;
; address[7]    ; data_out[4] ; 6.977  ; 7.031  ; 7.035  ; 7.118  ;
; address[7]    ; data_out[5] ; 5.621  ; 5.563  ; 5.743  ; 5.679  ;
; address[7]    ; data_out[6] ; 5.617  ; 5.561  ; 5.703  ; 5.653  ;
; address[7]    ; data_out[7] ; 5.804  ; 5.781  ; 5.890  ; 5.867  ;
; port_in_00[0] ; data_out[0] ; 6.753  ;        ;        ; 7.047  ;
; port_in_00[1] ; data_out[1] ; 5.769  ;        ;        ; 6.059  ;
; port_in_00[2] ; data_out[2] ; 5.724  ;        ;        ; 6.038  ;
; port_in_00[3] ; data_out[3] ; 6.460  ;        ;        ; 6.706  ;
; port_in_00[4] ; data_out[4] ; 7.074  ;        ;        ; 7.476  ;
; port_in_00[5] ; data_out[5] ; 5.781  ;        ;        ; 6.099  ;
; port_in_00[6] ; data_out[6] ; 6.067  ;        ;        ; 6.342  ;
; port_in_00[7] ; data_out[7] ; 6.232  ;        ;        ; 6.571  ;
; port_in_01[0] ; data_out[0] ; 6.593  ;        ;        ; 6.889  ;
; port_in_01[1] ; data_out[1] ; 5.801  ;        ;        ; 6.113  ;
; port_in_01[2] ; data_out[2] ; 5.788  ;        ;        ; 6.044  ;
; port_in_01[3] ; data_out[3] ; 6.468  ;        ;        ; 6.720  ;
; port_in_01[4] ; data_out[4] ; 7.169  ;        ;        ; 7.537  ;
; port_in_01[5] ; data_out[5] ; 5.705  ;        ;        ; 6.010  ;
; port_in_01[6] ; data_out[6] ; 6.076  ;        ;        ; 6.403  ;
; port_in_01[7] ; data_out[7] ; 6.002  ;        ;        ; 6.254  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.258 ; -17.120           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.806 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2203.026                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.258 ; rw_96x8_sync:U2|RW~526  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.395      ;
; -2.244 ; rw_96x8_sync:U2|RW~1199 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.384      ;
; -2.210 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.339      ;
; -2.208 ; rw_96x8_sync:U2|RW~1133 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.356      ;
; -2.205 ; rw_96x8_sync:U2|RW~859  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.332      ;
; -2.201 ; rw_96x8_sync:U2|RW~1040 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.318      ;
; -2.173 ; rw_96x8_sync:U2|RW~811  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.304      ;
; -2.160 ; rw_96x8_sync:U2|RW~1755 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.292      ;
; -2.130 ; rw_96x8_sync:U2|RW~155  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.262      ;
; -2.128 ; rw_96x8_sync:U2|RW~1918 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.261      ;
; -2.119 ; rw_96x8_sync:U2|RW~974  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.252      ;
; -2.114 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.257      ;
; -2.112 ; rw_96x8_sync:U2|RW~1430 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.251      ;
; -2.111 ; rw_96x8_sync:U2|RW~331  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.235      ;
; -2.103 ; rw_96x8_sync:U2|RW~479  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.244      ;
; -2.102 ; rw_96x8_sync:U2|RW~787  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.230      ;
; -2.096 ; rw_96x8_sync:U2|RW~704  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.129      ; 3.212      ;
; -2.092 ; rw_96x8_sync:U2|RW~299  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.223      ;
; -2.081 ; rw_96x8_sync:U2|RW~1086 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.209      ;
; -2.080 ; rw_96x8_sync:U2|RW~688  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.120      ; 3.187      ;
; -2.074 ; rw_96x8_sync:U2|RW~334  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.200      ;
; -2.071 ; rw_96x8_sync:U2|RW~1229 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.215      ;
; -2.069 ; rw_96x8_sync:U2|RW~798  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.195      ;
; -2.067 ; rw_96x8_sync:U2|RW~1358 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.195      ;
; -2.067 ; rw_96x8_sync:U2|RW~1767 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.205      ;
; -2.065 ; rw_96x8_sync:U2|RW~843  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.199      ;
; -2.059 ; rw_96x8_sync:U2|RW~1942 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.194      ;
; -2.054 ; rw_96x8_sync:U2|RW~912  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.176      ;
; -2.051 ; rw_96x8_sync:U2|RW~70   ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.199      ;
; -2.050 ; rw_96x8_sync:U2|RW~1671 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.204      ;
; -2.050 ; rw_96x8_sync:U2|RW~175  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.184      ;
; -2.049 ; rw_96x8_sync:U2|RW~637  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.185      ;
; -2.048 ; rw_96x8_sync:U2|RW~821  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.187      ;
; -2.044 ; rw_96x8_sync:U2|RW~1311 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.177      ;
; -2.040 ; rw_96x8_sync:U2|RW~494  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.170      ;
; -2.033 ; rw_96x8_sync:U2|RW~1824 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.121      ; 3.141      ;
; -2.032 ; rw_96x8_sync:U2|RW~1484 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.162      ;
; -2.031 ; rw_96x8_sync:U2|RW~1511 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.175      ;
; -2.030 ; rw_96x8_sync:U2|RW~496  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.127      ; 3.144      ;
; -2.026 ; rw_96x8_sync:U2|RW~159  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.160      ;
; -2.025 ; rw_96x8_sync:U2|RW~797  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.157      ;
; -2.023 ; rw_96x8_sync:U2|RW~134  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.171      ;
; -2.023 ; rw_96x8_sync:U2|RW~605  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.148      ;
; -2.020 ; rw_96x8_sync:U2|RW~1275 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.148      ;
; -2.016 ; rw_96x8_sync:U2|RW~877  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.154      ;
; -2.014 ; rw_96x8_sync:U2|RW~647  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.149      ;
; -2.011 ; rw_96x8_sync:U2|RW~1437 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.144      ;
; -2.010 ; rw_96x8_sync:U2|RW~283  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.148      ;
; -2.010 ; rw_96x8_sync:U2|RW~768  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.127      ; 3.124      ;
; -2.007 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.143      ;
; -2.006 ; rw_96x8_sync:U2|RW~1405 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.145      ;
; -1.996 ; rw_96x8_sync:U2|RW~531  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.124      ;
; -1.996 ; rw_96x8_sync:U2|RW~355  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.117      ;
; -1.994 ; rw_96x8_sync:U2|RW~446  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.126      ;
; -1.991 ; rw_96x8_sync:U2|RW~800  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.123      ; 3.101      ;
; -1.991 ; rw_96x8_sync:U2|RW~1771 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.125      ;
; -1.989 ; rw_96x8_sync:U2|RW~34   ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.182      ; 3.158      ;
; -1.989 ; rw_96x8_sync:U2|RW~751  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.129      ;
; -1.988 ; rw_96x8_sync:U2|RW~1182 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.111      ;
; -1.988 ; rw_96x8_sync:U2|RW~108  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.117      ;
; -1.986 ; rw_96x8_sync:U2|RW~1344 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.124      ; 3.097      ;
; -1.986 ; rw_96x8_sync:U2|RW~1613 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.127      ;
; -1.983 ; rw_96x8_sync:U2|RW~961  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.106      ;
; -1.971 ; rw_96x8_sync:U2|RW~1171 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.108      ;
; -1.970 ; rw_96x8_sync:U2|RW~560  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.120      ; 3.077      ;
; -1.969 ; rw_96x8_sync:U2|RW~565  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.104      ;
; -1.967 ; rw_96x8_sync:U2|RW~288  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.123      ; 3.077      ;
; -1.967 ; rw_96x8_sync:U2|RW~1846 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.108      ;
; -1.966 ; rw_96x8_sync:U2|RW~160  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.078      ;
; -1.965 ; rw_96x8_sync:U2|RW~621  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.100      ;
; -1.960 ; rw_96x8_sync:U2|RW~1944 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.079      ;
; -1.956 ; rw_96x8_sync:U2|RW~803  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.084      ;
; -1.956 ; rw_96x8_sync:U2|RW~581  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.091      ;
; -1.956 ; rw_96x8_sync:U2|RW~176  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.123      ; 3.066      ;
; -1.954 ; rw_96x8_sync:U2|RW~1005 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.090      ;
; -1.954 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.087      ;
; -1.953 ; rw_96x8_sync:U2|RW~1611 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.086      ;
; -1.953 ; rw_96x8_sync:U2|RW~977  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.079      ;
; -1.949 ; rw_96x8_sync:U2|RW~656  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.128      ; 3.064      ;
; -1.948 ; rw_96x8_sync:U2|RW~1407 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.091      ;
; -1.948 ; rw_96x8_sync:U2|RW~1715 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.072      ;
; -1.945 ; rw_96x8_sync:U2|RW~1518 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.077      ;
; -1.943 ; rw_96x8_sync:U2|RW~65   ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.089      ;
; -1.943 ; rw_96x8_sync:U2|RW~624  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.126      ; 3.056      ;
; -1.941 ; rw_96x8_sync:U2|RW~1206 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.084      ;
; -1.939 ; rw_96x8_sync:U2|RW~1902 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.076      ;
; -1.938 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.098      ;
; -1.938 ; rw_96x8_sync:U2|RW~112  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.057      ;
; -1.935 ; rw_96x8_sync:U2|RW~53   ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.085      ;
; -1.935 ; rw_96x8_sync:U2|RW~1069 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.060      ;
; -1.934 ; rw_96x8_sync:U2|RW~1954 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.172      ; 3.093      ;
; -1.933 ; rw_96x8_sync:U2|RW~48   ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.123      ; 3.043      ;
; -1.928 ; rw_96x8_sync:U2|RW~1898 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.081      ;
; -1.927 ; rw_96x8_sync:U2|RW~1624 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.047      ;
; -1.926 ; rw_96x8_sync:U2|RW~1714 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.073      ;
; -1.924 ; rw_96x8_sync:U2|RW~1368 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.129      ; 3.040      ;
; -1.924 ; rw_96x8_sync:U2|RW~69   ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.078      ;
; -1.922 ; rw_96x8_sync:U2|RW~1327 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.062      ;
; -1.919 ; rw_96x8_sync:U2|RW~171  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.045      ;
; -1.917 ; rw_96x8_sync:U2|RW~925  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.057      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.806 ; rw_96x8_sync:U2|RW~1386 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.133      ;
; 0.841 ; rw_96x8_sync:U2|RW~996  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.144      ;
; 0.858 ; rw_96x8_sync:U2|RW~2005 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.176      ;
; 0.940 ; rw_96x8_sync:U2|RW~1995 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.253      ;
; 0.941 ; rw_96x8_sync:U2|RW~1443 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.263      ;
; 0.967 ; rw_96x8_sync:U2|RW~1757 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.282      ;
; 0.979 ; rw_96x8_sync:U2|RW~1742 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.293      ;
; 0.989 ; rw_96x8_sync:U2|RW~610  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.310      ;
; 1.000 ; rw_96x8_sync:U2|RW~521  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.311      ;
; 1.010 ; rw_96x8_sync:U2|RW~1482 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.347      ;
; 1.026 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.339      ;
; 1.036 ; rw_96x8_sync:U2|RW~457  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.345      ;
; 1.037 ; rw_96x8_sync:U2|RW~1557 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.353      ;
; 1.043 ; rw_96x8_sync:U2|RW~1702 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.186      ;
; 1.045 ; rw_96x8_sync:U2|RW~916  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.216      ; 1.345      ;
; 1.045 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.358      ;
; 1.052 ; rw_96x8_sync:U2|RW~1994 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.389      ;
; 1.056 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.369      ;
; 1.059 ; rw_96x8_sync:U2|RW~1629 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.202      ;
; 1.063 ; rw_96x8_sync:U2|RW~1034 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.394      ;
; 1.069 ; rw_96x8_sync:U2|RW~2061 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.213      ;
; 1.070 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.393      ;
; 1.071 ; rw_96x8_sync:U2|RW~724  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.218      ; 1.373      ;
; 1.074 ; rw_96x8_sync:U2|RW~2029 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.387      ;
; 1.076 ; rw_96x8_sync:U2|RW~459  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.385      ;
; 1.082 ; rw_96x8_sync:U2|RW~505  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.391      ;
; 1.084 ; rw_96x8_sync:U2|RW~2050 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.419      ;
; 1.086 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.272      ; 1.442      ;
; 1.091 ; rw_96x8_sync:U2|RW~468  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.398      ;
; 1.092 ; rw_96x8_sync:U2|RW~1530 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.272      ; 1.448      ;
; 1.098 ; rw_96x8_sync:U2|RW~740  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.401      ;
; 1.099 ; rw_96x8_sync:U2|RW~2051 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.410      ;
; 1.101 ; rw_96x8_sync:U2|RW~1489 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.416      ;
; 1.106 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.427      ;
; 1.109 ; rw_96x8_sync:U2|RW~121  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.435      ;
; 1.110 ; rw_96x8_sync:U2|RW~1418 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.451      ;
; 1.114 ; rw_96x8_sync:U2|RW~1987 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.425      ;
; 1.119 ; rw_96x8_sync:U2|RW~746  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.451      ;
; 1.120 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.212      ; 1.416      ;
; 1.120 ; rw_96x8_sync:U2|RW~1549 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.432      ;
; 1.121 ; rw_96x8_sync:U2|RW~1685 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.436      ;
; 1.130 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.272      ;
; 1.133 ; rw_96x8_sync:U2|RW~1036 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.216      ; 1.433      ;
; 1.133 ; rw_96x8_sync:U2|RW~967  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.442      ;
; 1.147 ; rw_96x8_sync:U2|RW~1923 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.458      ;
; 1.153 ; rw_96x8_sync:U2|RW~1370 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.473      ;
; 1.153 ; rw_96x8_sync:U2|RW~1539 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.465      ;
; 1.154 ; rw_96x8_sync:U2|RW~249  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.474      ;
; 1.156 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.470      ;
; 1.158 ; rw_96x8_sync:U2|RW~1657 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.483      ;
; 1.163 ; rw_96x8_sync:U2|RW~1963 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.221      ; 1.468      ;
; 1.164 ; rw_96x8_sync:U2|RW~141  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.490      ;
; 1.167 ; rw_96x8_sync:U2|RW~1749 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.482      ;
; 1.167 ; rw_96x8_sync:U2|RW~397  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.474      ;
; 1.169 ; rw_96x8_sync:U2|RW~484  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.476      ;
; 1.170 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.485      ;
; 1.172 ; rw_96x8_sync:U2|RW~270  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.486      ;
; 1.173 ; rw_96x8_sync:U2|RW~1891 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.480      ;
; 1.174 ; rw_96x8_sync:U2|RW~1722 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.498      ;
; 1.177 ; rw_96x8_sync:U2|RW~1805 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.502      ;
; 1.178 ; rw_96x8_sync:U2|RW~2045 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.519      ;
; 1.178 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.498      ;
; 1.180 ; rw_96x8_sync:U2|RW~1997 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.502      ;
; 1.180 ; rw_96x8_sync:U2|RW~1852 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.215      ; 1.479      ;
; 1.181 ; rw_96x8_sync:U2|RW~685  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.498      ;
; 1.183 ; rw_96x8_sync:U2|RW~1991 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.503      ;
; 1.186 ; rw_96x8_sync:U2|RW~2058 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.345      ;
; 1.186 ; rw_96x8_sync:U2|RW~1267 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.327      ;
; 1.189 ; rw_96x8_sync:U2|RW~1766 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.498      ;
; 1.189 ; rw_96x8_sync:U2|RW~1547 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.492      ;
; 1.191 ; rw_96x8_sync:U2|RW~1930 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.522      ;
; 1.192 ; rw_96x8_sync:U2|RW~972  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.216      ; 1.492      ;
; 1.195 ; rw_96x8_sync:U2|RW~295  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.337      ;
; 1.198 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.518      ;
; 1.199 ; rw_96x8_sync:U2|RW~443  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.524      ;
; 1.201 ; rw_96x8_sync:U2|RW~2048 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.519      ;
; 1.201 ; rw_96x8_sync:U2|RW~1996 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.507      ;
; 1.203 ; rw_96x8_sync:U2|RW~922  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.534      ;
; 1.203 ; rw_96x8_sync:U2|RW~412  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.506      ;
; 1.207 ; rw_96x8_sync:U2|RW~1964 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.214      ; 1.505      ;
; 1.208 ; rw_96x8_sync:U2|RW~1536 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.526      ;
; 1.208 ; rw_96x8_sync:U2|RW~1770 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.542      ;
; 1.210 ; rw_96x8_sync:U2|RW~1806 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.529      ;
; 1.210 ; rw_96x8_sync:U2|RW~473  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.519      ;
; 1.210 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.527      ;
; 1.211 ; rw_96x8_sync:U2|RW~489  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.522      ;
; 1.214 ; rw_96x8_sync:U2|RW~216  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.214      ; 1.512      ;
; 1.214 ; rw_96x8_sync:U2|RW~706  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.537      ;
; 1.216 ; rw_96x8_sync:U2|RW~212  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.221      ; 1.521      ;
; 1.219 ; rw_96x8_sync:U2|RW~842  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.270      ; 1.573      ;
; 1.220 ; rw_96x8_sync:U2|RW~404  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.527      ;
; 1.222 ; rw_96x8_sync:U2|RW~1542 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.537      ;
; 1.227 ; rw_96x8_sync:U2|RW~345  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.213      ; 1.524      ;
; 1.229 ; rw_96x8_sync:U2|RW~772  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.535      ;
; 1.229 ; rw_96x8_sync:U2|RW~1670 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.378      ;
; 1.234 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.540      ;
; 1.235 ; rw_96x8_sync:U2|RW~935  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.551      ;
; 1.238 ; rw_96x8_sync:U2|RW~1522 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.573      ;
; 1.239 ; rw_96x8_sync:U2|RW~892  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.562      ;
; 1.239 ; rw_96x8_sync:U2|RW~472  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.216      ; 1.539      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 4.892 ; 5.306 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 4.419 ; 5.301 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 4.447 ; 5.223 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 4.611 ; 5.306 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 4.849 ; 5.251 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 3.735 ; 3.625 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 4.892 ; 5.069 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 4.879 ; 5.229 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 4.350 ; 4.145 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 2.291 ; 3.064 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 2.283 ; 3.056 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 1.896 ; 2.617 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 1.920 ; 2.662 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 2.014 ; 2.735 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 1.815 ; 2.560 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 2.023 ; 2.815 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 1.855 ; 2.556 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 2.291 ; 3.064 ; Rise       ; clock           ;
; write_memory ; clock      ; 3.030 ; 3.897 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 0.006  ; -0.236 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -0.774 ; -1.388 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -0.751 ; -1.374 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -0.934 ; -1.537 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -0.807 ; -1.416 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 0.006  ; -0.236 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -0.649 ; -1.256 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -0.848 ; -1.515 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -0.114 ; -0.385 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.390 ; -0.930 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.578 ; -1.134 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.517 ; -1.077 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.399 ; -0.940 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.390 ; -0.930 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.444 ; -0.991 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.580 ; -1.137 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.553 ; -1.129 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.446 ; -0.991 ; Rise       ; clock           ;
; write_memory ; clock      ; -0.936 ; -1.497 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.508 ; 5.687 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.549 ; 4.708 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.289 ; 4.303 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.037 ; 5.124 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.039 ; 5.119 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.508 ; 5.687 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.267 ; 4.334 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.361 ; 4.356 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 4.333 ; 4.376 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.171 ; 4.320 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.178 ; 3.196 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.291 ; 3.316 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.284 ; 3.306 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.286 ; 3.363 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 4.171 ; 4.320 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.270 ; 3.295 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.166 ; 3.224 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.327 ; 3.402 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 4.065 ; 4.236 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.320 ; 3.353 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.317 ; 3.357 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.171 ; 3.189 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.161 ; 3.178 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.324 ; 3.365 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.217 ; 3.295 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 4.065 ; 4.236 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.319 ; 3.361 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.507 ; 3.510 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.411 ; 4.554 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.042 ; 4.063 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.877 ; 3.932 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.135 ; 4.204 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.519 ; 4.669 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.885 ; 3.919 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.507 ; 3.510 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.627 ; 3.638 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.105 ; 3.137 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.121 ; 3.137 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.230 ; 3.253 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.223 ; 3.244 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.219 ; 3.294 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 4.104 ; 4.250 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.208 ; 3.232 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.105 ; 3.161 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.259 ; 3.332 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.104 ; 3.120 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.257 ; 3.287 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.254 ; 3.291 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.114 ; 3.130 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.104 ; 3.120 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.260 ; 3.299 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.153 ; 3.229 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 4.004 ; 4.174 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.256 ; 3.295 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 4.791 ; 4.837 ; 5.464 ; 5.503 ;
; address[0]    ; data_out[1] ; 5.405 ; 5.419 ; 6.031 ; 6.045 ;
; address[0]    ; data_out[2] ; 5.641 ; 5.728 ; 6.270 ; 6.357 ;
; address[0]    ; data_out[3] ; 5.834 ; 5.914 ; 6.515 ; 6.595 ;
; address[0]    ; data_out[4] ; 6.120 ; 6.299 ; 6.746 ; 6.925 ;
; address[0]    ; data_out[5] ; 5.518 ; 5.578 ; 6.137 ; 6.204 ;
; address[0]    ; data_out[6] ; 5.203 ; 5.198 ; 5.834 ; 5.829 ;
; address[0]    ; data_out[7] ; 5.347 ; 5.390 ; 5.977 ; 5.998 ;
; address[1]    ; data_out[0] ;       ; 5.764 ; 6.223 ;       ;
; address[1]    ; data_out[1] ; 5.789 ; 5.803 ; 6.291 ; 6.305 ;
; address[1]    ; data_out[2] ; 6.025 ; 6.112 ; 6.530 ; 6.617 ;
; address[1]    ; data_out[3] ; 6.218 ; 6.298 ; 6.775 ; 6.855 ;
; address[1]    ; data_out[4] ; 6.814 ; 6.974 ; 7.281 ; 7.423 ;
; address[1]    ; data_out[5] ; 5.902 ; 5.962 ; 6.397 ; 6.464 ;
; address[1]    ; data_out[6] ; 6.113 ; 6.135 ; 6.572 ; 6.563 ;
; address[1]    ; data_out[7] ; 6.051 ; 6.069 ; 6.518 ; 6.518 ;
; address[2]    ; data_out[0] ;       ; 6.141 ; 6.616 ;       ;
; address[2]    ; data_out[1] ; 6.166 ; 6.180 ; 6.684 ; 6.698 ;
; address[2]    ; data_out[2] ; 6.402 ; 6.489 ; 6.923 ; 7.010 ;
; address[2]    ; data_out[3] ; 6.595 ; 6.675 ; 7.168 ; 7.248 ;
; address[2]    ; data_out[4] ; 7.191 ; 7.351 ; 7.674 ; 7.816 ;
; address[2]    ; data_out[5] ; 6.279 ; 6.339 ; 6.790 ; 6.857 ;
; address[2]    ; data_out[6] ; 6.490 ; 6.512 ; 6.965 ; 6.956 ;
; address[2]    ; data_out[7] ; 6.428 ; 6.446 ; 6.911 ; 6.911 ;
; address[3]    ; data_out[0] ;       ; 5.711 ; 6.127 ;       ;
; address[3]    ; data_out[1] ; 5.736 ; 5.750 ; 6.195 ; 6.209 ;
; address[3]    ; data_out[2] ; 5.972 ; 6.059 ; 6.434 ; 6.521 ;
; address[3]    ; data_out[3] ; 6.165 ; 6.245 ; 6.679 ; 6.759 ;
; address[3]    ; data_out[4] ; 6.761 ; 6.921 ; 7.185 ; 7.327 ;
; address[3]    ; data_out[5] ; 5.849 ; 5.909 ; 6.301 ; 6.368 ;
; address[3]    ; data_out[6] ; 6.060 ; 6.082 ; 6.476 ; 6.467 ;
; address[3]    ; data_out[7] ; 5.998 ; 6.016 ; 6.422 ; 6.422 ;
; address[4]    ; data_out[0] ; 5.049 ;       ;       ; 5.377 ;
; address[4]    ; data_out[1] ; 5.117 ; 5.131 ; 5.402 ; 5.416 ;
; address[4]    ; data_out[2] ; 5.356 ; 5.443 ; 5.638 ; 5.725 ;
; address[4]    ; data_out[3] ; 5.601 ; 5.681 ; 5.831 ; 5.911 ;
; address[4]    ; data_out[4] ; 6.107 ; 6.249 ; 6.427 ; 6.587 ;
; address[4]    ; data_out[5] ; 5.223 ; 5.290 ; 5.515 ; 5.575 ;
; address[4]    ; data_out[6] ; 5.398 ; 5.389 ; 5.726 ; 5.748 ;
; address[4]    ; data_out[7] ; 5.344 ; 5.344 ; 5.664 ; 5.682 ;
; address[5]    ; data_out[0] ; 6.036 ; 5.508 ; 5.936 ; 6.904 ;
; address[5]    ; data_out[1] ; 6.104 ; 6.118 ; 6.929 ; 6.943 ;
; address[5]    ; data_out[2] ; 6.343 ; 6.430 ; 7.165 ; 7.252 ;
; address[5]    ; data_out[3] ; 6.588 ; 6.668 ; 7.358 ; 7.438 ;
; address[5]    ; data_out[4] ; 7.094 ; 7.236 ; 7.954 ; 8.114 ;
; address[5]    ; data_out[5] ; 6.210 ; 6.277 ; 7.042 ; 7.102 ;
; address[5]    ; data_out[6] ; 6.385 ; 6.376 ; 7.253 ; 7.275 ;
; address[5]    ; data_out[7] ; 6.331 ; 6.331 ; 7.191 ; 7.209 ;
; address[6]    ; data_out[0] ; 6.066 ; 5.495 ; 5.940 ; 6.929 ;
; address[6]    ; data_out[1] ; 6.134 ; 6.148 ; 6.954 ; 6.968 ;
; address[6]    ; data_out[2] ; 6.373 ; 6.460 ; 7.190 ; 7.277 ;
; address[6]    ; data_out[3] ; 6.618 ; 6.698 ; 7.383 ; 7.463 ;
; address[6]    ; data_out[4] ; 7.124 ; 7.266 ; 7.979 ; 8.139 ;
; address[6]    ; data_out[5] ; 6.240 ; 6.307 ; 7.067 ; 7.127 ;
; address[6]    ; data_out[6] ; 6.415 ; 6.406 ; 7.278 ; 7.300 ;
; address[6]    ; data_out[7] ; 6.361 ; 6.361 ; 7.216 ; 7.234 ;
; address[7]    ; data_out[0] ; 4.405 ; 4.262 ; 4.644 ; 4.853 ;
; address[7]    ; data_out[1] ; 4.828 ; 4.842 ; 5.256 ; 5.270 ;
; address[7]    ; data_out[2] ; 5.067 ; 5.154 ; 5.492 ; 5.579 ;
; address[7]    ; data_out[3] ; 5.312 ; 5.392 ; 5.685 ; 5.765 ;
; address[7]    ; data_out[4] ; 5.543 ; 5.722 ; 5.971 ; 6.150 ;
; address[7]    ; data_out[5] ; 4.934 ; 5.001 ; 5.369 ; 5.429 ;
; address[7]    ; data_out[6] ; 4.754 ; 4.745 ; 5.202 ; 5.224 ;
; address[7]    ; data_out[7] ; 4.774 ; 4.795 ; 5.198 ; 5.241 ;
; port_in_00[0] ; data_out[0] ; 4.395 ;       ;       ; 5.044 ;
; port_in_00[1] ; data_out[1] ; 3.762 ;       ;       ; 4.359 ;
; port_in_00[2] ; data_out[2] ; 3.736 ;       ;       ; 4.353 ;
; port_in_00[3] ; data_out[3] ; 4.172 ;       ;       ; 4.817 ;
; port_in_00[4] ; data_out[4] ; 4.660 ;       ;       ; 5.379 ;
; port_in_00[5] ; data_out[5] ; 3.754 ;       ;       ; 4.372 ;
; port_in_00[6] ; data_out[6] ; 3.952 ;       ;       ; 4.538 ;
; port_in_00[7] ; data_out[7] ; 4.140 ;       ;       ; 4.750 ;
; port_in_01[0] ; data_out[0] ; 4.284 ;       ;       ; 4.910 ;
; port_in_01[1] ; data_out[1] ; 3.784 ;       ;       ; 4.392 ;
; port_in_01[2] ; data_out[2] ; 3.739 ;       ;       ; 4.347 ;
; port_in_01[3] ; data_out[3] ; 4.168 ;       ;       ; 4.821 ;
; port_in_01[4] ; data_out[4] ; 4.713 ;       ;       ; 5.424 ;
; port_in_01[5] ; data_out[5] ; 3.705 ;       ;       ; 4.298 ;
; port_in_01[6] ; data_out[6] ; 3.993 ;       ;       ; 4.601 ;
; port_in_01[7] ; data_out[7] ; 3.921 ;       ;       ; 4.494 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 4.667 ; 4.712 ; 5.330 ; 5.368 ;
; address[0]    ; data_out[1] ; 5.238 ; 5.259 ; 5.849 ; 5.870 ;
; address[0]    ; data_out[2] ; 5.395 ; 5.450 ; 6.004 ; 6.059 ;
; address[0]    ; data_out[3] ; 5.621 ; 5.678 ; 6.205 ; 6.274 ;
; address[0]    ; data_out[4] ; 5.919 ; 6.061 ; 6.525 ; 6.675 ;
; address[0]    ; data_out[5] ; 5.324 ; 5.358 ; 5.935 ; 5.969 ;
; address[0]    ; data_out[6] ; 5.016 ; 5.012 ; 5.640 ; 5.643 ;
; address[0]    ; data_out[7] ; 5.130 ; 5.141 ; 5.762 ; 5.773 ;
; address[1]    ; data_out[0] ;       ; 5.558 ; 6.032 ;       ;
; address[1]    ; data_out[1] ; 5.473 ; 5.520 ; 5.983 ; 5.991 ;
; address[1]    ; data_out[2] ; 5.598 ; 5.660 ; 6.090 ; 6.132 ;
; address[1]    ; data_out[3] ; 5.429 ; 5.482 ; 5.949 ; 6.009 ;
; address[1]    ; data_out[4] ; 6.289 ; 6.431 ; 6.777 ; 6.927 ;
; address[1]    ; data_out[5] ; 5.338 ; 5.357 ; 5.838 ; 5.864 ;
; address[1]    ; data_out[6] ; 5.386 ; 5.382 ; 5.892 ; 5.895 ;
; address[1]    ; data_out[7] ; 5.500 ; 5.511 ; 6.014 ; 6.025 ;
; address[2]    ; data_out[0] ;       ; 5.920 ; 6.407 ;       ;
; address[2]    ; data_out[1] ; 5.835 ; 5.882 ; 6.358 ; 6.366 ;
; address[2]    ; data_out[2] ; 5.960 ; 6.022 ; 6.465 ; 6.507 ;
; address[2]    ; data_out[3] ; 5.791 ; 5.844 ; 6.324 ; 6.384 ;
; address[2]    ; data_out[4] ; 6.651 ; 6.793 ; 7.152 ; 7.302 ;
; address[2]    ; data_out[5] ; 5.700 ; 5.719 ; 6.213 ; 6.239 ;
; address[2]    ; data_out[6] ; 5.748 ; 5.744 ; 6.267 ; 6.270 ;
; address[2]    ; data_out[7] ; 5.862 ; 5.873 ; 6.389 ; 6.400 ;
; address[3]    ; data_out[0] ;       ; 5.508 ; 5.939 ;       ;
; address[3]    ; data_out[1] ; 5.423 ; 5.470 ; 5.890 ; 5.898 ;
; address[3]    ; data_out[2] ; 5.548 ; 5.610 ; 5.997 ; 6.039 ;
; address[3]    ; data_out[3] ; 5.379 ; 5.432 ; 5.856 ; 5.916 ;
; address[3]    ; data_out[4] ; 6.239 ; 6.381 ; 6.684 ; 6.834 ;
; address[3]    ; data_out[5] ; 5.288 ; 5.307 ; 5.745 ; 5.771 ;
; address[3]    ; data_out[6] ; 5.336 ; 5.332 ; 5.799 ; 5.802 ;
; address[3]    ; data_out[7] ; 5.450 ; 5.461 ; 5.921 ; 5.932 ;
; address[4]    ; data_out[0] ; 4.891 ;       ;       ; 5.206 ;
; address[4]    ; data_out[1] ; 4.842 ; 4.850 ; 5.121 ; 5.168 ;
; address[4]    ; data_out[2] ; 4.949 ; 4.991 ; 5.246 ; 5.308 ;
; address[4]    ; data_out[3] ; 4.808 ; 4.868 ; 5.077 ; 5.130 ;
; address[4]    ; data_out[4] ; 5.636 ; 5.786 ; 5.937 ; 6.079 ;
; address[4]    ; data_out[5] ; 4.697 ; 4.723 ; 4.986 ; 5.005 ;
; address[4]    ; data_out[6] ; 4.751 ; 4.754 ; 5.034 ; 5.030 ;
; address[4]    ; data_out[7] ; 4.873 ; 4.884 ; 5.148 ; 5.159 ;
; address[5]    ; data_out[0] ; 5.308 ; 5.356 ; 5.784 ; 5.813 ;
; address[5]    ; data_out[1] ; 4.700 ; 4.721 ; 5.400 ; 5.414 ;
; address[5]    ; data_out[2] ; 4.886 ; 4.928 ; 5.619 ; 5.681 ;
; address[5]    ; data_out[3] ; 4.745 ; 4.805 ; 5.450 ; 5.503 ;
; address[5]    ; data_out[4] ; 5.550 ; 5.700 ; 6.243 ; 6.393 ;
; address[5]    ; data_out[5] ; 4.634 ; 4.660 ; 5.359 ; 5.378 ;
; address[5]    ; data_out[6] ; 4.793 ; 4.791 ; 5.477 ; 5.480 ;
; address[5]    ; data_out[7] ; 4.899 ; 4.910 ; 5.606 ; 5.617 ;
; address[6]    ; data_out[0] ; 5.296 ; 5.344 ; 5.787 ; 5.816 ;
; address[6]    ; data_out[1] ; 4.656 ; 4.664 ; 5.339 ; 5.386 ;
; address[6]    ; data_out[2] ; 4.763 ; 4.805 ; 5.464 ; 5.526 ;
; address[6]    ; data_out[3] ; 4.622 ; 4.682 ; 5.295 ; 5.348 ;
; address[6]    ; data_out[4] ; 5.782 ; 5.921 ; 6.509 ; 6.668 ;
; address[6]    ; data_out[5] ; 4.511 ; 4.537 ; 5.204 ; 5.223 ;
; address[6]    ; data_out[6] ; 5.062 ; 5.051 ; 5.788 ; 5.815 ;
; address[6]    ; data_out[7] ; 5.018 ; 5.016 ; 5.745 ; 5.763 ;
; address[7]    ; data_out[0] ; 3.425 ; 4.129 ; 4.503 ; 3.697 ;
; address[7]    ; data_out[1] ; 3.626 ; 3.634 ; 3.959 ; 4.006 ;
; address[7]    ; data_out[2] ; 3.733 ; 3.775 ; 4.084 ; 4.146 ;
; address[7]    ; data_out[3] ; 3.592 ; 3.652 ; 3.915 ; 3.968 ;
; address[7]    ; data_out[4] ; 4.466 ; 4.608 ; 4.677 ; 4.827 ;
; address[7]    ; data_out[5] ; 3.481 ; 3.507 ; 3.824 ; 3.843 ;
; address[7]    ; data_out[6] ; 3.563 ; 3.559 ; 3.792 ; 3.795 ;
; address[7]    ; data_out[7] ; 3.677 ; 3.688 ; 3.914 ; 3.925 ;
; port_in_00[0] ; data_out[0] ; 4.279 ;       ;       ; 4.914 ;
; port_in_00[1] ; data_out[1] ; 3.677 ;       ;       ; 4.265 ;
; port_in_00[2] ; data_out[2] ; 3.632 ;       ;       ; 4.243 ;
; port_in_00[3] ; data_out[3] ; 4.072 ;       ;       ; 4.709 ;
; port_in_00[4] ; data_out[4] ; 4.556 ;       ;       ; 5.268 ;
; port_in_00[5] ; data_out[5] ; 3.667 ;       ;       ; 4.275 ;
; port_in_00[6] ; data_out[6] ; 3.862 ;       ;       ; 4.442 ;
; port_in_00[7] ; data_out[7] ; 4.027 ;       ;       ; 4.628 ;
; port_in_01[0] ; data_out[0] ; 4.181 ;       ;       ; 4.798 ;
; port_in_01[1] ; data_out[1] ; 3.690 ;       ;       ; 4.286 ;
; port_in_01[2] ; data_out[2] ; 3.654 ;       ;       ; 4.256 ;
; port_in_01[3] ; data_out[3] ; 4.066 ;       ;       ; 4.708 ;
; port_in_01[4] ; data_out[4] ; 4.627 ;       ;       ; 5.331 ;
; port_in_01[5] ; data_out[5] ; 3.621 ;       ;       ; 4.204 ;
; port_in_01[6] ; data_out[6] ; 3.897 ;       ;       ; 4.491 ;
; port_in_01[7] ; data_out[7] ; 3.835 ;       ;       ; 4.402 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.523  ; 0.806 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.523  ; 0.806 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.396 ; 0.0   ; 0.0      ; 0.0     ; -2203.026           ;
;  clock           ; -34.396 ; 0.000 ; N/A      ; N/A     ; -2203.026           ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 8.200 ; 8.551 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 7.603 ; 8.166 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 7.672 ; 8.220 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 7.754 ; 8.320 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 8.200 ; 8.551 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 5.946 ; 5.978 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 8.142 ; 8.300 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 8.046 ; 8.319 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 7.017 ; 7.005 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.035 ; 4.569 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 4.030 ; 4.569 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.404 ; 3.866 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.475 ; 3.936 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 3.655 ; 4.070 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 3.178 ; 3.703 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.618 ; 4.107 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.321 ; 3.786 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 4.035 ; 4.531 ; Rise       ; clock           ;
; write_memory ; clock      ; 5.394 ; 6.006 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 0.046  ; -0.022 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -0.774 ; -1.388 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -0.751 ; -1.374 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -0.934 ; -1.537 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -0.807 ; -1.416 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 0.046  ; -0.022 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -0.649 ; -1.256 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -0.848 ; -1.515 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -0.114 ; -0.300 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.390 ; -0.900 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.578 ; -1.134 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.517 ; -1.077 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.399 ; -0.912 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.390 ; -0.900 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.444 ; -0.991 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.580 ; -1.137 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.553 ; -1.129 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.446 ; -0.991 ; Rise       ; clock           ;
; write_memory ; clock      ; -0.936 ; -1.497 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.042 ; 9.195 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.748 ; 7.769 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.252 ; 7.203 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.473 ; 8.512 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.515 ; 8.519 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 9.042 ; 9.195 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.255 ; 7.275 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.287 ; 7.244 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.223 ; 7.269 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.739 ; 6.852 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.217 ; 5.240 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.404 ; 5.426 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.402 ; 5.417 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.558 ; 5.539 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.739 ; 6.852 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.403 ; 5.421 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.312 ; 5.298 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.581 ; 5.595 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 6.572 ; 6.703 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.460 ; 5.501 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.462 ; 5.493 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.209 ; 5.232 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.197 ; 5.219 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.468 ; 5.520 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.405 ; 5.407 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.572 ; 6.703 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.467 ; 5.501 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.507 ; 3.510 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.411 ; 4.554 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.042 ; 4.063 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.877 ; 3.932 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.135 ; 4.204 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.519 ; 4.669 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.885 ; 3.919 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.507 ; 3.510 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.627 ; 3.638 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.105 ; 3.137 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.121 ; 3.137 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.230 ; 3.253 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.223 ; 3.244 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.219 ; 3.294 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 4.104 ; 4.250 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.208 ; 3.232 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.105 ; 3.161 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.259 ; 3.332 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.104 ; 3.120 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.257 ; 3.287 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.254 ; 3.291 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.114 ; 3.130 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.104 ; 3.120 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.260 ; 3.299 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.153 ; 3.229 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 4.004 ; 4.174 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.256 ; 3.295 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.139  ; 8.125  ; 8.600  ; 8.577  ;
; address[0]    ; data_out[1] ; 9.237  ; 9.191  ; 9.707  ; 9.658  ;
; address[0]    ; data_out[2] ; 9.699  ; 9.729  ; 10.102 ; 10.104 ;
; address[0]    ; data_out[3] ; 10.091 ; 10.023 ; 10.475 ; 10.479 ;
; address[0]    ; data_out[4] ; 10.280 ; 10.433 ; 10.655 ; 10.804 ;
; address[0]    ; data_out[5] ; 9.461  ; 9.447  ; 9.923  ; 9.918  ;
; address[0]    ; data_out[6] ; 8.890  ; 8.847  ; 9.262  ; 9.219  ;
; address[0]    ; data_out[7] ; 9.131  ; 9.177  ; 9.515  ; 9.510  ;
; address[1]    ; data_out[0] ;        ; 9.647  ; 10.029 ;        ;
; address[1]    ; data_out[1] ; 9.762  ; 9.716  ; 10.279 ; 10.230 ;
; address[1]    ; data_out[2] ; 10.224 ; 10.254 ; 10.674 ; 10.676 ;
; address[1]    ; data_out[3] ; 10.616 ; 10.548 ; 11.047 ; 11.051 ;
; address[1]    ; data_out[4] ; 11.202 ; 11.309 ; 11.678 ; 11.755 ;
; address[1]    ; data_out[5] ; 9.986  ; 9.972  ; 10.495 ; 10.490 ;
; address[1]    ; data_out[6] ; 10.176 ; 10.194 ; 10.651 ; 10.608 ;
; address[1]    ; data_out[7] ; 10.064 ; 10.061 ; 10.543 ; 10.510 ;
; address[2]    ; data_out[0] ;        ; 10.359 ; 10.721 ;        ;
; address[2]    ; data_out[1] ; 10.474 ; 10.428 ; 10.971 ; 10.922 ;
; address[2]    ; data_out[2] ; 10.936 ; 10.966 ; 11.366 ; 11.368 ;
; address[2]    ; data_out[3] ; 11.328 ; 11.260 ; 11.739 ; 11.743 ;
; address[2]    ; data_out[4] ; 11.914 ; 12.021 ; 12.370 ; 12.447 ;
; address[2]    ; data_out[5] ; 10.698 ; 10.684 ; 11.187 ; 11.182 ;
; address[2]    ; data_out[6] ; 10.888 ; 10.906 ; 11.343 ; 11.300 ;
; address[2]    ; data_out[7] ; 10.776 ; 10.773 ; 11.235 ; 11.202 ;
; address[3]    ; data_out[0] ;        ; 9.593  ; 9.938  ;        ;
; address[3]    ; data_out[1] ; 9.708  ; 9.662  ; 10.188 ; 10.139 ;
; address[3]    ; data_out[2] ; 10.170 ; 10.200 ; 10.583 ; 10.585 ;
; address[3]    ; data_out[3] ; 10.562 ; 10.494 ; 10.956 ; 10.960 ;
; address[3]    ; data_out[4] ; 11.148 ; 11.255 ; 11.587 ; 11.664 ;
; address[3]    ; data_out[5] ; 9.932  ; 9.918  ; 10.404 ; 10.399 ;
; address[3]    ; data_out[6] ; 10.122 ; 10.140 ; 10.560 ; 10.517 ;
; address[3]    ; data_out[7] ; 10.010 ; 10.007 ; 10.452 ; 10.419 ;
; address[4]    ; data_out[0] ; 8.398  ;        ;        ; 8.494  ;
; address[4]    ; data_out[1] ; 8.648  ; 8.599  ; 8.609  ; 8.563  ;
; address[4]    ; data_out[2] ; 9.043  ; 9.045  ; 9.071  ; 9.101  ;
; address[4]    ; data_out[3] ; 9.416  ; 9.420  ; 9.463  ; 9.395  ;
; address[4]    ; data_out[4] ; 10.047 ; 10.124 ; 10.049 ; 10.156 ;
; address[4]    ; data_out[5] ; 8.864  ; 8.859  ; 8.833  ; 8.819  ;
; address[4]    ; data_out[6] ; 9.020  ; 8.977  ; 9.023  ; 9.041  ;
; address[4]    ; data_out[7] ; 8.912  ; 8.879  ; 8.911  ; 8.908  ;
; address[5]    ; data_out[0] ; 10.395 ; 9.171  ; 9.502  ; 10.908 ;
; address[5]    ; data_out[1] ; 10.645 ; 10.596 ; 11.023 ; 10.977 ;
; address[5]    ; data_out[2] ; 11.040 ; 11.042 ; 11.485 ; 11.515 ;
; address[5]    ; data_out[3] ; 11.413 ; 11.417 ; 11.877 ; 11.809 ;
; address[5]    ; data_out[4] ; 12.044 ; 12.121 ; 12.463 ; 12.570 ;
; address[5]    ; data_out[5] ; 10.861 ; 10.856 ; 11.247 ; 11.233 ;
; address[5]    ; data_out[6] ; 11.017 ; 10.974 ; 11.437 ; 11.455 ;
; address[5]    ; data_out[7] ; 10.909 ; 10.876 ; 11.325 ; 11.322 ;
; address[6]    ; data_out[0] ; 10.438 ; 9.075  ; 9.499  ; 10.984 ;
; address[6]    ; data_out[1] ; 10.688 ; 10.639 ; 11.099 ; 11.053 ;
; address[6]    ; data_out[2] ; 11.083 ; 11.085 ; 11.561 ; 11.591 ;
; address[6]    ; data_out[3] ; 11.456 ; 11.460 ; 11.953 ; 11.885 ;
; address[6]    ; data_out[4] ; 12.087 ; 12.164 ; 12.539 ; 12.646 ;
; address[6]    ; data_out[5] ; 10.904 ; 10.899 ; 11.323 ; 11.309 ;
; address[6]    ; data_out[6] ; 11.060 ; 11.017 ; 11.513 ; 11.531 ;
; address[6]    ; data_out[7] ; 10.952 ; 10.919 ; 11.401 ; 11.398 ;
; address[7]    ; data_out[0] ; 7.488  ; 7.087  ; 7.286  ; 7.647  ;
; address[7]    ; data_out[1] ; 8.280  ; 8.231  ; 8.398  ; 8.352  ;
; address[7]    ; data_out[2] ; 8.675  ; 8.677  ; 8.860  ; 8.890  ;
; address[7]    ; data_out[3] ; 9.048  ; 9.052  ; 9.252  ; 9.184  ;
; address[7]    ; data_out[4] ; 9.228  ; 9.377  ; 9.441  ; 9.594  ;
; address[7]    ; data_out[5] ; 8.496  ; 8.491  ; 8.622  ; 8.608  ;
; address[7]    ; data_out[6] ; 8.110  ; 8.067  ; 8.176  ; 8.194  ;
; address[7]    ; data_out[7] ; 8.088  ; 8.083  ; 8.292  ; 8.338  ;
; port_in_00[0] ; data_out[0] ; 7.449  ;        ;        ; 7.910  ;
; port_in_00[1] ; data_out[1] ; 6.350  ;        ;        ; 6.746  ;
; port_in_00[2] ; data_out[2] ; 6.321  ;        ;        ; 6.741  ;
; port_in_00[3] ; data_out[3] ; 7.101  ;        ;        ; 7.462  ;
; port_in_00[4] ; data_out[4] ; 7.678  ;        ;        ; 8.181  ;
; port_in_00[5] ; data_out[5] ; 6.377  ;        ;        ; 6.774  ;
; port_in_00[6] ; data_out[6] ; 6.663  ;        ;        ; 7.036  ;
; port_in_00[7] ; data_out[7] ; 6.900  ;        ;        ; 7.324  ;
; port_in_01[0] ; data_out[0] ; 7.255  ;        ;        ; 7.668  ;
; port_in_01[1] ; data_out[1] ; 6.414  ;        ;        ; 6.839  ;
; port_in_01[2] ; data_out[2] ; 6.352  ;        ;        ; 6.710  ;
; port_in_01[3] ; data_out[3] ; 7.137  ;        ;        ; 7.508  ;
; port_in_01[4] ; data_out[4] ; 7.734  ;        ;        ; 8.197  ;
; port_in_01[5] ; data_out[5] ; 6.294  ;        ;        ; 6.660  ;
; port_in_01[6] ; data_out[6] ; 6.691  ;        ;        ; 7.137  ;
; port_in_01[7] ; data_out[7] ; 6.581  ;        ;        ; 6.928  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 4.667 ; 4.712 ; 5.330 ; 5.368 ;
; address[0]    ; data_out[1] ; 5.238 ; 5.259 ; 5.849 ; 5.870 ;
; address[0]    ; data_out[2] ; 5.395 ; 5.450 ; 6.004 ; 6.059 ;
; address[0]    ; data_out[3] ; 5.621 ; 5.678 ; 6.205 ; 6.274 ;
; address[0]    ; data_out[4] ; 5.919 ; 6.061 ; 6.525 ; 6.675 ;
; address[0]    ; data_out[5] ; 5.324 ; 5.358 ; 5.935 ; 5.969 ;
; address[0]    ; data_out[6] ; 5.016 ; 5.012 ; 5.640 ; 5.643 ;
; address[0]    ; data_out[7] ; 5.130 ; 5.141 ; 5.762 ; 5.773 ;
; address[1]    ; data_out[0] ;       ; 5.558 ; 6.032 ;       ;
; address[1]    ; data_out[1] ; 5.473 ; 5.520 ; 5.983 ; 5.991 ;
; address[1]    ; data_out[2] ; 5.598 ; 5.660 ; 6.090 ; 6.132 ;
; address[1]    ; data_out[3] ; 5.429 ; 5.482 ; 5.949 ; 6.009 ;
; address[1]    ; data_out[4] ; 6.289 ; 6.431 ; 6.777 ; 6.927 ;
; address[1]    ; data_out[5] ; 5.338 ; 5.357 ; 5.838 ; 5.864 ;
; address[1]    ; data_out[6] ; 5.386 ; 5.382 ; 5.892 ; 5.895 ;
; address[1]    ; data_out[7] ; 5.500 ; 5.511 ; 6.014 ; 6.025 ;
; address[2]    ; data_out[0] ;       ; 5.920 ; 6.407 ;       ;
; address[2]    ; data_out[1] ; 5.835 ; 5.882 ; 6.358 ; 6.366 ;
; address[2]    ; data_out[2] ; 5.960 ; 6.022 ; 6.465 ; 6.507 ;
; address[2]    ; data_out[3] ; 5.791 ; 5.844 ; 6.324 ; 6.384 ;
; address[2]    ; data_out[4] ; 6.651 ; 6.793 ; 7.152 ; 7.302 ;
; address[2]    ; data_out[5] ; 5.700 ; 5.719 ; 6.213 ; 6.239 ;
; address[2]    ; data_out[6] ; 5.748 ; 5.744 ; 6.267 ; 6.270 ;
; address[2]    ; data_out[7] ; 5.862 ; 5.873 ; 6.389 ; 6.400 ;
; address[3]    ; data_out[0] ;       ; 5.508 ; 5.939 ;       ;
; address[3]    ; data_out[1] ; 5.423 ; 5.470 ; 5.890 ; 5.898 ;
; address[3]    ; data_out[2] ; 5.548 ; 5.610 ; 5.997 ; 6.039 ;
; address[3]    ; data_out[3] ; 5.379 ; 5.432 ; 5.856 ; 5.916 ;
; address[3]    ; data_out[4] ; 6.239 ; 6.381 ; 6.684 ; 6.834 ;
; address[3]    ; data_out[5] ; 5.288 ; 5.307 ; 5.745 ; 5.771 ;
; address[3]    ; data_out[6] ; 5.336 ; 5.332 ; 5.799 ; 5.802 ;
; address[3]    ; data_out[7] ; 5.450 ; 5.461 ; 5.921 ; 5.932 ;
; address[4]    ; data_out[0] ; 4.891 ;       ;       ; 5.206 ;
; address[4]    ; data_out[1] ; 4.842 ; 4.850 ; 5.121 ; 5.168 ;
; address[4]    ; data_out[2] ; 4.949 ; 4.991 ; 5.246 ; 5.308 ;
; address[4]    ; data_out[3] ; 4.808 ; 4.868 ; 5.077 ; 5.130 ;
; address[4]    ; data_out[4] ; 5.636 ; 5.786 ; 5.937 ; 6.079 ;
; address[4]    ; data_out[5] ; 4.697 ; 4.723 ; 4.986 ; 5.005 ;
; address[4]    ; data_out[6] ; 4.751 ; 4.754 ; 5.034 ; 5.030 ;
; address[4]    ; data_out[7] ; 4.873 ; 4.884 ; 5.148 ; 5.159 ;
; address[5]    ; data_out[0] ; 5.308 ; 5.356 ; 5.784 ; 5.813 ;
; address[5]    ; data_out[1] ; 4.700 ; 4.721 ; 5.400 ; 5.414 ;
; address[5]    ; data_out[2] ; 4.886 ; 4.928 ; 5.619 ; 5.681 ;
; address[5]    ; data_out[3] ; 4.745 ; 4.805 ; 5.450 ; 5.503 ;
; address[5]    ; data_out[4] ; 5.550 ; 5.700 ; 6.243 ; 6.393 ;
; address[5]    ; data_out[5] ; 4.634 ; 4.660 ; 5.359 ; 5.378 ;
; address[5]    ; data_out[6] ; 4.793 ; 4.791 ; 5.477 ; 5.480 ;
; address[5]    ; data_out[7] ; 4.899 ; 4.910 ; 5.606 ; 5.617 ;
; address[6]    ; data_out[0] ; 5.296 ; 5.344 ; 5.787 ; 5.816 ;
; address[6]    ; data_out[1] ; 4.656 ; 4.664 ; 5.339 ; 5.386 ;
; address[6]    ; data_out[2] ; 4.763 ; 4.805 ; 5.464 ; 5.526 ;
; address[6]    ; data_out[3] ; 4.622 ; 4.682 ; 5.295 ; 5.348 ;
; address[6]    ; data_out[4] ; 5.782 ; 5.921 ; 6.509 ; 6.668 ;
; address[6]    ; data_out[5] ; 4.511 ; 4.537 ; 5.204 ; 5.223 ;
; address[6]    ; data_out[6] ; 5.062 ; 5.051 ; 5.788 ; 5.815 ;
; address[6]    ; data_out[7] ; 5.018 ; 5.016 ; 5.745 ; 5.763 ;
; address[7]    ; data_out[0] ; 3.425 ; 4.129 ; 4.503 ; 3.697 ;
; address[7]    ; data_out[1] ; 3.626 ; 3.634 ; 3.959 ; 4.006 ;
; address[7]    ; data_out[2] ; 3.733 ; 3.775 ; 4.084 ; 4.146 ;
; address[7]    ; data_out[3] ; 3.592 ; 3.652 ; 3.915 ; 3.968 ;
; address[7]    ; data_out[4] ; 4.466 ; 4.608 ; 4.677 ; 4.827 ;
; address[7]    ; data_out[5] ; 3.481 ; 3.507 ; 3.824 ; 3.843 ;
; address[7]    ; data_out[6] ; 3.563 ; 3.559 ; 3.792 ; 3.795 ;
; address[7]    ; data_out[7] ; 3.677 ; 3.688 ; 3.914 ; 3.925 ;
; port_in_00[0] ; data_out[0] ; 4.279 ;       ;       ; 4.914 ;
; port_in_00[1] ; data_out[1] ; 3.677 ;       ;       ; 4.265 ;
; port_in_00[2] ; data_out[2] ; 3.632 ;       ;       ; 4.243 ;
; port_in_00[3] ; data_out[3] ; 4.072 ;       ;       ; 4.709 ;
; port_in_00[4] ; data_out[4] ; 4.556 ;       ;       ; 5.268 ;
; port_in_00[5] ; data_out[5] ; 3.667 ;       ;       ; 4.275 ;
; port_in_00[6] ; data_out[6] ; 3.862 ;       ;       ; 4.442 ;
; port_in_00[7] ; data_out[7] ; 4.027 ;       ;       ; 4.628 ;
; port_in_01[0] ; data_out[0] ; 4.181 ;       ;       ; 4.798 ;
; port_in_01[1] ; data_out[1] ; 3.690 ;       ;       ; 4.286 ;
; port_in_01[2] ; data_out[2] ; 3.654 ;       ;       ; 4.256 ;
; port_in_01[3] ; data_out[3] ; 4.066 ;       ;       ; 4.708 ;
; port_in_01[4] ; data_out[4] ; 4.627 ;       ;       ; 5.331 ;
; port_in_01[5] ; data_out[5] ; 3.621 ;       ;       ; 4.204 ;
; port_in_01[6] ; data_out[6] ; 3.897 ;       ;       ; 4.491 ;
; port_in_01[7] ; data_out[7] ; 3.835 ;       ;       ; 4.402 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_memory            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 20861 ; 20861 ;
; Unconstrained Output Ports      ; 24    ; 24    ;
; Unconstrained Output Port Paths ; 111   ; 111   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu May 23 17:09:16 2024
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.523             -34.396 clock 
Info (332146): Worst-case hold slack is 1.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.517               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.941
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.941             -30.172 clock 
Info (332146): Worst-case hold slack is 1.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.368               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.258             -17.120 clock 
Info (332146): Worst-case hold slack is 0.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.806               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2203.026 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4713 megabytes
    Info: Processing ended: Thu May 23 17:09:18 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


