[
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~Mux_2to1|Mux_2to1>io_out",
    "sources":[
      "~Mux_2to1|Mux_2to1>io_in_A",
      "~Mux_2to1|Mux_2to1>io_select",
      "~Mux_2to1|Mux_2to1>io_in_B"
    ]
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"."
  }
]