TimeQuest Timing Analyzer report for MIPS32
Sun Sep 07 22:49:43 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sun Sep 07 22:49:42 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.33 MHz ; 58.33 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 62.856 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.747 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 62.856 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 17.175     ;
; 62.938 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 17.093     ;
; 63.265 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.766     ;
; 63.326 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.705     ;
; 63.361 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.670     ;
; 63.368 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.723     ;
; 63.384 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.709     ;
; 63.398 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.693     ;
; 63.450 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.641     ;
; 63.460 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.005     ; 16.575     ;
; 63.466 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.627     ;
; 63.480 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.611     ;
; 63.547 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.484     ;
; 63.565 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.466     ;
; 63.566 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.005     ; 16.469     ;
; 63.606 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.425     ;
; 63.777 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.314     ;
; 63.793 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.300     ;
; 63.807 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.284     ;
; 63.836 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 16.253     ;
; 63.838 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.253     ;
; 63.854 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.239     ;
; 63.868 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.223     ;
; 63.873 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.218     ;
; 63.889 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.204     ;
; 63.903 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.188     ;
; 63.918 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 16.171     ;
; 63.972 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 16.123     ;
; 63.988 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 16.109     ;
; 64.002 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 16.093     ;
; 64.017 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 16.014     ;
; 64.046 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.012     ; 15.982     ;
; 64.059 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.032     ;
; 64.075 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.018     ;
; 64.078 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 16.017     ;
; 64.089 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.002     ;
; 64.094 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 16.003     ;
; 64.108 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.987     ;
; 64.118 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.973     ;
; 64.132 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.012     ; 15.896     ;
; 64.134 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.959     ;
; 64.148 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.943     ;
; 64.194 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.897     ;
; 64.210 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.883     ;
; 64.224 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.867     ;
; 64.245 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.844     ;
; 64.249 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 15.782     ;
; 64.306 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.783     ;
; 64.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.748     ;
; 64.344 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.012     ; 15.684     ;
; 64.397 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.009     ; 15.634     ;
; 64.400 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 15.634     ;
; 64.440 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.653     ;
; 64.482 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 15.552     ;
; 64.527 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.562     ;
; 64.529 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.562     ;
; 64.545 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.548     ;
; 64.546 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.547     ;
; 64.550 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.515     ;
; 64.558 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.530     ;
; 64.559 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.532     ;
; 64.574 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.136      ; 15.516     ;
; 64.586 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.503     ;
; 64.588 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.500     ;
; 64.632 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.433     ;
; 64.644 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.444     ;
; 64.660 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.136      ; 15.430     ;
; 64.662 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.427     ;
; 64.674 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.414     ;
; 64.682 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.383     ;
; 64.761 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.330     ;
; 64.764 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.301     ;
; 64.777 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.316     ;
; 64.791 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.300     ;
; 64.799 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.007     ; 15.234     ;
; 64.809 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 15.225     ;
; 64.856 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.232     ;
; 64.861 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.204     ;
; 64.870 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 15.164     ;
; 64.872 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.136      ; 15.218     ;
; 64.886 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.202     ;
; 64.905 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 15.129     ;
; 64.943 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.122     ;
; 64.959 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.106     ;
; 64.961 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.027      ; 15.106     ;
; 64.997 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.092     ;
; 64.998 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.012     ; 15.030     ;
; 65.004 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.002     ; 15.034     ;
; 65.020 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.045     ;
; 65.026 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.132      ; 15.060     ;
; 65.030 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.061     ;
; 65.043 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.027      ; 15.024     ;
; 65.046 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.047     ;
; 65.055 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 15.010     ;
; 65.060 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.031     ;
; 65.091 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 14.943     ;
; 65.091 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 14.974     ;
; 65.110 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.002     ; 14.928     ;
; 65.112 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.132      ; 14.974     ;
; 65.150 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.006     ; 14.884     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.747 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.755 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.771 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[1]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.775 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[1]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.081      ;
; 0.898 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemtoReg_MEM         ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.206      ;
; 0.904 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.210      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.916 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.918 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.923 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.936 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.242      ;
; 0.967 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[52]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.034      ; 1.307      ;
; 0.973 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[16]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.276      ;
; 0.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg1 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.337      ;
; 1.041 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[13]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.344      ;
; 1.047 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[3]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[3]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.350      ;
; 1.049 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[2]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.352      ;
; 1.050 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                             ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.361      ;
; 1.050 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[31]                                                            ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.357      ;
; 1.053 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[15]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.356      ;
; 1.058 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[77]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.364      ;
; 1.063 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.369      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.065 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[51]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.065 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.066 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.066 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.067 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[25]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.373      ;
; 1.068 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[29]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.068 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.070 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[31]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.376      ;
; 1.071 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.073 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.379      ;
; 1.073 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.379      ;
; 1.074 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.380      ;
; 1.075 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.381      ;
; 1.077 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.077 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.077 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.078 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.384      ;
; 1.078 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.384      ;
; 1.078 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.384      ;
; 1.078 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.384      ;
; 1.079 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.385      ;
; 1.079 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.385      ;
; 1.081 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.087 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[23]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                              ; Clock        ; Clock       ; 0.000        ; -0.037     ; 1.356      ;
; 1.097 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[28]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                              ; Clock        ; Clock       ; 0.000        ; -0.037     ; 1.366      ;
; 1.100 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[25]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                              ; Clock        ; Clock       ; 0.000        ; -0.037     ; 1.369      ;
; 1.121 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.424      ;
; 1.138 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                            ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.448      ;
; 1.158 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[4]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[4]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.464      ;
; 1.167 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[21]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                              ; Clock        ; Clock       ; 0.000        ; -0.037     ; 1.438      ;
; 1.169 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[22]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                              ; Clock        ; Clock       ; 0.000        ; -0.037     ; 1.438      ;
; 1.195 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[14]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.498      ;
; 1.198 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[5]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[5]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.504      ;
; 1.201 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[6]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[6]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.504      ;
; 1.202 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[7]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.505      ;
; 1.207 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.513      ;
; 1.211 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.514      ;
; 1.212 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.518      ;
; 1.214 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.520      ;
; 1.218 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.219 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                             ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.527      ;
; 1.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.239 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[19]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.545      ;
; 1.242 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.246 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.552      ;
; 1.247 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.553      ;
; 1.315 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[74]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.621      ;
; 1.320 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[66]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.626      ;
; 1.352 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.658      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 20.826 ; 20.826 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 17.989 ; 17.989 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 20.826 ; 20.826 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.767 ; 17.767 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.248 ; 15.248 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 13.615 ; 13.615 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.732 ; 14.732 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 15.248 ; 15.248 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.687 ; 19.687 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 17.515 ; 17.515 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 19.130 ; 19.130 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.753 ; 17.753 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 15.632 ; 15.632 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 19.098 ; 19.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 18.729 ; 18.729 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 18.829 ; 18.829 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.804 ; 17.804 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.712 ; 17.712 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.615 ; 17.615 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.222 ; 17.222 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 17.305 ; 17.305 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.456 ; 18.456 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 17.971 ; 17.971 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.167 ; 17.167 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.476 ; 18.476 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 19.687 ; 19.687 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 16.514 ; 16.514 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.597 ; 16.597 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 18.598 ; 18.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.703 ; 17.703 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.336 ; 18.336 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 16.557 ; 16.557 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 18.990 ; 18.990 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 17.409 ; 17.409 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 17.091 ; 17.091 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 17.833 ; 17.833 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 19.029 ; 19.029 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 17.623 ; 17.623 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.178 ; 18.178 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.262 ; 18.262 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 26.928 ; 26.928 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 25.837 ; 25.837 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 22.203 ; 22.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 22.339 ; 22.339 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 22.382 ; 22.382 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 22.342 ; 22.342 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 22.637 ; 22.637 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 22.929 ; 22.929 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 23.179 ; 23.179 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 23.155 ; 23.155 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.188 ; 23.188 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 21.646 ; 21.646 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 23.563 ; 23.563 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 25.216 ; 25.216 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 22.751 ; 22.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 25.263 ; 25.263 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.249 ; 24.249 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.373 ; 24.373 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 23.712 ; 23.712 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 22.431 ; 22.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 23.701 ; 23.701 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 23.213 ; 23.213 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 25.468 ; 25.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.211 ; 25.211 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 24.656 ; 24.656 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 24.143 ; 24.143 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 24.538 ; 24.538 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.885 ; 25.885 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 24.663 ; 24.663 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 26.928 ; 26.928 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 26.500 ; 26.500 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 25.647 ; 25.647 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.519 ; 25.519 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 15.302 ; 15.302 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 11.676 ; 11.676 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 15.302 ; 15.302 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.389 ; 10.389 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.410 ; 10.410 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.196 ; 11.196 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.553 ; 11.553 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.892 ; 10.892 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 11.796 ; 11.796 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.133 ; 12.133 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.113 ; 10.113 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 12.018 ; 12.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 13.639 ; 13.639 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.447 ; 11.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.359 ; 10.359 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.383 ; 10.383 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.240 ; 12.240 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.848 ; 11.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.238 ; 12.238 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.150 ; 11.150 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 12.241 ; 12.241 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.755 ; 10.755 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.529 ; 10.529 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.255 ; 12.255 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.924 ; 12.924 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 12.622 ; 12.622 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.346 ; 10.346 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.489 ; 11.489 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.993 ; 12.993 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.404 ; 10.404 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.675 ; 11.675 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.698 ; 10.698 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 12.581 ; 12.581 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.875 ; 12.875 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.950 ; 11.950 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 12.947 ; 12.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.361 ; 11.361 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.602 ; 10.602 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.380 ; 10.380 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.575 ; 10.575 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.174 ; 10.174 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 10.999 ; 10.999 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 8.992  ; 8.992  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.644 ; 10.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 10.658 ; 10.658 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.799 ; 11.799 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.168 ; 11.168 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 12.196 ; 12.196 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.013 ; 11.013 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.312 ; 18.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 12.546 ; 12.546 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.506 ; 14.506 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 16.176 ; 16.176 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.876 ; 15.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.405 ; 14.405 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.544 ; 15.544 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 16.172 ; 16.172 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.223 ; 16.223 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.882 ; 15.882 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.628 ; 15.628 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.410 ; 15.410 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 16.964 ; 16.964 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 16.691 ; 16.691 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 16.097 ; 16.097 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.243 ; 16.243 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.579 ; 16.579 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.473 ; 17.473 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 17.649 ; 17.649 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.626 ; 16.626 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.904 ; 16.904 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 18.252 ; 18.252 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.628 ; 17.628 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.029 ; 17.029 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 18.312 ; 18.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 17.900 ; 17.900 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.321 ; 17.321 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.358 ; 17.358 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.069 ; 17.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.010 ; 17.010 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 17.356 ; 17.356 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 18.009 ; 18.009 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 28.736 ; 28.736 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 15.566 ; 15.566 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.566 ; 15.566 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.825 ; 12.825 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 12.453 ; 12.453 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 19.346 ; 19.346 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 21.400 ; 21.400 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 19.531 ; 19.531 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.365 ; 15.365 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 13.478 ; 13.478 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 15.365 ; 15.365 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.980 ; 13.980 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.778 ; 10.778 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 12.268 ; 12.268 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 11.120 ; 11.120 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 14.186 ; 14.186 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.611 ; 12.611 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.327 ; 12.327 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 13.911 ; 13.911 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 12.596 ; 12.596 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 21.634 ; 21.634 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.790 ; 18.790 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 19.237 ; 19.237 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 20.857 ; 20.857 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 19.309 ; 19.309 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 20.050 ; 20.050 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 18.912 ; 18.912 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 21.634 ; 21.634 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 18.750 ; 18.750 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 18.800 ; 18.800 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 20.162 ; 20.162 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 21.275 ; 21.275 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 18.750 ; 18.750 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 18.780 ; 18.780 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 20.060 ; 20.060 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 17.767 ; 17.767 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 19.359 ; 19.359 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 19.911 ; 19.911 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 19.897 ; 19.897 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 19.319 ; 19.319 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 19.897 ; 19.897 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 19.112 ; 19.112 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 19.112 ; 19.112 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 17.360 ; 17.360 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 15.933 ; 15.933 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 15.913 ; 15.913 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 15.230 ; 15.230 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 14.490 ; 14.490 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 15.688 ; 15.688 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 15.596 ; 15.596 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.811 ; 14.811 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 14.535 ; 14.535 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 15.964 ; 15.964 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 16.398 ; 16.398 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 16.332 ; 16.332 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 16.610 ; 16.610 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 15.810 ; 15.810 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.890 ; 14.890 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 15.790 ; 15.790 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.295 ; 14.295 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 16.177 ; 16.177 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 14.678 ; 14.678 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 16.291 ; 16.291 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 15.679 ; 15.679 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 15.330 ; 15.330 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 16.203 ; 16.203 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.689 ; 15.689 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.339 ; 16.339 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 15.900 ; 15.900 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 16.364 ; 16.364 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 16.051 ; 16.051 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.686 ; 15.686 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 16.065 ; 16.065 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 17.360 ; 17.360 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 15.508 ; 15.508 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 19.511 ; 19.511 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 15.953 ; 15.953 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 11.481 ; 11.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 11.481 ; 11.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.204 ; 11.204 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.191 ; 12.191 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.025 ; 12.025 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.552 ; 12.552 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 13.061 ; 13.061 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.615 ; 14.615 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.622 ; 13.622 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.842 ; 12.842 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.061 ; 14.061 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 13.207 ; 13.207 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.080 ; 13.080 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.796 ; 14.796 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.877 ; 13.877 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.472 ; 13.472 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 14.370 ; 14.370 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 14.051 ; 14.051 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.971 ; 13.971 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 14.095 ; 14.095 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 13.890 ; 13.890 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.441 ; 14.441 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.597 ; 14.597 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 15.953 ; 15.953 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.818 ; 14.818 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 14.326 ; 14.326 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.180 ; 15.180 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 14.621 ; 14.621 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.765 ; 13.765 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.962 ; 20.962 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 19.261 ; 19.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 20.524 ; 20.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 20.962 ; 20.962 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.925 ; 17.925 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 17.568 ; 17.568 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 19.938 ; 19.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 17.936 ; 17.936 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 17.791 ; 17.791 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.099 ; 17.099 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 18.444 ; 18.444 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 20.619 ; 20.619 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 20.238 ; 20.238 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 19.662 ; 19.662 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 17.576 ; 17.576 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 20.673 ; 20.673 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 19.688 ; 19.688 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 18.677 ; 18.677 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 18.794 ; 18.794 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 17.503 ; 17.503 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.582 ; 19.582 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.263 ; 18.263 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 19.367 ; 19.367 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.690 ; 19.690 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 18.979 ; 18.979 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 19.048 ; 19.048 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 19.548 ; 19.548 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.968 ; 17.968 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 20.895 ; 20.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.687 ; 17.687 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 17.306 ; 17.306 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 17.136 ; 17.136 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.569 ; 17.569 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 20.746 ; 20.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 18.208 ; 18.208 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 17.457 ; 17.457 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 18.580 ; 18.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.705 ; 17.705 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 16.455 ; 16.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.285 ; 17.285 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 19.360 ; 19.360 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.017 ; 18.017 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 17.057 ; 17.057 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.366 ; 17.366 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 17.723 ; 17.723 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.100 ; 19.100 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 17.962 ; 17.962 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 17.482 ; 17.482 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 20.314 ; 20.314 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.686 ; 17.686 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 15.906 ; 15.906 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 18.942 ; 18.942 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 18.945 ; 18.945 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 19.346 ; 19.346 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 19.188 ; 19.188 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.466 ; 16.466 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 16.327 ; 16.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 20.705 ; 20.705 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 20.746 ; 20.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.230 ; 18.230 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 18.431 ; 18.431 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 20.338 ; 20.338 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 18.484 ; 18.484 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.961 ; 17.961 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.044 ; 18.044 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 22.467 ; 22.467 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 20.582 ; 20.582 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 19.902 ; 19.902 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 20.558 ; 20.558 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 20.312 ; 20.312 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 22.163 ; 22.163 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 18.437 ; 18.437 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 19.585 ; 19.585 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 18.539 ; 18.539 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 18.858 ; 18.858 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 21.012 ; 21.012 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 19.963 ; 19.963 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 20.319 ; 20.319 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 21.059 ; 21.059 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 18.819 ; 18.819 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 19.108 ; 19.108 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 20.176 ; 20.176 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 18.799 ; 18.799 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 19.263 ; 19.263 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 20.236 ; 20.236 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 20.295 ; 20.295 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 18.904 ; 18.904 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 20.797 ; 20.797 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 18.637 ; 18.637 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 20.613 ; 20.613 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 22.467 ; 22.467 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 20.503 ; 20.503 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 21.361 ; 21.361 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 20.936 ; 20.936 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 21.229 ; 21.229 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 21.382 ; 21.382 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 20.100 ; 20.100 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 19.494 ; 19.494 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 13.365 ; 13.365 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 13.348 ; 13.348 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.462 ; 12.462 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.296 ; 13.296 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.823 ; 12.823 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.295 ; 11.295 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.120 ; 10.120 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.474 ; 11.474 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.245 ; 11.245 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.007 ; 11.007 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.662 ; 12.662 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.166 ; 12.166 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.275 ; 10.275 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.500 ; 10.500 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 10.247 ; 10.247 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.011 ; 10.011 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.203 ; 10.203 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.295 ; 11.295 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 9.870  ; 9.870  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.356 ; 12.356 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.594 ; 10.594 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.432 ; 11.432 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 21.172 ; 21.172 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 18.863 ; 18.863 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.178 ; 14.178 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 13.785 ; 13.785 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.768 ; 10.768 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.007 ; 13.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 11.125 ; 11.125 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 14.178 ; 14.178 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.543 ; 14.543 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.295 ; 12.295 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.155 ; 13.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.588 ; 13.588 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.772 ; 10.772 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.204 ; 12.204 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.888 ; 11.888 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 10.730 ; 10.730 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 14.161 ; 14.161 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 10.671 ; 10.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.785 ; 12.785 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.176 ; 11.176 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 14.462 ; 14.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 13.433 ; 13.433 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 10.669 ; 10.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.659 ; 13.659 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.051 ; 13.051 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.975 ; 11.975 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 14.543 ; 14.543 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.573 ; 14.573 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.284 ; 11.284 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.265 ; 12.265 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.145 ; 13.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.578 ; 13.578 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 10.792 ; 10.792 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.216 ; 12.216 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.928 ; 11.928 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 14.171 ; 14.171 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 10.667 ; 10.667 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.508 ; 12.508 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.795 ; 12.795 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 14.452 ; 14.452 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.679 ; 13.679 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.051 ; 13.051 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.994 ; 10.994 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.573 ; 14.573 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.130 ; 15.130 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.595 ; 13.595 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.686 ; 13.686 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.420 ; 13.420 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 14.250 ; 14.250 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 12.449 ; 12.449 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.549 ; 12.549 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 15.130 ; 15.130 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.233 ; 13.233 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.137 ; 13.137 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.642 ; 14.642 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.599 ; 13.599 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.639 ; 13.639 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 14.683 ; 14.683 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.817 ; 13.817 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.470 ; 14.470 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 14.524 ; 14.524 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.709 ; 13.709 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.949 ; 13.949 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.645 ; 12.645 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.197 ; 13.197 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.072 ; 12.072 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.644 ; 12.644 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.457 ; 12.457 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.426 ; 12.426 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.417 ; 13.417 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.938 ; 12.938 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.813 ; 12.813 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.673 ; 12.673 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 16.015 ; 16.015 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 16.015 ; 16.015 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 10.140 ; 10.140 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.161 ; 12.161 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 12.046 ; 12.046 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 11.418 ; 11.418 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.277 ; 10.277 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 28.184 ; 28.184 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 12.311 ; 12.311 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 12.311 ; 12.311 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 15.301 ; 15.301 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 12.852 ; 12.852 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 11.411 ; 11.411 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 11.411 ; 11.411 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.194 ; 13.194 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 12.275 ; 12.275 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 9.797  ; 9.797  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 12.400 ; 12.400 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 14.535 ; 14.535 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 11.725 ; 11.725 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 14.530 ; 14.530 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 12.877 ; 12.877 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 14.438 ; 14.438 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 13.072 ; 13.072 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.954 ; 12.954 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.210 ; 12.210 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 12.924 ; 12.924 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.193 ; 11.193 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 12.697 ; 12.697 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 11.697 ; 11.697 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 12.800 ; 12.800 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 14.015 ; 14.015 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 11.416 ; 11.416 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 12.059 ; 12.059 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 13.169 ; 13.169 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 11.821 ; 11.821 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 9.797  ; 9.797  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.490 ; 12.490 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 11.354 ; 11.354 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 11.666 ; 11.666 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 12.992 ; 12.992 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 11.464 ; 11.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 11.712 ; 11.712 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 12.855 ; 12.855 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 13.293 ; 13.293 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 13.155 ; 13.155 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 15.044 ; 15.044 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 14.414 ; 14.414 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 14.235 ; 14.235 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 14.777 ; 14.777 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.204 ; 14.204 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 13.773 ; 13.773 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 14.574 ; 14.574 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 12.698 ; 12.698 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 14.070 ; 14.070 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 15.763 ; 15.763 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 13.570 ; 13.570 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 15.165 ; 15.165 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 13.185 ; 13.185 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 13.977 ; 13.977 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 13.596 ; 13.596 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 12.997 ; 12.997 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 14.551 ; 14.551 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 15.394 ; 15.394 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 14.481 ; 14.481 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 13.842 ; 13.842 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 14.175 ; 14.175 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 13.350 ; 13.350 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 15.328 ; 15.328 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 13.845 ; 13.845 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 16.291 ; 16.291 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 15.250 ; 15.250 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 14.391 ; 14.391 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 13.945 ; 13.945 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 10.113 ; 10.113 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 11.676 ; 11.676 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 15.302 ; 15.302 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.389 ; 10.389 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.410 ; 10.410 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.196 ; 11.196 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.553 ; 11.553 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.892 ; 10.892 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 11.796 ; 11.796 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.133 ; 12.133 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.113 ; 10.113 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 12.018 ; 12.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 13.639 ; 13.639 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.447 ; 11.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.359 ; 10.359 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.383 ; 10.383 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.240 ; 12.240 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.848 ; 11.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.238 ; 12.238 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.150 ; 11.150 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 12.241 ; 12.241 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.755 ; 10.755 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.529 ; 10.529 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 8.992  ; 8.992  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.255 ; 12.255 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.924 ; 12.924 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 12.622 ; 12.622 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.346 ; 10.346 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.489 ; 11.489 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.993 ; 12.993 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.404 ; 10.404 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.675 ; 11.675 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.698 ; 10.698 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 12.581 ; 12.581 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.875 ; 12.875 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.950 ; 11.950 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 12.947 ; 12.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.361 ; 11.361 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.602 ; 10.602 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.380 ; 10.380 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.575 ; 10.575 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.174 ; 10.174 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 10.999 ; 10.999 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 8.992  ; 8.992  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.644 ; 10.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 10.658 ; 10.658 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.799 ; 11.799 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.168 ; 11.168 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 12.196 ; 12.196 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.013 ; 11.013 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 10.804 ; 10.804 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 12.546 ; 12.546 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 11.158 ; 11.158 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 12.544 ; 12.544 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 12.437 ; 12.437 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 10.804 ; 10.804 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 11.997 ; 11.997 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 12.343 ; 12.343 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 11.584 ; 11.584 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 11.275 ; 11.275 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 13.105 ; 13.105 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 12.428 ; 12.428 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 11.769 ; 11.769 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 12.747 ; 12.747 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 12.809 ; 12.809 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 11.885 ; 11.885 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 13.239 ; 13.239 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 11.845 ; 11.845 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 12.939 ; 12.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 12.400 ; 12.400 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 11.735 ; 11.735 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 11.310 ; 11.310 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 11.001 ; 11.001 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 12.331 ; 12.331 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 15.623 ; 15.623 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.174 ; 11.174 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 12.122 ; 12.122 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 11.174 ; 11.174 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 10.154 ; 10.154 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 11.627 ; 11.627 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 10.154 ; 10.154 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 12.414 ; 12.414 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 14.489 ; 14.489 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 9.782  ; 9.782  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 9.782  ; 9.782  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 12.080 ; 12.080 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.980 ; 13.980 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.778 ; 10.778 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 12.268 ; 12.268 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 11.120 ; 11.120 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 14.186 ; 14.186 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.611 ; 12.611 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.327 ; 12.327 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 13.911 ; 13.911 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 12.596 ; 12.596 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 13.412 ; 13.412 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 13.761 ; 13.761 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.460 ; 17.460 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 13.955 ; 13.955 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.395 ; 16.395 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 13.761 ; 13.761 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 17.987 ; 17.987 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 13.874 ; 13.874 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 13.432 ; 13.432 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 16.404 ; 16.404 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 17.628 ; 17.628 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 13.874 ; 13.874 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 13.412 ; 13.412 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 16.405 ; 16.405 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 14.048 ; 14.048 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 14.005 ; 14.005 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 14.442 ; 14.442 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 14.428 ; 14.428 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 13.965 ; 13.965 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 14.428 ; 14.428 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 13.577 ; 13.577 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 13.577 ; 13.577 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 10.698 ; 10.698 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 11.426 ; 11.426 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 12.359 ; 12.359 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 11.786 ; 11.786 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 12.965 ; 12.965 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.731 ; 12.731 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 11.676 ; 11.676 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 10.784 ; 10.784 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 12.651 ; 12.651 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.897 ; 12.897 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 12.836 ; 12.836 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 12.896 ; 12.896 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 11.931 ; 11.931 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 12.413 ; 12.413 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 10.825 ; 10.825 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 11.333 ; 11.333 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 12.591 ; 12.591 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 11.468 ; 11.468 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 11.357 ; 11.357 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 11.006 ; 11.006 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 11.656 ; 11.656 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 11.661 ; 11.661 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 12.140 ; 12.140 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 10.698 ; 10.698 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 11.540 ; 11.540 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 11.313 ; 11.313 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 12.443 ; 12.443 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 14.469 ; 14.469 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 11.481 ; 11.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 11.481 ; 11.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.204 ; 11.204 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 11.734 ; 11.734 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.736 ; 11.736 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 11.102 ; 11.102 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 11.532 ; 11.532 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 11.455 ; 11.455 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.692 ; 11.692 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 11.205 ; 11.205 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.678 ; 11.678 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.477 ; 13.477 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 12.027 ; 12.027 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 11.167 ; 11.167 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 11.634 ; 11.634 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 11.194 ; 11.194 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.009 ; 12.009 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 11.242 ; 11.242 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 11.131 ; 11.131 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 11.825 ; 11.825 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 11.209 ; 11.209 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 12.491 ; 12.491 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 10.689 ; 10.689 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 11.847 ; 11.847 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 10.727 ; 10.727 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.765 ; 13.765 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 11.377 ; 11.377 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 14.227 ; 14.227 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 14.101 ; 14.101 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 15.362 ; 15.362 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 11.377 ; 11.377 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 11.890 ; 11.890 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 14.252 ; 14.252 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 12.336 ; 12.336 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 12.336 ; 12.336 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 13.338 ; 13.338 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 14.216 ; 14.216 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 14.938 ; 14.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 11.984 ; 11.984 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 15.062 ; 15.062 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 13.895 ; 13.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 12.880 ; 12.880 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 13.730 ; 13.730 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 12.107 ; 12.107 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 14.392 ; 14.392 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 13.278 ; 13.278 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 14.653 ; 14.653 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 14.767 ; 14.767 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 13.401 ; 13.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 13.312 ; 13.312 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 13.406 ; 13.406 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 11.841 ; 11.841 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 15.141 ; 15.141 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 12.923 ; 12.923 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 12.605 ; 12.605 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 12.812 ; 12.812 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 11.022 ; 11.022 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 12.548 ; 12.548 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 11.404 ; 11.404 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 13.774 ; 13.774 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 11.409 ; 11.409 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 12.526 ; 12.526 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 13.784 ; 13.784 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 12.452 ; 12.452 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 11.231 ; 11.231 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 12.053 ; 12.053 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 12.189 ; 12.189 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 11.900 ; 11.900 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 11.528 ; 11.528 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 14.708 ; 14.708 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 11.022 ; 11.022 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 11.139 ; 11.139 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 14.000 ; 14.000 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 14.404 ; 14.404 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 13.918 ; 13.918 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 11.660 ; 11.660 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 11.227 ; 11.227 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 14.945 ; 14.945 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 14.984 ; 14.984 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 12.967 ; 12.967 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 14.613 ; 14.613 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 12.948 ; 12.948 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 11.958 ; 11.958 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 12.327 ; 12.327 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 10.085 ; 10.085 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 12.179 ; 12.179 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 11.710 ; 11.710 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 11.465 ; 11.465 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 12.866 ; 12.866 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 10.365 ; 10.365 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 11.574 ; 11.574 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 12.939 ; 12.939 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 11.833 ; 11.833 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 11.767 ; 11.767 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 13.093 ; 13.093 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 11.082 ; 11.082 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 11.374 ; 11.374 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 12.080 ; 12.080 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 11.170 ; 11.170 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 11.740 ; 11.740 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 11.742 ; 11.742 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 10.684 ; 10.684 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 10.085 ; 10.085 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 11.766 ; 11.766 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 13.522 ; 13.522 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 12.019 ; 12.019 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 12.895 ; 12.895 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 12.047 ; 12.047 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 12.714 ; 12.714 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 12.069 ; 12.069 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 11.618 ; 11.618 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.870  ; 9.870  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 13.365 ; 13.365 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 13.348 ; 13.348 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.462 ; 12.462 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.296 ; 13.296 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.823 ; 12.823 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.295 ; 11.295 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.120 ; 10.120 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.474 ; 11.474 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.245 ; 11.245 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.007 ; 11.007 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.662 ; 12.662 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.166 ; 12.166 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.275 ; 10.275 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.500 ; 10.500 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 10.247 ; 10.247 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.011 ; 10.011 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.203 ; 10.203 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.295 ; 11.295 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 9.870  ; 9.870  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.356 ; 12.356 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.594 ; 10.594 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.432 ; 11.432 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 15.647 ; 15.647 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 13.525 ; 13.525 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.768 ; 10.768 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 13.785 ; 13.785 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.768 ; 10.768 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.007 ; 13.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 11.125 ; 11.125 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 14.178 ; 14.178 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.295 ; 12.295 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.155 ; 13.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.588 ; 13.588 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.772 ; 10.772 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.204 ; 12.204 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.888 ; 11.888 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 10.730 ; 10.730 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 14.161 ; 14.161 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 10.671 ; 10.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.785 ; 12.785 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.176 ; 11.176 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 14.462 ; 14.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 13.433 ; 13.433 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 10.669 ; 10.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.659 ; 13.659 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.051 ; 13.051 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.975 ; 11.975 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 14.543 ; 14.543 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.284 ; 11.284 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.265 ; 12.265 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.145 ; 13.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.578 ; 13.578 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 10.792 ; 10.792 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.216 ; 12.216 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.928 ; 11.928 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 14.171 ; 14.171 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 10.667 ; 10.667 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.508 ; 12.508 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.795 ; 12.795 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 14.452 ; 14.452 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.679 ; 13.679 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.051 ; 13.051 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.994 ; 10.994 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.573 ; 14.573 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 11.824 ; 11.824 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.248 ; 12.248 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.080 ; 12.080 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 11.469 ; 11.469 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 14.447 ; 14.447 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 12.547 ; 12.547 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 11.667 ; 11.667 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.475 ; 12.475 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.196 ; 12.196 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.622 ; 12.622 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.780 ; 12.780 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 11.536 ; 11.536 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.461 ; 12.461 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 12.483 ; 12.483 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.317 ; 12.317 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.198 ; 11.198 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.156 ; 12.156 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 11.054 ; 11.054 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 11.302 ; 11.302 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 11.225 ; 11.225 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.521 ; 11.521 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 11.730 ; 11.730 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.492 ; 12.492 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 11.272 ; 11.272 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 10.140 ; 10.140 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.381 ; 13.381 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 10.140 ; 10.140 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.161 ; 12.161 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 12.046 ; 12.046 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.277 ; 10.277 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 11.418 ; 11.418 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.277 ; 10.277 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 15.640 ; 15.640 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 74.718 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.228 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 74.718 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.304      ;
; 74.745 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.277      ;
; 74.832 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.190      ;
; 74.850 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.172      ;
; 74.851 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.171      ;
; 74.856 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.166      ;
; 74.862 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.200      ;
; 74.875 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.189      ;
; 74.880 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.142      ;
; 74.882 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.140      ;
; 74.889 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.173      ;
; 74.890 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.005     ; 5.135      ;
; 74.895 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.005     ; 5.130      ;
; 74.896 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.167      ;
; 74.902 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.162      ;
; 74.923 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.140      ;
; 74.976 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.086      ;
; 74.989 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.075      ;
; 74.994 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 5.028      ;
; 74.994 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.068      ;
; 74.995 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.067      ;
; 75.000 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.062      ;
; 75.007 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.057      ;
; 75.008 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.056      ;
; 75.010 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.053      ;
; 75.013 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.051      ;
; 75.024 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.038      ;
; 75.025 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 5.036      ;
; 75.026 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.036      ;
; 75.028 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.035      ;
; 75.029 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.034      ;
; 75.034 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.029      ;
; 75.034 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.031      ;
; 75.037 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.027      ;
; 75.039 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.025      ;
; 75.039 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.026      ;
; 75.047 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 5.020      ;
; 75.052 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 5.009      ;
; 75.052 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 5.015      ;
; 75.057 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.011     ; 4.962      ;
; 75.058 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.005      ;
; 75.060 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.003      ;
; 75.068 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.998      ;
; 75.069 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.011     ; 4.950      ;
; 75.073 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.993      ;
; 75.083 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 4.939      ;
; 75.111 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.011     ; 4.908      ;
; 75.127 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.008     ; 4.895      ;
; 75.138 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.924      ;
; 75.139 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.922      ;
; 75.142 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.883      ;
; 75.151 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.913      ;
; 75.157 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.904      ;
; 75.158 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.903      ;
; 75.163 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.898      ;
; 75.169 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.856      ;
; 75.172 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.891      ;
; 75.187 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.874      ;
; 75.189 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.872      ;
; 75.197 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.867      ;
; 75.201 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 4.858      ;
; 75.202 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.862      ;
; 75.213 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 4.846      ;
; 75.214 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.847      ;
; 75.226 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.835      ;
; 75.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.835      ;
; 75.235 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.825      ;
; 75.240 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.824      ;
; 75.247 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.813      ;
; 75.252 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.006     ; 4.772      ;
; 75.255 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 4.804      ;
; 75.256 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.769      ;
; 75.261 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.802      ;
; 75.268 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.793      ;
; 75.274 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.751      ;
; 75.275 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.750      ;
; 75.280 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.745      ;
; 75.289 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.771      ;
; 75.293 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.762      ;
; 75.297 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.011     ; 4.722      ;
; 75.301 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.760      ;
; 75.304 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.721      ;
; 75.306 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.719      ;
; 75.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.714      ;
; 75.318 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.737      ;
; 75.319 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.709      ;
; 75.320 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.735      ;
; 75.329 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.733      ;
; 75.342 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.722      ;
; 75.345 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.710      ;
; 75.352 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; -0.005     ; 4.673      ;
; 75.361 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.694      ;
; 75.363 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.700      ;
; 75.364 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.694      ;
; 75.371 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.684      ;
; 75.376 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.682      ;
; 75.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.669      ;
; 75.390 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.671      ;
; 75.398 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.025      ; 4.657      ;
; 75.400 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.027      ; 4.657      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.238 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[1]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.386      ;
; 0.240 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[1]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.249 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg1  ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.438      ;
; 0.283 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[52]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]                                                                ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.464      ;
; 0.303 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[16]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.448      ;
; 0.304 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.455      ;
; 0.305 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[13]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.450      ;
; 0.306 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[3]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[3]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.451      ;
; 0.307 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[2]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.453      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemtoReg_MEM         ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[15]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.454      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.318 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.335 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[4]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[4]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.341 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[23]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.034     ; 0.455      ;
; 0.346 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[25]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.034     ; 0.460      ;
; 0.346 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[28]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.034     ; 0.460      ;
; 0.357 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[77]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.506      ;
; 0.359 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[51]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[25]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[29]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[31]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.365 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[19]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.551      ;
; 0.372 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.552      ;
; 0.373 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[28]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.553      ;
; 0.374 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[25]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.554      ;
; 0.375 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[20]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.555      ;
; 0.376 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.554      ;
; 0.377 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg1 ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.555      ;
; 0.377 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[30]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.557      ;
; 0.378 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[6]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[6]                                                              ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.561      ;
; 0.378 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.558      ;
; 0.379 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[3]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[3]                                                              ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.562      ;
; 0.380 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg2 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.573      ;
; 0.381 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clock        ; Clock       ; 0.000        ; 0.052      ; 0.568      ;
; 0.381 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4 ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.559      ;
; 0.381 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.526      ;
; 0.383 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[21]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.034     ; 0.497      ;
; 0.383 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[22]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.034     ; 0.497      ;
; 0.384 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[15]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[15]                                                             ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.567      ;
; 0.384 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[74]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.386 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.537      ;
; 0.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[14]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.531      ;
; 0.387 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[9]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[9]                                                              ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.570      ;
; 0.387 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[66]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[5]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[5]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.533      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 7.671 ; 7.671 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 6.643 ; 6.643 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 7.671 ; 7.671 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.668 ; 6.668 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 6.034 ; 6.034 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 6.034 ; 6.034 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 6.974 ; 6.974 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.554 ; 6.554 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.974 ; 6.974 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.593 ; 6.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.905 ; 5.905 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.732 ; 6.732 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 6.673 ; 6.673 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.910 ; 6.910 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.686 ; 6.686 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.524 ; 6.524 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.565 ; 6.565 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.389 ; 6.389 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 6.392 ; 6.392 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.572 ; 6.572 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 6.346 ; 6.346 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.745 ; 6.745 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 6.970 ; 6.970 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.143 ; 6.143 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.336 ; 6.336 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.812 ; 6.812 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 6.581 ; 6.581 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.167 ; 6.167 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.926 ; 6.926 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 6.459 ; 6.459 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.449 ; 6.449 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.347 ; 6.347 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 6.522 ; 6.522 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.941 ; 6.941 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.533 ; 6.533 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.658 ; 6.658 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.762 ; 6.762 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.432 ; 9.432 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 9.248 ; 9.248 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 7.745 ; 7.745 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 7.858 ; 7.858 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 7.838 ; 7.838 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 7.848 ; 7.848 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 7.881 ; 7.881 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 7.841 ; 7.841 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 8.143 ; 8.143 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 8.168 ; 8.168 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 8.219 ; 8.219 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 7.634 ; 7.634 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.126 ; 8.126 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 8.955 ; 8.955 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 8.075 ; 8.075 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 8.921 ; 8.921 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 8.479 ; 8.479 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 8.395 ; 8.395 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 8.441 ; 8.441 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 8.089 ; 8.089 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 8.338 ; 8.338 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 8.220 ; 8.220 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 8.998 ; 8.998 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 8.929 ; 8.929 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 8.754 ; 8.754 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 8.561 ; 8.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 8.827 ; 8.827 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 9.235 ; 9.235 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 8.766 ; 8.766 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 9.432 ; 9.432 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 9.271 ; 9.271 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 9.101 ; 9.101 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 9.043 ; 9.043 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 6.077 ; 6.077 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 6.077 ; 6.077 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.464 ; 4.464 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.796 ; 4.796 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.553 ; 5.553 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.553 ; 5.553 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.235 ; 5.235 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 3.977 ; 3.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 5.039 ; 5.039 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 6.928 ; 6.928 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.633 ; 5.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.947 ; 5.947 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.635 ; 5.635 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.959 ; 5.959 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 6.061 ; 6.061 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 6.199 ; 6.199 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 6.123 ; 6.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.021 ; 6.021 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 6.340 ; 6.340 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.257 ; 6.257 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.194 ; 6.194 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.240 ; 6.240 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.406 ; 6.406 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.722 ; 6.722 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.648 ; 6.648 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.415 ; 6.415 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.381 ; 6.381 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.830 ; 6.830 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.672 ; 6.672 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.583 ; 6.583 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.928 ; 6.928 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.760 ; 6.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.788 ; 6.788 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.624 ; 6.624 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.655 ; 6.655 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.826 ; 6.826 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 6.663 ; 6.663 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 9.789 ; 9.789 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 6.023 ; 6.023 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 6.023 ; 6.023 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.235 ; 5.235 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.148 ; 5.148 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 7.046 ; 7.046 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 7.683 ; 7.683 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 7.048 ; 7.048 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.720 ; 5.720 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.720 ; 5.720 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.676 ; 5.676 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 7.689 ; 7.689 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 7.106 ; 7.106 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 7.430 ; 7.430 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 7.098 ; 7.098 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 7.232 ; 7.232 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 6.683 ; 6.683 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 7.689 ; 7.689 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.850 ; 6.850 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.881 ; 6.881 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 7.318 ; 7.318 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 7.599 ; 7.599 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.850 ; 6.850 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.861 ; 6.861 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 7.242 ; 7.242 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 6.513 ; 6.513 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 7.148 ; 7.148 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 7.244 ; 7.244 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 7.229 ; 7.229 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 7.108 ; 7.108 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 7.229 ; 7.229 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 7.152 ; 7.152 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 7.152 ; 7.152 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 6.766 ; 6.766 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 6.121 ; 6.121 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 6.101 ; 6.101 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 6.034 ; 6.034 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.750 ; 5.750 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 6.172 ; 6.172 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 6.123 ; 6.123 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.753 ; 5.753 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.483 ; 5.483 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.232 ; 6.232 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 6.362 ; 6.362 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 6.482 ; 6.482 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 6.495 ; 6.495 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 6.258 ; 6.258 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.723 ; 5.723 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 6.179 ; 6.179 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 6.150 ; 6.150 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.848 ; 5.848 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 6.343 ; 6.343 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.815 ; 5.815 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 6.180 ; 6.180 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 6.020 ; 6.020 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.346 ; 6.346 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.174 ; 6.174 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 6.393 ; 6.393 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 6.394 ; 6.394 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 6.478 ; 6.478 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 6.364 ; 6.364 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.252 ; 6.252 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 6.324 ; 6.324 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 6.766 ; 6.766 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 6.098 ; 6.098 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 7.028 ; 7.028 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.191 ; 6.191 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.034 ; 5.034 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.265 ; 5.265 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.800 ; 5.800 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.305 ; 5.305 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.507 ; 5.507 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.850 ; 5.850 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.532 ; 5.532 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.329 ; 5.329 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.523 ; 5.523 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.574 ; 5.574 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.764 ; 5.764 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 6.191 ; 6.191 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.861 ; 5.861 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.729 ; 5.729 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.000 ; 6.000 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.782 ; 5.782 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 8.414 ; 8.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.985 ; 7.985 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 8.363 ; 8.363 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 8.414 ; 8.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 7.424 ; 7.424 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 7.272 ; 7.272 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 7.794 ; 7.794 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.452 ; 7.452 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.392 ; 7.392 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.163 ; 7.163 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 7.476 ; 7.476 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 8.046 ; 8.046 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.624 ; 7.624 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 7.873 ; 7.873 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.301 ; 7.301 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 8.019 ; 8.019 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.770 ; 7.770 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.309 ; 7.309 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 7.746 ; 7.746 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 7.030 ; 7.030 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 7.900 ; 7.900 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.404 ; 7.404 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 7.665 ; 7.665 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.643 ; 7.643 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.722 ; 7.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 7.282 ; 7.282 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.649 ; 7.649 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.964 ; 6.964 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 8.095 ; 8.095 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 6.836 ; 6.836 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.995 ; 6.995 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 7.187 ; 7.187 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.227 ; 7.227 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 8.131 ; 8.131 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.455 ; 7.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.334 ; 7.334 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 7.501 ; 7.501 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 7.257 ; 7.257 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 6.971 ; 6.971 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.950 ; 6.950 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.800 ; 7.800 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.535 ; 7.535 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.915 ; 6.915 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.195 ; 7.195 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 7.411 ; 7.411 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.141 ; 7.141 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 7.568 ; 7.568 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.396 ; 7.396 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 7.051 ; 7.051 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.880 ; 7.880 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 6.741 ; 6.741 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 6.537 ; 6.537 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.354 ; 7.354 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.578 ; 7.578 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.729 ; 7.729 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.856 ; 7.856 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 6.974 ; 6.974 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.007 ; 7.007 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 8.131 ; 8.131 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 8.124 ; 8.124 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.381 ; 7.381 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.457 ; 7.457 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.781 ; 7.781 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 7.373 ; 7.373 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.174 ; 7.174 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 7.228 ; 7.228 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 8.235 ; 8.235 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 7.457 ; 7.457 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 7.234 ; 7.234 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 7.494 ; 7.494 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 7.464 ; 7.464 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 7.928 ; 7.928 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 6.847 ; 6.847 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 7.302 ; 7.302 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 6.826 ; 6.826 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 6.974 ; 6.974 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 7.487 ; 7.487 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 7.300 ; 7.300 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 7.486 ; 7.486 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 7.611 ; 7.611 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 6.973 ; 6.973 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 7.080 ; 7.080 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 7.472 ; 7.472 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 7.013 ; 7.013 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 6.991 ; 6.991 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 7.355 ; 7.355 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 7.370 ; 7.370 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 6.934 ; 6.934 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 7.711 ; 7.711 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 6.986 ; 6.986 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 7.610 ; 7.610 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 8.235 ; 8.235 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 7.489 ; 7.489 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 7.722 ; 7.722 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 7.666 ; 7.666 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 7.492 ; 7.492 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 7.768 ; 7.768 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 7.196 ; 7.196 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 7.187 ; 7.187 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.483 ; 5.483 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.322 ; 4.322 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.330 ; 4.330 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.528 ; 4.528 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 7.738 ; 7.738 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 6.741 ; 6.741 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 5.710 ; 5.710 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.710 ; 5.710 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.163 ; 5.163 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.665 ; 5.665 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.668 ; 4.668 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.127 ; 5.127 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.612 ; 4.612 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.732 ; 5.732 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 5.906 ; 5.906 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.372 ; 5.372 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.672 ; 5.672 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.906 ; 5.906 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.411 ; 5.411 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.696 ; 5.696 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.292 ; 5.292 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.048 ; 5.048 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.421 ; 5.421 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.530 ; 5.530 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.153 ; 5.153 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 6.129 ; 6.129 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 6.129 ; 6.129 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 9.880 ; 9.880 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.064 ; 6.064 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.205 ; 5.205 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.705 ; 5.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.468 ; 5.468 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.017 ; 5.017 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.718 ; 5.718 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 4.955 ; 4.955 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.841 ; 4.841 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.788 ; 5.788 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.659 ; 5.659 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.532 ; 5.532 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.575 ; 5.575 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.570 ; 5.570 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.724 ; 5.724 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 6.179 ; 6.179 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.933 ; 5.933 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.434 ; 5.434 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.566 ; 5.566 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.985 ; 5.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.481 ; 5.481 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.992 ; 5.992 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.452 ; 5.452 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 6.152 ; 6.152 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.774 ; 5.774 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 6.077 ; 6.077 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.464 ; 4.464 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.796 ; 4.796 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 3.977 ; 3.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.553 ; 5.553 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.235 ; 5.235 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 3.977 ; 3.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 5.039 ; 5.039 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.649 ; 4.649 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.894 ; 5.894 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.613 ; 5.613 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.551 ; 5.551 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.720 ; 5.720 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.676 ; 5.676 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.428 ; 5.428 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.480 ; 6.480 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 5.662 ; 5.662 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.281 ; 6.281 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.739 ; 6.739 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.438 ; 5.438 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.324 ; 6.324 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.649 ; 6.649 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.291 ; 6.291 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.535 ; 5.535 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 5.712 ; 5.712 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.802 ; 5.802 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.787 ; 5.787 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 5.672 ; 5.672 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.787 ; 5.787 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 4.668 ; 4.668 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.219 ; 5.219 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.237 ; 5.237 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.677 ; 4.677 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.531 ; 5.531 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.560 ; 4.560 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.381 ; 5.381 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.478 ; 4.478 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.719 ; 4.719 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.841 ; 5.841 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.992 ; 4.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.612 ; 5.612 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.753 ; 5.753 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.806 ; 5.806 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.701 ; 5.701 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.670 ; 5.670 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.602 ; 5.602 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.612 ; 5.612 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.457 ; 5.457 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.032 ; 5.032 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 4.836 ; 4.836 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.467 ; 5.467 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 4.851 ; 4.851 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.461 ; 5.461 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.736 ; 5.736 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.298 ; 5.298 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.667 ; 5.667 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.912 ; 5.912 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.923 ; 5.923 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.592 ; 5.592 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 4.795 ; 4.795 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 4.873 ; 4.873 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 4.870 ; 4.870 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 4.486 ; 4.486 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 5.590 ; 5.590 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 5.022 ; 5.022 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 4.716 ; 4.716 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 4.603 ; 4.603 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.483 ; 5.483 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.322 ; 4.322 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.330 ; 4.330 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.528 ; 4.528 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.131 ; 6.131 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.710 ; 5.710 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.163 ; 5.163 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.665 ; 5.665 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.668 ; 4.668 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.127 ; 5.127 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.612 ; 4.612 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.732 ; 5.732 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.902 ; 4.902 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.073 ; 5.073 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.710 ; 5.710 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.212 ; 5.212 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.812 ; 4.812 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 62.856 ; 0.228 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 62.856 ; 0.228 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 20.826 ; 20.826 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 17.989 ; 17.989 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 20.826 ; 20.826 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.767 ; 17.767 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.248 ; 15.248 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 13.615 ; 13.615 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.732 ; 14.732 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 15.248 ; 15.248 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.687 ; 19.687 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 17.515 ; 17.515 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 19.130 ; 19.130 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.753 ; 17.753 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 15.632 ; 15.632 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 19.098 ; 19.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 18.729 ; 18.729 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 18.829 ; 18.829 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.804 ; 17.804 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.712 ; 17.712 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.615 ; 17.615 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.222 ; 17.222 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 17.305 ; 17.305 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.456 ; 18.456 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 17.971 ; 17.971 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.167 ; 17.167 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.476 ; 18.476 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 19.687 ; 19.687 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 16.514 ; 16.514 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.597 ; 16.597 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 18.598 ; 18.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.703 ; 17.703 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.336 ; 18.336 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 16.557 ; 16.557 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 18.990 ; 18.990 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 17.409 ; 17.409 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 17.091 ; 17.091 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 17.833 ; 17.833 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 19.029 ; 19.029 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 17.623 ; 17.623 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.178 ; 18.178 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.262 ; 18.262 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 26.928 ; 26.928 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 25.837 ; 25.837 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 22.203 ; 22.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 22.339 ; 22.339 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 22.382 ; 22.382 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 22.342 ; 22.342 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 22.637 ; 22.637 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 22.929 ; 22.929 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 23.179 ; 23.179 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 23.155 ; 23.155 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.188 ; 23.188 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 21.646 ; 21.646 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 23.563 ; 23.563 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 25.216 ; 25.216 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 22.751 ; 22.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 25.263 ; 25.263 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.249 ; 24.249 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.373 ; 24.373 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 23.712 ; 23.712 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 22.431 ; 22.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 23.701 ; 23.701 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 23.213 ; 23.213 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 25.468 ; 25.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.211 ; 25.211 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 24.656 ; 24.656 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 24.143 ; 24.143 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 24.538 ; 24.538 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.885 ; 25.885 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 24.663 ; 24.663 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 26.928 ; 26.928 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 26.500 ; 26.500 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 25.647 ; 25.647 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.519 ; 25.519 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 15.302 ; 15.302 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 11.676 ; 11.676 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 15.302 ; 15.302 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.389 ; 10.389 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.410 ; 10.410 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.196 ; 11.196 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.553 ; 11.553 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.892 ; 10.892 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 11.796 ; 11.796 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.133 ; 12.133 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.113 ; 10.113 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 12.018 ; 12.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 13.639 ; 13.639 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.447 ; 11.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.359 ; 10.359 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.383 ; 10.383 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.240 ; 12.240 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.848 ; 11.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.238 ; 12.238 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.150 ; 11.150 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 12.241 ; 12.241 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.755 ; 10.755 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.529 ; 10.529 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.255 ; 12.255 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.924 ; 12.924 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 12.622 ; 12.622 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.617 ; 12.617 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.346 ; 10.346 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.489 ; 11.489 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.993 ; 12.993 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.404 ; 10.404 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.675 ; 11.675 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.698 ; 10.698 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 12.581 ; 12.581 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.875 ; 12.875 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.950 ; 11.950 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 12.947 ; 12.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.361 ; 11.361 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.602 ; 10.602 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.380 ; 10.380 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.575 ; 10.575 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.174 ; 10.174 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 10.999 ; 10.999 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 8.992  ; 8.992  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.644 ; 10.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 10.658 ; 10.658 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.799 ; 11.799 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.168 ; 11.168 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 12.196 ; 12.196 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.013 ; 11.013 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.312 ; 18.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 12.546 ; 12.546 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.506 ; 14.506 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 16.176 ; 16.176 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.876 ; 15.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.405 ; 14.405 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.544 ; 15.544 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 16.172 ; 16.172 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.223 ; 16.223 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.882 ; 15.882 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.628 ; 15.628 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.410 ; 15.410 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 16.964 ; 16.964 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 16.691 ; 16.691 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 16.097 ; 16.097 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.243 ; 16.243 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.579 ; 16.579 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.473 ; 17.473 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 17.649 ; 17.649 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.626 ; 16.626 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.904 ; 16.904 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 18.252 ; 18.252 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.628 ; 17.628 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.029 ; 17.029 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 18.312 ; 18.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 17.900 ; 17.900 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.321 ; 17.321 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.358 ; 17.358 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.069 ; 17.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.010 ; 17.010 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 17.356 ; 17.356 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 18.009 ; 18.009 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 28.736 ; 28.736 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 15.566 ; 15.566 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.566 ; 15.566 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.825 ; 12.825 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 12.453 ; 12.453 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 19.346 ; 19.346 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 21.400 ; 21.400 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 19.531 ; 19.531 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.365 ; 15.365 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 13.478 ; 13.478 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 15.365 ; 15.365 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.980 ; 13.980 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.778 ; 10.778 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 12.268 ; 12.268 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 11.120 ; 11.120 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 14.186 ; 14.186 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.611 ; 12.611 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.327 ; 12.327 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 13.911 ; 13.911 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 12.596 ; 12.596 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 21.634 ; 21.634 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.790 ; 18.790 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 19.237 ; 19.237 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 20.857 ; 20.857 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 19.309 ; 19.309 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 20.050 ; 20.050 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 18.912 ; 18.912 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 21.634 ; 21.634 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 18.750 ; 18.750 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 18.800 ; 18.800 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 20.162 ; 20.162 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 21.275 ; 21.275 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 18.750 ; 18.750 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 18.780 ; 18.780 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 20.060 ; 20.060 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 17.767 ; 17.767 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 19.359 ; 19.359 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 19.911 ; 19.911 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 19.897 ; 19.897 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 19.319 ; 19.319 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 19.897 ; 19.897 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 19.112 ; 19.112 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 19.112 ; 19.112 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 17.360 ; 17.360 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 15.933 ; 15.933 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 15.913 ; 15.913 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 15.230 ; 15.230 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 14.490 ; 14.490 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 15.688 ; 15.688 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 15.596 ; 15.596 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.811 ; 14.811 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 14.535 ; 14.535 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 15.964 ; 15.964 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 16.398 ; 16.398 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 16.332 ; 16.332 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 16.610 ; 16.610 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 15.810 ; 15.810 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.890 ; 14.890 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 15.790 ; 15.790 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.295 ; 14.295 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 16.177 ; 16.177 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 14.678 ; 14.678 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 16.291 ; 16.291 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 15.067 ; 15.067 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 15.679 ; 15.679 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 15.330 ; 15.330 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 16.203 ; 16.203 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.689 ; 15.689 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.339 ; 16.339 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 15.900 ; 15.900 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 16.364 ; 16.364 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 16.051 ; 16.051 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.686 ; 15.686 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 16.065 ; 16.065 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 17.360 ; 17.360 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 15.508 ; 15.508 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 19.511 ; 19.511 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 15.953 ; 15.953 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 11.481 ; 11.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 11.481 ; 11.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.204 ; 11.204 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.191 ; 12.191 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.025 ; 12.025 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.552 ; 12.552 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 13.061 ; 13.061 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.615 ; 14.615 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.622 ; 13.622 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.842 ; 12.842 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.061 ; 14.061 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 13.207 ; 13.207 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.080 ; 13.080 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.796 ; 14.796 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.877 ; 13.877 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.472 ; 13.472 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 14.370 ; 14.370 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 14.051 ; 14.051 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.971 ; 13.971 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 14.095 ; 14.095 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 13.890 ; 13.890 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.441 ; 14.441 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.597 ; 14.597 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 15.953 ; 15.953 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.818 ; 14.818 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 14.326 ; 14.326 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.180 ; 15.180 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 14.621 ; 14.621 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.621 ; 12.621 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 10.754 ; 10.754 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 14.168 ; 14.168 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.765 ; 13.765 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.962 ; 20.962 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 19.261 ; 19.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 20.524 ; 20.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 20.962 ; 20.962 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.925 ; 17.925 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 17.568 ; 17.568 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 19.938 ; 19.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 17.936 ; 17.936 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 17.791 ; 17.791 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.099 ; 17.099 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 18.444 ; 18.444 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 20.619 ; 20.619 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 20.238 ; 20.238 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 19.662 ; 19.662 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 17.576 ; 17.576 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 20.673 ; 20.673 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 19.688 ; 19.688 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 18.677 ; 18.677 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 18.794 ; 18.794 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 17.503 ; 17.503 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.582 ; 19.582 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.263 ; 18.263 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 19.367 ; 19.367 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.690 ; 19.690 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 18.979 ; 18.979 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 19.048 ; 19.048 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 19.548 ; 19.548 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.968 ; 17.968 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 20.895 ; 20.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.687 ; 17.687 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 17.306 ; 17.306 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 17.136 ; 17.136 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.569 ; 17.569 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 20.746 ; 20.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 18.208 ; 18.208 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 17.457 ; 17.457 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 18.580 ; 18.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.705 ; 17.705 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 16.455 ; 16.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.285 ; 17.285 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 19.360 ; 19.360 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.017 ; 18.017 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 17.057 ; 17.057 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.366 ; 17.366 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 17.723 ; 17.723 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.100 ; 19.100 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 17.962 ; 17.962 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 17.482 ; 17.482 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 20.314 ; 20.314 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.686 ; 17.686 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 15.906 ; 15.906 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 18.942 ; 18.942 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 18.945 ; 18.945 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 19.346 ; 19.346 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 19.188 ; 19.188 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.466 ; 16.466 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 16.327 ; 16.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 20.705 ; 20.705 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 20.746 ; 20.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.230 ; 18.230 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 18.431 ; 18.431 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 20.338 ; 20.338 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 18.484 ; 18.484 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.961 ; 17.961 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.044 ; 18.044 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 22.467 ; 22.467 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 20.582 ; 20.582 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 19.902 ; 19.902 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 20.558 ; 20.558 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 20.312 ; 20.312 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 22.163 ; 22.163 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 18.437 ; 18.437 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 19.585 ; 19.585 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 18.539 ; 18.539 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 18.858 ; 18.858 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 21.012 ; 21.012 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 19.963 ; 19.963 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 20.319 ; 20.319 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 21.059 ; 21.059 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 18.819 ; 18.819 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 19.108 ; 19.108 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 20.176 ; 20.176 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 18.799 ; 18.799 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 19.263 ; 19.263 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 20.236 ; 20.236 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 20.295 ; 20.295 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 18.904 ; 18.904 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 20.797 ; 20.797 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 18.637 ; 18.637 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 20.613 ; 20.613 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 22.467 ; 22.467 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 20.503 ; 20.503 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 21.361 ; 21.361 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 20.936 ; 20.936 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 21.229 ; 21.229 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 21.382 ; 21.382 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 20.100 ; 20.100 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 19.494 ; 19.494 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 13.365 ; 13.365 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 13.348 ; 13.348 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.462 ; 12.462 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.296 ; 13.296 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.608 ; 11.608 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.823 ; 12.823 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.295 ; 11.295 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.120 ; 10.120 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.474 ; 11.474 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.245 ; 11.245 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.007 ; 11.007 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.662 ; 12.662 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.166 ; 12.166 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.275 ; 10.275 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.500 ; 10.500 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 10.247 ; 10.247 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.011 ; 10.011 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.203 ; 10.203 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.295 ; 11.295 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 9.870  ; 9.870  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.356 ; 12.356 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.594 ; 10.594 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.432 ; 11.432 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 21.172 ; 21.172 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 18.863 ; 18.863 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.178 ; 14.178 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 13.785 ; 13.785 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.768 ; 10.768 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.347 ; 12.347 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.007 ; 13.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 11.125 ; 11.125 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 14.178 ; 14.178 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.775 ; 13.775 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.543 ; 14.543 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.295 ; 12.295 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.155 ; 13.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.588 ; 13.588 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.772 ; 10.772 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.204 ; 12.204 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.888 ; 11.888 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 10.730 ; 10.730 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 14.161 ; 14.161 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 10.671 ; 10.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.518 ; 12.518 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.785 ; 12.785 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.176 ; 11.176 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 14.462 ; 14.462 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 13.433 ; 13.433 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 10.669 ; 10.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.659 ; 13.659 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.051 ; 13.051 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.975 ; 11.975 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 14.543 ; 14.543 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.573 ; 14.573 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.284 ; 11.284 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.653 ; 12.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.265 ; 12.265 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.145 ; 13.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.578 ; 13.578 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 10.792 ; 10.792 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.216 ; 12.216 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.928 ; 11.928 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 14.171 ; 14.171 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 10.667 ; 10.667 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.508 ; 12.508 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.795 ; 12.795 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.984 ; 10.984 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 14.452 ; 14.452 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.987 ; 10.987 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.679 ; 13.679 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.051 ; 13.051 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.994 ; 10.994 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.573 ; 14.573 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.130 ; 15.130 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.595 ; 13.595 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.686 ; 13.686 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.420 ; 13.420 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 14.250 ; 14.250 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 12.449 ; 12.449 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.549 ; 12.549 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 15.130 ; 15.130 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.233 ; 13.233 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.137 ; 13.137 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.642 ; 14.642 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.599 ; 13.599 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.639 ; 13.639 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 14.683 ; 14.683 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.817 ; 13.817 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.470 ; 14.470 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 14.524 ; 14.524 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.709 ; 13.709 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.949 ; 13.949 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.645 ; 12.645 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.197 ; 13.197 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.072 ; 12.072 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.644 ; 12.644 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.457 ; 12.457 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.426 ; 12.426 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.417 ; 13.417 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.938 ; 12.938 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.813 ; 12.813 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.673 ; 12.673 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 16.015 ; 16.015 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 16.015 ; 16.015 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 10.140 ; 10.140 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.161 ; 12.161 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 12.046 ; 12.046 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 11.418 ; 11.418 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.277 ; 10.277 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 28.184 ; 28.184 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.064 ; 6.064 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.205 ; 5.205 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.705 ; 5.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.468 ; 5.468 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.017 ; 5.017 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.718 ; 5.718 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 4.955 ; 4.955 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.841 ; 4.841 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.788 ; 5.788 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.659 ; 5.659 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.532 ; 5.532 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.575 ; 5.575 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.570 ; 5.570 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.724 ; 5.724 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 6.179 ; 6.179 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.933 ; 5.933 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.434 ; 5.434 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.566 ; 5.566 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.985 ; 5.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.481 ; 5.481 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.992 ; 5.992 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.452 ; 5.452 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 6.152 ; 6.152 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.774 ; 5.774 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 6.077 ; 6.077 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.464 ; 4.464 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.796 ; 4.796 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 3.977 ; 3.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 5.553 ; 5.553 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.235 ; 5.235 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.450 ; 4.450 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 3.977 ; 3.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.595 ; 4.595 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 5.039 ; 5.039 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.649 ; 4.649 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.894 ; 5.894 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.613 ; 5.613 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.551 ; 5.551 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.720 ; 5.720 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.676 ; 5.676 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.428 ; 5.428 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.480 ; 6.480 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 5.662 ; 5.662 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.281 ; 6.281 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.739 ; 6.739 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.438 ; 5.438 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.324 ; 6.324 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.649 ; 6.649 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.291 ; 6.291 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.535 ; 5.535 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 5.712 ; 5.712 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.802 ; 5.802 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.787 ; 5.787 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 5.672 ; 5.672 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.787 ; 5.787 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 4.668 ; 4.668 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.219 ; 5.219 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.237 ; 5.237 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.677 ; 4.677 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.531 ; 5.531 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.560 ; 4.560 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.381 ; 5.381 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.478 ; 4.478 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.719 ; 4.719 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.841 ; 5.841 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.992 ; 4.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.612 ; 5.612 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.753 ; 5.753 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.806 ; 5.806 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.701 ; 5.701 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.670 ; 5.670 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.602 ; 5.602 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.612 ; 5.612 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.457 ; 5.457 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.032 ; 5.032 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 4.836 ; 4.836 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.467 ; 5.467 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 4.851 ; 4.851 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.461 ; 5.461 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.736 ; 5.736 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.298 ; 5.298 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.667 ; 5.667 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.912 ; 5.912 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.923 ; 5.923 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.592 ; 5.592 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 4.795 ; 4.795 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 4.873 ; 4.873 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 4.870 ; 4.870 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 4.486 ; 4.486 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 5.590 ; 5.590 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 5.022 ; 5.022 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 4.716 ; 4.716 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 4.603 ; 4.603 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.483 ; 5.483 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.322 ; 4.322 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.330 ; 4.330 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.528 ; 4.528 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.370 ; 4.370 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.131 ; 6.131 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.710 ; 5.710 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.163 ; 5.163 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.665 ; 5.665 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.668 ; 4.668 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.127 ; 5.127 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.612 ; 4.612 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.732 ; 5.732 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.902 ; 4.902 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.073 ; 5.073 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.710 ; 5.710 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.212 ; 5.212 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.642 ; 4.642 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.812 ; 4.812 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 417926   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 417926   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 536   ; 536   ;
; Unconstrained Output Port Paths ; 10586 ; 10586 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Sep 07 22:49:42 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (332104): Reading SDC File: 'MIPS32.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 62.856
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    62.856         0.000 Clock 
Info (332146): Worst-case hold slack is 0.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.747         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 62.856
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 62.856 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.334      3.334  R        clock network delay
    Info (332115):      3.638      0.304     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]
    Info (332115):      3.638      0.000 FF  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[11]|regout
    Info (332115):      4.137      0.499 FF    IC  EX_Forward_Unit|Data_Hazard_temp_2~0|dataa
    Info (332115):      4.788      0.651 FF  CELL  EX_Forward_Unit|Data_Hazard_temp_2~0|combout
    Info (332115):      5.846      1.058 FF    IC  EX_Forward_Unit|ForwardB_EX~3|dataa
    Info (332115):      6.497      0.651 FF  CELL  EX_Forward_Unit|ForwardB_EX~3|combout
    Info (332115):      6.862      0.365 FF    IC  EX_Forward_Unit|ForwardB_EX[0]~4|datad
    Info (332115):      7.068      0.206 FF  CELL  EX_Forward_Unit|ForwardB_EX[0]~4|combout
    Info (332115):      7.453      0.385 FF    IC  EX_Forward_Unit|ForwardB_EX[0]~5|datad
    Info (332115):      7.659      0.206 FF  CELL  EX_Forward_Unit|ForwardB_EX[0]~5|combout
    Info (332115):      8.076      0.417 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~1|datad
    Info (332115):      8.282      0.206 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~1|combout
    Info (332115):     10.241      1.959 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~15|datab
    Info (332115):     10.865      0.624 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~15|combout
    Info (332115):     11.238      0.373 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~16|datac
    Info (332115):     11.608      0.370 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~16|combout
    Info (332115):     12.680      1.072 FF    IC  EX_ALU|LessThan0~11|dataa
    Info (332115):     13.301      0.621 FR  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):     13.301      0.000 RR    IC  EX_ALU|LessThan0~13|cin
    Info (332115):     13.387      0.086 RF  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):     13.387      0.000 FF    IC  EX_ALU|LessThan0~15|cin
    Info (332115):     13.577      0.190 FR  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):     13.577      0.000 RR    IC  EX_ALU|LessThan0~17|cin
    Info (332115):     13.663      0.086 RF  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):     13.663      0.000 FF    IC  EX_ALU|LessThan0~19|cin
    Info (332115):     13.749      0.086 FR  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):     13.749      0.000 RR    IC  EX_ALU|LessThan0~21|cin
    Info (332115):     13.835      0.086 RF  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):     13.835      0.000 FF    IC  EX_ALU|LessThan0~23|cin
    Info (332115):     13.921      0.086 FR  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):     13.921      0.000 RR    IC  EX_ALU|LessThan0~25|cin
    Info (332115):     14.007      0.086 RF  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):     14.007      0.000 FF    IC  EX_ALU|LessThan0~27|cin
    Info (332115):     14.093      0.086 FR  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):     14.093      0.000 RR    IC  EX_ALU|LessThan0~29|cin
    Info (332115):     14.179      0.086 RF  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):     14.179      0.000 FF    IC  EX_ALU|LessThan0~31|cin
    Info (332115):     14.354      0.175 FR  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):     14.354      0.000 RR    IC  EX_ALU|LessThan0~33|cin
    Info (332115):     14.440      0.086 RF  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):     14.440      0.000 FF    IC  EX_ALU|LessThan0~35|cin
    Info (332115):     14.526      0.086 FR  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):     14.526      0.000 RR    IC  EX_ALU|LessThan0~37|cin
    Info (332115):     14.612      0.086 RF  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):     14.612      0.000 FF    IC  EX_ALU|LessThan0~39|cin
    Info (332115):     14.698      0.086 FR  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):     14.698      0.000 RR    IC  EX_ALU|LessThan0~41|cin
    Info (332115):     14.784      0.086 RF  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):     14.784      0.000 FF    IC  EX_ALU|LessThan0~43|cin
    Info (332115):     14.870      0.086 FR  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):     14.870      0.000 RR    IC  EX_ALU|LessThan0~45|cin
    Info (332115):     14.956      0.086 RF  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):     14.956      0.000 FF    IC  EX_ALU|LessThan0~47|cin
    Info (332115):     15.146      0.190 FR  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):     15.146      0.000 RR    IC  EX_ALU|LessThan0~49|cin
    Info (332115):     15.232      0.086 RF  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):     15.232      0.000 FF    IC  EX_ALU|LessThan0~51|cin
    Info (332115):     15.318      0.086 FR  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):     15.318      0.000 RR    IC  EX_ALU|LessThan0~53|cin
    Info (332115):     15.404      0.086 RF  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):     15.404      0.000 FF    IC  EX_ALU|LessThan0~55|cin
    Info (332115):     15.490      0.086 FR  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):     15.490      0.000 RR    IC  EX_ALU|LessThan0~57|cin
    Info (332115):     15.576      0.086 RF  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):     15.576      0.000 FF    IC  EX_ALU|LessThan0~59|cin
    Info (332115):     15.662      0.086 FR  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):     15.662      0.000 RR    IC  EX_ALU|LessThan0~61|cin
    Info (332115):     15.748      0.086 RF  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):     15.748      0.000 FF    IC  EX_ALU|LessThan0~62|cin
    Info (332115):     16.254      0.506 FF  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):     17.348      1.094 FF    IC  EX_ALU|Mux31~5|datad
    Info (332115):     17.554      0.206 FF  CELL  EX_ALU|Mux31~5|combout
    Info (332115):     17.919      0.365 FF    IC  EX_ALU|Mux31~6|datad
    Info (332115):     18.125      0.206 FF  CELL  EX_ALU|Mux31~6|combout
    Info (332115):     19.632      1.507 FF    IC  EX_ALU|Equal0~2|datad
    Info (332115):     19.834      0.202 FR  CELL  EX_ALU|Equal0~2|combout
    Info (332115):     20.195      0.361 RR    IC  EX_ALU|Equal0~10|datad
    Info (332115):     20.401      0.206 RR  CELL  EX_ALU|Equal0~10|combout
    Info (332115):     20.401      0.000 RR    IC  EX_MEM_Pipeline_Stage|Zero_MEM|datain
    Info (332115):     20.509      0.108 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.325      3.325  R        clock network delay
    Info (332115):     83.365      0.040     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.509
    Info (332115): Data Required Time :    83.365
    Info (332115): Slack              :    62.856 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.747
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.747 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]
    Info (332115): To Node      : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.330      3.330  R        clock network delay
    Info (332115):      3.634      0.304     uTco  MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]
    Info (332115):      3.634      0.000 RR  CELL  MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]|regout
    Info (332115):      4.069      0.435 RR    IC  MEM_Data_Memory|Read_Data_MEM[20]~31|datad
    Info (332115):      4.275      0.206 RR  CELL  MEM_Data_Memory|Read_Data_MEM[20]~31|combout
    Info (332115):      4.275      0.000 RR    IC  MEM_WB_Pipeline_Stage|Read_Data_WB[20]|datain
    Info (332115):      4.383      0.108 RR  CELL  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.330      3.330  R        clock network delay
    Info (332115):      3.636      0.306      uTh  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.383
    Info (332115): Data Required Time :     3.636
    Info (332115): Slack              :     0.747 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.587      1.352 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.422      0.835 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.587      1.352 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.422      0.835 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 74.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    74.718         0.000 Clock 
Info (332146): Worst-case hold slack is 0.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.228         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.718
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.708      1.708  R        clock network delay
    Info (332115):      1.843      0.135     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]
    Info (332115):      1.843      0.000 FF  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[11]|regout
    Info (332115):      2.011      0.168 FF    IC  EX_Forward_Unit|Data_Hazard_temp_2~0|dataa
    Info (332115):      2.183      0.172 FF  CELL  EX_Forward_Unit|Data_Hazard_temp_2~0|combout
    Info (332115):      2.471      0.288 FF    IC  EX_Forward_Unit|ForwardB_EX~3|dataa
    Info (332115):      2.650      0.179 FF  CELL  EX_Forward_Unit|ForwardB_EX~3|combout
    Info (332115):      2.752      0.102 FF    IC  EX_Forward_Unit|ForwardB_EX[0]~4|datad
    Info (332115):      2.809      0.057 FF  CELL  EX_Forward_Unit|ForwardB_EX[0]~4|combout
    Info (332115):      2.919      0.110 FF    IC  EX_Forward_Unit|ForwardB_EX[0]~5|datad
    Info (332115):      2.976      0.057 FF  CELL  EX_Forward_Unit|ForwardB_EX[0]~5|combout
    Info (332115):      3.099      0.123 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~1|datad
    Info (332115):      3.156      0.057 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~1|combout
    Info (332115):      3.751      0.595 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~15|datab
    Info (332115):      3.923      0.172 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~15|combout
    Info (332115):      4.027      0.104 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~16|datac
    Info (332115):      4.129      0.102 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~16|combout
    Info (332115):      4.421      0.292 FF    IC  EX_ALU|LessThan0~11|dataa
    Info (332115):      4.564      0.143 FR  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):      4.564      0.000 RR    IC  EX_ALU|LessThan0~13|cin
    Info (332115):      4.598      0.034 RF  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):      4.598      0.000 FF    IC  EX_ALU|LessThan0~15|cin
    Info (332115):      4.689      0.091 FR  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):      4.689      0.000 RR    IC  EX_ALU|LessThan0~17|cin
    Info (332115):      4.723      0.034 RF  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):      4.723      0.000 FF    IC  EX_ALU|LessThan0~19|cin
    Info (332115):      4.757      0.034 FR  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):      4.757      0.000 RR    IC  EX_ALU|LessThan0~21|cin
    Info (332115):      4.791      0.034 RF  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):      4.791      0.000 FF    IC  EX_ALU|LessThan0~23|cin
    Info (332115):      4.825      0.034 FR  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):      4.825      0.000 RR    IC  EX_ALU|LessThan0~25|cin
    Info (332115):      4.859      0.034 RF  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):      4.859      0.000 FF    IC  EX_ALU|LessThan0~27|cin
    Info (332115):      4.893      0.034 FR  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):      4.893      0.000 RR    IC  EX_ALU|LessThan0~29|cin
    Info (332115):      4.927      0.034 RF  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):      4.927      0.000 FF    IC  EX_ALU|LessThan0~31|cin
    Info (332115):      5.011      0.084 FR  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):      5.011      0.000 RR    IC  EX_ALU|LessThan0~33|cin
    Info (332115):      5.045      0.034 RF  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):      5.045      0.000 FF    IC  EX_ALU|LessThan0~35|cin
    Info (332115):      5.079      0.034 FR  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):      5.079      0.000 RR    IC  EX_ALU|LessThan0~37|cin
    Info (332115):      5.113      0.034 RF  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):      5.113      0.000 FF    IC  EX_ALU|LessThan0~39|cin
    Info (332115):      5.147      0.034 FR  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):      5.147      0.000 RR    IC  EX_ALU|LessThan0~41|cin
    Info (332115):      5.181      0.034 RF  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):      5.181      0.000 FF    IC  EX_ALU|LessThan0~43|cin
    Info (332115):      5.215      0.034 FR  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):      5.215      0.000 RR    IC  EX_ALU|LessThan0~45|cin
    Info (332115):      5.249      0.034 RF  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):      5.249      0.000 FF    IC  EX_ALU|LessThan0~47|cin
    Info (332115):      5.340      0.091 FR  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):      5.340      0.000 RR    IC  EX_ALU|LessThan0~49|cin
    Info (332115):      5.374      0.034 RF  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):      5.374      0.000 FF    IC  EX_ALU|LessThan0~51|cin
    Info (332115):      5.408      0.034 FR  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):      5.408      0.000 RR    IC  EX_ALU|LessThan0~53|cin
    Info (332115):      5.442      0.034 RF  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):      5.442      0.000 FF    IC  EX_ALU|LessThan0~55|cin
    Info (332115):      5.476      0.034 FR  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):      5.476      0.000 RR    IC  EX_ALU|LessThan0~57|cin
    Info (332115):      5.510      0.034 RF  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):      5.510      0.000 FF    IC  EX_ALU|LessThan0~59|cin
    Info (332115):      5.544      0.034 FR  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):      5.544      0.000 RR    IC  EX_ALU|LessThan0~61|cin
    Info (332115):      5.578      0.034 RF  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):      5.578      0.000 FF    IC  EX_ALU|LessThan0~62|cin
    Info (332115):      5.740      0.162 FF  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):      6.093      0.353 FF    IC  EX_ALU|Mux31~5|datad
    Info (332115):      6.150      0.057 FF  CELL  EX_ALU|Mux31~5|combout
    Info (332115):      6.252      0.102 FF    IC  EX_ALU|Mux31~6|datad
    Info (332115):      6.309      0.057 FF  CELL  EX_ALU|Mux31~6|combout
    Info (332115):      6.758      0.449 FF    IC  EX_ALU|Equal0~2|datad
    Info (332115):      6.815      0.057 FR  CELL  EX_ALU|Equal0~2|combout
    Info (332115):      6.915      0.100 RR    IC  EX_ALU|Equal0~10|datad
    Info (332115):      6.972      0.057 RR  CELL  EX_ALU|Equal0~10|combout
    Info (332115):      6.972      0.000 RR    IC  EX_MEM_Pipeline_Stage|Zero_MEM|datain
    Info (332115):      7.012      0.040 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.700      1.700  R        clock network delay
    Info (332115):     81.730      0.030     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.012
    Info (332115): Data Required Time :    81.730
    Info (332115): Slack              :    74.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.228
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.228 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]
    Info (332115): To Node      : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.704      1.704  R        clock network delay
    Info (332115):      1.839      0.135     uTco  MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]
    Info (332115):      1.839      0.000 RR  CELL  MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]|regout
    Info (332115):      1.983      0.144 RR    IC  MEM_Data_Memory|Read_Data_MEM[20]~31|datad
    Info (332115):      2.040      0.057 RR  CELL  MEM_Data_Memory|Read_Data_MEM[20]~31|combout
    Info (332115):      2.040      0.000 RR    IC  MEM_WB_Pipeline_Stage|Read_Data_WB[20]|datain
    Info (332115):      2.080      0.040 RR  CELL  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.704      1.704  R        clock network delay
    Info (332115):      1.852      0.148      uTh  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.080
    Info (332115): Data Required Time :     1.852
    Info (332115): Slack              :     0.228 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.356      0.742 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.763      0.407 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.356      0.742 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.763      0.407 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Sun Sep 07 22:49:43 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


