# Verilog实现CPU指令序列
## Computer-Architecture 计算机系统结构


[https://github.com/J0J000/Computer-Architecture](https://github.com/J0J000/Computer-Architecture)

## 项目内容：

### 1.单周期CPU代码分析：

掌握单周期CPU特点

熟悉Verilog HDL硬件设计语言

### 2.五级流水线CPU设计：

分析流水线CPU电路结构和工作原理

设计五级流水线寄存器

### 3.解决数据冒险问题：

检测流水线CPU中存在的数据冒险

使用暂停流水线（install）或内部前推（forwarding）技术解决

### 4.解决控制冒险问题：

检测由JUMP/BNE/BEQ指令引起的控制冒险问题

使用冻结或冲刷流水线/延迟转移技术解决

## 程序运行：
### 1.运行环境：

`Xilinx ISE Design Suite 14.7集成开发环境`

### 2.配置过程：

`创建工程（project）`
`创建模块（module）`
`综合（synthesize）与仿真（simulation）`
