`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    14:50:29 01/15/2019 
// Design Name: 
// Module Name:    Button 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//		
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//		Test캡켜nai, nost캐din캐켜n캐s laiku var likt daudz maz캐ku
//////////////////////////////////////////////////////////////////////////////////
module Button(
    	clk,
    btn_north
    btn_out
    );
	 
input clk;
input btn_north, btn_east, btn_south, btn_west;
output reg [0:0] btn_out = 1'b0;

// skait캶t캐js. pietieko켤 ietilp캶gs, lai ietvertu pogas st캐vok컆a nost캐din캐켜n캐s laiku.
reg [18:0] counter = 0;
// pogas st캐vok컆a nolas캶켜nas aiztures main캶gais
//[0]-sagaid캶tais st캐voklis
//[1]-patiesais st캐voklis
reg [1:0] btn_delay = 0;
// pogas nost캐din캐켜n캐s laiks (pulkste켽a ciklu skaits) 500000 jeb 10ms
	reg [18:0] stl_time = 19'b1111010000100100000;
// skait캶켜nas karogs
reg cf = 0;

always @ (posedge clk) begin
	// atjaunina patieso st캐vokli
	btn_delay[1] <= btn_north;
	// ja patiesais st캐voklis at콳을ras no sagaid캶t캐, j캐uzs캐k skait캶켜na
	if (btn_delay[0] != btn_delay[1]) begin
		// atjaunina sagaid캶to st캐vokli
		btn_delay[0] <= btn_delay[1];
		// iest캐da skait캶켜nu
		cf = 1;
	end
	// ja skait캶켜na j캐turpina un nav sasniegts nost캐din캐켜n캐s ilgums
	if ((cf == 1) && (counter < stl_time)) begin
		// skaita l캶dz nost캐din캐켜n캐s ilgumam
		counter = counter + 1'b1;
	end
	// ja ievads ir gana ilgi bijis stabils un st캐vok컆i v캡l proj캐m sakr캶t, un notiek skait캶켜na
	if ((counter == stl_time) && ((btn_delay == 2'b00) || (btn_delay == 2'b11)) && cf == 1) begin
		// re캮istr캡 pogas st캐vok컆a nomai켽u
		btn_out = ~btn_out;
		// atiest캐da skait캶켜nu
		cf = 0;
		// restart캡 skait캶t캐ju
		counter = 19'b0000000000000000000;
	end
end
endmodule
