Design Assistant report for if_loop_2
Thu Apr 27 19:12:44 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Design Assistant (Synthesized) Results - 2 of 11 Rules Failed
  3. RES-30134 - Registers Not Reachable from Reset Release IP
  4. FLP-10500 - Non Driving Top Level Inputs Found
  5. RES-30133 - Embedded Memory Blocks with Initialized Content That Might be Affected by Spurious Writes
  6. LNT-30023 - Reset Nets with Polarity Conflict
  7. RES-30132 - Registers May Not Be Properly Reset
  8. TMC-20052 - Paths with Post Synthesis Inferred Latches
  9. LNT-30010 - Nets Driving both Reset and Clock Enable Signals
 10. LNT-50006 - DSP Control Signal Registers Reset Mode Mismatch
 11. TMC-20053 - DSP Inputs Driven by High Fan-Out Net
 12. TMC-20500 - Hierarchical Tree Duplication was Shallower than Possible
 13. TMC-20501 - Hierarchical Tree Duplication was Shallower than Requested



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant (Synthesized) Results - 2 of 11 Rules Failed                                                                                                            ;
+-------------------------------------------------------------------------------------------------------+----------+------------+--------+---------------------------------+
; Rule                                                                                                  ; Severity ; Violations ; Waived ; Tags                            ;
+-------------------------------------------------------------------------------------------------------+----------+------------+--------+---------------------------------+
; RES-30134 - Registers Not Reachable from Reset Release IP                                             ; Medium   ; 593        ; 0      ; reset-usage, reset-reachability ;
; FLP-10500 - Non Driving Top Level Inputs Found                                                        ; Low      ; 34         ; 0      ; system                          ;
; RES-30133 - Embedded Memory Blocks with Initialized Content That Might be Affected by Spurious Writes ; High     ; 0          ; 0      ; ram, reset-usage                ;
; LNT-30023 - Reset Nets with Polarity Conflict                                                         ; Medium   ; 0          ; 0      ; reset-usage                     ;
; RES-30132 - Registers May Not Be Properly Reset                                                       ; Medium   ; 0          ; 0      ; reset-usage, reset-reachability ;
; TMC-20052 - Paths with Post Synthesis Inferred Latches                                                ; Medium   ; 0          ; 0      ; nonstandard-timing, latch       ;
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals                                          ; Low      ; 0          ; 0      ; reset-usage                     ;
; LNT-50006 - DSP Control Signal Registers Reset Mode Mismatch                                          ; Low      ; 0          ; 0      ; dsp, reset-usage                ;
; TMC-20053 - DSP Inputs Driven by High Fan-Out Net                                                     ; Low      ; 0          ; 0      ; dsp                             ;
; TMC-20500 - Hierarchical Tree Duplication was Shallower than Possible                                 ; Low      ; 0          ; 0      ; register-duplication, synthesis ;
; TMC-20501 - Hierarchical Tree Duplication was Shallower than Requested                                ; Low      ; 0          ; 0      ; register-duplication, synthesis ;
+-------------------------------------------------------------------------------------------------------+----------+------------+--------+---------------------------------+


Status:		FAIL
Severity:		Medium
Number of violations: 	593
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; RES-30134 - Registers Not Reachable from Reset Release IP    ;
+-----------------------------------------------------+--------+
; Register Node                                       ; Waived ;
+-----------------------------------------------------+--------+
; n|set                                               ;        ;
; forkC_10|generateBlocks[0].regblock|reg_value       ;        ;
; Buffer_3|tehb1|data_reg[4]                          ;        ;
; Buffer_3|oehb1|data_reg[4]                          ;        ;
; phi_n0|tehb1|data_reg[5]                            ;        ;
; Buffer_6|tehb1|data_reg[5]                          ;        ;
; Buffer_6|oehb1|data_reg[5]                          ;        ;
; phi_n1|tehb1|data_reg[5]                            ;        ;
; Buffer_3|tehb1|data_reg[5]                          ;        ;
; Buffer_3|oehb1|data_reg[5]                          ;        ;
; phi_n0|tehb1|data_reg[6]                            ;        ;
; Buffer_6|tehb1|data_reg[6]                          ;        ;
; fork_6|generateBlocks[1].regblock|reg_value         ;        ;
; Buffer_6|oehb1|data_reg[6]                          ;        ;
; phi_n1|tehb1|data_reg[6]                            ;        ;
; Buffer_3|tehb1|data_reg[6]                          ;        ;
; Buffer_3|oehb1|data_reg[6]                          ;        ;
; phi_n0|tehb1|data_reg[7]                            ;        ;
; Buffer_6|tehb1|data_reg[7]                          ;        ;
; Buffer_6|oehb1|data_reg[7]                          ;        ;
; phi_n1|tehb1|data_reg[7]                            ;        ;
; Buffer_3|tehb1|data_reg[7]                          ;        ;
; Buffer_3|oehb1|data_reg[7]                          ;        ;
; MC_a|read_arbiter|data|out_reg[0][5]                ;        ;
; phi_n0|tehb1|data_reg[8]                            ;        ;
; Buffer_6|tehb1|data_reg[8]                          ;        ;
; Buffer_6|oehb1|data_reg[8]                          ;        ;
; phi_n1|tehb1|data_reg[8]                            ;        ;
; Buffer_3|tehb1|data_reg[8]                          ;        ;
; Buffer_3|oehb1|data_reg[8]                          ;        ;
; phi_n0|tehb1|data_reg[9]                            ;        ;
; Buffer_6|tehb1|data_reg[9]                          ;        ;
; Buffer_6|oehb1|data_reg[9]                          ;        ;
; phi_n1|tehb1|data_reg[9]                            ;        ;
; load_7|Buffer_2|data_reg[5]                         ;        ;
; Buffer_3|tehb1|data_reg[9]                          ;        ;
; Buffer_3|oehb1|data_reg[9]                          ;        ;
; phi_n0|tehb1|data_reg[10]                           ;        ;
; Buffer_6|tehb1|data_reg[10]                         ;        ;
; Buffer_6|oehb1|data_reg[10]                         ;        ;
; phi_n1|tehb1|data_reg[10]                           ;        ;
; Buffer_3|tehb1|data_reg[10]                         ;        ;
; Buffer_3|oehb1|data_reg[10]                         ;        ;
; phi_n0|tehb1|data_reg[11]                           ;        ;
; Buffer_6|tehb1|data_reg[11]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][4]                ;        ;
; Buffer_6|oehb1|data_reg[11]                         ;        ;
; phi_n1|tehb1|data_reg[11]                           ;        ;
; Buffer_3|tehb1|data_reg[11]                         ;        ;
; Buffer_3|oehb1|data_reg[11]                         ;        ;
; phi_n0|tehb1|data_reg[12]                           ;        ;
; Buffer_6|tehb1|data_reg[12]                         ;        ;
; Buffer_6|oehb1|data_reg[12]                         ;        ;
; phi_n1|tehb1|data_reg[12]                           ;        ;
; Buffer_3|tehb1|data_reg[12]                         ;        ;
; Buffer_3|oehb1|data_reg[12]                         ;        ;
; load_7|Buffer_2|data_reg[4]                         ;        ;
; phi_n0|tehb1|data_reg[13]                           ;        ;
; Buffer_6|tehb1|data_reg[13]                         ;        ;
; Buffer_6|oehb1|data_reg[13]                         ;        ;
; phi_n1|tehb1|data_reg[13]                           ;        ;
; Buffer_3|tehb1|data_reg[13]                         ;        ;
; Buffer_3|oehb1|data_reg[13]                         ;        ;
; phi_n0|tehb1|data_reg[14]                           ;        ;
; Buffer_6|tehb1|data_reg[14]                         ;        ;
; Buffer_6|oehb1|data_reg[14]                         ;        ;
; phi_n1|tehb1|data_reg[14]                           ;        ;
; MC_a|read_arbiter|data|out_reg[0][6]                ;        ;
; Buffer_3|tehb1|data_reg[14]                         ;        ;
; Buffer_3|oehb1|data_reg[14]                         ;        ;
; phi_n0|tehb1|data_reg[15]                           ;        ;
; Buffer_6|tehb1|data_reg[15]                         ;        ;
; Buffer_6|oehb1|data_reg[15]                         ;        ;
; phi_n1|tehb1|data_reg[15]                           ;        ;
; Buffer_3|tehb1|data_reg[15]                         ;        ;
; Buffer_3|oehb1|data_reg[15]                         ;        ;
; phi_n0|tehb1|data_reg[16]                           ;        ;
; Buffer_6|tehb1|data_reg[16]                         ;        ;
; load_7|Buffer_2|data_reg[6]                         ;        ;
; Buffer_6|oehb1|data_reg[16]                         ;        ;
; phi_n1|tehb1|data_reg[16]                           ;        ;
; Buffer_3|tehb1|data_reg[16]                         ;        ;
; Buffer_3|oehb1|data_reg[16]                         ;        ;
; phi_n0|tehb1|data_reg[17]                           ;        ;
; Buffer_6|tehb1|data_reg[17]                         ;        ;
; Buffer_6|oehb1|data_reg[17]                         ;        ;
; phi_n1|tehb1|data_reg[17]                           ;        ;
; Buffer_3|tehb1|data_reg[17]                         ;        ;
; Buffer_3|oehb1|data_reg[17]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][7]                ;        ;
; phi_n0|tehb1|data_reg[18]                           ;        ;
; Buffer_6|tehb1|data_reg[18]                         ;        ;
; Buffer_6|oehb1|data_reg[18]                         ;        ;
; phi_n1|tehb1|data_reg[18]                           ;        ;
; Buffer_3|tehb1|data_reg[18]                         ;        ;
; Buffer_3|oehb1|data_reg[18]                         ;        ;
; phi_n0|tehb1|data_reg[19]                           ;        ;
; Buffer_6|tehb1|data_reg[19]                         ;        ;
; Buffer_6|oehb1|data_reg[19]                         ;        ;
; phi_n1|tehb1|data_reg[19]                           ;        ;
; load_7|Buffer_2|data_reg[7]                         ;        ;
; Buffer_3|tehb1|data_reg[19]                         ;        ;
; Buffer_3|oehb1|data_reg[19]                         ;        ;
; phi_n0|tehb1|data_reg[20]                           ;        ;
; Buffer_6|tehb1|data_reg[20]                         ;        ;
; Buffer_6|oehb1|data_reg[20]                         ;        ;
; phi_n1|tehb1|data_reg[20]                           ;        ;
; Buffer_3|tehb1|data_reg[20]                         ;        ;
; Buffer_3|oehb1|data_reg[20]                         ;        ;
; phi_n0|tehb1|data_reg[21]                           ;        ;
; Buffer_6|tehb1|data_reg[21]                         ;        ;
; start_0|set                                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][8]                ;        ;
; Buffer_6|oehb1|data_reg[21]                         ;        ;
; phi_n1|tehb1|data_reg[21]                           ;        ;
; Buffer_3|tehb1|data_reg[21]                         ;        ;
; Buffer_3|oehb1|data_reg[21]                         ;        ;
; phi_n0|tehb1|data_reg[22]                           ;        ;
; Buffer_6|tehb1|data_reg[22]                         ;        ;
; Buffer_6|oehb1|data_reg[22]                         ;        ;
; phi_n1|tehb1|data_reg[22]                           ;        ;
; Buffer_3|tehb1|data_reg[22]                         ;        ;
; Buffer_3|oehb1|data_reg[22]                         ;        ;
; load_7|Buffer_2|data_reg[8]                         ;        ;
; phi_n0|tehb1|data_reg[23]                           ;        ;
; Buffer_6|tehb1|data_reg[23]                         ;        ;
; Buffer_6|oehb1|data_reg[23]                         ;        ;
; phi_n1|tehb1|data_reg[23]                           ;        ;
; Buffer_3|tehb1|data_reg[23]                         ;        ;
; Buffer_3|oehb1|data_reg[23]                         ;        ;
; phi_n0|tehb1|data_reg[24]                           ;        ;
; Buffer_6|tehb1|data_reg[24]                         ;        ;
; Buffer_6|oehb1|data_reg[24]                         ;        ;
; phi_n1|tehb1|data_reg[24]                           ;        ;
; MC_a|read_arbiter|data|out_reg[0][9]                ;        ;
; Buffer_3|tehb1|data_reg[24]                         ;        ;
; Buffer_3|oehb1|data_reg[24]                         ;        ;
; phi_n0|tehb1|data_reg[25]                           ;        ;
; Buffer_6|tehb1|data_reg[25]                         ;        ;
; Buffer_6|oehb1|data_reg[25]                         ;        ;
; phi_n1|tehb1|data_reg[25]                           ;        ;
; Buffer_3|tehb1|data_reg[25]                         ;        ;
; Buffer_3|oehb1|data_reg[25]                         ;        ;
; phi_n0|tehb1|data_reg[26]                           ;        ;
; Buffer_6|tehb1|data_reg[26]                         ;        ;
; load_7|Buffer_2|data_reg[9]                         ;        ;
; Buffer_6|oehb1|data_reg[26]                         ;        ;
; phi_n1|tehb1|data_reg[26]                           ;        ;
; Buffer_3|tehb1|data_reg[26]                         ;        ;
; Buffer_3|oehb1|data_reg[26]                         ;        ;
; phi_n0|tehb1|data_reg[27]                           ;        ;
; Buffer_6|tehb1|data_reg[27]                         ;        ;
; Buffer_6|oehb1|data_reg[27]                         ;        ;
; phi_n1|tehb1|data_reg[27]                           ;        ;
; Buffer_3|tehb1|data_reg[27]                         ;        ;
; Buffer_3|oehb1|data_reg[27]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][11]               ;        ;
; phi_n0|tehb1|data_reg[28]                           ;        ;
; Buffer_6|tehb1|data_reg[28]                         ;        ;
; Buffer_6|oehb1|data_reg[28]                         ;        ;
; phi_n1|tehb1|data_reg[28]                           ;        ;
; Buffer_3|tehb1|data_reg[28]                         ;        ;
; Buffer_3|oehb1|data_reg[28]                         ;        ;
; phi_n0|tehb1|data_reg[29]                           ;        ;
; Buffer_6|tehb1|data_reg[29]                         ;        ;
; Buffer_6|oehb1|data_reg[29]                         ;        ;
; phi_n1|tehb1|data_reg[29]                           ;        ;
; load_7|Buffer_2|data_reg[11]                        ;        ;
; Buffer_3|tehb1|data_reg[29]                         ;        ;
; Buffer_3|oehb1|data_reg[29]                         ;        ;
; phi_4|tehb1|data_reg[0]                             ;        ;
; Buffer_2|tehb1|data_reg[0]                          ;        ;
; Buffer_2|oehb1|data_reg[0]                          ;        ;
; phi_4|tehb1|data_reg[1]                             ;        ;
; Buffer_2|tehb1|data_reg[1]                          ;        ;
; Buffer_2|oehb1|data_reg[1]                          ;        ;
; phi_4|tehb1|data_reg[2]                             ;        ;
; Buffer_2|tehb1|data_reg[2]                          ;        ;
; MC_a|read_arbiter|data|out_reg[0][10]               ;        ;
; Buffer_2|oehb1|data_reg[2]                          ;        ;
; phi_4|tehb1|data_reg[3]                             ;        ;
; Buffer_2|tehb1|data_reg[3]                          ;        ;
; Buffer_2|oehb1|data_reg[3]                          ;        ;
; phi_4|tehb1|data_reg[4]                             ;        ;
; Buffer_2|tehb1|data_reg[4]                          ;        ;
; Buffer_2|oehb1|data_reg[4]                          ;        ;
; phi_4|tehb1|data_reg[5]                             ;        ;
; Buffer_2|tehb1|data_reg[5]                          ;        ;
; Buffer_2|oehb1|data_reg[5]                          ;        ;
; load_7|Buffer_2|data_reg[10]                        ;        ;
; phi_4|tehb1|data_reg[6]                             ;        ;
; Buffer_2|tehb1|data_reg[6]                          ;        ;
; Buffer_2|oehb1|data_reg[6]                          ;        ;
; phi_4|tehb1|data_reg[7]                             ;        ;
; Buffer_2|tehb1|data_reg[7]                          ;        ;
; Buffer_2|oehb1|data_reg[7]                          ;        ;
; phi_4|tehb1|data_reg[8]                             ;        ;
; Buffer_2|tehb1|data_reg[8]                          ;        ;
; Buffer_2|oehb1|data_reg[8]                          ;        ;
; phi_4|tehb1|data_reg[9]                             ;        ;
; MC_a|read_arbiter|data|out_reg[0][12]               ;        ;
; Buffer_2|tehb1|data_reg[9]                          ;        ;
; Buffer_2|oehb1|data_reg[9]                          ;        ;
; phi_4|tehb1|data_reg[10]                            ;        ;
; Buffer_2|tehb1|data_reg[10]                         ;        ;
; Buffer_2|oehb1|data_reg[10]                         ;        ;
; phi_4|tehb1|data_reg[11]                            ;        ;
; Buffer_2|tehb1|data_reg[11]                         ;        ;
; Buffer_2|oehb1|data_reg[11]                         ;        ;
; phi_4|tehb1|data_reg[12]                            ;        ;
; Buffer_2|tehb1|data_reg[12]                         ;        ;
; load_7|Buffer_2|data_reg[12]                        ;        ;
; Buffer_2|oehb1|data_reg[12]                         ;        ;
; phi_4|tehb1|data_reg[13]                            ;        ;
; Buffer_2|tehb1|data_reg[13]                         ;        ;
; Buffer_2|oehb1|data_reg[13]                         ;        ;
; phi_4|tehb1|data_reg[14]                            ;        ;
; Buffer_2|tehb1|data_reg[14]                         ;        ;
; Buffer_2|oehb1|data_reg[14]                         ;        ;
; phi_4|tehb1|data_reg[15]                            ;        ;
; Buffer_2|tehb1|data_reg[15]                         ;        ;
; Buffer_2|oehb1|data_reg[15]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][31]               ;        ;
; MC_a|read_arbiter|data|out_reg[0][13]               ;        ;
; phi_4|tehb1|data_reg[16]                            ;        ;
; Buffer_2|tehb1|data_reg[16]                         ;        ;
; Buffer_2|oehb1|data_reg[16]                         ;        ;
; phi_4|tehb1|data_reg[17]                            ;        ;
; Buffer_2|tehb1|data_reg[17]                         ;        ;
; Buffer_2|oehb1|data_reg[17]                         ;        ;
; phi_4|tehb1|data_reg[18]                            ;        ;
; Buffer_2|tehb1|data_reg[18]                         ;        ;
; Buffer_2|oehb1|data_reg[18]                         ;        ;
; phi_4|tehb1|data_reg[19]                            ;        ;
; load_7|Buffer_2|data_reg[13]                        ;        ;
; Buffer_2|tehb1|data_reg[19]                         ;        ;
; Buffer_2|oehb1|data_reg[19]                         ;        ;
; phi_4|tehb1|data_reg[20]                            ;        ;
; Buffer_2|tehb1|data_reg[20]                         ;        ;
; Buffer_2|oehb1|data_reg[20]                         ;        ;
; phi_4|tehb1|data_reg[21]                            ;        ;
; Buffer_2|tehb1|data_reg[21]                         ;        ;
; Buffer_2|oehb1|data_reg[21]                         ;        ;
; phi_4|tehb1|data_reg[22]                            ;        ;
; Buffer_2|tehb1|data_reg[22]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][14]               ;        ;
; Buffer_2|oehb1|data_reg[22]                         ;        ;
; phi_4|tehb1|data_reg[23]                            ;        ;
; Buffer_2|tehb1|data_reg[23]                         ;        ;
; Buffer_2|oehb1|data_reg[23]                         ;        ;
; phi_4|tehb1|data_reg[24]                            ;        ;
; Buffer_2|tehb1|data_reg[24]                         ;        ;
; Buffer_2|oehb1|data_reg[24]                         ;        ;
; phi_4|tehb1|data_reg[25]                            ;        ;
; Buffer_2|tehb1|data_reg[25]                         ;        ;
; Buffer_2|oehb1|data_reg[25]                         ;        ;
; load_7|Buffer_2|data_reg[14]                        ;        ;
; phi_4|tehb1|data_reg[26]                            ;        ;
; Buffer_2|tehb1|data_reg[26]                         ;        ;
; Buffer_2|oehb1|data_reg[26]                         ;        ;
; phi_4|tehb1|data_reg[27]                            ;        ;
; Buffer_2|tehb1|data_reg[27]                         ;        ;
; Buffer_2|oehb1|data_reg[27]                         ;        ;
; phi_4|tehb1|data_reg[28]                            ;        ;
; Buffer_2|tehb1|data_reg[28]                         ;        ;
; Buffer_2|oehb1|data_reg[28]                         ;        ;
; phi_4|tehb1|data_reg[29]                            ;        ;
; MC_a|read_arbiter|data|out_reg[0][15]               ;        ;
; Buffer_2|tehb1|data_reg[29]                         ;        ;
; Buffer_2|oehb1|data_reg[29]                         ;        ;
; phi_4|tehb1|data_reg[30]                            ;        ;
; Buffer_2|tehb1|data_reg[30]                         ;        ;
; Buffer_2|oehb1|data_reg[30]                         ;        ;
; Buffer_12|fifo|Memory[0][0]                         ;        ;
; fork_8|generateBlocks[1].regblock|reg_value         ;        ;
; fork_4|generateBlocks[1].regblock|reg_value         ;        ;
; Buffer_5|tehb1|full_reg                             ;        ;
; forkC_11|generateBlocks[1].regblock|reg_value       ;        ;
; load_7|Buffer_2|data_reg[15]                        ;        ;
; fork_7|generateBlocks[1].regblock|reg_value         ;        ;
; Buffer_5|oehb1|validArray[0]                        ;        ;
; Buffer_8|fifo|Memory[0][0]                          ;        ;
; fork_14|generateBlocks[1].regblock|reg_value        ;        ;
; phiC_3|oehb1|data_reg[0]                            ;        ;
; Buffer_12|fifo|Tail                                 ;        ;
; Buffer_12|fifo|Memory[1][0]                         ;        ;
; Buffer_12|fifo|Head                                 ;        ;
; Buffer_12|fifo|Full                                 ;        ;
; Buffer_12|fifo|Empty                                ;        ;
; MC_a|read_arbiter|data|out_reg[0][17]               ;        ;
; Buffer_4|tehb1|full_reg                             ;        ;
; forkC_11|generateBlocks[0].regblock|reg_value       ;        ;
; fork_7|generateBlocks[2].regblock|reg_value         ;        ;
; Buffer_4|oehb1|validArray[0]                        ;        ;
; phi_3|tehb1|full_reg                                ;        ;
; fork_5|generateBlocks[1].regblock|reg_value         ;        ;
; fork_8|generateBlocks[0].regblock|reg_value         ;        ;
; phi_n0|tehb1|data_reg[30]                           ;        ;
; Buffer_6|tehb1|data_reg[30]                         ;        ;
; Buffer_6|oehb1|data_reg[30]                         ;        ;
; load_7|Buffer_2|data_reg[17]                        ;        ;
; phi_n1|tehb1|data_reg[30]                           ;        ;
; Buffer_3|tehb1|data_reg[30]                         ;        ;
; Buffer_3|oehb1|data_reg[30]                         ;        ;
; fork_14|generateBlocks[0].regblock|reg_value        ;        ;
; Buffer_8|fifo|Tail                                  ;        ;
; Buffer_8|fifo|Memory[1][0]                          ;        ;
; MC_a|read_arbiter|data|out_reg[0][30]               ;        ;
; load_7|Buffer_2|data_reg[30]                        ;        ;
; MC_a|read_arbiter|data|sel_prev[0]                  ;        ;
; Buffer_7|oehb1|validArray[0]                        ;        ;
; MC_a|read_arbiter|data|out_reg[0][16]               ;        ;
; ret_0|tehb|full_reg                                 ;        ;
; phi_13|tehb1|full_reg                               ;        ;
; Buffer_7|tehb1|full_reg                             ;        ;
; fork_2|generateBlocks[0].regblock|reg_value         ;        ;
; Buffer_8|fifo|Head                                  ;        ;
; Buffer_8|fifo|Empty                                 ;        ;
; Buffer_8|fifo|Full                                  ;        ;
; fork_8|generateBlocks[2].regblock|reg_value         ;        ;
; fork_8|generateBlocks[3].regblock|reg_value         ;        ;
; Buffer_10|oehb1|validArray[0]                       ;        ;
; load_7|Buffer_2|data_reg[16]                        ;        ;
; Buffer_9|oehb1|validArray[0]                        ;        ;
; phiC_3|fork_C1|generateBlocks[0].regblock|reg_value ;        ;
; Buffer_10|tehb1|full_reg                            ;        ;
; phiC_3|fork_C1|generateBlocks[1].regblock|reg_value ;        ;
; phiC_3|oehb1|full_reg                               ;        ;
; Buffer_9|tehb1|full_reg                             ;        ;
; forkC_11|generateBlocks[2].regblock|reg_value       ;        ;
; fork_7|generateBlocks[3].regblock|reg_value         ;        ;
; forkC_11|generateBlocks[3].regblock|reg_value       ;        ;
; n|startBuff|tehb1|data_reg[5]                       ;        ;
; load_7|Buffer_2|data_reg[31]                        ;        ;
; MC_a|read_arbiter|data|out_reg[0][18]               ;        ;
; n|startBuff|oehb1|data_reg[5]                       ;        ;
; n|startBuff|tehb1|data_reg[4]                       ;        ;
; n|startBuff|oehb1|data_reg[4]                       ;        ;
; n|startBuff|tehb1|data_reg[3]                       ;        ;
; n|startBuff|oehb1|data_reg[3]                       ;        ;
; n|startBuff|tehb1|data_reg[2]                       ;        ;
; n|startBuff|oehb1|data_reg[2]                       ;        ;
; n|startBuff|tehb1|data_reg[1]                       ;        ;
; n|startBuff|oehb1|data_reg[1]                       ;        ;
; n|startBuff|tehb1|data_reg[0]                       ;        ;
; load_7|Buffer_2|data_reg[18]                        ;        ;
; n|startBuff|oehb1|data_reg[0]                       ;        ;
; n|startBuff|tehb1|data_reg[17]                      ;        ;
; n|startBuff|oehb1|data_reg[17]                      ;        ;
; n|startBuff|tehb1|data_reg[16]                      ;        ;
; n|startBuff|oehb1|data_reg[16]                      ;        ;
; n|startBuff|tehb1|data_reg[15]                      ;        ;
; n|startBuff|oehb1|data_reg[15]                      ;        ;
; n|startBuff|tehb1|data_reg[14]                      ;        ;
; n|startBuff|oehb1|data_reg[14]                      ;        ;
; n|startBuff|tehb1|data_reg[13]                      ;        ;
; MC_a|read_arbiter|data|out_reg[0][19]               ;        ;
; n|startBuff|oehb1|data_reg[13]                      ;        ;
; n|startBuff|tehb1|data_reg[12]                      ;        ;
; n|startBuff|oehb1|data_reg[12]                      ;        ;
; n|startBuff|tehb1|data_reg[23]                      ;        ;
; n|startBuff|oehb1|data_reg[23]                      ;        ;
; n|startBuff|tehb1|data_reg[22]                      ;        ;
; n|startBuff|oehb1|data_reg[22]                      ;        ;
; n|startBuff|tehb1|data_reg[21]                      ;        ;
; n|startBuff|oehb1|data_reg[21]                      ;        ;
; n|startBuff|tehb1|data_reg[20]                      ;        ;
; load_7|Buffer_2|data_reg[19]                        ;        ;
; n|startBuff|oehb1|data_reg[20]                      ;        ;
; n|startBuff|tehb1|data_reg[19]                      ;        ;
; n|startBuff|oehb1|data_reg[19]                      ;        ;
; n|startBuff|tehb1|data_reg[18]                      ;        ;
; n|startBuff|oehb1|data_reg[18]                      ;        ;
; n|startBuff|tehb1|data_reg[29]                      ;        ;
; n|startBuff|oehb1|data_reg[29]                      ;        ;
; n|startBuff|tehb1|data_reg[28]                      ;        ;
; n|startBuff|oehb1|data_reg[28]                      ;        ;
; n|startBuff|tehb1|data_reg[27]                      ;        ;
; MC_a|read_arbiter|data|out_reg[0][20]               ;        ;
; n|startBuff|oehb1|data_reg[27]                      ;        ;
; n|startBuff|tehb1|data_reg[26]                      ;        ;
; n|startBuff|oehb1|data_reg[26]                      ;        ;
; n|startBuff|tehb1|data_reg[25]                      ;        ;
; n|startBuff|oehb1|data_reg[25]                      ;        ;
; n|startBuff|tehb1|data_reg[24]                      ;        ;
; n|startBuff|oehb1|data_reg[24]                      ;        ;
; n|startBuff|tehb1|data_reg[10]                      ;        ;
; n|startBuff|oehb1|data_reg[10]                      ;        ;
; n|startBuff|tehb1|data_reg[9]                       ;        ;
; load_7|Buffer_2|data_reg[20]                        ;        ;
; n|startBuff|oehb1|data_reg[9]                       ;        ;
; n|startBuff|tehb1|data_reg[8]                       ;        ;
; n|startBuff|oehb1|data_reg[8]                       ;        ;
; n|startBuff|tehb1|data_reg[7]                       ;        ;
; n|startBuff|oehb1|data_reg[7]                       ;        ;
; n|startBuff|tehb1|data_reg[6]                       ;        ;
; n|startBuff|oehb1|data_reg[6]                       ;        ;
; n|startBuff|tehb1|data_reg[11]                      ;        ;
; n|startBuff|oehb1|data_reg[11]                      ;        ;
; n|startBuff|tehb1|data_reg[30]                      ;        ;
; MC_a|read_arbiter|data|out_reg[0][21]               ;        ;
; n|startBuff|oehb1|data_reg[30]                      ;        ;
; phiC_2|tehb1|full_reg                               ;        ;
; forkC_10|generateBlocks[1].regblock|reg_value       ;        ;
; start_0|startBuff|tehb1|full_reg                    ;        ;
; start_0|startBuff|oehb1|validArray[0]               ;        ;
; fork_6|generateBlocks[2].regblock|reg_value         ;        ;
; fork_0|generateBlocks[1].regblock|reg_value         ;        ;
; fork_6|generateBlocks[0].regblock|reg_value         ;        ;
; fork_0|generateBlocks[0].regblock|reg_value         ;        ;
; n|startBuff|oehb1|validArray[0]                     ;        ;
; load_7|Buffer_2|data_reg[21]                        ;        ;
; Buffer_6|oehb1|validArray[0]                        ;        ;
; phi_n1|tehb1|full_reg                               ;        ;
; Buffer_6|tehb1|full_reg                             ;        ;
; fork_7|generateBlocks[0].regblock|reg_value         ;        ;
; phi_n0|tehb1|full_reg                               ;        ;
; n|startBuff|tehb1|full_reg                          ;        ;
; n|startBuff|tehb1|data_reg[31]                      ;        ;
; n|startBuff|oehb1|data_reg[31]                      ;        ;
; phiC_4|oehb1|full_reg                               ;        ;
; Buffer_11|oehb1|validArray[0]                       ;        ;
; MC_a|read_arbiter|data|out_reg[0][23]               ;        ;
; Buffer_11|tehb1|full_reg                            ;        ;
; Buffer_3|tehb1|full_reg                             ;        ;
; Buffer_3|oehb1|data_reg[31]                         ;        ;
; Buffer_3|oehb1|validArray[0]                        ;        ;
; fork_5|generateBlocks[0].regblock|reg_value         ;        ;
; fork_1|generateBlocks[0].regblock|reg_value         ;        ;
; fork_4|generateBlocks[0].regblock|reg_value         ;        ;
; Buffer_2|tehb1|full_reg                             ;        ;
; phi_4|tehb1|full_reg                                ;        ;
; Buffer_2|oehb1|validArray[0]                        ;        ;
; load_7|Buffer_2|data_reg[23]                        ;        ;
; fork_1|generateBlocks[1].regblock|reg_value         ;        ;
; load_7|Buffer_1|full_reg                            ;        ;
; MC_a|read_arbiter|data|valid[0]                     ;        ;
; select_0|Antitokens|reg_out0                        ;        ;
; fork_2|generateBlocks[1].regblock|reg_value         ;        ;
; Buffer_1|tehb1|full_reg                             ;        ;
; Buffer_1|oehb1|validArray[0]                        ;        ;
; load_7|Buffer_2|full_reg                            ;        ;
; phi_3|tehb1|data_reg[0]                             ;        ;
; Buffer_1|tehb1|data_reg[0]                          ;        ;
; Buffer_6|tehb1|data_reg[31]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][22]               ;        ;
; Buffer_1|oehb1|data_reg[0]                          ;        ;
; phi_3|tehb1|data_reg[1]                             ;        ;
; Buffer_1|tehb1|data_reg[1]                          ;        ;
; Buffer_1|oehb1|data_reg[1]                          ;        ;
; phi_3|tehb1|data_reg[2]                             ;        ;
; Buffer_1|tehb1|data_reg[2]                          ;        ;
; Buffer_1|oehb1|data_reg[2]                          ;        ;
; phi_3|tehb1|data_reg[3]                             ;        ;
; Buffer_1|tehb1|data_reg[3]                          ;        ;
; Buffer_1|oehb1|data_reg[3]                          ;        ;
; load_7|Buffer_2|data_reg[22]                        ;        ;
; phi_3|tehb1|data_reg[4]                             ;        ;
; Buffer_1|tehb1|data_reg[4]                          ;        ;
; Buffer_1|oehb1|data_reg[4]                          ;        ;
; phi_3|tehb1|data_reg[5]                             ;        ;
; Buffer_1|tehb1|data_reg[5]                          ;        ;
; Buffer_1|oehb1|data_reg[5]                          ;        ;
; phi_3|tehb1|data_reg[6]                             ;        ;
; Buffer_1|tehb1|data_reg[6]                          ;        ;
; Buffer_1|oehb1|data_reg[6]                          ;        ;
; phi_3|tehb1|data_reg[7]                             ;        ;
; MC_a|read_arbiter|data|out_reg[0][24]               ;        ;
; Buffer_1|tehb1|data_reg[7]                          ;        ;
; Buffer_1|oehb1|data_reg[7]                          ;        ;
; phi_3|tehb1|data_reg[8]                             ;        ;
; Buffer_1|tehb1|data_reg[8]                          ;        ;
; Buffer_1|oehb1|data_reg[8]                          ;        ;
; phi_3|tehb1|data_reg[9]                             ;        ;
; Buffer_1|tehb1|data_reg[9]                          ;        ;
; Buffer_1|oehb1|data_reg[9]                          ;        ;
; phi_3|tehb1|data_reg[10]                            ;        ;
; Buffer_1|tehb1|data_reg[10]                         ;        ;
; load_7|Buffer_2|data_reg[24]                        ;        ;
; Buffer_1|oehb1|data_reg[10]                         ;        ;
; phi_3|tehb1|data_reg[11]                            ;        ;
; Buffer_1|tehb1|data_reg[11]                         ;        ;
; Buffer_1|oehb1|data_reg[11]                         ;        ;
; phi_3|tehb1|data_reg[12]                            ;        ;
; Buffer_1|tehb1|data_reg[12]                         ;        ;
; Buffer_1|oehb1|data_reg[12]                         ;        ;
; phi_3|tehb1|data_reg[13]                            ;        ;
; Buffer_1|tehb1|data_reg[13]                         ;        ;
; Buffer_1|oehb1|data_reg[13]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][25]               ;        ;
; phi_3|tehb1|data_reg[14]                            ;        ;
; Buffer_1|tehb1|data_reg[14]                         ;        ;
; Buffer_1|oehb1|data_reg[14]                         ;        ;
; phi_3|tehb1|data_reg[15]                            ;        ;
; Buffer_1|tehb1|data_reg[15]                         ;        ;
; Buffer_1|oehb1|data_reg[15]                         ;        ;
; phi_3|tehb1|data_reg[16]                            ;        ;
; Buffer_1|tehb1|data_reg[16]                         ;        ;
; Buffer_1|oehb1|data_reg[16]                         ;        ;
; phi_3|tehb1|data_reg[17]                            ;        ;
; load_7|Buffer_2|data_reg[25]                        ;        ;
; Buffer_1|tehb1|data_reg[17]                         ;        ;
; Buffer_1|oehb1|data_reg[17]                         ;        ;
; phi_3|tehb1|data_reg[18]                            ;        ;
; Buffer_1|tehb1|data_reg[18]                         ;        ;
; Buffer_1|oehb1|data_reg[18]                         ;        ;
; phi_3|tehb1|data_reg[19]                            ;        ;
; Buffer_1|tehb1|data_reg[19]                         ;        ;
; Buffer_1|oehb1|data_reg[19]                         ;        ;
; phi_3|tehb1|data_reg[20]                            ;        ;
; Buffer_1|tehb1|data_reg[20]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][26]               ;        ;
; Buffer_1|oehb1|data_reg[20]                         ;        ;
; phi_3|tehb1|data_reg[21]                            ;        ;
; Buffer_1|tehb1|data_reg[21]                         ;        ;
; Buffer_1|oehb1|data_reg[21]                         ;        ;
; phi_3|tehb1|data_reg[22]                            ;        ;
; Buffer_1|tehb1|data_reg[22]                         ;        ;
; Buffer_1|oehb1|data_reg[22]                         ;        ;
; phi_3|tehb1|data_reg[23]                            ;        ;
; Buffer_1|tehb1|data_reg[23]                         ;        ;
; Buffer_1|oehb1|data_reg[23]                         ;        ;
; load_7|Buffer_2|data_reg[26]                        ;        ;
; phi_3|tehb1|data_reg[24]                            ;        ;
; Buffer_1|tehb1|data_reg[24]                         ;        ;
; Buffer_1|oehb1|data_reg[24]                         ;        ;
; phi_3|tehb1|data_reg[25]                            ;        ;
; Buffer_1|tehb1|data_reg[25]                         ;        ;
; Buffer_1|oehb1|data_reg[25]                         ;        ;
; phi_3|tehb1|data_reg[26]                            ;        ;
; Buffer_1|tehb1|data_reg[26]                         ;        ;
; Buffer_1|oehb1|data_reg[26]                         ;        ;
; phi_3|tehb1|data_reg[27]                            ;        ;
; MC_a|read_arbiter|data|out_reg[0][27]               ;        ;
; Buffer_1|tehb1|data_reg[27]                         ;        ;
; Buffer_1|oehb1|data_reg[27]                         ;        ;
; phi_3|tehb1|data_reg[28]                            ;        ;
; Buffer_1|tehb1|data_reg[28]                         ;        ;
; Buffer_1|oehb1|data_reg[28]                         ;        ;
; phi_3|tehb1|data_reg[29]                            ;        ;
; Buffer_1|tehb1|data_reg[29]                         ;        ;
; Buffer_1|oehb1|data_reg[29]                         ;        ;
; phi_3|tehb1|data_reg[30]                            ;        ;
; Buffer_1|tehb1|data_reg[30]                         ;        ;
; load_7|Buffer_2|data_reg[27]                        ;        ;
; Buffer_1|oehb1|data_reg[30]                         ;        ;
; phi_3|tehb1|data_reg[31]                            ;        ;
; Buffer_1|tehb1|data_reg[31]                         ;        ;
; Buffer_1|oehb1|data_reg[31]                         ;        ;
; Buffer_6|oehb1|data_reg[31]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][1]                ;        ;
; load_7|Buffer_2|data_reg[1]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][0]                ;        ;
; load_7|Buffer_2|data_reg[0]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][2]                ;        ;
; load_7|Buffer_2|data_reg[2]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][3]                ;        ;
; load_7|Buffer_2|data_reg[3]                         ;        ;
; MC_a|read_arbiter|data|out_reg[0][29]               ;        ;
; load_7|Buffer_2|data_reg[29]                        ;        ;
; phi_n1|tehb1|data_reg[31]                           ;        ;
; MC_a|read_arbiter|data|out_reg[0][28]               ;        ;
; load_7|Buffer_2|data_reg[28]                        ;        ;
; phi_n0|tehb1|data_reg[0]                            ;        ;
; Buffer_6|tehb1|data_reg[0]                          ;        ;
; Buffer_6|oehb1|data_reg[0]                          ;        ;
; phi_n1|tehb1|data_reg[0]                            ;        ;
; Buffer_3|tehb1|data_reg[0]                          ;        ;
; Buffer_3|oehb1|data_reg[0]                          ;        ;
; phi_n0|tehb1|data_reg[1]                            ;        ;
; Buffer_6|tehb1|data_reg[1]                          ;        ;
; Buffer_3|tehb1|data_reg[31]                         ;        ;
; Buffer_6|oehb1|data_reg[1]                          ;        ;
; phi_n1|tehb1|data_reg[1]                            ;        ;
; Buffer_3|tehb1|data_reg[1]                          ;        ;
; Buffer_3|oehb1|data_reg[1]                          ;        ;
; phi_n0|tehb1|data_reg[2]                            ;        ;
; Buffer_6|tehb1|data_reg[2]                          ;        ;
; Buffer_6|oehb1|data_reg[2]                          ;        ;
; phi_n1|tehb1|data_reg[2]                            ;        ;
; Buffer_3|tehb1|data_reg[2]                          ;        ;
; Buffer_3|oehb1|data_reg[2]                          ;        ;
; phiC_4|oehb1|data_reg[0]                            ;        ;
; phi_n0|tehb1|data_reg[3]                            ;        ;
; Buffer_6|tehb1|data_reg[3]                          ;        ;
; Buffer_6|oehb1|data_reg[3]                          ;        ;
; phi_n1|tehb1|data_reg[3]                            ;        ;
; Buffer_3|tehb1|data_reg[3]                          ;        ;
; Buffer_3|oehb1|data_reg[3]                          ;        ;
; phi_n0|tehb1|data_reg[4]                            ;        ;
; Buffer_6|tehb1|data_reg[4]                          ;        ;
; Buffer_6|oehb1|data_reg[4]                          ;        ;
; phi_n1|tehb1|data_reg[4]                            ;        ;
+-----------------------------------------------------+--------+


Status:		FAIL
Severity:		Low
Number of violations: 	34
Rule Parameters:      	max_violations = 5000
+------------------------------------------------+
; FLP-10500 - Non Driving Top Level Inputs Found ;
+-------------+----------------------------------+
; Input Name  ; Waived                           ;
+-------------+----------------------------------+
; a_din0[0]   ;                                  ;
; a_din0[10]  ;                                  ;
; a_din0[11]  ;                                  ;
; a_din0[12]  ;                                  ;
; a_din0[13]  ;                                  ;
; a_din0[14]  ;                                  ;
; a_din0[15]  ;                                  ;
; a_din0[16]  ;                                  ;
; a_din0[17]  ;                                  ;
; a_din0[18]  ;                                  ;
; a_din0[19]  ;                                  ;
; a_din0[1]   ;                                  ;
; a_din0[20]  ;                                  ;
; a_din0[21]  ;                                  ;
; a_din0[22]  ;                                  ;
; a_din0[23]  ;                                  ;
; a_din0[24]  ;                                  ;
; a_din0[25]  ;                                  ;
; a_din0[26]  ;                                  ;
; a_din0[27]  ;                                  ;
; a_din0[28]  ;                                  ;
; a_din0[29]  ;                                  ;
; a_din0[2]   ;                                  ;
; a_din0[30]  ;                                  ;
; a_din0[31]  ;                                  ;
; a_din0[3]   ;                                  ;
; a_din0[4]   ;                                  ;
; a_din0[5]   ;                                  ;
; a_din0[6]   ;                                  ;
; a_din0[7]   ;                                  ;
; a_din0[8]   ;                                  ;
; a_din0[9]   ;                                  ;
; n_valid_in  ;                                  ;
; start_in[0] ;                                  ;
+-------------+----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------------------------------------------------------+
; RES-30133 - Embedded Memory Blocks with Initialized Content That Might be Affected by Spurious Writes ;
+-------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; LNT-30023 - Reset Nets with Polarity Conflict ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------+
; RES-30132 - Registers May Not Be Properly Reset ;
+-------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------+
; TMC-20052 - Paths with Post Synthesis Inferred Latches ;
+--------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-50006 - DSP Control Signal Registers Reset Mode Mismatch ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
		DSP_HFN_Threshold = 500
+---------------------------------------------------+
; TMC-20053 - DSP Inputs Driven by High Fan-Out Net ;
+---------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------------------------+
; TMC-20500 - Hierarchical Tree Duplication was Shallower than Possible ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------------------------+
; TMC-20501 - Hierarchical Tree Duplication was Shallower than Requested ;
+------------------------------------------------------------------------+


