module d_counter(input clk, input reset, output reg [3:0] q);
 
always @(posedge clk) begin
    if (reset)
        q <= 4'b0000; // 重置计数器
    else if (q == 4'b1001) // 当计数器达到9时，清零
        q <= 4'b0000;
    else
        q <= q + 1'b1; // 正常递增
end
 
endmodule