# ğŸ•’ MultipleClock-T3

## ğŸ‘¥ Autores

- Gustavo Gallo - [@gustavgallo](https://github.com/gustavgallo)  
- Rodrigo Machado - [@GncRodrigo](https://github.com/GncRodrigo)

## ğŸ“Œ DescriÃ§Ã£o

Este projeto visa a implementaÃ§Ã£o e simulaÃ§Ã£o de um sistema digital com mÃºltiplos domÃ­nios de relÃ³gio, utilizando a linguagem de descriÃ§Ã£o de hardware **SystemVerilog**. O objetivo Ã© explorar tÃ©cnicas de sincronizaÃ§Ã£o entre diferentes domÃ­nios de clock, um aspecto crucial em sistemas digitais complexos.

## ğŸ§© Estrutura do Projeto

- **Deserializer**: recebe dados via `data_in`. Sempre que `write_in` estiver ativo, o bit Ã© armazenado em `data_out` podendo formar um conjunto de 8 bits.
- **Queue**: armazena sequÃªncias de 8 bits em `data_out`, com capacidade para guardar atÃ© 4 entradas em `len_out`. Possui operaÃ§Ãµes de **enqueue** (inserÃ§Ã£o) e **dequeue** (remoÃ§Ã£o).
- **Module_top**: conecta o `Deserializer` Ã  `Queue`, enviando automaticamente `data_out` Ã  fila quando o `data_out` do `Deserializer` estiver completo.

## ğŸ› ï¸ Tecnologias Utilizadas

- **Linguagem:** SystemVerilog  
- **SimulaÃ§Ã£o:** ModelSim, Vivado ou qualquer simulador compatÃ­vel com SystemVerilog.

## ğŸš€ Como Executar

Clone o repositÃ³rio:

```bash
git clone https://github.com/gustavgallo/MultipleClock-T3.git
 ```
Em seguida, execute a simulaÃ§Ã£o com:

```bash

vsim -do sim.do
```
Certifique-se de que o arquivo sim.do estÃ¡ corretamente configurado para compilar os mÃ³dulos e iniciar a simulaÃ§Ã£o.
