library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity tb_codificador_prioridade is
end entity;

architecture Testbench of tb_codificador_prioridade is

    -- Sinais de teste
    signal MNS1, MNS2, MNS3, MNS4 : STD_LOGIC := '0';
    signal TLD1, TLD2, TLD3 : STD_LOGIC;

begin

    -- Instância do DUT (Device Under Test)
    DUT: entity work.codificador_prioridade(Behavioral)
        port map (
            MNS1 => MNS1,
            MNS2 => MNS2,
            MNS3 => MNS3,
            MNS4 => MNS4,
            TLD1 => TLD1,
            TLD2 => TLD2,
            TLD3 => TLD3
        );

    -- Processo de estímulo
    stimulus: process
        variable entrada : std_logic_vector(3 downto 0);
    begin
        for i in 0 to 15 loop
            entrada := std_logic_vector(to_unsigned(i, 4));

            -- Distribuindo os bits nas entradas
            MNS1 <= entrada(3); -- bit mais significativo
            MNS2 <= entrada(2);
            MNS3 <= entrada(1);
            MNS4 <= entrada(0); -- bit menos significativo

            wait for 10 ns;
        end loop;

        wait;
    end process;

end architecture;
