import logic
import copy
import display
import const

elementary_gate_list = [const.T_GATE,const.T_DAGGER_GATE,const.HADAMARD_GATE,const.OUTPUT]

def retrieve_gate_index(gate,kinds_of_gate):

    return 0

def desired_output(init_state,circuit):
    d = len(circuit)
    n = len(circuit[0])
    input_list = []
    input_list.append( copy.copy(init_state) )
    #単一量子ゲートが必要とする論理関数と，そのゲートの種類　例{integer,gate_type}
    output_set = []
    pre_gate_depth = 0

    #部分回路ごとの要求出力と量子ゲートのペアを管理
    tuple_set = []
    #変数の数　量子ビットの数で初期化．Hゲートが出てくると増やす
    num_of_var = n
    
    
    #elementary量子ゲートがあるなら要求出力を生成
    for i in range(d):
        
        gate = circuit[i]
        
        #elementary量子ビットの論理状態を要求出力集合へ
        
        gate_itr = []
        gate_type = " "
        #bitごとにelementaryゲートがないか探索
        for index,bit in enumerate(gate):
            #見つけたらgate_typeを更新
            if(len(gate_itr) == 0):
                for g in elementary_gate_list:
                    #bit[0]はゲート名の頭文字アルファベット
                    if(bit[0] == g):
                            gate_type = g
                            gate_itr.append(index)
                            break;
            #見つかった後はgate_typeは確定
            else:
                if(bit[0] == gate_type):
                    gate_itr.append(index)

        #単一量子ゲートがあればその直前の論理関数を計算する
        if(len(gate_itr) != 0):
            
            
            #部分回路だけに変更
            sub_circuit = circuit[pre_gate_depth:i]
            
            if( len(sub_circuit) != 0):
                x = logic.logical_state(init_state,sub_circuit)
                print("ここやで")
                print(init_state)
                print(x)

                print('-----------------------------------------')
            else:
            #部分回路内にCNOTゲートがなければ
                x = copy.copy( input_list[-1] )

            #今回の部分回路の末尾が何ゲート目かを保存
            pre_gate_depth = i + 1
            
            
            
            
           #Tゲートなら要求出力は集合
            if(gate_type != const.HADAMARD_GATE):
                for t in gate_itr:
                    tuple_set.append( (x[t],gate_type) )
                    #次の入力を，今回の部分回路における出力で更新
                    init_state = x
            else:
                #Hゲートなら要求出力は順列(全て要求を満たす必要がある)
                for i in range(len(x)):
                    if(i in gate_itr):
                        tuple_set.append( (x[i],gate_type) )
                    else:
                        tuple_set.append( (-x[i],gate_type) )

                #ゲートタイプがHなら，入力に新たな変数を追加
                for t in gate_itr:
                    #最新の変数（ビットベクトルの最上位ビット）を追加
                    new_var = (1 << num_of_var) 
                    #更新した変数で，xを更新
                    x[t] = new_var
           
                    #変数の数を更新
                    num_of_var += 1

                    #入力リストを更新
                    input_list.append(x)

                    #次の入力を，今回の部分回路における出力で更新
                    init_state = x

                    #部分回路が必要とする論理関数と，それぞれに対応する量子ゲート
                    output_set.append(copy.copy(list(tuple_set)))
                    tuple_set.clear()
                
    #部分回路が必要とする論理関数と，それぞれに対応する量子ゲート
    output_set.append(copy.copy(list(tuple_set)))
    tuple_set.clear()

                
    #ガーベッジビット以外の量子ビットにおける論理状態を戻す
    tuple_set = []
    last_output = circuit[len(circuit) - 1]
    x = logic.logical_state(init_state,circuit)

    for index,output in enumerate(last_output):
        if(output != const.GARBAGE_BIT):
            tuple_set.append( (x[index],const.OUTPUT) )
        else:
            tuple_set.append( (x[index],const.GARBAGE_BIT) )


    print("---------------input------------------")
    print(input_list)
    print("---------------output------------------")
    print(output_set)
    
    return input_list,output_set,num_of_var
                
                
            
            
        

    
