static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_5 V_5 = 0 ;\r\nconst T_6 * V_6 ;\r\nT_7 * V_7 , * V_8 ;\r\nT_3 * V_9 ;\r\nT_1 * V_10 ;\r\nconst T_8 V_11 [] = { V_12 , V_13 , V_14 } ;\r\nV_6 = F_2 ( V_1 , V_5 ) ;\r\nF_3 ( V_2 -> V_15 , V_16 , L_1 ) ;\r\nF_4 ( V_2 -> V_15 , V_17 , L_2 , V_6 ) ;\r\nV_8 = F_5 ( V_3 , V_18 , V_1 , 0 , - 1 ,\r\nL_3 ) ;\r\nV_9 = F_6 ( V_8 , V_19 ) ;\r\nV_7 = F_7 ( V_9 , V_20 ,\r\nV_1 , V_5 , V_21 , V_22 ) ;\r\nF_8 ( V_7 , L_4 , V_6 ) ;\r\nV_5 += 3 ;\r\nV_10 = F_9 ( V_1 , V_5 ) ;\r\nif ( F_10 ( V_1 , 0 , V_11 , V_21 ) == 0 )\r\n{\r\nF_11 ( V_10 , V_2 , V_9 ) ;\r\n}\r\n#if 0\r\nelse if (tvb_memeql(tvb, 0, xxx_oui, OUI_SIZE) == 0)\r\n{\r\ndissect_xxx_ossp(ossp_tvb, pinfo, ossp_tree);\r\n}\r\nelse if (tvb_memeql(tvb, 0, yyy_oui, OUI_SIZE) == 0)\r\n{\r\ndissect_yyy_ossp(ossp_tvb, pinfo, ossp_tree);\r\n}\r\n#endif\r\nelse\r\n{\r\nF_8 ( V_7 , L_5 ) ;\r\n}\r\nreturn F_12 ( V_1 ) ;\r\n}\r\nstatic void\r\nF_11 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 )\r\n{\r\nT_9 V_23 ;\r\nT_3 * V_24 , * V_25 ;\r\nV_23 = F_13 ( V_1 , 0 ) ;\r\nV_25 = F_7 ( V_3 , V_26 , V_1 , 0 , 2 , V_27 ) ;\r\nV_24 = F_6 ( V_25 , V_28 ) ;\r\nswitch ( V_23 )\r\n{\r\ncase V_29 :\r\nF_14 ( V_1 , V_2 , V_24 ) ;\r\nbreak;\r\n#if 0\r\ncase XXXX_ITU_SUBTYPE:\r\ndissect_xxxx_pdu(tvb, pinfo, itu_ossp_tree);\r\nbreak;\r\n#endif\r\ndefault:\r\nF_8 ( V_24 , L_6 ) ;\r\n}\r\n}\r\nstatic void\r\nF_14 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_30 )\r\n{\r\nT_5 V_5 = 2 ;\r\nT_10 V_31 ;\r\nT_10 V_32 = FALSE ;\r\nT_5 V_33 = - 1 ;\r\nT_10 V_34 = FALSE ;\r\nT_11 V_35 = - 1 ;\r\nF_3 ( V_2 -> V_15 , V_16 , L_7 ) ;\r\nF_8 ( V_30 , L_8 ) ;\r\n{\r\nT_3 * V_36 ;\r\nV_36 = F_6 ( V_30 , V_37 ) ;\r\n{\r\nT_7 * V_38 ;\r\nV_38 = F_7 ( V_36 , V_39 , V_1 , V_5 , 1 , V_27 ) ;\r\nif ( ( F_15 ( V_1 , V_5 ) >> 4 ) != V_40 )\r\n{\r\nV_32 = TRUE ;\r\nF_16 ( V_2 , V_38 , & V_41 , L_9 , V_40 ) ;\r\n}\r\n}\r\n{\r\nV_31 = ( ( F_15 ( V_1 , V_5 ) & 0x08 ) != 0 ) ;\r\nF_7 ( V_36 , V_42 , V_1 , V_5 , 1 , V_27 ) ;\r\n}\r\nif ( V_43 )\r\n{\r\nV_34 = ( ( F_15 ( V_1 , V_5 ) & 0x04 ) != 0 ) ;\r\nF_7 ( V_36 , V_44 , V_1 , V_5 , 1 , V_27 ) ;\r\n}\r\n{\r\nT_7 * V_38 ;\r\nT_12 V_45 ;\r\nV_45 = F_17 ( V_1 , V_5 )\r\n& ( V_43 ? 0x3ffffff : 0x7ffffff ) ;\r\nV_38 = F_18 ( V_36 , V_46 , V_1 , V_5 , 4\r\n, V_45 , L_10 , V_45 ) ;\r\nif ( V_45 != 0x0 )\r\n{\r\nV_32 = TRUE ;\r\nF_16 ( V_2 , V_38 , & V_47 , L_11 ) ;\r\n}\r\nV_5 += 4 ;\r\n}\r\nF_8 ( V_30 , L_12 , V_31 ?\r\nL_13 : L_14 ) ;\r\n{\r\nT_7 * V_38 ;\r\nT_8 type ;\r\nV_38 = F_7 ( V_36 , V_48 , V_1 , V_5 , 4 , V_22 ) ;\r\n{\r\nT_3 * V_49 ;\r\nV_49 = F_6 ( V_38 , V_37 ) ;\r\n{\r\nT_7 * V_50 ;\r\nT_9 V_51 ;\r\nT_8 V_52 ;\r\ntype = F_15 ( V_1 , V_5 ) ;\r\nV_50 = F_7 ( V_49 , V_53 , V_1 , V_5 , 1 , V_27 ) ;\r\nif ( type != V_54 )\r\n{\r\nV_32 = TRUE ;\r\nF_16 ( V_2 , V_50 , & V_55 , L_15 , V_54 ) ;\r\nF_19 ( V_2 , V_50 , & V_56 ) ;\r\n}\r\nV_5 += 1 ;\r\nV_51 = F_13 ( V_1 , V_5 ) ;\r\nV_50 = F_7 ( V_49 , V_57 , V_1 , V_5 , 2 , V_27 ) ;\r\nif ( V_51 != V_58 )\r\n{\r\nV_32 = TRUE ;\r\nF_16 ( V_2 , V_50 , & V_59 , L_16 , V_58 ) ;\r\nF_16 ( V_2 , V_50 , & V_56 , L_17 ) ;\r\n}\r\nV_5 += 2 ;\r\nV_52 = F_15 ( V_1 , V_5 ) ;\r\nV_33 = V_52 & 0x0f ;\r\nV_52 &= 0xf0 ;\r\nV_50 = F_7 ( V_49 , V_60 , V_1 , V_5 , 1 , V_27 ) ;\r\nif ( V_52 != 0x00 )\r\n{\r\nV_32 = TRUE ;\r\nF_19 ( V_2 , V_50 , & V_61 ) ;\r\n}\r\nif ( NULL != F_20 ( V_33 , V_62 ) )\r\n{\r\nF_7 ( V_49 , V_63 , V_1 , V_5 , 1 , V_27 ) ;\r\n}\r\nelse\r\n{\r\nV_50 = F_7 ( V_49 , V_64 , V_1 , V_5 , 1 , V_27 ) ;\r\nF_19 ( V_2 , V_50 , & V_65 ) ;\r\n}\r\nV_5 += 1 ;\r\n}\r\n}\r\nF_8 ( V_38 , L_18\r\n, F_21 ( V_33 , V_66 , L_19 ) ) ;\r\n}\r\nF_8 ( V_30 , L_18\r\n, F_21 ( V_33 , V_66 , L_19 ) ) ;\r\nif ( V_43 )\r\n{\r\nT_8 type ;\r\ntype = F_15 ( V_1 , V_5 ) ;\r\nif ( V_34 || type == V_67 )\r\n{\r\nT_7 * V_38 ;\r\nV_38 = F_7 ( V_36 , V_48 , V_1 , V_5 , 8 , V_22 ) ;\r\n{\r\nT_3 * V_49 ;\r\nV_49 = F_6 ( V_38 , V_37 ) ;\r\n{\r\nT_7 * V_50 ;\r\nT_9 V_51 ;\r\nT_8 V_45 ;\r\nV_50 = F_7 ( V_49 , V_53 , V_1 , V_5 , 1 , V_27 ) ;\r\nif ( type != V_67 )\r\n{\r\nV_32 = TRUE ;\r\nF_16 ( V_2 , V_50 , & V_68 , L_20 , V_67 ) ;\r\nF_19 ( V_2 , V_50 , & V_69 ) ;\r\n}\r\nV_5 += 1 ;\r\nV_51 = F_13 ( V_1 , V_5 ) ;\r\nV_50 = F_7 ( V_49 , V_57 , V_1 , V_5 , 2 , V_27 ) ;\r\nif ( V_51 != V_70 )\r\n{\r\nV_32 = TRUE ;\r\nF_16 ( V_2 , V_50 , & V_59 , L_21 , V_70 ) ;\r\nF_16 ( V_2 , V_50 , & V_69 , L_17 ) ;\r\n}\r\nV_5 += 2 ;\r\nV_35 = ( T_11 ) F_17 ( V_1 , V_5 ) ;\r\nV_50 = F_7 ( V_49 , V_71 , V_1 , V_5 , 4 , V_27 ) ;\r\nif ( ! V_34 ) F_8 ( V_50 , L_22 ) ;\r\nV_5 += 4 ;\r\nV_45 = F_15 ( V_1 , V_5 ) ;\r\nV_50 = F_7 ( V_49 , V_72 , V_1 , V_5 , 1 , V_27 ) ;\r\nif ( V_45 != 0x0 )\r\n{\r\nF_19 ( V_2 , V_50 , & V_47 ) ;\r\n}\r\nV_5 += 1 ;\r\n}\r\n}\r\nF_8 ( V_38 , L_23 , V_35 ) ;\r\nif ( ! V_34 ) F_8 ( V_38 , L_22 ) ;\r\n}\r\n}\r\nif ( V_34 )\r\n{\r\nF_8 ( V_30 , L_24 , V_35 ) ;\r\n}\r\n}\r\n{\r\nT_5 V_73 ;\r\nV_73 = F_22 ( V_1 , V_5 ) ;\r\nif ( 0 != V_73 )\r\n{\r\nT_3 * V_36 ;\r\nV_36 = F_6 ( V_30 , V_37 ) ;\r\n{\r\nT_7 * V_38 ;\r\nT_1 * V_74 ;\r\nV_74 = F_9 ( V_1 , V_5 ) ;\r\nV_38 = F_7 ( V_36 , V_75 , V_74 , 0 , - 1 , V_22 ) ;\r\nF_8 ( V_38 , L_25 , V_73\r\n, L_26 , F_23 ( V_73 , L_27 , L_28 ) ) ;\r\n{\r\nT_3 * V_49 ;\r\nV_49 = F_6 ( V_38 , V_37 ) ;\r\nF_24 ( V_74 , V_2 , V_49 ) ;\r\n}\r\n}\r\n}\r\n}\r\nF_4 ( V_2 -> V_15 , V_17 , L_29 , V_31 ?\r\nL_13 : L_14 ) ;\r\nif ( V_33 >= 0 )\r\n{\r\nF_25 ( V_2 -> V_15 , V_17 , L_18\r\n, F_21 ( V_33 , V_66 , L_30 ) ) ;\r\n}\r\nif ( V_34 )\r\n{\r\nF_25 ( V_2 -> V_15 , V_17 , L_31 , V_35 ) ;\r\n}\r\nif ( V_32 )\r\n{\r\nF_26 ( V_2 -> V_15 , V_17 , L_32 ) ;\r\n}\r\n}\r\nvoid\r\nF_27 ( void )\r\n{\r\nstatic T_13 V_76 [] = {\r\n{ & V_20 ,\r\n{ L_33 , L_34 ,\r\nV_77 , V_78 , NULL , 0 ,\r\nL_35 , V_79 } } ,\r\n{ & V_26 ,\r\n{ L_36 , L_37 ,\r\nV_80 , V_81 , NULL , 0 ,\r\nL_38 , V_79 } } ,\r\n{ & V_39 ,\r\n{ L_39 , L_40 ,\r\nV_82 , V_81 , NULL , 0xf0 ,\r\nL_41 , V_79 } } ,\r\n{ & V_42 ,\r\n{ L_42 , L_43 ,\r\nV_82 , V_81 , F_28 ( V_83 ) , 0x08 ,\r\nL_44\r\nL_45 , V_79 } } ,\r\n{ & V_44 ,\r\n{ L_46 , L_47 ,\r\nV_82 , V_81 , F_28 ( V_84 ) , 0x04 ,\r\nL_48 , V_79 } } ,\r\n{ & V_46 ,\r\n{ L_49 , L_50 ,\r\nV_85 , V_81 , NULL , 0 ,\r\nL_51 , V_79 } } ,\r\n{ & V_48 ,\r\n{ L_52 , L_53 ,\r\nV_86 , V_78 , NULL , 0 ,\r\nNULL , V_79 } } ,\r\n{ & V_53 ,\r\n{ L_54 , L_55 ,\r\nV_82 , V_81 , F_28 ( V_87 ) , 0 ,\r\nNULL , V_79 } } ,\r\n{ & V_57 ,\r\n{ L_56 , L_57 ,\r\nV_80 , V_81 , NULL , 0 ,\r\nNULL , V_79 } } ,\r\n{ & V_60 ,\r\n{ L_58 , L_59 ,\r\nV_82 , V_81 , NULL , 0xf0 ,\r\nL_60 , V_79 } } ,\r\n{ & V_63 ,\r\n{ L_61 , L_62 ,\r\nV_82 , V_81 , F_28 ( V_62 ) , 0x0f ,\r\nL_63 , V_79 } } ,\r\n#if 0\r\n{ &hf_esmc_quality_level_opt_2,\r\n{ "SSM Code", "ossp.esmc.ql",\r\nFT_UINT8, BASE_HEX, VALS(esmc_quality_level_opt_2_vals), 0x0f,\r\n"Quality Level information", HFILL }},\r\n#endif\r\n{ & V_64 ,\r\n{ L_61 , L_62 ,\r\nV_82 , V_81 , F_28 ( V_88 ) , 0x0f ,\r\nL_63 , V_79 } } ,\r\n{ & V_71 ,\r\n{ L_64 , L_65 ,\r\nV_89 , V_90 , NULL , 0 ,\r\nL_66 , V_79 } } ,\r\n{ & V_72 ,\r\n{ L_49 , L_67 ,\r\nV_82 , V_81 , NULL , 0 ,\r\nL_51 , V_79 } } ,\r\n{ & V_75 ,\r\n{ L_68 , L_69 ,\r\nV_77 , V_78 , NULL , 0x0 ,\r\nL_70 , V_79 } } ,\r\n} ;\r\nstatic T_5 * V_91 [] = {\r\n& V_37 ,\r\n& V_19 ,\r\n& V_28\r\n} ;\r\nstatic T_14 V_92 [] = {\r\n{ & V_41 , { L_71 , V_93 , V_94 , L_72 , V_95 } } ,\r\n{ & V_55 , { L_73 , V_93 , V_94 , L_74 , V_95 } } ,\r\n{ & V_56 , { L_75 , V_96 , V_97 , L_76 , V_95 } } ,\r\n{ & V_59 , { L_77 , V_93 , V_94 , L_78 , V_95 } } ,\r\n{ & V_61 , { L_79 , V_93 , V_98 , L_80 , V_95 } } ,\r\n{ & V_65 , { L_81 , V_96 , V_98 , L_82 , V_95 } } ,\r\n{ & V_68 , { L_83 , V_93 , V_94 , L_84 , V_95 } } ,\r\n{ & V_69 , { L_85 , V_96 , V_97 , L_86 , V_95 } } ,\r\n{ & V_47 , { L_87 , V_99 , V_98 , L_88 , V_95 } } ,\r\n} ;\r\nT_15 * V_100 ;\r\nV_18 = F_29 ( L_1 , L_3 , L_89 ) ;\r\nF_30 ( V_18 , V_76 , F_31 ( V_76 ) ) ;\r\nF_32 ( V_91 , F_31 ( V_91 ) ) ;\r\nV_100 = F_33 ( V_18 ) ;\r\nF_34 ( V_100 , V_92 , F_31 ( V_92 ) ) ;\r\n}\r\nvoid\r\nF_35 ( void )\r\n{\r\nT_16 V_101 ;\r\nV_101 = F_36 ( F_1 , V_18 ) ;\r\nF_37 ( L_90 , V_102 , V_101 ) ;\r\n}
