Ein digitaler Signal-Verarbeiter (DSP) ist ein spezialisierter Mikroprozessor-Chip, dessen Architektur für die operativen Bedürfnisse der digitalen Signalverarbeitung optimiert ist. DSPs sind auf MOS integrierte Schaltchips montiert. Sie werden häufig in den Bereichen Audiosignalverarbeitung, Telekommunikation, digitale Bildverarbeitung, Radar, Sonar- und Spracherkennungssysteme sowie in gemeinsamen Unterhaltungselektronikgeräten wie Mobiltelefone, Festplattenantriebe und High-Definition-Fernsehen (HDTV) verwendet. Das Ziel eines ISP ist in der Regel die Messung, den Filter oder die Steuerung laufender Echtzeitsignale. Die meisten allgemein verwendeten Mikroprozessoren können auch digitale Signalverarbeitungsgorithmen erfolgreich ausführen, können aber möglicherweise nicht in der Lage sein, mit einer solchen Verarbeitung kontinuierlich in Echtzeit aufrechtzuerhalten. In der Regel verfügen spezielle Anbieter über eine bessere Leistungsfähigkeit, so dass sie in tragbaren Geräten wie Mobiltelefonen aufgrund von Leistungsengpässen besser geeignet sind. Anbieter verwenden häufig besondere Speicherarchitekturen, die gleichzeitig mehrere Daten oder Anweisungen ernten können. Anbieter führen häufig auch die Datenkompressionstechnologie durch, wobei der diskrete Kosin-Umwandlung (DCT) insbesondere eine häufig genutzte Kompressionstechnologie in DSPs darstellt. Übersicht Digitale Signalverarbeitungsgorithmen erfordern in der Regel eine große Anzahl mathematischer Operationen schnell und wiederholt auf einer Reihe von Datenproben durchzuführen. Signale (Perhaps von Audio- oder Videosensoren) werden ständig von analogen zu digital umgewandelt und anschließend in Analogform umgewandelt. Viele DSP-Anwendungen haben Schwierigkeiten, was für das System zur Arbeit ist, muss der Betrieb der DSP innerhalb einer bestimmten festen Zeit abgeschlossen werden, und die Abschiebung (oder Charge) ist nicht tragfähig. Die meisten gängigen Mikroprozessoren und Betriebssystemen können die DSP-Algorithmen erfolgreich ausführen, sind jedoch aufgrund von Leistungszwängen nicht geeignet für die Verwendung in tragbaren Geräten wie Mobiltelefonen und Einkäufen. Ein spezieller DSP wird jedoch eher eine kostengünstige Lösung mit einer besseren Leistung, niedrigeren Verspätungen und keinen Anforderungen für spezialisierte Kühl- oder Großbatterien bieten. Leistungsverbesserungen haben dazu geführt, dass digitale Signalverarbeitung in kommerziellen Kommunikationssatelliten eingeführt wird, in denen Hunderte oder sogar Tausende analoger Filter, Schalter, Frequenzumwandler und damit die vernetzten Signale empfangen und verarbeiten müssen, und sie zur Abschwächung bereit sind, und können durch spezialisierte Anbieter mit erheblichen Vorteilen für das Gewicht, den Stromverbrauch der Satelliten, die Komplexität des Baus, die Zuverlässigkeit und Flexibilität des Betriebs ersetzt werden. Beispielsweise wurden die im Jahr 2018 gestarteten SES-12- und SES-14-Satelliten des Betreibers SES sowohl von Airbus Defence als auch Space mit 25 % der Kapazität mit DSP gebaut. Die Architektur eines ISP wird speziell für die digitale Signalverarbeitung optimiert. Die meisten unterstützen auch einige der Merkmale als Antragsverarbeiter oder Mikrokontrolle, da die Signalverarbeitung selten die einzige Aufgabe eines Systems ist. Manche nützliche Merkmale für die Optimierung von DSP-Algorithmen werden unten dargestellt. Architektur Software Architektur Laut den Standards für die allgemeine Zweckbestimmung sind die DSP-Anweisungssets oft sehr irregulär; während die traditionellen Unterrichtssets aus allgemeineren Anweisungen bestehen, die es ihnen erlauben, eine breitere Palette von Operationen durchzuführen, enthält die für die digitale Signalverarbeitung optimierten Anweisungen für gemeinsame mathematische Operationen, die häufig bei den Berechnungen der DSP auftreten. Sowohl traditionelle als auch DSP-optimisierte Lehrsets können eine willkürliche Tätigkeit berechnen, aber ein Betrieb, der mehrere ARM- oder x86-Anweisungen benötigt, um zu berechnen, kann nur eine Anleitung in einer optimierten Anleitung erfordern. Komplementarität für die Softwarearchitektur ist, dass handoptimisierte Sammelcode- Routinen (Bauprogramme) häufig in Bibliotheken für die Wiederverwendung verpackt werden, anstatt auf fortgeschrittene Zusammenstellungstechnologien zur Behandlung wichtiger Algorithmen zu vertrauen. Selbst mit moderner Sammlung von Optimierungen handoptimisierter Montagecode ist effizienter, und viele gemeinsame Algorithmen, die an DSP-Anrechnungen beteiligt sind, sind handschriftlich, um die architektonischen Optimierungen voll zu nutzen. Lehre setzt multi-akkumulierte –akkumulatoren (MACs, einschließlich futil multi–add, FMA)-Operationen, die in allen Arten von Matrix-Operationen zur Filterung von Produkt-Polynomial-Evaluierungen verwendet werden, hängen stark von multiplizierten FIR-Filtern Fast Fourier Transformation (FFT) ab: SIMD VLIW Sonderisierte Anweisungen für modulo in Ringpuffern und Bitreversed-Ansatz für FFT-Cross-referencing-Anbieter verwenden manchmal zeitliche Kodierung zur Vereinfachung der Hardware und zur Steigerung der Programmiereffizienz. Multiple aritmetische Einheiten können Speicherarchitekturen benötigen, um mehrere Zugriffe pro Unterrichtszyklus zu unterstützen – in der Regel 2 Datenwerte von 2 getrennten Datenbussen und die nächste Anleitung (von der Anleitung oder einem dritten Programmspeicher) gleichzeitig zu unterstützen. Spezialanschlusskontrollen, wie z.B. die architektonische Unterstützung für die Ausführung einiger Anweisungsschreiben in einem sehr engen Band ohne Überbuchung für die Anfertigung von Fängen oder Ausstiegsprüfungen, wie beispielsweise Null-Overhead-Anschluß- und Hardware-Schwellen. Datenhinweise Saturation arithmetic, in denen Transaktionen, die Überflüsse erzeugen, auf den maximalen (oder minimalen) Werten angesammelt werden, die das Register eher halten können als auf die Verpackung um (höchstens +1 nicht übersteigen, wie in vielen allgemein verwendeten CPUs, anstatt es auf maximaler Höhe zu bleiben). Manchmal gibt es verschiedene Formen der Beklemmung. Festnetz-Punkt-Arithmetik wird oft verwendet, um die arithmetic Verarbeitung Einzelzyklus-Operationen zu beschleunigen, um die Vorteile der Pipelining-Programm Flow-point-Einheit zu erhöhen, die direkt in die Datenpath-Pipeline hoch parallele Multiplikator-akkumulatoren (MAC-Einheiten) Hardwarekontrollen integriert wird, um die Überlastung zu verringern oder zu beseitigen, die für den Anschluss der Hardwarearchitektur erforderlich ist. Hardware-Architektur bezieht sich auf die Identifizierung der physikalischen Komponenten eines Systems und deren Interrelationen. Diese Beschreibung, häufig als Hardwaredesign-Modell bezeichnet, ermöglicht Hardware-Designern, zu verstehen, wie ihre Komponenten in eine Systemarchitektur passen und Software-Komponenten-Designer wichtige Informationen zur Softwareentwicklung und -integration bereitstellen. Klare Definition einer Hardware-Architektur ermöglicht es den verschiedenen traditionellen Ingenieursdisziplinen (z.B. Elektrotechnik und Maschinenbau) eine effizientere Zusammenarbeit bei der Entwicklung und Herstellung neuer Maschinen, Geräte und Komponenten. Hardware ist auch ein Ausdruck, der in der Computertechnikbranche verwendet wird, um die (elektronische Computer)-Hardware von der Software, die sie betreibt, ausdrücklich zu unterscheiden. Hardware, innerhalb der Automatisierungs- und Softwaretechnik-Dimensionen, muss aber nicht nur ein Computer einiger Art sein. Mehr Software als die Apollo Spacecraft. moderne Luftfahrzeuge können auch nicht funktionieren, ohne zehn Millionen von Computeranweisungen durchzuführen, die über das gesamte Flugzeug eingebettet und verteilt sind und sowohl in Standard-Computer-Hardware als auch in speziellen Hardware-Komponenten wie IC-Kabel, analoge und Hybridgeräte sowie anderen digitalen Komponenten wohnen. Man muss effektiv zeigen, wie unterschiedliche physische Komponenten zusammen komplexe Systeme bilden, die über ein breites Spektrum von Anwendungen, einschließlich Computer, persönliche digitale Assistenten (PDA), Zelltelefone, chirurgische Instrumente, Satelliten und U-Boote, wichtig sind. Speicherarchitekturen sind in der Regel optimiert, um Daten zu optimieren und spezielle Speicherarchitekturen zu nutzen, die gleichzeitig mehrere Daten oder Anweisungen wie die Harvard-Architektur oder die geänderte von-Online-Architektur, die getrennte Programm- und Datenspeicher verwenden (einige Zeiten sogar gleichzeitigen Zugriff auf mehrere Datenbusse). DSP können manchmal auf die Unterstützung von Code angewiesen sein, um sich über Karhierarchien und die damit verbundenen Verzögerungen zu informieren. Dies ist ein Gewinn, der eine bessere Leistung ermöglicht. Hinzu kommt, dass DMA umfassend eingesetzt wird. Umgang mit und virtuellen Speicheranbietern verwenden häufig Multi-tasking-Betriebssysteme, haben aber keine Unterstützung für den virtuellen Gedächtnis- oder Gedächtnisschutz. Betriebssysteme, die virtuelles Gedächtnis verwenden, erfordern mehr Zeit für den Kontextwechsel zwischen Prozessen, die zu spät sind. Hardware-Modulo-Adresse erlaubt es, Kreislaufpuffer einzuführen, die ohne Prüfung für die Umhüllung von Bit-reversed-Anschlüssen durchgeführt werden müssen, ein spezieller Adressmodus, der für die Berechnung der FFTs Exclusion eines Speicher-Management-Einheits-Hintergrunds vor dem Konvent von eigenständigen digitalen Signal-Chip-Chips (DSP) nützlich ist, frühe digitale Signalverarbeitungsanwendungen wurden in der Regel mit Bitslice-Chips implementiert. AMD 2901 Bit-Slice mit seiner Familie der Komponenten war eine sehr beliebte Wahl. Es gab Referenzmuster von AMD, aber sehr häufig waren die Besonderheiten eines bestimmten Entwurfs spezifisch. Diese Bitschichten würden manchmal einen peripheren Multiplikatorchip enthalten. Beispiele für diese Multiplikatoren waren eine Reihe von TRW, darunter die TDC1008 und TDC1010101010, von denen einige einen Akkumulator enthielten und die erforderliche Multiakkumulierung (MAC) ermöglichen. Elektronische Signalverarbeitung wurde in den siebziger Jahren durch die breite Einführung des MOSFET (Metall-Oxide-semiconductor-Feld-Effekt-Transistor oder MOS-Transistor) revolutioniert, war MOS integrierte Schaltkreis die Grundlage für die ersten Mikroprozessoren und Mikroprozessoren in den frühen siebziger Jahren und dann die ersten One-Chip-Chip-Anbieter in den späten siebziger Jahren. Eine weitere wichtige Entwicklung der digitalen Signalverarbeitung war die Datenkompression. Lineare prädiktive Kodierung (LPC) wurde erstmals von Fumitada Itakura von der Nagoya University und Shuzo Saito von Nippon Research und Telefon (NTT) im Jahr 1966 entwickelt und anschließend von Bishnu S. Atal und Manfred R. Schroeder in Bell Labs während der frühen bis-1970er entwickelt, die die Grundlage für die ersten Reden-Synthese-Chips in den späten 1970er Jahren bilden. Nasir Ahmed wurde Anfang der siebziger Jahre erstmals von Nasir Ahmed vorgeschlagen und wurde seit weitem in DSP-Chips umgesetzt, mit vielen Unternehmen, die auf DCT-Technologie basierende DSP-Chips entwickeln. DCT werden häufig für die Kodierung, Entschlüsselung, Videocode, Audiocode, Multiplexing, Steuerungssignale, Signalgebung, analoge Umstellung, Formatierung von Luminance- und Farbunterschieden und Farbformate wie YUV444 und YUV411. verwendet. DCTs werden auch für die Kodierung von Operationen wie Bewegungsabschätzung, Bewegungsausgleich, Interrahmenvorhersage, Quantisierung, perspektive Gewichtung, entropy-Kodierung, variable Kodierung und Bewegungsvektoren verwendet und Decode-Operationen wie die umgekehrte Operation zwischen verschiedenen Farbformaten (YIQ, YUV und LU) zu Anzeigezwecken. DCTs werden auch häufig für hochauflösendes Fernsehen (HDTV) verwendet. Entwicklung Im Jahr 1976 schlug Richard Wiggins vor, das Konzept der Rede und des Drehbuchs an Paul Breedlove, Larry Brantingham und Gene Frantz in der Forschungseinrichtung Texas Instruments' in der Region „Blume“ zu richten. Zwei Jahre später im Jahr 1978 haben sie die erste Rede und die erste Tablette produziert, wobei das technische Zentrum das TMS5100, das erste digitale Signalverarbeitungsunternehmen der Branche, war. Sie hat auch andere Meilensteine gesetzt, die den ersten Chip bilden, um lineare prädiktive Kodierung zu verwenden, um die Redesynthese zu erfüllen. Der Chip wurde mit einem 7 μm PMOS-Verbund möglich. 1978 veröffentlichte American Microsystems (AMI) das S2811. AMI S2811 "Signalverarbeitung peripher", wie viele spätere Anbieter, verfügt über einen Hardware Multiplikator, der es ermöglicht, sich in einer einzigen Anleitung zu vermehren. Der S2281 war der erste integrierte Schaltchip, der speziell als DSP konzipiert wurde und mit VMOS (V-groove MOS) hergestellt wurde, eine Technologie, die bisher nicht Massen produziert wurde. Es wurde als Mikroprozessor Peripherie für Motorola 6800 konzipiert und musste vom Gastgeber paraphiert werden. Das S2811 war auf dem Markt nicht erfolgreich. Intel hat 1979 den 2920 als „analog-Signalprozessor“ veröffentlicht. Es hatte einen On-Chip ADC/DAC mit einem internen Signalprozessor, aber es hat keinen Hardware Multiplikator und war nicht erfolgreich auf dem Markt. 1980 wurden auf der Internationalen Solid-Staat-Abonnement-Konferenz der Nippon Electric Corporations NEC μPD7720 und AT & T's DSP1 die ersten eigenständigen, vollständigen Anbieter vorgestellt. Beide Verarbeiter wurden von der Forschung im öffentlichen Telefonnetz (PSTN) inspiriert. Die μPD7720, die für Sprachanwendungen eingeführt wurde, war eines der erfolgreichsten frühen Anbieter. The Altamira DX-1 war ein weiterer frühkindlicher Anbieter, der vier große Pipelines mit verzögerten Filialen und Branchenvorhersagen nutzte. Ein weiterer Anbieter, der 1983 von Texas Instruments (TI) produziert wurde, hat sich als noch größerer Erfolg erwiesen. Sie stützte sich auf die Harvard-Architektur und hatte somit eine separate Anleitung und Datenspeicher. Sie hatte bereits eine spezielle Anleitung mit Anweisungen wie Last-and-akkumulation oder Multi-and-accumnulat. Es könnte auf 16-bit-Nummern arbeiten und 390 ns für einen multi-plizierten Betrieb benötigt werden. TI ist nun der Marktführer im Allgemeinen. Rund fünf Jahre später begann die zweite Generation von ISPs zu verbreiten. Sie hatten 3 Speicher für die gleichzeitige Lagerung von zwei Betrieben und enthielten Hardware, um die Engleitungen zu beschleunigen; sie hatten auch eine Adresseinheit, die in der Lage ist, sich mit dem Anschluß zu befassen. Manche von ihnen, die auf 24bit-variablen betrieben werden, und ein typisches Modell, das nur rund 21 ns für einen MAC benötigt. Mitglieder dieser Generation waren z.B. der AT &T DSP16A oder der Motorola 56000. Die wichtigste Verbesserung der dritten Generation war das Auftreten von anwendungsspezifischen Einheiten und Anweisungen auf dem Datenweg oder manchmal als Koprozessoren. Diese Einheiten ermöglichten eine direkte Hardware-Beschleunigung sehr spezifischer, aber komplexer mathematischer Probleme wie die Vierer-Transform- oder Matrix-Operationen. Manche Chips wie das Motorola MC68356 enthielten sogar mehr als ein Prozessorkern, um parallel zu arbeiten. Andere Anbieter aus dem Jahr 1995 sind die TI TMS320C541 oder die TMS 320C80. Die vierte Generation ist am besten durch die Änderungen in der vorgeschriebenen Anleitung und der Anleitung/Decode gekennzeichnet. SIMD-Erweiterungen wurden hinzugefügt, und VLIW und die Superscalar-Architektur erschien. Wie immer haben sich die Uhrgeschwindigkeiten erhöht; jetzt wurde ein 3 ns MAC möglich. moderne Anbieter moderner Signalhersteller erzielen höhere Leistung; dies ist teilweise auf technologische und architektonische Fortschritte wie niedrigere Designregeln, schnelles Zwei-Level-Cache, (E)DMA-Sender und ein breiteres Bussystem zurückzuführen. Keines aller Anbieter bieten die gleiche Geschwindigkeit und viele Arten von Signalverarbeitern, jeder von ihnen ist besser für eine bestimmte Aufgabe geeignet, was von etwa US$1,50 bis US$300 reicht. Texas Instruments stellt die C6000-Reihenanbieter her, die eine Uhrgeschwindigkeit von 1,2 GHz aufweisen und gesonderte Anweisungen und Datenfilter durchführen. Sie verfügen auch über einen 8 MiB 2nd-Niveau und 64 EDMA-Kanäle. Die Top-Modelle sind in der Lage, bis zu 8000 MIPS (Millionen von Anweisungen pro Sekunde), VLIW (sehr lange Unterrichtsform), acht Operationen pro Uhr und sind mit einer breiten Palette von externen Peripheriegeräten und verschiedenen Bussen (PCI/serial/...) vereinbar. TMS320C6474 Chips haben jeweils drei solche DSP, und die neueste Generation C6000 Chips unterstützt schwimmende Stelle sowie die Festnetz-Point-Verarbeitung. Freescale produziert eine Multi-core-Sender-Familie, die MSC81xx. Die MSC81xx basiert auf den StarCore Architecture Prozessoren und den neuesten MSC8144 DSP kombiniert vier programmierbare SC3400 StarCores. K3400 Star Kern des Kerns des Kerns ist eine Uhrgeschwindigkeit von 1 GHz. XMOS stellt eine multi-core multithreadierte Linie des Prozessors her, die gut für den Einsatz von DSP geeignet ist, sie kommen in verschiedenen Geschwindigkeiten zwischen 400 und 1600 MIPS. Die Verarbeiter verfügen über eine multidimensionale Architektur, die bis zu 8 Echtzeit-Spitze pro Kern ermöglicht, was bedeutet, dass ein 4 Kerngerät bis zu 32 Echtzeit-Spitze unterstützt. Logs kommunizieren miteinander mit gepufferten Kanälen, die bis zu 80 Mbit/s in der Lage sind. Die Geräte sind leicht programmierbar in C und zielen darauf ab, die Kluft zwischen herkömmlichen Mikro-Kontrollen und FPGAs CEVA, Inc. herzustellen und Lizenzen für drei Familien von DSP zu erteilen. vielleicht die am besten bekannte und am weitesten verbreitet ist die CEVA-Teakkawa-Familie, eine klassische, auf dem Gedächtnis basierende Architektur, mit 16-bit- oder 32-bit-Sprachbreiten und einzelnen oder zwei MACs. Die CEVA-X-Switch-Familie bietet eine Kombination aus VLIW und SIMD-Architekturen, mit verschiedenen Familienmitgliedern, die Dual- oder vier 16-bit- MACs anbieten. Die CEVA-XC DSP-Familienziele für Software-definierte Funk (SDR)-Modusm gestalten und nutzen eine einzigartige Kombination aus VLIW und Vector-Architekturen mit 32 16-bit MACs. Analoge Geräte produzieren den SHARC-basierten DSP und Leistungsspektrum von 66 MHz/198 MFLOPS (Millionen schwimmende Operationen pro Sekunde) bis 400 MHz/2400 MFLOPS. Manche Modelle unterstützen mehrere Multiplikatoren und ALUs, SIMD-Anweisungen und Audioverarbeitungsspezifische Komponenten und Peripheriegeräte. Die Blackfin-Familie von eingebetteten digitalen Signalverarbeitern verbindet die Merkmale eines ISP mit denen eines allgemein verwendeten Prozessors. Infolgedessen können diese Verarbeiter einfache Betriebssysteme wie μC2.0, Geschwindigkeit und Nucleus RTOS betreiben, während sie auf Echtzeit-Daten arbeiten. NXP Halbleiter produzieren DSP auf der Grundlage der TriMedia VLIW-Technologie, optimiert für Audio- und Videoverarbeitung. In einigen Produkten ist der DSP-Kernkern als fester Block in ein SoC versteckt, aber NXP bietet auch eine Reihe flexibler zentraler Medienverarbeiter. Die TriMedia-Media-Verarbeiter unterstützen sowohl feste Arithmetic als auch schwimmende Arithmetic und verfügen über spezielle Anweisungen, um komplexe Filter und Entropy-Kodierung zu bewältigen. CSR stellt die Familie von SoCs her, die einen oder mehrere Standard-Plattformen enthalten, die für die Verarbeitung von Dokumentationsdaten für Scanner- und Kopieranwendungen optimiert sind. Mikrochip Technology stellt die PIC24-basierte dsPIC-Linie von ISPs her. Im Jahr 2004 wurde der dsPIC für Anwendungen entwickelt, die einen echten DSP benötigen, sowie einen echten Mikro-Betreiber wie Motorsteuerung und Stromversorgung. Das dsPIC läuft bis zu 40MIPS und unterstützt 16 Bit- Fixpunkt MAC, Bitumkehr und modulo Adressen sowie DMA. Die meisten Anbieter verwenden fixe Arithmetic, weil in der realen Welt die von schwimmenden Punkten bereitgestellte zusätzliche Bandbreite nicht benötigt wird, und es gibt einen großen Geschwindigkeitsgewinn und Kostenvorteile aufgrund einer geringeren Komplexität der Hardware. Schwimmen Anbieter können in Anwendungen, in denen ein breites dynamisches Spektrum erforderlich ist, unwertbar sein. Produktentwickler können auch schwimmende Point-Anbieter verwenden, um die Kosten und Komplexität der Softwareentwicklung im Austausch für teurere Hardware zu senken, da es in der Regel einfacher ist, Algorithmen in schwimmenden Punkten anzuwenden. Softwares sind im Allgemeinen integrierte Schaltkreise, aber die Funktionalität von DSP kann auch durch Verwendung von programmierbaren Spitzenchips (FPGAs) hergestellt werden. Interaktiven allgemeinen RISC-Verarbeitern werden immer mehr DSP wie in der Funktionalität. Beispielsweise umfassen die OMAP3-Verarbeiter einen ARM Cortex-A8 und C6000 DSP. In Kommunikation bringt eine neue Kategorie von DSPs, die die Fusion sowohl von DSP-Funktionen als auch von H/W-Beschleunigungsfunktion anbieten, ihren Weg in den Mainstream. Modem-Verarbeiter umfassen ASOCS ModemX und CEVA's XC4000. Im Mai 2018 verabschiedete die von der Siemens Research Institute of Electronics Technology of China Electronics Technology Group entwickelte Huarui-2 die Akzeptanz. Mit einer Verarbeitungsgeschwindigkeit von 0,4 TFLOPS kann der Chip bessere Leistung erzielen als die aktuellen Mainstream-Chips. Das Designteam hat begonnen, Huarui-3 zu schaffen, das eine Verarbeitungsgeschwindigkeit auf TFLOPS-Ebene und eine Unterstützung für künstliche Intelligenz hat. Siehe auch Digital Signal für die Verarbeitungseinheit für die digitale Signaltechnik auf einer Chip-Hardware Vision-Verarbeitungseinheit MDSP – ein Multiprozessor OpenCL Referenzen Externe Links DSP Online Book Pocket Guide to Prozessoren für DSP - Berkeley Design Technology, INC