test compile precise-output
set unwind_info=false
target riscv64 has_zca

function %c_add(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = iadd.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   add a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.add a0, a1
;   c.jr ra

function %c_mv(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  return v1
}

; VCode:
; block0:
;   mv a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.mv a0, a1
;   c.jr ra

function %c_mv_ori(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bor_imm.i64 v1, 0
  return v2
}

; VCode:
; block0:
;   ori a0,a1,0
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.mv a0, a1
;   c.jr ra

function %c_and(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = band.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   and a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.and a0, a1
;   c.jr ra

function %c_or(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bor.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   or a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.or a0, a1
;   c.jr ra

function %c_xor(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bxor.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   xor a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.xor a0, a1
;   c.jr ra

function %c_sub(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = isub.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   sub a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.sub a0, a1
;   c.jr ra

function %c_add_w(i32, i32) -> i64 {
block0(v0: i32, v1: i32):
    v2 = iadd.i32 v0, v1
    v3 = sextend.i64 v2
    return v3
}

; VCode:
; block0:
;   addw a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addw a0, a1
;   c.jr ra

function %c_sub_w(i32, i32) -> i64 {
block0(v0: i32, v1: i32):
    v2 = isub.i32 v0, v1
    v3 = sextend.i64 v2
    return v3
}

; VCode:
; block0:
;   subw a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.subw a0, a1
;   c.jr ra

;; The select emits a `c.j` instruction.
function %c_j(i8, i8, i8) -> i8 {
block0(v0: i8, v1: i8, v2: i8):
  v3 = select.i8 v0, v1, v2
  return v3
}

; VCode:
; block0:
;   andi a4,a0,255
;   select_i8 a0,a1,a2##condition=a4
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   andi a4, a0, 0xff
;   beqz a4, 8
;   c.mv a0, a1
;   c.j 4
;   c.mv a0, a2
;   c.jr ra

;; Tail call's use `c.jr`
function %call_i8(i8) -> i8 tail {
    fn0 = %callee_i8(i8) -> i8 tail

block0(v0: i8):
    return_call fn0(v0)
}

; VCode:
;   add sp,-16
;   sd ra,8(sp)
;   sd fp,0(sp)
;   mv fp,sp
; block0:
;   load_sym a2,%callee_i8+0
;   return_call_ind a2 old_stack_arg_size:0 new_stack_arg_size:0 s1=s1
;
; Disassembled:
; block0: ; offset 0x0
;   c.addi16sp sp, -0x10
;   sd ra, 8(sp)
;   sd s0, 0(sp)
;   c.mv s0, sp
; block1: ; offset 0xc
;   auipc a2, 0
;   ld a2, 0xa(a2)
;   c.j 0xa
;   c.unimp ; reloc_external Abs8 %callee_i8 0
;   c.unimp
;   c.unimp
;   c.unimp
;   ld ra, 8(s0)
;   ld t6, 0(s0)
;   addi sp, s0, 0x10
;   c.mv s0, t6
;   c.jr a2

function %c_ret(i32) -> i32 {
block0(v0: i32):
    return v0
}

; VCode:
; block0:
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.jr ra


function %call_ind(i64, i64) -> i64 {
    sig0 = (i64) -> i64
block0(v0: i64, v1: i64):
    v2 = call_indirect.i64 sig0, v1(v0)
    return v2
}

; VCode:
;   add sp,-16
;   sd ra,8(sp)
;   sd fp,0(sp)
;   mv fp,sp
; block0:
;   callind a1
;   ld ra,8(sp)
;   ld fp,0(sp)
;   add sp,+16
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addi16sp sp, -0x10
;   sd ra, 8(sp)
;   sd s0, 0(sp)
;   c.mv s0, sp
; block1: ; offset 0xc
;   c.jalr a1
;   ld ra, 8(sp)
;   ld s0, 0(sp)
;   c.addi16sp sp, 0x10
;   c.jr ra

function %c_ebreak() {
block0:
  debugtrap
  return
}

; VCode:
; block0:
;   ebreak
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.ebreak
;   c.jr ra

function %c_unimp() {
block0:
  trap user0
}

; VCode:
; block0:
;   udf##trap_code=user0
;
; Disassembled:
; block0: ; offset 0x0
;   c.unimp ; trap: user0


function %c_addi_max(i64) -> i64 {
block0(v0: i64):
  v2 = iadd_imm.i64 v0, 31
  return v2
}

; VCode:
; block0:
;   addi a0,a0,31
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addi a0, 0x1f
;   c.jr ra

function %c_addi_min(i64) -> i64 {
block0(v0: i64):
  v2 = iadd_imm.i64 v0, -32
  return v2
}

; VCode:
; block0:
;   addi a0,a0,-32
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addi a0, -0x20
;   c.jr ra

function %c_sext_w(i32) -> i64 {
block0(v0: i32):
  v1 = sextend.i64 v0
  return v1
}

; VCode:
; block0:
;   sext.w a0,a0
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addiw a0, 0
;   c.jr ra

function %c_addiw(i32) -> i64 {
block0(v0: i32):
  v1 = iadd_imm.i32 v0, -32
  v2 = sextend.i64 v1
  return v2
}

; VCode:
; block0:
;   addiw a0,a0,-32
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addiw a0, -0x20
;   c.jr ra

function %c_addi16sp() -> i64 {
  ss0 = explicit_slot 8

block0:
  v0 = stack_addr.i64 ss0
  return v0
}

; VCode:
;   add sp,-16
;   sd ra,8(sp)
;   sd fp,0(sp)
;   mv fp,sp
;   add sp,-16
; block0:
;   load_addr a0,0(nominal_sp)
;   add sp,+16
;   ld ra,8(sp)
;   ld fp,0(sp)
;   add sp,+16
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addi16sp sp, -0x10
;   sd ra, 8(sp)
;   sd s0, 0(sp)
;   c.mv s0, sp
;   c.addi16sp sp, -0x10
; block1: ; offset 0xe
;   c.mv a0, sp
;   c.addi16sp sp, 0x10
;   ld ra, 8(sp)
;   ld s0, 0(sp)
;   c.addi16sp sp, 0x10
;   c.jr ra

function %c_slli(i64) -> i64 {
block0(v0: i64):
  v1 = ishl_imm.i64 v0, 63
  return v1
}

; VCode:
; block0:
;   slli a0,a0,63
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.slli a0, 0x3f
;   c.jr ra


function %c_addi4spn() -> i64 {
  ss0 = explicit_slot 64

block0:
  v0 = stack_addr.i64 ss0+24
  return v0
}

; VCode:
;   add sp,-16
;   sd ra,8(sp)
;   sd fp,0(sp)
;   mv fp,sp
;   add sp,-64
; block0:
;   load_addr a0,24(nominal_sp)
;   add sp,+64
;   ld ra,8(sp)
;   ld fp,0(sp)
;   add sp,+16
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   c.addi16sp sp, -0x10
;   sd ra, 8(sp)
;   sd s0, 0(sp)
;   c.mv s0, sp
;   c.addi16sp sp, -0x40
; block1: ; offset 0xe
;   c.addi4spn a0, sp, 0x18
;   c.addi16sp sp, 0x40
;   ld ra, 8(sp)
;   ld s0, 0(sp)
;   c.addi16sp sp, 0x10
;   c.jr ra

