<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèº‚Äçüåæ üèÖ ‚òòÔ∏è Componentes de hardware del MPS a bordo del luchador de ataque unificado F-35 ü§òüèæ üëÜüèº üë∏üèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Las prioridades de la aviaci√≥n militar moderna se centran en una conciencia situacional de alta calidad, por lo que el caza moderno es un enjambre de ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Componentes de hardware del MPS a bordo del luchador de ataque unificado F-35</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/453538/"><p> Las prioridades de la aviaci√≥n militar moderna se centran en una conciencia situacional de alta calidad, por lo que el caza moderno es un enjambre de sensores de alta tecnolog√≠a.  La informaci√≥n de estos sensores es recopilada, procesada y presentada al usuario por un sistema de microprocesador (MPS) incorporado.  Ayer, se usaron h√≠bridos HPEC (incluyendo CPU, GPU y FPGA) para implementarlo.  Hoy, para su implementaci√≥n, se utilizan sistemas SoC de un solo chip, que, adem√°s de ensamblar todos los componentes en un conjunto de chips, tambi√©n organizan una red intra-chip (NoC) como alternativa a la red troncal tradicional de transmisi√≥n de datos.  Ma√±ana, cuando los sistemas SoC se vuelvan a√∫n m√°s maduros, se espera la llegada de la nanoelectr√≥nica polim√≥rfica, lo que dar√° un aumento significativo en la productividad y reducir√° la tasa de obsolescencia. </p><br><p><img src="https://habrastorage.org/webt/ta/s5/kp/tas5kpr3zp5rfqyobt6jftnfmac.jpeg"></p><a name="habracut"></a><br><h2 id="vvedenie">  Introduccion </h2><br><p>  Si en la era de los combatientes de cuarta generaci√≥n los indicadores de superioridad en el combate eran la alta velocidad y el consumo econ√≥mico de energ√≠a, entonces en la era de los combatientes de quinta generaci√≥n la superioridad del combate se mide, en primer lugar, por la calidad de la conciencia situacional.  [6] Por lo tanto, un luchador moderno es un enjambre volador de todo tipo de sensores de alta tecnolog√≠a, que proporciona un total de "conciencia situacional de 360 ‚Äã‚Äãgrados".  [5] La recopilaci√≥n de informaci√≥n de estos sensores, su procesamiento y el rendimiento digerible para el piloto requieren una enorme potencia inform√°tica. </p><br><p>  Todos estos c√°lculos deben realizarse a bordo, ya que la intensidad total del flujo de datos de entrada de todo el enjambre de sensores (c√°maras de video, radares, sensores ultravioleta e infrarrojos, lidar, sonar, etc.) excede el ancho de banda de los canales externos <em>de</em> comunicaci√≥n de <em>alta velocidad</em> al menos 1000 veces.  [2] El procesamiento de se√±al a bordo tambi√©n es atractivo porque permite al piloto recibir informaci√≥n relevante en tiempo real. </p><br><p>  Por "digestibilidad de la presentaci√≥n" se entiende que toda la informaci√≥n, por muy heterog√©nea que sea, debe sintetizarse en una √∫nica "imagen teatral de hostilidades", [9] cuya interpretaci√≥n no debe convertirse en una tarea anal√≠tica desconcertante (como lo era en la antig√ºedad). modelos de combate, donde el piloto ten√≠a que monitorear simult√°neamente una docena de pantallas). </p><br><p><img src="https://habrastorage.org/webt/rq/xs/i-/rqxsi-lsxfmne0ezskgy8vftidy.jpeg"></p><br><h2 id="vysokoproizvoditelnaya-integrirovannaya-sistema">  Sistema integrado de alto rendimiento. </h2><br><p>  La responsabilidad de esta producci√≥n teatral, o para decirlo de manera m√°s formal, la responsabilidad de resolver esta compleja tarea dif√≠cil recae en el MPS integrado, que adem√°s del alto rendimiento tambi√©n deber√≠a proporcionar un nivel suficientemente bajo de SWaP (tama√±o, peso y consumo de energ√≠a), que en s√≠ mismo es un "problema permanente". ".  [8] Hoy, una soluci√≥n popular (pero no la m√°s avanzada) a este respecto es el uso de tres procesadores diversos ubicados en un paquete: CPU, GPU y FPGA.  El nombre establecido para este h√≠brido es HPEC (Sistema integrado de alto rendimiento).  [2] La clave para ello, un h√≠brido, de una implementaci√≥n exitosa es la arquitectura reflexiva del MPS, que toma las mejores caracter√≠sticas de cada procesador y evita sus debilidades.  El objetivo de la arquitectura HPEC es lograr el efecto de sinergia, cuando el rendimiento del sistema h√≠brido final excede significativamente el rendimiento total de sus componentes.  T.O.  La arquitectura h√≠brida combina varios tipos diferentes de procesadores en un solo paquete.  La idea es que si usa las fortalezas de cada componente individual, puede construir un sistema HPEC avanzado, lo que resultar√° en un rendimiento sorprendente, y su beb√© ser√° un beb√© SWAP.  [10] Consideremos con m√°s detalle cada uno de los tres componentes de la arquitectura HPEC. </p><br><p><img src="https://habrastorage.org/webt/3u/yp/mt/3uypmt1jusk3wfuohmp_ajhfm0q.jpeg">  <em>Ejemplo h√≠brido de HPEC</em> </p><br><div class="spoiler">  <b class="spoiler_title">Barra lateral: un ejemplo en vivo de un h√≠brido HPEC</b> <div class="spoiler_text"><p>  Como ilustraci√≥n en vivo del h√≠brido HPEC, puede usar la c√°mara port√°til AdLink NEON-1040 x86 (4 megap√≠xeles, 60 cuadros por segundo), dise√±ada para entornos hostiles.  Est√° equipado con FPGA y GPU que proporcionan tecnolog√≠as avanzadas de procesamiento de im√°genes, as√≠ como una CPU de cuatro n√∫cleos (Intel Atom, 1.9 GHz), para que los algoritmos de procesamiento se puedan implementar como programas compatibles con x86.  Adem√°s, la c√°mara tiene 32 GB de espacio en disco a bordo, donde puede almacenar videos, programas y datos de archivo.  [13] <img src="https://habrastorage.org/webt/m_/2l/rf/m_2lrfpbbsxc5rc-5ywaprign0g.jpeg">  <em>C√°mara AdLink</em> </p></div></div><br><p>  La ventaja de FPGA es que los algoritmos se implementan en √©l en hardware, y tal implementaci√≥n, como saben, siempre es m√°s r√°pida.  Adem√°s, operando a velocidades de reloj relativamente bajas del orden de cientos de MHz, los FPGA pueden realizar decenas de miles de c√°lculos por ciclo de reloj y a√∫n consumen mucha menos energ√≠a que las GPU.  FPGA tambi√©n es dif√≠cil de competir en tiempo de respuesta (cientos de nanosegundos frente a una docena de microsegundos que la GPU puede proporcionar).  Tambi√©n vale la pena se√±alar que los FPGA modernos tienen la capacidad de reconfigurarse din√°micamente: pueden reprogramarse sobre la marcha (sin reiniciar ni detenerse), para adaptar los algoritmos a las condiciones operativas cambiantes.  Por lo tanto, FPGA (por ejemplo, Xilinx) es bueno para el procesamiento primario de los datos recibidos de los sensores.  Tamiza la informaci√≥n en bruto proveniente de los sensores y pasa a un flujo √∫til m√°s comprimido.  FPGA es indispensable aqu√≠, porque un flujo de datos homog√©neo, cuyo procesamiento tambi√©n es f√°cil de paralelizar, es exactamente la tarea donde FPGA es el l√≠der del g√©nero. </p><br><div class="spoiler">  <b class="spoiler_title">Barra lateral: Dise√±o de un DSP en FPGA</b> <div class="spoiler_text"><p>  Tradicionalmente, los FPGA se programan en el lenguaje VHDL de bajo nivel.  Sin embargo, Xilinx pudo integrar el proceso de desarrollo con un entorno de herramientas tan poderoso como MathWorks Simulink.  Una de las buenas caracter√≠sticas de Simulink es su integraci√≥n con MatLab, que a su vez es la herramienta de modelado de algoritmos m√°s popular para el procesamiento de se√±ales militares y comerciales;  En cuanto al dise√±o de componentes DSP, aqu√≠ MatLab es generalmente el est√°ndar de facto.  Dicha integraci√≥n permite al desarrollador usar c√≥digos de software y utilidades desarrolladas en MatLab.  Lo que a su vez facilita y acelera el ciclo de dise√±o.  Particularmente porque la parte principal de probar el sistema final es pasar al entorno MatLab, donde es mucho m√°s conveniente hacerlo que cuando se trabaja con herramientas FPGA tradicionales.  [1] </p></div></div><br><p>  <strong>Los FPGA</strong> son actualmente el n√∫cleo de los subsistemas m√°s cr√≠ticos del MPS a bordo de la aviaci√≥n militar: una computadora de control a bordo, un sistema de navegaci√≥n, pantallas de cabina, sistemas de frenado, reguladores de temperatura y presi√≥n de cabina, dispositivos de iluminaci√≥n y unidades de control de motores de aeronaves.  [14] Los FPGA tambi√©n son el n√∫cleo de las comunicaciones de red a bordo, los sistemas de gu√≠a electro√≥pticos y otros tipos de computaci√≥n intensiva intensiva en recursos para "m√≥dulos de avi√≥nica integrados" (IMA) a bordo de un "caza de ataque unificado" (JSF), como el F-35.  [5] </p><br><p>  <strong>GPU</strong> (por ejemplo, Nvidia Tesla): buena para el procesamiento paralelo de algoritmos con matem√°tica intensiva y coma flotante.  Lo hace mejor que FPGA y CPU.  El dise√±o paralelo masivo de la GPU, que consta de varios cientos de n√∫cleos, le permite procesar algoritmos paralelos mucho m√°s r√°pido que la CPU.  FPGA tambi√©n es bueno en el procesamiento paralelo, por supuesto, pero no en lo que respecta a las operaciones de punto flotante.  FPGA por s√≠ solo no sabe c√≥mo hacerlos, mientras que la GPU moderna proporciona un bill√≥n de operaciones de punto flotante por segundo, lo que, por ejemplo, es muy √∫til para tareas como unir varias transmisiones de video de gigapixel. </p><br><p>  <strong>Una CPU multin√∫cleo</strong> (por ejemplo, Intel Core i7) es buena para el procesamiento cognitivo. </p><br><p>  Por lo tanto, tomando las mejores caracter√≠sticas de todos los procesadores y evitando sus debilidades, puede lograr una potencia inform√°tica extraordinaria.  Adem√°s, se pueden incluir otros procesadores especializados en HPEC para lograr un rendimiento a√∫n mayor.  Por ejemplo, para resolver los problemas de un sistema de navegaci√≥n a bordo, se puede usar PPU (Unidad de procesamiento de f√≠sica): un acelerador de hardware de c√°lculos f√≠sicos optimizado para trabajar con la din√°mica de s√≥lidos, l√≠quidos y cuerpos blandos, para la detecci√≥n de colisiones, para el an√°lisis de elementos finitos, para analizar fallas de objetos y etc.  [11] Otros ejemplos de procesadores especializados son un acelerador de hardware para el procesamiento de se√±ales de radar [1] y un acelerador de hardware para el an√°lisis de gr√°ficos, [12] que ser√° indispensable para el procesamiento de "grandes datos".  En el futuro previsible, debido a la reducci√≥n en el costo del hardware y la simplificaci√≥n del proceso de su desarrollo, se espera la aparici√≥n de una amplia variedad de aceleradores de hardware, que complementar√°n el "sistema peri√≥dico de computaci√≥n de elementos primarios", [10] debido a lo cual el proceso alqu√≠mico de dise√±o de ingenier√≠a ser√° a√∫n m√°s efectivo. </p><br><div class="spoiler">  <b class="spoiler_title">Barra lateral: HPEC en un solo conjunto de chips</b> <div class="spoiler_text"><p>  Los desarrolladores de los elementos de alto rendimiento de la industria militar (HPEC) a menudo usan un d√∫o de un procesador superior de Intel y FPGA de Altera.  Respondiendo a las necesidades de los desarrolladores, Intel integra <em>hoy</em> Altera FPGA (que recientemente se convirti√≥ en parte de Intel) en sus procesadores de gama alta.  <em>Ma√±ana,</em> Intel planea brindar a los desarrolladores la oportunidad de personalizar los procesadores, con sus propios componentes ASIC, para lo cual est√° colaborando con eASIC.  [4] El inter√©s en los componentes ASIC se debe al hecho de que no importa cu√°n r√°pidos y eficientes sean los componentes FPGA, los proveedores ASIC prometen duplicar el rendimiento con una reducci√≥n del 80 por ciento en el consumo de energ√≠a.  [3] </p></div></div><br><h2 id="usadka-mps-na-odin-chipset">  Reducir MPS en un chipset </h2><br><p>  Entonces, analizamos la arquitectura HPEC, que puede proporcionar un alto rendimiento con un nivel bastante bajo de SWaP.  Sin embargo, a este respecto hay una soluci√≥n m√°s avanzada: el concepto de SoC, cuya esencia es <em>colocar todo el sistema de microprocesador en un conjunto de chips</em> .  SoC combina la capacidad de programaci√≥n del procesador con la capacidad de configuraci√≥n del hardware FPGA, proporcionando un nivel inigualable de rendimiento, flexibilidad y escalabilidad del sistema. </p><br><p>  Un cambio significativo en este aspecto hacia el componente de software hace posible crear sistemas multifuncionales con capacidades cada vez mayores y un tama√±o y costo cada vez menores.  El uso de componentes reprogramables tambi√©n permite actualizaciones m√°s baratas y r√°pidas de sistemas heredados, sin la necesidad de actualizaciones de hardware con cada mejora incremental en su arquitectura, lo cual es especialmente importante para la industria militar. </p><br><p><img src="https://habrastorage.org/webt/qz/qa/ty/qzqatytbp3f9_aerpdve-gs1lqy.jpeg"></p><br><p>  Un sistema SoC t√≠pico incluye: </p><br><ul><li>  microcontrolador, CPU multin√∫cleo o n√∫cleo DSP; </li><li>  bloques de memoria, con una opci√≥n de: ROM, RAM, EEPROM y flash; </li><li>  temporizadores, incluidos generadores y bucles de fase bloqueada; </li><li>  dispositivos perif√©ricos, incluidos contadores de tiempo, temporizadores en tiempo real, generadores de encendido y reinicio; </li><li>  interfaces externas, incluidas las comunes: USB, FireWire, Ethernet, USART y SPI; </li><li>  interfaces anal√≥gicas, incluidos bloques DAC y ADC; </li><li>  reguladores de voltaje y circuitos de administraci√≥n de energ√≠a; </li><li>  buses de transmisi√≥n de datos a trav√©s de los cuales todos los bloques anteriores intercambian informaci√≥n; </li><li>  Controladores DMA ubicados entre interfaces externas y memoria, que le permiten intercambiar datos sin pasar por el n√∫cleo del procesador, lo que aumenta el rendimiento de SoC. </li></ul><br><p>  La nueva tendencia en una integraci√≥n de SoC a tan gran escala, cuyo colmo fue la creciente popularidad de los procesadores de ocho n√∫cleos, es la "red intra-chip" (NoC).  Este concepto sugiere <em>abandonar los buses de transferencia de datos tradicionales y reemplazarlos con una red dentro del chip</em> .  Por ejemplo, Arteris Inc utiliza el concepto NoC para administrar el tr√°fico dentro del chip y las se√±ales de control de intercambio, lo que resulta en un aumento significativo en el rendimiento.  [7] </p><br><p><img src="https://habrastorage.org/webt/we/f-/h-/wef-h-upv8tjyyvczkgzgvfdgjq.jpeg">  <em>SoC System Architecture por Arteris Inc</em> </p><br><div class="spoiler">  <b class="spoiler_title">Cuadro: un ejemplo en vivo de un sistema SoC</b> <div class="spoiler_text"><p>  Un ejemplo vivo de un sistema SoC es Xilinx 'Zynq Ultrascale + MPSoC.  Este es un verdadero SoC todo incluido.  En su placa se encuentran: 1) l√≥gica programable, 2) sistemas de procesador ARM A53 de cuatro n√∫cleos de 64 bits, 3) memoria, 4) funciones de seguridad, 5) receptores de cuatro gigabits.  ¬°Y todo esto en un chipset!  La arquitectura SoC promete a los usuarios finales muchas ventajas: un rendimiento mucho mayor, un desarrollo m√°s r√°pido y un lanzamiento al mercado, la capacidad de usar la experiencia de muchos a√±os de desarrollar soluciones algor√≠tmicas de software en el dise√±o de componentes de hardware.  [7] <img src="https://habrastorage.org/webt/ed/gp/_q/edgp_q8fynuuksjvhrp7bu_lywc.jpeg">  <em>Xilinx 'Zynq Ultrascale + MPSoC</em> </p></div></div><br><h2 id="zaklyuchenie">  Conclusi√≥n </h2><br><p>  Resumiendo la revisi√≥n de los sistemas de alto rendimiento en general, y de SoC en particular, como su representante m√°s popular en la actualidad, podemos decir que la evoluci√≥n del factor de forma peque√±o de los sistemas inform√°ticos integrados tuvo lugar tan r√°pidamente, y su impacto en la arquitectura y las capacidades del sistema es tan vasto. que los ingenieros de dise√±o pueden tardar a√±os en integrar este concepto de chip √∫nico de √∫ltima generaci√≥n en sus soluciones.  Adem√°s, dado que los esfuerzos para desarrollar sistemas SoC apuntan en gran medida a que el hardware quede obsoleto lo m√°s lentamente posible, tienden a dominar los componentes reprogramables.  Por lo tanto, hay razones para creer que la nanoelectr√≥nica del ma√±ana tendr√° la capacidad de personalizarse completamente, como resultado de lo cual la frontera entre el dise√±o del hardware y el software se borrar√° por completo.  [7] De hecho, tal evento marcar√° el comienzo de una nueva era: la nanoelectr√≥nica polim√≥rfica, que combina caracter√≠sticas tan conflictivas como la flexibilidad a nivel de software y la aceleraci√≥n de hardware de alto rendimiento.  Esto permitir√° a los desarrolladores tomar de sus arquitecturas de software y hardware existentes solo sus mejores caracter√≠sticas, y sus debilidades no son algo que ignorar (como se hace al dise√±ar una arquitectura HPEC), y en principio no se incluir√°n en el dise√±o final del dispositivo.  Al mismo tiempo, la probabilidad de lograr el efecto de sinergia (que se discuti√≥ en la discusi√≥n de la arquitectura HPEC) aumenta significativamente.  Sin duda, jugar√° un papel clave en la mejora de la calidad de la conciencia situacional, que, como se dijo al comienzo del art√≠culo, es hoy la clave de la superioridad militar.  No solo en el espacio a√©reo, sino en el resto del "teatro de operaciones". </p><br><p><img src="https://habrastorage.org/webt/fp/fb/fg/fpfbfgmcrkug9eau31yknuo8ufs.jpeg"></p><br><div class="spoiler">  <b class="spoiler_title">Bibliografia</b> <div class="spoiler_text"><ol><li>  <em>David Leas.</em>  Creaci√≥n r√°pida de prototipos de procesamiento de se√±ales de radar // Tecnolog√≠a de punta: sensores.  7 (2), 2012. pp.  76-79. </li><li>  <em>Courtney E. Howard.</em>  HPEC permite el procesamiento de datos a bordo para la vigilancia persistente // Electr√≥nica militar y aeroespacial: inform√°tica integrada de alto rendimiento.  27 (7), 2016. pp.  16-21. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Ruta de migraci√≥n ASIC basada en c√©lulas</a> . </li><li>  <em>John Keller</em>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Intel impulsar√° las ofertas integradas de microprocesador y FPGA con la adquisici√≥n de Altera</a> . </li><li>  <em>Courtney E. Howard.</em>  Procesamiento de video e imagen en el borde // Electr√≥nica militar y aeroespacial: avi√≥nica progresiva.  22 (8), 2011. </li><li>  <em>Stephanie Anne Fraioli.</em>  Soporte de inteligencia para el F-35A Lightning II // Air &amp; Space Power Journal.  30 (2), 2016. pp.  106-109. </li><li>  <em>JR Wilson.</em>  Reducci√≥n de placas en sistemas en chip // Electr√≥nica militar y aeroespacial: Gu√≠a del comprador.  27 (3), 2016. pp.  19-25. </li><li>  <em>Courtney Howard</em>  Datos solicitados: respuesta a la convocatoria de comunicaciones // Electr√≥nica militar y aeroespacial: Electr√≥nica port√°til.  27 (9), 2016. </li><li>  <em>Prelipcean G., Boscoianu M., Moisescu F.</em> Nuevas ideas sobre el soporte de inteligencia artificial en aplicaciones militares, en Avances recientes en inteligencia artificial, ingenier√≠a del conocimiento y bases de datos, AIKED'10, 2010. <br>  10. <em>John Keller.</em>  Las arquitecturas de procesadores h√≠bridos satisfacen las demandas de SWaP // Electr√≥nica militar y aeroespacial: actualizaciones de avi√≥nica.  26 (2), 2015. pp.  18-24. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">ASUS PhysX P1 (basado en PPU Ageia PhysX)</a> . </li><li>  Anuncio amplio de la agencia: Oficina jer√°rquica de tecnolog√≠a de microsistemas Identify Verify Exploit (HIVE) DARPA-BAA-16-52 10 de agosto de 2016. </li><li>  C√°mara inteligente resistente para entornos industriales presentada por ADLINK // Electr√≥nica militar y aeroespacial: inform√°tica integrada de alto rendimiento.  27 (7), 2016.p.  27) </li><li>  <em>Courtney Howard</em>  Avi√≥nica: por delante de la curva // Electr√≥nica militar y aeroespacial: innovaciones en avi√≥nica.  24 (6), 2013. pp.  10-17. </li></ol><br><p>  <strong>PS.</strong>  El art√≠culo fue publicado originalmente en <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Componentes y Tecnolog√≠as</a> . </p></div></div></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/453538/">https://habr.com/ru/post/453538/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../453526/index.html">ITSM: qu√© es y d√≥nde comenzar la implementaci√≥n</a></li>
<li><a href="../453528/index.html">Psion SIBO: PDA que ni siquiera necesitan ser emulados</a></li>
<li><a href="../453532/index.html">Documentos de la API de Xamarin: Abiertos y disponibles ahora</a></li>
<li><a href="../453534/index.html">Profesor de f√≠sica conquista Big Data en Escocia</a></li>
<li><a href="../453536/index.html">Seguimiento de ex√°menes: ExamCookie</a></li>
<li><a href="../453540/index.html">C√≥mo 5G cambiar√° nuestro enfoque de compras y redes sociales</a></li>
<li><a href="../453542/index.html">El robot de cuatro patas pudo remolcar un avi√≥n que pesaba 3.3 toneladas</a></li>
<li><a href="../453544/index.html">Decodificador de siete segmentos que usa salidas directas e inversas de un contador BCD</a></li>
<li><a href="../453546/index.html">Necesita un teclado peque√±o: h√°galo usted mismo</a></li>
<li><a href="../453548/index.html">Revivimos el frenado Samsung Galaxy TAB 2 WiFi</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>