<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Verilog on 0号树洞</title><link>https://zhaolinghao00.github.io/tags/verilog/</link><description>Recent content in Verilog on 0号树洞</description><generator>Hugo</generator><language>zh-cn</language><lastBuildDate>Sun, 17 Aug 2025 00:00:00 +0000</lastBuildDate><atom:link href="https://zhaolinghao00.github.io/tags/verilog/index.xml" rel="self" type="application/rss+xml"/><item><title>刷题（2）</title><link>https://zhaolinghao00.github.io/post/2025/08/17/%E5%88%B7%E9%A2%982/</link><pubDate>Sun, 17 Aug 2025 00:00:00 +0000</pubDate><guid>https://zhaolinghao00.github.io/post/2025/08/17/%E5%88%B7%E9%A2%982/</guid><description>&lt;p>马上要笔试了赶紧学习一下&lt;/p>
&lt;h3 id="1-电迁移和电迁移违例electro-migration-violation">1. 电迁移和电迁移违例(Electro-Migration Violation)&lt;/h3>
&lt;p>电迁移：电流流动引起的原子运动&lt;/p>
&lt;p>电迁移故障用平均故障时间来描述
&lt;/p>
$$
MTTF\propto J^{-N}e^{\frac{E_a}{kT}}
$$&lt;p>
受到 &lt;strong>J&lt;/strong>电流密度、&lt;strong>N&lt;/strong>比例因子、&lt;strong>T&lt;/strong>温度、&lt;strong>Ea&lt;/strong>激活能影响&lt;/p>
&lt;p>产生的原因：&lt;/p>
&lt;ol>
&lt;li>金属线太长，增加电阻，温度上升&lt;/li>
&lt;li>fanout太多，大电流&lt;/li>
&lt;li>cell驱动太强比如X16,X20，导致电流密度大&lt;/li>
&lt;li>transition time 太快&lt;/li>
&lt;/ol>
&lt;p>改善措施包括：&lt;/p>
&lt;ol>
&lt;li>增加互联宽度，降低电流密度&lt;/li>
&lt;li>使用具有高电迁移耐力的材料，金和铜&lt;/li>
&lt;li>使用冗余通孔分流电流强度&lt;/li>
&lt;li>减少互连器件之间的间距（减少互连长度）&lt;/li>
&lt;li>设计低电压水平的电流&lt;/li>
&lt;/ol>
&lt;h3 id="2-运行以下程序输出的值是">2. 运行以下程序输出的值是？&lt;/h3>
&lt;pre>&lt;code class="language-systemverilog">int addr = 32'ha;
bit is_legal;
bit [33:0] info0;

initial begin
 if (addr[0])
 is_legal = 0;
 else
 is_legal = 1;
 info0 = ~is_legal;
 info0 = {info0, addr};
 info0 = {info0, 0};
 $display(&amp;quot;0x%0h&amp;quot;, info0);
end
endmodule
&lt;/code>&lt;/pre>
&lt;p>这里的关键点首先是is_legal = 1 ; is_legal = ~is_legal;&lt;/p></description></item><item><title>刷题（1）</title><link>https://zhaolinghao00.github.io/post/2025/08/16/%E5%88%B7%E9%A2%981/</link><pubDate>Sat, 16 Aug 2025 00:00:00 +0000</pubDate><guid>https://zhaolinghao00.github.io/post/2025/08/16/%E5%88%B7%E9%A2%981/</guid><description>&lt;p>马上就要中期，即便如此也要坚持刷题，应对笔试。&lt;/p>
&lt;h3 id="可以正确表述以下fork-join_any语句的是">可以正确表述以下fork join_any语句的是？&lt;/h3>
&lt;pre>&lt;code class="language-systemverilog">begin
 fork 
 进程a;
 进程b;
 进程c;
 join_any
 	进程d;
end
&lt;/code>&lt;/pre>
&lt;blockquote>
&lt;p>fork join：必须等待进程1，进程2，进程3全部执行完毕之后，进程4才可以执行。&lt;/p>
&lt;p>fork join_any：必须等待进程1，进程2，进程3&lt;strong>任何&lt;/strong>一个执行完毕后，进程4才可以执行&lt;/p>
&lt;p>fork join_none：进程4是否执行不依赖于进程1，进程2，进程3，他们可以同步执行。&lt;/p>&lt;/blockquote>
&lt;p>所以这里答案是进程abc同时启动，有一个进程结束，进程d就可以启动。&lt;/p>
&lt;h3 id="cmos设计中动态功耗与什么有关">CMOS设计中动态功耗与什么有关&lt;/h3>
&lt;p>动态功耗用下式表示
&lt;/p>
$$
P_{dyn}=C_LV_{DD}^2f_{0\rightarrow1}
$$&lt;p>CL负载电容，VDD电源电压、f 0-&amp;gt;1开关活动性，(为啥hugo就不能支持行内公式)&lt;/p>
&lt;p>工艺也会影响晶体管尺寸和互连电容从而改变负载电容&lt;/p></description></item></channel></rss>