{"hands_on_practices": [{"introduction": "我们首先来探索串行输入并行输出（SIPO）移位寄存器的核心机制。这个练习将指导你逐个时钟周期地追踪寄存器内部数据的位移过程。通过这个基本操作，你将巩固对移位寄存器如何响应时钟和串行输入的基本理解，这是掌握其更复杂应用的基础。[@problem_id:1959457]", "problem": "一个数字系统中采用了一个5位右移串行输入、并行输出 (SIPO) 移位寄存器。该寄存器的各位表示为 $Q_4, Q_3, Q_2, Q_1, Q_0$，其中 $Q_4$ 是最高有效位 (MSB)，$Q_0$ 是最低有效位 (LSB)。在每个有效时钟沿，串行数据输入端的值被加载到最高有效位 ($Q_4$) 中，现有各位向右移动一个位置，使得 $Q_i$ 的旧值移动到 $Q_{i-1}$ (对于 $i=4, 3, 2, 1$)。$Q_0$ 的旧值被丢弃。\n\n最初，从最高有效位到最低有效位读取的寄存器并行输出 ($Q_4Q_3Q_2Q_1Q_0$) 为 `10110`。随后，串行数据输入在连续两个时钟脉冲期间保持为恒定的逻辑`0`。\n\n请确定这两个时钟脉冲过后，寄存器新的5位并行输出 ($Q_4Q_3Q_2Q_1Q_0$)。请以一个5位二进制字符串的形式给出答案。", "solution": "设初始状态从最高有效位到最低有效位读取为 $Q_{4}Q_{3}Q_{2}Q_{1}Q_{0}=10110$，因此 $(Q_{4}^{(0)},Q_{3}^{(0)},Q_{2}^{(0)},Q_{1}^{(0)},Q_{0}^{(0)})=(1,0,1,1,0)$。对于一个串行输入为 $S$ 的右移SIPO寄存器，每个时钟周期的更新规则如下：\n$$Q_{4}^{+}=S,\\quad Q_{3}^{+}=Q_{4},\\quad Q_{2}^{+}=Q_{3},\\quad Q_{1}^{+}=Q_{2},\\quad Q_{0}^{+}=Q_{1}.$$\n在 $S=0$ 保持不变的情况下，经过第一个时钟脉冲后：\n$$Q_{4}^{(1)}=0,\\quad Q_{3}^{(1)}=Q_{4}^{(0)}=1,\\quad Q_{2}^{(1)}=Q_{3}^{(0)}=0,\\quad Q_{1}^{(1)}=Q_{2}^{(0)}=1,\\quad Q_{0}^{(1)}=Q_{1}^{(0)}=1,$$\n因此 $(Q_{4}^{(1)},Q_{3}^{(1)},Q_{2}^{(1)},Q_{1}^{(1)},Q_{0}^{(1)})=(0,1,0,1,1)$，即 $01011$。\n\n施加第二个时钟脉冲，此时 $S=0$：\n$$Q_{4}^{(2)}=0,\\quad Q_{3}^{(2)}=Q_{4}^{(1)}=0,\\quad Q_{2}^{(2)}=Q_{3}^{(1)}=1,\\quad Q_{1}^{(2)}=Q_{2}^{(1)}=0,\\quad Q_{0}^{(2)}=Q_{1}^{(1)}=1,$$\n因此 $(Q_{4}^{(2)},Q_{3}^{(2)},Q_{2}^{(2)},Q_{1}^{(2)},Q_{0}^{(2)})=(0,0,1,0,1)$，从最高有效位到最低有效位读取为 $00101$。", "answer": "$$\\boxed{00101}$$", "id": "1959457"}, {"introduction": "现在你已经了解了数据如何移位，让我们来解决一个常见的实际应用问题：将一个特定的数据字加载到寄存器中。这个问题要求你逆向思考，确定需要什么样的串行输入序列才能得到期望的并行输出。这项技能在数据通信和外围设备配置等领域至关重要。[@problem_id:1959433]", "problem": "一个8位串行输入、并行输出 (SIPO) 移位寄存器用于为一个外围设备配置初始状态。该寄存器由8个D型触发器组成，标记用于存储比特 $Q_7, Q_6, \\dots, Q_0$，其中 $Q_7$ 是并行输出的最高有效位 (MSB)，$Q_0$ 是最低有效位 (LSB)。该寄存器是一个右移寄存器：串行数据输入 $D_{in}$ 连接到用于 $Q_7$ 的触发器的输入端。在每个时钟脉冲的上升沿，$D_{in}$ 的值被加载到 $Q_7$ 位置，而先前在 $Q_i$ 的值被移位到 $Q_{i-1}$ 位置（对于所有从7到1的 $i$）。寄存器中所有触发器的初始状态为0。\n\n经过8个时钟脉冲后，并行输出 $Q_7Q_6\\dots Q_0$ 必须表示十六进制值 $A9_{16}$。下列哪个选项代表了为达到此状态必须施加于 $D_{in}$ 的正确的8位串行输入序列？序列中的第一个比特是第一个被时钟送入寄存器的比特。\n\nA. 10101001\n\nB. 10010101\n\nC. 01010110\n\nD. 01101010\n\nE. 11001010", "solution": "设在连续的时钟上升沿施加于 $D_{in}$ 的串行输入比特为 $b_{1}, b_{2}, \\dots, b_{8}$，其中 $b_{1}$ 是第一个被时钟送入的比特。\n\n考虑到在每个上升沿串行输入被加载到 $Q_{7}$ 级的右移行为，第 $k$ 个时钟的状态更新满足\n$$\nQ_{7}(k) = b_{k}, \\quad Q_{i}(k) = Q_{i+1}(k-1) \\text{ for } i=0,1,\\dots,6,\n$$\n初始条件为对所有 $i$ 都有 $Q_{i}(0)=0$。\n\n通过归纳法，经过 $k$ 个时钟后，\n$$\nQ_{7-j}(k) = b_{k-j} \\quad \\text{for } 0 \\leq j \\leq k-1,\n$$\n如果 $k8$，则其余的较低位级为 $0$。特别地，经过8个时钟后，\n$$\nQ_{7}=b_{8},\\quad Q_{6}=b_{7},\\quad Q_{5}=b_{6},\\quad Q_{4}=b_{5},\\quad Q_{3}=b_{4},\\quad Q_{2}=b_{3},\\quad Q_{1}=b_{2},\\quad Q_{0}=b_{1}.\n$$\n\n期望的最终并行输出是十六进制 $A9_{16}$，其二进制表示为\n$$\nA9_{16} = 10101001_{2},\n$$\n所以\n$$\n(Q_{7},Q_{6},Q_{5},Q_{4},Q_{3},Q_{2},Q_{1},Q_{0})=(1,0,1,0,1,0,0,1).\n$$\n与上面的映射相等，可得\n$$\nb_{8}=1,\\quad b_{7}=0,\\quad b_{6}=1,\\quad b_{5}=0,\\quad b_{4}=1,\\quad b_{3}=0,\\quad b_{2}=0,\\quad b_{1}=1.\n$$\n因此，所需的按 $b_{1}b_{2}\\dots b_{8}$ 顺序的串行输入序列是\n$$\n10010101,\n$$\n这对应于选项B。", "answer": "$$\\boxed{B}$$", "id": "1959433"}, {"introduction": "要真正掌握一个概念，理解其内在的规则和限制至关重要。这个思想实验提出了一个看似简单但对于标准SIPO寄存器来说在物理上不可能实现的状态转换。通过分析其原因，你将对移位寄存器架构中级联触发器之间固有的数据依赖关系有更深刻的认识。[@problem_id:1959462]", "problem": "考虑一个标准的4位同步右移串行输入、并行输出（SIPO）移位寄存器。寄存器的状态由并行输出 $Q_3Q_2Q_1Q_0$ 表示，其中 $Q_3$ 是最高有效位（MSB），$Q_0$ 是最低有效位（LSB）。该寄存器由四个D型触发器构成，对于 $i \\in \\{3, 2, 1\\}$，触发器 $i$ 的输出 $Q_i$ 连接到下一个触发器 $(i-1)$ 的数据输入端 $D_{i-1}$。最高有效位触发器的输入是串行数据线 $D_{in}$。\n\n一位监控系统的工程师观察到，在单个有效时钟沿之后，寄存器的状态从初始状态 `1111` 转换到一个新状态 `1110`。对于一个正常工作的标准SIPO寄存器而言，这个观察到的转换是物理上不可能的。\n\n下列哪个陈述为这种不可能性提供了最准确和最根本的原因？\n\nA. 当初始状态为 `1111` 时，寄存器中`1`的总数不能恰好减少一个。\n\nB. SIPO寄存器只能将位从左向右移动；它不能将寄存器内部的`1`变为`0`。\n\nC. 为达到最终状态 `1110`，初始状态中 $Q_1$ 的值必须是`0`，这与给定的初始状态 `1111` 相矛盾。\n\nD. 串行数据输入 $D_{in}$ 只能影响最高有效位（$Q_3$），并且没有直接连接来改变最低有效位（$Q_0$）。\n\nE. 新状态中位 $Q_2$ 的状态应由 $Q_1$ 的先前状态决定，而这种情况并未发生。", "solution": "一个标准的4位同步右移SIPO寄存器是由同时触发的D型触发器构建的。在每个有效时钟沿上，次态输出由接线决定：\n- 对于最高有效位（MSB）：$Q_{3}^{+} = D_{in}$。\n- 对于内部级：$Q_{2}^{+} = Q_{3}$，$Q_{1}^{+} = Q_{2}$，$Q_{0}^{+} = Q_{1}$。\n\n简洁地表示，\n$$\n\\begin{pmatrix}\nQ_{3}^{+} \\\\\nQ_{2}^{+} \\\\\nQ_{1}^{+} \\\\\nQ_{0}^{+}\n\\end{pmatrix}\n=\n\\begin{pmatrix}\nD_{in} \\\\\nQ_{3} \\\\\nQ_{2} \\\\\nQ_{1}\n\\end{pmatrix}.\n$$\n\n给定初始状态为 $Q_{3}Q_{2}Q_{1}Q_{0} = 1111$，下一个状态必然是\n$$\n\\begin{pmatrix}\nQ_{3}^{+} \\\\\nQ_{2}^{+} \\\\\nQ_{1}^{+} \\\\\nQ_{0}^{+}\n\\end{pmatrix}\n=\n\\begin{pmatrix}\nD_{in} \\\\\n1 \\\\\n1 \\\\\n1\n\\end{pmatrix},\n$$\n因此唯一可能的下一个状态是 $1111$（如果 $D_{in}=1$）或 $0111$（如果 $D_{in}=0$）。特别地，LSB的更新受到 $Q_{0}^{+} = Q_{1}$ 的约束。\n在初始 $Q_{1} = 1$ 的情况下，可得出 $Q_{0}^{+} = 1$。因此，观察到的下一个状态 $1110$ 是不可能的，因为它要求 $Q_{0}^{+} = 0$，这与 $Q_{0}^{+} = Q_{1} = 1$ 相矛盾。等价地，为了得到 $Q_{0}^{+} = 0$，初始状态中需要有 $Q_{1} = 0$，这与给定的初始状态 $1111$ 相矛盾。\n\n在这些选项中，选项C最精确地陈述了这一推理：为达到 `1110`，初始的 $Q_{1}$ 必须是 `0`，这与初始状态 `1111` 相矛盾。\n\n选项A是错误的，因为`1`的数量恰好减少一个是可能的（例如，当 $D_{in}=0$ 时，从 $1111$ 变为 $0111$）。选项B过于宽泛且通常不正确，因为位可以根据其左邻位的状态而改变。选项D，虽然关于直接连接的说法是正确的，但没有点明 $Q_{0}^{+}=Q_{1}$ 这个根本约束。选项E关于依赖关系的说法不正确，因为 $Q_{2}^{+}$ 依赖于 $Q_{3}$，而不是 $Q_{1}$。\n\n因此，最准确和最根本的原因由选项C给出。", "answer": "$$\\boxed{C}$$", "id": "1959462"}]}