# Acelerador de Infer√™ncia MLP em FPGA

Este reposit√≥rio cont√©m o desenvolvimento de um sistema embarcado baseado em FPGA
para a execu√ß√£o de infer√™ncia local de uma rede neural do tipo MLP (Multi-Layer
Perceptron), desenvolvido como projeto da disciplina **Sistemas Embarcados
(DCA3706)** da **Universidade Federal do Rio Grande do Norte (UFRN)**.

O sistema realiza a classifica√ß√£o bin√°ria de padr√µes de entrada, exibindo o
resultado final como **CLASSE 0** ou **CLASSE 1** diretamente nos displays de
7 segmentos da placa FPGA, caracterizando uma aplica√ß√£o de **Intelig√™ncia
Artificial de Borda (Edge AI)**.

## üìå Objetivo do Projeto

Implementar um **acelerador de infer√™ncia MLP em hardware**, utilizando VHDL,
capaz de:
- Realizar infer√™ncia local, sem comunica√ß√£o com a nuvem;
- Processar entradas digitais fornecidas por switches;
- Classificar os dados em duas classes poss√≠veis (Classe 0 ou Classe 1);
- Exibir o resultado da classifica√ß√£o nos displays de 7 segmentos da FPGA.

---

## üß† Arquitetura da Rede Neural

A rede neural implementada possui a seguinte topologia:

- **Entradas**: valores inteiros obtidos a partir de 4 nibbles (4 bits cada);
- **Camada 0**: 4 neur√¥nios (blocos MAC);
- **Camada 1**: 3 neur√¥nios (blocos MAC);
- **Camada final**: neur√¥nio bin√°rio respons√°vel pela decis√£o da classe.

Os pesos e bias da MLP foram obtidos a partir de treinamento pr√©vio e fixados
diretamente no c√≥digo VHDL.

---

### üìÑ Descri√ß√£o dos Arquivos do Reposit√≥rio

- **acelerador_de_inferencias.vhd**  
  M√≥dulo top-level do sistema. Integra os conversores, camadas da MLP,
  neur√¥nio bin√°rio e decodificador de sa√≠da.

- **neuronio.txt**  
  Implementa√ß√£o do neur√¥nio da MLP para as camadas intermedi√°rias,
  contendo o bloco MAC (Multiply and Accumulate) combinacional.

- **neuronio_binario.txt**  
  Implementa√ß√£o do neur√¥nio bin√°rio respons√°vel pela decis√£o final da
  classifica√ß√£o, utilizando uma fun√ß√£o de ativa√ß√£o baseada em threshold.

- **conversor.txt**  
  M√≥dulo respons√°vel pela convers√£o de valores de 4 bits para inteiros,
  permitindo a entrada correta dos dados na rede neural.

- **mlp_weights_for_fpga.txt**  
  Arquivo contendo os pesos e bias da rede neural obtidos a partir do
  treinamento pr√©vio, utilizados como refer√™ncia para a implementa√ß√£o
  em hardware.
---

## ‚öôÔ∏è Funcionamento do Sistema

1. O usu√°rio insere os dados por meio dos **switches de 16 bits** da placa FPGA;
2. Cada grupo de 4 bits √© convertido em um valor inteiro;
3. Os valores s√£o processados pela MLP implementada em hardware;
4. O neur√¥nio bin√°rio realiza a decis√£o final da classifica√ß√£o;
5. O resultado √© convertido em uma representa√ß√£o textual;
6. O display de 7 segmentos exibe **CLASSE 0** ou **CLASSE 1**.

A infer√™ncia ocorre de forma **combinacional**, sendo recalculada automaticamente
a cada altera√ß√£o das entradas.

---

## üë©‚Äçüíª Autores

Projeto desenvolvido como parte da disciplina **Sistemas Embarcados (DCA3706)**  
Universidade Federal do Rio Grande do Norte ‚Äì UFRN

