1 1010 0000 0011
1 1010 0100 0001
0 0010 0100 0010
0 0100 1000 0010
0 0110 1000 1010
0 1000 1000 0010
0 1010 1001 0010
0 1100 0001 0010
0 0100 1000 1010
1 0110 0001 0010
1 1100 1000 0100
0 1110 0100 1010  //lw addr 2 into r2
0 0100 1001 0010  //add r2+r2 into r2
1 0000 0100 1010  // sw addr 2 val r2
1 0010 0001 0000
1 0100 0101 0110
1 1000 0000 0110

