TimeQuest Timing Analyzer report for ModifiedALU
Sun Dec 03 14:32:57 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ModifiedALU                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.95 MHz ; 181.95 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -4.496 ; -36.095       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.717 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -34.222               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                           ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.496 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.542      ;
; -4.435 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.481      ;
; -4.423 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.469      ;
; -4.398 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.444      ;
; -4.333 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.379      ;
; -4.332 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.378      ;
; -4.321 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.367      ;
; -4.284 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.330      ;
; -4.280 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.326      ;
; -4.269 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.315      ;
; -4.268 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.314      ;
; -4.247 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.293      ;
; -4.218 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.264      ;
; -4.206 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.252      ;
; -4.206 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.252      ;
; -4.186 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.232      ;
; -4.184 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.230      ;
; -4.172 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.218      ;
; -4.170 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.216      ;
; -4.155 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.201      ;
; -4.143 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.189      ;
; -4.133 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 5.185      ;
; -4.132 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.178      ;
; -4.126 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.172      ;
; -4.119 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.165      ;
; -4.107 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.153      ;
; -4.104 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.150      ;
; -4.095 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 5.147      ;
; -4.077 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 5.129      ;
; -4.071 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.117      ;
; -4.065 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.111      ;
; -4.064 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.110      ;
; -4.063 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 5.115      ;
; -4.061 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.107      ;
; -4.059 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.105      ;
; -4.043 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.089      ;
; -4.035 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.081      ;
; -4.031 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.077      ;
; -4.025 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.071      ;
; -4.012 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.058      ;
; -4.001 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.047      ;
; -4.000 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.046      ;
; -3.993 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.039      ;
; -3.993 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 5.045      ;
; -3.976 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.022      ;
; -3.975 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 5.027      ;
; -3.965 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.011      ;
; -3.964 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.010      ;
; -3.940 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.992      ;
; -3.937 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.983      ;
; -3.925 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.971      ;
; -3.922 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.974      ;
; -3.920 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.966      ;
; -3.910 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.962      ;
; -3.905 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.957      ;
; -3.904 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.950      ;
; -3.903 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.949      ;
; -3.892 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.938      ;
; -3.892 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.938      ;
; -3.888 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.934      ;
; -3.874 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.920      ;
; -3.862 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.908      ;
; -3.858 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.904      ;
; -3.852 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.220      ; 5.108      ;
; -3.844 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.896      ;
; -3.829 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.881      ;
; -3.826 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.878      ;
; -3.822 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.868      ;
; -3.819 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.871      ;
; -3.815 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.867      ;
; -3.810 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.856      ;
; -3.783 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.829      ;
; -3.780 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.826      ;
; -3.757 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.220      ; 5.013      ;
; -3.750 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.796      ;
; -3.731 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.783      ;
; -3.730 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.776      ;
; -3.720 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.766      ;
; -3.716 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.762      ;
; -3.713 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.765      ;
; -3.707 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.747      ;
; -3.703 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.755      ;
; -3.685 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.737      ;
; -3.680 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.720      ;
; -3.672 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.724      ;
; -3.671 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.723      ;
; -3.661 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.220      ; 4.917      ;
; -3.656 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.696      ;
; -3.654 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.706      ;
; -3.629 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.669      ;
; -3.603 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.655      ;
; -3.597 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.649      ;
; -3.585 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.220      ; 4.841      ;
; -3.579 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.631      ;
; -3.562 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.602      ;
; -3.558 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.604      ;
; -3.546 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.598      ;
; -3.538 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.590      ;
; -3.535 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.575      ;
; -3.534 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.016      ; 4.586      ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                              ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.717 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.983      ;
; 0.719 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.985      ;
; 0.719 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.985      ;
; 0.876 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.142      ;
; 0.937 ; ControlUnit:inst|FSM:inst2|yfsm.s0 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; Clock        ; Clock       ; 0.000        ; 0.248      ; 1.451      ;
; 1.079 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.345      ;
; 1.099 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.258      ; 1.623      ;
; 1.099 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.258      ; 1.623      ;
; 1.131 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.462      ; 1.859      ;
; 1.227 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.462      ; 1.955      ;
; 1.327 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.398 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.668      ;
; 1.442 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ControlUnit:inst|FSM:inst2|yfsm.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.708      ;
; 1.484 ; ModifiedALUCore:inst4|Result[1]    ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.750      ;
; 1.491 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 1.977      ;
; 1.498 ; ModifiedALUCore:inst4|Result[0]    ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.764      ;
; 1.532 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.012      ;
; 1.541 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.252      ; 2.059      ;
; 1.541 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.252      ; 2.059      ;
; 1.548 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.818      ;
; 1.639 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.909      ;
; 1.642 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.912      ;
; 1.645 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 1.921      ;
; 1.651 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.137      ;
; 1.676 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 1.952      ;
; 1.780 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.050      ;
; 1.787 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.069      ;
; 1.789 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.059      ;
; 1.792 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.062      ;
; 1.798 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.284      ;
; 1.818 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.298      ;
; 1.819 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.299      ;
; 1.826 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.102      ;
; 1.840 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.320      ;
; 1.841 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.321      ;
; 1.907 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.387      ;
; 1.927 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.407      ;
; 1.930 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.200      ;
; 2.029 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.305      ;
; 2.040 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.520      ;
; 2.065 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.252      ; 2.583      ;
; 2.086 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.356      ;
; 2.087 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.357      ;
; 2.112 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.382      ;
; 2.113 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.383      ;
; 2.114 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.396      ;
; 2.130 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.610      ;
; 2.134 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.404      ;
; 2.135 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.405      ;
; 2.139 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.625      ;
; 2.163 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; Clock        ; Clock       ; 0.000        ; -0.248     ; 2.181      ;
; 2.190 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.472      ;
; 2.194 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.674      ;
; 2.207 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.252      ; 2.725      ;
; 2.210 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.486      ;
; 2.221 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.497      ;
; 2.252 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.528      ;
; 2.255 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.741      ;
; 2.265 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.547      ;
; 2.286 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.556      ;
; 2.287 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.557      ;
; 2.295 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.781      ;
; 2.338 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.824      ;
; 2.374 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.860      ;
; 2.375 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.651      ;
; 2.377 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.653      ;
; 2.396 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.678      ;
; 2.409 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.895      ;
; 2.415 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 2.901      ;
; 2.435 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.717      ;
; 2.444 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.726      ;
; 2.445 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.925      ;
; 2.456 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.726      ;
; 2.457 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.727      ;
; 2.464 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.740      ;
; 2.468 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.744      ;
; 2.492 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.972      ;
; 2.502 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.772      ;
; 2.505 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.775      ;
; 2.573 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.843      ;
; 2.576 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.846      ;
; 2.584 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 2.866      ;
; 2.594 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.870      ;
; 2.611 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.887      ;
; 2.623 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.899      ;
; 2.630 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.906      ;
; 2.643 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.919      ;
; 2.645 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.921      ;
; 2.669 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.214      ; 3.149      ;
; 2.683 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.959      ;
; 2.685 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 3.171      ;
; 2.696 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.966      ;
; 2.744 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.016      ; 3.026      ;
; 2.752 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 3.028      ;
; 2.756 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 3.032      ;
; 2.781 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 3.267      ;
; 2.791 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 3.277      ;
; 2.804 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.220      ; 3.290      ;
; 2.808 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.004      ; 3.078      ;
; 2.814 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 3.090      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[7]|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; A[*]          ; Clock      ; 1.507 ; 1.507 ; Rise       ; Clock           ;
;  A[0]         ; Clock      ; 1.310 ; 1.310 ; Rise       ; Clock           ;
;  A[1]         ; Clock      ; 1.507 ; 1.507 ; Rise       ; Clock           ;
;  A[2]         ; Clock      ; 1.290 ; 1.290 ; Rise       ; Clock           ;
;  A[3]         ; Clock      ; 0.828 ; 0.828 ; Rise       ; Clock           ;
;  A[4]         ; Clock      ; 0.726 ; 0.726 ; Rise       ; Clock           ;
;  A[5]         ; Clock      ; 0.791 ; 0.791 ; Rise       ; Clock           ;
;  A[6]         ; Clock      ; 1.033 ; 1.033 ; Rise       ; Clock           ;
;  A[7]         ; Clock      ; 1.347 ; 1.347 ; Rise       ; Clock           ;
; B[*]          ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 1.007 ; 1.007 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 1.122 ; 1.122 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 0.125 ; 0.125 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 0.079 ; 0.079 ; Rise       ; Clock           ;
;  B[4]         ; Clock      ; 0.103 ; 0.103 ; Rise       ; Clock           ;
;  B[5]         ; Clock      ; 3.737 ; 3.737 ; Rise       ; Clock           ;
;  B[6]         ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  B[7]         ; Clock      ; 3.710 ; 3.710 ; Rise       ; Clock           ;
; ControlUnitIn ; Clock      ; 3.916 ; 3.916 ; Rise       ; Clock           ;
; Reset         ; Clock      ; 5.843 ; 5.843 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; A[*]          ; Clock      ; -0.496 ; -0.496 ; Rise       ; Clock           ;
;  A[0]         ; Clock      ; -1.080 ; -1.080 ; Rise       ; Clock           ;
;  A[1]         ; Clock      ; -1.277 ; -1.277 ; Rise       ; Clock           ;
;  A[2]         ; Clock      ; -1.060 ; -1.060 ; Rise       ; Clock           ;
;  A[3]         ; Clock      ; -0.598 ; -0.598 ; Rise       ; Clock           ;
;  A[4]         ; Clock      ; -0.496 ; -0.496 ; Rise       ; Clock           ;
;  A[5]         ; Clock      ; -0.561 ; -0.561 ; Rise       ; Clock           ;
;  A[6]         ; Clock      ; -0.803 ; -0.803 ; Rise       ; Clock           ;
;  A[7]         ; Clock      ; -1.117 ; -1.117 ; Rise       ; Clock           ;
; B[*]          ; Clock      ; 0.151  ; 0.151  ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; -0.777 ; -0.777 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; -0.892 ; -0.892 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 0.105  ; 0.105  ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 0.151  ; 0.151  ; Rise       ; Clock           ;
;  B[4]         ; Clock      ; 0.127  ; 0.127  ; Rise       ; Clock           ;
;  B[5]         ; Clock      ; -3.507 ; -3.507 ; Rise       ; Clock           ;
;  B[6]         ; Clock      ; -3.523 ; -3.523 ; Rise       ; Clock           ;
;  B[7]         ; Clock      ; -3.480 ; -3.480 ; Rise       ; Clock           ;
; ControlUnitIn ; Clock      ; -3.646 ; -3.646 ; Rise       ; Clock           ;
; Reset         ; Clock      ; -5.321 ; -5.321 ; Rise       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; R1[*]          ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
;  R1[0]         ; Clock      ; 9.508  ; 9.508  ; Rise       ; Clock           ;
;  R1[1]         ; Clock      ; 9.474  ; 9.474  ; Rise       ; Clock           ;
;  R1[2]         ; Clock      ; 9.468  ; 9.468  ; Rise       ; Clock           ;
;  R1[3]         ; Clock      ; 9.748  ; 9.748  ; Rise       ; Clock           ;
;  R1[4]         ; Clock      ; 9.748  ; 9.748  ; Rise       ; Clock           ;
;  R1[5]         ; Clock      ; 9.734  ; 9.734  ; Rise       ; Clock           ;
;  R1[6]         ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
; R1OUT[*]       ; Clock      ; 7.913  ; 7.913  ; Rise       ; Clock           ;
;  R1OUT[0]      ; Clock      ; 6.500  ; 6.500  ; Rise       ; Clock           ;
;  R1OUT[1]      ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  R1OUT[2]      ; Clock      ; 7.913  ; 7.913  ; Rise       ; Clock           ;
;  R1OUT[3]      ; Clock      ; 7.581  ; 7.581  ; Rise       ; Clock           ;
; R2[*]          ; Clock      ; 11.164 ; 11.164 ; Rise       ; Clock           ;
;  R2[0]         ; Clock      ; 11.066 ; 11.066 ; Rise       ; Clock           ;
;  R2[1]         ; Clock      ; 11.164 ; 11.164 ; Rise       ; Clock           ;
;  R2[2]         ; Clock      ; 10.769 ; 10.769 ; Rise       ; Clock           ;
;  R2[3]         ; Clock      ; 10.728 ; 10.728 ; Rise       ; Clock           ;
;  R2[4]         ; Clock      ; 10.786 ; 10.786 ; Rise       ; Clock           ;
;  R2[5]         ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  R2[6]         ; Clock      ; 10.974 ; 10.974 ; Rise       ; Clock           ;
; R2OUT[*]       ; Clock      ; 10.167 ; 10.167 ; Rise       ; Clock           ;
;  R2OUT[0]      ; Clock      ; 10.167 ; 10.167 ; Rise       ; Clock           ;
;  R2OUT[1]      ; Clock      ; 8.593  ; 8.593  ; Rise       ; Clock           ;
;  R2OUT[2]      ; Clock      ; 9.329  ; 9.329  ; Rise       ; Clock           ;
;  R2OUT[3]      ; Clock      ; 8.747  ; 8.747  ; Rise       ; Clock           ;
; STUDENTNO[*]   ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  STUDENTNO[0]  ; Clock      ; 7.826  ; 7.826  ; Rise       ; Clock           ;
;  STUDENTNO[1]  ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  STUDENTNO[2]  ; Clock      ; 8.024  ; 8.024  ; Rise       ; Clock           ;
;  STUDENTNO[3]  ; Clock      ; 6.918  ; 6.918  ; Rise       ; Clock           ;
; Student_ID[*]  ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Student_ID[0] ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Student_ID[1] ; Clock      ; 9.122  ; 9.122  ; Rise       ; Clock           ;
;  Student_ID[2] ; Clock      ; 9.718  ; 9.718  ; Rise       ; Clock           ;
;  Student_ID[3] ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Student_ID[4] ; Clock      ; 11.653 ; 11.653 ; Rise       ; Clock           ;
;  Student_ID[5] ; Clock      ; 11.607 ; 11.607 ; Rise       ; Clock           ;
;  Student_ID[6] ; Clock      ; 10.757 ; 10.757 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; R1[*]          ; Clock      ; 8.549  ; 8.549  ; Rise       ; Clock           ;
;  R1[0]         ; Clock      ; 8.584  ; 8.584  ; Rise       ; Clock           ;
;  R1[1]         ; Clock      ; 8.549  ; 8.549  ; Rise       ; Clock           ;
;  R1[2]         ; Clock      ; 8.556  ; 8.556  ; Rise       ; Clock           ;
;  R1[3]         ; Clock      ; 8.826  ; 8.826  ; Rise       ; Clock           ;
;  R1[4]         ; Clock      ; 8.830  ; 8.830  ; Rise       ; Clock           ;
;  R1[5]         ; Clock      ; 8.816  ; 8.816  ; Rise       ; Clock           ;
;  R1[6]         ; Clock      ; 8.831  ; 8.831  ; Rise       ; Clock           ;
; R1OUT[*]       ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  R1OUT[0]      ; Clock      ; 6.500  ; 6.500  ; Rise       ; Clock           ;
;  R1OUT[1]      ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  R1OUT[2]      ; Clock      ; 7.913  ; 7.913  ; Rise       ; Clock           ;
;  R1OUT[3]      ; Clock      ; 7.581  ; 7.581  ; Rise       ; Clock           ;
; R2[*]          ; Clock      ; 9.880  ; 9.880  ; Rise       ; Clock           ;
;  R2[0]         ; Clock      ; 10.217 ; 10.217 ; Rise       ; Clock           ;
;  R2[1]         ; Clock      ; 10.316 ; 10.316 ; Rise       ; Clock           ;
;  R2[2]         ; Clock      ; 9.923  ; 9.923  ; Rise       ; Clock           ;
;  R2[3]         ; Clock      ; 9.880  ; 9.880  ; Rise       ; Clock           ;
;  R2[4]         ; Clock      ; 9.939  ; 9.939  ; Rise       ; Clock           ;
;  R2[5]         ; Clock      ; 10.168 ; 10.168 ; Rise       ; Clock           ;
;  R2[6]         ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
; R2OUT[*]       ; Clock      ; 8.593  ; 8.593  ; Rise       ; Clock           ;
;  R2OUT[0]      ; Clock      ; 10.167 ; 10.167 ; Rise       ; Clock           ;
;  R2OUT[1]      ; Clock      ; 8.593  ; 8.593  ; Rise       ; Clock           ;
;  R2OUT[2]      ; Clock      ; 9.329  ; 9.329  ; Rise       ; Clock           ;
;  R2OUT[3]      ; Clock      ; 8.747  ; 8.747  ; Rise       ; Clock           ;
; STUDENTNO[*]   ; Clock      ; 6.468  ; 6.468  ; Rise       ; Clock           ;
;  STUDENTNO[0]  ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  STUDENTNO[1]  ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  STUDENTNO[2]  ; Clock      ; 6.468  ; 6.468  ; Rise       ; Clock           ;
;  STUDENTNO[3]  ; Clock      ; 6.918  ; 6.918  ; Rise       ; Clock           ;
; Student_ID[*]  ; Clock      ; 8.278  ; 8.278  ; Rise       ; Clock           ;
;  Student_ID[0] ; Clock      ; 11.074 ; 11.074 ; Rise       ; Clock           ;
;  Student_ID[1] ; Clock      ; 8.278  ; 8.278  ; Rise       ; Clock           ;
;  Student_ID[2] ; Clock      ; 9.718  ; 9.718  ; Rise       ; Clock           ;
;  Student_ID[3] ; Clock      ; 11.137 ; 11.137 ; Rise       ; Clock           ;
;  Student_ID[4] ; Clock      ; 9.987  ; 9.987  ; Rise       ; Clock           ;
;  Student_ID[5] ; Clock      ; 9.802  ; 9.802  ; Rise       ; Clock           ;
;  Student_ID[6] ; Clock      ; 9.692  ; 9.692  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.334 ; -9.741        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.355 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -34.222               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                           ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.334 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.371      ;
; -1.333 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.370      ;
; -1.328 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.365      ;
; -1.294 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.331      ;
; -1.291 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.328      ;
; -1.285 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.322      ;
; -1.273 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.310      ;
; -1.272 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.309      ;
; -1.267 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.304      ;
; -1.260 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.297      ;
; -1.243 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.280      ;
; -1.237 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.274      ;
; -1.230 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.267      ;
; -1.229 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.266      ;
; -1.220 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.257      ;
; -1.219 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.256      ;
; -1.213 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.250      ;
; -1.212 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.249      ;
; -1.211 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.248      ;
; -1.206 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.243      ;
; -1.200 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.237      ;
; -1.195 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.236      ;
; -1.193 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.234      ;
; -1.193 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.230      ;
; -1.190 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.227      ;
; -1.186 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.227      ;
; -1.184 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.221      ;
; -1.181 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.218      ;
; -1.180 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.221      ;
; -1.178 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.215      ;
; -1.167 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.204      ;
; -1.165 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.202      ;
; -1.161 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.198      ;
; -1.157 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.194      ;
; -1.152 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.193      ;
; -1.150 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.187      ;
; -1.150 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.187      ;
; -1.148 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.185      ;
; -1.144 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.181      ;
; -1.143 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.184      ;
; -1.141 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.178      ;
; -1.135 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.172      ;
; -1.134 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.175      ;
; -1.131 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.168      ;
; -1.128 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.165      ;
; -1.125 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.166      ;
; -1.118 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.155      ;
; -1.117 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.154      ;
; -1.115 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.152      ;
; -1.112 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.149      ;
; -1.111 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.097      ; 2.240      ;
; -1.107 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.144      ;
; -1.105 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.142      ;
; -1.104 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.145      ;
; -1.104 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.145      ;
; -1.102 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.139      ;
; -1.097 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.134      ;
; -1.096 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.133      ;
; -1.088 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.125      ;
; -1.083 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.120      ;
; -1.080 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.121      ;
; -1.079 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.116      ;
; -1.078 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.119      ;
; -1.077 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.114      ;
; -1.075 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.097      ; 2.204      ;
; -1.073 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.114      ;
; -1.071 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.112      ;
; -1.070 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.107      ;
; -1.064 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.101      ;
; -1.064 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.105      ;
; -1.056 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.093      ;
; -1.052 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.089      ;
; -1.042 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.079      ;
; -1.040 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.077      ;
; -1.039 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.076      ;
; -1.039 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.076      ;
; -1.038 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.071      ;
; -1.030 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.063      ;
; -1.028 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.069      ;
; -1.023 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.097      ; 2.152      ;
; -1.021 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.058      ;
; -1.019 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.060      ;
; -1.013 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.046      ;
; -1.011 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.052      ;
; -1.008 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.045      ;
; -1.005 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.038      ;
; -1.002 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.043      ;
; -1.002 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.043      ;
; -1.002 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.043      ;
; -0.997 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.097      ; 2.126      ;
; -0.993 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.034      ;
; -0.987 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.028      ;
; -0.984 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.097      ; 2.113      ;
; -0.982 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.015      ;
; -0.974 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.003      ;
; -0.963 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.004      ;
; -0.957 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.990      ;
; -0.954 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.995      ;
; -0.951 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.984      ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                              ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.423 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.575      ;
; 0.446 ; ControlUnit:inst|FSM:inst2|yfsm.s0 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; Clock        ; Clock       ; 0.000        ; 0.110      ; 0.708      ;
; 0.510 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.662      ;
; 0.524 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.203      ; 0.879      ;
; 0.543 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.203      ; 0.898      ;
; 0.552 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.115      ; 0.819      ;
; 0.552 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.115      ; 0.819      ;
; 0.622 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.774      ;
; 0.644 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.797      ;
; 0.660 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 0.909      ;
; 0.662 ; ModifiedALUCore:inst4|Result[1]    ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.673 ; ModifiedALUCore:inst4|Result[0]    ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.832      ;
; 0.682 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 0.927      ;
; 0.695 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ControlUnit:inst|FSM:inst2|yfsm.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.719 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 0.876      ;
; 0.724 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 0.973      ;
; 0.744 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.111      ; 1.007      ;
; 0.744 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.111      ; 1.007      ;
; 0.758 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 0.915      ;
; 0.759 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.912      ;
; 0.760 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.913      ;
; 0.781 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 0.942      ;
; 0.789 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.038      ;
; 0.794 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.947      ;
; 0.795 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.948      ;
; 0.814 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.059      ;
; 0.814 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.059      ;
; 0.816 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.969      ;
; 0.818 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.063      ;
; 0.818 ; ControlUnit:inst|FSM:inst2|yfsm.s3 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.063      ;
; 0.820 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 0.977      ;
; 0.851 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.004      ;
; 0.853 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.098      ;
; 0.874 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.119      ;
; 0.900 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.111      ; 1.163      ;
; 0.905 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.150      ;
; 0.912 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.073      ;
; 0.916 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.073      ;
; 0.920 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.073      ;
; 0.920 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.073      ;
; 0.926 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.079      ;
; 0.926 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.079      ;
; 0.927 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.176      ;
; 0.931 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.176      ;
; 0.934 ; latch1:inst3|Q[4]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.095      ;
; 0.949 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.111      ; 1.212      ;
; 0.963 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.208      ;
; 0.967 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.120      ;
; 0.967 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.120      ;
; 0.971 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.128      ;
; 0.975 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.136      ;
; 0.986 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.235      ;
; 0.992 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.149      ;
; 1.002 ; latch1:inst3|Q[1]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.251      ;
; 1.002 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.155      ;
; 1.002 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.155      ;
; 1.007 ; latch1:inst3|Q[0]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.164      ;
; 1.009 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ControlUnit:inst|FSM:inst2|yfsm.s8 ; Clock        ; Clock       ; 0.000        ; -0.110     ; 1.051      ;
; 1.014 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.263      ;
; 1.022 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.271      ;
; 1.026 ; latch1:inst3|Q[3]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.187      ;
; 1.032 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.281      ;
; 1.048 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.205      ;
; 1.050 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.207      ;
; 1.051 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.300      ;
; 1.072 ; ControlUnit:inst|FSM:inst2|yfsm.s1 ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.317      ;
; 1.073 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.230      ;
; 1.076 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.233      ;
; 1.079 ; latch1:inst2|Q[5]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.240      ;
; 1.082 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.243      ;
; 1.098 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.251      ;
; 1.099 ; ControlUnit:inst|FSM:inst2|yfsm.s5 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.252      ;
; 1.102 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[4]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.255      ;
; 1.102 ; ControlUnit:inst|FSM:inst2|yfsm.s2 ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.255      ;
; 1.105 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.350      ;
; 1.122 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.279      ;
; 1.130 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.287      ;
; 1.135 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.288      ;
; 1.136 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.289      ;
; 1.137 ; latch1:inst2|Q[7]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.294      ;
; 1.143 ; latch1:inst3|Q[5]                  ; ModifiedALUCore:inst4|Result[5]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.300      ;
; 1.144 ; latch1:inst2|Q[4]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.305      ;
; 1.151 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.396      ;
; 1.156 ; latch1:inst3|Q[7]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.405      ;
; 1.165 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.318      ;
; 1.167 ; latch1:inst3|Q[2]                  ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.328      ;
; 1.181 ; latch1:inst2|Q[0]                  ; ModifiedALUCore:inst4|Result[7]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.338      ;
; 1.185 ; latch1:inst2|Q[6]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.434      ;
; 1.186 ; latch1:inst2|Q[1]                  ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.343      ;
; 1.190 ; latch1:inst2|Q[2]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.439      ;
; 1.194 ; ControlUnit:inst|FSM:inst2|yfsm.s6 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.351      ;
; 1.194 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[3]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.351      ;
; 1.196 ; ControlUnit:inst|FSM:inst2|yfsm.s7 ; ModifiedALUCore:inst4|Result[2]    ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.353      ;
; 1.198 ; latch1:inst2|Q[3]                  ; ModifiedALUCore:inst4|Result[1]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.447      ;
; 1.198 ; latch1:inst3|Q[6]                  ; ModifiedALUCore:inst4|Result[0]    ; Clock        ; Clock       ; 0.000        ; 0.097      ; 1.447      ;
; 1.205 ; ControlUnit:inst|FSM:inst2|yfsm.s4 ; ModifiedALUCore:inst4|Result[6]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.358      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:inst|FSM:inst2|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ModifiedALUCore:inst4|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst3|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst3|Q[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[7]|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; A[*]          ; Clock      ; 0.743  ; 0.743  ; Rise       ; Clock           ;
;  A[0]         ; Clock      ; 0.620  ; 0.620  ; Rise       ; Clock           ;
;  A[1]         ; Clock      ; 0.743  ; 0.743  ; Rise       ; Clock           ;
;  A[2]         ; Clock      ; 0.606  ; 0.606  ; Rise       ; Clock           ;
;  A[3]         ; Clock      ; 0.373  ; 0.373  ; Rise       ; Clock           ;
;  A[4]         ; Clock      ; 0.361  ; 0.361  ; Rise       ; Clock           ;
;  A[5]         ; Clock      ; 0.341  ; 0.341  ; Rise       ; Clock           ;
;  A[6]         ; Clock      ; 0.492  ; 0.492  ; Rise       ; Clock           ;
;  A[7]         ; Clock      ; 0.724  ; 0.724  ; Rise       ; Clock           ;
; B[*]          ; Clock      ; 2.276  ; 2.276  ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 0.499  ; 0.499  ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 0.571  ; 0.571  ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; -0.001 ; -0.001 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; -0.033 ; -0.033 ; Rise       ; Clock           ;
;  B[4]         ; Clock      ; -0.020 ; -0.020 ; Rise       ; Clock           ;
;  B[5]         ; Clock      ; 2.269  ; 2.269  ; Rise       ; Clock           ;
;  B[6]         ; Clock      ; 2.276  ; 2.276  ; Rise       ; Clock           ;
;  B[7]         ; Clock      ; 2.262  ; 2.262  ; Rise       ; Clock           ;
; ControlUnitIn ; Clock      ; 2.403  ; 2.403  ; Rise       ; Clock           ;
; Reset         ; Clock      ; 3.452  ; 3.452  ; Rise       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; A[*]          ; Clock      ; -0.221 ; -0.221 ; Rise       ; Clock           ;
;  A[0]         ; Clock      ; -0.500 ; -0.500 ; Rise       ; Clock           ;
;  A[1]         ; Clock      ; -0.623 ; -0.623 ; Rise       ; Clock           ;
;  A[2]         ; Clock      ; -0.486 ; -0.486 ; Rise       ; Clock           ;
;  A[3]         ; Clock      ; -0.253 ; -0.253 ; Rise       ; Clock           ;
;  A[4]         ; Clock      ; -0.241 ; -0.241 ; Rise       ; Clock           ;
;  A[5]         ; Clock      ; -0.221 ; -0.221 ; Rise       ; Clock           ;
;  A[6]         ; Clock      ; -0.372 ; -0.372 ; Rise       ; Clock           ;
;  A[7]         ; Clock      ; -0.604 ; -0.604 ; Rise       ; Clock           ;
; B[*]          ; Clock      ; 0.153  ; 0.153  ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; -0.379 ; -0.379 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; -0.451 ; -0.451 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 0.121  ; 0.121  ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 0.153  ; 0.153  ; Rise       ; Clock           ;
;  B[4]         ; Clock      ; 0.140  ; 0.140  ; Rise       ; Clock           ;
;  B[5]         ; Clock      ; -2.149 ; -2.149 ; Rise       ; Clock           ;
;  B[6]         ; Clock      ; -2.156 ; -2.156 ; Rise       ; Clock           ;
;  B[7]         ; Clock      ; -2.142 ; -2.142 ; Rise       ; Clock           ;
; ControlUnitIn ; Clock      ; -2.253 ; -2.253 ; Rise       ; Clock           ;
; Reset         ; Clock      ; -3.181 ; -3.181 ; Rise       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; R1[*]          ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  R1[0]         ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  R1[1]         ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  R1[2]         ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  R1[3]         ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  R1[4]         ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  R1[5]         ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  R1[6]         ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
; R1OUT[*]       ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  R1OUT[0]      ; Clock      ; 3.436 ; 3.436 ; Rise       ; Clock           ;
;  R1OUT[1]      ; Clock      ; 3.425 ; 3.425 ; Rise       ; Clock           ;
;  R1OUT[2]      ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  R1OUT[3]      ; Clock      ; 3.972 ; 3.972 ; Rise       ; Clock           ;
; R2[*]          ; Clock      ; 5.757 ; 5.757 ; Rise       ; Clock           ;
;  R2[0]         ; Clock      ; 5.706 ; 5.706 ; Rise       ; Clock           ;
;  R2[1]         ; Clock      ; 5.757 ; 5.757 ; Rise       ; Clock           ;
;  R2[2]         ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  R2[3]         ; Clock      ; 5.508 ; 5.508 ; Rise       ; Clock           ;
;  R2[4]         ; Clock      ; 5.549 ; 5.549 ; Rise       ; Clock           ;
;  R2[5]         ; Clock      ; 5.646 ; 5.646 ; Rise       ; Clock           ;
;  R2[6]         ; Clock      ; 5.639 ; 5.639 ; Rise       ; Clock           ;
; R2OUT[*]       ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  R2OUT[0]      ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  R2OUT[1]      ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R2OUT[2]      ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  R2OUT[3]      ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
; STUDENTNO[*]   ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  STUDENTNO[0]  ; Clock      ; 3.992 ; 3.992 ; Rise       ; Clock           ;
;  STUDENTNO[1]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  STUDENTNO[2]  ; Clock      ; 4.085 ; 4.085 ; Rise       ; Clock           ;
;  STUDENTNO[3]  ; Clock      ; 3.615 ; 3.615 ; Rise       ; Clock           ;
; Student_ID[*]  ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
;  Student_ID[0] ; Clock      ; 6.307 ; 6.307 ; Rise       ; Clock           ;
;  Student_ID[1] ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Student_ID[2] ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Student_ID[3] ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
;  Student_ID[4] ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  Student_ID[5] ; Clock      ; 5.725 ; 5.725 ; Rise       ; Clock           ;
;  Student_ID[6] ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; R1[*]          ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
;  R1[0]         ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  R1[1]         ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
;  R1[2]         ; Clock      ; 4.460 ; 4.460 ; Rise       ; Clock           ;
;  R1[3]         ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
;  R1[4]         ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  R1[5]         ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  R1[6]         ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
; R1OUT[*]       ; Clock      ; 3.425 ; 3.425 ; Rise       ; Clock           ;
;  R1OUT[0]      ; Clock      ; 3.436 ; 3.436 ; Rise       ; Clock           ;
;  R1OUT[1]      ; Clock      ; 3.425 ; 3.425 ; Rise       ; Clock           ;
;  R1OUT[2]      ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  R1OUT[3]      ; Clock      ; 3.972 ; 3.972 ; Rise       ; Clock           ;
; R2[*]          ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  R2[0]         ; Clock      ; 5.374 ; 5.374 ; Rise       ; Clock           ;
;  R2[1]         ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  R2[2]         ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  R2[3]         ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  R2[4]         ; Clock      ; 5.218 ; 5.218 ; Rise       ; Clock           ;
;  R2[5]         ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  R2[6]         ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
; R2OUT[*]       ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R2OUT[0]      ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  R2OUT[1]      ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R2OUT[2]      ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  R2OUT[3]      ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
; STUDENTNO[*]   ; Clock      ; 3.413 ; 3.413 ; Rise       ; Clock           ;
;  STUDENTNO[0]  ; Clock      ; 3.679 ; 3.679 ; Rise       ; Clock           ;
;  STUDENTNO[1]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  STUDENTNO[2]  ; Clock      ; 3.413 ; 3.413 ; Rise       ; Clock           ;
;  STUDENTNO[3]  ; Clock      ; 3.615 ; 3.615 ; Rise       ; Clock           ;
; Student_ID[*]  ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Student_ID[0] ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Student_ID[1] ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Student_ID[2] ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Student_ID[3] ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  Student_ID[4] ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Student_ID[5] ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Student_ID[6] ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.496  ; 0.355 ; N/A      ; N/A     ; -1.222              ;
;  Clock           ; -4.496  ; 0.355 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -36.095 ; 0.0   ; 0.0      ; 0.0     ; -34.222             ;
;  Clock           ; -36.095 ; 0.000 ; N/A      ; N/A     ; -34.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; A[*]          ; Clock      ; 1.507 ; 1.507 ; Rise       ; Clock           ;
;  A[0]         ; Clock      ; 1.310 ; 1.310 ; Rise       ; Clock           ;
;  A[1]         ; Clock      ; 1.507 ; 1.507 ; Rise       ; Clock           ;
;  A[2]         ; Clock      ; 1.290 ; 1.290 ; Rise       ; Clock           ;
;  A[3]         ; Clock      ; 0.828 ; 0.828 ; Rise       ; Clock           ;
;  A[4]         ; Clock      ; 0.726 ; 0.726 ; Rise       ; Clock           ;
;  A[5]         ; Clock      ; 0.791 ; 0.791 ; Rise       ; Clock           ;
;  A[6]         ; Clock      ; 1.033 ; 1.033 ; Rise       ; Clock           ;
;  A[7]         ; Clock      ; 1.347 ; 1.347 ; Rise       ; Clock           ;
; B[*]          ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 1.007 ; 1.007 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 1.122 ; 1.122 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 0.125 ; 0.125 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 0.079 ; 0.079 ; Rise       ; Clock           ;
;  B[4]         ; Clock      ; 0.103 ; 0.103 ; Rise       ; Clock           ;
;  B[5]         ; Clock      ; 3.737 ; 3.737 ; Rise       ; Clock           ;
;  B[6]         ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  B[7]         ; Clock      ; 3.710 ; 3.710 ; Rise       ; Clock           ;
; ControlUnitIn ; Clock      ; 3.916 ; 3.916 ; Rise       ; Clock           ;
; Reset         ; Clock      ; 5.843 ; 5.843 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; A[*]          ; Clock      ; -0.221 ; -0.221 ; Rise       ; Clock           ;
;  A[0]         ; Clock      ; -0.500 ; -0.500 ; Rise       ; Clock           ;
;  A[1]         ; Clock      ; -0.623 ; -0.623 ; Rise       ; Clock           ;
;  A[2]         ; Clock      ; -0.486 ; -0.486 ; Rise       ; Clock           ;
;  A[3]         ; Clock      ; -0.253 ; -0.253 ; Rise       ; Clock           ;
;  A[4]         ; Clock      ; -0.241 ; -0.241 ; Rise       ; Clock           ;
;  A[5]         ; Clock      ; -0.221 ; -0.221 ; Rise       ; Clock           ;
;  A[6]         ; Clock      ; -0.372 ; -0.372 ; Rise       ; Clock           ;
;  A[7]         ; Clock      ; -0.604 ; -0.604 ; Rise       ; Clock           ;
; B[*]          ; Clock      ; 0.153  ; 0.153  ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; -0.379 ; -0.379 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; -0.451 ; -0.451 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 0.121  ; 0.121  ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 0.153  ; 0.153  ; Rise       ; Clock           ;
;  B[4]         ; Clock      ; 0.140  ; 0.140  ; Rise       ; Clock           ;
;  B[5]         ; Clock      ; -2.149 ; -2.149 ; Rise       ; Clock           ;
;  B[6]         ; Clock      ; -2.156 ; -2.156 ; Rise       ; Clock           ;
;  B[7]         ; Clock      ; -2.142 ; -2.142 ; Rise       ; Clock           ;
; ControlUnitIn ; Clock      ; -2.253 ; -2.253 ; Rise       ; Clock           ;
; Reset         ; Clock      ; -3.181 ; -3.181 ; Rise       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; R1[*]          ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
;  R1[0]         ; Clock      ; 9.508  ; 9.508  ; Rise       ; Clock           ;
;  R1[1]         ; Clock      ; 9.474  ; 9.474  ; Rise       ; Clock           ;
;  R1[2]         ; Clock      ; 9.468  ; 9.468  ; Rise       ; Clock           ;
;  R1[3]         ; Clock      ; 9.748  ; 9.748  ; Rise       ; Clock           ;
;  R1[4]         ; Clock      ; 9.748  ; 9.748  ; Rise       ; Clock           ;
;  R1[5]         ; Clock      ; 9.734  ; 9.734  ; Rise       ; Clock           ;
;  R1[6]         ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
; R1OUT[*]       ; Clock      ; 7.913  ; 7.913  ; Rise       ; Clock           ;
;  R1OUT[0]      ; Clock      ; 6.500  ; 6.500  ; Rise       ; Clock           ;
;  R1OUT[1]      ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  R1OUT[2]      ; Clock      ; 7.913  ; 7.913  ; Rise       ; Clock           ;
;  R1OUT[3]      ; Clock      ; 7.581  ; 7.581  ; Rise       ; Clock           ;
; R2[*]          ; Clock      ; 11.164 ; 11.164 ; Rise       ; Clock           ;
;  R2[0]         ; Clock      ; 11.066 ; 11.066 ; Rise       ; Clock           ;
;  R2[1]         ; Clock      ; 11.164 ; 11.164 ; Rise       ; Clock           ;
;  R2[2]         ; Clock      ; 10.769 ; 10.769 ; Rise       ; Clock           ;
;  R2[3]         ; Clock      ; 10.728 ; 10.728 ; Rise       ; Clock           ;
;  R2[4]         ; Clock      ; 10.786 ; 10.786 ; Rise       ; Clock           ;
;  R2[5]         ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  R2[6]         ; Clock      ; 10.974 ; 10.974 ; Rise       ; Clock           ;
; R2OUT[*]       ; Clock      ; 10.167 ; 10.167 ; Rise       ; Clock           ;
;  R2OUT[0]      ; Clock      ; 10.167 ; 10.167 ; Rise       ; Clock           ;
;  R2OUT[1]      ; Clock      ; 8.593  ; 8.593  ; Rise       ; Clock           ;
;  R2OUT[2]      ; Clock      ; 9.329  ; 9.329  ; Rise       ; Clock           ;
;  R2OUT[3]      ; Clock      ; 8.747  ; 8.747  ; Rise       ; Clock           ;
; STUDENTNO[*]   ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  STUDENTNO[0]  ; Clock      ; 7.826  ; 7.826  ; Rise       ; Clock           ;
;  STUDENTNO[1]  ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  STUDENTNO[2]  ; Clock      ; 8.024  ; 8.024  ; Rise       ; Clock           ;
;  STUDENTNO[3]  ; Clock      ; 6.918  ; 6.918  ; Rise       ; Clock           ;
; Student_ID[*]  ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Student_ID[0] ; Clock      ; 12.741 ; 12.741 ; Rise       ; Clock           ;
;  Student_ID[1] ; Clock      ; 9.122  ; 9.122  ; Rise       ; Clock           ;
;  Student_ID[2] ; Clock      ; 9.718  ; 9.718  ; Rise       ; Clock           ;
;  Student_ID[3] ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Student_ID[4] ; Clock      ; 11.653 ; 11.653 ; Rise       ; Clock           ;
;  Student_ID[5] ; Clock      ; 11.607 ; 11.607 ; Rise       ; Clock           ;
;  Student_ID[6] ; Clock      ; 10.757 ; 10.757 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; R1[*]          ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
;  R1[0]         ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  R1[1]         ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
;  R1[2]         ; Clock      ; 4.460 ; 4.460 ; Rise       ; Clock           ;
;  R1[3]         ; Clock      ; 4.600 ; 4.600 ; Rise       ; Clock           ;
;  R1[4]         ; Clock      ; 4.601 ; 4.601 ; Rise       ; Clock           ;
;  R1[5]         ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  R1[6]         ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
; R1OUT[*]       ; Clock      ; 3.425 ; 3.425 ; Rise       ; Clock           ;
;  R1OUT[0]      ; Clock      ; 3.436 ; 3.436 ; Rise       ; Clock           ;
;  R1OUT[1]      ; Clock      ; 3.425 ; 3.425 ; Rise       ; Clock           ;
;  R1OUT[2]      ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  R1OUT[3]      ; Clock      ; 3.972 ; 3.972 ; Rise       ; Clock           ;
; R2[*]          ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  R2[0]         ; Clock      ; 5.374 ; 5.374 ; Rise       ; Clock           ;
;  R2[1]         ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  R2[2]         ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  R2[3]         ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  R2[4]         ; Clock      ; 5.218 ; 5.218 ; Rise       ; Clock           ;
;  R2[5]         ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  R2[6]         ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
; R2OUT[*]       ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R2OUT[0]      ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  R2OUT[1]      ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R2OUT[2]      ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  R2OUT[3]      ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
; STUDENTNO[*]   ; Clock      ; 3.413 ; 3.413 ; Rise       ; Clock           ;
;  STUDENTNO[0]  ; Clock      ; 3.679 ; 3.679 ; Rise       ; Clock           ;
;  STUDENTNO[1]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  STUDENTNO[2]  ; Clock      ; 3.413 ; 3.413 ; Rise       ; Clock           ;
;  STUDENTNO[3]  ; Clock      ; 3.615 ; 3.615 ; Rise       ; Clock           ;
; Student_ID[*]  ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Student_ID[0] ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Student_ID[1] ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Student_ID[2] ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Student_ID[3] ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  Student_ID[4] ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Student_ID[5] ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Student_ID[6] ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 833      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 833      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 104   ; 104  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 03 14:32:54 2023
Info: Command: quartus_sta ModifiedALU -c ModifiedALU
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "FinalDesign" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity FinalDesign -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity FinalDesign -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ModifiedALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.496       -36.095 Clock 
Info (332146): Worst-case hold slack is 0.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.717         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -34.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.334        -9.741 Clock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -34.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Sun Dec 03 14:32:57 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


