---
title: 简答题
---

##  微机计算机基础概述
### 冯诺依曼计算机
1. 采用二进制表示数据和指令。指令是由操作码和地址码组成。
2. 将程序和数据放在存储器中。
3. 指令的执行是顺序的，程序分支由转移指令实现。
4. 计算机是由运算器，控制器，存储器，和输入输出五大基本部件组成
### 微机的工作过程(工作原理)
1. 微机的工作过程就是执行程序的工作过程，而程序是由指令队列组成。
2. 执行程序的过程，就是执行执行队列的过程，执行每一条指令，包括取指令和执行指令的两个基本过程。
3. 微机原理的工作过程，也就是不断的取指令和执行指令的过程。
4. 取指令过程，CPU通过从内存中取出指令，通过控制器译码译码，进行指定的运算逻辑操作等加工。
5. 执行指令过程，当一条指令执行完成后，就转入下一条指令的取指令过程，一直循环到程序结束。
### 微处理器、微型计算机、微型计算机系统的概念，有什么不同？
1. 处理器是由一片或少数几片大规模集成电路组成的中央处理器。
由控制器、运算器和寄存器组成。 能完成取指令、执行指令，以及与外界主存储器和逻辑部件交换信息， 是微型计算机的运算控制部分。 微处理器是微型计算机的核心。 
2. 微型计算机是由微处理器、主存储器、输入/输出接口电路和系统总线构成的裸机系统。
3. 微型计算机系统是以微型计算机为主机， 配上系统软件和外设之后而构成的计算机系统。 
三者之间是有很大不同的， 微处理器是组成微型计算机的一个组成部分，而微型计算机又是微型计算机系统的一个组成部分
### 触发器，寄存器及存储器的关系 19年
![工作流程图](/img/trigger-register-storage.png)
### ROM RAM
1. ROM 只读存储器(系统程序)
- ROM 只读存储器
- PROM 一次写入只读存储器
- EPROM 紫外线可擦除只读存储器
- EEPROM 电可擦除只读存储器
- FLASH MEN U盘
2. RAM 随机存储器(用户程序)
- SRAM 静态随机存储器
1. 用构成cache
2. 速度快，造价高，集程度低
- DRAM 动态随机存储器
1. 电容(充电)/刷新
2. 用于做内存
3. 速度慢，造价低，集成度高
4. 2m刷新行 

### 半导体存储器的主要性能指标
1. 存储容量。存储器可以存储的二进制信息总量成为存储容量。存储容量可以有两个表示方法:
- 位表示法，以存储器中的存储地址总数与存储字位数的乘积表示。如1Kx4，表示芯片有1K个存储单元，每个存储单元的长度为4个二进制位，即字数x字长，字长是指计算机所能处理数的位数
- 字节表示法，如128B，表示该芯片有128个单元
2. 存储速度。存储器的存储速度可以用两个时间参数表示，一个是存取时间；从启动一次存储器操作到完成该操作所经历的时间；存储周期：启动两次独立的存储器操作之间所需的最小时间间隔。
3. 可靠性
4. 存储带宽

### 2164A典型DRAM的引脚构成
1.	DRAM地址线采用行地址线和列地址线分时工作，DRAM对外部只需引出8条地址线，芯片内部有地址锁存器.利用多路开关，
由行地址选通信息RAS先送来的8位地址送至行地址锁存器；
由随后出现的列地址选通信息CAS把后送来8位地址送至列地址锁存器。
2.	2164A数据的读出和写入是分开的。由WE信号控制读写
- 当WE为高电平时读出，即所选中单元的内容经过三态缓冲器在Dout引脚读出。
- 当WE为低电平时写入，DIn引脚上的信号经输入三态缓冲器对选选中单元进行写入。
![2164A](/img/2164A.png)

### 6264典型SRAM的引脚构成
1. 6264是28引脚双列直插式芯片，容量是8KB，操作方式由由OE、WE、CE1、CE2的共同作用决定。
2. 写入：当WE和CE1为低电平，且OE和CE2为高电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元。
3. 读出：当OE和CE1为低电平，且WE和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。
4. 保持：当CE1为高电平，CE2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。
![6264](/img/6264.png)

### 缓冲寄存器
1. 在高速工作的CPU与慢速工作的外设间起协调和缓冲的作用，实现数据传送的同步，完成CPU与外设速度不匹配的问题
2. 提供一个暂存的空间，它分输入输出缓冲器两种，输入缓冲器是外设送往CPU的数据，输出缓冲器是CPU送往外设的数据
3. 提高驱动能力
4. 增强8088的负载能力

### 物理地址、逻辑地址、偏移地址
1. 逻辑地址是16 位的，允许在程序中编排的地址，逻辑地址中的段地址分别是CPU 中的 4个段寄存器CS、SS、DS、ES，依次对应内存中代码段、堆栈段、数据段和附加段中的首单元地址；偏移地址:段首地址(段地址)的偏移量
2. 物理地址是20 位的，是信息存放在内存中的真实地址。
3. 物理地址是由逻辑地址的段地址*16加上偏移地址计算得到的，在CPU 的地址加法器中实现。 唯一的物理地址对应多个逻辑地址。
4. DS对应的段内偏移地址可能在 BX、BP、SI或 DI 寄存器中
5. CS对 应的段内偏移地址在 IP 寄存器中
6. SS对应的段内偏移地址在 SP 寄存器中
7. ES对应的段内偏移地址可能 在BX、BP、SI或 DI 寄存器中。

### 简述高速缓冲存储器Cache为什么能够实现高速的数据存取
1. 高速缓冲存储器Cache是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内，程序所要用到的指令或数据的
地址往往集中在一个局部区域内，因而对局部范围内的存储器地址频繁访问，而对范围外的地址则范围甚少的现象称为程序访问的局部性原理。
2. 如果把正在执行的指令地址附近的一小部分指令或数据，即当前最活跃的程序或数据从主存成批调入Cache，供CPU在一段时间内随时使用，就一定能大大减少CPU访问主存的次数，从而加速程序的运行。

### 实现片选控制的全译码、部分译码、线选三种方法
1. 所谓线选法, 就是直接以系统的地址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯片的片选端直接相连即可.速度快
2. 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码.采用全译码法,每个存储单元的地址都是唯一的,不存在地址重叠,但译码电路较复杂,连线也较多.
3. 部分译码法是将高位地址线中的一部分(而不是全部)进行译码,产生片选信号.该方法常用于不需要全部地址空间的寻址能力,但采用线选法地址线又不够用的情况.采用部分译码法时,由于未参加译码的高位地址与存储器地址无关,因此存在地址重叠问题.
## 微处理器
### 8086和8088有什么不同
1. 由于8088只能传输8位数据，所以8088只有8个地址、数据复用引脚AD0~AD7；8086是按十六位传输数据的，所以有16个地址、数据复用引脚AD0~AD15
2. 8086第34引脚为BHE，BHE用来区分是传送字节、还是字，8088第34引脚是SSO，用来指出状态信息
3. 8086和8088内部指令队列长度不同
### 简述流水线技术，8086怎么实现指令流水线
1. 流水线是指在程序执行过程中多条指令重叠进行操作的一种并行处理实现技术
2. 流水线技术是把一个重复的过程分解为若干子过程，每个子过程由专门的功能部件来实现，每个子过程与其他子过程并行进行。
3. 8086中，指令的读取是在BIU单元，而指令的执行是在EU单元。因为BIU和EU两个单元相互独立、分别完成各自操作，所以可以并行操作
4. EU对执行指令的过程是，BIU可以同时对后续指令进行读取
### 8086存储器为啥要分段，哪几个寄存器与分段有关 19年
1. (1)8086CPU提供了20位的地址总线，可寻址1MB存储空间，而8086内部寄存器都是16位的，最高寻址64KB (2)为了实现对存储器寻址20位的物理地址，可将1MB的存储空间划分为若干个逻辑段，每个逻辑段可寻址64KB (3)各个逻辑段之间可以部分、完全覆盖，连续、不连续等非常灵活
2. CS代码段寄存器 DS数据段寄存器 SS堆栈段寄存器 ES附加段寄存器

### 8086CPU系统中为什么要使用地址锁存器
- 在8086CPU访问存储器或I/O设备时，低8位和高四位地址和数据/状态采用分时复用技术，先输出地址，后输出数据/状态，为了使先输出的地址不丢失，在构建8086CPU系统是，必须使用地址锁存器。
## 中断技术
### 什么是中断，使用中断的好处？
1. 所谓中断，是指计算器在正常运行执行中，由于种种原因，使CPU暂时停止处理当前程序的执行，而去转向临时发生的程序，处理完毕后，在返回去处理执行暂停的程序
2. 好处
- 使用中断技术，使得外部设备与CPU不再是串行工作，而是分时操作，从而大大提高了计算机的效率

### 中断系统，中断系统的功能
1. 实现中断及返回
- 若允许响应这个中断请求，CPU必须在现行的指令完成后，把下一次要执行的指令IP和CS以及各个寄存器的内容和状态标志推入堆栈保存下来，称保护断点和现场
- 当中断处理完成后，在恢复被保存下来的各个寄存器和标志位的状态(称恢复现场)
2. 实现优先权排队
- 根据轻重缓急给每个中断源确定一个中断级别，即优先权
3. 高级中断源能中断低级中断处理

### CPU对外部可屏蔽中断的响应及中断过程 一般中断处理子程序在结构上是怎样一种模式？
CPU在现行指令结束后响应中断
1. 关中断 CLI IF = 0
2. 保留断点
- CPU响应中断后，把IP和CS推入堆栈保留，以便中断处理完毕后，能返回被中断程序
3. 保护现场
- 8086要把用到的寄存器的内容用PUSH指令推入堆栈，而标志位的状态是在保留断点的同时由硬件推入堆栈的
4. 给出中断入口地址，转入相应的中断服务程序
- 8086是根据中断源提供的中断向量类型码读取中断向量表得到中断服务程序的入口地址
5. 恢复现场
- POP指令弹出内部寄存器的内容和状态标志为的状态。8086的标志位的状态由硬件恢复
6. 中断返回
- 在中断服务程序的最后要安排一条中断返回指令

### 中断的处理过程
1. 中断请求
2. 中断的判优
3. 中断的响应 
4. 中断的处理
5. 中断的返回
### 内部中断的种类及特点，分为哪三种?
内部中断又称软件中断，是通过软件调用的不可屏蔽中断，或者是指令执行过程过程中发生了某些错误。
- 中断类型号0-除法错误
- 中断类型号1-单步中断(优先级最低)
- 中断类型号2-NMI(不可屏蔽中断)
- 中断类型号3-断点中断
- 中断类型号4-溢出中断

故障、陷阱、异步中止
### 硬件中断和软件中断的区别
1. 硬件中断由硬件产生，通过INTR和NMI引脚送给CPU，软件中断由软件的中断指令或其他异常产生
2. 硬件中断的中断号由中断控制器提供；软件中断的中断号在指令中提供或隐含，不需要中断控制提
3. 硬件中断具有随机性，软件中断具有确定性
4. 大部分硬件中断需要CPU发送响应信息，软件中断不需要
5. 硬件中断除NMI之外均可以屏蔽，软件中断不能屏蔽
### 中断源是什么？如何识别中断源? 19年
1. 引起中断的原因或发出中断请求的来源，称做中断源
2. (1)每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口地址。CUP一旦检测到某条信号线有中断申请，就进入相应的中断服务程序 (2)向量中断，使用向量中断系统的中断源，除了能输出中断请求信息外，还能在CPU响应了它的中断请求后输出一个中断向量。
(3)CPU根据这个中断向量能够获取该中断源程序的入口地址，从而为其服务

### 中断类型码、中断向量、中断向量表？中断类型码和中断向量关系
1. 中断类型码：处理机处理的每种中断的编号是中断类型码
2. 中断向量：中断处理程序的入口地址
3. 中断向量表：是中断服务子程序的入口地址表,中断向量一共有256级，共0~255，每一级占4个字节，按顺序存放0000H:0000H~0000H:03FFH，容量大小是1KB
4. (中断号)中断类型码*4就是中断向量地址，从此处读出4个字节即是中断向量,前两个字节是中断子程序偏移地址，后两个字节是中断子程序的段地址

### 中断嵌套是，使用它的好处，实现的条件是
1. 微处理器的在处理低级别中断的过程中，如果出现了级别高的中断请求，微处理器停止执行低级中断的处理
程序，而是处理高级中断，等高级中断处理完成后，再去处理级别低的中断，这种处理过程叫做中断嵌套
2. 好处是提高中断响应的实时性，对于某些对实时性较高的操作，必须设置较高的优先级和采用中断嵌套的方式，才能保证系统能够及时响应中断请求。
3. 条件
- CPU处于开中断状态(IF=1)
- 没有被中断处理器屏蔽
- 中断请求的优先级要大于当前处理中断请求的优先级
- 没有不可屏蔽的中断请求

### 8259A的可编程的中断控制器基本组成部分
他具有8级优先权控制，通过级联可扩展到64级优先权控制
1. IRR(Interrupt request register)，8位中断请求寄存器，用来存放从外设来的中断请求信息IR0-IR7；
2. IMR(Interrupt mask register)，8位中断屏蔽寄存器，用来存放CPU送来的屏蔽信息；
3. ISR(Interrupt service register)，8位中断服务寄存器，用来记忆正在处理中的中断级别；
4. PR，优先级分析器；
5. 控制逻辑
6. 读写逻辑
7. 级联缓冲器/比较器
### 8259A的初始化命令字和操作命令字有哪些，功能是?
1. 初始化命令字ICW ICW1-ICW4（1偶3奇）
- ICW1: 确定8259的触发方式和工作方式（单片和级联）
- ICW2：确定中断向量的高五位
- ICW3: 确定主片上的信息线连接从片的方式
- ICW4：确定8259的全嵌套方式，缓冲方式和结束方式。
2. 操作控制字OCW OCW1-OCW3(1奇2偶)。在工作8259工作期间，可通过操作命令字按不同的方式进行操作。
- OCW1: 是对IMR置位复位的命令字，置位位对应的中断被屏蔽;
- OCW2：是中断结束（EOI）的命令字，用于复位ISR及改变优先级
- OCW3: 是读ISR和IRR的命令字

## I/O接口
### 什么是接口，接口的基本功能
1. 微机接口是微处理器与存储器或输入输出设备之间的协调动作的控制电路
- 能够进行信息格式的转换，例如串行和并行的转换
- 将来自外部设备的数据信号传送给处理器，处理器对数据进行合适的加工，在通过接口传送外部设备
- 解决cpu与外设工作速度不匹配的问题
2. 基本功能
- 地址译码
- 数据缓冲
- 信息转换
- 提供命令译码和状态信息
- 定时和控制
3. 基本包含哪些电路
- 数据缓冲器，锁存器
- 控制命令和状态寄存器
- 地址译码器
- 读写控制
- 中断控制
### 主存储器不需要接口顶啊花和系统总线的连接
因为主存器功能单一，且速度与CPU相当，因此可直接连接在CPU的系统总线上
### 什么是端口，端口的基本功能，通常有哪几类端口？
接口电路中存取信息的存储器叫做端口，接口包含端口
1. 数据端口
2. 状态端口
3. 控制端口
- 信息的形式变换
- 锁存以及缓冲
- 信息的输入输出
- I/O地址译码与设备选择

### 两种I/O接口结构独立编制和统一编制
1. 独立编制（标准的I/O）
- I/O设备的地址空间和存储器地址空间是独立的、分开的、即I/O接口地址不占用存储器的地址空间。
- 微处理器对I/O设备的管理是利用专用的IN（输入）和OUT（输出）指令来实现数据传递的
- 微处理器对I/O设备的读写控制是用I/O读写控制信号(IOR,IOW)
- 译码电路简单
2. 统一编制（存储器映像I/O）
- I/O接口与存储器共用同一个地址空间(此时存储器于I/O设备之间的唯一区别所占用的地址不同)
- 微处理器对I/O设备的管理是利用对存储器的存储单元进行操作的指令来实现
- 微处理器对I/O设备的读写控制是用存储器读写控制信号(MEMW,MEMR)
### 什么是总线，简述各类总线的应用场合
1. 总线是连接计算机各个部件的公共通道，是CPU，内存，输入，输出设备传递数据的公共通道。
2. 根据总线的功能划分
- 地址总线
- 数据总线
- 控制总线
3. 根据总线的层次接口划分
- 片内总线：微机系统中速度最快的总线，在CPU内部，连接CPU的内部部件。
- 系统总线：提供CPU和主板器件之间以及CPU到高速外设之间的快速信息通道。
- 通信总线：微机和微机，以及微机和外设之间的通信的总线。

### 最小工作模式下，8086如何响应一个总线请求
当总线主设备通过HOLD引线向CPU发出总线请求信息，使HOLD信号变成有效。则当前总线结束后CPU发出总线请求的响信息HLDA。CPU的控制总线，数据总线，地址总线进入高阻状态，让出总线控制权。

### 8086CPU与外设进行数据交换的方式。及特点
1. 无条件传送：不查询外设状态，认为外设已经准备就绪，直接与外设传送数据。
2. 查询传送：CPU不断查询外设端口的状态，状态不符合时候，CPU需要等待，直到状态符合时，CPU完成相应操作。CPU利用率低
3. 中断控制：外设在准备就绪的条件下通过请求CPU，主动向CPU提出交换数据，CPU与外设之间能并行工作。
4. DMA方式: CPU不参于数据传送，而是由DMA控制器完成内存与外设之间数据交换，适用于大量数据高速传送，CPU与外设之间能并行工作，提高CPU的效率

### 8086CPU从功能上分为几部分
1. BIU（总线接口部件）完成CPU与主存储器，以及外设之间的信息交换。
- 地址加法器
- 指令队列
- 四个段寄存器
- 指令指针寄存器（IP）
2. EU（执行部件）执行所有的指令操作，并向BIU传送数据
- 8个通用寄存器
- 装填寄存器flags
- 算术逻辑部件ALU


## 常用数字接口电路

### 并行数据传送，串行数据传送
1. 并行数据传送
- 在微机系统内部
- 速度快
- 电路多
- 一般用于较短距离的数据传送
2. 串行数据传送
- 将构成字符的每个二进制数据位，按一定的顺序逐位进行传送的方式
- 主要用于远程终端
- 远距离数据传送采用串行方式比较经济
- 但串行数据传送比并行数据传送控制复杂
- 接受设备和发送设备必须保持相同的传送波特率

### 8255是并行I/O接口芯片
1. 端口A，端口B，端口C，控制口
2. A口控制C口的高四位
3. B口控制C口的低四位
4. 三种工作方式
- 方式0 基本收入输出 ABC
- 方式1 选通输入输出 AB
- 方式2 双向传送 A
5. 方式选择控制字
![方式选择控制字](/img/8255-mode-selection.png)
6. 置为复位控制字
![置为复位控制字](/img/8255-set-reset.png)

### 8255A的方式0一般使用在什么场合？在方式0时，如果要使用查询方式进行输入输出，应该如何处理
1. 方式0的使用场合分为有两种，一种是同步传送，另一种是查询式传送
2. 在方式0的情况下，没有规定固定的应答信号，所有，这时，将端口A和端口B作为数据端口，把端口C的4个数位规定位输出口，用来输入一些控制信号，而把另外4个数位规定为输入口，用来读入外设的状态，即利用端口C来配合端口A和端口B的输入输出操作
3. 使用查询查询方式进行输入输出时，可利用端口C的某一种作为查询，只有当该位数为1时，方可以将数据送到输入或输入端口去。

### 8253计数器/定时器
1. 8253 具有3个独立的功能完全相同的 16 位计数器，每个计数器都有6种工作方式
2. 工作方式
-  方式0-计数结束中断
-  方式1-硬件触发单拍脉冲   等待GATE(门控信号)  上升沿
-  方式2-频率发生器（周期） 负脉冲
-  方式3-方波发生器（周期） 计算过程中输出有一半时间是高电平，一半时间是低电平
-  方式4-软件触发选通   负脉冲
-  方式5-硬件触发选通   负脉冲  等待GATE(门控信号)  上升沿
3. init
![置为复位控制字](/img/8253-init.png)



### 在基于8086的微计算机系统中，存储器是如何组织的?是如何与处理器总线连接的? BHE信号起什么作用?
1. 8086为16位处理器，可访问1M字节的存储器空间;1M字节的存储器分为两个512K字节的存储体，命名为偶字节体和奇字节体;
2. 偶体的数据线连接D7~D0，“体选”信号接地址线A0;奇体的数据线连接D15~D8，“体选”信号接BHE#信号;
3. BHE#信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。

### 在8086微处理器构成的系统中，什么是存储器的规则字和非规则字？8086微处理器对一个规则字和一个非规则字读写时，有什么差别？
1. 规则字是在存储器中存储的起始地址位为偶数的字数据,非规则字是在存储器中存储的起始地址为奇数的字数据,
2. 规则字读写需要一个总线周期，发送A0为0，BHE为0，一个总线周期读写一个字。
3. 非规则字读写需要两个总线周期，第一个总线周期读写时先读取偶存储体数据，发送A0为1，BHE为0，取得高8位数据，第二个总线周期读取奇存储体数据，A0为0，BHE为1，取得第八位数据

### 在最小模式下，8086CPU一个基本的总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU做了哪些工作？
1. 把BIU完成一次访问主存储器或外设操作所需的时间称为一个总线周期。
2. 一个基本的总线周期一般由4个时钟周期T1,T2,T3,T4组成
3. 当访问主存储器或外设时，存储器或外设不能及时地配合CPU传送数据，T3之后插入一个或多个等待周期Tw
4. 当存储器或外设准备好数据，通过Ready发准备好信息，CPU接收到这个信号后，会自动完成Tw状态计入T4状态，一次插入多少个Tw取决于READY信息，即取决于主存或外设的速度
- T1 CPU向地址/数据状态分时复用总线上发出访问存储器或IO端口的地址信息
- T2 CPU从总线上撤销地址，发出RD读控制信息，使复用总线的低八位处于高阻状态
- T3 地址/数据状态分时复用总线的低8位上出现从内存或I/O端口读入的数据
- T4 8086完成数据传送，控制信息变成无效，结束总线周期

### 8086/8088工作在最下模式下，和最大模式下的特点。
1. 最小模式下，在系统中只有一个8086处理器，所有的总线控制信号都直接由8086/8088产生因此，系统中总线控制电路减到最小
2. 最大模式下，在系统中包含两个或多个微处理器，其中一个主处理器就是8088，其他处理器为协处理器，由于协调主存储器。
3. 33引脚MX/MN决定系统中处理最小最大模式
