<module_names>
  <module_name default="tile_1__1_" given="tile_clb"/>
  <module_name default="tile_2__1_" given="tile_dsp"/>
  <module_name default="fpga_core" given="pfabric_top"/>
  <module_name default="fpga_top" given="pfabric_top"/>
</module_names>
