Analysis & Synthesis report for unum_multiply_adder
Mon Nov 20 20:27:34 2017
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. Registers Removed During Synthesis
 12. Removed Registers Triggering Further Register Optimizations
 13. General Register Statistics
 14. Registers Packed Into Inferred Megafunctions
 15. Multiplexer Restructuring Statistics (Restructuring Performed)
 16. Source assignments for frac_mult:multiplier1|lpm_mult:lpm_mult_component|mult_tdp:auto_generated
 17. Source assignments for altshift_taps:frac_numo_7_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4
 18. Parameter Settings for User Entity Instance: frac_mult:multiplier1|lpm_mult:lpm_mult_component
 19. Parameter Settings for Inferred Entity Instance: altshift_taps:frac_numo_7_rtl_0
 20. lpm_mult Parameter Settings by Entity Instance
 21. altshift_taps Parameter Settings by Entity Instance
 22. Port Connectivity Checks: "LZA_fraction:lza_fraction1|NLC:NLC7"
 23. Port Connectivity Checks: "LZC:lzc1|NLC:NLC7"
 24. Post-Synthesis Netlist Statistics for Top Partition
 25. Elapsed Time Per Partition
 26. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Nov 20 20:27:34 2017       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; unum_multiply_adder                         ;
; Top-level Entity Name              ; unum_multiply_adder                         ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 2,265                                       ;
;     Total combinational functions  ; 2,165                                       ;
;     Dedicated logic registers      ; 655                                         ;
; Total registers                    ; 655                                         ;
; Total pins                         ; 130                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 111                                         ;
; Embedded Multiplier 9-bit elements ; 7                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------+
; Option                                                                     ; Setting             ; Default Value       ;
+----------------------------------------------------------------------------+---------------------+---------------------+
; Device                                                                     ; EP4CE6F17C8         ;                     ;
; Top-level entity name                                                      ; unum_multiply_adder ; unum_multiply_adder ;
; Family name                                                                ; Cyclone IV E        ; Cyclone V           ;
; Use smart compilation                                                      ; Off                 ; Off                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                  ;
; Enable compact report table                                                ; Off                 ; Off                 ;
; Restructure Multiplexers                                                   ; Auto                ; Auto                ;
; Create Debugging Nodes for IP Cores                                        ; Off                 ; Off                 ;
; Preserve fewer node names                                                  ; On                  ; On                  ;
; Intel FPGA IP Evaluation Mode                                              ; Enable              ; Enable              ;
; Verilog Version                                                            ; Verilog_2001        ; Verilog_2001        ;
; VHDL Version                                                               ; VHDL_1993           ; VHDL_1993           ;
; State Machine Processing                                                   ; Auto                ; Auto                ;
; Safe State Machine                                                         ; Off                 ; Off                 ;
; Extract Verilog State Machines                                             ; On                  ; On                  ;
; Extract VHDL State Machines                                                ; On                  ; On                  ;
; Ignore Verilog initial constructs                                          ; Off                 ; Off                 ;
; Iteration limit for constant Verilog loops                                 ; 5000                ; 5000                ;
; Iteration limit for non-constant Verilog loops                             ; 250                 ; 250                 ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                  ; On                  ;
; Infer RAMs from Raw Logic                                                  ; On                  ; On                  ;
; Parallel Synthesis                                                         ; On                  ; On                  ;
; DSP Block Balancing                                                        ; Auto                ; Auto                ;
; NOT Gate Push-Back                                                         ; On                  ; On                  ;
; Power-Up Don't Care                                                        ; On                  ; On                  ;
; Remove Redundant Logic Cells                                               ; Off                 ; Off                 ;
; Remove Duplicate Registers                                                 ; On                  ; On                  ;
; Ignore CARRY Buffers                                                       ; Off                 ; Off                 ;
; Ignore CASCADE Buffers                                                     ; Off                 ; Off                 ;
; Ignore GLOBAL Buffers                                                      ; Off                 ; Off                 ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                 ; Off                 ;
; Ignore LCELL Buffers                                                       ; Off                 ; Off                 ;
; Ignore SOFT Buffers                                                        ; On                  ; On                  ;
; Limit AHDL Integers to 32 Bits                                             ; Off                 ; Off                 ;
; Optimization Technique                                                     ; Balanced            ; Balanced            ;
; Carry Chain Length                                                         ; 70                  ; 70                  ;
; Auto Carry Chains                                                          ; On                  ; On                  ;
; Auto Open-Drain Pins                                                       ; On                  ; On                  ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                 ; Off                 ;
; Auto ROM Replacement                                                       ; On                  ; On                  ;
; Auto RAM Replacement                                                       ; On                  ; On                  ;
; Auto DSP Block Replacement                                                 ; On                  ; On                  ;
; Auto Shift Register Replacement                                            ; Auto                ; Auto                ;
; Allow Shift Register Merging across Hierarchies                            ; Auto                ; Auto                ;
; Auto Clock Enable Replacement                                              ; On                  ; On                  ;
; Strict RAM Replacement                                                     ; Off                 ; Off                 ;
; Allow Synchronous Control Signals                                          ; On                  ; On                  ;
; Force Use of Synchronous Clear Signals                                     ; Off                 ; Off                 ;
; Auto RAM Block Balancing                                                   ; On                  ; On                  ;
; Auto RAM to Logic Cell Conversion                                          ; Off                 ; Off                 ;
; Auto Resource Sharing                                                      ; Off                 ; Off                 ;
; Allow Any RAM Size For Recognition                                         ; Off                 ; Off                 ;
; Allow Any ROM Size For Recognition                                         ; Off                 ; Off                 ;
; Allow Any Shift Register Size For Recognition                              ; Off                 ; Off                 ;
; Use LogicLock Constraints during Resource Balancing                        ; On                  ; On                  ;
; Ignore translate_off and synthesis_off directives                          ; Off                 ; Off                 ;
; Timing-Driven Synthesis                                                    ; On                  ; On                  ;
; Report Parameter Settings                                                  ; On                  ; On                  ;
; Report Source Assignments                                                  ; On                  ; On                  ;
; Report Connectivity Checks                                                 ; On                  ; On                  ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                 ; Off                 ;
; Synchronization Register Chain Length                                      ; 2                   ; 2                   ;
; Power Optimization During Synthesis                                        ; Normal compilation  ; Normal compilation  ;
; HDL message level                                                          ; Level2              ; Level2              ;
; Suppress Register Optimization Related Messages                            ; Off                 ; Off                 ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000                ; 5000                ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000                ; 5000                ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                 ; 100                 ;
; Clock MUX Protection                                                       ; On                  ; On                  ;
; Auto Gated Clock Conversion                                                ; Off                 ; Off                 ;
; Block Design Naming                                                        ; Auto                ; Auto                ;
; SDC constraint protection                                                  ; Off                 ; Off                 ;
; Synthesis Effort                                                           ; Auto                ; Auto                ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                  ; On                  ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                 ; Off                 ;
; Analysis & Synthesis Message Level                                         ; Medium              ; Medium              ;
; Disable Register Merging Across Hierarchies                                ; Auto                ; Auto                ;
; Resource Aware Inference For Block RAM                                     ; On                  ; On                  ;
+----------------------------------------------------------------------------+---------------------+---------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                     ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                 ; Library ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------+---------+
; unum_multiply_adder.v            ; yes             ; User Verilog HDL File        ; F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v   ;         ;
; frac_mult.v                      ; yes             ; User Wizard-Generated File   ; F:/Unum/unumIII_32_3_multiply_adder2/frac_mult.v             ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/lpm_mult.tdf      ;         ;
; aglobal171.inc                   ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/aglobal171.inc    ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/lpm_add_sub.inc   ;         ;
; multcore.inc                     ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/multcore.inc      ;         ;
; bypassff.inc                     ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/bypassff.inc      ;         ;
; altshift.inc                     ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/altshift.inc      ;         ;
; db/mult_tdp.tdf                  ; yes             ; Auto-Generated Megafunction  ; F:/Unum/unumIII_32_3_multiply_adder2/db/mult_tdp.tdf         ;         ;
; altshift_taps.tdf                ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/altshift_taps.tdf ;         ;
; altdpram.inc                     ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/altdpram.inc      ;         ;
; lpm_counter.inc                  ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/lpm_counter.inc   ;         ;
; lpm_compare.inc                  ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/lpm_compare.inc   ;         ;
; lpm_constant.inc                 ; yes             ; Megafunction                 ; d:/quartus/quartus/libraries/megafunctions/lpm_constant.inc  ;         ;
; db/shift_taps_f6m.tdf            ; yes             ; Auto-Generated Megafunction  ; F:/Unum/unumIII_32_3_multiply_adder2/db/shift_taps_f6m.tdf   ;         ;
; db/altsyncram_9l31.tdf           ; yes             ; Auto-Generated Megafunction  ; F:/Unum/unumIII_32_3_multiply_adder2/db/altsyncram_9l31.tdf  ;         ;
; db/add_sub_24e.tdf               ; yes             ; Auto-Generated Megafunction  ; F:/Unum/unumIII_32_3_multiply_adder2/db/add_sub_24e.tdf      ;         ;
; db/cntr_6pf.tdf                  ; yes             ; Auto-Generated Megafunction  ; F:/Unum/unumIII_32_3_multiply_adder2/db/cntr_6pf.tdf         ;         ;
; db/cmpr_ogc.tdf                  ; yes             ; Auto-Generated Megafunction  ; F:/Unum/unumIII_32_3_multiply_adder2/db/cmpr_ogc.tdf         ;         ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 2,265     ;
;                                             ;           ;
; Total combinational functions               ; 2165      ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 846       ;
;     -- 3 input functions                    ; 909       ;
;     -- <=2 input functions                  ; 410       ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 1824      ;
;     -- arithmetic mode                      ; 341       ;
;                                             ;           ;
; Total registers                             ; 655       ;
;     -- Dedicated logic registers            ; 655       ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 130       ;
; Total memory bits                           ; 111       ;
;                                             ;           ;
; Embedded Multiplier 9-bit elements          ; 7         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 696       ;
; Total fan-out                               ; 8945      ;
; Average fan-out                             ; 2.86      ;
+---------------------------------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                     ;
+----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node             ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                            ; Entity Name         ; Library Name ;
+----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |unum_multiply_adder                   ; 2165 (1858)         ; 655 (569)                 ; 111         ; 7            ; 1       ; 3         ; 130  ; 0            ; |unum_multiply_adder                                                                                           ; unum_multiply_adder ; work         ;
;    |LZA_fraction:lza_fraction1|        ; 122 (76)            ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1                                                                ; LZA_fraction        ; work         ;
;       |BNE:BNE1|                       ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|BNE:BNE1                                                       ; BNE                 ; work         ;
;       |NLC:NLC0|                       ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC0                                                       ; NLC                 ; work         ;
;       |NLC:NLC1|                       ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC1                                                       ; NLC                 ; work         ;
;       |NLC:NLC2|                       ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC2                                                       ; NLC                 ; work         ;
;       |NLC:NLC3|                       ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC3                                                       ; NLC                 ; work         ;
;       |NLC:NLC4|                       ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC4                                                       ; NLC                 ; work         ;
;       |NLC:NLC5|                       ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC5                                                       ; NLC                 ; work         ;
;       |NLC:NLC6|                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC6                                                       ; NLC                 ; work         ;
;       |NLC:NLC7|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZA_fraction:lza_fraction1|NLC:NLC7                                                       ; NLC                 ; work         ;
;    |LZC:lzc1|                          ; 38 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1                                                                                  ; LZC                 ; work         ;
;       |BNE:BNE1|                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|BNE:BNE1                                                                         ; BNE                 ; work         ;
;       |NLC:NLC0|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC0                                                                         ; NLC                 ; work         ;
;       |NLC:NLC1|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC1                                                                         ; NLC                 ; work         ;
;       |NLC:NLC2|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC2                                                                         ; NLC                 ; work         ;
;       |NLC:NLC3|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC3                                                                         ; NLC                 ; work         ;
;       |NLC:NLC4|                       ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC4                                                                         ; NLC                 ; work         ;
;       |NLC:NLC5|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC5                                                                         ; NLC                 ; work         ;
;       |NLC:NLC6|                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC6                                                                         ; NLC                 ; work         ;
;       |NLC:NLC7|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc1|NLC:NLC7                                                                         ; NLC                 ; work         ;
;    |LZC:lzc2|                          ; 38 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2                                                                                  ; LZC                 ; work         ;
;       |BNE:BNE1|                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|BNE:BNE1                                                                         ; BNE                 ; work         ;
;       |NLC:NLC0|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC0                                                                         ; NLC                 ; work         ;
;       |NLC:NLC1|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC1                                                                         ; NLC                 ; work         ;
;       |NLC:NLC2|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC2                                                                         ; NLC                 ; work         ;
;       |NLC:NLC3|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC3                                                                         ; NLC                 ; work         ;
;       |NLC:NLC4|                       ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC4                                                                         ; NLC                 ; work         ;
;       |NLC:NLC5|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC5                                                                         ; NLC                 ; work         ;
;       |NLC:NLC6|                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC6                                                                         ; NLC                 ; work         ;
;       |NLC:NLC7|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc2|NLC:NLC7                                                                         ; NLC                 ; work         ;
;    |LZC:lzc3|                          ; 38 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3                                                                                  ; LZC                 ; work         ;
;       |BNE:BNE1|                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|BNE:BNE1                                                                         ; BNE                 ; work         ;
;       |NLC:NLC0|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC0                                                                         ; NLC                 ; work         ;
;       |NLC:NLC1|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC1                                                                         ; NLC                 ; work         ;
;       |NLC:NLC2|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC2                                                                         ; NLC                 ; work         ;
;       |NLC:NLC3|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC3                                                                         ; NLC                 ; work         ;
;       |NLC:NLC4|                       ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC4                                                                         ; NLC                 ; work         ;
;       |NLC:NLC5|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC5                                                                         ; NLC                 ; work         ;
;       |NLC:NLC6|                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC6                                                                         ; NLC                 ; work         ;
;       |NLC:NLC7|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|LZC:lzc3|NLC:NLC7                                                                         ; NLC                 ; work         ;
;    |altshift_taps:frac_numo_7_rtl_0|   ; 7 (0)               ; 4 (0)                     ; 111         ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|altshift_taps:frac_numo_7_rtl_0                                                           ; altshift_taps       ; work         ;
;       |shift_taps_f6m:auto_generated|  ; 7 (2)               ; 4 (2)                     ; 111         ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|altshift_taps:frac_numo_7_rtl_0|shift_taps_f6m:auto_generated                             ; shift_taps_f6m      ; work         ;
;          |altsyncram_9l31:altsyncram4| ; 0 (0)               ; 0 (0)                     ; 111         ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|altshift_taps:frac_numo_7_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4 ; altsyncram_9l31     ; work         ;
;          |cntr_6pf:cntr1|              ; 5 (5)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |unum_multiply_adder|altshift_taps:frac_numo_7_rtl_0|shift_taps_f6m:auto_generated|cntr_6pf:cntr1              ; cntr_6pf            ; work         ;
;    |frac_mult:multiplier1|             ; 64 (0)              ; 82 (0)                    ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; |unum_multiply_adder|frac_mult:multiplier1                                                                     ; frac_mult           ; work         ;
;       |lpm_mult:lpm_mult_component|    ; 64 (0)              ; 82 (0)                    ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; |unum_multiply_adder|frac_mult:multiplier1|lpm_mult:lpm_mult_component                                         ; lpm_mult            ; work         ;
;          |mult_tdp:auto_generated|     ; 64 (64)             ; 82 (82)                   ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; |unum_multiply_adder|frac_mult:multiplier1|lpm_mult:lpm_mult_component|mult_tdp:auto_generated                 ; mult_tdp            ; work         ;
+----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                 ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; altshift_taps:frac_numo_7_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 3            ; 37           ; 3            ; 37           ; 111  ; None ;
+------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 1           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 7           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 4           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                        ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                            ; IP Include File ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------+-----------------+
; Altera ; LPM_MULT     ; 17.1    ; N/A          ; N/A          ; |unum_multiply_adder|frac_mult:multiplier1 ; frac_mult.v     ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------+-----------------+


+---------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                              ;
+----------------------------------------+----------------------------------------+
; Register name                          ; Reason for Removal                     ;
+----------------------------------------+----------------------------------------+
; frac_num3_4[0..25,53,54]               ; Stuck at GND due to stuck port data_in ;
; frac_numo_5[54]                        ; Stuck at GND due to stuck port data_in ;
; frac_num3_5[53,54]                     ; Stuck at GND due to stuck port data_in ;
; temp1[29]                              ; Lost fanout                            ;
; temp2[29]                              ; Lost fanout                            ;
; temp3[29]                              ; Lost fanout                            ;
; Total Number of Removed Registers = 34 ;                                        ;
+----------------------------------------+----------------------------------------+


+-------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                         ;
+----------------+---------------------------+----------------------------------------+
; Register name  ; Reason for Removal        ; Registers Removed due to This Register ;
+----------------+---------------------------+----------------------------------------+
; frac_num3_4[0] ; Stuck at GND              ; frac_num3_5[54], frac_num3_5[53]       ;
;                ; due to stuck port data_in ;                                        ;
+----------------+---------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 655   ;
; Number of registers using Synchronous Clear  ; 71    ;
; Number of registers using Synchronous Load   ; 77    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions         ;
+---------------------+-------------------+------------+
; Register Name       ; Megafunction      ; Type       ;
+---------------------+-------------------+------------+
; frac_numo_9[55]     ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_numo_8[55]     ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_numo_7[55]     ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; expo_numo_6[0..8]   ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; expo_numo_5[0..8]   ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; expo_numo_4[0..8]   ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_numo_5[55]     ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_numo_4[55]     ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_numo_3[54]     ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_num3_4[26..51] ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; frac_num3_3[0..25]  ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
; temp3_2[0..25]      ; frac_numo_7_rtl_0 ; SHIFT_TAPS ;
+---------------------+-------------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_9[31] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp1_2[15]     ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp1_2[16]     ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp2_2[13]     ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp2_2[16]     ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_9[27] ;
; 8:1                ; 2 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|shift[0]        ;
; 4:1                ; 21 bits   ; 42 LEs        ; 42 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_num3_5[39] ;
; 4:1                ; 22 bits   ; 44 LEs        ; 44 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_5[49] ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp1_2[22]     ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp2_2[24]     ;
; 8:1                ; 2 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|unum1_shift[0]  ;
; 8:1                ; 2 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|unum2_shift[0]  ;
; 8:1                ; 2 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|unum3_shift[1]  ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_9[25] ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |unum_multiply_adder|frac_num3_5[29] ;
; 5:1                ; 10 bits   ; 30 LEs        ; 20 LEs               ; 10 LEs                 ; Yes        ; |unum_multiply_adder|frac_numo_5[28] ;
; 5:1                ; 6 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_5[16] ;
; 5:1                ; 11 bits   ; 33 LEs        ; 22 LEs               ; 11 LEs                 ; Yes        ; |unum_multiply_adder|frac_num3_5[0]  ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; Yes        ; |unum_multiply_adder|frac_num3_5[24] ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; Yes        ; |unum_multiply_adder|frac_num3_5[16] ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp1_2[25]     ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp2_2[25]     ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_9[24] ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_5[8]  ;
; 6:1                ; 5 bits    ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |unum_multiply_adder|frac_num3_5[14] ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp1_2[27]     ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp2_2[27]     ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |unum_multiply_adder|temp3_2[28]     ;
; 7:1                ; 4 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_5[4]  ;
; 8:1                ; 2 bits    ; 10 LEs        ; 8 LEs                ; 2 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_5[2]  ;
; 9:1                ; 2 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |unum_multiply_adder|frac_numo_5[0]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft3      ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft3      ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft2      ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft2      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft3      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft2      ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |unum_multiply_adder|ShiftLeft3      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Source assignments for frac_mult:multiplier1|lpm_mult:lpm_mult_component|mult_tdp:auto_generated ;
+----------------+-------+------+------------------------------------------------------------------+
; Assignment     ; Value ; From ; To                                                               ;
+----------------+-------+------+------------------------------------------------------------------+
; POWER_UP_LEVEL ; LOW   ; -    ; dffe10                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe11                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe12                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe13                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe14                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe15                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe16                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe17                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe18                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe19                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe20                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe21                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe22                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe23                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe24                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe25                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe26                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe27                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe28                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe29                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe30                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe31                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe32                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe33                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe34                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe35                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe36                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe37                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe38                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe39                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe40                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe41                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe42                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe43                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe44                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe45                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe46                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe47                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe48                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe49                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe50                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe51                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe52                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe53                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe54                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe55                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe56                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe57                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe58                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe59                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe60                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe61                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe62                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe63                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe64                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe65                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe66                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe67                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe68                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe69                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe70                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe71                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe72                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe73                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe74                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe75                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe76                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe77                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe78                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe79                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe80                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe81                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe82                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe83                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe84                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe85                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe86                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe87                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe88                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe89                                                           ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe9                                                            ;
; POWER_UP_LEVEL ; LOW   ; -    ; dffe90                                                           ;
+----------------+-------+------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Source assignments for altshift_taps:frac_numo_7_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4 ;
+---------------------------------+--------------------+------+----------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                 ;
+---------------------------------+--------------------+------+----------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                  ;
+---------------------------------+--------------------+------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: frac_mult:multiplier1|lpm_mult:lpm_mult_component ;
+------------------------------------------------+--------------+--------------------------------+
; Parameter Name                                 ; Value        ; Type                           ;
+------------------------------------------------+--------------+--------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                 ;
; LPM_WIDTHA                                     ; 27           ; Signed Integer                 ;
; LPM_WIDTHB                                     ; 27           ; Signed Integer                 ;
; LPM_WIDTHP                                     ; 54           ; Signed Integer                 ;
; LPM_WIDTHR                                     ; 0            ; Untyped                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                        ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                        ;
; LPM_PIPELINE                                   ; 2            ; Signed Integer                 ;
; LATENCY                                        ; 0            ; Untyped                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                        ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                        ;
; USE_EAB                                        ; OFF          ; Untyped                        ;
; MAXIMIZE_SPEED                                 ; 9            ; Untyped                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                        ;
; CBXI_PARAMETER                                 ; mult_tdp     ; Untyped                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                        ;
+------------------------------------------------+--------------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: altshift_taps:frac_numo_7_rtl_0 ;
+----------------+----------------+------------------------------------------------+
; Parameter Name ; Value          ; Type                                           ;
+----------------+----------------+------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                        ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                        ;
; TAP_DISTANCE   ; 3              ; Untyped                                        ;
; WIDTH          ; 37             ; Untyped                                        ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                        ;
; CBXI_PARAMETER ; shift_taps_f6m ; Untyped                                        ;
+----------------+----------------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                            ;
+---------------------------------------+---------------------------------------------------+
; Name                                  ; Value                                             ;
+---------------------------------------+---------------------------------------------------+
; Number of entity instances            ; 1                                                 ;
; Entity Instance                       ; frac_mult:multiplier1|lpm_mult:lpm_mult_component ;
;     -- LPM_WIDTHA                     ; 27                                                ;
;     -- LPM_WIDTHB                     ; 27                                                ;
;     -- LPM_WIDTHP                     ; 54                                                ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                          ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                ;
;     -- USE_EAB                        ; OFF                                               ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                              ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                ;
+---------------------------------------+---------------------------------------------------+


+--------------------------------------------------------------+
; altshift_taps Parameter Settings by Entity Instance          ;
+----------------------------+---------------------------------+
; Name                       ; Value                           ;
+----------------------------+---------------------------------+
; Number of entity instances ; 1                               ;
; Entity Instance            ; altshift_taps:frac_numo_7_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                               ;
;     -- TAP_DISTANCE        ; 3                               ;
;     -- WIDTH               ; 37                              ;
+----------------------------+---------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "LZA_fraction:lza_fraction1|NLC:NLC7" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; x[1] ; Input ; Info     ; Stuck at VCC                          ;
; x[0] ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-----------------------------------------------+
; Port Connectivity Checks: "LZC:lzc1|NLC:NLC7" ;
+------+-------+----------+---------------------+
; Port ; Type  ; Severity ; Details             ;
+------+-------+----------+---------------------+
; x[1] ; Input ; Info     ; Stuck at VCC        ;
; x[0] ; Input ; Info     ; Stuck at GND        ;
+------+-------+----------+---------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 130                         ;
; cycloneiii_ff         ; 655                         ;
;     SCLR              ; 37                          ;
;     SCLR SLD          ; 34                          ;
;     SLD               ; 43                          ;
;     plain             ; 541                         ;
; cycloneiii_lcell_comb ; 2165                        ;
;     arith             ; 341                         ;
;         2 data inputs ; 170                         ;
;         3 data inputs ; 171                         ;
;     normal            ; 1824                        ;
;         0 data inputs ; 3                           ;
;         1 data inputs ; 15                          ;
;         2 data inputs ; 222                         ;
;         3 data inputs ; 738                         ;
;         4 data inputs ; 846                         ;
; cycloneiii_mac_mult   ; 4                           ;
; cycloneiii_mac_out    ; 4                           ;
; cycloneiii_ram_block  ; 37                          ;
;                       ;                             ;
; Max LUT depth         ; 11.00                       ;
; Average LUT depth     ; 5.79                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:06     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Nov 20 20:27:13 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off unum_multiply_adder -c unum_multiply_adder
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 6 design units, including 6 entities, in source file unum_multiply_adder.v
    Info (12023): Found entity 1: unum_multiply_adder File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 9
    Info (12023): Found entity 2: LZC File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 256
    Info (12023): Found entity 3: LZC_fraction File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 295
    Info (12023): Found entity 4: LZA_fraction File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 331
    Info (12023): Found entity 5: BNE File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 385
    Info (12023): Found entity 6: NLC File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 396
Info (12021): Found 1 design units, including 1 entities, in source file frac_mult.v
    Info (12023): Found entity 1: frac_mult File: F:/Unum/unumIII_32_3_multiply_adder2/frac_mult.v Line: 39
Info (12127): Elaborating entity "unum_multiply_adder" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at unum_multiply_adder.v(104): object "expo_sign_3" assigned a value but never read File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 104
Warning (10036): Verilog HDL or VHDL warning at unum_multiply_adder.v(166): object "frac_num3_6" assigned a value but never read File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 166
Warning (10230): Verilog HDL assignment warning at unum_multiply_adder.v(244): truncated value with size 32 to match size of target (31) File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 244
Info (12128): Elaborating entity "LZC" for hierarchy "LZC:lzc1" File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 61
Info (12128): Elaborating entity "BNE" for hierarchy "LZC:lzc1|BNE:BNE1" File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 284
Info (12128): Elaborating entity "NLC" for hierarchy "LZC:lzc1|NLC:NLC7" File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 285
Info (12128): Elaborating entity "frac_mult" for hierarchy "frac_mult:multiplier1" File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 128
Info (12128): Elaborating entity "lpm_mult" for hierarchy "frac_mult:multiplier1|lpm_mult:lpm_mult_component" File: F:/Unum/unumIII_32_3_multiply_adder2/frac_mult.v Line: 61
Info (12130): Elaborated megafunction instantiation "frac_mult:multiplier1|lpm_mult:lpm_mult_component" File: F:/Unum/unumIII_32_3_multiply_adder2/frac_mult.v Line: 61
Info (12133): Instantiated megafunction "frac_mult:multiplier1|lpm_mult:lpm_mult_component" with the following parameter: File: F:/Unum/unumIII_32_3_multiply_adder2/frac_mult.v Line: 61
    Info (12134): Parameter "lpm_hint" = "MAXIMIZE_SPEED=9"
    Info (12134): Parameter "lpm_pipeline" = "2"
    Info (12134): Parameter "lpm_representation" = "UNSIGNED"
    Info (12134): Parameter "lpm_type" = "LPM_MULT"
    Info (12134): Parameter "lpm_widtha" = "27"
    Info (12134): Parameter "lpm_widthb" = "27"
    Info (12134): Parameter "lpm_widthp" = "54"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_tdp.tdf
    Info (12023): Found entity 1: mult_tdp File: F:/Unum/unumIII_32_3_multiply_adder2/db/mult_tdp.tdf Line: 33
Info (12128): Elaborating entity "mult_tdp" for hierarchy "frac_mult:multiplier1|lpm_mult:lpm_mult_component|mult_tdp:auto_generated" File: d:/quartus/quartus/libraries/megafunctions/lpm_mult.tdf Line: 376
Info (12128): Elaborating entity "LZA_fraction" for hierarchy "LZA_fraction:lza_fraction1" File: F:/Unum/unumIII_32_3_multiply_adder2/unum_multiply_adder.v Line: 183
Info (13014): Ignored 182 buffer(s)
    Info (13019): Ignored 182 SOFT buffer(s)
Info (19000): Inferred 1 megafunctions from design logic
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "frac_numo_7_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 3
        Info (286033): Parameter WIDTH set to 37
Info (12130): Elaborated megafunction instantiation "altshift_taps:frac_numo_7_rtl_0"
Info (12133): Instantiated megafunction "altshift_taps:frac_numo_7_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "3"
    Info (12134): Parameter "WIDTH" = "37"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_f6m.tdf
    Info (12023): Found entity 1: shift_taps_f6m File: F:/Unum/unumIII_32_3_multiply_adder2/db/shift_taps_f6m.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9l31.tdf
    Info (12023): Found entity 1: altsyncram_9l31 File: F:/Unum/unumIII_32_3_multiply_adder2/db/altsyncram_9l31.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_24e.tdf
    Info (12023): Found entity 1: add_sub_24e File: F:/Unum/unumIII_32_3_multiply_adder2/db/add_sub_24e.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_6pf.tdf
    Info (12023): Found entity 1: cntr_6pf File: F:/Unum/unumIII_32_3_multiply_adder2/db/cntr_6pf.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_ogc.tdf
    Info (12023): Found entity 1: cmpr_ogc File: F:/Unum/unumIII_32_3_multiply_adder2/db/cmpr_ogc.tdf Line: 22
Info (286030): Timing-Driven Synthesis is running
Info (17049): 3 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2499 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 97 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 2325 logic cells
    Info (21064): Implemented 37 RAM segments
    Info (21062): Implemented 7 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 678 megabytes
    Info: Processing ended: Mon Nov 20 20:27:34 2017
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:39


