<!DOCTYPE html>
<html>
<head>
	<title>basicLesson</title>
	<link rel="icon" href="https://www.realtek.com/templates/ja_healthcare/favicon.ico" type="image/x-icon">
	<link rel="stylesheet" href="" type="text/css" charset="utf-8">
	<script type="text/javascript" src=""charset="utf-8"></script>
</head>	  
<body>
<pre>
目的:借助電路方面的技巧，在現有技術條件下發揮最大的潛力，而非單純拚工藝。
個階段要面對的問題:
工具:
	布局佈線工具:
		1.Encounter Digital Implementation System 
			=> RTL to GDS設計平台。主要是導入RTL及代碼，進行芯片的布局佈線和時序分析，最後生成GDS檔案。
		2.IC complier
	時序分析工具:
		1.Encounter Timing System
			=> 提供時序、信號完整性和功耗的統一視圖和單一來源 - 從設計和物理實現，到最後的簽收(Signoff)分析。
		2.PrimeTime
			=> 針對複雜、億萬門芯片進行全芯片、門級靜態時序分析的工具。
	功耗分析工具:
		1.Encounter Power System
			=> 提供一致的、收斂的功耗和電源軌道完整性分析 - 跨越佈圖規則、電源規劃、物理時線、優化與簽收。
		2.PrimeRail
			=> 是一項全芯片的靜態和動態電壓降和電遷移(EM)分析解決方案。提供對時序、信號完整性和電源網路電壓降的全面解決方案。
			   最主要的功能是檢測IR-Drop是否符合標準。
		3.RedHawk
			=> 分析同步開關噪音(內核、內存、I/O)、去耦電容(期望的與本徵的)、片上和片外電感(封裝)的影響。
	等價性檢查工具(形式驗證):
		1.Formality
		

基本知識:
完成標準:
<pre>

<pre>
小知識:

前端設計:從verilog/VHDL代碼(RTL級)編寫驗證再通過整合(synthesis)轉換成門級網表(Gate-level netlist)的過程。
後端設計:把門級網表轉換成實際版圖。

後端半制定設計(APR)是基於現有單元物理庫及近的布局佈線EDA工具的設計，由於在設計中主要部份的標準單元庫(standard cell library)
裡各個單元的高度鄉斗，寬度不限，單元中的電源、地線及輸入輸出端口位置都有特殊規定，使得單元與單元連接時
變得相對簡單、容易，並且帶有很強的規律性。

靜態的IR-Drop方案將晶體管或標準單元的開關電流近似成電源網路的恆流或直流電源，通過簡化芯片的動態電源特性在更高的抽象級上分析IR-Drop的全局性影響。
動態的IR-Drop分析通過HSPICE模型引入了邏輯門的寄生參數和耦合電容，並考慮每次翻轉電流的動態波型，側重於局部IR-Drop的影響。

<pre>


<pre>
1.數據導入:後端設計所需的設計數據主要包括前端設計後經過綜合生成的門級網表、
具有時序約束(Timing Constraint)和時鐘定義的SDC約束文件、物理設計單元庫數據。<BR>

2.布局規則(floorplan):該階段完成設計中I/O Pad、宏單元的物理布局、標準單元布局約束和電源網路布局實現。
I/O Pad預先留出位置，而宏單元則主要根據時序要求進行擺放，標準單元則定義特定的區域範圍由工具根據布局
約束信息自動擺放，電源網路布局完成芯片工作時所需的合理供電網路。<BR>

3.單元放置(Placement):佈局規劃後，宏單元、I/O Pad的位置和放置標準單元的約束區域都已經確定，
APR工具根據網表和時序約束訊息進行自動放置標準單元工作。<BR>

4.時鐘樹綜合(Clock Tree Synthesis):該階段用於實現芯片中的時鐘樹。芯片中的時鐘需要驅動設計中所有的時序單元，
時鐘網路及其使用的緩衝器構成了物理上的時鐘樹。<BR>

5.全局與細節佈線(Global&Detail Route):佈線是指在滿足公益規則和佈線層數限制、線寬、線兼具限制和各線網可靠絕緣
的電性能約束的條件下，根據電路的連接關係將各單元模塊的輸入輸出端口用互連線連接起來。<BR>

6.電壓衰減分析(IR-drop&EM):佈線完成後，設計數據就基本確定了，對整個設計進行功耗及電壓降分析就更加精確，
因此通過電壓降分析評估電源網路是否達到設計要求。<BR>

7.時序驗證與ECO:通過ECO對電路和單元佈局進行小範圍改動來滿足功能和時序要求。<BR>

8.功能等價性檢查:布局佈線過程需要根據物理情況修改門級網表，所以通過等價性檢查這個過程來確認最終的網表與前端
提供的初始網錶功能上是否一致。<BR>

9.物理驗證:物理驗證中主要包括DRC和LVS兩大部分，DRC是對芯片版圖的各層物理圖形進行設計規則檢查，保證滿足流片要求
。LVS保證物理驗證流片出來的物理版圖和實際設計的電路圖一致。<BR>

10.流片(Tapeout):在所有檢查和驗證都準確無誤的情況下，把最終的版圖GDS II文件傳遞給流片廠進行掩膜製造。<BR>
</pre>

</body>
</html>