TimeQuest Timing Analyzer report for project2
Wed Jun 28 22:23:25 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'stateMachine:SM|now.S1'
 14. Slow 1200mV 85C Model Hold: 'stateMachine:SM|now.S1'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'stateMachine:SM|now.S1'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'stateMachine:SM|now.S0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'stateMachine:SM|now.S1'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Hold: 'stateMachine:SM|now.S1'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S1'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S0'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Setup: 'stateMachine:SM|now.S1'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'stateMachine:SM|now.S1'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S1'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S0'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; project2                                                          ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C40F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; stateMachine:SM|now.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { stateMachine:SM|now.S0 } ;
; stateMachine:SM|now.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { stateMachine:SM|now.S1 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.95 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -2.732 ; -87.353       ;
; stateMachine:SM|now.S1 ; -1.400 ; -11.145       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; stateMachine:SM|now.S1 ; -0.063 ; -0.157        ;
; clk                    ; 0.021  ; 0.000         ;
+------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -68.174         ;
; stateMachine:SM|now.S1 ; 0.363  ; 0.000           ;
; stateMachine:SM|now.S0 ; 0.422  ; 0.000           ;
+------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.732 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[2]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.695      ;
; -2.731 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[5]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.694      ;
; -2.702 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[7]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.665      ;
; -2.695 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[1]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.658      ;
; -2.684 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[6]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.647      ;
; -2.670 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[4]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.633      ;
; -2.666 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[3]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.629      ;
; -2.664 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[0]     ; clk          ; clk         ; 1.000        ; -0.032     ; 3.627      ;
; -2.448 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[6]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.413      ;
; -2.447 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[7]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.412      ;
; -2.418 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[2]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.383      ;
; -2.300 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[1]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.265      ;
; -2.300 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[3]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.265      ;
; -2.298 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[5]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.263      ;
; -2.283 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[4]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.248      ;
; -2.281 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[0]     ; clk          ; clk         ; 1.000        ; -0.030     ; 3.246      ;
; -1.921 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.852      ;
; -1.901 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.832      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[2]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[3]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[5]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[6]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.819 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[7]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.805 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.736      ;
; -1.785 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.716      ;
; -1.689 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.620      ;
; -1.669 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.600      ;
; -1.531 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[1]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.462      ;
; -1.530 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[2]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.461      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[0]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[1]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[2]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.475 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.406      ;
; -1.351 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.282      ;
; -1.345 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.276      ;
; -1.280 ; divisor:DIV|regB:RB|outB[7]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.212      ;
; -1.274 ; divisor:DIV|regB:RB|outB[6]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.205      ;
; -1.268 ; divisor:DIV|regB:RB|outB[6]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.199      ;
; -1.264 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.195      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[2]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[3]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[5]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[6]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.257 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[7]        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.186      ;
; -1.235 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.166      ;
; -1.230 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.161      ;
; -1.229 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.160      ;
; -1.225 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.156      ;
; -1.224 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.155      ;
; -1.224 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.155      ;
; -1.219 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.150      ;
; -1.148 ; divisor:DIV|regB:RB|outB[5]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.079      ;
; -1.148 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.079      ;
; -1.142 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.073      ;
; -1.119 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.050      ;
; -1.114 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.045      ;
; -1.113 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.044      ;
; -1.109 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.040      ;
; -1.108 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.039      ;
; -1.108 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.039      ;
; -1.106 ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.036      ;
; -1.103 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.034      ;
; -1.102 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.033      ;
; -1.100 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[0]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.031      ;
; -1.083 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.013      ;
; -1.082 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.012      ;
; -1.081 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.011      ;
; -1.074 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.004      ;
; -1.073 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.003      ;
; -1.071 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.001      ;
; -1.032 ; divisor:DIV|regB:RB|outB[5]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.963      ;
; -1.032 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.963      ;
; -1.026 ; divisor:DIV|regB:RB|outB[5]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.957      ;
; -1.026 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.957      ;
; -1.013 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.943      ;
; -1.012 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.942      ;
; -1.011 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.941      ;
; -1.007 ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.427     ; 1.575      ;
; -1.003 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[1]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.934      ;
; -0.998 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.928      ;
; -0.997 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[2]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.928      ;
; -0.997 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.927      ;
; -0.996 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.926      ;
; -0.992 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.923      ;
; -0.992 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.923      ;
; -0.986 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.917      ;
; -0.954 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[1]        ; clk          ; clk         ; 1.000        ; -0.066     ; 1.883      ;
; -0.954 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[2]        ; clk          ; clk         ; 1.000        ; -0.066     ; 1.883      ;
; -0.954 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[3]        ; clk          ; clk         ; 1.000        ; -0.066     ; 1.883      ;
; -0.954 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.066     ; 1.883      ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'stateMachine:SM|now.S1'                                                                                                           ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.400 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[3] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.110      ; 1.606      ;
; -1.365 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[5] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.188      ; 1.410      ;
; -1.346 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[2] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.164      ; 1.489      ;
; -1.329 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[6] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.113      ; 1.409      ;
; -1.301 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[0] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.092      ; 1.489      ;
; -1.243 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[1] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.188      ; 1.413      ;
; -1.058 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[8] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.099      ; 1.252      ;
; -1.055 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[7] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.098      ; 1.249      ;
; -1.048 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[4] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; 0.101      ; 1.250      ;
; -0.670 ; stateMachine:SM|bAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.894      ; 0.931      ;
; -0.640 ; stateMachine:SM|bAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.818      ; 0.935      ;
; -0.547 ; stateMachine:SM|bAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.895      ; 0.934      ;
; -0.517 ; stateMachine:SM|bAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.895      ; 0.901      ;
; -0.506 ; stateMachine:SM|bAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.815      ; 0.927      ;
; -0.471 ; stateMachine:SM|bAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.824      ; 0.901      ;
; -0.382 ; stateMachine:SM|aAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.892      ; 0.641      ;
; -0.342 ; stateMachine:SM|bAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.820      ; 0.767      ;
; -0.342 ; stateMachine:SM|bAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.819      ; 0.767      ;
; -0.340 ; stateMachine:SM|aAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.817      ; 0.634      ;
; -0.335 ; stateMachine:SM|bAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.822      ; 0.768      ;
; -0.256 ; stateMachine:SM|aAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.896      ; 0.641      ;
; -0.244 ; stateMachine:SM|aAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.896      ; 0.632      ;
; -0.221 ; stateMachine:SM|aAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.813      ; 0.640      ;
; -0.217 ; stateMachine:SM|aAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.820      ; 0.642      ;
; -0.215 ; stateMachine:SM|aAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.818      ; 0.639      ;
; -0.210 ; stateMachine:SM|aAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.824      ; 0.640      ;
; -0.209 ; stateMachine:SM|aAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.821      ; 0.641      ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'stateMachine:SM|now.S1'                                                                                                            ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.063 ; stateMachine:SM|aAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.135      ; 0.592      ;
; -0.049 ; stateMachine:SM|aAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.134      ; 0.605      ;
; -0.045 ; stateMachine:SM|aAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.130      ; 0.605      ;
; 0.027  ; stateMachine:SM|aAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.047      ; 0.594      ;
; 0.032  ; stateMachine:SM|aAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.053      ; 0.605      ;
; 0.035  ; stateMachine:SM|aAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.050      ; 0.605      ;
; 0.037  ; stateMachine:SM|aAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.049      ; 0.606      ;
; 0.038  ; stateMachine:SM|aAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.047      ; 0.605      ;
; 0.043  ; stateMachine:SM|aAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.043      ; 0.606      ;
; 0.114  ; stateMachine:SM|bAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.134      ; 0.768      ;
; 0.115  ; stateMachine:SM|bAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.133      ; 0.768      ;
; 0.120  ; stateMachine:SM|bAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.133      ; 0.773      ;
; 0.124  ; stateMachine:SM|bAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.051      ; 0.695      ;
; 0.127  ; stateMachine:SM|bAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.049      ; 0.696      ;
; 0.128  ; stateMachine:SM|bAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.048      ; 0.696      ;
; 0.201  ; stateMachine:SM|bAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.049      ; 0.770      ;
; 0.201  ; stateMachine:SM|bAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.053      ; 0.774      ;
; 0.206  ; stateMachine:SM|bAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 1.045      ; 0.771      ;
; 0.718  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[4] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.339      ; 1.087      ;
; 0.720  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[7] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.336      ; 1.086      ;
; 0.723  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[8] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.337      ; 1.090      ;
; 0.761  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[5] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.435      ; 1.226      ;
; 0.763  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[1] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.435      ; 1.228      ;
; 0.844  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[6] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.352      ; 1.226      ;
; 0.933  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[2] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.411      ; 1.374      ;
; 1.014  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[0] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.330      ; 1.374      ;
; 1.046  ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[3] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.348      ; 1.424      ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.021 ; stateMachine:SM|now.S0                  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S0 ; clk         ; 0.000        ; 2.708      ; 3.115      ;
; 0.111 ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S1 ; clk         ; 0.000        ; 2.708      ; 3.205      ;
; 0.296 ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S3                  ; clk                    ; clk         ; 0.000        ; 0.475      ; 0.928      ;
; 0.355 ; stateMachine:SM|now.S6                  ; stateMachine:SM|now.S6                  ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; divisor:DIV|divisorSM:DSM|next.Fim      ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[0]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; divisor:DIV|divisorSM:DSM|cont[2]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; divisor:DIV|divisorSM:DSM|cont[1]       ; divisor:DIV|divisorSM:DSM|cont[1]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.388 ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.609      ;
; 0.392 ; divisor:DIV|regA:RA|out[4]              ; divisor:DIV|regA:RA|out[5]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.614      ;
; 0.494 ; stateMachine:SM|now.S0                  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S0 ; clk         ; -0.500       ; 2.708      ; 3.088      ;
; 0.496 ; divisor:DIV|regA:RA|out[1]              ; divisor:DIV|regA:RA|out[2]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.718      ;
; 0.496 ; divisor:DIV|regA:RA|out[5]              ; divisor:DIV|regA:RA|out[6]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.718      ;
; 0.497 ; divisor:DIV|regA:RA|out[2]              ; divisor:DIV|regA:RA|out[3]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.719      ;
; 0.500 ; divisor:DIV|regA:RA|out[3]              ; divisor:DIV|regA:RA|out[4]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.722      ;
; 0.508 ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S1 ; clk         ; -0.500       ; 2.708      ; 3.102      ;
; 0.541 ; divisor:DIV|regP:RP|out[7]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.762      ;
; 0.542 ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.763      ;
; 0.542 ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.763      ;
; 0.568 ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.789      ;
; 0.569 ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.790      ;
; 0.571 ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.793      ;
; 0.577 ; divisor:DIV|regP:RP|out[7]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.798      ;
; 0.578 ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.799      ;
; 0.581 ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.802      ;
; 0.583 ; divisor:DIV|regA:RA|out[6]              ; divisor:DIV|regA:RA|out[7]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.805      ;
; 0.584 ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.806      ;
; 0.590 ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.812      ;
; 0.608 ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.830      ;
; 0.631 ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.853      ;
; 0.653 ; stateMachine:SM|now.S4                  ; stateMachine:SM|now.S5                  ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.875      ;
; 0.675 ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.896      ;
; 0.676 ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.897      ;
; 0.677 ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.898      ;
; 0.679 ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.900      ;
; 0.758 ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|divisorSM:DSM|ctrlS         ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.979      ;
; 0.773 ; stateMachine:SM|now.S5                  ; stateMachine:SM|now.S6                  ; clk                    ; clk         ; 0.000        ; 0.067      ; 0.997      ;
; 0.788 ; divisor:DIV|divisorSM:DSM|ctrlS         ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.009      ;
; 0.795 ; divisor:DIV|divisorSM:DSM|shift         ; divisor:DIV|regA:RA|out[0]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.015      ;
; 0.842 ; divisor:DIV|regB:RB|outB[1]             ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.063      ;
; 0.848 ; divisor:DIV|regA:RA|out[0]              ; divisor:DIV|regA:RA|out[1]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.070      ;
; 0.857 ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.079      ;
; 0.859 ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.080      ;
; 0.861 ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.082      ;
; 0.864 ; divisor:DIV|RegAB:RAB|auxB[7]           ; divisor:DIV|regB:RB|outB[7]             ; clk                    ; clk         ; 0.000        ; -0.285     ; 0.736      ;
; 0.870 ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.091      ;
; 0.874 ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[4]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.094      ;
; 0.900 ; divisor:DIV|regP:RP|out[6]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.121      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.919 ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.927 ; divisor:DIV|divisorSM:DSM|next.Subtrai  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.149      ;
; 0.933 ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|divisorSM:DSM|loadP         ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.154      ;
; 0.935 ; divisor:DIV|regP:RP|out[6]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.156      ;
; 0.937 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; divisor:DIV|divisorSM:DSM|next.Restaura ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.159      ;
; 0.946 ; divisor:DIV|regA:RA|out[7]              ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.066      ; 1.169      ;
; 0.953 ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.174      ;
; 0.955 ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.176      ;
; 0.955 ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.176      ;
; 0.957 ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.178      ;
; 0.962 ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.183      ;
; 0.963 ; divisor:DIV|divisorSM:DSM|cont[1]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.185      ;
; 0.964 ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.185      ;
; 0.969 ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.190      ;
; 0.971 ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.192      ;
; 0.971 ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.192      ;
; 0.980 ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.201      ;
; 0.982 ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.203      ;
; 0.997 ; divisor:DIV|regB:RB|outB[3]             ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.219      ;
; 0.999 ; divisor:DIV|regB:RB|outB[5]             ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.221      ;
; 1.012 ; divisor:DIV|regB:RB|outB[2]             ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.234      ;
; 1.016 ; divisor:DIV|regB:RB|outB[0]             ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.238      ;
; 1.034 ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.256      ;
; 1.036 ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[1]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.258      ;
; 1.037 ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Restaura ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.259      ;
; 1.046 ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|regA:RA|out[0]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.266      ;
; 1.051 ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|ctrlS         ; clk                    ; clk         ; -0.500       ; -0.091     ; 0.637      ;
; 1.052 ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|cont[0]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.274      ;
; 1.052 ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.274      ;
; 1.058 ; divisor:DIV|RegAB:RAB|auxB[1]           ; divisor:DIV|regB:RB|outB[1]             ; clk                    ; clk         ; 0.000        ; -0.284     ; 0.931      ;
; 1.061 ; divisor:DIV|divisorSM:DSM|ctrlS         ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.282      ;
; 1.063 ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[3]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.283      ;
; 1.064 ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[6]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.284      ;
; 1.064 ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[1]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.284      ;
; 1.065 ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.286      ;
; 1.067 ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.288      ;
; 1.067 ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.288      ;
; 1.070 ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[2]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.290      ;
; 1.072 ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.294      ;
; 1.074 ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.295      ;
; 1.076 ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.064      ; 1.297      ;
; 1.076 ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.065      ; 1.298      ;
; 1.081 ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[7]              ; clk                    ; clk         ; 0.000        ; 0.063      ; 1.301      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|divEnd                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableA                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableB                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableP                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|loadP                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|shift                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[4]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[5]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[6]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[7]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S0                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S1                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S2                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S3                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S4                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S5                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S6                                                                          ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[0]                                                               ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[1]                                                               ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[2]                                                               ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S0                                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S1                                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S4                                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S5                                                                          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S6                                                                          ;
; 0.141  ; 0.357        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S2                                                                          ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableA                                                               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableB                                                               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableP                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'stateMachine:SM|now.S1'                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[1]|dataa        ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[5]|dataa        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[2]|dataa        ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[6] ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[6]|datac        ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[3] ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[3]|datac        ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[4] ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[4]|datac        ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[0] ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[7] ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[8] ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[0]|datac        ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[7]|datac        ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[8]|datac        ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[1] ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[5] ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[2] ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|inclk[0]  ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|outclk    ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|datac            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|now.S1|q                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|now.S1|q                   ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|combout          ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|datac            ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|inclk[0]  ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|outclk    ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[2] ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[1] ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[5] ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[0]|datac        ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[7]|datac        ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[8]|datac        ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[4]|datac        ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[0] ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[7] ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[8] ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[4] ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[3]|datac        ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[6]|datac        ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[3] ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[6] ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[2]|dataa        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[1]|dataa        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[5]|dataa        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'stateMachine:SM|now.S0'                                                          ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[3] ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[5] ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[6] ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[3] ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[6] ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[1] ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[1] ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[5] ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[4] ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[7] ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[4] ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[8] ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[8] ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[7] ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[0] ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[0] ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[2] ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[2] ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[3]|datad        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[5]|datad        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[6]|datad        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[3]|datad        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[6]|datad        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[1]|datad        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[1]|datad        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[5]|datad        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[4]|datad        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[7]|datad        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[4]|datad        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[8]|datad        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[8]|datad        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[7]|datad        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[0]|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[0]|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[2]|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[2]|datad        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|inclk[0]  ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0|q                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0|q                 ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|inclk[0]  ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|outclk    ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[0]|datad        ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[2]|datad        ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[0]|datad        ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[2]|datad        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[8]|datad        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[7]|datad        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[4]|datad        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[7]|datad        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[4]|datad        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[8]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[1]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[3]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[5]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[6]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[1]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[3]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[5]|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[6]|datad        ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[0] ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[2] ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[0] ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[2] ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[8] ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[7] ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[4] ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[7] ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[4] ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[8] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[1] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[3] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[5] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[6] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[1] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[3] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[5] ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[6] ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; 2.660 ; 3.100 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; 1.255 ; 1.354 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; 2.660 ; 3.100 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; 2.286 ; 2.738 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; 2.540 ; 2.970 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; 2.279 ; 2.720 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; 2.607 ; 3.053 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; 2.528 ; 2.941 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; 2.315 ; 2.750 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; 2.278 ; 2.716 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; 3.035 ; 3.597 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; 1.243 ; 1.292 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; 2.452 ; 2.887 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; 2.591 ; 3.028 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; 2.325 ; 2.763 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; 2.127 ; 2.566 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; 3.035 ; 3.597 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; 2.209 ; 2.644 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; 2.526 ; 2.968 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; 2.703 ; 3.213 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; -0.328 ; -0.403 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; -0.328 ; -0.403 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; -1.692 ; -2.102 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; -1.307 ; -1.722 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; -1.520 ; -1.914 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; -1.299 ; -1.704 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; -1.512 ; -1.927 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; -1.592 ; -1.997 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; -1.332 ; -1.737 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; -1.302 ; -1.704 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; -0.449 ; -0.476 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; -0.449 ; -0.476 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; -1.495 ; -1.893 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; -1.730 ; -2.136 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; -1.472 ; -1.874 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; -1.286 ; -1.689 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; -2.153 ; -2.679 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; -1.258 ; -1.656 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; -1.666 ; -2.078 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; -1.836 ; -2.312 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 5.860 ; 5.854 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 7.783 ; 7.922 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 6.020 ; 6.066 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 6.047 ; 6.095 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 6.372 ; 6.380 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 6.109 ; 6.183 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 6.374 ; 6.352 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 7.170 ; 7.314 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 7.783 ; 7.922 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 5.686 ; 5.694 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 7.830 ; 7.993 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 5.680 ; 5.678 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 7.830 ; 7.993 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 5.432 ; 5.420 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 5.655 ; 5.648 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 7.721 ; 7.882 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 5.845 ; 5.837 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 5.418 ; 5.409 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 5.416 ; 5.399 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 5.704 ; 5.701 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 5.730 ; 5.722 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 5.562 ; 5.568 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 5.883 ; 5.925 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 5.909 ; 5.952 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 6.221 ; 6.227 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 5.969 ; 6.037 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 6.223 ; 6.200 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 7.038 ; 7.179 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 7.575 ; 7.706 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 5.562 ; 5.568 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 5.305 ; 5.286 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 5.557 ; 5.553 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 7.621 ; 7.777 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 5.319 ; 5.306 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 5.534 ; 5.525 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 7.568 ; 7.725 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 5.716 ; 5.707 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 5.306 ; 5.296 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 5.305 ; 5.286 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 5.581 ; 5.575 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 297.35 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -2.363 ; -72.452       ;
; stateMachine:SM|now.S1 ; -1.320 ; -10.623       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.022 ; -0.022        ;
; stateMachine:SM|now.S1 ; 0.043  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -68.174        ;
; stateMachine:SM|now.S1 ; 0.426  ; 0.000          ;
; stateMachine:SM|now.S0 ; 0.448  ; 0.000          ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.363 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[5]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.340      ;
; -2.359 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[2]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.336      ;
; -2.336 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[7]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.313      ;
; -2.331 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[1]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.308      ;
; -2.313 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[4]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.290      ;
; -2.310 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[6]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.287      ;
; -2.309 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[3]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.286      ;
; -2.304 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[0]     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.281      ;
; -2.092 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[6]     ; clk          ; clk         ; 1.000        ; -0.015     ; 3.072      ;
; -2.080 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[7]     ; clk          ; clk         ; 1.000        ; -0.015     ; 3.060      ;
; -2.055 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[2]     ; clk          ; clk         ; 1.000        ; -0.015     ; 3.035      ;
; -1.963 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[3]     ; clk          ; clk         ; 1.000        ; -0.015     ; 2.943      ;
; -1.961 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[5]     ; clk          ; clk         ; 1.000        ; -0.015     ; 2.941      ;
; -1.960 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[1]     ; clk          ; clk         ; 1.000        ; -0.015     ; 2.940      ;
; -1.948 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[4]     ; clk          ; clk         ; 1.000        ; -0.015     ; 2.928      ;
; -1.946 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[0]     ; clk          ; clk         ; 1.000        ; -0.015     ; 2.926      ;
; -1.587 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.525      ;
; -1.582 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.520      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[1]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[2]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[3]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[5]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[6]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[7]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.448      ;
; -1.487 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.425      ;
; -1.482 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.420      ;
; -1.387 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.325      ;
; -1.382 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.320      ;
; -1.273 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.211      ;
; -1.255 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.193      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[0]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.100 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.038      ;
; -1.082 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.020      ;
; -1.040 ; divisor:DIV|regB:RB|outB[6]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.978      ;
; -1.027 ; divisor:DIV|regB:RB|outB[7]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.967      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[1]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[2]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[3]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[5]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[6]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[7]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.959      ;
; -1.022 ; divisor:DIV|regB:RB|outB[6]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.960      ;
; -1.000 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.938      ;
; -0.999 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.937      ;
; -0.995 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.933      ;
; -0.983 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.921      ;
; -0.982 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.920      ;
; -0.977 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.915      ;
; -0.966 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.904      ;
; -0.965 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.903      ;
; -0.900 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.838      ;
; -0.899 ; divisor:DIV|regB:RB|outB[5]                                                                     ; divisor:DIV|regP:RP|out[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.837      ;
; -0.899 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.837      ;
; -0.895 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.833      ;
; -0.883 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.821      ;
; -0.882 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.820      ;
; -0.881 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.819      ;
; -0.877 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.815      ;
; -0.876 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.814      ;
; -0.875 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.813      ;
; -0.874 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.812      ;
; -0.866 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.804      ;
; -0.865 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.864 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[0]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.802      ;
; -0.848 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.786      ;
; -0.844 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.782      ;
; -0.842 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.780      ;
; -0.842 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.780      ;
; -0.800 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.738      ;
; -0.799 ; divisor:DIV|regB:RB|outB[5]                                                                     ; divisor:DIV|regP:RP|out[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.737      ;
; -0.799 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.737      ;
; -0.795 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.733      ;
; -0.792 ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.392     ; 1.395      ;
; -0.788 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.726      ;
; -0.786 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.724      ;
; -0.786 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.724      ;
; -0.782 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.720      ;
; -0.781 ; divisor:DIV|regB:RB|outB[5]                                                                     ; divisor:DIV|regP:RP|out[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.719      ;
; -0.781 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.719      ;
; -0.777 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.715      ;
; -0.773 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|cont[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.711      ;
; -0.771 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|cont[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.709      ;
; -0.771 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|cont[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.709      ;
; -0.766 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.704      ;
; -0.753 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[1]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.690      ;
; -0.753 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[2]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.690      ;
; -0.753 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[3]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.690      ;
; -0.753 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[4]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.690      ;
; -0.753 ; divisor:DIV|divisorSM:DSM|enableB                                                               ; divisor:DIV|regA:RA|out[5]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.690      ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'stateMachine:SM|now.S1'                                                                                                            ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.320 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[3] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.083     ; 1.427      ;
; -1.292 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[5] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.021     ; 1.250      ;
; -1.289 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[2] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.042     ; 1.331      ;
; -1.251 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[6] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.079     ; 1.249      ;
; -1.238 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[0] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.098     ; 1.330      ;
; -1.186 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[1] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.021     ; 1.252      ;
; -1.020 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[8] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.094     ; 1.115      ;
; -1.017 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[7] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.096     ; 1.111      ;
; -1.010 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[4] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.093     ; 1.112      ;
; -0.574 ; stateMachine:SM|bAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.764      ; 0.827      ;
; -0.541 ; stateMachine:SM|bAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.705      ; 0.833      ;
; -0.470 ; stateMachine:SM|bAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.765      ; 0.832      ;
; -0.442 ; stateMachine:SM|bAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.765      ; 0.801      ;
; -0.422 ; stateMachine:SM|bAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.701      ; 0.823      ;
; -0.389 ; stateMachine:SM|bAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.710      ; 0.799      ;
; -0.325 ; stateMachine:SM|aAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.761      ; 0.575      ;
; -0.283 ; stateMachine:SM|bAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.704      ; 0.686      ;
; -0.283 ; stateMachine:SM|bAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.703      ; 0.686      ;
; -0.278 ; stateMachine:SM|bAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.705      ; 0.688      ;
; -0.276 ; stateMachine:SM|aAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.703      ; 0.566      ;
; -0.216 ; stateMachine:SM|aAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.766      ; 0.576      ;
; -0.200 ; stateMachine:SM|aAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.766      ; 0.563      ;
; -0.178 ; stateMachine:SM|aAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.698      ; 0.576      ;
; -0.174 ; stateMachine:SM|aAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.701      ; 0.575      ;
; -0.173 ; stateMachine:SM|aAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.705      ; 0.577      ;
; -0.167 ; stateMachine:SM|aAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.704      ; 0.576      ;
; -0.166 ; stateMachine:SM|aAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.710      ; 0.576      ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.022 ; stateMachine:SM|now.S0                  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S0 ; clk         ; 0.000        ; 2.497      ; 2.829      ;
; 0.016  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S1 ; clk         ; 0.000        ; 2.497      ; 2.867      ;
; 0.195  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S3                  ; clk                    ; clk         ; 0.000        ; 0.505      ; 0.844      ;
; 0.309  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[0]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309  ; divisor:DIV|divisorSM:DSM|cont[2]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309  ; divisor:DIV|divisorSM:DSM|cont[1]       ; divisor:DIV|divisorSM:DSM|cont[1]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.310  ; stateMachine:SM|now.S6                  ; stateMachine:SM|now.S6                  ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; divisor:DIV|divisorSM:DSM|next.Fim      ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.345  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.546      ;
; 0.357  ; divisor:DIV|regA:RA|out[4]              ; divisor:DIV|regA:RA|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.558      ;
; 0.422  ; stateMachine:SM|now.S0                  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S0 ; clk         ; -0.500       ; 2.497      ; 2.773      ;
; 0.448  ; divisor:DIV|regA:RA|out[1]              ; divisor:DIV|regA:RA|out[2]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.649      ;
; 0.449  ; divisor:DIV|regA:RA|out[2]              ; divisor:DIV|regA:RA|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.650      ;
; 0.449  ; divisor:DIV|regA:RA|out[5]              ; divisor:DIV|regA:RA|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.650      ;
; 0.452  ; divisor:DIV|regA:RA|out[3]              ; divisor:DIV|regA:RA|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.653      ;
; 0.487  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.688      ;
; 0.487  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.688      ;
; 0.488  ; divisor:DIV|regP:RP|out[7]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.689      ;
; 0.510  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.711      ;
; 0.511  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.712      ;
; 0.513  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.714      ;
; 0.515  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.716      ;
; 0.517  ; divisor:DIV|regP:RP|out[7]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.519  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.521  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.722      ;
; 0.524  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S1 ; clk         ; -0.500       ; 2.497      ; 2.875      ;
; 0.526  ; divisor:DIV|regA:RA|out[6]              ; divisor:DIV|regA:RA|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.727      ;
; 0.544  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.745      ;
; 0.546  ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.747      ;
; 0.549  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.750      ;
; 0.558  ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.759      ;
; 0.600  ; stateMachine:SM|now.S4                  ; stateMachine:SM|now.S5                  ; clk                    ; clk         ; 0.000        ; 0.058      ; 0.802      ;
; 0.620  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.821      ;
; 0.621  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.822      ;
; 0.621  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.822      ;
; 0.621  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.822      ;
; 0.693  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|divisorSM:DSM|ctrlS         ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.894      ;
; 0.708  ; divisor:DIV|divisorSM:DSM|ctrlS         ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.909      ;
; 0.709  ; stateMachine:SM|now.S5                  ; stateMachine:SM|now.S6                  ; clk                    ; clk         ; 0.000        ; 0.059      ; 0.912      ;
; 0.723  ; divisor:DIV|divisorSM:DSM|shift         ; divisor:DIV|regA:RA|out[0]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 0.923      ;
; 0.761  ; divisor:DIV|regB:RB|outB[1]             ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.962      ;
; 0.767  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.771  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.972      ;
; 0.774  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 0.976      ;
; 0.777  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.785  ; divisor:DIV|regA:RA|out[0]              ; divisor:DIV|regA:RA|out[1]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 0.986      ;
; 0.787  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[4]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 0.987      ;
; 0.801  ; divisor:DIV|RegAB:RAB|auxB[7]           ; divisor:DIV|regB:RB|outB[7]             ; clk                    ; clk         ; 0.000        ; -0.268     ; 0.677      ;
; 0.825  ; divisor:DIV|regP:RP|out[6]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.026      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.836  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.837  ; divisor:DIV|divisorSM:DSM|next.Subtrai  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.038      ;
; 0.843  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.044      ;
; 0.846  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; divisor:DIV|divisorSM:DSM|next.Restaura ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.047      ;
; 0.847  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.048      ;
; 0.850  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.051      ;
; 0.853  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.054      ;
; 0.854  ; divisor:DIV|regP:RP|out[6]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.055      ;
; 0.854  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.055      ;
; 0.856  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.057      ;
; 0.857  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|divisorSM:DSM|loadP         ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.058      ;
; 0.860  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.061      ;
; 0.860  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.061      ;
; 0.862  ; divisor:DIV|regA:RA|out[7]              ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.058      ; 1.064      ;
; 0.863  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.064      ;
; 0.866  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.067      ;
; 0.867  ; divisor:DIV|divisorSM:DSM|cont[1]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 1.069      ;
; 0.873  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.074      ;
; 0.902  ; divisor:DIV|regB:RB|outB[2]             ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.103      ;
; 0.910  ; divisor:DIV|regB:RB|outB[5]             ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.111      ;
; 0.910  ; divisor:DIV|regB:RB|outB[3]             ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.111      ;
; 0.911  ; divisor:DIV|regB:RB|outB[0]             ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.112      ;
; 0.933  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[1]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 1.135      ;
; 0.939  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.140      ;
; 0.943  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.144      ;
; 0.946  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.147      ;
; 0.949  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.150      ;
; 0.950  ; divisor:DIV|divisorSM:DSM|ctrlS         ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.151      ;
; 0.950  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|regA:RA|out[0]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 1.150      ;
; 0.951  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.152      ;
; 0.952  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.153      ;
; 0.954  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Restaura ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.155      ;
; 0.956  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.157      ;
; 0.959  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[3]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 1.159      ;
; 0.959  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.160      ;
; 0.959  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.160      ;
; 0.960  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[1]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 1.160      ;
; 0.960  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|cont[0]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 1.162      ;
; 0.960  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.058      ; 1.162      ;
; 0.962  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.163      ;
; 0.962  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.057      ; 1.163      ;
; 0.967  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[6]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 1.167      ;
; 0.969  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[2]              ; clk                    ; clk         ; 0.000        ; 0.056      ; 1.169      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'stateMachine:SM|now.S1'                                                                                                            ;
+-------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.043 ; stateMachine:SM|aAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.978      ; 0.541      ;
; 0.054 ; stateMachine:SM|aAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.976      ; 0.550      ;
; 0.057 ; stateMachine:SM|aAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.973      ; 0.550      ;
; 0.116 ; stateMachine:SM|aAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.907      ; 0.543      ;
; 0.116 ; stateMachine:SM|aAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.913      ; 0.549      ;
; 0.122 ; stateMachine:SM|aAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.908      ; 0.550      ;
; 0.123 ; stateMachine:SM|aAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.908      ; 0.551      ;
; 0.123 ; stateMachine:SM|aAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.905      ; 0.548      ;
; 0.125 ; stateMachine:SM|aAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.904      ; 0.549      ;
; 0.198 ; stateMachine:SM|bAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.976      ; 0.694      ;
; 0.200 ; stateMachine:SM|bAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.977      ; 0.697      ;
; 0.203 ; stateMachine:SM|bAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.909      ; 0.632      ;
; 0.204 ; stateMachine:SM|bAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.908      ; 0.632      ;
; 0.205 ; stateMachine:SM|bAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.975      ; 0.700      ;
; 0.206 ; stateMachine:SM|bAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.906      ; 0.632      ;
; 0.268 ; stateMachine:SM|bAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.913      ; 0.701      ;
; 0.269 ; stateMachine:SM|bAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.909      ; 0.698      ;
; 0.272 ; stateMachine:SM|bAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.906      ; 0.698      ;
; 0.825 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[4] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.120      ; 0.975      ;
; 0.827 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[7] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.117      ; 0.974      ;
; 0.828 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[8] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.119      ; 0.977      ;
; 0.881 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[5] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.200      ; 1.111      ;
; 0.882 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[1] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.200      ; 1.112      ;
; 0.946 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[6] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.134      ; 1.110      ;
; 1.042 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[2] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.178      ; 1.250      ;
; 1.106 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[0] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.115      ; 1.251      ;
; 1.142 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[3] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.131      ; 1.303      ;
+-------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|divEnd                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableA                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableB                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableP                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|loadP                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|shift                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[4]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[5]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[6]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[7]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S0                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S1                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S2                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S3                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S4                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S5                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S6                                                                          ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[0]                                                               ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[1]                                                               ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[2]                                                               ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S0                                                                          ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S5                                                                          ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S6                                                                          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S1                                                                          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S2                                                                          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S4                                                                          ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S3                                                                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|divEnd                                                                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableA                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S1'                                                             ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[1]|dataa        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[5]|dataa        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[3]|datac        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[6]|datac        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[3] ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[6] ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[2]|dataa        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|datac            ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[0]|datac        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[4]|datac        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[8]|datac        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[7]|datac        ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[0] ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[4] ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[8] ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|combout          ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[7] ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|inclk[0]  ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|outclk    ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[1] ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[5] ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|now.S1|q                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|now.S1|q                   ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[2] ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[1] ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[5] ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|inclk[0]  ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|outclk    ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|combout          ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[0] ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[7] ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[4] ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[8] ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[0]|datac        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[7]|datac        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[4]|datac        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[8]|datac        ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|datac            ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[2]|dataa        ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[3] ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[6] ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[3]|datac        ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[6]|datac        ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[1]|dataa        ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[5]|dataa        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S0'                                                           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[1] ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[5] ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[6] ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[1] ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[3] ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[5] ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[6] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[3] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[4] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[7] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[8] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[4] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[7] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[8] ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[0] ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[0] ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[2] ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[2] ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[1]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[5]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[6]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[1]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[3]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[5]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[6]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|inclk[0]  ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|outclk    ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[3]|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[4]|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[7]|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[8]|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[4]|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[7]|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[8]|datad        ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[0]|datad        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[0]|datad        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[2]|datad        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0|q                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0|q                 ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[0]|datad        ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[2]|datad        ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[0]|datad        ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[2]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[5]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[6]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[8]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[4]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[5]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[7]|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[8]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[1]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[3]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[4]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[7]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[1]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[3]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[6]|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|inclk[0]  ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|outclk    ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[0] ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[2] ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[0] ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[2] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[5] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[6] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[8] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[4] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[5] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[7] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[8] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[1] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[3] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[4] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[7] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[1] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[3] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[6] ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; 2.366 ; 2.721 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; 1.213 ; 1.354 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; 2.366 ; 2.721 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; 2.023 ; 2.401 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; 2.255 ; 2.608 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; 2.024 ; 2.384 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; 2.316 ; 2.678 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; 2.258 ; 2.571 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; 2.051 ; 2.416 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; 2.019 ; 2.377 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; 2.728 ; 3.174 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; 1.197 ; 1.305 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; 2.184 ; 2.530 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; 2.322 ; 2.662 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; 2.065 ; 2.427 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; 1.888 ; 2.246 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; 2.728 ; 3.174 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; 1.951 ; 2.313 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; 2.262 ; 2.610 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; 2.425 ; 2.825 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; -0.377 ; -0.500 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; -0.377 ; -0.500 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; -1.502 ; -1.835 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; -1.149 ; -1.499 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; -1.343 ; -1.669 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; -1.147 ; -1.479 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; -1.341 ; -1.680 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; -1.425 ; -1.731 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; -1.171 ; -1.512 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; -1.148 ; -1.479 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; -0.477 ; -0.569 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; -0.477 ; -0.569 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; -1.330 ; -1.649 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; -1.547 ; -1.864 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; -1.300 ; -1.635 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; -1.134 ; -1.465 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; -1.933 ; -2.352 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; -1.102 ; -1.437 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; -1.490 ; -1.815 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; -1.643 ; -2.019 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 5.559 ; 5.519 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 7.326 ; 7.310 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 5.705 ; 5.695 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 5.729 ; 5.705 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 6.049 ; 5.982 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 5.791 ; 5.802 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 6.050 ; 5.980 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 6.876 ; 6.940 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 7.326 ; 7.310 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 5.399 ; 5.385 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 7.382 ; 7.471 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 5.396 ; 5.369 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 7.370 ; 7.357 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 5.158 ; 5.140 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 5.370 ; 5.344 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 7.382 ; 7.471 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 5.546 ; 5.508 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 5.145 ; 5.125 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 5.145 ; 5.119 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 5.410 ; 5.376 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 5.441 ; 5.400 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 5.288 ; 5.272 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 5.582 ; 5.570 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 5.605 ; 5.580 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 5.912 ; 5.845 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 5.665 ; 5.673 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 5.913 ; 5.844 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 6.757 ; 6.821 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 7.138 ; 7.121 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 5.288 ; 5.272 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 5.044 ; 5.018 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 5.284 ; 5.256 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 7.180 ; 7.166 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 5.057 ; 5.037 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 5.260 ; 5.232 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 7.243 ; 7.331 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 5.429 ; 5.391 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 5.044 ; 5.023 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 5.044 ; 5.018 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 5.299 ; 5.264 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.903 ; -25.672       ;
; stateMachine:SM|now.S1 ; -0.583 ; -4.420        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.335 ; -0.512        ;
; stateMachine:SM|now.S1 ; 0.090  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -71.674        ;
; stateMachine:SM|now.S1 ; 0.365  ; 0.000          ;
; stateMachine:SM|now.S0 ; 0.405  ; 0.000          ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.903 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.858      ;
; -0.902 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.857      ;
; -0.886 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.841      ;
; -0.882 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.837      ;
; -0.875 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.830      ;
; -0.870 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.825      ;
; -0.868 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.823      ;
; -0.863 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ; clk                    ; clk         ; 1.000        ; -0.032     ; 1.818      ;
; -0.734 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.691      ;
; -0.720 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.677      ;
; -0.713 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.670      ;
; -0.653 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.610      ;
; -0.652 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.609      ;
; -0.652 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.609      ;
; -0.651 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.600      ;
; -0.644 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.601      ;
; -0.643 ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ; clk                    ; clk         ; 1.000        ; -0.030     ; 1.600      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[1]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[2]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[3]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[4]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[5]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[6]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.618 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regA:RA|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.566      ;
; -0.613 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.562      ;
; -0.583 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[6]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.532      ;
; -0.545 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[5]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.494      ;
; -0.515 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[4]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.464      ;
; -0.488 ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ; divisor:DIV|divisorSM:DSM|loadP                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.547      ;
; -0.482 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.541      ;
; -0.478 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|divEnd                                                                ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.537      ;
; -0.477 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[3]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.426      ;
; -0.467 ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ; divisor:DIV|divisorSM:DSM|enableP                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.526      ;
; -0.466 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|enableA                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.525      ;
; -0.457 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|shift                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.516      ;
; -0.455 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|loadP                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.514      ;
; -0.449 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|enableB                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.508      ;
; -0.448 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|enableP                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.507      ;
; -0.445 ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ; divisor:DIV|divisorSM:DSM|enableA                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.504      ;
; -0.445 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|enableA                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.504      ;
; -0.444 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|shift                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.503      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.436 ; stateMachine:SM|now.S4                                                                          ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.686      ;
; -0.432 ; stateMachine:SM|now.S6                                                                          ; divisor:DIV|divisorSM:DSM|divEnd                                                                ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.491      ;
; -0.422 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[2]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.371      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[0]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[1]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[2]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[3]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[4]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[5]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[6]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.403 ; divisor:DIV|divisorSM:DSM|shift                                                                 ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.352      ;
; -0.397 ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ; divisor:DIV|divisorSM:DSM|loadP                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.456      ;
; -0.391 ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; divisor:DIV|regP:RP|out[1]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.340      ;
; -0.373 ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ; divisor:DIV|divisorSM:DSM|enableP                                                               ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.432      ;
; -0.349 ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ; clk                    ; clk         ; 0.500        ; -0.428     ; 0.408      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.348 ; stateMachine:SM|now.S2                                                                          ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ; clk                    ; clk         ; 0.500        ; -0.237     ; 0.598      ;
; -0.330 ; stateMachine:SM|addressBus[1]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.411     ; 0.418      ;
; -0.329 ; stateMachine:SM|addressBus[5]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.411     ; 0.417      ;
; -0.302 ; stateMachine:SM|addressBus[2]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.394     ; 0.407      ;
; -0.300 ; divisor:DIV|regB:RB|outB[7]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.036     ; 1.251      ;
; -0.298 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.248      ;
; -0.290 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.240      ;
; -0.284 ; stateMachine:SM|addressBus[3]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.356     ; 0.427      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[1]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[2]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[3]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[4]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[5]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[6]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.282 ; divisor:DIV|divisorSM:DSM|enableA                                                               ; divisor:DIV|regA:RA|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.273 ; stateMachine:SM|addressBus[6]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.359     ; 0.413      ;
; -0.271 ; divisor:DIV|regB:RB|outB[3]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.221      ;
; -0.268 ; stateMachine:SM|addressBus[0]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.346     ; 0.421      ;
; -0.266 ; stateMachine:SM|addressBus[8]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.350     ; 0.415      ;
; -0.263 ; divisor:DIV|regB:RB|outB[6]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.213      ;
; -0.260 ; stateMachine:SM|addressBus[7]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.349     ; 0.410      ;
; -0.258 ; stateMachine:SM|addressBus[4]                                                                   ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ; stateMachine:SM|now.S1 ; clk         ; 0.500        ; -0.352     ; 0.405      ;
; -0.249 ; divisor:DIV|regB:RB|outB[1]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.198      ;
; -0.243 ; divisor:DIV|regB:RB|outB[6]                                                                     ; divisor:DIV|regP:RP|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.193      ;
; -0.232 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.181      ;
; -0.230 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[6]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.180      ;
; -0.228 ; divisor:DIV|regB:RB|outB[2]                                                                     ; divisor:DIV|regP:RP|out[8]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.178      ;
; -0.224 ; divisor:DIV|regB:RB|outB[4]                                                                     ; divisor:DIV|regP:RP|out[7]                                                                      ; clk                    ; clk         ; 1.000        ; -0.038     ; 1.173      ;
; -0.222 ; divisor:DIV|regB:RB|outB[0]                                                                     ; divisor:DIV|regP:RP|out[5]                                                                      ; clk                    ; clk         ; 1.000        ; -0.037     ; 1.172      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'stateMachine:SM|now.S1'                                                                                                            ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.583 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[3] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.172     ; 0.899      ;
; -0.562 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[2] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.137     ; 0.843      ;
; -0.561 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[5] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.121     ; 0.785      ;
; -0.542 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[6] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.169     ; 0.784      ;
; -0.536 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[0] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.181     ; 0.842      ;
; -0.487 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[1] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.121     ; 0.785      ;
; -0.388 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[8] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.178     ; 0.696      ;
; -0.381 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[7] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.179     ; 0.689      ;
; -0.380 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[4] ; clk                    ; stateMachine:SM|now.S1 ; 1.000        ; -0.176     ; 0.691      ;
; -0.101 ; stateMachine:SM|bAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.561      ; 0.517      ;
; -0.088 ; stateMachine:SM|bAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.512      ; 0.521      ;
; -0.029 ; stateMachine:SM|bAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.561      ; 0.519      ;
; -0.018 ; stateMachine:SM|bAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.556      ; 0.502      ;
; -0.006 ; stateMachine:SM|bAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.509      ; 0.513      ;
; 0.007  ; stateMachine:SM|bAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.512      ; 0.502      ;
; 0.057  ; stateMachine:SM|aAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.558      ; 0.356      ;
; 0.079  ; stateMachine:SM|aAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.510      ; 0.352      ;
; 0.085  ; stateMachine:SM|bAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.511      ; 0.422      ;
; 0.089  ; stateMachine:SM|bAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.511      ; 0.419      ;
; 0.089  ; stateMachine:SM|bAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.513      ; 0.421      ;
; 0.130  ; stateMachine:SM|aAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.556      ; 0.354      ;
; 0.142  ; stateMachine:SM|aAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.562      ; 0.349      ;
; 0.151  ; stateMachine:SM|aAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.507      ; 0.354      ;
; 0.151  ; stateMachine:SM|aAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.512      ; 0.357      ;
; 0.154  ; stateMachine:SM|aAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.509      ; 0.352      ;
; 0.155  ; stateMachine:SM|aAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.512      ; 0.354      ;
; 0.157  ; stateMachine:SM|aAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0.500        ; 0.512      ; 0.352      ;
+--------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.335 ; stateMachine:SM|now.S0                  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S0 ; clk         ; 0.000        ; 1.884      ; 1.768      ;
; -0.177 ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S1 ; clk         ; 0.000        ; 1.884      ; 1.926      ;
; 0.116  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S1 ; clk         ; -0.500       ; 1.884      ; 1.719      ;
; 0.153  ; stateMachine:SM|now.S0                  ; stateMachine:SM|now.S1                  ; stateMachine:SM|now.S0 ; clk         ; -0.500       ; 1.884      ; 1.756      ;
; 0.174  ; stateMachine:SM|now.S2                  ; stateMachine:SM|now.S3                  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.495      ;
; 0.184  ; stateMachine:SM|now.S6                  ; stateMachine:SM|now.S6                  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; divisor:DIV|divisorSM:DSM|next.Fim      ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[0]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; divisor:DIV|divisorSM:DSM|cont[2]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; divisor:DIV|divisorSM:DSM|cont[1]       ; divisor:DIV|divisorSM:DSM|cont[1]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.203  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.207  ; divisor:DIV|regA:RA|out[4]              ; divisor:DIV|regA:RA|out[5]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.265  ; divisor:DIV|regA:RA|out[5]              ; divisor:DIV|regA:RA|out[6]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266  ; divisor:DIV|regA:RA|out[1]              ; divisor:DIV|regA:RA|out[2]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; divisor:DIV|regA:RA|out[2]              ; divisor:DIV|regA:RA|out[3]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; divisor:DIV|regA:RA|out[3]              ; divisor:DIV|regA:RA|out[4]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.280  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.402      ;
; 0.281  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.403      ;
; 0.281  ; divisor:DIV|regP:RP|out[7]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.403      ;
; 0.301  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.424      ;
; 0.303  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.304  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.306  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.307  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.430      ;
; 0.309  ; divisor:DIV|regP:RP|out[7]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.431      ;
; 0.310  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.432      ;
; 0.310  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.432      ;
; 0.311  ; divisor:DIV|regA:RA|out[6]              ; divisor:DIV|regA:RA|out[7]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.327  ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|next.Fim      ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.450      ;
; 0.337  ; divisor:DIV|divisorSM:DSM|next.Restaura ; divisor:DIV|divisorSM:DSM|next.Desloca  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.460      ;
; 0.338  ; stateMachine:SM|now.S4                  ; stateMachine:SM|now.S5                  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.461      ;
; 0.347  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.469      ;
; 0.348  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.470      ;
; 0.348  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.470      ;
; 0.349  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.471      ;
; 0.397  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|divisorSM:DSM|ctrlS         ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.519      ;
; 0.403  ; stateMachine:SM|now.S5                  ; stateMachine:SM|now.S6                  ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.528      ;
; 0.418  ; divisor:DIV|divisorSM:DSM|ctrlS         ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.422  ; divisor:DIV|divisorSM:DSM|shift         ; divisor:DIV|regA:RA|out[0]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.541      ;
; 0.443  ; divisor:DIV|regA:RA|out[0]              ; divisor:DIV|regA:RA|out[1]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.444  ; divisor:DIV|regB:RB|outB[1]             ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.566      ;
; 0.452  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.575      ;
; 0.454  ; divisor:DIV|RegAB:RAB|auxB[7]           ; divisor:DIV|regB:RB|outB[7]             ; clk                    ; clk         ; 0.000        ; -0.153     ; 0.385      ;
; 0.458  ; divisor:DIV|regP:RP|out[6]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.465  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.467  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.471  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.593      ;
; 0.474  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[4]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[1]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|divisorSM:DSM|loadP         ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.485  ; divisor:DIV|regP:RP|out[6]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.607      ;
; 0.489  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|divisorSM:DSM|loadP         ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.611      ;
; 0.489  ; divisor:DIV|divisorSM:DSM|next.Subtrai  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.612      ;
; 0.496  ; divisor:DIV|regA:RA|out[7]              ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.619      ;
; 0.496  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; divisor:DIV|divisorSM:DSM|next.Restaura ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.619      ;
; 0.514  ; divisor:DIV|divisorSM:DSM|cont[1]       ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.637      ;
; 0.515  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.637      ;
; 0.516  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.638      ;
; 0.518  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.640      ;
; 0.519  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.641      ;
; 0.521  ; divisor:DIV|regB:RB|outB[5]             ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.643      ;
; 0.521  ; divisor:DIV|regB:RB|outB[3]             ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.643      ;
; 0.522  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.644      ;
; 0.525  ; divisor:DIV|regP:RP|out[0]              ; divisor:DIV|regP:RP|out[3]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.647      ;
; 0.528  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.650      ;
; 0.529  ; divisor:DIV|regB:RB|outB[2]             ; divisor:DIV|regP:RP|out[2]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.651      ;
; 0.530  ; divisor:DIV|regP:RP|out[5]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.652      ;
; 0.531  ; divisor:DIV|regB:RB|outB[0]             ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.653      ;
; 0.531  ; divisor:DIV|regP:RP|out[1]              ; divisor:DIV|regP:RP|out[5]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.653      ;
; 0.534  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.656      ;
; 0.537  ; divisor:DIV|regP:RP|out[3]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.659      ;
; 0.540  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.EsqQuoc  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.663      ;
; 0.543  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|next.Restaura ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.666      ;
; 0.550  ; divisor:DIV|RegAB:RAB|auxB[1]           ; divisor:DIV|regB:RB|outB[1]             ; clk                    ; clk         ; 0.000        ; -0.151     ; 0.483      ;
; 0.553  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|cont[0]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.676      ;
; 0.553  ; stateMachine:SM|now.S6                  ; divisor:DIV|divisorSM:DSM|cont[2]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.676      ;
; 0.553  ; divisor:DIV|divisorSM:DSM|cont[0]       ; divisor:DIV|divisorSM:DSM|cont[1]       ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.676      ;
; 0.560  ; divisor:DIV|regP:RP|out[8]              ; divisor:DIV|regA:RA|out[0]              ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.680      ;
; 0.567  ; divisor:DIV|divisorSM:DSM|ctrlS         ; divisor:DIV|regP:RP|out[0]              ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.688      ;
; 0.572  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[3]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.691      ;
; 0.573  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[1]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.692      ;
; 0.577  ; divisor:DIV|RegAB:RAB|auxB[4]           ; divisor:DIV|regB:RB|outB[4]             ; clk                    ; clk         ; 0.000        ; -0.151     ; 0.510      ;
; 0.580  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[6]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.699      ;
; 0.581  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[6]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.703      ;
; 0.582  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[2]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.701      ;
; 0.582  ; divisor:DIV|regP:RP|out[4]              ; divisor:DIV|regP:RP|out[8]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.704      ;
; 0.584  ; divisor:DIV|regP:RP|out[2]              ; divisor:DIV|regP:RP|out[7]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.706      ;
; 0.585  ; divisor:DIV|regB:RB|outB[4]             ; divisor:DIV|regP:RP|out[4]              ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.707      ;
; 0.586  ; divisor:DIV|RegAB:RAB|auxB[5]           ; divisor:DIV|regB:RB|outB[5]             ; clk                    ; clk         ; 0.000        ; -0.152     ; 0.518      ;
; 0.587  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[7]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.587  ; stateMachine:SM|now.S3                  ; stateMachine:SM|now.S4                  ; clk                    ; clk         ; 0.000        ; -0.118     ; 0.553      ;
; 0.588  ; divisor:DIV|divisorSM:DSM|enableB       ; divisor:DIV|regA:RA|out[5]              ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.707      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'stateMachine:SM|now.S1'                                                                                                            ;
+-------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.090 ; stateMachine:SM|aAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.699      ; 0.309      ;
; 0.103 ; stateMachine:SM|aAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.695      ; 0.318      ;
; 0.105 ; stateMachine:SM|aAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.692      ; 0.317      ;
; 0.150 ; stateMachine:SM|aAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.643      ; 0.313      ;
; 0.152 ; stateMachine:SM|aAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.645      ; 0.317      ;
; 0.152 ; stateMachine:SM|aAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.644      ; 0.316      ;
; 0.154 ; stateMachine:SM|aAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.644      ; 0.318      ;
; 0.154 ; stateMachine:SM|aAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.642      ; 0.316      ;
; 0.157 ; stateMachine:SM|aAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.640      ; 0.317      ;
; 0.191 ; stateMachine:SM|bAddress[1] ; stateMachine:SM|addressBus[1] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.698      ; 0.409      ;
; 0.192 ; stateMachine:SM|bAddress[5] ; stateMachine:SM|addressBus[5] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.698      ; 0.410      ;
; 0.202 ; stateMachine:SM|bAddress[2] ; stateMachine:SM|addressBus[2] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.691      ; 0.413      ;
; 0.202 ; stateMachine:SM|bAddress[4] ; stateMachine:SM|addressBus[4] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.646      ; 0.368      ;
; 0.204 ; stateMachine:SM|bAddress[8] ; stateMachine:SM|addressBus[8] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.644      ; 0.368      ;
; 0.205 ; stateMachine:SM|bAddress[7] ; stateMachine:SM|addressBus[7] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.643      ; 0.368      ;
; 0.246 ; stateMachine:SM|bAddress[6] ; stateMachine:SM|addressBus[6] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.645      ; 0.411      ;
; 0.247 ; stateMachine:SM|bAddress[0] ; stateMachine:SM|addressBus[0] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.644      ; 0.411      ;
; 0.247 ; stateMachine:SM|bAddress[3] ; stateMachine:SM|addressBus[3] ; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; -0.500       ; 0.642      ; 0.409      ;
; 0.597 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[4] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; -0.035     ; 0.592      ;
; 0.599 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[7] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; -0.038     ; 0.591      ;
; 0.603 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[8] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; -0.037     ; 0.596      ;
; 0.608 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[5] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.024      ; 0.662      ;
; 0.609 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[1] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.024      ; 0.663      ;
; 0.661 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[6] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; -0.028     ; 0.663      ;
; 0.703 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[2] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; 0.007      ; 0.740      ;
; 0.751 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[0] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; -0.041     ; 0.740      ;
; 0.765 ; stateMachine:SM|now.S3      ; stateMachine:SM|addressBus[3] ; clk                    ; stateMachine:SM|now.S1 ; 0.000        ; -0.031     ; 0.764      ;
+-------+-----------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|divEnd                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableA                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableB                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableP                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|loadP                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|shift                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regA:RA|out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[4]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[5]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[6]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regB:RB|outB[7]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor:DIV|regP:RP|out[8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S0                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S1                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S2                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S3                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S4                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S5                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; stateMachine:SM|now.S6                                                                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memROM:MROM|altsyncram:pos_rtl_0|altsyncram_eq61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S4                                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[0]                                                               ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[1]                                                               ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|cont[2]                                                               ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Desloca                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.EsqQuoc                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Fim                                                              ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Restaura                                                         ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; divisor:DIV|divisorSM:DSM|next.Subtrai                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S0                                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S1                                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S2                                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S5                                                                          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; stateMachine:SM|now.S6                                                                          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[0]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[1]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[2]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[3]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[4]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[5]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[6]                                                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxB[7]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[0]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[1]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[2]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[3]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[4]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[5]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[6]                                                                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|RegAB:RAB|auxA[7]                                                                   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|ctrlS                                                                 ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|divEnd                                                                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableA                                                               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor:DIV|divisorSM:DSM|enableB                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S1'                                                             ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[1]|dataa        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[5]|dataa        ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[2]|dataa        ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[1] ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[3] ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[5] ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[6] ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[4] ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[7] ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[8] ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[3]|datac        ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[6]|datac        ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[4]|datac        ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[0] ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[7]|datac        ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[8]|datac        ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[2] ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[0]|datac        ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|inclk[0]  ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|outclk    ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|combout          ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|now.S1|q                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Rise       ; SM|now.S1|q                   ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|datac            ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0|combout          ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|inclk[0]  ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|WideOr4~0clkctrl|outclk    ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[0]|datac        ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[7]|datac        ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[8]|datac        ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[2] ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[4]|datac        ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[6]|datac        ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[3]|datac        ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[0] ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[7] ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[8] ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[1] ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[4] ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[5] ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[6] ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S1 ; Fall       ; stateMachine:SM|addressBus[3] ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[2]|dataa        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[1]|dataa        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S1 ; Rise       ; SM|addressBus[5]|dataa        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'stateMachine:SM|now.S0'                                                           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[3] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[5] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[6] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[3] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[5] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[6] ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[1] ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[1] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[4] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[7] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[8] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[7] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[8] ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[4] ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[2] ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[3]|datad        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[5]|datad        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[6]|datad        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[3]|datad        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[5]|datad        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[6]|datad        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[0] ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[2] ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[0] ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[1]|datad        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[1]|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[4]|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[7]|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[8]|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[7]|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[8]|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[4]|datad        ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[2]|datad        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[0]|datad        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[2]|datad        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[0]|datad        ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|inclk[0]  ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0|q                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0|q                 ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|inclk[0]  ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|now.S0~clkctrl|outclk    ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[0]|datad        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[2]|datad        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[0]|datad        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[2]|datad        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[8]|datad        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[4]|datad        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[7]|datad        ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[4]|datad        ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[7]|datad        ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[8]|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[1]|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[5]|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[6]|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[1]|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[5]|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[0] ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[2] ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[0] ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[2] ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|aAddress[3]|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[3]|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; SM|bAddress[6]|datad        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[8] ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[4] ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[7] ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[4] ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[7] ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[8] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[1] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[5] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[6] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[1] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[5] ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|aAddress[3] ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[3] ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; stateMachine:SM|now.S0 ; Rise       ; stateMachine:SM|bAddress[6] ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; 1.465 ; 2.075 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; 0.743 ; 1.002 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; 1.465 ; 2.075 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; 1.275 ; 1.863 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; 1.406 ; 2.007 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; 1.270 ; 1.854 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; 1.462 ; 2.052 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; 1.390 ; 1.987 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; 1.283 ; 1.870 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; 1.265 ; 1.850 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; 1.713 ; 2.399 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; 0.745 ; 0.986 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; 1.359 ; 1.958 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; 1.431 ; 2.054 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; 1.280 ; 1.878 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; 1.175 ; 1.760 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; 1.713 ; 2.399 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; 1.222 ; 1.805 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; 1.400 ; 1.991 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; 1.525 ; 2.164 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; -0.222 ; -0.470 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; -0.222 ; -0.470 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; -0.926 ; -1.517 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; -0.728 ; -1.292 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; -0.835 ; -1.411 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; -0.721 ; -1.282 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; -0.845 ; -1.415 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; -0.869 ; -1.457 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; -0.736 ; -1.303 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; -0.720 ; -1.282 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; -0.303 ; -0.534 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; -0.303 ; -0.534 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; -0.825 ; -1.399 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; -0.959 ; -1.561 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; -0.811 ; -1.385 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; -0.710 ; -1.271 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; -1.227 ; -1.890 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; -0.690 ; -1.250 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; -0.927 ; -1.498 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; -1.047 ; -1.665 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 3.481 ; 3.572 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 4.665 ; 4.862 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 3.578 ; 3.679 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 3.598 ; 3.697 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 3.767 ; 3.876 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 3.645 ; 3.766 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 3.763 ; 3.871 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 4.434 ; 4.604 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 4.665 ; 4.862 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 3.383 ; 3.459 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 4.740 ; 4.970 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 3.372 ; 3.451 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 4.703 ; 4.901 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 3.242 ; 3.292 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 3.361 ; 3.435 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 4.740 ; 4.970 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 3.471 ; 3.549 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 3.232 ; 3.282 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 3.232 ; 3.277 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 3.392 ; 3.469 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 3.405 ; 3.492 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 3.311 ; 3.383 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 3.498 ; 3.595 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 3.517 ; 3.612 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 3.680 ; 3.784 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 3.562 ; 3.678 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 3.676 ; 3.779 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 4.357 ; 4.523 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 4.541 ; 4.730 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 3.311 ; 3.383 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 3.165 ; 3.209 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 3.299 ; 3.375 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 4.577 ; 4.767 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 3.174 ; 3.223 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 3.289 ; 3.360 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 4.650 ; 4.875 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 3.395 ; 3.469 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 3.165 ; 3.213 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 3.165 ; 3.209 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 3.318 ; 3.392 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -2.732  ; -0.335 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -2.732  ; -0.335 ; N/A      ; N/A     ; -3.000              ;
;  stateMachine:SM|now.S0 ; N/A     ; N/A    ; N/A      ; N/A     ; 0.405               ;
;  stateMachine:SM|now.S1 ; -1.400  ; -0.063 ; N/A      ; N/A     ; 0.363               ;
; Design-wide TNS         ; -98.498 ; -0.512 ; 0.0      ; 0.0     ; -71.674             ;
;  clk                    ; -87.353 ; -0.512 ; N/A      ; N/A     ; -71.674             ;
;  stateMachine:SM|now.S0 ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  stateMachine:SM|now.S1 ; -11.145 ; -0.157 ; N/A      ; N/A     ; 0.000               ;
+-------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; 2.660 ; 3.100 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; 1.255 ; 1.354 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; 2.660 ; 3.100 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; 2.286 ; 2.738 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; 2.540 ; 2.970 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; 2.279 ; 2.720 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; 2.607 ; 3.053 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; 2.528 ; 2.941 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; 2.315 ; 2.750 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; 2.278 ; 2.716 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; 3.035 ; 3.597 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; 1.243 ; 1.305 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; 2.452 ; 2.887 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; 2.591 ; 3.028 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; 2.325 ; 2.763 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; 2.127 ; 2.566 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; 3.035 ; 3.597 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; 2.209 ; 2.644 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; 2.526 ; 2.968 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; 2.703 ; 3.213 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; addressA[*]  ; stateMachine:SM|now.S0 ; -0.222 ; -0.403 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[0] ; stateMachine:SM|now.S0 ; -0.222 ; -0.403 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[1] ; stateMachine:SM|now.S0 ; -0.926 ; -1.517 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[2] ; stateMachine:SM|now.S0 ; -0.728 ; -1.292 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[3] ; stateMachine:SM|now.S0 ; -0.835 ; -1.411 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[4] ; stateMachine:SM|now.S0 ; -0.721 ; -1.282 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[5] ; stateMachine:SM|now.S0 ; -0.845 ; -1.415 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[6] ; stateMachine:SM|now.S0 ; -0.869 ; -1.457 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[7] ; stateMachine:SM|now.S0 ; -0.736 ; -1.303 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressA[8] ; stateMachine:SM|now.S0 ; -0.720 ; -1.282 ; Rise       ; stateMachine:SM|now.S0 ;
; addressB[*]  ; stateMachine:SM|now.S0 ; -0.303 ; -0.476 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[0] ; stateMachine:SM|now.S0 ; -0.303 ; -0.476 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[1] ; stateMachine:SM|now.S0 ; -0.825 ; -1.399 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[2] ; stateMachine:SM|now.S0 ; -0.959 ; -1.561 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[3] ; stateMachine:SM|now.S0 ; -0.811 ; -1.385 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[4] ; stateMachine:SM|now.S0 ; -0.710 ; -1.271 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[5] ; stateMachine:SM|now.S0 ; -1.227 ; -1.890 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[6] ; stateMachine:SM|now.S0 ; -0.690 ; -1.250 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[7] ; stateMachine:SM|now.S0 ; -0.927 ; -1.498 ; Rise       ; stateMachine:SM|now.S0 ;
;  addressB[8] ; stateMachine:SM|now.S0 ; -1.047 ; -1.665 ; Rise       ; stateMachine:SM|now.S0 ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 5.860 ; 5.854 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 7.783 ; 7.922 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 6.020 ; 6.066 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 6.047 ; 6.095 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 6.372 ; 6.380 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 6.109 ; 6.183 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 6.374 ; 6.352 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 7.170 ; 7.314 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 7.783 ; 7.922 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 5.686 ; 5.694 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 7.830 ; 7.993 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 5.680 ; 5.678 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 7.830 ; 7.993 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 5.432 ; 5.420 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 5.655 ; 5.648 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 7.721 ; 7.882 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 5.845 ; 5.837 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 5.418 ; 5.409 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 5.416 ; 5.399 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 5.704 ; 5.701 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; finished          ; clk        ; 3.405 ; 3.492 ; Rise       ; clk             ;
; quotientFlag[*]   ; clk        ; 3.311 ; 3.383 ; Rise       ; clk             ;
;  quotientFlag[0]  ; clk        ; 3.498 ; 3.595 ; Rise       ; clk             ;
;  quotientFlag[1]  ; clk        ; 3.517 ; 3.612 ; Rise       ; clk             ;
;  quotientFlag[2]  ; clk        ; 3.680 ; 3.784 ; Rise       ; clk             ;
;  quotientFlag[3]  ; clk        ; 3.562 ; 3.678 ; Rise       ; clk             ;
;  quotientFlag[4]  ; clk        ; 3.676 ; 3.779 ; Rise       ; clk             ;
;  quotientFlag[5]  ; clk        ; 4.357 ; 4.523 ; Rise       ; clk             ;
;  quotientFlag[6]  ; clk        ; 4.541 ; 4.730 ; Rise       ; clk             ;
;  quotientFlag[7]  ; clk        ; 3.311 ; 3.383 ; Rise       ; clk             ;
; remainderFlag[*]  ; clk        ; 3.165 ; 3.209 ; Rise       ; clk             ;
;  remainderFlag[0] ; clk        ; 3.299 ; 3.375 ; Rise       ; clk             ;
;  remainderFlag[1] ; clk        ; 4.577 ; 4.767 ; Rise       ; clk             ;
;  remainderFlag[2] ; clk        ; 3.174 ; 3.223 ; Rise       ; clk             ;
;  remainderFlag[3] ; clk        ; 3.289 ; 3.360 ; Rise       ; clk             ;
;  remainderFlag[4] ; clk        ; 4.650 ; 4.875 ; Rise       ; clk             ;
;  remainderFlag[5] ; clk        ; 3.395 ; 3.469 ; Rise       ; clk             ;
;  remainderFlag[6] ; clk        ; 3.165 ; 3.213 ; Rise       ; clk             ;
;  remainderFlag[7] ; clk        ; 3.165 ; 3.209 ; Rise       ; clk             ;
;  remainderFlag[8] ; clk        ; 3.318 ; 3.392 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; quotientFlag[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotientFlag[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainderFlag[8] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; finished         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressB[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addressA[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; quotientFlag[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; quotientFlag[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; remainderFlag[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; finished         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; quotientFlag[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; quotientFlag[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; quotientFlag[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; remainderFlag[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; remainderFlag[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; finished         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 269      ; 32       ; 0        ; 63       ;
; stateMachine:SM|now.S0 ; clk                    ; 0        ; 0        ; 1        ; 1        ;
; stateMachine:SM|now.S1 ; clk                    ; 0        ; 9        ; 1        ; 1        ;
; clk                    ; stateMachine:SM|now.S1 ; 0        ; 0        ; 0        ; 9        ;
; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0        ; 0        ; 18       ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 269      ; 32       ; 0        ; 63       ;
; stateMachine:SM|now.S0 ; clk                    ; 0        ; 0        ; 1        ; 1        ;
; stateMachine:SM|now.S1 ; clk                    ; 0        ; 9        ; 1        ; 1        ;
; clk                    ; stateMachine:SM|now.S1 ; 0        ; 0        ; 0        ; 9        ;
; stateMachine:SM|now.S0 ; stateMachine:SM|now.S1 ; 0        ; 0        ; 18       ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 28 22:23:22 2017
Info: Command: quartus_sta project2 -c project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 27 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name stateMachine:SM|now.S0 stateMachine:SM|now.S0
    Info (332105): create_clock -period 1.000 -name stateMachine:SM|now.S1 stateMachine:SM|now.S1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.732       -87.353 clk 
    Info (332119):    -1.400       -11.145 stateMachine:SM|now.S1 
Info (332146): Worst-case hold slack is -0.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.063        -0.157 stateMachine:SM|now.S1 
    Info (332119):     0.021         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.174 clk 
    Info (332119):     0.363         0.000 stateMachine:SM|now.S1 
    Info (332119):     0.422         0.000 stateMachine:SM|now.S0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.363
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.363       -72.452 clk 
    Info (332119):    -1.320       -10.623 stateMachine:SM|now.S1 
Info (332146): Worst-case hold slack is -0.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.022        -0.022 clk 
    Info (332119):     0.043         0.000 stateMachine:SM|now.S1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.174 clk 
    Info (332119):     0.426         0.000 stateMachine:SM|now.S1 
    Info (332119):     0.448         0.000 stateMachine:SM|now.S0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.903
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.903       -25.672 clk 
    Info (332119):    -0.583        -4.420 stateMachine:SM|now.S1 
Info (332146): Worst-case hold slack is -0.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.335        -0.512 clk 
    Info (332119):     0.090         0.000 stateMachine:SM|now.S1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -71.674 clk 
    Info (332119):     0.365         0.000 stateMachine:SM|now.S1 
    Info (332119):     0.405         0.000 stateMachine:SM|now.S0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Wed Jun 28 22:23:25 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


