```markdown
# Uebung_002a5b_AX: DigitalInput_I1-3 mit OR auf DigitalOutput_Q1-3, mit Plug and Socket

## üì∫ Video

* [2025-02-02 18-21-50 Uebung_006c Funktion E_DEMUX8 und ..._DI_REPEAT](https://www.youtube.com/watch?v=fOSa4_A7-dE)
* [2025-03-30 16-40-13 Softkey Ansteuerung √úbung 10b2](https://www.youtube.com/watch?v=RLUNzsGLVw8)
* [2025-03-30 16-47-54 Subapplications √úbung 003a](https://www.youtube.com/watch?v=hKU6_d82lAE)
* [2025-12-14 20-03-27 Aufspielen Training 1 √úbung 1 auf das Hutschienenmoped.](https://www.youtube.com/watch?v=6iog7-DZvW0)
* [Aufw√§rts z√§hlen Baustein E_CTU aus der IEC 61499 (√úbung 80)](https://www.youtube.com/watch?v=oZOWd_zKFcc)

```{index} single: Uebung_002a5b_AX: DigitalInput_I1-3 mit OR auf DigitalOutput_Q1-3, mit Plug and Socket
```

<!-- Bild der √úbung, falls vorhanden -->

* * * * * * * * * *
## Einleitung
Diese √úbung demonstriert die grundlegende Verkn√ºpfung von mehreren digitalen Eing√§ngen mit mehreren digitalen Ausg√§ngen. Dabei wird eine logische OR-Operation eingesetzt, um die Zust√§nde der Eing√§nge zu verkn√ºpfen. Das Ergebnis dieser Verkn√ºpfung wird anschlie√üend √ºber einen Signalverteiler auf verschiedene digitale Ausg√§nge verteilt. Die Implementierung nutzt dabei das Konzept von Adapter-Funktionsbausteinen, um die boolesche Logik und die Signalverteilung zu realisieren.

## Verwendete Funktionsbausteine (FBs)
Die √úbung `Uebung_002a5b_AX` verwendet eine Kombination aus spezifischen I/O-Bausteinen und generischen Logik- sowie Signalverteilungs-Bausteinen.

### Sub-Bausteine: logiBUS_IXA
- **Typ**: `logiBUS::io::DI::logiBUS_IXA` (repr√§sentiert durch Instanzen wie `DigitalInput_I1`, `DigitalInput_I2`, `DigitalInput_I3`)
- **Verwendete interne FBs**: Keine internen FBs in der bereitgestellten Definition sichtbar.
    - **Bausteinname**: DigitalInput_I1 (Beispielhafte Instanz)
        - Parameter: QI = TRUE
        - Parameter: Input = Input_I1
        - Ereignisausgang/-eingang: Wird intern f√ºr die Verarbeitung des Eingangsstatus genutzt; sendet typischerweise ein Datenereignis bei Wert√§nderung.
        - Datenausgang/-eingang: IN (Datenausgang, der den logischen Zustand des digitalen Eingangs liefert)
- **Funktionsweise**: Dieser Funktionsbaustein dient zum Einlesen des logischen Zustands eines spezifischen digitalen Eingangs. Er √ºberwacht den zugewiesenen physikalischen Eingang (z.B. `Input_I1`) und stellt dessen aktuellen Status als booleschen Wert an seinem Datenausgang `IN` bereit.

### Sub-Bausteine: logiBUS_QXA
- **Typ**: `logiBUS::io::DQ::logiBUS_QXA` (repr√§sentiert durch Instanzen wie `DigitalOutput_Q1`, `DigitalOutput_Q2`, `DigitalOutput_Q3`)
- **Verwendete interne FBs**: Keine internen FBs in der bereitgestellten Definition sichtbar.
    - **Bausteinname**: DigitalOutput_Q1 (Beispielhafte Instanz)
        - Parameter: QI = TRUE
        - Parameter: Output = Output_Q1
        - Ereignisausgang/-eingang: Wird intern f√ºr die Verarbeitung des Ausgangsstatus genutzt; empf√§ngt typischerweise ein Datenereignis zur Aktualisierung des Ausgangs.
        - Datenausgang/-eingang: OUT (Dateneingang, der den logischen Zustand zum Setzen des digitalen Ausgangs empf√§ngt)
- **Funktionsweise**: Dieser Funktionsbaustein dient zur Ansteuerung eines spezifischen digitalen Ausgangs. Er setzt den Zustand des zugewiesenen physikalischen Ausgangs (z.B. `Output_Q1`) basierend auf dem booleschen Wert, der an seinem Dateneingang `OUT` anliegt.

### Sub-Bausteine: AX_OR_3
- **Typ**: `adapter::booleanOperators::AX_OR_3` (repr√§sentiert durch die Instanz `AX_OR_3`)
- **Verwendete interne FBs**: Keine internen FBs in der bereitgestellten Definition sichtbar.
    - **Bausteinname**: AX_OR_3
        - Parameter: Keine spezifischen Parameter f√ºr diese Instanz in der Definition vorhanden.
        - Ereignisausgang/-eingang: √úbertr√§gt Ereignisse synchron mit den Daten (Plug and Socket Adapter).
        - Datenausgang/-eingang: IN1, IN2, IN3 (Dateneing√§nge), OUT (Datenausgang)
- **Funktionsweise**: Dieser Baustein implementiert eine logische OR-Verkn√ºpfung mit drei Eing√§ngen. Der Datenausgang `OUT` wird `TRUE`, wenn mindestens einer der drei Dateneing√§nge (`IN1`, `IN2`, `IN3`) den Wert `TRUE` hat. Andernfalls ist der Ausgang `FALSE`.

### Sub-Bausteine: AX_SPLIT_3
- **Typ**: `adapter::events::unidirectional::AX_SPLIT_3` (repr√§sentiert durch die Instanz `AX_SPLIT_3`)
- **Verwendete interne FBs**: Keine internen FBs in der bereitgestellten Definition sichtbar.
    - **Bausteinname**: AX_SPLIT_3
        - Parameter: Keine spezifischen Parameter f√ºr diese Instanz in der Definition vorhanden.
        - Ereignisausgang/-eingang: √úbertr√§gt Ereignisse synchron mit den Daten (Plug and Socket Adapter).
        - Datenausgang/-eingang: IN (Dateneingang), OUT1, OUT2, OUT3 (Datenausg√§nge)
- **Funktionsweise**: Dieser Baustein dient als Signalverteiler. Er nimmt ein einzelnes Eingangssignal am Dateneingang `IN` entgegen und leitet es identisch und gleichzeitig an drei separate Datenausg√§nge (`OUT1`, `OUT2`, `OUT3`) weiter.

## Programmablauf und Verbindungen
Die √úbung `Uebung_002a5b_AX` realisiert eine Steuerungslogik, bei der die Zust√§nde von drei digitalen Eing√§ngen √ºber eine OR-Verkn√ºpfung ausgewertet und das Ergebnis auf drei digitale Ausg√§nge verteilt wird.

1.  **Erfassung der Eing√§nge**: Die Funktionsbausteine `DigitalInput_I1`, `DigitalInput_I2` und `DigitalInput_I3` lesen kontinuierlich die Zust√§nde der physikalischen Eing√§nge `Input_I1`, `Input_I2` und `Input_I3` ein. Ihre jeweiligen Datenausg√§nge (`DigitalInput_I1.IN`, `DigitalInput_I2.IN`, `DigitalInput_I3.IN`) stellen diese Zust√§nde bereit.
2.  **Logische OR-Verkn√ºpfung**: Die Datenausg√§nge der drei Eingangsbausteine werden direkt mit den Dateneing√§ngen des OR-Bausteins `AX_OR_3` verbunden:
    *   `DigitalInput_I1.IN` ist mit `AX_OR_3.IN1` verbunden.
    *   `DigitalInput_I2.IN` ist mit `AX_OR_3.IN2` verbunden.
    *   `DigitalInput_I3.IN` ist mit `AX_OR_3.IN3` verbunden.
    Der `AX_OR_3` Baustein verkn√ºpft diese drei booleschen Werte logisch. Das Ergebnis (`TRUE`, wenn I1 ODER I2 ODER I3 `TRUE` ist) wird an seinem Datenausgang `AX_OR_3.OUT` zur Verf√ºgung gestellt.
3.  **Signalverteilung**: Der Datenausgang des OR-Bausteins (`AX_OR_3.OUT`) wird an den Dateneingang des Signalverteilers `AX_SPLIT_3` (`AX_SPLIT_3.IN`) angeschlossen. Der `AX_SPLIT_3` Baustein dupliziert dieses einzelne Steuersignal und leitet es an seine drei Datenausg√§nge (`AX_SPLIT_3.OUT1`, `AX_SPLIT_3.OUT2`, `AX_SPLIT_3.OUT3`) weiter.
4.  **Ansteuerung der Ausg√§nge**: Die Ausg√§nge des Signalverteilers sind jeweils mit den Eing√§ngen der digitalen Ausgangsbausteine verbunden:
    *   `AX_SPLIT_3.OUT1` ist mit `DigitalOutput_Q1.OUT` verbunden.
    *   `AX_SPLIT_3.OUT2` ist mit `DigitalOutput_Q2.OUT` verbunden.
    *   `AX_SPLIT_3.OUT3` ist mit `DigitalOutput_Q3.OUT` verbunden.
    Dies bedeutet, dass alle drei digitalen Ausg√§nge `Output_Q1`, `Output_Q2` und `Output_Q3` den gleichen Zustand annehmen, der dem Ergebnis der OR-Verkn√ºpfung der drei Eing√§nge entspricht.

**Lernziele**:
*   Verst√§ndnis und Anwendung von digitalen Eingangs- und Ausgangsbausteinen.
*   Implementierung grundlegender logischer Operationen (OR) in 4diac-IDE.
*   Nutzung von Signalverteilern (Splittern) zur effizienten Ansteuerung mehrerer Komponenten von einem einzigen Steuersignal.
*   Kennenlernen des Konzepts von Adapter-Bausteinen f√ºr flexible Verbindungen.

**Schwierigkeitsgrad**: Mittel. Grundkenntnisse in digitaler Logik und der Bedienung der 4diac-IDE sind von Vorteil.

**Ben√∂tigte Vorkenntnisse**: Vertrautheit mit den Grundlagen der Automatisierungstechnik und der Entwicklung von Anwendungen in der 4diac-IDE.

**Start der √úbung**: Laden Sie die Applikation `Uebung_002a5b_AX` auf eine 4diac-kompatible Steuerung (SPS oder Laufzeitumgebung). Beobachten Sie das Verhalten der Ausg√§nge Q1, Q2 und Q3, wenn Sie die digitalen Eing√§nge I1, I2 oder I3 manuell schalten.

## Zusammenfassung
Die √úbung `Uebung_002a5b_AX` bietet eine praktische Einf√ºhrung in die Verkn√ºpfung von digitalen I/O-Signalen. Sie demonstriert, wie mithilfe einer logischen OR-Operation mehrere Eing√§nge zu einem einzigen Steuersignal zusammengefasst werden k√∂nnen. Dieses Signal wird anschlie√üend gesplittet, um eine synchronisierte Ansteuerung von mehreren Ausg√§ngen zu erm√∂glichen. Das Kernprinzip ist, dass alle drei Ausg√§nge (Q1, Q2, Q3) aktiv werden, sobald mindestens einer der drei Eing√§nge (I1, I2, I3) aktiv ist. Diese Art der Gruppensteuerung ist eine grundlegende Funktion in vielen Automatisierungsanwendungen.
```