中文摘要 
近年來由於顯示技術的發展，平面液晶顯示器(LCD)已成為必備的輸出裝置，所需的驅
動電路也越來越多。目前大尺寸平面液晶顯示器 TFT-LCD 驅動電路主要有：閘極驅動電路
和源極驅動電路。 
閘極驅動器的主要功用是對 Panel 充電到最高電壓或放電至最低電壓，主要設計考量
為數位電路之充放電速度和功率消耗。而目前數位電路的速度已足夠快，所以低功耗之輸
出緩衝器為閘極驅動器設計的重點。 
源極驅動電路主要設計考量為低功率、高解析度、高驅動能力，本計劃以低偏移電壓
之伸縮式互補差動輸入對緩衝放大器為核心，並為了將數位控制與類比輸出電路整合在同
一晶片上，我們採用 TSMC 0.35μm 製程製作出低功率、高驅動能力及低偏移電壓之伸縮式
互補差動輸入對緩衝放大器。 
在數位類比轉換器設計上，大都利用權重碼數位/類比轉換器，由於使用了許多的獨立
電流源，功率消耗會增加。再加上單一電流源輸出的電流值皆可能產生誤差的情況下，總
和得到的輸出端電流值必然會發生不精確的誤差。本計畫設計的電壓模式技術，由於電壓
值是由電阻分壓直接得來，不需加總，所以在精確度的提升和減少功率消耗方面此兩方面
皆獲得改善。 
為了應用在輸出緩衝器和數位類比轉換器的閘極偏壓電源，我們設計的參考電壓源，
利用N型電晶體和P型電晶體在飽和區時互補特性得到穩定輸出電壓，當操作溫度範圍為-70
℃至100℃時，其溫度係數小於0.53 ppm/℃，並且不使用任何調節電路。工作電壓為0.9V
時，最大靜態電流只有1μA。 
關鍵詞：閘極驅動器、源極驅動電路、伸縮式互補差動輸入對緩衝放大器 
 
英文摘要 
    Due to the development of display technology, TFT-LCD has become one of the major 
output components. This requires more driving circuits. The main driving circuits for large size 
TFT-LCD include gate driving circuits and source driving circuits.  
The main function of a gate driver is to charge or discharge the panel. Switching speed and 
power consumption are the two major design concerns. Since the speed of digital circuits is fast 
enough, therefore, the design of a low power buffer becomes the major issue.  
Low power, high driving capability, and high resolution are the major design concerns for a 
source driver. In this project, we design a telescope differential buffer amplifier as the core circuit 
for the source driver to achieve the above design objects. In order to design the whole circuits on 
the same chip, we choose TSMC 0.35μm so that the driver can output high enough voltage to 
drive the LCD.   
In this research project, we design a voltage-switching based DAC to improve the 
drawbacks of the traditional weighting-based DACs resulting from the summation operation of 
signals. Therefore, better precision and lower power are achieved.  
In order to supply stable reference voltage, we also design a reference voltage based on the 
complementary characteristics of the threshold voltages between a NMOS and a PMOS transistor. 
The attained temperature coefficient is less than 0.53 ppm/℃ for temperature between -70℃to 
100, with 0.9V supply voltage and 1μA static current. 
 
keywords：gate driving circuits、source driving circuits、telescope differential buffer 
amplifier  
 
器；第二年重點在完成一可應用於高解析度薄膜電晶體液晶顯示器之閘極驅動電路及源極
驅動電路之完整晶片設計。 
(一) 閘極驅動電路 
閘極驅動電路主要是用來推動 Panel 的閘陣列。圖 1 是傳統液晶顯示器閘極驅動電路
的基本方塊圖，其架構主要包括三個部分：移位暫存器(Shift Register)、升壓電路(Level 
Shifter)、及輸出緩衝器(Output Buffer)。觸發資料連續地讀進輸入移位暫存器，資料驅
動的排列順序由移位暫存器控制，再送到升壓電路，升壓後的驅動資料最後經過輸出緩衝
器；以高速高壓的驅動方式驅動面板上每一個列。一個基本的顯示單元 pixel 則需要三個
顯示的點(sub-pixel)；其分別為 RGB 三原色。以一個 1600×3×1200 解析度的 TFT LCD 來
說，共需要 4800 x 1200 個這樣的點組合而成。然後再藉由閘級驅動器所送出的訊號，依
序將每一行的 pixel 打開，好讓整排的源級驅動器同時將一整行的顯示點充電到各自所需
的電壓，以顯示不同的灰階。當第一行充好電時，閘級驅動器便將第一行電壓關閉，然後
第二行的閘級驅動器便將第二行打開，再由源級驅動器對第二行的顯示點進行充放電。如
此依序下去，當充好了最後一行，便又回過來從頭從第一行再開始充電，從而產生顯示效
果。 [1-2] 。 
 
圖 1 閘極驅動器基本方塊圖 
(1)移位暫存器： 
    觸發資料連續地讀進輸入移位暫存器，資料驅動的排列順序由移位暫存器控制。圖2
所 示為移位暫存器及其輸入輸出信號時序圖。移位暫存器用來控制輸出驅動資料，它是由
D 型正反器(D Flip-Flop)所構成，移位暫存器每一級控制面板上一個列的驅動資料，因
此，對於一個有n 個輸出的閘極驅動器，移位暫存器應該有n 級，也就是說，它需要n 個D 
型正反器。在動作前，reset 清除所有移位暫存器的輸出(P0，P1，P2．．．Pn)，使之為 ＂0＂。
當set 輸入第一個脈波到移位暫存器，讓輸出依序從左到右送出脈波，如圖二時序圖所示，
直到一整個面板上所有列的驅動資料依序全部驅動完為止。當輸面板第一列需要重新驅動
時，由set 再輸入脈波信號，依此類推。移位暫存器是由數個D 型正反器所構成，使用靜
態邏輯電路，時脈是屬於負緣觸發。 
 
圖 2 移位暫存器及其輸入輸出信號時序圖 
在 pull up 之前，輸入電壓 Vin=0V，電晶體 Mp0, Mp1,導通，在此狀態下，提升電容
C1 被預先充電至高電位。當輸入電壓 Vin 為高電位，電晶體 Mn0, Mn1 導通，而此時提升
電容 C1 中的電荷放電至輸出端，由於事先被儲存的能量所致，以增加負載充電的能力。同
理，在 pull down 之前提升電容 C1 充電，當輸入電壓 Vin 為低電位，輸出負載的能量被提
升電容的電荷所吸收，大大的提升負載放電的性能表現，減少電路延遲的時間。 
(4) SCB電路與其他提升技術之比較 
圖7 為本SCB電路與直接式提升電路[1]之比較圖。工作於5V時，驅動不同負載的FOM
圖。由圖可知，在驅動不同的大電容負載時，本新型之SCB電路無論是Delay和Power都遠
小於直接式雙電容提升電路。圖8為閘極驅動電路晶片照相圖。 
 
0
200
400
600
800
1000
1200
1400
1600
1800
0.5 1 1.5 2 2.5 3
Load capacitance (nF)
Po
w
er
 ×
 D
el
ay
(p
J)
 
圖7 SCB電路與直接式提升電路[1]之比較圖 
◆ SCB電路 ◇ 直接式提升電路 
 
 
 
圖 8為閘極驅動電路晶片照相圖 
 
(二)源極驅動電路 
源極驅動電路的主要問題： 
1.  Dot inversion 以提高液晶面板的顯示品質。 
2. 提高解析度以增加顯示畫素，並且輸出緩衝器的偏移電壓不可太大。 
3. 降低功率消耗。 
4. 增加驅動能力。 
 
 
圖 9  源極驅動電路系統方塊圖 
 
之外，在 layout 佈局方式採用左右對稱和 dummy 電晶體，還有提高輸入放大器尾端電流電
晶體的長度(length)，減少通道長度調變效應(channel length modulation)來減少製程變化影
響，這都是改善抵補電壓的方法。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 10  採用的緩衝放大器 
 
在輸出負載電容為 1nF，工作電壓為 5V，輸入擺幅為 5V 之 50kHz 方波訊號，量測輸
出電容兩端的電壓變化和電路效能。以五種 corner、三個溫度變化而排列組合加以模擬：
電晶體 Model (TT、FF、FS、SF 和 SS);溫度變化為(0℃、25℃和 85℃)。量測的參數分別為
輸出波形(圖 11～圖 15)、靜態電流(表 1)和最大抵補電壓(表 2)，當輸入掃瞄為 0~4.6V 時。 
 
 
圖 11  TT @0℃、25℃和 85℃ 
 
 
圖 12  FF @0℃、25℃和 85℃ 
 
 
圖 13  FS @0℃、25℃和 85℃ 
 
 
圖 14  SF @0℃、25℃和 85℃ 
M1B
M1A
M2B
M3B M4B
M5B
M6B
M7B
M8B M9B
M6A M2A
M3A
M7A M4A
M5A
M8A M9A
CL
M1b
M2b
M3b
M4b
VDD
GND
0
5
10
15
20
25
30
35
1 1.5 2 2.5 3 3.5 4 4.5 5
Sle
w 
Ra
te 
(V
/μ
s)
Load Capacitance (nF) SS@85℃&5V
 
圖 18  驅動負載為 1nF～5nF之上升下降迴
轉率之對應圖，SS 製程參數及 85℃ 
 
圖 20 輸出緩衝器之晶片佈局圖 
 
表 4  緩衝器性能比較表 
 
 
 
 (2) 超低溫度係數之參考電壓電路 
為了應用在輸出緩衝器和數位類比轉換器的閘極偏壓電源，在此已設計具有超低溫度
係數的電晶體閘極偏壓電路。圖 21 提出應用於低壓差穩壓器的金屬氧化半導體參考電壓
源，利用 N 型電晶體和 P 型電晶體在飽和區時隨溫度改變的互補特性的閘極與源極電壓
差，獲得不隨溫度變化而改變的穩定輸出電壓。 
M4 M5 M6
M1
M2
M3Vout
Vdd
R
MS3
MS2
Start-up ULTC
MS1
 
圖 21 設計之參考電壓電路 
 
圖 22 所示，操作電壓為 0.9V，溫度變化-70℃~150℃時的輸出電壓變化。由圖可知，
在極端製程變異(SS, TT, FF)與超廣溫度變化下，其輸出電壓變化皆小於 0.5mV(±0.25mV)、
溫度係數小於 1ppm/℃。其中在標準製程(TT)情況下，溫度係數只有 0.53ppm/℃，靜態電
Parameters This work [9] [12] [7] 
Process 0.35μm 0.35μm 0.35μm 0.35μm
Supply 
voltage(V) 5 3.3 3.3/8 3.3 
Load, CL 1nF 680pF 600p 600pF
Slew rate +
(V/μs) 51 8 N/A 4.8 
Slew rate -
(V/μs) 19 6.5 N/A 4.9 
Offset (mV) 1.8 N/A N/A 12.2 
Static current
(μA) 1.93 4.5 
5.4 
(VDD=3.3)
7.4 
(VDD=8)
7 
Settling  
rising time (μs
falling time(μs
(0.2%) 
0.4 
0.4 
1.2 
1.4 1.5 
2.7 
2.9 
 
圖 25 數位類比轉換器的系統方塊圖。 
 本研究所提出的數位類比轉換器(DAC) 的系統方塊圖，其中 Digital to thermometer 
encoder 為數位轉溫度計碼編碼器，Direct level signal transition 為 階層訊號轉換器。在所
提出的架構中，輸入一數位訊號，經由編碼器解碼為溫度計 code，再送入階層電路，最後
得到類比的輸出電壓訊號。 
本研究所提出的編碼器是一個六對六十三的編碼器，在此用一個三對七的編碼器作為
例子。圖 26 為一個 8*7 的真值表。圖 27 為一個有 n 個輸入端與 m 個輸出端的 AND/OR 邏
輯陣列圖。內部的 AND 行列、OR 行列、電閘輸入均先不連接，直到最後一個處理程序才
規畫作適當的連接。.利用此原理來規劃所需要使用的 AND 與 OR 邏輯閘。
 
 
圖 26 8*7 真値表 
 
圖 27 AND/OR 邏輯陣列 
 
 
圖 28 三對七的數位轉溫度計編碼器 
 
圖 28 為經由 8*7 的真值表與 AND/OR 邏輯陣列圖規劃後所畫出的三對七數位轉溫度
計編碼器。利用此一概念來規劃出本下線晶片所要使用的六對六十三數位轉溫度計編碼器
電路。 
7. Kim S.K., Son Y.-S., and Cho G.H., “Low-power high-slew-rate CMOS buffer amplifier for flat panel display 
drivers,” Electron. Lett., vol. 42, no. 4 , pp. 214-215, Feb 2006. 
8. Behzad Razavi, Design of Analog CMOS Integrated Circuits, New York: McGraw-Hill, 2001 
9. C.-W. Lu and K.-J. Hsu, “A high-speed low-power rail-to-rail column driver for AMLCD application,” IEEE J. 
of Solid-State Circuits, vol. 39, no. 8, pp. 1313-1320, 2004. 
10. Carrillo J.M., Duque-Carrillo J.F., Torralba A., and Carvajal R.G., “Class-AB rail-to-rail CMOS analog 
buffer,”IEEE ISCAS, vol 2, no. 5, pp. 1008-1011, 2005. 
11. Robert Luckett Shuler and R. Scott Askew, “Low offset rail-to-rail operational amplifier,” U.S. Pat. No. 
20060097791, 2006. 
12. C-W Lu; Xiao, P.H.; “ A HIGH-SPEED LOW-POWER RAIL-TO-RAIL BUFFER AMPLIFIER FOR LCD 
APPLICATION,”Electrical and Computer Engineering,Canadian Conference Page(s):709 – 712 ,on May 2006. 
13. C.H. Lin and Klaas Bult, “A 10-b, 500-MSample/s CMOS DAC in 0.6mm2,” IEEE Journal of Solid-State 
Circuits, Vol.33, pp.1948-1958, Aug. 1998. 
14. C. Meenakarn and A. Thanachayanont, “100-MHz CMOS direct digital synthesizer with 10-bit DAC,” 2002 
Asia-Pacific Conference on Circuit and Systems, Vol. 2, pp. 358-388, Oct. 2002. 
15. S.Y. Chin and C.Y. Wu, “A 10-b 125MHz CMOS digital-to-analog converter(DAC) with threshold-voltage 
compensated current sources,” IEEE Journal of Solid-State Circuits, Vol. 29, pp. 1374-1380, Nov. 1994. 
16. M. Borremans, A.V. den Bosch, M. Steyaert, and W. Sansen, “A low power, 10-bit CMOS D/A converter for 
high speed applications,” IEEE Custom Integrated Circuits Conf., pp. 157-160, May 2001. 
17. Q. Huang, P.A. Francese, C. Martelli, and V, Callaghan, “A 200 Ms/s 14b 97 mW DAC in 0.18μm CMOS,” 
IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, pp. 364-365, Feb. 2004. 
18. Jurgen Deveugele and Michiel S.J. Steyaert, “A 10-bit 250-MS/s Binary-Weighted Current-Steering DAC,” 
IEEE Journal of Solid-State Circuits, Vol.41, pp. 320-329, Feb. 2006. 
19. J. Cao, H. Lin, Y. Xiang, C. Kao, and K. Dyer, “A 10-bit 1Gsample/s DAC in 90nm CMOS for Embedded 
Applications,” IEEE Custom Integrated Circuits Conf., pp. 165-168, Sept. 2006. 
20. J.J. Jung, B.H. Park, S.S. Choi, S.L. Lim, and S. Kim, “A 6-bit 2.704Gsps DAC for DS-CDMA UWB,” IEEE 
Asia Pacific Conference on Circuits and Systems, pp. 347-350, Dec. 2006. 
21. P. Palmers, Xu Wu, and M. Steyaert, “A 130nm CMOS 6-bit full nyquist 3GS/s DAC,” IEEE Asian Solid-State 
Circuit Conference, pp. 348-351, Nov. 2007. 
22. S. Spiridon and F. Op’t Eynde, “A 6 bit resolution, 1 Gsample/sec digital to analog converter,” 2005 
International Semiconductor Conference, Vol.2, pp. 455-458, Oct. 2005. 
23. S. Radiom, B. Sheikholeslami, H. Aminzadeh, and R. Lotfi, “Folded current-steering DAC: an approach to 
low-voltage high-speed high-resolution D/A converters,” 2006 IEEE International Symposium on Circuits and 
Systems, pp. 4783-4786, May 2006. 
24. M. P. Tiilikainen, “A 14-bit 1.8-V 20-mW 1-mm2 CMOS DAC,” IEEE Journal of Solid-State Circuits, Vol.36, pp. 
1144-1147, Jul. 2001. 
 
本計畫支持之研究所發表論文 
(1)期刊 
25. Jun-Da Chen, Zhi-Ming Lin, and Jeen-Sheen Row, “A 2-GHz Low–Power Down-Conversion Mixer in 0.18-μm 
CMOS Technology,” IEICE Trans. Electron., vol. E91-C, no. 1, pp. 64–71, Jan. 2008. (SCI) 
26. Zhi-Ming Lin and Hsin-Chi Lai, “A High Driving Capability CMOS Buffer Amplifier for TFT-LCD Source 
Drivers,” Engineering Letters, vol. 15, no. 2, pp. 22–25, Aug. 2007. 
27. Zhi-Ming Lin and Yu-Chun Huang, “A Full Integrated Gain Variable LNA for WCDMA,” Engineering Letters, 
vol. 15, no. 1, pp. 1–6, Aug. 2007. 
(2)研討會論文 
28. C. W. Chang and Z. M. Lin, “A 2 - 11 GHz Fully-Integrated Low Noise Amplifier for WiMAX Systems,” in 
Proceedings of the 2007 IEEE Conference on Electron Devices and Solid-State Circuits, pp. 441–444, Dec. 
2007. (EI) 
29. H. C. Lai and Z. M. Lin, “An Ultra-Low Temperature-Coefficient CMOS Voltage Reference,” in Proceedings 
of the 2007 IEEE Conference on Electron Devices and Solid-State Circuits, pp. 369–372, Dec. 2007. (EI) 
30. Po-Yu Kuo, Dian Zhou, and Zhi-Ming Lin, “A Low-Dropout Regulator with Low ESR, Low Line Regulation 
and High Currency Efficiency Using Low Output-Resistance Voltage Buffer,” in Proceedings of the 2007 IEEE 
Conference on Electron Devices and Solid-State Circuits, pp. 473–476, Dec. 2007. (EI) 
31. G. C. Lin and Z. M. Lin, “5.8 GHz Fully-Integrated Power Amplifier for 802.11a WLAN System,” in 
Proceedings of the 2007 IEEE Conference on Electron Devices and Solid-State Circuits, pp. 1013–1016, Dec. 
2007. (EI) 
32. Z. D. Huang, Z. M. Lin, and H. C. Lai, “A High Gain Low Noise Amplifier with Current-Reused Technique for 
UWB Applications,” in Proceedings of the 2007 IEEE Conference on Electron Devices and Solid-State Circuits, 
pp. 977–980, Dec. 2007. (EI) 
33. Y. C. Liu and Z. M. Lin, “A 24GHz VCO with Noise Filter,” in Proceedings of the 2007 IEEE Conference on 
Electron Devices and Solid-State Circuits, pp. 969–972, Dec. 2007. (EI) 
34. Y. Z. Cao, Z. M. Lin, and H. C. Lai, “Single Capacitor Bootstrapped Driver for TFT-LCD Gate Driver Circuit,” 
in Proceedings of the 2007 IEEE Conference on Electron Devices and Solid-State Circuits, pp. 885–888, Dec. 
2007. (EI) 
35. Z. C. Su, Z. M. Lin, and J. Y. Lyu, “A High Conversion Gain Mixer with Active Balun for UWB and WiMAX 
 可供推廣之研發成果資料表 
■ 可申請專利  □ 可技術移轉                                      日期：97 年 07 月 31 日 
國科會補助計畫 
計畫名稱：應用於高解析度薄膜電晶體液晶顯示器之低功率高驅動
能力源極驅動電之晶片設計(Ⅰ) 
計畫主持人：林志明       
計畫編號：NSC 96－2221－E－018－024－            
學門領域：微電子學門 
技術/創作名稱 電壓參考源電路  
發明人/創作人 林志明 賴信吉 林聖博 
中文：一種電壓參考源電路包含一維勒電流源以
及一溫度穩定型電壓參考源。維勒電流源與溫
度穩定型電壓參考源電性連接，其中維勒電流
源係用以供應溫度穩定型電壓參考源一獨立於
供應電壓之穩定偏壓電流，溫度穩定型電壓參
考源中之一溫度補償機制係利用 NMOS 與
PMOS 的臨界電壓具有相反的溫度依存性的特
性，使 PMOS 與 NMOS 的臨界電壓相減後，其
溫度係數可以互相消除，用以平衡受溫度影響
產生的變動，進而提供一獨立於供應電壓與不
受溫度影響的穩定參考電壓。 
 
技術說明 
英文：A voltage reference circui t  i s  disclosed.  The 
circui t  includes  a  Widlar  current  source and a  
temperature-s table  vol tage reference.  The Widlar  
current  source which can produce a  bias  current  
independent  of  the  power supply is  connected to  
the temperature-stable  vol tage reference.  The 
temperature-s table  vol tage reference having a  
temperature-compensat ion mechanism is  
employed to  balance the var ia t ion due to  
temperature  provides  a  power supply s table  
vol tage reference.  The temperature-compensat ion 
mechanism employs the threshold vol tage of  
PMOS and NMOS having opposi te  temperature  
dependence.  By subtract ing threshold vol tage of  
PMOS and NMOS, the temperature  coeff ic ients  
are  cancel led . 
附件二 
可供推廣之研發成果資料表 
 
■ 可申請專利  □ 可技術移轉                                      日期：97 年 07 月 31 日 
國科會補助計畫 
計畫名稱：應用於高解析度薄膜電晶體液晶顯示器之低功率高驅動
能力源極驅動電之晶片設計(Ⅰ) 
計畫主持人：林志明       
計畫編號：NSC 96－2221－E－018－024－            
學門領域：微電子學門 
技術/創作名稱 用於 LCD 驅動器之緩衝放大器 
發明人/創作人 林志明  賴信吉 
中文：一種用於 LCD 驅動器之緩衝放大器，包含兩個差
動 放 大 器 ， 一 個 共 源 輸 出 級 及 複 數 個 輔 助 驅 動 電 晶
體。兩個相互匹配之差動放 大器各包含一比較器。 共
源輸出級則連接於兩個差動 放大器之後，並提供緩 衝
放大器較佳的擺盪特性。複 數個輔助驅動電晶體連 接
於共源輸出級之後，並由兩 個差動放大器中的比較 器
所控制，以提供該緩衝放大器較佳之驅動能力。  
技術說明 
英文：A buffe r  ampl i f i e r  fo r  LCD dr ive r  inc ludes  two  
d i ffe ren t i a l  ampl i f i e r s ,  a  common source  ou tpu t  s t age
and  a  p lu ra l i ty  o f  aux i l i a ry  d r iv ing  t r ans i s to r s .   Two 
complementa ry  d i ffe ren t i a l  ampl i f i e r s  inc lude  a  
compara to r  r e spec t ive ly.   The  common source  ou tpu t  
s t age  connec ted  a f t e r  the  d i ffe ren t i a l  ampl i f i e r s  o ffe r s  
good  swing  charac te r i s t i c s  to  the  buffe r  ampl i f i e r.  
The  p lu ra l i ty  o f  aux i l i a ry  d r iv ing  t r ans i s to r s  connec ted  
a f t e r  t he  common source  ou tpu t  s t age  and  con t ro l l ed  by  
the  compara to r s  fo r  p rov id ing  be t t e r  d r iv ing  capab i l i ty  
to  the  buffe r  ampl i f i e r.  
可利用之產業 
及 
可開發之產品 
本發明之緩衝放大器具有最佳之高轉換率(slew rate)，低功率消
耗和低誤差電壓之特色，可適用於相關 LCD 產業，如 LCD TV， LCD 
Monitor， LCD Driver 等。 
技術特點 
本發明提供一種緩衝放大器，其形式為伸縮疊接緩衝放大器
(telescopic-cascode buffer amplifier)，包含了兩個差動放大
器，一個共源輸出級(common source output stage)及複數個輔助
驅動電晶體(auxiliary driving transistor)。其中的兩個差動放
大器各包含一比較器，且兩個差動放大器彼此相互匹配。共源輸出
級則連接於兩個差動放大器之後，並提供該緩衝放大器較佳的擺盪
特性。複數個輔助驅動電晶體連接於共源輸出級之後，並由兩個差
動放大器中的比較器所控制，以提供該緩衝放大器較佳之驅動能
力。 
附件二 
2008 大陸出差心得報告
        報 告 人
          姓 名
林志明 服務機構
  及 職 稱
 國立彰化師範大學
 教授
   時 間 2008.07.26 ~ 2008.07.31    地 點 上海
      會 議 名 稱 (中文) 2008 ICEPT and HDP 國際會議
(英文) 2008 International Conference on Electronic Packaging 
Technology (ICEPT) and International Symposium on High Density 
Packaging (HDP)
2008 International Conference on Electronic Packaging Technology (ICEPT) and 
International Symposium on High Density Packaging (HDP) 國際會議
林志明
國立彰化師範大學積體電路設計研究所
（1） 出國觀感與參加會議經過
本次在上海 Riverfront Business Hotel, Pudong, Shanghai, China 舉行之「2008 年
International  Conference  on Electronic  Packaging Technology (ICEPT)  and International 
Symposium on High Density Packaging (HDP)國際會議」，涵蓋 short courses, keynotes 
and technical sessions 等，共發表 Packaging 領域 137篇來自全球之論文，投稿國家，
除了亞洲國家，散佈於五大洲，並不純然跼限於亞洲各國，可看出此次會議之受國際
重視程度。
筆者在國科會計畫經費贊助下，使筆者有幸能參與此次國際盛會，在此表達個人
由衷謝意。由於沒有訂到直航班機，故搭中華航空飛機經香港後轉機至上海，在香港赤
臘角機場轉至飛新加坡場站需搭乘地鐵，由於轉機時間甚短，對不熟悉香港赤臘角機
場狀況者，很容易錯失轉機時間。還好結伴同行一切順利，至上海浦東機場時，已是
當地晚間 11時許，再搭乘機場巴士車，經過一番折騰，終到達下榻之旅館，待收拾停
當已是午夜 1點。
此 次會 議行程為四天議程。第一天(July 28) ，8:30AM to 5:30PM ，為 Short 
Course ， 上 午 2 場 、 下 午 2 場 ， 分 別 在 2 場 地 演 講 ， 講 員 分 別 為 Prof.  C. P. 
WONG/Daniel  LU ， Dr.  Ken CHEUNG/Prof.  Ricky LEE ， and  Prof.  Ricky LEE/Prof. 
計，每晚並支付500萬人民幣，可見其魄力與決心。
        
（4） 攜回資料名稱及內容
    筆者參加此次會議，除帶回一本大會論文集及光碟外，並帶回很多見聞，可謂不虛
此行。
Dr. Ken CHEUNG/Prof. Ricky LEE，and Prof. Ricky LEE/Prof. Johan LIU，分別
Packaging Materials 及 3D Packaging 演講，此外也安排上午 1 場、下午 3 場 workshop。
第二天(July, 29)，9:00AM to 20:00PM，安排了 7 場 Conference Keynotes 分
別由 Prof. Shichang Zou，Prof. Rao Tummala，Mr. Steve Adamson，Prof.James E.
MORRIS，Prof.Michael PECHT，Prof.Cor CLAEYS，Prof.Tadatomo SUGA ，Prof.Enboa
WU，Mr. Paul Kettner 演講。上下午各安排有 Tea Break，Lunch，及 Dinner。
第三天(July, 30)，8:30AM to 5:30PM，共發表在 Material，Adv. Packaging，
Modeling，Emerging方面論文91篇，每位20分鐘（含發問時間），並安排2場Conference
Keynotes 分別由 Dr. Rainer Dudek，Prof. Ricky Lee 發表 30 分鐘演講。
最後一天(July, 31)，8:30AM to 2:00PM，共發表在 Material，Adv. Packaging，
Modeling 方面論文 46 篇，每位 20 分鐘（含發問時間）。與會者除了利用議程間之茶
點時間互相認識進行交談外，並利用大會午間之 Lunch 及晚間之 Dinner 時間作進一
步交談及意見交換，藉由同桌之便，互相談論民情風俗。
（二）與會心得與建議
本次四天會議，大會發表論文據筆者私下統計，共發表 137 篇論文，9 場
Conference Keynotes，4 場 workshops，4 場 Short Courses。或許是因為觀光團甚多
的關係，大會並未特別安排旅遊以及眷屬活動，有意觀光者需自費參團，此為美中不
足之處，但如此安排也有一個好處就是，使路況不熟者無處可去，而可待在大會安排
的會議廳聆聽演講，所以論文發表會無論出席或發言均甚為踴躍。筆者則在會場挑選
較有興趣之議題來參與。
此次會議註冊費每篇約須花人民幣 1800 元，折合新台幣約 8000 元，而以此次 137
篇論文，註冊費大會約收入 100 萬元，short course 則須花人民幣 1000 元，折合新
台幣約 4500 元，由於篇數求精而較少，且舉辦場地相當高級，大會未必在財務上可
獲利，但可提高其國際知名度，台灣如能常常承辦此種國際會議，除了可提高國際知
名度外，應可再替台灣增加觀光的二次消費。
（三）參觀活動
雖然此次大會並未安排旅遊活動，但筆者則利用大會空檔，結伴一遊江南，所去
之處甚多，如杭州、蘇州、無錫，參觀東方明珠塔、上海陳列館、西湖、西湖夜秀、
寒山寺、七里山塘、獅子林、京杭大運河、三國城、太湖、黃浦江、上海外灘、磁浮
列車等。所見所聞，只有一個感覺，整個江南，鳥語花香、規劃精緻，不負「上有天
堂下有蘇杭」美譽，也發現中國大陸進步神速。大陸當局為了展現上海風貌，吸引外
資，採整體黃浦江伴燈光設計，每晚並支付 500 萬人民幣，可見其魄力與決心。
