#ifndef __HI_SYSCTRL_PCIE_REG_H__
#define __HI_SYSCTRL_PCIE_REG_H__ 
#ifndef HI_SET_GET
#define HI_SET_GET(a0,a1,a2,a3,a4) 
#endif
#define HI_SC_PCIE_CTRL0_OFFSET (0xC00)
#define HI_SC_PCIE_CTRL1_OFFSET (0xC04)
#define HI_SC_PCIE_CTRL2_OFFSET (0xC08)
#define HI_SC_PCIE_CTRL3_OFFSET (0xC0C)
#define HI_SC_PCIE_CTRL4_OFFSET (0xC10)
#define HI_SC_PCIE_CTRL5_OFFSET (0xC14)
#define HI_SC_PCIE_CTRL6_OFFSET (0xC18)
#define HI_SC_PCIE_CTRL7_OFFSET (0xC1C)
#define HI_SC_PCIE_CTRL8_OFFSET (0xC20)
#define HI_SC_PCIE_CTRL9_OFFSET (0xC24)
#define HI_SC_PCIE_CTRL10_OFFSET (0xC28)
#define HI_SC_PCIE_CTRL11_OFFSET (0xC2C)
#define HI_SC_PCIE_CTRL12_OFFSET (0xC30)
#define HI_SC_PCIE_CTRL13_OFFSET (0xC34)
#define HI_SC_PCIE_CTRL14_OFFSET (0xC38)
#define HI_SC_PCIE_CTRL15_OFFSET (0xC3C)
#define HI_SC_PCIE_CTRL16_OFFSET (0xC40)
#define HI_SC_PCIE_CTRL17_OFFSET (0xC44)
#define HI_SC_PCIE_CTRL18_OFFSET (0xC48)
#define HI_SC_PCIE_CTRL19_OFFSET (0xC4C)
#define HI_SC_PCIE_CTRL20_OFFSET (0xC50)
#define HI_SC_PCIE_CTRL21_OFFSET (0xC54)
#define HI_SC_PCIE_CTRL22_OFFSET (0xC58)
#define HI_SC_PCIE_CTRL23_OFFSET (0xC5C)
#define HI_SC_PCIE_CTRL24_OFFSET (0xC60)
#define HI_SC_PCIE_CTRL25_OFFSET (0xC64)
#define HI_SC_PCIE_CTRL26_OFFSET (0xC68)
#define HI_SC_PCIE_CTRL27_OFFSET (0xC6C)
#define HI_SC_PCIE_CTRL28_OFFSET (0xC70)
#define HI_SC_PCIE_CTRL29_OFFSET (0xC74)
#define HI_SC_PCIE_CTRL30_OFFSET (0xC78)
#define HI_SC_PCIE_CTRL31_OFFSET (0xC7C)
#define HI_SC_PCIE_CTRL32_OFFSET (0xC80)
#define HI_SC_PCIE_CTRL33_OFFSET (0xC84)
#define HI_SC_PCIE_CTRL34_OFFSET (0xC88)
#define HI_SC_PCIE_CTRL35_OFFSET (0xC8C)
#define HI_SC_PCIE_CTRL36_OFFSET (0xC90)
#define HI_SC_PCIE_CTRL37_OFFSET (0xC94)
#define HI_SC_PCIE_CTRL38_OFFSET (0xC98)
#define HI_SC_PCIE_CTRL39_OFFSET (0xC9C)
#define HI_SC_PCIE_CTRL40_OFFSET (0xCA0)
#define HI_SC_PCIE_CTRL41_OFFSET (0xCA4)
#define HI_SC_PCIE_CTRL42_OFFSET (0xCA8)
#define HI_SC_PCIE_CTRL43_OFFSET (0xCAC)
#define HI_SC_PCIE_CTRL44_OFFSET (0xCB0)
#define HI_SC_PCIE_CTRL45_OFFSET (0xCB4)
#define HI_SC_PCIE_CTRL46_OFFSET (0xCB8)
#define HI_SC_PCIE_CTRL47_OFFSET (0xCBC)
#define HI_SC_PCIE_CTRL48_OFFSET (0xCC0)
#define HI_SC_PCIE_CTRL49_OFFSET (0xCC4)
#define HI_SC_PCIE_CTRL50_OFFSET (0xCC8)
#define HI_SC_PCIE_CTRL51_OFFSET (0xCCC)
#define HI_SC_PCIE_CTRL52_OFFSET (0xCD0)
#define HI_SC_PCIE_CTRL53_OFFSET (0xCD4)
#define HI_SC_PCIE_CTRL54_OFFSET (0xCD8)
#define HI_SC_PCIE_CTRL55_OFFSET (0xCDC)
#define HI_SC_PCIE_CTRL56_OFFSET (0xCE0)
#define HI_SC_PCIE_CTRL57_OFFSET (0xCE4)
#define HI_SC_PCIE_CTRL58_OFFSET (0xCE8)
#define HI_SC_PCIE_CTRL59_OFFSET (0xCEC)
#define HI_SC_PCIE_CTRL60_OFFSET (0xCF0)
#define HI_SC_PCIE_CTRL61_OFFSET (0xCF4)
#define HI_SC_PCIE_CTRL62_OFFSET (0xCF8)
#define HI_SC_PCIE_STAT0_OFFSET (0xE00)
#define HI_SC_PCIE_STAT1_OFFSET (0xE04)
#define HI_SC_PCIE_STAT2_OFFSET (0xE08)
#define HI_SC_PCIE_STAT3_OFFSET (0xE0C)
#define HI_SC_PCIE_STAT4_OFFSET (0xE10)
#define HI_SC_PCIE_STAT5_OFFSET (0xE14)
#define HI_SC_PCIE_STAT6_OFFSET (0xE18)
#define HI_SC_PCIE_STAT7_OFFSET (0xE1C)
#define HI_SC_PCIE_STAT8_OFFSET (0xE20)
#define HI_SC_PCIE_STAT9_OFFSET (0xE24)
#define HI_SC_PCIE_STAT10_OFFSET (0xE28)
#define HI_SC_PCIE_STAT11_OFFSET (0xE2C)
#define HI_SC_PCIE_STAT12_OFFSET (0xE30)
#define HI_SC_PCIE_STAT13_OFFSET (0xE34)
#define HI_SC_PCIE_STAT14_OFFSET (0xE38)
#define HI_SC_PCIE_STAT15_OFFSET (0xE3C)
#define HI_SC_PCIE_STAT16_OFFSET (0xE40)
#define HI_SC_PCIE_STAT17_OFFSET (0xE44)
#define HI_SC_PCIE_STAT18_OFFSET (0xE48)
#define HI_SC_PCIE_STAT19_OFFSET (0xE4C)
#define HI_SC_PCIE_STAT20_OFFSET (0xE50)
#define HI_SC_PCIE_STAT21_OFFSET (0xE54)
#define HI_SC_PCIE_STAT22_OFFSET (0xE58)
#define HI_SC_PCIE_STAT23_OFFSET (0xE5C)
#define HI_SC_PCIE_STAT24_OFFSET (0xE60)
#define HI_SC_PCIE_STAT25_OFFSET (0xE64)
#define HI_SC_PCIE_STAT26_OFFSET (0xE68)
#define HI_SC_PCIE_STAT27_OFFSET (0xE6C)
#define HI_SC_PCIE_STAT28_OFFSET (0xE70)
#define HI_SC_PCIE_STAT29_OFFSET (0xE74)
#define HI_SC_PCIE_STAT30_OFFSET (0xE78)
#define HI_SC_PCIE_STAT31_OFFSET (0xE7C)
#define HI_SC_PCIE_STAT32_OFFSET (0xE80)
#define HI_SC_PCIE_STAT33_OFFSET (0xE84)
#define HI_SC_PCIE_STAT34_OFFSET (0xE88)
#define HI_SC_PCIE_STAT35_OFFSET (0xE8C)
#ifndef __ASSEMBLY__
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL0_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL1_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL2_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL3_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL4_T;
typedef union
{
    struct
    {
        unsigned int usb3_bus_filter_bypass : 4;
        unsigned int usb3_fladj_30mhz_reg : 6;
        unsigned int usb3_host_u2_port_disable : 1;
        unsigned int usb3_host_u3_port_disable : 1;
        unsigned int usb3_host_port_pwrctl : 1;
        unsigned int usb3_host_msi_enable : 1;
        unsigned int usb3_pm_power_state_request : 2;
        unsigned int reserved_2 : 1;
        unsigned int usb3_xhc_bme : 1;
        unsigned int reserved_1 : 1;
        unsigned int reserved_0 : 1;
        unsigned int usb3_pmu_iddig_override : 1;
        unsigned int usb3_pmu_avalid_override : 1;
        unsigned int usb3_pmu_bvalid_override : 1;
        unsigned int usb3_pmu_vbusvalid_override : 1;
        unsigned int usb3_pmu_sessend_override : 1;
        unsigned int usb3_pmu_powerpresent_override : 1;
        unsigned int usb3_pmu_iddig_override_en : 1;
        unsigned int usb3_pmu_avalid_override_en : 1;
        unsigned int usb3_pmu_bvalid_override_en : 1;
        unsigned int usb3_pmu_vbusvalid_override_en : 1;
        unsigned int usb3_pmu_sessend_override_en : 1;
        unsigned int usb3_pmu_powerpresent_override_en : 1;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL5_T;
typedef union
{
    struct
    {
        unsigned int usb3_pmu_pm_pmu_config_strap : 30;
        unsigned int usb3_pmu_port_overcurrent : 2;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL6_T;
typedef union
{
    struct
    {
        unsigned int usb3_hub_port_perm_attach : 2;
        unsigned int usb3_pme_en : 1;
        unsigned int reserved : 29;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL7_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL8_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL9_T;
typedef union
{
    struct
    {
        unsigned int reserved_1 : 8;
        unsigned int soc_mem_ema : 3;
        unsigned int soc_mem_spram_emaw : 2;
        unsigned int soc_mem_spram_emas : 1;
        unsigned int soc_mem_tpram_emab : 3;
        unsigned int soc_mem_tpram_emasa : 1;
        unsigned int soc_mem_dpram_emaw : 2;
        unsigned int soc_mem_dpram_emas : 1;
        unsigned int reserved_0 : 11;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL10_T;
typedef union
{
    struct
    {
        unsigned int sysctrl_cg_en : 1;
        unsigned int reserved : 31;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL11_T;
typedef union
{
    struct
    {
        unsigned int axi_pcie_priority_m1 : 2;
        unsigned int axi_pcie_priority_m2 : 2;
        unsigned int axi_pcie_priority_m3 : 2;
        unsigned int axi_pcie_priority_m4 : 2;
        unsigned int reserved : 24;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL12_T;
typedef union
{
    struct
    {
        unsigned int pcie0_slv_active : 1;
        unsigned int pcie1_slv_active : 1;
        unsigned int reserved : 28;
        unsigned int mst_err_srst_req : 1;
        unsigned int axi_pcie_xdcdr_sel : 1;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL13_T;
typedef union
{
    struct
    {
        unsigned int pcie0_intx_req : 1;
        unsigned int pcie0_msi_req : 1;
        unsigned int pcie1_intx_req : 1;
        unsigned int pcie1_msi_req : 1;
        unsigned int pcie0_pad_phy_mask : 1;
        unsigned int pcie0_pad_out_mask : 1;
        unsigned int pcie1_pad_phy_mask : 1;
        unsigned int pcie1_pad_out_mask : 1;
        unsigned int pcie0_inner_phy_mask : 1;
        unsigned int pcie0_inner_out_mask : 1;
        unsigned int pcie1_inner_phy_mask : 1;
        unsigned int pcie1_inner_out_mask : 1;
        unsigned int pcie0_out_gatedclock_en : 1;
        unsigned int pcie0_phy_gatedclock_en : 1;
        unsigned int pcie1_out_gatedclock_en : 1;
        unsigned int pcie1_phy_gatedclock_en : 1;
        unsigned int pcie0_refclk_oen_sel : 1;
        unsigned int pcie0_refclk_oen_cfg : 1;
        unsigned int pcie1_refclk_oen_sel : 1;
        unsigned int pcie1_refclk_oen_cfg : 1;
        unsigned int reserved : 12;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL14_T;
typedef union
{
    struct
    {
        unsigned int pipe_tx2rx_loopbk : 1;
        unsigned int pipe_pclkreq_n_cfg_1 : 1;
        unsigned int pipe_pclkreq_n_cfg : 1;
        unsigned int pipe_pclkreq_n_sel : 1;
        unsigned int pcs_clk_req : 1;
        unsigned int pcs_common_clocks : 1;
        unsigned int pipe_port_sel : 1;
        unsigned int pipe_pclkreq_n_sel_1 : 1;
        unsigned int reserved_3 : 1;
        unsigned int reserved_2 : 1;
        unsigned int pipe_clkreq_n_cfg : 1;
        unsigned int pipe_clkreq_n_sel : 1;
        unsigned int reserved_1 : 4;
        unsigned int phy_res_ack_in_cfg : 1;
        unsigned int phy_res_ack_in_sel : 1;
        unsigned int phy_res_req_in : 1;
        unsigned int phy_rtune_req : 1;
        unsigned int phy_test_burnin : 1;
        unsigned int phy_test_bypass : 1;
        unsigned int phy_test_powerdown : 1;
        unsigned int reserved_0 : 9;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL15_T;
typedef union
{
    struct
    {
        unsigned int phy_mpll_multiplier : 7;
        unsigned int phy_ref_clkdiv2 : 1;
        unsigned int phy_ref_use_pad : 1;
        unsigned int ref_alt_clk_gt_en : 1;
        unsigned int reserved_1 : 6;
        unsigned int phy_reset : 1;
        unsigned int phy_reset_sel : 1;
        unsigned int pipe_reset_n_cfg : 1;
        unsigned int pipe_reset_sel : 1;
        unsigned int reserved_0 : 12;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL16_T;
typedef union
{
    struct
    {
        unsigned int phy_los_bias : 3;
        unsigned int phy_los_level : 5;
        unsigned int phy_rx_eq : 3;
        unsigned int pcs_tx_deemph_gen2_3p5db : 6;
        unsigned int pcs_tx_deemph_gen2_6db : 6;
        unsigned int reserved_1 : 1;
        unsigned int pcs_tx_deemph_gen1 : 6;
        unsigned int reserved_0 : 2;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL17_T;
typedef union
{
    struct
    {
        unsigned int pcs_tx_swing_full : 7;
        unsigned int pcs_tx_swing_low : 7;
        unsigned int phy_tx_term_offset : 5;
        unsigned int reserved_2 : 5;
        unsigned int phy_tx_vboost_lvl : 3;
        unsigned int reserved_1 : 1;
        unsigned int vreg_bypass : 1;
        unsigned int reserved_0 : 3;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL18_T;
typedef union
{
    struct
    {
        unsigned int pcie_slv_awmisc_info : 22;
        unsigned int pcie_slv_resp_err_map : 6;
        unsigned int pcie_device_type : 4;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL19_T;
typedef union
{
    struct
    {
        unsigned int pcie_slv_armisc_info : 22;
        unsigned int reserved : 1;
        unsigned int pcie_app_clk_req_n : 1;
        unsigned int pcie_ven_msg_code : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL20_T;
typedef union
{
    struct
    {
        unsigned int pcie_mstr_bmisc_info : 14;
        unsigned int pcie_mstr_rmisc_info : 12;
        unsigned int pcie_ven_msi_req : 1;
        unsigned int pcie_ven_msi_vector : 5;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL21_T;
typedef union
{
    struct
    {
        unsigned int pcie_ven_msg_req : 1;
        unsigned int pcie_ven_msg_fmt : 2;
        unsigned int pcie_ven_msg_type : 5;
        unsigned int pcie_ven_msg_td : 1;
        unsigned int pcie_ven_msg_ep : 1;
        unsigned int pcie_ven_msg_attr : 2;
        unsigned int pcie_ven_msg_len : 10;
        unsigned int pcie_ven_msg_tag : 8;
        unsigned int reserved : 2;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL22_T;
typedef union
{
    struct
    {
        unsigned int pice_ven_msg_data_low : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL23_T;
typedef union
{
    struct
    {
        unsigned int pice_ven_msg_data_high : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL24_T;
typedef union
{
    struct
    {
        unsigned int slot_led_blink_period : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL25_T;
typedef union
{
    struct
    {
        unsigned int pcie_app_init_rst : 1;
        unsigned int pcie_app_req_entr_l1 : 1;
        unsigned int pcie_app_ready_entr_l23 : 1;
        unsigned int pcie_app_req_exit_l1 : 1;
        unsigned int pcie_app_req_retry_en : 1;
        unsigned int pcie_sys_int : 1;
        unsigned int pcie_outband_pwrup_cmd : 1;
        unsigned int pcie_app_unlock_msg : 1;
        unsigned int pcie_apps_pm_xmt_turnoff : 1;
        unsigned int pcie_apps_pm_xmt_pme : 1;
        unsigned int pcie_sys_aux_pwr_det : 1;
        unsigned int pcie_app_ltssm_enable : 1;
        unsigned int pcie_cfg_pwr_ctrler_ctrl_pol : 1;
        unsigned int reserved_2 : 1;
        unsigned int pcie_sys_mrl_sensor_state : 1;
        unsigned int pcie_sys_pwr_fault_det : 1;
        unsigned int pcie_sys_mrl_sensor_chged : 1;
        unsigned int reserved_1 : 1;
        unsigned int pcie_sys_cmd_cpled_int : 1;
        unsigned int pcie_sys_eml_interlock_engaged : 1;
        unsigned int reserved_0 : 1;
        unsigned int pcie_int_ctrl : 8;
        unsigned int pcie_linkdown_auto_rstn_disable : 1;
        unsigned int pcie_err_bresp_enable : 1;
        unsigned int cipe_err_rresp_enable : 1;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL26_T;
typedef union
{
    struct
    {
        unsigned int reserved_1 : 3;
        unsigned int cfg_l1_aux_clk_switch_core_clk_gate_en : 1;
        unsigned int cfg_l1_mac_powerdown_override_to_p2_en : 1;
        unsigned int pcie_state2_sel : 2;
        unsigned int pcie_state3_sel : 2;
        unsigned int reserved_0 : 23;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL27_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL28_T;
typedef union
{
    struct
    {
        unsigned int cfg_aer_rc_err_msi_mask : 1;
        unsigned int cfg_sys_err_rc_mask : 1;
        unsigned int radm_correctable_err_mask : 1;
        unsigned int radm_nonfatal_err_mask : 1;
        unsigned int radm_fatal_err_mask : 1;
        unsigned int radm_pm_pme_mask : 1;
        unsigned int radm_pm_to_ack_mask : 1;
        unsigned int ven_msg_int_mask : 1;
        unsigned int radm_cpl_timeout_mask : 1;
        unsigned int radm_msg_unlock_mask : 1;
        unsigned int cfg_pme_msi_mask : 1;
        unsigned int bridge_flush_not_mask : 1;
        unsigned int link_req_rst_not_mask : 1;
        unsigned int pcie_p2_exit_reg_mask : 1;
        unsigned int reserved_1 : 7;
        unsigned int pcie_radm_pm_turnoff_mask : 1;
        unsigned int reserved_0 : 10;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL29_T;
typedef union
{
    struct
    {
        unsigned int pcie_cfg_aer_rc_msi_clr : 1;
        unsigned int pcie_cfg_sys_err_rc_clr : 1;
        unsigned int pcie_radm_corretable_err_clr : 1;
        unsigned int pcie_radm_nonfatal_err_clr : 1;
        unsigned int pcie_radm_fatal_err_clr : 1;
        unsigned int pcie_radm_pm_pme_clr : 1;
        unsigned int pcie_radm_pm_to_ack_clr : 1;
        unsigned int pcie_ven_msg_int_clr : 1;
        unsigned int pcie_radm_cpl_timeout_clr : 1;
        unsigned int pcie_radm_msg_unlock_clr : 1;
        unsigned int pcie_cfg_pme_msi_clr : 1;
        unsigned int pcie_bridge_flush_not_clr : 1;
        unsigned int pcie_link_req_rst_not_clr : 1;
        unsigned int pcie_p2_exit_int_clr : 1;
        unsigned int pcie_slv_err_int_clr : 1;
        unsigned int pcie_ven_msi_func_num : 3;
        unsigned int pcie_ven_msg_func_num : 3;
        unsigned int pcie_radm_pm_turnoff_clr : 1;
        unsigned int reserved : 10;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL30_T;
typedef union
{
    struct
    {
        unsigned int pcie_perst_out_n : 1;
        unsigned int pcie_perst_oe : 1;
        unsigned int pcie_perst_in_n_ctrl : 2;
        unsigned int mac_phy_pclkreq_n_0_ctrl : 1;
        unsigned int mac_phy_pclkreq_n_1_ctrl : 1;
        unsigned int cfg_l1sub_en_ctrl : 2;
        unsigned int clkreq_n_ctrl0 : 2;
        unsigned int clkreq_n_ctrl1 : 2;
        unsigned int rc_wake_n_ctrl : 1;
        unsigned int ep_wake_n_ctrl : 1;
        unsigned int obff_enc_owre_wake_ctrl : 1;
        unsigned int dwc_pcie_dm_wake_n_ctrl : 2;
        unsigned int reserved : 15;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL31_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_app_init : 1;
        unsigned int obff_dec_app_idle : 1;
        unsigned int obff_dec_app_obff : 1;
        unsigned int obff_dec_app_cpu_act : 1;
        unsigned int obff_enc_app_owre_idle : 1;
        unsigned int obff_enc_app_owre_obff : 1;
        unsigned int obff_enc_app_owre_cpu_act : 1;
        unsigned int app_obff_idle_msg_req : 1;
        unsigned int app_obff_obff_msg_req : 1;
        unsigned int app_obff_cpu_active_msg_req : 1;
        unsigned int app_ltr_msg_req : 1;
        unsigned int reserved : 21;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL32_T;
typedef union
{
    struct
    {
        unsigned int obff_cfg_wk_max_pls_wdt : 8;
        unsigned int obff_cfg_wk_min_pls_wdt : 8;
        unsigned int obff_cfg_wk_max_f2f_wdt : 8;
        unsigned int obff_cfg_wk_min_f2f_wdt : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL33_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_idle_intr_mask : 1;
        unsigned int obff_dec_obff_intr_mask : 1;
        unsigned int obff_dec_cpu_active_intr_mask : 1;
        unsigned int obff_dec_err_intr_mask : 1;
        unsigned int obff_msg_idle_intr_mask : 1;
        unsigned int obff_msg_obff_intr_mask : 1;
        unsigned int obff_msg_cpu_active_intr_mask : 1;
        unsigned int radm_msg_ltr_intr_mask : 1;
        unsigned int cfg_msi_mask_chg_intr_mask : 1;
        unsigned int radm_qoverflow_intr_mask : 1;
        unsigned int amba_order_mgr_wdt_int_intr_mask : 1;
        unsigned int pcie_clkreq_in_n_intr_mask : 1;
        unsigned int pcie_clkreq_in_n_inv_intr_mask : 1;
        unsigned int pcie_v721_intr_mask : 1;
        unsigned int reserved_1 : 2;
        unsigned int obff_dec_idle_intr_clear : 1;
        unsigned int obff_dec_obff_intr_clear : 1;
        unsigned int obff_dec_cpu_active_intr_clear : 1;
        unsigned int obff_dec_err_intr_clear : 1;
        unsigned int obff_msg_idle_intr_clear : 1;
        unsigned int obff_msg_obff_intr_clear : 1;
        unsigned int obff_msg_cpu_active_intr_clear : 1;
        unsigned int radm_msg_ltr_intr_clear : 1;
        unsigned int cfg_msi_mask_chg_intr_clear : 1;
        unsigned int radm_qoverflow_intr_clear : 1;
        unsigned int reserved_0 : 6;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL34_T;
typedef union
{
    struct
    {
        unsigned int cfg_msi_pending : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL35_T;
typedef union
{
    struct
    {
        unsigned int app_ltr_msg_latency : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL36_T;
typedef union
{
    struct
    {
        unsigned int cfg_pwr_budget_data_reg : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL37_T;
typedef union
{
    struct
    {
        unsigned int app_ltr_msg_func_num : 3;
        unsigned int reserved_1 : 1;
        unsigned int cfg_pwr_budget_func_num : 3;
        unsigned int slv_awmisc_info_atu_bypass : 1;
        unsigned int slv_armisc_info_atu_bypass : 1;
        unsigned int app_clk_pm_en : 1;
        unsigned int reserved_0 : 22;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL38_T;
typedef union
{
    struct
    {
        unsigned int pipe_tx2rx_loopbk : 1;
        unsigned int pipe_pclkreq_n_cfg_1 : 1;
        unsigned int pipe_pclkreq_n_cfg : 1;
        unsigned int pipe_pclkreq_n_sel : 1;
        unsigned int pcs_clk_req : 1;
        unsigned int pcs_common_clocks : 1;
        unsigned int pipe_port_sel : 1;
        unsigned int pipe_pclkreq_n_sel_1 : 1;
        unsigned int reserved_3 : 1;
        unsigned int reserved_2 : 1;
        unsigned int pipe_clkreq_n_cfg : 1;
        unsigned int pipe_clkreq_n_sel : 1;
        unsigned int reserved_1 : 4;
        unsigned int phy_res_ack_in_cfg : 1;
        unsigned int phy_res_ack_in_sel : 1;
        unsigned int phy_res_req_in : 1;
        unsigned int phy_rtune_req : 1;
        unsigned int phy_test_burnin : 1;
        unsigned int phy_test_bypass : 1;
        unsigned int phy_test_powerdown : 1;
        unsigned int reserved_0 : 9;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL39_T;
typedef union
{
    struct
    {
        unsigned int phy_mpll_multiplier : 7;
        unsigned int phy_ref_clkdiv2 : 1;
        unsigned int phy_ref_use_pad : 1;
        unsigned int ref_alt_clk_gt_en : 1;
        unsigned int reserved_1 : 6;
        unsigned int phy_reset : 1;
        unsigned int phy_reset_sel : 1;
        unsigned int pipe_reset_n_cfg : 1;
        unsigned int pipe_reset_sel : 1;
        unsigned int reserved_0 : 12;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL40_T;
typedef union
{
    struct
    {
        unsigned int phy_los_bias : 3;
        unsigned int phy_los_level : 5;
        unsigned int phy_rx_eq : 3;
        unsigned int pcs_tx_deemph_gen2_3p5db : 6;
        unsigned int pcs_tx_deemph_gen2_6db : 6;
        unsigned int reserved_1 : 1;
        unsigned int pcs_tx_deemph_gen1 : 6;
        unsigned int reserved_0 : 2;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL41_T;
typedef union
{
    struct
    {
        unsigned int pcs_tx_swing_full : 7;
        unsigned int pcs_tx_swing_low : 7;
        unsigned int phy_tx_term_offset : 5;
        unsigned int reserved_2 : 5;
        unsigned int phy_tx_vboost_lvl : 3;
        unsigned int reserved_1 : 1;
        unsigned int vreg_bypass : 1;
        unsigned int reserved_0 : 3;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL42_T;
typedef union
{
    struct
    {
        unsigned int pcie_slv_awmisc_info : 22;
        unsigned int pcie_slv_resp_err_map : 6;
        unsigned int pcie_device_type : 4;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL43_T;
typedef union
{
    struct
    {
        unsigned int pcie_slv_armisc_info : 22;
        unsigned int reserved : 1;
        unsigned int pcie_app_clk_req_n : 1;
        unsigned int pcie_ven_msg_code : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL44_T;
typedef union
{
    struct
    {
        unsigned int pcie_mstr_bmisc_info : 14;
        unsigned int pcie_mstr_rmisc_info : 12;
        unsigned int pcie_ven_msi_req : 1;
        unsigned int pcie_ven_msi_vector : 5;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL45_T;
typedef union
{
    struct
    {
        unsigned int pcie_ven_msg_req : 1;
        unsigned int pcie_ven_msg_fmt : 2;
        unsigned int pcie_ven_msg_type : 5;
        unsigned int pcie_ven_msg_td : 1;
        unsigned int pcie_ven_msg_ep : 1;
        unsigned int pcie_ven_msg_attr : 2;
        unsigned int pcie_ven_msg_len : 10;
        unsigned int pcie_ven_msg_tag : 8;
        unsigned int reserved : 2;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL46_T;
typedef union
{
    struct
    {
        unsigned int pice_ven_msg_data_low : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL47_T;
typedef union
{
    struct
    {
        unsigned int pice_ven_msg_data_high : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL48_T;
typedef union
{
    struct
    {
        unsigned int slot_led_blink_period : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL49_T;
typedef union
{
    struct
    {
        unsigned int pcie_app_init_rst : 1;
        unsigned int pcie_app_req_entr_l1 : 1;
        unsigned int pcie_app_ready_entr_l23 : 1;
        unsigned int pcie_app_req_exit_l1 : 1;
        unsigned int pcie_app_req_retry_en : 1;
        unsigned int pcie_sys_int : 1;
        unsigned int pcie_outband_pwrup_cmd : 1;
        unsigned int pcie_app_unlock_msg : 1;
        unsigned int pcie_apps_pm_xmt_turnoff : 1;
        unsigned int pcie_apps_pm_xmt_pme : 1;
        unsigned int pcie_sys_aux_pwr_det : 1;
        unsigned int pcie_app_ltssm_enable : 1;
        unsigned int pcie_cfg_pwr_ctrler_ctrl_pol : 1;
        unsigned int reserved_2 : 1;
        unsigned int pcie_sys_mrl_sensor_state : 1;
        unsigned int pcie_sys_pwr_fault_det : 1;
        unsigned int pcie_sys_mrl_sensor_chged : 1;
        unsigned int reserved_1 : 1;
        unsigned int pcie_sys_cmd_cpled_int : 1;
        unsigned int pcie_sys_eml_interlock_engaged : 1;
        unsigned int reserved_0 : 1;
        unsigned int pcie_int_ctrl : 8;
        unsigned int pcie_linkdown_auto_rstn_disable : 1;
        unsigned int pcie_err_bresp_enable : 1;
        unsigned int cipe_err_rresp_enable : 1;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL50_T;
typedef union
{
    struct
    {
        unsigned int reserved_1 : 3;
        unsigned int cfg_l1_aux_clk_switch_core_clk_gate_en : 1;
        unsigned int cfg_l1_mac_powerdown_override_to_p2_en : 1;
        unsigned int pcie_state2_sel : 2;
        unsigned int pcie_state3_sel : 2;
        unsigned int reserved_0 : 23;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL51_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL52_T;
typedef union
{
    struct
    {
        unsigned int cfg_aer_rc_err_msi_mask : 1;
        unsigned int cfg_sys_err_rc_mask : 1;
        unsigned int radm_correctable_err_mask : 1;
        unsigned int radm_nonfatal_err_mask : 1;
        unsigned int radm_fatal_err_mask : 1;
        unsigned int radm_pm_pme_mask : 1;
        unsigned int radm_pm_to_ack_mask : 1;
        unsigned int ven_msg_int_mask : 1;
        unsigned int radm_cpl_timeout_mask : 1;
        unsigned int radm_msg_unlock_mask : 1;
        unsigned int cfg_pme_msi_mask : 1;
        unsigned int bridge_flush_not_mask : 1;
        unsigned int link_req_rst_not_mask : 1;
        unsigned int pcie_p2_exit_reg_mask : 1;
        unsigned int reserved_1 : 7;
        unsigned int pcie_radm_pm_turnoff_mask : 1;
        unsigned int reserved_0 : 10;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL53_T;
typedef union
{
    struct
    {
        unsigned int pcie_cfg_aer_rc_msi_clr : 1;
        unsigned int pcie_cfg_sys_err_rc_clr : 1;
        unsigned int pcie_radm_corretable_err_clr : 1;
        unsigned int pcie_radm_nonfatal_err_clr : 1;
        unsigned int pcie_radm_fatal_err_clr : 1;
        unsigned int pcie_radm_pm_pme_clr : 1;
        unsigned int pcie_radm_pm_to_ack_clr : 1;
        unsigned int pcie_ven_msg_int_clr : 1;
        unsigned int pcie_radm_cpl_timeout_clr : 1;
        unsigned int pcie_radm_msg_unlock_clr : 1;
        unsigned int pcie_cfg_pme_msi_clr : 1;
        unsigned int pcie_bridge_flush_not_clr : 1;
        unsigned int pcie_link_req_rst_not_clr : 1;
        unsigned int pcie_p2_exit_int_clr : 1;
        unsigned int pcie_slv_err_int_clr : 1;
        unsigned int pcie_ven_msi_func_num : 3;
        unsigned int pcie_ven_msg_func_num : 3;
        unsigned int pcie_radm_pm_turnoff_clr : 1;
        unsigned int reserved : 10;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL54_T;
typedef union
{
    struct
    {
        unsigned int pcie_perst_out_n : 1;
        unsigned int pcie_perst_oe : 1;
        unsigned int pcie_perst_in_n_ctrl : 2;
        unsigned int mac_phy_pclkreq_n_0_ctrl : 1;
        unsigned int mac_phy_pclkreq_n_1_ctrl : 1;
        unsigned int cfg_l1sub_en_ctrl : 2;
        unsigned int clkreq_n_ctrl0 : 2;
        unsigned int clkreq_n_ctrl1 : 2;
        unsigned int rc_wake_n_ctrl : 1;
        unsigned int ep_wake_n_ctrl : 1;
        unsigned int obff_enc_owre_wake_ctrl : 1;
        unsigned int dwc_pcie_dm_wake_n_ctrl : 2;
        unsigned int reserved : 15;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL55_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_app_init : 1;
        unsigned int obff_dec_app_idle : 1;
        unsigned int obff_dec_app_obff : 1;
        unsigned int obff_dec_app_cpu_act : 1;
        unsigned int obff_enc_app_owre_idle : 1;
        unsigned int obff_enc_app_owre_obff : 1;
        unsigned int obff_enc_app_owre_cpu_act : 1;
        unsigned int app_obff_idle_msg_req : 1;
        unsigned int app_obff_obff_msg_req : 1;
        unsigned int app_obff_cpu_active_msg_req : 1;
        unsigned int app_ltr_msg_req : 1;
        unsigned int reserved : 21;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL56_T;
typedef union
{
    struct
    {
        unsigned int obff_cfg_wk_max_pls_wdt : 8;
        unsigned int obff_cfg_wk_min_pls_wdt : 8;
        unsigned int obff_cfg_wk_max_f2f_wdt : 8;
        unsigned int obff_cfg_wk_min_f2f_wdt : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL57_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_idle_intr_mask : 1;
        unsigned int obff_dec_obff_intr_mask : 1;
        unsigned int obff_dec_cpu_active_intr_mask : 1;
        unsigned int obff_dec_err_intr_mask : 1;
        unsigned int obff_msg_idle_intr_mask : 1;
        unsigned int obff_msg_obff_intr_mask : 1;
        unsigned int obff_msg_cpu_active_intr_mask : 1;
        unsigned int radm_msg_ltr_intr_mask : 1;
        unsigned int cfg_msi_mask_chg_intr_mask : 1;
        unsigned int radm_qoverflow_intr_mask : 1;
        unsigned int amba_order_mgr_wdt_int_intr_mask : 1;
        unsigned int pcie_clkreq_in_n_intr_mask : 1;
        unsigned int pcie_clkreq_in_n_inv_intr_mask : 1;
        unsigned int pcie_v721_intr_mask : 1;
        unsigned int reserved_1 : 2;
        unsigned int obff_dec_idle_intr_clear : 1;
        unsigned int obff_dec_obff_intr_clear : 1;
        unsigned int obff_dec_cpu_active_intr_clear : 1;
        unsigned int obff_dec_err_intr_clear : 1;
        unsigned int obff_msg_idle_intr_clear : 1;
        unsigned int obff_msg_obff_intr_clear : 1;
        unsigned int obff_msg_cpu_active_intr_clear : 1;
        unsigned int radm_msg_ltr_intr_clear : 1;
        unsigned int cfg_msi_mask_chg_intr_clear : 1;
        unsigned int radm_qoverflow_intr_clear : 1;
        unsigned int reserved_0 : 6;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL58_T;
typedef union
{
    struct
    {
        unsigned int cfg_msi_pending : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL59_T;
typedef union
{
    struct
    {
        unsigned int app_ltr_msg_latency : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL60_T;
typedef union
{
    struct
    {
        unsigned int cfg_pwr_budget_data_reg : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL61_T;
typedef union
{
    struct
    {
        unsigned int app_ltr_msg_func_num : 3;
        unsigned int reserved_1 : 1;
        unsigned int cfg_pwr_budget_func_num : 3;
        unsigned int slv_awmisc_info_atu_bypass : 1;
        unsigned int slv_armisc_info_atu_bypass : 1;
        unsigned int app_clk_pm_en : 1;
        unsigned int reserved_0 : 22;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_CTRL62_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT0_T;
typedef union
{
    struct
    {
        unsigned int usb3_connect_state_u2pmu : 1;
        unsigned int usb3_connect_state_u3pmu : 1;
        unsigned int usb3_host_current_belt : 12;
        unsigned int reserved_1 : 2;
        unsigned int usb3_pmu_current_power_state_u2pmu : 2;
        unsigned int usb3_pmu_current_power_state_u3pmu : 2;
        unsigned int usb3_pmu_phy_u2dsport_vbus_ctrl : 1;
        unsigned int usb3_pmu_phy_u3dsport_vbus_ctrl : 1;
        unsigned int reserved_0 : 10;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT1_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT2_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT3_T;
typedef union
{
    struct
    {
        unsigned int axi_pcie_dlock_id : 8;
        unsigned int axi_pcie_dlock_mst : 2;
        unsigned int axi_pci_dlock_slv : 2;
        unsigned int axi_pcie_dlock_wr : 1;
        unsigned int reserved : 19;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT4_T;
typedef union
{
    struct
    {
        unsigned int axi_pcie_mst_err : 8;
        unsigned int reserved : 24;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT5_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT6_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT7_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT8_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT9_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT10_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT11_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT12_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT13_T;
typedef union
{
    struct
    {
        unsigned int pcie_gm_cmposer_lookup_err : 1;
        unsigned int pcie_radmx_cmposer_lookup_err : 1;
        unsigned int pcie_pm_xtlh_block_tlp : 1;
        unsigned int pcie_cfg_mem_space_en : 1;
        unsigned int pcie_cfg_rcb : 1;
        unsigned int pcie_rdlh_link_up : 1;
        unsigned int pcie_pm_curnt_state : 3;
        unsigned int pcie_cfg_aer_rc_err_int : 1;
        unsigned int pcie_cfg_aer_int_msg_num : 5;
        unsigned int pcie_xmlh_link_up : 1;
        unsigned int pcie_wake : 1;
        unsigned int pcie_cfg_eml_control : 1;
        unsigned int pcie_hp_pme : 1;
        unsigned int pcie_hp_int : 1;
        unsigned int pcie_hp_msi : 1;
        unsigned int pcie_pm_status : 1;
        unsigned int pcie_ref_clk_req_n : 1;
        unsigned int mac_phy_powerdown_p2_exit_reg : 1;
        unsigned int radm_msg_req_id_low : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT14_T;
typedef union
{
    struct
    {
        unsigned int axi_parity_errs_reg : 4;
        unsigned int app_parity_errs_reg : 3;
        unsigned int pm_linkst_in_l1 : 1;
        unsigned int pm_linkst_in_l2 : 1;
        unsigned int pm_linkst_l2_exit : 1;
        unsigned int mac_phy_power_down : 2;
        unsigned int radm_correctabl_err_reg : 1;
        unsigned int radm_nonfatal_err_reg : 1;
        unsigned int radm_fatal_err_reg : 1;
        unsigned int radm_pm_to_pme_reg : 1;
        unsigned int radm_pm_to_ack_reg : 1;
        unsigned int radm_cpl_timeout_reg : 1;
        unsigned int radm_msg_unlock_reg : 1;
        unsigned int cfg_pme_msi_reg : 1;
        unsigned int bridge_flush_not_reg : 1;
        unsigned int link_req_rst_not_reg : 1;
        unsigned int pcie_cfg_aer_rc_err_msi : 1;
        unsigned int pcie_cfg_sys_err_rc : 1;
        unsigned int radm_msg_req_id_high : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT15_T;
typedef union
{
    struct
    {
        unsigned int pcie_stat2 : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT16_T;
typedef union
{
    struct
    {
        unsigned int pcie_stat3 : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT17_T;
typedef union
{
    struct
    {
        unsigned int ltssm_state : 6;
        unsigned int mac_phy_rate : 2;
        unsigned int pcie_slv_err_int : 1;
        unsigned int trgt_lookup_empty : 1;
        unsigned int trgt_cpl_timeout_reg : 1;
        unsigned int reserved : 21;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT18_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_idle_intr_status : 1;
        unsigned int obff_dec_obff_intr_status : 1;
        unsigned int obff_dec_cpu_active_intr_status : 1;
        unsigned int obff_dec_err_intr_status : 1;
        unsigned int obff_msg_idle_intr_status : 1;
        unsigned int obff_msg_obff_intr_status : 1;
        unsigned int obff_msg_cpu_active_intr_status : 1;
        unsigned int radm_msg_ltr_intr_status : 1;
        unsigned int cfg_msi_mask_chg_intr_status : 1;
        unsigned int radm_qoverflow_intr_status : 1;
        unsigned int amba_ordr_intr_status : 1;
        unsigned int pcie_clkreq_in_n_intr_status : 1;
        unsigned int pcie_clkreq_in_n_inv_intr_status : 1;
        unsigned int radm_vendor_msg_intr_status : 1;
        unsigned int mac_phy_rxelecidle_disable : 1;
        unsigned int mac_phy_txcommonmode_disable : 1;
        unsigned int reserved : 16;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT19_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_owrd_cur_state : 4;
        unsigned int obff_enc_owre_cur_state : 4;
        unsigned int cfg_obff_en : 2;
        unsigned int cfg_ltr_m_en : 1;
        unsigned int cfg_pwr_budget_sel : 1;
        unsigned int smlh_in_rl0s : 1;
        unsigned int radm_qoverflow : 1;
        unsigned int amba_ordr_mgr_wdt_int : 1;
        unsigned int reserved : 17;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT20_T;
typedef union
{
    struct
    {
        unsigned int cfg_msi_mask : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT21_T;
typedef union
{
    struct
    {
        unsigned int cfg_ltr_max_latency : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT22_T;
typedef union
{
    struct
    {
        unsigned int app_ltr_latency : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT23_T;
typedef union
{
    struct
    {
        unsigned int pcie_gm_cmposer_lookup_err : 1;
        unsigned int pcie_radmx_cmposer_lookup_err : 1;
        unsigned int pcie_pm_xtlh_block_tlp : 1;
        unsigned int pcie_cfg_mem_space_en : 1;
        unsigned int pcie_cfg_rcb : 1;
        unsigned int pcie_rdlh_link_up : 1;
        unsigned int pcie_pm_curnt_state : 3;
        unsigned int pcie_cfg_aer_rc_err_int : 1;
        unsigned int pcie_cfg_aer_int_msg_num : 5;
        unsigned int pcie_xmlh_link_up : 1;
        unsigned int pcie_wake : 1;
        unsigned int pcie_cfg_eml_control : 1;
        unsigned int pcie_hp_pme : 1;
        unsigned int pcie_hp_int : 1;
        unsigned int pcie_hp_msi : 1;
        unsigned int pcie_pm_status : 1;
        unsigned int pcie_ref_clk_req_n : 1;
        unsigned int mac_phy_powerdown_p2_exit_reg : 1;
        unsigned int radm_msg_req_id_low : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT24_T;
typedef union
{
    struct
    {
        unsigned int axi_parity_errs_reg : 4;
        unsigned int app_parity_errs_reg : 3;
        unsigned int pm_linkst_in_l1 : 1;
        unsigned int pm_linkst_in_l2 : 1;
        unsigned int pm_linkst_l2_exit : 1;
        unsigned int mac_phy_power_down : 2;
        unsigned int radm_correctabl_err_reg : 1;
        unsigned int radm_nonfatal_err_reg : 1;
        unsigned int radm_fatal_err_reg : 1;
        unsigned int radm_pm_to_pme_reg : 1;
        unsigned int radm_pm_to_ack_reg : 1;
        unsigned int radm_cpl_timeout_reg : 1;
        unsigned int radm_msg_unlock_reg : 1;
        unsigned int cfg_pme_msi_reg : 1;
        unsigned int bridge_flush_not_reg : 1;
        unsigned int link_req_rst_not_reg : 1;
        unsigned int pcie_cfg_aer_rc_err_msi : 1;
        unsigned int pcie_cfg_sys_err_rc : 1;
        unsigned int radm_msg_req_id_high : 8;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT25_T;
typedef union
{
    struct
    {
        unsigned int pcie_stat2 : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT26_T;
typedef union
{
    struct
    {
        unsigned int pcie_stat3 : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT27_T;
typedef union
{
    struct
    {
        unsigned int ltssm_state : 6;
        unsigned int mac_phy_rate : 2;
        unsigned int pcie_slv_err_int : 1;
        unsigned int trgt_lookup_empty : 1;
        unsigned int trgt_cpl_timeout_reg : 1;
        unsigned int reserved : 21;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT28_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_idle_intr_status : 1;
        unsigned int obff_dec_obff_intr_status : 1;
        unsigned int obff_dec_cpu_active_intr_status : 1;
        unsigned int obff_dec_err_intr_status : 1;
        unsigned int obff_msg_idle_intr_status : 1;
        unsigned int obff_msg_obff_intr_status : 1;
        unsigned int obff_msg_cpu_active_intr_status : 1;
        unsigned int radm_msg_ltr_intr_status : 1;
        unsigned int cfg_msi_mask_chg_intr_status : 1;
        unsigned int radm_qoverflow_intr_status : 1;
        unsigned int amba_ordr_intr_status : 1;
        unsigned int pcie_clkreq_in_n_intr_status : 1;
        unsigned int pcie_clkreq_in_n_inv_intr_status : 1;
        unsigned int radm_vendor_msg_intr_status : 1;
        unsigned int mac_phy_rxelecidle_disable : 1;
        unsigned int mac_phy_txcommonmode_disable : 1;
        unsigned int reserved : 16;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT29_T;
typedef union
{
    struct
    {
        unsigned int obff_dec_owrd_cur_state : 4;
        unsigned int obff_enc_owre_cur_state : 4;
        unsigned int cfg_obff_en : 2;
        unsigned int cfg_ltr_m_en : 1;
        unsigned int cfg_pwr_budget_sel : 1;
        unsigned int smlh_in_rl0s : 1;
        unsigned int radm_qoverflow : 1;
        unsigned int amba_ordr_mgr_wdt_int : 1;
        unsigned int reserved : 17;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT30_T;
typedef union
{
    struct
    {
        unsigned int cfg_msi_mask : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT31_T;
typedef union
{
    struct
    {
        unsigned int cfg_ltr_max_latency : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT32_T;
typedef union
{
    struct
    {
        unsigned int app_ltr_latency : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT33_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT34_T;
typedef union
{
    struct
    {
        unsigned int reserved : 32;
    } bits;
    unsigned int u32;
}HI_SC_PCIE_STAT35_T;
HI_SET_GET(hi_sc_pcie_ctrl0_reserved,reserved,HI_SC_PCIE_CTRL0_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL0_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl1_reserved,reserved,HI_SC_PCIE_CTRL1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL1_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl2_reserved,reserved,HI_SC_PCIE_CTRL2_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL2_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl3_reserved,reserved,HI_SC_PCIE_CTRL3_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL3_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl4_reserved,reserved,HI_SC_PCIE_CTRL4_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL4_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_bus_filter_bypass,usb3_bus_filter_bypass,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_fladj_30mhz_reg,usb3_fladj_30mhz_reg,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_host_u2_port_disable,usb3_host_u2_port_disable,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_host_u3_port_disable,usb3_host_u3_port_disable,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_host_port_pwrctl,usb3_host_port_pwrctl,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_host_msi_enable,usb3_host_msi_enable,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pm_power_state_request,usb3_pm_power_state_request,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_reserved_2,reserved_2,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_xhc_bme,usb3_xhc_bme,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_reserved_1,reserved_1,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_reserved_0,reserved_0,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_iddig_override,usb3_pmu_iddig_override,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_avalid_override,usb3_pmu_avalid_override,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_bvalid_override,usb3_pmu_bvalid_override,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_vbusvalid_override,usb3_pmu_vbusvalid_override,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_sessend_override,usb3_pmu_sessend_override,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_powerpresent_override,usb3_pmu_powerpresent_override,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_iddig_override_en,usb3_pmu_iddig_override_en,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_avalid_override_en,usb3_pmu_avalid_override_en,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_bvalid_override_en,usb3_pmu_bvalid_override_en,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_vbusvalid_override_en,usb3_pmu_vbusvalid_override_en,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_sessend_override_en,usb3_pmu_sessend_override_en,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl5_usb3_pmu_powerpresent_override_en,usb3_pmu_powerpresent_override_en,HI_SC_PCIE_CTRL5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL5_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl6_usb3_pmu_pm_pmu_config_strap,usb3_pmu_pm_pmu_config_strap,HI_SC_PCIE_CTRL6_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL6_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl6_usb3_pmu_port_overcurrent,usb3_pmu_port_overcurrent,HI_SC_PCIE_CTRL6_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL6_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl7_usb3_hub_port_perm_attach,usb3_hub_port_perm_attach,HI_SC_PCIE_CTRL7_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL7_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl7_usb3_pme_en,usb3_pme_en,HI_SC_PCIE_CTRL7_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL7_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl7_reserved,reserved,HI_SC_PCIE_CTRL7_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL7_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl8_reserved,reserved,HI_SC_PCIE_CTRL8_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL8_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl9_reserved,reserved,HI_SC_PCIE_CTRL9_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL9_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_reserved_1,reserved_1,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_ema,soc_mem_ema,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_spram_emaw,soc_mem_spram_emaw,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_spram_emas,soc_mem_spram_emas,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_tpram_emab,soc_mem_tpram_emab,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_tpram_emasa,soc_mem_tpram_emasa,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_dpram_emaw,soc_mem_dpram_emaw,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_soc_mem_dpram_emas,soc_mem_dpram_emas,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl10_reserved_0,reserved_0,HI_SC_PCIE_CTRL10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL10_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl11_sysctrl_cg_en,sysctrl_cg_en,HI_SC_PCIE_CTRL11_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL11_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl11_reserved,reserved,HI_SC_PCIE_CTRL11_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL11_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl12_axi_pcie_priority_m1,axi_pcie_priority_m1,HI_SC_PCIE_CTRL12_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL12_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl12_axi_pcie_priority_m2,axi_pcie_priority_m2,HI_SC_PCIE_CTRL12_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL12_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl12_axi_pcie_priority_m3,axi_pcie_priority_m3,HI_SC_PCIE_CTRL12_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL12_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl12_axi_pcie_priority_m4,axi_pcie_priority_m4,HI_SC_PCIE_CTRL12_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL12_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl12_reserved,reserved,HI_SC_PCIE_CTRL12_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL12_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl13_pcie0_slv_active,pcie0_slv_active,HI_SC_PCIE_CTRL13_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL13_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl13_pcie1_slv_active,pcie1_slv_active,HI_SC_PCIE_CTRL13_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL13_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl13_reserved,reserved,HI_SC_PCIE_CTRL13_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL13_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl13_mst_err_srst_req,mst_err_srst_req,HI_SC_PCIE_CTRL13_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL13_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl13_axi_pcie_xdcdr_sel,axi_pcie_xdcdr_sel,HI_SC_PCIE_CTRL13_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL13_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_intx_req,pcie0_intx_req,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_msi_req,pcie0_msi_req,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_intx_req,pcie1_intx_req,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_msi_req,pcie1_msi_req,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_pad_phy_mask,pcie0_pad_phy_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_pad_out_mask,pcie0_pad_out_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_pad_phy_mask,pcie1_pad_phy_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_pad_out_mask,pcie1_pad_out_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_inner_phy_mask,pcie0_inner_phy_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_inner_out_mask,pcie0_inner_out_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_inner_phy_mask,pcie1_inner_phy_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_inner_out_mask,pcie1_inner_out_mask,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_out_gatedclock_en,pcie0_out_gatedclock_en,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_phy_gatedclock_en,pcie0_phy_gatedclock_en,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_out_gatedclock_en,pcie1_out_gatedclock_en,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_phy_gatedclock_en,pcie1_phy_gatedclock_en,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_refclk_oen_sel,pcie0_refclk_oen_sel,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie0_refclk_oen_cfg,pcie0_refclk_oen_cfg,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_refclk_oen_sel,pcie1_refclk_oen_sel,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_pcie1_refclk_oen_cfg,pcie1_refclk_oen_cfg,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl14_reserved,reserved,HI_SC_PCIE_CTRL14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL14_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_tx2rx_loopbk,pipe_tx2rx_loopbk,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_pclkreq_n_cfg_1,pipe_pclkreq_n_cfg_1,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_pclkreq_n_cfg,pipe_pclkreq_n_cfg,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_pclkreq_n_sel,pipe_pclkreq_n_sel,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pcs_clk_req,pcs_clk_req,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pcs_common_clocks,pcs_common_clocks,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_port_sel,pipe_port_sel,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_pclkreq_n_sel_1,pipe_pclkreq_n_sel_1,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_reserved_3,reserved_3,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_reserved_2,reserved_2,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_clkreq_n_cfg,pipe_clkreq_n_cfg,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_pipe_clkreq_n_sel,pipe_clkreq_n_sel,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_reserved_1,reserved_1,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_res_ack_in_cfg,phy_res_ack_in_cfg,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_res_ack_in_sel,phy_res_ack_in_sel,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_res_req_in,phy_res_req_in,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_rtune_req,phy_rtune_req,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_test_burnin,phy_test_burnin,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_test_bypass,phy_test_bypass,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_phy_test_powerdown,phy_test_powerdown,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl15_reserved_0,reserved_0,HI_SC_PCIE_CTRL15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL15_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_phy_mpll_multiplier,phy_mpll_multiplier,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_phy_ref_clkdiv2,phy_ref_clkdiv2,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_phy_ref_use_pad,phy_ref_use_pad,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_ref_alt_clk_gt_en,ref_alt_clk_gt_en,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_reserved_1,reserved_1,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_phy_reset,phy_reset,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_phy_reset_sel,phy_reset_sel,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_pipe_reset_n_cfg,pipe_reset_n_cfg,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_pipe_reset_sel,pipe_reset_sel,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl16_reserved_0,reserved_0,HI_SC_PCIE_CTRL16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL16_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_phy_los_bias,phy_los_bias,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_phy_los_level,phy_los_level,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_phy_rx_eq,phy_rx_eq,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_pcs_tx_deemph_gen2_3p5db,pcs_tx_deemph_gen2_3p5db,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_pcs_tx_deemph_gen2_6db,pcs_tx_deemph_gen2_6db,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_reserved_1,reserved_1,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_pcs_tx_deemph_gen1,pcs_tx_deemph_gen1,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl17_reserved_0,reserved_0,HI_SC_PCIE_CTRL17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL17_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_pcs_tx_swing_full,pcs_tx_swing_full,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_pcs_tx_swing_low,pcs_tx_swing_low,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_phy_tx_term_offset,phy_tx_term_offset,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_reserved_2,reserved_2,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_phy_tx_vboost_lvl,phy_tx_vboost_lvl,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_reserved_1,reserved_1,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_vreg_bypass,vreg_bypass,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl18_reserved_0,reserved_0,HI_SC_PCIE_CTRL18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL18_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl19_pcie_slv_awmisc_info,pcie_slv_awmisc_info,HI_SC_PCIE_CTRL19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL19_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl19_pcie_slv_resp_err_map,pcie_slv_resp_err_map,HI_SC_PCIE_CTRL19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL19_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl19_pcie_device_type,pcie_device_type,HI_SC_PCIE_CTRL19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL19_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl20_pcie_slv_armisc_info,pcie_slv_armisc_info,HI_SC_PCIE_CTRL20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL20_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl20_reserved,reserved,HI_SC_PCIE_CTRL20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL20_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl20_pcie_app_clk_req_n,pcie_app_clk_req_n,HI_SC_PCIE_CTRL20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL20_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl20_pcie_ven_msg_code,pcie_ven_msg_code,HI_SC_PCIE_CTRL20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL20_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl21_pcie_mstr_bmisc_info,pcie_mstr_bmisc_info,HI_SC_PCIE_CTRL21_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL21_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl21_pcie_mstr_rmisc_info,pcie_mstr_rmisc_info,HI_SC_PCIE_CTRL21_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL21_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl21_pcie_ven_msi_req,pcie_ven_msi_req,HI_SC_PCIE_CTRL21_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL21_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl21_pcie_ven_msi_vector,pcie_ven_msi_vector,HI_SC_PCIE_CTRL21_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL21_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_req,pcie_ven_msg_req,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_fmt,pcie_ven_msg_fmt,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_type,pcie_ven_msg_type,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_td,pcie_ven_msg_td,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_ep,pcie_ven_msg_ep,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_attr,pcie_ven_msg_attr,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_len,pcie_ven_msg_len,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_pcie_ven_msg_tag,pcie_ven_msg_tag,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl22_reserved,reserved,HI_SC_PCIE_CTRL22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL22_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl23_pice_ven_msg_data_low,pice_ven_msg_data_low,HI_SC_PCIE_CTRL23_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL23_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl24_pice_ven_msg_data_high,pice_ven_msg_data_high,HI_SC_PCIE_CTRL24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL24_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl25_slot_led_blink_period,slot_led_blink_period,HI_SC_PCIE_CTRL25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL25_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_init_rst,pcie_app_init_rst,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_req_entr_l1,pcie_app_req_entr_l1,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_ready_entr_l23,pcie_app_ready_entr_l23,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_req_exit_l1,pcie_app_req_exit_l1,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_req_retry_en,pcie_app_req_retry_en,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_int,pcie_sys_int,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_outband_pwrup_cmd,pcie_outband_pwrup_cmd,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_unlock_msg,pcie_app_unlock_msg,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_apps_pm_xmt_turnoff,pcie_apps_pm_xmt_turnoff,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_apps_pm_xmt_pme,pcie_apps_pm_xmt_pme,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_aux_pwr_det,pcie_sys_aux_pwr_det,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_app_ltssm_enable,pcie_app_ltssm_enable,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_cfg_pwr_ctrler_ctrl_pol,pcie_cfg_pwr_ctrler_ctrl_pol,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_reserved_2,reserved_2,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_mrl_sensor_state,pcie_sys_mrl_sensor_state,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_pwr_fault_det,pcie_sys_pwr_fault_det,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_mrl_sensor_chged,pcie_sys_mrl_sensor_chged,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_reserved_1,reserved_1,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_cmd_cpled_int,pcie_sys_cmd_cpled_int,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_sys_eml_interlock_engaged,pcie_sys_eml_interlock_engaged,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_reserved_0,reserved_0,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_int_ctrl,pcie_int_ctrl,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_linkdown_auto_rstn_disable,pcie_linkdown_auto_rstn_disable,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_pcie_err_bresp_enable,pcie_err_bresp_enable,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl26_cipe_err_rresp_enable,cipe_err_rresp_enable,HI_SC_PCIE_CTRL26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL26_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl27_reserved_1,reserved_1,HI_SC_PCIE_CTRL27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL27_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl27_cfg_l1_aux_clk_switch_core_clk_gate_en,cfg_l1_aux_clk_switch_core_clk_gate_en,HI_SC_PCIE_CTRL27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL27_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl27_cfg_l1_mac_powerdown_override_to_p2_en,cfg_l1_mac_powerdown_override_to_p2_en,HI_SC_PCIE_CTRL27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL27_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl27_pcie_state2_sel,pcie_state2_sel,HI_SC_PCIE_CTRL27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL27_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl27_pcie_state3_sel,pcie_state3_sel,HI_SC_PCIE_CTRL27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL27_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl27_reserved_0,reserved_0,HI_SC_PCIE_CTRL27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL27_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl28_reserved,reserved,HI_SC_PCIE_CTRL28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL28_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_cfg_aer_rc_err_msi_mask,cfg_aer_rc_err_msi_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_cfg_sys_err_rc_mask,cfg_sys_err_rc_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_correctable_err_mask,radm_correctable_err_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_nonfatal_err_mask,radm_nonfatal_err_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_fatal_err_mask,radm_fatal_err_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_pm_pme_mask,radm_pm_pme_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_pm_to_ack_mask,radm_pm_to_ack_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_ven_msg_int_mask,ven_msg_int_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_cpl_timeout_mask,radm_cpl_timeout_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_radm_msg_unlock_mask,radm_msg_unlock_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_cfg_pme_msi_mask,cfg_pme_msi_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_bridge_flush_not_mask,bridge_flush_not_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_link_req_rst_not_mask,link_req_rst_not_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_pcie_p2_exit_reg_mask,pcie_p2_exit_reg_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_reserved_1,reserved_1,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_pcie_radm_pm_turnoff_mask,pcie_radm_pm_turnoff_mask,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl29_reserved_0,reserved_0,HI_SC_PCIE_CTRL29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL29_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_cfg_aer_rc_msi_clr,pcie_cfg_aer_rc_msi_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_cfg_sys_err_rc_clr,pcie_cfg_sys_err_rc_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_corretable_err_clr,pcie_radm_corretable_err_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_nonfatal_err_clr,pcie_radm_nonfatal_err_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_fatal_err_clr,pcie_radm_fatal_err_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_pm_pme_clr,pcie_radm_pm_pme_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_pm_to_ack_clr,pcie_radm_pm_to_ack_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_ven_msg_int_clr,pcie_ven_msg_int_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_cpl_timeout_clr,pcie_radm_cpl_timeout_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_msg_unlock_clr,pcie_radm_msg_unlock_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_cfg_pme_msi_clr,pcie_cfg_pme_msi_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_bridge_flush_not_clr,pcie_bridge_flush_not_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_link_req_rst_not_clr,pcie_link_req_rst_not_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_p2_exit_int_clr,pcie_p2_exit_int_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_slv_err_int_clr,pcie_slv_err_int_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_ven_msi_func_num,pcie_ven_msi_func_num,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_ven_msg_func_num,pcie_ven_msg_func_num,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_pcie_radm_pm_turnoff_clr,pcie_radm_pm_turnoff_clr,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl30_reserved,reserved,HI_SC_PCIE_CTRL30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL30_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_pcie_perst_out_n,pcie_perst_out_n,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_pcie_perst_oe,pcie_perst_oe,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_pcie_perst_in_n_ctrl,pcie_perst_in_n_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_mac_phy_pclkreq_n_0_ctrl,mac_phy_pclkreq_n_0_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_mac_phy_pclkreq_n_1_ctrl,mac_phy_pclkreq_n_1_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_cfg_l1sub_en_ctrl,cfg_l1sub_en_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_clkreq_n_ctrl0,clkreq_n_ctrl0,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_clkreq_n_ctrl1,clkreq_n_ctrl1,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_rc_wake_n_ctrl,rc_wake_n_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_ep_wake_n_ctrl,ep_wake_n_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_obff_enc_owre_wake_ctrl,obff_enc_owre_wake_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_dwc_pcie_dm_wake_n_ctrl,dwc_pcie_dm_wake_n_ctrl,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl31_reserved,reserved,HI_SC_PCIE_CTRL31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL31_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_dec_app_init,obff_dec_app_init,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_dec_app_idle,obff_dec_app_idle,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_dec_app_obff,obff_dec_app_obff,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_dec_app_cpu_act,obff_dec_app_cpu_act,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_enc_app_owre_idle,obff_enc_app_owre_idle,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_enc_app_owre_obff,obff_enc_app_owre_obff,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_obff_enc_app_owre_cpu_act,obff_enc_app_owre_cpu_act,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_app_obff_idle_msg_req,app_obff_idle_msg_req,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_app_obff_obff_msg_req,app_obff_obff_msg_req,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_app_obff_cpu_active_msg_req,app_obff_cpu_active_msg_req,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_app_ltr_msg_req,app_ltr_msg_req,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl32_reserved,reserved,HI_SC_PCIE_CTRL32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL32_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl33_obff_cfg_wk_max_pls_wdt,obff_cfg_wk_max_pls_wdt,HI_SC_PCIE_CTRL33_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL33_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl33_obff_cfg_wk_min_pls_wdt,obff_cfg_wk_min_pls_wdt,HI_SC_PCIE_CTRL33_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL33_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl33_obff_cfg_wk_max_f2f_wdt,obff_cfg_wk_max_f2f_wdt,HI_SC_PCIE_CTRL33_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL33_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl33_obff_cfg_wk_min_f2f_wdt,obff_cfg_wk_min_f2f_wdt,HI_SC_PCIE_CTRL33_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL33_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_idle_intr_mask,obff_dec_idle_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_obff_intr_mask,obff_dec_obff_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_cpu_active_intr_mask,obff_dec_cpu_active_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_err_intr_mask,obff_dec_err_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_msg_idle_intr_mask,obff_msg_idle_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_msg_obff_intr_mask,obff_msg_obff_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_msg_cpu_active_intr_mask,obff_msg_cpu_active_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_radm_msg_ltr_intr_mask,radm_msg_ltr_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_cfg_msi_mask_chg_intr_mask,cfg_msi_mask_chg_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_radm_qoverflow_intr_mask,radm_qoverflow_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_amba_order_mgr_wdt_int_intr_mask,amba_order_mgr_wdt_int_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_pcie_clkreq_in_n_intr_mask,pcie_clkreq_in_n_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_pcie_clkreq_in_n_inv_intr_mask,pcie_clkreq_in_n_inv_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_pcie_v721_intr_mask,pcie_v721_intr_mask,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_reserved_1,reserved_1,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_idle_intr_clear,obff_dec_idle_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_obff_intr_clear,obff_dec_obff_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_cpu_active_intr_clear,obff_dec_cpu_active_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_dec_err_intr_clear,obff_dec_err_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_msg_idle_intr_clear,obff_msg_idle_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_msg_obff_intr_clear,obff_msg_obff_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_obff_msg_cpu_active_intr_clear,obff_msg_cpu_active_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_radm_msg_ltr_intr_clear,radm_msg_ltr_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_cfg_msi_mask_chg_intr_clear,cfg_msi_mask_chg_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_radm_qoverflow_intr_clear,radm_qoverflow_intr_clear,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl34_reserved_0,reserved_0,HI_SC_PCIE_CTRL34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL34_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl35_cfg_msi_pending,cfg_msi_pending,HI_SC_PCIE_CTRL35_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL35_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl36_app_ltr_msg_latency,app_ltr_msg_latency,HI_SC_PCIE_CTRL36_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL36_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl37_cfg_pwr_budget_data_reg,cfg_pwr_budget_data_reg,HI_SC_PCIE_CTRL37_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL37_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_app_ltr_msg_func_num,app_ltr_msg_func_num,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_reserved_1,reserved_1,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_cfg_pwr_budget_func_num,cfg_pwr_budget_func_num,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_slv_awmisc_info_atu_bypass,slv_awmisc_info_atu_bypass,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_slv_armisc_info_atu_bypass,slv_armisc_info_atu_bypass,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_app_clk_pm_en,app_clk_pm_en,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl38_reserved_0,reserved_0,HI_SC_PCIE_CTRL38_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL38_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_tx2rx_loopbk,pipe_tx2rx_loopbk,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_pclkreq_n_cfg_1,pipe_pclkreq_n_cfg_1,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_pclkreq_n_cfg,pipe_pclkreq_n_cfg,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_pclkreq_n_sel,pipe_pclkreq_n_sel,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pcs_clk_req,pcs_clk_req,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pcs_common_clocks,pcs_common_clocks,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_port_sel,pipe_port_sel,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_pclkreq_n_sel_1,pipe_pclkreq_n_sel_1,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_reserved_3,reserved_3,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_reserved_2,reserved_2,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_clkreq_n_cfg,pipe_clkreq_n_cfg,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_pipe_clkreq_n_sel,pipe_clkreq_n_sel,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_reserved_1,reserved_1,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_res_ack_in_cfg,phy_res_ack_in_cfg,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_res_ack_in_sel,phy_res_ack_in_sel,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_res_req_in,phy_res_req_in,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_rtune_req,phy_rtune_req,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_test_burnin,phy_test_burnin,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_test_bypass,phy_test_bypass,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_phy_test_powerdown,phy_test_powerdown,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl39_reserved_0,reserved_0,HI_SC_PCIE_CTRL39_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL39_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_phy_mpll_multiplier,phy_mpll_multiplier,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_phy_ref_clkdiv2,phy_ref_clkdiv2,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_phy_ref_use_pad,phy_ref_use_pad,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_ref_alt_clk_gt_en,ref_alt_clk_gt_en,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_reserved_1,reserved_1,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_phy_reset,phy_reset,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_phy_reset_sel,phy_reset_sel,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_pipe_reset_n_cfg,pipe_reset_n_cfg,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_pipe_reset_sel,pipe_reset_sel,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl40_reserved_0,reserved_0,HI_SC_PCIE_CTRL40_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL40_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_phy_los_bias,phy_los_bias,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_phy_los_level,phy_los_level,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_phy_rx_eq,phy_rx_eq,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_pcs_tx_deemph_gen2_3p5db,pcs_tx_deemph_gen2_3p5db,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_pcs_tx_deemph_gen2_6db,pcs_tx_deemph_gen2_6db,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_reserved_1,reserved_1,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_pcs_tx_deemph_gen1,pcs_tx_deemph_gen1,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl41_reserved_0,reserved_0,HI_SC_PCIE_CTRL41_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL41_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_pcs_tx_swing_full,pcs_tx_swing_full,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_pcs_tx_swing_low,pcs_tx_swing_low,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_phy_tx_term_offset,phy_tx_term_offset,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_reserved_2,reserved_2,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_phy_tx_vboost_lvl,phy_tx_vboost_lvl,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_reserved_1,reserved_1,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_vreg_bypass,vreg_bypass,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl42_reserved_0,reserved_0,HI_SC_PCIE_CTRL42_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL42_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl43_pcie_slv_awmisc_info,pcie_slv_awmisc_info,HI_SC_PCIE_CTRL43_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL43_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl43_pcie_slv_resp_err_map,pcie_slv_resp_err_map,HI_SC_PCIE_CTRL43_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL43_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl43_pcie_device_type,pcie_device_type,HI_SC_PCIE_CTRL43_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL43_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl44_pcie_slv_armisc_info,pcie_slv_armisc_info,HI_SC_PCIE_CTRL44_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL44_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl44_reserved,reserved,HI_SC_PCIE_CTRL44_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL44_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl44_pcie_app_clk_req_n,pcie_app_clk_req_n,HI_SC_PCIE_CTRL44_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL44_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl44_pcie_ven_msg_code,pcie_ven_msg_code,HI_SC_PCIE_CTRL44_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL44_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl45_pcie_mstr_bmisc_info,pcie_mstr_bmisc_info,HI_SC_PCIE_CTRL45_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL45_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl45_pcie_mstr_rmisc_info,pcie_mstr_rmisc_info,HI_SC_PCIE_CTRL45_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL45_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl45_pcie_ven_msi_req,pcie_ven_msi_req,HI_SC_PCIE_CTRL45_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL45_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl45_pcie_ven_msi_vector,pcie_ven_msi_vector,HI_SC_PCIE_CTRL45_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL45_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_req,pcie_ven_msg_req,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_fmt,pcie_ven_msg_fmt,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_type,pcie_ven_msg_type,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_td,pcie_ven_msg_td,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_ep,pcie_ven_msg_ep,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_attr,pcie_ven_msg_attr,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_len,pcie_ven_msg_len,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_pcie_ven_msg_tag,pcie_ven_msg_tag,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl46_reserved,reserved,HI_SC_PCIE_CTRL46_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL46_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl47_pice_ven_msg_data_low,pice_ven_msg_data_low,HI_SC_PCIE_CTRL47_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL47_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl48_pice_ven_msg_data_high,pice_ven_msg_data_high,HI_SC_PCIE_CTRL48_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL48_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl49_slot_led_blink_period,slot_led_blink_period,HI_SC_PCIE_CTRL49_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL49_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_init_rst,pcie_app_init_rst,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_req_entr_l1,pcie_app_req_entr_l1,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_ready_entr_l23,pcie_app_ready_entr_l23,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_req_exit_l1,pcie_app_req_exit_l1,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_req_retry_en,pcie_app_req_retry_en,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_int,pcie_sys_int,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_outband_pwrup_cmd,pcie_outband_pwrup_cmd,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_unlock_msg,pcie_app_unlock_msg,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_apps_pm_xmt_turnoff,pcie_apps_pm_xmt_turnoff,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_apps_pm_xmt_pme,pcie_apps_pm_xmt_pme,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_aux_pwr_det,pcie_sys_aux_pwr_det,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_app_ltssm_enable,pcie_app_ltssm_enable,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_cfg_pwr_ctrler_ctrl_pol,pcie_cfg_pwr_ctrler_ctrl_pol,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_reserved_2,reserved_2,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_mrl_sensor_state,pcie_sys_mrl_sensor_state,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_pwr_fault_det,pcie_sys_pwr_fault_det,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_mrl_sensor_chged,pcie_sys_mrl_sensor_chged,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_reserved_1,reserved_1,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_cmd_cpled_int,pcie_sys_cmd_cpled_int,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_sys_eml_interlock_engaged,pcie_sys_eml_interlock_engaged,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_reserved_0,reserved_0,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_int_ctrl,pcie_int_ctrl,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_linkdown_auto_rstn_disable,pcie_linkdown_auto_rstn_disable,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_pcie_err_bresp_enable,pcie_err_bresp_enable,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl50_cipe_err_rresp_enable,cipe_err_rresp_enable,HI_SC_PCIE_CTRL50_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL50_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl51_reserved_1,reserved_1,HI_SC_PCIE_CTRL51_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL51_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl51_cfg_l1_aux_clk_switch_core_clk_gate_en,cfg_l1_aux_clk_switch_core_clk_gate_en,HI_SC_PCIE_CTRL51_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL51_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl51_cfg_l1_mac_powerdown_override_to_p2_en,cfg_l1_mac_powerdown_override_to_p2_en,HI_SC_PCIE_CTRL51_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL51_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl51_pcie_state2_sel,pcie_state2_sel,HI_SC_PCIE_CTRL51_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL51_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl51_pcie_state3_sel,pcie_state3_sel,HI_SC_PCIE_CTRL51_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL51_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl51_reserved_0,reserved_0,HI_SC_PCIE_CTRL51_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL51_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl52_reserved,reserved,HI_SC_PCIE_CTRL52_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL52_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_cfg_aer_rc_err_msi_mask,cfg_aer_rc_err_msi_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_cfg_sys_err_rc_mask,cfg_sys_err_rc_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_correctable_err_mask,radm_correctable_err_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_nonfatal_err_mask,radm_nonfatal_err_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_fatal_err_mask,radm_fatal_err_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_pm_pme_mask,radm_pm_pme_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_pm_to_ack_mask,radm_pm_to_ack_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_ven_msg_int_mask,ven_msg_int_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_cpl_timeout_mask,radm_cpl_timeout_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_radm_msg_unlock_mask,radm_msg_unlock_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_cfg_pme_msi_mask,cfg_pme_msi_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_bridge_flush_not_mask,bridge_flush_not_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_link_req_rst_not_mask,link_req_rst_not_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_pcie_p2_exit_reg_mask,pcie_p2_exit_reg_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_reserved_1,reserved_1,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_pcie_radm_pm_turnoff_mask,pcie_radm_pm_turnoff_mask,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl53_reserved_0,reserved_0,HI_SC_PCIE_CTRL53_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL53_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_cfg_aer_rc_msi_clr,pcie_cfg_aer_rc_msi_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_cfg_sys_err_rc_clr,pcie_cfg_sys_err_rc_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_corretable_err_clr,pcie_radm_corretable_err_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_nonfatal_err_clr,pcie_radm_nonfatal_err_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_fatal_err_clr,pcie_radm_fatal_err_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_pm_pme_clr,pcie_radm_pm_pme_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_pm_to_ack_clr,pcie_radm_pm_to_ack_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_ven_msg_int_clr,pcie_ven_msg_int_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_cpl_timeout_clr,pcie_radm_cpl_timeout_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_msg_unlock_clr,pcie_radm_msg_unlock_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_cfg_pme_msi_clr,pcie_cfg_pme_msi_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_bridge_flush_not_clr,pcie_bridge_flush_not_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_link_req_rst_not_clr,pcie_link_req_rst_not_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_p2_exit_int_clr,pcie_p2_exit_int_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_slv_err_int_clr,pcie_slv_err_int_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_ven_msi_func_num,pcie_ven_msi_func_num,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_ven_msg_func_num,pcie_ven_msg_func_num,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_pcie_radm_pm_turnoff_clr,pcie_radm_pm_turnoff_clr,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl54_reserved,reserved,HI_SC_PCIE_CTRL54_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL54_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_pcie_perst_out_n,pcie_perst_out_n,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_pcie_perst_oe,pcie_perst_oe,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_pcie_perst_in_n_ctrl,pcie_perst_in_n_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_mac_phy_pclkreq_n_0_ctrl,mac_phy_pclkreq_n_0_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_mac_phy_pclkreq_n_1_ctrl,mac_phy_pclkreq_n_1_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_cfg_l1sub_en_ctrl,cfg_l1sub_en_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_clkreq_n_ctrl0,clkreq_n_ctrl0,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_clkreq_n_ctrl1,clkreq_n_ctrl1,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_rc_wake_n_ctrl,rc_wake_n_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_ep_wake_n_ctrl,ep_wake_n_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_obff_enc_owre_wake_ctrl,obff_enc_owre_wake_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_dwc_pcie_dm_wake_n_ctrl,dwc_pcie_dm_wake_n_ctrl,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl55_reserved,reserved,HI_SC_PCIE_CTRL55_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL55_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_dec_app_init,obff_dec_app_init,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_dec_app_idle,obff_dec_app_idle,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_dec_app_obff,obff_dec_app_obff,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_dec_app_cpu_act,obff_dec_app_cpu_act,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_enc_app_owre_idle,obff_enc_app_owre_idle,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_enc_app_owre_obff,obff_enc_app_owre_obff,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_obff_enc_app_owre_cpu_act,obff_enc_app_owre_cpu_act,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_app_obff_idle_msg_req,app_obff_idle_msg_req,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_app_obff_obff_msg_req,app_obff_obff_msg_req,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_app_obff_cpu_active_msg_req,app_obff_cpu_active_msg_req,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_app_ltr_msg_req,app_ltr_msg_req,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl56_reserved,reserved,HI_SC_PCIE_CTRL56_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL56_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl57_obff_cfg_wk_max_pls_wdt,obff_cfg_wk_max_pls_wdt,HI_SC_PCIE_CTRL57_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL57_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl57_obff_cfg_wk_min_pls_wdt,obff_cfg_wk_min_pls_wdt,HI_SC_PCIE_CTRL57_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL57_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl57_obff_cfg_wk_max_f2f_wdt,obff_cfg_wk_max_f2f_wdt,HI_SC_PCIE_CTRL57_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL57_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl57_obff_cfg_wk_min_f2f_wdt,obff_cfg_wk_min_f2f_wdt,HI_SC_PCIE_CTRL57_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL57_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_idle_intr_mask,obff_dec_idle_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_obff_intr_mask,obff_dec_obff_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_cpu_active_intr_mask,obff_dec_cpu_active_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_err_intr_mask,obff_dec_err_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_msg_idle_intr_mask,obff_msg_idle_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_msg_obff_intr_mask,obff_msg_obff_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_msg_cpu_active_intr_mask,obff_msg_cpu_active_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_radm_msg_ltr_intr_mask,radm_msg_ltr_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_cfg_msi_mask_chg_intr_mask,cfg_msi_mask_chg_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_radm_qoverflow_intr_mask,radm_qoverflow_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_amba_order_mgr_wdt_int_intr_mask,amba_order_mgr_wdt_int_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_pcie_clkreq_in_n_intr_mask,pcie_clkreq_in_n_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_pcie_clkreq_in_n_inv_intr_mask,pcie_clkreq_in_n_inv_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_pcie_v721_intr_mask,pcie_v721_intr_mask,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_reserved_1,reserved_1,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_idle_intr_clear,obff_dec_idle_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_obff_intr_clear,obff_dec_obff_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_cpu_active_intr_clear,obff_dec_cpu_active_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_dec_err_intr_clear,obff_dec_err_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_msg_idle_intr_clear,obff_msg_idle_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_msg_obff_intr_clear,obff_msg_obff_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_obff_msg_cpu_active_intr_clear,obff_msg_cpu_active_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_radm_msg_ltr_intr_clear,radm_msg_ltr_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_cfg_msi_mask_chg_intr_clear,cfg_msi_mask_chg_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_radm_qoverflow_intr_clear,radm_qoverflow_intr_clear,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl58_reserved_0,reserved_0,HI_SC_PCIE_CTRL58_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL58_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl59_cfg_msi_pending,cfg_msi_pending,HI_SC_PCIE_CTRL59_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL59_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl60_app_ltr_msg_latency,app_ltr_msg_latency,HI_SC_PCIE_CTRL60_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL60_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl61_cfg_pwr_budget_data_reg,cfg_pwr_budget_data_reg,HI_SC_PCIE_CTRL61_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL61_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_app_ltr_msg_func_num,app_ltr_msg_func_num,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_reserved_1,reserved_1,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_cfg_pwr_budget_func_num,cfg_pwr_budget_func_num,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_slv_awmisc_info_atu_bypass,slv_awmisc_info_atu_bypass,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_slv_armisc_info_atu_bypass,slv_armisc_info_atu_bypass,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_app_clk_pm_en,app_clk_pm_en,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_ctrl62_reserved_0,reserved_0,HI_SC_PCIE_CTRL62_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_CTRL62_OFFSET)
HI_SET_GET(hi_sc_pcie_stat0_reserved,reserved,HI_SC_PCIE_STAT0_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT0_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_connect_state_u2pmu,usb3_connect_state_u2pmu,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_connect_state_u3pmu,usb3_connect_state_u3pmu,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_host_current_belt,usb3_host_current_belt,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_reserved_1,reserved_1,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_pmu_current_power_state_u2pmu,usb3_pmu_current_power_state_u2pmu,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_pmu_current_power_state_u3pmu,usb3_pmu_current_power_state_u3pmu,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_pmu_phy_u2dsport_vbus_ctrl,usb3_pmu_phy_u2dsport_vbus_ctrl,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_usb3_pmu_phy_u3dsport_vbus_ctrl,usb3_pmu_phy_u3dsport_vbus_ctrl,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat1_reserved_0,reserved_0,HI_SC_PCIE_STAT1_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT1_OFFSET)
HI_SET_GET(hi_sc_pcie_stat2_reserved,reserved,HI_SC_PCIE_STAT2_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT2_OFFSET)
HI_SET_GET(hi_sc_pcie_stat3_reserved,reserved,HI_SC_PCIE_STAT3_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT3_OFFSET)
HI_SET_GET(hi_sc_pcie_stat4_axi_pcie_dlock_id,axi_pcie_dlock_id,HI_SC_PCIE_STAT4_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT4_OFFSET)
HI_SET_GET(hi_sc_pcie_stat4_axi_pcie_dlock_mst,axi_pcie_dlock_mst,HI_SC_PCIE_STAT4_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT4_OFFSET)
HI_SET_GET(hi_sc_pcie_stat4_axi_pci_dlock_slv,axi_pci_dlock_slv,HI_SC_PCIE_STAT4_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT4_OFFSET)
HI_SET_GET(hi_sc_pcie_stat4_axi_pcie_dlock_wr,axi_pcie_dlock_wr,HI_SC_PCIE_STAT4_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT4_OFFSET)
HI_SET_GET(hi_sc_pcie_stat4_reserved,reserved,HI_SC_PCIE_STAT4_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT4_OFFSET)
HI_SET_GET(hi_sc_pcie_stat5_axi_pcie_mst_err,axi_pcie_mst_err,HI_SC_PCIE_STAT5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT5_OFFSET)
HI_SET_GET(hi_sc_pcie_stat5_reserved,reserved,HI_SC_PCIE_STAT5_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT5_OFFSET)
HI_SET_GET(hi_sc_pcie_stat6_reserved,reserved,HI_SC_PCIE_STAT6_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT6_OFFSET)
HI_SET_GET(hi_sc_pcie_stat7_reserved,reserved,HI_SC_PCIE_STAT7_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT7_OFFSET)
HI_SET_GET(hi_sc_pcie_stat8_reserved,reserved,HI_SC_PCIE_STAT8_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT8_OFFSET)
HI_SET_GET(hi_sc_pcie_stat9_reserved,reserved,HI_SC_PCIE_STAT9_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT9_OFFSET)
HI_SET_GET(hi_sc_pcie_stat10_reserved,reserved,HI_SC_PCIE_STAT10_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT10_OFFSET)
HI_SET_GET(hi_sc_pcie_stat11_reserved,reserved,HI_SC_PCIE_STAT11_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT11_OFFSET)
HI_SET_GET(hi_sc_pcie_stat12_reserved,reserved,HI_SC_PCIE_STAT12_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT12_OFFSET)
HI_SET_GET(hi_sc_pcie_stat13_reserved,reserved,HI_SC_PCIE_STAT13_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT13_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_gm_cmposer_lookup_err,pcie_gm_cmposer_lookup_err,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_radmx_cmposer_lookup_err,pcie_radmx_cmposer_lookup_err,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_pm_xtlh_block_tlp,pcie_pm_xtlh_block_tlp,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_cfg_mem_space_en,pcie_cfg_mem_space_en,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_cfg_rcb,pcie_cfg_rcb,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_rdlh_link_up,pcie_rdlh_link_up,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_pm_curnt_state,pcie_pm_curnt_state,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_cfg_aer_rc_err_int,pcie_cfg_aer_rc_err_int,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_cfg_aer_int_msg_num,pcie_cfg_aer_int_msg_num,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_xmlh_link_up,pcie_xmlh_link_up,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_wake,pcie_wake,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_cfg_eml_control,pcie_cfg_eml_control,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_hp_pme,pcie_hp_pme,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_hp_int,pcie_hp_int,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_hp_msi,pcie_hp_msi,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_pm_status,pcie_pm_status,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_pcie_ref_clk_req_n,pcie_ref_clk_req_n,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_mac_phy_powerdown_p2_exit_reg,mac_phy_powerdown_p2_exit_reg,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat14_radm_msg_req_id_low,radm_msg_req_id_low,HI_SC_PCIE_STAT14_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT14_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_axi_parity_errs_reg,axi_parity_errs_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_app_parity_errs_reg,app_parity_errs_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_pm_linkst_in_l1,pm_linkst_in_l1,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_pm_linkst_in_l2,pm_linkst_in_l2,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_pm_linkst_l2_exit,pm_linkst_l2_exit,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_mac_phy_power_down,mac_phy_power_down,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_correctabl_err_reg,radm_correctabl_err_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_nonfatal_err_reg,radm_nonfatal_err_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_fatal_err_reg,radm_fatal_err_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_pm_to_pme_reg,radm_pm_to_pme_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_pm_to_ack_reg,radm_pm_to_ack_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_cpl_timeout_reg,radm_cpl_timeout_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_msg_unlock_reg,radm_msg_unlock_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_cfg_pme_msi_reg,cfg_pme_msi_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_bridge_flush_not_reg,bridge_flush_not_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_link_req_rst_not_reg,link_req_rst_not_reg,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_pcie_cfg_aer_rc_err_msi,pcie_cfg_aer_rc_err_msi,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_pcie_cfg_sys_err_rc,pcie_cfg_sys_err_rc,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat15_radm_msg_req_id_high,radm_msg_req_id_high,HI_SC_PCIE_STAT15_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT15_OFFSET)
HI_SET_GET(hi_sc_pcie_stat16_pcie_stat2,pcie_stat2,HI_SC_PCIE_STAT16_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT16_OFFSET)
HI_SET_GET(hi_sc_pcie_stat17_pcie_stat3,pcie_stat3,HI_SC_PCIE_STAT17_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT17_OFFSET)
HI_SET_GET(hi_sc_pcie_stat18_ltssm_state,ltssm_state,HI_SC_PCIE_STAT18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT18_OFFSET)
HI_SET_GET(hi_sc_pcie_stat18_mac_phy_rate,mac_phy_rate,HI_SC_PCIE_STAT18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT18_OFFSET)
HI_SET_GET(hi_sc_pcie_stat18_pcie_slv_err_int,pcie_slv_err_int,HI_SC_PCIE_STAT18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT18_OFFSET)
HI_SET_GET(hi_sc_pcie_stat18_trgt_lookup_empty,trgt_lookup_empty,HI_SC_PCIE_STAT18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT18_OFFSET)
HI_SET_GET(hi_sc_pcie_stat18_trgt_cpl_timeout_reg,trgt_cpl_timeout_reg,HI_SC_PCIE_STAT18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT18_OFFSET)
HI_SET_GET(hi_sc_pcie_stat18_reserved,reserved,HI_SC_PCIE_STAT18_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT18_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_dec_idle_intr_status,obff_dec_idle_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_dec_obff_intr_status,obff_dec_obff_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_dec_cpu_active_intr_status,obff_dec_cpu_active_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_dec_err_intr_status,obff_dec_err_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_msg_idle_intr_status,obff_msg_idle_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_msg_obff_intr_status,obff_msg_obff_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_obff_msg_cpu_active_intr_status,obff_msg_cpu_active_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_radm_msg_ltr_intr_status,radm_msg_ltr_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_cfg_msi_mask_chg_intr_status,cfg_msi_mask_chg_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_radm_qoverflow_intr_status,radm_qoverflow_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_amba_ordr_intr_status,amba_ordr_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_pcie_clkreq_in_n_intr_status,pcie_clkreq_in_n_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_pcie_clkreq_in_n_inv_intr_status,pcie_clkreq_in_n_inv_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_radm_vendor_msg_intr_status,radm_vendor_msg_intr_status,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_mac_phy_rxelecidle_disable,mac_phy_rxelecidle_disable,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_mac_phy_txcommonmode_disable,mac_phy_txcommonmode_disable,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat19_reserved,reserved,HI_SC_PCIE_STAT19_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT19_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_obff_dec_owrd_cur_state,obff_dec_owrd_cur_state,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_obff_enc_owre_cur_state,obff_enc_owre_cur_state,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_cfg_obff_en,cfg_obff_en,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_cfg_ltr_m_en,cfg_ltr_m_en,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_cfg_pwr_budget_sel,cfg_pwr_budget_sel,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_smlh_in_rl0s,smlh_in_rl0s,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_radm_qoverflow,radm_qoverflow,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_amba_ordr_mgr_wdt_int,amba_ordr_mgr_wdt_int,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat20_reserved,reserved,HI_SC_PCIE_STAT20_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT20_OFFSET)
HI_SET_GET(hi_sc_pcie_stat21_cfg_msi_mask,cfg_msi_mask,HI_SC_PCIE_STAT21_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT21_OFFSET)
HI_SET_GET(hi_sc_pcie_stat22_cfg_ltr_max_latency,cfg_ltr_max_latency,HI_SC_PCIE_STAT22_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT22_OFFSET)
HI_SET_GET(hi_sc_pcie_stat23_app_ltr_latency,app_ltr_latency,HI_SC_PCIE_STAT23_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT23_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_gm_cmposer_lookup_err,pcie_gm_cmposer_lookup_err,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_radmx_cmposer_lookup_err,pcie_radmx_cmposer_lookup_err,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_pm_xtlh_block_tlp,pcie_pm_xtlh_block_tlp,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_cfg_mem_space_en,pcie_cfg_mem_space_en,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_cfg_rcb,pcie_cfg_rcb,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_rdlh_link_up,pcie_rdlh_link_up,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_pm_curnt_state,pcie_pm_curnt_state,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_cfg_aer_rc_err_int,pcie_cfg_aer_rc_err_int,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_cfg_aer_int_msg_num,pcie_cfg_aer_int_msg_num,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_xmlh_link_up,pcie_xmlh_link_up,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_wake,pcie_wake,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_cfg_eml_control,pcie_cfg_eml_control,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_hp_pme,pcie_hp_pme,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_hp_int,pcie_hp_int,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_hp_msi,pcie_hp_msi,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_pm_status,pcie_pm_status,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_pcie_ref_clk_req_n,pcie_ref_clk_req_n,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_mac_phy_powerdown_p2_exit_reg,mac_phy_powerdown_p2_exit_reg,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat24_radm_msg_req_id_low,radm_msg_req_id_low,HI_SC_PCIE_STAT24_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT24_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_axi_parity_errs_reg,axi_parity_errs_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_app_parity_errs_reg,app_parity_errs_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_pm_linkst_in_l1,pm_linkst_in_l1,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_pm_linkst_in_l2,pm_linkst_in_l2,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_pm_linkst_l2_exit,pm_linkst_l2_exit,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_mac_phy_power_down,mac_phy_power_down,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_correctabl_err_reg,radm_correctabl_err_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_nonfatal_err_reg,radm_nonfatal_err_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_fatal_err_reg,radm_fatal_err_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_pm_to_pme_reg,radm_pm_to_pme_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_pm_to_ack_reg,radm_pm_to_ack_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_cpl_timeout_reg,radm_cpl_timeout_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_msg_unlock_reg,radm_msg_unlock_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_cfg_pme_msi_reg,cfg_pme_msi_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_bridge_flush_not_reg,bridge_flush_not_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_link_req_rst_not_reg,link_req_rst_not_reg,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_pcie_cfg_aer_rc_err_msi,pcie_cfg_aer_rc_err_msi,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_pcie_cfg_sys_err_rc,pcie_cfg_sys_err_rc,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat25_radm_msg_req_id_high,radm_msg_req_id_high,HI_SC_PCIE_STAT25_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT25_OFFSET)
HI_SET_GET(hi_sc_pcie_stat26_pcie_stat2,pcie_stat2,HI_SC_PCIE_STAT26_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT26_OFFSET)
HI_SET_GET(hi_sc_pcie_stat27_pcie_stat3,pcie_stat3,HI_SC_PCIE_STAT27_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT27_OFFSET)
HI_SET_GET(hi_sc_pcie_stat28_ltssm_state,ltssm_state,HI_SC_PCIE_STAT28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT28_OFFSET)
HI_SET_GET(hi_sc_pcie_stat28_mac_phy_rate,mac_phy_rate,HI_SC_PCIE_STAT28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT28_OFFSET)
HI_SET_GET(hi_sc_pcie_stat28_pcie_slv_err_int,pcie_slv_err_int,HI_SC_PCIE_STAT28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT28_OFFSET)
HI_SET_GET(hi_sc_pcie_stat28_trgt_lookup_empty,trgt_lookup_empty,HI_SC_PCIE_STAT28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT28_OFFSET)
HI_SET_GET(hi_sc_pcie_stat28_trgt_cpl_timeout_reg,trgt_cpl_timeout_reg,HI_SC_PCIE_STAT28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT28_OFFSET)
HI_SET_GET(hi_sc_pcie_stat28_reserved,reserved,HI_SC_PCIE_STAT28_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT28_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_dec_idle_intr_status,obff_dec_idle_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_dec_obff_intr_status,obff_dec_obff_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_dec_cpu_active_intr_status,obff_dec_cpu_active_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_dec_err_intr_status,obff_dec_err_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_msg_idle_intr_status,obff_msg_idle_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_msg_obff_intr_status,obff_msg_obff_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_obff_msg_cpu_active_intr_status,obff_msg_cpu_active_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_radm_msg_ltr_intr_status,radm_msg_ltr_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_cfg_msi_mask_chg_intr_status,cfg_msi_mask_chg_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_radm_qoverflow_intr_status,radm_qoverflow_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_amba_ordr_intr_status,amba_ordr_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_pcie_clkreq_in_n_intr_status,pcie_clkreq_in_n_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_pcie_clkreq_in_n_inv_intr_status,pcie_clkreq_in_n_inv_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_radm_vendor_msg_intr_status,radm_vendor_msg_intr_status,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_mac_phy_rxelecidle_disable,mac_phy_rxelecidle_disable,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_mac_phy_txcommonmode_disable,mac_phy_txcommonmode_disable,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat29_reserved,reserved,HI_SC_PCIE_STAT29_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT29_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_obff_dec_owrd_cur_state,obff_dec_owrd_cur_state,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_obff_enc_owre_cur_state,obff_enc_owre_cur_state,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_cfg_obff_en,cfg_obff_en,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_cfg_ltr_m_en,cfg_ltr_m_en,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_cfg_pwr_budget_sel,cfg_pwr_budget_sel,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_smlh_in_rl0s,smlh_in_rl0s,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_radm_qoverflow,radm_qoverflow,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_amba_ordr_mgr_wdt_int,amba_ordr_mgr_wdt_int,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat30_reserved,reserved,HI_SC_PCIE_STAT30_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT30_OFFSET)
HI_SET_GET(hi_sc_pcie_stat31_cfg_msi_mask,cfg_msi_mask,HI_SC_PCIE_STAT31_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT31_OFFSET)
HI_SET_GET(hi_sc_pcie_stat32_cfg_ltr_max_latency,cfg_ltr_max_latency,HI_SC_PCIE_STAT32_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT32_OFFSET)
HI_SET_GET(hi_sc_pcie_stat33_app_ltr_latency,app_ltr_latency,HI_SC_PCIE_STAT33_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT33_OFFSET)
HI_SET_GET(hi_sc_pcie_stat34_reserved,reserved,HI_SC_PCIE_STAT34_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT34_OFFSET)
HI_SET_GET(hi_sc_pcie_stat35_reserved,reserved,HI_SC_PCIE_STAT35_T,HI_SYSCTRL_PCIE_REG_BASE_ADDR, HI_SC_PCIE_STAT35_OFFSET)
#endif
#endif
