<div dir="rtl">
  
  
  <h1 align="center">
    آزمايش اول 
  </h1>



ﺷﺮﻛﺖﻫﺎی ﺗﻮﻟﻴﺪ ﻛﻨﻨﺪه ﺗﺮاﺷﻪﻫﺎي FPGA و CPLD ﻫﻤﻮاره ﻋﻼوه ﺑﺮ ﺗﻮﻟﻴﺪ ﺗﺮاﺷﻪﻫﺎي FPGA و CPLD ﻧﺮم اﻓﺰارﻫﺎﻳﻲ اراﺋﻪ ﻣﻲﻛﻨﻨﺪ ﻛﻪ اﻳﻦ ﻧﺮم اﻓﺰارﻫﺎ ﺑﻪ ﻋﻨﻮان اﺑﺰارﻃﺮاﺣﻲ ﺑﻪ ﻛﻤﻚ ﻛﺎﻣﭙﻴﻮﺗﺮ (CAD) ﺑﻪ ﻛﺎرﺑﺮان اﻣﻜﺎن ﻣﻲدﻫﻨﺪ ﻛﻪ از ﻣﺤﺼﻮﻻت ﺗﻮﻟﻴﺪ ﺷﺪه ﺗﻮﺳﻂ آن ﺷﺮﻛﺖﻫﺎ اﺳﺘﻔﺎده ﻛﻨﻨﺪ. اﻳﻦ اﺑﺰارﻫﺎي CAD ﻧﻪ ﺗﻨﻬﺎ از زﺑﺎنﻫﺎي اﺳﺘﺎﻧﺪارد ﺗﻮﺻﻴﻒ ﺳﺨﺖ اﻓﺰار ﻫﻤﭽﻮن Verilog و VHDL اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﺑﻠﻜﻪ ﻣﻌﻤﻮﻻً اﻳﻦ اﻣﻜﺎن را ﻣﻲدﻫﻨﺪ ﻛﻪ ﺑﺮاي اﻧﺠﺎم ﺳﺮﻳﻊ ﻃﺮاﺣﻲ ﺑﺎ ﻫﺪف ﭘﻴﺎدهﺳﺎزي ﻣﺪارﻫﺎي ﻛﻮﭼک ﺑﺪون آﻧﻜﻪ ﻧﻴﺎز ﺑﻪ اﺳﺘﻔﺎده از زﺑﺎنﻫﺎي Verilog ﻳﺎ VHDL ﺑﺎﺷﺪ ﺑﺘﻮان ﻃﺮح ﻣﺪار را ﺑﺮاي اﺑﺰار CAD ﺗﻌﺮﻳﻒ ﻧﻤﻮد ﻛﻪ از اﻳﻦ اﻣﻜﺎن ﻣﻌﻤﻮﻻ ﺑﺎ ﻧﺎم اﻣﻜﺎن ﻃﺮاﺣﻲ ﺷﻤﺎﺗﻴک ﻳﺎد ﻣﻲﺷﻮد. ﻫﺪف از اﻳﻦ آزﻣﺎﻳﺶ اﻳﻦ
اﺳﺖ ﻛﻪ داﻧﺸﺠﻮﻳﺎن از اﻣﻜﺎﻧﺎت ﺷﻤﺎﺗﻴک اﺳﺘﻔﺎده ﻧﻤﻮده و ﻳک ﻣﺪار ﺗﺮﻛﻴﺒﻲ را ﻃﺮاﺣﻲ و ﭘﻴﺎدهﺳﺎزي ﻛﻨﻨﺪ.


___

<h2>
شرح آزمایش اول
</h2>

مدار تركيبي طراحي كنيد كه يك خروجي يك بيتي داشته باشد و خروجي آن وقتي 1 شود كه ورودي
چهاررقمي آن مضربي از 3 باشد. همين آزمايش را براي اعداد مضرب 11 نيز تكرار كنيد. در BCD
طراحي اين مدار فقط مجاز به استفاده از گيت‌هاي پايه هستيد.
  
</div>
