# 概要
本プロジェクトでは，量子ゲート型計算機において，LNNA(Linear Nearest Neighbor Architecture)向けの回路の低コスト化に取り組む．

一般に，2入力ゲートは物理的に隣り合う2ビットにしか適用することができないため，量子回路を実機搭載する際はこの制約を満たすように回路を変形する必要がある．LNNAとは量子ビットが1次元状に並んだアーキテクチャであり，イオントラップ等のハードウェアがこれに当てはまる．

量子ゲート型計算機におけるコスト(量子コスト)は，回路を2入力以下のゲートに分解した後のゲートの個数で評価することができるが，ここでは2入力ゲートの個数のみによる評価を考える．これは，NISQデバイス(Noisy Intermediate-Scale Quantum device)では2入力ゲートのエラー率が1入力ゲートの約10倍と，量子計算の成功率に大きく寄与していることを考慮した結果である．

量子回路をLNNA向けに変形する際は，2入力ゲートの適用先のビットが隣り合うようにswapゲートを挿入する必要がある．しかし，swapゲートを構成するためには2入力ゲートであるcnotゲートを3つ使わなければならなく，多大なコストがかかってしまう．したがって，swapゲートの削減は量子回路の低コスト化に大きく寄与できると期待される．

LNNAにおけるswapゲートの挿入は，バブルソートによる量子ビットの並び替えと捉えることができる．swapゲートの個数を最小化を行う際は，量子ビットの個数をN，2入力ゲートの個数をMとおいたとき，全探索ではΩ((N!)^M)の計算量が，動的計画法による高速化でもΩ((N!)^2 * M)の計算量がかかってしまい，現実的な実行時間で解を求めることはできない．

そこで本プロジェクトでは，swapゲートの個数最小化問題をQUBO模型向けに定式化し，O(N^2 * M)ビットの使用で済むアプローチを提案し，これをAmplifyを用いて実装する．