set ::env(PROJECT_NAME) mesi_isc
set ::env(DESIGN_TOP) mesi_isc
set ::env(DESIGN_DIR) RTL_Benchmark/Verilog/OpenCores_designs/mesi_isc/rtl/src/rtl
set ::env(TOP_VERILOG) RTL_Benchmark/Verilog/OpenCores_designs/mesi_isc/rtl/src/rtl/mesi_isc.v
set ::env(CLOCK_COUNT) 1
set ::env(DOMAIN) OpenCores_designs
