行政院國家科學委員會計畫研究計畫成果報告 
前瞻性調制式頻率合成器於無線寬頻系統之應用研究 
 
計畫編號：NSC 95-2221-E-327-009 
執行期限：95 年 8 月 1 日至 96 年 7 月 31 日 
主持人：彭康峻 國立高雄第一科技大學電通系 
計畫參與人員：黃建華、吳晉綺 國立高雄第一科技大學電通系 
 
一、摘要 
本計畫提出一具有差異積分調制器
(DSM, Delta-Sigma Modulator)之分數式頻
率合成器，能有效抑制分數突波(Fractional 
Spur)現象的產生，進而提升頻譜純淨度及
擁有極高的頻率解析度、極低的相位雜訊且
能迅速穩定切換各頻率間之本地震盪源模
組。根據此一設計，我們完成一頻率範圍為
2.4 GHz~2.5 GHz 之分數式頻率合成器，具
有 305 Hz 之頻率解析度、迴路頻寬 100 
kHz、頻率跳躍 20 MHz 之相位鎖入時間約
17 us，相位雜訊距載波 10 kHz 處約為-94 
dBc/Hz。 
 
關鍵字：鎖相迴路、分數式頻率合成器、差
異積分調制器 
 
二、緣由及目的 
近年來，隨著無線科技的蓬勃發展造就
了無線通訊在人們的日常生活中迅速擴
展，這使得無線通訊產品變成不可或缺的必
需品，例如：行動電話、無線區域網路
(WLAN)、藍芽(Bluetooth)等產品。面對高
品質的通訊訴求，一個穩定精確且純淨的本
地震盪源訊號是迫切須要的，因為這能使訊
號精確傳遞至無線接收端，所以頻率合成器
即成為無線通訊之關鍵性元件[1],[2]。 
    頻率合成器大致上可分為三類：直接數
位頻率合成器、直接類比頻率合成器和間接
頻率合成器 [3],[4],[7]。直接數位頻率合成
器需將弦波訊號取樣儲存至記憶體，並經由
數位類比轉換器 (DAC, Digital-to-Analog 
Converter)恢復傳送至低通濾波器來移除高
頻突波。因為受限於記憶體及數位類比轉換
器之解析度和運算速度，且數位類比轉換器
所產生的雜訊會影響頻譜的純淨度，以致並
不適用於高頻電路。直接類比頻率合成器是
利用二個以上之參考頻率訊號，經由諧波產
生電路、濾波、混頻、倍頻和除頻電路的組
合應用，則可合成出任意頻率解析度訊號，
相對所使用的元件數將會增多，且元件間雜
訊耦合亦會影響頻譜純淨度[5],[6]。而上述
兩種頻率合成器的耗電量及硬體複雜度都
遠大於間接頻率合成器，以致並不適合用於
系統單晶片(SoC, System on Chip)上。 
    間接頻率合成器又稱為鎖相迴路(PLL, 
Phase-Locked Loop)頻率合成器，其是由相
位 頻 率 檢 測 器 (PFD, Phase Frequency 
Detector)、迴路濾波器、壓控震盪器和除頻
器(Frequency Divider)等元件所構成。一般的
頻率合成器大都以整數式(Integer-N)頻率合
成 器 為 主 ， 其 合 成 頻 率 為 參 考 頻 率
(Reference Frequency)的整數倍，因此欲獲得
波器將高頻部份濾除，已達更好之訊號雜
訊比(SNR, Signal to Noise Ratio)。其主要
架構由積分器、量化器及微分器所構成，
動作原理是在量化器之前後加上一組互補
(Complement)之積分器與微分器，當訊號
進入積分器後，頻寬內的低頻訊號被加
強，然後再經量化器將訊號加以量化，同
時也引入因量化誤差所產生之量化雜訊，
最後再由微分器將訊號還原，同時也抑制
頻寬內的量化雜訊。由於一階差異積分器
調制器之雜訊整型能力在轉換為相位誤差
時被抵銷掉，因此需更高階之差異積分調
制器才能有效抑制低頻之量化雜訊，此
外，我們並採用多級雜訊整形 (MASH, 
Multi-Stage Noise Shaping)疊接架構設計
[12],[13]，來避免整個系統進入不穩定狀態
而無法正常運作，而實際電路上可用多位 
 
 
X
X+Y
Y
X
X+Y
Y
X
X+Y
Y
1Z − 1Z− 1Z−
+ +
1Z −1Z−
output
input
- -
 
圖三：三階一級(MASH 1-1-1)差異積分器
等效電路 
 
 
PFD LPF
Multi-Modulus
Divider
3rd Order
Delta-Sigma Modulator
divf
reff vcof
 
圖四：三階差異積分調制器之分數式頻率
合成器 
元累加器來實現，圖三為一個三階一級差
異積分調制器等效電路。 
由於多級雜訊整形疊接架構之差異積
分調制器其輸出為多個位元，因此將其運
用在分數式頻率合成器時，必須將圖一之
雙 模 式 除 頻 器 替 換 成 多 模 數 (Multi 
-Modulus)除頻器，並將模數轉換器由圖三
架構取而代之，即成為運用三階差異積分
調制器之分數式頻率合成器，如圖四所示。 
 
2. 分數式頻率合成器之製作與量測 
為了實際探討利用三階差異積分調制
器之分數式頻率合成器對整體的相位雜訊
和鎖入時間之影響並適用於藍芽系統，本論
文研製一操作頻率範圍介於 2.4~2.5 GHz 之
分數式頻率合成器，並擁有 16 位元之解析
度。此模組電路是採用 Peregrine 公司所開 
 
 
PFD ActiveLoop Filter
Multi-Modulus
Divider
 Peregrines 's PE 3336
3rd Order
Delta-Sigma Modulator
Murata 's
MQE 922-2450
Xilinx Virtex -4  FPGA
output
input
reff U P
DN
 
圖五：運用三階差積分調制器之分數式頻率
合成器架構 
 
 
圖六：運用三階差積分調制器之分數式頻率
合成器模組 
 
圖十：由頻率 2480 MHz 向下跳躍至 2400 
MHz 之鎖入時間量測 
 
五、參考文獻 
[1] S. Haykin, Communication Systems. 4th 
ed. New York: John Wiley & Sons, Inc., 
2001. 
[2] B. Razavi, RF Microelectronics. NJ: 
Prentice Hall, Inc., 1998. 
[3] R. E. Best, Phase-Locked Loops. 3rd ed. 
New York: McGraw-Hill, Inc., 1997. 
[4] R. E. Best, Phase-Locked Loops. 5th ed. 
New York: McGraw-Hill, Inc., 2003. 
[5] D. Jiang and P. V. Brennan, “Investigation 
of Cross-coupling Effects inside a 
Fractional-N Frequency Synthesizer,” 
IEEE Tran. Circuits and Systems, vol. 2 
pp.1338-1341, Aug, 2005. 
[6] T. A. D. Riley, N. M. Filiol, Q. Du, and J. 
Kostamovaara, “Techniques for In-Band 
Phase Noise Reduction in ∆Σ 
Synthesizers,” IEEE Tran. Circuits and 
Systems II, Analog Digit. Signal Process, 
vol. 50, no. 11, pp. 794-803, Nov., 2003. 
[7] B. Razavi, “Challenges in the Design of 
Frequency Synthesizers for Wireless 
Applications,” IEEE Custom Integrated 
Circuits Conf., pp. 395-399, 1997. 
[8] 彭康峻，無線通訊分數式頻率合成器之
現場可程式邏輯陣列電路設計，國立中
山大學電機工程系碩士論文，2000。 
[9] S. Kim and Y. Kim, “A Fractional-N PLL 
Frequency Synthesizer Design,” IEEE 
Proceeding, pp.84-87, 2005. 
[10] X. Li and J. Z. Zhao, “Sigma-Delta 
Fractional-N Frequency Synthesis,” IEEE 
Comm. Technology Conf. ICCT’06, 2006. 
[11] P. Kiss, J. Arias, D. Li, and V. Boccuzzi, 
“Stable High-Order Delta-Sigma Digital 
-to-Analog Converters,” IEEE Trans. 
Circuits and Systems I: Regular Papers, 
vol. 51, pp. 200-205, Jan. 2004. 
[12] B. Miller and R. J. Conley, “A Multiple 
Modulator Fractional Divider,” IEEE 
Tran. Instrumentation and Measurement, 
pp. 578-583, June 1991. 
[13] T. A. Riley, M. A. Copeland, and T. A. 
Kwasniewski, “Delta-Sigma Modulation 
in Fractional-N Frequency Synthesis,” 
IEEE J. Solid State Circuits, Vol. 28, pp. 
553-559, May, 1993. 
[14] 黃建華，應用於藍芽系統之分數式頻率
合成器設計，國立第一科技大學電通系
碩士論文，2007。 
[15] 黃建華，彭康峻，＂應用於藍芽系統之
分數式頻率合成器設計，＂高科大電機
資訊學院 2007 年教師研發成果研討
會，pp. 34-38。 
 
 
