#!/bin/sh -f

cd /home1/BPRN08/VegiJ/VLSI_RN/SV_LABS/mini_project/modulo_10_load_up_down_counter/sim
export DBUS_SESSION_BUS_ADDRESS="unix:abstract=/tmp/dbus-rWWMpzyfVK,guid=e2a3f59ba352b748792806b2667d37c9"
export DISABLE_LIBRARY_MAP_CHECK="1"
export DISPLAY="localhost:21.0"
export FLEXLM_BORROWFILE="/home1/BPRN08/VegiJ/.mavenserver-RH2-borrow.txt"
export GDK_BACKEND="x11"
export HISTCONTROL="ignoredups"
export HISTSIZE="1000"
export HOME="/home1/BPRN08/VegiJ"
export HOSTNAME="mavenserver-RH2"
export LANG="en_IN"
export LD_LIBRARY_PATH="/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/lib:/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/linux64/lib:/usr/local/lib:/home/cad/eda/Questa-sim/questasim/bin:/home/cad/eda/Questa-sim/questasim/bin:/home1/BPRN08/VegiJ/.local/bin:/home1/BPRN08/VegiJ/bin:/usr/local/bin:/usr/bin:/usr/local/sbin:/usr/sbin:/opt/dell/srvadmin/bin"
export LESSOPEN="||/usr/bin/lesspipe.sh %s"
export LICENSE_QUEUE="30"
export LOGNAME="VegiJ"
export LS_COLORS="rs=0:di=38;5;33:ln=38;5;51:mh=00:pi=40;38;5;11:so=38;5;13:do=38;5;5:bd=48;5;232;38;5;11:cd=48;5;232;38;5;3:or=48;5;232;38;5;9:mi=01;05;37;41:su=48;5;196;38;5;15:sg=48;5;11;38;5;16:ca=48;5;196;38;5;226:tw=48;5;10;38;5;16:ow=48;5;10;38;5;21:st=48;5;21;38;5;15:ex=38;5;40:*.tar=38;5;9:*.tgz=38;5;9:*.arc=38;5;9:*.arj=38;5;9:*.taz=38;5;9:*.lha=38;5;9:*.lz4=38;5;9:*.lzh=38;5;9:*.lzma=38;5;9:*.tlz=38;5;9:*.txz=38;5;9:*.tzo=38;5;9:*.t7z=38;5;9:*.zip=38;5;9:*.z=38;5;9:*.dz=38;5;9:*.gz=38;5;9:*.lrz=38;5;9:*.lz=38;5;9:*.lzo=38;5;9:*.xz=38;5;9:*.zst=38;5;9:*.tzst=38;5;9:*.bz2=38;5;9:*.bz=38;5;9:*.tbz=38;5;9:*.tbz2=38;5;9:*.tz=38;5;9:*.deb=38;5;9:*.rpm=38;5;9:*.jar=38;5;9:*.war=38;5;9:*.ear=38;5;9:*.sar=38;5;9:*.rar=38;5;9:*.alz=38;5;9:*.ace=38;5;9:*.zoo=38;5;9:*.cpio=38;5;9:*.7z=38;5;9:*.rz=38;5;9:*.cab=38;5;9:*.wim=38;5;9:*.swm=38;5;9:*.dwm=38;5;9:*.esd=38;5;9:*.jpg=38;5;13:*.jpeg=38;5;13:*.mjpg=38;5;13:*.mjpeg=38;5;13:*.gif=38;5;13:*.bmp=38;5;13:*.pbm=38;5;13:*.pgm=38;5;13:*.ppm=38;5;13:*.tga=38;5;13:*.xbm=38;5;13:*.xpm=38;5;13:*.tif=38;5;13:*.tiff=38;5;13:*.png=38;5;13:*.svg=38;5;13:*.svgz=38;5;13:*.mng=38;5;13:*.pcx=38;5;13:*.mov=38;5;13:*.mpg=38;5;13:*.mpeg=38;5;13:*.m2v=38;5;13:*.mkv=38;5;13:*.webm=38;5;13:*.ogm=38;5;13:*.mp4=38;5;13:*.m4v=38;5;13:*.mp4v=38;5;13:*.vob=38;5;13:*.qt=38;5;13:*.nuv=38;5;13:*.wmv=38;5;13:*.asf=38;5;13:*.rm=38;5;13:*.rmvb=38;5;13:*.flc=38;5;13:*.avi=38;5;13:*.fli=38;5;13:*.flv=38;5;13:*.gl=38;5;13:*.dl=38;5;13:*.xcf=38;5;13:*.xwd=38;5;13:*.yuv=38;5;13:*.cgm=38;5;13:*.emf=38;5;13:*.ogv=38;5;13:*.ogx=38;5;13:*.aac=38;5;45:*.au=38;5;45:*.flac=38;5;45:*.m4a=38;5;45:*.mid=38;5;45:*.midi=38;5;45:*.mka=38;5;45:*.mp3=38;5;45:*.mpc=38;5;45:*.ogg=38;5;45:*.ra=38;5;45:*.wav=38;5;45:*.oga=38;5;45:*.opus=38;5;45:*.spx=38;5;45:*.xspf=38;5;45:"
export MAIL="/var/spool/mail/VegiJ"
export MAKEFLAGS=""
export MAKELEVEL="1"
export MAKE_TERMERR="/dev/pts/71"
export MAKE_TERMOUT="/dev/pts/71"
export MFLAGS=""
export MGLS_LICENSE_FILE="1717@172.16.17.6:1717@172.16.17.5"
export NOVAS_ENABLE_NOBINDDOC_CHECK=""
export NOVAS_LC_ALL="C"
export NOVAS_NO_DUMP_LOGDIR="1"
export OLDPWD="/home1/BPRN08/VegiJ/VLSI_RN/SV_LABS/mini_project/modulo_10_load_up_down_counter"
export OS_LDFLAGS=""
export OVA_UUM="0"
export PATH=".:/home/cad/eda/SYNOPSYS/VC_SPYGLASS_2022.06/vc_static/T-2022.06/bin:/home/cad/eda/SYNOPSYS/Design_compiler/syn/T-2022.03-SP4/bin:/home/cad/eda/SYNOPSYS/VERDI_2022/verdi/T-2022.06-SP1/bin:/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/bin:/home/cad/eda/Questa-sim/questasim/bin:/home/cad/eda/Questa-sim/questasim/bin:/home1/BPRN08/VegiJ/.local/bin:/home1/BPRN08/VegiJ/bin:/usr/local/bin:/usr/bin:/usr/local/sbin:/usr/sbin:/opt/dell/srvadmin/bin"
export PWD="/home1/BPRN08/VegiJ/VLSI_RN/SV_LABS/mini_project/modulo_10_load_up_down_counter/sim"
export SCRIPT_NAME="vcs"
export SCRNAME="vcs"
export SELINUX_LEVEL_REQUESTED=""
export SELINUX_ROLE_REQUESTED=""
export SELINUX_USE_CURRENT_RANGE=""
export SHELL="/bin/bash"
export SHLVL="4"
export SNPSLMD_LICENSE_FILE="27020@mavenserver-rh1:27021@mavenserver-RH2"
export SNPS_INTERNAL_VCS_LINUX_OS="linux"
export SNPS_LINT_INTERNAL_SETUP_WIZARD="1"
export SNPS_VCS_CLANG_PATH="/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/linux64/clang"
export SNPS_VCS_INTERNAL_CURR_PID="1103980"
export SNPS_VCS_INTERNAL_MEMPRELOAD_USE_LIBC="1"
export SNPS_VCS_INTERNAL_ROOT_PID="1103980"
export SNPS_VCS_INTERNAL_ROOT_START_TIME="1719483300.650898096"
export SNPS_VERDI_INTERNAL_LP_XML_NEW_FLOW="1"
export SSH_CLIENT="172.16.19.62 46574 22"
export SSH_CONNECTION="172.16.19.62 46574 172.16.17.6 22"
export SSH_TTY="/dev/pts/71"
export SYNOPSYS_SIM="/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1"
export S_COLORS="auto"
export TERM="xterm-256color"
export TOOL_HOME="/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/linux64"
export TURBO_LOG_DIR="/tmp/vcs_20240627101500_1103980"
export UNAME="/bin/uname"
export USER="VegiJ"
export VCS_ARCH="linux64"
export VCS_ARG_ADDED_FOR_TMP="1"
export VCS_COM="/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/linux64/bin/vcs1"
export VCS_DEPTH="0"
export VCS_EXEC_DONE="1"
export VCS_HOME="/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1"
export VCS_LCAMSG_PRINT_OFF="1"
export VCS_LOG_FILE="comp.log"
export VCS_MODE_FLAG="64"
export VCS_MX_HOME_INTERNAL="1"
export VCS_PATHMAP_PRELOAD_DONE="1"
export VCS_TARGET_ARCH="linux64"
export VCS_USER_OPTIONS="-full64 -l comp.log -sverilog -debug_access+all -kdb -lca -P /home/cad/eda/SYNOPSYS/VERDI_2022/verdi/T-2022.06-SP1/share/PLI/VCS/LINUX64/novas.tab /home/cad/eda/SYNOPSYS/VERDI_2022/verdi/T-2022.06-SP1/share/PLI/VCS/LINUX64/pli.a ../rtl/mod10_counter.v +incdir+../env +incdir+../env_lib +incdir+../test ../env_lib/mod_if.sv ../test/mod_pkg.sv ../test/top.sv"
export VC_SG_ELITE="1"
export VC_STATIC_HOME="/home/cad/eda/SYNOPSYS/VC_SPYGLASS_2022.06/vc_static/T-2022.06"
export VERDI_HOME="/home/cad/eda/SYNOPSYS/VERDI_2022/verdi/T-2022.06-SP1"
export VMR_MODE_FLAG="64"
export XDG_DATA_DIRS="/home1/BPRN08/VegiJ/.local/share/flatpak/exports/share:/var/lib/flatpak/exports/share:/usr/local/share:/usr/share"
export XDG_RUNTIME_DIR="/run/user/4723"
export XDG_SESSION_ID="114216"
export _="/usr/bin/time"
export sysc_uni_pwd="/home1/BPRN08/VegiJ/VLSI_RN/SV_LABS/mini_project/modulo_10_load_up_down_counter/sim"
export which_declare="declare -f"
unset TURBO_LOG_DIR ;\rm -rf simv.daidir/elabcomLog ;/home/cad/eda/SYNOPSYS/VCS/vcs/T-2022.06-SP1/linux64/bin/elabcom -logdir simv.daidir/elabcomLog  -simvdaidir simv.daidir  -lib simv.daidir/work  -saveLevel  -elab simv.daidir/kdb -simflow -simdir simv.daidir/kdb_libs -topfile simv.daidir/.elabcomTopFile -pkgfile simv.daidir/.elabcomPkgFile -ssv -ssy  -Lf work +disable_message+C00380+C00381 +disable_message+C00388+C00389  >& /dev/null  && echo Success >& simv.daidir/.elabcomReport || echo Fail >& simv.daidir/.elabcomReport; \rm -rf simv.daidir/work.lib++ simv.daidir/kdb_libs/ 
sed -i -e 's/^ELAB=FALSE$/ELAB=TRUE/' simv.daidir/simv.kdb 
