# 同步电路与异步电路

## 定义
根据时钟控制方式，[[时序逻辑电路]]分为同步和异步两类。同步电路所有[[触发器]]由统一时钟CLK控制，状态同步变化；异步电路触发器时钟不统一或无时钟，状态异步变化。同步电路设计简单、工作可靠，是主流；异步电路速度快但设计复杂。选择取决于应用需求和设计复杂度平衡。

## 核心内容
**同步电路**：
**特点**：
1. 统一时钟源控制所有触发器
2. 状态同步变化（同一时钟沿）
3. 便于设计和分析
4. 工作可靠，易于测试
5. 时钟频率受限于最慢路径

**优点**：
- 设计方法成熟（状态机方法）
- 时序关系明确
- 易于仿真和调试
- 抗干扰能力强

**缺点**：
- 需要时钟分配网络
- 功耗较大（时钟树）
- 速度受时钟限制

**典型应用**：
CPU、存储器、数字信号处理、大部分数字系统

**异步电路**：
**特点**：
1. 无统一时钟或部分触发器时钟不同
2. 状态异步变化
3. 响应速度快（无需等时钟）
4. 设计复杂，易出错

**优点**：
- 速度快（按需响应）
- 功耗低（无时钟树）
- 无时钟偏斜问题

**缺点**：
- 设计困难，工具支持少
- 易产生[[竞争冒险]]
- 难以测试和调试
- 可能不稳定

**典型应用**：
异步FIFO、握手协议、部分高速电路

**比较**：
| 特性 | 同步电路 | 异步电路 |
|------|----------|----------|
| 时钟 | 统一时钟 | 无/多时钟 |
| 设计 | 简单成熟 | 复杂困难 |
| 速度 | 受时钟限制 | 快速响应 |
| 功耗 | 较高 | 较低 |
| 可靠性 | 高 | 较低 |

**设计建议**：
- 一般情况优先用同步设计
- 跨时钟域用同步器处理
- 异步复位+同步释放
- 关键路径考虑时序约束

## 应用场景
同步：CPU、FPGA主体、数字信号处理器、存储器；异步：异步FIFO、握手接口、低功耗模块。

## 注意事项
- 同步电路主流，设计简单可靠
- 异步电路高速低功耗但设计难
- 跨时钟域需特殊处理
- 实际系统常混合使用

## 关联知识
与 [[时序逻辑电路]]、[[触发器]]、[[计数器]]、[[状态机]]、[[竞争冒险]] 相关。
