# 要求事項
- RenesasエレクトロニクスのCPU RA8P1のマルチコアのアーキテクチャを 要求事項詳細 の観点で解析してマークダウンのレポートを作成してください。
- マークダウンのレポートはdoc/analysis_report/ra8p1_multi_core_architecture.md で保存してください。

## 要求事項詳細
- RA8P1のCortex-M85コア、Cortex-M33コアを以下の観点で解説してください。
  - Cortex-M85コア、Cortex-M33コアの両方でできることを解説してください。
  - Cortex-M85コアはできて、Cortex-M33コアができない制約があれば解説してください。
  - Cortex-M85コアはできなくて、Cortex-M33コアができる制約があれば解説してください。
  - Cortex-M85コア、Cortex-M33コアの禁止事項ががあれば解説してください。

- RA8P1のCortex-M85コア、Cortex-M33コアが制御できるペリフェラルに制約はあるのか解説してください。
  - ペリフェラルのxx機能はCortex-M85コアが制御できるが、Cortex-M33コアは制御できないなど
  - ペリフェラルのxx機能はCortex-M85コアが制御できないが、Cortex-M33コアは制御できるなど
  - GPIOをCortex-M85コア、Cortex-M33それぞれが同じタイミングで制御するなどが考えられるが、そもそもGPIOの制御が重複できないのか、それともプラグラマーが制御が重複しないように考慮してプログラミングするのか、そのあたりを解説してほしい。

- RA8P1のCortex-M85コア、Cortex-M33コアのメモリ空間の制約を教えてください。
  - メモリ空間はCortex-M85コアとCortex-M33コアは共有しているのか?それともCortex-M85コアが見えるアドレス領域、Cortex-M33コアが見えるアドレス領域は分かれていて、独立している?

- RA8P1のCortex-M85コア、Cortex-M33コアのブートシーケンスについて解説してください。

- RA8P1のCortex-M85コア、Cortex-M33コアのブ割り込みについて解説してください。
  - 割り込みベクタはCortex-M85コアとCortex-M33コアにそれぞれ独立して存在しているのか?

- RA8P1のCortex-M85コア、Cortex-M33コアの連携（コア間の通信）について解説してください。
  - 通信の手法、同期をとる仕組み、排他制御を知りたい。

- RA8P1のマルチコアのプロジェクトを作成した。ディレクトリ名 e2studio, e2studio_CPU0, e2studio_CPU1 。このプロジェクトについて解説してください。
  - ブートシーケンスを知りたい。
  - GPIO、メモリをどのように使っているのかを知りたい。
  - コア間通信をしていれば知りたい。

