# 4位加法器模块说明

## 模块功能
该模块实现了一个4位加法器，能够对两个4位二进制数进行加法运算，并处理进位输入和进位输出。

## 端口定义
| 端口名 | 方向 | 位宽 | 描述 |
|--------|------|------|------|
| a | input | [3:0] | 4位被加数 |
| b | input | [3:0] | 4位加数 |
| cin | input | 1 | 进位输入 |
| sum | output | [3:0] | 4位和输出 |
| cout | output | 1 | 进位输出 |

## 实现原理
该设计采用简洁的RTL编码风格，通过将4位输入扩展为5位向量并进行加法运算来实现功能：
1. 将4位输入a和b分别扩展为5位向量（最高位补0）
2. 将两个5位向量与进位输入cin相加
3. 结果的低4位作为和输出sum，最高位作为进位输出cout

## 代码特点
- 使用组合逻辑实现，无时钟信号
- 代码简洁，易于理解和维护
- 利用Verilog内置运算符，提高设计效率
- 符合可综合编码规范

## 应用场景
- ALU（算术逻辑单元）设计
- 处理器数据路径
- 数字信号处理
- 通用数字电路设计

## 时序特性
作为组合逻辑电路，该模块的性能取决于：
- 输入信号的建立时间
- 输出信号的传播延迟
- FPGA/ASIC的工艺特性

在实际应用中，应根据系统时钟频率进行时序分析和约束。

## 测试平台
提供了完整的测试平台four_bit_adder_tb.v，包含以下测试：
1. 基本功能测试：覆盖典型用例和边界条件
2. 进位测试：验证进位输入和输出功能
3. 穷举测试：遍历所有512种可能的输入组合

测试平台会自动验证结果正确性并报告测试通过/失败状态。