[
  {
    "name": "譚巽言",
    "email": "sytan@ntut.edu.tw",
    "latestUpdate": "2024-05-22 12:34:09",
    "objective": "1. 簡介； \n2. 組合邏輯系統設計；\n3. 標準組合邏輯模組；\n4. 算術組合模組與網路；\n5. 順序邏輯系統設計；\n6. 標準順序邏輯模組；\n7. RTL 系統；\n8. 資料及控制子系統；\n9. 微處理器設計。\n10. 數位系統設計之原則與方法；\n11.ASM (Algorithm StateMachine) Chart 之應用與序向邏輯方法：傳統式合成法、多工器控制法、One-Hot 法、ROM-Based 法；\n12.ASIC 所需之基本 SSI/MSI 元件；\n13. 使用 SSI/MSI 基本元件解決邏輯問題；\n14. 採用數位系統設計之原理與方法，利用 ASIC 之基本元件，再配合基本閘設計 ALU、CPU 控制器、中斷控制器、DMA 控制器等 IC 元件；\n15.Bit-Slice 計算機設計；\n16. 微程式設計；\n17.Hardwired CPU 設計。",
    "schedule": "Week 1     Fundamentals of Logic Design \nWeek 2-3   Introduction to Verilog\nWeek 4-6   Design Examples\nWeek 7-8   Programmable Logic Devices\nWeek 9     Middle term examination\nWeek 10    State Machine Charts and Microprogramming\nWeek 11-12 Floating-Point Arithmetic\nWeek 13-14 Verilog simulation\nWeek 15    Design with Field Programmable Gate Arrays\nWeek 16    Design of a RISC Microprocessor\nWeek 17    VLSI Realizations of Digital systems\nWeek 18    Final term examination",
    "scorePolicy": "Midterm Exam 100 points\nFinal Exam   100 points\nHomework     100 points\n----------------------------------\nFinal grade = Total / 3",
    "materials": "Textbook: \nCharles Roth, Lizy Kurian John, and Byeong Kil Lee, Digital Systems Design Using Verilog, International Edition, 2016, Cengage Learning\n\nReferences:\n1. M. Morris Mano, Charles R. Kime, and Tom Martin, Logic and Computer \nDesign Fundamentals, 5th Edition, 2016, Pearson Prentice Hall.\n2. M. Morris Mano, M. D. Ciletti, Digital Design, 6th Ed.,  2018, Pearson Prentice Hall.",
    "consultation": "同學如有課程問題請 email: sytan@mail.ntut.edu.tw 課程其他資料將透過 Line 群組公布",
    "remarks": "因應疫情可能會調整授課內容、授課方式、評分項目與配分。如果無法實體上課，預定使用 Teams 於原定上課時間遠距上課，細節再另行公布。同學如有課程問題請 email: sytan@mail.ntut.edu.tw 課程其他資料將透過 Line 群組公布",
    "foreignLanguageTextbooks": true
  }
]
