---
tags:
    - 研究メモ
---

# 基礎知識
## 制御工学
極：伝達関数の分母多項式の根

ゼロ点：伝達関数の分子多項式の根

## LSI常識設計
DC解析 - 全ての電圧・電流源を一定に保った場合の最終値(容量はオープン(0F), インダクタはショート(0H))

AC解析 - DC解析でバイアス点を求める。バイアス点周りで直線近似(偏微分)。曲線をなぞらない

TRAN解析 - 必要な時間までニュートンラプソン法を用いてシミュレーション

HB(ハーモニックバランス解析) - AC解析とTRAN解析の中間　該当周波数での定常動作状態をシミュレーション


# AD変換
ENOB - 有効ビット数(分解可能な最大ビット数)

## コヒーレントサンプリング
入力信号Vinとサンプリングクロックが一つのクロック信号により同期

単一の信号源から入力信号とサンプリングクロックを発生するためジッタに強い測定法

## ジッタ
サンプリングタイミングの変動により特性(SNR)が劣化すること

正弦波の周波数$f$が高いほどSNRは大きく劣化する

# CMOS入門
ソース接地増幅回路の電圧利得$A_{0}$は
$$A_{o} = v_{out}/v_{in} = -g_{m}R_{out}^{eff}$$
ただし
$$R_{out}^{eff} = [1/r_{on} + 1/r_{op}]^{-1}$$

出力端子に寄生する容量$C_{out}$と出力抵抗$R_{out}^{eff}$の大きい増幅回路ほど高周波数領域の信号を増幅することが苦手

ソース接地回路は入力許容範囲が狭いという問題があるため単体では使いづらい
入力電圧のレベル合わせを余り深刻に考えずに回路接続ができる方法が差動回路

参照電源回路にはカレントミラー回路が用いられる
出力電圧の下限を下げるために特殊な回路構成をとっている
参照電流源や電圧源はダイオード特性から作り出せる

増幅回路が十分大きな利得Aを持っていれば、利得の大きさによらず入力信号の$1/\beta_{F}$倍の値が出力される

帰還がない場合の増幅回路の周波数特性
$$A(s) = \frac{A_{0}}{1+\frac{s}{\omega_{p}}}$$
ここで、$\omega_{p}$は最小の遮断周波数で、利得は$\omega_{p}$以下の低周波側では一定、それ以上の高周波領域では$-20dB/dec$で低下することがわかる

帰還がある場合の増幅回路の周波数特性
$$A(s) = \frac{A_{0}}{1+A_{0}\beta_{f}}{\frac{1}{1+\frac{s}{\omega_{p}(1+A_{0}\beta_{f})}}}$$
低周波領域の利得は元の増幅回路の利得の$\frac{1}{1+A_{0}\beta_{f}}$倍になるが、遮断周波数は逆に$\omega_{p}(1+A_0\beta_{F})$にまで伸びる

帰還による利得の低下は増幅回路の多段接続で補う

opアンプにカスコード差動増幅回路を用いる - 入出力電圧範囲が狭い

折り返しカスコード差動増幅回路を用いると電圧利得が大きくなり、入出力電圧範囲も広くなるが動作に関与するMOSFETの数が大きいので占有面積が大きく、電流経路が増えたので消費電力が大きくなる

利得強化型カスコードは出力抵抗を増加させることで利得を大きくすることができる。しかし、高速性や消費電力に難点がある

<details>出力の100%を入力に戻す回路<summary>ユニティ・ゲイン・バッファ 
</details>
</summary>

ユニティ・ゲイン・バッファの過渡応答特性を考えると、応答特性から$p_1$と$p_2$の関係を、$$p_2=2A_0p_1$$程度にすることが望ましいことがわかる

$A_0$の大きなOPアンプの場合$p_1$を小さくしないと回路が発振してしまうことがわかる

そこでミラーキャパシタを加えることで極分離をさせ、$p_1$を低周波側に、$p_2$を高周波側にシフトする

# リングオシレーター
奇数個のインバータ回路を環状に接続することでインバータの伝搬遅延を利用して発振する発振回路である

# PLL(Phase Locked Loop)
入力される周期的な信号を元にフィードバック制御を加えて、別の発振器から位相が同期した信号を出力する電子回路

