memory[0]=38921
memory[1]=41056
memory[2]=38922
memory[3]=41120
memory[4]=38923
memory[5]=43104
memory[6]=38924
memory[7]=43168
memory[8]=12288
memory[9]=5
memory[10]=6
memory[11]=0
memory[12]=0


@@@
state:
	pc 0
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 0
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 0
		reg[ ZF ] 0
end state

@@@
state:
	pc 1
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 0
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 9
		reg[ ZF ] 0
end state

@@@
state:
	pc 2
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 0
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 9
		reg[ ZF ] 0
end state

@@@
state:
	pc 3
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 0
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 10
		reg[ ZF ] 0
end state

@@@
state:
	pc 4
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 0
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 6
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 10
		reg[ ZF ] 0
end state

@@@
state:
	pc 5
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 0
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 6
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 11
		reg[ ZF ] 0
end state

@@@
state:
	pc 6
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 5
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 6
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 11
		reg[ ZF ] 0
end state

@@@
state:
	pc 7
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 5
		mem[ 12 ] 0
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 6
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 12
		reg[ ZF ] 0
end state

@@@
state:
	pc 8
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 5
		mem[ 12 ] 6
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 6
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 12
		reg[ ZF ] 0
end state
machine halted
total of 9 instructions executed
final state of machine:

@@@
state:
	pc 9
	memory:
		mem[ 0 ] 38921
		mem[ 1 ] 41056
		mem[ 2 ] 38922
		mem[ 3 ] 41120
		mem[ 4 ] 38923
		mem[ 5 ] 43104
		mem[ 6 ] 38924
		mem[ 7 ] 43168
		mem[ 8 ] 12288
		mem[ 9 ] 5
		mem[ 10 ] 6
		mem[ 11 ] 5
		mem[ 12 ] 6
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 5
		reg[ 4 ] 0
		reg[ 5 ] 6
		reg[ 6 ] 0
		reg[ 7 ] 0
		reg[ BR ] 0
		reg[ IR ] 12
		reg[ ZF ] 0
end state
