== Выбор технологии изготовления и библиотек элементов и макросов памяти

При достижении технологических норм порядка 20 нанометров стало ясно, что в связи с возрастающей ролью паразитных короткоканальных эффектов, ростом токов утечек и других факторов, дальнейшее улучшение характеристик полупроводниковых приборов не может выполняться исключительно за счет  масштабирования существующих технологий. Необходим был переход от планарной реализации транзисторов к иной структуре, которая позволила бы продолжить дальнейшее развитие микроэлектроники и улучшение характеристик по быстродействию, занимаемой площади и мощности потребления. 
  Анализ технического задания показал, что для достижения требуемых характеристик по быстродействию и энергопотреблению, будет недостаточно планарной технологии. Причина, по которой планарная технология не подходит для дальнейшего масштабирования состоит в том, что уменьшение размера транзистора приводит к потере контроля над каналом со стороны затвора. Как следствие чрезвычайно возрастают токи утечки. Улучшения планарной технологии, такие как изменение типа подзатворного диэлектрика, не дали достаточный положительный результат.
   Для решения описанных проблем были разработаны транзисторы FinFET. Их структура в сравнении со структурой планарного транзистора представлена на рисунке <<figure-fin_vs_planar>> В отличие от планарной технологии, канал выполнен в виде тонкой вертикальной кремниевой структуры (плавник, англ. Fin), которая с трех сторон окружена затвором.
[#figure-fin_vs_planar]
.Сравнение структуры планарного (а) и FinFET (b) транзисторов
image::fin_vs_planar.png[fin_vs_planar]
Такая структура обеспечивает лучший электростатический контроль заряда в канале. Благодаря этому уменьшаются токи утечки, а также увеличивается крутизна переходной характеристики, что ведет к увеличению быстродействия транзисторов. 
  Также FinFET транзисторы не нуждаются в дополнительном легировании области канала. Из-за этого наблюдается меньшая вариация параметров от транзистора к транзистору. 
 Применение FinFET позволяет уменьшить влияние большого количества короткоканальных эффектов, в частности: 

* DIBL(англ. Drain Induced Barrier Lowering) — влияние напряжения на стоке на эффективное значение порогового напряжения;
* GIDL(англ. Gate Induced Leakage Current) — токи утечки стока, индуцированные затвором;
* CLM(англ. Channel Lengh Modulation) — эффект модуляции длины канала(уменьшение эффективной длины канала за счет увеличения обедненной области p-n перехода стока).
     
В результате можно выделить следующие преимущества FinFET технологии:

* Более высокое быстродействие;
* Подавление геометрических короткоканальных эффектов;
* Высокое отношение токов в открытом и закрытом состоянии ;
* Меньший ток утечки и динамическое потребление;
* Возможность реализации более высокой степени интеграции.

По данным сравнительного анализа технологий TSMC 16нм и 28нм, проведенного компанией Synopsys, применение FinFET технологии дает преимущество до 50% в площади и более чем 30% в производительности. На рисунке <<figure-ris2>> представлены результаты данного сравнения.
[#ris2.jpg]
.Сравнение технологий по площади и быстродействию
image::ris2.jpg[ris2]

Также наблюдается значительное снижение доли утечек в общей мощности для системы на кристалле, что отражено на рисунке <<figure-ris3>>.
[#ris3.jpg]
.Доля утечек в общем потребления
image::ris3.jpg[ris3]
Существуют 4 крупных компании, которые имеют фабрики, способные осуществлять производство микроэлектронной продукции на основе FinFET транзисторов. Это TSMC, Intel и Samsung и Global Foundries. На сегодняшний день большинство компаний предлагают несколько вариаций FinFET технологий. Они представлены в таблице <<table-review>>.

[#table-review,width="100%",cols="^2,^2,^2,^2,^2,^2,^2,^2,^2",options="header"]
.Сравнение FinFET-технологий TSMC, Intel и Samsung
|=======================
|№ 2+^|TSMC 2+^|Intel 2+^|Samsung 2+^|Global Foundries
||Тех. проц. (год)|Название|Тех. проц. (год)|Название|Тех. проц. (год)|Название|Тех. проц. (год)|Название
|1|"16/12нм (2015, 2017)"|"16FF, 16FF+, 16FFC, 12FFC, 12FFN"|"22нм (2011, 2013)"|"P1270 (CPU), P1271 (SoC), 22FFL (P1222)"|"14нм (2015)"|"14LPE, 14LPP, 14LPC 14LPU"|"14/12нм (2017, 2018)"|14LPP/12LP
|2|10нм (2017)|10FF|"14нм (2014)"|"P1272 (CPU), P1273 (SoC)"|"10нм (2017)"|"10LPE, 10LPP, 10LPU"||
|3|7нм (2018)|"N7, N7P, N7+"|"10нм (2018)"|"P1274 (CPU), P1275 (SoC)"|"7нм (2019)"|"7LPE, 7LPP"||
|4|5нм (2020)|"N5, N5P"|||"5нм (2020)"|5LPP||
|=======================
