
AVRASM ver. 2.2.8  C:\Users\mathe\Documents\Atmel Studio\7.0\AssemblerApplication3\AssemblerApplication3\main.asm Wed Dec 14 11:41:54 2022

[builtin](2): Including file 'C:/Program Files (x86)\Atmel\Studio\7.0\Packs\atmel\ATmega_DFP\1.7.374\avrasm\inc\m328Pdef.inc'
C:\Users\mathe\Documents\Atmel Studio\7.0\AssemblerApplication3\AssemblerApplication3\main.asm(30): warning: Register r26 already defined by the .DEF directive
C:\Users\mathe\Documents\Atmel Studio\7.0\AssemblerApplication3\AssemblerApplication3\main.asm(31): warning: Register r27 already defined by the .DEF directive
C:\Users\mathe\Documents\Atmel Studio\7.0\AssemblerApplication3\AssemblerApplication3\main.asm(32): warning: Register r28 already defined by the .DEF directive
[builtin](2): Including file 'C:/Program Files (x86)\Atmel\Studio\7.0\Packs\atmel\ATmega_DFP\1.7.374\avrasm\inc\m328Pdef.inc'
                                 
                                 ; Program 8.1 ? LED Blinker
                                 
                                 ;***** Created: 2011-02-09 12:03 ******* Source: ATmega328P.xml **********
                                 ;*************************************************************************
                                 ;* A P P L I C A T I O N   N O T E   F O R   T H E   A V R   F A M I L Y
                                 ;* 
                                 ;* Number            : AVR000
                                 ;* File Name         : "m328Pdef.inc"
                                 ;* Title             : Register/Bit Definitions for the ATmega328P
                                 ;* Date              : 2011-02-09
                                 ;* Version           : 2.35
                                 ;* Support E-mail    : avr@atmel.com
                                 ;* Target MCU        : ATmega328P
                                 ;* 
                                 ;* DESCRIPTION
                                 ;* When including this file in the assembly program file, all I/O register 
                                 ;* names and I/O register bit names appearing in the data book can be used.
                                 ;* In addition, the six registers forming the three data pointers X, Y and 
                                 ;* Z have been assigned names XL - ZH. Highest RAM address for Internal 
                                 ;* SRAM is also defined 
                                 ;* 
                                 ;* The Register names are represented by their hexadecimal address.
                                 ;* 
                                 ;* The Register Bit names are represented by their bit number (0-7).
                                 ;* 
                                 ;* Please observe the difference in using the bit names with instructions
                                 ;* such as "sbr"/"cbr" (set/clear bit in register) and "sbrs"/"sbrc"
                                 ;* (skip if bit in register set/cleared). The following example illustrates
                                 ;* this:
                                 ;* 
                                 ;* in    r16,PORTB             ;read PORTB latch
                                 ;* sbr   r16,(1<<PB6)+(1<<PB5) ;set PB6 and PB5 (use masks, not bit#)
                                 ;* out   PORTB,r16             ;output to PORTB
                                 ;* 
                                 ;* in    r16,TIFR              ;read the Timer Interrupt Flag Register
                                 ;* sbrc  r16,TOV0              ;test the overflow flag (use bit#)
                                 ;* rjmp  TOV0_is_set           ;jump if set
                                 ;* ...                         ;otherwise do something else
                                 ;*************************************************************************
                                 
                                 #ifndef _M328PDEF_INC_
                                 #define _M328PDEF_INC_
                                 
                                 
                                 #pragma partinc 0
                                 
                                 ; ***** SPECIFY DEVICE ***************************************************
                                 .device ATmega328P
                                 #pragma AVRPART ADMIN PART_NAME ATmega328P
                                 .equ	SIGNATURE_000	= 0x1e
                                 .equ	SIGNATURE_001	= 0x95
                                 .equ	SIGNATURE_002	= 0x0f
                                 
                                 #pragma AVRPART CORE CORE_VERSION V2E
                                 
                                 
                                 ; ***** I/O REGISTER DEFINITIONS *****************************************
                                 ; NOTE:
                                 ; Definitions marked "MEMORY MAPPED"are extended I/O ports
                                 ; and cannot be used with IN/OUT instructions
                                 .equ	UDR0	= 0xc6	; MEMORY MAPPED
                                 .equ	UBRR0L	= 0xc4	; MEMORY MAPPED
                                 .equ	UBRR0H	= 0xc5	; MEMORY MAPPED
                                 .equ	UCSR0C	= 0xc2	; MEMORY MAPPED
                                 .equ	UCSR0B	= 0xc1	; MEMORY MAPPED
                                 .equ	UCSR0A	= 0xc0	; MEMORY MAPPED
                                 .equ	TWAMR	= 0xbd	; MEMORY MAPPED
                                 .equ	TWCR	= 0xbc	; MEMORY MAPPED
                                 .equ	TWDR	= 0xbb	; MEMORY MAPPED
                                 .equ	TWAR	= 0xba	; MEMORY MAPPED
                                 .equ	TWSR	= 0xb9	; MEMORY MAPPED
                                 .equ	TWBR	= 0xb8	; MEMORY MAPPED
                                 .equ	ASSR	= 0xb6	; MEMORY MAPPED
                                 .equ	OCR2B	= 0xb4	; MEMORY MAPPED
                                 .equ	OCR2A	= 0xb3	; MEMORY MAPPED
                                 .equ	TCNT2	= 0xb2	; MEMORY MAPPED
                                 .equ	TCCR2B	= 0xb1	; MEMORY MAPPED
                                 .equ	TCCR2A	= 0xb0	; MEMORY MAPPED
                                 .equ	OCR1BL	= 0x8a	; MEMORY MAPPED
                                 .equ	OCR1BH	= 0x8b	; MEMORY MAPPED
                                 .equ	OCR1AL	= 0x88	; MEMORY MAPPED
                                 .equ	OCR1AH	= 0x89	; MEMORY MAPPED
                                 .equ	ICR1L	= 0x86	; MEMORY MAPPED
                                 .equ	ICR1H	= 0x87	; MEMORY MAPPED
                                 .equ	TCNT1L	= 0x84	; MEMORY MAPPED
                                 .equ	TCNT1H	= 0x85	; MEMORY MAPPED
                                 .equ	TCCR1C	= 0x82	; MEMORY MAPPED
                                 .equ	TCCR1B	= 0x81	; MEMORY MAPPED
                                 .equ	TCCR1A	= 0x80	; MEMORY MAPPED
                                 .equ	DIDR1	= 0x7f	; MEMORY MAPPED
                                 .equ	DIDR0	= 0x7e	; MEMORY MAPPED
                                 .equ	ADMUX	= 0x7c	; MEMORY MAPPED
                                 .equ	ADCSRB	= 0x7b	; MEMORY MAPPED
                                 .equ	ADCSRA	= 0x7a	; MEMORY MAPPED
                                 .equ	ADCH	= 0x79	; MEMORY MAPPED
                                 .equ	ADCL	= 0x78	; MEMORY MAPPED
                                 .equ	TIMSK2	= 0x70	; MEMORY MAPPED
                                 .equ	TIMSK1	= 0x6f	; MEMORY MAPPED
                                 .equ	TIMSK0	= 0x6e	; MEMORY MAPPED
                                 .equ	PCMSK1	= 0x6c	; MEMORY MAPPED
                                 .equ	PCMSK2	= 0x6d	; MEMORY MAPPED
                                 .equ	PCMSK0	= 0x6b	; MEMORY MAPPED
                                 .equ	EICRA	= 0x69	; MEMORY MAPPED
                                 .equ	PCICR	= 0x68	; MEMORY MAPPED
                                 .equ	OSCCAL	= 0x66	; MEMORY MAPPED
                                 .equ	PRR	= 0x64	; MEMORY MAPPED
                                 .equ	CLKPR	= 0x61	; MEMORY MAPPED
                                 .equ	WDTCSR	= 0x60	; MEMORY MAPPED
                                 .equ	SREG	= 0x3f
                                 .equ	SPL	= 0x3d
                                 .equ	SPH	= 0x3e
                                 .equ	SPMCSR	= 0x37
                                 .equ	MCUCR	= 0x35
                                 .equ	MCUSR	= 0x34
                                 .equ	SMCR	= 0x33
                                 .equ	ACSR	= 0x30
                                 .equ	SPDR	= 0x2e
                                 .equ	SPSR	= 0x2d
                                 .equ	SPCR	= 0x2c
                                 .equ	GPIOR2	= 0x2b
                                 .equ	GPIOR1	= 0x2a
                                 .equ	OCR0B	= 0x28
                                 .equ	OCR0A	= 0x27
                                 .equ	TCNT0	= 0x26
                                 .equ	TCCR0B	= 0x25
                                 .equ	TCCR0A	= 0x24
                                 .equ	GTCCR	= 0x23
                                 .equ	EEARH	= 0x22
                                 .equ	EEARL	= 0x21
                                 .equ	EEDR	= 0x20
                                 .equ	EECR	= 0x1f
                                 .equ	GPIOR0	= 0x1e
                                 .equ	EIMSK	= 0x1d
                                 .equ	EIFR	= 0x1c
                                 .equ	PCIFR	= 0x1b
                                 .equ	TIFR2	= 0x17
                                 .equ	TIFR1	= 0x16
                                 .equ	TIFR0	= 0x15
                                 .equ	PORTD	= 0x0b
                                 .equ	DDRD	= 0x0a
                                 .equ	PIND	= 0x09
                                 .equ	PORTC	= 0x08
                                 .equ	DDRC	= 0x07
                                 .equ	PINC	= 0x06
                                 .equ	PORTB	= 0x05
                                 .equ	DDRB	= 0x04
                                 .equ	PINB	= 0x03
                                 
                                 
                                 ; ***** BIT DEFINITIONS **************************************************
                                 
                                 ; ***** USART0 ***********************
                                 ; UDR0 - USART I/O Data Register
                                 .equ	UDR0_0	= 0	; USART I/O Data Register bit 0
                                 .equ	UDR0_1	= 1	; USART I/O Data Register bit 1
                                 .equ	UDR0_2	= 2	; USART I/O Data Register bit 2
                                 .equ	UDR0_3	= 3	; USART I/O Data Register bit 3
                                 .equ	UDR0_4	= 4	; USART I/O Data Register bit 4
                                 .equ	UDR0_5	= 5	; USART I/O Data Register bit 5
                                 .equ	UDR0_6	= 6	; USART I/O Data Register bit 6
                                 .equ	UDR0_7	= 7	; USART I/O Data Register bit 7
                                 
                                 ; UCSR0A - USART Control and Status Register A
                                 .equ	MPCM0	= 0	; Multi-processor Communication Mode
                                 .equ	U2X0	= 1	; Double the USART transmission speed
                                 .equ	UPE0	= 2	; Parity Error
                                 .equ	DOR0	= 3	; Data overRun
                                 .equ	FE0	= 4	; Framing Error
                                 .equ	UDRE0	= 5	; USART Data Register Empty
                                 .equ	TXC0	= 6	; USART Transmitt Complete
                                 .equ	RXC0	= 7	; USART Receive Complete
                                 
                                 ; UCSR0B - USART Control and Status Register B
                                 .equ	TXB80	= 0	; Transmit Data Bit 8
                                 .equ	RXB80	= 1	; Receive Data Bit 8
                                 .equ	UCSZ02	= 2	; Character Size
                                 .equ	TXEN0	= 3	; Transmitter Enable
                                 .equ	RXEN0	= 4	; Receiver Enable
                                 .equ	UDRIE0	= 5	; USART Data register Empty Interrupt Enable
                                 .equ	TXCIE0	= 6	; TX Complete Interrupt Enable
                                 .equ	RXCIE0	= 7	; RX Complete Interrupt Enable
                                 
                                 ; UCSR0C - USART Control and Status Register C
                                 .equ	UCPOL0	= 0	; Clock Polarity
                                 .equ	UCSZ00	= 1	; Character Size
                                 .equ	UCPHA0	= UCSZ00	; For compatibility
                                 .equ	UCSZ01	= 2	; Character Size
                                 .equ	UDORD0	= UCSZ01	; For compatibility
                                 .equ	USBS0	= 3	; Stop Bit Select
                                 .equ	UPM00	= 4	; Parity Mode Bit 0
                                 .equ	UPM01	= 5	; Parity Mode Bit 1
                                 .equ	UMSEL00	= 6	; USART Mode Select
                                 .equ	UMSEL0	= UMSEL00	; For compatibility
                                 .equ	UMSEL01	= 7	; USART Mode Select
                                 .equ	UMSEL1	= UMSEL01	; For compatibility
                                 
                                 ; UBRR0H - USART Baud Rate Register High Byte
                                 .equ	UBRR8	= 0	; USART Baud Rate Register bit 8
                                 .equ	UBRR9	= 1	; USART Baud Rate Register bit 9
                                 .equ	UBRR10	= 2	; USART Baud Rate Register bit 10
                                 .equ	UBRR11	= 3	; USART Baud Rate Register bit 11
                                 
                                 ; UBRR0L - USART Baud Rate Register Low Byte
                                 .equ	_UBRR0	= 0	; USART Baud Rate Register bit 0
                                 .equ	_UBRR1	= 1	; USART Baud Rate Register bit 1
                                 .equ	UBRR2	= 2	; USART Baud Rate Register bit 2
                                 .equ	UBRR3	= 3	; USART Baud Rate Register bit 3
                                 .equ	UBRR4	= 4	; USART Baud Rate Register bit 4
                                 .equ	UBRR5	= 5	; USART Baud Rate Register bit 5
                                 .equ	UBRR6	= 6	; USART Baud Rate Register bit 6
                                 .equ	UBRR7	= 7	; USART Baud Rate Register bit 7
                                 
                                 
                                 ; ***** TWI **************************
                                 ; TWAMR - TWI (Slave) Address Mask Register
                                 .equ	TWAM0	= 1	; 
                                 .equ	TWAMR0	= TWAM0	; For compatibility
                                 .equ	TWAM1	= 2	; 
                                 .equ	TWAMR1	= TWAM1	; For compatibility
                                 .equ	TWAM2	= 3	; 
                                 .equ	TWAMR2	= TWAM2	; For compatibility
                                 .equ	TWAM3	= 4	; 
                                 .equ	TWAMR3	= TWAM3	; For compatibility
                                 .equ	TWAM4	= 5	; 
                                 .equ	TWAMR4	= TWAM4	; For compatibility
                                 .equ	TWAM5	= 6	; 
                                 .equ	TWAMR5	= TWAM5	; For compatibility
                                 .equ	TWAM6	= 7	; 
                                 .equ	TWAMR6	= TWAM6	; For compatibility
                                 
                                 ; TWBR - TWI Bit Rate register
                                 .equ	TWBR0	= 0	; 
                                 .equ	TWBR1	= 1	; 
                                 .equ	TWBR2	= 2	; 
                                 .equ	TWBR3	= 3	; 
                                 .equ	TWBR4	= 4	; 
                                 .equ	TWBR5	= 5	; 
                                 .equ	TWBR6	= 6	; 
                                 .equ	TWBR7	= 7	; 
                                 
                                 ; TWCR - TWI Control Register
                                 .equ	TWIE	= 0	; TWI Interrupt Enable
                                 .equ	TWEN	= 2	; TWI Enable Bit
                                 .equ	TWWC	= 3	; TWI Write Collition Flag
                                 .equ	TWSTO	= 4	; TWI Stop Condition Bit
                                 .equ	TWSTA	= 5	; TWI Start Condition Bit
                                 .equ	TWEA	= 6	; TWI Enable Acknowledge Bit
                                 .equ	TWINT	= 7	; TWI Interrupt Flag
                                 
                                 ; TWSR - TWI Status Register
                                 .equ	TWPS0	= 0	; TWI Prescaler
                                 .equ	TWPS1	= 1	; TWI Prescaler
                                 .equ	TWS3	= 3	; TWI Status
                                 .equ	TWS4	= 4	; TWI Status
                                 .equ	TWS5	= 5	; TWI Status
                                 .equ	TWS6	= 6	; TWI Status
                                 .equ	TWS7	= 7	; TWI Status
                                 
                                 ; TWDR - TWI Data register
                                 .equ	TWD0	= 0	; TWI Data Register Bit 0
                                 .equ	TWD1	= 1	; TWI Data Register Bit 1
                                 .equ	TWD2	= 2	; TWI Data Register Bit 2
                                 .equ	TWD3	= 3	; TWI Data Register Bit 3
                                 .equ	TWD4	= 4	; TWI Data Register Bit 4
                                 .equ	TWD5	= 5	; TWI Data Register Bit 5
                                 .equ	TWD6	= 6	; TWI Data Register Bit 6
                                 .equ	TWD7	= 7	; TWI Data Register Bit 7
                                 
                                 ; TWAR - TWI (Slave) Address register
                                 .equ	TWGCE	= 0	; TWI General Call Recognition Enable Bit
                                 .equ	TWA0	= 1	; TWI (Slave) Address register Bit 0
                                 .equ	TWA1	= 2	; TWI (Slave) Address register Bit 1
                                 .equ	TWA2	= 3	; TWI (Slave) Address register Bit 2
                                 .equ	TWA3	= 4	; TWI (Slave) Address register Bit 3
                                 .equ	TWA4	= 5	; TWI (Slave) Address register Bit 4
                                 .equ	TWA5	= 6	; TWI (Slave) Address register Bit 5
                                 .equ	TWA6	= 7	; TWI (Slave) Address register Bit 6
                                 
                                 
                                 ; ***** TIMER_COUNTER_1 **************
                                 ; TIMSK1 - Timer/Counter Interrupt Mask Register
                                 .equ	TOIE1	= 0	; Timer/Counter1 Overflow Interrupt Enable
                                 .equ	OCIE1A	= 1	; Timer/Counter1 Output CompareA Match Interrupt Enable
                                 .equ	OCIE1B	= 2	; Timer/Counter1 Output CompareB Match Interrupt Enable
                                 .equ	ICIE1	= 5	; Timer/Counter1 Input Capture Interrupt Enable
                                 
                                 ; TIFR1 - Timer/Counter Interrupt Flag register
                                 .equ	TOV1	= 0	; Timer/Counter1 Overflow Flag
                                 .equ	OCF1A	= 1	; Output Compare Flag 1A
                                 .equ	OCF1B	= 2	; Output Compare Flag 1B
                                 .equ	ICF1	= 5	; Input Capture Flag 1
                                 
                                 ; TCCR1A - Timer/Counter1 Control Register A
                                 .equ	WGM10	= 0	; Waveform Generation Mode
                                 .equ	WGM11	= 1	; Waveform Generation Mode
                                 .equ	COM1B0	= 4	; Compare Output Mode 1B, bit 0
                                 .equ	COM1B1	= 5	; Compare Output Mode 1B, bit 1
                                 .equ	COM1A0	= 6	; Comparet Ouput Mode 1A, bit 0
                                 .equ	COM1A1	= 7	; Compare Output Mode 1A, bit 1
                                 
                                 ; TCCR1B - Timer/Counter1 Control Register B
                                 .equ	CS10	= 0	; Prescaler source of Timer/Counter 1
                                 .equ	CS11	= 1	; Prescaler source of Timer/Counter 1
                                 .equ	CS12	= 2	; Prescaler source of Timer/Counter 1
                                 .equ	WGM12	= 3	; Waveform Generation Mode
                                 .equ	WGM13	= 4	; Waveform Generation Mode
                                 .equ	ICES1	= 6	; Input Capture 1 Edge Select
                                 .equ	ICNC1	= 7	; Input Capture 1 Noise Canceler
                                 
                                 ; TCCR1C - Timer/Counter1 Control Register C
                                 .equ	FOC1B	= 6	; 
                                 .equ	FOC1A	= 7	; 
                                 
                                 ; GTCCR - General Timer/Counter Control Register
                                 .equ	PSRSYNC	= 0	; Prescaler Reset Timer/Counter1 and Timer/Counter0
                                 .equ	TSM	= 7	; Timer/Counter Synchronization Mode
                                 
                                 
                                 ; ***** TIMER_COUNTER_2 **************
                                 ; TIMSK2 - Timer/Counter Interrupt Mask register
                                 .equ	TOIE2	= 0	; Timer/Counter2 Overflow Interrupt Enable
                                 .equ	TOIE2A	= TOIE2	; For compatibility
                                 .equ	OCIE2A	= 1	; Timer/Counter2 Output Compare Match A Interrupt Enable
                                 .equ	OCIE2B	= 2	; Timer/Counter2 Output Compare Match B Interrupt Enable
                                 
                                 ; TIFR2 - Timer/Counter Interrupt Flag Register
                                 .equ	TOV2	= 0	; Timer/Counter2 Overflow Flag
                                 .equ	OCF2A	= 1	; Output Compare Flag 2A
                                 .equ	OCF2B	= 2	; Output Compare Flag 2B
                                 
                                 ; TCCR2A - Timer/Counter2 Control Register A
                                 .equ	WGM20	= 0	; Waveform Genration Mode
                                 .equ	WGM21	= 1	; Waveform Genration Mode
                                 .equ	COM2B0	= 4	; Compare Output Mode bit 0
                                 .equ	COM2B1	= 5	; Compare Output Mode bit 1
                                 .equ	COM2A0	= 6	; Compare Output Mode bit 1
                                 .equ	COM2A1	= 7	; Compare Output Mode bit 1
                                 
                                 ; TCCR2B - Timer/Counter2 Control Register B
                                 .equ	CS20	= 0	; Clock Select bit 0
                                 .equ	CS21	= 1	; Clock Select bit 1
                                 .equ	CS22	= 2	; Clock Select bit 2
                                 .equ	WGM22	= 3	; Waveform Generation Mode
                                 .equ	FOC2B	= 6	; Force Output Compare B
                                 .equ	FOC2A	= 7	; Force Output Compare A
                                 
                                 ; TCNT2 - Timer/Counter2
                                 .equ	TCNT2_0	= 0	; Timer/Counter 2 bit 0
                                 .equ	TCNT2_1	= 1	; Timer/Counter 2 bit 1
                                 .equ	TCNT2_2	= 2	; Timer/Counter 2 bit 2
                                 .equ	TCNT2_3	= 3	; Timer/Counter 2 bit 3
                                 .equ	TCNT2_4	= 4	; Timer/Counter 2 bit 4
                                 .equ	TCNT2_5	= 5	; Timer/Counter 2 bit 5
                                 .equ	TCNT2_6	= 6	; Timer/Counter 2 bit 6
                                 .equ	TCNT2_7	= 7	; Timer/Counter 2 bit 7
                                 
                                 ; OCR2A - Timer/Counter2 Output Compare Register A
                                 .equ	OCR2A_0	= 0	; Timer/Counter2 Output Compare Register Bit 0
                                 .equ	OCR2A_1	= 1	; Timer/Counter2 Output Compare Register Bit 1
                                 .equ	OCR2A_2	= 2	; Timer/Counter2 Output Compare Register Bit 2
                                 .equ	OCR2A_3	= 3	; Timer/Counter2 Output Compare Register Bit 3
                                 .equ	OCR2A_4	= 4	; Timer/Counter2 Output Compare Register Bit 4
                                 .equ	OCR2A_5	= 5	; Timer/Counter2 Output Compare Register Bit 5
                                 .equ	OCR2A_6	= 6	; Timer/Counter2 Output Compare Register Bit 6
                                 .equ	OCR2A_7	= 7	; Timer/Counter2 Output Compare Register Bit 7
                                 
                                 ; OCR2B - Timer/Counter2 Output Compare Register B
                                 .equ	OCR2B_0	= 0	; Timer/Counter2 Output Compare Register Bit 0
                                 .equ	OCR2B_1	= 1	; Timer/Counter2 Output Compare Register Bit 1
                                 .equ	OCR2B_2	= 2	; Timer/Counter2 Output Compare Register Bit 2
                                 .equ	OCR2B_3	= 3	; Timer/Counter2 Output Compare Register Bit 3
                                 .equ	OCR2B_4	= 4	; Timer/Counter2 Output Compare Register Bit 4
                                 .equ	OCR2B_5	= 5	; Timer/Counter2 Output Compare Register Bit 5
                                 .equ	OCR2B_6	= 6	; Timer/Counter2 Output Compare Register Bit 6
                                 .equ	OCR2B_7	= 7	; Timer/Counter2 Output Compare Register Bit 7
                                 
                                 ; ASSR - Asynchronous Status Register
                                 .equ	TCR2BUB	= 0	; Timer/Counter Control Register2 Update Busy
                                 .equ	TCR2AUB	= 1	; Timer/Counter Control Register2 Update Busy
                                 .equ	OCR2BUB	= 2	; Output Compare Register 2 Update Busy
                                 .equ	OCR2AUB	= 3	; Output Compare Register2 Update Busy
                                 .equ	TCN2UB	= 4	; Timer/Counter2 Update Busy
                                 .equ	AS2	= 5	; Asynchronous Timer/Counter2
                                 .equ	EXCLK	= 6	; Enable External Clock Input
                                 
                                 ; GTCCR - General Timer Counter Control register
                                 .equ	PSRASY	= 1	; Prescaler Reset Timer/Counter2
                                 .equ	PSR2	= PSRASY	; For compatibility
                                 ;.equ	TSM	= 7	; Timer/Counter Synchronization Mode
                                 
                                 
                                 ; ***** AD_CONVERTER *****************
                                 ; ADMUX - The ADC multiplexer Selection Register
                                 .equ	MUX0	= 0	; Analog Channel and Gain Selection Bits
                                 .equ	MUX1	= 1	; Analog Channel and Gain Selection Bits
                                 .equ	MUX2	= 2	; Analog Channel and Gain Selection Bits
                                 .equ	MUX3	= 3	; Analog Channel and Gain Selection Bits
                                 .equ	ADLAR	= 5	; Left Adjust Result
                                 .equ	REFS0	= 6	; Reference Selection Bit 0
                                 .equ	REFS1	= 7	; Reference Selection Bit 1
                                 
                                 ; ADCSRA - The ADC Control and Status register A
                                 .equ	ADPS0	= 0	; ADC  Prescaler Select Bits
                                 .equ	ADPS1	= 1	; ADC  Prescaler Select Bits
                                 .equ	ADPS2	= 2	; ADC  Prescaler Select Bits
                                 .equ	ADIE	= 3	; ADC Interrupt Enable
                                 .equ	ADIF	= 4	; ADC Interrupt Flag
                                 .equ	ADATE	= 5	; ADC  Auto Trigger Enable
                                 .equ	ADSC	= 6	; ADC Start Conversion
                                 .equ	ADEN	= 7	; ADC Enable
                                 
                                 ; ADCSRB - The ADC Control and Status register B
                                 .equ	ADTS0	= 0	; ADC Auto Trigger Source bit 0
                                 .equ	ADTS1	= 1	; ADC Auto Trigger Source bit 1
                                 .equ	ADTS2	= 2	; ADC Auto Trigger Source bit 2
                                 .equ	ACME	= 6	; 
                                 
                                 ; ADCH - ADC Data Register High Byte
                                 .equ	ADCH0	= 0	; ADC Data Register High Byte Bit 0
                                 .equ	ADCH1	= 1	; ADC Data Register High Byte Bit 1
                                 .equ	ADCH2	= 2	; ADC Data Register High Byte Bit 2
                                 .equ	ADCH3	= 3	; ADC Data Register High Byte Bit 3
                                 .equ	ADCH4	= 4	; ADC Data Register High Byte Bit 4
                                 .equ	ADCH5	= 5	; ADC Data Register High Byte Bit 5
                                 .equ	ADCH6	= 6	; ADC Data Register High Byte Bit 6
                                 .equ	ADCH7	= 7	; ADC Data Register High Byte Bit 7
                                 
                                 ; ADCL - ADC Data Register Low Byte
                                 .equ	ADCL0	= 0	; ADC Data Register Low Byte Bit 0
                                 .equ	ADCL1	= 1	; ADC Data Register Low Byte Bit 1
                                 .equ	ADCL2	= 2	; ADC Data Register Low Byte Bit 2
                                 .equ	ADCL3	= 3	; ADC Data Register Low Byte Bit 3
                                 .equ	ADCL4	= 4	; ADC Data Register Low Byte Bit 4
                                 .equ	ADCL5	= 5	; ADC Data Register Low Byte Bit 5
                                 .equ	ADCL6	= 6	; ADC Data Register Low Byte Bit 6
                                 .equ	ADCL7	= 7	; ADC Data Register Low Byte Bit 7
                                 
                                 ; DIDR0 - Digital Input Disable Register
                                 .equ	ADC0D	= 0	; 
                                 .equ	ADC1D	= 1	; 
                                 .equ	ADC2D	= 2	; 
                                 .equ	ADC3D	= 3	; 
                                 .equ	ADC4D	= 4	; 
                                 .equ	ADC5D	= 5	; 
                                 
                                 
                                 ; ***** ANALOG_COMPARATOR ************
                                 ; ACSR - Analog Comparator Control And Status Register
                                 .equ	ACIS0	= 0	; Analog Comparator Interrupt Mode Select bit 0
                                 .equ	ACIS1	= 1	; Analog Comparator Interrupt Mode Select bit 1
                                 .equ	ACIC	= 2	; Analog Comparator Input Capture Enable
                                 .equ	ACIE	= 3	; Analog Comparator Interrupt Enable
                                 .equ	ACI	= 4	; Analog Comparator Interrupt Flag
                                 .equ	ACO	= 5	; Analog Compare Output
                                 .equ	ACBG	= 6	; Analog Comparator Bandgap Select
                                 .equ	ACD	= 7	; Analog Comparator Disable
                                 
                                 ; DIDR1 - Digital Input Disable Register 1
                                 .equ	AIN0D	= 0	; AIN0 Digital Input Disable
                                 .equ	AIN1D	= 1	; AIN1 Digital Input Disable
                                 
                                 
                                 ; ***** PORTB ************************
                                 ; PORTB - Port B Data Register
                                 .equ	PORTB0	= 0	; Port B Data Register bit 0
                                 .equ	PB0	= 0	; For compatibility
                                 .equ	PORTB1	= 1	; Port B Data Register bit 1
                                 .equ	PB1	= 1	; For compatibility
                                 .equ	PORTB2	= 2	; Port B Data Register bit 2
                                 .equ	PB2	= 2	; For compatibility
                                 .equ	PORTB3	= 3	; Port B Data Register bit 3
                                 .equ	PB3	= 3	; For compatibility
                                 .equ	PORTB4	= 4	; Port B Data Register bit 4
                                 .equ	PB4	= 4	; For compatibility
                                 .equ	PORTB5	= 5	; Port B Data Register bit 5
                                 .equ	PB5	= 5	; For compatibility
                                 .equ	PORTB6	= 6	; Port B Data Register bit 6
                                 .equ	PB6	= 6	; For compatibility
                                 .equ	PORTB7	= 7	; Port B Data Register bit 7
                                 .equ	PB7	= 7	; For compatibility
                                 
                                 ; DDRB - Port B Data Direction Register
                                 .equ	DDB0	= 0	; Port B Data Direction Register bit 0
                                 .equ	DDB1	= 1	; Port B Data Direction Register bit 1
                                 .equ	DDB2	= 2	; Port B Data Direction Register bit 2
                                 .equ	DDB3	= 3	; Port B Data Direction Register bit 3
                                 .equ	DDB4	= 4	; Port B Data Direction Register bit 4
                                 .equ	DDB5	= 5	; Port B Data Direction Register bit 5
                                 .equ	DDB6	= 6	; Port B Data Direction Register bit 6
                                 .equ	DDB7	= 7	; Port B Data Direction Register bit 7
                                 
                                 ; PINB - Port B Input Pins
                                 .equ	PINB0	= 0	; Port B Input Pins bit 0
                                 .equ	PINB1	= 1	; Port B Input Pins bit 1
                                 .equ	PINB2	= 2	; Port B Input Pins bit 2
                                 .equ	PINB3	= 3	; Port B Input Pins bit 3
                                 .equ	PINB4	= 4	; Port B Input Pins bit 4
                                 .equ	PINB5	= 5	; Port B Input Pins bit 5
                                 .equ	PINB6	= 6	; Port B Input Pins bit 6
                                 .equ	PINB7	= 7	; Port B Input Pins bit 7
                                 
                                 
                                 ; ***** PORTC ************************
                                 ; PORTC - Port C Data Register
                                 .equ	PORTC0	= 0	; Port C Data Register bit 0
                                 .equ	PC0	= 0	; For compatibility
                                 .equ	PORTC1	= 1	; Port C Data Register bit 1
                                 .equ	PC1	= 1	; For compatibility
                                 .equ	PORTC2	= 2	; Port C Data Register bit 2
                                 .equ	PC2	= 2	; For compatibility
                                 .equ	PORTC3	= 3	; Port C Data Register bit 3
                                 .equ	PC3	= 3	; For compatibility
                                 .equ	PORTC4	= 4	; Port C Data Register bit 4
                                 .equ	PC4	= 4	; For compatibility
                                 .equ	PORTC5	= 5	; Port C Data Register bit 5
                                 .equ	PC5	= 5	; For compatibility
                                 .equ	PORTC6	= 6	; Port C Data Register bit 6
                                 .equ	PC6	= 6	; For compatibility
                                 
                                 ; DDRC - Port C Data Direction Register
                                 .equ	DDC0	= 0	; Port C Data Direction Register bit 0
                                 .equ	DDC1	= 1	; Port C Data Direction Register bit 1
                                 .equ	DDC2	= 2	; Port C Data Direction Register bit 2
                                 .equ	DDC3	= 3	; Port C Data Direction Register bit 3
                                 .equ	DDC4	= 4	; Port C Data Direction Register bit 4
                                 .equ	DDC5	= 5	; Port C Data Direction Register bit 5
                                 .equ	DDC6	= 6	; Port C Data Direction Register bit 6
                                 
                                 ; PINC - Port C Input Pins
                                 .equ	PINC0	= 0	; Port C Input Pins bit 0
                                 .equ	PINC1	= 1	; Port C Input Pins bit 1
                                 .equ	PINC2	= 2	; Port C Input Pins bit 2
                                 .equ	PINC3	= 3	; Port C Input Pins bit 3
                                 .equ	PINC4	= 4	; Port C Input Pins bit 4
                                 .equ	PINC5	= 5	; Port C Input Pins bit 5
                                 .equ	PINC6	= 6	; Port C Input Pins bit 6
                                 
                                 
                                 ; ***** PORTD ************************
                                 ; PORTD - Port D Data Register
                                 .equ	PORTD0	= 0	; Port D Data Register bit 0
                                 .equ	PD0	= 0	; For compatibility
                                 .equ	PORTD1	= 1	; Port D Data Register bit 1
                                 .equ	PD1	= 1	; For compatibility
                                 .equ	PORTD2	= 2	; Port D Data Register bit 2
                                 .equ	PD2	= 2	; For compatibility
                                 .equ	PORTD3	= 3	; Port D Data Register bit 3
                                 .equ	PD3	= 3	; For compatibility
                                 .equ	PORTD4	= 4	; Port D Data Register bit 4
                                 .equ	PD4	= 4	; For compatibility
                                 .equ	PORTD5	= 5	; Port D Data Register bit 5
                                 .equ	PD5	= 5	; For compatibility
                                 .equ	PORTD6	= 6	; Port D Data Register bit 6
                                 .equ	PD6	= 6	; For compatibility
                                 .equ	PORTD7	= 7	; Port D Data Register bit 7
                                 .equ	PD7	= 7	; For compatibility
                                 
                                 ; DDRD - Port D Data Direction Register
                                 .equ	DDD0	= 0	; Port D Data Direction Register bit 0
                                 .equ	DDD1	= 1	; Port D Data Direction Register bit 1
                                 .equ	DDD2	= 2	; Port D Data Direction Register bit 2
                                 .equ	DDD3	= 3	; Port D Data Direction Register bit 3
                                 .equ	DDD4	= 4	; Port D Data Direction Register bit 4
                                 .equ	DDD5	= 5	; Port D Data Direction Register bit 5
                                 .equ	DDD6	= 6	; Port D Data Direction Register bit 6
                                 .equ	DDD7	= 7	; Port D Data Direction Register bit 7
                                 
                                 ; PIND - Port D Input Pins
                                 .equ	PIND0	= 0	; Port D Input Pins bit 0
                                 .equ	PIND1	= 1	; Port D Input Pins bit 1
                                 .equ	PIND2	= 2	; Port D Input Pins bit 2
                                 .equ	PIND3	= 3	; Port D Input Pins bit 3
                                 .equ	PIND4	= 4	; Port D Input Pins bit 4
                                 .equ	PIND5	= 5	; Port D Input Pins bit 5
                                 .equ	PIND6	= 6	; Port D Input Pins bit 6
                                 .equ	PIND7	= 7	; Port D Input Pins bit 7
                                 
                                 
                                 ; ***** TIMER_COUNTER_0 **************
                                 ; TIMSK0 - Timer/Counter0 Interrupt Mask Register
                                 .equ	TOIE0	= 0	; Timer/Counter0 Overflow Interrupt Enable
                                 .equ	OCIE0A	= 1	; Timer/Counter0 Output Compare Match A Interrupt Enable
                                 .equ	OCIE0B	= 2	; Timer/Counter0 Output Compare Match B Interrupt Enable
                                 
                                 ; TIFR0 - Timer/Counter0 Interrupt Flag register
                                 .equ	TOV0	= 0	; Timer/Counter0 Overflow Flag
                                 .equ	OCF0A	= 1	; Timer/Counter0 Output Compare Flag 0A
                                 .equ	OCF0B	= 2	; Timer/Counter0 Output Compare Flag 0B
                                 
                                 ; TCCR0A - Timer/Counter  Control Register A
                                 .equ	WGM00	= 0	; Waveform Generation Mode
                                 .equ	WGM01	= 1	; Waveform Generation Mode
                                 .equ	COM0B0	= 4	; Compare Output Mode, Fast PWm
                                 .equ	COM0B1	= 5	; Compare Output Mode, Fast PWm
                                 .equ	COM0A0	= 6	; Compare Output Mode, Phase Correct PWM Mode
                                 .equ	COM0A1	= 7	; Compare Output Mode, Phase Correct PWM Mode
                                 
                                 ; TCCR0B - Timer/Counter Control Register B
                                 .equ	CS00	= 0	; Clock Select
                                 .equ	CS01	= 1	; Clock Select
                                 .equ	CS02	= 2	; Clock Select
                                 .equ	WGM02	= 3	; 
                                 .equ	FOC0B	= 6	; Force Output Compare B
                                 .equ	FOC0A	= 7	; Force Output Compare A
                                 
                                 ; TCNT0 - Timer/Counter0
                                 .equ	TCNT0_0	= 0	; 
                                 .equ	TCNT0_1	= 1	; 
                                 .equ	TCNT0_2	= 2	; 
                                 .equ	TCNT0_3	= 3	; 
                                 .equ	TCNT0_4	= 4	; 
                                 .equ	TCNT0_5	= 5	; 
                                 .equ	TCNT0_6	= 6	; 
                                 .equ	TCNT0_7	= 7	; 
                                 
                                 ; OCR0A - Timer/Counter0 Output Compare Register
                                 .equ	OCR0A_0	= 0	; 
                                 .equ	OCR0A_1	= 1	; 
                                 .equ	OCR0A_2	= 2	; 
                                 .equ	OCR0A_3	= 3	; 
                                 .equ	OCR0A_4	= 4	; 
                                 .equ	OCR0A_5	= 5	; 
                                 .equ	OCR0A_6	= 6	; 
                                 .equ	OCR0A_7	= 7	; 
                                 
                                 ; OCR0B - Timer/Counter0 Output Compare Register
                                 .equ	OCR0B_0	= 0	; 
                                 .equ	OCR0B_1	= 1	; 
                                 .equ	OCR0B_2	= 2	; 
                                 .equ	OCR0B_3	= 3	; 
                                 .equ	OCR0B_4	= 4	; 
                                 .equ	OCR0B_5	= 5	; 
                                 .equ	OCR0B_6	= 6	; 
                                 .equ	OCR0B_7	= 7	; 
                                 
                                 ; GTCCR - General Timer/Counter Control Register
                                 ;.equ	PSRSYNC	= 0	; Prescaler Reset Timer/Counter1 and Timer/Counter0
                                 .equ	PSR10	= PSRSYNC	; For compatibility
                                 ;.equ	TSM	= 7	; Timer/Counter Synchronization Mode
                                 
                                 
                                 ; ***** EXTERNAL_INTERRUPT ***********
                                 ; EICRA - External Interrupt Control Register
                                 .equ	ISC00	= 0	; External Interrupt Sense Control 0 Bit 0
                                 .equ	ISC01	= 1	; External Interrupt Sense Control 0 Bit 1
                                 .equ	ISC10	= 2	; External Interrupt Sense Control 1 Bit 0
                                 .equ	ISC11	= 3	; External Interrupt Sense Control 1 Bit 1
                                 
                                 ; EIMSK - External Interrupt Mask Register
                                 .equ	INT0	= 0	; External Interrupt Request 0 Enable
                                 .equ	INT1	= 1	; External Interrupt Request 1 Enable
                                 
                                 ; EIFR - External Interrupt Flag Register
                                 .equ	INTF0	= 0	; External Interrupt Flag 0
                                 .equ	INTF1	= 1	; External Interrupt Flag 1
                                 
                                 ; PCICR - Pin Change Interrupt Control Register
                                 .equ	PCIE0	= 0	; Pin Change Interrupt Enable 0
                                 .equ	PCIE1	= 1	; Pin Change Interrupt Enable 1
                                 .equ	PCIE2	= 2	; Pin Change Interrupt Enable 2
                                 
                                 ; PCMSK2 - Pin Change Mask Register 2
                                 .equ	PCINT16	= 0	; Pin Change Enable Mask 16
                                 .equ	PCINT17	= 1	; Pin Change Enable Mask 17
                                 .equ	PCINT18	= 2	; Pin Change Enable Mask 18
                                 .equ	PCINT19	= 3	; Pin Change Enable Mask 19
                                 .equ	PCINT20	= 4	; Pin Change Enable Mask 20
                                 .equ	PCINT21	= 5	; Pin Change Enable Mask 21
                                 .equ	PCINT22	= 6	; Pin Change Enable Mask 22
                                 .equ	PCINT23	= 7	; Pin Change Enable Mask 23
                                 
                                 ; PCMSK1 - Pin Change Mask Register 1
                                 .equ	PCINT8	= 0	; Pin Change Enable Mask 8
                                 .equ	PCINT9	= 1	; Pin Change Enable Mask 9
                                 .equ	PCINT10	= 2	; Pin Change Enable Mask 10
                                 .equ	PCINT11	= 3	; Pin Change Enable Mask 11
                                 .equ	PCINT12	= 4	; Pin Change Enable Mask 12
                                 .equ	PCINT13	= 5	; Pin Change Enable Mask 13
                                 .equ	PCINT14	= 6	; Pin Change Enable Mask 14
                                 
                                 ; PCMSK0 - Pin Change Mask Register 0
                                 .equ	PCINT0	= 0	; Pin Change Enable Mask 0
                                 .equ	PCINT1	= 1	; Pin Change Enable Mask 1
                                 .equ	PCINT2	= 2	; Pin Change Enable Mask 2
                                 .equ	PCINT3	= 3	; Pin Change Enable Mask 3
                                 .equ	PCINT4	= 4	; Pin Change Enable Mask 4
                                 .equ	PCINT5	= 5	; Pin Change Enable Mask 5
                                 .equ	PCINT6	= 6	; Pin Change Enable Mask 6
                                 .equ	PCINT7	= 7	; Pin Change Enable Mask 7
                                 
                                 ; PCIFR - Pin Change Interrupt Flag Register
                                 .equ	PCIF0	= 0	; Pin Change Interrupt Flag 0
                                 .equ	PCIF1	= 1	; Pin Change Interrupt Flag 1
                                 .equ	PCIF2	= 2	; Pin Change Interrupt Flag 2
                                 
                                 
                                 ; ***** SPI **************************
                                 ; SPDR - SPI Data Register
                                 .equ	SPDR0	= 0	; SPI Data Register bit 0
                                 .equ	SPDR1	= 1	; SPI Data Register bit 1
                                 .equ	SPDR2	= 2	; SPI Data Register bit 2
                                 .equ	SPDR3	= 3	; SPI Data Register bit 3
                                 .equ	SPDR4	= 4	; SPI Data Register bit 4
                                 .equ	SPDR5	= 5	; SPI Data Register bit 5
                                 .equ	SPDR6	= 6	; SPI Data Register bit 6
                                 .equ	SPDR7	= 7	; SPI Data Register bit 7
                                 
                                 ; SPSR - SPI Status Register
                                 .equ	SPI2X	= 0	; Double SPI Speed Bit
                                 .equ	WCOL	= 6	; Write Collision Flag
                                 .equ	SPIF	= 7	; SPI Interrupt Flag
                                 
                                 ; SPCR - SPI Control Register
                                 .equ	SPR0	= 0	; SPI Clock Rate Select 0
                                 .equ	SPR1	= 1	; SPI Clock Rate Select 1
                                 .equ	CPHA	= 2	; Clock Phase
                                 .equ	CPOL	= 3	; Clock polarity
                                 .equ	MSTR	= 4	; Master/Slave Select
                                 .equ	DORD	= 5	; Data Order
                                 .equ	SPE	= 6	; SPI Enable
                                 .equ	SPIE	= 7	; SPI Interrupt Enable
                                 
                                 
                                 ; ***** WATCHDOG *********************
                                 ; WDTCSR - Watchdog Timer Control Register
                                 .equ	WDP0	= 0	; Watch Dog Timer Prescaler bit 0
                                 .equ	WDP1	= 1	; Watch Dog Timer Prescaler bit 1
                                 .equ	WDP2	= 2	; Watch Dog Timer Prescaler bit 2
                                 .equ	WDE	= 3	; Watch Dog Enable
                                 .equ	WDCE	= 4	; Watchdog Change Enable
                                 .equ	WDP3	= 5	; Watchdog Timer Prescaler Bit 3
                                 .equ	WDIE	= 6	; Watchdog Timeout Interrupt Enable
                                 .equ	WDIF	= 7	; Watchdog Timeout Interrupt Flag
                                 
                                 
                                 ; ***** CPU **************************
                                 ; SREG - Status Register
                                 .equ	SREG_C	= 0	; Carry Flag
                                 .equ	SREG_Z	= 1	; Zero Flag
                                 .equ	SREG_N	= 2	; Negative Flag
                                 .equ	SREG_V	= 3	; Two's Complement Overflow Flag
                                 .equ	SREG_S	= 4	; Sign Bit
                                 .equ	SREG_H	= 5	; Half Carry Flag
                                 .equ	SREG_T	= 6	; Bit Copy Storage
                                 .equ	SREG_I	= 7	; Global Interrupt Enable
                                 
                                 ; OSCCAL - Oscillator Calibration Value
                                 .equ	CAL0	= 0	; Oscillator Calibration Value Bit0
                                 .equ	CAL1	= 1	; Oscillator Calibration Value Bit1
                                 .equ	CAL2	= 2	; Oscillator Calibration Value Bit2
                                 .equ	CAL3	= 3	; Oscillator Calibration Value Bit3
                                 .equ	CAL4	= 4	; Oscillator Calibration Value Bit4
                                 .equ	CAL5	= 5	; Oscillator Calibration Value Bit5
                                 .equ	CAL6	= 6	; Oscillator Calibration Value Bit6
                                 .equ	CAL7	= 7	; Oscillator Calibration Value Bit7
                                 
                                 ; CLKPR - Clock Prescale Register
                                 .equ	CLKPS0	= 0	; Clock Prescaler Select Bit 0
                                 .equ	CLKPS1	= 1	; Clock Prescaler Select Bit 1
                                 .equ	CLKPS2	= 2	; Clock Prescaler Select Bit 2
                                 .equ	CLKPS3	= 3	; Clock Prescaler Select Bit 3
                                 .equ	CLKPCE	= 7	; Clock Prescaler Change Enable
                                 
                                 ; SPMCSR - Store Program Memory Control and Status Register
                                 .equ    SELFPRGEN = 0; Added for backwards compatibility
                                 .equ	SPMEN	= 0	; Store Program Memory
                                 .equ	PGERS	= 1	; Page Erase
                                 .equ	PGWRT	= 2	; Page Write
                                 .equ	BLBSET	= 3	; Boot Lock Bit Set
                                 .equ	RWWSRE	= 4	; Read-While-Write section read enable
                                 .equ    SIGRD   = 5 ; Signature Row Read
                                 .equ	RWWSB	= 6	; Read-While-Write Section Busy
                                 .equ	SPMIE	= 7	; SPM Interrupt Enable
                                 
                                 ; MCUCR - MCU Control Register
                                 .equ	IVCE	= 0	; 
                                 .equ	IVSEL	= 1	; 
                                 .equ	PUD	= 4	; 
                                 .equ	BODSE	= 5	; BOD Sleep Enable
                                 .equ	BODS	= 6	; BOD Sleep
                                 
                                 ; MCUSR - MCU Status Register
                                 .equ	PORF	= 0	; Power-on reset flag
                                 .equ	EXTRF	= 1	; External Reset Flag
                                 .equ	EXTREF	= EXTRF	; For compatibility
                                 .equ	BORF	= 2	; Brown-out Reset Flag
                                 .equ	WDRF	= 3	; Watchdog Reset Flag
                                 
                                 ; SMCR - Sleep Mode Control Register
                                 .equ	SE	= 0	; Sleep Enable
                                 .equ	SM0	= 1	; Sleep Mode Select Bit 0
                                 .equ	SM1	= 2	; Sleep Mode Select Bit 1
                                 .equ	SM2	= 3	; Sleep Mode Select Bit 2
                                 
                                 ; GPIOR2 - General Purpose I/O Register 2
                                 .equ	GPIOR20	= 0	; 
                                 .equ	GPIOR21	= 1	; 
                                 .equ	GPIOR22	= 2	; 
                                 .equ	GPIOR23	= 3	; 
                                 .equ	GPIOR24	= 4	; 
                                 .equ	GPIOR25	= 5	; 
                                 .equ	GPIOR26	= 6	; 
                                 .equ	GPIOR27	= 7	; 
                                 
                                 ; GPIOR1 - General Purpose I/O Register 1
                                 .equ	GPIOR10	= 0	; 
                                 .equ	GPIOR11	= 1	; 
                                 .equ	GPIOR12	= 2	; 
                                 .equ	GPIOR13	= 3	; 
                                 .equ	GPIOR14	= 4	; 
                                 .equ	GPIOR15	= 5	; 
                                 .equ	GPIOR16	= 6	; 
                                 .equ	GPIOR17	= 7	; 
                                 
                                 ; GPIOR0 - General Purpose I/O Register 0
                                 .equ	GPIOR00	= 0	; 
                                 .equ	GPIOR01	= 1	; 
                                 .equ	GPIOR02	= 2	; 
                                 .equ	GPIOR03	= 3	; 
                                 .equ	GPIOR04	= 4	; 
                                 .equ	GPIOR05	= 5	; 
                                 .equ	GPIOR06	= 6	; 
                                 .equ	GPIOR07	= 7	; 
                                 
                                 ; PRR - Power Reduction Register
                                 .equ	PRADC	= 0	; Power Reduction ADC
                                 .equ	PRUSART0	= 1	; Power Reduction USART
                                 .equ	PRSPI	= 2	; Power Reduction Serial Peripheral Interface
                                 .equ	PRTIM1	= 3	; Power Reduction Timer/Counter1
                                 .equ	PRTIM0	= 5	; Power Reduction Timer/Counter0
                                 .equ	PRTIM2	= 6	; Power Reduction Timer/Counter2
                                 .equ	PRTWI	= 7	; Power Reduction TWI
                                 
                                 
                                 ; ***** EEPROM ***********************
                                 ; EEARL - EEPROM Address Register Low Byte
                                 .equ	EEAR0	= 0	; EEPROM Read/Write Access Bit 0
                                 .equ	EEAR1	= 1	; EEPROM Read/Write Access Bit 1
                                 .equ	EEAR2	= 2	; EEPROM Read/Write Access Bit 2
                                 .equ	EEAR3	= 3	; EEPROM Read/Write Access Bit 3
                                 .equ	EEAR4	= 4	; EEPROM Read/Write Access Bit 4
                                 .equ	EEAR5	= 5	; EEPROM Read/Write Access Bit 5
                                 .equ	EEAR6	= 6	; EEPROM Read/Write Access Bit 6
                                 .equ	EEAR7	= 7	; EEPROM Read/Write Access Bit 7
                                 
                                 ; EEARH - EEPROM Address Register High Byte
                                 .equ	EEAR8	= 0	; EEPROM Read/Write Access Bit 8
                                 .equ	EEAR9	= 1	; EEPROM Read/Write Access Bit 9
                                 
                                 ; EEDR - EEPROM Data Register
                                 .equ	EEDR0	= 0	; EEPROM Data Register bit 0
                                 .equ	EEDR1	= 1	; EEPROM Data Register bit 1
                                 .equ	EEDR2	= 2	; EEPROM Data Register bit 2
                                 .equ	EEDR3	= 3	; EEPROM Data Register bit 3
                                 .equ	EEDR4	= 4	; EEPROM Data Register bit 4
                                 .equ	EEDR5	= 5	; EEPROM Data Register bit 5
                                 .equ	EEDR6	= 6	; EEPROM Data Register bit 6
                                 .equ	EEDR7	= 7	; EEPROM Data Register bit 7
                                 
                                 ; EECR - EEPROM Control Register
                                 .equ	EERE	= 0	; EEPROM Read Enable
                                 .equ	EEPE	= 1	; EEPROM Write Enable
                                 .equ	EEMPE	= 2	; EEPROM Master Write Enable
                                 .equ	EERIE	= 3	; EEPROM Ready Interrupt Enable
                                 .equ	EEPM0	= 4	; EEPROM Programming Mode Bit 0
                                 .equ	EEPM1	= 5	; EEPROM Programming Mode Bit 1
                                 
                                 
                                 
                                 ; ***** LOCKSBITS ********************************************************
                                 .equ	LB1	= 0	; Lock bit
                                 .equ	LB2	= 1	; Lock bit
                                 .equ	BLB01	= 2	; Boot Lock bit
                                 .equ	BLB02	= 3	; Boot Lock bit
                                 .equ	BLB11	= 4	; Boot lock bit
                                 .equ	BLB12	= 5	; Boot lock bit
                                 
                                 
                                 ; ***** FUSES ************************************************************
                                 ; LOW fuse bits
                                 .equ	CKSEL0	= 0	; Select Clock Source
                                 .equ	CKSEL1	= 1	; Select Clock Source
                                 .equ	CKSEL2	= 2	; Select Clock Source
                                 .equ	CKSEL3	= 3	; Select Clock Source
                                 .equ	SUT0	= 4	; Select start-up time
                                 .equ	SUT1	= 5	; Select start-up time
                                 .equ	CKOUT	= 6	; Clock output
                                 .equ	CKDIV8	= 7	; Divide clock by 8
                                 
                                 ; HIGH fuse bits
                                 .equ	BOOTRST	= 0	; Select reset vector
                                 .equ	BOOTSZ0	= 1	; Select boot size
                                 .equ	BOOTSZ1	= 2	; Select boot size
                                 .equ	EESAVE	= 3	; EEPROM memory is preserved through chip erase
                                 .equ	WDTON	= 4	; Watchdog Timer Always On
                                 .equ	SPIEN	= 5	; Enable Serial programming and Data Downloading
                                 .equ	DWEN	= 6	; debugWIRE Enable
                                 .equ	RSTDISBL	= 7	; External reset disable
                                 
                                 ; EXTENDED fuse bits
                                 .equ	BODLEVEL0	= 0	; Brown-out Detector trigger level
                                 .equ	BODLEVEL1	= 1	; Brown-out Detector trigger level
                                 .equ	BODLEVEL2	= 2	; Brown-out Detector trigger level
                                 
                                 
                                 
                                 ; ***** CPU REGISTER DEFINITIONS *****************************************
                                 .def	XH	= r27
                                 .def	XL	= r26
                                 .def	YH	= r29
                                 .def	YL	= r28
                                 .def	ZH	= r31
                                 .def	ZL	= r30
                                 
                                 
                                 
                                 ; ***** DATA MEMORY DECLARATIONS *****************************************
                                 .equ	FLASHEND	= 0x3fff	; Note: Word address
                                 .equ	IOEND	= 0x00ff
                                 .equ	SRAM_START	= 0x0100
                                 .equ	SRAM_SIZE	= 2048
                                 .equ	RAMEND	= 0x08ff
                                 .equ	XRAMEND	= 0x0000
                                 .equ	E2END	= 0x03ff
                                 .equ	EEPROMEND	= 0x03ff
                                 .equ	EEADRBITS	= 10
                                 #pragma AVRPART MEMORY PROG_FLASH 32768
                                 #pragma AVRPART MEMORY EEPROM 1024
                                 #pragma AVRPART MEMORY INT_SRAM SIZE 2048
                                 #pragma AVRPART MEMORY INT_SRAM START_ADDR 0x100
                                 
                                 
                                 
                                 ; ***** BOOTLOADER DECLARATIONS ******************************************
                                 .equ	NRWW_START_ADDR	= 0x3800
                                 .equ	NRWW_STOP_ADDR	= 0x3fff
                                 .equ	RWW_START_ADDR	= 0x0
                                 .equ	RWW_STOP_ADDR	= 0x37ff
                                 .equ	PAGESIZE	= 64
                                 .equ	FIRSTBOOTSTART	= 0x3f00
                                 .equ	SECONDBOOTSTART	= 0x3e00
                                 .equ	THIRDBOOTSTART	= 0x3c00
                                 .equ	FOURTHBOOTSTART	= 0x3800
                                 .equ	SMALLBOOTSTART	= FIRSTBOOTSTART
                                 .equ	LARGEBOOTSTART	= FOURTHBOOTSTART
                                 
                                 
                                 
                                 ; ***** INTERRUPT VECTORS ************************************************
                                 .equ	INT0addr	= 0x0002	; External Interrupt Request 0
                                 .equ	INT1addr	= 0x0004	; External Interrupt Request 1
                                 .equ	PCI0addr	= 0x0006	; Pin Change Interrupt Request 0
                                 .equ	PCI1addr	= 0x0008	; Pin Change Interrupt Request 0
                                 .equ	PCI2addr	= 0x000a	; Pin Change Interrupt Request 1
                                 .equ	WDTaddr	= 0x000c	; Watchdog Time-out Interrupt
                                 .equ	OC2Aaddr	= 0x000e	; Timer/Counter2 Compare Match A
                                 .equ	OC2Baddr	= 0x0010	; Timer/Counter2 Compare Match A
                                 .equ	OVF2addr	= 0x0012	; Timer/Counter2 Overflow
                                 .equ	ICP1addr	= 0x0014	; Timer/Counter1 Capture Event
                                 .equ	OC1Aaddr	= 0x0016	; Timer/Counter1 Compare Match A
                                 .equ	OC1Baddr	= 0x0018	; Timer/Counter1 Compare Match B
                                 .equ	OVF1addr	= 0x001a	; Timer/Counter1 Overflow
                                 .equ	OC0Aaddr	= 0x001c	; TimerCounter0 Compare Match A
                                 .equ	OC0Baddr	= 0x001e	; TimerCounter0 Compare Match B
                                 .equ	OVF0addr	= 0x0020	; Timer/Couner0 Overflow
                                 .equ	SPIaddr	= 0x0022	; SPI Serial Transfer Complete
                                 .equ	URXCaddr	= 0x0024	; USART Rx Complete
                                 .equ	UDREaddr	= 0x0026	; USART, Data Register Empty
                                 .equ	UTXCaddr	= 0x0028	; USART Tx Complete
                                 .equ	ADCCaddr	= 0x002a	; ADC Conversion Complete
                                 .equ	ERDYaddr	= 0x002c	; EEPROM Ready
                                 .equ	ACIaddr	= 0x002e	; Analog Comparator
                                 .equ	TWIaddr	= 0x0030	; Two-wire Serial Interface
                                 .equ	SPMRaddr	= 0x0032	; Store Program Memory Read
                                 
                                 .equ	INT_VECTORS_SIZE	= 52	; size in words
                                 
                                 #endif  /* _M328PDEF_INC_ */
                                 
                                 ; ***** END OF FILE ******************************************************
                                 
                                 ; Illustrate the use of a Timer/Counter to blink an LED
                                 ; LEDBlinker_Timer.asm
                                 ;
                                 ; Created: 27/02/2017 11:56:54
                                 ; Author : Erick
                                 ;
                                 ;LED's on PORTB
                                 ;Clock speed 16 MHz
                                 
                                 ;Timer 1  utilizado para definir um intervalo de 0,5 s
                                 ;A cada intervalo os LEDs piscam
                                 ;4 LEDs conectados a PORTB
                                 
                                 .cseg
                                 
000000 940c 0018                 jmp reset
                                 .org OC1Aaddr
000016 940c 003c                 jmp OCI1A_Interrupt
                                 
                                 reset:
                                 	.def temp = r16
                                 	.def count = r17 
                                 	.def andarAtual = r18 
                                 	.def direcao = r19
                                 	.def status = r20
                                 	.def aguardando = r21
                                 
                                 	.def terreo = r25
                                 	.def primeiroAndar = r26
                                 	.def segundoAndar = r27
                                 	.def terceiroAndar = r28
                                 
                                 
                                 	.equ Botao_Terro_Interno = PC0
                                 	.equ Botao_Primeiro_Andar_Interno = PC1
                                 	.equ Botao_Segundo_Andar_Interno = PC2
                                 	.equ Botao_Terceiro_Andar_Interno = PC3
                                 	.equ Botao_Abrir_Porta = PC4
                                 	.equ Botao_Fechar_Porta = PC5
                                 
                                 	.equ Botao_Terro_Externo = PD7
                                 	.equ Botao_Primeiro_Andar_Externo = PD6
                                 	.equ Botao_Segundo_Andar_Externo = PD5
                                 	.equ Botao_Terceiro_Andar_Externo = PD4
                                 
                                 	.equ LED = PB4
                                 	.equ BUZZER = PB6
                                 	
                                 	.equ subindo = 2
                                 	.equ descendo = 1
                                 	.equ parado = 0
                                 										
                                 
                                 	//Inicializao da Pilha
000018 ef0f                      	ldi temp, low(RAMEND)
000019 bf0d                      	out SPL, temp
00001a e008                      	ldi temp, high(RAMEND)
00001b bf0e                      	out SPH, temp
                                 
                                 	// Pinos PB3, PB2, PB1, PB0, da porta B, utilizados para configurao do CI CD4511
                                 	// Pino PB4 - Configurado como LED
                                 	// Pino PB6 - Configurado como Buzzer
00001c e00f                      	ldi temp, 0b00001111
00001d b904                      	out DDRB, temp
                                 	
                                 	// Inicia o Display com 0
00001e e000                      	ldi temp, 0
00001f b905                      	out PORTB, temp 
                                 
                                 	//Define todos da porta C como Botes
000020 e000                      	ldi temp, 0b00000000
000021 b907                      	out DDRC, temp
                                 
000022 e000                      	ldi temp, 0b00000000;Carrega 00111111 em temp
000023 b908                      	out PORTC, temp ;Habilita pull-up em PC5, PC4, PC3, PC2, PC1 e PC0
                                 
                                 	// Pinos PD7, PD6, PD5, PD4, da porta D, utilizados para Botes
000024 e000                      	ldi temp, 0b00000000
000025 b90a                      	out DDRD, temp
                                 
000026 e000                      	ldi temp, 0b00000000
000027 b90b                      	out PORTD, temp 
                                 
                                 
                                 	// Definio Timer com 1 Segundo * Incio *
                                 	.equ ClockMHz = 16 ;16MHz
                                 	.equ DelayMs = 20 ;20ms
                                 
                                 	.equ TimerDelaySeg = 1
                                 	.equ PreScaleDiv = 256
                                 	.equ PreScaleMask = 0b100
                                 	.equ TOP = int(0.5 + ((ClockMHz*1000000/PreScaleDiv)*TimerDelaySeg)); 1s --> TOP = 62500 com prescaler de 256
                                 	.equ WGM = 0b0100 ; Configura o modo de operao do timer para CTC 
                                 
000028 ef04                      	ldi temp, high(TOP) ; Carregando TOP em OCR1A
000029 9300 0089                 	sts OCR1AH, temp
00002b e204                      	ldi temp, low(TOP)
00002c 9300 0088                 	sts OCR1AL, temp
                                 
00002e e000                      	ldi temp, ((WGM&0b11)<<WGM10) ; Carrega WGM e PreScale
00002f 9300 0080                 	sts TCCR1A, temp 
000031 e00c                      	ldi temp, ((WGM>> 2) << WGM12)|(PreScaleMask << CS10)
000032 9300 0081                 	sts TCCR1B, temp 
                                 
000034 9100 006f                 	lds temp, TIMSK1
000036 6002                      	sbr temp, 1 <<OCIE1A
000037 9300 006f                 	sts TIMSK1, temp
                                 	// Definio Timer com 1 Segundo * Fim *
                                 
                                 	
000039 e010                      	ldi count, 0 //Inicializa Contador em 0
00003a e040                      	ldi status, parado //Inicializa status em 0
                                 
00003b c011                      	rjmp main_lp
                                 
                                 // Interrupo do timer, Sua funo  incrementar o count a cada 1 segundo
                                 OCI1A_Interrupt:
00003c 930f                      	push r16
00003d b70f                      	in r16, SREG
00003e 930f                      	push r16
                                 	
00003f 9513                      	inc count
                                 	
000040 910f                      	pop r16
000041 bf0f                      	out SREG, r16
000042 910f                      	pop r16
000043 9478                      	sei
000044 9518                      	reti
                                 
                                 // Efetuar um delay de 20ms
                                 debounce:
000045 e0f0                      	ldi r31, byte3(ClockMHz * 1000 * DelayMs / 5)
000046 efea                      	ldi r30, high(ClockMHz * 1000 * DelayMs / 5)
000047 e0d0                      	ldi r29, low(ClockMHz * 1000 * DelayMs / 5)
                                 	
000048 50d1                      	subi r29, 1
000049 40e0                      	sbci r30, 0
00004a 40f0                      	sbci r31, 0
00004b f7e0                      	brcc pc-3
                                 	
00004c 9508                      	ret
                                 
                                 main_lp:
00004d 9478                      	sei
                                 
00004e 9930                      	sbic PINC, Botao_Terro_Interno   // Quando este botao for precionado aciona a rotina
00004f c025                      	rjmp Botao_Terreo_Interno_Pressionado  
                                 
000050 9931                      	sbic PINC, Botao_Primeiro_Andar_Interno // Quando este botao for precionado aciona a rotina 
000051 c02a                      	rjmp Botao_Primeiro_Andar_Interno_Pressionado 
                                 
000052 9932                      	sbic PINC, Botao_Segundo_Andar_Interno  // Quando este botao for precionado aciona a rotina
000053 c02f                      	rjmp Botao_Segundo_Andar_Interno_Pressionado 
                                 
000054 9933                      	sbic PINC, Botao_Terceiro_Andar_Interno  // Quando este botao for precionado aciona a rotina
000055 c034                      	rjmp Botao_Terceiro_Andar_Interno_Pressionado
                                 
000056 9937                      	sbic PINC, Botao_Terro_Externo  // Quando este botao for precionado aciona a rotina
000057 c039                      	rjmp Botao_Terreo_Externo_Pressionado 
                                 
000058 994e                      	sbic PIND, Botao_Primeiro_Andar_Externo // Quando este botao for precionado aciona a rotina
000059 c040                      	rjmp Botao_Primeiro_Andar_Externo_Pressionado 
                                 
00005a 994d                      	sbic PIND, Botao_Segundo_Andar_Externo  // Quando este botao for precionado aciona a rotina
00005b c047                      	rjmp Botao_Segundo_Andar_Externo_Pressionado 
                                 
00005c 994c                      	sbic PIND, Botao_Terceiro_Andar_Externo  // Quando este botao for precionado aciona a rotina
00005d c04e                      	rjmp Botao_Terceiro_Andar_Externo_Pressionado
                                 
00005e 9934                      	sbic PINC, Botao_Abrir_Porta // Quando este botao for precionado aciona a rotina
00005f 940c 01de                 	jmp Botao_Abrir_Porta_Pressionado 
                                 
000061 9935                      	sbic PINC, Botao_Fechar_Porta  // Quando este botao for precionado aciona a rotina
000062 940c 01e0                 	jmp Botao_Fechar_Porta_Pressionado
                                 
                                 
000064 3051                      	cpi aguardando, 1  // Verifica se registrador 'aguardando' est ativado, Se sim, desvia para a rotina
000065 f031                      	breq aguardando1	
                                 
000066 3040                      	cpi status, parado // Verifica se registrador 'status' est com o valor de parado, Se sim, desvia para a rotina
000067 f031                      	breq parado1
                                 
000068 3042                      	cpi status, subindo // Verifica se registrador 'status' est com o valor de subindo, Se sim, desvia para a rotina
000069 f031                      	breq subindo1
                                 
00006a 3041                      	cpi status, descendo // // Verifica se registrador 'status' est com o valor de descendo, Se sim, desvia para a rotina
00006b f031                      	breq descendo1
                                 
                                 
                                 	aguardando1: // Pula para rotina de aguardando
00006c 940c 00c9                 	jmp Elevador_Aguardando
                                 
                                 	parado1:  // Pula para rotina de parado
00006e 940c 00b5                 	jmp Elevador_Parado
                                 
                                 	subindo1: // Pula para rotina de subindo
000070 940c 00d8                 	jmp Elevador_subindo
                                 
                                 	descendo1: // Pula para rotina de descendo
000072 940c 015b                 	jmp Elevador_Descendo
                                 
000074 cfd8                      	rjmp main_lp
                                 
                                 
                                 
                                 Botao_Terreo_Interno_Pressionado:
000075 940e 0045                 	call debounce              // Chama o delay de 20ms
000077 e000                      	ldi temp, 0               // Define o Registrador 'temp', com o numero do andar pressionado
000078 e091                      	ldi terreo, 1            // Marca o registrador 'terreo' como chamada interna, Prioridade
000079 3040                      	cpi status, parado      // Verifica se o registrador 'status' est parado, se sim, aciona rotina 
00007a f1f1                      	breq Inicia_Elevador
00007b cfd1                      	rjmp main_lp          // Pula para o loop
                                 	
                                 
                                 Botao_Primeiro_Andar_Interno_Pressionado:
00007c 940e 0045                 	call debounce                 // Chama o delay de 20ms  
00007e e001                      	ldi temp, 1    			     // Define o Registrador 'temp', com o numero do andar pressionado
00007f e0a1                      	ldi primeiroAndar, 1	    // Marca o registrador 'primeiroAndar' como chamada interna, Prioridade
000080 3040                      	cpi status, parado  	   // Verifica se o registrador 'status' est parado, se sim, aciona rotina
000081 f1b9                      	breq Inicia_Elevador
000082 cfca                      	rjmp main_lp 			 // Pula para o loop
                                 
                                 
                                 Botao_Segundo_Andar_Interno_Pressionado:
000083 940e 0045                 	call debounce                 // Chama o delay de 20ms
000085 e002                      	ldi temp, 2				     // Define o Registrador 'temp', com o numero do andar pressionado
000086 e0b1                      	ldi segundoAndar, 1		    // Marca o registrador 'segundoAndar' como chamada interna, Prioridade
000087 3040                      	cpi status, parado		   // Verifica se o registrador 'status' est parado, se sim, aciona rotina
000088 f181                      	breq Inicia_Elevador
000089 cfc3                      	rjmp main_lp			 // Pula para o loop
                                 
                                 
                                 Botao_Terceiro_Andar_Interno_Pressionado:
00008a 940e 0045                 	call debounce                    // Chama o delay de 20ms
00008c e003                      	ldi temp, 3					    // Define o Registrador 'temp', com o numero do andar pressionado
00008d e0c1                      	ldi terceiroAndar, 1		   // Marca o registrador 'terceiroAndar' como chamada interna, Prioridade
00008e 3040                      	cpi status, parado			  // Verifica se o registrador 'status' est parado, se sim, aciona rotina
00008f f149                      	breq Inicia_Elevador
000090 cfbc                      	rjmp main_lp				// Pula para o loop
                                 
                                 
                                 Botao_Terreo_Externo_Pressionado:
000091 940e 0045                 	call debounce	             // Chama o delay de 20ms    
000093 e000                      	ldi temp, 0			    	// Define o Registrador 'temp', com o numero do andar pressionado				
000094 3091                      	cpi terreo, 1              // Verifica se o chamada do Terreo ja foi feita pelo boto interno
000095 f009                      	breq Continue_Terreo      // Se foi feita, mantem a prioridade	
000096 e092                      	ldi terreo, 2            // Se no, marca o registrador 'terreo' como chamada externa, sem Prioridade
                                 	Continue_Terreo:
000097 3040                      	cpi status, parado     // Verifica se o registrador 'status' est parado, se sim, aciona rotina
000098 f101                      	breq Inicia_Elevador
000099 cfb3                      	rjmp main_lp         // Pula para o loop
                                 	
                                 
                                 Botao_Primeiro_Andar_Externo_Pressionado:
00009a 940e 0045                 	call debounce				         // Chama o delay de 20ms    
00009c e001                      	ldi temp, 1					    	// Define o Registrador 'temp', com o numero do andar pressionado				
00009d 30a1                      	cpi primeiroAndar, 1		       // Verifica se o chamada do primeiro andar ja foi feita pelo boto interno
00009e f009                      	breq Continue_Primeiro_Andar      // Se foi feita, mantem a prioridade	
00009f e0a2                      	ldi primeiroAndar, 2		     // Se no, marca o registrador 'primeiroAndar' como chamada externa, sem Prioridade
                                 	Continue_Primeiro_Andar:
0000a0 3040                      	cpi status, parado			   // Verifica se o registrador 'status' est parado, se sim, aciona rotina
0000a1 f0b9                      	breq Inicia_Elevador
0000a2 cfaa                      	rjmp main_lp				 // Pula para o loop
                                 
                                 
                                 Botao_Segundo_Andar_Externo_Pressionado:
0000a3 940e 0045                 	call debounce			           // Chama o delay de 20ms    
0000a5 e002                      	ldi temp, 2				          // Define o Registrador 'temp', com o numero do andar pressionado				
0000a6 30b1                      	cpi segundoAndar, 1		         // Verifica se o chamada do segundo andar ja foi feita pelo boto interno
0000a7 f009                      	breq Continue_Segundo_Andar     // Se foi feita, mantem a prioridade	
0000a8 e0b2                      	ldi segundoAndar, 2		       // Se no, marca o registrador 'segundoAndar' como chamada externa, sem Prioridade
                                 	Continue_Segundo_Andar:
0000a9 3040                      	cpi status, parado		     // Verifica se o registrador 'status' est parado, se sim, aciona rotina
0000aa f071                      	breq Inicia_Elevador
0000ab cfa1                      	rjmp main_lp			   // Pula para o loop
                                 
                                 
                                 Botao_Terceiro_Andar_Externo_Pressionado:
0000ac 940e 0045                 	call debounce				        // Chama o delay de 20ms    
0000ae e003                      	ldi temp, 3					       // Define o Registrador 'temp', com o numero do andar pressionado				
0000af 30c1                      	cpi terceiroAndar, 1		      // Verifica se o chamada do terceiro andar ja foi feita pelo boto interno
0000b0 f009                      	breq Continue_Terceiro_Andar     // Se foi feita, mantem a prioridade	
0000b1 e0c2                      	ldi terceiroAndar, 2		    // Se no, marca o registrador 'terceiroAndar' como chamada externa, sem Prioridade
                                 	Continue_Terceiro_Andar:
0000b2 3040                      	cpi status, parado			  // Verifica se o registrador 'status' est parado, se sim, aciona rotina
0000b3 f029                      	breq Inicia_Elevador        
0000b4 cf98                      	rjmp main_lp				// Pula para o loop
                                 
                                 
                                 
                                 Elevador_Parado:
0000b5 e010                      	ldi count, 0  // Seta o valor do registrador 'count' como 0
0000b6 e040                      	ldi status, parado // Seta o valor do registrador 'status' como Parado
0000b7 940c 004d                 	jmp main_lp
                                 
                                 Inicia_Elevador:
0000b9 e010                      	ldi count, 0         // Seta o valor do registrador 'count' como 0
                                 
0000ba 1720                      	cp andarAtual, temp //Verifica se o valor do registrador 'andarAtual  IGUAL ao valor colocado em temp
0000bb f021                      	breq igual         // Valor de tempo definido por qual boto foi apertado  
                                 
0000bc 1720                      	cp andarAtual, temp  //Verifica se o valor do registrador 'andarAtual  MAIOR ao valor colocado em temp
0000bd f028                      	brlo maior			// Valor de tempo definido por qual boto foi apertado  
                                 						
0000be 1720                      	cp andarAtual, temp //Verifica se o valor do registrador 'andarAtual  MENOR ao valor colocado em temp
0000bf f434                      	brge menor		   // Valor de tempo definido por qual boto foi apertado  
                                 
                                 
                                 	igual:
0000c0 e042                      	ldi status, subindo // Se andaAtual for igual, mantem o status de 'MesmoAndar'
0000c1 940c 004d                 	jmp main_lp
                                 
                                 	maior:
0000c3 e041                      	ldi status, descendo  // Se andaAtual for maior, define o status para 'descendo'
0000c4 940c 004d                 	jmp main_lp
                                 
                                 	menor:
0000c6 e042                      	ldi status, subindo // Se andaAtual for menor, define o status para 'subindo'
0000c7 940c 004d                 	jmp main_lp
                                 
                                 
                                 
                                 Elevador_Aguardando:
0000c9 9a2c                      	sbi PORTB, LED // Acende o LEd
                                 
0000ca 3015                      	cpi count, 5  // Quando se passarem 5 segundos e registrador 'aguardando' como 1,
0000cb f009                      	breq Ligar_Buzzer  // Ligar o BUZZER
0000cc c001                      	rjmp pula_buzzer
                                 
                                 	Ligar_Buzzer:
0000cd 9a2e                      	 sbi PORTB, BUZZER
                                 
                                 	pula_buzzer:
                                 
0000ce 301a                      	cpi count, 10 // Quando se passarem 10 segundos e registrador 'aguardando' como 1,
0000cf f011                      	breq Fechar_Porta // Chama rotina
0000d0 940c 004d                 	jmp main_lp 
                                 
                                 	Fechar_Porta:
0000d2 982c                      	cbi PORTB, LED          // Desliga o LED
0000d3 982e                      	cbi PORTB, BUZZER	   // Desliga BUZZER
0000d4 e050                      	ldi aguardando, 0     // Seta registrador 'aguardando' como 0
0000d5 e010                      	ldi count, 0         // Seta registrador 'count' como 0
0000d6 940c 004d                 	jmp main_lp         // Pula para o loop
                                 
                                 
                                 
                                 Elevador_subindo:
0000d8 3013                      	cpi count, 3   // Quando registrador 'count' = 3, aciona rotina
0000d9 f011                      	breq continue
                                 
0000da 940c 004d                 	jmp main_lp  // Pula para o loop
                                 
                                 	continue: // Rotina acionada
                                 
0000dc 3020                      	cpi andarAtual, 0   // Caso andarAtual = Terreo
0000dd f041                      	breq Chegou_Primeiro_Andar
                                 
0000de 3021                      	cpi andarAtual, 1 // Caso andarAtual = Primeiro Andar
0000df f191                      	breq Chegou_Segundo_Andar
                                 
0000e0 3022                      	cpi andarAtual, 2 // Caso andarAtual = Segundo Andar
0000e1 f011                      	breq Chegou_Terceiro_Andarl
0000e2 940c 004d                 	jmp main_lp
                                 
                                 	Chegou_Terceiro_Andarl: // Caso andarAtual = Segundo Andar
0000e4 940c 00e4                 	jmp Chegou_Terceiro_Andarl
                                 
                                 
                                 Chegou_Primeiro_Andar:
0000e6 30a1                      	cpi  primeiroAndar, 1   // Caso primero andar esteja como prioridade
0000e7 f099                      	breq Abrir_Primeiro_Andar
                                 
0000e8 30b1                      	cpi segundoAndar, 1    // Caso segundo andar esteja como prioridade
0000e9 f0c1                      	breq Subir_Segundo_Andar
                                 
0000ea 30c1                      	cpi terceiroAndar, 1  // Caso terceiro andar esteja como prioridade
0000eb f0d9                      	breq Subir_Terceiro_Andar
                                 
0000ec 30c2                      	cpi terceiroAndar, 2 // Caso terceiro andar tenha sido pressionado como no prioridade
0000ed f0c9                      	breq Subir_Terceiro_Andar
                                 
0000ee 30b2                      	cpi segundoAndar, 2 // Caso segundo andar tenha sido pressionado como no prioridade
0000ef f091                      	breq Subir_Segundo_Andar
                                 
0000f0 30a2                      	cpi  primeiroAndar, 2 // Caso primeiro andar tenha sido pressionado como no prioridade
0000f1 f049                      	breq Abrir_Primeiro_Andar
                                 
0000f2 3091                      	cpi terreo, 1   // Caso terreo esteja como prioridade
0000f3 f0c1                      	breq Descer_Terreo
                                 
0000f4 3092                      	cpi terreo, 2 // Caso terro tenha sido pressionado como no prioridade
0000f5 f0b1                      	breq Descer_Terreo
                                 
0000f6 9523                      	inc andarAtual        // Incrementar o andar atual
0000f7 e0a0                      	ldi primeiroAndar, 0 // Define o registrador 'primeiroAndar' como no pressionado
0000f8 e010                      	ldi count, 0		   // Define o registrador 'count' como 0
0000f9 940c 00b5                 	jmp Elevador_Parado // Pula para elevador parado
                                 
                                 	Abrir_Primeiro_Andar:
0000fb e051                      		ldi aguardando, 1        // Define o registrador 'aguardando' como 1
0000fc e0a0                      		ldi primeiroAndar, 0    // Define o registrador 'primeiroAndar' como no pressionado
0000fd e010                      		ldi count, 0           // Define o registrador 'count' como 0
0000fe e001                      		ldi temp, 1           // Define o registrador 'temp' como 1
0000ff b905                      		out PORTB, temp      // Mostra no display o valor 1
000100 940c 004d                 		jmp main_lp         // Pula para o loop
                                 	
                                 	Subir_Segundo_Andar:	
000102 e010                      		ldi count, 0             // Define o registrador 'count' como 0
000103 9523                      		inc andarAtual          // Incrementar o andar atual
000104 b925                      		out PORTB, andarAtual  // Mostra no display o valor 1
000105 940c 004d                 		jmp main_lp           // Pula para o loop
                                 
                                 	Subir_Terceiro_Andar:
000107 e010                      		ldi count, 0             // Define o registrador 'count' como 0
000108 9523                      		inc andarAtual          // Incrementar o andar atual
000109 b925                      		out PORTB, andarAtual  // Mostra no display o valor 1
00010a 940c 004d                 		jmp main_lp           // Pula para o loop
                                 	
                                 	Descer_Terreo:
00010c 9523                      		inc andarAtual          // Incrementar o andar atual
00010d e010                      		ldi count, 0		   // Define o registrador 'count' como 0
00010e e0a0                      		ldi primeiroAndar, 0   // Define o registrador 'primeiroAndar' como no pressionado
00010f e041                      		ldi status, descendo  // Define o registrador 'status' como descendo
000110 940c 004d                 		jmp main_lp          // Pula para o loop
                                 
                                 Chegou_Segundo_Andar:
                                 	
000112 30b1                      	cpi segundoAndar, 1  // Caso segundo andar esteja como prioridade
000113 f099                      	breq Abrir_Segundo_Andar
                                 
000114 30c1                      	cpi terceiroAndar, 1  // Caso terceiro andar esteja como prioridade
000115 f0c1                      	breq Subir_Terceiro_Andar2
                                 
000116 30c2                      	cpi terceiroAndar, 2  // Caso terceiro andar tenha sido pressionado como no prioridade
000117 f0b1                      	breq Subir_Terceiro_Andar2
                                 
000118 30b2                      	cpi segundoAndar, 2  // Caso segundo andar tenha sido pressionado como no prioridade
000119 f069                      	breq Abrir_Segundo_Andar
                                 
00011a 30a1                      	cpi primeiroAndar, 1  // Caso terceiro andar esteja como prioridade
00011b f0b9                      	breq Descer_Elevador2
                                 
00011c 30a2                      	cpi primeiroAndar, 2  // Caso primeiro andar tenha sido pressionado como no prioridade
00011d f0a9                      	breq Descer_Elevador2
                                 
00011e 3091                      	cpi terreo, 1   // Caso terreo esteja como prioridade
00011f f099                      	breq Descer_Elevador2
                                 
000120 3092                      	cpi terreo, 2   // Caso terreo tenha sido pressionado como no prioridade
000121 f089                      	breq Descer_Elevador2
                                 
000122 9523                      	inc andarAtual		  // Incrementar o andar atual
000123 e0b0                      	ldi segundoAndar, 0	 // Define o registrador 'segundoAndar' como no pressionado
000124 e010                      	ldi count, 0		   // Define o registrador 'count' como 0
000125 940c 00b5                 	jmp Elevador_Parado // Pula para elevador parado
                                 
                                 	Abrir_Segundo_Andar:
000127 e051                      		ldi aguardando, 1        // Define o registrador 'aguardando' como 1
000128 e0b0                      		ldi segundoAndar, 0	    // Define o registrador 'segundoAndar' como no pressionado
000129 e010                      		ldi count, 0		   // Define o registrador 'count' como 0
00012a e002                      		ldi temp, 2			  // Define o registrador 'temp' como 2
00012b b905                      		out PORTB, temp		 // Mostra no display o valor 2
00012c 940c 004d                 		jmp main_lp			// Pula para o loop
                                 	
                                 	Subir_Terceiro_Andar2:
00012e e010                      		ldi count, 0		     // Define o registrador 'count' como 0
00012f 9523                      		inc andarAtual		    // Incrementar o andar atual
000130 b925                      		out PORTB, andarAtual  // Mostra no display o valor 2
000131 940c 004d                 		jmp main_lp           // Pula para o loop
                                 	
                                 	Descer_Elevador2:
000133 9523                      		inc andarAtual		       // Incrementar o andar atual
000134 e010                      		ldi count, 0		      // Define o registrador 'count' como 0
000135 e0b0                      		ldi segundoAndar, 0	     // Define o registrador 'segundoAndar' como no pressionado
000136 e041                      		ldi status, descendo    // Define o registrador 'status' como descendo
000137 940c 004d                 		jmp main_lp            // Pula para o loop
                                 
                                 
                                 
                                 Chegou_Terceiro_Andar:
000139 30c1                      	cpi terceiroAndar, 1  // Caso segundo andar esteja como prioridade
00013a f099                      	breq Abrir_Terceiro_Andar3
                                 
00013b 30c2                      	cpi terceiroAndar, 2 // Caso terceiro andar tenha sido pressionado como no prioridade
00013c f089                      	breq Abrir_Terceiro_Andar3
                                 	 
00013d 30b1                      	cpi segundoAndar, 1  // Caso segundo andar esteja como prioridade
00013e f0b1                      	breq Descer_Elevador3
                                 
00013f 30b2                      	cpi segundoAndar, 2 // Caso segundo andar tenha sido pressionado como no prioridade
000140 f0a1                      	breq Descer_Elevador3
                                 
000141 30a1                      	cpi primeiroAndar, 1 // Caso primeiro andar esteja como prioridade
000142 f091                      	breq Descer_Elevador3
                                 
000143 30a2                      	cpi primeiroAndar, 2 // Caso primeiro andar tenha sido pressionado como no prioridade
000144 f081                      	breq Descer_Elevador3
                                 
000145 3091                      	cpi terreo, 1   // Caso terreo  esteja como prioridade
000146 f071                      	breq Descer_Elevador3
                                 
000147 3092                      	cpi terreo, 2 // Caso terreo tenha sido pressionado como no prioridade
000148 f061                      	breq Descer_Elevador3
                                 
000149 9523                      	inc andarAtual		    // Incrementar o andar atual
00014a e0c0                      	ldi terceiroAndar,  0  // Define o registrador 'terceiroAndar' como no pressionado
00014b e010                      	ldi count, 0		   // Define o registrador 'count' como 0
00014c 940c 00b5                 	jmp Elevador_Parado   // Pula para elevador parado
                                 
                                 
                                 	Abrir_Terceiro_Andar3:
00014e e051                      		ldi aguardando, 1	        // Define o registrador 'aguardando' como 1
00014f e0c0                      		ldi terceiroAndar,  0      // Define o registrador 'terceiroAndar' como no pressionado
000150 e010                      		ldi count, 0		      // Define o registrador 'count' como 0
000151 e003                      		ldi temp, 3			     // Define o registrador 'temp' como 3
000152 b905                      		out PORTB, temp		    // Mostra no display o valor 3
000153 940c 004d                 		jmp main_lp            // Pula para o loop
                                 
                                 	Descer_Elevador3:
000155 9523                      		inc andarAtual		      // Incrementar o andar atual
000156 e010                      		ldi count, 0		     // Define o registrador 'count' como 0
000157 e0c0                      		ldi terceiroAndar, 0    // Define o registrador 'terceiroAndar' como no pressionado
000158 e041                      		ldi status, descendo   // Define o registrador 'status' como descendo
000159 940c 004d                 		jmp main_lp			  // Pula para o loop
                                 
                                 
                                 
                                 
                                 Elevador_Descendo:
00015b 3013                      	cpi count, 3  // Quando registrador 'count' = 3, aciona rotina
00015c f011                      	breq continue1 
                                 
00015d 940c 004d                 	jmp main_lp   // Pula para o loop
                                 
                                 	continue1:  // Rotina acionada
                                 
00015f 3023                      	cpi andarAtual, 3  // Caso andarAtual = Terceiro Andar
000160 f041                      	breq Chegou_Segundo_Andar1
                                 
000161 3022                      	cpi andarAtual, 2 // Caso andarAtual = Segundo Andar
000162 f191                      	breq Chegou_Primeiro_Andar1
                                 
000163 3021                      	cpi andarAtual, 1 // Caso andarAtual = Primeiro Andar
000164 f011                      	breq Chegou_Terreo_Andar1l
000165 940c 004d                 	jmp main_lp
                                 
                                 	Chegou_Terreo_Andar1l:  // Caso andarAtual = Primeiro Andar
000167 940c 01bc                 	jmp Chegou_Terreo_Andar1
                                 
                                 
                                 Chegou_Segundo_Andar1:
000169 30b1                      	cpi segundoAndar, 1  // Caso segundo andar esteja como prioridade
00016a f099                      	breq Abrir_Segundo_Andar4
                                 
00016b 30b2                      	cpi segundoAndar, 2 // Caso segundo andar tenha sido pressionado como no prioridade
00016c f089                      	breq Abrir_Segundo_Andar4
                                 
00016d 30a1                      	cpi primeiroAndar, 1  // Caso primeiro andar esteja como prioridade
00016e f0b1                      	breq Descer_Primeiro_Andar
                                 
00016f 30a2                      	cpi primeiroAndar, 2 // Caso primeiro andar tenha sido pressionado como no prioridade
000170 f0a1                      	breq Descer_Primeiro_Andar
                                 
000171 3091                      	cpi terreo, 1  // Caso terreo esteja como prioridade
000172 f0b9                      	breq Descer_Terreo2
                                 
000173 3092                      	cpi terreo, 2  // Caso terreo esteja como prioridade
000174 f0a9                      	breq Descer_Terreo2
                                 
000175 30c1                      	cpi terceiroAndar, 1  // Caso tereiro andar esteja como prioridade
000176 f0c1                      	breq Subir
                                 
000177 30c2                      	cpi terceiroAndar, 2 // Caso terceiro andar tenha sido pressionado como no prioridade
000178 f0b1                      	breq Subir
                                 
000179 952a                      	dec andarAtual		   // Decrementa o andar atual
00017a e0b0                      	ldi segundoAndar,  0  // Define o registrador 'segundoAndar' como no pressionado
00017b e010                      	ldi count, 0		   // Define o registrador 'count' como 0
00017c 940c 00b5                 	jmp Elevador_Parado  // Pula para elevador parado
                                 
                                 
                                 
                                 	Abrir_Segundo_Andar4:
00017e e051                      		ldi aguardando, 1          // Define o registrador 'aguardando' como 1
00017f e0b0                      		ldi segundoAndar, 0	      // Define o registrador 'segundoAndar' como no pressionado
000180 e010                      		ldi count, 0		     // Define o registrador 'count' como 0
000181 e002                      		ldi temp, 2			    // Define o registrador 'temp' como 2
000182 b905                      		out PORTB, temp		   // Mostra no display o valor 2
000183 940c 004d                 		jmp main_lp			  // Pula para o loop
                                 
                                 	Descer_Primeiro_Andar:
000185 e010                      		ldi count, 0              // Define o registrador 'count' como 0
000186 952a                      		dec andarAtual		     // Decrementa o andar atual
000187 b925                      		out PORTB, andarAtual   // Mostra no display o valor 2
000188 940c 004d                 		jmp main_lp       	   // Pula para o loop
                                 
                                 	Descer_Terreo2:
00018a e010                      		ldi count, 0              // Define o registrador 'count' como 0
00018b 952a                      		dec andarAtual		     // Decrementa o andar atual
00018c b925                      		out PORTB, andarAtual   // Mostra no display o valor 2
00018d 940c 004d                 		jmp main_lp			   // Pula para o loop
                                 
                                 	Subir:
00018f 952a                      		dec andarAtual         // Decrementa o andar atual
000190 e010                      		ldi count, 0		   // Define o registrador 'count' como 0
000191 e0b0                      		ldi segundoAndar, 0   // Define o registrador 'terceiroAndar' como no pressionado
000192 e042                      		ldi status, subindo  // Define o registrador 'status' como subindo
000193 940c 004d                 		jmp main_lp		    // Pula para o loop
                                 						   
                                 
                                 
                                 Chegou_Primeiro_Andar1:
000195 30a1                      	cpi primeiroAndar, 1  // Caso primeiro andar esteja como prioridade
000196 f099                      	breq Abrir_Primeiro_Andar5
                                 
000197 30a2                      	cpi primeiroAndar, 2  // Caso primeiro andar tenha sido pressionado como no prioridade
000198 f089                      	breq Abrir_Primeiro_Andar5
                                 
000199 3091                      	cpi terreo, 1        // Caso terreo esteja como prioridade
00019a f0b1                      	breq Descer_Terreo1
                                 
00019b 3092                      	cpi terreo, 2         // Caso terreo tenha sido pressionado como no prioridade
00019c f0a1                      	breq Descer_Terreo1
                                 
00019d 30b1                      	cpi segundoAndar, 1  // Caso segundo andar esteja como prioridade
00019e f0b9                      	breq Subir1
                                 
00019f 30b2                      	cpi segundoAndar, 2  // Caso segundo andar tenha sido pressionado como no prioridade
0001a0 f0a9                      	breq Subir1
                                 
0001a1 30c1                      	cpi terceiroAndar, 1  // Caso terceiro andar esteja como prioridade
0001a2 f099                      	breq Subir1
                                 
0001a3 30c2                      	cpi terceiroAndar, 2  // Caso terceiro andar tenha sido pressionado como no prioridade
0001a4 f089                      	breq Subir1
                                 
0001a5 952a                      	dec andarAtual            // Decrementa o andar atual
0001a6 e0a0                      	ldi primeiroAndar,  0	 // Define o registrador 'primeiroAndar' como no pressionado
0001a7 e010                      	ldi count, 0            // Define o registrador 'count' como 0
0001a8 940c 00b5                 	jmp Elevador_Parado	   // Pula para elevador parado
                                 
                                 
                                 	Abrir_Primeiro_Andar5:
0001aa e051                      		ldi aguardando, 1          // Define o registrador 'aguardando' como 1
0001ab e0a0                      		ldi primeiroAndar, 0      // Define o registrador 'primeiroAndar' como no pressionado
0001ac e010                      		ldi count, 0		     // Define o registrador 'count' como 0
0001ad e001                      		ldi temp, 1			    // Define o registrador 'temp' como 1
0001ae b905                      		out PORTB, temp		   // Mostra no display o valor 1
0001af 940c 004d                 		jmp main_lp			  // Pula para o loop
                                 
                                 	Descer_Terreo1:
0001b1 e010                      		ldi count, 0             // Define o registrador 'count' como 0
0001b2 952a                      		dec andarAtual		    // Decrementa o andar atual
0001b3 b925                      		out PORTB, andarAtual  // Mostra no display o valor 1
0001b4 940c 004d                 		jmp main_lp			  // Pula para o loop
                                 
                                 	Subir1:
0001b6 952a                      		dec andarAtual            // Decrementa o andar atual
0001b7 e010                      		ldi count, 0		     // Define o registrador 'count' como 0
0001b8 e0a0                      		ldi primeiroAndar, 0    // Define o registrador 'primeiroAndar' como no pressionado
0001b9 e042                      		ldi status, subindo	   // Define o registrador 'status' como subindo
0001ba 940c 004d                 		jmp main_lp			  // Pula para o loop
                                 
                                 
                                 
                                 Chegou_Terreo_Andar1:
0001bc 3091                      	cpi terreo, 1 // Caso primeiro andar esteja como prioridade
0001bd f099                      	breq Abrir_Terreo
                                 
0001be 3092                      	cpi terreo, 2  // Caso terreo tenha sido pressionado como no prioridade
0001bf f089                      	breq Abrir_Terreo
                                 
0001c0 30a1                      	cpi primeiroAndar, 1  // Caso primeiro andar esteja como prioridade
0001c1 f0b1                      	breq subir2
                                 
0001c2 30a2                      	cpi primeiroAndar, 2   // Caso primeiro andar tenha sido pressionado como no prioridade
0001c3 f0a1                      	breq subir2
                                 
0001c4 30b1                      	cpi segundoAndar, 1  // Caso primeiro andar esteja como prioridade
0001c5 f091                      	breq subir2
                                 
0001c6 30b2                      	cpi segundoAndar, 2   // Caso primeiro andar tenha sido pressionado como no prioridade
0001c7 f081                      	breq subir2
                                 
0001c8 30c1                      	cpi terceiroAndar, 1  // Caso primeiro andar esteja como prioridade
0001c9 f071                      	breq subir2
                                 
0001ca 30c2                      	cpi terceiroAndar, 2   // Caso primeiro andar tenha sido pressionado como no prioridade
0001cb f061                      	breq subir2
                                 	
0001cc 952a                      	dec andarAtual         // Decrementa o andar atual
0001cd e090                      	ldi terreo,  0		  // Define o registrador 'terreo' como no pressionado
0001ce e010                      	ldi count, 0 		 // Define o registrador 'count' como 0
0001cf 940c 00b5                 	jmp Elevador_Parado	// Pula para elevador parado
                                 
                                 	Abrir_Terreo:
0001d1 e051                      		ldi aguardando, 1       // Define o registrador 'aguardando' como 1
0001d2 e090                      		ldi terreo, 0	       // Define o registrador 'terreo' como no pressionado
0001d3 e010                      		ldi count, 0	      // Define o registrador 'count' como 0
0001d4 e000                      		ldi temp, 0		     // Define o registrador 'temp' como 0
0001d5 b905                      		out PORTB, temp	    // Mostra no display o valor 0
0001d6 940c 004d                 		jmp main_lp		   // Pula para o loop
                                 
                                 	subir2:
0001d8 952a                      		dec andarAtual		     // Decrementa o andar atual
0001d9 e010                      		ldi count, 0		    // Define o registrador 'count' como 0
0001da e090                      		ldi terreo, 0		   // Define o registrador 'terreo' como no pressionado
0001db e042                      		ldi status, subindo   // Define o registrador 'status' como subindo
0001dc 940c 004d                 		jmp main_lp          // Pula para o loop
                                 
                                 
                                 Botao_Abrir_Porta_Pressionado:
0001de 940c 004d                 	jmp main_lp 
                                 
                                 Botao_Fechar_Porta_Pressionado:
0001e0 982c                      	cbi PORTB, LED          // Desliga o LED
0001e1 982e                      	cbi PORTB, BUZZER	   // Desliga BUZZER
0001e2 e050                      	ldi aguardando, 0     // Define registrador 'aguardando'' como 0
0001e3 e010                      	ldi count, 0         // Define o registrador 'count' como 0


RESOURCE USE INFORMATION
------------------------

Notice:
The register and instruction counts are symbol table hit counts,
and hence implicitly used resources are not counted, eg, the
'lpm' instruction without operands implicitly uses r0 and z,
none of which are counted.

x,y,z are separate entities in the symbol table and are
counted separately from r26..r31 here.

.dseg memory usage only counts static data declared with .byte

"ATmega328P" register use summary:
x  :   0 y  :   0 z  :   0 r0 :   0 r1 :   0 r2 :   0 r3 :   0 r4 :   0 
r5 :   0 r6 :   0 r7 :   0 r8 :   0 r9 :   0 r10:   0 r11:   0 r12:   0 
r13:   0 r14:   0 r15:   0 r16:  56 r17:  34 r18:  33 r19:   0 r20:  22 
r21:   9 r22:   0 r23:   0 r24:   0 r25:  18 r26:  21 r27:  21 r28:  18 
r29:   2 r30:   2 r31:   2 
Registers used: 12 out of 35 (34.3%)

"ATmega328P" instruction use summary:
.lds  :   0 .sts  :   0 adc   :   0 add   :   0 adiw  :   0 and   :   0 
andi  :   0 asr   :   0 bclr  :   0 bld   :   0 brbc  :   0 brbs  :   0 
brcc  :   1 brcs  :   0 break :   0 breq  :  75 brge  :   1 brhc  :   0 
brhs  :   0 brid  :   0 brie  :   0 brlo  :   1 brlt  :   0 brmi  :   0 
brne  :   0 brpl  :   0 brsh  :   0 brtc  :   0 brts  :   0 brvc  :   0 
brvs  :   0 bset  :   0 bst   :   0 call  :   8 cbi   :   4 cbr   :   0 
clc   :   0 clh   :   0 cli   :   0 cln   :   0 clr   :   0 cls   :   0 
clt   :   0 clv   :   0 clz   :   0 com   :   0 cp    :   3 cpc   :   0 
cpi   :  74 cpse  :   0 dec   :   9 eor   :   0 fmul  :   0 fmuls :   0 
fmulsu:   0 icall :   0 ijmp  :   0 in    :   1 inc   :  10 jmp   :  46 
ld    :   0 ldd   :   0 ldi   : 103 lds   :   1 lpm   :   0 lsl   :   0 
lsr   :   0 mov   :   0 movw  :   0 mul   :   0 muls  :   0 mulsu :   0 
neg   :   0 nop   :   0 or    :   0 ori   :   0 out   :  21 pop   :   2 
push  :   2 rcall :   0 ret   :   1 reti  :   1 rjmp  :  19 rol   :   0 
ror   :   0 sbc   :   0 sbci  :   2 sbi   :   2 sbic  :  10 sbis  :   0 
sbiw  :   0 sbr   :   1 sbrc  :   0 sbrs  :   0 sec   :   0 seh   :   0 
sei   :   2 sen   :   0 ser   :   0 ses   :   0 set   :   0 sev   :   0 
sez   :   0 sleep :   0 spm   :   0 st    :   0 std   :   0 sts   :   5 
sub   :   0 subi  :   1 swap  :   0 tst   :   0 wdr   :   0 
Instructions used: 27 out of 113 (23.9%)

"ATmega328P" memory use summary [bytes]:
Segment   Begin    End      Code   Data   Used    Size   Use%
---------------------------------------------------------------
[.cseg] 0x000000 0x0003cc    932      0    932   32768   2.8%
[.dseg] 0x000100 0x000100      0      0      0    2048   0.0%
[.eseg] 0x000000 0x000000      0      0      0    1024   0.0%

Assembly complete, 0 errors, 3 warnings
