TimeQuest Timing Analyzer report for MipsMulticicloDE2Wrapper
Fri Dec 01 14:12:05 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Debounce:DebClk|OP1'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'Debounce:DebClk|OP1'
 15. Slow Model Recovery: 'Debounce:DebClk|OP1'
 16. Slow Model Removal: 'Debounce:DebClk|OP1'
 17. Slow Model Minimum Pulse Width: 'Debounce:DebClk|OP1'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Debounce:DebClk|OP1'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'Debounce:DebClk|OP1'
 34. Fast Model Recovery: 'Debounce:DebClk|OP1'
 35. Fast Model Removal: 'Debounce:DebClk|OP1'
 36. Fast Model Minimum Pulse Width: 'Debounce:DebClk|OP1'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MipsMulticicloDE2Wrapper                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; CLOCK_50            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; Debounce:DebClk|OP1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Debounce:DebClk|OP1 } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                            ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 93.21 MHz  ; 93.21 MHz       ; Debounce:DebClk|OP1 ;                                                               ;
; 933.71 MHz ; 420.17 MHz      ; CLOCK_50            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -9.728 ; -6771.954     ;
; CLOCK_50            ; -0.071 ; -0.071        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLOCK_50            ; -1.587 ; -1.587        ;
; Debounce:DebClk|OP1 ; 0.391  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Recovery Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.911 ; -3568.886     ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Debounce:DebClk|OP1 ; 3.137 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.000 ; -1554.000     ;
; CLOCK_50            ; -1.380 ; -13.380       ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Debounce:DebClk|OP1'                                                                                                                                                                                     ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -9.728 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.769     ;
; -9.689 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.730     ;
; -9.670 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.710     ;
; -9.670 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.710     ;
; -9.670 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.710     ;
; -9.670 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.710     ;
; -9.655 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.696     ;
; -9.643 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.684     ;
; -9.597 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.637     ;
; -9.597 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.637     ;
; -9.597 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.637     ;
; -9.597 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.637     ;
; -9.553 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.591     ;
; -9.553 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.591     ;
; -9.552 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.591     ;
; -9.549 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.579     ;
; -9.549 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.579     ;
; -9.543 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.576     ;
; -9.543 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.576     ;
; -9.540 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.574     ;
; -9.540 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.574     ;
; -9.540 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.574     ;
; -9.540 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.574     ;
; -9.540 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.574     ;
; -9.530 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.570     ;
; -9.530 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.570     ;
; -9.530 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.570     ;
; -9.530 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.570     ;
; -9.525 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.566     ;
; -9.525 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.566     ;
; -9.525 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.566     ;
; -9.517 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.557     ;
; -9.517 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.557     ;
; -9.517 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.557     ;
; -9.515 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.553     ;
; -9.515 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.553     ;
; -9.515 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.553     ;
; -9.514 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.552     ;
; -9.514 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.552     ;
; -9.513 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.551     ;
; -9.513 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.551     ;
; -9.513 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.552     ;
; -9.510 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.540     ;
; -9.510 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.540     ;
; -9.504 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.537     ;
; -9.504 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.537     ;
; -9.501 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.535     ;
; -9.501 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.535     ;
; -9.501 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.535     ;
; -9.501 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.535     ;
; -9.501 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.535     ;
; -9.497 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.538     ;
; -9.486 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.527     ;
; -9.486 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.527     ;
; -9.486 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.527     ;
; -9.485 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.526     ;
; -9.485 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.526     ;
; -9.484 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.524     ;
; -9.484 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.524     ;
; -9.484 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.524     ;
; -9.484 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.524     ;
; -9.480 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.518     ;
; -9.480 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.518     ;
; -9.479 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.518     ;
; -9.478 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.518     ;
; -9.478 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.518     ;
; -9.478 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.518     ;
; -9.476 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.506     ;
; -9.476 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.506     ;
; -9.476 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.514     ;
; -9.476 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.514     ;
; -9.476 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.514     ;
; -9.474 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.512     ;
; -9.474 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.512     ;
; -9.470 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.503     ;
; -9.470 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.503     ;
; -9.468 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.506     ;
; -9.468 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.506     ;
; -9.467 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.501     ;
; -9.467 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.501     ;
; -9.467 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.501     ;
; -9.467 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.501     ;
; -9.467 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.501     ;
; -9.467 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.506     ;
; -9.464 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.494     ;
; -9.464 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 10.494     ;
; -9.458 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.491     ;
; -9.458 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.491     ;
; -9.455 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.489     ;
; -9.455 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.489     ;
; -9.455 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.489     ;
; -9.455 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.489     ;
; -9.455 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 10.489     ;
; -9.452 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.493     ;
; -9.452 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.493     ;
; -9.452 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.493     ;
; -9.446 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.487     ;
; -9.446 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 10.487     ;
; -9.444 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.484     ;
; -9.444 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.484     ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -0.071 ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 1.107      ;
; 0.099  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.937      ;
; 0.099  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.937      ;
; 0.103  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.933      ;
; 0.106  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.930      ;
; 0.239  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.797      ;
; 0.242  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.794      ;
; 0.245  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.791      ;
; 0.248  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.788      ;
; 1.857  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.500        ; 1.868      ; 0.797      ;
; 2.357  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 1.000        ; 1.868      ; 0.797      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -1.587 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.000        ; 1.868      ; 0.797      ;
; -1.087 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; -0.500       ; 1.868      ; 0.797      ;
; 0.522  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.525  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.528  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.531  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.664  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.667  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.671  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.671  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.841  ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Debounce:DebClk|OP1'                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.391 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.657      ;
; 0.638 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.932      ;
; 0.786 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[28]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.787 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[29]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.822 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.088      ;
; 0.826 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.092      ;
; 0.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.099      ;
; 0.843 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[14] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.109      ;
; 0.887 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.153      ;
; 0.895 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[7]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.184      ;
; 0.898 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[9]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.188      ;
; 0.904 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[8]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.194      ;
; 0.907 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[11]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.196      ;
; 0.907 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.173      ;
; 0.908 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[6]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.198      ;
; 0.915 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[3]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.204      ;
; 0.918 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[4]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.208      ;
; 0.921 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.187      ;
; 0.924 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[28] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.190      ;
; 0.926 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[14]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.216      ;
; 0.926 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.215      ;
; 0.952 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[13] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.218      ;
; 0.958 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.224      ;
; 0.988 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.988 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.988 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.254      ;
; 1.019 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[23] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.285      ;
; 1.036 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[7]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.079 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[0]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.345      ;
; 1.079 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.345      ;
; 1.096 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.363      ;
; 1.112 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[29] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.378      ;
; 1.126 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[25]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg9  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.057      ; 1.417      ;
; 1.132 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[6]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 1.395      ;
; 1.139 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[12]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.429      ;
; 1.152 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[2]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.422      ;
; 1.194 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[16]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.053      ; 1.481      ;
; 1.198 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                       ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][25]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 1.456      ;
; 1.205 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[13]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.051      ; 1.490      ;
; 1.211 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_we_reg       ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.503      ;
; 1.213 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[31]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.074      ; 1.521      ;
; 1.221 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[10] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.489      ;
; 1.222 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[19]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.512      ;
; 1.223 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[5]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.512      ;
; 1.226 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[30]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.074      ; 1.534      ;
; 1.233 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.499      ;
; 1.235 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[18]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.525      ;
; 1.279 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[15]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.051      ; 1.564      ;
; 1.302 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][12]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.011     ; 1.557      ;
; 1.303 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[4]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.573      ;
; 1.303 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]  ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][6]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.009     ; 1.560      ;
; 1.304 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.002     ; 1.568      ;
; 1.317 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[6]       ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][6]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 1.580      ;
; 1.319 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[8]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.584      ;
; 1.324 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[25]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][25]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 1.582      ;
; 1.326 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.592      ;
; 1.329 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[30]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.597      ;
; 1.330 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[31] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.595      ;
; 1.337 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[10] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][10]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 1.598      ;
; 1.355 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[26]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.624      ;
; 1.359 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[13]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][13]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.624      ;
; 1.363 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[13]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][13]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.628      ;
; 1.398 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[5]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.664      ;
; 1.406 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.673      ;
; 1.406 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.673      ;
; 1.406 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.673      ;
; 1.406 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.673      ;
; 1.406 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[5]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.673      ;
; 1.406 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[7]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.673      ;
; 1.408 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.676      ;
; 1.410 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.678      ;
; 1.412 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[26]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.057      ; 1.703      ;
; 1.416 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.006     ; 1.676      ;
; 1.420 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.688      ;
; 1.429 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.697      ;
; 1.429 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[25]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.697      ;
; 1.430 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[8]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.698      ;
; 1.432 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.701      ;
; 1.435 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][17]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 1.697      ;
; 1.435 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][17]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 1.697      ;
; 1.440 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[27]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][27]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 1.701      ;
; 1.446 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[24]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg8  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.057      ; 1.737      ;
; 1.446 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.714      ;
; 1.446 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[19]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][19]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 1.708      ;
; 1.446 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[19]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][19]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 1.708      ;
; 1.448 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[21]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg5  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 1.746      ;
; 1.453 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][17]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 1.715      ;
; 1.453 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][17]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 1.715      ;
; 1.455 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[20]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][20]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 1.713      ;
; 1.455 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[20]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][20]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 1.713      ;
; 1.456 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.726      ;
; 1.458 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.005      ; 1.729      ;
; 1.458 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.005      ; 1.729      ;
; 1.462 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[30]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.010     ; 1.718      ;
; 1.476 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[27]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][27]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.015     ; 1.727      ;
; 1.476 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[27]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][27]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.015     ; 1.727      ;
; 1.493 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[9]       ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][9]                                                                                  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.007     ; 1.752      ;
; 1.493 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[9]       ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][9]                                                                                  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.007     ; 1.752      ;
; 1.498 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.002     ; 1.762      ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Debounce:DebClk|OP1'                                                                                                                                                  ;
+--------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                        ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[16]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.852      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[31]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.857      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[13]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.863      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[19]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 3.824      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[14]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[15]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.863      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[0]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.863      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[1]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.857      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.137     ; 3.810      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.141     ; 3.806      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.121     ; 3.826      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.133     ; 3.814      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.133     ; 3.814      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.137     ; 3.810      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 3.828      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 3.828      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.107     ; 3.840      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.107     ; 3.840      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.107     ; 3.840      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.107     ; 3.840      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 3.804      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.114     ; 3.833      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 3.804      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 3.804      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.098     ; 3.849      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.098     ; 3.849      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.099     ; 3.848      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.099     ; 3.848      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.852      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 3.824      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.122     ; 3.825      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.122     ; 3.825      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 3.824      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.097     ; 3.850      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.097     ; 3.850      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.096     ; 3.851      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.096     ; 3.851      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.859      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[2]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.858      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.087     ; 3.860      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 3.823      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.153     ; 3.794      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 3.823      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 3.823      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 3.823      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.153     ; 3.794      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 3.823      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.144     ; 3.803      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 3.821      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.122     ; 3.825      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.137     ; 3.810      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.122     ; 3.825      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 3.818      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 3.818      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.137     ; 3.810      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.144     ; 3.803      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 3.839      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.105     ; 3.842      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.105     ; 3.842      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.092     ; 3.855      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.854      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.103     ; 3.844      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.103     ; 3.844      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.092     ; 3.855      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 3.828      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 3.817      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.121     ; 3.826      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 3.828      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.096     ; 3.851      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.096     ; 3.851      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.101     ; 3.846      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.101     ; 3.846      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.854      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.087     ; 3.860      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[22]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.091     ; 3.856      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[21]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.852      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[23]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 3.824      ;
; -2.911 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[24]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 3.824      ;
+--------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Debounce:DebClk|OP1'                                                                                                                                                  ;
+-------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                        ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[16]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.095     ; 3.308      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[31]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.090     ; 3.313      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[13]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.084     ; 3.319      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[19]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 3.280      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[14]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[15]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.084     ; 3.319      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[0]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.084     ; 3.319      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[1]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.090     ; 3.313      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.137     ; 3.266      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.141     ; 3.262      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.121     ; 3.282      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.133     ; 3.270      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.133     ; 3.270      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.137     ; 3.266      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 3.284      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 3.284      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.107     ; 3.296      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.107     ; 3.296      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.107     ; 3.296      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.107     ; 3.296      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.143     ; 3.260      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.114     ; 3.289      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.143     ; 3.260      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.143     ; 3.260      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.098     ; 3.305      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.098     ; 3.305      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.099     ; 3.304      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.099     ; 3.304      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.095     ; 3.308      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 3.280      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.122     ; 3.281      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.122     ; 3.281      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 3.280      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.306      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.306      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.096     ; 3.307      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.096     ; 3.307      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.315      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[2]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.089     ; 3.314      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.087     ; 3.316      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 3.279      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.153     ; 3.250      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 3.279      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 3.279      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 3.279      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.153     ; 3.250      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 3.279      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.144     ; 3.259      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 3.277      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.122     ; 3.281      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.137     ; 3.266      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.122     ; 3.281      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 3.274      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 3.274      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.137     ; 3.266      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.144     ; 3.259      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.108     ; 3.295      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 3.298      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 3.298      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.311      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.310      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.103     ; 3.300      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.103     ; 3.300      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.311      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 3.284      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 3.273      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.121     ; 3.282      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 3.284      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.096     ; 3.307      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.096     ; 3.307      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.101     ; 3.302      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.101     ; 3.302      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.310      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.087     ; 3.316      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[22]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.091     ; 3.312      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[21]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.095     ; 3.308      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[23]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 3.280      ;
; 3.137 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[24]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 3.280      ;
+-------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Debounce:DebClk|OP1'                                                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.844 ; 3.844 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.125 ; 3.125 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.844 ; 3.844 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.895 ; -2.895 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.895 ; -2.895 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -3.614 ; -3.614 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 9.392  ; 9.392  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 9.059  ; 9.059  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 9.086  ; 9.086  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 9.392  ; 9.392  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 9.311  ; 9.311  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 9.165  ; 9.165  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 9.170  ; 9.170  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 8.215  ; 8.215  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 10.173 ; 10.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 9.807  ; 9.807  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 10.173 ; 10.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 10.002 ; 10.002 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 9.973  ; 9.973  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.839  ; 9.839  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 10.012 ; 10.012 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 10.003 ; 10.003 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 9.826  ; 9.826  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 9.598  ; 9.598  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 9.606  ; 9.606  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 9.826  ; 9.826  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 9.349  ; 9.349  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 9.597  ; 9.597  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 9.379  ; 9.379  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 9.803  ; 9.803  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 9.814  ; 9.814  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.814  ; 9.814  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 9.364  ; 9.364  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 9.800  ; 9.800  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 9.628  ; 9.628  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 9.597  ; 9.597  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 9.364  ; 9.364  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 9.373  ; 9.373  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 9.358  ; 9.358  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 9.091  ; 9.091  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 8.852  ; 8.852  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 8.849  ; 8.849  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 9.143  ; 9.143  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 8.856  ; 8.856  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 8.875  ; 8.875  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 9.358  ; 9.358  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 9.251  ; 9.251  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 9.233  ; 9.233  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 9.012  ; 9.012  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 9.251  ; 9.251  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 8.988  ; 8.988  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 8.764  ; 8.764  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 9.040  ; 9.040  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 9.000  ; 9.000  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 13.390 ; 13.390 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 11.973 ; 11.973 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 13.382 ; 13.382 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 12.658 ; 12.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 12.121 ; 12.121 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 12.776 ; 12.776 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 12.633 ; 12.633 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 13.390 ; 13.390 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 13.879 ; 13.879 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 12.119 ; 12.119 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 13.714 ; 13.714 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 13.394 ; 13.394 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 11.316 ; 11.316 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 11.147 ; 11.147 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 11.145 ; 11.145 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 11.919 ; 11.919 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 10.891 ; 10.891 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 10.861 ; 10.861 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 11.147 ; 11.147 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 11.278 ; 11.278 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 10.609 ; 10.609 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 11.000 ; 11.000 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 10.368 ; 10.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 13.879 ; 13.879 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 11.502 ; 11.502 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 7.722  ; 7.722  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.571  ; 8.571  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.595  ; 8.595  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.932  ; 8.932  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 8.821  ; 8.821  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 8.677  ; 8.677  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 8.681  ; 8.681  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 7.722  ; 7.722  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 8.684  ; 8.684  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 8.684  ; 8.684  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 9.048  ; 9.048  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 8.871  ; 8.871  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 8.842  ; 8.842  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 8.707  ; 8.707  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 8.906  ; 8.906  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 8.877  ; 8.877  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 8.582  ; 8.582  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 8.831  ; 8.831  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 8.838  ; 8.838  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 9.035  ; 9.035  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 8.582  ; 8.582  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 8.831  ; 8.831  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 8.616  ; 8.616  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 9.037  ; 9.037  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 8.739  ; 8.739  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.185  ; 9.185  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 8.741  ; 8.741  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 9.206  ; 9.206  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 8.972  ; 8.972  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 8.964  ; 8.964  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 8.739  ; 8.739  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 8.742  ; 8.742  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 8.401  ; 8.401  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 8.618  ; 8.618  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 8.401  ; 8.401  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 8.403  ; 8.403  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 8.686  ; 8.686  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 8.412  ; 8.412  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 8.420  ; 8.420  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 8.905  ; 8.905  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 7.637  ; 7.637  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 8.120  ; 8.120  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 7.899  ; 7.899  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 8.139  ; 8.139  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 7.868  ; 7.868  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 7.637  ; 7.637  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 7.916  ; 7.916  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 7.876  ; 7.876  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 9.059  ; 9.059  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 9.059  ; 9.059  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 10.469 ; 10.469 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 9.739  ; 9.739  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 9.219  ; 9.219  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 9.869  ; 9.869  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 9.702  ; 9.702  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 10.486 ; 10.486 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 7.895  ; 7.895  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 8.853  ; 8.853  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 8.177  ; 8.177  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 8.580  ; 8.580  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 8.030  ; 8.030  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 8.782  ; 8.782  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 8.620  ; 8.620  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 9.579  ; 9.579  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 8.597  ; 8.597  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 8.762  ; 8.762  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 8.549  ; 8.549  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 8.123  ; 8.123  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 8.218  ; 8.218  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 8.671  ; 8.671  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 7.895  ; 7.895  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 9.123  ; 9.123  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 9.087  ; 9.087  ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 7.965  ;        ;        ; 7.965  ;
; KEY[1]     ; LEDG[1]     ; 8.840  ;        ;        ; 8.840  ;
; KEY[2]     ; LEDG[2]     ; 8.815  ;        ;        ; 8.815  ;
; KEY[3]     ; LEDG[3]     ; 7.964  ;        ;        ; 7.964  ;
; SW[0]      ; LEDR[0]     ; 12.193 ; 13.016 ; 13.016 ; 12.193 ;
; SW[0]      ; LEDR[1]     ; 12.211 ; 13.068 ; 13.068 ; 12.211 ;
; SW[0]      ; LEDR[2]     ; 11.818 ; 13.572 ; 13.572 ; 11.818 ;
; SW[0]      ; LEDR[3]     ; 12.209 ; 12.209 ; 12.209 ; 12.209 ;
; SW[0]      ; LEDR[4]     ; 11.652 ; 11.652 ; 11.652 ; 11.652 ;
; SW[0]      ; LEDR[5]     ; 12.736 ; 12.736 ; 12.736 ; 12.736 ;
; SW[0]      ; LEDR[6]     ; 11.640 ; 11.640 ; 11.640 ; 11.640 ;
; SW[0]      ; LEDR[7]     ; 11.461 ; 11.461 ; 11.461 ; 11.461 ;
; SW[0]      ; LEDR[8]     ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; SW[0]      ; LEDR[9]     ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; SW[0]      ; LEDR[10]    ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; SW[0]      ; LEDR[11]    ; 11.448 ; 11.448 ; 11.448 ; 11.448 ;
; SW[0]      ; LEDR[12]    ; 12.437 ; 12.437 ; 12.437 ; 12.437 ;
; SW[0]      ; LEDR[13]    ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; SW[0]      ; LEDR[14]    ; 14.176 ; 14.176 ; 14.176 ; 14.176 ;
; SW[0]      ; LEDR[15]    ; 12.553 ; 12.553 ; 12.553 ; 12.553 ;
; SW[1]      ; LEDR[0]     ; 13.469 ; 13.469 ; 13.469 ; 13.469 ;
; SW[1]      ; LEDR[1]     ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; SW[1]      ; LEDR[2]     ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; SW[1]      ; LEDR[3]     ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; SW[1]      ; LEDR[4]     ; 16.053 ; 16.053 ; 16.053 ; 16.053 ;
; SW[1]      ; LEDR[5]     ; 14.912 ; 14.912 ; 14.912 ; 14.912 ;
; SW[1]      ; LEDR[6]     ; 15.191 ; 15.191 ; 15.191 ; 15.191 ;
; SW[1]      ; LEDR[7]     ; 14.066 ; 14.066 ; 14.066 ; 14.066 ;
; SW[1]      ; LEDR[8]     ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; SW[1]      ; LEDR[9]     ; 14.330 ; 14.330 ; 14.330 ; 14.330 ;
; SW[1]      ; LEDR[10]    ; 14.981 ; 14.981 ; 14.981 ; 14.981 ;
; SW[1]      ; LEDR[11]    ; 14.380 ; 14.380 ; 14.380 ; 14.380 ;
; SW[1]      ; LEDR[12]    ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; SW[1]      ; LEDR[13]    ; 14.404 ; 14.404 ; 14.404 ; 14.404 ;
; SW[1]      ; LEDR[14]    ; 17.774 ; 17.774 ; 17.774 ; 17.774 ;
; SW[1]      ; LEDR[15]    ; 14.057 ; 14.057 ; 14.057 ; 14.057 ;
; SW[2]      ; LEDR[0]     ; 14.691 ; 14.691 ; 14.691 ; 14.691 ;
; SW[2]      ; LEDR[1]     ; 14.568 ; 14.568 ; 14.568 ; 14.568 ;
; SW[2]      ; LEDR[2]     ; 15.375 ; 15.375 ; 15.375 ; 15.375 ;
; SW[2]      ; LEDR[3]     ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; SW[2]      ; LEDR[4]     ; 16.325 ; 16.325 ; 16.325 ; 16.325 ;
; SW[2]      ; LEDR[5]     ; 15.184 ; 15.184 ; 15.184 ; 15.184 ;
; SW[2]      ; LEDR[6]     ; 15.463 ; 15.463 ; 15.463 ; 15.463 ;
; SW[2]      ; LEDR[7]     ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; SW[2]      ; LEDR[8]     ; 15.948 ; 15.948 ; 15.948 ; 15.948 ;
; SW[2]      ; LEDR[9]     ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; SW[2]      ; LEDR[10]    ; 15.253 ; 15.253 ; 15.253 ; 15.253 ;
; SW[2]      ; LEDR[11]    ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; SW[2]      ; LEDR[12]    ; 14.887 ; 14.887 ; 14.887 ; 14.887 ;
; SW[2]      ; LEDR[13]    ; 14.676 ; 14.676 ; 14.676 ; 14.676 ;
; SW[2]      ; LEDR[14]    ; 18.046 ; 18.046 ; 18.046 ; 18.046 ;
; SW[2]      ; LEDR[15]    ; 14.329 ; 14.329 ; 14.329 ; 14.329 ;
; SW[3]      ; LEDR[0]     ; 14.280 ; 14.280 ; 14.280 ; 14.280 ;
; SW[3]      ; LEDR[1]     ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; SW[3]      ; LEDR[2]     ; 15.103 ; 15.103 ; 15.103 ; 15.103 ;
; SW[3]      ; LEDR[3]     ; 14.006 ; 14.006 ; 14.006 ; 14.006 ;
; SW[3]      ; LEDR[4]     ; 15.791 ; 15.791 ; 15.791 ; 15.791 ;
; SW[3]      ; LEDR[5]     ; 14.650 ; 14.650 ; 14.650 ; 14.650 ;
; SW[3]      ; LEDR[6]     ; 14.929 ; 14.929 ; 14.929 ; 14.929 ;
; SW[3]      ; LEDR[7]     ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; SW[3]      ; LEDR[8]     ; 15.414 ; 15.414 ; 15.414 ; 15.414 ;
; SW[3]      ; LEDR[9]     ; 14.068 ; 14.068 ; 14.068 ; 14.068 ;
; SW[3]      ; LEDR[10]    ; 14.719 ; 14.719 ; 14.719 ; 14.719 ;
; SW[3]      ; LEDR[11]    ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; SW[3]      ; LEDR[12]    ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; SW[3]      ; LEDR[13]    ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; SW[3]      ; LEDR[14]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; SW[3]      ; LEDR[15]    ; 13.795 ; 13.795 ; 13.795 ; 13.795 ;
; SW[4]      ; LEDR[0]     ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; SW[4]      ; LEDR[1]     ; 13.655 ; 13.655 ; 13.655 ; 13.655 ;
; SW[4]      ; LEDR[2]     ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; SW[4]      ; LEDR[3]     ; 14.610 ; 14.610 ; 14.610 ; 14.610 ;
; SW[4]      ; LEDR[4]     ; 16.395 ; 16.395 ; 16.395 ; 16.395 ;
; SW[4]      ; LEDR[5]     ; 15.254 ; 15.254 ; 15.254 ; 15.254 ;
; SW[4]      ; LEDR[6]     ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; SW[4]      ; LEDR[7]     ; 14.408 ; 14.408 ; 14.408 ; 14.408 ;
; SW[4]      ; LEDR[8]     ; 16.018 ; 16.018 ; 16.018 ; 16.018 ;
; SW[4]      ; LEDR[9]     ; 14.672 ; 14.672 ; 14.672 ; 14.672 ;
; SW[4]      ; LEDR[10]    ; 15.323 ; 15.323 ; 15.323 ; 15.323 ;
; SW[4]      ; LEDR[11]    ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; SW[4]      ; LEDR[12]    ; 14.957 ; 14.957 ; 14.957 ; 14.957 ;
; SW[4]      ; LEDR[13]    ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; SW[4]      ; LEDR[14]    ; 18.116 ; 18.116 ; 18.116 ; 18.116 ;
; SW[4]      ; LEDR[15]    ; 14.399 ; 14.399 ; 14.399 ; 14.399 ;
; SW[5]      ; LEDR[0]     ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; SW[5]      ; LEDR[1]     ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; SW[5]      ; LEDR[2]     ; 15.041 ; 15.041 ; 15.041 ; 15.041 ;
; SW[5]      ; LEDR[3]     ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; SW[5]      ; LEDR[4]     ; 15.116 ; 15.116 ; 15.116 ; 15.116 ;
; SW[5]      ; LEDR[5]     ; 13.975 ; 13.975 ; 13.975 ; 13.975 ;
; SW[5]      ; LEDR[6]     ; 14.254 ; 14.254 ; 14.254 ; 14.254 ;
; SW[5]      ; LEDR[7]     ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; SW[5]      ; LEDR[8]     ; 14.739 ; 14.739 ; 14.739 ; 14.739 ;
; SW[5]      ; LEDR[9]     ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; SW[5]      ; LEDR[10]    ; 14.044 ; 14.044 ; 14.044 ; 14.044 ;
; SW[5]      ; LEDR[11]    ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; SW[5]      ; LEDR[12]    ; 13.678 ; 13.678 ; 13.678 ; 13.678 ;
; SW[5]      ; LEDR[13]    ; 13.467 ; 13.467 ; 13.467 ; 13.467 ;
; SW[5]      ; LEDR[14]    ; 16.837 ; 16.837 ; 16.837 ; 16.837 ;
; SW[5]      ; LEDR[15]    ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 7.965  ;        ;        ; 7.965  ;
; KEY[1]     ; LEDG[1]     ; 8.840  ;        ;        ; 8.840  ;
; KEY[2]     ; LEDG[2]     ; 8.815  ;        ;        ; 8.815  ;
; KEY[3]     ; LEDG[3]     ; 7.964  ;        ;        ; 7.964  ;
; SW[0]      ; LEDR[0]     ; 12.193 ; 13.016 ; 13.016 ; 12.193 ;
; SW[0]      ; LEDR[1]     ; 12.211 ; 13.068 ; 13.068 ; 12.211 ;
; SW[0]      ; LEDR[2]     ; 11.818 ; 13.572 ; 13.572 ; 11.818 ;
; SW[0]      ; LEDR[3]     ; 12.209 ; 12.209 ; 12.209 ; 12.209 ;
; SW[0]      ; LEDR[4]     ; 11.652 ; 11.652 ; 11.652 ; 11.652 ;
; SW[0]      ; LEDR[5]     ; 12.736 ; 12.736 ; 12.736 ; 12.736 ;
; SW[0]      ; LEDR[6]     ; 11.640 ; 11.640 ; 11.640 ; 11.640 ;
; SW[0]      ; LEDR[7]     ; 11.461 ; 11.461 ; 11.461 ; 11.461 ;
; SW[0]      ; LEDR[8]     ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; SW[0]      ; LEDR[9]     ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; SW[0]      ; LEDR[10]    ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; SW[0]      ; LEDR[11]    ; 11.448 ; 11.448 ; 11.448 ; 11.448 ;
; SW[0]      ; LEDR[12]    ; 12.437 ; 12.437 ; 12.437 ; 12.437 ;
; SW[0]      ; LEDR[13]    ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; SW[0]      ; LEDR[14]    ; 14.176 ; 14.176 ; 14.176 ; 14.176 ;
; SW[0]      ; LEDR[15]    ; 12.553 ; 12.553 ; 12.553 ; 12.553 ;
; SW[1]      ; LEDR[0]     ; 13.469 ; 13.469 ; 13.469 ; 13.469 ;
; SW[1]      ; LEDR[1]     ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; SW[1]      ; LEDR[2]     ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; SW[1]      ; LEDR[3]     ; 12.961 ; 12.961 ; 12.961 ; 12.961 ;
; SW[1]      ; LEDR[4]     ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; SW[1]      ; LEDR[5]     ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; SW[1]      ; LEDR[6]     ; 14.345 ; 14.345 ; 14.345 ; 14.345 ;
; SW[1]      ; LEDR[7]     ; 12.775 ; 12.775 ; 12.775 ; 12.775 ;
; SW[1]      ; LEDR[8]     ; 14.448 ; 14.448 ; 14.448 ; 14.448 ;
; SW[1]      ; LEDR[9]     ; 13.331 ; 13.331 ; 13.331 ; 13.331 ;
; SW[1]      ; LEDR[10]    ; 14.209 ; 14.209 ; 14.209 ; 14.209 ;
; SW[1]      ; LEDR[11]    ; 13.278 ; 13.278 ; 13.278 ; 13.278 ;
; SW[1]      ; LEDR[12]    ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; SW[1]      ; LEDR[13]    ; 13.632 ; 13.632 ; 13.632 ; 13.632 ;
; SW[1]      ; LEDR[14]    ; 16.553 ; 16.553 ; 16.553 ; 16.553 ;
; SW[1]      ; LEDR[15]    ; 13.527 ; 13.527 ; 13.527 ; 13.527 ;
; SW[2]      ; LEDR[0]     ; 13.742 ; 13.742 ; 13.742 ; 13.742 ;
; SW[2]      ; LEDR[1]     ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; SW[2]      ; LEDR[2]     ; 14.272 ; 14.272 ; 14.272 ; 14.272 ;
; SW[2]      ; LEDR[3]     ; 13.259 ; 13.259 ; 13.259 ; 13.259 ;
; SW[2]      ; LEDR[4]     ; 15.142 ; 15.142 ; 15.142 ; 15.142 ;
; SW[2]      ; LEDR[5]     ; 14.131 ; 14.131 ; 14.131 ; 14.131 ;
; SW[2]      ; LEDR[6]     ; 14.643 ; 14.643 ; 14.643 ; 14.643 ;
; SW[2]      ; LEDR[7]     ; 13.047 ; 13.047 ; 13.047 ; 13.047 ;
; SW[2]      ; LEDR[8]     ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; SW[2]      ; LEDR[9]     ; 13.629 ; 13.629 ; 13.629 ; 13.629 ;
; SW[2]      ; LEDR[10]    ; 14.507 ; 14.507 ; 14.507 ; 14.507 ;
; SW[2]      ; LEDR[11]    ; 13.576 ; 13.576 ; 13.576 ; 13.576 ;
; SW[2]      ; LEDR[12]    ; 14.045 ; 14.045 ; 14.045 ; 14.045 ;
; SW[2]      ; LEDR[13]    ; 13.930 ; 13.930 ; 13.930 ; 13.930 ;
; SW[2]      ; LEDR[14]    ; 16.851 ; 16.851 ; 16.851 ; 16.851 ;
; SW[2]      ; LEDR[15]    ; 13.825 ; 13.825 ; 13.825 ; 13.825 ;
; SW[3]      ; LEDR[0]     ; 13.211 ; 13.211 ; 13.211 ; 13.211 ;
; SW[3]      ; LEDR[1]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; SW[3]      ; LEDR[2]     ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; SW[3]      ; LEDR[3]     ; 12.703 ; 12.703 ; 12.703 ; 12.703 ;
; SW[3]      ; LEDR[4]     ; 14.586 ; 14.586 ; 14.586 ; 14.586 ;
; SW[3]      ; LEDR[5]     ; 13.575 ; 13.575 ; 13.575 ; 13.575 ;
; SW[3]      ; LEDR[6]     ; 14.087 ; 14.087 ; 14.087 ; 14.087 ;
; SW[3]      ; LEDR[7]     ; 12.513 ; 12.513 ; 12.513 ; 12.513 ;
; SW[3]      ; LEDR[8]     ; 14.190 ; 14.190 ; 14.190 ; 14.190 ;
; SW[3]      ; LEDR[9]     ; 13.073 ; 13.073 ; 13.073 ; 13.073 ;
; SW[3]      ; LEDR[10]    ; 13.951 ; 13.951 ; 13.951 ; 13.951 ;
; SW[3]      ; LEDR[11]    ; 13.020 ; 13.020 ; 13.020 ; 13.020 ;
; SW[3]      ; LEDR[12]    ; 13.489 ; 13.489 ; 13.489 ; 13.489 ;
; SW[3]      ; LEDR[13]    ; 13.374 ; 13.374 ; 13.374 ; 13.374 ;
; SW[3]      ; LEDR[14]    ; 16.295 ; 16.295 ; 16.295 ; 16.295 ;
; SW[3]      ; LEDR[15]    ; 13.269 ; 13.269 ; 13.269 ; 13.269 ;
; SW[4]      ; LEDR[0]     ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; SW[4]      ; LEDR[1]     ; 13.655 ; 13.655 ; 13.655 ; 13.655 ;
; SW[4]      ; LEDR[2]     ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; SW[4]      ; LEDR[3]     ; 13.309 ; 13.309 ; 13.309 ; 13.309 ;
; SW[4]      ; LEDR[4]     ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; SW[4]      ; LEDR[5]     ; 14.181 ; 14.181 ; 14.181 ; 14.181 ;
; SW[4]      ; LEDR[6]     ; 14.693 ; 14.693 ; 14.693 ; 14.693 ;
; SW[4]      ; LEDR[7]     ; 13.117 ; 13.117 ; 13.117 ; 13.117 ;
; SW[4]      ; LEDR[8]     ; 14.796 ; 14.796 ; 14.796 ; 14.796 ;
; SW[4]      ; LEDR[9]     ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; SW[4]      ; LEDR[10]    ; 14.557 ; 14.557 ; 14.557 ; 14.557 ;
; SW[4]      ; LEDR[11]    ; 13.626 ; 13.626 ; 13.626 ; 13.626 ;
; SW[4]      ; LEDR[12]    ; 14.095 ; 14.095 ; 14.095 ; 14.095 ;
; SW[4]      ; LEDR[13]    ; 13.980 ; 13.980 ; 13.980 ; 13.980 ;
; SW[4]      ; LEDR[14]    ; 16.901 ; 16.901 ; 16.901 ; 16.901 ;
; SW[4]      ; LEDR[15]    ; 13.875 ; 13.875 ; 13.875 ; 13.875 ;
; SW[5]      ; LEDR[0]     ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; SW[5]      ; LEDR[1]     ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; SW[5]      ; LEDR[2]     ; 14.650 ; 14.650 ; 14.650 ; 14.650 ;
; SW[5]      ; LEDR[3]     ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; SW[5]      ; LEDR[4]     ; 15.116 ; 15.116 ; 15.116 ; 15.116 ;
; SW[5]      ; LEDR[5]     ; 13.975 ; 13.975 ; 13.975 ; 13.975 ;
; SW[5]      ; LEDR[6]     ; 14.254 ; 14.254 ; 14.254 ; 14.254 ;
; SW[5]      ; LEDR[7]     ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; SW[5]      ; LEDR[8]     ; 14.739 ; 14.739 ; 14.739 ; 14.739 ;
; SW[5]      ; LEDR[9]     ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; SW[5]      ; LEDR[10]    ; 14.044 ; 14.044 ; 14.044 ; 14.044 ;
; SW[5]      ; LEDR[11]    ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; SW[5]      ; LEDR[12]    ; 13.678 ; 13.678 ; 13.678 ; 13.678 ;
; SW[5]      ; LEDR[13]    ; 13.467 ; 13.467 ; 13.467 ; 13.467 ;
; SW[5]      ; LEDR[14]    ; 16.837 ; 16.837 ; 16.837 ; 16.837 ;
; SW[5]      ; LEDR[15]    ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------+
; Fast Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -3.962 ; -2573.296     ;
; CLOCK_50            ; 0.474  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLOCK_50            ; -0.942 ; -0.942        ;
; Debounce:DebClk|OP1 ; 0.215  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Recovery Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -1.230 ; -1507.980     ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Debounce:DebClk|OP1 ; 1.885 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.000 ; -1554.000     ;
; CLOCK_50            ; -1.380 ; -13.380       ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Debounce:DebClk|OP1'                                                                                                                                                                                     ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -3.962 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.998      ;
; -3.962 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.998      ;
; -3.962 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.998      ;
; -3.962 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.998      ;
; -3.938 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.975      ;
; -3.934 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.971      ;
; -3.930 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.966      ;
; -3.930 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.966      ;
; -3.930 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.966      ;
; -3.930 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.966      ;
; -3.926 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.963      ;
; -3.906 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.943      ;
; -3.874 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.900      ;
; -3.874 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.900      ;
; -3.873 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.909      ;
; -3.873 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.909      ;
; -3.873 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.909      ;
; -3.873 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.909      ;
; -3.872 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.907      ;
; -3.870 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.905      ;
; -3.870 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.905      ;
; -3.870 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.896      ;
; -3.870 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.896      ;
; -3.868 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.897      ;
; -3.868 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.897      ;
; -3.868 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.903      ;
; -3.866 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.901      ;
; -3.866 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.901      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.895      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.895      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.895      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.895      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.895      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.901      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.901      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.901      ;
; -3.865 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.901      ;
; -3.864 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.893      ;
; -3.864 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.893      ;
; -3.862 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.888      ;
; -3.862 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.888      ;
; -3.861 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.891      ;
; -3.861 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.891      ;
; -3.861 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.891      ;
; -3.861 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.891      ;
; -3.861 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.891      ;
; -3.860 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.895      ;
; -3.858 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.893      ;
; -3.858 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.893      ;
; -3.856 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.885      ;
; -3.856 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.885      ;
; -3.853 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.883      ;
; -3.853 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.883      ;
; -3.853 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.883      ;
; -3.853 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.883      ;
; -3.853 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.883      ;
; -3.849 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.886      ;
; -3.849 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.886      ;
; -3.849 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.886      ;
; -3.845 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.881      ;
; -3.845 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.881      ;
; -3.845 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.881      ;
; -3.845 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.882      ;
; -3.845 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.882      ;
; -3.845 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.882      ;
; -3.843 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.877      ;
; -3.843 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.877      ;
; -3.843 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.877      ;
; -3.842 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.868      ;
; -3.842 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.006     ; 4.868      ;
; -3.841 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.875      ;
; -3.841 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.875      ;
; -3.841 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.877      ;
; -3.841 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.877      ;
; -3.841 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.877      ;
; -3.840 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.875      ;
; -3.839 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.873      ;
; -3.839 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.873      ;
; -3.839 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.873      ;
; -3.838 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.873      ;
; -3.838 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.873      ;
; -3.837 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.874      ;
; -3.837 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.874      ;
; -3.837 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.005      ; 4.874      ;
; -3.837 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.871      ;
; -3.837 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.871      ;
; -3.836 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.865      ;
; -3.836 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.865      ;
; -3.835 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.871      ;
; -3.835 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.871      ;
; -3.835 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.871      ;
; -3.835 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.871      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.869      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.869      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.863      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.863      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.863      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.863      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.002     ; 4.863      ;
; -3.833 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 4.869      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                   ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; 0.474 ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.558      ;
; 0.548 ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.484      ;
; 0.548 ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.484      ;
; 0.551 ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.481      ;
; 0.555 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.477      ;
; 0.633 ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.399      ;
; 0.635 ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.397      ;
; 0.638 ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.394      ;
; 0.638 ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.394      ;
; 1.322 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.500        ; 1.048      ; 0.399      ;
; 1.822 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 1.000        ; 1.048      ; 0.399      ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -0.942 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.000        ; 1.048      ; 0.399      ;
; -0.442 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; -0.500       ; 1.048      ; 0.399      ;
; 0.242  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.245  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.325  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.329  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.332  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.406  ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Debounce:DebClk|OP1'                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.215 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.457      ;
; 0.376 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[7]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.573      ;
; 0.377 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[28]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[9]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.577      ;
; 0.379 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[14] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[29]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[11]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.580      ;
; 0.383 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[8]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.581      ;
; 0.383 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[6]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.581      ;
; 0.388 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[3]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.585      ;
; 0.389 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[4]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.587      ;
; 0.391 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.543      ;
; 0.394 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[14]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.593      ;
; 0.395 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.592      ;
; 0.398 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.551      ;
; 0.409 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[28] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.561      ;
; 0.433 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.585      ;
; 0.445 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[13] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.599      ;
; 0.455 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[23] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.608      ;
; 0.464 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[7]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.616      ;
; 0.477 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[25]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg9  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.676      ;
; 0.479 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[0]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.631      ;
; 0.485 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[12]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.683      ;
; 0.492 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.644      ;
; 0.492 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[29] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.646      ;
; 0.507 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[6]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 0.656      ;
; 0.511 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[16]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 0.707      ;
; 0.522 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[13]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 0.716      ;
; 0.525 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[31]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.077      ; 0.740      ;
; 0.525 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[2]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.005      ; 0.682      ;
; 0.533 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[30]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.077      ; 0.748      ;
; 0.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[5]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.735      ;
; 0.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[19]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.735      ;
; 0.538 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.690      ;
; 0.544 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[18]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.741      ;
; 0.547 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[10] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_we_reg       ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.062      ; 0.748      ;
; 0.553 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.707      ;
; 0.557 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                       ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][25]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 0.701      ;
; 0.570 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[15]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 0.764      ;
; 0.589 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[6]       ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][6]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 0.738      ;
; 0.591 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.743      ;
; 0.598 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.002     ; 0.748      ;
; 0.603 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[25]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][25]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 0.747      ;
; 0.605 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[4]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.005      ; 0.762      ;
; 0.607 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[26]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.806      ;
; 0.607 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[10] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][10]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 0.754      ;
; 0.608 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]  ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][6]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.009     ; 0.751      ;
; 0.613 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][12]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.011     ; 0.754      ;
; 0.614 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[8]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[31] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.768      ;
; 0.625 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[24]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg8  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.824      ;
; 0.626 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[30]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.780      ;
; 0.629 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[21]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg5  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.068      ; 0.835      ;
; 0.631 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.785      ;
; 0.632 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[5]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.784      ;
; 0.632 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[26]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.787      ;
; 0.635 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.790      ;
; 0.645 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.798      ;
; 0.646 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[25]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.799      ;
; 0.647 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[8]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.800      ;
; 0.655 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.809      ;
; 0.658 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.006     ; 0.804      ;
; 0.662 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[13]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][13]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.813      ;
; 0.663 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.818      ;
; 0.665 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[13]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][13]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.816      ;
; 0.671 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.006      ; 0.829      ;
; 0.682 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[30]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.008     ; 0.826      ;
; 0.682 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 0.831      ;
; 0.683 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.838      ;
; 0.685 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.005      ; 0.842      ;
; 0.685 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.005      ; 0.842      ;
; 0.692 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.890      ;
; 0.694 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.059      ; 0.891      ;
; 0.697 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]        ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.899      ;
; 0.698 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.853      ;
; 0.699 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.057      ; 0.894      ;
; 0.700 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.855      ;
; 0.702 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[25] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][25]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.009     ; 0.845      ;
; 0.702 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[10]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][10]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.007     ; 0.847      ;
; 0.703 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[27]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][27]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 0.851      ;
; 0.704 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[31]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.009     ; 0.847      ;
; 0.705 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]        ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.066      ; 0.909      ;
; 0.705 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.860      ;
; 0.707 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.859      ;
; 0.709 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[19]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][19]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 0.857      ;
; 0.710 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][17]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 0.857      ;
; 0.710 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[19]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][19]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 0.858      ;
; 0.710 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[17] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.010     ; 0.852      ;
; 0.712 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][17]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 0.859      ;
; 0.714 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]  ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.913      ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Debounce:DebClk|OP1'                                                                                                                                                  ;
+--------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                        ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[16]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[31]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[13]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.120     ; 2.142      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[19]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.152     ; 2.110      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[14]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[15]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.120     ; 2.142      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[0]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.143      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[1]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.168     ; 2.094      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.169     ; 2.093      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.151     ; 2.111      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.162     ; 2.100      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.162     ; 2.100      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.168     ; 2.094      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.113      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.113      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.141     ; 2.121      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.141     ; 2.121      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.141     ; 2.121      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.141     ; 2.121      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.172     ; 2.090      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.148     ; 2.114      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.172     ; 2.090      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.172     ; 2.090      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.133     ; 2.129      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.133     ; 2.129      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.135     ; 2.127      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.135     ; 2.127      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.136      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.136      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.136      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.157     ; 2.105      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.155     ; 2.107      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.155     ; 2.107      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.157     ; 2.105      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.130      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.130      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.123     ; 2.139      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[2]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.138      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.122     ; 2.140      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.157     ; 2.105      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.181     ; 2.081      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.157     ; 2.105      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.157     ; 2.105      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.157     ; 2.105      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.181     ; 2.081      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.154     ; 2.108      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.172     ; 2.090      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.156     ; 2.106      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.154     ; 2.108      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.168     ; 2.094      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.154     ; 2.108      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.160     ; 2.102      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.160     ; 2.102      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.168     ; 2.094      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.172     ; 2.090      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.142     ; 2.120      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.122      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.122      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.128     ; 2.134      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.128     ; 2.134      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.138     ; 2.124      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.138     ; 2.124      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.128     ; 2.134      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.153     ; 2.109      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.163     ; 2.099      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.155     ; 2.107      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.153     ; 2.109      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.136     ; 2.126      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.136     ; 2.126      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.128     ; 2.134      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.122     ; 2.140      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[22]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.135      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[21]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.130     ; 2.132      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[23]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.152     ; 2.110      ;
; -1.230 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[24]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.152     ; 2.110      ;
+--------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Debounce:DebClk|OP1'                                                                                                                                                  ;
+-------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                        ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[16]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[31]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[13]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.917      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[19]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.152     ; 1.885      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[14]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[15]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.917      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[0]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.918      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[1]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.168     ; 1.869      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.169     ; 1.868      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.151     ; 1.886      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.162     ; 1.875      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.162     ; 1.875      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.168     ; 1.869      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.149     ; 1.888      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.149     ; 1.888      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.141     ; 1.896      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.141     ; 1.896      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.141     ; 1.896      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.141     ; 1.896      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.172     ; 1.865      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.148     ; 1.889      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.172     ; 1.865      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.172     ; 1.865      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.133     ; 1.904      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.133     ; 1.904      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.135     ; 1.902      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.135     ; 1.902      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.911      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.911      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.911      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.157     ; 1.880      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.155     ; 1.882      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.155     ; 1.882      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.157     ; 1.880      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.132     ; 1.905      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.132     ; 1.905      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][1] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.914      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[2]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.913      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.122     ; 1.915      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.157     ; 1.880      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.181     ; 1.856      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.157     ; 1.880      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.157     ; 1.880      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.157     ; 1.880      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.181     ; 1.856      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.154     ; 1.883      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.172     ; 1.865      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.156     ; 1.881      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.154     ; 1.883      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.168     ; 1.869      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.154     ; 1.883      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.160     ; 1.877      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.160     ; 1.877      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.168     ; 1.869      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.172     ; 1.865      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.142     ; 1.895      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.140     ; 1.897      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.140     ; 1.897      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.909      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.909      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.138     ; 1.899      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.138     ; 1.899      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.909      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.153     ; 1.884      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.163     ; 1.874      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.155     ; 1.882      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.153     ; 1.884      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.136     ; 1.901      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][2] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.136     ; 1.901      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.909      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.122     ; 1.915      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[22]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.910      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[21]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.130     ; 1.907      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[23]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.152     ; 1.885      ;
; 1.885 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[24]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.152     ; 1.885      ;
+-------+---------------------+--------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Debounce:DebClk|OP1'                                                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.026 ; 2.026 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 1.743 ; 1.743 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.026 ; 2.026 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.623 ; -1.623 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.623 ; -1.623 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.906 ; -1.906 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.998 ; 4.998 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.793 ; 4.793 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.821 ; 4.821 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.998 ; 4.998 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.925 ; 4.925 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.849 ; 4.849 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.777 ; 4.777 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.382 ; 4.382 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 5.371 ; 5.371 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 5.163 ; 5.163 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 5.371 ; 5.371 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.193 ; 5.193 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 5.263 ; 5.263 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 5.190 ; 5.190 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 5.283 ; 5.283 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 5.185 ; 5.185 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 5.171 ; 5.171 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 5.073 ; 5.073 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 5.077 ; 5.077 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 5.171 ; 5.171 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 4.947 ; 4.947 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 5.069 ; 5.069 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 4.963 ; 4.963 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 5.150 ; 5.150 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 5.180 ; 5.180 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 5.174 ; 5.174 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.967 ; 4.967 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 5.180 ; 5.180 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 5.104 ; 5.104 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 5.085 ; 5.085 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.962 ; 4.962 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.974 ; 4.974 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.966 ; 4.966 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.850 ; 4.850 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.730 ; 4.730 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.725 ; 4.725 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.877 ; 4.877 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.734 ; 4.734 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.744 ; 4.744 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.966 ; 4.966 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.908 ; 4.908 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.896 ; 4.896 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.798 ; 4.798 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 4.908 ; 4.908 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.779 ; 4.779 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 4.672 ; 4.672 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.820 ; 4.820 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.785 ; 4.785 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 6.857 ; 6.857 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 6.175 ; 6.175 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 6.857 ; 6.857 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 6.491 ; 6.491 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 6.273 ; 6.273 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 6.520 ; 6.520 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 6.478 ; 6.478 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 6.857 ; 6.857 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 7.108 ; 7.108 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 6.176 ; 6.176 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 6.882 ; 6.882 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 6.672 ; 6.672 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 5.772 ; 5.772 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 5.729 ; 5.729 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 5.771 ; 5.771 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 6.106 ; 6.106 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 5.598 ; 5.598 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 5.603 ; 5.603 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 5.731 ; 5.731 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 5.772 ; 5.772 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 5.475 ; 5.475 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 5.708 ; 5.708 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 5.407 ; 5.407 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 7.108 ; 7.108 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 5.872 ; 5.872 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.166 ; 4.166 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.583 ; 4.583 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.606 ; 4.606 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.789 ; 4.789 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.713 ; 4.713 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.639 ; 4.639 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.560 ; 4.560 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.166 ; 4.166 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 4.658 ; 4.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 4.658 ; 4.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 4.866 ; 4.866 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 4.752 ; 4.752 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 4.680 ; 4.680 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 4.774 ; 4.774 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 4.681 ; 4.681 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 4.635 ; 4.635 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 4.765 ; 4.765 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 4.765 ; 4.765 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 4.856 ; 4.856 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 4.635 ; 4.635 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 4.758 ; 4.758 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 4.652 ; 4.652 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 4.834 ; 4.834 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 4.660 ; 4.660 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 4.874 ; 4.874 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.665 ; 4.665 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 4.882 ; 4.882 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 4.797 ; 4.797 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 4.775 ; 4.775 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.660 ; 4.660 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.670 ; 4.670 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.514 ; 4.514 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.639 ; 4.639 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.514 ; 4.514 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.515 ; 4.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.656 ; 4.656 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.521 ; 4.521 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.524 ; 4.524 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.745 ; 4.745 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.105 ; 4.105 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.341 ; 4.341 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.244 ; 4.244 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 4.354 ; 4.354 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.213 ; 4.213 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 4.105 ; 4.105 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.256 ; 4.256 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.221 ; 4.221 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 4.841 ; 4.841 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 4.841 ; 4.841 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 5.524 ; 5.524 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 5.156 ; 5.156 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 4.945 ; 4.945 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 5.191 ; 5.191 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 5.154 ; 5.154 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 5.535 ; 5.535 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 4.297 ; 4.297 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 4.705 ; 4.705 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 4.409 ; 4.409 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 4.545 ; 4.545 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 4.297 ; 4.297 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 4.697 ; 4.697 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 4.596 ; 4.596 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 5.022 ; 5.022 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 4.616 ; 4.616 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 4.706 ; 4.706 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 4.576 ; 4.576 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 4.368 ; 4.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 4.398 ; 4.398 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 4.634 ; 4.634 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 4.311 ; 4.311 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 4.895 ; 4.895 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 4.795 ; 4.795 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.610 ;       ;       ; 4.610 ;
; KEY[1]     ; LEDG[1]     ; 5.031 ;       ;       ; 5.031 ;
; KEY[2]     ; LEDG[2]     ; 5.014 ;       ;       ; 5.014 ;
; KEY[3]     ; LEDG[3]     ; 4.622 ;       ;       ; 4.622 ;
; SW[0]      ; LEDR[0]     ; 6.678 ; 7.074 ; 7.074 ; 6.678 ;
; SW[0]      ; LEDR[1]     ; 6.687 ; 7.078 ; 7.078 ; 6.687 ;
; SW[0]      ; LEDR[2]     ; 6.448 ; 7.266 ; 7.266 ; 6.448 ;
; SW[0]      ; LEDR[3]     ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; SW[0]      ; LEDR[4]     ; 6.431 ; 6.431 ; 6.431 ; 6.431 ;
; SW[0]      ; LEDR[5]     ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; SW[0]      ; LEDR[6]     ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; SW[0]      ; LEDR[7]     ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; SW[0]      ; LEDR[8]     ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW[0]      ; LEDR[9]     ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW[0]      ; LEDR[10]    ; 6.756 ; 6.756 ; 6.756 ; 6.756 ;
; SW[0]      ; LEDR[11]    ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; SW[0]      ; LEDR[12]    ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; SW[0]      ; LEDR[13]    ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; SW[0]      ; LEDR[14]    ; 7.668 ; 7.668 ; 7.668 ; 7.668 ;
; SW[0]      ; LEDR[15]    ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; SW[1]      ; LEDR[0]     ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; SW[1]      ; LEDR[1]     ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; SW[1]      ; LEDR[2]     ; 7.369 ; 7.369 ; 7.369 ; 7.369 ;
; SW[1]      ; LEDR[3]     ; 7.489 ; 7.489 ; 7.489 ; 7.489 ;
; SW[1]      ; LEDR[4]     ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SW[1]      ; LEDR[5]     ; 7.822 ; 7.822 ; 7.822 ; 7.822 ;
; SW[1]      ; LEDR[6]     ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; SW[1]      ; LEDR[7]     ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; SW[1]      ; LEDR[8]     ; 8.205 ; 8.205 ; 8.205 ; 8.205 ;
; SW[1]      ; LEDR[9]     ; 7.574 ; 7.574 ; 7.574 ; 7.574 ;
; SW[1]      ; LEDR[10]    ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; SW[1]      ; LEDR[11]    ; 7.580 ; 7.580 ; 7.580 ; 7.580 ;
; SW[1]      ; LEDR[12]    ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; SW[1]      ; LEDR[13]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SW[1]      ; LEDR[14]    ; 9.241 ; 9.241 ; 9.241 ; 9.241 ;
; SW[1]      ; LEDR[15]    ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; SW[2]      ; LEDR[0]     ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; SW[2]      ; LEDR[1]     ; 7.671 ; 7.671 ; 7.671 ; 7.671 ;
; SW[2]      ; LEDR[2]     ; 7.968 ; 7.968 ; 7.968 ; 7.968 ;
; SW[2]      ; LEDR[3]     ; 7.633 ; 7.633 ; 7.633 ; 7.633 ;
; SW[2]      ; LEDR[4]     ; 8.516 ; 8.516 ; 8.516 ; 8.516 ;
; SW[2]      ; LEDR[5]     ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; SW[2]      ; LEDR[6]     ; 8.095 ; 8.095 ; 8.095 ; 8.095 ;
; SW[2]      ; LEDR[7]     ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; SW[2]      ; LEDR[8]     ; 8.349 ; 8.349 ; 8.349 ; 8.349 ;
; SW[2]      ; LEDR[9]     ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; SW[2]      ; LEDR[10]    ; 8.001 ; 8.001 ; 8.001 ; 8.001 ;
; SW[2]      ; LEDR[11]    ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; SW[2]      ; LEDR[12]    ; 7.853 ; 7.853 ; 7.853 ; 7.853 ;
; SW[2]      ; LEDR[13]    ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; SW[2]      ; LEDR[14]    ; 9.385 ; 9.385 ; 9.385 ; 9.385 ;
; SW[2]      ; LEDR[15]    ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[3]      ; LEDR[0]     ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; SW[3]      ; LEDR[1]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[3]      ; LEDR[2]     ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; SW[3]      ; LEDR[3]     ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; SW[3]      ; LEDR[4]     ; 8.231 ; 8.231 ; 8.231 ; 8.231 ;
; SW[3]      ; LEDR[5]     ; 7.681 ; 7.681 ; 7.681 ; 7.681 ;
; SW[3]      ; LEDR[6]     ; 7.810 ; 7.810 ; 7.810 ; 7.810 ;
; SW[3]      ; LEDR[7]     ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
; SW[3]      ; LEDR[8]     ; 8.064 ; 8.064 ; 8.064 ; 8.064 ;
; SW[3]      ; LEDR[9]     ; 7.433 ; 7.433 ; 7.433 ; 7.433 ;
; SW[3]      ; LEDR[10]    ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; SW[3]      ; LEDR[11]    ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; SW[3]      ; LEDR[12]    ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; SW[3]      ; LEDR[13]    ; 7.477 ; 7.477 ; 7.477 ; 7.477 ;
; SW[3]      ; LEDR[14]    ; 9.100 ; 9.100 ; 9.100 ; 9.100 ;
; SW[3]      ; LEDR[15]    ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; SW[4]      ; LEDR[0]     ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; SW[4]      ; LEDR[1]     ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; SW[4]      ; LEDR[2]     ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; SW[4]      ; LEDR[3]     ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; SW[4]      ; LEDR[4]     ; 8.562 ; 8.562 ; 8.562 ; 8.562 ;
; SW[4]      ; LEDR[5]     ; 8.012 ; 8.012 ; 8.012 ; 8.012 ;
; SW[4]      ; LEDR[6]     ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; SW[4]      ; LEDR[7]     ; 7.629 ; 7.629 ; 7.629 ; 7.629 ;
; SW[4]      ; LEDR[8]     ; 8.395 ; 8.395 ; 8.395 ; 8.395 ;
; SW[4]      ; LEDR[9]     ; 7.764 ; 7.764 ; 7.764 ; 7.764 ;
; SW[4]      ; LEDR[10]    ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; SW[4]      ; LEDR[11]    ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; SW[4]      ; LEDR[12]    ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; SW[4]      ; LEDR[13]    ; 7.808 ; 7.808 ; 7.808 ; 7.808 ;
; SW[4]      ; LEDR[14]    ; 9.431 ; 9.431 ; 9.431 ; 9.431 ;
; SW[4]      ; LEDR[15]    ; 7.632 ; 7.632 ; 7.632 ; 7.632 ;
; SW[5]      ; LEDR[0]     ; 7.605 ; 7.605 ; 7.605 ; 7.605 ;
; SW[5]      ; LEDR[1]     ; 7.539 ; 7.539 ; 7.539 ; 7.539 ;
; SW[5]      ; LEDR[2]     ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; SW[5]      ; LEDR[3]     ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; SW[5]      ; LEDR[4]     ; 8.002 ; 8.002 ; 8.002 ; 8.002 ;
; SW[5]      ; LEDR[5]     ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[5]      ; LEDR[6]     ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; SW[5]      ; LEDR[7]     ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; SW[5]      ; LEDR[8]     ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; SW[5]      ; LEDR[9]     ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; SW[5]      ; LEDR[10]    ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; SW[5]      ; LEDR[11]    ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; SW[5]      ; LEDR[12]    ; 7.339 ; 7.339 ; 7.339 ; 7.339 ;
; SW[5]      ; LEDR[13]    ; 7.248 ; 7.248 ; 7.248 ; 7.248 ;
; SW[5]      ; LEDR[14]    ; 8.871 ; 8.871 ; 8.871 ; 8.871 ;
; SW[5]      ; LEDR[15]    ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.610 ;       ;       ; 4.610 ;
; KEY[1]     ; LEDG[1]     ; 5.031 ;       ;       ; 5.031 ;
; KEY[2]     ; LEDG[2]     ; 5.014 ;       ;       ; 5.014 ;
; KEY[3]     ; LEDG[3]     ; 4.622 ;       ;       ; 4.622 ;
; SW[0]      ; LEDR[0]     ; 6.678 ; 7.074 ; 7.074 ; 6.678 ;
; SW[0]      ; LEDR[1]     ; 6.687 ; 7.078 ; 7.078 ; 6.687 ;
; SW[0]      ; LEDR[2]     ; 6.448 ; 7.266 ; 7.266 ; 6.448 ;
; SW[0]      ; LEDR[3]     ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; SW[0]      ; LEDR[4]     ; 6.431 ; 6.431 ; 6.431 ; 6.431 ;
; SW[0]      ; LEDR[5]     ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; SW[0]      ; LEDR[6]     ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; SW[0]      ; LEDR[7]     ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; SW[0]      ; LEDR[8]     ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW[0]      ; LEDR[9]     ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW[0]      ; LEDR[10]    ; 6.756 ; 6.756 ; 6.756 ; 6.756 ;
; SW[0]      ; LEDR[11]    ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; SW[0]      ; LEDR[12]    ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; SW[0]      ; LEDR[13]    ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; SW[0]      ; LEDR[14]    ; 7.668 ; 7.668 ; 7.668 ; 7.668 ;
; SW[0]      ; LEDR[15]    ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; SW[1]      ; LEDR[0]     ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; SW[1]      ; LEDR[1]     ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; SW[1]      ; LEDR[2]     ; 7.369 ; 7.369 ; 7.369 ; 7.369 ;
; SW[1]      ; LEDR[3]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[1]      ; LEDR[4]     ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; SW[1]      ; LEDR[5]     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; SW[1]      ; LEDR[6]     ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; SW[1]      ; LEDR[7]     ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; SW[1]      ; LEDR[8]     ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; SW[1]      ; LEDR[9]     ; 7.112 ; 7.112 ; 7.112 ; 7.112 ;
; SW[1]      ; LEDR[10]    ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[1]      ; LEDR[11]    ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; SW[1]      ; LEDR[12]    ; 7.288 ; 7.288 ; 7.288 ; 7.288 ;
; SW[1]      ; LEDR[13]    ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; SW[1]      ; LEDR[14]    ; 8.680 ; 8.680 ; 8.680 ; 8.680 ;
; SW[1]      ; LEDR[15]    ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; SW[2]      ; LEDR[0]     ; 7.321 ; 7.321 ; 7.321 ; 7.321 ;
; SW[2]      ; LEDR[1]     ; 7.252 ; 7.252 ; 7.252 ; 7.252 ;
; SW[2]      ; LEDR[2]     ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; SW[2]      ; LEDR[3]     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; SW[2]      ; LEDR[4]     ; 7.963 ; 7.963 ; 7.963 ; 7.963 ;
; SW[2]      ; LEDR[5]     ; 7.454 ; 7.454 ; 7.454 ; 7.454 ;
; SW[2]      ; LEDR[6]     ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; SW[2]      ; LEDR[7]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; SW[2]      ; LEDR[8]     ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; SW[2]      ; LEDR[9]     ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; SW[2]      ; LEDR[10]    ; 7.645 ; 7.645 ; 7.645 ; 7.645 ;
; SW[2]      ; LEDR[11]    ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; SW[2]      ; LEDR[12]    ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SW[2]      ; LEDR[13]    ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; SW[2]      ; LEDR[14]    ; 8.827 ; 8.827 ; 8.827 ; 8.827 ;
; SW[2]      ; LEDR[15]    ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; SW[3]      ; LEDR[0]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[3]      ; LEDR[1]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; SW[3]      ; LEDR[2]     ; 7.230 ; 7.230 ; 7.230 ; 7.230 ;
; SW[3]      ; LEDR[3]     ; 6.752 ; 6.752 ; 6.752 ; 6.752 ;
; SW[3]      ; LEDR[4]     ; 7.678 ; 7.678 ; 7.678 ; 7.678 ;
; SW[3]      ; LEDR[5]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; LEDR[6]     ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; SW[3]      ; LEDR[7]     ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; SW[3]      ; LEDR[8]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[3]      ; LEDR[9]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; SW[3]      ; LEDR[10]    ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; SW[3]      ; LEDR[11]    ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; SW[3]      ; LEDR[12]    ; 7.150 ; 7.150 ; 7.150 ; 7.150 ;
; SW[3]      ; LEDR[13]    ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; SW[3]      ; LEDR[14]    ; 8.542 ; 8.542 ; 8.542 ; 8.542 ;
; SW[3]      ; LEDR[15]    ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[4]      ; LEDR[0]     ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; SW[4]      ; LEDR[1]     ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; SW[4]      ; LEDR[2]     ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; SW[4]      ; LEDR[3]     ; 7.083 ; 7.083 ; 7.083 ; 7.083 ;
; SW[4]      ; LEDR[4]     ; 8.009 ; 8.009 ; 8.009 ; 8.009 ;
; SW[4]      ; LEDR[5]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[4]      ; LEDR[6]     ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; SW[4]      ; LEDR[7]     ; 7.068 ; 7.068 ; 7.068 ; 7.068 ;
; SW[4]      ; LEDR[8]     ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; SW[4]      ; LEDR[9]     ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; SW[4]      ; LEDR[10]    ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; SW[4]      ; LEDR[11]    ; 7.265 ; 7.265 ; 7.265 ; 7.265 ;
; SW[4]      ; LEDR[12]    ; 7.481 ; 7.481 ; 7.481 ; 7.481 ;
; SW[4]      ; LEDR[13]    ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[4]      ; LEDR[14]    ; 8.873 ; 8.873 ; 8.873 ; 8.873 ;
; SW[4]      ; LEDR[15]    ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; SW[5]      ; LEDR[0]     ; 7.380 ; 7.380 ; 7.380 ; 7.380 ;
; SW[5]      ; LEDR[1]     ; 7.539 ; 7.539 ; 7.539 ; 7.539 ;
; SW[5]      ; LEDR[2]     ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; SW[5]      ; LEDR[3]     ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; SW[5]      ; LEDR[4]     ; 8.002 ; 8.002 ; 8.002 ; 8.002 ;
; SW[5]      ; LEDR[5]     ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[5]      ; LEDR[6]     ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; SW[5]      ; LEDR[7]     ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; SW[5]      ; LEDR[8]     ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; SW[5]      ; LEDR[9]     ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; SW[5]      ; LEDR[10]    ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; SW[5]      ; LEDR[11]    ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; SW[5]      ; LEDR[12]    ; 7.339 ; 7.339 ; 7.339 ; 7.339 ;
; SW[5]      ; LEDR[13]    ; 7.248 ; 7.248 ; 7.248 ; 7.248 ;
; SW[5]      ; LEDR[14]    ; 8.871 ; 8.871 ; 8.871 ; 8.871 ;
; SW[5]      ; LEDR[15]    ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+----------------------+-----------+--------+-----------+---------+---------------------+
; Clock                ; Setup     ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+--------+-----------+---------+---------------------+
; Worst-case Slack     ; -9.728    ; -1.587 ; -2.911    ; 1.885   ; -2.000              ;
;  CLOCK_50            ; -0.071    ; -1.587 ; N/A       ; N/A     ; -1.380              ;
;  Debounce:DebClk|OP1 ; -9.728    ; 0.215  ; -2.911    ; 1.885   ; -2.000              ;
; Design-wide TNS      ; -6772.025 ; -1.587 ; -3568.886 ; 0.0     ; -1567.38            ;
;  CLOCK_50            ; -0.071    ; -1.587 ; N/A       ; N/A     ; -13.380             ;
;  Debounce:DebClk|OP1 ; -6771.954 ; 0.000  ; -3568.886 ; 0.000   ; -1554.000           ;
+----------------------+-----------+--------+-----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.844 ; 3.844 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.125 ; 3.125 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.844 ; 3.844 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.623 ; -1.623 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.623 ; -1.623 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.906 ; -1.906 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 9.392  ; 9.392  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 9.059  ; 9.059  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 9.086  ; 9.086  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 9.392  ; 9.392  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 9.311  ; 9.311  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 9.165  ; 9.165  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 9.170  ; 9.170  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 8.215  ; 8.215  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 10.173 ; 10.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 9.807  ; 9.807  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 10.173 ; 10.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 10.002 ; 10.002 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 9.973  ; 9.973  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.839  ; 9.839  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 10.012 ; 10.012 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 10.003 ; 10.003 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 9.826  ; 9.826  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 9.598  ; 9.598  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 9.606  ; 9.606  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 9.826  ; 9.826  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 9.349  ; 9.349  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 9.597  ; 9.597  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 9.379  ; 9.379  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 9.803  ; 9.803  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 9.814  ; 9.814  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.814  ; 9.814  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 9.364  ; 9.364  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 9.800  ; 9.800  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 9.628  ; 9.628  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 9.597  ; 9.597  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 9.364  ; 9.364  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 9.373  ; 9.373  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 9.358  ; 9.358  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 9.091  ; 9.091  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 8.852  ; 8.852  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 8.849  ; 8.849  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 9.143  ; 9.143  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 8.856  ; 8.856  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 8.875  ; 8.875  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 9.358  ; 9.358  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 9.251  ; 9.251  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 9.233  ; 9.233  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 9.012  ; 9.012  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 9.251  ; 9.251  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 8.988  ; 8.988  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 8.764  ; 8.764  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 9.040  ; 9.040  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 9.000  ; 9.000  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 13.390 ; 13.390 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 11.973 ; 11.973 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 13.382 ; 13.382 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 12.658 ; 12.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 12.121 ; 12.121 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 12.776 ; 12.776 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 12.633 ; 12.633 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 13.390 ; 13.390 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 13.879 ; 13.879 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 12.119 ; 12.119 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 13.714 ; 13.714 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 13.394 ; 13.394 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 11.316 ; 11.316 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 11.147 ; 11.147 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 11.145 ; 11.145 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 11.919 ; 11.919 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 10.891 ; 10.891 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 10.861 ; 10.861 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 11.147 ; 11.147 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 11.278 ; 11.278 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 10.609 ; 10.609 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 11.000 ; 11.000 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 10.368 ; 10.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 13.879 ; 13.879 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 11.502 ; 11.502 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.166 ; 4.166 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.583 ; 4.583 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.606 ; 4.606 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.789 ; 4.789 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.713 ; 4.713 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.639 ; 4.639 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.560 ; 4.560 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.166 ; 4.166 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 4.658 ; 4.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 4.658 ; 4.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 4.866 ; 4.866 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 4.752 ; 4.752 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 4.680 ; 4.680 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 4.774 ; 4.774 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 4.681 ; 4.681 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 4.635 ; 4.635 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 4.765 ; 4.765 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 4.765 ; 4.765 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 4.856 ; 4.856 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 4.635 ; 4.635 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 4.758 ; 4.758 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 4.652 ; 4.652 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 4.834 ; 4.834 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 4.660 ; 4.660 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 4.874 ; 4.874 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.665 ; 4.665 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 4.882 ; 4.882 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 4.797 ; 4.797 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 4.775 ; 4.775 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.660 ; 4.660 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.670 ; 4.670 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.514 ; 4.514 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.639 ; 4.639 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.514 ; 4.514 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.515 ; 4.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.656 ; 4.656 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.521 ; 4.521 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.524 ; 4.524 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.745 ; 4.745 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.105 ; 4.105 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.341 ; 4.341 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.244 ; 4.244 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 4.354 ; 4.354 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.213 ; 4.213 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 4.105 ; 4.105 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.256 ; 4.256 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.221 ; 4.221 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 4.841 ; 4.841 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 4.841 ; 4.841 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 5.524 ; 5.524 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 5.156 ; 5.156 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 4.945 ; 4.945 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 5.191 ; 5.191 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 5.154 ; 5.154 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 5.535 ; 5.535 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 4.297 ; 4.297 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 4.705 ; 4.705 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 4.409 ; 4.409 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 4.545 ; 4.545 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 4.297 ; 4.297 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 4.697 ; 4.697 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 4.596 ; 4.596 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 5.022 ; 5.022 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 4.616 ; 4.616 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 4.706 ; 4.706 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 4.576 ; 4.576 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 4.368 ; 4.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 4.398 ; 4.398 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 4.634 ; 4.634 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 4.311 ; 4.311 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 4.895 ; 4.895 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 4.795 ; 4.795 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 7.965  ;        ;        ; 7.965  ;
; KEY[1]     ; LEDG[1]     ; 8.840  ;        ;        ; 8.840  ;
; KEY[2]     ; LEDG[2]     ; 8.815  ;        ;        ; 8.815  ;
; KEY[3]     ; LEDG[3]     ; 7.964  ;        ;        ; 7.964  ;
; SW[0]      ; LEDR[0]     ; 12.193 ; 13.016 ; 13.016 ; 12.193 ;
; SW[0]      ; LEDR[1]     ; 12.211 ; 13.068 ; 13.068 ; 12.211 ;
; SW[0]      ; LEDR[2]     ; 11.818 ; 13.572 ; 13.572 ; 11.818 ;
; SW[0]      ; LEDR[3]     ; 12.209 ; 12.209 ; 12.209 ; 12.209 ;
; SW[0]      ; LEDR[4]     ; 11.652 ; 11.652 ; 11.652 ; 11.652 ;
; SW[0]      ; LEDR[5]     ; 12.736 ; 12.736 ; 12.736 ; 12.736 ;
; SW[0]      ; LEDR[6]     ; 11.640 ; 11.640 ; 11.640 ; 11.640 ;
; SW[0]      ; LEDR[7]     ; 11.461 ; 11.461 ; 11.461 ; 11.461 ;
; SW[0]      ; LEDR[8]     ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; SW[0]      ; LEDR[9]     ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; SW[0]      ; LEDR[10]    ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; SW[0]      ; LEDR[11]    ; 11.448 ; 11.448 ; 11.448 ; 11.448 ;
; SW[0]      ; LEDR[12]    ; 12.437 ; 12.437 ; 12.437 ; 12.437 ;
; SW[0]      ; LEDR[13]    ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; SW[0]      ; LEDR[14]    ; 14.176 ; 14.176 ; 14.176 ; 14.176 ;
; SW[0]      ; LEDR[15]    ; 12.553 ; 12.553 ; 12.553 ; 12.553 ;
; SW[1]      ; LEDR[0]     ; 13.469 ; 13.469 ; 13.469 ; 13.469 ;
; SW[1]      ; LEDR[1]     ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; SW[1]      ; LEDR[2]     ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; SW[1]      ; LEDR[3]     ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; SW[1]      ; LEDR[4]     ; 16.053 ; 16.053 ; 16.053 ; 16.053 ;
; SW[1]      ; LEDR[5]     ; 14.912 ; 14.912 ; 14.912 ; 14.912 ;
; SW[1]      ; LEDR[6]     ; 15.191 ; 15.191 ; 15.191 ; 15.191 ;
; SW[1]      ; LEDR[7]     ; 14.066 ; 14.066 ; 14.066 ; 14.066 ;
; SW[1]      ; LEDR[8]     ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; SW[1]      ; LEDR[9]     ; 14.330 ; 14.330 ; 14.330 ; 14.330 ;
; SW[1]      ; LEDR[10]    ; 14.981 ; 14.981 ; 14.981 ; 14.981 ;
; SW[1]      ; LEDR[11]    ; 14.380 ; 14.380 ; 14.380 ; 14.380 ;
; SW[1]      ; LEDR[12]    ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; SW[1]      ; LEDR[13]    ; 14.404 ; 14.404 ; 14.404 ; 14.404 ;
; SW[1]      ; LEDR[14]    ; 17.774 ; 17.774 ; 17.774 ; 17.774 ;
; SW[1]      ; LEDR[15]    ; 14.057 ; 14.057 ; 14.057 ; 14.057 ;
; SW[2]      ; LEDR[0]     ; 14.691 ; 14.691 ; 14.691 ; 14.691 ;
; SW[2]      ; LEDR[1]     ; 14.568 ; 14.568 ; 14.568 ; 14.568 ;
; SW[2]      ; LEDR[2]     ; 15.375 ; 15.375 ; 15.375 ; 15.375 ;
; SW[2]      ; LEDR[3]     ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; SW[2]      ; LEDR[4]     ; 16.325 ; 16.325 ; 16.325 ; 16.325 ;
; SW[2]      ; LEDR[5]     ; 15.184 ; 15.184 ; 15.184 ; 15.184 ;
; SW[2]      ; LEDR[6]     ; 15.463 ; 15.463 ; 15.463 ; 15.463 ;
; SW[2]      ; LEDR[7]     ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; SW[2]      ; LEDR[8]     ; 15.948 ; 15.948 ; 15.948 ; 15.948 ;
; SW[2]      ; LEDR[9]     ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; SW[2]      ; LEDR[10]    ; 15.253 ; 15.253 ; 15.253 ; 15.253 ;
; SW[2]      ; LEDR[11]    ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; SW[2]      ; LEDR[12]    ; 14.887 ; 14.887 ; 14.887 ; 14.887 ;
; SW[2]      ; LEDR[13]    ; 14.676 ; 14.676 ; 14.676 ; 14.676 ;
; SW[2]      ; LEDR[14]    ; 18.046 ; 18.046 ; 18.046 ; 18.046 ;
; SW[2]      ; LEDR[15]    ; 14.329 ; 14.329 ; 14.329 ; 14.329 ;
; SW[3]      ; LEDR[0]     ; 14.280 ; 14.280 ; 14.280 ; 14.280 ;
; SW[3]      ; LEDR[1]     ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; SW[3]      ; LEDR[2]     ; 15.103 ; 15.103 ; 15.103 ; 15.103 ;
; SW[3]      ; LEDR[3]     ; 14.006 ; 14.006 ; 14.006 ; 14.006 ;
; SW[3]      ; LEDR[4]     ; 15.791 ; 15.791 ; 15.791 ; 15.791 ;
; SW[3]      ; LEDR[5]     ; 14.650 ; 14.650 ; 14.650 ; 14.650 ;
; SW[3]      ; LEDR[6]     ; 14.929 ; 14.929 ; 14.929 ; 14.929 ;
; SW[3]      ; LEDR[7]     ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; SW[3]      ; LEDR[8]     ; 15.414 ; 15.414 ; 15.414 ; 15.414 ;
; SW[3]      ; LEDR[9]     ; 14.068 ; 14.068 ; 14.068 ; 14.068 ;
; SW[3]      ; LEDR[10]    ; 14.719 ; 14.719 ; 14.719 ; 14.719 ;
; SW[3]      ; LEDR[11]    ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; SW[3]      ; LEDR[12]    ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; SW[3]      ; LEDR[13]    ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; SW[3]      ; LEDR[14]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; SW[3]      ; LEDR[15]    ; 13.795 ; 13.795 ; 13.795 ; 13.795 ;
; SW[4]      ; LEDR[0]     ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; SW[4]      ; LEDR[1]     ; 13.655 ; 13.655 ; 13.655 ; 13.655 ;
; SW[4]      ; LEDR[2]     ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; SW[4]      ; LEDR[3]     ; 14.610 ; 14.610 ; 14.610 ; 14.610 ;
; SW[4]      ; LEDR[4]     ; 16.395 ; 16.395 ; 16.395 ; 16.395 ;
; SW[4]      ; LEDR[5]     ; 15.254 ; 15.254 ; 15.254 ; 15.254 ;
; SW[4]      ; LEDR[6]     ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; SW[4]      ; LEDR[7]     ; 14.408 ; 14.408 ; 14.408 ; 14.408 ;
; SW[4]      ; LEDR[8]     ; 16.018 ; 16.018 ; 16.018 ; 16.018 ;
; SW[4]      ; LEDR[9]     ; 14.672 ; 14.672 ; 14.672 ; 14.672 ;
; SW[4]      ; LEDR[10]    ; 15.323 ; 15.323 ; 15.323 ; 15.323 ;
; SW[4]      ; LEDR[11]    ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; SW[4]      ; LEDR[12]    ; 14.957 ; 14.957 ; 14.957 ; 14.957 ;
; SW[4]      ; LEDR[13]    ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; SW[4]      ; LEDR[14]    ; 18.116 ; 18.116 ; 18.116 ; 18.116 ;
; SW[4]      ; LEDR[15]    ; 14.399 ; 14.399 ; 14.399 ; 14.399 ;
; SW[5]      ; LEDR[0]     ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; SW[5]      ; LEDR[1]     ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; SW[5]      ; LEDR[2]     ; 15.041 ; 15.041 ; 15.041 ; 15.041 ;
; SW[5]      ; LEDR[3]     ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; SW[5]      ; LEDR[4]     ; 15.116 ; 15.116 ; 15.116 ; 15.116 ;
; SW[5]      ; LEDR[5]     ; 13.975 ; 13.975 ; 13.975 ; 13.975 ;
; SW[5]      ; LEDR[6]     ; 14.254 ; 14.254 ; 14.254 ; 14.254 ;
; SW[5]      ; LEDR[7]     ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; SW[5]      ; LEDR[8]     ; 14.739 ; 14.739 ; 14.739 ; 14.739 ;
; SW[5]      ; LEDR[9]     ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; SW[5]      ; LEDR[10]    ; 14.044 ; 14.044 ; 14.044 ; 14.044 ;
; SW[5]      ; LEDR[11]    ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; SW[5]      ; LEDR[12]    ; 13.678 ; 13.678 ; 13.678 ; 13.678 ;
; SW[5]      ; LEDR[13]    ; 13.467 ; 13.467 ; 13.467 ; 13.467 ;
; SW[5]      ; LEDR[14]    ; 16.837 ; 16.837 ; 16.837 ; 16.837 ;
; SW[5]      ; LEDR[15]    ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.610 ;       ;       ; 4.610 ;
; KEY[1]     ; LEDG[1]     ; 5.031 ;       ;       ; 5.031 ;
; KEY[2]     ; LEDG[2]     ; 5.014 ;       ;       ; 5.014 ;
; KEY[3]     ; LEDG[3]     ; 4.622 ;       ;       ; 4.622 ;
; SW[0]      ; LEDR[0]     ; 6.678 ; 7.074 ; 7.074 ; 6.678 ;
; SW[0]      ; LEDR[1]     ; 6.687 ; 7.078 ; 7.078 ; 6.687 ;
; SW[0]      ; LEDR[2]     ; 6.448 ; 7.266 ; 7.266 ; 6.448 ;
; SW[0]      ; LEDR[3]     ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; SW[0]      ; LEDR[4]     ; 6.431 ; 6.431 ; 6.431 ; 6.431 ;
; SW[0]      ; LEDR[5]     ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; SW[0]      ; LEDR[6]     ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; SW[0]      ; LEDR[7]     ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; SW[0]      ; LEDR[8]     ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW[0]      ; LEDR[9]     ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW[0]      ; LEDR[10]    ; 6.756 ; 6.756 ; 6.756 ; 6.756 ;
; SW[0]      ; LEDR[11]    ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; SW[0]      ; LEDR[12]    ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; SW[0]      ; LEDR[13]    ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; SW[0]      ; LEDR[14]    ; 7.668 ; 7.668 ; 7.668 ; 7.668 ;
; SW[0]      ; LEDR[15]    ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; SW[1]      ; LEDR[0]     ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; SW[1]      ; LEDR[1]     ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; SW[1]      ; LEDR[2]     ; 7.369 ; 7.369 ; 7.369 ; 7.369 ;
; SW[1]      ; LEDR[3]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[1]      ; LEDR[4]     ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; SW[1]      ; LEDR[5]     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; SW[1]      ; LEDR[6]     ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; SW[1]      ; LEDR[7]     ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; SW[1]      ; LEDR[8]     ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; SW[1]      ; LEDR[9]     ; 7.112 ; 7.112 ; 7.112 ; 7.112 ;
; SW[1]      ; LEDR[10]    ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[1]      ; LEDR[11]    ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; SW[1]      ; LEDR[12]    ; 7.288 ; 7.288 ; 7.288 ; 7.288 ;
; SW[1]      ; LEDR[13]    ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; SW[1]      ; LEDR[14]    ; 8.680 ; 8.680 ; 8.680 ; 8.680 ;
; SW[1]      ; LEDR[15]    ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; SW[2]      ; LEDR[0]     ; 7.321 ; 7.321 ; 7.321 ; 7.321 ;
; SW[2]      ; LEDR[1]     ; 7.252 ; 7.252 ; 7.252 ; 7.252 ;
; SW[2]      ; LEDR[2]     ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; SW[2]      ; LEDR[3]     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; SW[2]      ; LEDR[4]     ; 7.963 ; 7.963 ; 7.963 ; 7.963 ;
; SW[2]      ; LEDR[5]     ; 7.454 ; 7.454 ; 7.454 ; 7.454 ;
; SW[2]      ; LEDR[6]     ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; SW[2]      ; LEDR[7]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; SW[2]      ; LEDR[8]     ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; SW[2]      ; LEDR[9]     ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; SW[2]      ; LEDR[10]    ; 7.645 ; 7.645 ; 7.645 ; 7.645 ;
; SW[2]      ; LEDR[11]    ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; SW[2]      ; LEDR[12]    ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SW[2]      ; LEDR[13]    ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; SW[2]      ; LEDR[14]    ; 8.827 ; 8.827 ; 8.827 ; 8.827 ;
; SW[2]      ; LEDR[15]    ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; SW[3]      ; LEDR[0]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[3]      ; LEDR[1]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; SW[3]      ; LEDR[2]     ; 7.230 ; 7.230 ; 7.230 ; 7.230 ;
; SW[3]      ; LEDR[3]     ; 6.752 ; 6.752 ; 6.752 ; 6.752 ;
; SW[3]      ; LEDR[4]     ; 7.678 ; 7.678 ; 7.678 ; 7.678 ;
; SW[3]      ; LEDR[5]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; LEDR[6]     ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; SW[3]      ; LEDR[7]     ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; SW[3]      ; LEDR[8]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[3]      ; LEDR[9]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; SW[3]      ; LEDR[10]    ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; SW[3]      ; LEDR[11]    ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; SW[3]      ; LEDR[12]    ; 7.150 ; 7.150 ; 7.150 ; 7.150 ;
; SW[3]      ; LEDR[13]    ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; SW[3]      ; LEDR[14]    ; 8.542 ; 8.542 ; 8.542 ; 8.542 ;
; SW[3]      ; LEDR[15]    ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[4]      ; LEDR[0]     ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; SW[4]      ; LEDR[1]     ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; SW[4]      ; LEDR[2]     ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; SW[4]      ; LEDR[3]     ; 7.083 ; 7.083 ; 7.083 ; 7.083 ;
; SW[4]      ; LEDR[4]     ; 8.009 ; 8.009 ; 8.009 ; 8.009 ;
; SW[4]      ; LEDR[5]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[4]      ; LEDR[6]     ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; SW[4]      ; LEDR[7]     ; 7.068 ; 7.068 ; 7.068 ; 7.068 ;
; SW[4]      ; LEDR[8]     ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; SW[4]      ; LEDR[9]     ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; SW[4]      ; LEDR[10]    ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; SW[4]      ; LEDR[11]    ; 7.265 ; 7.265 ; 7.265 ; 7.265 ;
; SW[4]      ; LEDR[12]    ; 7.481 ; 7.481 ; 7.481 ; 7.481 ;
; SW[4]      ; LEDR[13]    ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[4]      ; LEDR[14]    ; 8.873 ; 8.873 ; 8.873 ; 8.873 ;
; SW[4]      ; LEDR[15]    ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; SW[5]      ; LEDR[0]     ; 7.380 ; 7.380 ; 7.380 ; 7.380 ;
; SW[5]      ; LEDR[1]     ; 7.539 ; 7.539 ; 7.539 ; 7.539 ;
; SW[5]      ; LEDR[2]     ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; SW[5]      ; LEDR[3]     ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; SW[5]      ; LEDR[4]     ; 8.002 ; 8.002 ; 8.002 ; 8.002 ;
; SW[5]      ; LEDR[5]     ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[5]      ; LEDR[6]     ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; SW[5]      ; LEDR[7]     ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; SW[5]      ; LEDR[8]     ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; SW[5]      ; LEDR[9]     ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; SW[5]      ; LEDR[10]    ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; SW[5]      ; LEDR[11]    ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; SW[5]      ; LEDR[12]    ; 7.339 ; 7.339 ; 7.339 ; 7.339 ;
; SW[5]      ; LEDR[13]    ; 7.248 ; 7.248 ; 7.248 ; 7.248 ;
; SW[5]      ; LEDR[14]    ; 8.871 ; 8.871 ; 8.871 ; 8.871 ;
; SW[5]      ; LEDR[15]    ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; CLOCK_50            ; CLOCK_50            ; 9        ; 0        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; CLOCK_50            ; 1        ; 1        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 531753   ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; CLOCK_50            ; CLOCK_50            ; 9        ; 0        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; CLOCK_50            ; 1        ; 1        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 531753   ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Recovery Transfers                                                           ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; CLOCK_50   ; Debounce:DebClk|OP1 ; 7356     ; 0        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Removal Transfers                                                            ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; CLOCK_50   ; Debounce:DebClk|OP1 ; 7356     ; 0        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 102   ; 102  ;
; Unconstrained Output Ports      ; 69    ; 69   ;
; Unconstrained Output Port Paths ; 431   ; 431  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 01 14:12:02 2017
Info: Command: quartus_sta MipsMulticicloDE2Wrapper -c MipsMulticicloDE2Wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MipsMulticicloDE2Wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Debounce:DebClk|OP1 Debounce:DebClk|OP1
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.728
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.728     -6771.954 Debounce:DebClk|OP1 
    Info (332119):    -0.071        -0.071 CLOCK_50 
Info (332146): Worst-case hold slack is -1.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.587        -1.587 CLOCK_50 
    Info (332119):     0.391         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case recovery slack is -2.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.911     -3568.886 Debounce:DebClk|OP1 
Info (332146): Worst-case removal slack is 3.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.137         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1554.000 Debounce:DebClk|OP1 
    Info (332119):    -1.380       -13.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.962
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.962     -2573.296 Debounce:DebClk|OP1 
    Info (332119):     0.474         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -0.942
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.942        -0.942 CLOCK_50 
    Info (332119):     0.215         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case recovery slack is -1.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.230     -1507.980 Debounce:DebClk|OP1 
Info (332146): Worst-case removal slack is 1.885
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.885         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1554.000 Debounce:DebClk|OP1 
    Info (332119):    -1.380       -13.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Fri Dec 01 14:12:05 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


