TimeQuest Timing Analyzer report for parte1
Fri Apr 29 13:47:00 2022
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Hold: 'KEY[0]'
 13. Slow Model Minimum Pulse Width: 'KEY[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'KEY[0]'
 26. Fast Model Hold: 'KEY[0]'
 27. Fast Model Minimum Pulse Width: 'KEY[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; parte1                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; KEY[0]     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -1.914 ; -15.312       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 2.645 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -1.106 ; -1.106 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -1.154 ; -1.154 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -1.176 ; -1.176 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.918 ; -0.918 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.940 ; -0.940 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.847 ; -0.847 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.956 ; -0.956 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.996 ; -0.996 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -1.215 ; -1.215 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -1.128 ; -1.128 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 3.087  ; 3.087  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 3.415  ; 3.415  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 3.068  ; 3.068  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.375  ; 1.375  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.423  ; 1.423  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.445  ; 1.445  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.187  ; 1.187  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.209  ; 1.209  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 1.116  ; 1.116  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.225  ; 1.225  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.265  ; 1.265  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.397  ; 1.397  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -2.818 ; -2.818 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -3.146 ; -3.146 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -2.799 ; -2.799 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -3.172 ; -3.172 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 25.048 ; 25.048 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 24.781 ; 24.781 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 24.745 ; 24.745 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 24.753 ; 24.753 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 25.036 ; 25.036 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 25.048 ; 25.048 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 25.012 ; 25.012 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 25.016 ; 25.016 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 32.972 ; 32.972 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 32.473 ; 32.473 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 32.972 ; 32.972 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 30.870 ; 30.870 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 32.308 ; 32.308 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 30.698 ; 30.698 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 30.467 ; 30.467 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 30.736 ; 30.736 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 25.142 ; 25.142 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 25.127 ; 25.127 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 25.018 ; 25.018 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 25.142 ; 25.142 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 24.836 ; 24.836 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 24.859 ; 24.859 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 24.849 ; 24.849 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 25.127 ; 25.127 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 30.673 ; 30.673 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 30.291 ; 30.291 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 29.777 ; 29.777 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 29.119 ; 29.119 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 30.673 ; 30.673 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 28.916 ; 28.916 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 29.983 ; 29.983 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 29.892 ; 29.892 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 13.646 ; 13.646 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 13.683 ; 13.683 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 13.646 ; 13.646 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 13.659 ; 13.659 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 13.938 ; 13.938 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 13.950 ; 13.950 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 13.921 ; 13.921 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 13.924 ; 13.924 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 16.407 ; 16.407 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 18.410 ; 18.410 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 18.910 ; 18.910 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 17.073 ; 17.073 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 18.251 ; 18.251 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 16.901 ; 16.901 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 16.407 ; 16.407 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 16.678 ; 16.678 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 13.635 ; 13.635 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 13.925 ; 13.925 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 13.817 ; 13.817 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 13.939 ; 13.939 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 13.635 ; 13.635 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 13.657 ; 13.657 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 13.646 ; 13.646 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 13.922 ; 13.922 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 15.119 ; 15.119 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 16.228 ; 16.228 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 15.715 ; 15.715 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 15.322 ; 15.322 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 16.616 ; 16.616 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 15.119 ; 15.119 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 15.923 ; 15.923 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 15.824 ; 15.824 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX6[0]     ; 5.327  ; 5.327  ; 5.327  ; 5.327  ;
; SW[11]     ; HEX6[1]     ; 5.333  ; 5.333  ; 5.333  ; 5.333  ;
; SW[11]     ; HEX6[2]     ;        ; 5.319  ; 5.319  ;        ;
; SW[11]     ; HEX6[3]     ; 5.868  ; 5.868  ; 5.868  ; 5.868  ;
; SW[11]     ; HEX6[4]     ; 5.842  ;        ;        ; 5.842  ;
; SW[11]     ; HEX6[5]     ; 5.867  ;        ;        ; 5.867  ;
; SW[11]     ; HEX6[6]     ; 5.851  ;        ;        ; 5.851  ;
; SW[12]     ; HEX6[0]     ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; SW[12]     ; HEX6[1]     ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; SW[12]     ; HEX6[2]     ; 8.558  ; 8.558  ; 8.558  ; 8.558  ;
; SW[12]     ; HEX6[3]     ; 9.109  ; 9.109  ; 9.109  ; 9.109  ;
; SW[12]     ; HEX6[4]     ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; SW[12]     ; HEX6[5]     ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; SW[12]     ; HEX6[6]     ; 9.093  ; 9.093  ; 9.093  ; 9.093  ;
; SW[12]     ; HEX7[0]     ; 7.264  ;        ;        ; 7.264  ;
; SW[12]     ; HEX7[2]     ;        ; 7.207  ; 7.207  ;        ;
; SW[12]     ; HEX7[3]     ; 7.234  ;        ;        ; 7.234  ;
; SW[12]     ; HEX7[4]     ; 6.808  ;        ;        ; 6.808  ;
; SW[12]     ; HEX7[5]     ; 7.292  ;        ;        ; 7.292  ;
; SW[13]     ; HEX6[0]     ; 14.574 ; 14.574 ; 14.574 ; 14.574 ;
; SW[13]     ; HEX6[1]     ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; SW[13]     ; HEX6[2]     ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; SW[13]     ; HEX6[3]     ; 15.116 ; 15.116 ; 15.116 ; 15.116 ;
; SW[13]     ; HEX6[4]     ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; SW[13]     ; HEX6[5]     ; 15.113 ; 15.113 ; 15.113 ; 15.113 ;
; SW[13]     ; HEX6[6]     ; 15.100 ; 15.100 ; 15.100 ; 15.100 ;
; SW[13]     ; HEX7[0]     ; 14.105 ; 13.979 ; 13.979 ; 14.105 ;
; SW[13]     ; HEX7[2]     ; 13.922 ; 14.048 ; 14.048 ; 13.922 ;
; SW[13]     ; HEX7[3]     ; 14.075 ; 13.949 ; 13.949 ; 14.075 ;
; SW[13]     ; HEX7[4]     ; 13.649 ; 13.523 ; 13.523 ; 13.649 ;
; SW[13]     ; HEX7[5]     ; 14.133 ; 14.007 ; 14.007 ; 14.133 ;
; SW[13]     ; HEX7[6]     ;        ; 11.431 ; 11.431 ;        ;
; SW[14]     ; HEX6[0]     ; 14.549 ; 14.549 ; 14.549 ; 14.549 ;
; SW[14]     ; HEX6[1]     ; 14.554 ; 14.554 ; 14.554 ; 14.554 ;
; SW[14]     ; HEX6[2]     ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; SW[14]     ; HEX6[3]     ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; SW[14]     ; HEX6[4]     ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; SW[14]     ; HEX6[5]     ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; SW[14]     ; HEX6[6]     ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; SW[14]     ; HEX7[0]     ; 14.169 ; 14.043 ; 14.043 ; 14.169 ;
; SW[14]     ; HEX7[2]     ; 13.986 ; 14.112 ; 14.112 ; 13.986 ;
; SW[14]     ; HEX7[3]     ; 14.139 ; 14.013 ; 14.013 ; 14.139 ;
; SW[14]     ; HEX7[4]     ; 13.713 ; 13.587 ; 13.587 ; 13.713 ;
; SW[14]     ; HEX7[5]     ; 14.197 ; 14.071 ; 14.071 ; 14.197 ;
; SW[14]     ; HEX7[6]     ;        ; 11.495 ; 11.495 ;        ;
; SW[15]     ; HEX6[0]     ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; SW[15]     ; HEX6[1]     ; 14.289 ; 14.289 ; 14.289 ; 14.289 ;
; SW[15]     ; HEX6[2]     ; 14.275 ; 14.275 ; 14.275 ; 14.275 ;
; SW[15]     ; HEX6[3]     ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; SW[15]     ; HEX6[4]     ; 14.829 ; 14.829 ; 14.829 ; 14.829 ;
; SW[15]     ; HEX6[5]     ; 14.823 ; 14.823 ; 14.823 ; 14.823 ;
; SW[15]     ; HEX6[6]     ; 14.810 ; 14.810 ; 14.810 ; 14.810 ;
; SW[15]     ; HEX7[0]     ; 13.903 ; 13.777 ; 13.777 ; 13.903 ;
; SW[15]     ; HEX7[2]     ; 13.720 ; 13.846 ; 13.846 ; 13.720 ;
; SW[15]     ; HEX7[3]     ; 13.873 ; 13.747 ; 13.747 ; 13.873 ;
; SW[15]     ; HEX7[4]     ; 13.447 ; 13.321 ; 13.321 ; 13.447 ;
; SW[15]     ; HEX7[5]     ; 13.931 ; 13.805 ; 13.805 ; 13.931 ;
; SW[15]     ; HEX7[6]     ;        ; 11.229 ; 11.229 ;        ;
; SW[17]     ; HEX0[0]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[17]     ; HEX0[1]     ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SW[17]     ; HEX0[2]     ; 11.693 ; 12.618 ; 12.618 ; 11.693 ;
; SW[17]     ; HEX0[3]     ; 12.897 ; 12.897 ; 12.897 ; 12.897 ;
; SW[17]     ; HEX0[4]     ; 12.909 ; 12.909 ; 12.909 ; 12.909 ;
; SW[17]     ; HEX0[5]     ; 11.952 ; 12.880 ; 12.880 ; 11.952 ;
; SW[17]     ; HEX0[6]     ; 12.883 ; 12.883 ; 12.883 ; 12.883 ;
; SW[17]     ; HEX1[0]     ;        ; 13.822 ; 13.822 ;        ;
; SW[17]     ; HEX1[1]     ;        ; 14.331 ; 14.331 ;        ;
; SW[17]     ; HEX1[2]     ; 13.562 ; 14.041 ; 14.041 ; 13.562 ;
; SW[17]     ; HEX1[3]     ;        ; 13.947 ; 13.947 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 13.389 ; 13.389 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 12.114 ; 12.114 ;        ;
; SW[17]     ; HEX1[6]     ; 12.717 ;        ;        ; 12.717 ;
; SW[17]     ; HEX4[0]     ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; SW[17]     ; HEX4[1]     ; 12.821 ; 12.821 ; 12.821 ; 12.821 ;
; SW[17]     ; HEX4[2]     ; 12.943 ; 10.554 ; 10.554 ; 12.943 ;
; SW[17]     ; HEX4[3]     ; 12.639 ; 12.639 ; 12.639 ; 12.639 ;
; SW[17]     ; HEX4[4]     ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; SW[17]     ; HEX4[5]     ; 12.650 ; 10.256 ; 10.256 ; 12.650 ;
; SW[17]     ; HEX4[6]     ; 12.926 ; 12.926 ; 12.926 ; 12.926 ;
; SW[17]     ; HEX5[0]     ; 11.638 ;        ;        ; 11.638 ;
; SW[17]     ; HEX5[1]     ; 11.141 ;        ;        ; 11.141 ;
; SW[17]     ; HEX5[2]     ; 12.621 ; 11.951 ; 11.951 ; 12.621 ;
; SW[17]     ; HEX5[3]     ; 12.315 ;        ;        ; 12.315 ;
; SW[17]     ; HEX5[4]     ; 12.138 ;        ;        ; 12.138 ;
; SW[17]     ; HEX5[5]     ; 11.625 ;        ;        ; 11.625 ;
; SW[17]     ; HEX5[6]     ;        ; 11.860 ; 11.860 ;        ;
; SW[17]     ; LEDG[0]     ; 10.289 ;        ;        ; 10.289 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX6[0]     ; 5.327  ; 5.327  ; 5.327  ; 5.327  ;
; SW[11]     ; HEX6[1]     ; 5.333  ; 5.333  ; 5.333  ; 5.333  ;
; SW[11]     ; HEX6[2]     ;        ; 5.319  ; 5.319  ;        ;
; SW[11]     ; HEX6[3]     ; 5.868  ; 5.868  ; 5.868  ; 5.868  ;
; SW[11]     ; HEX6[4]     ; 5.842  ;        ;        ; 5.842  ;
; SW[11]     ; HEX6[5]     ; 5.867  ;        ;        ; 5.867  ;
; SW[11]     ; HEX6[6]     ; 5.851  ;        ;        ; 5.851  ;
; SW[12]     ; HEX6[0]     ; 6.299  ; 6.299  ; 6.299  ; 6.299  ;
; SW[12]     ; HEX6[1]     ; 6.305  ; 6.305  ; 6.305  ; 6.305  ;
; SW[12]     ; HEX6[2]     ; 6.291  ; 7.868  ; 7.868  ; 6.291  ;
; SW[12]     ; HEX6[3]     ; 6.840  ; 6.840  ; 6.840  ; 6.840  ;
; SW[12]     ; HEX6[4]     ; 6.844  ; 6.844  ; 6.844  ; 6.844  ;
; SW[12]     ; HEX6[5]     ; 6.839  ; 8.416  ; 8.416  ; 6.839  ;
; SW[12]     ; HEX6[6]     ; 6.823  ; 6.823  ; 6.823  ; 6.823  ;
; SW[12]     ; HEX7[0]     ; 7.224  ;        ;        ; 7.224  ;
; SW[12]     ; HEX7[2]     ;        ; 7.167  ; 7.167  ;        ;
; SW[12]     ; HEX7[3]     ; 7.194  ;        ;        ; 7.194  ;
; SW[12]     ; HEX7[4]     ; 6.768  ;        ;        ; 6.768  ;
; SW[12]     ; HEX7[5]     ; 7.252  ;        ;        ; 7.252  ;
; SW[13]     ; HEX6[0]     ; 11.076 ; 11.076 ; 11.076 ; 11.076 ;
; SW[13]     ; HEX6[1]     ; 11.083 ; 12.181 ; 12.181 ; 11.083 ;
; SW[13]     ; HEX6[2]     ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; SW[13]     ; HEX6[3]     ; 11.613 ; 11.613 ; 11.613 ; 11.613 ;
; SW[13]     ; HEX6[4]     ; 11.619 ; 12.717 ; 12.717 ; 11.619 ;
; SW[13]     ; HEX6[5]     ; 11.615 ; 11.615 ; 11.615 ; 11.615 ;
; SW[13]     ; HEX6[6]     ; 11.595 ; 11.595 ; 11.595 ; 11.595 ;
; SW[13]     ; HEX7[0]     ; 11.974 ; 12.273 ; 12.273 ; 11.974 ;
; SW[13]     ; HEX7[2]     ; 12.216 ; 11.917 ; 11.917 ; 12.216 ;
; SW[13]     ; HEX7[3]     ; 11.944 ; 12.243 ; 12.243 ; 11.944 ;
; SW[13]     ; HEX7[4]     ; 11.518 ; 12.644 ; 12.644 ; 11.518 ;
; SW[13]     ; HEX7[5]     ; 12.002 ; 13.128 ; 13.128 ; 12.002 ;
; SW[13]     ; HEX7[6]     ;        ; 11.431 ; 11.431 ;        ;
; SW[14]     ; HEX6[0]     ; 11.314 ; 11.314 ; 11.314 ; 11.314 ;
; SW[14]     ; HEX6[1]     ; 11.319 ; 12.298 ; 12.298 ; 11.319 ;
; SW[14]     ; HEX6[2]     ; 11.305 ; 12.284 ; 12.284 ; 11.305 ;
; SW[14]     ; HEX6[3]     ; 11.856 ; 11.856 ; 11.856 ; 11.856 ;
; SW[14]     ; HEX6[4]     ; 11.859 ; 12.838 ; 12.838 ; 11.859 ;
; SW[14]     ; HEX6[5]     ; 11.853 ; 11.853 ; 11.853 ; 11.853 ;
; SW[14]     ; HEX6[6]     ; 12.819 ; 11.840 ; 11.840 ; 12.819 ;
; SW[14]     ; HEX7[0]     ; 12.337 ; 12.337 ; 12.337 ; 12.337 ;
; SW[14]     ; HEX7[2]     ; 12.280 ; 12.280 ; 12.280 ; 12.280 ;
; SW[14]     ; HEX7[3]     ; 12.307 ; 12.307 ; 12.307 ; 12.307 ;
; SW[14]     ; HEX7[4]     ; 11.881 ; 12.750 ; 12.750 ; 11.881 ;
; SW[14]     ; HEX7[5]     ; 12.365 ; 13.234 ; 13.234 ; 12.365 ;
; SW[14]     ; HEX7[6]     ;        ; 11.495 ; 11.495 ;        ;
; SW[15]     ; HEX6[0]     ; 12.178 ; 12.178 ; 12.178 ; 12.178 ;
; SW[15]     ; HEX6[1]     ; 12.185 ; 12.185 ; 12.185 ; 12.185 ;
; SW[15]     ; HEX6[2]     ; 12.175 ; 12.175 ; 12.175 ; 12.175 ;
; SW[15]     ; HEX6[3]     ; 12.715 ; 12.715 ; 12.715 ; 12.715 ;
; SW[15]     ; HEX6[4]     ; 12.721 ; 12.721 ; 12.721 ; 12.721 ;
; SW[15]     ; HEX6[5]     ; 12.717 ; 12.717 ; 12.717 ; 12.717 ;
; SW[15]     ; HEX6[6]     ; 12.697 ; 12.697 ; 12.697 ; 12.697 ;
; SW[15]     ; HEX7[0]     ; 12.116 ; 12.071 ; 12.071 ; 12.116 ;
; SW[15]     ; HEX7[2]     ; 12.014 ; 12.059 ; 12.059 ; 12.014 ;
; SW[15]     ; HEX7[3]     ; 12.086 ; 12.041 ; 12.041 ; 12.086 ;
; SW[15]     ; HEX7[4]     ; 11.660 ; 12.488 ; 12.488 ; 11.660 ;
; SW[15]     ; HEX7[5]     ; 12.101 ; 12.972 ; 12.972 ; 12.101 ;
; SW[15]     ; HEX7[6]     ;        ; 11.229 ; 11.229 ;        ;
; SW[17]     ; HEX0[0]     ; 11.436 ; 11.436 ; 11.436 ; 11.436 ;
; SW[17]     ; HEX0[1]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[17]     ; HEX0[2]     ; 11.417 ; 11.547 ; 11.547 ; 11.417 ;
; SW[17]     ; HEX0[3]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; SW[17]     ; HEX0[4]     ; 12.909 ; 11.696 ; 11.696 ; 12.909 ;
; SW[17]     ; HEX0[5]     ; 11.807 ; 11.680 ; 11.680 ; 11.807 ;
; SW[17]     ; HEX0[6]     ; 11.780 ; 11.683 ; 11.683 ; 11.780 ;
; SW[17]     ; HEX1[0]     ;        ; 13.822 ; 13.822 ;        ;
; SW[17]     ; HEX1[1]     ;        ; 14.331 ; 14.331 ;        ;
; SW[17]     ; HEX1[2]     ; 13.562 ; 14.041 ; 14.041 ; 13.562 ;
; SW[17]     ; HEX1[3]     ;        ; 13.947 ; 13.947 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 12.728 ; 12.728 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 12.114 ; 12.114 ;        ;
; SW[17]     ; HEX1[6]     ; 12.717 ;        ;        ; 12.717 ;
; SW[17]     ; HEX4[0]     ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; SW[17]     ; HEX4[1]     ; 10.258 ; 10.432 ; 10.432 ; 10.258 ;
; SW[17]     ; HEX4[2]     ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[17]     ; HEX4[3]     ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; SW[17]     ; HEX4[4]     ; 10.099 ; 12.661 ; 12.661 ; 10.099 ;
; SW[17]     ; HEX4[5]     ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; SW[17]     ; HEX4[6]     ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; SW[17]     ; HEX5[0]     ; 11.638 ;        ;        ; 11.638 ;
; SW[17]     ; HEX5[1]     ; 11.141 ;        ;        ; 11.141 ;
; SW[17]     ; HEX5[2]     ; 12.621 ; 11.951 ; 11.951 ; 12.621 ;
; SW[17]     ; HEX5[3]     ; 12.315 ;        ;        ; 12.315 ;
; SW[17]     ; HEX5[4]     ; 11.739 ;        ;        ; 11.739 ;
; SW[17]     ; HEX5[5]     ; 11.625 ;        ;        ; 11.625 ;
; SW[17]     ; HEX5[6]     ;        ; 11.860 ; 11.860 ;        ;
; SW[17]     ; LEDG[0]     ; 10.289 ;        ;        ; 10.289 ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -1.460 ; -11.680       ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 2.321 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 2.074  ; 2.074  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.667 ; -0.667 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.697 ; -0.697 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.711 ; -0.711 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.575 ; -0.575 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.585 ; -0.585 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.533 ; -0.533 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.605 ; -0.605 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.638 ; -0.638 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.736 ; -0.736 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.685 ; -0.685 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 1.881  ; 1.881  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 2.074  ; 2.074  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 1.869  ; 1.869  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 2.066  ; 2.066  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 0.875  ; 0.875  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.806  ; 0.806  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.836  ; 0.836  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.850  ; 0.850  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 0.714  ; 0.714  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 0.724  ; 0.724  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 0.672  ; 0.672  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 0.744  ; 0.744  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 0.777  ; 0.777  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 0.875  ; 0.875  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 0.824  ; 0.824  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -1.742 ; -1.742 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -1.935 ; -1.935 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -1.730 ; -1.730 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -1.927 ; -1.927 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 12.382 ; 12.382 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 12.253 ; 12.253 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 12.224 ; 12.224 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 12.232 ; 12.232 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 12.373 ; 12.373 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 12.382 ; 12.382 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 12.354 ; 12.354 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 12.356 ; 12.356 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 16.155 ; 16.155 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 15.769 ; 15.769 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 16.155 ; 16.155 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 15.042 ; 15.042 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 15.750 ; 15.750 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 14.975 ; 14.975 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 14.893 ; 14.893 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 14.982 ; 14.982 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 12.331 ; 12.331 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 12.324 ; 12.324 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 12.277 ; 12.277 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 12.331 ; 12.331 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 12.187 ; 12.187 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 12.206 ; 12.206 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 12.201 ; 12.201 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 12.320 ; 12.320 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 15.032 ; 15.032 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 14.721 ; 14.721 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 14.495 ; 14.495 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 14.195 ; 14.195 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 15.032 ; 15.032 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 14.097 ; 14.097 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 14.589 ; 14.589 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 14.527 ; 14.527 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 7.524 ; 7.524 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 7.556 ; 7.556 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 7.524 ; 7.524 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 7.534 ; 7.534 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 7.676 ; 7.676 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 7.684 ; 7.684 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 7.663 ; 7.663 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.665 ; 7.665 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 8.739 ; 8.739 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 9.611 ; 9.611 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 9.999 ; 9.999 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 8.992 ; 8.992 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 9.598 ; 9.598 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 8.925 ; 8.925 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 8.739 ; 8.739 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 8.835 ; 8.835 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.460 ; 7.460 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.595 ; 7.595 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.554 ; 7.554 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.608 ; 7.608 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.460 ; 7.460 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.480 ; 7.480 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.477 ; 7.477 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.597 ; 7.597 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 8.047 ; 8.047 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 8.563 ; 8.563 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 8.339 ; 8.339 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 8.145 ; 8.145 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 8.880 ; 8.880 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 8.047 ; 8.047 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 8.435 ; 8.435 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 8.371 ; 8.371 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX6[0]     ; 2.875 ; 2.875 ; 2.875 ; 2.875 ;
; SW[11]     ; HEX6[1]     ; 2.878 ; 2.878 ; 2.878 ; 2.878 ;
; SW[11]     ; HEX6[2]     ;       ; 2.872 ; 2.872 ;       ;
; SW[11]     ; HEX6[3]     ; 3.156 ; 3.156 ; 3.156 ; 3.156 ;
; SW[11]     ; HEX6[4]     ; 3.157 ;       ;       ; 3.157 ;
; SW[11]     ; HEX6[5]     ; 3.144 ;       ;       ; 3.144 ;
; SW[11]     ; HEX6[6]     ; 3.137 ;       ;       ; 3.137 ;
; SW[12]     ; HEX6[0]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW[12]     ; HEX6[1]     ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[12]     ; HEX6[2]     ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; SW[12]     ; HEX6[3]     ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; SW[12]     ; HEX6[4]     ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; SW[12]     ; HEX6[5]     ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; SW[12]     ; HEX6[6]     ; 4.520 ; 4.520 ; 4.520 ; 4.520 ;
; SW[12]     ; HEX7[0]     ; 3.729 ;       ;       ; 3.729 ;
; SW[12]     ; HEX7[2]     ;       ; 3.690 ; 3.690 ;       ;
; SW[12]     ; HEX7[3]     ; 3.699 ;       ;       ; 3.699 ;
; SW[12]     ; HEX7[4]     ; 3.521 ;       ;       ; 3.521 ;
; SW[12]     ; HEX7[5]     ; 3.767 ;       ;       ; 3.767 ;
; SW[13]     ; HEX6[0]     ; 7.608 ; 7.608 ; 7.608 ; 7.608 ;
; SW[13]     ; HEX6[1]     ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; SW[13]     ; HEX6[2]     ; 7.612 ; 7.612 ; 7.612 ; 7.612 ;
; SW[13]     ; HEX6[3]     ; 7.888 ; 7.888 ; 7.888 ; 7.888 ;
; SW[13]     ; HEX6[4]     ; 7.890 ; 7.890 ; 7.890 ; 7.890 ;
; SW[13]     ; HEX6[5]     ; 7.877 ; 7.877 ; 7.877 ; 7.877 ;
; SW[13]     ; HEX6[6]     ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; SW[13]     ; HEX7[0]     ; 7.428 ; 7.405 ; 7.405 ; 7.428 ;
; SW[13]     ; HEX7[2]     ; 7.366 ; 7.389 ; 7.389 ; 7.366 ;
; SW[13]     ; HEX7[3]     ; 7.398 ; 7.375 ; 7.375 ; 7.398 ;
; SW[13]     ; HEX7[4]     ; 7.220 ; 7.197 ; 7.197 ; 7.220 ;
; SW[13]     ; HEX7[5]     ; 7.466 ; 7.443 ; 7.443 ; 7.466 ;
; SW[13]     ; HEX7[6]     ;       ; 6.317 ; 6.317 ;       ;
; SW[14]     ; HEX6[0]     ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; SW[14]     ; HEX6[1]     ; 7.595 ; 7.595 ; 7.595 ; 7.595 ;
; SW[14]     ; HEX6[2]     ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; SW[14]     ; HEX6[3]     ; 7.873 ; 7.873 ; 7.873 ; 7.873 ;
; SW[14]     ; HEX6[4]     ; 7.875 ; 7.875 ; 7.875 ; 7.875 ;
; SW[14]     ; HEX6[5]     ; 7.862 ; 7.862 ; 7.862 ; 7.862 ;
; SW[14]     ; HEX6[6]     ; 7.854 ; 7.854 ; 7.854 ; 7.854 ;
; SW[14]     ; HEX7[0]     ; 7.467 ; 7.444 ; 7.444 ; 7.467 ;
; SW[14]     ; HEX7[2]     ; 7.405 ; 7.428 ; 7.428 ; 7.405 ;
; SW[14]     ; HEX7[3]     ; 7.437 ; 7.414 ; 7.414 ; 7.437 ;
; SW[14]     ; HEX7[4]     ; 7.259 ; 7.236 ; 7.236 ; 7.259 ;
; SW[14]     ; HEX7[5]     ; 7.505 ; 7.482 ; 7.482 ; 7.505 ;
; SW[14]     ; HEX7[6]     ;       ; 6.356 ; 6.356 ;       ;
; SW[15]     ; HEX6[0]     ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[15]     ; HEX6[1]     ; 7.454 ; 7.454 ; 7.454 ; 7.454 ;
; SW[15]     ; HEX6[2]     ; 7.456 ; 7.456 ; 7.456 ; 7.456 ;
; SW[15]     ; HEX6[3]     ; 7.732 ; 7.732 ; 7.732 ; 7.732 ;
; SW[15]     ; HEX6[4]     ; 7.734 ; 7.734 ; 7.734 ; 7.734 ;
; SW[15]     ; HEX6[5]     ; 7.721 ; 7.721 ; 7.721 ; 7.721 ;
; SW[15]     ; HEX6[6]     ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; SW[15]     ; HEX7[0]     ; 7.326 ; 7.303 ; 7.303 ; 7.326 ;
; SW[15]     ; HEX7[2]     ; 7.264 ; 7.287 ; 7.287 ; 7.264 ;
; SW[15]     ; HEX7[3]     ; 7.296 ; 7.273 ; 7.273 ; 7.296 ;
; SW[15]     ; HEX7[4]     ; 7.118 ; 7.095 ; 7.095 ; 7.118 ;
; SW[15]     ; HEX7[5]     ; 7.364 ; 7.341 ; 7.341 ; 7.364 ;
; SW[15]     ; HEX7[6]     ;       ; 6.215 ; 6.215 ;       ;
; SW[17]     ; HEX0[0]     ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; SW[17]     ; HEX0[1]     ; 6.965 ; 6.965 ; 6.965 ; 6.965 ;
; SW[17]     ; HEX0[2]     ; 6.509 ; 6.975 ; 6.975 ; 6.509 ;
; SW[17]     ; HEX0[3]     ; 7.117 ; 7.117 ; 7.117 ; 7.117 ;
; SW[17]     ; HEX0[4]     ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; SW[17]     ; HEX0[5]     ; 6.631 ; 7.104 ; 7.104 ; 6.631 ;
; SW[17]     ; HEX0[6]     ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; SW[17]     ; HEX1[0]     ;       ; 7.516 ; 7.516 ;       ;
; SW[17]     ; HEX1[1]     ;       ; 7.914 ; 7.914 ;       ;
; SW[17]     ; HEX1[2]     ; 7.366 ; 7.601 ; 7.601 ; 7.366 ;
; SW[17]     ; HEX1[3]     ;       ; 7.633 ; 7.633 ;       ;
; SW[17]     ; HEX1[4]     ;       ; 7.292 ; 7.292 ;       ;
; SW[17]     ; HEX1[5]     ;       ; 6.783 ; 6.783 ;       ;
; SW[17]     ; HEX1[6]     ; 7.009 ;       ;       ; 7.009 ;
; SW[17]     ; HEX4[0]     ; 7.041 ; 7.041 ; 7.041 ; 7.041 ;
; SW[17]     ; HEX4[1]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[17]     ; HEX4[2]     ; 7.054 ; 5.892 ; 5.892 ; 7.054 ;
; SW[17]     ; HEX4[3]     ; 6.906 ; 6.906 ; 6.906 ; 6.906 ;
; SW[17]     ; HEX4[4]     ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; SW[17]     ; HEX4[5]     ; 6.923 ; 5.753 ; 5.753 ; 6.923 ;
; SW[17]     ; HEX4[6]     ; 7.043 ; 7.043 ; 7.043 ; 7.043 ;
; SW[17]     ; HEX5[0]     ; 6.488 ;       ;       ; 6.488 ;
; SW[17]     ; HEX5[1]     ; 6.284 ;       ;       ; 6.284 ;
; SW[17]     ; HEX5[2]     ; 6.884 ; 6.591 ; 6.591 ; 6.884 ;
; SW[17]     ; HEX5[3]     ; 6.947 ;       ;       ; 6.947 ;
; SW[17]     ; HEX5[4]     ; 6.660 ;       ;       ; 6.660 ;
; SW[17]     ; HEX5[5]     ; 6.504 ;       ;       ; 6.504 ;
; SW[17]     ; HEX5[6]     ;       ; 6.568 ; 6.568 ;       ;
; SW[17]     ; LEDG[0]     ; 5.985 ;       ;       ; 5.985 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX6[0]     ; 2.875 ; 2.875 ; 2.875 ; 2.875 ;
; SW[11]     ; HEX6[1]     ; 2.878 ; 2.878 ; 2.878 ; 2.878 ;
; SW[11]     ; HEX6[2]     ;       ; 2.872 ; 2.872 ;       ;
; SW[11]     ; HEX6[3]     ; 3.156 ; 3.156 ; 3.156 ; 3.156 ;
; SW[11]     ; HEX6[4]     ; 3.157 ;       ;       ; 3.157 ;
; SW[11]     ; HEX6[5]     ; 3.144 ;       ;       ; 3.144 ;
; SW[11]     ; HEX6[6]     ; 3.137 ;       ;       ; 3.137 ;
; SW[12]     ; HEX6[0]     ; 3.295 ; 3.295 ; 3.295 ; 3.295 ;
; SW[12]     ; HEX6[1]     ; 3.298 ; 3.298 ; 3.298 ; 3.298 ;
; SW[12]     ; HEX6[2]     ; 3.295 ; 3.978 ; 3.978 ; 3.295 ;
; SW[12]     ; HEX6[3]     ; 3.575 ; 3.575 ; 3.575 ; 3.575 ;
; SW[12]     ; HEX6[4]     ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[12]     ; HEX6[5]     ; 3.567 ; 4.250 ; 4.250 ; 3.567 ;
; SW[12]     ; HEX6[6]     ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[12]     ; HEX7[0]     ; 3.713 ;       ;       ; 3.713 ;
; SW[12]     ; HEX7[2]     ;       ; 3.674 ; 3.674 ;       ;
; SW[12]     ; HEX7[3]     ; 3.683 ;       ;       ; 3.683 ;
; SW[12]     ; HEX7[4]     ; 3.505 ;       ;       ; 3.505 ;
; SW[12]     ; HEX7[5]     ; 3.751 ;       ;       ; 3.751 ;
; SW[13]     ; HEX6[0]     ; 6.125 ; 6.125 ; 6.125 ; 6.125 ;
; SW[13]     ; HEX6[1]     ; 6.128 ; 6.608 ; 6.608 ; 6.128 ;
; SW[13]     ; HEX6[2]     ; 6.125 ; 6.125 ; 6.125 ; 6.125 ;
; SW[13]     ; HEX6[3]     ; 6.401 ; 6.401 ; 6.401 ; 6.401 ;
; SW[13]     ; HEX6[4]     ; 6.404 ; 6.884 ; 6.884 ; 6.404 ;
; SW[13]     ; HEX6[5]     ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; SW[13]     ; HEX6[6]     ; 6.380 ; 6.380 ; 6.380 ; 6.380 ;
; SW[13]     ; HEX7[0]     ; 6.521 ; 6.696 ; 6.696 ; 6.521 ;
; SW[13]     ; HEX7[2]     ; 6.626 ; 6.482 ; 6.482 ; 6.626 ;
; SW[13]     ; HEX7[3]     ; 6.491 ; 6.666 ; 6.666 ; 6.491 ;
; SW[13]     ; HEX7[4]     ; 6.313 ; 6.791 ; 6.791 ; 6.313 ;
; SW[13]     ; HEX7[5]     ; 6.559 ; 7.037 ; 7.037 ; 6.559 ;
; SW[13]     ; HEX7[6]     ;       ; 6.317 ; 6.317 ;       ;
; SW[14]     ; HEX6[0]     ; 6.234 ; 6.234 ; 6.234 ; 6.234 ;
; SW[14]     ; HEX6[1]     ; 6.236 ; 6.649 ; 6.649 ; 6.236 ;
; SW[14]     ; HEX6[2]     ; 6.238 ; 6.651 ; 6.651 ; 6.238 ;
; SW[14]     ; HEX6[3]     ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; SW[14]     ; HEX6[4]     ; 6.516 ; 6.929 ; 6.929 ; 6.516 ;
; SW[14]     ; HEX6[5]     ; 6.503 ; 6.503 ; 6.503 ; 6.503 ;
; SW[14]     ; HEX6[6]     ; 6.908 ; 6.495 ; 6.495 ; 6.908 ;
; SW[14]     ; HEX7[0]     ; 6.689 ; 6.735 ; 6.735 ; 6.689 ;
; SW[14]     ; HEX7[2]     ; 6.665 ; 6.650 ; 6.650 ; 6.665 ;
; SW[14]     ; HEX7[3]     ; 6.659 ; 6.705 ; 6.705 ; 6.659 ;
; SW[14]     ; HEX7[4]     ; 6.481 ; 6.861 ; 6.861 ; 6.481 ;
; SW[14]     ; HEX7[5]     ; 6.726 ; 7.107 ; 7.107 ; 6.726 ;
; SW[14]     ; HEX7[6]     ;       ; 6.356 ; 6.356 ;       ;
; SW[15]     ; HEX6[0]     ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; SW[15]     ; HEX6[1]     ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; SW[15]     ; HEX6[2]     ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; SW[15]     ; HEX6[3]     ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; SW[15]     ; HEX6[4]     ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; SW[15]     ; HEX6[5]     ; 6.836 ; 6.836 ; 6.836 ; 6.836 ;
; SW[15]     ; HEX6[6]     ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; SW[15]     ; HEX7[0]     ; 6.566 ; 6.594 ; 6.594 ; 6.566 ;
; SW[15]     ; HEX7[2]     ; 6.524 ; 6.527 ; 6.527 ; 6.524 ;
; SW[15]     ; HEX7[3]     ; 6.536 ; 6.564 ; 6.564 ; 6.536 ;
; SW[15]     ; HEX7[4]     ; 6.358 ; 6.712 ; 6.712 ; 6.358 ;
; SW[15]     ; HEX7[5]     ; 6.585 ; 6.958 ; 6.958 ; 6.585 ;
; SW[15]     ; HEX7[6]     ;       ; 6.215 ; 6.215 ;       ;
; SW[17]     ; HEX0[0]     ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; SW[17]     ; HEX0[1]     ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; SW[17]     ; HEX0[2]     ; 6.392 ; 6.445 ; 6.445 ; 6.392 ;
; SW[17]     ; HEX0[3]     ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; SW[17]     ; HEX0[4]     ; 7.125 ; 6.530 ; 6.530 ; 7.125 ;
; SW[17]     ; HEX0[5]     ; 6.567 ; 6.520 ; 6.520 ; 6.567 ;
; SW[17]     ; HEX0[6]     ; 6.569 ; 6.522 ; 6.522 ; 6.569 ;
; SW[17]     ; HEX1[0]     ;       ; 7.516 ; 7.516 ;       ;
; SW[17]     ; HEX1[1]     ;       ; 7.914 ; 7.914 ;       ;
; SW[17]     ; HEX1[2]     ; 7.366 ; 7.601 ; 7.601 ; 7.366 ;
; SW[17]     ; HEX1[3]     ;       ; 7.633 ; 7.633 ;       ;
; SW[17]     ; HEX1[4]     ;       ; 7.015 ; 7.015 ;       ;
; SW[17]     ; HEX1[5]     ;       ; 6.783 ; 6.783 ;       ;
; SW[17]     ; HEX1[6]     ; 7.009 ;       ;       ; 7.009 ;
; SW[17]     ; HEX4[0]     ; 5.806 ; 5.806 ; 5.806 ; 5.806 ;
; SW[17]     ; HEX4[1]     ; 5.764 ; 5.838 ; 5.838 ; 5.764 ;
; SW[17]     ; HEX4[2]     ; 5.818 ; 5.818 ; 5.818 ; 5.818 ;
; SW[17]     ; HEX4[3]     ; 5.671 ; 5.671 ; 5.671 ; 5.671 ;
; SW[17]     ; HEX4[4]     ; 5.689 ; 6.926 ; 6.926 ; 5.689 ;
; SW[17]     ; HEX4[5]     ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; SW[17]     ; HEX4[6]     ; 5.808 ; 5.808 ; 5.808 ; 5.808 ;
; SW[17]     ; HEX5[0]     ; 6.488 ;       ;       ; 6.488 ;
; SW[17]     ; HEX5[1]     ; 6.284 ;       ;       ; 6.284 ;
; SW[17]     ; HEX5[2]     ; 6.884 ; 6.591 ; 6.591 ; 6.884 ;
; SW[17]     ; HEX5[3]     ; 6.947 ;       ;       ; 6.947 ;
; SW[17]     ; HEX5[4]     ; 6.484 ;       ;       ; 6.484 ;
; SW[17]     ; HEX5[5]     ; 6.504 ;       ;       ; 6.504 ;
; SW[17]     ; HEX5[6]     ;       ; 6.568 ; 6.568 ;       ;
; SW[17]     ; LEDG[0]     ; 5.985 ;       ;       ; 5.985 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
;  KEY[0]          ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -15.312 ; 0.0   ; 0.0      ; 0.0     ; -89.222             ;
;  KEY[0]          ; -15.312 ; 0.000 ; N/A      ; N/A     ; -89.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.667 ; -0.667 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.697 ; -0.697 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.711 ; -0.711 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.575 ; -0.575 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.585 ; -0.585 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.533 ; -0.533 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.605 ; -0.605 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.638 ; -0.638 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.736 ; -0.736 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.685 ; -0.685 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 3.087  ; 3.087  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 3.415  ; 3.415  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 3.068  ; 3.068  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.375  ; 1.375  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.423  ; 1.423  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.445  ; 1.445  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.187  ; 1.187  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.209  ; 1.209  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 1.116  ; 1.116  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.225  ; 1.225  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.265  ; 1.265  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.397  ; 1.397  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -1.742 ; -1.742 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -1.935 ; -1.935 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -1.730 ; -1.730 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -1.927 ; -1.927 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 25.048 ; 25.048 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 24.781 ; 24.781 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 24.745 ; 24.745 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 24.753 ; 24.753 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 25.036 ; 25.036 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 25.048 ; 25.048 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 25.012 ; 25.012 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 25.016 ; 25.016 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 32.972 ; 32.972 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 32.473 ; 32.473 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 32.972 ; 32.972 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 30.870 ; 30.870 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 32.308 ; 32.308 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 30.698 ; 30.698 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 30.467 ; 30.467 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 30.736 ; 30.736 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 25.142 ; 25.142 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 25.127 ; 25.127 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 25.018 ; 25.018 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 25.142 ; 25.142 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 24.836 ; 24.836 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 24.859 ; 24.859 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 24.849 ; 24.849 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 25.127 ; 25.127 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 30.673 ; 30.673 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 30.291 ; 30.291 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 29.777 ; 29.777 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 29.119 ; 29.119 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 30.673 ; 30.673 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 28.916 ; 28.916 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 29.983 ; 29.983 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 29.892 ; 29.892 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 7.524 ; 7.524 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 7.556 ; 7.556 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 7.524 ; 7.524 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 7.534 ; 7.534 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 7.676 ; 7.676 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 7.684 ; 7.684 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 7.663 ; 7.663 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.665 ; 7.665 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 8.739 ; 8.739 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 9.611 ; 9.611 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 9.999 ; 9.999 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 8.992 ; 8.992 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 9.598 ; 9.598 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 8.925 ; 8.925 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 8.739 ; 8.739 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 8.835 ; 8.835 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.460 ; 7.460 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.595 ; 7.595 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.554 ; 7.554 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.608 ; 7.608 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.460 ; 7.460 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.480 ; 7.480 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.477 ; 7.477 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.597 ; 7.597 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 8.047 ; 8.047 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 8.563 ; 8.563 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 8.339 ; 8.339 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 8.145 ; 8.145 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 8.880 ; 8.880 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 8.047 ; 8.047 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 8.435 ; 8.435 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 8.371 ; 8.371 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX6[0]     ; 5.327  ; 5.327  ; 5.327  ; 5.327  ;
; SW[11]     ; HEX6[1]     ; 5.333  ; 5.333  ; 5.333  ; 5.333  ;
; SW[11]     ; HEX6[2]     ;        ; 5.319  ; 5.319  ;        ;
; SW[11]     ; HEX6[3]     ; 5.868  ; 5.868  ; 5.868  ; 5.868  ;
; SW[11]     ; HEX6[4]     ; 5.842  ;        ;        ; 5.842  ;
; SW[11]     ; HEX6[5]     ; 5.867  ;        ;        ; 5.867  ;
; SW[11]     ; HEX6[6]     ; 5.851  ;        ;        ; 5.851  ;
; SW[12]     ; HEX6[0]     ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; SW[12]     ; HEX6[1]     ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; SW[12]     ; HEX6[2]     ; 8.558  ; 8.558  ; 8.558  ; 8.558  ;
; SW[12]     ; HEX6[3]     ; 9.109  ; 9.109  ; 9.109  ; 9.109  ;
; SW[12]     ; HEX6[4]     ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; SW[12]     ; HEX6[5]     ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; SW[12]     ; HEX6[6]     ; 9.093  ; 9.093  ; 9.093  ; 9.093  ;
; SW[12]     ; HEX7[0]     ; 7.264  ;        ;        ; 7.264  ;
; SW[12]     ; HEX7[2]     ;        ; 7.207  ; 7.207  ;        ;
; SW[12]     ; HEX7[3]     ; 7.234  ;        ;        ; 7.234  ;
; SW[12]     ; HEX7[4]     ; 6.808  ;        ;        ; 6.808  ;
; SW[12]     ; HEX7[5]     ; 7.292  ;        ;        ; 7.292  ;
; SW[13]     ; HEX6[0]     ; 14.574 ; 14.574 ; 14.574 ; 14.574 ;
; SW[13]     ; HEX6[1]     ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; SW[13]     ; HEX6[2]     ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; SW[13]     ; HEX6[3]     ; 15.116 ; 15.116 ; 15.116 ; 15.116 ;
; SW[13]     ; HEX6[4]     ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; SW[13]     ; HEX6[5]     ; 15.113 ; 15.113 ; 15.113 ; 15.113 ;
; SW[13]     ; HEX6[6]     ; 15.100 ; 15.100 ; 15.100 ; 15.100 ;
; SW[13]     ; HEX7[0]     ; 14.105 ; 13.979 ; 13.979 ; 14.105 ;
; SW[13]     ; HEX7[2]     ; 13.922 ; 14.048 ; 14.048 ; 13.922 ;
; SW[13]     ; HEX7[3]     ; 14.075 ; 13.949 ; 13.949 ; 14.075 ;
; SW[13]     ; HEX7[4]     ; 13.649 ; 13.523 ; 13.523 ; 13.649 ;
; SW[13]     ; HEX7[5]     ; 14.133 ; 14.007 ; 14.007 ; 14.133 ;
; SW[13]     ; HEX7[6]     ;        ; 11.431 ; 11.431 ;        ;
; SW[14]     ; HEX6[0]     ; 14.549 ; 14.549 ; 14.549 ; 14.549 ;
; SW[14]     ; HEX6[1]     ; 14.554 ; 14.554 ; 14.554 ; 14.554 ;
; SW[14]     ; HEX6[2]     ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; SW[14]     ; HEX6[3]     ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; SW[14]     ; HEX6[4]     ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; SW[14]     ; HEX6[5]     ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; SW[14]     ; HEX6[6]     ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; SW[14]     ; HEX7[0]     ; 14.169 ; 14.043 ; 14.043 ; 14.169 ;
; SW[14]     ; HEX7[2]     ; 13.986 ; 14.112 ; 14.112 ; 13.986 ;
; SW[14]     ; HEX7[3]     ; 14.139 ; 14.013 ; 14.013 ; 14.139 ;
; SW[14]     ; HEX7[4]     ; 13.713 ; 13.587 ; 13.587 ; 13.713 ;
; SW[14]     ; HEX7[5]     ; 14.197 ; 14.071 ; 14.071 ; 14.197 ;
; SW[14]     ; HEX7[6]     ;        ; 11.495 ; 11.495 ;        ;
; SW[15]     ; HEX6[0]     ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; SW[15]     ; HEX6[1]     ; 14.289 ; 14.289 ; 14.289 ; 14.289 ;
; SW[15]     ; HEX6[2]     ; 14.275 ; 14.275 ; 14.275 ; 14.275 ;
; SW[15]     ; HEX6[3]     ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; SW[15]     ; HEX6[4]     ; 14.829 ; 14.829 ; 14.829 ; 14.829 ;
; SW[15]     ; HEX6[5]     ; 14.823 ; 14.823 ; 14.823 ; 14.823 ;
; SW[15]     ; HEX6[6]     ; 14.810 ; 14.810 ; 14.810 ; 14.810 ;
; SW[15]     ; HEX7[0]     ; 13.903 ; 13.777 ; 13.777 ; 13.903 ;
; SW[15]     ; HEX7[2]     ; 13.720 ; 13.846 ; 13.846 ; 13.720 ;
; SW[15]     ; HEX7[3]     ; 13.873 ; 13.747 ; 13.747 ; 13.873 ;
; SW[15]     ; HEX7[4]     ; 13.447 ; 13.321 ; 13.321 ; 13.447 ;
; SW[15]     ; HEX7[5]     ; 13.931 ; 13.805 ; 13.805 ; 13.931 ;
; SW[15]     ; HEX7[6]     ;        ; 11.229 ; 11.229 ;        ;
; SW[17]     ; HEX0[0]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[17]     ; HEX0[1]     ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SW[17]     ; HEX0[2]     ; 11.693 ; 12.618 ; 12.618 ; 11.693 ;
; SW[17]     ; HEX0[3]     ; 12.897 ; 12.897 ; 12.897 ; 12.897 ;
; SW[17]     ; HEX0[4]     ; 12.909 ; 12.909 ; 12.909 ; 12.909 ;
; SW[17]     ; HEX0[5]     ; 11.952 ; 12.880 ; 12.880 ; 11.952 ;
; SW[17]     ; HEX0[6]     ; 12.883 ; 12.883 ; 12.883 ; 12.883 ;
; SW[17]     ; HEX1[0]     ;        ; 13.822 ; 13.822 ;        ;
; SW[17]     ; HEX1[1]     ;        ; 14.331 ; 14.331 ;        ;
; SW[17]     ; HEX1[2]     ; 13.562 ; 14.041 ; 14.041 ; 13.562 ;
; SW[17]     ; HEX1[3]     ;        ; 13.947 ; 13.947 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 13.389 ; 13.389 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 12.114 ; 12.114 ;        ;
; SW[17]     ; HEX1[6]     ; 12.717 ;        ;        ; 12.717 ;
; SW[17]     ; HEX4[0]     ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; SW[17]     ; HEX4[1]     ; 12.821 ; 12.821 ; 12.821 ; 12.821 ;
; SW[17]     ; HEX4[2]     ; 12.943 ; 10.554 ; 10.554 ; 12.943 ;
; SW[17]     ; HEX4[3]     ; 12.639 ; 12.639 ; 12.639 ; 12.639 ;
; SW[17]     ; HEX4[4]     ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; SW[17]     ; HEX4[5]     ; 12.650 ; 10.256 ; 10.256 ; 12.650 ;
; SW[17]     ; HEX4[6]     ; 12.926 ; 12.926 ; 12.926 ; 12.926 ;
; SW[17]     ; HEX5[0]     ; 11.638 ;        ;        ; 11.638 ;
; SW[17]     ; HEX5[1]     ; 11.141 ;        ;        ; 11.141 ;
; SW[17]     ; HEX5[2]     ; 12.621 ; 11.951 ; 11.951 ; 12.621 ;
; SW[17]     ; HEX5[3]     ; 12.315 ;        ;        ; 12.315 ;
; SW[17]     ; HEX5[4]     ; 12.138 ;        ;        ; 12.138 ;
; SW[17]     ; HEX5[5]     ; 11.625 ;        ;        ; 11.625 ;
; SW[17]     ; HEX5[6]     ;        ; 11.860 ; 11.860 ;        ;
; SW[17]     ; LEDG[0]     ; 10.289 ;        ;        ; 10.289 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX6[0]     ; 2.875 ; 2.875 ; 2.875 ; 2.875 ;
; SW[11]     ; HEX6[1]     ; 2.878 ; 2.878 ; 2.878 ; 2.878 ;
; SW[11]     ; HEX6[2]     ;       ; 2.872 ; 2.872 ;       ;
; SW[11]     ; HEX6[3]     ; 3.156 ; 3.156 ; 3.156 ; 3.156 ;
; SW[11]     ; HEX6[4]     ; 3.157 ;       ;       ; 3.157 ;
; SW[11]     ; HEX6[5]     ; 3.144 ;       ;       ; 3.144 ;
; SW[11]     ; HEX6[6]     ; 3.137 ;       ;       ; 3.137 ;
; SW[12]     ; HEX6[0]     ; 3.295 ; 3.295 ; 3.295 ; 3.295 ;
; SW[12]     ; HEX6[1]     ; 3.298 ; 3.298 ; 3.298 ; 3.298 ;
; SW[12]     ; HEX6[2]     ; 3.295 ; 3.978 ; 3.978 ; 3.295 ;
; SW[12]     ; HEX6[3]     ; 3.575 ; 3.575 ; 3.575 ; 3.575 ;
; SW[12]     ; HEX6[4]     ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[12]     ; HEX6[5]     ; 3.567 ; 4.250 ; 4.250 ; 3.567 ;
; SW[12]     ; HEX6[6]     ; 3.556 ; 3.556 ; 3.556 ; 3.556 ;
; SW[12]     ; HEX7[0]     ; 3.713 ;       ;       ; 3.713 ;
; SW[12]     ; HEX7[2]     ;       ; 3.674 ; 3.674 ;       ;
; SW[12]     ; HEX7[3]     ; 3.683 ;       ;       ; 3.683 ;
; SW[12]     ; HEX7[4]     ; 3.505 ;       ;       ; 3.505 ;
; SW[12]     ; HEX7[5]     ; 3.751 ;       ;       ; 3.751 ;
; SW[13]     ; HEX6[0]     ; 6.125 ; 6.125 ; 6.125 ; 6.125 ;
; SW[13]     ; HEX6[1]     ; 6.128 ; 6.608 ; 6.608 ; 6.128 ;
; SW[13]     ; HEX6[2]     ; 6.125 ; 6.125 ; 6.125 ; 6.125 ;
; SW[13]     ; HEX6[3]     ; 6.401 ; 6.401 ; 6.401 ; 6.401 ;
; SW[13]     ; HEX6[4]     ; 6.404 ; 6.884 ; 6.884 ; 6.404 ;
; SW[13]     ; HEX6[5]     ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; SW[13]     ; HEX6[6]     ; 6.380 ; 6.380 ; 6.380 ; 6.380 ;
; SW[13]     ; HEX7[0]     ; 6.521 ; 6.696 ; 6.696 ; 6.521 ;
; SW[13]     ; HEX7[2]     ; 6.626 ; 6.482 ; 6.482 ; 6.626 ;
; SW[13]     ; HEX7[3]     ; 6.491 ; 6.666 ; 6.666 ; 6.491 ;
; SW[13]     ; HEX7[4]     ; 6.313 ; 6.791 ; 6.791 ; 6.313 ;
; SW[13]     ; HEX7[5]     ; 6.559 ; 7.037 ; 7.037 ; 6.559 ;
; SW[13]     ; HEX7[6]     ;       ; 6.317 ; 6.317 ;       ;
; SW[14]     ; HEX6[0]     ; 6.234 ; 6.234 ; 6.234 ; 6.234 ;
; SW[14]     ; HEX6[1]     ; 6.236 ; 6.649 ; 6.649 ; 6.236 ;
; SW[14]     ; HEX6[2]     ; 6.238 ; 6.651 ; 6.651 ; 6.238 ;
; SW[14]     ; HEX6[3]     ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; SW[14]     ; HEX6[4]     ; 6.516 ; 6.929 ; 6.929 ; 6.516 ;
; SW[14]     ; HEX6[5]     ; 6.503 ; 6.503 ; 6.503 ; 6.503 ;
; SW[14]     ; HEX6[6]     ; 6.908 ; 6.495 ; 6.495 ; 6.908 ;
; SW[14]     ; HEX7[0]     ; 6.689 ; 6.735 ; 6.735 ; 6.689 ;
; SW[14]     ; HEX7[2]     ; 6.665 ; 6.650 ; 6.650 ; 6.665 ;
; SW[14]     ; HEX7[3]     ; 6.659 ; 6.705 ; 6.705 ; 6.659 ;
; SW[14]     ; HEX7[4]     ; 6.481 ; 6.861 ; 6.861 ; 6.481 ;
; SW[14]     ; HEX7[5]     ; 6.726 ; 7.107 ; 7.107 ; 6.726 ;
; SW[14]     ; HEX7[6]     ;       ; 6.356 ; 6.356 ;       ;
; SW[15]     ; HEX6[0]     ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; SW[15]     ; HEX6[1]     ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; SW[15]     ; HEX6[2]     ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; SW[15]     ; HEX6[3]     ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; SW[15]     ; HEX6[4]     ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; SW[15]     ; HEX6[5]     ; 6.836 ; 6.836 ; 6.836 ; 6.836 ;
; SW[15]     ; HEX6[6]     ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; SW[15]     ; HEX7[0]     ; 6.566 ; 6.594 ; 6.594 ; 6.566 ;
; SW[15]     ; HEX7[2]     ; 6.524 ; 6.527 ; 6.527 ; 6.524 ;
; SW[15]     ; HEX7[3]     ; 6.536 ; 6.564 ; 6.564 ; 6.536 ;
; SW[15]     ; HEX7[4]     ; 6.358 ; 6.712 ; 6.712 ; 6.358 ;
; SW[15]     ; HEX7[5]     ; 6.585 ; 6.958 ; 6.958 ; 6.585 ;
; SW[15]     ; HEX7[6]     ;       ; 6.215 ; 6.215 ;       ;
; SW[17]     ; HEX0[0]     ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; SW[17]     ; HEX0[1]     ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; SW[17]     ; HEX0[2]     ; 6.392 ; 6.445 ; 6.445 ; 6.392 ;
; SW[17]     ; HEX0[3]     ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; SW[17]     ; HEX0[4]     ; 7.125 ; 6.530 ; 6.530 ; 7.125 ;
; SW[17]     ; HEX0[5]     ; 6.567 ; 6.520 ; 6.520 ; 6.567 ;
; SW[17]     ; HEX0[6]     ; 6.569 ; 6.522 ; 6.522 ; 6.569 ;
; SW[17]     ; HEX1[0]     ;       ; 7.516 ; 7.516 ;       ;
; SW[17]     ; HEX1[1]     ;       ; 7.914 ; 7.914 ;       ;
; SW[17]     ; HEX1[2]     ; 7.366 ; 7.601 ; 7.601 ; 7.366 ;
; SW[17]     ; HEX1[3]     ;       ; 7.633 ; 7.633 ;       ;
; SW[17]     ; HEX1[4]     ;       ; 7.015 ; 7.015 ;       ;
; SW[17]     ; HEX1[5]     ;       ; 6.783 ; 6.783 ;       ;
; SW[17]     ; HEX1[6]     ; 7.009 ;       ;       ; 7.009 ;
; SW[17]     ; HEX4[0]     ; 5.806 ; 5.806 ; 5.806 ; 5.806 ;
; SW[17]     ; HEX4[1]     ; 5.764 ; 5.838 ; 5.838 ; 5.764 ;
; SW[17]     ; HEX4[2]     ; 5.818 ; 5.818 ; 5.818 ; 5.818 ;
; SW[17]     ; HEX4[3]     ; 5.671 ; 5.671 ; 5.671 ; 5.671 ;
; SW[17]     ; HEX4[4]     ; 5.689 ; 6.926 ; 6.926 ; 5.689 ;
; SW[17]     ; HEX4[5]     ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; SW[17]     ; HEX4[6]     ; 5.808 ; 5.808 ; 5.808 ; 5.808 ;
; SW[17]     ; HEX5[0]     ; 6.488 ;       ;       ; 6.488 ;
; SW[17]     ; HEX5[1]     ; 6.284 ;       ;       ; 6.284 ;
; SW[17]     ; HEX5[2]     ; 6.884 ; 6.591 ; 6.591 ; 6.884 ;
; SW[17]     ; HEX5[3]     ; 6.947 ;       ;       ; 6.947 ;
; SW[17]     ; HEX5[4]     ; 6.484 ;       ;       ; 6.484 ;
; SW[17]     ; HEX5[5]     ; 6.504 ;       ;       ; 6.504 ;
; SW[17]     ; HEX5[6]     ;       ; 6.568 ; 6.568 ;       ;
; SW[17]     ; LEDG[0]     ; 5.985 ;       ;       ; 5.985 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 101   ; 101  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 255   ; 255  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 29 13:47:00 2022
Info: Command: quartus_sta parte1 -c parte1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parte1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -15.312 KEY[0] 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -11.680 KEY[0] 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Fri Apr 29 13:47:00 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


