Fitter report for FSM
Sat Jun 04 12:11:03 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sat Jun 04 12:11:03 2016      ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                   ; FSM                                        ;
; Top-level Entity Name           ; FSM                                        ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA4U23C6                               ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 218 / 15,880 ( 1 % )                       ;
; Total registers                 ; 367                                        ;
; Total pins                      ; 17 / 314 ( 5 % )                           ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 2,764,800 ( 0 % )                      ;
; Total RAM Blocks                ; 0 / 270 ( 0 % )                            ;
; Total DSP Blocks                ; 0 / 84 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 5 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA4U23C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  26.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                            ;
+---------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                      ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+---------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; FPGA_CLK1_50~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+---------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 699 ) ; 0.00 % ( 0 / 699 )         ; 0.00 % ( 0 / 699 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 699 ) ; 0.00 % ( 0 / 699 )         ; 0.00 % ( 0 / 699 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 699 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Usuario/Documents/GitHub/ece10243upb2016/Prof_Examples/2-3-IP_core_FP_ADD/FSM/FSM.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 218 / 15,880       ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 218                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 223 / 15,880       ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 122                ;       ;
;         [b] ALMs used for LUT logic                         ; 39                 ;       ;
;         [c] ALMs used for registers                         ; 62                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5 / 15,880         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 15,880         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 25 / 1,588         ; 2 %   ;
;     -- Logic LABs                                           ; 25                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 297                ;       ;
;     -- 7 input functions                                    ; 6                  ;       ;
;     -- 6 input functions                                    ; 72                 ;       ;
;     -- 5 input functions                                    ; 50                 ;       ;
;     -- 4 input functions                                    ; 10                 ;       ;
;     -- <=3 input functions                                  ; 159                ;       ;
; Combinational ALUT usage for route-throughs                 ; 62                 ;       ;
; Dedicated logic registers                                   ; 367                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 367 / 31,760       ; 1 %   ;
;         -- Secondary logic registers                        ; 0 / 31,760         ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 367                ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 17 / 314           ; 5 %   ;
;     -- Clock pins                                           ; 3 / 6              ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 1                  ;       ;
; M10K blocks                                                 ; 0 / 270            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 2,764,800      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 2,764,800      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 84             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 5              ; 0 %   ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 72             ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 12             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 6.8% / 7.0% / 6.2% ;       ;
; Maximum fan-out                                             ; 367                ;       ;
; Highest non-global fan-out                                  ; 367                ;       ;
; Total fan-out                                               ; 2324               ;       ;
; Average fan-out                                             ; 3.05               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+--------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                        ;
+-------------------------------------------------------------+---------------------+--------------------------------+
; Statistic                                                   ; Top                 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+---------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 218 / 15880 ( 1 % ) ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 218                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 223 / 15880 ( 1 % ) ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 122                 ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 39                  ; 0                              ;
;         [c] ALMs used for registers                         ; 62                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5 / 15880 ( < 1 % ) ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 15880 ( 0 % )   ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                   ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Difficulty packing design                                   ; Low                 ; Low                            ;
;                                                             ;                     ;                                ;
; Total LABs:  partially or completely used                   ; 25 / 1588 ( 2 % )   ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 25                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Combinational ALUT usage for logic                          ; 297                 ; 0                              ;
;     -- 7 input functions                                    ; 6                   ; 0                              ;
;     -- 6 input functions                                    ; 72                  ; 0                              ;
;     -- 5 input functions                                    ; 50                  ; 0                              ;
;     -- 4 input functions                                    ; 10                  ; 0                              ;
;     -- <=3 input functions                                  ; 159                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 62                  ; 0                              ;
; Memory ALUT usage                                           ; 0                   ; 0                              ;
;     -- 64-address deep                                      ; 0                   ; 0                              ;
;     -- 32-address deep                                      ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Dedicated logic registers                                   ; 0                   ; 0                              ;
;     -- By type:                                             ;                     ;                                ;
;         -- Primary logic registers                          ; 367 / 31760 ( 1 % ) ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 31760 ( 0 % )   ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                     ;                                ;
;         -- Design implementation registers                  ; 367                 ; 0                              ;
;         -- Routing optimization registers                   ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
;                                                             ;                     ;                                ;
; Virtual pins                                                ; 0                   ; 0                              ;
; I/O pins                                                    ; 17                  ; 0                              ;
; I/O registers                                               ; 0                   ; 0                              ;
; Total block memory bits                                     ; 0                   ; 0                              ;
; Total block memory implementation bits                      ; 0                   ; 0                              ;
; Clock enable block                                          ; 1 / 110 ( < 1 % )   ; 0 / 110 ( 0 % )                ;
;                                                             ;                     ;                                ;
; Connections                                                 ;                     ;                                ;
;     -- Input Connections                                    ; 0                   ; 0                              ;
;     -- Registered Input Connections                         ; 0                   ; 0                              ;
;     -- Output Connections                                   ; 0                   ; 0                              ;
;     -- Registered Output Connections                        ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Internal Connections                                        ;                     ;                                ;
;     -- Total Connections                                    ; 2324                ; 0                              ;
;     -- Registered Connections                               ; 927                 ; 0                              ;
;                                                             ;                     ;                                ;
; External Connections                                        ;                     ;                                ;
;     -- Top                                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Partition Interface                                         ;                     ;                                ;
;     -- Input Ports                                          ; 9                   ; 0                              ;
;     -- Output Ports                                         ; 8                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Registered Ports                                            ;                     ;                                ;
;     -- Registered Input Ports                               ; 0                   ; 0                              ;
;     -- Registered Output Ports                              ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Port Connectivity                                           ;                     ;                                ;
;     -- Input Ports driven by GND                            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                   ; 0                              ;
;     -- Input Ports with no Source                           ; 0                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                   ; 0                              ;
+-------------------------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FPGA_CLK1_50 ; V11   ; 3B       ; 15           ; 0            ; 0            ; 367                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 15           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 46           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 46           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; L10   ; 8A       ; 4            ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; L9    ; 8A       ; 4            ; 61           ; 17           ; 367                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; H6    ; 8A       ; 4            ; 61           ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; H5    ; 8A       ; 4            ; 61           ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0] ; W15   ; 5A       ; 68           ; 12           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1] ; AA24  ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2] ; V16   ; 5A       ; 68           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3] ; V15   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4] ; AF26  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5] ; AE26  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6] ; Y16   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7] ; AA23  ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 3 / 68 ( 4 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 13 ( 38 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A       ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 178        ; 5A       ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 168        ; 5A       ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 187        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 166        ; 5A       ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 117        ; 4A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 354        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A       ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H6       ; 421        ; 8A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 431        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ; 420        ; 8A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 200        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 68         ; 3B       ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A       ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 179        ; 5A       ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 192        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A       ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A       ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 175        ; 5A       ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                  ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                        ; Library Name ;
+-----------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FSM                                                                        ; 218.0 (20.3)         ; 222.5 (20.7)                     ; 4.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 297 (32)            ; 367 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 17   ; 0            ; |FSM                                                                                                                                                                       ; work         ;
;    |fp_sum_res:fp_sum_res_inst|                                             ; 197.7 (0.0)          ; 201.8 (0.0)                      ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 265 (0)             ; 367 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst                                                                                                                                            ; work         ;
;       |fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component| ; 197.7 (103.7)        ; 201.8 (108.1)                    ; 4.2 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 265 (83)            ; 367 (245)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component                                                                        ; work         ;
;          |fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|                     ; 25.2 (25.2)          ; 25.7 (25.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift                           ; work         ;
;          |fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|            ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt                  ; work         ;
;          |lpm_add_sub:add_sub4|                                             ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub4                                                   ; work         ;
;             |add_sub_rne:auto_generated|                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                        ; work         ;
;          |lpm_add_sub:add_sub5|                                             ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5                                                   ; work         ;
;             |add_sub_c1i:auto_generated|                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                        ; work         ;
;          |lpm_add_sub:add_sub6|                                             ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub6                                                   ; work         ;
;             |add_sub_rne:auto_generated|                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                        ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower                                        ; work         ;
;             |add_sub_cqh:auto_generated|                                    ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated             ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                                 ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0                                       ; work         ;
;             |add_sub_hbh:auto_generated|                                    ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated            ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1                                       ; work         ;
;             |add_sub_hbh:auto_generated|                                    ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated            ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                    ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower                                          ; work         ;
;             |add_sub_cqh:auto_generated|                                    ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated               ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                   ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0                                         ; work         ;
;             |add_sub_hbh:auto_generated|                                    ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated              ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                   ; 7.7 (0.0)            ; 7.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1                                         ; work         ;
;             |add_sub_hbh:auto_generated|                                    ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated              ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                       ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_res_rounding_add_sub_lower                             ; work         ;
;             |add_sub_18f:auto_generated|                                    ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                      ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_res_rounding_add_sub_upper1                            ; work         ;
;             |add_sub_agf:auto_generated|                                    ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FSM|fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated ; work         ;
+-----------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; FPGA_CLK2_50 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LED[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FPGA_CLK2_50                                                                                                                                                                   ;                   ;         ;
; FPGA_CLK3_50                                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                                         ;                   ;         ;
; KEY[1]                                                                                                                                                                         ;                   ;         ;
; SW[0]                                                                                                                                                                          ;                   ;         ;
; SW[2]                                                                                                                                                                          ;                   ;         ;
;      - LED~0                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~1                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~2                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~3                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~4                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~5                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~6                                                                                                                                                                   ; 0                 ; 0       ;
;      - LED~7                                                                                                                                                                   ; 0                 ; 0       ;
; SW[3]                                                                                                                                                                          ;                   ;         ;
;      - LED~0                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~1                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~2                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~3                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~4                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~5                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~6                                                                                                                                                                   ; 1                 ; 0       ;
;      - LED~7                                                                                                                                                                   ; 1                 ; 0       ;
; FPGA_CLK1_50                                                                                                                                                                   ;                   ;         ;
; SW[1]                                                                                                                                                                          ;                   ;         ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[19]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[21]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[13]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[5]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[22]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[14]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[6]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[18]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[16]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[8]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[0]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[17]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[9]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[1]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[15]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[10]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[2]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[7]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[11]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[3]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[20]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[12]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[4]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[11]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[10]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[13]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[12]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[15]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[18]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[19]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[14]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[17]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[0]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[2]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[6]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[8]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[7]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[9]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[4]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[3]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[16]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[5]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[1]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[22]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[23]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[20]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[21]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[1]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[2]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[5]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[6]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[3]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[4]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[9]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[7]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[8]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[0]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[11]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[12]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[10]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[13]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe4                                                       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[7]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[6]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[5]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[4]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[3]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[2]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[1]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[0]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|infinite_res_dffe4                                                       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[22]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[21]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[20]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[19]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[18]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[17]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[16]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[15]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[14]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[13]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[12]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[11]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[10]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[9]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[8]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[7]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[6]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[5]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[4]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[3]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[2]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[1]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[0]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_is_not_zero_dffe4                                                ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|rounded_res_infinity_dffe4                                               ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sign_out_dffe5                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[15]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[14]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[13]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[12]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[11]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[10]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[24]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[17]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[16]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[18]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[19]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[20]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[21]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[14]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[22]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[15]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[23]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[1]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[2]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[3]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[4]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[5]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[6]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[7]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[0]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sign_res_dffe4                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_is_not_zero_dffe41                                               ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe41                                                      ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|infinite_res_dffe41                                                      ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[9]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[8]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[1]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[0]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[10]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[2]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[11]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[3]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[12]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[4]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[13]                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[5]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[6]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[7]                                   ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sign_res_dffe41                                                          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[19]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[18]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_is_not_zero_dffe3                                                ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe3                                                       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|infinite_res_dffe3                                                       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[3]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[4]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[5]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[6]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[7]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[0]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[1]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_intermediate_res_dffe41[2]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[20]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[22]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[23]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[24]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[16]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[17]            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sign_res_dffe3                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[3]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[2]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[1]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[0]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[0]                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[1]                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[4]                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[3]                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[2]                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[11]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[10]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[9]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[8]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[7]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[6]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[5]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[4]                                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[19]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[18]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[17]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[16]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[15]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[14]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[13]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[12]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_is_not_zero_dffe31                                               ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[1]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[0]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[7]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[5]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[3]         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[3]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[4]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[5]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[6]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[7]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[0]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[1]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[2]                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[3]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[2]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sticky_bit_dffe3                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|round_bit_dffe3                                                          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[20]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[4]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[21]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[5]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[22]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[6]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[23]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[7]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[24]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[8]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[25]                                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[9]             ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sign_dffe31                                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[3]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[2]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[1]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[0]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[0] ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[1] ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[4] ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[3] ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[2] ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[11]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[10]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[9]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[8]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[7]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[6]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[5]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[4]                                            ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[19]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[18]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[17]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[16]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[15]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[14]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[13]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[12]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sticky_bit_dffe31                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|round_bit_dffe31                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[20]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[21]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[22]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[23]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[24]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe23[25]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_sign_dffe23                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[25]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[24]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_adj_dffe23[0]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_adj_dffe23[1]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sticky_bit_dffe23                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|round_bit_dffe23                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_sign_dffe21                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[26]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[25]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[24]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[23]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[22]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[19]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[18]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[20]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[21]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[16]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[15]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[14]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[17]                                           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_adj_dffe21[0]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_adj_dffe21[1]                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|sticky_bit_dffe21                                                        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|round_bit_dffe21                                                         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_sign_dffe27                                              ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe5         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe5           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe15a[0]      ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe14         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe14         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe4         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe4           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe13         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe13         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe13       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe13       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe15a[0]    ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe3         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe3           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe2         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe2           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe1         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe1           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe12         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe12         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe12       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe11         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe11         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe11       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe11       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe11        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe11          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe10        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe10          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe9         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe9           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe8         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe8           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe7         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe7           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe6         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe6           ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe10         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe10         ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe10       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe10       ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe9          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe9          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe9        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe9        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe6          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe6          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe6        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe6        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe5          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe5          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe5        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe5        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe7          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe7          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe7        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe7        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe8          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe8          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe8        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe8        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe3          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe3          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe3        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe3        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe2          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe2          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe2        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe2        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe1          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe1          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe1        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe1        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe4          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe4          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe4        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe4        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe13        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe13          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe12        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12          ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe14        ; 0                 ; 0       ;
;      - fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe14          ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                        ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                                                                                ; PIN_V11             ; 367     ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SW[1]                                                                                                                                                                       ; PIN_L9              ; 367     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated|op_1~1 ; LABCELL_X65_Y14_N39 ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[26]                                               ; FF_X58_Y16_N8       ; 30      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_w[27]~0                                                          ; LABCELL_X59_Y16_N57 ; 28      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[4]                                                  ; FF_X58_Y15_N35      ; 27      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[24]                                      ; FF_X63_Y15_N32      ; 24      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50 ; PIN_V11  ; 367     ; Global Clock         ; GCLK6            ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 477 / 130,276 ( < 1 % ) ;
; C12 interconnects                           ; 16 / 6,848 ( < 1 % )    ;
; C2 interconnects                            ; 134 / 51,436 ( < 1 % )  ;
; C4 interconnects                            ; 55 / 25,120 ( < 1 % )   ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )          ;
; Direct links                                ; 56 / 130,276 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )          ;
; Local interconnects                         ; 148 / 31,760 ( < 1 % )  ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )          ;
; R14 interconnects                           ; 15 / 6,046 ( < 1 % )    ;
; R14/C12 interconnect drivers                ; 18 / 8,584 ( < 1 % )    ;
; R3 interconnects                            ; 183 / 56,712 ( < 1 % )  ;
; R6 interconnects                            ; 239 / 131,000 ( < 1 % ) ;
; Spine clocks                                ; 1 / 150 ( < 1 % )       ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )       ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 17        ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 17        ; 17        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 0         ; 0         ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; FPGA_CLK2_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; FPGA_CLK1_50    ; FPGA_CLK1_50         ; 7.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                         ; Destination Register                                                                                                                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|round_bit_dffe3                                                          ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[7]                                   ; 0.358             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[1] ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[7]         ; 0.274             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe1        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[14]                                           ; 0.244             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[2]                                              ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[9]             ; 0.244             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe13       ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[26]                                           ; 0.244             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe6        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[19]                                           ; 0.239             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[2] ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[7]         ; 0.221             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe4          ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[17]                                           ; 0.205             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[1]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe3                                                       ; 0.188             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[9]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[8]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[7]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[6]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[5]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[4]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[3]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[2]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[1]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[0]                                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[0]                                              ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[1]                                              ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[4]                                              ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_leading_zeros_dffe31[3]                                              ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]            ; 0.185             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe5          ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[18]                                           ; 0.184             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[1]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.183             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe3          ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[16]                                           ; 0.177             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe4        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[17]                                           ; 0.176             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[7]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|infinite_res_dffe3                                                       ; 0.174             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[25]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[25]                                           ; 0.173             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[0]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe3                                                       ; 0.169             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe2        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[15]                                           ; 0.166             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[24]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[24]                                           ; 0.160             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[4]                                                         ; 0.158             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe14         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_sign_dffe27                                              ; 0.155             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe3[6]                                                         ; 0.152             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[16]            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[15]                                  ; 0.151             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[20]                                                        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[20]                                                        ; 0.134             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[11]                                                        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[11]                                                        ; 0.134             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[25]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[24]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[23]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[22]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[21]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[20]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[19]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[18]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[17]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[16]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[15]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[14]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[13]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[12]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[11]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_dffe31[10]                                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[25]            ; 0.125             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[22]                                                        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[22]                                                        ; 0.124             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[7]                                                         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[7]                                                         ; 0.121             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[5]                                                         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[5]                                                         ; 0.114             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[14]                                                        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[14]                                                        ; 0.077             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[7]                                                         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[7]                                                         ; 0.072             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[25]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[2] ; 0.069             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[24]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[2] ; 0.069             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[22]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[2] ; 0.069             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[23]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[2] ; 0.069             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[18]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[4] ; 0.066             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[19]                                           ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|fp_sum_res_altpriority_encoder_ou8:leading_zeroes_cnt|pipeline_q_dffe[4] ; 0.066             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_res_dffe4[5]                                                         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|exp_out_dffe5[5]                                                         ; 0.061             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[12]                                                        ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_out_dffe5[12]                                                        ; 0.057             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe4          ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[17]                                           ; 0.041             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[2]                                   ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[1]                                                         ; 0.039             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe9         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[8]                                            ; 0.030             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[3]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.029             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[2]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.029             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[4]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.029             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[5]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.029             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[5]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe3                                                       ; 0.026             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[3]         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|denormal_res_dffe3                                                       ; 0.026             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe2          ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[15]                                           ; 0.022             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_rounding_add_sub_result_reg[3]                                   ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_dffe4[2]                                                         ; 0.019             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe1         ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe27[0]                                            ; 0.015             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[9]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.014             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[6]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.014             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[7]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.014             ;
; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_add_sub_res_mag_dffe21[8]                                            ; fp_sum_res:fp_sum_res_inst|fp_sum_res_altfp_add_sub_hjj:fp_sum_res_altfp_add_sub_hjj_component|man_res_not_zero_dffe23                                                  ; 0.014             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 83 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CSEMA4U23C6 for design "FSM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 367 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:19
Info (332104): Reading SDC File: 'FSM.SDC'
Warning (332174): Ignored filter at FSM.sdc(14): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node
Warning (332049): Ignored create_clock at FSM.sdc(14): Argument <targets> is not an object ID
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck}
Warning (332174): Ignored filter at FSM.sdc(15): altera_reserved_tdi could not be matched with a port
Warning (332174): Ignored filter at FSM.sdc(15): altera_reserved_tck could not be matched with a clock
Warning (332049): Ignored set_input_delay at FSM.sdc(15): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi]
Warning (332049): Ignored set_input_delay at FSM.sdc(15): Argument -clock is not an object ID
Warning (332174): Ignored filter at FSM.sdc(16): altera_reserved_tms could not be matched with a port
Warning (332049): Ignored set_input_delay at FSM.sdc(16): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms]
Warning (332049): Ignored set_input_delay at FSM.sdc(16): Argument -clock is not an object ID
Warning (332174): Ignored filter at FSM.sdc(17): altera_reserved_tdo could not be matched with a port
Warning (332049): Ignored set_output_delay at FSM.sdc(17): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo]
Warning (332049): Ignored set_output_delay at FSM.sdc(17): Argument -clock is not an object ID
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X57_Y12 to location X68_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file C:/Users/Usuario/Documents/GitHub/ece10243upb2016/Prof_Examples/2-3-IP_core_FP_ADD/FSM/FSM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 1913 megabytes
    Info: Processing ended: Sat Jun 04 12:11:05 2016
    Info: Elapsed time: 00:01:24
    Info: Total CPU time (on all processors): 00:01:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Usuario/Documents/GitHub/ece10243upb2016/Prof_Examples/2-3-IP_core_FP_ADD/FSM/FSM.fit.smsg.


