Classic Timing Analyzer report for controlUnit
Tue Dec 04 06:31:24 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                           ;
+------------------------------+-------+---------------+-------------+-----------------+---------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From            ; To                  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------------+---------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.546 ns    ; Cond[2]         ; PCSrc$latch         ; --         ; reset    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 14.061 ns   ; ImmSrc[1]$latch ; ImmSrc[1]           ; Cond[1]    ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 4.246 ns    ; Op[1]           ; ALUControl[1]$latch ; --         ; Cond[1]  ; 0            ;
; Total number of failed paths ;       ;               ;             ;                 ;                     ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-----------------+---------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Op[2]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; reset           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Funct[4]        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Funct[3]        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Funct[2]        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Funct[1]        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Funct[5]        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Op[1]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Op[0]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; ALUFlags        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Cond[3]         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Cond[1]         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Cond[2]         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Cond[0]         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Funct[0]        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+----------+-----------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From     ; To              ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+----------+-----------------+----------+
; N/A                                     ; None                                                ; 6.546 ns   ; Cond[2]  ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 6.439 ns   ; Cond[2]  ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 6.431 ns   ; Cond[2]  ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 6.351 ns   ; Cond[1]  ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 6.263 ns   ; ALUFlags ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 6.244 ns   ; Cond[1]  ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 6.236 ns   ; Cond[1]  ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 6.217 ns   ; Cond[0]  ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 6.186 ns   ; Cond[3]  ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 6.156 ns   ; ALUFlags ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 6.148 ns   ; ALUFlags ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 6.140 ns   ; Cond[2]  ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 6.113 ns   ; Cond[2]  ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 6.110 ns   ; Cond[0]  ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 6.102 ns   ; Cond[0]  ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 6.079 ns   ; Cond[3]  ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 6.072 ns   ; Cond[2]  ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 6.071 ns   ; Cond[2]  ; PCSrc$latch     ; Funct[5] ;
; N/A                                     ; None                                                ; 6.071 ns   ; Cond[3]  ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 6.045 ns   ; Cond[2]  ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.996 ns   ; Cond[2]  ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.945 ns   ; Cond[1]  ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.918 ns   ; Cond[1]  ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.912 ns   ; Cond[2]  ; PCSrc$latch     ; Op[1]    ;
; N/A                                     ; None                                                ; 5.882 ns   ; Cond[2]  ; PCSrc$latch     ; Op[2]    ;
; N/A                                     ; None                                                ; 5.878 ns   ; Cond[2]  ; PCSrc$latch     ; Op[0]    ;
; N/A                                     ; None                                                ; 5.877 ns   ; Cond[1]  ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.876 ns   ; Cond[1]  ; PCSrc$latch     ; Funct[5] ;
; N/A                                     ; None                                                ; 5.857 ns   ; ALUFlags ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.850 ns   ; Cond[1]  ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.830 ns   ; ALUFlags ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.816 ns   ; Cond[2]  ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 5.811 ns   ; Cond[0]  ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.801 ns   ; Cond[1]  ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.789 ns   ; ALUFlags ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.788 ns   ; ALUFlags ; PCSrc$latch     ; Funct[5] ;
; N/A                                     ; None                                                ; 5.784 ns   ; Cond[0]  ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.780 ns   ; Cond[3]  ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.762 ns   ; ALUFlags ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.753 ns   ; Cond[3]  ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.743 ns   ; Cond[0]  ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.742 ns   ; Cond[0]  ; PCSrc$latch     ; Funct[5] ;
; N/A                                     ; None                                                ; 5.719 ns   ; Cond[2]  ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 5.717 ns   ; Cond[1]  ; PCSrc$latch     ; Op[1]    ;
; N/A                                     ; None                                                ; 5.716 ns   ; Cond[0]  ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.713 ns   ; ALUFlags ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.712 ns   ; Cond[3]  ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.711 ns   ; Cond[3]  ; PCSrc$latch     ; Funct[5] ;
; N/A                                     ; None                                                ; 5.687 ns   ; Cond[1]  ; PCSrc$latch     ; Op[2]    ;
; N/A                                     ; None                                                ; 5.685 ns   ; Cond[3]  ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.683 ns   ; Cond[1]  ; PCSrc$latch     ; Op[0]    ;
; N/A                                     ; None                                                ; 5.667 ns   ; Cond[0]  ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.643 ns   ; Cond[2]  ; RegSrc[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 5.636 ns   ; Cond[3]  ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.629 ns   ; ALUFlags ; PCSrc$latch     ; Op[1]    ;
; N/A                                     ; None                                                ; 5.621 ns   ; Cond[1]  ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 5.608 ns   ; Funct[4] ; ALUSrc$latch    ; Op[2]    ;
; N/A                                     ; None                                                ; 5.599 ns   ; ALUFlags ; PCSrc$latch     ; Op[2]    ;
; N/A                                     ; None                                                ; 5.595 ns   ; ALUFlags ; PCSrc$latch     ; Op[0]    ;
; N/A                                     ; None                                                ; 5.588 ns   ; Funct[5] ; ALUSrc$latch    ; Op[2]    ;
; N/A                                     ; None                                                ; 5.583 ns   ; Cond[0]  ; PCSrc$latch     ; Op[1]    ;
; N/A                                     ; None                                                ; 5.573 ns   ; Funct[1] ; ALUSrc$latch    ; Op[2]    ;
; N/A                                     ; None                                                ; 5.553 ns   ; Cond[0]  ; PCSrc$latch     ; Op[2]    ;
; N/A                                     ; None                                                ; 5.552 ns   ; Cond[3]  ; PCSrc$latch     ; Op[1]    ;
; N/A                                     ; None                                                ; 5.549 ns   ; Cond[0]  ; PCSrc$latch     ; Op[0]    ;
; N/A                                     ; None                                                ; 5.540 ns   ; Op[0]    ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 5.533 ns   ; ALUFlags ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 5.532 ns   ; Op[0]    ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.524 ns   ; Cond[1]  ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 5.522 ns   ; Cond[3]  ; PCSrc$latch     ; Op[2]    ;
; N/A                                     ; None                                                ; 5.518 ns   ; Cond[3]  ; PCSrc$latch     ; Op[0]    ;
; N/A                                     ; None                                                ; 5.487 ns   ; Cond[0]  ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 5.468 ns   ; Funct[4] ; ALUSrc$latch    ; reset    ;
; N/A                                     ; None                                                ; 5.456 ns   ; Cond[3]  ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 5.448 ns   ; Cond[1]  ; RegSrc[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 5.448 ns   ; Funct[5] ; ALUSrc$latch    ; reset    ;
; N/A                                     ; None                                                ; 5.436 ns   ; ALUFlags ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 5.436 ns   ; Funct[3] ; ALUSrc$latch    ; Op[2]    ;
; N/A                                     ; None                                                ; 5.433 ns   ; Funct[1] ; ALUSrc$latch    ; reset    ;
; N/A                                     ; None                                                ; 5.413 ns   ; Cond[2]  ; RegSrc[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 5.390 ns   ; Cond[0]  ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 5.360 ns   ; ALUFlags ; RegSrc[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 5.359 ns   ; Cond[3]  ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 5.352 ns   ; Cond[2]  ; MemtoReg$latch  ; reset    ;
; N/A                                     ; None                                                ; 5.351 ns   ; Funct[0] ; RegSrc[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 5.348 ns   ; Cond[2]  ; PCSrc$latch     ; Cond[3]  ;
; N/A                                     ; None                                                ; 5.343 ns   ; Funct[0] ; MemWrite$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.319 ns   ; Cond[2]  ; RegSrc[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 5.314 ns   ; Cond[0]  ; RegSrc[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 5.296 ns   ; Funct[3] ; ALUSrc$latch    ; reset    ;
; N/A                                     ; None                                                ; 5.294 ns   ; Cond[2]  ; RegSrc[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 5.283 ns   ; Cond[3]  ; RegSrc[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 5.258 ns   ; Cond[2]  ; RegSrc[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 5.253 ns   ; Op[2]    ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 5.248 ns   ; Op[0]    ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.230 ns   ; Cond[2]  ; RegSrc[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 5.218 ns   ; Cond[1]  ; RegSrc[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 5.214 ns   ; Op[0]    ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.177 ns   ; Cond[2]  ; RegSrc[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 5.173 ns   ; Op[0]    ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.157 ns   ; Cond[1]  ; MemtoReg$latch  ; reset    ;
; N/A                                     ; None                                                ; 5.153 ns   ; Cond[1]  ; PCSrc$latch     ; Cond[3]  ;
; N/A                                     ; None                                                ; 5.153 ns   ; Op[0]    ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 5.130 ns   ; ALUFlags ; RegSrc[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 5.124 ns   ; Cond[1]  ; RegSrc[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 5.118 ns   ; Cond[2]  ; MemtoReg$latch  ; Funct[5] ;
; N/A                                     ; None                                                ; 5.104 ns   ; Op[0]    ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.101 ns   ; Cond[2]  ; RegSrc[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 5.099 ns   ; Cond[1]  ; RegSrc[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 5.084 ns   ; Cond[0]  ; RegSrc[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 5.082 ns   ; Funct[4] ; ALUSrc$latch    ; Funct[5] ;
; N/A                                     ; None                                                ; 5.070 ns   ; Cond[2]  ; PCSrc$latch     ; Cond[2]  ;
; N/A                                     ; None                                                ; 5.069 ns   ; ALUFlags ; MemtoReg$latch  ; reset    ;
; N/A                                     ; None                                                ; 5.068 ns   ; Cond[2]  ; PCSrc$latch     ; ALUFlags ;
; N/A                                     ; None                                                ; 5.065 ns   ; ALUFlags ; PCSrc$latch     ; Cond[3]  ;
; N/A                                     ; None                                                ; 5.063 ns   ; Cond[1]  ; RegSrc[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 5.062 ns   ; Funct[5] ; ALUSrc$latch    ; Funct[5] ;
; N/A                                     ; None                                                ; 5.055 ns   ; Op[0]    ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 5.053 ns   ; Cond[3]  ; RegSrc[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 5.052 ns   ; Funct[0] ; MemtoReg$latch  ; Op[1]    ;
; N/A                                     ; None                                                ; 5.047 ns   ; Funct[1] ; ALUSrc$latch    ; Funct[5] ;
; N/A                                     ; None                                                ; 5.040 ns   ; Cond[2]  ; RegSrc[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 5.036 ns   ; ALUFlags ; RegSrc[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 5.035 ns   ; Cond[1]  ; RegSrc[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 5.025 ns   ; Funct[0] ; MemWrite$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 5.023 ns   ; Cond[0]  ; MemtoReg$latch  ; reset    ;
; N/A                                     ; None                                                ; 5.019 ns   ; Cond[0]  ; PCSrc$latch     ; Cond[3]  ;
; N/A                                     ; None                                                ; 5.011 ns   ; ALUFlags ; RegSrc[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 4.992 ns   ; Cond[3]  ; MemtoReg$latch  ; reset    ;
; N/A                                     ; None                                                ; 4.990 ns   ; Cond[0]  ; RegSrc[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 4.988 ns   ; Cond[3]  ; PCSrc$latch     ; Cond[3]  ;
; N/A                                     ; None                                                ; 4.984 ns   ; Funct[0] ; MemWrite$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 4.982 ns   ; Cond[1]  ; RegSrc[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 4.975 ns   ; ALUFlags ; RegSrc[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 4.965 ns   ; Cond[0]  ; RegSrc[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 4.960 ns   ; Cond[2]  ; PCSrc$latch     ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.959 ns   ; Cond[3]  ; RegSrc[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 4.957 ns   ; Funct[0] ; MemtoReg$latch  ; Op[2]    ;
; N/A                                     ; None                                                ; 4.952 ns   ; Cond[2]  ; RegSrc[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 4.947 ns   ; ALUFlags ; RegSrc[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.934 ns   ; Cond[3]  ; RegSrc[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 4.929 ns   ; Cond[0]  ; RegSrc[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 4.923 ns   ; Cond[1]  ; MemtoReg$latch  ; Funct[5] ;
; N/A                                     ; None                                                ; 4.917 ns   ; Op[0]    ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 4.910 ns   ; Funct[3] ; ALUSrc$latch    ; Funct[5] ;
; N/A                                     ; None                                                ; 4.908 ns   ; Funct[0] ; MemtoReg$latch  ; Op[0]    ;
; N/A                                     ; None                                                ; 4.906 ns   ; Cond[1]  ; RegSrc[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 4.901 ns   ; Cond[0]  ; RegSrc[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.901 ns   ; Op[1]    ; PCSrc$latch     ; reset    ;
; N/A                                     ; None                                                ; 4.898 ns   ; Cond[3]  ; RegSrc[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 4.894 ns   ; ALUFlags ; RegSrc[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 4.875 ns   ; Cond[1]  ; PCSrc$latch     ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.873 ns   ; Cond[1]  ; PCSrc$latch     ; ALUFlags ;
; N/A                                     ; None                                                ; 4.873 ns   ; Funct[4] ; ALUSrc$latch    ; Op[1]    ;
; N/A                                     ; None                                                ; 4.870 ns   ; Cond[3]  ; RegSrc[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.853 ns   ; Funct[5] ; ALUSrc$latch    ; Op[1]    ;
; N/A                                     ; None                                                ; 4.848 ns   ; Cond[0]  ; RegSrc[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 4.845 ns   ; Cond[1]  ; RegSrc[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.838 ns   ; Funct[1] ; ALUSrc$latch    ; Op[1]    ;
; N/A                                     ; None                                                ; 4.835 ns   ; ALUFlags ; MemtoReg$latch  ; Funct[5] ;
; N/A                                     ; None                                                ; 4.831 ns   ; Funct[4] ; ALUSrc$latch    ; Op[0]    ;
; N/A                                     ; None                                                ; 4.820 ns   ; Op[0]    ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 4.818 ns   ; ALUFlags ; RegSrc[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 4.817 ns   ; Cond[3]  ; RegSrc[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 4.811 ns   ; Funct[5] ; ALUSrc$latch    ; Op[0]    ;
; N/A                                     ; None                                                ; 4.796 ns   ; Funct[1] ; ALUSrc$latch    ; Op[0]    ;
; N/A                                     ; None                                                ; 4.789 ns   ; Cond[0]  ; MemtoReg$latch  ; Funct[5] ;
; N/A                                     ; None                                                ; 4.787 ns   ; ALUFlags ; PCSrc$latch     ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.785 ns   ; ALUFlags ; PCSrc$latch     ; ALUFlags ;
; N/A                                     ; None                                                ; 4.778 ns   ; Op[2]    ; PCSrc$latch     ; Funct[5] ;
; N/A                                     ; None                                                ; 4.772 ns   ; Cond[0]  ; RegSrc[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 4.765 ns   ; Cond[1]  ; PCSrc$latch     ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.759 ns   ; Cond[2]  ; RegSrc[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 4.758 ns   ; Cond[3]  ; MemtoReg$latch  ; Funct[5] ;
; N/A                                     ; None                                                ; 4.757 ns   ; Cond[1]  ; RegSrc[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 4.757 ns   ; ALUFlags ; RegSrc[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.744 ns   ; Op[0]    ; RegSrc[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 4.741 ns   ; Cond[0]  ; PCSrc$latch     ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.741 ns   ; Cond[3]  ; RegSrc[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 4.739 ns   ; Cond[0]  ; PCSrc$latch     ; ALUFlags ;
; N/A                                     ; None                                                ; 4.728 ns   ; Funct[0] ; RegSrc[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 4.724 ns   ; Funct[4] ; ALUSrc$latch    ; ALUFlags ;
; N/A                                     ; None                                                ; 4.711 ns   ; Cond[0]  ; RegSrc[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.710 ns   ; Cond[3]  ; PCSrc$latch     ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.708 ns   ; Cond[3]  ; PCSrc$latch     ; ALUFlags ;
; N/A                                     ; None                                                ; 4.704 ns   ; Funct[5] ; ALUSrc$latch    ; ALUFlags ;
; N/A                                     ; None                                                ; 4.701 ns   ; Op[0]    ; ALUSrc$latch    ; Op[2]    ;
; N/A                                     ; None                                                ; 4.701 ns   ; Funct[3] ; ALUSrc$latch    ; Op[1]    ;
; N/A                                     ; None                                                ; 4.689 ns   ; Funct[1] ; ALUSrc$latch    ; ALUFlags ;
; N/A                                     ; None                                                ; 4.680 ns   ; Cond[3]  ; RegSrc[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 4.677 ns   ; ALUFlags ; PCSrc$latch     ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.669 ns   ; ALUFlags ; RegSrc[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 4.659 ns   ; Funct[3] ; ALUSrc$latch    ; Op[0]    ;
; N/A                                     ; None                                                ; 4.645 ns   ; Cond[2]  ; PCSrc$latch     ; Cond[1]  ;
; N/A                                     ; None                                                ; 4.631 ns   ; Funct[0] ; RegSrc[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 4.631 ns   ; Cond[0]  ; PCSrc$latch     ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.623 ns   ; Cond[0]  ; RegSrc[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 4.619 ns   ; Op[2]    ; PCSrc$latch     ; Op[1]    ;
; N/A                                     ; None                                                ; 4.600 ns   ; Cond[3]  ; PCSrc$latch     ; Cond[0]  ;
; N/A                                     ; None                                                ; 4.598 ns   ; Cond[2]  ; MemWrite$latch  ; Funct[5] ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;          ;                 ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+----------+-----------------+----------+


+--------------------------------------------------------------------------------------+
; tco                                                                                  ;
+-------+--------------+------------+---------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From                ; To            ; From Clock ;
+-------+--------------+------------+---------------------+---------------+------------+
; N/A   ; None         ; 14.061 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Cond[1]    ;
; N/A   ; None         ; 13.887 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Cond[0]    ;
; N/A   ; None         ; 13.762 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Cond[2]    ;
; N/A   ; None         ; 13.682 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Cond[1]    ;
; N/A   ; None         ; 13.531 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Cond[3]    ;
; N/A   ; None         ; 13.508 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Cond[0]    ;
; N/A   ; None         ; 13.405 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Cond[1]    ;
; N/A   ; None         ; 13.383 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Cond[2]    ;
; N/A   ; None         ; 13.296 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Cond[1]    ;
; N/A   ; None         ; 13.231 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Cond[0]    ;
; N/A   ; None         ; 13.152 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Cond[3]    ;
; N/A   ; None         ; 13.122 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Cond[0]    ;
; N/A   ; None         ; 13.106 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Cond[2]    ;
; N/A   ; None         ; 12.997 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Cond[2]    ;
; N/A   ; None         ; 12.875 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Cond[3]    ;
; N/A   ; None         ; 12.826 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; ALUFlags   ;
; N/A   ; None         ; 12.766 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Cond[3]    ;
; N/A   ; None         ; 12.740 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Cond[1]    ;
; N/A   ; None         ; 12.698 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Op[1]      ;
; N/A   ; None         ; 12.635 ns  ; ALUSrc$latch        ; ALUSrc        ; Cond[1]    ;
; N/A   ; None         ; 12.566 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Cond[0]    ;
; N/A   ; None         ; 12.524 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Funct[5]   ;
; N/A   ; None         ; 12.461 ns  ; ALUSrc$latch        ; ALUSrc        ; Cond[0]    ;
; N/A   ; None         ; 12.452 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Cond[1]    ;
; N/A   ; None         ; 12.447 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; ALUFlags   ;
; N/A   ; None         ; 12.441 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Cond[2]    ;
; N/A   ; None         ; 12.437 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Op[0]      ;
; N/A   ; None         ; 12.383 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Cond[1]    ;
; N/A   ; None         ; 12.336 ns  ; ALUSrc$latch        ; ALUSrc        ; Cond[2]    ;
; N/A   ; None         ; 12.319 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Op[1]      ;
; N/A   ; None         ; 12.278 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Cond[0]    ;
; N/A   ; None         ; 12.223 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Op[2]      ;
; N/A   ; None         ; 12.210 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Cond[3]    ;
; N/A   ; None         ; 12.209 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Cond[0]    ;
; N/A   ; None         ; 12.170 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; ALUFlags   ;
; N/A   ; None         ; 12.153 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Cond[2]    ;
; N/A   ; None         ; 12.145 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Funct[5]   ;
; N/A   ; None         ; 12.137 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Funct[1]   ;
; N/A   ; None         ; 12.119 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Op[2]      ;
; N/A   ; None         ; 12.105 ns  ; ALUSrc$latch        ; ALUSrc        ; Cond[3]    ;
; N/A   ; None         ; 12.092 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Funct[3]   ;
; N/A   ; None         ; 12.084 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Cond[2]    ;
; N/A   ; None         ; 12.061 ns  ; ALUControl[1]$latch ; ALUControl[1] ; ALUFlags   ;
; N/A   ; None         ; 12.058 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Op[0]      ;
; N/A   ; None         ; 12.042 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Op[1]      ;
; N/A   ; None         ; 12.007 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Funct[4]   ;
; N/A   ; None         ; 11.999 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; reset      ;
; N/A   ; None         ; 11.987 ns  ; ALUSrc$latch        ; ALUSrc        ; Funct[3]   ;
; N/A   ; None         ; 11.954 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Funct[1]   ;
; N/A   ; None         ; 11.943 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Funct[4]   ;
; N/A   ; None         ; 11.933 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Op[1]      ;
; N/A   ; None         ; 11.922 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Cond[3]    ;
; N/A   ; None         ; 11.905 ns  ; MemWrite$latch      ; MemWrite      ; Cond[1]    ;
; N/A   ; None         ; 11.868 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Funct[5]   ;
; N/A   ; None         ; 11.867 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Funct[2]   ;
; N/A   ; None         ; 11.858 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Funct[3]   ;
; N/A   ; None         ; 11.853 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Cond[3]    ;
; N/A   ; None         ; 11.849 ns  ; ALUSrc$latch        ; ALUSrc        ; Funct[1]   ;
; N/A   ; None         ; 11.838 ns  ; ALUSrc$latch        ; ALUSrc        ; Funct[4]   ;
; N/A   ; None         ; 11.819 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Funct[4]   ;
; N/A   ; None         ; 11.781 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Op[0]      ;
; N/A   ; None         ; 11.762 ns  ; ALUSrc$latch        ; ALUSrc        ; Funct[2]   ;
; N/A   ; None         ; 11.759 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Funct[5]   ;
; N/A   ; None         ; 11.742 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Op[2]      ;
; N/A   ; None         ; 11.731 ns  ; MemWrite$latch      ; MemWrite      ; Cond[0]    ;
; N/A   ; None         ; 11.672 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Op[0]      ;
; N/A   ; None         ; 11.664 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Funct[3]   ;
; N/A   ; None         ; 11.634 ns  ; ImmSrc[1]$latch     ; ImmSrc[1]     ; Funct[2]   ;
; N/A   ; None         ; 11.620 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; reset      ;
; N/A   ; None         ; 11.606 ns  ; MemWrite$latch      ; MemWrite      ; Cond[2]    ;
; N/A   ; None         ; 11.567 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Op[2]      ;
; N/A   ; None         ; 11.505 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; ALUFlags   ;
; N/A   ; None         ; 11.500 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Funct[3]   ;
; N/A   ; None         ; 11.481 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Funct[1]   ;
; N/A   ; None         ; 11.438 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Funct[1]   ;
; N/A   ; None         ; 11.400 ns  ; ALUSrc$latch        ; ALUSrc        ; ALUFlags   ;
; N/A   ; None         ; 11.398 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Op[0]      ;
; N/A   ; None         ; 11.375 ns  ; MemWrite$latch      ; MemWrite      ; Cond[3]    ;
; N/A   ; None         ; 11.356 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Op[1]      ;
; N/A   ; None         ; 11.351 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Funct[4]   ;
; N/A   ; None         ; 11.343 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; reset      ;
; N/A   ; None         ; 11.293 ns  ; ALUSrc$latch        ; ALUSrc        ; Op[0]      ;
; N/A   ; None         ; 11.251 ns  ; ALUSrc$latch        ; ALUSrc        ; Op[1]      ;
; N/A   ; None         ; 11.234 ns  ; ALUControl[1]$latch ; ALUControl[1] ; reset      ;
; N/A   ; None         ; 11.217 ns  ; ALUControl[0]$latch ; ALUControl[0] ; ALUFlags   ;
; N/A   ; None         ; 11.214 ns  ; RegWrite[1]$latch   ; RegWrite[1]   ; Funct[2]   ;
; N/A   ; None         ; 11.202 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Funct[3]   ;
; N/A   ; None         ; 11.181 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Funct[4]   ;
; N/A   ; None         ; 11.148 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; ALUFlags   ;
; N/A   ; None         ; 11.147 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Funct[5]   ;
; N/A   ; None         ; 11.123 ns  ; MemtoReg$latch      ; MemtoReg      ; Cond[1]    ;
; N/A   ; None         ; 11.089 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Op[1]      ;
; N/A   ; None         ; 11.084 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Funct[1]   ;
; N/A   ; None         ; 11.083 ns  ; PCSrc$latch         ; PCSrc         ; Cond[1]    ;
; N/A   ; None         ; 11.042 ns  ; ALUSrc$latch        ; ALUSrc        ; Funct[5]   ;
; N/A   ; None         ; 11.020 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Op[1]      ;
; N/A   ; None         ; 10.998 ns  ; MemtoReg$latch      ; MemtoReg      ; Cond[0]    ;
; N/A   ; None         ; 10.978 ns  ; ImmSrc[0]$latch     ; ImmSrc[0]     ; Funct[2]   ;
; N/A   ; None         ; 10.915 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Funct[5]   ;
; N/A   ; None         ; 10.909 ns  ; PCSrc$latch         ; PCSrc         ; Cond[0]    ;
; N/A   ; None         ; 10.898 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Op[2]      ;
; N/A   ; None         ; 10.846 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Funct[5]   ;
; N/A   ; None         ; 10.837 ns  ; ALUControl[1]$latch ; ALUControl[1] ; Funct[2]   ;
; N/A   ; None         ; 10.828 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Op[0]      ;
; N/A   ; None         ; 10.824 ns  ; MemtoReg$latch      ; MemtoReg      ; Cond[2]    ;
; N/A   ; None         ; 10.820 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Op[2]      ;
; N/A   ; None         ; 10.784 ns  ; PCSrc$latch         ; PCSrc         ; Cond[2]    ;
; N/A   ; None         ; 10.761 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; reset      ;
; N/A   ; None         ; 10.759 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Op[0]      ;
; N/A   ; None         ; 10.670 ns  ; MemWrite$latch      ; MemWrite      ; ALUFlags   ;
; N/A   ; None         ; 10.656 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Funct[3]   ;
; N/A   ; None         ; 10.656 ns  ; ALUSrc$latch        ; ALUSrc        ; reset      ;
; N/A   ; None         ; 10.621 ns  ; RegSrc[0]$latch     ; RegSrc[0]     ; Op[2]      ;
; N/A   ; None         ; 10.593 ns  ; MemtoReg$latch      ; MemtoReg      ; Cond[3]    ;
; N/A   ; None         ; 10.585 ns  ; MemtoReg$latch      ; MemtoReg      ; ALUFlags   ;
; N/A   ; None         ; 10.558 ns  ; MemWrite$latch      ; MemWrite      ; Op[2]      ;
; N/A   ; None         ; 10.553 ns  ; PCSrc$latch         ; PCSrc         ; Cond[3]    ;
; N/A   ; None         ; 10.520 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Funct[4]   ;
; N/A   ; None         ; 10.516 ns  ; ALUSrc$latch        ; ALUSrc        ; Op[2]      ;
; N/A   ; None         ; 10.464 ns  ; MemWrite$latch      ; MemWrite      ; Op[1]      ;
; N/A   ; None         ; 10.413 ns  ; MemtoReg$latch      ; MemtoReg      ; Op[2]      ;
; N/A   ; None         ; 10.390 ns  ; ALUControl[0]$latch ; ALUControl[0] ; reset      ;
; N/A   ; None         ; 10.365 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Funct[3]   ;
; N/A   ; None         ; 10.343 ns  ; PCSrc$latch         ; PCSrc         ; Op[2]      ;
; N/A   ; None         ; 10.337 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Funct[4]   ;
; N/A   ; None         ; 10.321 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; reset      ;
; N/A   ; None         ; 10.319 ns  ; MemtoReg$latch      ; MemtoReg      ; Op[1]      ;
; N/A   ; None         ; 10.290 ns  ; MemWrite$latch      ; MemWrite      ; Funct[0]   ;
; N/A   ; None         ; 10.249 ns  ; PCSrc$latch         ; PCSrc         ; Op[1]      ;
; N/A   ; None         ; 10.240 ns  ; ALUControl[0]$latch ; ALUControl[0] ; Funct[1]   ;
; N/A   ; None         ; 10.179 ns  ; MemtoReg$latch      ; MemtoReg      ; reset      ;
; N/A   ; None         ; 10.139 ns  ; RegWrite[0]$latch   ; RegWrite[0]   ; Funct[1]   ;
; N/A   ; None         ; 10.056 ns  ; MemtoReg$latch      ; MemtoReg      ; Funct[0]   ;
; N/A   ; None         ; 9.993 ns   ; ALUControl[0]$latch ; ALUControl[0] ; Funct[2]   ;
; N/A   ; None         ; 9.915 ns   ; RegWrite[0]$latch   ; RegWrite[0]   ; Funct[2]   ;
; N/A   ; None         ; 9.857 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Cond[1]    ;
; N/A   ; None         ; 9.848 ns   ; PCSrc$latch         ; PCSrc         ; ALUFlags   ;
; N/A   ; None         ; 9.769 ns   ; MemWrite$latch      ; MemWrite      ; reset      ;
; N/A   ; None         ; 9.716 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Funct[4]   ;
; N/A   ; None         ; 9.683 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Cond[0]    ;
; N/A   ; None         ; 9.609 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Funct[3]   ;
; N/A   ; None         ; 9.558 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Cond[2]    ;
; N/A   ; None         ; 9.458 ns   ; MemWrite$latch      ; MemWrite      ; Op[0]      ;
; N/A   ; None         ; 9.403 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Funct[2]   ;
; N/A   ; None         ; 9.348 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Funct[1]   ;
; N/A   ; None         ; 9.327 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Cond[3]    ;
; N/A   ; None         ; 9.269 ns   ; MemWrite$latch      ; MemWrite      ; Funct[5]   ;
; N/A   ; None         ; 9.223 ns   ; PCSrc$latch         ; PCSrc         ; reset      ;
; N/A   ; None         ; 9.147 ns   ; MemtoReg$latch      ; MemtoReg      ; Op[0]      ;
; N/A   ; None         ; 9.119 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Op[2]      ;
; N/A   ; None         ; 9.101 ns   ; PCSrc$latch         ; PCSrc         ; Op[0]      ;
; N/A   ; None         ; 9.025 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Op[1]      ;
; N/A   ; None         ; 8.857 ns   ; MemtoReg$latch      ; MemtoReg      ; Funct[5]   ;
; N/A   ; None         ; 8.845 ns   ; PCSrc$latch         ; PCSrc         ; Funct[5]   ;
; N/A   ; None         ; 8.795 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Op[0]      ;
; N/A   ; None         ; 8.719 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; Funct[5]   ;
; N/A   ; None         ; 8.622 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; ALUFlags   ;
; N/A   ; None         ; 7.999 ns   ; RegSrc[1]$latch     ; RegSrc[1]     ; reset      ;
+-------+--------------+------------+---------------------+---------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------+---------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From     ; To                  ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------+---------------------+----------+
; N/A                                     ; None                                                ; 4.246 ns  ; Op[1]    ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 4.152 ns  ; Op[2]    ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 4.072 ns  ; Op[1]    ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.978 ns  ; Op[2]    ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.947 ns  ; Op[1]    ; ALUControl[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.853 ns  ; Op[2]    ; ALUControl[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.842 ns  ; Op[1]    ; RegWrite[0]$latch   ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.748 ns  ; Op[2]    ; RegWrite[0]$latch   ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.718 ns  ; Cond[3]  ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.716 ns  ; Op[1]    ; ALUControl[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 3.668 ns  ; Op[1]    ; RegWrite[0]$latch   ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.622 ns  ; Op[2]    ; ALUControl[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 3.582 ns  ; Op[1]    ; ALUControl[0]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.574 ns  ; Op[2]    ; RegWrite[0]$latch   ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.544 ns  ; Cond[3]  ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.543 ns  ; Op[1]    ; RegWrite[0]$latch   ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.488 ns  ; Op[2]    ; ALUControl[0]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.464 ns  ; Cond[2]  ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.449 ns  ; Op[2]    ; RegWrite[0]$latch   ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.419 ns  ; Cond[3]  ; ALUControl[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.408 ns  ; Op[1]    ; ALUControl[0]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.316 ns  ; Op[1]    ; MemWrite$latch      ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.314 ns  ; Op[2]    ; ALUControl[0]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.312 ns  ; Op[1]    ; RegWrite[0]$latch   ; Cond[3]  ;
; N/A                                     ; None                                                ; 3.290 ns  ; Cond[2]  ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.283 ns  ; Op[1]    ; ALUControl[0]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.222 ns  ; Op[2]    ; MemWrite$latch      ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.218 ns  ; Op[2]    ; RegWrite[0]$latch   ; Cond[3]  ;
; N/A                                     ; None                                                ; 3.189 ns  ; Op[2]    ; ALUControl[0]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.188 ns  ; Cond[3]  ; ALUControl[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 3.183 ns  ; Cond[1]  ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.179 ns  ; Cond[0]  ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 3.165 ns  ; Cond[2]  ; ALUControl[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.142 ns  ; Op[1]    ; MemWrite$latch      ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.052 ns  ; Op[1]    ; ALUControl[0]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 3.048 ns  ; Op[2]    ; MemWrite$latch      ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.017 ns  ; Op[1]    ; MemWrite$latch      ; Cond[2]  ;
; N/A                                     ; None                                                ; 3.011 ns  ; Op[1]    ; ALUControl[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 3.009 ns  ; Cond[1]  ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 3.005 ns  ; Cond[0]  ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 2.958 ns  ; Op[2]    ; ALUControl[0]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 2.934 ns  ; Cond[2]  ; ALUControl[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 2.923 ns  ; Op[2]    ; MemWrite$latch      ; Cond[2]  ;
; N/A                                     ; None                                                ; 2.917 ns  ; Op[2]    ; ALUControl[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 2.884 ns  ; Cond[1]  ; ALUControl[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 2.883 ns  ; Op[1]    ; ALUControl[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 2.880 ns  ; Cond[0]  ; ALUControl[1]$latch ; Cond[2]  ;
; N/A                                     ; None                                                ; 2.789 ns  ; Op[2]    ; ALUControl[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 2.786 ns  ; Op[1]    ; MemWrite$latch      ; Cond[3]  ;
; N/A                                     ; None                                                ; 2.709 ns  ; Op[1]    ; ALUControl[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 2.692 ns  ; Op[1]    ; ALUControl[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 2.692 ns  ; Op[2]    ; MemWrite$latch      ; Cond[3]  ;
; N/A                                     ; None                                                ; 2.653 ns  ; Cond[1]  ; ALUControl[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 2.649 ns  ; Cond[0]  ; ALUControl[1]$latch ; Cond[3]  ;
; N/A                                     ; None                                                ; 2.622 ns  ; Op[1]    ; ALUControl[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 2.615 ns  ; Op[2]    ; ALUControl[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 2.607 ns  ; Op[1]    ; RegWrite[0]$latch   ; ALUFlags ;
; N/A                                     ; None                                                ; 2.598 ns  ; Op[2]    ; ALUControl[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 2.553 ns  ; Cond[3]  ; ALUSrc$latch        ; Cond[1]  ;
; N/A                                     ; None                                                ; 2.528 ns  ; Op[2]    ; ALUControl[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 2.513 ns  ; Op[2]    ; RegWrite[0]$latch   ; ALUFlags ;
; N/A                                     ; None                                                ; 2.483 ns  ; Cond[3]  ; ALUControl[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 2.479 ns  ; Op[1]    ; RegWrite[0]$latch   ; Op[1]    ;
; N/A                                     ; None                                                ; 2.450 ns  ; Op[1]    ; ALUControl[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 2.385 ns  ; Op[2]    ; RegWrite[0]$latch   ; Op[1]    ;
; N/A                                     ; None                                                ; 2.379 ns  ; Cond[3]  ; ALUSrc$latch        ; Cond[0]  ;
; N/A                                     ; None                                                ; 2.356 ns  ; Op[2]    ; ALUControl[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 2.355 ns  ; Cond[3]  ; ALUControl[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 2.347 ns  ; Op[1]    ; ALUControl[0]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 2.322 ns  ; Cond[2]  ; ALUSrc$latch        ; Cond[1]  ;
; N/A                                     ; None                                                ; 2.305 ns  ; Op[1]    ; RegWrite[0]$latch   ; Funct[5] ;
; N/A                                     ; None                                                ; 2.286 ns  ; Op[1]    ; MemtoReg$latch      ; Cond[1]  ;
; N/A                                     ; None                                                ; 2.279 ns  ; Op[1]    ; RegWrite[0]$latch   ; Op[2]    ;
; N/A                                     ; None                                                ; 2.254 ns  ; Cond[3]  ; ALUSrc$latch        ; Cond[2]  ;
; N/A                                     ; None                                                ; 2.253 ns  ; Op[2]    ; ALUControl[0]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 2.229 ns  ; Cond[2]  ; ALUControl[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 2.219 ns  ; Op[1]    ; ALUControl[0]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 2.218 ns  ; Op[1]    ; RegWrite[0]$latch   ; Op[0]    ;
; N/A                                     ; None                                                ; 2.211 ns  ; Op[2]    ; RegWrite[0]$latch   ; Funct[5] ;
; N/A                                     ; None                                                ; 2.192 ns  ; Op[2]    ; MemtoReg$latch      ; Cond[1]  ;
; N/A                                     ; None                                                ; 2.185 ns  ; Op[2]    ; RegWrite[0]$latch   ; Op[2]    ;
; N/A                                     ; None                                                ; 2.184 ns  ; Op[1]    ; ALUControl[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 2.181 ns  ; Cond[3]  ; ALUControl[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 2.164 ns  ; Cond[3]  ; ALUControl[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 2.161 ns  ; Op[1]    ; MemtoReg$latch      ; Cond[0]  ;
; N/A                                     ; None                                                ; 2.148 ns  ; Cond[2]  ; ALUSrc$latch        ; Cond[0]  ;
; N/A                                     ; None                                                ; 2.131 ns  ; Op[1]    ; ALUControl[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 2.125 ns  ; Op[2]    ; ALUControl[0]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 2.124 ns  ; Op[2]    ; RegWrite[0]$latch   ; Op[0]    ;
; N/A                                     ; None                                                ; 2.101 ns  ; Cond[2]  ; ALUControl[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 2.094 ns  ; Cond[3]  ; ALUControl[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 2.090 ns  ; Op[2]    ; ALUControl[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 2.081 ns  ; Op[1]    ; MemWrite$latch      ; ALUFlags ;
; N/A                                     ; None                                                ; 2.067 ns  ; Op[2]    ; MemtoReg$latch      ; Cond[0]  ;
; N/A                                     ; None                                                ; 2.057 ns  ; Op[1]    ; ALUSrc$latch        ; Cond[1]  ;
; N/A                                     ; None                                                ; 2.045 ns  ; Op[1]    ; ALUControl[0]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 2.037 ns  ; Op[2]    ; ALUControl[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 2.034 ns  ; Op[1]    ; ALUControl[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 2.028 ns  ; Op[1]    ; ALUControl[0]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 2.023 ns  ; Cond[2]  ; ALUSrc$latch        ; Cond[2]  ;
; N/A                                     ; None                                                ; 2.023 ns  ; Cond[1]  ; ALUSrc$latch        ; Cond[1]  ;
; N/A                                     ; None                                                ; 2.023 ns  ; Cond[3]  ; ALUSrc$latch        ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.987 ns  ; Op[1]    ; MemtoReg$latch      ; Cond[2]  ;
; N/A                                     ; None                                                ; 1.987 ns  ; Op[2]    ; MemWrite$latch      ; ALUFlags ;
; N/A                                     ; None                                                ; 1.979 ns  ; Op[1]    ; RegWrite[0]$latch   ; Funct[4] ;
; N/A                                     ; None                                                ; 1.969 ns  ; Op[1]    ; MemWrite$latch      ; Op[2]    ;
; N/A                                     ; None                                                ; 1.963 ns  ; Op[2]    ; ALUSrc$latch        ; Cond[1]  ;
; N/A                                     ; None                                                ; 1.958 ns  ; Op[1]    ; ALUControl[0]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 1.951 ns  ; Op[2]    ; ALUControl[0]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 1.948 ns  ; Cond[1]  ; ALUControl[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 1.944 ns  ; Cond[0]  ; ALUControl[1]$latch ; ALUFlags ;
; N/A                                     ; None                                                ; 1.940 ns  ; Op[2]    ; ALUControl[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 1.934 ns  ; Op[2]    ; ALUControl[0]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 1.927 ns  ; Cond[2]  ; ALUControl[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 1.922 ns  ; Cond[3]  ; ALUControl[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 1.910 ns  ; Cond[2]  ; ALUControl[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 1.905 ns  ; Cond[3]  ; ALUSrc$latch        ; Funct[3] ;
; N/A                                     ; None                                                ; 1.893 ns  ; Op[2]    ; MemtoReg$latch      ; Cond[2]  ;
; N/A                                     ; None                                                ; 1.885 ns  ; Op[2]    ; RegWrite[0]$latch   ; Funct[4] ;
; N/A                                     ; None                                                ; 1.883 ns  ; Op[1]    ; ALUSrc$latch        ; Cond[0]  ;
; N/A                                     ; None                                                ; 1.875 ns  ; Op[1]    ; MemWrite$latch      ; Op[1]    ;
; N/A                                     ; None                                                ; 1.875 ns  ; Op[2]    ; MemWrite$latch      ; Op[2]    ;
; N/A                                     ; None                                                ; 1.864 ns  ; Op[2]    ; ALUControl[0]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 1.849 ns  ; Cond[1]  ; ALUSrc$latch        ; Cond[0]  ;
; N/A                                     ; None                                                ; 1.840 ns  ; Cond[2]  ; ALUControl[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 1.824 ns  ; Op[1]    ; RegWrite[0]$latch   ; Funct[3] ;
; N/A                                     ; None                                                ; 1.820 ns  ; Cond[1]  ; ALUControl[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 1.816 ns  ; Cond[0]  ; ALUControl[1]$latch ; Op[1]    ;
; N/A                                     ; None                                                ; 1.792 ns  ; Cond[2]  ; ALUSrc$latch        ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.789 ns  ; Op[2]    ; ALUSrc$latch        ; Cond[0]  ;
; N/A                                     ; None                                                ; 1.787 ns  ; Op[1]    ; ALUControl[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 1.786 ns  ; Op[1]    ; ALUControl[0]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 1.781 ns  ; Op[2]    ; MemWrite$latch      ; Op[1]    ;
; N/A                                     ; None                                                ; 1.780 ns  ; Op[1]    ; RegWrite[0]$latch   ; reset    ;
; N/A                                     ; None                                                ; 1.767 ns  ; Cond[3]  ; ALUSrc$latch        ; Funct[1] ;
; N/A                                     ; None                                                ; 1.758 ns  ; Op[1]    ; ALUSrc$latch        ; Cond[2]  ;
; N/A                                     ; None                                                ; 1.756 ns  ; Cond[3]  ; ALUSrc$latch        ; Funct[4] ;
; N/A                                     ; None                                                ; 1.756 ns  ; Op[1]    ; MemtoReg$latch      ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.748 ns  ; Op[1]    ; MemtoReg$latch      ; ALUFlags ;
; N/A                                     ; None                                                ; 1.730 ns  ; Op[2]    ; RegWrite[0]$latch   ; Funct[3] ;
; N/A                                     ; None                                                ; 1.724 ns  ; Cond[1]  ; ALUSrc$latch        ; Cond[2]  ;
; N/A                                     ; None                                                ; 1.718 ns  ; Funct[5] ; ImmSrc[0]$latch     ; Cond[1]  ;
; N/A                                     ; None                                                ; 1.701 ns  ; Op[1]    ; MemWrite$latch      ; Funct[0] ;
; N/A                                     ; None                                                ; 1.693 ns  ; Op[2]    ; ALUControl[1]$latch ; Funct[2] ;
; N/A                                     ; None                                                ; 1.692 ns  ; Op[2]    ; ALUControl[0]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 1.686 ns  ; Op[2]    ; RegWrite[0]$latch   ; reset    ;
; N/A                                     ; None                                                ; 1.680 ns  ; Cond[3]  ; ALUSrc$latch        ; Funct[2] ;
; N/A                                     ; None                                                ; 1.674 ns  ; Cond[2]  ; ALUSrc$latch        ; Funct[3] ;
; N/A                                     ; None                                                ; 1.668 ns  ; Cond[2]  ; ALUControl[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 1.664 ns  ; Op[2]    ; ALUSrc$latch        ; Cond[2]  ;
; N/A                                     ; None                                                ; 1.662 ns  ; Op[2]    ; MemtoReg$latch      ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.656 ns  ; Cond[3]  ; ALUControl[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 1.654 ns  ; Op[2]    ; MemtoReg$latch      ; ALUFlags ;
; N/A                                     ; None                                                ; 1.646 ns  ; Cond[1]  ; ALUControl[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 1.642 ns  ; Cond[0]  ; ALUControl[1]$latch ; Funct[5] ;
; N/A                                     ; None                                                ; 1.629 ns  ; Cond[1]  ; ALUControl[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 1.625 ns  ; Cond[0]  ; ALUControl[1]$latch ; Op[2]    ;
; N/A                                     ; None                                                ; 1.607 ns  ; Op[2]    ; MemWrite$latch      ; Funct[0] ;
; N/A                                     ; None                                                ; 1.603 ns  ; Cond[3]  ; ALUControl[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 1.598 ns  ; Op[1]    ; RegWrite[0]$latch   ; Funct[1] ;
; N/A                                     ; None                                                ; 1.576 ns  ; Op[1]    ; MemtoReg$latch      ; Op[2]    ;
; N/A                                     ; None                                                ; 1.559 ns  ; Cond[1]  ; ALUControl[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 1.555 ns  ; Cond[0]  ; ALUControl[1]$latch ; Op[0]    ;
; N/A                                     ; None                                                ; 1.544 ns  ; Funct[5] ; ImmSrc[0]$latch     ; Cond[0]  ;
; N/A                                     ; None                                                ; 1.536 ns  ; Cond[2]  ; ALUSrc$latch        ; Funct[1] ;
; N/A                                     ; None                                                ; 1.527 ns  ; Op[1]    ; ALUSrc$latch        ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.525 ns  ; Cond[2]  ; ALUSrc$latch        ; Funct[4] ;
; N/A                                     ; None                                                ; 1.520 ns  ; Op[1]    ; ALUControl[0]$latch ; reset    ;
; N/A                                     ; None                                                ; 1.506 ns  ; Cond[3]  ; ALUControl[1]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 1.504 ns  ; Op[2]    ; RegWrite[0]$latch   ; Funct[1] ;
; N/A                                     ; None                                                ; 1.493 ns  ; Cond[1]  ; ALUSrc$latch        ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.482 ns  ; Op[1]    ; MemtoReg$latch      ; Op[1]    ;
; N/A                                     ; None                                                ; 1.482 ns  ; Op[2]    ; MemtoReg$latch      ; Op[2]    ;
; N/A                                     ; None                                                ; 1.467 ns  ; Op[1]    ; ALUControl[0]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 1.449 ns  ; Cond[2]  ; ALUSrc$latch        ; Funct[2] ;
; N/A                                     ; None                                                ; 1.449 ns  ; Op[0]    ; ALUControl[1]$latch ; Cond[1]  ;
; N/A                                     ; None                                                ; 1.433 ns  ; Op[2]    ; ALUSrc$latch        ; Cond[3]  ;
; N/A                                     ; None                                                ; 1.426 ns  ; Op[2]    ; ALUControl[0]$latch ; reset    ;
; N/A                                     ; None                                                ; 1.419 ns  ; Funct[5] ; ImmSrc[0]$latch     ; Cond[2]  ;
; N/A                                     ; None                                                ; 1.411 ns  ; Op[1]    ; ImmSrc[0]$latch     ; Cond[1]  ;
; N/A                                     ; None                                                ; 1.409 ns  ; Op[1]    ; ALUSrc$latch        ; Funct[3] ;
; N/A                                     ; None                                                ; 1.402 ns  ; Cond[2]  ; ALUControl[1]$latch ; reset    ;
; N/A                                     ; None                                                ; 1.388 ns  ; Op[2]    ; MemtoReg$latch      ; Op[1]    ;
; N/A                                     ; None                                                ; 1.387 ns  ; Cond[1]  ; ALUControl[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 1.383 ns  ; Cond[0]  ; ALUControl[1]$latch ; Funct[3] ;
; N/A                                     ; None                                                ; 1.377 ns  ; Funct[5] ; ImmSrc[1]$latch     ; Cond[1]  ;
; N/A                                     ; None                                                ; 1.375 ns  ; Cond[1]  ; ALUSrc$latch        ; Funct[3] ;
; N/A                                     ; None                                                ; 1.374 ns  ; Op[1]    ; RegWrite[0]$latch   ; Funct[2] ;
; N/A                                     ; None                                                ; 1.373 ns  ; Op[2]    ; ALUControl[0]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 1.370 ns  ; Op[1]    ; ALUControl[0]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 1.349 ns  ; Cond[2]  ; ALUControl[1]$latch ; Funct[4] ;
; N/A                                     ; None                                                ; 1.342 ns  ; Op[1]    ; MemtoReg$latch      ; reset    ;
; N/A                                     ; None                                                ; 1.318 ns  ; Cond[3]  ; ALUSrc$latch        ; ALUFlags ;
; N/A                                     ; None                                                ; 1.315 ns  ; Op[2]    ; ALUSrc$latch        ; Funct[3] ;
; N/A                                     ; None                                                ; 1.295 ns  ; Op[0]    ; RegWrite[1]$latch   ; Cond[1]  ;
; N/A                                     ; None                                                ; 1.280 ns  ; Op[2]    ; RegWrite[0]$latch   ; Funct[2] ;
; N/A                                     ; None                                                ; 1.276 ns  ; Op[2]    ; ALUControl[0]$latch ; Funct[1] ;
; N/A                                     ; None                                                ; 1.275 ns  ; Op[0]    ; ALUControl[1]$latch ; Cond[0]  ;
; N/A                                     ; None                                                ; 1.271 ns  ; Op[1]    ; ALUSrc$latch        ; Funct[1] ;
; N/A                                     ; None                                                ; 1.260 ns  ; Op[1]    ; ALUSrc$latch        ; Funct[4] ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;          ;                     ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 04 06:31:24 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off controlUnit -c controlUnit --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "RegSrc[0]$latch" is a latch
    Warning: Node "RegSrc[1]$latch" is a latch
    Warning: Node "RegWrite[0]$latch" is a latch
    Warning: Node "RegWrite[1]$latch" is a latch
    Warning: Node "ImmSrc[0]$latch" is a latch
    Warning: Node "ImmSrc[1]$latch" is a latch
    Warning: Node "ALUSrc$latch" is a latch
    Warning: Node "ALUControl[0]$latch" is a latch
    Warning: Node "ALUControl[1]$latch" is a latch
    Warning: Node "MemWrite$latch" is a latch
    Warning: Node "MemtoReg$latch" is a latch
    Warning: Node "PCSrc$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Op[2]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "reset" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Funct[4]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Funct[3]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Funct[2]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Funct[1]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Funct[5]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Op[1]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Op[0]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "ALUFlags" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Cond[3]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Cond[1]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Cond[2]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Cond[0]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "Funct[0]" is a latch enable. Will not compute fmax for this pin.
Warning: Found 39 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Mux0~4" as buffer
    Info: Detected gated clock "Mux1~6" as buffer
    Info: Detected gated clock "Mux24~8" as buffer
    Info: Detected gated clock "Mux24~7" as buffer
    Info: Detected gated clock "Mux24~6" as buffer
    Info: Detected gated clock "Mux0~3" as buffer
    Info: Detected gated clock "Mux0~2" as buffer
    Info: Detected gated clock "Mux16~4" as buffer
    Info: Detected gated clock "Mux16~3" as buffer
    Info: Detected gated clock "Mux24~5" as buffer
    Info: Detected gated clock "Mux1~5" as buffer
    Info: Detected gated clock "Mux1~4" as buffer
    Info: Detected gated clock "Mux1~3" as buffer
    Info: Detected gated clock "Mux1~2" as buffer
    Info: Detected gated clock "Mux18~1" as buffer
    Info: Detected gated clock "Mux23~2" as buffer
    Info: Detected gated clock "Mux23~1" as buffer
    Info: Detected gated clock "Selector19~0" as buffer
    Info: Detected gated clock "Mux20~3" as buffer
    Info: Detected gated clock "Mux20~2" as buffer
    Info: Detected gated clock "Mux20~1" as buffer
    Info: Detected gated clock "Mux20~0" as buffer
    Info: Detected gated clock "Mux19~2" as buffer
    Info: Detected gated clock "Mux19~1" as buffer
    Info: Detected gated clock "Selector9~0" as buffer
    Info: Detected gated clock "Mux19~0" as buffer
    Info: Detected gated clock "Mux18~0" as buffer
    Info: Detected gated clock "Mux23~0" as buffer
    Info: Detected gated clock "Mux17~0" as buffer
    Info: Detected gated clock "Mux24~4" as buffer
    Info: Detected gated clock "WideOr2~0" as buffer
    Info: Detected gated clock "Mux15~0" as buffer
    Info: Detected gated clock "Mux24~9" as buffer
    Info: Detected gated clock "Mux24~3" as buffer
    Info: Detected gated clock "Mux16~2" as buffer
    Info: Detected gated clock "Mux16~1" as buffer
    Info: Detected gated clock "Mux16~0" as buffer
    Info: Detected gated clock "Mux24~2" as buffer
    Info: Detected gated clock "WideOr3~0" as buffer
Info: tsu for register "PCSrc$latch" (data pin = "Cond[2]", clock pin = "reset") is 6.546 ns
    Info: + Longest pin to register delay is 9.589 ns
        Info: 1: + IC(0.000 ns) + CELL(0.870 ns) = 0.870 ns; Loc. = PIN_J11; Fanout = 5; CLK Node = 'Cond[2]'
        Info: 2: + IC(5.542 ns) + CELL(0.393 ns) = 6.805 ns; Loc. = LCCOMB_X28_Y21_N22; Fanout = 1; COMB Node = 'Mux4~0'
        Info: 3: + IC(0.255 ns) + CELL(0.150 ns) = 7.210 ns; Loc. = LCCOMB_X28_Y21_N2; Fanout = 7; COMB Node = 'Mux3~0'
        Info: 4: + IC(0.683 ns) + CELL(0.150 ns) = 8.043 ns; Loc. = LCCOMB_X30_Y21_N10; Fanout = 3; COMB Node = 'Mux7~0'
        Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 8.450 ns; Loc. = LCCOMB_X30_Y21_N12; Fanout = 3; COMB Node = 'Mux7~1'
        Info: 6: + IC(0.701 ns) + CELL(0.438 ns) = 9.589 ns; Loc. = LCCOMB_X32_Y21_N12; Fanout = 1; REG Node = 'PCSrc$latch'
        Info: Total cell delay = 2.151 ns ( 22.43 % )
        Info: Total interconnect delay = 7.438 ns ( 77.57 % )
    Info: + Micro setup delay of destination is 0.674 ns
    Info: - Shortest clock path from clock "reset" to destination register is 3.717 ns
        Info: 1: + IC(0.000 ns) + CELL(0.822 ns) = 0.822 ns; Loc. = PIN_N20; Fanout = 10; CLK Node = 'reset'
        Info: 2: + IC(1.814 ns) + CELL(0.150 ns) = 2.786 ns; Loc. = LCCOMB_X29_Y21_N18; Fanout = 1; COMB Node = 'Mux24~8'
        Info: 3: + IC(0.656 ns) + CELL(0.275 ns) = 3.717 ns; Loc. = LCCOMB_X32_Y21_N12; Fanout = 1; REG Node = 'PCSrc$latch'
        Info: Total cell delay = 1.247 ns ( 33.55 % )
        Info: Total interconnect delay = 2.470 ns ( 66.45 % )
Info: tco from clock "Cond[1]" to destination pin "ImmSrc[1]" through register "ImmSrc[1]$latch" is 14.061 ns
    Info: + Longest clock path from clock "Cond[1]" to source register is 9.008 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_R3; Fanout = 5; CLK Node = 'Cond[1]'
        Info: 2: + IC(1.897 ns) + CELL(0.275 ns) = 3.014 ns; Loc. = LCCOMB_X28_Y21_N18; Fanout = 3; COMB Node = 'Mux16~1'
        Info: 3: + IC(0.271 ns) + CELL(0.420 ns) = 3.705 ns; Loc. = LCCOMB_X28_Y21_N0; Fanout = 8; COMB Node = 'Mux16~2'
        Info: 4: + IC(0.709 ns) + CELL(0.438 ns) = 4.852 ns; Loc. = LCCOMB_X31_Y21_N16; Fanout = 3; COMB Node = 'Mux19~2'
        Info: 5: + IC(0.755 ns) + CELL(0.410 ns) = 6.017 ns; Loc. = LCCOMB_X31_Y24_N0; Fanout = 1; COMB Node = 'Mux20~3'
        Info: 6: + IC(1.363 ns) + CELL(0.000 ns) = 7.380 ns; Loc. = CLKCTRL_G11; Fanout = 2; COMB Node = 'Mux20~3clkctrl'
        Info: 7: + IC(1.353 ns) + CELL(0.275 ns) = 9.008 ns; Loc. = LCCOMB_X32_Y21_N10; Fanout = 1; REG Node = 'ImmSrc[1]$latch'
        Info: Total cell delay = 2.660 ns ( 29.53 % )
        Info: Total interconnect delay = 6.348 ns ( 70.47 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 5.053 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X32_Y21_N10; Fanout = 1; REG Node = 'ImmSrc[1]$latch'
        Info: 2: + IC(2.255 ns) + CELL(2.798 ns) = 5.053 ns; Loc. = PIN_AD12; Fanout = 0; PIN Node = 'ImmSrc[1]'
        Info: Total cell delay = 2.798 ns ( 55.37 % )
        Info: Total interconnect delay = 2.255 ns ( 44.63 % )
Info: th for register "ALUControl[1]$latch" (data pin = "Op[1]", clock pin = "Cond[1]") is 4.246 ns
    Info: + Longest clock path from clock "Cond[1]" to destination register is 8.706 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_R3; Fanout = 5; CLK Node = 'Cond[1]'
        Info: 2: + IC(1.897 ns) + CELL(0.275 ns) = 3.014 ns; Loc. = LCCOMB_X28_Y21_N18; Fanout = 3; COMB Node = 'Mux16~1'
        Info: 3: + IC(0.271 ns) + CELL(0.420 ns) = 3.705 ns; Loc. = LCCOMB_X28_Y21_N0; Fanout = 8; COMB Node = 'Mux16~2'
        Info: 4: + IC(0.709 ns) + CELL(0.438 ns) = 4.852 ns; Loc. = LCCOMB_X31_Y21_N16; Fanout = 3; COMB Node = 'Mux19~2'
        Info: 5: + IC(0.277 ns) + CELL(0.410 ns) = 5.539 ns; Loc. = LCCOMB_X31_Y21_N22; Fanout = 1; COMB Node = 'Mux23~2'
        Info: 6: + IC(1.672 ns) + CELL(0.000 ns) = 7.211 ns; Loc. = CLKCTRL_G10; Fanout = 2; COMB Node = 'Mux23~2clkctrl'
        Info: 7: + IC(1.345 ns) + CELL(0.150 ns) = 8.706 ns; Loc. = LCCOMB_X27_Y21_N16; Fanout = 1; REG Node = 'ALUControl[1]$latch'
        Info: Total cell delay = 2.535 ns ( 29.12 % )
        Info: Total interconnect delay = 6.171 ns ( 70.88 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 4.460 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_C12; Fanout = 11; CLK Node = 'Op[1]'
        Info: 2: + IC(1.554 ns) + CELL(0.275 ns) = 2.669 ns; Loc. = LCCOMB_X29_Y21_N20; Fanout = 15; COMB Node = 'Mux15~0'
        Info: 3: + IC(0.709 ns) + CELL(0.419 ns) = 3.797 ns; Loc. = LCCOMB_X27_Y21_N22; Fanout = 1; COMB Node = 'Mux8~2'
        Info: 4: + IC(0.244 ns) + CELL(0.419 ns) = 4.460 ns; Loc. = LCCOMB_X27_Y21_N16; Fanout = 1; REG Node = 'ALUControl[1]$latch'
        Info: Total cell delay = 1.953 ns ( 43.79 % )
        Info: Total interconnect delay = 2.507 ns ( 56.21 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Tue Dec 04 06:31:25 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


