Fitter report for DE1_D5M
Sun Jun 17 10:56:28 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Clock Delay Control Summary
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 17 10:56:28 2018    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; DE1_D5M                                  ;
; Top-level Entity Name              ; DE1_D5M                                  ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 8,371 / 18,752 ( 45 % )                  ;
;     Total combinational functions  ; 6,967 / 18,752 ( 37 % )                  ;
;     Dedicated logic registers      ; 4,335 / 18,752 ( 23 % )                  ;
; Total registers                    ; 4349                                     ;
; Total pins                         ; 302 / 315 ( 96 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 83,752 / 239,616 ( 35 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.56        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  38.6%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                              ;
+----------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                   ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------------------------------------------------------------------------+------------------+-----------------------+
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[0]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[1]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[2]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[3]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[4]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[5]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[6]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[7]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[8]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[9]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[10] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[11] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[12] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[13] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[14] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[15] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[16] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[17] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[18] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[19] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[20] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[21] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[22] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[23] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[24] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[25] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[26] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[27] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[28] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[29] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[30] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[31] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
; rCCD_DATA[0]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[13]                                                                         ; COMBOUT          ;                       ;
; rCCD_DATA[1]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[12]                                                                         ; COMBOUT          ;                       ;
; rCCD_DATA[2]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[11]                                                                         ; COMBOUT          ;                       ;
; rCCD_DATA[3]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[10]                                                                         ; COMBOUT          ;                       ;
; rCCD_DATA[4]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[9]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[5]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[8]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[6]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[7]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[7]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[6]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[8]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[5]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[9]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[4]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[10]                          ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[3]                                                                          ; COMBOUT          ;                       ;
; rCCD_DATA[11]                          ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[1]                                                                          ; COMBOUT          ;                       ;
; rCCD_FVAL                              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[22]                                                                         ; COMBOUT          ;                       ;
; rCCD_LVAL                              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[21]                                                                         ; COMBOUT          ;                       ;
+----------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11800 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11800 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10644   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 238     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 912     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/QUARTUS/13.6/13.6/DE1_CAMERA/DE1_D5M.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 8,371 / 18,752 ( 45 % )    ;
;     -- Combinational with no register       ; 4036                       ;
;     -- Register only                        ; 1404                       ;
;     -- Combinational with a register        ; 2931                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3451                       ;
;     -- 3 input functions                    ; 1722                       ;
;     -- <=2 input functions                  ; 1794                       ;
;     -- Register only                        ; 1404                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5355                       ;
;     -- arithmetic mode                      ; 1612                       ;
;                                             ;                            ;
; Total registers*                            ; 4,349 / 19,649 ( 22 % )    ;
;     -- Dedicated logic registers            ; 4,335 / 18,752 ( 23 % )    ;
;     -- I/O registers                        ; 14 / 897 ( 2 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 699 / 1,172 ( 60 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 302 / 315 ( 96 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 16                         ;
; M4Ks                                        ; 27 / 52 ( 52 % )           ;
; Total block memory bits                     ; 83,752 / 239,616 ( 35 % )  ;
; Total block memory implementation bits      ; 124,416 / 239,616 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 16 / 16 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 12% / 12% / 12%            ;
; Peak interconnect usage (total/H/V)         ; 25% / 28% / 22%            ;
; Maximum fan-out                             ; 1627                       ;
; Highest non-global fan-out                  ; 1627                       ;
; Total fan-out                               ; 37336                      ;
; Average fan-out                             ; 2.96                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                   ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 7538 / 18752 ( 40 % ) ; 161 / 18752 ( < 1 % ) ; 672 / 18752 ( 4 % )            ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 3876                  ; 67                    ; 93                             ; 0                              ;
;     -- Register only                        ; 1016                  ; 19                    ; 369                            ; 0                              ;
;     -- Combinational with a register        ; 2646                  ; 75                    ; 210                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 3224                  ; 54                    ; 173                            ; 0                              ;
;     -- 3 input functions                    ; 1601                  ; 51                    ; 70                             ; 0                              ;
;     -- <=2 input functions                  ; 1697                  ; 37                    ; 60                             ; 0                              ;
;     -- Register only                        ; 1016                  ; 19                    ; 369                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 4947                  ; 134                   ; 274                            ; 0                              ;
;     -- arithmetic mode                      ; 1575                  ; 8                     ; 29                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total registers                             ; 3676                  ; 94                    ; 579                            ; 0                              ;
;     -- Dedicated logic registers            ; 3662 / 18752 ( 20 % ) ; 94 / 18752 ( < 1 % )  ; 579 / 18752 ( 3 % )            ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 14                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 629 / 1172 ( 54 % )   ; 18 / 1172 ( 2 % )     ; 64 / 1172 ( 5 % )              ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 302                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 79784                 ; 0                     ; 3968                           ; 0                              ;
; Total RAM block bits                        ; 119808                ; 0                     ; 4608                           ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 26 / 52 ( 50 % )      ; 0 / 52 ( 0 % )        ; 1 / 52 ( 1 % )                 ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 12 / 20 ( 60 % )      ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ; 2 / 20 ( 10 % )                ;
; Clock delay control block                   ; 1 / 16 ( 6 % )        ; 0 / 16 ( 0 % )        ; 0 / 16 ( 0 % )                 ; 0 / 16 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 493                   ; 135                   ; 756                            ; 1                              ;
;     -- Registered Input Connections         ; 491                   ; 104                   ; 609                            ; 0                              ;
;     -- Output Connections                   ; 773                   ; 119                   ; 1                              ; 492                            ;
;     -- Registered Output Connections        ; 0                     ; 118                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 34586                 ; 885                   ; 2977                           ; 495                            ;
;     -- Registered Connections               ; 14752                 ; 580                   ; 1557                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 0                     ; 127                   ; 646                            ; 493                            ;
;     -- sld_hub:auto_hub                     ; 127                   ; 16                    ; 111                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 646                   ; 111                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 493                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 31                    ; 19                    ; 117                            ; 1                              ;
;     -- Output Ports                         ; 156                   ; 37                    ; 70                             ; 2                              ;
;     -- Bidir Ports                          ; 119                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 18                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 26                    ; 61                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 1                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 34                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 39                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 15                    ; 61                             ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT                ; B6    ; 3        ; 3            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0]               ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1]               ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0]               ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1]               ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50                  ; L1    ; 2        ; 0            ; 13           ; 0           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK                 ; M21   ; 6        ; 50           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]                    ; R22   ; 6        ; 50           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]                    ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]                    ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]                    ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK                   ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT                   ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]                     ; L22   ; 5        ; 50           ; 14           ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]                     ; L21   ; 5        ; 50           ; 14           ; 1           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]                     ; M22   ; 6        ; 50           ; 14           ; 2           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]                     ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]                     ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]                     ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]                     ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]                     ; M2    ; 1        ; 0            ; 13           ; 3           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]                     ; M1    ; 1        ; 0            ; 13           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]                     ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK                       ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS                       ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI                       ; E8    ; 3        ; 11           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD                  ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; auto_stp_external_clock_0 ; M18   ; 6        ; 50           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; G8    ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; G7    ; 3        ; 5            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; R16   ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; H8    ; 3        ; 7            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; C16   ; 4        ; 44           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; Y17   ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; H7    ; 3        ; 5            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; P9    ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; F9    ; 3        ; 11           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; P8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E7    ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; AUD_ADCLRCK ; A6    ; 3        ; 3            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u9|command:command1|OE ; -                   ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[0]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[10]  ; A18   ; 4        ; 46           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[11]  ; B18   ; 4        ; 46           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[12]  ; A19   ; 4        ; 46           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[13]  ; B19   ; 4        ; 46           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[14]  ; A20   ; 4        ; 48           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[15]  ; B20   ; 4        ; 48           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[16]  ; C21   ; 5        ; 50           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[17]  ; C22   ; 5        ; 50           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[18]  ; D21   ; 5        ; 50           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[19]  ; D22   ; 5        ; 50           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[1]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[20]  ; E21   ; 5        ; 50           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[21]  ; E22   ; 5        ; 50           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[22]  ; F21   ; 5        ; 50           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[23]  ; F22   ; 5        ; 50           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[24]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[25]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[26]  ; J21   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[27]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[28]  ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[29]  ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[2]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[30]  ; J19   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[31]  ; J20   ; 5        ; 50           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[32]  ; J18   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[33]  ; K20   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[34]  ; L19   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[35]  ; L18   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[3]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[4]   ; A15   ; 4        ; 33           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[5]   ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[6]   ; A16   ; 4        ; 33           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[7]   ; B16   ; 4        ; 33           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[8]   ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[9]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 1627                  ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 3                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_CCD_Config:u10|I2C_Controller:u0|SDO   ; -                   ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_CMD      ; H11   ; 3        ; 20           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT      ; H16   ; 5        ; 50           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT3     ; F11   ; 3        ; 18           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % )  ; 3.3V          ; --           ;
; 3        ; 41 / 43 ( 95 % )  ; 3.3V          ; --           ;
; 4        ; 40 / 40 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 38 / 39 ( 97 % )  ; 3.3V          ; --           ;
; 6        ; 34 / 36 ( 94 % )  ; 3.3V          ; --           ;
; 7        ; 37 / 40 ( 93 % )  ; 3.3V          ; --           ;
; 8        ; 43 / 43 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 245        ; 4        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 314        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; auto_stp_external_clock_0                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; sdram_pll:u6|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; u6|altpll_component|pll                  ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock0                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 50.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 50.0 MHz                                 ;
; Nominal VCO frequency            ; 750.2 MHz                                ;
; VCO post scale K counter         ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 33.33 MHz                                ;
; Freq max lock                    ; 66.67 MHz                                ;
; M VCO Tap                        ; 2                                        ;
; M Initial                        ; 3                                        ;
; M value                          ; 15                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_1                                    ;
; Inclk0 signal                    ; CLOCK_50                                 ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+--------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 3       ; 2       ; u6|altpll_component|pll|clk[0] ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; clock1       ; 5    ; 2   ; 125.0 MHz        ; -135 (-3000 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; u6|altpll_component|pll|clk[1] ;
+--------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                                                     ;
+------------------------------------------+---------------------------+-----------------+------------------+---------------------+
; Name                                     ; Source I/O                ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+------------------------------------------+---------------------------+-----------------+------------------+---------------------+
; auto_stp_external_clock_0~clk_delay_ctrl ; auto_stp_external_clock_0 ; CLKDELAYCTRL_G5 ; none             ; N/A                 ;
+------------------------------------------+---------------------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                           ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_D5M                                                                                                ; 8371 (4)    ; 4335 (1)                  ; 14 (14)       ; 83752       ; 27   ; 0            ; 0       ; 0         ; 302  ; 0            ; 4036 (3)     ; 1404 (0)          ; 2931 (1)         ; |DE1_D5M                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |CCD_Capture:u3|                                                                                     ; 57 (57)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 46 (46)          ; |DE1_D5M|CCD_Capture:u3                                                                                                                                                                                                                                                                                                                       ;              ;
;    |Entropy:u12|                                                                                        ; 2003 (1947) ; 805 (763)                 ; 0 (0)         ; 10200       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1198 (1184)  ; 78 (76)           ; 727 (687)        ; |DE1_D5M|Entropy:u12                                                                                                                                                                                                                                                                                                                          ;              ;
;       |altshift_taps:line2_rtl_0|                                                                       ; 28 (0)      ; 21 (0)                    ; 0 (0)         ; 2544        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 20 (0)           ; |DE1_D5M|Entropy:u12|altshift_taps:line2_rtl_0                                                                                                                                                                                                                                                                                                ;              ;
;          |shift_taps_43n:auto_generated|                                                                ; 28 (1)      ; 21 (1)                    ; 0 (0)         ; 2544        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 20 (0)           ; |DE1_D5M|Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram_u3b1:altsyncram2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2544        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|altsyncram_u3b1:altsyncram2                                                                                                                                                                                                                                      ;              ;
;             |cntr_59h:cntr3|                                                                            ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE1_D5M|Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3                                                                                                                                                                                                                                                   ;              ;
;             |cntr_fpf:cntr1|                                                                            ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE1_D5M|Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1                                                                                                                                                                                                                                                   ;              ;
;                |cmpr_ldc:cmpr5|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5                                                                                                                                                                                                                                    ;              ;
;       |altshift_taps:line3_rtl_0|                                                                       ; 28 (0)      ; 21 (0)                    ; 0 (0)         ; 7656        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 20 (0)           ; |DE1_D5M|Entropy:u12|altshift_taps:line3_rtl_0                                                                                                                                                                                                                                                                                                ;              ;
;          |shift_taps_v2n:auto_generated|                                                                ; 28 (1)      ; 21 (1)                    ; 0 (0)         ; 7656        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 20 (0)           ; |DE1_D5M|Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram_07b1:altsyncram2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7656        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|altsyncram_07b1:altsyncram2                                                                                                                                                                                                                                      ;              ;
;             |cntr_79h:cntr3|                                                                            ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE1_D5M|Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3                                                                                                                                                                                                                                                   ;              ;
;             |cntr_hpf:cntr1|                                                                            ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE1_D5M|Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1                                                                                                                                                                                                                                                   ;              ;
;                |cmpr_ldc:cmpr5|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5                                                                                                                                                                                                                                    ;              ;
;    |I2C_CCD_Config:u10|                                                                                 ; 259 (178)   ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (84)     ; 16 (4)            ; 116 (90)         ; |DE1_D5M|I2C_CCD_Config:u10                                                                                                                                                                                                                                                                                                                   ;              ;
;       |I2C_Controller:u0|                                                                               ; 81 (81)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 12 (12)           ; 26 (26)          ; |DE1_D5M|I2C_CCD_Config:u10|I2C_Controller:u0                                                                                                                                                                                                                                                                                                 ;              ;
;    |MIPS:u11|                                                                                           ; 2911 (70)   ; 1297 (48)                 ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1614 (22)    ; 677 (0)           ; 620 (48)         ; |DE1_D5M|MIPS:u11                                                                                                                                                                                                                                                                                                                             ;              ;
;       |EX_MEM:EXtoMEM|                                                                                  ; 73 (73)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (23)           ; 49 (49)          ; |DE1_D5M|MIPS:u11|EX_MEM:EXtoMEM                                                                                                                                                                                                                                                                                                              ;              ;
;       |Execute:EXE|                                                                                     ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (313)    ; 0 (0)             ; 55 (55)          ; |DE1_D5M|MIPS:u11|Execute:EXE                                                                                                                                                                                                                                                                                                                 ;              ;
;       |Hazard_Unit:HU|                                                                                  ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 3 (3)            ; |DE1_D5M|MIPS:u11|Hazard_Unit:HU                                                                                                                                                                                                                                                                                                              ;              ;
;       |ID_EX:IDtoEX|                                                                                    ; 98 (98)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 98 (98)          ; |DE1_D5M|MIPS:u11|ID_EX:IDtoEX                                                                                                                                                                                                                                                                                                                ;              ;
;       |IF_ID:IFtoID|                                                                                    ; 41 (41)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 40 (40)          ; |DE1_D5M|MIPS:u11|IF_ID:IFtoID                                                                                                                                                                                                                                                                                                                ;              ;
;       |Idecode:ID|                                                                                      ; 2204 (2204) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1202 (1202)  ; 630 (630)         ; 372 (372)        ; |DE1_D5M|MIPS:u11|Idecode:ID                                                                                                                                                                                                                                                                                                                  ;              ;
;       |Ifetch:IFE|                                                                                      ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE1_D5M|MIPS:u11|Ifetch:IFE                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altsyncram:inst_memory|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u11|Ifetch:IFE|altsyncram:inst_memory                                                                                                                                                                                                                                                                                           ;              ;
;             |altsyncram_6jn3:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated                                                                                                                                                                                                                                                            ;              ;
;       |MEM_WB:MEMtoWB|                                                                                  ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 15 (15)          ; |DE1_D5M|MIPS:u11|MEM_WB:MEMtoWB                                                                                                                                                                                                                                                                                                              ;              ;
;       |WriteBack:WB|                                                                                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |DE1_D5M|MIPS:u11|WriteBack:WB                                                                                                                                                                                                                                                                                                                ;              ;
;       |control:CTL|                                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|MIPS:u11|control:CTL                                                                                                                                                                                                                                                                                                                 ;              ;
;       |dmemory:MEM|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u11|dmemory:MEM                                                                                                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:data_memory|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u11|dmemory:MEM|altsyncram:data_memory                                                                                                                                                                                                                                                                                          ;              ;
;             |altsyncram_pmp3:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated                                                                                                                                                                                                                                                           ;              ;
;    |Mux:u8|                                                                                             ; 71 (71)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Mux:u8                                                                                                                                                                                                                                                                                                                               ;              ;
;    |RAW2RGB:u4|                                                                                         ; 161 (145)   ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (145)    ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4                                                                                                                                                                                                                                                                                                                           ;              ;
;       |Line_Buffer:u0|                                                                                  ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0                                                                                                                                                                                                                                                                                                            ;              ;
;          |altshift_taps:altshift_taps_component|                                                        ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                                                                                                                                                                                                      ;              ;
;             |shift_taps_ikn:auto_generated|                                                             ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated                                                                                                                                                                                                                                        ;              ;
;                |altsyncram_cm81:altsyncram2|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2                                                                                                                                                                                                            ;              ;
;                |cntr_3rf:cntr1|                                                                         ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1                                                                                                                                                                                                                         ;              ;
;                   |cmpr_mdc:cmpr5|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                                                                                                                                                                                                          ;              ;
;    |Reset_Delay:u2|                                                                                     ; 49 (49)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 35 (35)          ; |DE1_D5M|Reset_Delay:u2                                                                                                                                                                                                                                                                                                                       ;              ;
;    |SEG7_LUT_8:u5|                                                                                      ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5                                                                                                                                                                                                                                                                                                                        ;              ;
;       |SEG7_LUT:u0|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u1|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u2|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u3|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                            ;              ;
;    |Sdram_Control_4Port:u9|                                                                             ; 903 (225)   ; 665 (130)                 ; 0 (0)         ; 22528       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (93)     ; 242 (14)          ; 425 (118)        ; |DE1_D5M|Sdram_Control_4Port:u9                                                                                                                                                                                                                                                                                                               ;              ;
;       |Sdram_FIFO:read_fifo1|                                                                           ; 131 (0)     ; 108 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 50 (0)            ; 58 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1                                                                                                                                                                                                                                                                                         ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 131 (0)     ; 108 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 50 (0)            ; 58 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                 ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 131 (34)    ; 108 (21)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (5)       ; 50 (19)           ; 58 (10)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                                      ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                                                                                                      ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                                                                                                      ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                                           ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                                          ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                                           ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                                     ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                                           ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                                     ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                                             ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                                                ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                                             ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                                              ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                                   ;              ;
;                |dffpipe_oe9:ws_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                   ;              ;
;                |dffpipe_oe9:ws_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                   ;              ;
;       |Sdram_FIFO:read_fifo2|                                                                           ; 135 (0)     ; 108 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 54 (0)            ; 54 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2                                                                                                                                                                                                                                                                                         ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 135 (0)     ; 108 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 54 (0)            ; 54 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                 ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 135 (32)    ; 108 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 54 (18)           ; 54 (11)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                                      ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                                                                                                      ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                                                                                                      ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                                           ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                                          ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                                           ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                                     ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 2 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                                           ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                                     ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                                             ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                                                ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                                             ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                                              ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                                   ;              ;
;                |dffpipe_oe9:ws_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                   ;              ;
;                |dffpipe_oe9:ws_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                   ;              ;
;       |Sdram_FIFO:write_fifo1|                                                                          ; 132 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 50 (0)            ; 58 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1                                                                                                                                                                                                                                                                                        ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 132 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 50 (0)            ; 58 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 132 (34)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (4)       ; 50 (18)           ; 58 (11)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                                     ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                                                                                                     ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                                                                                                     ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                                          ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                                         ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                                          ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                                    ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                                          ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                                    ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                                            ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                                               ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                                            ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                                             ;              ;
;                |dffpipe_kec:rs_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                                                                                                                  ;              ;
;                |dffpipe_kec:rs_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                                                                                                                  ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                                  ;              ;
;       |Sdram_FIFO:write_fifo2|                                                                          ; 138 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 56 (0)            ; 52 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2                                                                                                                                                                                                                                                                                        ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 138 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 56 (0)            ; 52 (0)           ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 138 (35)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (5)       ; 56 (19)           ; 52 (10)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                                     ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                                                                                                     ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                                                                                                     ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                                          ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                                         ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                                          ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                                    ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                                          ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                                    ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                                            ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                                               ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                                            ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                                             ;              ;
;                |dffpipe_kec:rs_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                                                                                                                  ;              ;
;                |dffpipe_kec:rs_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                                                                                                                  ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                                  ;              ;
;       |command:command1|                                                                                ; 62 (62)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 46 (46)          ; |DE1_D5M|Sdram_Control_4Port:u9|command:command1                                                                                                                                                                                                                                                                                              ;              ;
;       |control_interface:control1|                                                                      ; 80 (80)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 16 (16)           ; 39 (39)          ; |DE1_D5M|Sdram_Control_4Port:u9|control_interface:control1                                                                                                                                                                                                                                                                                    ;              ;
;    |VGA_Controller:u1|                                                                                  ; 61 (61)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 27 (27)          ; |DE1_D5M|VGA_Controller:u1                                                                                                                                                                                                                                                                                                                    ;              ;
;    |histogram:u7|                                                                                       ; 1029 (1029) ; 641 (641)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 388 (388)    ; 1 (1)             ; 640 (640)        ; |DE1_D5M|histogram:u7                                                                                                                                                                                                                                                                                                                         ;              ;
;    |sdram_pll:u6|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6|altpll:altpll_component                                                                                                                                                                                                                                                                                                 ;              ;
;    |sld_hub:auto_hub|                                                                                   ; 161 (1)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (1)       ; 19 (0)            ; 75 (0)           ; |DE1_D5M|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 160 (119)   ; 94 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (53)      ; 19 (16)           ; 75 (50)          ; |DE1_D5M|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |DE1_D5M|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |DE1_D5M|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 672 (61)    ; 579 (60)                  ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (1)       ; 369 (60)          ; 210 (0)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 611 (0)     ; 519 (0)                   ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 309 (0)           ; 210 (0)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 611 (158)   ; 519 (146)                 ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (12)      ; 309 (140)         ; 210 (6)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 31 (31)           ; 15 (0)           ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                   |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ;              ;
;                |lpm_mux:mux|                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                   |mux_aoc:auto_generated|                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_aoc:auto_generated                                                                                                                        ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;                |altsyncram_mp14:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mp14:auto_generated                                                                                                                                           ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;             |lpm_shiftreg:status_register|                                                              ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 81 (81)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 18 (18)           ; 26 (26)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;             |sld_ela_control:ela_control|                                                               ; 185 (6)     ; 171 (5)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (1)       ; 112 (4)           ; 59 (1)           ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;                |lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize                                                                                                                            ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 153 (0)     ; 150 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 93 (0)            ; 57 (0)           ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 90 (90)           ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 63 (0)      ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 3 (0)             ; 57 (0)           ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 21 (11)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 10 (0)            ; 1 (1)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;             |sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector                                                                                                                                                        ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 94 (10)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 78 (0)           ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                   |cntr_rbi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rbi:auto_generated                                                       ;              ;
;                |lpm_counter:read_pointer_counter|                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                   |cntr_02j:auto_generated|                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_02j:auto_generated                                                                                ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                   |cntr_sbi:auto_generated|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated                                                                      ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                   |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; FL_DQ[0]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[1]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[2]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[3]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[4]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[5]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[6]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[7]                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[0]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[1]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[2]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[3]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[4]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[5]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[6]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[7]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[8]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[9]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[10]               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[11]               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[12]               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[13]               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[14]               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[15]               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_DAT                    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT3                   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_CMD                    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I2C_SDAT                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_ADCLRCK               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK               ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK                  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[0]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[1]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[2]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[3]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[4]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[5]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[6]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[7]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[8]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[9]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[10]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[11]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[12]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[13]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[14]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[15]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[16]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[2]                 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[14]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[15]                ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[18]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[0]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[3]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[4]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[5]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[6]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[7]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[8]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[9]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[10]               ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[11]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[12]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[13]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[14]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[15]               ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]                 ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[1]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[3]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[4]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[5]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[6]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[7]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[8]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[9]                 ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[10]                ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[11]                ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[12]                ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[13]                ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[16]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]                ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[22]                ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[23]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_1[24]                ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_24[0]               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_24[1]               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[0]               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1]               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; EXT_CLOCK                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]                    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]                   ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]                   ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD                  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]              ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10]             ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11]             ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM                 ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM                 ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N                ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N                ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0                 ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1                 ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK                  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE                  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]                ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]               ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N                   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N                  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N                   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N                   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]              ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N                 ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK                    ; Output   ; --            ; --            ; --                    ; --  ;
; TDI                       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCK                       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCS                       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TDO                       ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK                  ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT                   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_CLK                   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; VGA_HS                    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS                    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]                  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]                  ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT                ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACDAT                ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK                   ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]                     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]                     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]                     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]                     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_RXD                  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CLOCK_50                  ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[2]                    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]                    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]                    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; auto_stp_external_clock_0 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_DQ[0]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                 ;                   ;         ;
; SD_DAT                                                                                                                                                                      ;                   ;         ;
; SD_DAT3                                                                                                                                                                     ;                   ;         ;
; SD_CMD                                                                                                                                                                      ;                   ;         ;
; I2C_SDAT                                                                                                                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                 ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                 ;                   ;         ;
; AUD_BCLK                                                                                                                                                                    ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[6]                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[7]~feeder                                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[8]                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[9]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[11]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[12]~feeder                                                                                                                           ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[13]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u9|mDATAOUT[14]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                 ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                   ;                   ;         ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a1                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a2                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a3                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a4                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a5                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a6                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a7                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a8                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a9                               ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a10                              ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a11                              ; 0                 ; 6       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[10]                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[9]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[8]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[7]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[6]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[5]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[4]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[3]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[2]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[1]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[0]                                    ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 0                 ; 6       ;
;      - histogram:u7|tempGrey[10]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[11]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[12]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[13]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[14]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[15]                                                                                                                                            ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[2]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[3]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[4]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[5]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[6]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[7]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[8]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[9]                                                                                                                                                 ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[10]                                                                                                                                                ; 1                 ; 0       ;
;      - Entropy:u12|oBlue[11]                                                                                                                                                ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][19]                                                                                                                                      ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[8]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[9]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[10]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[11]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[12]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[13]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[14]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[15]                                                                                                                                            ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][19]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][19]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][19]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][19]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][19]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][19]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][19]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[13][0]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[13][1]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[13][2]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[13][3]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[13][4]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[12][0]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[12][1]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[12][2]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[12][3]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[12][4]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[15][0]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[15][1]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[15][2]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[15][3]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[15][4]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[14][0]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[14][1]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[14][2]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[14][3]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[14][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][18]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][18]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][18]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][18]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][18]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][18]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][18]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][18]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[9][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[9][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[9][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[9][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[9][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[8][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[8][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[8][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[8][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[8][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[11][0]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[11][1]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[11][2]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[11][3]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[11][4]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[10][0]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[10][1]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[10][2]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[10][3]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[10][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][17]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][17]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][17]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][17]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][17]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][17]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][17]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][17]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[1][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[1][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[1][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[1][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[1][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[0][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[0][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[0][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[0][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[0][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[3][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[3][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[3][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[3][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[3][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[2][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[2][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[2][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[2][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[2][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[5][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[5][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[5][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[5][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[5][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[4][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[4][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[4][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[4][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[4][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[7][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[7][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[7][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[7][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[7][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[6][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[6][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[6][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[6][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|columnSize[6][4]                                                                                                                                         ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][16]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][16]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][16]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][16]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][16]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][16]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][16]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][15]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][15]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][15]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][15]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][15]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][15]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][15]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][14]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][14]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][14]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][14]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][14]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][14]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][14]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][13]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][13]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][13]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][13]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][13]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][13]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][13]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][12]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][12]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][12]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][12]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][12]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][12]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][12]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][11]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][11]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][11]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][11]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][11]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][11]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][11]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][10]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][10]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][10]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][10]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][10]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][10]                                                                                                                                      ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][10]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][9]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][9]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][9]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][9]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][9]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][9]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][9]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][8]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][8]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][8]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][8]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][8]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][8]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][8]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][7]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][0]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][1]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][2]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][3]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][4]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][5]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[15][6]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][7]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][0]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][1]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][2]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][3]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][4]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][5]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[14][6]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][7]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][0]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][1]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][2]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][3]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][4]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][5]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[13][6]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][7]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][0]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][1]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][2]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][3]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][4]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][5]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[12][6]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][7]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][0]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][1]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][2]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][3]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][4]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][5]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[11][6]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][7]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][0]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][1]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][2]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][3]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][4]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][5]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[10][6]                                                                                                                                       ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[9][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[8][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[7][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[6][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[5][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[4][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[3][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[2][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[0][6]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][7]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][0]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][1]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][2]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][3]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][4]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][5]                                                                                                                                        ; 1                 ; 0       ;
;      - histogram:u7|grey_array[1][6]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[9]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[8]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[7]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[6]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[5]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[4]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[3]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[2]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[1]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[0]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[9]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[8]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[7]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[6]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[5]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[4]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[3]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[2]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[1]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|counter_reg_bit4a[0]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|altsyncram_u3b1:altsyncram2|ram_block5a0                                                         ; 0                 ; 6       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[9]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[8]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[7]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[6]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[5]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[4]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[3]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[2]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[1]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[0]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[9]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[8]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[7]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[6]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[5]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[4]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[3]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[2]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[1]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|counter_reg_bit4a[0]                                                              ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|altsyncram_07b1:altsyncram2|ram_block5a0                                                         ; 0                 ; 6       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|altsyncram_07b1:altsyncram2|ram_block5a4                                                         ; 0                 ; 6       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|altsyncram_07b1:altsyncram2|ram_block5a8                                                         ; 0                 ; 6       ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][19]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][18]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][17]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][16]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][15]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][14]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][13]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][12]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][11]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][10]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][9]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][8]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][7]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][0]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][1]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][2]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][3]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][4]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][5]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[15][6]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][19]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][18]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][17]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][16]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][15]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][14]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][13]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][12]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][11]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][10]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][9]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][8]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][7]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][0]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][1]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][2]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][3]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][4]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][5]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[13][6]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][19]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][18]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][17]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][16]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][15]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][14]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][13]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][12]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][11]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][10]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][9]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][8]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][7]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][0]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][1]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][2]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][3]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][4]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][5]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[14][6]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][19]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][18]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][17]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][16]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][15]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][14]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][13]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][12]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][11]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][10]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][9]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][8]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][7]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][0]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][1]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][2]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][3]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][4]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][5]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[11][6]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][19]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][18]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][17]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][16]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][15]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][14]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][13]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][12]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][11]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][10]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][9]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][8]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][7]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][0]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][1]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][2]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][3]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][4]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][5]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[12][6]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][19]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][18]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][17]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][16]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][15]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][14]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][13]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][12]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][11]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][10]                                                                                                                                  ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][9]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][8]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][7]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][0]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][1]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][2]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][3]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][4]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][5]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[10][6]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[4][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[5][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[3][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[1][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[0][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[2][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[9][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[7][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[8][6]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][19]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][18]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][17]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][16]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][15]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][14]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][13]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][12]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][11]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][10]                                                                                                                                   ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][9]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][8]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][7]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][0]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][1]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][2]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][3]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][4]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][5]                                                                                                                                    ; 1                 ; 0       ;
;      - histogram:u7|grey_array_out[6][6]                                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                          ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][2]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][2]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][1]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][1]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][0]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][0]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][2]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][2]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][1]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][1]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][0]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][0]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][2]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][2]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][1]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][1]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][0]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][0]                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                          ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][3]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][3]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][3]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][3]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][3]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][3]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                          ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][4]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][4]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][4]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][4]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][4]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][4]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][5]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][5]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][5]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][5]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][5]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][5]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                         ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][6]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][6]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][6]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][6]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][6]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][6]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][7]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][7]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][7]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][7]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][7]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][7]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][8]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][8]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][8]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][8]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][8]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][8]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[1][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[0][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[3][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[2][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[5][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[4][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[7][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[6][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[9][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[8][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|plogp[11][9]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[10][9]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[13][9]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[12][9]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[15][9]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|plogp[14][9]                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[1][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[0][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[3][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[2][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[5][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[4][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[7][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[6][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[9][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][23][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][24][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][21][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][22][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][19][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][20][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][17][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][18][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][15][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][16][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][2][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][0][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][1][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][3][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][4][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][5][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][6][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][11][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][12][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][9][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][10][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][7][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][8][0]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][13][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[8][14][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][23][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][24][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][21][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][22][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][19][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][20][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][17][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][18][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][15][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][16][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][2][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][0][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][1][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][3][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][4][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][5][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][6][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][11][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][12][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][9][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][10][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][7][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][8][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][13][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[11][14][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][23][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][24][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][21][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][22][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][19][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][20][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][17][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][18][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][15][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][16][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][2][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][0][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][1][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][3][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][4][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][5][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][6][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][11][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][12][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][9][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][10][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][7][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][8][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][13][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[10][14][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][23][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][24][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][21][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][22][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][19][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][20][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][17][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][18][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][15][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][16][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][2][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][0][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][1][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][3][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][4][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][5][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][6][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][11][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][12][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][9][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][10][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][7][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][8][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][13][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[13][14][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][23][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][24][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][21][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][22][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][19][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][20][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][17][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][18][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][15][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][16][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][2][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][0][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][1][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][3][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][4][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][5][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][6][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][11][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][12][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][9][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][10][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][7][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][8][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][13][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[12][14][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][23][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][24][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][21][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][22][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][19][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][20][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][17][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][18][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][15][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][16][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][2][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][0][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][1][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][3][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][4][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][5][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][6][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][11][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][12][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][9][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][10][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][7][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][8][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][13][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[15][14][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][23][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][24][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][21][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][22][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][19][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][20][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][17][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][18][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][15][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][16][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][2][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][0][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][1][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][3][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][4][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][5][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][6][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][11][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][12][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][9][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][10][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][7][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][8][0]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][13][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|histogram[14][14][0]                                                                                                                                     ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[3][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[3][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[3][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[3][31]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[3][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue5[4][11]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue1[4][31]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue5[4][8]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue5[4][10]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue5[4][9]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[1][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[1][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[1][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[1][31]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[1][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[2][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[2][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[2][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[2][31]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[2][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue4[4][11]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue4[4][10]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue4[4][9]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue4[4][8]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[0][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[0][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[0][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[0][31]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine5[0][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[2][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[2][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[2][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[2][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[3][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[3][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[3][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[3][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[0][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[0][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[0][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[0][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[1][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[1][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[1][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine4[1][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[2][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[2][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[2][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[2][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[0][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[0][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[0][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[0][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[1][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[1][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[1][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[1][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[3][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[3][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[3][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine1[3][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue1[4][10]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue1[4][9]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue1[4][8]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue1[4][11]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[0][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[0][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[0][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[0][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[1][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[1][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[1][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[1][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[1][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[1][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[1][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[1][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[2][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[2][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[2][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[2][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue2[4][10]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue2[4][9]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue2[4][8]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue2[4][11]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[0][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[0][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[0][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[0][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[2][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[2][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[2][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[2][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[3][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[3][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[3][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine2[3][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[3][10]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[3][9]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[3][8]                                                                                                                                        ; 1                 ; 0       ;
;      - Entropy:u12|windowLine3[3][11]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue3[4][10]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|windowValue3[4][9]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue3[4][8]                                                                                                                                       ; 1                 ; 0       ;
;      - Entropy:u12|windowValue3[4][11]                                                                                                                                      ; 1                 ; 0       ;
;      - Entropy:u12|line2[0][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|line2[0][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|line2[0][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Entropy:u12|line2[0][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|dffe4                                                                                            ; 1                 ; 0       ;
;      - Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|dffe4                                                                                            ; 1                 ; 0       ;
;      - Entropy:u12|line2[639][10]                                                                                                                                           ; 1                 ; 0       ;
;      - Entropy:u12|line2[639][9]                                                                                                                                            ; 1                 ; 0       ;
;      - Entropy:u12|line2[639][8]                                                                                                                                            ; 1                 ; 0       ;
;      - Entropy:u12|line2[639][11]                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[22]                                                                                                                                                           ; 0                 ; 6       ;
;      - GPIO_1[21]                                                                                                                                                           ; 0                 ; 6       ;
;      - GPIO_1[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[9]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[7]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[10]                                                                                                                                                           ; 0                 ; 6       ;
;      - GPIO_1[8]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[11]                                                                                                                                                           ; 0                 ; 6       ;
;      - GPIO_1[12]                                                                                                                                                           ; 0                 ; 6       ;
;      - GPIO_1[13]                                                                                                                                                           ; 0                 ; 6       ;
;      - GPIO_1[5]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[4]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[3]                                                                                                                                                            ; 0                 ; 6       ;
;      - GPIO_1[1]                                                                                                                                                            ; 0                 ; 6       ;
; GPIO_1[1]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                  ;                   ;         ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK1~3                                                                                                                          ; 0                 ; 6       ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK2~1                                                                                                                          ; 0                 ; 6       ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK3~2                                                                                                                          ; 0                 ; 6       ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK4~9                                                                                                                          ; 0                 ; 6       ;
; GPIO_1[24]                                                                                                                                                                  ;                   ;         ;
; CLOCK_24[0]                                                                                                                                                                 ;                   ;         ;
; CLOCK_24[1]                                                                                                                                                                 ;                   ;         ;
; CLOCK_27[0]                                                                                                                                                                 ;                   ;         ;
; CLOCK_27[1]                                                                                                                                                                 ;                   ;         ;
; EXT_CLOCK                                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                                      ;                   ;         ;
; TDI                                                                                                                                                                         ;                   ;         ;
; TCK                                                                                                                                                                         ;                   ;         ;
; TCS                                                                                                                                                                         ;                   ;         ;
; PS2_DAT                                                                                                                                                                     ;                   ;         ;
; PS2_CLK                                                                                                                                                                     ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                  ;                   ;         ;
; SW[0]                                                                                                                                                                       ;                   ;         ;
; SW[1]                                                                                                                                                                       ;                   ;         ;
; SW[2]                                                                                                                                                                       ;                   ;         ;
; SW[3]                                                                                                                                                                       ;                   ;         ;
; SW[4]                                                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                                                       ;                   ;         ;
; SW[6]                                                                                                                                                                       ;                   ;         ;
; SW[7]                                                                                                                                                                       ;                   ;         ;
; SW[8]                                                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                                                       ;                   ;         ;
; UART_RXD                                                                                                                                                                    ;                   ;         ;
;      - UART_TXD                                                                                                                                                             ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                    ;                   ;         ;
; KEY[2]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                              ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                              ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                      ;                   ;         ;
;      - I2C_CCD_Config:u10|always1~2                                                                                                                                         ; 0                 ; 6       ;
;      - I2C_CCD_Config:u10|iexposure_adj_delay[0]~feeder                                                                                                                     ; 0                 ; 6       ;
; auto_stp_external_clock_0                                                                                                                                                   ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[9]~36                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[9]~51                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N14 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[1]~18                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y11_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                              ; LCFF_X30_Y11_N29   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y11_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                              ; PIN_L1             ; 1395    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                              ; PIN_L1             ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[9]~0                                                                                                                                                                                             ; LCCOMB_X23_Y7_N30  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|cout_actual                                                                                                                                                                                                        ; LCCOMB_X40_Y11_N8  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|dffe4                                                                                                                                                                                                                             ; LCFF_X23_Y7_N5     ; 1       ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[9]~0                                                                                                                                                                                             ; LCCOMB_X32_Y23_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|cout_actual                                                                                                                                                                                                        ; LCCOMB_X42_Y22_N30 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|dffe4                                                                                                                                                                                                                             ; LCFF_X32_Y23_N5    ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; GPIO_1[0]~16                                                                                                                                                                                                                                                                                          ; PIN_H12            ; 1627    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD[23]~4                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y8_N8   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[4]~1                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y12_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LUT_INDEX[2]                                                                                                                                                                                                                                                                       ; LCFF_X46_Y9_N21    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LUT_INDEX[4]                                                                                                                                                                                                                                                                       ; LCFF_X46_Y9_N25    ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LUT_INDEX[5]~7                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y9_N4   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LessThan2~4                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y9_N0   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LessThan3~1                                                                                                                                                                                                                                                                        ; LCCOMB_X46_Y9_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|always1~2                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y8_N0   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|i2c_reset                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y8_N18  ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|iexposure_adj_delay[3]                                                                                                                                                                                                                                                             ; LCFF_X46_Y8_N29    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                      ; LCFF_X49_Y14_N15   ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; I2C_CCD_Config:u10|mI2C_DATA[23]~2                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y8_N12  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|senosr_exposure[3]~35                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y9_N30  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|EX_MEM:EXtoMEM|MemWriteM                                                                                                                                                                                                                                                                     ; LCFF_X18_Y5_N5     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Hazard_Unit:HU|StallF~15                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y6_N6   ; 103     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[10][16]~24                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y12_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[11][10]~26                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y12_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[12][30]~32                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[13][2]~31                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[14][28]~30                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y12_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[15][12]~33                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[16][6]~12                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[17][6]~3                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y12_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[18][0]~8                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y12_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[19][3]~16                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[1][6]~28                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y12_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[20][17]~11                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y9_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[21][5]~1                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y12_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[22][17]~7                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[23][21]~14                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[24][1]~10                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[25][16]~2                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[26][11]~6                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y12_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[27][17]~15                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[28][2]~13                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[29][21]~4                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[2][14]~29                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[30][25]~9                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y12_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[31][11]~17                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[3][13]~27                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y12_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[4][24]~21                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[5][24]~20                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[6][24]~19                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[7][24]~22                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[8][16]~25                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y9_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Idecode:ID|register_array[9][26]~23                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y12_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Ifetch:IFE|PC[9]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y7_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|Ifetch:IFE|process_0~0                                                                                                                                                                                                                                                                       ; LCCOMB_X16_Y5_N30  ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS:u11|counter[28]~29                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y5_N12  ; 48      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                                                              ; LCCOMB_X22_Y19_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|oDVAL~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y10_N0  ; 795     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~11                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y4_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                 ; LCFF_X30_Y4_N27    ; 378     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                 ; LCFF_X26_Y8_N5     ; 392     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                 ; LCFF_X26_Y8_N5     ; 30      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                 ; LCFF_X26_Y4_N27    ; 208     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; SW[7]                                                                                                                                                                                                                                                                                                 ; PIN_M2             ; 35      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Sdram_Control_4Port:u9|CMD[1]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y5_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|RD_MASK[0]~4                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y4_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|RD_MASK[0]~6                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y4_N22  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                         ; LCFF_X26_Y1_N3     ; 15      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; LCCOMB_X38_Y8_N18  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; LCCOMB_X38_Y8_N22  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; LCCOMB_X34_Y8_N30  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                         ; LCFF_X26_Y1_N17    ; 15      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; LCCOMB_X39_Y8_N22  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; LCCOMB_X39_Y8_N16  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; LCCOMB_X40_Y7_N4   ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; LCFF_X15_Y2_N21    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; LCCOMB_X16_Y1_N18  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; LCCOMB_X16_Y1_N30  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; LCCOMB_X23_Y5_N8   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; LCFF_X38_Y6_N31    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; LCCOMB_X38_Y6_N0   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; LCCOMB_X38_Y6_N16  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; LCCOMB_X37_Y6_N16  ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|command:command1|OE                                                                                                                                                                                                                                                            ; LCFF_X26_Y5_N1     ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|command:command1|rp_shift[2]~1                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y5_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                            ; LCFF_X26_Y6_N29    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                         ; LCCOMB_X25_Y6_N30  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                           ; LCCOMB_X26_Y4_N10  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|mWR~1                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y5_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD1_ADDR[20]~19                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y4_N4   ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD1_ADDR[20]~20                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y4_N10  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD2_ADDR[8]~19                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y4_N30  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD2_ADDR[8]~20                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y4_N18  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rWR1_ADDR[12]~19                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y4_N18  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rWR1_ADDR[12]~20                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y4_N8   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rWR2_ADDR[18]~19                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y3_N30  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rWR2_ADDR[18]~20                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y4_N16  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~3                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y9_N28  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~2                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y9_N24  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~4                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y9_N2   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 328     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; auto_stp_external_clock_0                                                                                                                                                                                                                                                                             ; PIN_M18            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; auto_stp_external_clock_0~clk_delay_ctrl                                                                                                                                                                                                                                                              ; CLKDELAYCTRL_G5    ; 347     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; histogram:u7|grey_array[0][16]~782                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N16 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[10][14]~576                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y17_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[11][19]~494                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[12][4]~535                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[13][1]~411                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y14_N8  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[14][1]~453                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N4  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[15][17]~368                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N24 ; 338     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[15][17]~370                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[1][19]~741                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y14_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[2][15]~823                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[3][17]~700                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y14_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[4][10]~618                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[5][9]~659                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y14_N28 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[6][3]~987                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y17_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[7][7]~905                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y14_N4  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[8][14]~946                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y17_N24 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array[9][19]~864                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y14_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; histogram:u7|grey_array_out[5][6]~1                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y14_N12 ; 320     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rClk[0]                                                                                                                                                                                                                                                                                               ; LCFF_X49_Y14_N7    ; 121     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                            ; PLL_1              ; 491     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                 ; LCFF_X11_Y23_N7    ; 28      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                      ; LCCOMB_X10_Y24_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                        ; LCCOMB_X10_Y24_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; LCCOMB_X7_Y20_N12  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                         ; LCCOMB_X10_Y24_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                        ; LCCOMB_X10_Y24_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                         ; LCCOMB_X8_Y21_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; LCFF_X9_Y21_N1     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; LCFF_X9_Y21_N27    ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; LCCOMB_X8_Y21_N24  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                    ; LCCOMB_X10_Y24_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                    ; LCCOMB_X10_Y24_N12 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                  ; LCCOMB_X10_Y21_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                   ; LCCOMB_X7_Y23_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; LCCOMB_X7_Y23_N24  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; LCCOMB_X7_Y23_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; LCFF_X11_Y23_N1    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; LCFF_X11_Y23_N31   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; LCFF_X10_Y20_N11   ; 54      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; LCFF_X8_Y20_N1     ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                               ; LCCOMB_X11_Y23_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; LCFF_X12_Y24_N9    ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X12_Y22_N12 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X12_Y22_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X12_Y22_N17   ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X11_Y22_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X11_Y23_N27   ; 220     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X13_Y23_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]~2                                                                                                                       ; LCCOMB_X13_Y22_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~0                                                                                                                                    ; LCCOMB_X11_Y22_N14 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                 ; LCCOMB_X15_Y25_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X11_Y23_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rbi:auto_generated|counter_reg_bit1a[4]~0 ; LCCOMB_X19_Y22_N6  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|counter_reg_bit1a[3]~0                ; LCCOMB_X15_Y25_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X14_Y24_N22 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X19_Y22_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~18                                                                                                                                                       ; LCCOMB_X10_Y23_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; LCCOMB_X10_Y23_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X10_Y23_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X8_Y21_N2   ; 112     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                      ; PIN_L1           ; 1395    ; Global Clock         ; GCLK2            ; --                        ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|dffe4                                                     ; LCFF_X23_Y7_N5   ; 1       ; Global Clock         ; GCLK14           ; --                        ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|dffe4                                                     ; LCFF_X32_Y23_N5  ; 3       ; Global Clock         ; GCLK8            ; --                        ;
; I2C_CCD_Config:u10|mI2C_CTRL_CLK                                                                                              ; LCFF_X49_Y14_N15 ; 72      ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                         ; LCFF_X30_Y4_N27  ; 378     ; Global Clock         ; GCLK15           ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                         ; LCFF_X26_Y8_N5   ; 30      ; Global Clock         ; GCLK4            ; --                        ;
; SW[7]                                                                                                                         ; PIN_M2           ; 35      ; Global Clock         ; GCLK1            ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X26_Y1_N3   ; 15      ; Global Clock         ; GCLK12           ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X26_Y1_N17  ; 15      ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                  ; JTAG_X1_Y14_N0   ; 328     ; Global Clock         ; GCLK0            ; --                        ;
; auto_stp_external_clock_0~clk_delay_ctrl                                                                                      ; CLKDELAYCTRL_G5  ; 347     ; Global Clock         ; GCLK5            ; --                        ;
; rClk[0]                                                                                                                       ; LCFF_X49_Y14_N7  ; 121     ; Global Clock         ; GCLK6            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                    ; PLL_1            ; 491     ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                         ; LCFF_X11_Y23_N7  ; 28      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                              ; LCFF_X11_Y23_N1  ; 12      ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all         ; LCFF_X11_Y23_N27 ; 220     ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; GPIO_1[0]~16                                                                                                                                                                                                                                                                                          ; 1627    ;
; RAW2RGB:u4|oDVAL~0                                                                                                                                                                                                                                                                                    ; 795     ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                 ; 391     ;
; histogram:u7|grey_array[15][17]~368                                                                                                                                                                                                                                                                   ; 338     ;
; histogram:u7|grey_array_out[5][6]~1                                                                                                                                                                                                                                                                   ; 320     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[16]                                                                                                                                                                                                                                                             ; 261     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[17]                                                                                                                                                                                                                                                             ; 261     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[22]                                                                                                                                                                                                                                                             ; 261     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[21]                                                                                                                                                                                                                                                             ; 261     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[18]                                                                                                                                                                                                                                                             ; 245     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[19]                                                                                                                                                                                                                                                             ; 245     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[24]                                                                                                                                                                                                                                                             ; 245     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[23]                                                                                                                                                                                                                                                             ; 245     ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                 ; 208     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; 112     ;
; MIPS:u11|Hazard_Unit:HU|StallF~15                                                                                                                                                                                                                                                                     ; 103     ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[20]                                                                                                                                                                                                                                                             ; 95      ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[25]                                                                                                                                                                                                                                                             ; 93      ;
; ~GND                                                                                                                                                                                                                                                                                                  ; 74      ;
; MIPS:u11|MEM_WB:MEMtoWB|MemtoRegW                                                                                                                                                                                                                                                                     ; 69      ;
; MIPS:u11|Hazard_Unit:HU|ForwardAE[1]                                                                                                                                                                                                                                                                  ; 64      ;
; MIPS:u11|ID_EX:IDtoEX|ALUSrcE                                                                                                                                                                                                                                                                         ; 56      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; 54      ;
; MIPS:u11|Execute:EXE|Mux0~0                                                                                                                                                                                                                                                                           ; 52      ;
; MIPS:u11|EX_MEM:EXtoMEM|RegWriteM                                                                                                                                                                                                                                                                     ; 49      ;
; MIPS:u11|counter[28]~29                                                                                                                                                                                                                                                                               ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                      ; 46      ;
; Entropy:u12|windowValue1[4][31]                                                                                                                                                                                                                                                                       ; 44      ;
; SW[2]                                                                                                                                                                                                                                                                                                 ; 41      ;
; SW[1]                                                                                                                                                                                                                                                                                                 ; 41      ;
; Entropy:u12|windowLine1[0][31]                                                                                                                                                                                                                                                                        ; 41      ;
; Entropy:u12|windowLine1[2][31]                                                                                                                                                                                                                                                                        ; 41      ;
; Entropy:u12|windowLine1[1][31]                                                                                                                                                                                                                                                                        ; 41      ;
; Entropy:u12|windowLine1[3][31]                                                                                                                                                                                                                                                                        ; 41      ;
; I2C_CCD_Config:u10|i2c_reset                                                                                                                                                                                                                                                                          ; 41      ;
; MIPS:u11|Hazard_Unit:HU|ForwardBE[1]                                                                                                                                                                                                                                                                  ; 40      ;
; MIPS:u11|Ifetch:IFE|process_0~0                                                                                                                                                                                                                                                                       ; 40      ;
; I2C_CCD_Config:u10|LUT_INDEX[1]                                                                                                                                                                                                                                                                       ; 40      ;
; MIPS:u11|Idecode:ID|PCSrcD~9                                                                                                                                                                                                                                                                          ; 38      ;
; MIPS:u11|Idecode:ID|PCSrcD~4                                                                                                                                                                                                                                                                          ; 38      ;
; MIPS:u11|control:CTL|Equal3~0                                                                                                                                                                                                                                                                         ; 38      ;
; I2C_CCD_Config:u10|LUT_INDEX[4]                                                                                                                                                                                                                                                                       ; 38      ;
; MIPS:u11|ID_EX:IDtoEX|ALUControlE[1]                                                                                                                                                                                                                                                                  ; 37      ;
; MIPS:u11|Hazard_Unit:HU|ForwardBD~3                                                                                                                                                                                                                                                                   ; 36      ;
; I2C_CCD_Config:u10|LUT_INDEX[2]                                                                                                                                                                                                                                                                       ; 36      ;
; MIPS:u11|ID_EX:IDtoEX|ALUControlE[2]                                                                                                                                                                                                                                                                  ; 35      ;
; MIPS:u11|Hazard_Unit:HU|ForwardAD~3                                                                                                                                                                                                                                                                   ; 34      ;
; I2C_CCD_Config:u10|LUT_INDEX[3]                                                                                                                                                                                                                                                                       ; 34      ;
; I2C_CCD_Config:u10|LUT_INDEX[0]                                                                                                                                                                                                                                                                       ; 33      ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[8]~0                                                                                                                                                                                                                                                                  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[15][12]~33                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[12][30]~32                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[13][2]~31                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[14][28]~30                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[2][14]~29                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[1][6]~28                                                                                                                                                                                                                                                           ; 32      ;
; MIPS:u11|Idecode:ID|register_array[3][13]~27                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[11][10]~26                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[8][16]~25                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[10][16]~24                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[9][26]~23                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[7][24]~22                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[4][24]~21                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[5][24]~20                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[6][24]~19                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[31][11]~17                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[19][3]~16                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[27][17]~15                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[23][21]~14                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[28][2]~13                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[16][6]~12                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[20][17]~11                                                                                                                                                                                                                                                         ; 32      ;
; MIPS:u11|Idecode:ID|register_array[24][1]~10                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[30][25]~9                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[18][0]~8                                                                                                                                                                                                                                                           ; 32      ;
; MIPS:u11|Idecode:ID|register_array[22][17]~7                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[26][11]~6                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[29][21]~4                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[17][6]~3                                                                                                                                                                                                                                                           ; 32      ;
; MIPS:u11|Idecode:ID|register_array[25][16]~2                                                                                                                                                                                                                                                          ; 32      ;
; MIPS:u11|Idecode:ID|register_array[21][5]~1                                                                                                                                                                                                                                                           ; 32      ;
; Reset_Delay:u2|Equal0~11                                                                                                                                                                                                                                                                              ; 32      ;
; MIPS:u11|Idecode:ID|register_array~68                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~67                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~66                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~65                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~64                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~63                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~62                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~61                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~60                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~59                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~58                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~57                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~56                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~55                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~54                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~53                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~52                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~51                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~50                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~49                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~48                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~47                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~46                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~45                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~44                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~43                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|Idecode:ID|register_array~42                                                                                                                                                                                                                                                                 ; 31      ;
; MIPS:u11|ID_EX:IDtoEX|ALUControlE[0]                                                                                                                                                                                                                                                                  ; 30      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                                                                                                              ; 28      ;
; I2C_CCD_Config:u10|iexposure_adj_delay[3]                                                                                                                                                                                                                                                             ; 26      ;
; Sdram_Control_4Port:u9|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                            ; 26      ;
; MIPS:u11|Execute:EXE|Equal1~0                                                                                                                                                                                                                                                                         ; 26      ;
; MIPS:u11|ID_EX:IDtoEX|RdE[4]                                                                                                                                                                                                                                                                          ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[10]                                                                                                                                                                               ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[9]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[8]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[7]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[6]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[5]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[4]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[3]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[2]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[1]                                                                                                                                                                                ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                                                                                                                                                                ; 26      ;
; CCD_Capture:u3|X_Cont[7]                                                                                                                                                                                                                                                                              ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; 25      ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                  ; 25      ;
; MIPS:u11|Hazard_Unit:HU|ForwardBE[1]~9                                                                                                                                                                                                                                                                ; 25      ;
; I2C_CCD_Config:u10|mI2C_DATA[23]~2                                                                                                                                                                                                                                                                    ; 24      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD[23]~4                                                                                                                                                                                                                                                         ; 24      ;
; MIPS:u11|Execute:EXE|WriteDataE[0]~25                                                                                                                                                                                                                                                                 ; 24      ;
; MIPS:u11|Execute:EXE|WriteDataE[0]~24                                                                                                                                                                                                                                                                 ; 24      ;
; MIPS:u11|Hazard_Unit:HU|ForwardBE[1]~2                                                                                                                                                                                                                                                                ; 24      ;
; MIPS:u11|Hazard_Unit:HU|ForwardAD~2                                                                                                                                                                                                                                                                   ; 24      ;
; CCD_Capture:u3|X_Cont[10]                                                                                                                                                                                                                                                                             ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; 23      ;
; Sdram_Control_4Port:u9|mADDR[16]~0                                                                                                                                                                                                                                                                    ; 23      ;
; Sdram_Control_4Port:u9|mRD~0                                                                                                                                                                                                                                                                          ; 23      ;
; SW[0]                                                                                                                                                                                                                                                                                                 ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~0                                                                                                                                    ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; 22      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                                                                                                    ; 22      ;
; MIPS:u11|Hazard_Unit:HU|ForwardBD~2                                                                                                                                                                                                                                                                   ; 22      ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                              ; 22      ;
; I2C_CCD_Config:u10|LUT_INDEX[5]                                                                                                                                                                                                                                                                       ; 21      ;
; CCD_Capture:u3|X_Cont[6]                                                                                                                                                                                                                                                                              ; 21      ;
; CCD_Capture:u3|Y_Cont[1]                                                                                                                                                                                                                                                                              ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                       ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                     ; 20      ;
; histogram:u7|grey_array[6][3]~987                                                                                                                                                                                                                                                                     ; 20      ;
; histogram:u7|grey_array[8][14]~946                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[7][7]~905                                                                                                                                                                                                                                                                     ; 20      ;
; histogram:u7|grey_array[9][19]~864                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[2][15]~823                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[0][16]~782                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[1][19]~741                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[3][17]~700                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[5][9]~659                                                                                                                                                                                                                                                                     ; 20      ;
; histogram:u7|grey_array[4][10]~618                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[10][14]~576                                                                                                                                                                                                                                                                   ; 20      ;
; histogram:u7|grey_array[12][4]~535                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[11][19]~494                                                                                                                                                                                                                                                                   ; 20      ;
; histogram:u7|grey_array[14][1]~453                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[13][1]~411                                                                                                                                                                                                                                                                    ; 20      ;
; histogram:u7|grey_array[15][17]~370                                                                                                                                                                                                                                                                   ; 20      ;
; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[4]                                                                                                                                                                                                                                                                  ; 20      ;
; MIPS:u11|MEM_WB:MEMtoWB|RegWriteW                                                                                                                                                                                                                                                                     ; 20      ;
; Sdram_Control_4Port:u9|command:command1|do_writea                                                                                                                                                                                                                                                     ; 20      ;
; Sdram_Control_4Port:u9|command:command1|do_reada                                                                                                                                                                                                                                                      ; 20      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                    ; 19      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                    ; 19      ;
; Sdram_Control_4Port:u9|WR_MASK[0]                                                                                                                                                                                                                                                                     ; 19      ;
; CCD_Capture:u3|LessThan0~3                                                                                                                                                                                                                                                                            ; 19      ;
; RAW2RGB:u4|oGrey[9]~18                                                                                                                                                                                                                                                                                ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; 18      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                                                                                                    ; 18      ;
; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[3]                                                                                                                                                                                                                                                                  ; 18      ;
; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[2]                                                                                                                                                                                                                                                                  ; 18      ;
; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[1]                                                                                                                                                                                                                                                                  ; 18      ;
; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[0]                                                                                                                                                                                                                                                                  ; 18      ;
; Sdram_Control_4Port:u9|command:command1|do_load_mode                                                                                                                                                                                                                                                  ; 18      ;
; CCD_Capture:u3|X_Cont[9]                                                                                                                                                                                                                                                                              ; 18      ;
; CCD_Capture:u3|X_Cont[8]                                                                                                                                                                                                                                                                              ; 18      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                   ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                              ; 17      ;
; I2C_CCD_Config:u10|LessThan2~4                                                                                                                                                                                                                                                                        ; 17      ;
; Sdram_Control_4Port:u9|Equal0~0                                                                                                                                                                                                                                                                       ; 17      ;
; histogram:u7|Add16~2                                                                                                                                                                                                                                                                                  ; 17      ;
; CCD_Capture:u3|X_Cont[5]                                                                                                                                                                                                                                                                              ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                                 ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                  ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                         ; 16      ;
; CCD_Capture:u3|X_Cont[9]~51                                                                                                                                                                                                                                                                           ; 16      ;
; Entropy:u12|windowLine3[3][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine2[3][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine2[2][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine3[0][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine3[2][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine3[1][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine2[1][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine2[0][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine1[3][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine1[1][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine1[0][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine1[2][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine4[1][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine4[0][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine4[3][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine4[2][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine5[0][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowValue4[4][8]                                                                                                                                                                                                                                                                        ; 16      ;
; Entropy:u12|windowValue4[4][11]                                                                                                                                                                                                                                                                       ; 16      ;
; Entropy:u12|windowLine5[2][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowLine5[1][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Entropy:u12|windowValue5[4][11]                                                                                                                                                                                                                                                                       ; 16      ;
; Entropy:u12|windowLine5[3][9]                                                                                                                                                                                                                                                                         ; 16      ;
; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                           ; 16      ;
; MIPS:u11|Idecode:ID|register_array~40                                                                                                                                                                                                                                                                 ; 16      ;
; MIPS:u11|Idecode:ID|register_array~38                                                                                                                                                                                                                                                                 ; 16      ;
; MIPS:u11|Idecode:ID|register_array~36                                                                                                                                                                                                                                                                 ; 16      ;
; MIPS:u11|Idecode:ID|register_array~35                                                                                                                                                                                                                                                                 ; 16      ;
; MIPS:u11|Idecode:ID|register_array~0                                                                                                                                                                                                                                                                  ; 16      ;
; Sdram_Control_4Port:u9|command:command1|OE                                                                                                                                                                                                                                                            ; 16      ;
; CCD_Capture:u3|X_Cont[9]~36                                                                                                                                                                                                                                                                           ; 16      ;
; CCD_Capture:u3|Y_Cont[1]~18                                                                                                                                                                                                                                                                           ; 16      ;
; histogram:u7|Add17~20                                                                                                                                                                                                                                                                                 ; 16      ;
; histogram:u7|Add17~18                                                                                                                                                                                                                                                                                 ; 16      ;
; histogram:u7|Add17~16                                                                                                                                                                                                                                                                                 ; 16      ;
; histogram:u7|Add17~14                                                                                                                                                                                                                                                                                 ; 16      ;
; histogram:u7|Add17~12                                                                                                                                                                                                                                                                                 ; 16      ;
; histogram:u7|Add17~10                                                                                                                                                                                                                                                                                 ; 16      ;
; histogram:u7|Add17~8                                                                                                                                                                                                                                                                                  ; 16      ;
; histogram:u7|Add17~6                                                                                                                                                                                                                                                                                  ; 16      ;
; histogram:u7|Add17~4                                                                                                                                                                                                                                                                                  ; 16      ;
; histogram:u7|Add17~2                                                                                                                                                                                                                                                                                  ; 16      ;
; histogram:u7|Add17~0                                                                                                                                                                                                                                                                                  ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]~2                                                                                                                       ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~1                                                                                                                                                                          ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                             ; 15      ;
; Entropy:u12|windowValue3[4][9]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine3[3][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine2[3][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine2[2][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine3[0][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowValue2[4][9]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine3[2][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine3[1][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine2[1][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine2[0][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowValue1[4][9]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine1[3][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine1[1][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine1[0][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine1[2][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine4[1][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine4[0][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine4[3][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine4[2][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine5[0][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine5[2][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine5[1][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Entropy:u12|windowLine5[3][10]                                                                                                                                                                                                                                                                        ; 15      ;
; Sdram_Control_4Port:u9|rRD1_ADDR[20]~20                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u9|rRD1_ADDR[20]~19                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u9|rWR2_ADDR[18]~20                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u9|rWR2_ADDR[18]~19                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u9|rRD2_ADDR[8]~20                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u9|rRD2_ADDR[8]~19                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u9|rWR1_ADDR[12]~20                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u9|rWR1_ADDR[12]~19                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u9|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                         ; 15      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; 15      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; 15      ;
; Sdram_Control_4Port:u9|RD_MASK[0]~6                                                                                                                                                                                                                                                                   ; 15      ;
; MIPS:u11|Idecode:ID|register_array~41                                                                                                                                                                                                                                                                 ; 15      ;
; MIPS:u11|Idecode:ID|register_array~39                                                                                                                                                                                                                                                                 ; 15      ;
; MIPS:u11|Idecode:ID|register_array~37                                                                                                                                                                                                                                                                 ; 15      ;
; MIPS:u11|Idecode:ID|register_array~34                                                                                                                                                                                                                                                                 ; 15      ;
; MIPS:u11|Idecode:ID|register_array[6][24]~18                                                                                                                                                                                                                                                          ; 15      ;
; MIPS:u11|Idecode:ID|register_array~5                                                                                                                                                                                                                                                                  ; 15      ;
; Sdram_Control_4Port:u9|ST[0]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[14][2]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[14][4]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[14][3]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[15][2]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[15][4]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[15][3]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[12][2]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[12][4]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[12][3]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[13][2]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[13][4]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[13][3]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[10][2]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[10][4]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[10][3]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[11][2]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[11][4]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[11][3]                                                                                                                                                                                                                                                                         ; 15      ;
; Entropy:u12|columnSize[8][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[8][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[8][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[9][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[9][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[9][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[6][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[6][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[6][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[7][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[7][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[7][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[4][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[4][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[4][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[5][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[5][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[5][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[2][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[2][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[2][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[3][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[3][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[3][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[0][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[0][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[0][3]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[1][2]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[1][4]                                                                                                                                                                                                                                                                          ; 15      ;
; Entropy:u12|columnSize[1][3]                                                                                                                                                                                                                                                                          ; 15      ;
; RAW2RGB:u4|oGrey[10]~20                                                                                                                                                                                                                                                                               ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; 14      ;
; Entropy:u12|windowValue3[4][10]                                                                                                                                                                                                                                                                       ; 14      ;
; Entropy:u12|windowValue2[4][10]                                                                                                                                                                                                                                                                       ; 14      ;
; Entropy:u12|windowValue1[4][10]                                                                                                                                                                                                                                                                       ; 14      ;
; Entropy:u12|windowValue5[4][10]                                                                                                                                                                                                                                                                       ; 14      ;
; I2C_CCD_Config:u10|always1~2                                                                                                                                                                                                                                                                          ; 14      ;
; I2C_CCD_Config:u10|senosr_exposure[3]~35                                                                                                                                                                                                                                                              ; 14      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; 14      ;
; rCCD_LVAL                                                                                                                                                                                                                                                                                             ; 13      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; 13      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                    ; 13      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                                                                                                                    ; 13      ;
; VGA_Controller:u1|Equal0~3                                                                                                                                                                                                                                                                            ; 13      ;
; VGA_Controller:u1|LessThan4~4                                                                                                                                                                                                                                                                         ; 13      ;
; VGA_Controller:u1|always0~0                                                                                                                                                                                                                                                                           ; 13      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                          ; 12      ;
; VGA_Controller:u1|LessThan8~4                                                                                                                                                                                                                                                                         ; 12      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; 12      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; 12      ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[6]                                                                                                                                                                                                                                                    ; 12      ;
; Sdram_Control_4Port:u9|command:command1|rw_flag~0                                                                                                                                                                                                                                                     ; 12      ;
; Sdram_Control_4Port:u9|Equal6~0                                                                                                                                                                                                                                                                       ; 12      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                              ; 12      ;
; VGA_Controller:u1|LessThan6~2                                                                                                                                                                                                                                                                         ; 12      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                              ; 12      ;
; VGA_Controller:u1|oVGA_R~0                                                                                                                                                                                                                                                                            ; 12      ;
; histogram:u7|tempGrey[10]                                                                                                                                                                                                                                                                             ; 12      ;
; CCD_Capture:u3|X_Cont[4]                                                                                                                                                                                                                                                                              ; 12      ;
; SW[8]                                                                                                                                                                                                                                                                                                 ; 11      ;
; Entropy:u12|windowValue5[4][9]                                                                                                                                                                                                                                                                        ; 11      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                                                              ; 11      ;
; RAW2RGB:u4|mCCD_G[11]~0                                                                                                                                                                                                                                                                               ; 11      ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[31]                                                                                                                                                                                                                                                             ; 11      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; 11      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                              ; 11      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; 11      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                              ; 11      ;
; Entropy:u12|columnSize[14][1]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[14][0]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[15][1]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[15][0]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[12][1]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[12][0]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[13][1]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[13][0]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[10][1]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[10][0]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[11][1]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[11][0]                                                                                                                                                                                                                                                                         ; 11      ;
; Entropy:u12|columnSize[8][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[8][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[9][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[9][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[6][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[6][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[7][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[7][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[4][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[4][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[5][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[5][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[2][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[2][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[3][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[3][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[0][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[0][0]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[1][1]                                                                                                                                                                                                                                                                          ; 11      ;
; Entropy:u12|columnSize[1][0]                                                                                                                                                                                                                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                       ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]~0                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                       ; 10      ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_59h:cntr3|counter_reg_bit6a[9]~0                                                                                                                                                                                             ; 10      ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|cout_actual                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_79h:cntr3|counter_reg_bit6a[9]~0                                                                                                                                                                                             ; 10      ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|cout_actual                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine3[3][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine2[3][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine2[2][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine3[0][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine3[2][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine3[1][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine2[1][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine2[0][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine1[3][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine1[1][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine1[0][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine1[2][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine4[1][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine4[0][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine4[3][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine4[2][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine5[0][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine5[2][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine5[1][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Entropy:u12|windowLine5[3][11]                                                                                                                                                                                                                                                                        ; 10      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                             ; 10      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                             ; 10      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; 10      ;
; Sdram_Control_4Port:u9|command:command1|always0~5                                                                                                                                                                                                                                                     ; 10      ;
; Sdram_Control_4Port:u9|ST[1]~3                                                                                                                                                                                                                                                                        ; 10      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; 10      ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                 ; 10      ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; 10      ;
; Sdram_Control_4Port:u9|ST[1]                                                                                                                                                                                                                                                                          ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                       ; 9       ;
; Sdram_Control_4Port:u9|ST[1]~16                                                                                                                                                                                                                                                                       ; 9       ;
; Entropy:u12|windowValue3[4][11]                                                                                                                                                                                                                                                                       ; 9       ;
; Entropy:u12|windowLine3[3][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine2[3][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine2[2][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine3[0][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowValue2[4][11]                                                                                                                                                                                                                                                                       ; 9       ;
; Entropy:u12|windowLine3[2][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine3[1][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine2[1][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine2[0][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowValue1[4][11]                                                                                                                                                                                                                                                                       ; 9       ;
; Entropy:u12|windowLine1[3][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine1[1][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine1[0][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine1[2][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine4[1][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine4[0][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine4[3][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine4[2][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine5[0][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine5[2][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine5[1][8]                                                                                                                                                                                                                                                                         ; 9       ;
; Entropy:u12|windowLine5[3][8]                                                                                                                                                                                                                                                                         ; 9       ;
; I2C_CCD_Config:u10|mI2C_GO                                                                                                                                                                                                                                                                            ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u9|command:command1|command_done                                                                                                                                                                                                                                                  ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; 9       ;
; RAW2RGB:u4|oGrey[11]~22                                                                                                                                                                                                                                                                               ; 9       ;
; Sdram_Control_4Port:u9|command:command1|do_refresh                                                                                                                                                                                                                                                    ; 9       ;
; Sdram_Control_4Port:u9|command:command1|do_precharge                                                                                                                                                                                                                                                  ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~1                                                                                                                                    ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                       ; 8       ;
; SW[0]~_wirecell                                                                                                                                                                                                                                                                                       ; 8       ;
; Entropy:u12|process_0~856                                                                                                                                                                                                                                                                             ; 8       ;
; Entropy:u12|windowValue3[4][8]                                                                                                                                                                                                                                                                        ; 8       ;
; Entropy:u12|windowValue2[4][8]                                                                                                                                                                                                                                                                        ; 8       ;
; Entropy:u12|windowValue1[4][8]                                                                                                                                                                                                                                                                        ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                             ; 8       ;
; MIPS:u11|Execute:EXE|Equal3~0                                                                                                                                                                                                                                                                         ; 8       ;
; MIPS:u11|Ifetch:IFE|PC[9]~0                                                                                                                                                                                                                                                                           ; 8       ;
; Sdram_Control_4Port:u9|Equal5~3                                                                                                                                                                                                                                                                       ; 8       ;
; MIPS:u11|Idecode:ID|Add0~4                                                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[9]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[8]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[7]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[6]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[5]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[4]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[3]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[2]                                                                                                                                                                                                                                                                    ; 8       ;
; MIPS:u11|Idecode:ID|Add0~0                                                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u11|ID_EX:IDtoEX|RtE[4]                                                                                                                                                                                                                                                                          ; 8       ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[28]                                                                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u9|Equal5~2                                                                                                                                                                                                                                                                       ; 8       ;
; histogram:u7|LessThan38~0                                                                                                                                                                                                                                                                             ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[9]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[8]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[7]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[6]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[5]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[4]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[3]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[2]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[1]                                                                                                                                                                                                          ; 8       ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|cntr_hpf:cntr1|safe_q[0]                                                                                                                                                                                                          ; 8       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[9]                                                                                                                                                                                                                                       ; 8       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                                                                                                                                                              ; 8       ;
; MIPS:u11|counter[15]                                                                                                                                                                                                                                                                                  ; 8       ;
; MIPS:u11|counter[14]                                                                                                                                                                                                                                                                                  ; 8       ;
; MIPS:u11|counter[13]                                                                                                                                                                                                                                                                                  ; 8       ;
; MIPS:u11|counter[12]                                                                                                                                                                                                                                                                                  ; 8       ;
; MIPS:u11|counter[11]                                                                                                                                                                                                                                                                                  ; 8       ;
; MIPS:u11|counter[10]                                                                                                                                                                                                                                                                                  ; 8       ;
; MIPS:u11|counter[9]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[8]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[7]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[6]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[5]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[4]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[3]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[2]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[1]                                                                                                                                                                                                                                                                                   ; 8       ;
; MIPS:u11|counter[0]                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; 7       ;
; histogram:u7|LessThan44~0                                                                                                                                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|command:command1|command_delay[0]                                                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u9|mWR_DONE                                                                                                                                                                                                                                                                       ; 7       ;
; Sdram_Control_4Port:u9|mRD_DONE                                                                                                                                                                                                                                                                       ; 7       ;
; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[4]                                                                                                                                                                                                                                                                  ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u9|ST[2]                                                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u9|ST[8]                                                                                                                                                                                                                                                                          ; 7       ;
; RAW2RGB:u4|oGrey[8]~16                                                                                                                                                                                                                                                                                ; 7       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                                                                                                                                                              ; 7       ;
; CCD_Capture:u3|X_Cont[15]                                                                                                                                                                                                                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:done                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_trigger_processed                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                        ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                 ; 6       ;
; I2C_CCD_Config:u10|LUT_INDEX[5]~7                                                                                                                                                                                                                                                                     ; 6       ;
; I2C_CCD_Config:u10|Mux14~0                                                                                                                                                                                                                                                                            ; 6       ;
; histogram:u7|process_0~39                                                                                                                                                                                                                                                                             ; 6       ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD_COUNTER[4]~1                                                                                                                                                                                                                                                  ; 6       ;
; Mux:u8|oRed[10]~25                                                                                                                                                                                                                                                                                    ; 6       ;
; Mux:u8|oRed[10]~24                                                                                                                                                                                                                                                                                    ; 6       ;
; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                                                                                                                                                             ; 6       ;
; MIPS:u11|Execute:EXE|ALU_Result[19]~80                                                                                                                                                                                                                                                                ; 6       ;
; MIPS:u11|Hazard_Unit:HU|ForwardAE~8                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|ID_EX:IDtoEX|RsE[4]                                                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[26]~0                                                                                                                                                                                                                                                           ; 6       ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SDO                                                                                                                                                                                                                                                              ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[20]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[19]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[18]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[17]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[16]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[15]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[14]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[13]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[12]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[11]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[10]                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[1]                                                                                                                                                                                                                                                                    ; 6       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[0]                                                                                                                                                                                                                                                                    ; 6       ;
; MIPS:u11|ID_EX:IDtoEX|RtE[2]                                                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u11|ID_EX:IDtoEX|RtE[3]                                                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u11|ID_EX:IDtoEX|RtE[0]                                                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u11|ID_EX:IDtoEX|RtE[1]                                                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u11|control:CTL|Equal0~0                                                                                                                                                                                                                                                                         ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                                                                                                                                              ; 6       ;
; histogram:u7|LessThan35~0                                                                                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[2]                                                                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[3]                                                                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[15]                                                                                                                                                                                                                                      ; 6       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[14]                                                                                                                                                                                                                                      ; 6       ;
; CLOCK_50                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rbi:auto_generated|counter_reg_bit1a[4]~0 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize|dffs[0]                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                 ; 5       ;
; I2C_CCD_Config:u10|mI2C_DATA[15]~3                                                                                                                                                                                                                                                                    ; 5       ;
; I2C_CCD_Config:u10|Mux10~0                                                                                                                                                                                                                                                                            ; 5       ;
; I2C_CCD_Config:u10|Mux12~6                                                                                                                                                                                                                                                                            ; 5       ;
; I2C_CCD_Config:u10|I2C_Controller:u0|END                                                                                                                                                                                                                                                              ; 5       ;
; histogram:u7|LessThan47~1                                                                                                                                                                                                                                                                             ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|PM_STOP                                                                                                                                                                                                                                                                        ; 5       ;
; Sdram_Control_4Port:u9|Equal4~0                                                                                                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u9|mRD                                                                                                                                                                                                                                                                            ; 5       ;
; MIPS:u11|Idecode:ID|Add0~7                                                                                                                                                                                                                                                                            ; 5       ;
; MIPS:u11|Idecode:ID|PCSrcD                                                                                                                                                                                                                                                                            ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[31]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[30]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[29]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[28]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[27]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[26]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[25]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[24]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[23]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[22]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[21]                                                                                                                                                                                                                                                                   ; 5       ;
; MIPS:u11|Idecode:ID|Add0~2                                                                                                                                                                                                                                                                            ; 5       ;
; MIPS:u11|ID_EX:IDtoEX|RegDstE                                                                                                                                                                                                                                                                         ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[2]                                                                                                                                                                                                                                                                  ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[3]                                                                                                                                                                                                                                                                  ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[0]                                                                                                                                                                                                                                                                  ; 5       ;
; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[1]                                                                                                                                                                                                                                                                  ; 5       ;
; MIPS:u11|IF_ID:IFtoID|Instruction_out[29]                                                                                                                                                                                                                                                             ; 5       ;
; Sdram_Control_4Port:u9|Read                                                                                                                                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u9|Write                                                                                                                                                                                                                                                                          ; 5       ;
; Sdram_Control_4Port:u9|Equal7~0                                                                                                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[8]                                                                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[7]                                                                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[4]                                                                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[5]                                                                                                                                                                                                                                       ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[11]                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[10]                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[9]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[8]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[5]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[3]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[18]                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]                                                                                                                                                                      ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[7]                                                                                                                                                                      ; 5       ;
; Reset_Delay:u2|Cont[24]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Controller:u1|V_Cont[9]                                                                                                                                                                                                                                                                           ; 5       ;
; VGA_Controller:u1|V_Cont[1]                                                                                                                                                                                                                                                                           ; 5       ;
; VGA_Controller:u1|H_Cont[9]                                                                                                                                                                                                                                                                           ; 5       ;
; VGA_Controller:u1|H_Cont[8]                                                                                                                                                                                                                                                                           ; 5       ;
; VGA_Controller:u1|H_Cont[7]                                                                                                                                                                                                                                                                           ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~18                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~8                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|counter_reg_bit1a[3]~0                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|storage_enable_delay_reg[3]                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                 ; 4       ;
; GPIO_1[23]~34                                                                                                                                                                                                                                                                                         ; 4       ;
; histogram:u7|grey_array[1][19]~991                                                                                                                                                                                                                                                                    ; 4       ;
; histogram:u7|grey_array[11][19]~990                                                                                                                                                                                                                                                                   ; 4       ;
; histogram:u7|grey_array[15][17]~989                                                                                                                                                                                                                                                                   ; 4       ;
; histogram:u7|grey_array[15][17]~988                                                                                                                                                                                                                                                                   ; 4       ;
; Entropy:u12|process_0~966                                                                                                                                                                                                                                                                             ; 4       ;
; Entropy:u12|process_0~938                                                                                                                                                                                                                                                                             ; 4       ;
; Entropy:u12|process_0~886                                                                                                                                                                                                                                                                             ; 4       ;
; Entropy:u12|process_0~882                                                                                                                                                                                                                                                                             ; 4       ;
; Entropy:u12|process_0~833                                                                                                                                                                                                                                                                             ; 4       ;
; Entropy:u12|windowValue4[4][9]                                                                                                                                                                                                                                                                        ; 4       ;
; Entropy:u12|windowValue4[4][10]                                                                                                                                                                                                                                                                       ; 4       ;
; Entropy:u12|windowValue5[4][8]                                                                                                                                                                                                                                                                        ; 4       ;
; histogram:u7|grey_array[6][3]~617                                                                                                                                                                                                                                                                     ; 4       ;
; histogram:u7|grey_array[14][1]~452                                                                                                                                                                                                                                                                    ; 4       ;
; histogram:u7|grey_array[15][17]~369                                                                                                                                                                                                                                                                   ; 4       ;
; I2C_CCD_Config:u10|LessThan3~1                                                                                                                                                                                                                                                                        ; 4       ;
; I2C_CCD_Config:u10|mSetup_ST.0001                                                                                                                                                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                                                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|command:command1|rp_shift[2]~1                                                                                                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[0]                                                                                                                                                                                                                                       ; 4       ;
; I2C_CCD_Config:u10|Equal4~7                                                                                                                                                                                                                                                                           ; 4       ;
; I2C_CCD_Config:u10|Equal4~4                                                                                                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                                                                                                                                                                  ; 4       ;
; MIPS:u11|Execute:EXE|Ainput[19]~25                                                                                                                                                                                                                                                                    ; 4       ;
; MIPS:u11|Execute:EXE|Ainput[21]~21                                                                                                                                                                                                                                                                    ; 4       ;
; MIPS:u11|Execute:EXE|Ainput[23]~17                                                                                                                                                                                                                                                                    ; 4       ;
; MIPS:u11|Execute:EXE|Ainput[25]~13                                                                                                                                                                                                                                                                    ; 4       ;
; MIPS:u11|Execute:EXE|Ainput[27]~9                                                                                                                                                                                                                                                                     ; 4       ;
; MIPS:u11|Execute:EXE|Ainput[29]~5                                                                                                                                                                                                                                                                     ; 4       ;
; MIPS:u11|control:CTL|Equal1~0                                                                                                                                                                                                                                                                         ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                                                                                                                                   ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                                                                                                                                                                        ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                                                                                                                                   ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                                                                                                                                   ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                                                                                                                                                                        ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                                                                                                                                   ; 4       ;
; Sdram_Control_4Port:u9|Equal2~0                                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|mWR                                                                                                                                                                                                                                                                            ; 4       ;
; CCD_Capture:u3|oInterrupt~0                                                                                                                                                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]                                                                                                                                           ; 4       ;
; VGA_Controller:u1|oRequest                                                                                                                                                                                                                                                                            ; 4       ;
; CCD_Capture:u3|mCCD_LVAL                                                                                                                                                                                                                                                                              ; 4       ;
; CCD_Capture:u3|LessThan0~1                                                                                                                                                                                                                                                                            ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[9]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[8]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[7]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[6]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[5]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[4]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[3]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[2]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[1]                                                                                                                                                                                                          ; 4       ;
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|cntr_fpf:cntr1|safe_q[0]                                                                                                                                                                                                          ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[5]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[4]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[3]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[6]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[13]                                                                                                                                                                                                                                                                ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[7]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[11]                                                                                                                                                                                                                                                                ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[12]                                                                                                                                                                                                                                                                ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[15]                                                                                                                                                                                                                                                                ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[8]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[9]                                                                                                                                                                                                                                                                 ; 4       ;
; I2C_CCD_Config:u10|senosr_exposure[10]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[6]                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u9|control_interface:control1|init_timer[13]                                                                                                                                                                                                                                      ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[23]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[22]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[21]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[20]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[14]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[17]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[15]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[16]                                                                                                                                                                     ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[19]                                                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_2~16                                                                                                                                                                                               ; 4       ;
; Reset_Delay:u2|Cont[21]                                                                                                                                                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[0]                                                                                                                                                                                                                                                                           ; 4       ;
; VGA_Controller:u1|H_Cont[6]                                                                                                                                                                                                                                                                           ; 4       ;
; VGA_Controller:u1|H_Cont[5]                                                                                                                                                                                                                                                                           ; 4       ;
; CCD_Capture:u3|Y_Cont[7]                                                                                                                                                                                                                                                                              ; 4       ;
; CCD_Capture:u3|Y_Cont[6]                                                                                                                                                                                                                                                                              ; 4       ;
; CCD_Capture:u3|Y_Cont[5]                                                                                                                                                                                                                                                                              ; 4       ;
; CCD_Capture:u3|Y_Cont[4]                                                                                                                                                                                                                                                                              ; 4       ;
; CCD_Capture:u3|Y_Cont[3]                                                                                                                                                                                                                                                                              ; 4       ;
; CCD_Capture:u3|Y_Cont[2]                                                                                                                                                                                                                                                                              ; 4       ;
; SW[7]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[6]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[5]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[4]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[3]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[2]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[1]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[0]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|buffer_enable_out~0                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:base_address[0]                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[29]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[28]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[27]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[26]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[25]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[24]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[18]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[17]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable                                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rbi:auto_generated|safe_q[1]              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rbi:auto_generated|safe_q[0]              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|safe_q[0]                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|safe_q[0]                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|safe_q[2]                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|safe_q[1]                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|safe_q[3]                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~8                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                      ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|altsyncram_u3b1:altsyncram2|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 636          ; 4            ; 636          ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 2544  ; 636                         ; 4                           ; 636                         ; 4                           ; 2544                ; 1    ; None        ; M4K_X41_Y11                                                                                                                                                ;
; Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|altsyncram_07b1:altsyncram2|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 638          ; 12           ; 638          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 7656  ; 638                         ; 12                          ; 638                         ; 12                          ; 7656                ; 3    ; None        ; M4K_X41_Y24, M4K_X41_Y23, M4K_X41_Y22                                                                                                                      ;
; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ALTSYNCRAM                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; program.hex ; M4K_X17_Y5, M4K_X17_Y7                                                                                                                                     ;
; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Single Port      ; Dual Clocks  ; 256          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; dmemory.hex ; M4K_X17_Y8, M4K_X17_Y9                                                                                                                                     ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672 ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 12   ; None        ; M4K_X41_Y14, M4K_X41_Y12, M4K_X17_Y12, M4K_X41_Y15, M4K_X17_Y13, M4K_X41_Y19, M4K_X41_Y16, M4K_X17_Y16, M4K_X41_Y13, M4K_X41_Y18, M4K_X17_Y15, M4K_X41_Y17 ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                      ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None        ; M4K_X41_Y8                                                                                                                                                 ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                      ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; None        ; M4K_X41_Y7                                                                                                                                                 ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                     ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None        ; M4K_X17_Y1, M4K_X17_Y2                                                                                                                                     ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                     ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None        ; M4K_X41_Y5, M4K_X41_Y6                                                                                                                                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mp14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 31           ; 128          ; 31           ; yes                    ; no                      ; yes                    ; no                      ; 3968  ; 128                         ; 31                          ; 128                         ; 31                          ; 3968                ; 1    ; None        ; M4K_X17_Y22                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 10,438 / 54,004 ( 19 % ) ;
; C16 interconnects           ; 60 / 2,100 ( 3 % )       ;
; C4 interconnects            ; 4,663 / 36,000 ( 13 % )  ;
; Direct links                ; 2,308 / 54,004 ( 4 % )   ;
; Global clocks               ; 16 / 16 ( 100 % )        ;
; Local interconnects         ; 4,509 / 18,752 ( 24 % )  ;
; R24 interconnects           ; 175 / 1,900 ( 9 % )      ;
; R4 interconnects            ; 5,652 / 46,920 ( 12 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.98) ; Number of LABs  (Total = 699) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 24                            ;
; 3                                           ; 8                             ;
; 4                                           ; 38                            ;
; 5                                           ; 17                            ;
; 6                                           ; 11                            ;
; 7                                           ; 14                            ;
; 8                                           ; 32                            ;
; 9                                           ; 25                            ;
; 10                                          ; 57                            ;
; 11                                          ; 26                            ;
; 12                                          ; 36                            ;
; 13                                          ; 33                            ;
; 14                                          ; 43                            ;
; 15                                          ; 52                            ;
; 16                                          ; 269                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 699) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 109                           ;
; 1 Clock                            ; 534                           ;
; 1 Clock enable                     ; 250                           ;
; 1 Sync. clear                      ; 49                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 194                           ;
; 2 Clocks                           ; 44                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.16) ; Number of LABs  (Total = 699) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 14                            ;
; 2                                            ; 19                            ;
; 3                                            ; 10                            ;
; 4                                            ; 15                            ;
; 5                                            ; 17                            ;
; 6                                            ; 34                            ;
; 7                                            ; 8                             ;
; 8                                            ; 6                             ;
; 9                                            ; 13                            ;
; 10                                           ; 23                            ;
; 11                                           ; 24                            ;
; 12                                           ; 29                            ;
; 13                                           ; 15                            ;
; 14                                           ; 24                            ;
; 15                                           ; 24                            ;
; 16                                           ; 42                            ;
; 17                                           ; 15                            ;
; 18                                           ; 33                            ;
; 19                                           ; 25                            ;
; 20                                           ; 49                            ;
; 21                                           ; 31                            ;
; 22                                           ; 33                            ;
; 23                                           ; 26                            ;
; 24                                           ; 27                            ;
; 25                                           ; 18                            ;
; 26                                           ; 22                            ;
; 27                                           ; 19                            ;
; 28                                           ; 27                            ;
; 29                                           ; 12                            ;
; 30                                           ; 13                            ;
; 31                                           ; 10                            ;
; 32                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.80) ; Number of LABs  (Total = 699) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 46                            ;
; 2                                               ; 70                            ;
; 3                                               ; 26                            ;
; 4                                               ; 73                            ;
; 5                                               ; 37                            ;
; 6                                               ; 57                            ;
; 7                                               ; 41                            ;
; 8                                               ; 42                            ;
; 9                                               ; 33                            ;
; 10                                              ; 66                            ;
; 11                                              ; 44                            ;
; 12                                              ; 41                            ;
; 13                                              ; 23                            ;
; 14                                              ; 35                            ;
; 15                                              ; 25                            ;
; 16                                              ; 25                            ;
; 17                                              ; 6                             ;
; 18                                              ; 7                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.83) ; Number of LABs  (Total = 699) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 16                            ;
; 3                                            ; 38                            ;
; 4                                            ; 38                            ;
; 5                                            ; 19                            ;
; 6                                            ; 23                            ;
; 7                                            ; 44                            ;
; 8                                            ; 45                            ;
; 9                                            ; 35                            ;
; 10                                           ; 36                            ;
; 11                                           ; 44                            ;
; 12                                           ; 24                            ;
; 13                                           ; 30                            ;
; 14                                           ; 33                            ;
; 15                                           ; 28                            ;
; 16                                           ; 23                            ;
; 17                                           ; 24                            ;
; 18                                           ; 9                             ;
; 19                                           ; 9                             ;
; 20                                           ; 19                            ;
; 21                                           ; 9                             ;
; 22                                           ; 19                            ;
; 23                                           ; 8                             ;
; 24                                           ; 8                             ;
; 25                                           ; 14                            ;
; 26                                           ; 17                            ;
; 27                                           ; 22                            ;
; 28                                           ; 10                            ;
; 29                                           ; 9                             ;
; 30                                           ; 23                            ;
; 31                                           ; 17                            ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Jun 17 10:55:17 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE1_D5M -c DE1_D5M
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "DE1_D5M"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:u6|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -135 degrees (-3000 ps) for sdram_pll:u6|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 302 total pins
    Info (169086): Pin SD_DAT not assigned to an exact location on the device
    Info (169086): Pin SD_DAT3 not assigned to an exact location on the device
    Info (169086): Pin SD_CMD not assigned to an exact location on the device
    Info (169086): Pin FL_CE_N not assigned to an exact location on the device
    Info (169086): Pin SD_CLK not assigned to an exact location on the device
    Info (169086): Pin VGA_R[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[9] not assigned to an exact location on the device
    Info (169086): Pin auto_stp_external_clock_0 not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332174): Ignored filter at SDC1.sdc(2): GPIO_1[0]] could not be matched with a port
Warning (332049): Ignored create_clock at SDC1.sdc(2): Argument <targets> is an empty collection
    Info (332050): create_clock -name {pix_clk} -period 40.000 [get_ports {GPIO_1[0]]}]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {u6|altpll_component|pll|clk[0]} {u6|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -phase -135.00 -duty_cycle 50.00 -name {u6|altpll_component|pll|clk[1]} {u6|altpll_component|pll|clk[1]}
Warning (332060): Node: GPIO_1[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: rClk[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u10|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: auto_stp_external_clock_0 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000          clk
    Info (332111):    8.000 u6|altpll_component|pll|clk[0]
    Info (332111):    8.000 u6|altpll_component|pll|clk[1]
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rClk[0]
        Info (176357): Destination node I2C_CCD_Config:u10|mI2C_CTRL_CLK
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node auto_stp_external_clock_0 (placed in PIN M18 (LVDS78p, DPCLK6/DQS1R/CQ1R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rClk[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node GPIO_1[16]
        Info (176357): Destination node rClk[0]~0
Info (176353): Automatically promoted node I2C_CCD_Config:u10|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u10|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u10|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node SW[7] (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LEDR[7]
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[29]
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[29]
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u9|RD_MASK[0]~1
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0
        Info (176357): Destination node Sdram_Control_4Port:u9|rWR1_ADDR[12]~17
        Info (176357): Destination node Sdram_Control_4Port:u9|rWR1_ADDR[12]~20
        Info (176357): Destination node Sdram_Control_4Port:u9|rRD2_ADDR[8]~19
        Info (176357): Destination node Sdram_Control_4Port:u9|rRD2_ADDR[8]~20
        Info (176357): Destination node Sdram_Control_4Port:u9|rWR2_ADDR[18]~19
        Info (176357): Destination node Sdram_Control_4Port:u9|rWR2_ADDR[18]~20
        Info (176357): Destination node Sdram_Control_4Port:u9|rRD1_ADDR[20]~17
        Info (176357): Destination node Sdram_Control_4Port:u9|rRD1_ADDR[20]~20
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~6
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node histogram:u7|tempGrey[10]
        Info (176357): Destination node GPIO_1[17]
        Info (176357): Destination node RAW2RGB:u4|oDVAL~0
        Info (176357): Destination node RAW2RGB:u4|mDATAd_1[4]~0
        Info (176357): Destination node RAW2RGB:u4|mDATAd_0[4]~0
        Info (176357): Destination node RAW2RGB:u4|mCCD_R[6]~35
        Info (176357): Destination node RAW2RGB:u4|mCCD_R[6]~36
        Info (176357): Destination node RAW2RGB:u4|mDATAd_1[3]~1
        Info (176357): Destination node RAW2RGB:u4|mDATAd_0[3]~1
        Info (176357): Destination node RAW2RGB:u4|mDATAd_1[2]~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Entropy:u12|altshift_taps:line3_rtl_0|shift_taps_v2n:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node Entropy:u12|altshift_taps:line2_rtl_0|shift_taps_43n:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
    Extra Info (176218): Packed 14 registers into blocks of type I/O
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 23 (unused VREF, 3.3V VCCIO, 0 input, 20 output, 3 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 35 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  2 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 274 output pins without output pin load capacitance assignment
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 102 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/QUARTUS/13.6/13.6/DE1_CAMERA/DE1_D5M.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 624 megabytes
    Info: Processing ended: Sun Jun 17 10:56:31 2018
    Info: Elapsed time: 00:01:14
    Info: Total CPU time (on all processors): 00:01:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/QUARTUS/13.6/13.6/DE1_CAMERA/DE1_D5M.fit.smsg.


