
attiny1614_accsupervisor.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00803800  00000cc0  00000d54  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000cc0  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000040  00803804  00803804  00000d58  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000d58  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000d88  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000140  00000000  00000000  00000dc8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00003679  00000000  00000000  00000f08  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00001d1c  00000000  00000000  00004581  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000c19  00000000  00000000  0000629d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000340  00000000  00000000  00006eb8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00001c52  00000000  00000000  000071f8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000c17  00000000  00000000  00008e4a  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000110  00000000  00000000  00009a61  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__ctors_end>
   4:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
   8:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
   c:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  10:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  14:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  18:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  1c:	0c 94 5d 00 	jmp	0xba	; 0xba <__vector_7>
  20:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  24:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  28:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  2c:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  30:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  34:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  38:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  3c:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  40:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  44:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  48:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  4c:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  50:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  54:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  58:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  5c:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  60:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  64:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  68:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  6c:	0c 94 94 00 	jmp	0x128	; 0x128 <__vector_27>
  70:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  74:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>
  78:	0c 94 5b 00 	jmp	0xb6	; 0xb6 <__bad_interrupt>

0000007c <__ctors_end>:
  7c:	11 24       	eor	r1, r1
  7e:	1f be       	out	0x3f, r1	; 63
  80:	cf ef       	ldi	r28, 0xFF	; 255
  82:	cd bf       	out	0x3d, r28	; 61
  84:	df e3       	ldi	r29, 0x3F	; 63
  86:	de bf       	out	0x3e, r29	; 62

00000088 <__do_copy_data>:
  88:	18 e3       	ldi	r17, 0x38	; 56
  8a:	a0 e0       	ldi	r26, 0x00	; 0
  8c:	b8 e3       	ldi	r27, 0x38	; 56
  8e:	e0 ec       	ldi	r30, 0xC0	; 192
  90:	fc e0       	ldi	r31, 0x0C	; 12
  92:	02 c0       	rjmp	.+4      	; 0x98 <__do_copy_data+0x10>
  94:	05 90       	lpm	r0, Z+
  96:	0d 92       	st	X+, r0
  98:	a4 30       	cpi	r26, 0x04	; 4
  9a:	b1 07       	cpc	r27, r17
  9c:	d9 f7       	brne	.-10     	; 0x94 <__do_copy_data+0xc>

0000009e <__do_clear_bss>:
  9e:	28 e3       	ldi	r18, 0x38	; 56
  a0:	a4 e0       	ldi	r26, 0x04	; 4
  a2:	b8 e3       	ldi	r27, 0x38	; 56
  a4:	01 c0       	rjmp	.+2      	; 0xa8 <.do_clear_bss_start>

000000a6 <.do_clear_bss_loop>:
  a6:	1d 92       	st	X+, r1

000000a8 <.do_clear_bss_start>:
  a8:	a4 34       	cpi	r26, 0x44	; 68
  aa:	b2 07       	cpc	r27, r18
  ac:	e1 f7       	brne	.-8      	; 0xa6 <.do_clear_bss_loop>
  ae:	0e 94 6d 02 	call	0x4da	; 0x4da <main>
  b2:	0c 94 5e 06 	jmp	0xcbc	; 0xcbc <_exit>

000000b6 <__bad_interrupt>:
  b6:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000ba <__vector_7>:
}

int isAdcOn()
{
	return _gpio_status & GPIO_ADC_MASK;
}
  ba:	1f 92       	push	r1
  bc:	0f 92       	push	r0
  be:	0f b6       	in	r0, 0x3f	; 63
  c0:	0f 92       	push	r0
  c2:	11 24       	eor	r1, r1
  c4:	2f 93       	push	r18
  c6:	3f 93       	push	r19
  c8:	4f 93       	push	r20
  ca:	5f 93       	push	r21
  cc:	6f 93       	push	r22
  ce:	7f 93       	push	r23
  d0:	8f 93       	push	r24
  d2:	9f 93       	push	r25
  d4:	af 93       	push	r26
  d6:	bf 93       	push	r27
  d8:	ef 93       	push	r30
  da:	ff 93       	push	r31
  dc:	81 e0       	ldi	r24, 0x01	; 1
  de:	80 93 53 01 	sts	0x0153, r24	; 0x800153 <__TEXT_REGION_LENGTH__+0x700153>
  e2:	0e 94 23 04 	call	0x846	; 0x846 <incTick>
  e6:	80 91 05 38 	lds	r24, 0x3805	; 0x803805 <tx2_timeout>
  ea:	8f 31       	cpi	r24, 0x1F	; 31
  ec:	18 f0       	brcs	.+6      	; 0xf4 <__vector_7+0x3a>
  ee:	8e e1       	ldi	r24, 0x1E	; 30
  f0:	80 93 05 38 	sts	0x3805, r24	; 0x803805 <tx2_timeout>
  f4:	80 91 05 38 	lds	r24, 0x3805	; 0x803805 <tx2_timeout>
  f8:	88 23       	and	r24, r24
  fa:	29 f0       	breq	.+10     	; 0x106 <__vector_7+0x4c>
  fc:	80 91 05 38 	lds	r24, 0x3805	; 0x803805 <tx2_timeout>
 100:	81 50       	subi	r24, 0x01	; 1
 102:	80 93 05 38 	sts	0x3805, r24	; 0x803805 <tx2_timeout>
 106:	ff 91       	pop	r31
 108:	ef 91       	pop	r30
 10a:	bf 91       	pop	r27
 10c:	af 91       	pop	r26
 10e:	9f 91       	pop	r25
 110:	8f 91       	pop	r24
 112:	7f 91       	pop	r23
 114:	6f 91       	pop	r22
 116:	5f 91       	pop	r21
 118:	4f 91       	pop	r20
 11a:	3f 91       	pop	r19
 11c:	2f 91       	pop	r18
 11e:	0f 90       	pop	r0
 120:	0f be       	out	0x3f, r0	; 63
 122:	0f 90       	pop	r0
 124:	1f 90       	pop	r1
 126:	18 95       	reti

00000128 <__vector_27>:
 128:	1f 92       	push	r1
 12a:	0f 92       	push	r0
 12c:	0f b6       	in	r0, 0x3f	; 63
 12e:	0f 92       	push	r0
 130:	11 24       	eor	r1, r1
 132:	2f 93       	push	r18
 134:	3f 93       	push	r19
 136:	8f 93       	push	r24
 138:	9f 93       	push	r25
 13a:	ef 93       	push	r30
 13c:	ff 93       	push	r31
 13e:	1f c0       	rjmp	.+62     	; 0x17e <__vector_27+0x56>
 140:	80 91 01 08 	lds	r24, 0x0801	; 0x800801 <__TEXT_REGION_LENGTH__+0x700801>
 144:	81 fd       	sbrc	r24, 1
 146:	1b c0       	rjmp	.+54     	; 0x17e <__vector_27+0x56>
 148:	80 91 0e 38 	lds	r24, 0x380E	; 0x80380e <uart0_rbuf_wpnt>
 14c:	90 91 0f 38 	lds	r25, 0x380F	; 0x80380f <uart0_rbuf_wpnt+0x1>
 150:	9c 01       	movw	r18, r24
 152:	2f 5f       	subi	r18, 0xFF	; 255
 154:	3f 4f       	sbci	r19, 0xFF	; 255
 156:	20 93 0e 38 	sts	0x380E, r18	; 0x80380e <uart0_rbuf_wpnt>
 15a:	30 93 0f 38 	sts	0x380F, r19	; 0x80380f <uart0_rbuf_wpnt+0x1>
 15e:	20 91 00 08 	lds	r18, 0x0800	; 0x800800 <__TEXT_REGION_LENGTH__+0x700800>
 162:	fc 01       	movw	r30, r24
 164:	e0 5f       	subi	r30, 0xF0	; 240
 166:	f7 4c       	sbci	r31, 0xC7	; 199
 168:	20 83       	st	Z, r18
 16a:	80 91 0e 38 	lds	r24, 0x380E	; 0x80380e <uart0_rbuf_wpnt>
 16e:	90 91 0f 38 	lds	r25, 0x380F	; 0x80380f <uart0_rbuf_wpnt+0x1>
 172:	80 97       	sbiw	r24, 0x20	; 32
 174:	20 f0       	brcs	.+8      	; 0x17e <__vector_27+0x56>
 176:	10 92 0e 38 	sts	0x380E, r1	; 0x80380e <uart0_rbuf_wpnt>
 17a:	10 92 0f 38 	sts	0x380F, r1	; 0x80380f <uart0_rbuf_wpnt+0x1>
 17e:	80 91 01 08 	lds	r24, 0x0801	; 0x800801 <__TEXT_REGION_LENGTH__+0x700801>
 182:	88 23       	and	r24, r24
 184:	ec f2       	brlt	.-70     	; 0x140 <__vector_27+0x18>
 186:	20 91 0c 38 	lds	r18, 0x380C	; 0x80380c <uart0_rbuf_rpnt>
 18a:	30 91 0d 38 	lds	r19, 0x380D	; 0x80380d <uart0_rbuf_rpnt+0x1>
 18e:	80 91 0e 38 	lds	r24, 0x380E	; 0x80380e <uart0_rbuf_wpnt>
 192:	90 91 0f 38 	lds	r25, 0x380F	; 0x80380f <uart0_rbuf_wpnt+0x1>
 196:	28 17       	cp	r18, r24
 198:	39 07       	cpc	r19, r25
 19a:	99 f4       	brne	.+38     	; 0x1c2 <__vector_27+0x9a>
 19c:	80 91 0e 38 	lds	r24, 0x380E	; 0x80380e <uart0_rbuf_wpnt>
 1a0:	90 91 0f 38 	lds	r25, 0x380F	; 0x80380f <uart0_rbuf_wpnt+0x1>
 1a4:	01 96       	adiw	r24, 0x01	; 1
 1a6:	80 93 0c 38 	sts	0x380C, r24	; 0x80380c <uart0_rbuf_rpnt>
 1aa:	90 93 0d 38 	sts	0x380D, r25	; 0x80380d <uart0_rbuf_rpnt+0x1>
 1ae:	80 91 0c 38 	lds	r24, 0x380C	; 0x80380c <uart0_rbuf_rpnt>
 1b2:	90 91 0d 38 	lds	r25, 0x380D	; 0x80380d <uart0_rbuf_rpnt+0x1>
 1b6:	80 97       	sbiw	r24, 0x20	; 32
 1b8:	20 f0       	brcs	.+8      	; 0x1c2 <__vector_27+0x9a>
 1ba:	10 92 0c 38 	sts	0x380C, r1	; 0x80380c <uart0_rbuf_rpnt>
 1be:	10 92 0d 38 	sts	0x380D, r1	; 0x80380d <uart0_rbuf_rpnt+0x1>
 1c2:	ff 91       	pop	r31
 1c4:	ef 91       	pop	r30
 1c6:	9f 91       	pop	r25
 1c8:	8f 91       	pop	r24
 1ca:	3f 91       	pop	r19
 1cc:	2f 91       	pop	r18
 1ce:	0f 90       	pop	r0
 1d0:	0f be       	out	0x3f, r0	; 63
 1d2:	0f 90       	pop	r0
 1d4:	1f 90       	pop	r1
 1d6:	18 95       	reti

000001d8 <RTC_init>:
 1d8:	80 91 41 01 	lds	r24, 0x0141	; 0x800141 <__TEXT_REGION_LENGTH__+0x700141>
 1dc:	81 11       	cpse	r24, r1
 1de:	fc cf       	rjmp	.-8      	; 0x1d8 <RTC_init>
 1e0:	e0 e4       	ldi	r30, 0x40	; 64
 1e2:	f1 e0       	ldi	r31, 0x01	; 1
 1e4:	81 e0       	ldi	r24, 0x01	; 1
 1e6:	87 83       	std	Z+7, r24	; 0x07
 1e8:	85 83       	std	Z+5, r24	; 0x05
 1ea:	82 8b       	std	Z+18, r24	; 0x12
 1ec:	89 e4       	ldi	r24, 0x49	; 73
 1ee:	80 8b       	std	Z+16, r24	; 0x10
 1f0:	80 e0       	ldi	r24, 0x00	; 0
 1f2:	90 e0       	ldi	r25, 0x00	; 0
 1f4:	08 95       	ret

000001f6 <SLPCTRL_init>:
 1f6:	e0 e5       	ldi	r30, 0x50	; 80
 1f8:	f0 e0       	ldi	r31, 0x00	; 0
 1fa:	80 81       	ld	r24, Z
 1fc:	84 60       	ori	r24, 0x04	; 4
 1fe:	80 83       	st	Z, r24
 200:	80 81       	ld	r24, Z
 202:	81 60       	ori	r24, 0x01	; 1
 204:	80 83       	st	Z, r24
 206:	80 e0       	ldi	r24, 0x00	; 0
 208:	90 e0       	ldi	r25, 0x00	; 0
 20a:	08 95       	ret

0000020c <GPIO_init>:
 20c:	e0 e0       	ldi	r30, 0x00	; 0
 20e:	f4 e0       	ldi	r31, 0x04	; 4
 210:	80 81       	ld	r24, Z
 212:	88 60       	ori	r24, 0x08	; 8
 214:	80 83       	st	Z, r24
 216:	e0 e2       	ldi	r30, 0x20	; 32
 218:	f4 e0       	ldi	r31, 0x04	; 4
 21a:	80 81       	ld	r24, Z
 21c:	82 60       	ori	r24, 0x02	; 2
 21e:	80 83       	st	Z, r24
 220:	80 e0       	ldi	r24, 0x00	; 0
 222:	90 e0       	ldi	r25, 0x00	; 0
 224:	08 95       	ret

00000226 <USART0_init>:
 226:	0f 93       	push	r16
 228:	1f 93       	push	r17
 22a:	cf 93       	push	r28
 22c:	c0 91 24 11 	lds	r28, 0x1124	; 0x801124 <__TEXT_REGION_LENGTH__+0x701124>
 230:	e0 e0       	ldi	r30, 0x00	; 0
 232:	f2 e0       	ldi	r31, 0x02	; 2
 234:	21 81       	ldd	r18, Z+1	; 0x01
 236:	2e 7f       	andi	r18, 0xFE	; 254
 238:	21 83       	std	Z+1, r18	; 0x01
 23a:	e0 e2       	ldi	r30, 0x20	; 32
 23c:	f4 e0       	ldi	r31, 0x04	; 4
 23e:	20 81       	ld	r18, Z
 240:	27 7f       	andi	r18, 0xF7	; 247
 242:	20 83       	st	Z, r18
 244:	20 81       	ld	r18, Z
 246:	24 60       	ori	r18, 0x04	; 4
 248:	20 83       	st	Z, r18
 24a:	0e 94 41 05 	call	0xa82	; 0xa82 <__floatunsisf>
 24e:	20 e0       	ldi	r18, 0x00	; 0
 250:	30 e0       	ldi	r19, 0x00	; 0
 252:	40 e8       	ldi	r20, 0x80	; 128
 254:	51 e4       	ldi	r21, 0x41	; 65
 256:	0e 94 cf 05 	call	0xb9e	; 0xb9e <__mulsf3>
 25a:	9b 01       	movw	r18, r22
 25c:	ac 01       	movw	r20, r24
 25e:	64 e5       	ldi	r22, 0x54	; 84
 260:	73 e7       	ldi	r23, 0x73	; 115
 262:	8b e4       	ldi	r24, 0x4B	; 75
 264:	9d e4       	ldi	r25, 0x4D	; 77
 266:	0e 94 99 04 	call	0x932	; 0x932 <__divsf3>
 26a:	20 e0       	ldi	r18, 0x00	; 0
 26c:	30 e0       	ldi	r19, 0x00	; 0
 26e:	40 e0       	ldi	r20, 0x00	; 0
 270:	5f e3       	ldi	r21, 0x3F	; 63
 272:	0e 94 2d 04 	call	0x85a	; 0x85a <__addsf3>
 276:	0e 94 0b 05 	call	0xa16	; 0xa16 <__fixsfsi>
 27a:	9b 01       	movw	r18, r22
 27c:	ac 01       	movw	r20, r24
 27e:	ac 2f       	mov	r26, r28
 280:	cc 0f       	add	r28, r28
 282:	bb 0b       	sbc	r27, r27
 284:	bc 5f       	subi	r27, 0xFC	; 252
 286:	0e 94 3c 06 	call	0xc78	; 0xc78 <__mulshisi3>
 28a:	8b 01       	movw	r16, r22
 28c:	9c 01       	movw	r18, r24
 28e:	99 23       	and	r25, r25
 290:	24 f4       	brge	.+8      	; 0x29a <USART0_init+0x74>
 292:	01 50       	subi	r16, 0x01	; 1
 294:	1c 4f       	sbci	r17, 0xFC	; 252
 296:	2f 4f       	sbci	r18, 0xFF	; 255
 298:	3f 4f       	sbci	r19, 0xFF	; 255
 29a:	d9 01       	movw	r26, r18
 29c:	c8 01       	movw	r24, r16
 29e:	07 2e       	mov	r0, r23
 2a0:	7a e0       	ldi	r23, 0x0A	; 10
 2a2:	b5 95       	asr	r27
 2a4:	a7 95       	ror	r26
 2a6:	97 95       	ror	r25
 2a8:	87 95       	ror	r24
 2aa:	7a 95       	dec	r23
 2ac:	d1 f7       	brne	.-12     	; 0x2a2 <USART0_init+0x7c>
 2ae:	70 2d       	mov	r23, r0
 2b0:	e0 e0       	ldi	r30, 0x00	; 0
 2b2:	f8 e0       	ldi	r31, 0x08	; 8
 2b4:	80 87       	std	Z+8, r24	; 0x08
 2b6:	91 87       	std	Z+9, r25	; 0x09
 2b8:	80 e8       	ldi	r24, 0x80	; 128
 2ba:	85 83       	std	Z+5, r24	; 0x05
 2bc:	83 e0       	ldi	r24, 0x03	; 3
 2be:	87 83       	std	Z+7, r24	; 0x07
 2c0:	13 86       	std	Z+11, r1	; 0x0b
 2c2:	80 ec       	ldi	r24, 0xC0	; 192
 2c4:	86 83       	std	Z+6, r24	; 0x06
 2c6:	80 e0       	ldi	r24, 0x00	; 0
 2c8:	90 e0       	ldi	r25, 0x00	; 0
 2ca:	cf 91       	pop	r28
 2cc:	1f 91       	pop	r17
 2ce:	0f 91       	pop	r16
 2d0:	08 95       	ret

000002d2 <USART0_sendChar>:
 2d2:	90 91 04 08 	lds	r25, 0x0804	; 0x800804 <__TEXT_REGION_LENGTH__+0x700804>
 2d6:	95 ff       	sbrs	r25, 5
 2d8:	fc cf       	rjmp	.-8      	; 0x2d2 <USART0_sendChar>
 2da:	e0 e0       	ldi	r30, 0x00	; 0
 2dc:	f8 e0       	ldi	r31, 0x08	; 8
 2de:	94 81       	ldd	r25, Z+4	; 0x04
 2e0:	90 64       	ori	r25, 0x40	; 64
 2e2:	94 83       	std	Z+4, r25	; 0x04
 2e4:	82 83       	std	Z+2, r24	; 0x02
 2e6:	80 91 04 08 	lds	r24, 0x0804	; 0x800804 <__TEXT_REGION_LENGTH__+0x700804>
 2ea:	86 ff       	sbrs	r24, 6
 2ec:	fc cf       	rjmp	.-8      	; 0x2e6 <USART0_sendChar+0x14>
 2ee:	80 e0       	ldi	r24, 0x00	; 0
 2f0:	90 e0       	ldi	r25, 0x00	; 0
 2f2:	08 95       	ret

000002f4 <USART0_sendBuf>:
 2f4:	ef 92       	push	r14
 2f6:	ff 92       	push	r15
 2f8:	1f 93       	push	r17
 2fa:	cf 93       	push	r28
 2fc:	df 93       	push	r29
 2fe:	7c 01       	movw	r14, r24
 300:	16 2f       	mov	r17, r22
 302:	c0 e0       	ldi	r28, 0x00	; 0
 304:	d0 e0       	ldi	r29, 0x00	; 0
 306:	09 c0       	rjmp	.+18     	; 0x31a <USART0_sendBuf+0x26>
 308:	f7 01       	movw	r30, r14
 30a:	ec 0f       	add	r30, r28
 30c:	fd 1f       	adc	r31, r29
 30e:	60 e0       	ldi	r22, 0x00	; 0
 310:	70 e0       	ldi	r23, 0x00	; 0
 312:	80 81       	ld	r24, Z
 314:	0e 94 69 01 	call	0x2d2	; 0x2d2 <USART0_sendChar>
 318:	21 96       	adiw	r28, 0x01	; 1
 31a:	81 2f       	mov	r24, r17
 31c:	90 e0       	ldi	r25, 0x00	; 0
 31e:	c8 17       	cp	r28, r24
 320:	d9 07       	cpc	r29, r25
 322:	90 f3       	brcs	.-28     	; 0x308 <USART0_sendBuf+0x14>
 324:	df 91       	pop	r29
 326:	cf 91       	pop	r28
 328:	1f 91       	pop	r17
 32a:	ff 90       	pop	r15
 32c:	ef 90       	pop	r14
 32e:	08 95       	ret

00000330 <relayOn>:
 330:	80 91 0b 38 	lds	r24, 0x380B	; 0x80380b <_gpio_status>
 334:	81 60       	ori	r24, 0x01	; 1
 336:	80 93 0b 38 	sts	0x380B, r24	; 0x80380b <_gpio_status>
 33a:	e0 e2       	ldi	r30, 0x20	; 32
 33c:	f4 e0       	ldi	r31, 0x04	; 4
 33e:	84 81       	ldd	r24, Z+4	; 0x04
 340:	82 60       	ori	r24, 0x02	; 2
 342:	84 83       	std	Z+4, r24	; 0x04
 344:	08 95       	ret

00000346 <relayOff>:
 346:	80 91 0b 38 	lds	r24, 0x380B	; 0x80380b <_gpio_status>
 34a:	8e 7f       	andi	r24, 0xFE	; 254
 34c:	80 93 0b 38 	sts	0x380B, r24	; 0x80380b <_gpio_status>
 350:	e0 e2       	ldi	r30, 0x20	; 32
 352:	f4 e0       	ldi	r31, 0x04	; 4
 354:	84 81       	ldd	r24, Z+4	; 0x04
 356:	8d 7f       	andi	r24, 0xFD	; 253
 358:	84 83       	std	Z+4, r24	; 0x04
 35a:	08 95       	ret

0000035c <adcOn>:
 35c:	80 91 0b 38 	lds	r24, 0x380B	; 0x80380b <_gpio_status>
 360:	82 60       	ori	r24, 0x02	; 2
 362:	80 93 0b 38 	sts	0x380B, r24	; 0x80380b <_gpio_status>
 366:	e0 e0       	ldi	r30, 0x00	; 0
 368:	f4 e0       	ldi	r31, 0x04	; 4
 36a:	84 81       	ldd	r24, Z+4	; 0x04
 36c:	88 60       	ori	r24, 0x08	; 8
 36e:	84 83       	std	Z+4, r24	; 0x04
 370:	08 95       	ret

00000372 <adcOff>:
 372:	80 91 0b 38 	lds	r24, 0x380B	; 0x80380b <_gpio_status>
 376:	8d 7f       	andi	r24, 0xFD	; 253
 378:	80 93 0b 38 	sts	0x380B, r24	; 0x80380b <_gpio_status>
 37c:	e0 e0       	ldi	r30, 0x00	; 0
 37e:	f4 e0       	ldi	r31, 0x04	; 4
 380:	84 81       	ldd	r24, Z+4	; 0x04
 382:	87 7f       	andi	r24, 0xF7	; 247
 384:	84 83       	std	Z+4, r24	; 0x04
 386:	08 95       	ret

00000388 <isRelayOn>:
 388:	80 91 0b 38 	lds	r24, 0x380B	; 0x80380b <_gpio_status>
 38c:	81 70       	andi	r24, 0x01	; 1
 38e:	90 e0       	ldi	r25, 0x00	; 0
 390:	08 95       	ret

00000392 <ADC_init>:

int ADC_init(void)
{
	// No inversion, no pull-up, no int., dig. buffer disable on PA1 and PA2.
	PORTA.PIN1CTRL &= ~PORT_ISC_gm;
 392:	e0 e0       	ldi	r30, 0x00	; 0
 394:	f4 e0       	ldi	r31, 0x04	; 4
 396:	81 89       	ldd	r24, Z+17	; 0x11
 398:	88 7f       	andi	r24, 0xF8	; 248
 39a:	81 8b       	std	Z+17, r24	; 0x11
	PORTA.PIN2CTRL &= ~PORT_ISC_gm;
 39c:	82 89       	ldd	r24, Z+18	; 0x12
 39e:	88 7f       	andi	r24, 0xF8	; 248
 3a0:	82 8b       	std	Z+18, r24	; 0x12
	PORTA.PIN1CTRL |= PORT_ISC_INPUT_DISABLE_gc;
 3a2:	81 89       	ldd	r24, Z+17	; 0x11
 3a4:	84 60       	ori	r24, 0x04	; 4
 3a6:	81 8b       	std	Z+17, r24	; 0x11
	PORTA.PIN2CTRL |= PORT_ISC_INPUT_DISABLE_gc;
 3a8:	82 89       	ldd	r24, Z+18	; 0x12
 3aa:	84 60       	ori	r24, 0x04	; 4
 3ac:	82 8b       	std	Z+18, r24	; 0x12
	
	// No run in standby, full 10-bit resolution, no freerun, enable.
	ADC0.CTRLA = (1 & ADC_ENABLE_bm);
 3ae:	e0 e0       	ldi	r30, 0x00	; 0
 3b0:	f6 e0       	ldi	r31, 0x06	; 6
 3b2:	81 e0       	ldi	r24, 0x01	; 1
 3b4:	80 83       	st	Z, r24
	// No accumulation. Max. value will be 0x3FF (max. of 10-bit)
	ADC0.CTRLB = ADC_SAMPNUM_ACC1_gc;
 3b6:	11 82       	std	Z+1, r1	; 0x01
	// Big sample cap., VDD ref., DIV256 prescaler.
	// Ya, I know. It's an overkill. Better than going under.
	ADC0.CTRLC = ADC_REFSEL_VDDREF_gc | ADC_PRESC_DIV256_gc;
 3b8:	97 e1       	ldi	r25, 0x17	; 23
 3ba:	92 83       	std	Z+2, r25	; 0x02
	// 256clk startup delay, no auto sample delay, no delay between samples.
	ADC0.CTRLD = ADC_INITDLY_DLY256_gc;
 3bc:	90 ea       	ldi	r25, 0xA0	; 160
 3be:	93 83       	std	Z+3, r25	; 0x03
	// No window comp.
	ADC0.CTRLE = ADC_WINCM_NONE_gc;
 3c0:	14 82       	std	Z+4, r1	; 0x04
	// 0 sample len.
	ADC0.SAMPCTRL = (0 & ADC_SAMPLEN_gm);
 3c2:	15 82       	std	Z+5, r1	; 0x05
	// Not using evt. control
	ADC0.EVCTRL = (0 & ADC_STARTEI_bm);
 3c4:	11 86       	std	Z+9, r1	; 0x09
	// Not using int. control
	ADC0.INTCTRL = (0 & ADC_WCMP_bm) | (0 & ADC_RESRDY_bm);
 3c6:	12 86       	std	Z+10, r1	; 0x0a
	// Clearing possible previous int. flags
	ADC0.INTFLAGS = (1 & ADC_WCMP_bm) | (1 & ADC_RESRDY_bm);
 3c8:	83 87       	std	Z+11, r24	; 0x0b
	// Halting the peripheral in debug halt
	ADC0.DBGCTRL = (0 & ADC_DBGRUN_bm);
 3ca:	14 86       	std	Z+12, r1	; 0x0c
	
	return 0;
}
 3cc:	80 e0       	ldi	r24, 0x00	; 0
 3ce:	90 e0       	ldi	r25, 0x00	; 0
 3d0:	08 95       	ret

000003d2 <doAdcThings>:

void doAdcThings()
{
	if((ADC0.COMMAND & ADC_STCONV_bm) == 0)
 3d2:	80 91 08 06 	lds	r24, 0x0608	; 0x800608 <__TEXT_REGION_LENGTH__+0x700608>
 3d6:	80 fd       	sbrc	r24, 0
 3d8:	40 c0       	rjmp	.+128    	; 0x45a <__LOCK_REGION_LENGTH__+0x5a>
	{
		if(ADC0.INTFLAGS & ADC_RESRDY_bm)
 3da:	80 91 0b 06 	lds	r24, 0x060B	; 0x80060b <__TEXT_REGION_LENGTH__+0x70060b>
 3de:	80 ff       	sbrs	r24, 0
 3e0:	28 c0       	rjmp	.+80     	; 0x432 <__LOCK_REGION_LENGTH__+0x32>
		{
			// Something has been done from previous conversion.
			if((ADC0.MUXPOS & ADC_MUXPOS_gm) == ADC_MUXPOS_AIN1_gc)
 3e2:	80 91 06 06 	lds	r24, 0x0606	; 0x800606 <__TEXT_REGION_LENGTH__+0x700606>
 3e6:	8f 71       	andi	r24, 0x1F	; 31
 3e8:	81 30       	cpi	r24, 0x01	; 1
 3ea:	71 f4       	brne	.+28     	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
			{
				// VBAT
				vbat_volt = ADC0.RES;
 3ec:	80 91 10 06 	lds	r24, 0x0610	; 0x800610 <__TEXT_REGION_LENGTH__+0x700610>
 3f0:	90 91 11 06 	lds	r25, 0x0611	; 0x800611 <__TEXT_REGION_LENGTH__+0x700611>
 3f4:	80 93 09 38 	sts	0x3809, r24	; 0x803809 <vbat_volt>
 3f8:	90 93 0a 38 	sts	0x380A, r25	; 0x80380a <vbat_volt+0x1>
				adc_state |= 0x1;
 3fc:	80 91 06 38 	lds	r24, 0x3806	; 0x803806 <adc_state>
 400:	81 60       	ori	r24, 0x01	; 1
 402:	80 93 06 38 	sts	0x3806, r24	; 0x803806 <adc_state>
 406:	12 c0       	rjmp	.+36     	; 0x42c <__LOCK_REGION_LENGTH__+0x2c>
			}
			else if((ADC0.MUXPOS & ADC_MUXPOS_gm) == ADC_MUXPOS_AIN2_gc)
 408:	80 91 06 06 	lds	r24, 0x0606	; 0x800606 <__TEXT_REGION_LENGTH__+0x700606>
 40c:	8f 71       	andi	r24, 0x1F	; 31
 40e:	82 30       	cpi	r24, 0x02	; 2
 410:	69 f4       	brne	.+26     	; 0x42c <__LOCK_REGION_LENGTH__+0x2c>
			{
				// VACC
				vacc_volt = ADC0.RES;
 412:	80 91 10 06 	lds	r24, 0x0610	; 0x800610 <__TEXT_REGION_LENGTH__+0x700610>
 416:	90 91 11 06 	lds	r25, 0x0611	; 0x800611 <__TEXT_REGION_LENGTH__+0x700611>
 41a:	80 93 07 38 	sts	0x3807, r24	; 0x803807 <vacc_volt>
 41e:	90 93 08 38 	sts	0x3808, r25	; 0x803808 <vacc_volt+0x1>
				adc_state |= 0x2;
 422:	80 91 06 38 	lds	r24, 0x3806	; 0x803806 <adc_state>
 426:	82 60       	ori	r24, 0x02	; 2
 428:	80 93 06 38 	sts	0x3806, r24	; 0x803806 <adc_state>
			}
			ADC0.INTFLAGS = (1 & ADC_RESRDY_bm);
 42c:	81 e0       	ldi	r24, 0x01	; 1
 42e:	80 93 0b 06 	sts	0x060B, r24	; 0x80060b <__TEXT_REGION_LENGTH__+0x70060b>
		}
		
		if((ADC0.MUXPOS & ADC_MUXPOS_gm) == ADC_MUXPOS_AIN1_gc)
 432:	80 91 06 06 	lds	r24, 0x0606	; 0x800606 <__TEXT_REGION_LENGTH__+0x700606>
 436:	8f 71       	andi	r24, 0x1F	; 31
 438:	81 30       	cpi	r24, 0x01	; 1
 43a:	21 f4       	brne	.+8      	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
		{
			ADC0.MUXPOS = ADC_MUXPOS_AIN2_gc;
 43c:	82 e0       	ldi	r24, 0x02	; 2
 43e:	80 93 06 06 	sts	0x0606, r24	; 0x800606 <__TEXT_REGION_LENGTH__+0x700606>
 442:	03 c0       	rjmp	.+6      	; 0x44a <__LOCK_REGION_LENGTH__+0x4a>
		}
		else
		{
			ADC0.MUXPOS = ADC_MUXPOS_AIN1_gc;
 444:	81 e0       	ldi	r24, 0x01	; 1
 446:	80 93 06 06 	sts	0x0606, r24	; 0x800606 <__TEXT_REGION_LENGTH__+0x700606>
		}
		ADC0.COMMAND = (1 & ADC_STCONV_bm);
 44a:	81 e0       	ldi	r24, 0x01	; 1
 44c:	80 93 08 06 	sts	0x0608, r24	; 0x800608 <__TEXT_REGION_LENGTH__+0x700608>
		pending_sleep_flag |= PENDING_SLEEP_ADC;
 450:	80 91 04 38 	lds	r24, 0x3804	; 0x803804 <__data_end>
 454:	82 60       	ori	r24, 0x02	; 2
 456:	80 93 04 38 	sts	0x3804, r24	; 0x803804 <__data_end>
 45a:	08 95       	ret

0000045c <doSwitchingThings>:
	}
}

void doSwitchingThings(void)
{
 45c:	0f 93       	push	r16
 45e:	1f 93       	push	r17
 460:	cf 93       	push	r28
 462:	df 93       	push	r29
	if(vacc_volt >= vacc_threshold)
 464:	00 91 07 38 	lds	r16, 0x3807	; 0x803807 <vacc_volt>
 468:	10 91 08 38 	lds	r17, 0x3808	; 0x803808 <vacc_volt+0x1>
 46c:	c0 91 00 38 	lds	r28, 0x3800	; 0x803800 <__data_start>
 470:	d0 91 01 38 	lds	r29, 0x3801	; 0x803801 <__data_start+0x1>
 474:	0c 17       	cp	r16, r28
 476:	1d 07       	cpc	r17, r29
 478:	18 f0       	brcs	.+6      	; 0x480 <doSwitchingThings+0x24>
	{
		tx2_timeout = TX2_TIMEOUT_SEC;
 47a:	8e e1       	ldi	r24, 0x1E	; 30
 47c:	80 93 05 38 	sts	0x3805, r24	; 0x803805 <tx2_timeout>
	}
	
	if(isRelayOn())
 480:	0e 94 c4 01 	call	0x388	; 0x388 <isRelayOn>
 484:	89 2b       	or	r24, r25
 486:	d1 f0       	breq	.+52     	; 0x4bc <doSwitchingThings+0x60>
	{
		if(vacc_volt < vacc_threshold || vbat_volt < vbat_threshold)
 488:	0c 17       	cp	r16, r28
 48a:	1d 07       	cpc	r17, r29
 48c:	58 f0       	brcs	.+22     	; 0x4a4 <doSwitchingThings+0x48>
 48e:	20 91 09 38 	lds	r18, 0x3809	; 0x803809 <vbat_volt>
 492:	30 91 0a 38 	lds	r19, 0x380A	; 0x80380a <vbat_volt+0x1>
 496:	80 91 02 38 	lds	r24, 0x3802	; 0x803802 <vbat_threshold>
 49a:	90 91 03 38 	lds	r25, 0x3803	; 0x803803 <vbat_threshold+0x1>
 49e:	28 17       	cp	r18, r24
 4a0:	39 07       	cpc	r19, r25
 4a2:	b0 f4       	brcc	.+44     	; 0x4d0 <doSwitchingThings+0x74>
		{
			if(tx2_timeout == 0)
 4a4:	80 91 05 38 	lds	r24, 0x3805	; 0x803805 <tx2_timeout>
 4a8:	81 11       	cpse	r24, r1
 4aa:	12 c0       	rjmp	.+36     	; 0x4d0 <doSwitchingThings+0x74>
			{
				relayOff();
 4ac:	0e 94 a3 01 	call	0x346	; 0x346 <relayOff>
				pending_sleep_flag &= ~PENDING_SLEEP_UART;
 4b0:	80 91 04 38 	lds	r24, 0x3804	; 0x803804 <__data_end>
 4b4:	8e 7f       	andi	r24, 0xFE	; 254
 4b6:	80 93 04 38 	sts	0x3804, r24	; 0x803804 <__data_end>
 4ba:	0a c0       	rjmp	.+20     	; 0x4d0 <doSwitchingThings+0x74>
		}
	}
	else
	{
		// Relay is always on if the accessory power presents
		if(vacc_volt >= vacc_threshold)
 4bc:	0c 17       	cp	r16, r28
 4be:	1d 07       	cpc	r17, r29
 4c0:	38 f0       	brcs	.+14     	; 0x4d0 <doSwitchingThings+0x74>
		{
			relayOn();
 4c2:	0e 94 98 01 	call	0x330	; 0x330 <relayOn>
			pending_sleep_flag |= PENDING_SLEEP_UART;
 4c6:	80 91 04 38 	lds	r24, 0x3804	; 0x803804 <__data_end>
 4ca:	81 60       	ori	r24, 0x01	; 1
 4cc:	80 93 04 38 	sts	0x3804, r24	; 0x803804 <__data_end>
		}
	}
}
 4d0:	df 91       	pop	r29
 4d2:	cf 91       	pop	r28
 4d4:	1f 91       	pop	r17
 4d6:	0f 91       	pop	r16
 4d8:	08 95       	ret

000004da <main>:
{
	//FILE USART_stream = FDEV_SETUP_STREAM(USART0_sendChar, NULL, _FDEV_SETUP_WRITE);
	uint8_t oldTick = 255;
	uint8_t currentTick;
	
	cli();
 4da:	f8 94       	cli
	RTC_init();
 4dc:	0e 94 ec 00 	call	0x1d8	; 0x1d8 <RTC_init>
	SLPCTRL_init();
 4e0:	0e 94 fb 00 	call	0x1f6	; 0x1f6 <SLPCTRL_init>
	GPIO_init();
 4e4:	0e 94 06 01 	call	0x20c	; 0x20c <GPIO_init>
	USART0_init(115200);
 4e8:	60 e0       	ldi	r22, 0x00	; 0
 4ea:	72 ec       	ldi	r23, 0xC2	; 194
 4ec:	81 e0       	ldi	r24, 0x01	; 1
 4ee:	90 e0       	ldi	r25, 0x00	; 0
 4f0:	0e 94 13 01 	call	0x226	; 0x226 <USART0_init>
	ADC_init();
 4f4:	0e 94 c9 01 	call	0x392	; 0x392 <ADC_init>
	sei();
 4f8:	78 94       	sei
	// Protocol8086 parser in action
	// TODO: comment out. Debugging in progress
	//stdout = &USART_stream;
	parserInit();
 4fa:	0e 94 ae 03 	call	0x75c	; 0x75c <parserInit>
	setParseDoneCallback(NULL);
 4fe:	80 e0       	ldi	r24, 0x00	; 0
 500:	90 e0       	ldi	r25, 0x00	; 0
 502:	0e 94 b5 03 	call	0x76a	; 0x76a <setParseDoneCallback>
	setUartSendFunc(USART0_sendBuf);
 506:	8a e7       	ldi	r24, 0x7A	; 122
 508:	91 e0       	ldi	r25, 0x01	; 1
 50a:	0e 94 ba 03 	call	0x774	; 0x774 <setUartSendFunc>
	
	pending_sleep_flag = 0 & PENDING_SLEEP_MASK;
 50e:	10 92 04 38 	sts	0x3804, r1	; 0x803804 <__data_end>
	adcOn();
 512:	0e 94 ae 01 	call	0x35c	; 0x35c <adcOn>
}

int main(void)
{
	//FILE USART_stream = FDEV_SETUP_STREAM(USART0_sendChar, NULL, _FDEV_SETUP_WRITE);
	uint8_t oldTick = 255;
 516:	df ef       	ldi	r29, 0xFF	; 255
 518:	01 c0       	rjmp	.+2      	; 0x51c <main+0x42>
		}
	}
}

int main(void)
{
 51a:	dc 2f       	mov	r29, r28
	adcOn();

	// Static scheduling loop
    while (1)
    {
		currentTick = getCurrentTick();
 51c:	0e 94 29 04 	call	0x852	; 0x852 <getCurrentTick>
 520:	c8 2f       	mov	r28, r24
		if(oldTick != currentTick)
 522:	d8 13       	cpse	r29, r24
 524:	01 c0       	rjmp	.+2      	; 0x528 <main+0x4e>
 526:	cd 2f       	mov	r28, r29
				sendCmd(CMD_HELLO, (uint8_t)((vbat_volt >> 8) & 0xFF), (uint8_t)(vbat_volt & 0xFF), (uint8_t)((vacc_volt >> 8) & 0xFF), (uint8_t)(vacc_volt & 0xFF));
				pending_sleep_flag |= PENDING_SLEEP_UART;
			}*/
		}
		
		doAdcThings();
 528:	0e 94 e9 01 	call	0x3d2	; 0x3d2 <doAdcThings>
		if((adc_state & 0x3) == 0x3)
 52c:	80 91 06 38 	lds	r24, 0x3806	; 0x803806 <adc_state>
 530:	83 70       	andi	r24, 0x03	; 3
 532:	83 30       	cpi	r24, 0x03	; 3
 534:	49 f4       	brne	.+18     	; 0x548 <main+0x6e>
		{
			adc_state = 0;
 536:	10 92 06 38 	sts	0x3806, r1	; 0x803806 <adc_state>
			doSwitchingThings();
 53a:	0e 94 2e 02 	call	0x45c	; 0x45c <doSwitchingThings>
			pending_sleep_flag &= ~PENDING_SLEEP_ADC;
 53e:	80 91 04 38 	lds	r24, 0x3804	; 0x803804 <__data_end>
 542:	8d 7f       	andi	r24, 0xFD	; 253
 544:	80 93 04 38 	sts	0x3804, r24	; 0x803804 <__data_end>
		}

		if(uart0_rbuf_rpnt != uart0_rbuf_wpnt)
 548:	20 91 0c 38 	lds	r18, 0x380C	; 0x80380c <uart0_rbuf_rpnt>
 54c:	30 91 0d 38 	lds	r19, 0x380D	; 0x80380d <uart0_rbuf_rpnt+0x1>
 550:	80 91 0e 38 	lds	r24, 0x380E	; 0x80380e <uart0_rbuf_wpnt>
 554:	90 91 0f 38 	lds	r25, 0x380F	; 0x80380f <uart0_rbuf_wpnt+0x1>
 558:	28 17       	cp	r18, r24
 55a:	39 07       	cpc	r19, r25
 55c:	d9 f0       	breq	.+54     	; 0x594 <main+0xba>
		{
			parseData(uart0_rbuf[uart0_rbuf_rpnt++]);
 55e:	80 91 0c 38 	lds	r24, 0x380C	; 0x80380c <uart0_rbuf_rpnt>
 562:	90 91 0d 38 	lds	r25, 0x380D	; 0x80380d <uart0_rbuf_rpnt+0x1>
 566:	9c 01       	movw	r18, r24
 568:	2f 5f       	subi	r18, 0xFF	; 255
 56a:	3f 4f       	sbci	r19, 0xFF	; 255
 56c:	20 93 0c 38 	sts	0x380C, r18	; 0x80380c <uart0_rbuf_rpnt>
 570:	30 93 0d 38 	sts	0x380D, r19	; 0x80380d <uart0_rbuf_rpnt+0x1>
 574:	fc 01       	movw	r30, r24
 576:	e0 5f       	subi	r30, 0xF0	; 240
 578:	f7 4c       	sbci	r31, 0xC7	; 199
 57a:	80 81       	ld	r24, Z
 57c:	0e 94 bf 03 	call	0x77e	; 0x77e <parseData>
			if(uart0_rbuf_rpnt >= UART_BUFLEN) uart0_rbuf_rpnt = 0;
 580:	80 91 0c 38 	lds	r24, 0x380C	; 0x80380c <uart0_rbuf_rpnt>
 584:	90 91 0d 38 	lds	r25, 0x380D	; 0x80380d <uart0_rbuf_rpnt+0x1>
 588:	80 97       	sbiw	r24, 0x20	; 32
 58a:	20 f0       	brcs	.+8      	; 0x594 <main+0xba>
 58c:	10 92 0c 38 	sts	0x380C, r1	; 0x80380c <uart0_rbuf_rpnt>
 590:	10 92 0d 38 	sts	0x380D, r1	; 0x80380d <uart0_rbuf_rpnt+0x1>
		}
		
		if((pending_sleep_flag & PENDING_SLEEP_MASK) == 0)
 594:	80 91 04 38 	lds	r24, 0x3804	; 0x803804 <__data_end>
 598:	83 70       	andi	r24, 0x03	; 3
 59a:	09 f0       	breq	.+2      	; 0x59e <main+0xc4>
 59c:	be cf       	rjmp	.-132    	; 0x51a <main+0x40>
		{
			adcOff();
 59e:	0e 94 b9 01 	call	0x372	; 0x372 <adcOff>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 5a2:	8d e8       	ldi	r24, 0x8D	; 141
 5a4:	90 e2       	ldi	r25, 0x20	; 32
 5a6:	01 97       	sbiw	r24, 0x01	; 1
 5a8:	f1 f7       	brne	.-4      	; 0x5a6 <main+0xcc>
 5aa:	00 00       	nop
			_delay_ms(10);
			sleep_cpu();
 5ac:	88 95       	sleep
 5ae:	8d e8       	ldi	r24, 0x8D	; 141
 5b0:	90 e2       	ldi	r25, 0x20	; 32
 5b2:	01 97       	sbiw	r24, 0x01	; 1
 5b4:	f1 f7       	brne	.-4      	; 0x5b2 <main+0xd8>
 5b6:	00 00       	nop
			_delay_ms(10);
			adcOn();
 5b8:	0e 94 ae 01 	call	0x35c	; 0x35c <adcOn>
 5bc:	ae cf       	rjmp	.-164    	; 0x51a <main+0x40>

000005be <_encapsulateData>:
void sendCmd(uint8_t cmd, uint8_t one, uint8_t two, uint8_t three, uint8_t four)
{
	uint8_t sendBuf[8] = {0,};
	_encapsulateData(sendBuf, cmd, one, two, three, four);
	if(uartSend != NULL) uartSend(sendBuf, 8);
}
 5be:	ef 92       	push	r14
 5c0:	0f 93       	push	r16
 5c2:	fc 01       	movw	r30, r24
 5c4:	80 e8       	ldi	r24, 0x80	; 128
 5c6:	80 83       	st	Z, r24
 5c8:	61 83       	std	Z+1, r22	; 0x01
 5ca:	42 83       	std	Z+2, r20	; 0x02
 5cc:	23 83       	std	Z+3, r18	; 0x03
 5ce:	04 83       	std	Z+4, r16	; 0x04
 5d0:	e5 82       	std	Z+5, r14	; 0x05
 5d2:	46 0f       	add	r20, r22
 5d4:	24 0f       	add	r18, r20
 5d6:	02 0f       	add	r16, r18
 5d8:	e0 0e       	add	r14, r16
 5da:	e6 82       	std	Z+6, r14	; 0x06
 5dc:	86 e8       	ldi	r24, 0x86	; 134
 5de:	87 83       	std	Z+7, r24	; 0x07
 5e0:	0f 91       	pop	r16
 5e2:	ef 90       	pop	r14
 5e4:	08 95       	ret

000005e6 <_parseDone>:
 5e6:	ef 92       	push	r14
 5e8:	0f 93       	push	r16
 5ea:	cf 93       	push	r28
 5ec:	df 93       	push	r29
 5ee:	cd b7       	in	r28, 0x3d	; 61
 5f0:	de b7       	in	r29, 0x3e	; 62
 5f2:	28 97       	sbiw	r28, 0x08	; 8
 5f4:	cd bf       	out	0x3d, r28	; 61
 5f6:	de bf       	out	0x3e, r29	; 62
 5f8:	fe 01       	movw	r30, r28
 5fa:	31 96       	adiw	r30, 0x01	; 1
 5fc:	98 e0       	ldi	r25, 0x08	; 8
 5fe:	df 01       	movw	r26, r30
 600:	1d 92       	st	X+, r1
 602:	9a 95       	dec	r25
 604:	e9 f7       	brne	.-6      	; 0x600 <_parseDone+0x1a>
 606:	e0 91 40 38 	lds	r30, 0x3840	; 0x803840 <parseDoneCallBack>
 60a:	f0 91 41 38 	lds	r31, 0x3841	; 0x803841 <parseDoneCallBack+0x1>
 60e:	30 97       	sbiw	r30, 0x00	; 0
 610:	11 f0       	breq	.+4      	; 0x616 <_parseDone+0x30>
 612:	09 95       	icall
 614:	9b c0       	rjmp	.+310    	; 0x74c <_parseDone+0x166>
 616:	9e e1       	ldi	r25, 0x1E	; 30
 618:	90 93 05 38 	sts	0x3805, r25	; 0x803805 <tx2_timeout>
 61c:	89 30       	cpi	r24, 0x09	; 9
 61e:	09 f4       	brne	.+2      	; 0x622 <_parseDone+0x3c>
 620:	3f c0       	rjmp	.+126    	; 0x6a0 <_parseDone+0xba>
 622:	28 f4       	brcc	.+10     	; 0x62e <_parseDone+0x48>
 624:	81 30       	cpi	r24, 0x01	; 1
 626:	51 f0       	breq	.+20     	; 0x63c <_parseDone+0x56>
 628:	83 30       	cpi	r24, 0x03	; 3
 62a:	09 f1       	breq	.+66     	; 0x66e <_parseDone+0x88>
 62c:	8f c0       	rjmp	.+286    	; 0x74c <_parseDone+0x166>
 62e:	8b 30       	cpi	r24, 0x0B	; 11
 630:	09 f4       	brne	.+2      	; 0x634 <_parseDone+0x4e>
 632:	4f c0       	rjmp	.+158    	; 0x6d2 <_parseDone+0xec>
 634:	8d 30       	cpi	r24, 0x0D	; 13
 636:	09 f4       	brne	.+2      	; 0x63a <_parseDone+0x54>
 638:	64 c0       	rjmp	.+200    	; 0x702 <_parseDone+0x11c>
 63a:	88 c0       	rjmp	.+272    	; 0x74c <_parseDone+0x166>
 63c:	e0 90 07 38 	lds	r14, 0x3807	; 0x803807 <vacc_volt>
 640:	00 91 08 38 	lds	r16, 0x3808	; 0x803808 <vacc_volt+0x1>
 644:	20 91 09 38 	lds	r18, 0x3809	; 0x803809 <vbat_volt>
 648:	40 91 0a 38 	lds	r20, 0x380A	; 0x80380a <vbat_volt+0x1>
 64c:	62 e0       	ldi	r22, 0x02	; 2
 64e:	ce 01       	movw	r24, r28
 650:	01 96       	adiw	r24, 0x01	; 1
 652:	0e 94 df 02 	call	0x5be	; 0x5be <_encapsulateData>
 656:	e0 91 3e 38 	lds	r30, 0x383E	; 0x80383e <uartSend>
 65a:	f0 91 3f 38 	lds	r31, 0x383F	; 0x80383f <uartSend+0x1>
 65e:	30 97       	sbiw	r30, 0x00	; 0
 660:	09 f4       	brne	.+2      	; 0x664 <_parseDone+0x7e>
 662:	74 c0       	rjmp	.+232    	; 0x74c <_parseDone+0x166>
 664:	68 e0       	ldi	r22, 0x08	; 8
 666:	ce 01       	movw	r24, r28
 668:	01 96       	adiw	r24, 0x01	; 1
 66a:	09 95       	icall
 66c:	6f c0       	rjmp	.+222    	; 0x74c <_parseDone+0x166>
 66e:	e0 90 07 38 	lds	r14, 0x3807	; 0x803807 <vacc_volt>
 672:	00 91 08 38 	lds	r16, 0x3808	; 0x803808 <vacc_volt+0x1>
 676:	20 91 09 38 	lds	r18, 0x3809	; 0x803809 <vbat_volt>
 67a:	40 91 0a 38 	lds	r20, 0x380A	; 0x80380a <vbat_volt+0x1>
 67e:	64 e0       	ldi	r22, 0x04	; 4
 680:	ce 01       	movw	r24, r28
 682:	01 96       	adiw	r24, 0x01	; 1
 684:	0e 94 df 02 	call	0x5be	; 0x5be <_encapsulateData>
 688:	e0 91 3e 38 	lds	r30, 0x383E	; 0x80383e <uartSend>
 68c:	f0 91 3f 38 	lds	r31, 0x383F	; 0x80383f <uartSend+0x1>
 690:	30 97       	sbiw	r30, 0x00	; 0
 692:	09 f4       	brne	.+2      	; 0x696 <_parseDone+0xb0>
 694:	5b c0       	rjmp	.+182    	; 0x74c <_parseDone+0x166>
 696:	68 e0       	ldi	r22, 0x08	; 8
 698:	ce 01       	movw	r24, r28
 69a:	01 96       	adiw	r24, 0x01	; 1
 69c:	09 95       	icall
 69e:	56 c0       	rjmp	.+172    	; 0x74c <_parseDone+0x166>
 6a0:	e0 90 07 38 	lds	r14, 0x3807	; 0x803807 <vacc_volt>
 6a4:	00 91 08 38 	lds	r16, 0x3808	; 0x803808 <vacc_volt+0x1>
 6a8:	20 91 09 38 	lds	r18, 0x3809	; 0x803809 <vbat_volt>
 6ac:	40 91 0a 38 	lds	r20, 0x380A	; 0x80380a <vbat_volt+0x1>
 6b0:	6a e0       	ldi	r22, 0x0A	; 10
 6b2:	ce 01       	movw	r24, r28
 6b4:	01 96       	adiw	r24, 0x01	; 1
 6b6:	0e 94 df 02 	call	0x5be	; 0x5be <_encapsulateData>
 6ba:	e0 91 3e 38 	lds	r30, 0x383E	; 0x80383e <uartSend>
 6be:	f0 91 3f 38 	lds	r31, 0x383F	; 0x80383f <uartSend+0x1>
 6c2:	30 97       	sbiw	r30, 0x00	; 0
 6c4:	09 f4       	brne	.+2      	; 0x6c8 <_parseDone+0xe2>
 6c6:	42 c0       	rjmp	.+132    	; 0x74c <_parseDone+0x166>
 6c8:	68 e0       	ldi	r22, 0x08	; 8
 6ca:	ce 01       	movw	r24, r28
 6cc:	01 96       	adiw	r24, 0x01	; 1
 6ce:	09 95       	icall
 6d0:	3d c0       	rjmp	.+122    	; 0x74c <_parseDone+0x166>
 6d2:	e0 90 00 38 	lds	r14, 0x3800	; 0x803800 <__data_start>
 6d6:	00 91 01 38 	lds	r16, 0x3801	; 0x803801 <__data_start+0x1>
 6da:	20 91 02 38 	lds	r18, 0x3802	; 0x803802 <vbat_threshold>
 6de:	40 91 03 38 	lds	r20, 0x3803	; 0x803803 <vbat_threshold+0x1>
 6e2:	6c e0       	ldi	r22, 0x0C	; 12
 6e4:	ce 01       	movw	r24, r28
 6e6:	01 96       	adiw	r24, 0x01	; 1
 6e8:	0e 94 df 02 	call	0x5be	; 0x5be <_encapsulateData>
 6ec:	e0 91 3e 38 	lds	r30, 0x383E	; 0x80383e <uartSend>
 6f0:	f0 91 3f 38 	lds	r31, 0x383F	; 0x80383f <uartSend+0x1>
 6f4:	30 97       	sbiw	r30, 0x00	; 0
 6f6:	51 f1       	breq	.+84     	; 0x74c <_parseDone+0x166>
 6f8:	68 e0       	ldi	r22, 0x08	; 8
 6fa:	ce 01       	movw	r24, r28
 6fc:	01 96       	adiw	r24, 0x01	; 1
 6fe:	09 95       	icall
 700:	25 c0       	rjmp	.+74     	; 0x74c <_parseDone+0x166>
 702:	70 e0       	ldi	r23, 0x00	; 0
 704:	76 2f       	mov	r23, r22
 706:	66 27       	eor	r22, r22
 708:	64 0f       	add	r22, r20
 70a:	71 1d       	adc	r23, r1
 70c:	60 93 02 38 	sts	0x3802, r22	; 0x803802 <vbat_threshold>
 710:	70 93 03 38 	sts	0x3803, r23	; 0x803803 <vbat_threshold+0x1>
 714:	30 e0       	ldi	r19, 0x00	; 0
 716:	32 2f       	mov	r19, r18
 718:	22 27       	eor	r18, r18
 71a:	20 0f       	add	r18, r16
 71c:	31 1d       	adc	r19, r1
 71e:	20 93 00 38 	sts	0x3800, r18	; 0x803800 <__data_start>
 722:	30 93 01 38 	sts	0x3801, r19	; 0x803801 <__data_start+0x1>
 726:	e2 2e       	mov	r14, r18
 728:	03 2f       	mov	r16, r19
 72a:	26 2f       	mov	r18, r22
 72c:	47 2f       	mov	r20, r23
 72e:	6e e0       	ldi	r22, 0x0E	; 14
 730:	ce 01       	movw	r24, r28
 732:	01 96       	adiw	r24, 0x01	; 1
 734:	0e 94 df 02 	call	0x5be	; 0x5be <_encapsulateData>
 738:	e0 91 3e 38 	lds	r30, 0x383E	; 0x80383e <uartSend>
 73c:	f0 91 3f 38 	lds	r31, 0x383F	; 0x80383f <uartSend+0x1>
 740:	30 97       	sbiw	r30, 0x00	; 0
 742:	21 f0       	breq	.+8      	; 0x74c <_parseDone+0x166>
 744:	68 e0       	ldi	r22, 0x08	; 8
 746:	ce 01       	movw	r24, r28
 748:	01 96       	adiw	r24, 0x01	; 1
 74a:	09 95       	icall
 74c:	28 96       	adiw	r28, 0x08	; 8
 74e:	cd bf       	out	0x3d, r28	; 61
 750:	de bf       	out	0x3e, r29	; 62
 752:	df 91       	pop	r29
 754:	cf 91       	pop	r28
 756:	0f 91       	pop	r16
 758:	ef 90       	pop	r14
 75a:	08 95       	ret

0000075c <parserInit>:
 75c:	81 e0       	ldi	r24, 0x01	; 1
 75e:	90 e0       	ldi	r25, 0x00	; 0
 760:	80 93 3c 38 	sts	0x383C, r24	; 0x80383c <parserState>
 764:	90 93 3d 38 	sts	0x383D, r25	; 0x80383d <parserState+0x1>
 768:	08 95       	ret

0000076a <setParseDoneCallback>:
 76a:	80 93 40 38 	sts	0x3840, r24	; 0x803840 <parseDoneCallBack>
 76e:	90 93 41 38 	sts	0x3841, r25	; 0x803841 <parseDoneCallBack+0x1>
 772:	08 95       	ret

00000774 <setUartSendFunc>:
 774:	80 93 3e 38 	sts	0x383E, r24	; 0x80383e <uartSend>
 778:	90 93 3f 38 	sts	0x383F, r25	; 0x80383f <uartSend+0x1>
 77c:	08 95       	ret

0000077e <parseData>:

void parseData(uint8_t data)
{
 77e:	0f 93       	push	r16
 780:	1f 93       	push	r17
	static uint8_t databuf[8] = {0,};
	static uint32_t recvdcnt = 0;
	uint8_t tmpChksum = 0;

	if(parserState)
 782:	20 91 3c 38 	lds	r18, 0x383C	; 0x80383c <parserState>
 786:	30 91 3d 38 	lds	r19, 0x383D	; 0x80383d <parserState+0x1>
 78a:	23 2b       	or	r18, r19
 78c:	09 f4       	brne	.+2      	; 0x790 <parseData+0x12>
 78e:	58 c0       	rjmp	.+176    	; 0x840 <parseData+0xc2>
	{
		switch(uartState)
 790:	90 91 42 38 	lds	r25, 0x3842	; 0x803842 <uartState>
 794:	99 23       	and	r25, r25
 796:	19 f0       	breq	.+6      	; 0x79e <parseData+0x20>
 798:	91 30       	cpi	r25, 0x01	; 1
 79a:	b1 f0       	breq	.+44     	; 0x7c8 <parseData+0x4a>
 79c:	51 c0       	rjmp	.+162    	; 0x840 <parseData+0xc2>
		{
		case UART_STATE_IDLE:
			if(data == UART_STX)
 79e:	80 38       	cpi	r24, 0x80	; 128
 7a0:	09 f0       	breq	.+2      	; 0x7a4 <parseData+0x26>
 7a2:	4e c0       	rjmp	.+156    	; 0x840 <parseData+0xc2>
			{
				recvdcnt = 0;
				uartState = UART_STATE_RECEIVING;
 7a4:	91 e0       	ldi	r25, 0x01	; 1
 7a6:	90 93 42 38 	sts	0x3842, r25	; 0x803842 <uartState>
				databuf[recvdcnt++] = data;
 7aa:	41 e0       	ldi	r20, 0x01	; 1
 7ac:	50 e0       	ldi	r21, 0x00	; 0
 7ae:	60 e0       	ldi	r22, 0x00	; 0
 7b0:	70 e0       	ldi	r23, 0x00	; 0
 7b2:	40 93 38 38 	sts	0x3838, r20	; 0x803838 <recvdcnt.1700>
 7b6:	50 93 39 38 	sts	0x3839, r21	; 0x803839 <recvdcnt.1700+0x1>
 7ba:	60 93 3a 38 	sts	0x383A, r22	; 0x80383a <recvdcnt.1700+0x2>
 7be:	70 93 3b 38 	sts	0x383B, r23	; 0x80383b <recvdcnt.1700+0x3>
 7c2:	80 93 30 38 	sts	0x3830, r24	; 0x803830 <databuf.1699>
 7c6:	3c c0       	rjmp	.+120    	; 0x840 <parseData+0xc2>
			}
			break;
		case UART_STATE_RECEIVING:
			if(recvdcnt < 8)
 7c8:	40 91 38 38 	lds	r20, 0x3838	; 0x803838 <recvdcnt.1700>
 7cc:	50 91 39 38 	lds	r21, 0x3839	; 0x803839 <recvdcnt.1700+0x1>
 7d0:	60 91 3a 38 	lds	r22, 0x383A	; 0x80383a <recvdcnt.1700+0x2>
 7d4:	70 91 3b 38 	lds	r23, 0x383B	; 0x80383b <recvdcnt.1700+0x3>
 7d8:	48 30       	cpi	r20, 0x08	; 8
 7da:	51 05       	cpc	r21, r1
 7dc:	61 05       	cpc	r22, r1
 7de:	71 05       	cpc	r23, r1
 7e0:	68 f5       	brcc	.+90     	; 0x83c <parseData+0xbe>
			{
				databuf[recvdcnt++] = data;
 7e2:	8a 01       	movw	r16, r20
 7e4:	9b 01       	movw	r18, r22
 7e6:	0f 5f       	subi	r16, 0xFF	; 255
 7e8:	1f 4f       	sbci	r17, 0xFF	; 255
 7ea:	2f 4f       	sbci	r18, 0xFF	; 255
 7ec:	3f 4f       	sbci	r19, 0xFF	; 255
 7ee:	00 93 38 38 	sts	0x3838, r16	; 0x803838 <recvdcnt.1700>
 7f2:	10 93 39 38 	sts	0x3839, r17	; 0x803839 <recvdcnt.1700+0x1>
 7f6:	20 93 3a 38 	sts	0x383A, r18	; 0x80383a <recvdcnt.1700+0x2>
 7fa:	30 93 3b 38 	sts	0x383B, r19	; 0x80383b <recvdcnt.1700+0x3>
 7fe:	fa 01       	movw	r30, r20
 800:	e0 5d       	subi	r30, 0xD0	; 208
 802:	f7 4c       	sbci	r31, 0xC7	; 199
 804:	80 83       	st	Z, r24
				if(recvdcnt == 8)
 806:	08 30       	cpi	r16, 0x08	; 8
 808:	11 05       	cpc	r17, r1
 80a:	21 05       	cpc	r18, r1
 80c:	31 05       	cpc	r19, r1
 80e:	c1 f4       	brne	.+48     	; 0x840 <parseData+0xc2>
				{
					if(data == UART_ETX)
 810:	86 38       	cpi	r24, 0x86	; 134
 812:	89 f4       	brne	.+34     	; 0x836 <parseData+0xb8>
					{
						tmpChksum = databuf[1] + databuf[2] + databuf[3] + databuf[4] + databuf[5];
 814:	e0 e3       	ldi	r30, 0x30	; 48
 816:	f8 e3       	ldi	r31, 0x38	; 56
 818:	81 81       	ldd	r24, Z+1	; 0x01
 81a:	62 81       	ldd	r22, Z+2	; 0x02
 81c:	43 81       	ldd	r20, Z+3	; 0x03
 81e:	24 81       	ldd	r18, Z+4	; 0x04
 820:	05 81       	ldd	r16, Z+5	; 0x05
 822:	98 2f       	mov	r25, r24
 824:	96 0f       	add	r25, r22
 826:	94 0f       	add	r25, r20
 828:	92 0f       	add	r25, r18
 82a:	90 0f       	add	r25, r16
						if(tmpChksum == databuf[6])
 82c:	36 81       	ldd	r19, Z+6	; 0x06
 82e:	93 13       	cpse	r25, r19
 830:	02 c0       	rjmp	.+4      	; 0x836 <parseData+0xb8>
						{
							_parseDone(databuf[1], databuf[2], databuf[3], databuf[4], databuf[5]);
 832:	0e 94 f3 02 	call	0x5e6	; 0x5e6 <_parseDone>
						}
					}
					//recvdcnt = 0;
					uartState = UART_STATE_IDLE;
 836:	10 92 42 38 	sts	0x3842, r1	; 0x803842 <uartState>
 83a:	02 c0       	rjmp	.+4      	; 0x840 <parseData+0xc2>
			}
			else
			{
				// Highly unlikely case
				//recvdcnt = 0;
				uartState = UART_STATE_IDLE;
 83c:	10 92 42 38 	sts	0x3842, r1	; 0x803842 <uartState>
			break;
		default:
			break;
		}
	}
 840:	1f 91       	pop	r17
 842:	0f 91       	pop	r16
 844:	08 95       	ret

00000846 <incTick>:

static uint8_t nowtick = 0;

inline void incTick(void)
{
	nowtick++;
 846:	80 91 43 38 	lds	r24, 0x3843	; 0x803843 <nowtick>
 84a:	8f 5f       	subi	r24, 0xFF	; 255
 84c:	80 93 43 38 	sts	0x3843, r24	; 0x803843 <nowtick>
 850:	08 95       	ret

00000852 <getCurrentTick>:
}

uint8_t getCurrentTick(void)
{
	return nowtick;
}
 852:	80 91 43 38 	lds	r24, 0x3843	; 0x803843 <nowtick>
 856:	08 95       	ret

00000858 <__subsf3>:
 858:	50 58       	subi	r21, 0x80	; 128

0000085a <__addsf3>:
 85a:	bb 27       	eor	r27, r27
 85c:	aa 27       	eor	r26, r26
 85e:	0e 94 44 04 	call	0x888	; 0x888 <__addsf3x>
 862:	0c 94 95 05 	jmp	0xb2a	; 0xb2a <__fp_round>
 866:	0e 94 87 05 	call	0xb0e	; 0xb0e <__fp_pscA>
 86a:	38 f0       	brcs	.+14     	; 0x87a <__addsf3+0x20>
 86c:	0e 94 8e 05 	call	0xb1c	; 0xb1c <__fp_pscB>
 870:	20 f0       	brcs	.+8      	; 0x87a <__addsf3+0x20>
 872:	39 f4       	brne	.+14     	; 0x882 <__addsf3+0x28>
 874:	9f 3f       	cpi	r25, 0xFF	; 255
 876:	19 f4       	brne	.+6      	; 0x87e <__addsf3+0x24>
 878:	26 f4       	brtc	.+8      	; 0x882 <__addsf3+0x28>
 87a:	0c 94 84 05 	jmp	0xb08	; 0xb08 <__fp_nan>
 87e:	0e f4       	brtc	.+2      	; 0x882 <__addsf3+0x28>
 880:	e0 95       	com	r30
 882:	e7 fb       	bst	r30, 7
 884:	0c 94 7e 05 	jmp	0xafc	; 0xafc <__fp_inf>

00000888 <__addsf3x>:
 888:	e9 2f       	mov	r30, r25
 88a:	0e 94 a6 05 	call	0xb4c	; 0xb4c <__fp_split3>
 88e:	58 f3       	brcs	.-42     	; 0x866 <__addsf3+0xc>
 890:	ba 17       	cp	r27, r26
 892:	62 07       	cpc	r22, r18
 894:	73 07       	cpc	r23, r19
 896:	84 07       	cpc	r24, r20
 898:	95 07       	cpc	r25, r21
 89a:	20 f0       	brcs	.+8      	; 0x8a4 <__addsf3x+0x1c>
 89c:	79 f4       	brne	.+30     	; 0x8bc <__addsf3x+0x34>
 89e:	a6 f5       	brtc	.+104    	; 0x908 <__addsf3x+0x80>
 8a0:	0c 94 c8 05 	jmp	0xb90	; 0xb90 <__fp_zero>
 8a4:	0e f4       	brtc	.+2      	; 0x8a8 <__addsf3x+0x20>
 8a6:	e0 95       	com	r30
 8a8:	0b 2e       	mov	r0, r27
 8aa:	ba 2f       	mov	r27, r26
 8ac:	a0 2d       	mov	r26, r0
 8ae:	0b 01       	movw	r0, r22
 8b0:	b9 01       	movw	r22, r18
 8b2:	90 01       	movw	r18, r0
 8b4:	0c 01       	movw	r0, r24
 8b6:	ca 01       	movw	r24, r20
 8b8:	a0 01       	movw	r20, r0
 8ba:	11 24       	eor	r1, r1
 8bc:	ff 27       	eor	r31, r31
 8be:	59 1b       	sub	r21, r25
 8c0:	99 f0       	breq	.+38     	; 0x8e8 <__addsf3x+0x60>
 8c2:	59 3f       	cpi	r21, 0xF9	; 249
 8c4:	50 f4       	brcc	.+20     	; 0x8da <__addsf3x+0x52>
 8c6:	50 3e       	cpi	r21, 0xE0	; 224
 8c8:	68 f1       	brcs	.+90     	; 0x924 <__addsf3x+0x9c>
 8ca:	1a 16       	cp	r1, r26
 8cc:	f0 40       	sbci	r31, 0x00	; 0
 8ce:	a2 2f       	mov	r26, r18
 8d0:	23 2f       	mov	r18, r19
 8d2:	34 2f       	mov	r19, r20
 8d4:	44 27       	eor	r20, r20
 8d6:	58 5f       	subi	r21, 0xF8	; 248
 8d8:	f3 cf       	rjmp	.-26     	; 0x8c0 <__addsf3x+0x38>
 8da:	46 95       	lsr	r20
 8dc:	37 95       	ror	r19
 8de:	27 95       	ror	r18
 8e0:	a7 95       	ror	r26
 8e2:	f0 40       	sbci	r31, 0x00	; 0
 8e4:	53 95       	inc	r21
 8e6:	c9 f7       	brne	.-14     	; 0x8da <__addsf3x+0x52>
 8e8:	7e f4       	brtc	.+30     	; 0x908 <__addsf3x+0x80>
 8ea:	1f 16       	cp	r1, r31
 8ec:	ba 0b       	sbc	r27, r26
 8ee:	62 0b       	sbc	r22, r18
 8f0:	73 0b       	sbc	r23, r19
 8f2:	84 0b       	sbc	r24, r20
 8f4:	ba f0       	brmi	.+46     	; 0x924 <__addsf3x+0x9c>
 8f6:	91 50       	subi	r25, 0x01	; 1
 8f8:	a1 f0       	breq	.+40     	; 0x922 <__addsf3x+0x9a>
 8fa:	ff 0f       	add	r31, r31
 8fc:	bb 1f       	adc	r27, r27
 8fe:	66 1f       	adc	r22, r22
 900:	77 1f       	adc	r23, r23
 902:	88 1f       	adc	r24, r24
 904:	c2 f7       	brpl	.-16     	; 0x8f6 <__addsf3x+0x6e>
 906:	0e c0       	rjmp	.+28     	; 0x924 <__addsf3x+0x9c>
 908:	ba 0f       	add	r27, r26
 90a:	62 1f       	adc	r22, r18
 90c:	73 1f       	adc	r23, r19
 90e:	84 1f       	adc	r24, r20
 910:	48 f4       	brcc	.+18     	; 0x924 <__addsf3x+0x9c>
 912:	87 95       	ror	r24
 914:	77 95       	ror	r23
 916:	67 95       	ror	r22
 918:	b7 95       	ror	r27
 91a:	f7 95       	ror	r31
 91c:	9e 3f       	cpi	r25, 0xFE	; 254
 91e:	08 f0       	brcs	.+2      	; 0x922 <__addsf3x+0x9a>
 920:	b0 cf       	rjmp	.-160    	; 0x882 <__addsf3+0x28>
 922:	93 95       	inc	r25
 924:	88 0f       	add	r24, r24
 926:	08 f0       	brcs	.+2      	; 0x92a <__addsf3x+0xa2>
 928:	99 27       	eor	r25, r25
 92a:	ee 0f       	add	r30, r30
 92c:	97 95       	ror	r25
 92e:	87 95       	ror	r24
 930:	08 95       	ret

00000932 <__divsf3>:
 932:	0e 94 ad 04 	call	0x95a	; 0x95a <__divsf3x>
 936:	0c 94 95 05 	jmp	0xb2a	; 0xb2a <__fp_round>
 93a:	0e 94 8e 05 	call	0xb1c	; 0xb1c <__fp_pscB>
 93e:	58 f0       	brcs	.+22     	; 0x956 <__divsf3+0x24>
 940:	0e 94 87 05 	call	0xb0e	; 0xb0e <__fp_pscA>
 944:	40 f0       	brcs	.+16     	; 0x956 <__divsf3+0x24>
 946:	29 f4       	brne	.+10     	; 0x952 <__divsf3+0x20>
 948:	5f 3f       	cpi	r21, 0xFF	; 255
 94a:	29 f0       	breq	.+10     	; 0x956 <__divsf3+0x24>
 94c:	0c 94 7e 05 	jmp	0xafc	; 0xafc <__fp_inf>
 950:	51 11       	cpse	r21, r1
 952:	0c 94 c9 05 	jmp	0xb92	; 0xb92 <__fp_szero>
 956:	0c 94 84 05 	jmp	0xb08	; 0xb08 <__fp_nan>

0000095a <__divsf3x>:
 95a:	0e 94 a6 05 	call	0xb4c	; 0xb4c <__fp_split3>
 95e:	68 f3       	brcs	.-38     	; 0x93a <__divsf3+0x8>

00000960 <__divsf3_pse>:
 960:	99 23       	and	r25, r25
 962:	b1 f3       	breq	.-20     	; 0x950 <__divsf3+0x1e>
 964:	55 23       	and	r21, r21
 966:	91 f3       	breq	.-28     	; 0x94c <__divsf3+0x1a>
 968:	95 1b       	sub	r25, r21
 96a:	55 0b       	sbc	r21, r21
 96c:	bb 27       	eor	r27, r27
 96e:	aa 27       	eor	r26, r26
 970:	62 17       	cp	r22, r18
 972:	73 07       	cpc	r23, r19
 974:	84 07       	cpc	r24, r20
 976:	38 f0       	brcs	.+14     	; 0x986 <__divsf3_pse+0x26>
 978:	9f 5f       	subi	r25, 0xFF	; 255
 97a:	5f 4f       	sbci	r21, 0xFF	; 255
 97c:	22 0f       	add	r18, r18
 97e:	33 1f       	adc	r19, r19
 980:	44 1f       	adc	r20, r20
 982:	aa 1f       	adc	r26, r26
 984:	a9 f3       	breq	.-22     	; 0x970 <__divsf3_pse+0x10>
 986:	35 d0       	rcall	.+106    	; 0x9f2 <__divsf3_pse+0x92>
 988:	0e 2e       	mov	r0, r30
 98a:	3a f0       	brmi	.+14     	; 0x99a <__divsf3_pse+0x3a>
 98c:	e0 e8       	ldi	r30, 0x80	; 128
 98e:	32 d0       	rcall	.+100    	; 0x9f4 <__divsf3_pse+0x94>
 990:	91 50       	subi	r25, 0x01	; 1
 992:	50 40       	sbci	r21, 0x00	; 0
 994:	e6 95       	lsr	r30
 996:	00 1c       	adc	r0, r0
 998:	ca f7       	brpl	.-14     	; 0x98c <__divsf3_pse+0x2c>
 99a:	2b d0       	rcall	.+86     	; 0x9f2 <__divsf3_pse+0x92>
 99c:	fe 2f       	mov	r31, r30
 99e:	29 d0       	rcall	.+82     	; 0x9f2 <__divsf3_pse+0x92>
 9a0:	66 0f       	add	r22, r22
 9a2:	77 1f       	adc	r23, r23
 9a4:	88 1f       	adc	r24, r24
 9a6:	bb 1f       	adc	r27, r27
 9a8:	26 17       	cp	r18, r22
 9aa:	37 07       	cpc	r19, r23
 9ac:	48 07       	cpc	r20, r24
 9ae:	ab 07       	cpc	r26, r27
 9b0:	b0 e8       	ldi	r27, 0x80	; 128
 9b2:	09 f0       	breq	.+2      	; 0x9b6 <__divsf3_pse+0x56>
 9b4:	bb 0b       	sbc	r27, r27
 9b6:	80 2d       	mov	r24, r0
 9b8:	bf 01       	movw	r22, r30
 9ba:	ff 27       	eor	r31, r31
 9bc:	93 58       	subi	r25, 0x83	; 131
 9be:	5f 4f       	sbci	r21, 0xFF	; 255
 9c0:	3a f0       	brmi	.+14     	; 0x9d0 <__divsf3_pse+0x70>
 9c2:	9e 3f       	cpi	r25, 0xFE	; 254
 9c4:	51 05       	cpc	r21, r1
 9c6:	78 f0       	brcs	.+30     	; 0x9e6 <__divsf3_pse+0x86>
 9c8:	0c 94 7e 05 	jmp	0xafc	; 0xafc <__fp_inf>
 9cc:	0c 94 c9 05 	jmp	0xb92	; 0xb92 <__fp_szero>
 9d0:	5f 3f       	cpi	r21, 0xFF	; 255
 9d2:	e4 f3       	brlt	.-8      	; 0x9cc <__divsf3_pse+0x6c>
 9d4:	98 3e       	cpi	r25, 0xE8	; 232
 9d6:	d4 f3       	brlt	.-12     	; 0x9cc <__divsf3_pse+0x6c>
 9d8:	86 95       	lsr	r24
 9da:	77 95       	ror	r23
 9dc:	67 95       	ror	r22
 9de:	b7 95       	ror	r27
 9e0:	f7 95       	ror	r31
 9e2:	9f 5f       	subi	r25, 0xFF	; 255
 9e4:	c9 f7       	brne	.-14     	; 0x9d8 <__divsf3_pse+0x78>
 9e6:	88 0f       	add	r24, r24
 9e8:	91 1d       	adc	r25, r1
 9ea:	96 95       	lsr	r25
 9ec:	87 95       	ror	r24
 9ee:	97 f9       	bld	r25, 7
 9f0:	08 95       	ret
 9f2:	e1 e0       	ldi	r30, 0x01	; 1
 9f4:	66 0f       	add	r22, r22
 9f6:	77 1f       	adc	r23, r23
 9f8:	88 1f       	adc	r24, r24
 9fa:	bb 1f       	adc	r27, r27
 9fc:	62 17       	cp	r22, r18
 9fe:	73 07       	cpc	r23, r19
 a00:	84 07       	cpc	r24, r20
 a02:	ba 07       	cpc	r27, r26
 a04:	20 f0       	brcs	.+8      	; 0xa0e <__divsf3_pse+0xae>
 a06:	62 1b       	sub	r22, r18
 a08:	73 0b       	sbc	r23, r19
 a0a:	84 0b       	sbc	r24, r20
 a0c:	ba 0b       	sbc	r27, r26
 a0e:	ee 1f       	adc	r30, r30
 a10:	88 f7       	brcc	.-30     	; 0x9f4 <__divsf3_pse+0x94>
 a12:	e0 95       	com	r30
 a14:	08 95       	ret

00000a16 <__fixsfsi>:
 a16:	0e 94 12 05 	call	0xa24	; 0xa24 <__fixunssfsi>
 a1a:	68 94       	set
 a1c:	b1 11       	cpse	r27, r1
 a1e:	0c 94 c9 05 	jmp	0xb92	; 0xb92 <__fp_szero>
 a22:	08 95       	ret

00000a24 <__fixunssfsi>:
 a24:	0e 94 ae 05 	call	0xb5c	; 0xb5c <__fp_splitA>
 a28:	88 f0       	brcs	.+34     	; 0xa4c <__fixunssfsi+0x28>
 a2a:	9f 57       	subi	r25, 0x7F	; 127
 a2c:	98 f0       	brcs	.+38     	; 0xa54 <__fixunssfsi+0x30>
 a2e:	b9 2f       	mov	r27, r25
 a30:	99 27       	eor	r25, r25
 a32:	b7 51       	subi	r27, 0x17	; 23
 a34:	b0 f0       	brcs	.+44     	; 0xa62 <__fixunssfsi+0x3e>
 a36:	e1 f0       	breq	.+56     	; 0xa70 <__fixunssfsi+0x4c>
 a38:	66 0f       	add	r22, r22
 a3a:	77 1f       	adc	r23, r23
 a3c:	88 1f       	adc	r24, r24
 a3e:	99 1f       	adc	r25, r25
 a40:	1a f0       	brmi	.+6      	; 0xa48 <__fixunssfsi+0x24>
 a42:	ba 95       	dec	r27
 a44:	c9 f7       	brne	.-14     	; 0xa38 <__fixunssfsi+0x14>
 a46:	14 c0       	rjmp	.+40     	; 0xa70 <__fixunssfsi+0x4c>
 a48:	b1 30       	cpi	r27, 0x01	; 1
 a4a:	91 f0       	breq	.+36     	; 0xa70 <__fixunssfsi+0x4c>
 a4c:	0e 94 c8 05 	call	0xb90	; 0xb90 <__fp_zero>
 a50:	b1 e0       	ldi	r27, 0x01	; 1
 a52:	08 95       	ret
 a54:	0c 94 c8 05 	jmp	0xb90	; 0xb90 <__fp_zero>
 a58:	67 2f       	mov	r22, r23
 a5a:	78 2f       	mov	r23, r24
 a5c:	88 27       	eor	r24, r24
 a5e:	b8 5f       	subi	r27, 0xF8	; 248
 a60:	39 f0       	breq	.+14     	; 0xa70 <__fixunssfsi+0x4c>
 a62:	b9 3f       	cpi	r27, 0xF9	; 249
 a64:	cc f3       	brlt	.-14     	; 0xa58 <__fixunssfsi+0x34>
 a66:	86 95       	lsr	r24
 a68:	77 95       	ror	r23
 a6a:	67 95       	ror	r22
 a6c:	b3 95       	inc	r27
 a6e:	d9 f7       	brne	.-10     	; 0xa66 <__fixunssfsi+0x42>
 a70:	3e f4       	brtc	.+14     	; 0xa80 <__fixunssfsi+0x5c>
 a72:	90 95       	com	r25
 a74:	80 95       	com	r24
 a76:	70 95       	com	r23
 a78:	61 95       	neg	r22
 a7a:	7f 4f       	sbci	r23, 0xFF	; 255
 a7c:	8f 4f       	sbci	r24, 0xFF	; 255
 a7e:	9f 4f       	sbci	r25, 0xFF	; 255
 a80:	08 95       	ret

00000a82 <__floatunsisf>:
 a82:	e8 94       	clt
 a84:	09 c0       	rjmp	.+18     	; 0xa98 <__floatsisf+0x12>

00000a86 <__floatsisf>:
 a86:	97 fb       	bst	r25, 7
 a88:	3e f4       	brtc	.+14     	; 0xa98 <__floatsisf+0x12>
 a8a:	90 95       	com	r25
 a8c:	80 95       	com	r24
 a8e:	70 95       	com	r23
 a90:	61 95       	neg	r22
 a92:	7f 4f       	sbci	r23, 0xFF	; 255
 a94:	8f 4f       	sbci	r24, 0xFF	; 255
 a96:	9f 4f       	sbci	r25, 0xFF	; 255
 a98:	99 23       	and	r25, r25
 a9a:	a9 f0       	breq	.+42     	; 0xac6 <__floatsisf+0x40>
 a9c:	f9 2f       	mov	r31, r25
 a9e:	96 e9       	ldi	r25, 0x96	; 150
 aa0:	bb 27       	eor	r27, r27
 aa2:	93 95       	inc	r25
 aa4:	f6 95       	lsr	r31
 aa6:	87 95       	ror	r24
 aa8:	77 95       	ror	r23
 aaa:	67 95       	ror	r22
 aac:	b7 95       	ror	r27
 aae:	f1 11       	cpse	r31, r1
 ab0:	f8 cf       	rjmp	.-16     	; 0xaa2 <__floatsisf+0x1c>
 ab2:	fa f4       	brpl	.+62     	; 0xaf2 <__floatsisf+0x6c>
 ab4:	bb 0f       	add	r27, r27
 ab6:	11 f4       	brne	.+4      	; 0xabc <__floatsisf+0x36>
 ab8:	60 ff       	sbrs	r22, 0
 aba:	1b c0       	rjmp	.+54     	; 0xaf2 <__floatsisf+0x6c>
 abc:	6f 5f       	subi	r22, 0xFF	; 255
 abe:	7f 4f       	sbci	r23, 0xFF	; 255
 ac0:	8f 4f       	sbci	r24, 0xFF	; 255
 ac2:	9f 4f       	sbci	r25, 0xFF	; 255
 ac4:	16 c0       	rjmp	.+44     	; 0xaf2 <__floatsisf+0x6c>
 ac6:	88 23       	and	r24, r24
 ac8:	11 f0       	breq	.+4      	; 0xace <__floatsisf+0x48>
 aca:	96 e9       	ldi	r25, 0x96	; 150
 acc:	11 c0       	rjmp	.+34     	; 0xaf0 <__floatsisf+0x6a>
 ace:	77 23       	and	r23, r23
 ad0:	21 f0       	breq	.+8      	; 0xada <__floatsisf+0x54>
 ad2:	9e e8       	ldi	r25, 0x8E	; 142
 ad4:	87 2f       	mov	r24, r23
 ad6:	76 2f       	mov	r23, r22
 ad8:	05 c0       	rjmp	.+10     	; 0xae4 <__floatsisf+0x5e>
 ada:	66 23       	and	r22, r22
 adc:	71 f0       	breq	.+28     	; 0xafa <__floatsisf+0x74>
 ade:	96 e8       	ldi	r25, 0x86	; 134
 ae0:	86 2f       	mov	r24, r22
 ae2:	70 e0       	ldi	r23, 0x00	; 0
 ae4:	60 e0       	ldi	r22, 0x00	; 0
 ae6:	2a f0       	brmi	.+10     	; 0xaf2 <__floatsisf+0x6c>
 ae8:	9a 95       	dec	r25
 aea:	66 0f       	add	r22, r22
 aec:	77 1f       	adc	r23, r23
 aee:	88 1f       	adc	r24, r24
 af0:	da f7       	brpl	.-10     	; 0xae8 <__floatsisf+0x62>
 af2:	88 0f       	add	r24, r24
 af4:	96 95       	lsr	r25
 af6:	87 95       	ror	r24
 af8:	97 f9       	bld	r25, 7
 afa:	08 95       	ret

00000afc <__fp_inf>:
 afc:	97 f9       	bld	r25, 7
 afe:	9f 67       	ori	r25, 0x7F	; 127
 b00:	80 e8       	ldi	r24, 0x80	; 128
 b02:	70 e0       	ldi	r23, 0x00	; 0
 b04:	60 e0       	ldi	r22, 0x00	; 0
 b06:	08 95       	ret

00000b08 <__fp_nan>:
 b08:	9f ef       	ldi	r25, 0xFF	; 255
 b0a:	80 ec       	ldi	r24, 0xC0	; 192
 b0c:	08 95       	ret

00000b0e <__fp_pscA>:
 b0e:	00 24       	eor	r0, r0
 b10:	0a 94       	dec	r0
 b12:	16 16       	cp	r1, r22
 b14:	17 06       	cpc	r1, r23
 b16:	18 06       	cpc	r1, r24
 b18:	09 06       	cpc	r0, r25
 b1a:	08 95       	ret

00000b1c <__fp_pscB>:
 b1c:	00 24       	eor	r0, r0
 b1e:	0a 94       	dec	r0
 b20:	12 16       	cp	r1, r18
 b22:	13 06       	cpc	r1, r19
 b24:	14 06       	cpc	r1, r20
 b26:	05 06       	cpc	r0, r21
 b28:	08 95       	ret

00000b2a <__fp_round>:
 b2a:	09 2e       	mov	r0, r25
 b2c:	03 94       	inc	r0
 b2e:	00 0c       	add	r0, r0
 b30:	11 f4       	brne	.+4      	; 0xb36 <__fp_round+0xc>
 b32:	88 23       	and	r24, r24
 b34:	52 f0       	brmi	.+20     	; 0xb4a <__fp_round+0x20>
 b36:	bb 0f       	add	r27, r27
 b38:	40 f4       	brcc	.+16     	; 0xb4a <__fp_round+0x20>
 b3a:	bf 2b       	or	r27, r31
 b3c:	11 f4       	brne	.+4      	; 0xb42 <__fp_round+0x18>
 b3e:	60 ff       	sbrs	r22, 0
 b40:	04 c0       	rjmp	.+8      	; 0xb4a <__fp_round+0x20>
 b42:	6f 5f       	subi	r22, 0xFF	; 255
 b44:	7f 4f       	sbci	r23, 0xFF	; 255
 b46:	8f 4f       	sbci	r24, 0xFF	; 255
 b48:	9f 4f       	sbci	r25, 0xFF	; 255
 b4a:	08 95       	ret

00000b4c <__fp_split3>:
 b4c:	57 fd       	sbrc	r21, 7
 b4e:	90 58       	subi	r25, 0x80	; 128
 b50:	44 0f       	add	r20, r20
 b52:	55 1f       	adc	r21, r21
 b54:	59 f0       	breq	.+22     	; 0xb6c <__fp_splitA+0x10>
 b56:	5f 3f       	cpi	r21, 0xFF	; 255
 b58:	71 f0       	breq	.+28     	; 0xb76 <__fp_splitA+0x1a>
 b5a:	47 95       	ror	r20

00000b5c <__fp_splitA>:
 b5c:	88 0f       	add	r24, r24
 b5e:	97 fb       	bst	r25, 7
 b60:	99 1f       	adc	r25, r25
 b62:	61 f0       	breq	.+24     	; 0xb7c <__fp_splitA+0x20>
 b64:	9f 3f       	cpi	r25, 0xFF	; 255
 b66:	79 f0       	breq	.+30     	; 0xb86 <__fp_splitA+0x2a>
 b68:	87 95       	ror	r24
 b6a:	08 95       	ret
 b6c:	12 16       	cp	r1, r18
 b6e:	13 06       	cpc	r1, r19
 b70:	14 06       	cpc	r1, r20
 b72:	55 1f       	adc	r21, r21
 b74:	f2 cf       	rjmp	.-28     	; 0xb5a <__fp_split3+0xe>
 b76:	46 95       	lsr	r20
 b78:	f1 df       	rcall	.-30     	; 0xb5c <__fp_splitA>
 b7a:	08 c0       	rjmp	.+16     	; 0xb8c <__fp_splitA+0x30>
 b7c:	16 16       	cp	r1, r22
 b7e:	17 06       	cpc	r1, r23
 b80:	18 06       	cpc	r1, r24
 b82:	99 1f       	adc	r25, r25
 b84:	f1 cf       	rjmp	.-30     	; 0xb68 <__fp_splitA+0xc>
 b86:	86 95       	lsr	r24
 b88:	71 05       	cpc	r23, r1
 b8a:	61 05       	cpc	r22, r1
 b8c:	08 94       	sec
 b8e:	08 95       	ret

00000b90 <__fp_zero>:
 b90:	e8 94       	clt

00000b92 <__fp_szero>:
 b92:	bb 27       	eor	r27, r27
 b94:	66 27       	eor	r22, r22
 b96:	77 27       	eor	r23, r23
 b98:	cb 01       	movw	r24, r22
 b9a:	97 f9       	bld	r25, 7
 b9c:	08 95       	ret

00000b9e <__mulsf3>:
 b9e:	0e 94 e2 05 	call	0xbc4	; 0xbc4 <__mulsf3x>
 ba2:	0c 94 95 05 	jmp	0xb2a	; 0xb2a <__fp_round>
 ba6:	0e 94 87 05 	call	0xb0e	; 0xb0e <__fp_pscA>
 baa:	38 f0       	brcs	.+14     	; 0xbba <__mulsf3+0x1c>
 bac:	0e 94 8e 05 	call	0xb1c	; 0xb1c <__fp_pscB>
 bb0:	20 f0       	brcs	.+8      	; 0xbba <__mulsf3+0x1c>
 bb2:	95 23       	and	r25, r21
 bb4:	11 f0       	breq	.+4      	; 0xbba <__mulsf3+0x1c>
 bb6:	0c 94 7e 05 	jmp	0xafc	; 0xafc <__fp_inf>
 bba:	0c 94 84 05 	jmp	0xb08	; 0xb08 <__fp_nan>
 bbe:	11 24       	eor	r1, r1
 bc0:	0c 94 c9 05 	jmp	0xb92	; 0xb92 <__fp_szero>

00000bc4 <__mulsf3x>:
 bc4:	0e 94 a6 05 	call	0xb4c	; 0xb4c <__fp_split3>
 bc8:	70 f3       	brcs	.-36     	; 0xba6 <__mulsf3+0x8>

00000bca <__mulsf3_pse>:
 bca:	95 9f       	mul	r25, r21
 bcc:	c1 f3       	breq	.-16     	; 0xbbe <__mulsf3+0x20>
 bce:	95 0f       	add	r25, r21
 bd0:	50 e0       	ldi	r21, 0x00	; 0
 bd2:	55 1f       	adc	r21, r21
 bd4:	62 9f       	mul	r22, r18
 bd6:	f0 01       	movw	r30, r0
 bd8:	72 9f       	mul	r23, r18
 bda:	bb 27       	eor	r27, r27
 bdc:	f0 0d       	add	r31, r0
 bde:	b1 1d       	adc	r27, r1
 be0:	63 9f       	mul	r22, r19
 be2:	aa 27       	eor	r26, r26
 be4:	f0 0d       	add	r31, r0
 be6:	b1 1d       	adc	r27, r1
 be8:	aa 1f       	adc	r26, r26
 bea:	64 9f       	mul	r22, r20
 bec:	66 27       	eor	r22, r22
 bee:	b0 0d       	add	r27, r0
 bf0:	a1 1d       	adc	r26, r1
 bf2:	66 1f       	adc	r22, r22
 bf4:	82 9f       	mul	r24, r18
 bf6:	22 27       	eor	r18, r18
 bf8:	b0 0d       	add	r27, r0
 bfa:	a1 1d       	adc	r26, r1
 bfc:	62 1f       	adc	r22, r18
 bfe:	73 9f       	mul	r23, r19
 c00:	b0 0d       	add	r27, r0
 c02:	a1 1d       	adc	r26, r1
 c04:	62 1f       	adc	r22, r18
 c06:	83 9f       	mul	r24, r19
 c08:	a0 0d       	add	r26, r0
 c0a:	61 1d       	adc	r22, r1
 c0c:	22 1f       	adc	r18, r18
 c0e:	74 9f       	mul	r23, r20
 c10:	33 27       	eor	r19, r19
 c12:	a0 0d       	add	r26, r0
 c14:	61 1d       	adc	r22, r1
 c16:	23 1f       	adc	r18, r19
 c18:	84 9f       	mul	r24, r20
 c1a:	60 0d       	add	r22, r0
 c1c:	21 1d       	adc	r18, r1
 c1e:	82 2f       	mov	r24, r18
 c20:	76 2f       	mov	r23, r22
 c22:	6a 2f       	mov	r22, r26
 c24:	11 24       	eor	r1, r1
 c26:	9f 57       	subi	r25, 0x7F	; 127
 c28:	50 40       	sbci	r21, 0x00	; 0
 c2a:	9a f0       	brmi	.+38     	; 0xc52 <__mulsf3_pse+0x88>
 c2c:	f1 f0       	breq	.+60     	; 0xc6a <__mulsf3_pse+0xa0>
 c2e:	88 23       	and	r24, r24
 c30:	4a f0       	brmi	.+18     	; 0xc44 <__mulsf3_pse+0x7a>
 c32:	ee 0f       	add	r30, r30
 c34:	ff 1f       	adc	r31, r31
 c36:	bb 1f       	adc	r27, r27
 c38:	66 1f       	adc	r22, r22
 c3a:	77 1f       	adc	r23, r23
 c3c:	88 1f       	adc	r24, r24
 c3e:	91 50       	subi	r25, 0x01	; 1
 c40:	50 40       	sbci	r21, 0x00	; 0
 c42:	a9 f7       	brne	.-22     	; 0xc2e <__mulsf3_pse+0x64>
 c44:	9e 3f       	cpi	r25, 0xFE	; 254
 c46:	51 05       	cpc	r21, r1
 c48:	80 f0       	brcs	.+32     	; 0xc6a <__mulsf3_pse+0xa0>
 c4a:	0c 94 7e 05 	jmp	0xafc	; 0xafc <__fp_inf>
 c4e:	0c 94 c9 05 	jmp	0xb92	; 0xb92 <__fp_szero>
 c52:	5f 3f       	cpi	r21, 0xFF	; 255
 c54:	e4 f3       	brlt	.-8      	; 0xc4e <__mulsf3_pse+0x84>
 c56:	98 3e       	cpi	r25, 0xE8	; 232
 c58:	d4 f3       	brlt	.-12     	; 0xc4e <__mulsf3_pse+0x84>
 c5a:	86 95       	lsr	r24
 c5c:	77 95       	ror	r23
 c5e:	67 95       	ror	r22
 c60:	b7 95       	ror	r27
 c62:	f7 95       	ror	r31
 c64:	e7 95       	ror	r30
 c66:	9f 5f       	subi	r25, 0xFF	; 255
 c68:	c1 f7       	brne	.-16     	; 0xc5a <__mulsf3_pse+0x90>
 c6a:	fe 2b       	or	r31, r30
 c6c:	88 0f       	add	r24, r24
 c6e:	91 1d       	adc	r25, r1
 c70:	96 95       	lsr	r25
 c72:	87 95       	ror	r24
 c74:	97 f9       	bld	r25, 7
 c76:	08 95       	ret

00000c78 <__mulshisi3>:
 c78:	b7 ff       	sbrs	r27, 7
 c7a:	0c 94 44 06 	jmp	0xc88	; 0xc88 <__muluhisi3>

00000c7e <__mulohisi3>:
 c7e:	0e 94 44 06 	call	0xc88	; 0xc88 <__muluhisi3>
 c82:	82 1b       	sub	r24, r18
 c84:	93 0b       	sbc	r25, r19
 c86:	08 95       	ret

00000c88 <__muluhisi3>:
 c88:	0e 94 4f 06 	call	0xc9e	; 0xc9e <__umulhisi3>
 c8c:	a5 9f       	mul	r26, r21
 c8e:	90 0d       	add	r25, r0
 c90:	b4 9f       	mul	r27, r20
 c92:	90 0d       	add	r25, r0
 c94:	a4 9f       	mul	r26, r20
 c96:	80 0d       	add	r24, r0
 c98:	91 1d       	adc	r25, r1
 c9a:	11 24       	eor	r1, r1
 c9c:	08 95       	ret

00000c9e <__umulhisi3>:
 c9e:	a2 9f       	mul	r26, r18
 ca0:	b0 01       	movw	r22, r0
 ca2:	b3 9f       	mul	r27, r19
 ca4:	c0 01       	movw	r24, r0
 ca6:	a3 9f       	mul	r26, r19
 ca8:	70 0d       	add	r23, r0
 caa:	81 1d       	adc	r24, r1
 cac:	11 24       	eor	r1, r1
 cae:	91 1d       	adc	r25, r1
 cb0:	b2 9f       	mul	r27, r18
 cb2:	70 0d       	add	r23, r0
 cb4:	81 1d       	adc	r24, r1
 cb6:	11 24       	eor	r1, r1
 cb8:	91 1d       	adc	r25, r1
 cba:	08 95       	ret

00000cbc <_exit>:
 cbc:	f8 94       	cli

00000cbe <__stop_program>:
 cbe:	ff cf       	rjmp	.-2      	; 0xcbe <__stop_program>
