Flow report for cmos4
Mon Oct 30 14:57:34 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Mon Oct 30 14:57:34 2023       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; cmos4                                       ;
; Top-level Entity Name              ; top_sdv                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE15F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 14,281                                      ;
;     Total combinational functions  ; 11,617                                      ;
;     Dedicated logic registers      ; 7,792                                       ;
; Total registers                    ; 7884                                        ;
; Total pins                         ; 188                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 336,160                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 3                                           ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 10/30/2023 14:56:47 ;
; Main task         ; Compilation         ;
; Revision Name     ; cmos4               ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                     ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                      ; Value                                                                                                        ; Default Value ; Entity Name ; Section Id       ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID                ; 238300915696053.169864900724308                                                                              ; --            ; --          ; --               ;
; EDA_DESIGN_EXTRA_ALTERA_SIM_LIB      ; cycloneiii_ver                                                                                               ; --            ; --          ; eda_simulation   ;
; EDA_DESIGN_EXTRA_ALTERA_SIM_LIB      ; cycloneiii_ver                                                                                               ; --            ; --          ; eda_simulation   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                           ; --            ; --          ; top_testbench    ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; top_testbench                                                                                                ; --            ; --          ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                  ; --            ; --          ; eda_simulation   ;
; EDA_SIMULATION_TOOL                  ; ModelSim (Verilog)                                                                                           ; <None>        ; --          ; --               ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                              ; --            ; --          ; eda_simulation   ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/bank_switch/bank_switch.v                                                                           ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/bank_switch/bank_switch_ctrl.v                                                                      ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/ddr_ctrl/ddr_wdisplayfifo.v                                                                         ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/ddr_ctrl/ddr_wr_ctrl.v                                                                              ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/ddr_ctrl/ddr2wr_fifo.v                                                                              ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/ddr_ctrl/mem_burst_ddr.v                                                                            ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/OV9281/ov9281_config.v                                                                              ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/OV9281/ov9281_capture.v                                                                             ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/OV9281/i2c_com.v                                                                                    ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/OV9281/camera_ov9281.v                                                                              ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/Slave_arbitrate/arbitrate_ctrl.v                                                                    ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/Slave_arbitrate/slave_arbitrate_interface.v                                                         ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/tb/top_testbench.v                                                                                  ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/tb/rgb888_ycrcb888.v                                                                                ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/top/top_sdv.v                                                                                       ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/vga_display/vga_display.v                                                                           ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; testbench/ddr2_full_mem_model.v                                                                              ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; testbench/ddr2_mem_model.v                                                                                   ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/key_sw/key_bank_switch.v                                                                            ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/key_sw/debounce.v                                                                                   ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth_ctrl/gmii_tx_ctrl.v                                                                             ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth_ctrl/img_data_pkt.v                                                                             ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth_ctrl/start_transfer_ctrl.v                                                                      ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/ethernet_top.v                                                                                  ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/udp/udp.v                                                                                       ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/udp/udp_rx.v                                                                                    ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/udp/udp_tx.v                                                                                    ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/arp/arp.v                                                                                       ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/arp/arp_ctrl.v                                                                                  ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/arp/arp_rx.v                                                                                    ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/arp/arp_top.v                                                                                   ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/arp/arp_tx.v                                                                                    ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/eth/arp/crc32_d8.v                                                                                  ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; fifo_eth_8w32r.v                                                                                             ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_FILE                  ; rtl_code/include/myparam.v                                                                                   ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_MODULE_NAME           ; top_testbench                                                                                                ; --            ; --          ; top_testbench    ;
; EDA_TEST_BENCH_NAME                  ; top_testbench                                                                                                ; --            ; --          ; eda_simulation   ;
; EDA_TIME_SCALE                       ; 1 ns                                                                                                         ; --            ; --          ; eda_simulation   ;
; ENABLE_SIGNALTAP                     ; On                                                                                                           ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; DDR2 High Performance Controller                                                                             ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; altmemphy                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; ALTPLL                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; FIFO                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; FIFO                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; ALTPLL                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; FIFO                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; ALTPLL                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; ALTPLL                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                         ; FIFO                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                      ; 13.1                                                                                                         ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                           ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2.v                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_bb.v                                                                                                    ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2.bsf                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2.qip                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2.html                                                                                                    ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_example_driver.v                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_example_top.v                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_ex_lfsr8.v                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; testbench/ddr2_example_top_tb.v                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; testbench/ddr2_mem_model.v                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; testbench/ddr2_full_mem_model.v                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_pin_assignments.tcl                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy.v                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_bb.v                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy.bsf                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_alt_mem_phy_seq_wrapper.vo                                                                          ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy.qip                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy.html                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_alt_mem_phy_seq_wrapper.v                                                                           ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_alt_mem_phy_seq.vhd                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_alt_mem_phy.v                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_alt_mem_phy_pll.v                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_pin_assignments.tcl                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_ddr_pins.tcl                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_report_timing.tcl                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_report_timing_core.tcl                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_ddr_timing.tcl                                                                                      ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy_alt_mem_phy_pll_bb.v                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; alt_mem_phy_defines.v                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr2_phy.ppf                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w32r_inst.v                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w32r_bb.v                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w32r_syn.v                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w8r_inst.v                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w8r_bb.v                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w8r_syn.v                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_u0_inst.v                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_u0_bb.v                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_u0.ppf                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_eth_8w32r_bb.v                                                                                          ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_eth_8w32r_syn.v                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_v1_bb.v                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_v1.ppf                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; pll_v1_syn.v                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; sd_pll_bb.v                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; sd_pll.ppf                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; fifo_32w16r_bb.v                                                                                             ; --            ; --          ; --               ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                                                                                         ; --            ; --          ; --               ;
; PARTITION_COLOR                      ; 16764057                                                                                                     ; --            ; top_sdv     ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                                                                                        ; --            ; top_sdv     ; Top              ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                                                                                       ; --            ; top_sdv     ; Top              ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                          ; --            ; --          ; --               ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                        ; --            ; --          ; --               ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                 ; --            ; --          ; --               ;
; SEARCH_PATH                          ; .                                                                                                            ; --            ; --          ; --               ;
; SEARCH_PATH                          ; ddr2_high_performance_controller-library                                                                     ; --            ; --          ; --               ;
; SEARCH_PATH                          ; .                                                                                                            ; --            ; --          ; --               ;
; SEARCH_PATH                          ; altmemphy-library                                                                                            ; --            ; --          ; --               ;
; SLD_FILE                             ; db/stp1_auto_stripped.stp                                                                                    ; --            ; --          ; --               ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=64                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=64                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=23                                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=23                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=89                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_CRC_LOWORD=26992                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_CRC_HIWORD=15711                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; TOP_LEVEL_ENTITY                     ; top_sdv                                                                                                      ; cmos4         ; --          ; --               ;
; USE_SIGNALTAP_FILE                   ; output_files/stp1.stp                                                                                        ; --            ; --          ; --               ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:44     ; 1.0                     ; 5028 MB             ; 00:00:40                           ;
; Total                ; 00:00:44     ; --                      ; --                  ; 00:00:40                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------+
; Flow OS Summary                                                                   ;
+----------------------+------------------+-----------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+----------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis ; DESKTOP-67TREBJ  ; Windows 7 ; 6.2        ; x86_64         ;
+----------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off cmos4 -c cmos4



