<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:58.3558</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.06.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0078746</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지 및 그의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE  SAME</inventionTitleEng><openDate>2022.12.27</openDate><openNumber>10-2022-0169043</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.06.07</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신호 영역 및 상기 신호 영역을 둘러싸는 주변 영역을 갖고, 상기 주변 영역에 배치되는 제 1 비아들을 갖는 제 1 다이, 상기 제 1 다이 상에 적층되고, 상기 주변 영역 상에서 상기 제 1 비아들과 대응되는 위치에 배치되는 제 2 비아들을 갖는 제 2 다이, 및 상기 제 1 다이 및 상기 제 2 다이 사이에서 상기 제 2 비아들을 상기 제 1 비아들에 각각 접속시키는 연결 단자들을 포함하는 반도체 패키지를 제공하되, 상기 주변 영역은 평면적 관점에서 상기 제 1 다이의 모서리들에 인접한 제 1 영역들, 및 평면적 관점에서 상기 제 1 다이의 측면들에 인접한 제 2 영역들을 포함하고, 상기 연결 단자들은 상기 제 1 영역들 상의 제 1 연결 단자들 및 상기 제 2 영역들 상의 제 2 연결 단자들을 포함하고, 상기 제 1 영역들 상에서 단위 면적당 상기 제 1 연결 단자들의 면적의 합은 상기 제 2 영역들 상에서 단위 면적당 상기 제 2 연결 단자들의 면적들의 합보다 클 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 신호 영역 및 상기 신호 영역을 둘러싸는 주변 영역을 갖고, 상기 주변 영역에 배치되는 제 1 비아들을 갖는 제 1 다이;상기 제 1 다이 상에 적층되고, 상기 주변 영역 상에서 상기 제 1 비아들과 대응되는 위치에 배치되는 제 2 비아들을 갖는 제 2 다이; 및상기 제 1 다이 및 상기 제 2 다이 사이에서 상기 제 2 비아들을 상기 제 1 비아들에 각각 접속시키는 연결 단자들을 포함하되,상기 주변 영역은: 평면적 관점에서 상기 제 1 다이의 모서리들에 인접한 제 1 영역들; 및 평면적 관점에서 상기 제 1 다이의 측면들에 인접한 제 2 영역들을 포함하고,상기 연결 단자들은 상기 제 1 영역들 상의 제 1 연결 단자들 및 상기 제 2 영역들 상의 제 2 연결 단자들을 포함하고,상기 제 1 영역들 상에서 단위 면적당 상기 제 1 연결 단자들의 면적의 합은 상기 제 2 영역들 상에서 단위 면적당 상기 제 2 연결 단자들의 면적들의 합보다 큰 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 연결 단자들 및 상기 제 2 연결 단자들은 실질적으로 동일한 형상을 갖되,상기 제 1 영역 상에서 단위 면적당 상기 제 1 연결 단자들의 수는 상기 제 2 영역 상에서 단위 면적당 상기 제 2 연결 단자들의 수보다 큰 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,제 1 연결 단자들 각각의 상부면의 면적은 상기 제 2 연결 단자들 각각의 상부면의 면적보다 큰 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 연결 단자들은 상기 신호 영역 상의 제 3 연결 단자들을 더 포함하되,상기 제 1 영역들 상에서 단위 면적당 상기 제 1 연결 단자들의 상기 면적의 합은 상기 신호 영역 상에서 단위 면적당 상기 제 3 연결 단자들의 면적의 합의 0.8배 내지 1.2배인 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 영역들은 신호 영역과 연결되는 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,평면적 관점에서 제 1 영역들은 상기 신호 영역으로부터 상기 제 1 다이의 상기 모서리들을 향할수록 폭이 작아지는 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,제 1 영역들의 평면 형상은 상기 신호 영역으로부터 상기 제 1 다이의 상기 모서리를 향하는 라인 형상, 또는 사각형 형상을 갖는 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,평면적 관점에서, 상기 제 2 영역들은 상기 제 1 다이의 상기 측면의 중간 지점으로부터 상기 제 1 다이의 상기 모서리들을 향할수록 폭이 작아지는 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제 1 다이와 상기 제 2 다이 사이에 개재되고, 상기 제 1 연결 단자들 및 상기 제 2 연결 단자들을 둘러싸는 언더 필을 더 포함하되,상기 언더 필의 외측면은 상기 제 1 다이의 상기 측면과 실질적으로 평행한 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 기판;상기 기판 상에 수직으로 적층되는 다이들;상기 다이들 사이를 채우는 언더 필;상기 기판 상에서 상기 다이들을 덮는 몰딩막; 및상기 기판의 하부면 상에 제공되는 외부 단자들을 포함하되,상기 다이들 각각은: 상기 다이들을 수직 관통하는 비아들; 상기 다이들의 신호 영역 상에 제공되어 상기 비아들에 접속되는 신호 단자들; 및 상기 신호 영역을 둘러싸는 주변 영역 상에 제공되어 상기 비아들에 접속되는 파워/그라운드 단자들을 포함하고,상기 주변 영역 상에서 단위 면적당 상기 파워/그라운드 단자들의 수는 상기 다이들의 측면을 따라 상기 다이들의 모서리들로부터 멀어질수록 감소하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 주변 영역 상에서 단위 면적당 상기 파워/그라운드 단자들의 상기 수는 상기 신호 영역과 상기 모서리들을 연결하는 직선으로부터 멀어질수록 감소하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서,상기 주변 영역은: 평면적 관점에서 상기 제 1 다이의 모서리들에 인접한 제 1 영역들; 및 평면적 관점에서 상기 제 1 다이의 측면들에 인접한 제 2 영역들을 포함하고,상기 제 1 영역들 상에서 단위 면적당 상기 파워/그라운드 단자들의 면적의 합은 상기 제 2 영역들 상에서 단위 면적당 상기 파워/그라운드 단자들의 면적들의 합보다 큰 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 1 영역들 상에서 상기 파워/그라운드 단자들 각각의 상부면의 면적은 상기 제 2 영역들 상에서 상기 파워/그라운드 단자들 각각의 상부면의 면적보다 큰 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제 12 항에 있어서,상기 제 1 영역들의 평면 형상은 상기 신호 영역으로부터 상기 다이들의 모서리들을 향하는 라인 형상을 갖거나, 또는 직사각형 형상을 갖는 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제 10 항에 있어서,상기 언더 필의 외측면은 상기 다이들의 상기 측면과 실질적으로 평행한 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제 1 다이를 제공하는 것, 상기 제 1 다이는 평면적 관점에서 상기 제 1 다이의 모서리들에 인접한 제 1 영역들, 및 상기 제 1 다이의 측면들에 인접한 제 2 영역들을 갖고;상기 제 1 다이의 상기 제 1 영역들 상에 제 1 연결 단자들을 제공하고, 상기 제 1 다이의 상기 제 2 영역들 상에 제 2 연결 단자들을 제공하는 것;상기 제 1 다이의 일면 상에 상기 제 1 연결 단자들 및 상기 제 2 연결 단자들을 덮는 언더 필을 형성하는 것;상기 제 1 다이 상에 제 2 다이를 위치시키는 것; 및상기 제 1 연결 단자들 및 상기 제 2 연결 단자들 상에 열 압착 공정을 수행하여, 상기 제 1 다이와 상기 제 2 다이를 연결하는 연결 단자들을 형성하는 것을 포함하되,상기 제 1 영역들 상에서 단위 면적당 상기 제 1 연결 단자들의 면적의 합은 상기 제 2 영역들 상에서 단위 면적당 상기 제 2 연결 단자들의 면적들의 합보다 크고,상기 제 1 영역들에서의 상기 언더 필의 제 1 상부면은 상기 제 2 영역들에서의 상기 언더 필의 제 2 상부면보다 상기 제 1 다이의 상기 일면으로부터 더 높은 레벨에 위치하는 반도체 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 제 1 영역들에서의 상기 언더 필의 두께는 상기 제 2 영역들에서의 상기 언더 필의 두께의 2배 내지 5배인 반도체 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제 16 항에 있어서,상기 제 1 다이는 상기 제 1 다이의 중심부 상에 위치하는 신호 영역을 갖되,상기 제 1 솔더 볼 및 상기 제 2 솔더 볼이 제공될 때, 상기 제 1 다이의 상기 신호 영역 상에 제 3 연결 단자들이 함께 제공되고,상기 언더 필은 상기 제 1 다이의 상기 일면 상에서 상기 제 3 연결 단자들을 덮고,상기 신호 영역 상에서 단위 면적당 상기 제 3 연결 단자들의 면적의 합은 상기 제 2 영역들 상에서 단위 면적당 상기 제 2 연결 단자들의 면적들의 합보다 크고,상기 신호 영역 에서의 상기 언더 필의 제 3 상부면은 상기 제 2 영역들에서의 상기 언더 필의 제 2 상부면보다 상기 제 1 다이의 상기 일면으로부터 더 높은 레벨에 위치하는 반도체 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 열 압착 공정 시, 용융된 상기 언더 필이 상기 제 1 영역들로부터 상기 제 2 영역들을 향해 흐르는 반도체 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제 16 항에 있어서,상기 제 1 연결 단자들 및 상기 제 2 연결 단자들 각각은 실질적으로 동일한 형상을 갖되, 상기 제 1 영역들 상에서 단위 면적당 상기 제 1 연결 단자들의 수는 상기 제 2 영역들 상에서 단위 면적당 상기 제 2 연결 단자들의 수보다 크거나, 또는상기 제 1 영역들 상에서 단위 면적당 상기 제 1 연결 단자들의 수와 상기 제 2 영역들 상에서 단위 면적당 상기 제 2 연결 단자들의 수는 동일하되, 제 1 연결 단자들 각각의 부피는 상기 제 2 연결 단자들 각각의 부피보다 큰 반도체 패키지의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>HONG,JONGPA</engName><name>홍종파</name></inventorInfo><inventorInfo><address>경기도 성남시 분당구...</address><code> </code><country> </country><engName>JIN,HWAIL</engName><name>진화일</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>PARK,SANG-SICK</engName><name>박상식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.06.17</receiptDate><receiptNumber>1-1-2021-0699745-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.06.07</receiptDate><receiptNumber>1-1-2024-0618052-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.05.07</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.08</receiptDate><receiptNumber>1-1-2025-0515406-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.06.27</receiptDate><receiptNumber>9-6-2025-0135229-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.22</receiptDate><receiptNumber>9-5-2025-0691927-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210078746.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93966dc83c5ab9ebbb7acf60641eb0fecccc6014f9e42291b98a90383b6cfbe52801e8ceee5596f24293909c28295c29154a9166c0014e5bcc</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf796721b368ff95ff531d757e111c1508d1d7991fb25b2f82bedd362a532a08dbdd9ceb0dd38fbd45eb04bf0429ed44ecbeea8986f3f4cd5e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>