|cpu
RD <= bus_interface:inst7.RD
CLK => tc:inst24.CLK
DBUS[0] <> bus_interface:inst7.DBUS[0]
DBUS[1] <> bus_interface:inst7.DBUS[1]
DBUS[2] <> bus_interface:inst7.DBUS[2]
DBUS[3] <> bus_interface:inst7.DBUS[3]
DBUS[4] <> bus_interface:inst7.DBUS[4]
DBUS[5] <> bus_interface:inst7.DBUS[5]
DBUS[6] <> bus_interface:inst7.DBUS[6]
DBUS[7] <> bus_interface:inst7.DBUS[7]
DBUS[8] <> bus_interface:inst7.DBUS[8]
DBUS[9] <> bus_interface:inst7.DBUS[9]
DBUS[10] <> bus_interface:inst7.DBUS[10]
DBUS[11] <> bus_interface:inst7.DBUS[11]
DBUS[12] <> bus_interface:inst7.DBUS[12]
DBUS[13] <> bus_interface:inst7.DBUS[13]
DBUS[14] <> bus_interface:inst7.DBUS[14]
DBUS[15] <> bus_interface:inst7.DBUS[15]
DBUS[16] <> bus_interface:inst7.DBUS[16]
DBUS[17] <> bus_interface:inst7.DBUS[17]
DBUS[18] <> bus_interface:inst7.DBUS[18]
DBUS[19] <> bus_interface:inst7.DBUS[19]
DBUS[20] <> bus_interface:inst7.DBUS[20]
DBUS[21] <> bus_interface:inst7.DBUS[21]
DBUS[22] <> bus_interface:inst7.DBUS[22]
DBUS[23] <> bus_interface:inst7.DBUS[23]
DBUS[24] <> bus_interface:inst7.DBUS[24]
DBUS[25] <> bus_interface:inst7.DBUS[25]
DBUS[26] <> bus_interface:inst7.DBUS[26]
DBUS[27] <> bus_interface:inst7.DBUS[27]
DBUS[28] <> bus_interface:inst7.DBUS[28]
DBUS[29] <> bus_interface:inst7.DBUS[29]
DBUS[30] <> bus_interface:inst7.DBUS[30]
DBUS[31] <> bus_interface:inst7.DBUS[31]
WR <= bus_interface:inst7.WR
ABUS[0] <= bus_interface:inst7.ABUS[0]
ABUS[1] <= bus_interface:inst7.ABUS[1]
ABUS[2] <= bus_interface:inst7.ABUS[2]
ABUS[3] <= bus_interface:inst7.ABUS[3]
ABUS[4] <= bus_interface:inst7.ABUS[4]
ABUS[5] <= bus_interface:inst7.ABUS[5]
ABUS[6] <= bus_interface:inst7.ABUS[6]
ABUS[7] <= bus_interface:inst7.ABUS[7]
ABUS[8] <= bus_interface:inst7.ABUS[8]
ABUS[9] <= bus_interface:inst7.ABUS[9]
ABUS[10] <= bus_interface:inst7.ABUS[10]
ABUS[11] <= bus_interface:inst7.ABUS[11]
ABUS[12] <= bus_interface:inst7.ABUS[12]
ABUS[13] <= bus_interface:inst7.ABUS[13]
ABUS[14] <= bus_interface:inst7.ABUS[14]
ABUS[15] <= bus_interface:inst7.ABUS[15]
ABUS[16] <= bus_interface:inst7.ABUS[16]
ABUS[17] <= bus_interface:inst7.ABUS[17]
ABUS[18] <= bus_interface:inst7.ABUS[18]
ABUS[19] <= bus_interface:inst7.ABUS[19]
ABUS[20] <= bus_interface:inst7.ABUS[20]
ABUS[21] <= bus_interface:inst7.ABUS[21]
ABUS[22] <= bus_interface:inst7.ABUS[22]
ABUS[23] <= bus_interface:inst7.ABUS[23]
ABUS[24] <= bus_interface:inst7.ABUS[24]
ABUS[25] <= bus_interface:inst7.ABUS[25]
ABUS[26] <= bus_interface:inst7.ABUS[26]
ABUS[27] <= bus_interface:inst7.ABUS[27]
ABUS[28] <= bus_interface:inst7.ABUS[28]
ABUS[29] <= bus_interface:inst7.ABUS[29]
ABUS[30] <= bus_interface:inst7.ABUS[30]
ABUS[31] <= bus_interface:inst7.ABUS[31]
LEN[0] <= bus_interface:inst7.LEN[0]
LEN[1] <= bus_interface:inst7.LEN[1]


|cpu|bus_interface:inst7
RD <= LOAD.DB_MAX_OUTPUT_PORT_TYPE
LOAD => RD.DATAIN
LOAD => inst2.IN1
LOAD => inst14[31].OE
LOAD => inst14[30].OE
LOAD => inst14[29].OE
LOAD => inst14[28].OE
LOAD => inst14[27].OE
LOAD => inst14[26].OE
LOAD => inst14[25].OE
LOAD => inst14[24].OE
LOAD => inst14[23].OE
LOAD => inst14[22].OE
LOAD => inst14[21].OE
LOAD => inst14[20].OE
LOAD => inst14[19].OE
LOAD => inst14[18].OE
LOAD => inst14[17].OE
LOAD => inst14[16].OE
LOAD => inst14[15].OE
LOAD => inst14[14].OE
LOAD => inst14[13].OE
LOAD => inst14[12].OE
LOAD => inst14[11].OE
LOAD => inst14[10].OE
LOAD => inst14[9].OE
LOAD => inst14[8].OE
LOAD => inst14[7].OE
LOAD => inst14[6].OE
LOAD => inst14[5].OE
LOAD => inst14[4].OE
LOAD => inst14[3].OE
LOAD => inst14[2].OE
LOAD => inst14[1].OE
LOAD => inst14[0].OE
WR <= STORE.DB_MAX_OUTPUT_PORT_TYPE
STORE => WR.DATAIN
STORE => inst2.IN0
STORE => inst5[31].OE
STORE => inst5[30].OE
STORE => inst5[29].OE
STORE => inst5[28].OE
STORE => inst5[27].OE
STORE => inst5[26].OE
STORE => inst5[25].OE
STORE => inst5[24].OE
STORE => inst5[23].OE
STORE => inst5[22].OE
STORE => inst5[21].OE
STORE => inst5[20].OE
STORE => inst5[19].OE
STORE => inst5[18].OE
STORE => inst5[17].OE
STORE => inst5[16].OE
STORE => inst5[15].OE
STORE => inst5[14].OE
STORE => inst5[13].OE
STORE => inst5[12].OE
STORE => inst5[11].OE
STORE => inst5[10].OE
STORE => inst5[9].OE
STORE => inst5[8].OE
STORE => inst5[7].OE
STORE => inst5[6].OE
STORE => inst5[5].OE
STORE => inst5[4].OE
STORE => inst5[3].OE
STORE => inst5[2].OE
STORE => inst5[1].OE
STORE => inst5[0].OE
ABUS[0] <= inst3[0].DB_MAX_OUTPUT_PORT_TYPE
ABUS[1] <= inst3[1].DB_MAX_OUTPUT_PORT_TYPE
ABUS[2] <= inst3[2].DB_MAX_OUTPUT_PORT_TYPE
ABUS[3] <= inst3[3].DB_MAX_OUTPUT_PORT_TYPE
ABUS[4] <= inst3[4].DB_MAX_OUTPUT_PORT_TYPE
ABUS[5] <= inst3[5].DB_MAX_OUTPUT_PORT_TYPE
ABUS[6] <= inst3[6].DB_MAX_OUTPUT_PORT_TYPE
ABUS[7] <= inst3[7].DB_MAX_OUTPUT_PORT_TYPE
ABUS[8] <= inst3[8].DB_MAX_OUTPUT_PORT_TYPE
ABUS[9] <= inst3[9].DB_MAX_OUTPUT_PORT_TYPE
ABUS[10] <= inst3[10].DB_MAX_OUTPUT_PORT_TYPE
ABUS[11] <= inst3[11].DB_MAX_OUTPUT_PORT_TYPE
ABUS[12] <= inst3[12].DB_MAX_OUTPUT_PORT_TYPE
ABUS[13] <= inst3[13].DB_MAX_OUTPUT_PORT_TYPE
ABUS[14] <= inst3[14].DB_MAX_OUTPUT_PORT_TYPE
ABUS[15] <= inst3[15].DB_MAX_OUTPUT_PORT_TYPE
ABUS[16] <= inst3[16].DB_MAX_OUTPUT_PORT_TYPE
ABUS[17] <= inst3[17].DB_MAX_OUTPUT_PORT_TYPE
ABUS[18] <= inst3[18].DB_MAX_OUTPUT_PORT_TYPE
ABUS[19] <= inst3[19].DB_MAX_OUTPUT_PORT_TYPE
ABUS[20] <= inst3[20].DB_MAX_OUTPUT_PORT_TYPE
ABUS[21] <= inst3[21].DB_MAX_OUTPUT_PORT_TYPE
ABUS[22] <= inst3[22].DB_MAX_OUTPUT_PORT_TYPE
ABUS[23] <= inst3[23].DB_MAX_OUTPUT_PORT_TYPE
ABUS[24] <= inst3[24].DB_MAX_OUTPUT_PORT_TYPE
ABUS[25] <= inst3[25].DB_MAX_OUTPUT_PORT_TYPE
ABUS[26] <= inst3[26].DB_MAX_OUTPUT_PORT_TYPE
ABUS[27] <= inst3[27].DB_MAX_OUTPUT_PORT_TYPE
ABUS[28] <= inst3[28].DB_MAX_OUTPUT_PORT_TYPE
ABUS[29] <= inst3[29].DB_MAX_OUTPUT_PORT_TYPE
ABUS[30] <= inst3[30].DB_MAX_OUTPUT_PORT_TYPE
ABUS[31] <= inst3[31].DB_MAX_OUTPUT_PORT_TYPE
base[0] => add_32:inst.A[0]
base[1] => add_32:inst.A[1]
base[2] => add_32:inst.A[2]
base[3] => add_32:inst.A[3]
base[4] => add_32:inst.A[4]
base[5] => add_32:inst.A[5]
base[6] => add_32:inst.A[6]
base[7] => add_32:inst.A[7]
base[8] => add_32:inst.A[8]
base[9] => add_32:inst.A[9]
base[10] => add_32:inst.A[10]
base[11] => add_32:inst.A[11]
base[12] => add_32:inst.A[12]
base[13] => add_32:inst.A[13]
base[14] => add_32:inst.A[14]
base[15] => add_32:inst.A[15]
base[16] => add_32:inst.A[16]
base[17] => add_32:inst.A[17]
base[18] => add_32:inst.A[18]
base[19] => add_32:inst.A[19]
base[20] => add_32:inst.A[20]
base[21] => add_32:inst.A[21]
base[22] => add_32:inst.A[22]
base[23] => add_32:inst.A[23]
base[24] => add_32:inst.A[24]
base[25] => add_32:inst.A[25]
base[26] => add_32:inst.A[26]
base[27] => add_32:inst.A[27]
base[28] => add_32:inst.A[28]
base[29] => add_32:inst.A[29]
base[30] => add_32:inst.A[30]
base[31] => add_32:inst.A[31]
offs[0] => add_32:inst.B[0]
offs[1] => add_32:inst.B[1]
offs[2] => add_32:inst.B[2]
offs[3] => add_32:inst.B[3]
offs[4] => add_32:inst.B[4]
offs[5] => add_32:inst.B[5]
offs[6] => add_32:inst.B[6]
offs[7] => add_32:inst.B[7]
offs[8] => add_32:inst.B[8]
offs[9] => add_32:inst.B[9]
offs[10] => add_32:inst.B[10]
offs[11] => add_32:inst.B[11]
DATA[0] <> inst14[0]
DATA[1] <> inst14[1]
DATA[2] <> inst14[2]
DATA[3] <> inst14[3]
DATA[4] <> inst14[4]
DATA[5] <> inst14[5]
DATA[6] <> inst14[6]
DATA[7] <> inst14[7]
DATA[8] <> inst14[8]
DATA[9] <> inst14[9]
DATA[10] <> inst14[10]
DATA[11] <> inst14[11]
DATA[12] <> inst14[12]
DATA[13] <> inst14[13]
DATA[14] <> inst14[14]
DATA[15] <> inst14[15]
DATA[16] <> inst14[16]
DATA[17] <> inst14[17]
DATA[18] <> inst14[18]
DATA[19] <> inst14[19]
DATA[20] <> inst14[20]
DATA[21] <> inst14[21]
DATA[22] <> inst14[22]
DATA[23] <> inst14[23]
DATA[24] <> inst14[24]
DATA[25] <> inst14[25]
DATA[26] <> inst14[26]
DATA[27] <> inst14[27]
DATA[28] <> inst14[28]
DATA[29] <> inst14[29]
DATA[30] <> inst14[30]
DATA[31] <> inst14[31]
DBUS[0] <> inst5[0]
DBUS[1] <> inst5[1]
DBUS[2] <> inst5[2]
DBUS[3] <> inst5[3]
DBUS[4] <> inst5[4]
DBUS[5] <> inst5[5]
DBUS[6] <> inst5[6]
DBUS[7] <> inst5[7]
DBUS[8] <> inst5[8]
DBUS[9] <> inst5[9]
DBUS[10] <> inst5[10]
DBUS[11] <> inst5[11]
DBUS[12] <> inst5[12]
DBUS[13] <> inst5[13]
DBUS[14] <> inst5[14]
DBUS[15] <> inst5[15]
DBUS[16] <> inst5[16]
DBUS[17] <> inst5[17]
DBUS[18] <> inst5[18]
DBUS[19] <> inst5[19]
DBUS[20] <> inst5[20]
DBUS[21] <> inst5[21]
DBUS[22] <> inst5[22]
DBUS[23] <> inst5[23]
DBUS[24] <> inst5[24]
DBUS[25] <> inst5[25]
DBUS[26] <> inst5[26]
DBUS[27] <> inst5[27]
DBUS[28] <> inst5[28]
DBUS[29] <> inst5[29]
DBUS[30] <> inst5[30]
DBUS[31] <> inst5[31]
op[0] => mx8_32b:inst11.S[0]
op[0] => mx4_32b:inst1.S[0]
op[0] => LEN[0].DATAIN
op[1] => mx8_32b:inst11.S[1]
op[1] => mx4_32b:inst1.S[1]
op[1] => LEN[1].DATAIN
op[2] => mx8_32b:inst11.S[2]
LEN[0] <= op[0].DB_MAX_OUTPUT_PORT_TYPE
LEN[1] <= op[1].DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst
Cout <= add_16:inst1.Cout
Cin => add_16:inst.Cin
A[0] => add_16:inst.A[0]
A[1] => add_16:inst.A[1]
A[2] => add_16:inst.A[2]
A[3] => add_16:inst.A[3]
A[4] => add_16:inst.A[4]
A[5] => add_16:inst.A[5]
A[6] => add_16:inst.A[6]
A[7] => add_16:inst.A[7]
A[8] => add_16:inst.A[8]
A[9] => add_16:inst.A[9]
A[10] => add_16:inst.A[10]
A[11] => add_16:inst.A[11]
A[12] => add_16:inst.A[12]
A[13] => add_16:inst.A[13]
A[14] => add_16:inst.A[14]
A[15] => add_16:inst.A[15]
A[16] => add_16:inst1.A[0]
A[17] => add_16:inst1.A[1]
A[18] => add_16:inst1.A[2]
A[19] => add_16:inst1.A[3]
A[20] => add_16:inst1.A[4]
A[21] => add_16:inst1.A[5]
A[22] => add_16:inst1.A[6]
A[23] => add_16:inst1.A[7]
A[24] => add_16:inst1.A[8]
A[25] => add_16:inst1.A[9]
A[26] => add_16:inst1.A[10]
A[27] => add_16:inst1.A[11]
A[28] => add_16:inst1.A[12]
A[29] => add_16:inst1.A[13]
A[30] => add_16:inst1.A[14]
A[31] => add_16:inst1.A[15]
B[0] => add_16:inst.B[0]
B[1] => add_16:inst.B[1]
B[2] => add_16:inst.B[2]
B[3] => add_16:inst.B[3]
B[4] => add_16:inst.B[4]
B[5] => add_16:inst.B[5]
B[6] => add_16:inst.B[6]
B[7] => add_16:inst.B[7]
B[8] => add_16:inst.B[8]
B[9] => add_16:inst.B[9]
B[10] => add_16:inst.B[10]
B[11] => add_16:inst.B[11]
B[12] => add_16:inst.B[12]
B[13] => add_16:inst.B[13]
B[14] => add_16:inst.B[14]
B[15] => add_16:inst.B[15]
B[16] => add_16:inst1.B[0]
B[17] => add_16:inst1.B[1]
B[18] => add_16:inst1.B[2]
B[19] => add_16:inst1.B[3]
B[20] => add_16:inst1.B[4]
B[21] => add_16:inst1.B[5]
B[22] => add_16:inst1.B[6]
B[23] => add_16:inst1.B[7]
B[24] => add_16:inst1.B[8]
B[25] => add_16:inst1.B[9]
B[26] => add_16:inst1.B[10]
B[27] => add_16:inst1.B[11]
B[28] => add_16:inst1.B[12]
B[29] => add_16:inst1.B[13]
B[30] => add_16:inst1.B[14]
B[31] => add_16:inst1.B[15]
S[0] <= add_16:inst.S[0]
S[1] <= add_16:inst.S[1]
S[2] <= add_16:inst.S[2]
S[3] <= add_16:inst.S[3]
S[4] <= add_16:inst.S[4]
S[5] <= add_16:inst.S[5]
S[6] <= add_16:inst.S[6]
S[7] <= add_16:inst.S[7]
S[8] <= add_16:inst.S[8]
S[9] <= add_16:inst.S[9]
S[10] <= add_16:inst.S[10]
S[11] <= add_16:inst.S[11]
S[12] <= add_16:inst.S[12]
S[13] <= add_16:inst.S[13]
S[14] <= add_16:inst.S[14]
S[15] <= add_16:inst.S[15]
S[16] <= add_16:inst1.S[0]
S[17] <= add_16:inst1.S[1]
S[18] <= add_16:inst1.S[2]
S[19] <= add_16:inst1.S[3]
S[20] <= add_16:inst1.S[4]
S[21] <= add_16:inst1.S[5]
S[22] <= add_16:inst1.S[6]
S[23] <= add_16:inst1.S[7]
S[24] <= add_16:inst1.S[8]
S[25] <= add_16:inst1.S[9]
S[26] <= add_16:inst1.S[10]
S[27] <= add_16:inst1.S[11]
S[28] <= add_16:inst1.S[12]
S[29] <= add_16:inst1.S[13]
S[30] <= add_16:inst1.S[14]
S[31] <= add_16:inst1.S[15]


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst1|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|add_32:inst|add_16:inst|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|mx8_32b:inst11
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I6[0] => inst8[0].DATAIN
I6[1] => inst8[1].DATAIN
I6[2] => inst8[2].DATAIN
I6[3] => inst8[3].DATAIN
I6[4] => inst8[4].DATAIN
I6[5] => inst8[5].DATAIN
I6[6] => inst8[6].DATAIN
I6[7] => inst8[7].DATAIN
I6[8] => inst8[8].DATAIN
I6[9] => inst8[9].DATAIN
I6[10] => inst8[10].DATAIN
I6[11] => inst8[11].DATAIN
I6[12] => inst8[12].DATAIN
I6[13] => inst8[13].DATAIN
I6[14] => inst8[14].DATAIN
I6[15] => inst8[15].DATAIN
I6[16] => inst8[16].DATAIN
I6[17] => inst8[17].DATAIN
I6[18] => inst8[18].DATAIN
I6[19] => inst8[19].DATAIN
I6[20] => inst8[20].DATAIN
I6[21] => inst8[21].DATAIN
I6[22] => inst8[22].DATAIN
I6[23] => inst8[23].DATAIN
I6[24] => inst8[24].DATAIN
I6[25] => inst8[25].DATAIN
I6[26] => inst8[26].DATAIN
I6[27] => inst8[27].DATAIN
I6[28] => inst8[28].DATAIN
I6[29] => inst8[29].DATAIN
I6[30] => inst8[30].DATAIN
I6[31] => inst8[31].DATAIN
S[0] => dc3_8:inst.A[0]
S[1] => dc3_8:inst.A[1]
S[2] => dc3_8:inst.A[2]
I5[0] => inst7[0].DATAIN
I5[1] => inst7[1].DATAIN
I5[2] => inst7[2].DATAIN
I5[3] => inst7[3].DATAIN
I5[4] => inst7[4].DATAIN
I5[5] => inst7[5].DATAIN
I5[6] => inst7[6].DATAIN
I5[7] => inst7[7].DATAIN
I5[8] => inst7[8].DATAIN
I5[9] => inst7[9].DATAIN
I5[10] => inst7[10].DATAIN
I5[11] => inst7[11].DATAIN
I5[12] => inst7[12].DATAIN
I5[13] => inst7[13].DATAIN
I5[14] => inst7[14].DATAIN
I5[15] => inst7[15].DATAIN
I5[16] => inst7[16].DATAIN
I5[17] => inst7[17].DATAIN
I5[18] => inst7[18].DATAIN
I5[19] => inst7[19].DATAIN
I5[20] => inst7[20].DATAIN
I5[21] => inst7[21].DATAIN
I5[22] => inst7[22].DATAIN
I5[23] => inst7[23].DATAIN
I5[24] => inst7[24].DATAIN
I5[25] => inst7[25].DATAIN
I5[26] => inst7[26].DATAIN
I5[27] => inst7[27].DATAIN
I5[28] => inst7[28].DATAIN
I5[29] => inst7[29].DATAIN
I5[30] => inst7[30].DATAIN
I5[31] => inst7[31].DATAIN
I4[0] => inst6[0].DATAIN
I4[1] => inst6[1].DATAIN
I4[2] => inst6[2].DATAIN
I4[3] => inst6[3].DATAIN
I4[4] => inst6[4].DATAIN
I4[5] => inst6[5].DATAIN
I4[6] => inst6[6].DATAIN
I4[7] => inst6[7].DATAIN
I4[8] => inst6[8].DATAIN
I4[9] => inst6[9].DATAIN
I4[10] => inst6[10].DATAIN
I4[11] => inst6[11].DATAIN
I4[12] => inst6[12].DATAIN
I4[13] => inst6[13].DATAIN
I4[14] => inst6[14].DATAIN
I4[15] => inst6[15].DATAIN
I4[16] => inst6[16].DATAIN
I4[17] => inst6[17].DATAIN
I4[18] => inst6[18].DATAIN
I4[19] => inst6[19].DATAIN
I4[20] => inst6[20].DATAIN
I4[21] => inst6[21].DATAIN
I4[22] => inst6[22].DATAIN
I4[23] => inst6[23].DATAIN
I4[24] => inst6[24].DATAIN
I4[25] => inst6[25].DATAIN
I4[26] => inst6[26].DATAIN
I4[27] => inst6[27].DATAIN
I4[28] => inst6[28].DATAIN
I4[29] => inst6[29].DATAIN
I4[30] => inst6[30].DATAIN
I4[31] => inst6[31].DATAIN
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN
I7[0] => inst9[0].DATAIN
I7[1] => inst9[1].DATAIN
I7[2] => inst9[2].DATAIN
I7[3] => inst9[3].DATAIN
I7[4] => inst9[4].DATAIN
I7[5] => inst9[5].DATAIN
I7[6] => inst9[6].DATAIN
I7[7] => inst9[7].DATAIN
I7[8] => inst9[8].DATAIN
I7[9] => inst9[9].DATAIN
I7[10] => inst9[10].DATAIN
I7[11] => inst9[11].DATAIN
I7[12] => inst9[12].DATAIN
I7[13] => inst9[13].DATAIN
I7[14] => inst9[14].DATAIN
I7[15] => inst9[15].DATAIN
I7[16] => inst9[16].DATAIN
I7[17] => inst9[17].DATAIN
I7[18] => inst9[18].DATAIN
I7[19] => inst9[19].DATAIN
I7[20] => inst9[20].DATAIN
I7[21] => inst9[21].DATAIN
I7[22] => inst9[22].DATAIN
I7[23] => inst9[23].DATAIN
I7[24] => inst9[24].DATAIN
I7[25] => inst9[25].DATAIN
I7[26] => inst9[26].DATAIN
I7[27] => inst9[27].DATAIN
I7[28] => inst9[28].DATAIN
I7[29] => inst9[29].DATAIN
I7[30] => inst9[30].DATAIN
I7[31] => inst9[31].DATAIN


|cpu|bus_interface:inst7|mx8_32b:inst11|dc3_8:inst
D0 <= dc2_4:inst.D0
A[0] => dc2_4:inst.A[0]
A[0] => dc2_4:inst1.A[0]
A[1] => dc2_4:inst.A[1]
A[1] => dc2_4:inst1.A[1]
A[2] => inst2.IN0
A[2] => inst4.IN0
E => inst3.IN1
E => inst4.IN1
D1 <= dc2_4:inst.D1
D2 <= dc2_4:inst.D2
D3 <= dc2_4:inst.D3
D4 <= dc2_4:inst1.D0
D5 <= dc2_4:inst1.D1
D6 <= dc2_4:inst1.D2
D7 <= dc2_4:inst1.D3


|cpu|bus_interface:inst7|mx8_32b:inst11|dc3_8:inst|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|mx8_32b:inst11|dc3_8:inst|dc2_4:inst1
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|signext8_32:inst9
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[17] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[18] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[19] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[20] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[21] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[22] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[23] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[24] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[25] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[26] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[27] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[28] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[29] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[30] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[31] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[31].DATAIN
IN[7] => OUT[30].DATAIN
IN[7] => OUT[29].DATAIN
IN[7] => OUT[28].DATAIN
IN[7] => OUT[27].DATAIN
IN[7] => OUT[26].DATAIN
IN[7] => OUT[25].DATAIN
IN[7] => OUT[24].DATAIN
IN[7] => OUT[23].DATAIN
IN[7] => OUT[22].DATAIN
IN[7] => OUT[21].DATAIN
IN[7] => OUT[20].DATAIN
IN[7] => OUT[19].DATAIN
IN[7] => OUT[18].DATAIN
IN[7] => OUT[17].DATAIN
IN[7] => OUT[16].DATAIN
IN[7] => OUT[15].DATAIN
IN[7] => OUT[14].DATAIN
IN[7] => OUT[13].DATAIN
IN[7] => OUT[12].DATAIN
IN[7] => OUT[11].DATAIN
IN[7] => OUT[10].DATAIN
IN[7] => OUT[9].DATAIN
IN[7] => OUT[8].DATAIN
IN[7] => OUT[7].DATAIN


|cpu|bus_interface:inst7|signext16_32:inst10
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[12].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[14].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[17] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[18] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[19] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[20] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[21] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[22] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[23] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[24] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[25] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[26] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[27] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[28] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[29] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[30] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[31] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[11].DATAIN
IN[12] => OUT[12].DATAIN
IN[13] => OUT[13].DATAIN
IN[14] => OUT[14].DATAIN
IN[15] => OUT[31].DATAIN
IN[15] => OUT[30].DATAIN
IN[15] => OUT[29].DATAIN
IN[15] => OUT[28].DATAIN
IN[15] => OUT[27].DATAIN
IN[15] => OUT[26].DATAIN
IN[15] => OUT[25].DATAIN
IN[15] => OUT[24].DATAIN
IN[15] => OUT[23].DATAIN
IN[15] => OUT[22].DATAIN
IN[15] => OUT[21].DATAIN
IN[15] => OUT[20].DATAIN
IN[15] => OUT[19].DATAIN
IN[15] => OUT[18].DATAIN
IN[15] => OUT[17].DATAIN
IN[15] => OUT[16].DATAIN
IN[15] => OUT[15].DATAIN


|cpu|bus_interface:inst7|zeroext8_32:inst15
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= <GND>
OUT[9] <= <GND>
OUT[10] <= <GND>
OUT[11] <= <GND>
OUT[12] <= <GND>
OUT[13] <= <GND>
OUT[14] <= <GND>
OUT[15] <= <GND>
OUT[16] <= <GND>
OUT[17] <= <GND>
OUT[18] <= <GND>
OUT[19] <= <GND>
OUT[20] <= <GND>
OUT[21] <= <GND>
OUT[22] <= <GND>
OUT[23] <= <GND>
OUT[24] <= <GND>
OUT[25] <= <GND>
OUT[26] <= <GND>
OUT[27] <= <GND>
OUT[28] <= <GND>
OUT[29] <= <GND>
OUT[30] <= <GND>
OUT[31] <= <GND>
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN


|cpu|bus_interface:inst7|zeroext16_32:inst8
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[12].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[14].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= <GND>
OUT[17] <= <GND>
OUT[18] <= <GND>
OUT[19] <= <GND>
OUT[20] <= <GND>
OUT[21] <= <GND>
OUT[22] <= <GND>
OUT[23] <= <GND>
OUT[24] <= <GND>
OUT[25] <= <GND>
OUT[26] <= <GND>
OUT[27] <= <GND>
OUT[28] <= <GND>
OUT[29] <= <GND>
OUT[30] <= <GND>
OUT[31] <= <GND>
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[11].DATAIN
IN[12] => OUT[12].DATAIN
IN[13] => OUT[13].DATAIN
IN[14] => OUT[14].DATAIN
IN[15] => OUT[15].DATAIN


|cpu|bus_interface:inst7|mx4_32b:inst1
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|bus_interface:inst7|mx4_32b:inst1|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|bus_interface:inst7|zeroext8_32:inst7
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= <GND>
OUT[9] <= <GND>
OUT[10] <= <GND>
OUT[11] <= <GND>
OUT[12] <= <GND>
OUT[13] <= <GND>
OUT[14] <= <GND>
OUT[15] <= <GND>
OUT[16] <= <GND>
OUT[17] <= <GND>
OUT[18] <= <GND>
OUT[19] <= <GND>
OUT[20] <= <GND>
OUT[21] <= <GND>
OUT[22] <= <GND>
OUT[23] <= <GND>
OUT[24] <= <GND>
OUT[25] <= <GND>
OUT[26] <= <GND>
OUT[27] <= <GND>
OUT[28] <= <GND>
OUT[29] <= <GND>
OUT[30] <= <GND>
OUT[31] <= <GND>
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN


|cpu|bus_interface:inst7|zeroext16_32:inst12
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[12].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[14].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= <GND>
OUT[17] <= <GND>
OUT[18] <= <GND>
OUT[19] <= <GND>
OUT[20] <= <GND>
OUT[21] <= <GND>
OUT[22] <= <GND>
OUT[23] <= <GND>
OUT[24] <= <GND>
OUT[25] <= <GND>
OUT[26] <= <GND>
OUT[27] <= <GND>
OUT[28] <= <GND>
OUT[29] <= <GND>
OUT[30] <= <GND>
OUT[31] <= <GND>
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[11].DATAIN
IN[12] => OUT[12].DATAIN
IN[13] => OUT[13].DATAIN
IN[14] => OUT[14].DATAIN
IN[15] => OUT[15].DATAIN


|cpu|tc:inst24
LOAD <= <GND>
STORE <= <GND>
BRANCH <= <GND>
JAL <= <GND>
JALR <= <GND>
LD_PC <= <GND>
CLK_PC <= CLK.DB_MAX_OUTPUT_PORT_TYPE
CLK => CLK_PC.DATAIN
CLK => CLK_IR.DATAIN
CLK => CLK_REG.DATAIN
LD_IR <= <GND>
CLK_IR <= CLK.DB_MAX_OUTPUT_PORT_TYPE
LD_REG <= <GND>
CLK_REG <= CLK.DB_MAX_OUTPUT_PORT_TYPE
BUF_ENABLE <= <GND>
ALUMX2 <= <GND>
ALUMX1 <= <GND>
base[0] <= <GND>
base[1] <= <GND>
base[2] <= <GND>
base[3] <= <GND>
base[4] <= <GND>
base[5] <= <GND>
base[6] <= <GND>
base[7] <= <GND>
base[8] <= <GND>
base[9] <= <GND>
base[10] <= <GND>
base[11] <= <GND>
base[12] <= <GND>
base[13] <= <GND>
base[14] <= <GND>
base[15] <= <GND>
base[16] <= <GND>
base[17] <= <GND>
base[18] <= <GND>
base[19] <= <GND>
base[20] <= <GND>
base[21] <= <GND>
base[22] <= <GND>
base[23] <= <GND>
base[24] <= <GND>
base[25] <= <GND>
base[26] <= <GND>
base[27] <= <GND>
base[28] <= <GND>
base[29] <= <GND>
base[30] <= <GND>
base[31] <= <GND>
DATA_REG[0] <= <GND>
DATA_REG[1] <= <GND>
DATA_REG[2] <= <GND>
DATA_REG[3] <= <GND>
DATA_REG[4] <= <GND>
DATA_REG[5] <= <GND>
DATA_REG[6] <= <GND>
DATA_REG[7] <= <GND>
DATA_REG[8] <= <GND>
DATA_REG[9] <= <GND>
DATA_REG[10] <= <GND>
DATA_REG[11] <= <GND>
DATA_REG[12] <= <GND>
DATA_REG[13] <= <GND>
DATA_REG[14] <= <GND>
DATA_REG[15] <= <GND>
DATA_REG[16] <= <GND>
DATA_REG[17] <= <GND>
DATA_REG[18] <= <GND>
DATA_REG[19] <= <GND>
DATA_REG[20] <= <GND>
DATA_REG[21] <= <GND>
DATA_REG[22] <= <GND>
DATA_REG[23] <= <GND>
DATA_REG[24] <= <GND>
DATA_REG[25] <= <GND>
DATA_REG[26] <= <GND>
DATA_REG[27] <= <GND>
DATA_REG[28] <= <GND>
DATA_REG[29] <= <GND>
DATA_REG[30] <= <GND>
DATA_REG[31] <= <GND>
offs[0] <= <GND>
offs[1] <= <GND>
offs[2] <= <GND>
offs[3] <= <GND>
offs[4] <= <GND>
offs[5] <= <GND>
offs[6] <= <GND>
offs[7] <= <GND>
offs[8] <= <GND>
offs[9] <= <GND>
offs[10] <= <GND>
offs[11] <= <GND>
op[0] <= <GND>
op[1] <= <GND>
op[2] <= <GND>
ALUOUT[0] => ~NO_FANOUT~
ALUOUT[1] => ~NO_FANOUT~
ALUOUT[2] => ~NO_FANOUT~
ALUOUT[3] => ~NO_FANOUT~
ALUOUT[4] => ~NO_FANOUT~
ALUOUT[5] => ~NO_FANOUT~
ALUOUT[6] => ~NO_FANOUT~
ALUOUT[7] => ~NO_FANOUT~
ALUOUT[8] => ~NO_FANOUT~
ALUOUT[9] => ~NO_FANOUT~
ALUOUT[10] => ~NO_FANOUT~
ALUOUT[11] => ~NO_FANOUT~
ALUOUT[12] => ~NO_FANOUT~
ALUOUT[13] => ~NO_FANOUT~
ALUOUT[14] => ~NO_FANOUT~
ALUOUT[15] => ~NO_FANOUT~
ALUOUT[16] => ~NO_FANOUT~
ALUOUT[17] => ~NO_FANOUT~
ALUOUT[18] => ~NO_FANOUT~
ALUOUT[19] => ~NO_FANOUT~
ALUOUT[20] => ~NO_FANOUT~
ALUOUT[21] => ~NO_FANOUT~
ALUOUT[22] => ~NO_FANOUT~
ALUOUT[23] => ~NO_FANOUT~
ALUOUT[24] => ~NO_FANOUT~
ALUOUT[25] => ~NO_FANOUT~
ALUOUT[26] => ~NO_FANOUT~
ALUOUT[27] => ~NO_FANOUT~
ALUOUT[28] => ~NO_FANOUT~
ALUOUT[29] => ~NO_FANOUT~
ALUOUT[30] => ~NO_FANOUT~
ALUOUT[31] => ~NO_FANOUT~
DATA[0] => ~NO_FANOUT~
DATA[1] => ~NO_FANOUT~
DATA[2] => ~NO_FANOUT~
DATA[3] => ~NO_FANOUT~
DATA[4] => ~NO_FANOUT~
DATA[5] => ~NO_FANOUT~
DATA[6] => ~NO_FANOUT~
DATA[7] => ~NO_FANOUT~
DATA[8] => ~NO_FANOUT~
DATA[9] => ~NO_FANOUT~
DATA[10] => ~NO_FANOUT~
DATA[11] => ~NO_FANOUT~
DATA[12] => ~NO_FANOUT~
DATA[13] => ~NO_FANOUT~
DATA[14] => ~NO_FANOUT~
DATA[15] => ~NO_FANOUT~
DATA[16] => ~NO_FANOUT~
DATA[17] => ~NO_FANOUT~
DATA[18] => ~NO_FANOUT~
DATA[19] => ~NO_FANOUT~
DATA[20] => ~NO_FANOUT~
DATA[21] => ~NO_FANOUT~
DATA[22] => ~NO_FANOUT~
DATA[23] => ~NO_FANOUT~
DATA[24] => ~NO_FANOUT~
DATA[25] => ~NO_FANOUT~
DATA[26] => ~NO_FANOUT~
DATA[27] => ~NO_FANOUT~
DATA[28] => ~NO_FANOUT~
DATA[29] => ~NO_FANOUT~
DATA[30] => ~NO_FANOUT~
DATA[31] => ~NO_FANOUT~
opcode[0] => ~NO_FANOUT~
opcode[1] => ~NO_FANOUT~
opcode[2] => ~NO_FANOUT~
opcode[3] => ~NO_FANOUT~
opcode[4] => ~NO_FANOUT~
opcode[5] => ~NO_FANOUT~
opcode[6] => ~NO_FANOUT~
PC[0] => ~NO_FANOUT~
PC[1] => ~NO_FANOUT~
PC[2] => ~NO_FANOUT~
PC[3] => ~NO_FANOUT~
PC[4] => ~NO_FANOUT~
PC[5] => ~NO_FANOUT~
PC[6] => ~NO_FANOUT~
PC[7] => ~NO_FANOUT~
PC[8] => ~NO_FANOUT~
PC[9] => ~NO_FANOUT~
PC[10] => ~NO_FANOUT~
PC[11] => ~NO_FANOUT~
PC[12] => ~NO_FANOUT~
PC[13] => ~NO_FANOUT~
PC[14] => ~NO_FANOUT~
PC[15] => ~NO_FANOUT~
PC[16] => ~NO_FANOUT~
PC[17] => ~NO_FANOUT~
PC[18] => ~NO_FANOUT~
PC[19] => ~NO_FANOUT~
PC[20] => ~NO_FANOUT~
PC[21] => ~NO_FANOUT~
PC[22] => ~NO_FANOUT~
PC[23] => ~NO_FANOUT~
PC[24] => ~NO_FANOUT~
PC[25] => ~NO_FANOUT~
PC[26] => ~NO_FANOUT~
PC[27] => ~NO_FANOUT~
PC[28] => ~NO_FANOUT~
PC[29] => ~NO_FANOUT~
PC[30] => ~NO_FANOUT~
PC[31] => ~NO_FANOUT~
upper[0] => ~NO_FANOUT~
upper[1] => ~NO_FANOUT~
upper[2] => ~NO_FANOUT~
upper[3] => ~NO_FANOUT~
upper[4] => ~NO_FANOUT~
upper[5] => ~NO_FANOUT~
upper[6] => ~NO_FANOUT~
upper[7] => ~NO_FANOUT~
upper[8] => ~NO_FANOUT~
upper[9] => ~NO_FANOUT~
upper[10] => ~NO_FANOUT~
upper[11] => ~NO_FANOUT~
upper[12] => ~NO_FANOUT~
upper[13] => ~NO_FANOUT~
upper[14] => ~NO_FANOUT~
upper[15] => ~NO_FANOUT~
upper[16] => ~NO_FANOUT~
upper[17] => ~NO_FANOUT~
upper[18] => ~NO_FANOUT~
upper[19] => ~NO_FANOUT~


|cpu|alu:inst2
X[0] <= mx8_32b:inst.O[0]
X[1] <= mx8_32b:inst.O[1]
X[2] <= mx8_32b:inst.O[2]
X[3] <= mx8_32b:inst.O[3]
X[4] <= mx8_32b:inst.O[4]
X[5] <= mx8_32b:inst.O[5]
X[6] <= mx8_32b:inst.O[6]
X[7] <= mx8_32b:inst.O[7]
X[8] <= mx8_32b:inst.O[8]
X[9] <= mx8_32b:inst.O[9]
X[10] <= mx8_32b:inst.O[10]
X[11] <= mx8_32b:inst.O[11]
X[12] <= mx8_32b:inst.O[12]
X[13] <= mx8_32b:inst.O[13]
X[14] <= mx8_32b:inst.O[14]
X[15] <= mx8_32b:inst.O[15]
X[16] <= mx8_32b:inst.O[16]
X[17] <= mx8_32b:inst.O[17]
X[18] <= mx8_32b:inst.O[18]
X[19] <= mx8_32b:inst.O[19]
X[20] <= mx8_32b:inst.O[20]
X[21] <= mx8_32b:inst.O[21]
X[22] <= mx8_32b:inst.O[22]
X[23] <= mx8_32b:inst.O[23]
X[24] <= mx8_32b:inst.O[24]
X[25] <= mx8_32b:inst.O[25]
X[26] <= mx8_32b:inst.O[26]
X[27] <= mx8_32b:inst.O[27]
X[28] <= mx8_32b:inst.O[28]
X[29] <= mx8_32b:inst.O[29]
X[30] <= mx8_32b:inst.O[30]
X[31] <= mx8_32b:inst.O[31]
func7[0] => ~NO_FANOUT~
func7[1] => ~NO_FANOUT~
func7[2] => ~NO_FANOUT~
func7[3] => ~NO_FANOUT~
func7[4] => ~NO_FANOUT~
func7[5] => add_sub_32:inst2.sub
func7[5] => shftr32:inst15.ar
func7[6] => ~NO_FANOUT~
A[0] => add_sub_32:inst2.A[0]
A[0] => shftl32:inst14.A[0]
A[0] => slt32:inst1.A[0]
A[0] => sltu32:inst4.A[0]
A[0] => xor32:inst3.A[0]
A[0] => shftr32:inst15.A[0]
A[0] => or32:inst13.A[0]
A[0] => and32:inst16.A[0]
A[1] => add_sub_32:inst2.A[1]
A[1] => shftl32:inst14.A[1]
A[1] => slt32:inst1.A[1]
A[1] => sltu32:inst4.A[1]
A[1] => xor32:inst3.A[1]
A[1] => shftr32:inst15.A[1]
A[1] => or32:inst13.A[1]
A[1] => and32:inst16.A[1]
A[2] => add_sub_32:inst2.A[2]
A[2] => shftl32:inst14.A[2]
A[2] => slt32:inst1.A[2]
A[2] => sltu32:inst4.A[2]
A[2] => xor32:inst3.A[2]
A[2] => shftr32:inst15.A[2]
A[2] => or32:inst13.A[2]
A[2] => and32:inst16.A[2]
A[3] => add_sub_32:inst2.A[3]
A[3] => shftl32:inst14.A[3]
A[3] => slt32:inst1.A[3]
A[3] => sltu32:inst4.A[3]
A[3] => xor32:inst3.A[3]
A[3] => shftr32:inst15.A[3]
A[3] => or32:inst13.A[3]
A[3] => and32:inst16.A[3]
A[4] => add_sub_32:inst2.A[4]
A[4] => shftl32:inst14.A[4]
A[4] => slt32:inst1.A[4]
A[4] => sltu32:inst4.A[4]
A[4] => xor32:inst3.A[4]
A[4] => shftr32:inst15.A[4]
A[4] => or32:inst13.A[4]
A[4] => and32:inst16.A[4]
A[5] => add_sub_32:inst2.A[5]
A[5] => shftl32:inst14.A[5]
A[5] => slt32:inst1.A[5]
A[5] => sltu32:inst4.A[5]
A[5] => xor32:inst3.A[5]
A[5] => shftr32:inst15.A[5]
A[5] => or32:inst13.A[5]
A[5] => and32:inst16.A[5]
A[6] => add_sub_32:inst2.A[6]
A[6] => shftl32:inst14.A[6]
A[6] => slt32:inst1.A[6]
A[6] => sltu32:inst4.A[6]
A[6] => xor32:inst3.A[6]
A[6] => shftr32:inst15.A[6]
A[6] => or32:inst13.A[6]
A[6] => and32:inst16.A[6]
A[7] => add_sub_32:inst2.A[7]
A[7] => shftl32:inst14.A[7]
A[7] => slt32:inst1.A[7]
A[7] => sltu32:inst4.A[7]
A[7] => xor32:inst3.A[7]
A[7] => shftr32:inst15.A[7]
A[7] => or32:inst13.A[7]
A[7] => and32:inst16.A[7]
A[8] => add_sub_32:inst2.A[8]
A[8] => shftl32:inst14.A[8]
A[8] => slt32:inst1.A[8]
A[8] => sltu32:inst4.A[8]
A[8] => xor32:inst3.A[8]
A[8] => shftr32:inst15.A[8]
A[8] => or32:inst13.A[8]
A[8] => and32:inst16.A[8]
A[9] => add_sub_32:inst2.A[9]
A[9] => shftl32:inst14.A[9]
A[9] => slt32:inst1.A[9]
A[9] => sltu32:inst4.A[9]
A[9] => xor32:inst3.A[9]
A[9] => shftr32:inst15.A[9]
A[9] => or32:inst13.A[9]
A[9] => and32:inst16.A[9]
A[10] => add_sub_32:inst2.A[10]
A[10] => shftl32:inst14.A[10]
A[10] => slt32:inst1.A[10]
A[10] => sltu32:inst4.A[10]
A[10] => xor32:inst3.A[10]
A[10] => shftr32:inst15.A[10]
A[10] => or32:inst13.A[10]
A[10] => and32:inst16.A[10]
A[11] => add_sub_32:inst2.A[11]
A[11] => shftl32:inst14.A[11]
A[11] => slt32:inst1.A[11]
A[11] => sltu32:inst4.A[11]
A[11] => xor32:inst3.A[11]
A[11] => shftr32:inst15.A[11]
A[11] => or32:inst13.A[11]
A[11] => and32:inst16.A[11]
A[12] => add_sub_32:inst2.A[12]
A[12] => shftl32:inst14.A[12]
A[12] => slt32:inst1.A[12]
A[12] => sltu32:inst4.A[12]
A[12] => xor32:inst3.A[12]
A[12] => shftr32:inst15.A[12]
A[12] => or32:inst13.A[12]
A[12] => and32:inst16.A[12]
A[13] => add_sub_32:inst2.A[13]
A[13] => shftl32:inst14.A[13]
A[13] => slt32:inst1.A[13]
A[13] => sltu32:inst4.A[13]
A[13] => xor32:inst3.A[13]
A[13] => shftr32:inst15.A[13]
A[13] => or32:inst13.A[13]
A[13] => and32:inst16.A[13]
A[14] => add_sub_32:inst2.A[14]
A[14] => shftl32:inst14.A[14]
A[14] => slt32:inst1.A[14]
A[14] => sltu32:inst4.A[14]
A[14] => xor32:inst3.A[14]
A[14] => shftr32:inst15.A[14]
A[14] => or32:inst13.A[14]
A[14] => and32:inst16.A[14]
A[15] => add_sub_32:inst2.A[15]
A[15] => shftl32:inst14.A[15]
A[15] => slt32:inst1.A[15]
A[15] => sltu32:inst4.A[15]
A[15] => xor32:inst3.A[15]
A[15] => shftr32:inst15.A[15]
A[15] => or32:inst13.A[15]
A[15] => and32:inst16.A[15]
A[16] => add_sub_32:inst2.A[16]
A[16] => shftl32:inst14.A[16]
A[16] => slt32:inst1.A[16]
A[16] => sltu32:inst4.A[16]
A[16] => xor32:inst3.A[16]
A[16] => shftr32:inst15.A[16]
A[16] => or32:inst13.A[16]
A[16] => and32:inst16.A[16]
A[17] => add_sub_32:inst2.A[17]
A[17] => shftl32:inst14.A[17]
A[17] => slt32:inst1.A[17]
A[17] => sltu32:inst4.A[17]
A[17] => xor32:inst3.A[17]
A[17] => shftr32:inst15.A[17]
A[17] => or32:inst13.A[17]
A[17] => and32:inst16.A[17]
A[18] => add_sub_32:inst2.A[18]
A[18] => shftl32:inst14.A[18]
A[18] => slt32:inst1.A[18]
A[18] => sltu32:inst4.A[18]
A[18] => xor32:inst3.A[18]
A[18] => shftr32:inst15.A[18]
A[18] => or32:inst13.A[18]
A[18] => and32:inst16.A[18]
A[19] => add_sub_32:inst2.A[19]
A[19] => shftl32:inst14.A[19]
A[19] => slt32:inst1.A[19]
A[19] => sltu32:inst4.A[19]
A[19] => xor32:inst3.A[19]
A[19] => shftr32:inst15.A[19]
A[19] => or32:inst13.A[19]
A[19] => and32:inst16.A[19]
A[20] => add_sub_32:inst2.A[20]
A[20] => shftl32:inst14.A[20]
A[20] => slt32:inst1.A[20]
A[20] => sltu32:inst4.A[20]
A[20] => xor32:inst3.A[20]
A[20] => shftr32:inst15.A[20]
A[20] => or32:inst13.A[20]
A[20] => and32:inst16.A[20]
A[21] => add_sub_32:inst2.A[21]
A[21] => shftl32:inst14.A[21]
A[21] => slt32:inst1.A[21]
A[21] => sltu32:inst4.A[21]
A[21] => xor32:inst3.A[21]
A[21] => shftr32:inst15.A[21]
A[21] => or32:inst13.A[21]
A[21] => and32:inst16.A[21]
A[22] => add_sub_32:inst2.A[22]
A[22] => shftl32:inst14.A[22]
A[22] => slt32:inst1.A[22]
A[22] => sltu32:inst4.A[22]
A[22] => xor32:inst3.A[22]
A[22] => shftr32:inst15.A[22]
A[22] => or32:inst13.A[22]
A[22] => and32:inst16.A[22]
A[23] => add_sub_32:inst2.A[23]
A[23] => shftl32:inst14.A[23]
A[23] => slt32:inst1.A[23]
A[23] => sltu32:inst4.A[23]
A[23] => xor32:inst3.A[23]
A[23] => shftr32:inst15.A[23]
A[23] => or32:inst13.A[23]
A[23] => and32:inst16.A[23]
A[24] => add_sub_32:inst2.A[24]
A[24] => shftl32:inst14.A[24]
A[24] => slt32:inst1.A[24]
A[24] => sltu32:inst4.A[24]
A[24] => xor32:inst3.A[24]
A[24] => shftr32:inst15.A[24]
A[24] => or32:inst13.A[24]
A[24] => and32:inst16.A[24]
A[25] => add_sub_32:inst2.A[25]
A[25] => shftl32:inst14.A[25]
A[25] => slt32:inst1.A[25]
A[25] => sltu32:inst4.A[25]
A[25] => xor32:inst3.A[25]
A[25] => shftr32:inst15.A[25]
A[25] => or32:inst13.A[25]
A[25] => and32:inst16.A[25]
A[26] => add_sub_32:inst2.A[26]
A[26] => shftl32:inst14.A[26]
A[26] => slt32:inst1.A[26]
A[26] => sltu32:inst4.A[26]
A[26] => xor32:inst3.A[26]
A[26] => shftr32:inst15.A[26]
A[26] => or32:inst13.A[26]
A[26] => and32:inst16.A[26]
A[27] => add_sub_32:inst2.A[27]
A[27] => shftl32:inst14.A[27]
A[27] => slt32:inst1.A[27]
A[27] => sltu32:inst4.A[27]
A[27] => xor32:inst3.A[27]
A[27] => shftr32:inst15.A[27]
A[27] => or32:inst13.A[27]
A[27] => and32:inst16.A[27]
A[28] => add_sub_32:inst2.A[28]
A[28] => shftl32:inst14.A[28]
A[28] => slt32:inst1.A[28]
A[28] => sltu32:inst4.A[28]
A[28] => xor32:inst3.A[28]
A[28] => shftr32:inst15.A[28]
A[28] => or32:inst13.A[28]
A[28] => and32:inst16.A[28]
A[29] => add_sub_32:inst2.A[29]
A[29] => shftl32:inst14.A[29]
A[29] => slt32:inst1.A[29]
A[29] => sltu32:inst4.A[29]
A[29] => xor32:inst3.A[29]
A[29] => shftr32:inst15.A[29]
A[29] => or32:inst13.A[29]
A[29] => and32:inst16.A[29]
A[30] => add_sub_32:inst2.A[30]
A[30] => shftl32:inst14.A[30]
A[30] => slt32:inst1.A[30]
A[30] => sltu32:inst4.A[30]
A[30] => xor32:inst3.A[30]
A[30] => shftr32:inst15.A[30]
A[30] => or32:inst13.A[30]
A[30] => and32:inst16.A[30]
A[31] => add_sub_32:inst2.A[31]
A[31] => shftl32:inst14.A[31]
A[31] => slt32:inst1.A[31]
A[31] => sltu32:inst4.A[31]
A[31] => xor32:inst3.A[31]
A[31] => shftr32:inst15.A[31]
A[31] => or32:inst13.A[31]
A[31] => and32:inst16.A[31]
B[0] => add_sub_32:inst2.B[0]
B[0] => shftl32:inst14.B[0]
B[0] => slt32:inst1.B[0]
B[0] => sltu32:inst4.B[0]
B[0] => xor32:inst3.B[0]
B[0] => shftr32:inst15.B[0]
B[0] => or32:inst13.B[0]
B[0] => and32:inst16.B[0]
B[1] => add_sub_32:inst2.B[1]
B[1] => shftl32:inst14.B[1]
B[1] => slt32:inst1.B[1]
B[1] => sltu32:inst4.B[1]
B[1] => xor32:inst3.B[1]
B[1] => shftr32:inst15.B[1]
B[1] => or32:inst13.B[1]
B[1] => and32:inst16.B[1]
B[2] => add_sub_32:inst2.B[2]
B[2] => shftl32:inst14.B[2]
B[2] => slt32:inst1.B[2]
B[2] => sltu32:inst4.B[2]
B[2] => xor32:inst3.B[2]
B[2] => shftr32:inst15.B[2]
B[2] => or32:inst13.B[2]
B[2] => and32:inst16.B[2]
B[3] => add_sub_32:inst2.B[3]
B[3] => shftl32:inst14.B[3]
B[3] => slt32:inst1.B[3]
B[3] => sltu32:inst4.B[3]
B[3] => xor32:inst3.B[3]
B[3] => shftr32:inst15.B[3]
B[3] => or32:inst13.B[3]
B[3] => and32:inst16.B[3]
B[4] => add_sub_32:inst2.B[4]
B[4] => shftl32:inst14.B[4]
B[4] => slt32:inst1.B[4]
B[4] => sltu32:inst4.B[4]
B[4] => xor32:inst3.B[4]
B[4] => shftr32:inst15.B[4]
B[4] => or32:inst13.B[4]
B[4] => and32:inst16.B[4]
B[5] => add_sub_32:inst2.B[5]
B[5] => shftl32:inst14.B[5]
B[5] => slt32:inst1.B[5]
B[5] => sltu32:inst4.B[5]
B[5] => xor32:inst3.B[5]
B[5] => shftr32:inst15.B[5]
B[5] => or32:inst13.B[5]
B[5] => and32:inst16.B[5]
B[6] => add_sub_32:inst2.B[6]
B[6] => shftl32:inst14.B[6]
B[6] => slt32:inst1.B[6]
B[6] => sltu32:inst4.B[6]
B[6] => xor32:inst3.B[6]
B[6] => shftr32:inst15.B[6]
B[6] => or32:inst13.B[6]
B[6] => and32:inst16.B[6]
B[7] => add_sub_32:inst2.B[7]
B[7] => shftl32:inst14.B[7]
B[7] => slt32:inst1.B[7]
B[7] => sltu32:inst4.B[7]
B[7] => xor32:inst3.B[7]
B[7] => shftr32:inst15.B[7]
B[7] => or32:inst13.B[7]
B[7] => and32:inst16.B[7]
B[8] => add_sub_32:inst2.B[8]
B[8] => shftl32:inst14.B[8]
B[8] => slt32:inst1.B[8]
B[8] => sltu32:inst4.B[8]
B[8] => xor32:inst3.B[8]
B[8] => shftr32:inst15.B[8]
B[8] => or32:inst13.B[8]
B[8] => and32:inst16.B[8]
B[9] => add_sub_32:inst2.B[9]
B[9] => shftl32:inst14.B[9]
B[9] => slt32:inst1.B[9]
B[9] => sltu32:inst4.B[9]
B[9] => xor32:inst3.B[9]
B[9] => shftr32:inst15.B[9]
B[9] => or32:inst13.B[9]
B[9] => and32:inst16.B[9]
B[10] => add_sub_32:inst2.B[10]
B[10] => shftl32:inst14.B[10]
B[10] => slt32:inst1.B[10]
B[10] => sltu32:inst4.B[10]
B[10] => xor32:inst3.B[10]
B[10] => shftr32:inst15.B[10]
B[10] => or32:inst13.B[10]
B[10] => and32:inst16.B[10]
B[11] => add_sub_32:inst2.B[11]
B[11] => shftl32:inst14.B[11]
B[11] => slt32:inst1.B[11]
B[11] => sltu32:inst4.B[11]
B[11] => xor32:inst3.B[11]
B[11] => shftr32:inst15.B[11]
B[11] => or32:inst13.B[11]
B[11] => and32:inst16.B[11]
B[12] => add_sub_32:inst2.B[12]
B[12] => shftl32:inst14.B[12]
B[12] => slt32:inst1.B[12]
B[12] => sltu32:inst4.B[12]
B[12] => xor32:inst3.B[12]
B[12] => shftr32:inst15.B[12]
B[12] => or32:inst13.B[12]
B[12] => and32:inst16.B[12]
B[13] => add_sub_32:inst2.B[13]
B[13] => shftl32:inst14.B[13]
B[13] => slt32:inst1.B[13]
B[13] => sltu32:inst4.B[13]
B[13] => xor32:inst3.B[13]
B[13] => shftr32:inst15.B[13]
B[13] => or32:inst13.B[13]
B[13] => and32:inst16.B[13]
B[14] => add_sub_32:inst2.B[14]
B[14] => shftl32:inst14.B[14]
B[14] => slt32:inst1.B[14]
B[14] => sltu32:inst4.B[14]
B[14] => xor32:inst3.B[14]
B[14] => shftr32:inst15.B[14]
B[14] => or32:inst13.B[14]
B[14] => and32:inst16.B[14]
B[15] => add_sub_32:inst2.B[15]
B[15] => shftl32:inst14.B[15]
B[15] => slt32:inst1.B[15]
B[15] => sltu32:inst4.B[15]
B[15] => xor32:inst3.B[15]
B[15] => shftr32:inst15.B[15]
B[15] => or32:inst13.B[15]
B[15] => and32:inst16.B[15]
B[16] => add_sub_32:inst2.B[16]
B[16] => shftl32:inst14.B[16]
B[16] => slt32:inst1.B[16]
B[16] => sltu32:inst4.B[16]
B[16] => xor32:inst3.B[16]
B[16] => shftr32:inst15.B[16]
B[16] => or32:inst13.B[16]
B[16] => and32:inst16.B[16]
B[17] => add_sub_32:inst2.B[17]
B[17] => shftl32:inst14.B[17]
B[17] => slt32:inst1.B[17]
B[17] => sltu32:inst4.B[17]
B[17] => xor32:inst3.B[17]
B[17] => shftr32:inst15.B[17]
B[17] => or32:inst13.B[17]
B[17] => and32:inst16.B[17]
B[18] => add_sub_32:inst2.B[18]
B[18] => shftl32:inst14.B[18]
B[18] => slt32:inst1.B[18]
B[18] => sltu32:inst4.B[18]
B[18] => xor32:inst3.B[18]
B[18] => shftr32:inst15.B[18]
B[18] => or32:inst13.B[18]
B[18] => and32:inst16.B[18]
B[19] => add_sub_32:inst2.B[19]
B[19] => shftl32:inst14.B[19]
B[19] => slt32:inst1.B[19]
B[19] => sltu32:inst4.B[19]
B[19] => xor32:inst3.B[19]
B[19] => shftr32:inst15.B[19]
B[19] => or32:inst13.B[19]
B[19] => and32:inst16.B[19]
B[20] => add_sub_32:inst2.B[20]
B[20] => shftl32:inst14.B[20]
B[20] => slt32:inst1.B[20]
B[20] => sltu32:inst4.B[20]
B[20] => xor32:inst3.B[20]
B[20] => shftr32:inst15.B[20]
B[20] => or32:inst13.B[20]
B[20] => and32:inst16.B[20]
B[21] => add_sub_32:inst2.B[21]
B[21] => shftl32:inst14.B[21]
B[21] => slt32:inst1.B[21]
B[21] => sltu32:inst4.B[21]
B[21] => xor32:inst3.B[21]
B[21] => shftr32:inst15.B[21]
B[21] => or32:inst13.B[21]
B[21] => and32:inst16.B[21]
B[22] => add_sub_32:inst2.B[22]
B[22] => shftl32:inst14.B[22]
B[22] => slt32:inst1.B[22]
B[22] => sltu32:inst4.B[22]
B[22] => xor32:inst3.B[22]
B[22] => shftr32:inst15.B[22]
B[22] => or32:inst13.B[22]
B[22] => and32:inst16.B[22]
B[23] => add_sub_32:inst2.B[23]
B[23] => shftl32:inst14.B[23]
B[23] => slt32:inst1.B[23]
B[23] => sltu32:inst4.B[23]
B[23] => xor32:inst3.B[23]
B[23] => shftr32:inst15.B[23]
B[23] => or32:inst13.B[23]
B[23] => and32:inst16.B[23]
B[24] => add_sub_32:inst2.B[24]
B[24] => shftl32:inst14.B[24]
B[24] => slt32:inst1.B[24]
B[24] => sltu32:inst4.B[24]
B[24] => xor32:inst3.B[24]
B[24] => shftr32:inst15.B[24]
B[24] => or32:inst13.B[24]
B[24] => and32:inst16.B[24]
B[25] => add_sub_32:inst2.B[25]
B[25] => shftl32:inst14.B[25]
B[25] => slt32:inst1.B[25]
B[25] => sltu32:inst4.B[25]
B[25] => xor32:inst3.B[25]
B[25] => shftr32:inst15.B[25]
B[25] => or32:inst13.B[25]
B[25] => and32:inst16.B[25]
B[26] => add_sub_32:inst2.B[26]
B[26] => shftl32:inst14.B[26]
B[26] => slt32:inst1.B[26]
B[26] => sltu32:inst4.B[26]
B[26] => xor32:inst3.B[26]
B[26] => shftr32:inst15.B[26]
B[26] => or32:inst13.B[26]
B[26] => and32:inst16.B[26]
B[27] => add_sub_32:inst2.B[27]
B[27] => shftl32:inst14.B[27]
B[27] => slt32:inst1.B[27]
B[27] => sltu32:inst4.B[27]
B[27] => xor32:inst3.B[27]
B[27] => shftr32:inst15.B[27]
B[27] => or32:inst13.B[27]
B[27] => and32:inst16.B[27]
B[28] => add_sub_32:inst2.B[28]
B[28] => shftl32:inst14.B[28]
B[28] => slt32:inst1.B[28]
B[28] => sltu32:inst4.B[28]
B[28] => xor32:inst3.B[28]
B[28] => shftr32:inst15.B[28]
B[28] => or32:inst13.B[28]
B[28] => and32:inst16.B[28]
B[29] => add_sub_32:inst2.B[29]
B[29] => shftl32:inst14.B[29]
B[29] => slt32:inst1.B[29]
B[29] => sltu32:inst4.B[29]
B[29] => xor32:inst3.B[29]
B[29] => shftr32:inst15.B[29]
B[29] => or32:inst13.B[29]
B[29] => and32:inst16.B[29]
B[30] => add_sub_32:inst2.B[30]
B[30] => shftl32:inst14.B[30]
B[30] => slt32:inst1.B[30]
B[30] => sltu32:inst4.B[30]
B[30] => xor32:inst3.B[30]
B[30] => shftr32:inst15.B[30]
B[30] => or32:inst13.B[30]
B[30] => and32:inst16.B[30]
B[31] => add_sub_32:inst2.B[31]
B[31] => shftl32:inst14.B[31]
B[31] => slt32:inst1.B[31]
B[31] => sltu32:inst4.B[31]
B[31] => xor32:inst3.B[31]
B[31] => shftr32:inst15.B[31]
B[31] => or32:inst13.B[31]
B[31] => and32:inst16.B[31]
func3[0] => mx8_32b:inst.S[0]
func3[1] => mx8_32b:inst.S[1]
func3[2] => mx8_32b:inst.S[2]


|cpu|alu:inst2|mx8_32b:inst
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I6[0] => inst8[0].DATAIN
I6[1] => inst8[1].DATAIN
I6[2] => inst8[2].DATAIN
I6[3] => inst8[3].DATAIN
I6[4] => inst8[4].DATAIN
I6[5] => inst8[5].DATAIN
I6[6] => inst8[6].DATAIN
I6[7] => inst8[7].DATAIN
I6[8] => inst8[8].DATAIN
I6[9] => inst8[9].DATAIN
I6[10] => inst8[10].DATAIN
I6[11] => inst8[11].DATAIN
I6[12] => inst8[12].DATAIN
I6[13] => inst8[13].DATAIN
I6[14] => inst8[14].DATAIN
I6[15] => inst8[15].DATAIN
I6[16] => inst8[16].DATAIN
I6[17] => inst8[17].DATAIN
I6[18] => inst8[18].DATAIN
I6[19] => inst8[19].DATAIN
I6[20] => inst8[20].DATAIN
I6[21] => inst8[21].DATAIN
I6[22] => inst8[22].DATAIN
I6[23] => inst8[23].DATAIN
I6[24] => inst8[24].DATAIN
I6[25] => inst8[25].DATAIN
I6[26] => inst8[26].DATAIN
I6[27] => inst8[27].DATAIN
I6[28] => inst8[28].DATAIN
I6[29] => inst8[29].DATAIN
I6[30] => inst8[30].DATAIN
I6[31] => inst8[31].DATAIN
S[0] => dc3_8:inst.A[0]
S[1] => dc3_8:inst.A[1]
S[2] => dc3_8:inst.A[2]
I5[0] => inst7[0].DATAIN
I5[1] => inst7[1].DATAIN
I5[2] => inst7[2].DATAIN
I5[3] => inst7[3].DATAIN
I5[4] => inst7[4].DATAIN
I5[5] => inst7[5].DATAIN
I5[6] => inst7[6].DATAIN
I5[7] => inst7[7].DATAIN
I5[8] => inst7[8].DATAIN
I5[9] => inst7[9].DATAIN
I5[10] => inst7[10].DATAIN
I5[11] => inst7[11].DATAIN
I5[12] => inst7[12].DATAIN
I5[13] => inst7[13].DATAIN
I5[14] => inst7[14].DATAIN
I5[15] => inst7[15].DATAIN
I5[16] => inst7[16].DATAIN
I5[17] => inst7[17].DATAIN
I5[18] => inst7[18].DATAIN
I5[19] => inst7[19].DATAIN
I5[20] => inst7[20].DATAIN
I5[21] => inst7[21].DATAIN
I5[22] => inst7[22].DATAIN
I5[23] => inst7[23].DATAIN
I5[24] => inst7[24].DATAIN
I5[25] => inst7[25].DATAIN
I5[26] => inst7[26].DATAIN
I5[27] => inst7[27].DATAIN
I5[28] => inst7[28].DATAIN
I5[29] => inst7[29].DATAIN
I5[30] => inst7[30].DATAIN
I5[31] => inst7[31].DATAIN
I4[0] => inst6[0].DATAIN
I4[1] => inst6[1].DATAIN
I4[2] => inst6[2].DATAIN
I4[3] => inst6[3].DATAIN
I4[4] => inst6[4].DATAIN
I4[5] => inst6[5].DATAIN
I4[6] => inst6[6].DATAIN
I4[7] => inst6[7].DATAIN
I4[8] => inst6[8].DATAIN
I4[9] => inst6[9].DATAIN
I4[10] => inst6[10].DATAIN
I4[11] => inst6[11].DATAIN
I4[12] => inst6[12].DATAIN
I4[13] => inst6[13].DATAIN
I4[14] => inst6[14].DATAIN
I4[15] => inst6[15].DATAIN
I4[16] => inst6[16].DATAIN
I4[17] => inst6[17].DATAIN
I4[18] => inst6[18].DATAIN
I4[19] => inst6[19].DATAIN
I4[20] => inst6[20].DATAIN
I4[21] => inst6[21].DATAIN
I4[22] => inst6[22].DATAIN
I4[23] => inst6[23].DATAIN
I4[24] => inst6[24].DATAIN
I4[25] => inst6[25].DATAIN
I4[26] => inst6[26].DATAIN
I4[27] => inst6[27].DATAIN
I4[28] => inst6[28].DATAIN
I4[29] => inst6[29].DATAIN
I4[30] => inst6[30].DATAIN
I4[31] => inst6[31].DATAIN
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN
I7[0] => inst9[0].DATAIN
I7[1] => inst9[1].DATAIN
I7[2] => inst9[2].DATAIN
I7[3] => inst9[3].DATAIN
I7[4] => inst9[4].DATAIN
I7[5] => inst9[5].DATAIN
I7[6] => inst9[6].DATAIN
I7[7] => inst9[7].DATAIN
I7[8] => inst9[8].DATAIN
I7[9] => inst9[9].DATAIN
I7[10] => inst9[10].DATAIN
I7[11] => inst9[11].DATAIN
I7[12] => inst9[12].DATAIN
I7[13] => inst9[13].DATAIN
I7[14] => inst9[14].DATAIN
I7[15] => inst9[15].DATAIN
I7[16] => inst9[16].DATAIN
I7[17] => inst9[17].DATAIN
I7[18] => inst9[18].DATAIN
I7[19] => inst9[19].DATAIN
I7[20] => inst9[20].DATAIN
I7[21] => inst9[21].DATAIN
I7[22] => inst9[22].DATAIN
I7[23] => inst9[23].DATAIN
I7[24] => inst9[24].DATAIN
I7[25] => inst9[25].DATAIN
I7[26] => inst9[26].DATAIN
I7[27] => inst9[27].DATAIN
I7[28] => inst9[28].DATAIN
I7[29] => inst9[29].DATAIN
I7[30] => inst9[30].DATAIN
I7[31] => inst9[31].DATAIN


|cpu|alu:inst2|mx8_32b:inst|dc3_8:inst
D0 <= dc2_4:inst.D0
A[0] => dc2_4:inst.A[0]
A[0] => dc2_4:inst1.A[0]
A[1] => dc2_4:inst.A[1]
A[1] => dc2_4:inst1.A[1]
A[2] => inst2.IN0
A[2] => inst4.IN0
E => inst3.IN1
E => inst4.IN1
D1 <= dc2_4:inst.D1
D2 <= dc2_4:inst.D2
D3 <= dc2_4:inst.D3
D4 <= dc2_4:inst1.D0
D5 <= dc2_4:inst1.D1
D6 <= dc2_4:inst1.D2
D7 <= dc2_4:inst1.D3


|cpu|alu:inst2|mx8_32b:inst|dc3_8:inst|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|mx8_32b:inst|dc3_8:inst|dc2_4:inst1
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2
Cout <= add_32:inst.Cout
sub => add_32:inst.Cin
sub => mx2_32b:inst2.S
A[0] => add_32:inst.A[0]
A[1] => add_32:inst.A[1]
A[2] => add_32:inst.A[2]
A[3] => add_32:inst.A[3]
A[4] => add_32:inst.A[4]
A[5] => add_32:inst.A[5]
A[6] => add_32:inst.A[6]
A[7] => add_32:inst.A[7]
A[8] => add_32:inst.A[8]
A[9] => add_32:inst.A[9]
A[10] => add_32:inst.A[10]
A[11] => add_32:inst.A[11]
A[12] => add_32:inst.A[12]
A[13] => add_32:inst.A[13]
A[14] => add_32:inst.A[14]
A[15] => add_32:inst.A[15]
A[16] => add_32:inst.A[16]
A[17] => add_32:inst.A[17]
A[18] => add_32:inst.A[18]
A[19] => add_32:inst.A[19]
A[20] => add_32:inst.A[20]
A[21] => add_32:inst.A[21]
A[22] => add_32:inst.A[22]
A[23] => add_32:inst.A[23]
A[24] => add_32:inst.A[24]
A[25] => add_32:inst.A[25]
A[26] => add_32:inst.A[26]
A[27] => add_32:inst.A[27]
A[28] => add_32:inst.A[28]
A[29] => add_32:inst.A[29]
A[30] => add_32:inst.A[30]
A[31] => add_32:inst.A[31]
B[0] => mx2_32b:inst2.I0[0]
B[0] => inst3[0].IN0
B[1] => mx2_32b:inst2.I0[1]
B[1] => inst3[1].IN0
B[2] => mx2_32b:inst2.I0[2]
B[2] => inst3[2].IN0
B[3] => mx2_32b:inst2.I0[3]
B[3] => inst3[3].IN0
B[4] => mx2_32b:inst2.I0[4]
B[4] => inst3[4].IN0
B[5] => mx2_32b:inst2.I0[5]
B[5] => inst3[5].IN0
B[6] => mx2_32b:inst2.I0[6]
B[6] => inst3[6].IN0
B[7] => mx2_32b:inst2.I0[7]
B[7] => inst3[7].IN0
B[8] => mx2_32b:inst2.I0[8]
B[8] => inst3[8].IN0
B[9] => mx2_32b:inst2.I0[9]
B[9] => inst3[9].IN0
B[10] => mx2_32b:inst2.I0[10]
B[10] => inst3[10].IN0
B[11] => mx2_32b:inst2.I0[11]
B[11] => inst3[11].IN0
B[12] => mx2_32b:inst2.I0[12]
B[12] => inst3[12].IN0
B[13] => mx2_32b:inst2.I0[13]
B[13] => inst3[13].IN0
B[14] => mx2_32b:inst2.I0[14]
B[14] => inst3[14].IN0
B[15] => mx2_32b:inst2.I0[15]
B[15] => inst3[15].IN0
B[16] => mx2_32b:inst2.I0[16]
B[16] => inst3[16].IN0
B[17] => mx2_32b:inst2.I0[17]
B[17] => inst3[17].IN0
B[18] => mx2_32b:inst2.I0[18]
B[18] => inst3[18].IN0
B[19] => mx2_32b:inst2.I0[19]
B[19] => inst3[19].IN0
B[20] => mx2_32b:inst2.I0[20]
B[20] => inst3[20].IN0
B[21] => mx2_32b:inst2.I0[21]
B[21] => inst3[21].IN0
B[22] => mx2_32b:inst2.I0[22]
B[22] => inst3[22].IN0
B[23] => mx2_32b:inst2.I0[23]
B[23] => inst3[23].IN0
B[24] => mx2_32b:inst2.I0[24]
B[24] => inst3[24].IN0
B[25] => mx2_32b:inst2.I0[25]
B[25] => inst3[25].IN0
B[26] => mx2_32b:inst2.I0[26]
B[26] => inst3[26].IN0
B[27] => mx2_32b:inst2.I0[27]
B[27] => inst3[27].IN0
B[28] => mx2_32b:inst2.I0[28]
B[28] => inst3[28].IN0
B[29] => mx2_32b:inst2.I0[29]
B[29] => inst3[29].IN0
B[30] => mx2_32b:inst2.I0[30]
B[30] => inst3[30].IN0
B[31] => mx2_32b:inst2.I0[31]
B[31] => inst3[31].IN0
S[0] <= add_32:inst.S[0]
S[1] <= add_32:inst.S[1]
S[2] <= add_32:inst.S[2]
S[3] <= add_32:inst.S[3]
S[4] <= add_32:inst.S[4]
S[5] <= add_32:inst.S[5]
S[6] <= add_32:inst.S[6]
S[7] <= add_32:inst.S[7]
S[8] <= add_32:inst.S[8]
S[9] <= add_32:inst.S[9]
S[10] <= add_32:inst.S[10]
S[11] <= add_32:inst.S[11]
S[12] <= add_32:inst.S[12]
S[13] <= add_32:inst.S[13]
S[14] <= add_32:inst.S[14]
S[15] <= add_32:inst.S[15]
S[16] <= add_32:inst.S[16]
S[17] <= add_32:inst.S[17]
S[18] <= add_32:inst.S[18]
S[19] <= add_32:inst.S[19]
S[20] <= add_32:inst.S[20]
S[21] <= add_32:inst.S[21]
S[22] <= add_32:inst.S[22]
S[23] <= add_32:inst.S[23]
S[24] <= add_32:inst.S[24]
S[25] <= add_32:inst.S[25]
S[26] <= add_32:inst.S[26]
S[27] <= add_32:inst.S[27]
S[28] <= add_32:inst.S[28]
S[29] <= add_32:inst.S[29]
S[30] <= add_32:inst.S[30]
S[31] <= add_32:inst.S[31]


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst
Cout <= add_16:inst1.Cout
Cin => add_16:inst.Cin
A[0] => add_16:inst.A[0]
A[1] => add_16:inst.A[1]
A[2] => add_16:inst.A[2]
A[3] => add_16:inst.A[3]
A[4] => add_16:inst.A[4]
A[5] => add_16:inst.A[5]
A[6] => add_16:inst.A[6]
A[7] => add_16:inst.A[7]
A[8] => add_16:inst.A[8]
A[9] => add_16:inst.A[9]
A[10] => add_16:inst.A[10]
A[11] => add_16:inst.A[11]
A[12] => add_16:inst.A[12]
A[13] => add_16:inst.A[13]
A[14] => add_16:inst.A[14]
A[15] => add_16:inst.A[15]
A[16] => add_16:inst1.A[0]
A[17] => add_16:inst1.A[1]
A[18] => add_16:inst1.A[2]
A[19] => add_16:inst1.A[3]
A[20] => add_16:inst1.A[4]
A[21] => add_16:inst1.A[5]
A[22] => add_16:inst1.A[6]
A[23] => add_16:inst1.A[7]
A[24] => add_16:inst1.A[8]
A[25] => add_16:inst1.A[9]
A[26] => add_16:inst1.A[10]
A[27] => add_16:inst1.A[11]
A[28] => add_16:inst1.A[12]
A[29] => add_16:inst1.A[13]
A[30] => add_16:inst1.A[14]
A[31] => add_16:inst1.A[15]
B[0] => add_16:inst.B[0]
B[1] => add_16:inst.B[1]
B[2] => add_16:inst.B[2]
B[3] => add_16:inst.B[3]
B[4] => add_16:inst.B[4]
B[5] => add_16:inst.B[5]
B[6] => add_16:inst.B[6]
B[7] => add_16:inst.B[7]
B[8] => add_16:inst.B[8]
B[9] => add_16:inst.B[9]
B[10] => add_16:inst.B[10]
B[11] => add_16:inst.B[11]
B[12] => add_16:inst.B[12]
B[13] => add_16:inst.B[13]
B[14] => add_16:inst.B[14]
B[15] => add_16:inst.B[15]
B[16] => add_16:inst1.B[0]
B[17] => add_16:inst1.B[1]
B[18] => add_16:inst1.B[2]
B[19] => add_16:inst1.B[3]
B[20] => add_16:inst1.B[4]
B[21] => add_16:inst1.B[5]
B[22] => add_16:inst1.B[6]
B[23] => add_16:inst1.B[7]
B[24] => add_16:inst1.B[8]
B[25] => add_16:inst1.B[9]
B[26] => add_16:inst1.B[10]
B[27] => add_16:inst1.B[11]
B[28] => add_16:inst1.B[12]
B[29] => add_16:inst1.B[13]
B[30] => add_16:inst1.B[14]
B[31] => add_16:inst1.B[15]
S[0] <= add_16:inst.S[0]
S[1] <= add_16:inst.S[1]
S[2] <= add_16:inst.S[2]
S[3] <= add_16:inst.S[3]
S[4] <= add_16:inst.S[4]
S[5] <= add_16:inst.S[5]
S[6] <= add_16:inst.S[6]
S[7] <= add_16:inst.S[7]
S[8] <= add_16:inst.S[8]
S[9] <= add_16:inst.S[9]
S[10] <= add_16:inst.S[10]
S[11] <= add_16:inst.S[11]
S[12] <= add_16:inst.S[12]
S[13] <= add_16:inst.S[13]
S[14] <= add_16:inst.S[14]
S[15] <= add_16:inst.S[15]
S[16] <= add_16:inst1.S[0]
S[17] <= add_16:inst1.S[1]
S[18] <= add_16:inst1.S[2]
S[19] <= add_16:inst1.S[3]
S[20] <= add_16:inst1.S[4]
S[21] <= add_16:inst1.S[5]
S[22] <= add_16:inst1.S[6]
S[23] <= add_16:inst1.S[7]
S[24] <= add_16:inst1.S[8]
S[25] <= add_16:inst1.S[9]
S[26] <= add_16:inst1.S[10]
S[27] <= add_16:inst1.S[11]
S[28] <= add_16:inst1.S[12]
S[29] <= add_16:inst1.S[13]
S[30] <= add_16:inst1.S[14]
S[31] <= add_16:inst1.S[15]


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst1|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|add_32:inst|add_16:inst|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:inst2|add_sub_32:inst2|mx2_32b:inst2
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftl32:inst14
X[0] <= mx2_32b:inst11.O[0]
X[1] <= mx2_32b:inst11.O[1]
X[2] <= mx2_32b:inst11.O[2]
X[3] <= mx2_32b:inst11.O[3]
X[4] <= mx2_32b:inst11.O[4]
X[5] <= mx2_32b:inst11.O[5]
X[6] <= mx2_32b:inst11.O[6]
X[7] <= mx2_32b:inst11.O[7]
X[8] <= mx2_32b:inst11.O[8]
X[9] <= mx2_32b:inst11.O[9]
X[10] <= mx2_32b:inst11.O[10]
X[11] <= mx2_32b:inst11.O[11]
X[12] <= mx2_32b:inst11.O[12]
X[13] <= mx2_32b:inst11.O[13]
X[14] <= mx2_32b:inst11.O[14]
X[15] <= mx2_32b:inst11.O[15]
X[16] <= mx2_32b:inst11.O[16]
X[17] <= mx2_32b:inst11.O[17]
X[18] <= mx2_32b:inst11.O[18]
X[19] <= mx2_32b:inst11.O[19]
X[20] <= mx2_32b:inst11.O[20]
X[21] <= mx2_32b:inst11.O[21]
X[22] <= mx2_32b:inst11.O[22]
X[23] <= mx2_32b:inst11.O[23]
X[24] <= mx2_32b:inst11.O[24]
X[25] <= mx2_32b:inst11.O[25]
X[26] <= mx2_32b:inst11.O[26]
X[27] <= mx2_32b:inst11.O[27]
X[28] <= mx2_32b:inst11.O[28]
X[29] <= mx2_32b:inst11.O[29]
X[30] <= mx2_32b:inst11.O[30]
X[31] <= mx2_32b:inst11.O[31]
B[0] => mx2_32b:inst11.S
B[1] => mx2_32b:inst10.S
B[2] => mx2_32b:inst9.S
B[3] => mx2_32b:inst7.S
B[4] => mx2_32b:inst6.S
B[5] => ~NO_FANOUT~
B[6] => ~NO_FANOUT~
B[7] => ~NO_FANOUT~
B[8] => ~NO_FANOUT~
B[9] => ~NO_FANOUT~
B[10] => ~NO_FANOUT~
B[11] => ~NO_FANOUT~
B[12] => ~NO_FANOUT~
B[13] => ~NO_FANOUT~
B[14] => ~NO_FANOUT~
B[15] => ~NO_FANOUT~
B[16] => ~NO_FANOUT~
B[17] => ~NO_FANOUT~
B[18] => ~NO_FANOUT~
B[19] => ~NO_FANOUT~
B[20] => ~NO_FANOUT~
B[21] => ~NO_FANOUT~
B[22] => ~NO_FANOUT~
B[23] => ~NO_FANOUT~
B[24] => ~NO_FANOUT~
B[25] => ~NO_FANOUT~
B[26] => ~NO_FANOUT~
B[27] => ~NO_FANOUT~
B[28] => ~NO_FANOUT~
B[29] => ~NO_FANOUT~
B[30] => ~NO_FANOUT~
B[31] => ~NO_FANOUT~
A[0] => mx2_32b:inst6.I0[0]
A[0] => shft16l32:inst.A[0]
A[1] => mx2_32b:inst6.I0[1]
A[1] => shft16l32:inst.A[1]
A[2] => mx2_32b:inst6.I0[2]
A[2] => shft16l32:inst.A[2]
A[3] => mx2_32b:inst6.I0[3]
A[3] => shft16l32:inst.A[3]
A[4] => mx2_32b:inst6.I0[4]
A[4] => shft16l32:inst.A[4]
A[5] => mx2_32b:inst6.I0[5]
A[5] => shft16l32:inst.A[5]
A[6] => mx2_32b:inst6.I0[6]
A[6] => shft16l32:inst.A[6]
A[7] => mx2_32b:inst6.I0[7]
A[7] => shft16l32:inst.A[7]
A[8] => mx2_32b:inst6.I0[8]
A[8] => shft16l32:inst.A[8]
A[9] => mx2_32b:inst6.I0[9]
A[9] => shft16l32:inst.A[9]
A[10] => mx2_32b:inst6.I0[10]
A[10] => shft16l32:inst.A[10]
A[11] => mx2_32b:inst6.I0[11]
A[11] => shft16l32:inst.A[11]
A[12] => mx2_32b:inst6.I0[12]
A[12] => shft16l32:inst.A[12]
A[13] => mx2_32b:inst6.I0[13]
A[13] => shft16l32:inst.A[13]
A[14] => mx2_32b:inst6.I0[14]
A[14] => shft16l32:inst.A[14]
A[15] => mx2_32b:inst6.I0[15]
A[15] => shft16l32:inst.A[15]
A[16] => mx2_32b:inst6.I0[16]
A[16] => shft16l32:inst.A[16]
A[17] => mx2_32b:inst6.I0[17]
A[17] => shft16l32:inst.A[17]
A[18] => mx2_32b:inst6.I0[18]
A[18] => shft16l32:inst.A[18]
A[19] => mx2_32b:inst6.I0[19]
A[19] => shft16l32:inst.A[19]
A[20] => mx2_32b:inst6.I0[20]
A[20] => shft16l32:inst.A[20]
A[21] => mx2_32b:inst6.I0[21]
A[21] => shft16l32:inst.A[21]
A[22] => mx2_32b:inst6.I0[22]
A[22] => shft16l32:inst.A[22]
A[23] => mx2_32b:inst6.I0[23]
A[23] => shft16l32:inst.A[23]
A[24] => mx2_32b:inst6.I0[24]
A[24] => shft16l32:inst.A[24]
A[25] => mx2_32b:inst6.I0[25]
A[25] => shft16l32:inst.A[25]
A[26] => mx2_32b:inst6.I0[26]
A[26] => shft16l32:inst.A[26]
A[27] => mx2_32b:inst6.I0[27]
A[27] => shft16l32:inst.A[27]
A[28] => mx2_32b:inst6.I0[28]
A[28] => shft16l32:inst.A[28]
A[29] => mx2_32b:inst6.I0[29]
A[29] => shft16l32:inst.A[29]
A[30] => mx2_32b:inst6.I0[30]
A[30] => shft16l32:inst.A[30]
A[31] => mx2_32b:inst6.I0[31]
A[31] => shft16l32:inst.A[31]


|cpu|alu:inst2|shftl32:inst14|mx2_32b:inst11
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftl32:inst14|mx2_32b:inst10
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftl32:inst14|mx2_32b:inst9
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftl32:inst14|mx2_32b:inst7
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftl32:inst14|mx2_32b:inst6
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftl32:inst14|shft16l32:inst
X[0] <= <GND>
X[1] <= <GND>
X[2] <= <GND>
X[3] <= <GND>
X[4] <= <GND>
X[5] <= <GND>
X[6] <= <GND>
X[7] <= <GND>
X[8] <= <GND>
X[9] <= <GND>
X[10] <= <GND>
X[11] <= <GND>
X[12] <= <GND>
X[13] <= <GND>
X[14] <= <GND>
X[15] <= <GND>
X[16] <= A[0].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[1].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
A[0] => X[16].DATAIN
A[1] => X[17].DATAIN
A[2] => X[18].DATAIN
A[3] => X[19].DATAIN
A[4] => X[20].DATAIN
A[5] => X[21].DATAIN
A[6] => X[22].DATAIN
A[7] => X[23].DATAIN
A[8] => X[24].DATAIN
A[9] => X[25].DATAIN
A[10] => X[26].DATAIN
A[11] => X[27].DATAIN
A[12] => X[28].DATAIN
A[13] => X[29].DATAIN
A[14] => X[30].DATAIN
A[15] => X[31].DATAIN
A[16] => ~NO_FANOUT~
A[17] => ~NO_FANOUT~
A[18] => ~NO_FANOUT~
A[19] => ~NO_FANOUT~
A[20] => ~NO_FANOUT~
A[21] => ~NO_FANOUT~
A[22] => ~NO_FANOUT~
A[23] => ~NO_FANOUT~
A[24] => ~NO_FANOUT~
A[25] => ~NO_FANOUT~
A[26] => ~NO_FANOUT~
A[27] => ~NO_FANOUT~
A[28] => ~NO_FANOUT~
A[29] => ~NO_FANOUT~
A[30] => ~NO_FANOUT~
A[31] => ~NO_FANOUT~


|cpu|alu:inst2|shftl32:inst14|shft8l32:inst2
X[0] <= <GND>
X[1] <= <GND>
X[2] <= <GND>
X[3] <= <GND>
X[4] <= <GND>
X[5] <= <GND>
X[6] <= <GND>
X[7] <= <GND>
X[8] <= A[0].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[1].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
A[0] => X[8].DATAIN
A[1] => X[9].DATAIN
A[2] => X[10].DATAIN
A[3] => X[11].DATAIN
A[4] => X[12].DATAIN
A[5] => X[13].DATAIN
A[6] => X[14].DATAIN
A[7] => X[15].DATAIN
A[8] => X[16].DATAIN
A[9] => X[17].DATAIN
A[10] => X[18].DATAIN
A[11] => X[19].DATAIN
A[12] => X[20].DATAIN
A[13] => X[21].DATAIN
A[14] => X[22].DATAIN
A[15] => X[23].DATAIN
A[16] => X[24].DATAIN
A[17] => X[25].DATAIN
A[18] => X[26].DATAIN
A[19] => X[27].DATAIN
A[20] => X[28].DATAIN
A[21] => X[29].DATAIN
A[22] => X[30].DATAIN
A[23] => X[31].DATAIN
A[24] => ~NO_FANOUT~
A[25] => ~NO_FANOUT~
A[26] => ~NO_FANOUT~
A[27] => ~NO_FANOUT~
A[28] => ~NO_FANOUT~
A[29] => ~NO_FANOUT~
A[30] => ~NO_FANOUT~
A[31] => ~NO_FANOUT~


|cpu|alu:inst2|shftl32:inst14|shft4l32:inst3
X[0] <= <GND>
X[1] <= <GND>
X[2] <= <GND>
X[3] <= <GND>
X[4] <= A[0].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[1].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
A[0] => X[4].DATAIN
A[1] => X[5].DATAIN
A[2] => X[6].DATAIN
A[3] => X[7].DATAIN
A[4] => X[8].DATAIN
A[5] => X[9].DATAIN
A[6] => X[10].DATAIN
A[7] => X[11].DATAIN
A[8] => X[12].DATAIN
A[9] => X[13].DATAIN
A[10] => X[14].DATAIN
A[11] => X[15].DATAIN
A[12] => X[16].DATAIN
A[13] => X[17].DATAIN
A[14] => X[18].DATAIN
A[15] => X[19].DATAIN
A[16] => X[20].DATAIN
A[17] => X[21].DATAIN
A[18] => X[22].DATAIN
A[19] => X[23].DATAIN
A[20] => X[24].DATAIN
A[21] => X[25].DATAIN
A[22] => X[26].DATAIN
A[23] => X[27].DATAIN
A[24] => X[28].DATAIN
A[25] => X[29].DATAIN
A[26] => X[30].DATAIN
A[27] => X[31].DATAIN
A[28] => ~NO_FANOUT~
A[29] => ~NO_FANOUT~
A[30] => ~NO_FANOUT~
A[31] => ~NO_FANOUT~


|cpu|alu:inst2|shftl32:inst14|shft2l32:inst4
X[0] <= <GND>
X[1] <= <GND>
X[2] <= A[0].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[1].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
A[0] => X[2].DATAIN
A[1] => X[3].DATAIN
A[2] => X[4].DATAIN
A[3] => X[5].DATAIN
A[4] => X[6].DATAIN
A[5] => X[7].DATAIN
A[6] => X[8].DATAIN
A[7] => X[9].DATAIN
A[8] => X[10].DATAIN
A[9] => X[11].DATAIN
A[10] => X[12].DATAIN
A[11] => X[13].DATAIN
A[12] => X[14].DATAIN
A[13] => X[15].DATAIN
A[14] => X[16].DATAIN
A[15] => X[17].DATAIN
A[16] => X[18].DATAIN
A[17] => X[19].DATAIN
A[18] => X[20].DATAIN
A[19] => X[21].DATAIN
A[20] => X[22].DATAIN
A[21] => X[23].DATAIN
A[22] => X[24].DATAIN
A[23] => X[25].DATAIN
A[24] => X[26].DATAIN
A[25] => X[27].DATAIN
A[26] => X[28].DATAIN
A[27] => X[29].DATAIN
A[28] => X[30].DATAIN
A[29] => X[31].DATAIN
A[30] => ~NO_FANOUT~
A[31] => ~NO_FANOUT~


|cpu|alu:inst2|shftl32:inst14|shft1l32:inst5
X[0] <= <GND>
X[1] <= A[0].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= A[1].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= A[30].DB_MAX_OUTPUT_PORT_TYPE
A[0] => X[1].DATAIN
A[1] => X[2].DATAIN
A[2] => X[3].DATAIN
A[3] => X[4].DATAIN
A[4] => X[5].DATAIN
A[5] => X[6].DATAIN
A[6] => X[7].DATAIN
A[7] => X[8].DATAIN
A[8] => X[9].DATAIN
A[9] => X[10].DATAIN
A[10] => X[11].DATAIN
A[11] => X[12].DATAIN
A[12] => X[13].DATAIN
A[13] => X[14].DATAIN
A[14] => X[15].DATAIN
A[15] => X[16].DATAIN
A[16] => X[17].DATAIN
A[17] => X[18].DATAIN
A[18] => X[19].DATAIN
A[19] => X[20].DATAIN
A[20] => X[21].DATAIN
A[21] => X[22].DATAIN
A[22] => X[23].DATAIN
A[23] => X[24].DATAIN
A[24] => X[25].DATAIN
A[25] => X[26].DATAIN
A[26] => X[27].DATAIN
A[27] => X[28].DATAIN
A[28] => X[29].DATAIN
A[29] => X[30].DATAIN
A[30] => X[31].DATAIN
A[31] => ~NO_FANOUT~


|cpu|alu:inst2|slt32:inst1
X[0] <= mx2_32b:inst.O[0]
X[1] <= mx2_32b:inst.O[1]
X[2] <= mx2_32b:inst.O[2]
X[3] <= mx2_32b:inst.O[3]
X[4] <= mx2_32b:inst.O[4]
X[5] <= mx2_32b:inst.O[5]
X[6] <= mx2_32b:inst.O[6]
X[7] <= mx2_32b:inst.O[7]
X[8] <= mx2_32b:inst.O[8]
X[9] <= mx2_32b:inst.O[9]
X[10] <= mx2_32b:inst.O[10]
X[11] <= mx2_32b:inst.O[11]
X[12] <= mx2_32b:inst.O[12]
X[13] <= mx2_32b:inst.O[13]
X[14] <= mx2_32b:inst.O[14]
X[15] <= mx2_32b:inst.O[15]
X[16] <= mx2_32b:inst.O[16]
X[17] <= mx2_32b:inst.O[17]
X[18] <= mx2_32b:inst.O[18]
X[19] <= mx2_32b:inst.O[19]
X[20] <= mx2_32b:inst.O[20]
X[21] <= mx2_32b:inst.O[21]
X[22] <= mx2_32b:inst.O[22]
X[23] <= mx2_32b:inst.O[23]
X[24] <= mx2_32b:inst.O[24]
X[25] <= mx2_32b:inst.O[25]
X[26] <= mx2_32b:inst.O[26]
X[27] <= mx2_32b:inst.O[27]
X[28] <= mx2_32b:inst.O[28]
X[29] <= mx2_32b:inst.O[29]
X[30] <= mx2_32b:inst.O[30]
X[31] <= mx2_32b:inst.O[31]
A[0] => cmp32s:inst1.A[0]
A[1] => cmp32s:inst1.A[1]
A[2] => cmp32s:inst1.A[2]
A[3] => cmp32s:inst1.A[3]
A[4] => cmp32s:inst1.A[4]
A[5] => cmp32s:inst1.A[5]
A[6] => cmp32s:inst1.A[6]
A[7] => cmp32s:inst1.A[7]
A[8] => cmp32s:inst1.A[8]
A[9] => cmp32s:inst1.A[9]
A[10] => cmp32s:inst1.A[10]
A[11] => cmp32s:inst1.A[11]
A[12] => cmp32s:inst1.A[12]
A[13] => cmp32s:inst1.A[13]
A[14] => cmp32s:inst1.A[14]
A[15] => cmp32s:inst1.A[15]
A[16] => cmp32s:inst1.A[16]
A[17] => cmp32s:inst1.A[17]
A[18] => cmp32s:inst1.A[18]
A[19] => cmp32s:inst1.A[19]
A[20] => cmp32s:inst1.A[20]
A[21] => cmp32s:inst1.A[21]
A[22] => cmp32s:inst1.A[22]
A[23] => cmp32s:inst1.A[23]
A[24] => cmp32s:inst1.A[24]
A[25] => cmp32s:inst1.A[25]
A[26] => cmp32s:inst1.A[26]
A[27] => cmp32s:inst1.A[27]
A[28] => cmp32s:inst1.A[28]
A[29] => cmp32s:inst1.A[29]
A[30] => cmp32s:inst1.A[30]
A[31] => cmp32s:inst1.A[31]
B[0] => cmp32s:inst1.B[0]
B[1] => cmp32s:inst1.B[1]
B[2] => cmp32s:inst1.B[2]
B[3] => cmp32s:inst1.B[3]
B[4] => cmp32s:inst1.B[4]
B[5] => cmp32s:inst1.B[5]
B[6] => cmp32s:inst1.B[6]
B[7] => cmp32s:inst1.B[7]
B[8] => cmp32s:inst1.B[8]
B[9] => cmp32s:inst1.B[9]
B[10] => cmp32s:inst1.B[10]
B[11] => cmp32s:inst1.B[11]
B[12] => cmp32s:inst1.B[12]
B[13] => cmp32s:inst1.B[13]
B[14] => cmp32s:inst1.B[14]
B[15] => cmp32s:inst1.B[15]
B[16] => cmp32s:inst1.B[16]
B[17] => cmp32s:inst1.B[17]
B[18] => cmp32s:inst1.B[18]
B[19] => cmp32s:inst1.B[19]
B[20] => cmp32s:inst1.B[20]
B[21] => cmp32s:inst1.B[21]
B[22] => cmp32s:inst1.B[22]
B[23] => cmp32s:inst1.B[23]
B[24] => cmp32s:inst1.B[24]
B[25] => cmp32s:inst1.B[25]
B[26] => cmp32s:inst1.B[26]
B[27] => cmp32s:inst1.B[27]
B[28] => cmp32s:inst1.B[28]
B[29] => cmp32s:inst1.B[29]
B[30] => cmp32s:inst1.B[30]
B[31] => cmp32s:inst1.B[31]


|cpu|alu:inst2|slt32:inst1|mx2_32b:inst
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1
E <= cmp32:inst.E1
A[0] => cmp32:inst.A[0]
A[1] => cmp32:inst.A[1]
A[2] => cmp32:inst.A[2]
A[3] => cmp32:inst.A[3]
A[4] => cmp32:inst.A[4]
A[5] => cmp32:inst.A[5]
A[6] => cmp32:inst.A[6]
A[7] => cmp32:inst.A[7]
A[8] => cmp32:inst.A[8]
A[9] => cmp32:inst.A[9]
A[10] => cmp32:inst.A[10]
A[11] => cmp32:inst.A[11]
A[12] => cmp32:inst.A[12]
A[13] => cmp32:inst.A[13]
A[14] => cmp32:inst.A[14]
A[15] => cmp32:inst.A[15]
A[16] => cmp32:inst.A[16]
A[17] => cmp32:inst.A[17]
A[18] => cmp32:inst.A[18]
A[19] => cmp32:inst.A[19]
A[20] => cmp32:inst.A[20]
A[21] => cmp32:inst.A[21]
A[22] => cmp32:inst.A[22]
A[23] => cmp32:inst.A[23]
A[24] => cmp32:inst.A[24]
A[25] => cmp32:inst.A[25]
A[26] => cmp32:inst.A[26]
A[27] => cmp32:inst.A[27]
A[28] => cmp32:inst.A[28]
A[29] => cmp32:inst.A[29]
A[30] => cmp32:inst.A[30]
A[31] => inst8.IN0
A[31] => inst1.IN0
B[0] => cmp32:inst.B[0]
B[1] => cmp32:inst.B[1]
B[2] => cmp32:inst.B[2]
B[3] => cmp32:inst.B[3]
B[4] => cmp32:inst.B[4]
B[5] => cmp32:inst.B[5]
B[6] => cmp32:inst.B[6]
B[7] => cmp32:inst.B[7]
B[8] => cmp32:inst.B[8]
B[9] => cmp32:inst.B[9]
B[10] => cmp32:inst.B[10]
B[11] => cmp32:inst.B[11]
B[12] => cmp32:inst.B[12]
B[13] => cmp32:inst.B[13]
B[14] => cmp32:inst.B[14]
B[15] => cmp32:inst.B[15]
B[16] => cmp32:inst.B[16]
B[17] => cmp32:inst.B[17]
B[18] => cmp32:inst.B[18]
B[19] => cmp32:inst.B[19]
B[20] => cmp32:inst.B[20]
B[21] => cmp32:inst.B[21]
B[22] => cmp32:inst.B[22]
B[23] => cmp32:inst.B[23]
B[24] => cmp32:inst.B[24]
B[25] => cmp32:inst.B[25]
B[26] => cmp32:inst.B[26]
B[27] => cmp32:inst.B[27]
B[28] => cmp32:inst.B[28]
B[29] => cmp32:inst.B[29]
B[30] => cmp32:inst.B[30]
B[31] => inst2.IN1
B[31] => inst7.IN0
L <= mx2_1b:inst12.O
G <= mx2_1b:inst11.O


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst
G1 <= cmp16:inst1.G1
L0 => cmp16:inst.L0
E0 => cmp16:inst.E0
G0 => cmp16:inst.G0
A[0] => cmp16:inst.A[0]
A[1] => cmp16:inst.A[1]
A[2] => cmp16:inst.A[2]
A[3] => cmp16:inst.A[3]
A[4] => cmp16:inst.A[4]
A[5] => cmp16:inst.A[5]
A[6] => cmp16:inst.A[6]
A[7] => cmp16:inst.A[7]
A[8] => cmp16:inst.A[8]
A[9] => cmp16:inst.A[9]
A[10] => cmp16:inst.A[10]
A[11] => cmp16:inst.A[11]
A[12] => cmp16:inst.A[12]
A[13] => cmp16:inst.A[13]
A[14] => cmp16:inst.A[14]
A[15] => cmp16:inst.A[15]
A[16] => cmp16:inst1.A[0]
A[17] => cmp16:inst1.A[1]
A[18] => cmp16:inst1.A[2]
A[19] => cmp16:inst1.A[3]
A[20] => cmp16:inst1.A[4]
A[21] => cmp16:inst1.A[5]
A[22] => cmp16:inst1.A[6]
A[23] => cmp16:inst1.A[7]
A[24] => cmp16:inst1.A[8]
A[25] => cmp16:inst1.A[9]
A[26] => cmp16:inst1.A[10]
A[27] => cmp16:inst1.A[11]
A[28] => cmp16:inst1.A[12]
A[29] => cmp16:inst1.A[13]
A[30] => cmp16:inst1.A[14]
A[31] => cmp16:inst1.A[15]
B[0] => cmp16:inst.B[0]
B[1] => cmp16:inst.B[1]
B[2] => cmp16:inst.B[2]
B[3] => cmp16:inst.B[3]
B[4] => cmp16:inst.B[4]
B[5] => cmp16:inst.B[5]
B[6] => cmp16:inst.B[6]
B[7] => cmp16:inst.B[7]
B[8] => cmp16:inst.B[8]
B[9] => cmp16:inst.B[9]
B[10] => cmp16:inst.B[10]
B[11] => cmp16:inst.B[11]
B[12] => cmp16:inst.B[12]
B[13] => cmp16:inst.B[13]
B[14] => cmp16:inst.B[14]
B[15] => cmp16:inst.B[15]
B[16] => cmp16:inst1.B[0]
B[17] => cmp16:inst1.B[1]
B[18] => cmp16:inst1.B[2]
B[19] => cmp16:inst1.B[3]
B[20] => cmp16:inst1.B[4]
B[21] => cmp16:inst1.B[5]
B[22] => cmp16:inst1.B[6]
B[23] => cmp16:inst1.B[7]
B[24] => cmp16:inst1.B[8]
B[25] => cmp16:inst1.B[9]
B[26] => cmp16:inst1.B[10]
B[27] => cmp16:inst1.B[11]
B[28] => cmp16:inst1.B[12]
B[29] => cmp16:inst1.B[13]
B[30] => cmp16:inst1.B[14]
B[31] => cmp16:inst1.B[15]
E1 <= cmp16:inst1.E1
L1 <= cmp16:inst1.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst1|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|cmp32:inst|cmp16:inst|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|mx2_1b:inst12
O <= O.DB_MAX_OUTPUT_PORT_TYPE
I0 => inst.DATAIN
S => inst3.IN0
S => inst1.OE
I1 => inst1.DATAIN


|cpu|alu:inst2|slt32:inst1|cmp32s:inst1|mx2_1b:inst11
O <= O.DB_MAX_OUTPUT_PORT_TYPE
I0 => inst.DATAIN
S => inst3.IN0
S => inst1.OE
I1 => inst1.DATAIN


|cpu|alu:inst2|slt32:inst1|zero32:inst6
zero[0] <= <GND>
zero[1] <= <GND>
zero[2] <= <GND>
zero[3] <= <GND>
zero[4] <= <GND>
zero[5] <= <GND>
zero[6] <= <GND>
zero[7] <= <GND>
zero[8] <= <GND>
zero[9] <= <GND>
zero[10] <= <GND>
zero[11] <= <GND>
zero[12] <= <GND>
zero[13] <= <GND>
zero[14] <= <GND>
zero[15] <= <GND>
zero[16] <= <GND>
zero[17] <= <GND>
zero[18] <= <GND>
zero[19] <= <GND>
zero[20] <= <GND>
zero[21] <= <GND>
zero[22] <= <GND>
zero[23] <= <GND>
zero[24] <= <GND>
zero[25] <= <GND>
zero[26] <= <GND>
zero[27] <= <GND>
zero[28] <= <GND>
zero[29] <= <GND>
zero[30] <= <GND>
zero[31] <= <GND>


|cpu|alu:inst2|slt32:inst1|true32:inst7
true[0] <= <VCC>
true[1] <= <GND>
true[2] <= <GND>
true[3] <= <GND>
true[4] <= <GND>
true[5] <= <GND>
true[6] <= <GND>
true[7] <= <GND>
true[8] <= <GND>
true[9] <= <GND>
true[10] <= <GND>
true[11] <= <GND>
true[12] <= <GND>
true[13] <= <GND>
true[14] <= <GND>
true[15] <= <GND>
true[16] <= <GND>
true[17] <= <GND>
true[18] <= <GND>
true[19] <= <GND>
true[20] <= <GND>
true[21] <= <GND>
true[22] <= <GND>
true[23] <= <GND>
true[24] <= <GND>
true[25] <= <GND>
true[26] <= <GND>
true[27] <= <GND>
true[28] <= <GND>
true[29] <= <GND>
true[30] <= <GND>
true[31] <= <GND>


|cpu|alu:inst2|sltu32:inst4
X[0] <= mx2_32b:inst.O[0]
X[1] <= mx2_32b:inst.O[1]
X[2] <= mx2_32b:inst.O[2]
X[3] <= mx2_32b:inst.O[3]
X[4] <= mx2_32b:inst.O[4]
X[5] <= mx2_32b:inst.O[5]
X[6] <= mx2_32b:inst.O[6]
X[7] <= mx2_32b:inst.O[7]
X[8] <= mx2_32b:inst.O[8]
X[9] <= mx2_32b:inst.O[9]
X[10] <= mx2_32b:inst.O[10]
X[11] <= mx2_32b:inst.O[11]
X[12] <= mx2_32b:inst.O[12]
X[13] <= mx2_32b:inst.O[13]
X[14] <= mx2_32b:inst.O[14]
X[15] <= mx2_32b:inst.O[15]
X[16] <= mx2_32b:inst.O[16]
X[17] <= mx2_32b:inst.O[17]
X[18] <= mx2_32b:inst.O[18]
X[19] <= mx2_32b:inst.O[19]
X[20] <= mx2_32b:inst.O[20]
X[21] <= mx2_32b:inst.O[21]
X[22] <= mx2_32b:inst.O[22]
X[23] <= mx2_32b:inst.O[23]
X[24] <= mx2_32b:inst.O[24]
X[25] <= mx2_32b:inst.O[25]
X[26] <= mx2_32b:inst.O[26]
X[27] <= mx2_32b:inst.O[27]
X[28] <= mx2_32b:inst.O[28]
X[29] <= mx2_32b:inst.O[29]
X[30] <= mx2_32b:inst.O[30]
X[31] <= mx2_32b:inst.O[31]
A[0] => cmp32:inst2.A[0]
A[1] => cmp32:inst2.A[1]
A[2] => cmp32:inst2.A[2]
A[3] => cmp32:inst2.A[3]
A[4] => cmp32:inst2.A[4]
A[5] => cmp32:inst2.A[5]
A[6] => cmp32:inst2.A[6]
A[7] => cmp32:inst2.A[7]
A[8] => cmp32:inst2.A[8]
A[9] => cmp32:inst2.A[9]
A[10] => cmp32:inst2.A[10]
A[11] => cmp32:inst2.A[11]
A[12] => cmp32:inst2.A[12]
A[13] => cmp32:inst2.A[13]
A[14] => cmp32:inst2.A[14]
A[15] => cmp32:inst2.A[15]
A[16] => cmp32:inst2.A[16]
A[17] => cmp32:inst2.A[17]
A[18] => cmp32:inst2.A[18]
A[19] => cmp32:inst2.A[19]
A[20] => cmp32:inst2.A[20]
A[21] => cmp32:inst2.A[21]
A[22] => cmp32:inst2.A[22]
A[23] => cmp32:inst2.A[23]
A[24] => cmp32:inst2.A[24]
A[25] => cmp32:inst2.A[25]
A[26] => cmp32:inst2.A[26]
A[27] => cmp32:inst2.A[27]
A[28] => cmp32:inst2.A[28]
A[29] => cmp32:inst2.A[29]
A[30] => cmp32:inst2.A[30]
A[31] => cmp32:inst2.A[31]
B[0] => cmp32:inst2.B[0]
B[1] => cmp32:inst2.B[1]
B[2] => cmp32:inst2.B[2]
B[3] => cmp32:inst2.B[3]
B[4] => cmp32:inst2.B[4]
B[5] => cmp32:inst2.B[5]
B[6] => cmp32:inst2.B[6]
B[7] => cmp32:inst2.B[7]
B[8] => cmp32:inst2.B[8]
B[9] => cmp32:inst2.B[9]
B[10] => cmp32:inst2.B[10]
B[11] => cmp32:inst2.B[11]
B[12] => cmp32:inst2.B[12]
B[13] => cmp32:inst2.B[13]
B[14] => cmp32:inst2.B[14]
B[15] => cmp32:inst2.B[15]
B[16] => cmp32:inst2.B[16]
B[17] => cmp32:inst2.B[17]
B[18] => cmp32:inst2.B[18]
B[19] => cmp32:inst2.B[19]
B[20] => cmp32:inst2.B[20]
B[21] => cmp32:inst2.B[21]
B[22] => cmp32:inst2.B[22]
B[23] => cmp32:inst2.B[23]
B[24] => cmp32:inst2.B[24]
B[25] => cmp32:inst2.B[25]
B[26] => cmp32:inst2.B[26]
B[27] => cmp32:inst2.B[27]
B[28] => cmp32:inst2.B[28]
B[29] => cmp32:inst2.B[29]
B[30] => cmp32:inst2.B[30]
B[31] => cmp32:inst2.B[31]


|cpu|alu:inst2|sltu32:inst4|mx2_32b:inst
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2
G1 <= cmp16:inst1.G1
L0 => cmp16:inst.L0
E0 => cmp16:inst.E0
G0 => cmp16:inst.G0
A[0] => cmp16:inst.A[0]
A[1] => cmp16:inst.A[1]
A[2] => cmp16:inst.A[2]
A[3] => cmp16:inst.A[3]
A[4] => cmp16:inst.A[4]
A[5] => cmp16:inst.A[5]
A[6] => cmp16:inst.A[6]
A[7] => cmp16:inst.A[7]
A[8] => cmp16:inst.A[8]
A[9] => cmp16:inst.A[9]
A[10] => cmp16:inst.A[10]
A[11] => cmp16:inst.A[11]
A[12] => cmp16:inst.A[12]
A[13] => cmp16:inst.A[13]
A[14] => cmp16:inst.A[14]
A[15] => cmp16:inst.A[15]
A[16] => cmp16:inst1.A[0]
A[17] => cmp16:inst1.A[1]
A[18] => cmp16:inst1.A[2]
A[19] => cmp16:inst1.A[3]
A[20] => cmp16:inst1.A[4]
A[21] => cmp16:inst1.A[5]
A[22] => cmp16:inst1.A[6]
A[23] => cmp16:inst1.A[7]
A[24] => cmp16:inst1.A[8]
A[25] => cmp16:inst1.A[9]
A[26] => cmp16:inst1.A[10]
A[27] => cmp16:inst1.A[11]
A[28] => cmp16:inst1.A[12]
A[29] => cmp16:inst1.A[13]
A[30] => cmp16:inst1.A[14]
A[31] => cmp16:inst1.A[15]
B[0] => cmp16:inst.B[0]
B[1] => cmp16:inst.B[1]
B[2] => cmp16:inst.B[2]
B[3] => cmp16:inst.B[3]
B[4] => cmp16:inst.B[4]
B[5] => cmp16:inst.B[5]
B[6] => cmp16:inst.B[6]
B[7] => cmp16:inst.B[7]
B[8] => cmp16:inst.B[8]
B[9] => cmp16:inst.B[9]
B[10] => cmp16:inst.B[10]
B[11] => cmp16:inst.B[11]
B[12] => cmp16:inst.B[12]
B[13] => cmp16:inst.B[13]
B[14] => cmp16:inst.B[14]
B[15] => cmp16:inst.B[15]
B[16] => cmp16:inst1.B[0]
B[17] => cmp16:inst1.B[1]
B[18] => cmp16:inst1.B[2]
B[19] => cmp16:inst1.B[3]
B[20] => cmp16:inst1.B[4]
B[21] => cmp16:inst1.B[5]
B[22] => cmp16:inst1.B[6]
B[23] => cmp16:inst1.B[7]
B[24] => cmp16:inst1.B[8]
B[25] => cmp16:inst1.B[9]
B[26] => cmp16:inst1.B[10]
B[27] => cmp16:inst1.B[11]
B[28] => cmp16:inst1.B[12]
B[29] => cmp16:inst1.B[13]
B[30] => cmp16:inst1.B[14]
B[31] => cmp16:inst1.B[15]
E1 <= cmp16:inst1.E1
L1 <= cmp16:inst1.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst1|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|cmp32:inst2|cmp16:inst|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|alu:inst2|sltu32:inst4|zero32:inst6
zero[0] <= <GND>
zero[1] <= <GND>
zero[2] <= <GND>
zero[3] <= <GND>
zero[4] <= <GND>
zero[5] <= <GND>
zero[6] <= <GND>
zero[7] <= <GND>
zero[8] <= <GND>
zero[9] <= <GND>
zero[10] <= <GND>
zero[11] <= <GND>
zero[12] <= <GND>
zero[13] <= <GND>
zero[14] <= <GND>
zero[15] <= <GND>
zero[16] <= <GND>
zero[17] <= <GND>
zero[18] <= <GND>
zero[19] <= <GND>
zero[20] <= <GND>
zero[21] <= <GND>
zero[22] <= <GND>
zero[23] <= <GND>
zero[24] <= <GND>
zero[25] <= <GND>
zero[26] <= <GND>
zero[27] <= <GND>
zero[28] <= <GND>
zero[29] <= <GND>
zero[30] <= <GND>
zero[31] <= <GND>


|cpu|alu:inst2|sltu32:inst4|true32:inst7
true[0] <= <VCC>
true[1] <= <GND>
true[2] <= <GND>
true[3] <= <GND>
true[4] <= <GND>
true[5] <= <GND>
true[6] <= <GND>
true[7] <= <GND>
true[8] <= <GND>
true[9] <= <GND>
true[10] <= <GND>
true[11] <= <GND>
true[12] <= <GND>
true[13] <= <GND>
true[14] <= <GND>
true[15] <= <GND>
true[16] <= <GND>
true[17] <= <GND>
true[18] <= <GND>
true[19] <= <GND>
true[20] <= <GND>
true[21] <= <GND>
true[22] <= <GND>
true[23] <= <GND>
true[24] <= <GND>
true[25] <= <GND>
true[26] <= <GND>
true[27] <= <GND>
true[28] <= <GND>
true[29] <= <GND>
true[30] <= <GND>
true[31] <= <GND>


|cpu|alu:inst2|xor32:inst3
X[0] <= inst[0].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= inst[1].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= inst[2].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= inst[3].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= inst[4].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= inst[5].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= inst[6].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= inst[7].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= inst[8].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= inst[9].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= inst[10].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= inst[11].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= inst[12].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= inst[13].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= inst[14].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= inst[15].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= inst[16].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= inst[17].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= inst[18].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= inst[19].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= inst[20].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= inst[21].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= inst[22].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= inst[23].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= inst[24].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= inst[25].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= inst[26].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= inst[27].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= inst[28].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= inst[29].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= inst[30].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= inst[31].DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst[0].IN0
A[1] => inst[1].IN0
A[2] => inst[2].IN0
A[3] => inst[3].IN0
A[4] => inst[4].IN0
A[5] => inst[5].IN0
A[6] => inst[6].IN0
A[7] => inst[7].IN0
A[8] => inst[8].IN0
A[9] => inst[9].IN0
A[10] => inst[10].IN0
A[11] => inst[11].IN0
A[12] => inst[12].IN0
A[13] => inst[13].IN0
A[14] => inst[14].IN0
A[15] => inst[15].IN0
A[16] => inst[16].IN0
A[17] => inst[17].IN0
A[18] => inst[18].IN0
A[19] => inst[19].IN0
A[20] => inst[20].IN0
A[21] => inst[21].IN0
A[22] => inst[22].IN0
A[23] => inst[23].IN0
A[24] => inst[24].IN0
A[25] => inst[25].IN0
A[26] => inst[26].IN0
A[27] => inst[27].IN0
A[28] => inst[28].IN0
A[29] => inst[29].IN0
A[30] => inst[30].IN0
A[31] => inst[31].IN0
B[0] => inst[0].IN1
B[1] => inst[1].IN1
B[2] => inst[2].IN1
B[3] => inst[3].IN1
B[4] => inst[4].IN1
B[5] => inst[5].IN1
B[6] => inst[6].IN1
B[7] => inst[7].IN1
B[8] => inst[8].IN1
B[9] => inst[9].IN1
B[10] => inst[10].IN1
B[11] => inst[11].IN1
B[12] => inst[12].IN1
B[13] => inst[13].IN1
B[14] => inst[14].IN1
B[15] => inst[15].IN1
B[16] => inst[16].IN1
B[17] => inst[17].IN1
B[18] => inst[18].IN1
B[19] => inst[19].IN1
B[20] => inst[20].IN1
B[21] => inst[21].IN1
B[22] => inst[22].IN1
B[23] => inst[23].IN1
B[24] => inst[24].IN1
B[25] => inst[25].IN1
B[26] => inst[26].IN1
B[27] => inst[27].IN1
B[28] => inst[28].IN1
B[29] => inst[29].IN1
B[30] => inst[30].IN1
B[31] => inst[31].IN1


|cpu|alu:inst2|shftr32:inst15
X[0] <= mx2_32b:inst.O[0]
X[1] <= mx2_32b:inst.O[1]
X[2] <= mx2_32b:inst.O[2]
X[3] <= mx2_32b:inst.O[3]
X[4] <= mx2_32b:inst.O[4]
X[5] <= mx2_32b:inst.O[5]
X[6] <= mx2_32b:inst.O[6]
X[7] <= mx2_32b:inst.O[7]
X[8] <= mx2_32b:inst.O[8]
X[9] <= mx2_32b:inst.O[9]
X[10] <= mx2_32b:inst.O[10]
X[11] <= mx2_32b:inst.O[11]
X[12] <= mx2_32b:inst.O[12]
X[13] <= mx2_32b:inst.O[13]
X[14] <= mx2_32b:inst.O[14]
X[15] <= mx2_32b:inst.O[15]
X[16] <= mx2_32b:inst.O[16]
X[17] <= mx2_32b:inst.O[17]
X[18] <= mx2_32b:inst.O[18]
X[19] <= mx2_32b:inst.O[19]
X[20] <= mx2_32b:inst.O[20]
X[21] <= mx2_32b:inst.O[21]
X[22] <= mx2_32b:inst.O[22]
X[23] <= mx2_32b:inst.O[23]
X[24] <= mx2_32b:inst.O[24]
X[25] <= mx2_32b:inst.O[25]
X[26] <= mx2_32b:inst.O[26]
X[27] <= mx2_32b:inst.O[27]
X[28] <= mx2_32b:inst.O[28]
X[29] <= mx2_32b:inst.O[29]
X[30] <= mx2_32b:inst.O[30]
X[31] <= mx2_32b:inst.O[31]
ar => mx2_32b:inst.S
B[0] => mx2_32b:inst11.S
B[1] => mx2_32b:inst10.S
B[2] => mx2_32b:inst9.S
B[3] => mx2_32b:inst7.S
B[4] => mx2_32b:inst6.S
B[5] => ~NO_FANOUT~
B[6] => ~NO_FANOUT~
B[7] => ~NO_FANOUT~
B[8] => ~NO_FANOUT~
B[9] => ~NO_FANOUT~
B[10] => ~NO_FANOUT~
B[11] => ~NO_FANOUT~
B[12] => ~NO_FANOUT~
B[13] => ~NO_FANOUT~
B[14] => ~NO_FANOUT~
B[15] => ~NO_FANOUT~
B[16] => ~NO_FANOUT~
B[17] => ~NO_FANOUT~
B[18] => ~NO_FANOUT~
B[19] => ~NO_FANOUT~
B[20] => ~NO_FANOUT~
B[21] => ~NO_FANOUT~
B[22] => ~NO_FANOUT~
B[23] => ~NO_FANOUT~
B[24] => ~NO_FANOUT~
B[25] => ~NO_FANOUT~
B[26] => ~NO_FANOUT~
B[27] => ~NO_FANOUT~
B[28] => ~NO_FANOUT~
B[29] => ~NO_FANOUT~
B[30] => ~NO_FANOUT~
B[31] => ~NO_FANOUT~
A[0] => mx2_32b:inst6.I0[0]
A[0] => shft16r32:inst5.A[0]
A[1] => mx2_32b:inst6.I0[1]
A[1] => shft16r32:inst5.A[1]
A[2] => mx2_32b:inst6.I0[2]
A[2] => shft16r32:inst5.A[2]
A[3] => mx2_32b:inst6.I0[3]
A[3] => shft16r32:inst5.A[3]
A[4] => mx2_32b:inst6.I0[4]
A[4] => shft16r32:inst5.A[4]
A[5] => mx2_32b:inst6.I0[5]
A[5] => shft16r32:inst5.A[5]
A[6] => mx2_32b:inst6.I0[6]
A[6] => shft16r32:inst5.A[6]
A[7] => mx2_32b:inst6.I0[7]
A[7] => shft16r32:inst5.A[7]
A[8] => mx2_32b:inst6.I0[8]
A[8] => shft16r32:inst5.A[8]
A[9] => mx2_32b:inst6.I0[9]
A[9] => shft16r32:inst5.A[9]
A[10] => mx2_32b:inst6.I0[10]
A[10] => shft16r32:inst5.A[10]
A[11] => mx2_32b:inst6.I0[11]
A[11] => shft16r32:inst5.A[11]
A[12] => mx2_32b:inst6.I0[12]
A[12] => shft16r32:inst5.A[12]
A[13] => mx2_32b:inst6.I0[13]
A[13] => shft16r32:inst5.A[13]
A[14] => mx2_32b:inst6.I0[14]
A[14] => shft16r32:inst5.A[14]
A[15] => mx2_32b:inst6.I0[15]
A[15] => shft16r32:inst5.A[15]
A[16] => mx2_32b:inst6.I0[16]
A[16] => shft16r32:inst5.A[16]
A[17] => mx2_32b:inst6.I0[17]
A[17] => shft16r32:inst5.A[17]
A[18] => mx2_32b:inst6.I0[18]
A[18] => shft16r32:inst5.A[18]
A[19] => mx2_32b:inst6.I0[19]
A[19] => shft16r32:inst5.A[19]
A[20] => mx2_32b:inst6.I0[20]
A[20] => shft16r32:inst5.A[20]
A[21] => mx2_32b:inst6.I0[21]
A[21] => shft16r32:inst5.A[21]
A[22] => mx2_32b:inst6.I0[22]
A[22] => shft16r32:inst5.A[22]
A[23] => mx2_32b:inst6.I0[23]
A[23] => shft16r32:inst5.A[23]
A[24] => mx2_32b:inst6.I0[24]
A[24] => shft16r32:inst5.A[24]
A[25] => mx2_32b:inst6.I0[25]
A[25] => shft16r32:inst5.A[25]
A[26] => mx2_32b:inst6.I0[26]
A[26] => shft16r32:inst5.A[26]
A[27] => mx2_32b:inst6.I0[27]
A[27] => shft16r32:inst5.A[27]
A[28] => mx2_32b:inst6.I0[28]
A[28] => shft16r32:inst5.A[28]
A[29] => mx2_32b:inst6.I0[29]
A[29] => shft16r32:inst5.A[29]
A[30] => mx2_32b:inst6.I0[30]
A[30] => shft16r32:inst5.A[30]
A[31] => mx2_32b:inst6.I0[31]
A[31] => shft16r32:inst5.A[31]
A[31] => mx2_32b:inst.I1[31]


|cpu|alu:inst2|shftr32:inst15|mx2_32b:inst
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftr32:inst15|mx2_32b:inst11
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftr32:inst15|mx2_32b:inst10
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftr32:inst15|mx2_32b:inst9
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftr32:inst15|mx2_32b:inst7
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftr32:inst15|mx2_32b:inst6
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|alu:inst2|shftr32:inst15|shft16r32:inst5
X[0] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[30].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[31].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= <GND>
X[17] <= <GND>
X[18] <= <GND>
X[19] <= <GND>
X[20] <= <GND>
X[21] <= <GND>
X[22] <= <GND>
X[23] <= <GND>
X[24] <= <GND>
X[25] <= <GND>
X[26] <= <GND>
X[27] <= <GND>
X[28] <= <GND>
X[29] <= <GND>
X[30] <= <GND>
X[31] <= <GND>
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => ~NO_FANOUT~
A[3] => ~NO_FANOUT~
A[4] => ~NO_FANOUT~
A[5] => ~NO_FANOUT~
A[6] => ~NO_FANOUT~
A[7] => ~NO_FANOUT~
A[8] => ~NO_FANOUT~
A[9] => ~NO_FANOUT~
A[10] => ~NO_FANOUT~
A[11] => ~NO_FANOUT~
A[12] => ~NO_FANOUT~
A[13] => ~NO_FANOUT~
A[14] => ~NO_FANOUT~
A[15] => ~NO_FANOUT~
A[16] => X[0].DATAIN
A[17] => X[1].DATAIN
A[18] => X[2].DATAIN
A[19] => X[3].DATAIN
A[20] => X[4].DATAIN
A[21] => X[5].DATAIN
A[22] => X[6].DATAIN
A[23] => X[7].DATAIN
A[24] => X[8].DATAIN
A[25] => X[9].DATAIN
A[26] => X[10].DATAIN
A[27] => X[11].DATAIN
A[28] => X[12].DATAIN
A[29] => X[13].DATAIN
A[30] => X[14].DATAIN
A[31] => X[15].DATAIN


|cpu|alu:inst2|shftr32:inst15|shft8r32:inst8
X[0] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[30].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[31].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= <GND>
X[25] <= <GND>
X[26] <= <GND>
X[27] <= <GND>
X[28] <= <GND>
X[29] <= <GND>
X[30] <= <GND>
X[31] <= <GND>
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => ~NO_FANOUT~
A[3] => ~NO_FANOUT~
A[4] => ~NO_FANOUT~
A[5] => ~NO_FANOUT~
A[6] => ~NO_FANOUT~
A[7] => ~NO_FANOUT~
A[8] => X[0].DATAIN
A[9] => X[1].DATAIN
A[10] => X[2].DATAIN
A[11] => X[3].DATAIN
A[12] => X[4].DATAIN
A[13] => X[5].DATAIN
A[14] => X[6].DATAIN
A[15] => X[7].DATAIN
A[16] => X[8].DATAIN
A[17] => X[9].DATAIN
A[18] => X[10].DATAIN
A[19] => X[11].DATAIN
A[20] => X[12].DATAIN
A[21] => X[13].DATAIN
A[22] => X[14].DATAIN
A[23] => X[15].DATAIN
A[24] => X[16].DATAIN
A[25] => X[17].DATAIN
A[26] => X[18].DATAIN
A[27] => X[19].DATAIN
A[28] => X[20].DATAIN
A[29] => X[21].DATAIN
A[30] => X[22].DATAIN
A[31] => X[23].DATAIN


|cpu|alu:inst2|shftr32:inst15|shft4r32:inst12
X[0] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[30].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[31].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= <GND>
X[29] <= <GND>
X[30] <= <GND>
X[31] <= <GND>
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => ~NO_FANOUT~
A[3] => ~NO_FANOUT~
A[4] => X[0].DATAIN
A[5] => X[1].DATAIN
A[6] => X[2].DATAIN
A[7] => X[3].DATAIN
A[8] => X[4].DATAIN
A[9] => X[5].DATAIN
A[10] => X[6].DATAIN
A[11] => X[7].DATAIN
A[12] => X[8].DATAIN
A[13] => X[9].DATAIN
A[14] => X[10].DATAIN
A[15] => X[11].DATAIN
A[16] => X[12].DATAIN
A[17] => X[13].DATAIN
A[18] => X[14].DATAIN
A[19] => X[15].DATAIN
A[20] => X[16].DATAIN
A[21] => X[17].DATAIN
A[22] => X[18].DATAIN
A[23] => X[19].DATAIN
A[24] => X[20].DATAIN
A[25] => X[21].DATAIN
A[26] => X[22].DATAIN
A[27] => X[23].DATAIN
A[28] => X[24].DATAIN
A[29] => X[25].DATAIN
A[30] => X[26].DATAIN
A[31] => X[27].DATAIN


|cpu|alu:inst2|shftr32:inst15|shft2r32:inst13
X[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[30].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[31].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= <GND>
X[31] <= <GND>
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => X[0].DATAIN
A[3] => X[1].DATAIN
A[4] => X[2].DATAIN
A[5] => X[3].DATAIN
A[6] => X[4].DATAIN
A[7] => X[5].DATAIN
A[8] => X[6].DATAIN
A[9] => X[7].DATAIN
A[10] => X[8].DATAIN
A[11] => X[9].DATAIN
A[12] => X[10].DATAIN
A[13] => X[11].DATAIN
A[14] => X[12].DATAIN
A[15] => X[13].DATAIN
A[16] => X[14].DATAIN
A[17] => X[15].DATAIN
A[18] => X[16].DATAIN
A[19] => X[17].DATAIN
A[20] => X[18].DATAIN
A[21] => X[19].DATAIN
A[22] => X[20].DATAIN
A[23] => X[21].DATAIN
A[24] => X[22].DATAIN
A[25] => X[23].DATAIN
A[26] => X[24].DATAIN
A[27] => X[25].DATAIN
A[28] => X[26].DATAIN
A[29] => X[27].DATAIN
A[30] => X[28].DATAIN
A[31] => X[29].DATAIN


|cpu|alu:inst2|shftr32:inst15|shft1r32:inst14
X[0] <= A[1].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= A[8].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= A[9].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= A[10].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= A[11].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= A[12].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= A[13].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= A[14].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= A[15].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= A[16].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= A[17].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= A[18].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= A[19].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= A[20].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= A[21].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= A[22].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= A[23].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= A[24].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= A[25].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= A[26].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= A[27].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= A[28].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= A[29].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= A[30].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= A[31].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= <GND>
A[0] => ~NO_FANOUT~
A[1] => X[0].DATAIN
A[2] => X[1].DATAIN
A[3] => X[2].DATAIN
A[4] => X[3].DATAIN
A[5] => X[4].DATAIN
A[6] => X[5].DATAIN
A[7] => X[6].DATAIN
A[8] => X[7].DATAIN
A[9] => X[8].DATAIN
A[10] => X[9].DATAIN
A[11] => X[10].DATAIN
A[12] => X[11].DATAIN
A[13] => X[12].DATAIN
A[14] => X[13].DATAIN
A[15] => X[14].DATAIN
A[16] => X[15].DATAIN
A[17] => X[16].DATAIN
A[18] => X[17].DATAIN
A[19] => X[18].DATAIN
A[20] => X[19].DATAIN
A[21] => X[20].DATAIN
A[22] => X[21].DATAIN
A[23] => X[22].DATAIN
A[24] => X[23].DATAIN
A[25] => X[24].DATAIN
A[26] => X[25].DATAIN
A[27] => X[26].DATAIN
A[28] => X[27].DATAIN
A[29] => X[28].DATAIN
A[30] => X[29].DATAIN
A[31] => X[30].DATAIN


|cpu|alu:inst2|or32:inst13
X[0] <= inst[0].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= inst[1].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= inst[2].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= inst[3].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= inst[4].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= inst[5].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= inst[6].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= inst[7].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= inst[8].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= inst[9].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= inst[10].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= inst[11].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= inst[12].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= inst[13].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= inst[14].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= inst[15].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= inst[16].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= inst[17].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= inst[18].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= inst[19].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= inst[20].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= inst[21].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= inst[22].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= inst[23].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= inst[24].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= inst[25].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= inst[26].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= inst[27].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= inst[28].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= inst[29].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= inst[30].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= inst[31].DB_MAX_OUTPUT_PORT_TYPE
B[0] => inst[0].IN0
B[1] => inst[1].IN0
B[2] => inst[2].IN0
B[3] => inst[3].IN0
B[4] => inst[4].IN0
B[5] => inst[5].IN0
B[6] => inst[6].IN0
B[7] => inst[7].IN0
B[8] => inst[8].IN0
B[9] => inst[9].IN0
B[10] => inst[10].IN0
B[11] => inst[11].IN0
B[12] => inst[12].IN0
B[13] => inst[13].IN0
B[14] => inst[14].IN0
B[15] => inst[15].IN0
B[16] => inst[16].IN0
B[17] => inst[17].IN0
B[18] => inst[18].IN0
B[19] => inst[19].IN0
B[20] => inst[20].IN0
B[21] => inst[21].IN0
B[22] => inst[22].IN0
B[23] => inst[23].IN0
B[24] => inst[24].IN0
B[25] => inst[25].IN0
B[26] => inst[26].IN0
B[27] => inst[27].IN0
B[28] => inst[28].IN0
B[29] => inst[29].IN0
B[30] => inst[30].IN0
B[31] => inst[31].IN0
A[0] => inst[0].IN1
A[1] => inst[1].IN1
A[2] => inst[2].IN1
A[3] => inst[3].IN1
A[4] => inst[4].IN1
A[5] => inst[5].IN1
A[6] => inst[6].IN1
A[7] => inst[7].IN1
A[8] => inst[8].IN1
A[9] => inst[9].IN1
A[10] => inst[10].IN1
A[11] => inst[11].IN1
A[12] => inst[12].IN1
A[13] => inst[13].IN1
A[14] => inst[14].IN1
A[15] => inst[15].IN1
A[16] => inst[16].IN1
A[17] => inst[17].IN1
A[18] => inst[18].IN1
A[19] => inst[19].IN1
A[20] => inst[20].IN1
A[21] => inst[21].IN1
A[22] => inst[22].IN1
A[23] => inst[23].IN1
A[24] => inst[24].IN1
A[25] => inst[25].IN1
A[26] => inst[26].IN1
A[27] => inst[27].IN1
A[28] => inst[28].IN1
A[29] => inst[29].IN1
A[30] => inst[30].IN1
A[31] => inst[31].IN1


|cpu|alu:inst2|and32:inst16
X[0] <= inst[0].DB_MAX_OUTPUT_PORT_TYPE
X[1] <= inst[1].DB_MAX_OUTPUT_PORT_TYPE
X[2] <= inst[2].DB_MAX_OUTPUT_PORT_TYPE
X[3] <= inst[3].DB_MAX_OUTPUT_PORT_TYPE
X[4] <= inst[4].DB_MAX_OUTPUT_PORT_TYPE
X[5] <= inst[5].DB_MAX_OUTPUT_PORT_TYPE
X[6] <= inst[6].DB_MAX_OUTPUT_PORT_TYPE
X[7] <= inst[7].DB_MAX_OUTPUT_PORT_TYPE
X[8] <= inst[8].DB_MAX_OUTPUT_PORT_TYPE
X[9] <= inst[9].DB_MAX_OUTPUT_PORT_TYPE
X[10] <= inst[10].DB_MAX_OUTPUT_PORT_TYPE
X[11] <= inst[11].DB_MAX_OUTPUT_PORT_TYPE
X[12] <= inst[12].DB_MAX_OUTPUT_PORT_TYPE
X[13] <= inst[13].DB_MAX_OUTPUT_PORT_TYPE
X[14] <= inst[14].DB_MAX_OUTPUT_PORT_TYPE
X[15] <= inst[15].DB_MAX_OUTPUT_PORT_TYPE
X[16] <= inst[16].DB_MAX_OUTPUT_PORT_TYPE
X[17] <= inst[17].DB_MAX_OUTPUT_PORT_TYPE
X[18] <= inst[18].DB_MAX_OUTPUT_PORT_TYPE
X[19] <= inst[19].DB_MAX_OUTPUT_PORT_TYPE
X[20] <= inst[20].DB_MAX_OUTPUT_PORT_TYPE
X[21] <= inst[21].DB_MAX_OUTPUT_PORT_TYPE
X[22] <= inst[22].DB_MAX_OUTPUT_PORT_TYPE
X[23] <= inst[23].DB_MAX_OUTPUT_PORT_TYPE
X[24] <= inst[24].DB_MAX_OUTPUT_PORT_TYPE
X[25] <= inst[25].DB_MAX_OUTPUT_PORT_TYPE
X[26] <= inst[26].DB_MAX_OUTPUT_PORT_TYPE
X[27] <= inst[27].DB_MAX_OUTPUT_PORT_TYPE
X[28] <= inst[28].DB_MAX_OUTPUT_PORT_TYPE
X[29] <= inst[29].DB_MAX_OUTPUT_PORT_TYPE
X[30] <= inst[30].DB_MAX_OUTPUT_PORT_TYPE
X[31] <= inst[31].DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst[0].IN0
A[1] => inst[1].IN0
A[2] => inst[2].IN0
A[3] => inst[3].IN0
A[4] => inst[4].IN0
A[5] => inst[5].IN0
A[6] => inst[6].IN0
A[7] => inst[7].IN0
A[8] => inst[8].IN0
A[9] => inst[9].IN0
A[10] => inst[10].IN0
A[11] => inst[11].IN0
A[12] => inst[12].IN0
A[13] => inst[13].IN0
A[14] => inst[14].IN0
A[15] => inst[15].IN0
A[16] => inst[16].IN0
A[17] => inst[17].IN0
A[18] => inst[18].IN0
A[19] => inst[19].IN0
A[20] => inst[20].IN0
A[21] => inst[21].IN0
A[22] => inst[22].IN0
A[23] => inst[23].IN0
A[24] => inst[24].IN0
A[25] => inst[25].IN0
A[26] => inst[26].IN0
A[27] => inst[27].IN0
A[28] => inst[28].IN0
A[29] => inst[29].IN0
A[30] => inst[30].IN0
A[31] => inst[31].IN0
B[0] => inst[0].IN1
B[1] => inst[1].IN1
B[2] => inst[2].IN1
B[3] => inst[3].IN1
B[4] => inst[4].IN1
B[5] => inst[5].IN1
B[6] => inst[6].IN1
B[7] => inst[7].IN1
B[8] => inst[8].IN1
B[9] => inst[9].IN1
B[10] => inst[10].IN1
B[11] => inst[11].IN1
B[12] => inst[12].IN1
B[13] => inst[13].IN1
B[14] => inst[14].IN1
B[15] => inst[15].IN1
B[16] => inst[16].IN1
B[17] => inst[17].IN1
B[18] => inst[18].IN1
B[19] => inst[19].IN1
B[20] => inst[20].IN1
B[21] => inst[21].IN1
B[22] => inst[22].IN1
B[23] => inst[23].IN1
B[24] => inst[24].IN1
B[25] => inst[25].IN1
B[26] => inst[26].IN1
B[27] => inst[27].IN1
B[28] => inst[28].IN1
B[29] => inst[29].IN1
B[30] => inst[30].IN1
B[31] => inst[31].IN1


|cpu|mx2_32b:inst5
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|regfile:inst3
DATAOUT1[0] <= mx8_32b:inst60.O[0]
DATAOUT1[1] <= mx8_32b:inst60.O[1]
DATAOUT1[2] <= mx8_32b:inst60.O[2]
DATAOUT1[3] <= mx8_32b:inst60.O[3]
DATAOUT1[4] <= mx8_32b:inst60.O[4]
DATAOUT1[5] <= mx8_32b:inst60.O[5]
DATAOUT1[6] <= mx8_32b:inst60.O[6]
DATAOUT1[7] <= mx8_32b:inst60.O[7]
DATAOUT1[8] <= mx8_32b:inst60.O[8]
DATAOUT1[9] <= mx8_32b:inst60.O[9]
DATAOUT1[10] <= mx8_32b:inst60.O[10]
DATAOUT1[11] <= mx8_32b:inst60.O[11]
DATAOUT1[12] <= mx8_32b:inst60.O[12]
DATAOUT1[13] <= mx8_32b:inst60.O[13]
DATAOUT1[14] <= mx8_32b:inst60.O[14]
DATAOUT1[15] <= mx8_32b:inst60.O[15]
DATAOUT1[16] <= mx8_32b:inst60.O[16]
DATAOUT1[17] <= mx8_32b:inst60.O[17]
DATAOUT1[18] <= mx8_32b:inst60.O[18]
DATAOUT1[19] <= mx8_32b:inst60.O[19]
DATAOUT1[20] <= mx8_32b:inst60.O[20]
DATAOUT1[21] <= mx8_32b:inst60.O[21]
DATAOUT1[22] <= mx8_32b:inst60.O[22]
DATAOUT1[23] <= mx8_32b:inst60.O[23]
DATAOUT1[24] <= mx8_32b:inst60.O[24]
DATAOUT1[25] <= mx8_32b:inst60.O[25]
DATAOUT1[26] <= mx8_32b:inst60.O[26]
DATAOUT1[27] <= mx8_32b:inst60.O[27]
DATAOUT1[28] <= mx8_32b:inst60.O[28]
DATAOUT1[29] <= mx8_32b:inst60.O[29]
DATAOUT1[30] <= mx8_32b:inst60.O[30]
DATAOUT1[31] <= mx8_32b:inst60.O[31]
CLK => reg32_ld_clr:inst.CLK
CLK => reg32_ld_clr:inst1.CLK
CLK => reg32_ld_clr:inst2.CLK
CLK => reg32_ld_clr:inst3.CLK
CLK => reg32_ld_clr:inst7.CLK
CLK => reg32_ld_clr:inst6.CLK
CLK => reg32_ld_clr:inst8.CLK
CLK => reg32_ld_clr:inst9.CLK
CLK => reg32_ld_clr:inst12.CLK
CLK => reg32_ld_clr:inst13.CLK
CLK => reg32_ld_clr:inst14.CLK
CLK => reg32_ld_clr:inst15.CLK
CLK => reg32_ld_clr:inst18.CLK
CLK => reg32_ld_clr:inst19.CLK
CLK => reg32_ld_clr:inst20.CLK
CLK => reg32_ld_clr:inst21.CLK
CLK => reg32_ld_clr:inst24.CLK
CLK => reg32_ld_clr:inst25.CLK
CLK => reg32_ld_clr:inst26.CLK
CLK => reg32_ld_clr:inst27.CLK
CLK => reg32_ld_clr:inst30.CLK
CLK => reg32_ld_clr:inst31.CLK
CLK => reg32_ld_clr:inst32.CLK
CLK => reg32_ld_clr:inst33.CLK
CLK => reg32_ld_clr:inst36.CLK
CLK => reg32_ld_clr:inst37.CLK
CLK => reg32_ld_clr:inst38.CLK
CLK => reg32_ld_clr:inst39.CLK
CLK => reg32_ld_clr:inst42.CLK
CLK => reg32_ld_clr:inst43.CLK
CLK => reg32_ld_clr:inst44.CLK
CLK => reg32_ld_clr:inst45.CLK
CLR => reg32_ld_clr:inst.CLR
CLR => reg32_ld_clr:inst1.CLR
CLR => reg32_ld_clr:inst2.CLR
CLR => reg32_ld_clr:inst3.CLR
CLR => reg32_ld_clr:inst7.CLR
CLR => reg32_ld_clr:inst6.CLR
CLR => reg32_ld_clr:inst8.CLR
CLR => reg32_ld_clr:inst9.CLR
CLR => reg32_ld_clr:inst12.CLR
CLR => reg32_ld_clr:inst13.CLR
CLR => reg32_ld_clr:inst14.CLR
CLR => reg32_ld_clr:inst15.CLR
CLR => reg32_ld_clr:inst18.CLR
CLR => reg32_ld_clr:inst19.CLR
CLR => reg32_ld_clr:inst20.CLR
CLR => reg32_ld_clr:inst21.CLR
CLR => reg32_ld_clr:inst24.CLR
CLR => reg32_ld_clr:inst25.CLR
CLR => reg32_ld_clr:inst26.CLR
CLR => reg32_ld_clr:inst27.CLR
CLR => reg32_ld_clr:inst30.CLR
CLR => reg32_ld_clr:inst31.CLR
CLR => reg32_ld_clr:inst32.CLR
CLR => reg32_ld_clr:inst33.CLR
CLR => reg32_ld_clr:inst36.CLR
CLR => reg32_ld_clr:inst37.CLR
CLR => reg32_ld_clr:inst38.CLR
CLR => reg32_ld_clr:inst39.CLR
CLR => reg32_ld_clr:inst42.CLR
CLR => reg32_ld_clr:inst43.CLR
CLR => reg32_ld_clr:inst44.CLR
CLR => reg32_ld_clr:inst45.CLR
DATAIN[0] => reg32_ld_clr:inst.DIN[0]
DATAIN[0] => reg32_ld_clr:inst1.DIN[0]
DATAIN[0] => reg32_ld_clr:inst2.DIN[0]
DATAIN[0] => reg32_ld_clr:inst3.DIN[0]
DATAIN[0] => reg32_ld_clr:inst7.DIN[0]
DATAIN[0] => reg32_ld_clr:inst6.DIN[0]
DATAIN[0] => reg32_ld_clr:inst8.DIN[0]
DATAIN[0] => reg32_ld_clr:inst9.DIN[0]
DATAIN[0] => reg32_ld_clr:inst12.DIN[0]
DATAIN[0] => reg32_ld_clr:inst13.DIN[0]
DATAIN[0] => reg32_ld_clr:inst14.DIN[0]
DATAIN[0] => reg32_ld_clr:inst15.DIN[0]
DATAIN[0] => reg32_ld_clr:inst18.DIN[0]
DATAIN[0] => reg32_ld_clr:inst19.DIN[0]
DATAIN[0] => reg32_ld_clr:inst20.DIN[0]
DATAIN[0] => reg32_ld_clr:inst21.DIN[0]
DATAIN[0] => reg32_ld_clr:inst24.DIN[0]
DATAIN[0] => reg32_ld_clr:inst25.DIN[0]
DATAIN[0] => reg32_ld_clr:inst26.DIN[0]
DATAIN[0] => reg32_ld_clr:inst27.DIN[0]
DATAIN[0] => reg32_ld_clr:inst30.DIN[0]
DATAIN[0] => reg32_ld_clr:inst31.DIN[0]
DATAIN[0] => reg32_ld_clr:inst32.DIN[0]
DATAIN[0] => reg32_ld_clr:inst33.DIN[0]
DATAIN[0] => reg32_ld_clr:inst36.DIN[0]
DATAIN[0] => reg32_ld_clr:inst37.DIN[0]
DATAIN[0] => reg32_ld_clr:inst38.DIN[0]
DATAIN[0] => reg32_ld_clr:inst39.DIN[0]
DATAIN[0] => reg32_ld_clr:inst42.DIN[0]
DATAIN[0] => reg32_ld_clr:inst43.DIN[0]
DATAIN[0] => reg32_ld_clr:inst44.DIN[0]
DATAIN[0] => reg32_ld_clr:inst45.DIN[0]
DATAIN[1] => reg32_ld_clr:inst.DIN[1]
DATAIN[1] => reg32_ld_clr:inst1.DIN[1]
DATAIN[1] => reg32_ld_clr:inst2.DIN[1]
DATAIN[1] => reg32_ld_clr:inst3.DIN[1]
DATAIN[1] => reg32_ld_clr:inst7.DIN[1]
DATAIN[1] => reg32_ld_clr:inst6.DIN[1]
DATAIN[1] => reg32_ld_clr:inst8.DIN[1]
DATAIN[1] => reg32_ld_clr:inst9.DIN[1]
DATAIN[1] => reg32_ld_clr:inst12.DIN[1]
DATAIN[1] => reg32_ld_clr:inst13.DIN[1]
DATAIN[1] => reg32_ld_clr:inst14.DIN[1]
DATAIN[1] => reg32_ld_clr:inst15.DIN[1]
DATAIN[1] => reg32_ld_clr:inst18.DIN[1]
DATAIN[1] => reg32_ld_clr:inst19.DIN[1]
DATAIN[1] => reg32_ld_clr:inst20.DIN[1]
DATAIN[1] => reg32_ld_clr:inst21.DIN[1]
DATAIN[1] => reg32_ld_clr:inst24.DIN[1]
DATAIN[1] => reg32_ld_clr:inst25.DIN[1]
DATAIN[1] => reg32_ld_clr:inst26.DIN[1]
DATAIN[1] => reg32_ld_clr:inst27.DIN[1]
DATAIN[1] => reg32_ld_clr:inst30.DIN[1]
DATAIN[1] => reg32_ld_clr:inst31.DIN[1]
DATAIN[1] => reg32_ld_clr:inst32.DIN[1]
DATAIN[1] => reg32_ld_clr:inst33.DIN[1]
DATAIN[1] => reg32_ld_clr:inst36.DIN[1]
DATAIN[1] => reg32_ld_clr:inst37.DIN[1]
DATAIN[1] => reg32_ld_clr:inst38.DIN[1]
DATAIN[1] => reg32_ld_clr:inst39.DIN[1]
DATAIN[1] => reg32_ld_clr:inst42.DIN[1]
DATAIN[1] => reg32_ld_clr:inst43.DIN[1]
DATAIN[1] => reg32_ld_clr:inst44.DIN[1]
DATAIN[1] => reg32_ld_clr:inst45.DIN[1]
DATAIN[2] => reg32_ld_clr:inst.DIN[2]
DATAIN[2] => reg32_ld_clr:inst1.DIN[2]
DATAIN[2] => reg32_ld_clr:inst2.DIN[2]
DATAIN[2] => reg32_ld_clr:inst3.DIN[2]
DATAIN[2] => reg32_ld_clr:inst7.DIN[2]
DATAIN[2] => reg32_ld_clr:inst6.DIN[2]
DATAIN[2] => reg32_ld_clr:inst8.DIN[2]
DATAIN[2] => reg32_ld_clr:inst9.DIN[2]
DATAIN[2] => reg32_ld_clr:inst12.DIN[2]
DATAIN[2] => reg32_ld_clr:inst13.DIN[2]
DATAIN[2] => reg32_ld_clr:inst14.DIN[2]
DATAIN[2] => reg32_ld_clr:inst15.DIN[2]
DATAIN[2] => reg32_ld_clr:inst18.DIN[2]
DATAIN[2] => reg32_ld_clr:inst19.DIN[2]
DATAIN[2] => reg32_ld_clr:inst20.DIN[2]
DATAIN[2] => reg32_ld_clr:inst21.DIN[2]
DATAIN[2] => reg32_ld_clr:inst24.DIN[2]
DATAIN[2] => reg32_ld_clr:inst25.DIN[2]
DATAIN[2] => reg32_ld_clr:inst26.DIN[2]
DATAIN[2] => reg32_ld_clr:inst27.DIN[2]
DATAIN[2] => reg32_ld_clr:inst30.DIN[2]
DATAIN[2] => reg32_ld_clr:inst31.DIN[2]
DATAIN[2] => reg32_ld_clr:inst32.DIN[2]
DATAIN[2] => reg32_ld_clr:inst33.DIN[2]
DATAIN[2] => reg32_ld_clr:inst36.DIN[2]
DATAIN[2] => reg32_ld_clr:inst37.DIN[2]
DATAIN[2] => reg32_ld_clr:inst38.DIN[2]
DATAIN[2] => reg32_ld_clr:inst39.DIN[2]
DATAIN[2] => reg32_ld_clr:inst42.DIN[2]
DATAIN[2] => reg32_ld_clr:inst43.DIN[2]
DATAIN[2] => reg32_ld_clr:inst44.DIN[2]
DATAIN[2] => reg32_ld_clr:inst45.DIN[2]
DATAIN[3] => reg32_ld_clr:inst.DIN[3]
DATAIN[3] => reg32_ld_clr:inst1.DIN[3]
DATAIN[3] => reg32_ld_clr:inst2.DIN[3]
DATAIN[3] => reg32_ld_clr:inst3.DIN[3]
DATAIN[3] => reg32_ld_clr:inst7.DIN[3]
DATAIN[3] => reg32_ld_clr:inst6.DIN[3]
DATAIN[3] => reg32_ld_clr:inst8.DIN[3]
DATAIN[3] => reg32_ld_clr:inst9.DIN[3]
DATAIN[3] => reg32_ld_clr:inst12.DIN[3]
DATAIN[3] => reg32_ld_clr:inst13.DIN[3]
DATAIN[3] => reg32_ld_clr:inst14.DIN[3]
DATAIN[3] => reg32_ld_clr:inst15.DIN[3]
DATAIN[3] => reg32_ld_clr:inst18.DIN[3]
DATAIN[3] => reg32_ld_clr:inst19.DIN[3]
DATAIN[3] => reg32_ld_clr:inst20.DIN[3]
DATAIN[3] => reg32_ld_clr:inst21.DIN[3]
DATAIN[3] => reg32_ld_clr:inst24.DIN[3]
DATAIN[3] => reg32_ld_clr:inst25.DIN[3]
DATAIN[3] => reg32_ld_clr:inst26.DIN[3]
DATAIN[3] => reg32_ld_clr:inst27.DIN[3]
DATAIN[3] => reg32_ld_clr:inst30.DIN[3]
DATAIN[3] => reg32_ld_clr:inst31.DIN[3]
DATAIN[3] => reg32_ld_clr:inst32.DIN[3]
DATAIN[3] => reg32_ld_clr:inst33.DIN[3]
DATAIN[3] => reg32_ld_clr:inst36.DIN[3]
DATAIN[3] => reg32_ld_clr:inst37.DIN[3]
DATAIN[3] => reg32_ld_clr:inst38.DIN[3]
DATAIN[3] => reg32_ld_clr:inst39.DIN[3]
DATAIN[3] => reg32_ld_clr:inst42.DIN[3]
DATAIN[3] => reg32_ld_clr:inst43.DIN[3]
DATAIN[3] => reg32_ld_clr:inst44.DIN[3]
DATAIN[3] => reg32_ld_clr:inst45.DIN[3]
DATAIN[4] => reg32_ld_clr:inst.DIN[4]
DATAIN[4] => reg32_ld_clr:inst1.DIN[4]
DATAIN[4] => reg32_ld_clr:inst2.DIN[4]
DATAIN[4] => reg32_ld_clr:inst3.DIN[4]
DATAIN[4] => reg32_ld_clr:inst7.DIN[4]
DATAIN[4] => reg32_ld_clr:inst6.DIN[4]
DATAIN[4] => reg32_ld_clr:inst8.DIN[4]
DATAIN[4] => reg32_ld_clr:inst9.DIN[4]
DATAIN[4] => reg32_ld_clr:inst12.DIN[4]
DATAIN[4] => reg32_ld_clr:inst13.DIN[4]
DATAIN[4] => reg32_ld_clr:inst14.DIN[4]
DATAIN[4] => reg32_ld_clr:inst15.DIN[4]
DATAIN[4] => reg32_ld_clr:inst18.DIN[4]
DATAIN[4] => reg32_ld_clr:inst19.DIN[4]
DATAIN[4] => reg32_ld_clr:inst20.DIN[4]
DATAIN[4] => reg32_ld_clr:inst21.DIN[4]
DATAIN[4] => reg32_ld_clr:inst24.DIN[4]
DATAIN[4] => reg32_ld_clr:inst25.DIN[4]
DATAIN[4] => reg32_ld_clr:inst26.DIN[4]
DATAIN[4] => reg32_ld_clr:inst27.DIN[4]
DATAIN[4] => reg32_ld_clr:inst30.DIN[4]
DATAIN[4] => reg32_ld_clr:inst31.DIN[4]
DATAIN[4] => reg32_ld_clr:inst32.DIN[4]
DATAIN[4] => reg32_ld_clr:inst33.DIN[4]
DATAIN[4] => reg32_ld_clr:inst36.DIN[4]
DATAIN[4] => reg32_ld_clr:inst37.DIN[4]
DATAIN[4] => reg32_ld_clr:inst38.DIN[4]
DATAIN[4] => reg32_ld_clr:inst39.DIN[4]
DATAIN[4] => reg32_ld_clr:inst42.DIN[4]
DATAIN[4] => reg32_ld_clr:inst43.DIN[4]
DATAIN[4] => reg32_ld_clr:inst44.DIN[4]
DATAIN[4] => reg32_ld_clr:inst45.DIN[4]
DATAIN[5] => reg32_ld_clr:inst.DIN[5]
DATAIN[5] => reg32_ld_clr:inst1.DIN[5]
DATAIN[5] => reg32_ld_clr:inst2.DIN[5]
DATAIN[5] => reg32_ld_clr:inst3.DIN[5]
DATAIN[5] => reg32_ld_clr:inst7.DIN[5]
DATAIN[5] => reg32_ld_clr:inst6.DIN[5]
DATAIN[5] => reg32_ld_clr:inst8.DIN[5]
DATAIN[5] => reg32_ld_clr:inst9.DIN[5]
DATAIN[5] => reg32_ld_clr:inst12.DIN[5]
DATAIN[5] => reg32_ld_clr:inst13.DIN[5]
DATAIN[5] => reg32_ld_clr:inst14.DIN[5]
DATAIN[5] => reg32_ld_clr:inst15.DIN[5]
DATAIN[5] => reg32_ld_clr:inst18.DIN[5]
DATAIN[5] => reg32_ld_clr:inst19.DIN[5]
DATAIN[5] => reg32_ld_clr:inst20.DIN[5]
DATAIN[5] => reg32_ld_clr:inst21.DIN[5]
DATAIN[5] => reg32_ld_clr:inst24.DIN[5]
DATAIN[5] => reg32_ld_clr:inst25.DIN[5]
DATAIN[5] => reg32_ld_clr:inst26.DIN[5]
DATAIN[5] => reg32_ld_clr:inst27.DIN[5]
DATAIN[5] => reg32_ld_clr:inst30.DIN[5]
DATAIN[5] => reg32_ld_clr:inst31.DIN[5]
DATAIN[5] => reg32_ld_clr:inst32.DIN[5]
DATAIN[5] => reg32_ld_clr:inst33.DIN[5]
DATAIN[5] => reg32_ld_clr:inst36.DIN[5]
DATAIN[5] => reg32_ld_clr:inst37.DIN[5]
DATAIN[5] => reg32_ld_clr:inst38.DIN[5]
DATAIN[5] => reg32_ld_clr:inst39.DIN[5]
DATAIN[5] => reg32_ld_clr:inst42.DIN[5]
DATAIN[5] => reg32_ld_clr:inst43.DIN[5]
DATAIN[5] => reg32_ld_clr:inst44.DIN[5]
DATAIN[5] => reg32_ld_clr:inst45.DIN[5]
DATAIN[6] => reg32_ld_clr:inst.DIN[6]
DATAIN[6] => reg32_ld_clr:inst1.DIN[6]
DATAIN[6] => reg32_ld_clr:inst2.DIN[6]
DATAIN[6] => reg32_ld_clr:inst3.DIN[6]
DATAIN[6] => reg32_ld_clr:inst7.DIN[6]
DATAIN[6] => reg32_ld_clr:inst6.DIN[6]
DATAIN[6] => reg32_ld_clr:inst8.DIN[6]
DATAIN[6] => reg32_ld_clr:inst9.DIN[6]
DATAIN[6] => reg32_ld_clr:inst12.DIN[6]
DATAIN[6] => reg32_ld_clr:inst13.DIN[6]
DATAIN[6] => reg32_ld_clr:inst14.DIN[6]
DATAIN[6] => reg32_ld_clr:inst15.DIN[6]
DATAIN[6] => reg32_ld_clr:inst18.DIN[6]
DATAIN[6] => reg32_ld_clr:inst19.DIN[6]
DATAIN[6] => reg32_ld_clr:inst20.DIN[6]
DATAIN[6] => reg32_ld_clr:inst21.DIN[6]
DATAIN[6] => reg32_ld_clr:inst24.DIN[6]
DATAIN[6] => reg32_ld_clr:inst25.DIN[6]
DATAIN[6] => reg32_ld_clr:inst26.DIN[6]
DATAIN[6] => reg32_ld_clr:inst27.DIN[6]
DATAIN[6] => reg32_ld_clr:inst30.DIN[6]
DATAIN[6] => reg32_ld_clr:inst31.DIN[6]
DATAIN[6] => reg32_ld_clr:inst32.DIN[6]
DATAIN[6] => reg32_ld_clr:inst33.DIN[6]
DATAIN[6] => reg32_ld_clr:inst36.DIN[6]
DATAIN[6] => reg32_ld_clr:inst37.DIN[6]
DATAIN[6] => reg32_ld_clr:inst38.DIN[6]
DATAIN[6] => reg32_ld_clr:inst39.DIN[6]
DATAIN[6] => reg32_ld_clr:inst42.DIN[6]
DATAIN[6] => reg32_ld_clr:inst43.DIN[6]
DATAIN[6] => reg32_ld_clr:inst44.DIN[6]
DATAIN[6] => reg32_ld_clr:inst45.DIN[6]
DATAIN[7] => reg32_ld_clr:inst.DIN[7]
DATAIN[7] => reg32_ld_clr:inst1.DIN[7]
DATAIN[7] => reg32_ld_clr:inst2.DIN[7]
DATAIN[7] => reg32_ld_clr:inst3.DIN[7]
DATAIN[7] => reg32_ld_clr:inst7.DIN[7]
DATAIN[7] => reg32_ld_clr:inst6.DIN[7]
DATAIN[7] => reg32_ld_clr:inst8.DIN[7]
DATAIN[7] => reg32_ld_clr:inst9.DIN[7]
DATAIN[7] => reg32_ld_clr:inst12.DIN[7]
DATAIN[7] => reg32_ld_clr:inst13.DIN[7]
DATAIN[7] => reg32_ld_clr:inst14.DIN[7]
DATAIN[7] => reg32_ld_clr:inst15.DIN[7]
DATAIN[7] => reg32_ld_clr:inst18.DIN[7]
DATAIN[7] => reg32_ld_clr:inst19.DIN[7]
DATAIN[7] => reg32_ld_clr:inst20.DIN[7]
DATAIN[7] => reg32_ld_clr:inst21.DIN[7]
DATAIN[7] => reg32_ld_clr:inst24.DIN[7]
DATAIN[7] => reg32_ld_clr:inst25.DIN[7]
DATAIN[7] => reg32_ld_clr:inst26.DIN[7]
DATAIN[7] => reg32_ld_clr:inst27.DIN[7]
DATAIN[7] => reg32_ld_clr:inst30.DIN[7]
DATAIN[7] => reg32_ld_clr:inst31.DIN[7]
DATAIN[7] => reg32_ld_clr:inst32.DIN[7]
DATAIN[7] => reg32_ld_clr:inst33.DIN[7]
DATAIN[7] => reg32_ld_clr:inst36.DIN[7]
DATAIN[7] => reg32_ld_clr:inst37.DIN[7]
DATAIN[7] => reg32_ld_clr:inst38.DIN[7]
DATAIN[7] => reg32_ld_clr:inst39.DIN[7]
DATAIN[7] => reg32_ld_clr:inst42.DIN[7]
DATAIN[7] => reg32_ld_clr:inst43.DIN[7]
DATAIN[7] => reg32_ld_clr:inst44.DIN[7]
DATAIN[7] => reg32_ld_clr:inst45.DIN[7]
DATAIN[8] => reg32_ld_clr:inst.DIN[8]
DATAIN[8] => reg32_ld_clr:inst1.DIN[8]
DATAIN[8] => reg32_ld_clr:inst2.DIN[8]
DATAIN[8] => reg32_ld_clr:inst3.DIN[8]
DATAIN[8] => reg32_ld_clr:inst7.DIN[8]
DATAIN[8] => reg32_ld_clr:inst6.DIN[8]
DATAIN[8] => reg32_ld_clr:inst8.DIN[8]
DATAIN[8] => reg32_ld_clr:inst9.DIN[8]
DATAIN[8] => reg32_ld_clr:inst12.DIN[8]
DATAIN[8] => reg32_ld_clr:inst13.DIN[8]
DATAIN[8] => reg32_ld_clr:inst14.DIN[8]
DATAIN[8] => reg32_ld_clr:inst15.DIN[8]
DATAIN[8] => reg32_ld_clr:inst18.DIN[8]
DATAIN[8] => reg32_ld_clr:inst19.DIN[8]
DATAIN[8] => reg32_ld_clr:inst20.DIN[8]
DATAIN[8] => reg32_ld_clr:inst21.DIN[8]
DATAIN[8] => reg32_ld_clr:inst24.DIN[8]
DATAIN[8] => reg32_ld_clr:inst25.DIN[8]
DATAIN[8] => reg32_ld_clr:inst26.DIN[8]
DATAIN[8] => reg32_ld_clr:inst27.DIN[8]
DATAIN[8] => reg32_ld_clr:inst30.DIN[8]
DATAIN[8] => reg32_ld_clr:inst31.DIN[8]
DATAIN[8] => reg32_ld_clr:inst32.DIN[8]
DATAIN[8] => reg32_ld_clr:inst33.DIN[8]
DATAIN[8] => reg32_ld_clr:inst36.DIN[8]
DATAIN[8] => reg32_ld_clr:inst37.DIN[8]
DATAIN[8] => reg32_ld_clr:inst38.DIN[8]
DATAIN[8] => reg32_ld_clr:inst39.DIN[8]
DATAIN[8] => reg32_ld_clr:inst42.DIN[8]
DATAIN[8] => reg32_ld_clr:inst43.DIN[8]
DATAIN[8] => reg32_ld_clr:inst44.DIN[8]
DATAIN[8] => reg32_ld_clr:inst45.DIN[8]
DATAIN[9] => reg32_ld_clr:inst.DIN[9]
DATAIN[9] => reg32_ld_clr:inst1.DIN[9]
DATAIN[9] => reg32_ld_clr:inst2.DIN[9]
DATAIN[9] => reg32_ld_clr:inst3.DIN[9]
DATAIN[9] => reg32_ld_clr:inst7.DIN[9]
DATAIN[9] => reg32_ld_clr:inst6.DIN[9]
DATAIN[9] => reg32_ld_clr:inst8.DIN[9]
DATAIN[9] => reg32_ld_clr:inst9.DIN[9]
DATAIN[9] => reg32_ld_clr:inst12.DIN[9]
DATAIN[9] => reg32_ld_clr:inst13.DIN[9]
DATAIN[9] => reg32_ld_clr:inst14.DIN[9]
DATAIN[9] => reg32_ld_clr:inst15.DIN[9]
DATAIN[9] => reg32_ld_clr:inst18.DIN[9]
DATAIN[9] => reg32_ld_clr:inst19.DIN[9]
DATAIN[9] => reg32_ld_clr:inst20.DIN[9]
DATAIN[9] => reg32_ld_clr:inst21.DIN[9]
DATAIN[9] => reg32_ld_clr:inst24.DIN[9]
DATAIN[9] => reg32_ld_clr:inst25.DIN[9]
DATAIN[9] => reg32_ld_clr:inst26.DIN[9]
DATAIN[9] => reg32_ld_clr:inst27.DIN[9]
DATAIN[9] => reg32_ld_clr:inst30.DIN[9]
DATAIN[9] => reg32_ld_clr:inst31.DIN[9]
DATAIN[9] => reg32_ld_clr:inst32.DIN[9]
DATAIN[9] => reg32_ld_clr:inst33.DIN[9]
DATAIN[9] => reg32_ld_clr:inst36.DIN[9]
DATAIN[9] => reg32_ld_clr:inst37.DIN[9]
DATAIN[9] => reg32_ld_clr:inst38.DIN[9]
DATAIN[9] => reg32_ld_clr:inst39.DIN[9]
DATAIN[9] => reg32_ld_clr:inst42.DIN[9]
DATAIN[9] => reg32_ld_clr:inst43.DIN[9]
DATAIN[9] => reg32_ld_clr:inst44.DIN[9]
DATAIN[9] => reg32_ld_clr:inst45.DIN[9]
DATAIN[10] => reg32_ld_clr:inst.DIN[10]
DATAIN[10] => reg32_ld_clr:inst1.DIN[10]
DATAIN[10] => reg32_ld_clr:inst2.DIN[10]
DATAIN[10] => reg32_ld_clr:inst3.DIN[10]
DATAIN[10] => reg32_ld_clr:inst7.DIN[10]
DATAIN[10] => reg32_ld_clr:inst6.DIN[10]
DATAIN[10] => reg32_ld_clr:inst8.DIN[10]
DATAIN[10] => reg32_ld_clr:inst9.DIN[10]
DATAIN[10] => reg32_ld_clr:inst12.DIN[10]
DATAIN[10] => reg32_ld_clr:inst13.DIN[10]
DATAIN[10] => reg32_ld_clr:inst14.DIN[10]
DATAIN[10] => reg32_ld_clr:inst15.DIN[10]
DATAIN[10] => reg32_ld_clr:inst18.DIN[10]
DATAIN[10] => reg32_ld_clr:inst19.DIN[10]
DATAIN[10] => reg32_ld_clr:inst20.DIN[10]
DATAIN[10] => reg32_ld_clr:inst21.DIN[10]
DATAIN[10] => reg32_ld_clr:inst24.DIN[10]
DATAIN[10] => reg32_ld_clr:inst25.DIN[10]
DATAIN[10] => reg32_ld_clr:inst26.DIN[10]
DATAIN[10] => reg32_ld_clr:inst27.DIN[10]
DATAIN[10] => reg32_ld_clr:inst30.DIN[10]
DATAIN[10] => reg32_ld_clr:inst31.DIN[10]
DATAIN[10] => reg32_ld_clr:inst32.DIN[10]
DATAIN[10] => reg32_ld_clr:inst33.DIN[10]
DATAIN[10] => reg32_ld_clr:inst36.DIN[10]
DATAIN[10] => reg32_ld_clr:inst37.DIN[10]
DATAIN[10] => reg32_ld_clr:inst38.DIN[10]
DATAIN[10] => reg32_ld_clr:inst39.DIN[10]
DATAIN[10] => reg32_ld_clr:inst42.DIN[10]
DATAIN[10] => reg32_ld_clr:inst43.DIN[10]
DATAIN[10] => reg32_ld_clr:inst44.DIN[10]
DATAIN[10] => reg32_ld_clr:inst45.DIN[10]
DATAIN[11] => reg32_ld_clr:inst.DIN[11]
DATAIN[11] => reg32_ld_clr:inst1.DIN[11]
DATAIN[11] => reg32_ld_clr:inst2.DIN[11]
DATAIN[11] => reg32_ld_clr:inst3.DIN[11]
DATAIN[11] => reg32_ld_clr:inst7.DIN[11]
DATAIN[11] => reg32_ld_clr:inst6.DIN[11]
DATAIN[11] => reg32_ld_clr:inst8.DIN[11]
DATAIN[11] => reg32_ld_clr:inst9.DIN[11]
DATAIN[11] => reg32_ld_clr:inst12.DIN[11]
DATAIN[11] => reg32_ld_clr:inst13.DIN[11]
DATAIN[11] => reg32_ld_clr:inst14.DIN[11]
DATAIN[11] => reg32_ld_clr:inst15.DIN[11]
DATAIN[11] => reg32_ld_clr:inst18.DIN[11]
DATAIN[11] => reg32_ld_clr:inst19.DIN[11]
DATAIN[11] => reg32_ld_clr:inst20.DIN[11]
DATAIN[11] => reg32_ld_clr:inst21.DIN[11]
DATAIN[11] => reg32_ld_clr:inst24.DIN[11]
DATAIN[11] => reg32_ld_clr:inst25.DIN[11]
DATAIN[11] => reg32_ld_clr:inst26.DIN[11]
DATAIN[11] => reg32_ld_clr:inst27.DIN[11]
DATAIN[11] => reg32_ld_clr:inst30.DIN[11]
DATAIN[11] => reg32_ld_clr:inst31.DIN[11]
DATAIN[11] => reg32_ld_clr:inst32.DIN[11]
DATAIN[11] => reg32_ld_clr:inst33.DIN[11]
DATAIN[11] => reg32_ld_clr:inst36.DIN[11]
DATAIN[11] => reg32_ld_clr:inst37.DIN[11]
DATAIN[11] => reg32_ld_clr:inst38.DIN[11]
DATAIN[11] => reg32_ld_clr:inst39.DIN[11]
DATAIN[11] => reg32_ld_clr:inst42.DIN[11]
DATAIN[11] => reg32_ld_clr:inst43.DIN[11]
DATAIN[11] => reg32_ld_clr:inst44.DIN[11]
DATAIN[11] => reg32_ld_clr:inst45.DIN[11]
DATAIN[12] => reg32_ld_clr:inst.DIN[12]
DATAIN[12] => reg32_ld_clr:inst1.DIN[12]
DATAIN[12] => reg32_ld_clr:inst2.DIN[12]
DATAIN[12] => reg32_ld_clr:inst3.DIN[12]
DATAIN[12] => reg32_ld_clr:inst7.DIN[12]
DATAIN[12] => reg32_ld_clr:inst6.DIN[12]
DATAIN[12] => reg32_ld_clr:inst8.DIN[12]
DATAIN[12] => reg32_ld_clr:inst9.DIN[12]
DATAIN[12] => reg32_ld_clr:inst12.DIN[12]
DATAIN[12] => reg32_ld_clr:inst13.DIN[12]
DATAIN[12] => reg32_ld_clr:inst14.DIN[12]
DATAIN[12] => reg32_ld_clr:inst15.DIN[12]
DATAIN[12] => reg32_ld_clr:inst18.DIN[12]
DATAIN[12] => reg32_ld_clr:inst19.DIN[12]
DATAIN[12] => reg32_ld_clr:inst20.DIN[12]
DATAIN[12] => reg32_ld_clr:inst21.DIN[12]
DATAIN[12] => reg32_ld_clr:inst24.DIN[12]
DATAIN[12] => reg32_ld_clr:inst25.DIN[12]
DATAIN[12] => reg32_ld_clr:inst26.DIN[12]
DATAIN[12] => reg32_ld_clr:inst27.DIN[12]
DATAIN[12] => reg32_ld_clr:inst30.DIN[12]
DATAIN[12] => reg32_ld_clr:inst31.DIN[12]
DATAIN[12] => reg32_ld_clr:inst32.DIN[12]
DATAIN[12] => reg32_ld_clr:inst33.DIN[12]
DATAIN[12] => reg32_ld_clr:inst36.DIN[12]
DATAIN[12] => reg32_ld_clr:inst37.DIN[12]
DATAIN[12] => reg32_ld_clr:inst38.DIN[12]
DATAIN[12] => reg32_ld_clr:inst39.DIN[12]
DATAIN[12] => reg32_ld_clr:inst42.DIN[12]
DATAIN[12] => reg32_ld_clr:inst43.DIN[12]
DATAIN[12] => reg32_ld_clr:inst44.DIN[12]
DATAIN[12] => reg32_ld_clr:inst45.DIN[12]
DATAIN[13] => reg32_ld_clr:inst.DIN[13]
DATAIN[13] => reg32_ld_clr:inst1.DIN[13]
DATAIN[13] => reg32_ld_clr:inst2.DIN[13]
DATAIN[13] => reg32_ld_clr:inst3.DIN[13]
DATAIN[13] => reg32_ld_clr:inst7.DIN[13]
DATAIN[13] => reg32_ld_clr:inst6.DIN[13]
DATAIN[13] => reg32_ld_clr:inst8.DIN[13]
DATAIN[13] => reg32_ld_clr:inst9.DIN[13]
DATAIN[13] => reg32_ld_clr:inst12.DIN[13]
DATAIN[13] => reg32_ld_clr:inst13.DIN[13]
DATAIN[13] => reg32_ld_clr:inst14.DIN[13]
DATAIN[13] => reg32_ld_clr:inst15.DIN[13]
DATAIN[13] => reg32_ld_clr:inst18.DIN[13]
DATAIN[13] => reg32_ld_clr:inst19.DIN[13]
DATAIN[13] => reg32_ld_clr:inst20.DIN[13]
DATAIN[13] => reg32_ld_clr:inst21.DIN[13]
DATAIN[13] => reg32_ld_clr:inst24.DIN[13]
DATAIN[13] => reg32_ld_clr:inst25.DIN[13]
DATAIN[13] => reg32_ld_clr:inst26.DIN[13]
DATAIN[13] => reg32_ld_clr:inst27.DIN[13]
DATAIN[13] => reg32_ld_clr:inst30.DIN[13]
DATAIN[13] => reg32_ld_clr:inst31.DIN[13]
DATAIN[13] => reg32_ld_clr:inst32.DIN[13]
DATAIN[13] => reg32_ld_clr:inst33.DIN[13]
DATAIN[13] => reg32_ld_clr:inst36.DIN[13]
DATAIN[13] => reg32_ld_clr:inst37.DIN[13]
DATAIN[13] => reg32_ld_clr:inst38.DIN[13]
DATAIN[13] => reg32_ld_clr:inst39.DIN[13]
DATAIN[13] => reg32_ld_clr:inst42.DIN[13]
DATAIN[13] => reg32_ld_clr:inst43.DIN[13]
DATAIN[13] => reg32_ld_clr:inst44.DIN[13]
DATAIN[13] => reg32_ld_clr:inst45.DIN[13]
DATAIN[14] => reg32_ld_clr:inst.DIN[14]
DATAIN[14] => reg32_ld_clr:inst1.DIN[14]
DATAIN[14] => reg32_ld_clr:inst2.DIN[14]
DATAIN[14] => reg32_ld_clr:inst3.DIN[14]
DATAIN[14] => reg32_ld_clr:inst7.DIN[14]
DATAIN[14] => reg32_ld_clr:inst6.DIN[14]
DATAIN[14] => reg32_ld_clr:inst8.DIN[14]
DATAIN[14] => reg32_ld_clr:inst9.DIN[14]
DATAIN[14] => reg32_ld_clr:inst12.DIN[14]
DATAIN[14] => reg32_ld_clr:inst13.DIN[14]
DATAIN[14] => reg32_ld_clr:inst14.DIN[14]
DATAIN[14] => reg32_ld_clr:inst15.DIN[14]
DATAIN[14] => reg32_ld_clr:inst18.DIN[14]
DATAIN[14] => reg32_ld_clr:inst19.DIN[14]
DATAIN[14] => reg32_ld_clr:inst20.DIN[14]
DATAIN[14] => reg32_ld_clr:inst21.DIN[14]
DATAIN[14] => reg32_ld_clr:inst24.DIN[14]
DATAIN[14] => reg32_ld_clr:inst25.DIN[14]
DATAIN[14] => reg32_ld_clr:inst26.DIN[14]
DATAIN[14] => reg32_ld_clr:inst27.DIN[14]
DATAIN[14] => reg32_ld_clr:inst30.DIN[14]
DATAIN[14] => reg32_ld_clr:inst31.DIN[14]
DATAIN[14] => reg32_ld_clr:inst32.DIN[14]
DATAIN[14] => reg32_ld_clr:inst33.DIN[14]
DATAIN[14] => reg32_ld_clr:inst36.DIN[14]
DATAIN[14] => reg32_ld_clr:inst37.DIN[14]
DATAIN[14] => reg32_ld_clr:inst38.DIN[14]
DATAIN[14] => reg32_ld_clr:inst39.DIN[14]
DATAIN[14] => reg32_ld_clr:inst42.DIN[14]
DATAIN[14] => reg32_ld_clr:inst43.DIN[14]
DATAIN[14] => reg32_ld_clr:inst44.DIN[14]
DATAIN[14] => reg32_ld_clr:inst45.DIN[14]
DATAIN[15] => reg32_ld_clr:inst.DIN[15]
DATAIN[15] => reg32_ld_clr:inst1.DIN[15]
DATAIN[15] => reg32_ld_clr:inst2.DIN[15]
DATAIN[15] => reg32_ld_clr:inst3.DIN[15]
DATAIN[15] => reg32_ld_clr:inst7.DIN[15]
DATAIN[15] => reg32_ld_clr:inst6.DIN[15]
DATAIN[15] => reg32_ld_clr:inst8.DIN[15]
DATAIN[15] => reg32_ld_clr:inst9.DIN[15]
DATAIN[15] => reg32_ld_clr:inst12.DIN[15]
DATAIN[15] => reg32_ld_clr:inst13.DIN[15]
DATAIN[15] => reg32_ld_clr:inst14.DIN[15]
DATAIN[15] => reg32_ld_clr:inst15.DIN[15]
DATAIN[15] => reg32_ld_clr:inst18.DIN[15]
DATAIN[15] => reg32_ld_clr:inst19.DIN[15]
DATAIN[15] => reg32_ld_clr:inst20.DIN[15]
DATAIN[15] => reg32_ld_clr:inst21.DIN[15]
DATAIN[15] => reg32_ld_clr:inst24.DIN[15]
DATAIN[15] => reg32_ld_clr:inst25.DIN[15]
DATAIN[15] => reg32_ld_clr:inst26.DIN[15]
DATAIN[15] => reg32_ld_clr:inst27.DIN[15]
DATAIN[15] => reg32_ld_clr:inst30.DIN[15]
DATAIN[15] => reg32_ld_clr:inst31.DIN[15]
DATAIN[15] => reg32_ld_clr:inst32.DIN[15]
DATAIN[15] => reg32_ld_clr:inst33.DIN[15]
DATAIN[15] => reg32_ld_clr:inst36.DIN[15]
DATAIN[15] => reg32_ld_clr:inst37.DIN[15]
DATAIN[15] => reg32_ld_clr:inst38.DIN[15]
DATAIN[15] => reg32_ld_clr:inst39.DIN[15]
DATAIN[15] => reg32_ld_clr:inst42.DIN[15]
DATAIN[15] => reg32_ld_clr:inst43.DIN[15]
DATAIN[15] => reg32_ld_clr:inst44.DIN[15]
DATAIN[15] => reg32_ld_clr:inst45.DIN[15]
DATAIN[16] => reg32_ld_clr:inst.DIN[16]
DATAIN[16] => reg32_ld_clr:inst1.DIN[16]
DATAIN[16] => reg32_ld_clr:inst2.DIN[16]
DATAIN[16] => reg32_ld_clr:inst3.DIN[16]
DATAIN[16] => reg32_ld_clr:inst7.DIN[16]
DATAIN[16] => reg32_ld_clr:inst6.DIN[16]
DATAIN[16] => reg32_ld_clr:inst8.DIN[16]
DATAIN[16] => reg32_ld_clr:inst9.DIN[16]
DATAIN[16] => reg32_ld_clr:inst12.DIN[16]
DATAIN[16] => reg32_ld_clr:inst13.DIN[16]
DATAIN[16] => reg32_ld_clr:inst14.DIN[16]
DATAIN[16] => reg32_ld_clr:inst15.DIN[16]
DATAIN[16] => reg32_ld_clr:inst18.DIN[16]
DATAIN[16] => reg32_ld_clr:inst19.DIN[16]
DATAIN[16] => reg32_ld_clr:inst20.DIN[16]
DATAIN[16] => reg32_ld_clr:inst21.DIN[16]
DATAIN[16] => reg32_ld_clr:inst24.DIN[16]
DATAIN[16] => reg32_ld_clr:inst25.DIN[16]
DATAIN[16] => reg32_ld_clr:inst26.DIN[16]
DATAIN[16] => reg32_ld_clr:inst27.DIN[16]
DATAIN[16] => reg32_ld_clr:inst30.DIN[16]
DATAIN[16] => reg32_ld_clr:inst31.DIN[16]
DATAIN[16] => reg32_ld_clr:inst32.DIN[16]
DATAIN[16] => reg32_ld_clr:inst33.DIN[16]
DATAIN[16] => reg32_ld_clr:inst36.DIN[16]
DATAIN[16] => reg32_ld_clr:inst37.DIN[16]
DATAIN[16] => reg32_ld_clr:inst38.DIN[16]
DATAIN[16] => reg32_ld_clr:inst39.DIN[16]
DATAIN[16] => reg32_ld_clr:inst42.DIN[16]
DATAIN[16] => reg32_ld_clr:inst43.DIN[16]
DATAIN[16] => reg32_ld_clr:inst44.DIN[16]
DATAIN[16] => reg32_ld_clr:inst45.DIN[16]
DATAIN[17] => reg32_ld_clr:inst.DIN[17]
DATAIN[17] => reg32_ld_clr:inst1.DIN[17]
DATAIN[17] => reg32_ld_clr:inst2.DIN[17]
DATAIN[17] => reg32_ld_clr:inst3.DIN[17]
DATAIN[17] => reg32_ld_clr:inst7.DIN[17]
DATAIN[17] => reg32_ld_clr:inst6.DIN[17]
DATAIN[17] => reg32_ld_clr:inst8.DIN[17]
DATAIN[17] => reg32_ld_clr:inst9.DIN[17]
DATAIN[17] => reg32_ld_clr:inst12.DIN[17]
DATAIN[17] => reg32_ld_clr:inst13.DIN[17]
DATAIN[17] => reg32_ld_clr:inst14.DIN[17]
DATAIN[17] => reg32_ld_clr:inst15.DIN[17]
DATAIN[17] => reg32_ld_clr:inst18.DIN[17]
DATAIN[17] => reg32_ld_clr:inst19.DIN[17]
DATAIN[17] => reg32_ld_clr:inst20.DIN[17]
DATAIN[17] => reg32_ld_clr:inst21.DIN[17]
DATAIN[17] => reg32_ld_clr:inst24.DIN[17]
DATAIN[17] => reg32_ld_clr:inst25.DIN[17]
DATAIN[17] => reg32_ld_clr:inst26.DIN[17]
DATAIN[17] => reg32_ld_clr:inst27.DIN[17]
DATAIN[17] => reg32_ld_clr:inst30.DIN[17]
DATAIN[17] => reg32_ld_clr:inst31.DIN[17]
DATAIN[17] => reg32_ld_clr:inst32.DIN[17]
DATAIN[17] => reg32_ld_clr:inst33.DIN[17]
DATAIN[17] => reg32_ld_clr:inst36.DIN[17]
DATAIN[17] => reg32_ld_clr:inst37.DIN[17]
DATAIN[17] => reg32_ld_clr:inst38.DIN[17]
DATAIN[17] => reg32_ld_clr:inst39.DIN[17]
DATAIN[17] => reg32_ld_clr:inst42.DIN[17]
DATAIN[17] => reg32_ld_clr:inst43.DIN[17]
DATAIN[17] => reg32_ld_clr:inst44.DIN[17]
DATAIN[17] => reg32_ld_clr:inst45.DIN[17]
DATAIN[18] => reg32_ld_clr:inst.DIN[18]
DATAIN[18] => reg32_ld_clr:inst1.DIN[18]
DATAIN[18] => reg32_ld_clr:inst2.DIN[18]
DATAIN[18] => reg32_ld_clr:inst3.DIN[18]
DATAIN[18] => reg32_ld_clr:inst7.DIN[18]
DATAIN[18] => reg32_ld_clr:inst6.DIN[18]
DATAIN[18] => reg32_ld_clr:inst8.DIN[18]
DATAIN[18] => reg32_ld_clr:inst9.DIN[18]
DATAIN[18] => reg32_ld_clr:inst12.DIN[18]
DATAIN[18] => reg32_ld_clr:inst13.DIN[18]
DATAIN[18] => reg32_ld_clr:inst14.DIN[18]
DATAIN[18] => reg32_ld_clr:inst15.DIN[18]
DATAIN[18] => reg32_ld_clr:inst18.DIN[18]
DATAIN[18] => reg32_ld_clr:inst19.DIN[18]
DATAIN[18] => reg32_ld_clr:inst20.DIN[18]
DATAIN[18] => reg32_ld_clr:inst21.DIN[18]
DATAIN[18] => reg32_ld_clr:inst24.DIN[18]
DATAIN[18] => reg32_ld_clr:inst25.DIN[18]
DATAIN[18] => reg32_ld_clr:inst26.DIN[18]
DATAIN[18] => reg32_ld_clr:inst27.DIN[18]
DATAIN[18] => reg32_ld_clr:inst30.DIN[18]
DATAIN[18] => reg32_ld_clr:inst31.DIN[18]
DATAIN[18] => reg32_ld_clr:inst32.DIN[18]
DATAIN[18] => reg32_ld_clr:inst33.DIN[18]
DATAIN[18] => reg32_ld_clr:inst36.DIN[18]
DATAIN[18] => reg32_ld_clr:inst37.DIN[18]
DATAIN[18] => reg32_ld_clr:inst38.DIN[18]
DATAIN[18] => reg32_ld_clr:inst39.DIN[18]
DATAIN[18] => reg32_ld_clr:inst42.DIN[18]
DATAIN[18] => reg32_ld_clr:inst43.DIN[18]
DATAIN[18] => reg32_ld_clr:inst44.DIN[18]
DATAIN[18] => reg32_ld_clr:inst45.DIN[18]
DATAIN[19] => reg32_ld_clr:inst.DIN[19]
DATAIN[19] => reg32_ld_clr:inst1.DIN[19]
DATAIN[19] => reg32_ld_clr:inst2.DIN[19]
DATAIN[19] => reg32_ld_clr:inst3.DIN[19]
DATAIN[19] => reg32_ld_clr:inst7.DIN[19]
DATAIN[19] => reg32_ld_clr:inst6.DIN[19]
DATAIN[19] => reg32_ld_clr:inst8.DIN[19]
DATAIN[19] => reg32_ld_clr:inst9.DIN[19]
DATAIN[19] => reg32_ld_clr:inst12.DIN[19]
DATAIN[19] => reg32_ld_clr:inst13.DIN[19]
DATAIN[19] => reg32_ld_clr:inst14.DIN[19]
DATAIN[19] => reg32_ld_clr:inst15.DIN[19]
DATAIN[19] => reg32_ld_clr:inst18.DIN[19]
DATAIN[19] => reg32_ld_clr:inst19.DIN[19]
DATAIN[19] => reg32_ld_clr:inst20.DIN[19]
DATAIN[19] => reg32_ld_clr:inst21.DIN[19]
DATAIN[19] => reg32_ld_clr:inst24.DIN[19]
DATAIN[19] => reg32_ld_clr:inst25.DIN[19]
DATAIN[19] => reg32_ld_clr:inst26.DIN[19]
DATAIN[19] => reg32_ld_clr:inst27.DIN[19]
DATAIN[19] => reg32_ld_clr:inst30.DIN[19]
DATAIN[19] => reg32_ld_clr:inst31.DIN[19]
DATAIN[19] => reg32_ld_clr:inst32.DIN[19]
DATAIN[19] => reg32_ld_clr:inst33.DIN[19]
DATAIN[19] => reg32_ld_clr:inst36.DIN[19]
DATAIN[19] => reg32_ld_clr:inst37.DIN[19]
DATAIN[19] => reg32_ld_clr:inst38.DIN[19]
DATAIN[19] => reg32_ld_clr:inst39.DIN[19]
DATAIN[19] => reg32_ld_clr:inst42.DIN[19]
DATAIN[19] => reg32_ld_clr:inst43.DIN[19]
DATAIN[19] => reg32_ld_clr:inst44.DIN[19]
DATAIN[19] => reg32_ld_clr:inst45.DIN[19]
DATAIN[20] => reg32_ld_clr:inst.DIN[20]
DATAIN[20] => reg32_ld_clr:inst1.DIN[20]
DATAIN[20] => reg32_ld_clr:inst2.DIN[20]
DATAIN[20] => reg32_ld_clr:inst3.DIN[20]
DATAIN[20] => reg32_ld_clr:inst7.DIN[20]
DATAIN[20] => reg32_ld_clr:inst6.DIN[20]
DATAIN[20] => reg32_ld_clr:inst8.DIN[20]
DATAIN[20] => reg32_ld_clr:inst9.DIN[20]
DATAIN[20] => reg32_ld_clr:inst12.DIN[20]
DATAIN[20] => reg32_ld_clr:inst13.DIN[20]
DATAIN[20] => reg32_ld_clr:inst14.DIN[20]
DATAIN[20] => reg32_ld_clr:inst15.DIN[20]
DATAIN[20] => reg32_ld_clr:inst18.DIN[20]
DATAIN[20] => reg32_ld_clr:inst19.DIN[20]
DATAIN[20] => reg32_ld_clr:inst20.DIN[20]
DATAIN[20] => reg32_ld_clr:inst21.DIN[20]
DATAIN[20] => reg32_ld_clr:inst24.DIN[20]
DATAIN[20] => reg32_ld_clr:inst25.DIN[20]
DATAIN[20] => reg32_ld_clr:inst26.DIN[20]
DATAIN[20] => reg32_ld_clr:inst27.DIN[20]
DATAIN[20] => reg32_ld_clr:inst30.DIN[20]
DATAIN[20] => reg32_ld_clr:inst31.DIN[20]
DATAIN[20] => reg32_ld_clr:inst32.DIN[20]
DATAIN[20] => reg32_ld_clr:inst33.DIN[20]
DATAIN[20] => reg32_ld_clr:inst36.DIN[20]
DATAIN[20] => reg32_ld_clr:inst37.DIN[20]
DATAIN[20] => reg32_ld_clr:inst38.DIN[20]
DATAIN[20] => reg32_ld_clr:inst39.DIN[20]
DATAIN[20] => reg32_ld_clr:inst42.DIN[20]
DATAIN[20] => reg32_ld_clr:inst43.DIN[20]
DATAIN[20] => reg32_ld_clr:inst44.DIN[20]
DATAIN[20] => reg32_ld_clr:inst45.DIN[20]
DATAIN[21] => reg32_ld_clr:inst.DIN[21]
DATAIN[21] => reg32_ld_clr:inst1.DIN[21]
DATAIN[21] => reg32_ld_clr:inst2.DIN[21]
DATAIN[21] => reg32_ld_clr:inst3.DIN[21]
DATAIN[21] => reg32_ld_clr:inst7.DIN[21]
DATAIN[21] => reg32_ld_clr:inst6.DIN[21]
DATAIN[21] => reg32_ld_clr:inst8.DIN[21]
DATAIN[21] => reg32_ld_clr:inst9.DIN[21]
DATAIN[21] => reg32_ld_clr:inst12.DIN[21]
DATAIN[21] => reg32_ld_clr:inst13.DIN[21]
DATAIN[21] => reg32_ld_clr:inst14.DIN[21]
DATAIN[21] => reg32_ld_clr:inst15.DIN[21]
DATAIN[21] => reg32_ld_clr:inst18.DIN[21]
DATAIN[21] => reg32_ld_clr:inst19.DIN[21]
DATAIN[21] => reg32_ld_clr:inst20.DIN[21]
DATAIN[21] => reg32_ld_clr:inst21.DIN[21]
DATAIN[21] => reg32_ld_clr:inst24.DIN[21]
DATAIN[21] => reg32_ld_clr:inst25.DIN[21]
DATAIN[21] => reg32_ld_clr:inst26.DIN[21]
DATAIN[21] => reg32_ld_clr:inst27.DIN[21]
DATAIN[21] => reg32_ld_clr:inst30.DIN[21]
DATAIN[21] => reg32_ld_clr:inst31.DIN[21]
DATAIN[21] => reg32_ld_clr:inst32.DIN[21]
DATAIN[21] => reg32_ld_clr:inst33.DIN[21]
DATAIN[21] => reg32_ld_clr:inst36.DIN[21]
DATAIN[21] => reg32_ld_clr:inst37.DIN[21]
DATAIN[21] => reg32_ld_clr:inst38.DIN[21]
DATAIN[21] => reg32_ld_clr:inst39.DIN[21]
DATAIN[21] => reg32_ld_clr:inst42.DIN[21]
DATAIN[21] => reg32_ld_clr:inst43.DIN[21]
DATAIN[21] => reg32_ld_clr:inst44.DIN[21]
DATAIN[21] => reg32_ld_clr:inst45.DIN[21]
DATAIN[22] => reg32_ld_clr:inst.DIN[22]
DATAIN[22] => reg32_ld_clr:inst1.DIN[22]
DATAIN[22] => reg32_ld_clr:inst2.DIN[22]
DATAIN[22] => reg32_ld_clr:inst3.DIN[22]
DATAIN[22] => reg32_ld_clr:inst7.DIN[22]
DATAIN[22] => reg32_ld_clr:inst6.DIN[22]
DATAIN[22] => reg32_ld_clr:inst8.DIN[22]
DATAIN[22] => reg32_ld_clr:inst9.DIN[22]
DATAIN[22] => reg32_ld_clr:inst12.DIN[22]
DATAIN[22] => reg32_ld_clr:inst13.DIN[22]
DATAIN[22] => reg32_ld_clr:inst14.DIN[22]
DATAIN[22] => reg32_ld_clr:inst15.DIN[22]
DATAIN[22] => reg32_ld_clr:inst18.DIN[22]
DATAIN[22] => reg32_ld_clr:inst19.DIN[22]
DATAIN[22] => reg32_ld_clr:inst20.DIN[22]
DATAIN[22] => reg32_ld_clr:inst21.DIN[22]
DATAIN[22] => reg32_ld_clr:inst24.DIN[22]
DATAIN[22] => reg32_ld_clr:inst25.DIN[22]
DATAIN[22] => reg32_ld_clr:inst26.DIN[22]
DATAIN[22] => reg32_ld_clr:inst27.DIN[22]
DATAIN[22] => reg32_ld_clr:inst30.DIN[22]
DATAIN[22] => reg32_ld_clr:inst31.DIN[22]
DATAIN[22] => reg32_ld_clr:inst32.DIN[22]
DATAIN[22] => reg32_ld_clr:inst33.DIN[22]
DATAIN[22] => reg32_ld_clr:inst36.DIN[22]
DATAIN[22] => reg32_ld_clr:inst37.DIN[22]
DATAIN[22] => reg32_ld_clr:inst38.DIN[22]
DATAIN[22] => reg32_ld_clr:inst39.DIN[22]
DATAIN[22] => reg32_ld_clr:inst42.DIN[22]
DATAIN[22] => reg32_ld_clr:inst43.DIN[22]
DATAIN[22] => reg32_ld_clr:inst44.DIN[22]
DATAIN[22] => reg32_ld_clr:inst45.DIN[22]
DATAIN[23] => reg32_ld_clr:inst.DIN[23]
DATAIN[23] => reg32_ld_clr:inst1.DIN[23]
DATAIN[23] => reg32_ld_clr:inst2.DIN[23]
DATAIN[23] => reg32_ld_clr:inst3.DIN[23]
DATAIN[23] => reg32_ld_clr:inst7.DIN[23]
DATAIN[23] => reg32_ld_clr:inst6.DIN[23]
DATAIN[23] => reg32_ld_clr:inst8.DIN[23]
DATAIN[23] => reg32_ld_clr:inst9.DIN[23]
DATAIN[23] => reg32_ld_clr:inst12.DIN[23]
DATAIN[23] => reg32_ld_clr:inst13.DIN[23]
DATAIN[23] => reg32_ld_clr:inst14.DIN[23]
DATAIN[23] => reg32_ld_clr:inst15.DIN[23]
DATAIN[23] => reg32_ld_clr:inst18.DIN[23]
DATAIN[23] => reg32_ld_clr:inst19.DIN[23]
DATAIN[23] => reg32_ld_clr:inst20.DIN[23]
DATAIN[23] => reg32_ld_clr:inst21.DIN[23]
DATAIN[23] => reg32_ld_clr:inst24.DIN[23]
DATAIN[23] => reg32_ld_clr:inst25.DIN[23]
DATAIN[23] => reg32_ld_clr:inst26.DIN[23]
DATAIN[23] => reg32_ld_clr:inst27.DIN[23]
DATAIN[23] => reg32_ld_clr:inst30.DIN[23]
DATAIN[23] => reg32_ld_clr:inst31.DIN[23]
DATAIN[23] => reg32_ld_clr:inst32.DIN[23]
DATAIN[23] => reg32_ld_clr:inst33.DIN[23]
DATAIN[23] => reg32_ld_clr:inst36.DIN[23]
DATAIN[23] => reg32_ld_clr:inst37.DIN[23]
DATAIN[23] => reg32_ld_clr:inst38.DIN[23]
DATAIN[23] => reg32_ld_clr:inst39.DIN[23]
DATAIN[23] => reg32_ld_clr:inst42.DIN[23]
DATAIN[23] => reg32_ld_clr:inst43.DIN[23]
DATAIN[23] => reg32_ld_clr:inst44.DIN[23]
DATAIN[23] => reg32_ld_clr:inst45.DIN[23]
DATAIN[24] => reg32_ld_clr:inst.DIN[24]
DATAIN[24] => reg32_ld_clr:inst1.DIN[24]
DATAIN[24] => reg32_ld_clr:inst2.DIN[24]
DATAIN[24] => reg32_ld_clr:inst3.DIN[24]
DATAIN[24] => reg32_ld_clr:inst7.DIN[24]
DATAIN[24] => reg32_ld_clr:inst6.DIN[24]
DATAIN[24] => reg32_ld_clr:inst8.DIN[24]
DATAIN[24] => reg32_ld_clr:inst9.DIN[24]
DATAIN[24] => reg32_ld_clr:inst12.DIN[24]
DATAIN[24] => reg32_ld_clr:inst13.DIN[24]
DATAIN[24] => reg32_ld_clr:inst14.DIN[24]
DATAIN[24] => reg32_ld_clr:inst15.DIN[24]
DATAIN[24] => reg32_ld_clr:inst18.DIN[24]
DATAIN[24] => reg32_ld_clr:inst19.DIN[24]
DATAIN[24] => reg32_ld_clr:inst20.DIN[24]
DATAIN[24] => reg32_ld_clr:inst21.DIN[24]
DATAIN[24] => reg32_ld_clr:inst24.DIN[24]
DATAIN[24] => reg32_ld_clr:inst25.DIN[24]
DATAIN[24] => reg32_ld_clr:inst26.DIN[24]
DATAIN[24] => reg32_ld_clr:inst27.DIN[24]
DATAIN[24] => reg32_ld_clr:inst30.DIN[24]
DATAIN[24] => reg32_ld_clr:inst31.DIN[24]
DATAIN[24] => reg32_ld_clr:inst32.DIN[24]
DATAIN[24] => reg32_ld_clr:inst33.DIN[24]
DATAIN[24] => reg32_ld_clr:inst36.DIN[24]
DATAIN[24] => reg32_ld_clr:inst37.DIN[24]
DATAIN[24] => reg32_ld_clr:inst38.DIN[24]
DATAIN[24] => reg32_ld_clr:inst39.DIN[24]
DATAIN[24] => reg32_ld_clr:inst42.DIN[24]
DATAIN[24] => reg32_ld_clr:inst43.DIN[24]
DATAIN[24] => reg32_ld_clr:inst44.DIN[24]
DATAIN[24] => reg32_ld_clr:inst45.DIN[24]
DATAIN[25] => reg32_ld_clr:inst.DIN[25]
DATAIN[25] => reg32_ld_clr:inst1.DIN[25]
DATAIN[25] => reg32_ld_clr:inst2.DIN[25]
DATAIN[25] => reg32_ld_clr:inst3.DIN[25]
DATAIN[25] => reg32_ld_clr:inst7.DIN[25]
DATAIN[25] => reg32_ld_clr:inst6.DIN[25]
DATAIN[25] => reg32_ld_clr:inst8.DIN[25]
DATAIN[25] => reg32_ld_clr:inst9.DIN[25]
DATAIN[25] => reg32_ld_clr:inst12.DIN[25]
DATAIN[25] => reg32_ld_clr:inst13.DIN[25]
DATAIN[25] => reg32_ld_clr:inst14.DIN[25]
DATAIN[25] => reg32_ld_clr:inst15.DIN[25]
DATAIN[25] => reg32_ld_clr:inst18.DIN[25]
DATAIN[25] => reg32_ld_clr:inst19.DIN[25]
DATAIN[25] => reg32_ld_clr:inst20.DIN[25]
DATAIN[25] => reg32_ld_clr:inst21.DIN[25]
DATAIN[25] => reg32_ld_clr:inst24.DIN[25]
DATAIN[25] => reg32_ld_clr:inst25.DIN[25]
DATAIN[25] => reg32_ld_clr:inst26.DIN[25]
DATAIN[25] => reg32_ld_clr:inst27.DIN[25]
DATAIN[25] => reg32_ld_clr:inst30.DIN[25]
DATAIN[25] => reg32_ld_clr:inst31.DIN[25]
DATAIN[25] => reg32_ld_clr:inst32.DIN[25]
DATAIN[25] => reg32_ld_clr:inst33.DIN[25]
DATAIN[25] => reg32_ld_clr:inst36.DIN[25]
DATAIN[25] => reg32_ld_clr:inst37.DIN[25]
DATAIN[25] => reg32_ld_clr:inst38.DIN[25]
DATAIN[25] => reg32_ld_clr:inst39.DIN[25]
DATAIN[25] => reg32_ld_clr:inst42.DIN[25]
DATAIN[25] => reg32_ld_clr:inst43.DIN[25]
DATAIN[25] => reg32_ld_clr:inst44.DIN[25]
DATAIN[25] => reg32_ld_clr:inst45.DIN[25]
DATAIN[26] => reg32_ld_clr:inst.DIN[26]
DATAIN[26] => reg32_ld_clr:inst1.DIN[26]
DATAIN[26] => reg32_ld_clr:inst2.DIN[26]
DATAIN[26] => reg32_ld_clr:inst3.DIN[26]
DATAIN[26] => reg32_ld_clr:inst7.DIN[26]
DATAIN[26] => reg32_ld_clr:inst6.DIN[26]
DATAIN[26] => reg32_ld_clr:inst8.DIN[26]
DATAIN[26] => reg32_ld_clr:inst9.DIN[26]
DATAIN[26] => reg32_ld_clr:inst12.DIN[26]
DATAIN[26] => reg32_ld_clr:inst13.DIN[26]
DATAIN[26] => reg32_ld_clr:inst14.DIN[26]
DATAIN[26] => reg32_ld_clr:inst15.DIN[26]
DATAIN[26] => reg32_ld_clr:inst18.DIN[26]
DATAIN[26] => reg32_ld_clr:inst19.DIN[26]
DATAIN[26] => reg32_ld_clr:inst20.DIN[26]
DATAIN[26] => reg32_ld_clr:inst21.DIN[26]
DATAIN[26] => reg32_ld_clr:inst24.DIN[26]
DATAIN[26] => reg32_ld_clr:inst25.DIN[26]
DATAIN[26] => reg32_ld_clr:inst26.DIN[26]
DATAIN[26] => reg32_ld_clr:inst27.DIN[26]
DATAIN[26] => reg32_ld_clr:inst30.DIN[26]
DATAIN[26] => reg32_ld_clr:inst31.DIN[26]
DATAIN[26] => reg32_ld_clr:inst32.DIN[26]
DATAIN[26] => reg32_ld_clr:inst33.DIN[26]
DATAIN[26] => reg32_ld_clr:inst36.DIN[26]
DATAIN[26] => reg32_ld_clr:inst37.DIN[26]
DATAIN[26] => reg32_ld_clr:inst38.DIN[26]
DATAIN[26] => reg32_ld_clr:inst39.DIN[26]
DATAIN[26] => reg32_ld_clr:inst42.DIN[26]
DATAIN[26] => reg32_ld_clr:inst43.DIN[26]
DATAIN[26] => reg32_ld_clr:inst44.DIN[26]
DATAIN[26] => reg32_ld_clr:inst45.DIN[26]
DATAIN[27] => reg32_ld_clr:inst.DIN[27]
DATAIN[27] => reg32_ld_clr:inst1.DIN[27]
DATAIN[27] => reg32_ld_clr:inst2.DIN[27]
DATAIN[27] => reg32_ld_clr:inst3.DIN[27]
DATAIN[27] => reg32_ld_clr:inst7.DIN[27]
DATAIN[27] => reg32_ld_clr:inst6.DIN[27]
DATAIN[27] => reg32_ld_clr:inst8.DIN[27]
DATAIN[27] => reg32_ld_clr:inst9.DIN[27]
DATAIN[27] => reg32_ld_clr:inst12.DIN[27]
DATAIN[27] => reg32_ld_clr:inst13.DIN[27]
DATAIN[27] => reg32_ld_clr:inst14.DIN[27]
DATAIN[27] => reg32_ld_clr:inst15.DIN[27]
DATAIN[27] => reg32_ld_clr:inst18.DIN[27]
DATAIN[27] => reg32_ld_clr:inst19.DIN[27]
DATAIN[27] => reg32_ld_clr:inst20.DIN[27]
DATAIN[27] => reg32_ld_clr:inst21.DIN[27]
DATAIN[27] => reg32_ld_clr:inst24.DIN[27]
DATAIN[27] => reg32_ld_clr:inst25.DIN[27]
DATAIN[27] => reg32_ld_clr:inst26.DIN[27]
DATAIN[27] => reg32_ld_clr:inst27.DIN[27]
DATAIN[27] => reg32_ld_clr:inst30.DIN[27]
DATAIN[27] => reg32_ld_clr:inst31.DIN[27]
DATAIN[27] => reg32_ld_clr:inst32.DIN[27]
DATAIN[27] => reg32_ld_clr:inst33.DIN[27]
DATAIN[27] => reg32_ld_clr:inst36.DIN[27]
DATAIN[27] => reg32_ld_clr:inst37.DIN[27]
DATAIN[27] => reg32_ld_clr:inst38.DIN[27]
DATAIN[27] => reg32_ld_clr:inst39.DIN[27]
DATAIN[27] => reg32_ld_clr:inst42.DIN[27]
DATAIN[27] => reg32_ld_clr:inst43.DIN[27]
DATAIN[27] => reg32_ld_clr:inst44.DIN[27]
DATAIN[27] => reg32_ld_clr:inst45.DIN[27]
DATAIN[28] => reg32_ld_clr:inst.DIN[28]
DATAIN[28] => reg32_ld_clr:inst1.DIN[28]
DATAIN[28] => reg32_ld_clr:inst2.DIN[28]
DATAIN[28] => reg32_ld_clr:inst3.DIN[28]
DATAIN[28] => reg32_ld_clr:inst7.DIN[28]
DATAIN[28] => reg32_ld_clr:inst6.DIN[28]
DATAIN[28] => reg32_ld_clr:inst8.DIN[28]
DATAIN[28] => reg32_ld_clr:inst9.DIN[28]
DATAIN[28] => reg32_ld_clr:inst12.DIN[28]
DATAIN[28] => reg32_ld_clr:inst13.DIN[28]
DATAIN[28] => reg32_ld_clr:inst14.DIN[28]
DATAIN[28] => reg32_ld_clr:inst15.DIN[28]
DATAIN[28] => reg32_ld_clr:inst18.DIN[28]
DATAIN[28] => reg32_ld_clr:inst19.DIN[28]
DATAIN[28] => reg32_ld_clr:inst20.DIN[28]
DATAIN[28] => reg32_ld_clr:inst21.DIN[28]
DATAIN[28] => reg32_ld_clr:inst24.DIN[28]
DATAIN[28] => reg32_ld_clr:inst25.DIN[28]
DATAIN[28] => reg32_ld_clr:inst26.DIN[28]
DATAIN[28] => reg32_ld_clr:inst27.DIN[28]
DATAIN[28] => reg32_ld_clr:inst30.DIN[28]
DATAIN[28] => reg32_ld_clr:inst31.DIN[28]
DATAIN[28] => reg32_ld_clr:inst32.DIN[28]
DATAIN[28] => reg32_ld_clr:inst33.DIN[28]
DATAIN[28] => reg32_ld_clr:inst36.DIN[28]
DATAIN[28] => reg32_ld_clr:inst37.DIN[28]
DATAIN[28] => reg32_ld_clr:inst38.DIN[28]
DATAIN[28] => reg32_ld_clr:inst39.DIN[28]
DATAIN[28] => reg32_ld_clr:inst42.DIN[28]
DATAIN[28] => reg32_ld_clr:inst43.DIN[28]
DATAIN[28] => reg32_ld_clr:inst44.DIN[28]
DATAIN[28] => reg32_ld_clr:inst45.DIN[28]
DATAIN[29] => reg32_ld_clr:inst.DIN[29]
DATAIN[29] => reg32_ld_clr:inst1.DIN[29]
DATAIN[29] => reg32_ld_clr:inst2.DIN[29]
DATAIN[29] => reg32_ld_clr:inst3.DIN[29]
DATAIN[29] => reg32_ld_clr:inst7.DIN[29]
DATAIN[29] => reg32_ld_clr:inst6.DIN[29]
DATAIN[29] => reg32_ld_clr:inst8.DIN[29]
DATAIN[29] => reg32_ld_clr:inst9.DIN[29]
DATAIN[29] => reg32_ld_clr:inst12.DIN[29]
DATAIN[29] => reg32_ld_clr:inst13.DIN[29]
DATAIN[29] => reg32_ld_clr:inst14.DIN[29]
DATAIN[29] => reg32_ld_clr:inst15.DIN[29]
DATAIN[29] => reg32_ld_clr:inst18.DIN[29]
DATAIN[29] => reg32_ld_clr:inst19.DIN[29]
DATAIN[29] => reg32_ld_clr:inst20.DIN[29]
DATAIN[29] => reg32_ld_clr:inst21.DIN[29]
DATAIN[29] => reg32_ld_clr:inst24.DIN[29]
DATAIN[29] => reg32_ld_clr:inst25.DIN[29]
DATAIN[29] => reg32_ld_clr:inst26.DIN[29]
DATAIN[29] => reg32_ld_clr:inst27.DIN[29]
DATAIN[29] => reg32_ld_clr:inst30.DIN[29]
DATAIN[29] => reg32_ld_clr:inst31.DIN[29]
DATAIN[29] => reg32_ld_clr:inst32.DIN[29]
DATAIN[29] => reg32_ld_clr:inst33.DIN[29]
DATAIN[29] => reg32_ld_clr:inst36.DIN[29]
DATAIN[29] => reg32_ld_clr:inst37.DIN[29]
DATAIN[29] => reg32_ld_clr:inst38.DIN[29]
DATAIN[29] => reg32_ld_clr:inst39.DIN[29]
DATAIN[29] => reg32_ld_clr:inst42.DIN[29]
DATAIN[29] => reg32_ld_clr:inst43.DIN[29]
DATAIN[29] => reg32_ld_clr:inst44.DIN[29]
DATAIN[29] => reg32_ld_clr:inst45.DIN[29]
DATAIN[30] => reg32_ld_clr:inst.DIN[30]
DATAIN[30] => reg32_ld_clr:inst1.DIN[30]
DATAIN[30] => reg32_ld_clr:inst2.DIN[30]
DATAIN[30] => reg32_ld_clr:inst3.DIN[30]
DATAIN[30] => reg32_ld_clr:inst7.DIN[30]
DATAIN[30] => reg32_ld_clr:inst6.DIN[30]
DATAIN[30] => reg32_ld_clr:inst8.DIN[30]
DATAIN[30] => reg32_ld_clr:inst9.DIN[30]
DATAIN[30] => reg32_ld_clr:inst12.DIN[30]
DATAIN[30] => reg32_ld_clr:inst13.DIN[30]
DATAIN[30] => reg32_ld_clr:inst14.DIN[30]
DATAIN[30] => reg32_ld_clr:inst15.DIN[30]
DATAIN[30] => reg32_ld_clr:inst18.DIN[30]
DATAIN[30] => reg32_ld_clr:inst19.DIN[30]
DATAIN[30] => reg32_ld_clr:inst20.DIN[30]
DATAIN[30] => reg32_ld_clr:inst21.DIN[30]
DATAIN[30] => reg32_ld_clr:inst24.DIN[30]
DATAIN[30] => reg32_ld_clr:inst25.DIN[30]
DATAIN[30] => reg32_ld_clr:inst26.DIN[30]
DATAIN[30] => reg32_ld_clr:inst27.DIN[30]
DATAIN[30] => reg32_ld_clr:inst30.DIN[30]
DATAIN[30] => reg32_ld_clr:inst31.DIN[30]
DATAIN[30] => reg32_ld_clr:inst32.DIN[30]
DATAIN[30] => reg32_ld_clr:inst33.DIN[30]
DATAIN[30] => reg32_ld_clr:inst36.DIN[30]
DATAIN[30] => reg32_ld_clr:inst37.DIN[30]
DATAIN[30] => reg32_ld_clr:inst38.DIN[30]
DATAIN[30] => reg32_ld_clr:inst39.DIN[30]
DATAIN[30] => reg32_ld_clr:inst42.DIN[30]
DATAIN[30] => reg32_ld_clr:inst43.DIN[30]
DATAIN[30] => reg32_ld_clr:inst44.DIN[30]
DATAIN[30] => reg32_ld_clr:inst45.DIN[30]
DATAIN[31] => reg32_ld_clr:inst.DIN[31]
DATAIN[31] => reg32_ld_clr:inst1.DIN[31]
DATAIN[31] => reg32_ld_clr:inst2.DIN[31]
DATAIN[31] => reg32_ld_clr:inst3.DIN[31]
DATAIN[31] => reg32_ld_clr:inst7.DIN[31]
DATAIN[31] => reg32_ld_clr:inst6.DIN[31]
DATAIN[31] => reg32_ld_clr:inst8.DIN[31]
DATAIN[31] => reg32_ld_clr:inst9.DIN[31]
DATAIN[31] => reg32_ld_clr:inst12.DIN[31]
DATAIN[31] => reg32_ld_clr:inst13.DIN[31]
DATAIN[31] => reg32_ld_clr:inst14.DIN[31]
DATAIN[31] => reg32_ld_clr:inst15.DIN[31]
DATAIN[31] => reg32_ld_clr:inst18.DIN[31]
DATAIN[31] => reg32_ld_clr:inst19.DIN[31]
DATAIN[31] => reg32_ld_clr:inst20.DIN[31]
DATAIN[31] => reg32_ld_clr:inst21.DIN[31]
DATAIN[31] => reg32_ld_clr:inst24.DIN[31]
DATAIN[31] => reg32_ld_clr:inst25.DIN[31]
DATAIN[31] => reg32_ld_clr:inst26.DIN[31]
DATAIN[31] => reg32_ld_clr:inst27.DIN[31]
DATAIN[31] => reg32_ld_clr:inst30.DIN[31]
DATAIN[31] => reg32_ld_clr:inst31.DIN[31]
DATAIN[31] => reg32_ld_clr:inst32.DIN[31]
DATAIN[31] => reg32_ld_clr:inst33.DIN[31]
DATAIN[31] => reg32_ld_clr:inst36.DIN[31]
DATAIN[31] => reg32_ld_clr:inst37.DIN[31]
DATAIN[31] => reg32_ld_clr:inst38.DIN[31]
DATAIN[31] => reg32_ld_clr:inst39.DIN[31]
DATAIN[31] => reg32_ld_clr:inst42.DIN[31]
DATAIN[31] => reg32_ld_clr:inst43.DIN[31]
DATAIN[31] => reg32_ld_clr:inst44.DIN[31]
DATAIN[31] => reg32_ld_clr:inst45.DIN[31]
LD => dc3_8:inst59.E
ADDRIN[0] => dc2_4:inst4.A[0]
ADDRIN[0] => dc2_4:inst10.A[0]
ADDRIN[0] => dc2_4:inst16.A[0]
ADDRIN[0] => dc2_4:inst22.A[0]
ADDRIN[0] => dc2_4:inst28.A[0]
ADDRIN[0] => dc2_4:inst34.A[0]
ADDRIN[0] => dc2_4:inst40.A[0]
ADDRIN[0] => dc2_4:inst46.A[0]
ADDRIN[1] => dc2_4:inst4.A[1]
ADDRIN[1] => dc2_4:inst10.A[1]
ADDRIN[1] => dc2_4:inst16.A[1]
ADDRIN[1] => dc2_4:inst22.A[1]
ADDRIN[1] => dc2_4:inst28.A[1]
ADDRIN[1] => dc2_4:inst34.A[1]
ADDRIN[1] => dc2_4:inst40.A[1]
ADDRIN[1] => dc2_4:inst46.A[1]
ADDRIN[2] => dc3_8:inst59.A[0]
ADDRIN[3] => dc3_8:inst59.A[1]
ADDRIN[4] => dc3_8:inst59.A[2]
ADDROUT1[0] => mx4_32b:inst5.S[0]
ADDROUT1[0] => mx4_32b:inst11.S[0]
ADDROUT1[0] => mx4_32b:inst17.S[0]
ADDROUT1[0] => mx4_32b:inst23.S[0]
ADDROUT1[0] => mx4_32b:inst29.S[0]
ADDROUT1[0] => mx4_32b:inst35.S[0]
ADDROUT1[0] => mx4_32b:inst41.S[0]
ADDROUT1[0] => mx4_32b:inst47.S[0]
ADDROUT1[1] => mx4_32b:inst5.S[1]
ADDROUT1[1] => mx4_32b:inst11.S[1]
ADDROUT1[1] => mx4_32b:inst17.S[1]
ADDROUT1[1] => mx4_32b:inst23.S[1]
ADDROUT1[1] => mx4_32b:inst29.S[1]
ADDROUT1[1] => mx4_32b:inst35.S[1]
ADDROUT1[1] => mx4_32b:inst41.S[1]
ADDROUT1[1] => mx4_32b:inst47.S[1]
ADDROUT1[2] => mx8_32b:inst60.S[0]
ADDROUT1[3] => mx8_32b:inst60.S[1]
ADDROUT1[4] => mx8_32b:inst60.S[2]
DATAOUT2[0] <= mx8_32b:inst61.O[0]
DATAOUT2[1] <= mx8_32b:inst61.O[1]
DATAOUT2[2] <= mx8_32b:inst61.O[2]
DATAOUT2[3] <= mx8_32b:inst61.O[3]
DATAOUT2[4] <= mx8_32b:inst61.O[4]
DATAOUT2[5] <= mx8_32b:inst61.O[5]
DATAOUT2[6] <= mx8_32b:inst61.O[6]
DATAOUT2[7] <= mx8_32b:inst61.O[7]
DATAOUT2[8] <= mx8_32b:inst61.O[8]
DATAOUT2[9] <= mx8_32b:inst61.O[9]
DATAOUT2[10] <= mx8_32b:inst61.O[10]
DATAOUT2[11] <= mx8_32b:inst61.O[11]
DATAOUT2[12] <= mx8_32b:inst61.O[12]
DATAOUT2[13] <= mx8_32b:inst61.O[13]
DATAOUT2[14] <= mx8_32b:inst61.O[14]
DATAOUT2[15] <= mx8_32b:inst61.O[15]
DATAOUT2[16] <= mx8_32b:inst61.O[16]
DATAOUT2[17] <= mx8_32b:inst61.O[17]
DATAOUT2[18] <= mx8_32b:inst61.O[18]
DATAOUT2[19] <= mx8_32b:inst61.O[19]
DATAOUT2[20] <= mx8_32b:inst61.O[20]
DATAOUT2[21] <= mx8_32b:inst61.O[21]
DATAOUT2[22] <= mx8_32b:inst61.O[22]
DATAOUT2[23] <= mx8_32b:inst61.O[23]
DATAOUT2[24] <= mx8_32b:inst61.O[24]
DATAOUT2[25] <= mx8_32b:inst61.O[25]
DATAOUT2[26] <= mx8_32b:inst61.O[26]
DATAOUT2[27] <= mx8_32b:inst61.O[27]
DATAOUT2[28] <= mx8_32b:inst61.O[28]
DATAOUT2[29] <= mx8_32b:inst61.O[29]
DATAOUT2[30] <= mx8_32b:inst61.O[30]
DATAOUT2[31] <= mx8_32b:inst61.O[31]
ADDROUT2[0] => mx4_32b:inst48.S[0]
ADDROUT2[0] => mx4_32b:inst50.S[0]
ADDROUT2[0] => mx4_32b:inst51.S[0]
ADDROUT2[0] => mx4_32b:inst52.S[0]
ADDROUT2[0] => mx4_32b:inst54.S[0]
ADDROUT2[0] => mx4_32b:inst55.S[0]
ADDROUT2[0] => mx4_32b:inst56.S[0]
ADDROUT2[0] => mx4_32b:inst57.S[0]
ADDROUT2[1] => mx4_32b:inst48.S[1]
ADDROUT2[1] => mx4_32b:inst50.S[1]
ADDROUT2[1] => mx4_32b:inst51.S[1]
ADDROUT2[1] => mx4_32b:inst52.S[1]
ADDROUT2[1] => mx4_32b:inst54.S[1]
ADDROUT2[1] => mx4_32b:inst55.S[1]
ADDROUT2[1] => mx4_32b:inst56.S[1]
ADDROUT2[1] => mx4_32b:inst57.S[1]
ADDROUT2[2] => mx8_32b:inst61.S[0]
ADDROUT2[3] => mx8_32b:inst61.S[1]
ADDROUT2[4] => mx8_32b:inst61.S[2]


|cpu|regfile:inst3|mx8_32b:inst60
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I6[0] => inst8[0].DATAIN
I6[1] => inst8[1].DATAIN
I6[2] => inst8[2].DATAIN
I6[3] => inst8[3].DATAIN
I6[4] => inst8[4].DATAIN
I6[5] => inst8[5].DATAIN
I6[6] => inst8[6].DATAIN
I6[7] => inst8[7].DATAIN
I6[8] => inst8[8].DATAIN
I6[9] => inst8[9].DATAIN
I6[10] => inst8[10].DATAIN
I6[11] => inst8[11].DATAIN
I6[12] => inst8[12].DATAIN
I6[13] => inst8[13].DATAIN
I6[14] => inst8[14].DATAIN
I6[15] => inst8[15].DATAIN
I6[16] => inst8[16].DATAIN
I6[17] => inst8[17].DATAIN
I6[18] => inst8[18].DATAIN
I6[19] => inst8[19].DATAIN
I6[20] => inst8[20].DATAIN
I6[21] => inst8[21].DATAIN
I6[22] => inst8[22].DATAIN
I6[23] => inst8[23].DATAIN
I6[24] => inst8[24].DATAIN
I6[25] => inst8[25].DATAIN
I6[26] => inst8[26].DATAIN
I6[27] => inst8[27].DATAIN
I6[28] => inst8[28].DATAIN
I6[29] => inst8[29].DATAIN
I6[30] => inst8[30].DATAIN
I6[31] => inst8[31].DATAIN
S[0] => dc3_8:inst.A[0]
S[1] => dc3_8:inst.A[1]
S[2] => dc3_8:inst.A[2]
I5[0] => inst7[0].DATAIN
I5[1] => inst7[1].DATAIN
I5[2] => inst7[2].DATAIN
I5[3] => inst7[3].DATAIN
I5[4] => inst7[4].DATAIN
I5[5] => inst7[5].DATAIN
I5[6] => inst7[6].DATAIN
I5[7] => inst7[7].DATAIN
I5[8] => inst7[8].DATAIN
I5[9] => inst7[9].DATAIN
I5[10] => inst7[10].DATAIN
I5[11] => inst7[11].DATAIN
I5[12] => inst7[12].DATAIN
I5[13] => inst7[13].DATAIN
I5[14] => inst7[14].DATAIN
I5[15] => inst7[15].DATAIN
I5[16] => inst7[16].DATAIN
I5[17] => inst7[17].DATAIN
I5[18] => inst7[18].DATAIN
I5[19] => inst7[19].DATAIN
I5[20] => inst7[20].DATAIN
I5[21] => inst7[21].DATAIN
I5[22] => inst7[22].DATAIN
I5[23] => inst7[23].DATAIN
I5[24] => inst7[24].DATAIN
I5[25] => inst7[25].DATAIN
I5[26] => inst7[26].DATAIN
I5[27] => inst7[27].DATAIN
I5[28] => inst7[28].DATAIN
I5[29] => inst7[29].DATAIN
I5[30] => inst7[30].DATAIN
I5[31] => inst7[31].DATAIN
I4[0] => inst6[0].DATAIN
I4[1] => inst6[1].DATAIN
I4[2] => inst6[2].DATAIN
I4[3] => inst6[3].DATAIN
I4[4] => inst6[4].DATAIN
I4[5] => inst6[5].DATAIN
I4[6] => inst6[6].DATAIN
I4[7] => inst6[7].DATAIN
I4[8] => inst6[8].DATAIN
I4[9] => inst6[9].DATAIN
I4[10] => inst6[10].DATAIN
I4[11] => inst6[11].DATAIN
I4[12] => inst6[12].DATAIN
I4[13] => inst6[13].DATAIN
I4[14] => inst6[14].DATAIN
I4[15] => inst6[15].DATAIN
I4[16] => inst6[16].DATAIN
I4[17] => inst6[17].DATAIN
I4[18] => inst6[18].DATAIN
I4[19] => inst6[19].DATAIN
I4[20] => inst6[20].DATAIN
I4[21] => inst6[21].DATAIN
I4[22] => inst6[22].DATAIN
I4[23] => inst6[23].DATAIN
I4[24] => inst6[24].DATAIN
I4[25] => inst6[25].DATAIN
I4[26] => inst6[26].DATAIN
I4[27] => inst6[27].DATAIN
I4[28] => inst6[28].DATAIN
I4[29] => inst6[29].DATAIN
I4[30] => inst6[30].DATAIN
I4[31] => inst6[31].DATAIN
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN
I7[0] => inst9[0].DATAIN
I7[1] => inst9[1].DATAIN
I7[2] => inst9[2].DATAIN
I7[3] => inst9[3].DATAIN
I7[4] => inst9[4].DATAIN
I7[5] => inst9[5].DATAIN
I7[6] => inst9[6].DATAIN
I7[7] => inst9[7].DATAIN
I7[8] => inst9[8].DATAIN
I7[9] => inst9[9].DATAIN
I7[10] => inst9[10].DATAIN
I7[11] => inst9[11].DATAIN
I7[12] => inst9[12].DATAIN
I7[13] => inst9[13].DATAIN
I7[14] => inst9[14].DATAIN
I7[15] => inst9[15].DATAIN
I7[16] => inst9[16].DATAIN
I7[17] => inst9[17].DATAIN
I7[18] => inst9[18].DATAIN
I7[19] => inst9[19].DATAIN
I7[20] => inst9[20].DATAIN
I7[21] => inst9[21].DATAIN
I7[22] => inst9[22].DATAIN
I7[23] => inst9[23].DATAIN
I7[24] => inst9[24].DATAIN
I7[25] => inst9[25].DATAIN
I7[26] => inst9[26].DATAIN
I7[27] => inst9[27].DATAIN
I7[28] => inst9[28].DATAIN
I7[29] => inst9[29].DATAIN
I7[30] => inst9[30].DATAIN
I7[31] => inst9[31].DATAIN


|cpu|regfile:inst3|mx8_32b:inst60|dc3_8:inst
D0 <= dc2_4:inst.D0
A[0] => dc2_4:inst.A[0]
A[0] => dc2_4:inst1.A[0]
A[1] => dc2_4:inst.A[1]
A[1] => dc2_4:inst1.A[1]
A[2] => inst2.IN0
A[2] => inst4.IN0
E => inst3.IN1
E => inst4.IN1
D1 <= dc2_4:inst.D1
D2 <= dc2_4:inst.D2
D3 <= dc2_4:inst.D3
D4 <= dc2_4:inst1.D0
D5 <= dc2_4:inst1.D1
D6 <= dc2_4:inst1.D2
D7 <= dc2_4:inst1.D3


|cpu|regfile:inst3|mx8_32b:inst60|dc3_8:inst|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx8_32b:inst60|dc3_8:inst|dc2_4:inst1
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst5
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst5|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst1|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst4
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|dc3_8:inst59
D0 <= dc2_4:inst.D0
A[0] => dc2_4:inst.A[0]
A[0] => dc2_4:inst1.A[0]
A[1] => dc2_4:inst.A[1]
A[1] => dc2_4:inst1.A[1]
A[2] => inst2.IN0
A[2] => inst4.IN0
E => inst3.IN1
E => inst4.IN1
D1 <= dc2_4:inst.D1
D2 <= dc2_4:inst.D2
D3 <= dc2_4:inst.D3
D4 <= dc2_4:inst1.D0
D5 <= dc2_4:inst1.D1
D6 <= dc2_4:inst1.D2
D7 <= dc2_4:inst1.D3


|cpu|regfile:inst3|dc3_8:inst59|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|dc3_8:inst59|dc2_4:inst1
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst2
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst2|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst3|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst11
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst11|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst7
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst7|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst10
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst6
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst6|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst8|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst9|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst17
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst17|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst12
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst12|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst16
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst13
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst13|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst14|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst15|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst23
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst23|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst18
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst18|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst22
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst19
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst19|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst20|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst21|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst29
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst29|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst24
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst24|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst28
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst25
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst25|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst26|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst27|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst35
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst35|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst30
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst30|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst34
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst31
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst31|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst32|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst33|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst41
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst41|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst36
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst36|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst40
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst37
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst37|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst38|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst39|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx4_32b:inst47
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst47|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst42
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst42|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|dc2_4:inst46
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|reg32_ld_clr:inst43
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst43|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst44|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|reg32_ld_clr:inst45|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|regfile:inst3|mx8_32b:inst61
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I6[0] => inst8[0].DATAIN
I6[1] => inst8[1].DATAIN
I6[2] => inst8[2].DATAIN
I6[3] => inst8[3].DATAIN
I6[4] => inst8[4].DATAIN
I6[5] => inst8[5].DATAIN
I6[6] => inst8[6].DATAIN
I6[7] => inst8[7].DATAIN
I6[8] => inst8[8].DATAIN
I6[9] => inst8[9].DATAIN
I6[10] => inst8[10].DATAIN
I6[11] => inst8[11].DATAIN
I6[12] => inst8[12].DATAIN
I6[13] => inst8[13].DATAIN
I6[14] => inst8[14].DATAIN
I6[15] => inst8[15].DATAIN
I6[16] => inst8[16].DATAIN
I6[17] => inst8[17].DATAIN
I6[18] => inst8[18].DATAIN
I6[19] => inst8[19].DATAIN
I6[20] => inst8[20].DATAIN
I6[21] => inst8[21].DATAIN
I6[22] => inst8[22].DATAIN
I6[23] => inst8[23].DATAIN
I6[24] => inst8[24].DATAIN
I6[25] => inst8[25].DATAIN
I6[26] => inst8[26].DATAIN
I6[27] => inst8[27].DATAIN
I6[28] => inst8[28].DATAIN
I6[29] => inst8[29].DATAIN
I6[30] => inst8[30].DATAIN
I6[31] => inst8[31].DATAIN
S[0] => dc3_8:inst.A[0]
S[1] => dc3_8:inst.A[1]
S[2] => dc3_8:inst.A[2]
I5[0] => inst7[0].DATAIN
I5[1] => inst7[1].DATAIN
I5[2] => inst7[2].DATAIN
I5[3] => inst7[3].DATAIN
I5[4] => inst7[4].DATAIN
I5[5] => inst7[5].DATAIN
I5[6] => inst7[6].DATAIN
I5[7] => inst7[7].DATAIN
I5[8] => inst7[8].DATAIN
I5[9] => inst7[9].DATAIN
I5[10] => inst7[10].DATAIN
I5[11] => inst7[11].DATAIN
I5[12] => inst7[12].DATAIN
I5[13] => inst7[13].DATAIN
I5[14] => inst7[14].DATAIN
I5[15] => inst7[15].DATAIN
I5[16] => inst7[16].DATAIN
I5[17] => inst7[17].DATAIN
I5[18] => inst7[18].DATAIN
I5[19] => inst7[19].DATAIN
I5[20] => inst7[20].DATAIN
I5[21] => inst7[21].DATAIN
I5[22] => inst7[22].DATAIN
I5[23] => inst7[23].DATAIN
I5[24] => inst7[24].DATAIN
I5[25] => inst7[25].DATAIN
I5[26] => inst7[26].DATAIN
I5[27] => inst7[27].DATAIN
I5[28] => inst7[28].DATAIN
I5[29] => inst7[29].DATAIN
I5[30] => inst7[30].DATAIN
I5[31] => inst7[31].DATAIN
I4[0] => inst6[0].DATAIN
I4[1] => inst6[1].DATAIN
I4[2] => inst6[2].DATAIN
I4[3] => inst6[3].DATAIN
I4[4] => inst6[4].DATAIN
I4[5] => inst6[5].DATAIN
I4[6] => inst6[6].DATAIN
I4[7] => inst6[7].DATAIN
I4[8] => inst6[8].DATAIN
I4[9] => inst6[9].DATAIN
I4[10] => inst6[10].DATAIN
I4[11] => inst6[11].DATAIN
I4[12] => inst6[12].DATAIN
I4[13] => inst6[13].DATAIN
I4[14] => inst6[14].DATAIN
I4[15] => inst6[15].DATAIN
I4[16] => inst6[16].DATAIN
I4[17] => inst6[17].DATAIN
I4[18] => inst6[18].DATAIN
I4[19] => inst6[19].DATAIN
I4[20] => inst6[20].DATAIN
I4[21] => inst6[21].DATAIN
I4[22] => inst6[22].DATAIN
I4[23] => inst6[23].DATAIN
I4[24] => inst6[24].DATAIN
I4[25] => inst6[25].DATAIN
I4[26] => inst6[26].DATAIN
I4[27] => inst6[27].DATAIN
I4[28] => inst6[28].DATAIN
I4[29] => inst6[29].DATAIN
I4[30] => inst6[30].DATAIN
I4[31] => inst6[31].DATAIN
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN
I7[0] => inst9[0].DATAIN
I7[1] => inst9[1].DATAIN
I7[2] => inst9[2].DATAIN
I7[3] => inst9[3].DATAIN
I7[4] => inst9[4].DATAIN
I7[5] => inst9[5].DATAIN
I7[6] => inst9[6].DATAIN
I7[7] => inst9[7].DATAIN
I7[8] => inst9[8].DATAIN
I7[9] => inst9[9].DATAIN
I7[10] => inst9[10].DATAIN
I7[11] => inst9[11].DATAIN
I7[12] => inst9[12].DATAIN
I7[13] => inst9[13].DATAIN
I7[14] => inst9[14].DATAIN
I7[15] => inst9[15].DATAIN
I7[16] => inst9[16].DATAIN
I7[17] => inst9[17].DATAIN
I7[18] => inst9[18].DATAIN
I7[19] => inst9[19].DATAIN
I7[20] => inst9[20].DATAIN
I7[21] => inst9[21].DATAIN
I7[22] => inst9[22].DATAIN
I7[23] => inst9[23].DATAIN
I7[24] => inst9[24].DATAIN
I7[25] => inst9[25].DATAIN
I7[26] => inst9[26].DATAIN
I7[27] => inst9[27].DATAIN
I7[28] => inst9[28].DATAIN
I7[29] => inst9[29].DATAIN
I7[30] => inst9[30].DATAIN
I7[31] => inst9[31].DATAIN


|cpu|regfile:inst3|mx8_32b:inst61|dc3_8:inst
D0 <= dc2_4:inst.D0
A[0] => dc2_4:inst.A[0]
A[0] => dc2_4:inst1.A[0]
A[1] => dc2_4:inst.A[1]
A[1] => dc2_4:inst1.A[1]
A[2] => inst2.IN0
A[2] => inst4.IN0
E => inst3.IN1
E => inst4.IN1
D1 <= dc2_4:inst.D1
D2 <= dc2_4:inst.D2
D3 <= dc2_4:inst.D3
D4 <= dc2_4:inst1.D0
D5 <= dc2_4:inst1.D1
D6 <= dc2_4:inst1.D2
D7 <= dc2_4:inst1.D3


|cpu|regfile:inst3|mx8_32b:inst61|dc3_8:inst|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx8_32b:inst61|dc3_8:inst|dc2_4:inst1
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst48
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst48|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst50
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst50|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst51
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst51|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst52
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst52|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst54
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst54|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst55
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst55|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst56
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst56|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:inst3|mx4_32b:inst57
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|regfile:inst3|mx4_32b:inst57|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|instrreg:inst12
func3[0] <= reg32_ld_clr:inst.DOUT[12]
func3[1] <= reg32_ld_clr:inst.DOUT[13]
func3[2] <= reg32_ld_clr:inst.DOUT[14]
IR[0] <= reg32_ld_clr:inst.DOUT[0]
IR[1] <= reg32_ld_clr:inst.DOUT[1]
IR[2] <= reg32_ld_clr:inst.DOUT[2]
IR[3] <= reg32_ld_clr:inst.DOUT[3]
IR[4] <= reg32_ld_clr:inst.DOUT[4]
IR[5] <= reg32_ld_clr:inst.DOUT[5]
IR[6] <= reg32_ld_clr:inst.DOUT[6]
IR[7] <= reg32_ld_clr:inst.DOUT[7]
IR[8] <= reg32_ld_clr:inst.DOUT[8]
IR[9] <= reg32_ld_clr:inst.DOUT[9]
IR[10] <= reg32_ld_clr:inst.DOUT[10]
IR[11] <= reg32_ld_clr:inst.DOUT[11]
IR[12] <= reg32_ld_clr:inst.DOUT[12]
IR[13] <= reg32_ld_clr:inst.DOUT[13]
IR[14] <= reg32_ld_clr:inst.DOUT[14]
IR[15] <= reg32_ld_clr:inst.DOUT[15]
IR[16] <= reg32_ld_clr:inst.DOUT[16]
IR[17] <= reg32_ld_clr:inst.DOUT[17]
IR[18] <= reg32_ld_clr:inst.DOUT[18]
IR[19] <= reg32_ld_clr:inst.DOUT[19]
IR[20] <= reg32_ld_clr:inst.DOUT[20]
IR[21] <= reg32_ld_clr:inst.DOUT[21]
IR[22] <= reg32_ld_clr:inst.DOUT[22]
IR[23] <= reg32_ld_clr:inst.DOUT[23]
IR[24] <= reg32_ld_clr:inst.DOUT[24]
IR[25] <= reg32_ld_clr:inst.DOUT[25]
IR[26] <= reg32_ld_clr:inst.DOUT[26]
IR[27] <= reg32_ld_clr:inst.DOUT[27]
IR[28] <= reg32_ld_clr:inst.DOUT[28]
IR[29] <= reg32_ld_clr:inst.DOUT[29]
IR[30] <= reg32_ld_clr:inst.DOUT[30]
IR[31] <= reg32_ld_clr:inst.DOUT[31]
LD => reg32_ld_clr:inst.LD
CLK => reg32_ld_clr:inst.CLK
DIN[0] => reg32_ld_clr:inst.DIN[0]
DIN[1] => reg32_ld_clr:inst.DIN[1]
DIN[2] => reg32_ld_clr:inst.DIN[2]
DIN[3] => reg32_ld_clr:inst.DIN[3]
DIN[4] => reg32_ld_clr:inst.DIN[4]
DIN[5] => reg32_ld_clr:inst.DIN[5]
DIN[6] => reg32_ld_clr:inst.DIN[6]
DIN[7] => reg32_ld_clr:inst.DIN[7]
DIN[8] => reg32_ld_clr:inst.DIN[8]
DIN[9] => reg32_ld_clr:inst.DIN[9]
DIN[10] => reg32_ld_clr:inst.DIN[10]
DIN[11] => reg32_ld_clr:inst.DIN[11]
DIN[12] => reg32_ld_clr:inst.DIN[12]
DIN[13] => reg32_ld_clr:inst.DIN[13]
DIN[14] => reg32_ld_clr:inst.DIN[14]
DIN[15] => reg32_ld_clr:inst.DIN[15]
DIN[16] => reg32_ld_clr:inst.DIN[16]
DIN[17] => reg32_ld_clr:inst.DIN[17]
DIN[18] => reg32_ld_clr:inst.DIN[18]
DIN[19] => reg32_ld_clr:inst.DIN[19]
DIN[20] => reg32_ld_clr:inst.DIN[20]
DIN[21] => reg32_ld_clr:inst.DIN[21]
DIN[22] => reg32_ld_clr:inst.DIN[22]
DIN[23] => reg32_ld_clr:inst.DIN[23]
DIN[24] => reg32_ld_clr:inst.DIN[24]
DIN[25] => reg32_ld_clr:inst.DIN[25]
DIN[26] => reg32_ld_clr:inst.DIN[26]
DIN[27] => reg32_ld_clr:inst.DIN[27]
DIN[28] => reg32_ld_clr:inst.DIN[28]
DIN[29] => reg32_ld_clr:inst.DIN[29]
DIN[30] => reg32_ld_clr:inst.DIN[30]
DIN[31] => reg32_ld_clr:inst.DIN[31]
func7[0] <= reg32_ld_clr:inst.DOUT[25]
func7[1] <= reg32_ld_clr:inst.DOUT[26]
func7[2] <= reg32_ld_clr:inst.DOUT[27]
func7[3] <= reg32_ld_clr:inst.DOUT[28]
func7[4] <= reg32_ld_clr:inst.DOUT[29]
func7[5] <= reg32_ld_clr:inst.DOUT[30]
func7[6] <= reg32_ld_clr:inst.DOUT[31]
imm[0] <= reg32_ld_clr:inst.DOUT[20]
imm[1] <= reg32_ld_clr:inst.DOUT[21]
imm[2] <= reg32_ld_clr:inst.DOUT[22]
imm[3] <= reg32_ld_clr:inst.DOUT[23]
imm[4] <= reg32_ld_clr:inst.DOUT[24]
imm[5] <= reg32_ld_clr:inst.DOUT[25]
imm[6] <= reg32_ld_clr:inst.DOUT[26]
imm[7] <= reg32_ld_clr:inst.DOUT[27]
imm[8] <= reg32_ld_clr:inst.DOUT[28]
imm[9] <= reg32_ld_clr:inst.DOUT[29]
imm[10] <= reg32_ld_clr:inst.DOUT[30]
imm[11] <= reg32_ld_clr:inst.DOUT[31]
opcode[0] <= reg32_ld_clr:inst.DOUT[0]
opcode[1] <= reg32_ld_clr:inst.DOUT[1]
opcode[2] <= reg32_ld_clr:inst.DOUT[2]
opcode[3] <= reg32_ld_clr:inst.DOUT[3]
opcode[4] <= reg32_ld_clr:inst.DOUT[4]
opcode[5] <= reg32_ld_clr:inst.DOUT[5]
opcode[6] <= reg32_ld_clr:inst.DOUT[6]
upper[0] <= reg32_ld_clr:inst.DOUT[12]
upper[1] <= reg32_ld_clr:inst.DOUT[13]
upper[2] <= reg32_ld_clr:inst.DOUT[14]
upper[3] <= reg32_ld_clr:inst.DOUT[15]
upper[4] <= reg32_ld_clr:inst.DOUT[16]
upper[5] <= reg32_ld_clr:inst.DOUT[17]
upper[6] <= reg32_ld_clr:inst.DOUT[18]
upper[7] <= reg32_ld_clr:inst.DOUT[19]
upper[8] <= reg32_ld_clr:inst.DOUT[20]
upper[9] <= reg32_ld_clr:inst.DOUT[21]
upper[10] <= reg32_ld_clr:inst.DOUT[22]
upper[11] <= reg32_ld_clr:inst.DOUT[23]
upper[12] <= reg32_ld_clr:inst.DOUT[24]
upper[13] <= reg32_ld_clr:inst.DOUT[25]
upper[14] <= reg32_ld_clr:inst.DOUT[26]
upper[15] <= reg32_ld_clr:inst.DOUT[27]
upper[16] <= reg32_ld_clr:inst.DOUT[28]
upper[17] <= reg32_ld_clr:inst.DOUT[29]
upper[18] <= reg32_ld_clr:inst.DOUT[30]
upper[19] <= reg32_ld_clr:inst.DOUT[31]
xD[0] <= reg32_ld_clr:inst.DOUT[7]
xD[1] <= reg32_ld_clr:inst.DOUT[8]
xD[2] <= reg32_ld_clr:inst.DOUT[9]
xD[3] <= reg32_ld_clr:inst.DOUT[10]
xD[4] <= reg32_ld_clr:inst.DOUT[11]
xL[0] <= reg32_ld_clr:inst.DOUT[15]
xL[1] <= reg32_ld_clr:inst.DOUT[16]
xL[2] <= reg32_ld_clr:inst.DOUT[17]
xL[3] <= reg32_ld_clr:inst.DOUT[18]
xL[4] <= reg32_ld_clr:inst.DOUT[19]
xR[0] <= reg32_ld_clr:inst.DOUT[20]
xR[1] <= reg32_ld_clr:inst.DOUT[21]
xR[2] <= reg32_ld_clr:inst.DOUT[22]
xR[3] <= reg32_ld_clr:inst.DOUT[23]
xR[4] <= reg32_ld_clr:inst.DOUT[24]


|cpu|instrreg:inst12|reg32_ld_clr:inst
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|instrreg:inst12|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|mx2_32b:inst4
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I0[0] => inst[0].DATAIN
I0[1] => inst[1].DATAIN
I0[2] => inst[2].DATAIN
I0[3] => inst[3].DATAIN
I0[4] => inst[4].DATAIN
I0[5] => inst[5].DATAIN
I0[6] => inst[6].DATAIN
I0[7] => inst[7].DATAIN
I0[8] => inst[8].DATAIN
I0[9] => inst[9].DATAIN
I0[10] => inst[10].DATAIN
I0[11] => inst[11].DATAIN
I0[12] => inst[12].DATAIN
I0[13] => inst[13].DATAIN
I0[14] => inst[14].DATAIN
I0[15] => inst[15].DATAIN
I0[16] => inst[16].DATAIN
I0[17] => inst[17].DATAIN
I0[18] => inst[18].DATAIN
I0[19] => inst[19].DATAIN
I0[20] => inst[20].DATAIN
I0[21] => inst[21].DATAIN
I0[22] => inst[22].DATAIN
I0[23] => inst[23].DATAIN
I0[24] => inst[24].DATAIN
I0[25] => inst[25].DATAIN
I0[26] => inst[26].DATAIN
I0[27] => inst[27].DATAIN
I0[28] => inst[28].DATAIN
I0[29] => inst[29].DATAIN
I0[30] => inst[30].DATAIN
I0[31] => inst[31].DATAIN
S => inst3.IN0
S => inst1[31].OE
S => inst1[30].OE
S => inst1[29].OE
S => inst1[28].OE
S => inst1[27].OE
S => inst1[26].OE
S => inst1[25].OE
S => inst1[24].OE
S => inst1[23].OE
S => inst1[22].OE
S => inst1[21].OE
S => inst1[20].OE
S => inst1[19].OE
S => inst1[18].OE
S => inst1[17].OE
S => inst1[16].OE
S => inst1[15].OE
S => inst1[14].OE
S => inst1[13].OE
S => inst1[12].OE
S => inst1[11].OE
S => inst1[10].OE
S => inst1[9].OE
S => inst1[8].OE
S => inst1[7].OE
S => inst1[6].OE
S => inst1[5].OE
S => inst1[4].OE
S => inst1[3].OE
S => inst1[2].OE
S => inst1[1].OE
S => inst1[0].OE
I1[0] => inst1[0].DATAIN
I1[1] => inst1[1].DATAIN
I1[2] => inst1[2].DATAIN
I1[3] => inst1[3].DATAIN
I1[4] => inst1[4].DATAIN
I1[5] => inst1[5].DATAIN
I1[6] => inst1[6].DATAIN
I1[7] => inst1[7].DATAIN
I1[8] => inst1[8].DATAIN
I1[9] => inst1[9].DATAIN
I1[10] => inst1[10].DATAIN
I1[11] => inst1[11].DATAIN
I1[12] => inst1[12].DATAIN
I1[13] => inst1[13].DATAIN
I1[14] => inst1[14].DATAIN
I1[15] => inst1[15].DATAIN
I1[16] => inst1[16].DATAIN
I1[17] => inst1[17].DATAIN
I1[18] => inst1[18].DATAIN
I1[19] => inst1[19].DATAIN
I1[20] => inst1[20].DATAIN
I1[21] => inst1[21].DATAIN
I1[22] => inst1[22].DATAIN
I1[23] => inst1[23].DATAIN
I1[24] => inst1[24].DATAIN
I1[25] => inst1[25].DATAIN
I1[26] => inst1[26].DATAIN
I1[27] => inst1[27].DATAIN
I1[28] => inst1[28].DATAIN
I1[29] => inst1[29].DATAIN
I1[30] => inst1[30].DATAIN
I1[31] => inst1[31].DATAIN


|cpu|signext12_32:inst20
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[17] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[18] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[19] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[20] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[21] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[22] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[23] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[24] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[25] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[26] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[27] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[28] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[29] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[30] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[31] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[31].DATAIN
IN[11] => OUT[30].DATAIN
IN[11] => OUT[29].DATAIN
IN[11] => OUT[28].DATAIN
IN[11] => OUT[27].DATAIN
IN[11] => OUT[26].DATAIN
IN[11] => OUT[25].DATAIN
IN[11] => OUT[24].DATAIN
IN[11] => OUT[23].DATAIN
IN[11] => OUT[22].DATAIN
IN[11] => OUT[21].DATAIN
IN[11] => OUT[20].DATAIN
IN[11] => OUT[19].DATAIN
IN[11] => OUT[18].DATAIN
IN[11] => OUT[17].DATAIN
IN[11] => OUT[16].DATAIN
IN[11] => OUT[15].DATAIN
IN[11] => OUT[14].DATAIN
IN[11] => OUT[13].DATAIN
IN[11] => OUT[12].DATAIN
IN[11] => OUT[11].DATAIN


|cpu|pc:inst6
PC[0] <= reg32_ld_clr:inst.DOUT[0]
PC[1] <= reg32_ld_clr:inst.DOUT[1]
PC[2] <= reg32_ld_clr:inst.DOUT[2]
PC[3] <= reg32_ld_clr:inst.DOUT[3]
PC[4] <= reg32_ld_clr:inst.DOUT[4]
PC[5] <= reg32_ld_clr:inst.DOUT[5]
PC[6] <= reg32_ld_clr:inst.DOUT[6]
PC[7] <= reg32_ld_clr:inst.DOUT[7]
PC[8] <= reg32_ld_clr:inst.DOUT[8]
PC[9] <= reg32_ld_clr:inst.DOUT[9]
PC[10] <= reg32_ld_clr:inst.DOUT[10]
PC[11] <= reg32_ld_clr:inst.DOUT[11]
PC[12] <= reg32_ld_clr:inst.DOUT[12]
PC[13] <= reg32_ld_clr:inst.DOUT[13]
PC[14] <= reg32_ld_clr:inst.DOUT[14]
PC[15] <= reg32_ld_clr:inst.DOUT[15]
PC[16] <= reg32_ld_clr:inst.DOUT[16]
PC[17] <= reg32_ld_clr:inst.DOUT[17]
PC[18] <= reg32_ld_clr:inst.DOUT[18]
PC[19] <= reg32_ld_clr:inst.DOUT[19]
PC[20] <= reg32_ld_clr:inst.DOUT[20]
PC[21] <= reg32_ld_clr:inst.DOUT[21]
PC[22] <= reg32_ld_clr:inst.DOUT[22]
PC[23] <= reg32_ld_clr:inst.DOUT[23]
PC[24] <= reg32_ld_clr:inst.DOUT[24]
PC[25] <= reg32_ld_clr:inst.DOUT[25]
PC[26] <= reg32_ld_clr:inst.DOUT[26]
PC[27] <= reg32_ld_clr:inst.DOUT[27]
PC[28] <= reg32_ld_clr:inst.DOUT[28]
PC[29] <= reg32_ld_clr:inst.DOUT[29]
PC[30] <= reg32_ld_clr:inst.DOUT[30]
PC[31] <= reg32_ld_clr:inst.DOUT[31]
LD => reg32_ld_clr:inst.LD
CLK => reg32_ld_clr:inst.CLK
IR[0] => ~NO_FANOUT~
IR[1] => ~NO_FANOUT~
IR[2] => ~NO_FANOUT~
IR[3] => ~NO_FANOUT~
IR[4] => ~NO_FANOUT~
IR[5] => ~NO_FANOUT~
IR[6] => ~NO_FANOUT~
IR[7] => signext14_32:inst18.IN[12]
IR[8] => signext14_32:inst18.IN[2]
IR[9] => signext14_32:inst18.IN[3]
IR[10] => signext14_32:inst18.IN[4]
IR[11] => signext14_32:inst18.IN[5]
IR[12] => signext22_32:inst19.IN[13]
IR[13] => signext22_32:inst19.IN[14]
IR[14] => signext22_32:inst19.IN[15]
IR[15] => signext22_32:inst19.IN[16]
IR[16] => signext22_32:inst19.IN[17]
IR[17] => signext22_32:inst19.IN[18]
IR[18] => signext22_32:inst19.IN[19]
IR[19] => signext22_32:inst19.IN[20]
IR[20] => signext22_32:inst19.IN[12]
IR[20] => signext12_32:inst4.IN[0]
IR[21] => signext22_32:inst19.IN[2]
IR[21] => signext12_32:inst4.IN[1]
IR[22] => signext22_32:inst19.IN[3]
IR[22] => signext12_32:inst4.IN[2]
IR[23] => signext22_32:inst19.IN[4]
IR[23] => signext12_32:inst4.IN[3]
IR[24] => signext22_32:inst19.IN[5]
IR[24] => signext12_32:inst4.IN[4]
IR[25] => signext14_32:inst18.IN[6]
IR[25] => signext22_32:inst19.IN[6]
IR[25] => signext12_32:inst4.IN[5]
IR[26] => signext14_32:inst18.IN[7]
IR[26] => signext22_32:inst19.IN[7]
IR[26] => signext12_32:inst4.IN[6]
IR[27] => signext14_32:inst18.IN[8]
IR[27] => signext22_32:inst19.IN[8]
IR[27] => signext12_32:inst4.IN[7]
IR[28] => signext14_32:inst18.IN[9]
IR[28] => signext22_32:inst19.IN[9]
IR[28] => signext12_32:inst4.IN[8]
IR[29] => signext14_32:inst18.IN[10]
IR[29] => signext22_32:inst19.IN[10]
IR[29] => signext12_32:inst4.IN[9]
IR[30] => signext14_32:inst18.IN[11]
IR[30] => signext22_32:inst19.IN[11]
IR[30] => signext12_32:inst4.IN[10]
IR[31] => signext14_32:inst18.IN[13]
IR[31] => signext22_32:inst19.IN[21]
IR[31] => signext12_32:inst4.IN[11]
rs1[0] => add_32:inst8.A[0]
rs1[1] => add_32:inst8.A[1]
rs1[2] => add_32:inst8.A[2]
rs1[3] => add_32:inst8.A[3]
rs1[4] => add_32:inst8.A[4]
rs1[5] => add_32:inst8.A[5]
rs1[6] => add_32:inst8.A[6]
rs1[7] => add_32:inst8.A[7]
rs1[8] => add_32:inst8.A[8]
rs1[9] => add_32:inst8.A[9]
rs1[10] => add_32:inst8.A[10]
rs1[11] => add_32:inst8.A[11]
rs1[12] => add_32:inst8.A[12]
rs1[13] => add_32:inst8.A[13]
rs1[14] => add_32:inst8.A[14]
rs1[15] => add_32:inst8.A[15]
rs1[16] => add_32:inst8.A[16]
rs1[17] => add_32:inst8.A[17]
rs1[18] => add_32:inst8.A[18]
rs1[19] => add_32:inst8.A[19]
rs1[20] => add_32:inst8.A[20]
rs1[21] => add_32:inst8.A[21]
rs1[22] => add_32:inst8.A[22]
rs1[23] => add_32:inst8.A[23]
rs1[24] => add_32:inst8.A[24]
rs1[25] => add_32:inst8.A[25]
rs1[26] => add_32:inst8.A[26]
rs1[27] => add_32:inst8.A[27]
rs1[28] => add_32:inst8.A[28]
rs1[29] => add_32:inst8.A[29]
rs1[30] => add_32:inst8.A[30]
rs1[31] => add_32:inst8.A[31]
brc => inst15.IN0
BRANCH => inst15.IN1
JAL => cd4_2:inst1.D2
JALR => cd4_2:inst1.D3


|cpu|pc:inst6|reg32_ld_clr:inst
DOUT[0] <= reg16_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg16_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg16_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg16_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg16_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg16_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg16_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg16_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg16_ld_clr:inst1.DOUT[8]
DOUT[9] <= reg16_ld_clr:inst1.DOUT[9]
DOUT[10] <= reg16_ld_clr:inst1.DOUT[10]
DOUT[11] <= reg16_ld_clr:inst1.DOUT[11]
DOUT[12] <= reg16_ld_clr:inst1.DOUT[12]
DOUT[13] <= reg16_ld_clr:inst1.DOUT[13]
DOUT[14] <= reg16_ld_clr:inst1.DOUT[14]
DOUT[15] <= reg16_ld_clr:inst1.DOUT[15]
DOUT[16] <= reg16_ld_clr:inst.DOUT[0]
DOUT[17] <= reg16_ld_clr:inst.DOUT[1]
DOUT[18] <= reg16_ld_clr:inst.DOUT[2]
DOUT[19] <= reg16_ld_clr:inst.DOUT[3]
DOUT[20] <= reg16_ld_clr:inst.DOUT[4]
DOUT[21] <= reg16_ld_clr:inst.DOUT[5]
DOUT[22] <= reg16_ld_clr:inst.DOUT[6]
DOUT[23] <= reg16_ld_clr:inst.DOUT[7]
DOUT[24] <= reg16_ld_clr:inst.DOUT[8]
DOUT[25] <= reg16_ld_clr:inst.DOUT[9]
DOUT[26] <= reg16_ld_clr:inst.DOUT[10]
DOUT[27] <= reg16_ld_clr:inst.DOUT[11]
DOUT[28] <= reg16_ld_clr:inst.DOUT[12]
DOUT[29] <= reg16_ld_clr:inst.DOUT[13]
DOUT[30] <= reg16_ld_clr:inst.DOUT[14]
DOUT[31] <= reg16_ld_clr:inst.DOUT[15]
LD => reg16_ld_clr:inst.LD
LD => reg16_ld_clr:inst1.LD
CLK => reg16_ld_clr:inst.CLK
CLK => reg16_ld_clr:inst1.CLK
CLR => reg16_ld_clr:inst.CLR
CLR => reg16_ld_clr:inst1.CLR
DIN[0] => reg16_ld_clr:inst1.DIN[0]
DIN[1] => reg16_ld_clr:inst1.DIN[1]
DIN[2] => reg16_ld_clr:inst1.DIN[2]
DIN[3] => reg16_ld_clr:inst1.DIN[3]
DIN[4] => reg16_ld_clr:inst1.DIN[4]
DIN[5] => reg16_ld_clr:inst1.DIN[5]
DIN[6] => reg16_ld_clr:inst1.DIN[6]
DIN[7] => reg16_ld_clr:inst1.DIN[7]
DIN[8] => reg16_ld_clr:inst1.DIN[8]
DIN[9] => reg16_ld_clr:inst1.DIN[9]
DIN[10] => reg16_ld_clr:inst1.DIN[10]
DIN[11] => reg16_ld_clr:inst1.DIN[11]
DIN[12] => reg16_ld_clr:inst1.DIN[12]
DIN[13] => reg16_ld_clr:inst1.DIN[13]
DIN[14] => reg16_ld_clr:inst1.DIN[14]
DIN[15] => reg16_ld_clr:inst1.DIN[15]
DIN[16] => reg16_ld_clr:inst.DIN[0]
DIN[17] => reg16_ld_clr:inst.DIN[1]
DIN[18] => reg16_ld_clr:inst.DIN[2]
DIN[19] => reg16_ld_clr:inst.DIN[3]
DIN[20] => reg16_ld_clr:inst.DIN[4]
DIN[21] => reg16_ld_clr:inst.DIN[5]
DIN[22] => reg16_ld_clr:inst.DIN[6]
DIN[23] => reg16_ld_clr:inst.DIN[7]
DIN[24] => reg16_ld_clr:inst.DIN[8]
DIN[25] => reg16_ld_clr:inst.DIN[9]
DIN[26] => reg16_ld_clr:inst.DIN[10]
DIN[27] => reg16_ld_clr:inst.DIN[11]
DIN[28] => reg16_ld_clr:inst.DIN[12]
DIN[29] => reg16_ld_clr:inst.DIN[13]
DIN[30] => reg16_ld_clr:inst.DIN[14]
DIN[31] => reg16_ld_clr:inst.DIN[15]


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1
DOUT[0] <= reg8_ld_clr:inst1.DOUT[0]
DOUT[1] <= reg8_ld_clr:inst1.DOUT[1]
DOUT[2] <= reg8_ld_clr:inst1.DOUT[2]
DOUT[3] <= reg8_ld_clr:inst1.DOUT[3]
DOUT[4] <= reg8_ld_clr:inst1.DOUT[4]
DOUT[5] <= reg8_ld_clr:inst1.DOUT[5]
DOUT[6] <= reg8_ld_clr:inst1.DOUT[6]
DOUT[7] <= reg8_ld_clr:inst1.DOUT[7]
DOUT[8] <= reg8_ld_clr:inst.DOUT[0]
DOUT[9] <= reg8_ld_clr:inst.DOUT[1]
DOUT[10] <= reg8_ld_clr:inst.DOUT[2]
DOUT[11] <= reg8_ld_clr:inst.DOUT[3]
DOUT[12] <= reg8_ld_clr:inst.DOUT[4]
DOUT[13] <= reg8_ld_clr:inst.DOUT[5]
DOUT[14] <= reg8_ld_clr:inst.DOUT[6]
DOUT[15] <= reg8_ld_clr:inst.DOUT[7]
LD => reg8_ld_clr:inst1.LD
LD => reg8_ld_clr:inst.LD
CLK => reg8_ld_clr:inst1.CLK
CLK => reg8_ld_clr:inst.CLK
CLR => reg8_ld_clr:inst1.CLR
CLR => reg8_ld_clr:inst.CLR
DIN[0] => reg8_ld_clr:inst1.DIN[0]
DIN[1] => reg8_ld_clr:inst1.DIN[1]
DIN[2] => reg8_ld_clr:inst1.DIN[2]
DIN[3] => reg8_ld_clr:inst1.DIN[3]
DIN[4] => reg8_ld_clr:inst1.DIN[4]
DIN[5] => reg8_ld_clr:inst1.DIN[5]
DIN[6] => reg8_ld_clr:inst1.DIN[6]
DIN[7] => reg8_ld_clr:inst1.DIN[7]
DIN[8] => reg8_ld_clr:inst.DIN[0]
DIN[9] => reg8_ld_clr:inst.DIN[1]
DIN[10] => reg8_ld_clr:inst.DIN[2]
DIN[11] => reg8_ld_clr:inst.DIN[3]
DIN[12] => reg8_ld_clr:inst.DIN[4]
DIN[13] => reg8_ld_clr:inst.DIN[5]
DIN[14] => reg8_ld_clr:inst.DIN[6]
DIN[15] => reg8_ld_clr:inst.DIN[7]


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst1|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst
DOUT[0] <= reg1_ld_clr:inst7.DOUT
DOUT[1] <= reg1_ld_clr:inst6.DOUT
DOUT[2] <= reg1_ld_clr:inst5.DOUT
DOUT[3] <= reg1_ld_clr:inst4.DOUT
DOUT[4] <= reg1_ld_clr:inst3.DOUT
DOUT[5] <= reg1_ld_clr:inst2.DOUT
DOUT[6] <= reg1_ld_clr:inst1.DOUT
DOUT[7] <= reg1_ld_clr:inst.DOUT
DIN[0] => reg1_ld_clr:inst7.DIN
DIN[1] => reg1_ld_clr:inst6.DIN
DIN[2] => reg1_ld_clr:inst5.DIN
DIN[3] => reg1_ld_clr:inst4.DIN
DIN[4] => reg1_ld_clr:inst3.DIN
DIN[5] => reg1_ld_clr:inst2.DIN
DIN[6] => reg1_ld_clr:inst1.DIN
DIN[7] => reg1_ld_clr:inst.DIN
LD => reg1_ld_clr:inst.LD
LD => reg1_ld_clr:inst1.LD
LD => reg1_ld_clr:inst2.LD
LD => reg1_ld_clr:inst3.LD
LD => reg1_ld_clr:inst4.LD
LD => reg1_ld_clr:inst5.LD
LD => reg1_ld_clr:inst6.LD
LD => reg1_ld_clr:inst7.LD
CLK => reg1_ld_clr:inst.CLK
CLK => reg1_ld_clr:inst1.CLK
CLK => reg1_ld_clr:inst2.CLK
CLK => reg1_ld_clr:inst3.CLK
CLK => reg1_ld_clr:inst4.CLK
CLK => reg1_ld_clr:inst5.CLK
CLK => reg1_ld_clr:inst6.CLK
CLK => reg1_ld_clr:inst7.CLK
CLR => reg1_ld_clr:inst.CLR
CLR => reg1_ld_clr:inst1.CLR
CLR => reg1_ld_clr:inst2.CLR
CLR => reg1_ld_clr:inst3.CLR
CLR => reg1_ld_clr:inst4.CLR
CLR => reg1_ld_clr:inst5.CLR
CLR => reg1_ld_clr:inst6.CLR
CLR => reg1_ld_clr:inst7.CLR


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst1
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst2
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst3
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst4
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst5
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst6
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|reg32_ld_clr:inst|reg16_ld_clr:inst1|reg8_ld_clr:inst|reg1_ld_clr:inst7
DOUT <= inst8.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst9.IN0
DIN => inst6.IN0
DIN => inst.IN0
LD => inst6.IN1
LD => inst7.IN0
CLK => inst8.CLK


|cpu|pc:inst6|mx4_32b:inst9
O[0] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[1] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[2] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[3] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[4] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[5] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[6] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[7] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[8] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[9] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[10] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[11] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[12] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[13] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[14] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[15] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[16] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[17] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[18] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[19] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[20] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[21] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[22] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[23] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[24] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[25] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[26] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[27] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[28] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[29] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[30] <= O.DB_MAX_OUTPUT_PORT_TYPE
O[31] <= O.DB_MAX_OUTPUT_PORT_TYPE
I3[0] => inst5[0].DATAIN
I3[1] => inst5[1].DATAIN
I3[2] => inst5[2].DATAIN
I3[3] => inst5[3].DATAIN
I3[4] => inst5[4].DATAIN
I3[5] => inst5[5].DATAIN
I3[6] => inst5[6].DATAIN
I3[7] => inst5[7].DATAIN
I3[8] => inst5[8].DATAIN
I3[9] => inst5[9].DATAIN
I3[10] => inst5[10].DATAIN
I3[11] => inst5[11].DATAIN
I3[12] => inst5[12].DATAIN
I3[13] => inst5[13].DATAIN
I3[14] => inst5[14].DATAIN
I3[15] => inst5[15].DATAIN
I3[16] => inst5[16].DATAIN
I3[17] => inst5[17].DATAIN
I3[18] => inst5[18].DATAIN
I3[19] => inst5[19].DATAIN
I3[20] => inst5[20].DATAIN
I3[21] => inst5[21].DATAIN
I3[22] => inst5[22].DATAIN
I3[23] => inst5[23].DATAIN
I3[24] => inst5[24].DATAIN
I3[25] => inst5[25].DATAIN
I3[26] => inst5[26].DATAIN
I3[27] => inst5[27].DATAIN
I3[28] => inst5[28].DATAIN
I3[29] => inst5[29].DATAIN
I3[30] => inst5[30].DATAIN
I3[31] => inst5[31].DATAIN
S[0] => dc2_4:inst.A[0]
S[1] => dc2_4:inst.A[1]
I2[0] => inst4[0].DATAIN
I2[1] => inst4[1].DATAIN
I2[2] => inst4[2].DATAIN
I2[3] => inst4[3].DATAIN
I2[4] => inst4[4].DATAIN
I2[5] => inst4[5].DATAIN
I2[6] => inst4[6].DATAIN
I2[7] => inst4[7].DATAIN
I2[8] => inst4[8].DATAIN
I2[9] => inst4[9].DATAIN
I2[10] => inst4[10].DATAIN
I2[11] => inst4[11].DATAIN
I2[12] => inst4[12].DATAIN
I2[13] => inst4[13].DATAIN
I2[14] => inst4[14].DATAIN
I2[15] => inst4[15].DATAIN
I2[16] => inst4[16].DATAIN
I2[17] => inst4[17].DATAIN
I2[18] => inst4[18].DATAIN
I2[19] => inst4[19].DATAIN
I2[20] => inst4[20].DATAIN
I2[21] => inst4[21].DATAIN
I2[22] => inst4[22].DATAIN
I2[23] => inst4[23].DATAIN
I2[24] => inst4[24].DATAIN
I2[25] => inst4[25].DATAIN
I2[26] => inst4[26].DATAIN
I2[27] => inst4[27].DATAIN
I2[28] => inst4[28].DATAIN
I2[29] => inst4[29].DATAIN
I2[30] => inst4[30].DATAIN
I2[31] => inst4[31].DATAIN
I1[0] => inst3[0].DATAIN
I1[1] => inst3[1].DATAIN
I1[2] => inst3[2].DATAIN
I1[3] => inst3[3].DATAIN
I1[4] => inst3[4].DATAIN
I1[5] => inst3[5].DATAIN
I1[6] => inst3[6].DATAIN
I1[7] => inst3[7].DATAIN
I1[8] => inst3[8].DATAIN
I1[9] => inst3[9].DATAIN
I1[10] => inst3[10].DATAIN
I1[11] => inst3[11].DATAIN
I1[12] => inst3[12].DATAIN
I1[13] => inst3[13].DATAIN
I1[14] => inst3[14].DATAIN
I1[15] => inst3[15].DATAIN
I1[16] => inst3[16].DATAIN
I1[17] => inst3[17].DATAIN
I1[18] => inst3[18].DATAIN
I1[19] => inst3[19].DATAIN
I1[20] => inst3[20].DATAIN
I1[21] => inst3[21].DATAIN
I1[22] => inst3[22].DATAIN
I1[23] => inst3[23].DATAIN
I1[24] => inst3[24].DATAIN
I1[25] => inst3[25].DATAIN
I1[26] => inst3[26].DATAIN
I1[27] => inst3[27].DATAIN
I1[28] => inst3[28].DATAIN
I1[29] => inst3[29].DATAIN
I1[30] => inst3[30].DATAIN
I1[31] => inst3[31].DATAIN
I0[0] => inst2[0].DATAIN
I0[1] => inst2[1].DATAIN
I0[2] => inst2[2].DATAIN
I0[3] => inst2[3].DATAIN
I0[4] => inst2[4].DATAIN
I0[5] => inst2[5].DATAIN
I0[6] => inst2[6].DATAIN
I0[7] => inst2[7].DATAIN
I0[8] => inst2[8].DATAIN
I0[9] => inst2[9].DATAIN
I0[10] => inst2[10].DATAIN
I0[11] => inst2[11].DATAIN
I0[12] => inst2[12].DATAIN
I0[13] => inst2[13].DATAIN
I0[14] => inst2[14].DATAIN
I0[15] => inst2[15].DATAIN
I0[16] => inst2[16].DATAIN
I0[17] => inst2[17].DATAIN
I0[18] => inst2[18].DATAIN
I0[19] => inst2[19].DATAIN
I0[20] => inst2[20].DATAIN
I0[21] => inst2[21].DATAIN
I0[22] => inst2[22].DATAIN
I0[23] => inst2[23].DATAIN
I0[24] => inst2[24].DATAIN
I0[25] => inst2[25].DATAIN
I0[26] => inst2[26].DATAIN
I0[27] => inst2[27].DATAIN
I0[28] => inst2[28].DATAIN
I0[29] => inst2[29].DATAIN
I0[30] => inst2[30].DATAIN
I0[31] => inst2[31].DATAIN


|cpu|pc:inst6|mx4_32b:inst9|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5
Cout <= add_16:inst1.Cout
Cin => add_16:inst.Cin
A[0] => add_16:inst.A[0]
A[1] => add_16:inst.A[1]
A[2] => add_16:inst.A[2]
A[3] => add_16:inst.A[3]
A[4] => add_16:inst.A[4]
A[5] => add_16:inst.A[5]
A[6] => add_16:inst.A[6]
A[7] => add_16:inst.A[7]
A[8] => add_16:inst.A[8]
A[9] => add_16:inst.A[9]
A[10] => add_16:inst.A[10]
A[11] => add_16:inst.A[11]
A[12] => add_16:inst.A[12]
A[13] => add_16:inst.A[13]
A[14] => add_16:inst.A[14]
A[15] => add_16:inst.A[15]
A[16] => add_16:inst1.A[0]
A[17] => add_16:inst1.A[1]
A[18] => add_16:inst1.A[2]
A[19] => add_16:inst1.A[3]
A[20] => add_16:inst1.A[4]
A[21] => add_16:inst1.A[5]
A[22] => add_16:inst1.A[6]
A[23] => add_16:inst1.A[7]
A[24] => add_16:inst1.A[8]
A[25] => add_16:inst1.A[9]
A[26] => add_16:inst1.A[10]
A[27] => add_16:inst1.A[11]
A[28] => add_16:inst1.A[12]
A[29] => add_16:inst1.A[13]
A[30] => add_16:inst1.A[14]
A[31] => add_16:inst1.A[15]
B[0] => add_16:inst.B[0]
B[1] => add_16:inst.B[1]
B[2] => add_16:inst.B[2]
B[3] => add_16:inst.B[3]
B[4] => add_16:inst.B[4]
B[5] => add_16:inst.B[5]
B[6] => add_16:inst.B[6]
B[7] => add_16:inst.B[7]
B[8] => add_16:inst.B[8]
B[9] => add_16:inst.B[9]
B[10] => add_16:inst.B[10]
B[11] => add_16:inst.B[11]
B[12] => add_16:inst.B[12]
B[13] => add_16:inst.B[13]
B[14] => add_16:inst.B[14]
B[15] => add_16:inst.B[15]
B[16] => add_16:inst1.B[0]
B[17] => add_16:inst1.B[1]
B[18] => add_16:inst1.B[2]
B[19] => add_16:inst1.B[3]
B[20] => add_16:inst1.B[4]
B[21] => add_16:inst1.B[5]
B[22] => add_16:inst1.B[6]
B[23] => add_16:inst1.B[7]
B[24] => add_16:inst1.B[8]
B[25] => add_16:inst1.B[9]
B[26] => add_16:inst1.B[10]
B[27] => add_16:inst1.B[11]
B[28] => add_16:inst1.B[12]
B[29] => add_16:inst1.B[13]
B[30] => add_16:inst1.B[14]
B[31] => add_16:inst1.B[15]
S[0] <= add_16:inst.S[0]
S[1] <= add_16:inst.S[1]
S[2] <= add_16:inst.S[2]
S[3] <= add_16:inst.S[3]
S[4] <= add_16:inst.S[4]
S[5] <= add_16:inst.S[5]
S[6] <= add_16:inst.S[6]
S[7] <= add_16:inst.S[7]
S[8] <= add_16:inst.S[8]
S[9] <= add_16:inst.S[9]
S[10] <= add_16:inst.S[10]
S[11] <= add_16:inst.S[11]
S[12] <= add_16:inst.S[12]
S[13] <= add_16:inst.S[13]
S[14] <= add_16:inst.S[14]
S[15] <= add_16:inst.S[15]
S[16] <= add_16:inst1.S[0]
S[17] <= add_16:inst1.S[1]
S[18] <= add_16:inst1.S[2]
S[19] <= add_16:inst1.S[3]
S[20] <= add_16:inst1.S[4]
S[21] <= add_16:inst1.S[5]
S[22] <= add_16:inst1.S[6]
S[23] <= add_16:inst1.S[7]
S[24] <= add_16:inst1.S[8]
S[25] <= add_16:inst1.S[9]
S[26] <= add_16:inst1.S[10]
S[27] <= add_16:inst1.S[11]
S[28] <= add_16:inst1.S[12]
S[29] <= add_16:inst1.S[13]
S[30] <= add_16:inst1.S[14]
S[31] <= add_16:inst1.S[15]


|cpu|pc:inst6|add_32:inst5|add_16:inst1
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst1|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst5|add_16:inst|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|pcinc32:inst10
pcinc[0] <= <GND>
pcinc[1] <= <GND>
pcinc[2] <= <VCC>
pcinc[3] <= <GND>
pcinc[4] <= <GND>
pcinc[5] <= <GND>
pcinc[6] <= <GND>
pcinc[7] <= <GND>
pcinc[8] <= <GND>
pcinc[9] <= <GND>
pcinc[10] <= <GND>
pcinc[11] <= <GND>
pcinc[12] <= <GND>
pcinc[13] <= <GND>
pcinc[14] <= <GND>
pcinc[15] <= <GND>
pcinc[16] <= <GND>
pcinc[17] <= <GND>
pcinc[18] <= <GND>
pcinc[19] <= <GND>
pcinc[20] <= <GND>
pcinc[21] <= <GND>
pcinc[22] <= <GND>
pcinc[23] <= <GND>
pcinc[24] <= <GND>
pcinc[25] <= <GND>
pcinc[26] <= <GND>
pcinc[27] <= <GND>
pcinc[28] <= <GND>
pcinc[29] <= <GND>
pcinc[30] <= <GND>
pcinc[31] <= <GND>


|cpu|pc:inst6|add_32:inst6
Cout <= add_16:inst1.Cout
Cin => add_16:inst.Cin
A[0] => add_16:inst.A[0]
A[1] => add_16:inst.A[1]
A[2] => add_16:inst.A[2]
A[3] => add_16:inst.A[3]
A[4] => add_16:inst.A[4]
A[5] => add_16:inst.A[5]
A[6] => add_16:inst.A[6]
A[7] => add_16:inst.A[7]
A[8] => add_16:inst.A[8]
A[9] => add_16:inst.A[9]
A[10] => add_16:inst.A[10]
A[11] => add_16:inst.A[11]
A[12] => add_16:inst.A[12]
A[13] => add_16:inst.A[13]
A[14] => add_16:inst.A[14]
A[15] => add_16:inst.A[15]
A[16] => add_16:inst1.A[0]
A[17] => add_16:inst1.A[1]
A[18] => add_16:inst1.A[2]
A[19] => add_16:inst1.A[3]
A[20] => add_16:inst1.A[4]
A[21] => add_16:inst1.A[5]
A[22] => add_16:inst1.A[6]
A[23] => add_16:inst1.A[7]
A[24] => add_16:inst1.A[8]
A[25] => add_16:inst1.A[9]
A[26] => add_16:inst1.A[10]
A[27] => add_16:inst1.A[11]
A[28] => add_16:inst1.A[12]
A[29] => add_16:inst1.A[13]
A[30] => add_16:inst1.A[14]
A[31] => add_16:inst1.A[15]
B[0] => add_16:inst.B[0]
B[1] => add_16:inst.B[1]
B[2] => add_16:inst.B[2]
B[3] => add_16:inst.B[3]
B[4] => add_16:inst.B[4]
B[5] => add_16:inst.B[5]
B[6] => add_16:inst.B[6]
B[7] => add_16:inst.B[7]
B[8] => add_16:inst.B[8]
B[9] => add_16:inst.B[9]
B[10] => add_16:inst.B[10]
B[11] => add_16:inst.B[11]
B[12] => add_16:inst.B[12]
B[13] => add_16:inst.B[13]
B[14] => add_16:inst.B[14]
B[15] => add_16:inst.B[15]
B[16] => add_16:inst1.B[0]
B[17] => add_16:inst1.B[1]
B[18] => add_16:inst1.B[2]
B[19] => add_16:inst1.B[3]
B[20] => add_16:inst1.B[4]
B[21] => add_16:inst1.B[5]
B[22] => add_16:inst1.B[6]
B[23] => add_16:inst1.B[7]
B[24] => add_16:inst1.B[8]
B[25] => add_16:inst1.B[9]
B[26] => add_16:inst1.B[10]
B[27] => add_16:inst1.B[11]
B[28] => add_16:inst1.B[12]
B[29] => add_16:inst1.B[13]
B[30] => add_16:inst1.B[14]
B[31] => add_16:inst1.B[15]
S[0] <= add_16:inst.S[0]
S[1] <= add_16:inst.S[1]
S[2] <= add_16:inst.S[2]
S[3] <= add_16:inst.S[3]
S[4] <= add_16:inst.S[4]
S[5] <= add_16:inst.S[5]
S[6] <= add_16:inst.S[6]
S[7] <= add_16:inst.S[7]
S[8] <= add_16:inst.S[8]
S[9] <= add_16:inst.S[9]
S[10] <= add_16:inst.S[10]
S[11] <= add_16:inst.S[11]
S[12] <= add_16:inst.S[12]
S[13] <= add_16:inst.S[13]
S[14] <= add_16:inst.S[14]
S[15] <= add_16:inst.S[15]
S[16] <= add_16:inst1.S[0]
S[17] <= add_16:inst1.S[1]
S[18] <= add_16:inst1.S[2]
S[19] <= add_16:inst1.S[3]
S[20] <= add_16:inst1.S[4]
S[21] <= add_16:inst1.S[5]
S[22] <= add_16:inst1.S[6]
S[23] <= add_16:inst1.S[7]
S[24] <= add_16:inst1.S[8]
S[25] <= add_16:inst1.S[9]
S[26] <= add_16:inst1.S[10]
S[27] <= add_16:inst1.S[11]
S[28] <= add_16:inst1.S[12]
S[29] <= add_16:inst1.S[13]
S[30] <= add_16:inst1.S[14]
S[31] <= add_16:inst1.S[15]


|cpu|pc:inst6|add_32:inst6|add_16:inst1
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst1|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst6|add_16:inst|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|signext14_32:inst18
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[12].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[17] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[18] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[19] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[20] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[21] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[22] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[23] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[24] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[25] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[26] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[27] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[28] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[29] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[30] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[31] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[11].DATAIN
IN[12] => OUT[12].DATAIN
IN[13] => OUT[31].DATAIN
IN[13] => OUT[30].DATAIN
IN[13] => OUT[29].DATAIN
IN[13] => OUT[28].DATAIN
IN[13] => OUT[27].DATAIN
IN[13] => OUT[26].DATAIN
IN[13] => OUT[25].DATAIN
IN[13] => OUT[24].DATAIN
IN[13] => OUT[23].DATAIN
IN[13] => OUT[22].DATAIN
IN[13] => OUT[21].DATAIN
IN[13] => OUT[20].DATAIN
IN[13] => OUT[19].DATAIN
IN[13] => OUT[18].DATAIN
IN[13] => OUT[17].DATAIN
IN[13] => OUT[16].DATAIN
IN[13] => OUT[15].DATAIN
IN[13] => OUT[14].DATAIN
IN[13] => OUT[13].DATAIN


|cpu|pc:inst6|add_32:inst7
Cout <= add_16:inst1.Cout
Cin => add_16:inst.Cin
A[0] => add_16:inst.A[0]
A[1] => add_16:inst.A[1]
A[2] => add_16:inst.A[2]
A[3] => add_16:inst.A[3]
A[4] => add_16:inst.A[4]
A[5] => add_16:inst.A[5]
A[6] => add_16:inst.A[6]
A[7] => add_16:inst.A[7]
A[8] => add_16:inst.A[8]
A[9] => add_16:inst.A[9]
A[10] => add_16:inst.A[10]
A[11] => add_16:inst.A[11]
A[12] => add_16:inst.A[12]
A[13] => add_16:inst.A[13]
A[14] => add_16:inst.A[14]
A[15] => add_16:inst.A[15]
A[16] => add_16:inst1.A[0]
A[17] => add_16:inst1.A[1]
A[18] => add_16:inst1.A[2]
A[19] => add_16:inst1.A[3]
A[20] => add_16:inst1.A[4]
A[21] => add_16:inst1.A[5]
A[22] => add_16:inst1.A[6]
A[23] => add_16:inst1.A[7]
A[24] => add_16:inst1.A[8]
A[25] => add_16:inst1.A[9]
A[26] => add_16:inst1.A[10]
A[27] => add_16:inst1.A[11]
A[28] => add_16:inst1.A[12]
A[29] => add_16:inst1.A[13]
A[30] => add_16:inst1.A[14]
A[31] => add_16:inst1.A[15]
B[0] => add_16:inst.B[0]
B[1] => add_16:inst.B[1]
B[2] => add_16:inst.B[2]
B[3] => add_16:inst.B[3]
B[4] => add_16:inst.B[4]
B[5] => add_16:inst.B[5]
B[6] => add_16:inst.B[6]
B[7] => add_16:inst.B[7]
B[8] => add_16:inst.B[8]
B[9] => add_16:inst.B[9]
B[10] => add_16:inst.B[10]
B[11] => add_16:inst.B[11]
B[12] => add_16:inst.B[12]
B[13] => add_16:inst.B[13]
B[14] => add_16:inst.B[14]
B[15] => add_16:inst.B[15]
B[16] => add_16:inst1.B[0]
B[17] => add_16:inst1.B[1]
B[18] => add_16:inst1.B[2]
B[19] => add_16:inst1.B[3]
B[20] => add_16:inst1.B[4]
B[21] => add_16:inst1.B[5]
B[22] => add_16:inst1.B[6]
B[23] => add_16:inst1.B[7]
B[24] => add_16:inst1.B[8]
B[25] => add_16:inst1.B[9]
B[26] => add_16:inst1.B[10]
B[27] => add_16:inst1.B[11]
B[28] => add_16:inst1.B[12]
B[29] => add_16:inst1.B[13]
B[30] => add_16:inst1.B[14]
B[31] => add_16:inst1.B[15]
S[0] <= add_16:inst.S[0]
S[1] <= add_16:inst.S[1]
S[2] <= add_16:inst.S[2]
S[3] <= add_16:inst.S[3]
S[4] <= add_16:inst.S[4]
S[5] <= add_16:inst.S[5]
S[6] <= add_16:inst.S[6]
S[7] <= add_16:inst.S[7]
S[8] <= add_16:inst.S[8]
S[9] <= add_16:inst.S[9]
S[10] <= add_16:inst.S[10]
S[11] <= add_16:inst.S[11]
S[12] <= add_16:inst.S[12]
S[13] <= add_16:inst.S[13]
S[14] <= add_16:inst.S[14]
S[15] <= add_16:inst.S[15]
S[16] <= add_16:inst1.S[0]
S[17] <= add_16:inst1.S[1]
S[18] <= add_16:inst1.S[2]
S[19] <= add_16:inst1.S[3]
S[20] <= add_16:inst1.S[4]
S[21] <= add_16:inst1.S[5]
S[22] <= add_16:inst1.S[6]
S[23] <= add_16:inst1.S[7]
S[24] <= add_16:inst1.S[8]
S[25] <= add_16:inst1.S[9]
S[26] <= add_16:inst1.S[10]
S[27] <= add_16:inst1.S[11]
S[28] <= add_16:inst1.S[12]
S[29] <= add_16:inst1.S[13]
S[30] <= add_16:inst1.S[14]
S[31] <= add_16:inst1.S[15]


|cpu|pc:inst6|add_32:inst7|add_16:inst1
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst1|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst7|add_16:inst|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|signext22_32:inst19
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[12].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[13].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[14].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[15].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= IN[16].DB_MAX_OUTPUT_PORT_TYPE
OUT[17] <= IN[17].DB_MAX_OUTPUT_PORT_TYPE
OUT[18] <= IN[18].DB_MAX_OUTPUT_PORT_TYPE
OUT[19] <= IN[19].DB_MAX_OUTPUT_PORT_TYPE
OUT[20] <= IN[20].DB_MAX_OUTPUT_PORT_TYPE
OUT[21] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[22] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[23] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[24] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[25] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[26] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[27] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[28] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[29] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[30] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
OUT[31] <= IN[21].DB_MAX_OUTPUT_PORT_TYPE
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[11].DATAIN
IN[12] => OUT[12].DATAIN
IN[13] => OUT[13].DATAIN
IN[14] => OUT[14].DATAIN
IN[15] => OUT[15].DATAIN
IN[16] => OUT[16].DATAIN
IN[17] => OUT[17].DATAIN
IN[18] => OUT[18].DATAIN
IN[19] => OUT[19].DATAIN
IN[20] => OUT[20].DATAIN
IN[21] => OUT[31].DATAIN
IN[21] => OUT[30].DATAIN
IN[21] => OUT[29].DATAIN
IN[21] => OUT[28].DATAIN
IN[21] => OUT[27].DATAIN
IN[21] => OUT[26].DATAIN
IN[21] => OUT[25].DATAIN
IN[21] => OUT[24].DATAIN
IN[21] => OUT[23].DATAIN
IN[21] => OUT[22].DATAIN
IN[21] => OUT[21].DATAIN


|cpu|pc:inst6|add_32:inst8
Cout <= add_16:inst1.Cout
Cin => add_16:inst.Cin
A[0] => add_16:inst.A[0]
A[1] => add_16:inst.A[1]
A[2] => add_16:inst.A[2]
A[3] => add_16:inst.A[3]
A[4] => add_16:inst.A[4]
A[5] => add_16:inst.A[5]
A[6] => add_16:inst.A[6]
A[7] => add_16:inst.A[7]
A[8] => add_16:inst.A[8]
A[9] => add_16:inst.A[9]
A[10] => add_16:inst.A[10]
A[11] => add_16:inst.A[11]
A[12] => add_16:inst.A[12]
A[13] => add_16:inst.A[13]
A[14] => add_16:inst.A[14]
A[15] => add_16:inst.A[15]
A[16] => add_16:inst1.A[0]
A[17] => add_16:inst1.A[1]
A[18] => add_16:inst1.A[2]
A[19] => add_16:inst1.A[3]
A[20] => add_16:inst1.A[4]
A[21] => add_16:inst1.A[5]
A[22] => add_16:inst1.A[6]
A[23] => add_16:inst1.A[7]
A[24] => add_16:inst1.A[8]
A[25] => add_16:inst1.A[9]
A[26] => add_16:inst1.A[10]
A[27] => add_16:inst1.A[11]
A[28] => add_16:inst1.A[12]
A[29] => add_16:inst1.A[13]
A[30] => add_16:inst1.A[14]
A[31] => add_16:inst1.A[15]
B[0] => add_16:inst.B[0]
B[1] => add_16:inst.B[1]
B[2] => add_16:inst.B[2]
B[3] => add_16:inst.B[3]
B[4] => add_16:inst.B[4]
B[5] => add_16:inst.B[5]
B[6] => add_16:inst.B[6]
B[7] => add_16:inst.B[7]
B[8] => add_16:inst.B[8]
B[9] => add_16:inst.B[9]
B[10] => add_16:inst.B[10]
B[11] => add_16:inst.B[11]
B[12] => add_16:inst.B[12]
B[13] => add_16:inst.B[13]
B[14] => add_16:inst.B[14]
B[15] => add_16:inst.B[15]
B[16] => add_16:inst1.B[0]
B[17] => add_16:inst1.B[1]
B[18] => add_16:inst1.B[2]
B[19] => add_16:inst1.B[3]
B[20] => add_16:inst1.B[4]
B[21] => add_16:inst1.B[5]
B[22] => add_16:inst1.B[6]
B[23] => add_16:inst1.B[7]
B[24] => add_16:inst1.B[8]
B[25] => add_16:inst1.B[9]
B[26] => add_16:inst1.B[10]
B[27] => add_16:inst1.B[11]
B[28] => add_16:inst1.B[12]
B[29] => add_16:inst1.B[13]
B[30] => add_16:inst1.B[14]
B[31] => add_16:inst1.B[15]
S[0] <= add_16:inst.S[0]
S[1] <= add_16:inst.S[1]
S[2] <= add_16:inst.S[2]
S[3] <= add_16:inst.S[3]
S[4] <= add_16:inst.S[4]
S[5] <= add_16:inst.S[5]
S[6] <= add_16:inst.S[6]
S[7] <= add_16:inst.S[7]
S[8] <= add_16:inst.S[8]
S[9] <= add_16:inst.S[9]
S[10] <= add_16:inst.S[10]
S[11] <= add_16:inst.S[11]
S[12] <= add_16:inst.S[12]
S[13] <= add_16:inst.S[13]
S[14] <= add_16:inst.S[14]
S[15] <= add_16:inst.S[15]
S[16] <= add_16:inst1.S[0]
S[17] <= add_16:inst1.S[1]
S[18] <= add_16:inst1.S[2]
S[19] <= add_16:inst1.S[3]
S[20] <= add_16:inst1.S[4]
S[21] <= add_16:inst1.S[5]
S[22] <= add_16:inst1.S[6]
S[23] <= add_16:inst1.S[7]
S[24] <= add_16:inst1.S[8]
S[25] <= add_16:inst1.S[9]
S[26] <= add_16:inst1.S[10]
S[27] <= add_16:inst1.S[11]
S[28] <= add_16:inst1.S[12]
S[29] <= add_16:inst1.S[13]
S[30] <= add_16:inst1.S[14]
S[31] <= add_16:inst1.S[15]


|cpu|pc:inst6|add_32:inst8|add_16:inst1
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst1|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst
Cout <= add_8:inst1.Cout
Cin => add_8:inst.Cin
A[0] => add_8:inst.A[0]
A[1] => add_8:inst.A[1]
A[2] => add_8:inst.A[2]
A[3] => add_8:inst.A[3]
A[4] => add_8:inst.A[4]
A[5] => add_8:inst.A[5]
A[6] => add_8:inst.A[6]
A[7] => add_8:inst.A[7]
A[8] => add_8:inst1.A[0]
A[9] => add_8:inst1.A[1]
A[10] => add_8:inst1.A[2]
A[11] => add_8:inst1.A[3]
A[12] => add_8:inst1.A[4]
A[13] => add_8:inst1.A[5]
A[14] => add_8:inst1.A[6]
A[15] => add_8:inst1.A[7]
B[0] => add_8:inst.B[0]
B[1] => add_8:inst.B[1]
B[2] => add_8:inst.B[2]
B[3] => add_8:inst.B[3]
B[4] => add_8:inst.B[4]
B[5] => add_8:inst.B[5]
B[6] => add_8:inst.B[6]
B[7] => add_8:inst.B[7]
B[8] => add_8:inst1.B[0]
B[9] => add_8:inst1.B[1]
B[10] => add_8:inst1.B[2]
B[11] => add_8:inst1.B[3]
B[12] => add_8:inst1.B[4]
B[13] => add_8:inst1.B[5]
B[14] => add_8:inst1.B[6]
B[15] => add_8:inst1.B[7]
S[0] <= add_8:inst.S[0]
S[1] <= add_8:inst.S[1]
S[2] <= add_8:inst.S[2]
S[3] <= add_8:inst.S[3]
S[4] <= add_8:inst.S[4]
S[5] <= add_8:inst.S[5]
S[6] <= add_8:inst.S[6]
S[7] <= add_8:inst.S[7]
S[8] <= add_8:inst1.S[0]
S[9] <= add_8:inst1.S[1]
S[10] <= add_8:inst1.S[2]
S[11] <= add_8:inst1.S[3]
S[12] <= add_8:inst1.S[4]
S[13] <= add_8:inst1.S[5]
S[14] <= add_8:inst1.S[6]
S[15] <= add_8:inst1.S[7]


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst1|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst
Cout <= add_1:inst9.Cout
A[0] => add_1:inst.A
A[1] => add_1:inst1.A
A[2] => add_1:inst2.A
A[3] => add_1:inst4.A
A[4] => add_1:inst5.A
A[5] => add_1:inst6.A
A[6] => add_1:inst7.A
A[7] => add_1:inst9.A
B[0] => add_1:inst.B
B[1] => add_1:inst1.B
B[2] => add_1:inst2.B
B[3] => add_1:inst4.B
B[4] => add_1:inst5.B
B[5] => add_1:inst6.B
B[6] => add_1:inst7.B
B[7] => add_1:inst9.B
Cin => add_1:inst.Cin
S[0] <= add_1:inst.S
S[1] <= add_1:inst1.S
S[2] <= add_1:inst2.S
S[3] <= add_1:inst4.S
S[4] <= add_1:inst5.S
S[5] <= add_1:inst6.S
S[6] <= add_1:inst7.S
S[7] <= add_1:inst9.S


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst9
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst7
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst6
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst5
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst4
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst2
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst1
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|add_32:inst8|add_16:inst|add_8:inst|add_1:inst
Cout <= inst5.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
A => inst.IN0
B => inst4.IN1
B => inst.IN1
Cin => inst3.IN1
Cin => inst2.IN1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pc:inst6|signext12_32:inst4
OUT[0] <= IN[0].DB_MAX_OUTPUT_PORT_TYPE
OUT[1] <= IN[1].DB_MAX_OUTPUT_PORT_TYPE
OUT[2] <= IN[2].DB_MAX_OUTPUT_PORT_TYPE
OUT[3] <= IN[3].DB_MAX_OUTPUT_PORT_TYPE
OUT[4] <= IN[4].DB_MAX_OUTPUT_PORT_TYPE
OUT[5] <= IN[5].DB_MAX_OUTPUT_PORT_TYPE
OUT[6] <= IN[6].DB_MAX_OUTPUT_PORT_TYPE
OUT[7] <= IN[7].DB_MAX_OUTPUT_PORT_TYPE
OUT[8] <= IN[8].DB_MAX_OUTPUT_PORT_TYPE
OUT[9] <= IN[9].DB_MAX_OUTPUT_PORT_TYPE
OUT[10] <= IN[10].DB_MAX_OUTPUT_PORT_TYPE
OUT[11] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[12] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[13] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[14] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[15] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[16] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[17] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[18] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[19] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[20] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[21] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[22] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[23] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[24] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[25] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[26] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[27] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[28] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[29] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[30] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
OUT[31] <= IN[11].DB_MAX_OUTPUT_PORT_TYPE
IN[0] => OUT[0].DATAIN
IN[1] => OUT[1].DATAIN
IN[2] => OUT[2].DATAIN
IN[3] => OUT[3].DATAIN
IN[4] => OUT[4].DATAIN
IN[5] => OUT[5].DATAIN
IN[6] => OUT[6].DATAIN
IN[7] => OUT[7].DATAIN
IN[8] => OUT[8].DATAIN
IN[9] => OUT[9].DATAIN
IN[10] => OUT[10].DATAIN
IN[11] => OUT[31].DATAIN
IN[11] => OUT[30].DATAIN
IN[11] => OUT[29].DATAIN
IN[11] => OUT[28].DATAIN
IN[11] => OUT[27].DATAIN
IN[11] => OUT[26].DATAIN
IN[11] => OUT[25].DATAIN
IN[11] => OUT[24].DATAIN
IN[11] => OUT[23].DATAIN
IN[11] => OUT[22].DATAIN
IN[11] => OUT[21].DATAIN
IN[11] => OUT[20].DATAIN
IN[11] => OUT[19].DATAIN
IN[11] => OUT[18].DATAIN
IN[11] => OUT[17].DATAIN
IN[11] => OUT[16].DATAIN
IN[11] => OUT[15].DATAIN
IN[11] => OUT[14].DATAIN
IN[11] => OUT[13].DATAIN
IN[11] => OUT[12].DATAIN
IN[11] => OUT[11].DATAIN


|cpu|pc:inst6|true32:inst13
true[0] <= <VCC>
true[1] <= <GND>
true[2] <= <GND>
true[3] <= <GND>
true[4] <= <GND>
true[5] <= <GND>
true[6] <= <GND>
true[7] <= <GND>
true[8] <= <GND>
true[9] <= <GND>
true[10] <= <GND>
true[11] <= <GND>
true[12] <= <GND>
true[13] <= <GND>
true[14] <= <GND>
true[15] <= <GND>
true[16] <= <GND>
true[17] <= <GND>
true[18] <= <GND>
true[19] <= <GND>
true[20] <= <GND>
true[21] <= <GND>
true[22] <= <GND>
true[23] <= <GND>
true[24] <= <GND>
true[25] <= <GND>
true[26] <= <GND>
true[27] <= <GND>
true[28] <= <GND>
true[29] <= <GND>
true[30] <= <GND>
true[31] <= <GND>


|cpu|pc:inst6|cd4_2:inst1
V <= inst5.DB_MAX_OUTPUT_PORT_TYPE
D3 => inst5.IN0
D3 => inst4.IN0
D3 => inst2.IN1
D3 => inst.IN1
D1 => inst5.IN1
D1 => inst3.IN0
D0 => inst5.IN2
D2 => inst5.IN3
D2 => inst2.IN0
D2 => inst.IN0
Q[0] <= inst4.DB_MAX_OUTPUT_PORT_TYPE
Q[1] <= inst.DB_MAX_OUTPUT_PORT_TYPE


|cpu|branch_alu:inst
brc <= mx8_1b:inst3.O
A[0] => cmp32s:inst2.A[0]
A[0] => cmp32:inst.A[0]
A[1] => cmp32s:inst2.A[1]
A[1] => cmp32:inst.A[1]
A[2] => cmp32s:inst2.A[2]
A[2] => cmp32:inst.A[2]
A[3] => cmp32s:inst2.A[3]
A[3] => cmp32:inst.A[3]
A[4] => cmp32s:inst2.A[4]
A[4] => cmp32:inst.A[4]
A[5] => cmp32s:inst2.A[5]
A[5] => cmp32:inst.A[5]
A[6] => cmp32s:inst2.A[6]
A[6] => cmp32:inst.A[6]
A[7] => cmp32s:inst2.A[7]
A[7] => cmp32:inst.A[7]
A[8] => cmp32s:inst2.A[8]
A[8] => cmp32:inst.A[8]
A[9] => cmp32s:inst2.A[9]
A[9] => cmp32:inst.A[9]
A[10] => cmp32s:inst2.A[10]
A[10] => cmp32:inst.A[10]
A[11] => cmp32s:inst2.A[11]
A[11] => cmp32:inst.A[11]
A[12] => cmp32s:inst2.A[12]
A[12] => cmp32:inst.A[12]
A[13] => cmp32s:inst2.A[13]
A[13] => cmp32:inst.A[13]
A[14] => cmp32s:inst2.A[14]
A[14] => cmp32:inst.A[14]
A[15] => cmp32s:inst2.A[15]
A[15] => cmp32:inst.A[15]
A[16] => cmp32s:inst2.A[16]
A[16] => cmp32:inst.A[16]
A[17] => cmp32s:inst2.A[17]
A[17] => cmp32:inst.A[17]
A[18] => cmp32s:inst2.A[18]
A[18] => cmp32:inst.A[18]
A[19] => cmp32s:inst2.A[19]
A[19] => cmp32:inst.A[19]
A[20] => cmp32s:inst2.A[20]
A[20] => cmp32:inst.A[20]
A[21] => cmp32s:inst2.A[21]
A[21] => cmp32:inst.A[21]
A[22] => cmp32s:inst2.A[22]
A[22] => cmp32:inst.A[22]
A[23] => cmp32s:inst2.A[23]
A[23] => cmp32:inst.A[23]
A[24] => cmp32s:inst2.A[24]
A[24] => cmp32:inst.A[24]
A[25] => cmp32s:inst2.A[25]
A[25] => cmp32:inst.A[25]
A[26] => cmp32s:inst2.A[26]
A[26] => cmp32:inst.A[26]
A[27] => cmp32s:inst2.A[27]
A[27] => cmp32:inst.A[27]
A[28] => cmp32s:inst2.A[28]
A[28] => cmp32:inst.A[28]
A[29] => cmp32s:inst2.A[29]
A[29] => cmp32:inst.A[29]
A[30] => cmp32s:inst2.A[30]
A[30] => cmp32:inst.A[30]
A[31] => cmp32s:inst2.A[31]
A[31] => cmp32:inst.A[31]
B[0] => cmp32s:inst2.B[0]
B[0] => cmp32:inst.B[0]
B[1] => cmp32s:inst2.B[1]
B[1] => cmp32:inst.B[1]
B[2] => cmp32s:inst2.B[2]
B[2] => cmp32:inst.B[2]
B[3] => cmp32s:inst2.B[3]
B[3] => cmp32:inst.B[3]
B[4] => cmp32s:inst2.B[4]
B[4] => cmp32:inst.B[4]
B[5] => cmp32s:inst2.B[5]
B[5] => cmp32:inst.B[5]
B[6] => cmp32s:inst2.B[6]
B[6] => cmp32:inst.B[6]
B[7] => cmp32s:inst2.B[7]
B[7] => cmp32:inst.B[7]
B[8] => cmp32s:inst2.B[8]
B[8] => cmp32:inst.B[8]
B[9] => cmp32s:inst2.B[9]
B[9] => cmp32:inst.B[9]
B[10] => cmp32s:inst2.B[10]
B[10] => cmp32:inst.B[10]
B[11] => cmp32s:inst2.B[11]
B[11] => cmp32:inst.B[11]
B[12] => cmp32s:inst2.B[12]
B[12] => cmp32:inst.B[12]
B[13] => cmp32s:inst2.B[13]
B[13] => cmp32:inst.B[13]
B[14] => cmp32s:inst2.B[14]
B[14] => cmp32:inst.B[14]
B[15] => cmp32s:inst2.B[15]
B[15] => cmp32:inst.B[15]
B[16] => cmp32s:inst2.B[16]
B[16] => cmp32:inst.B[16]
B[17] => cmp32s:inst2.B[17]
B[17] => cmp32:inst.B[17]
B[18] => cmp32s:inst2.B[18]
B[18] => cmp32:inst.B[18]
B[19] => cmp32s:inst2.B[19]
B[19] => cmp32:inst.B[19]
B[20] => cmp32s:inst2.B[20]
B[20] => cmp32:inst.B[20]
B[21] => cmp32s:inst2.B[21]
B[21] => cmp32:inst.B[21]
B[22] => cmp32s:inst2.B[22]
B[22] => cmp32:inst.B[22]
B[23] => cmp32s:inst2.B[23]
B[23] => cmp32:inst.B[23]
B[24] => cmp32s:inst2.B[24]
B[24] => cmp32:inst.B[24]
B[25] => cmp32s:inst2.B[25]
B[25] => cmp32:inst.B[25]
B[26] => cmp32s:inst2.B[26]
B[26] => cmp32:inst.B[26]
B[27] => cmp32s:inst2.B[27]
B[27] => cmp32:inst.B[27]
B[28] => cmp32s:inst2.B[28]
B[28] => cmp32:inst.B[28]
B[29] => cmp32s:inst2.B[29]
B[29] => cmp32:inst.B[29]
B[30] => cmp32s:inst2.B[30]
B[30] => cmp32:inst.B[30]
B[31] => cmp32s:inst2.B[31]
B[31] => cmp32:inst.B[31]
func3[0] => mx8_1b:inst3.S[0]
func3[1] => mx8_1b:inst3.S[1]
func3[2] => mx8_1b:inst3.S[2]


|cpu|branch_alu:inst|mx8_1b:inst3
O <= O.DB_MAX_OUTPUT_PORT_TYPE
I6 => inst8.DATAIN
S[0] => dc3_8:inst.A[0]
S[1] => dc3_8:inst.A[1]
S[2] => dc3_8:inst.A[2]
I5 => inst7.DATAIN
I4 => inst6.DATAIN
I3 => inst5.DATAIN
I2 => inst4.DATAIN
I1 => inst3.DATAIN
I0 => inst2.DATAIN
I7 => inst9.DATAIN


|cpu|branch_alu:inst|mx8_1b:inst3|dc3_8:inst
D0 <= dc2_4:inst.D0
A[0] => dc2_4:inst.A[0]
A[0] => dc2_4:inst1.A[0]
A[1] => dc2_4:inst.A[1]
A[1] => dc2_4:inst1.A[1]
A[2] => inst2.IN0
A[2] => inst4.IN0
E => inst3.IN1
E => inst4.IN1
D1 <= dc2_4:inst.D1
D2 <= dc2_4:inst.D2
D3 <= dc2_4:inst.D3
D4 <= dc2_4:inst1.D0
D5 <= dc2_4:inst1.D1
D6 <= dc2_4:inst1.D2
D7 <= dc2_4:inst1.D3


|cpu|branch_alu:inst|mx8_1b:inst3|dc3_8:inst|dc2_4:inst
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|branch_alu:inst|mx8_1b:inst3|dc3_8:inst|dc2_4:inst1
D1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
A[0] => inst1.IN1
A[0] => inst5.IN0
A[0] => inst3.IN1
A[1] => inst4.IN0
A[1] => inst2.IN1
A[1] => inst3.IN0
E => inst1.IN2
E => inst.IN2
E => inst2.IN2
E => inst3.IN2
D0 <= inst.DB_MAX_OUTPUT_PORT_TYPE
D2 <= inst2.DB_MAX_OUTPUT_PORT_TYPE
D3 <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|cpu|branch_alu:inst|cmp32s:inst2
E <= cmp32:inst.E1
A[0] => cmp32:inst.A[0]
A[1] => cmp32:inst.A[1]
A[2] => cmp32:inst.A[2]
A[3] => cmp32:inst.A[3]
A[4] => cmp32:inst.A[4]
A[5] => cmp32:inst.A[5]
A[6] => cmp32:inst.A[6]
A[7] => cmp32:inst.A[7]
A[8] => cmp32:inst.A[8]
A[9] => cmp32:inst.A[9]
A[10] => cmp32:inst.A[10]
A[11] => cmp32:inst.A[11]
A[12] => cmp32:inst.A[12]
A[13] => cmp32:inst.A[13]
A[14] => cmp32:inst.A[14]
A[15] => cmp32:inst.A[15]
A[16] => cmp32:inst.A[16]
A[17] => cmp32:inst.A[17]
A[18] => cmp32:inst.A[18]
A[19] => cmp32:inst.A[19]
A[20] => cmp32:inst.A[20]
A[21] => cmp32:inst.A[21]
A[22] => cmp32:inst.A[22]
A[23] => cmp32:inst.A[23]
A[24] => cmp32:inst.A[24]
A[25] => cmp32:inst.A[25]
A[26] => cmp32:inst.A[26]
A[27] => cmp32:inst.A[27]
A[28] => cmp32:inst.A[28]
A[29] => cmp32:inst.A[29]
A[30] => cmp32:inst.A[30]
A[31] => inst8.IN0
A[31] => inst1.IN0
B[0] => cmp32:inst.B[0]
B[1] => cmp32:inst.B[1]
B[2] => cmp32:inst.B[2]
B[3] => cmp32:inst.B[3]
B[4] => cmp32:inst.B[4]
B[5] => cmp32:inst.B[5]
B[6] => cmp32:inst.B[6]
B[7] => cmp32:inst.B[7]
B[8] => cmp32:inst.B[8]
B[9] => cmp32:inst.B[9]
B[10] => cmp32:inst.B[10]
B[11] => cmp32:inst.B[11]
B[12] => cmp32:inst.B[12]
B[13] => cmp32:inst.B[13]
B[14] => cmp32:inst.B[14]
B[15] => cmp32:inst.B[15]
B[16] => cmp32:inst.B[16]
B[17] => cmp32:inst.B[17]
B[18] => cmp32:inst.B[18]
B[19] => cmp32:inst.B[19]
B[20] => cmp32:inst.B[20]
B[21] => cmp32:inst.B[21]
B[22] => cmp32:inst.B[22]
B[23] => cmp32:inst.B[23]
B[24] => cmp32:inst.B[24]
B[25] => cmp32:inst.B[25]
B[26] => cmp32:inst.B[26]
B[27] => cmp32:inst.B[27]
B[28] => cmp32:inst.B[28]
B[29] => cmp32:inst.B[29]
B[30] => cmp32:inst.B[30]
B[31] => inst2.IN1
B[31] => inst7.IN0
L <= mx2_1b:inst12.O
G <= mx2_1b:inst11.O


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst
G1 <= cmp16:inst1.G1
L0 => cmp16:inst.L0
E0 => cmp16:inst.E0
G0 => cmp16:inst.G0
A[0] => cmp16:inst.A[0]
A[1] => cmp16:inst.A[1]
A[2] => cmp16:inst.A[2]
A[3] => cmp16:inst.A[3]
A[4] => cmp16:inst.A[4]
A[5] => cmp16:inst.A[5]
A[6] => cmp16:inst.A[6]
A[7] => cmp16:inst.A[7]
A[8] => cmp16:inst.A[8]
A[9] => cmp16:inst.A[9]
A[10] => cmp16:inst.A[10]
A[11] => cmp16:inst.A[11]
A[12] => cmp16:inst.A[12]
A[13] => cmp16:inst.A[13]
A[14] => cmp16:inst.A[14]
A[15] => cmp16:inst.A[15]
A[16] => cmp16:inst1.A[0]
A[17] => cmp16:inst1.A[1]
A[18] => cmp16:inst1.A[2]
A[19] => cmp16:inst1.A[3]
A[20] => cmp16:inst1.A[4]
A[21] => cmp16:inst1.A[5]
A[22] => cmp16:inst1.A[6]
A[23] => cmp16:inst1.A[7]
A[24] => cmp16:inst1.A[8]
A[25] => cmp16:inst1.A[9]
A[26] => cmp16:inst1.A[10]
A[27] => cmp16:inst1.A[11]
A[28] => cmp16:inst1.A[12]
A[29] => cmp16:inst1.A[13]
A[30] => cmp16:inst1.A[14]
A[31] => cmp16:inst1.A[15]
B[0] => cmp16:inst.B[0]
B[1] => cmp16:inst.B[1]
B[2] => cmp16:inst.B[2]
B[3] => cmp16:inst.B[3]
B[4] => cmp16:inst.B[4]
B[5] => cmp16:inst.B[5]
B[6] => cmp16:inst.B[6]
B[7] => cmp16:inst.B[7]
B[8] => cmp16:inst.B[8]
B[9] => cmp16:inst.B[9]
B[10] => cmp16:inst.B[10]
B[11] => cmp16:inst.B[11]
B[12] => cmp16:inst.B[12]
B[13] => cmp16:inst.B[13]
B[14] => cmp16:inst.B[14]
B[15] => cmp16:inst.B[15]
B[16] => cmp16:inst1.B[0]
B[17] => cmp16:inst1.B[1]
B[18] => cmp16:inst1.B[2]
B[19] => cmp16:inst1.B[3]
B[20] => cmp16:inst1.B[4]
B[21] => cmp16:inst1.B[5]
B[22] => cmp16:inst1.B[6]
B[23] => cmp16:inst1.B[7]
B[24] => cmp16:inst1.B[8]
B[25] => cmp16:inst1.B[9]
B[26] => cmp16:inst1.B[10]
B[27] => cmp16:inst1.B[11]
B[28] => cmp16:inst1.B[12]
B[29] => cmp16:inst1.B[13]
B[30] => cmp16:inst1.B[14]
B[31] => cmp16:inst1.B[15]
E1 <= cmp16:inst1.E1
L1 <= cmp16:inst1.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst1|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|cmp32:inst|cmp16:inst|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32s:inst2|mx2_1b:inst12
O <= O.DB_MAX_OUTPUT_PORT_TYPE
I0 => inst.DATAIN
S => inst3.IN0
S => inst1.OE
I1 => inst1.DATAIN


|cpu|branch_alu:inst|cmp32s:inst2|mx2_1b:inst11
O <= O.DB_MAX_OUTPUT_PORT_TYPE
I0 => inst.DATAIN
S => inst3.IN0
S => inst1.OE
I1 => inst1.DATAIN


|cpu|branch_alu:inst|cmp32:inst
G1 <= cmp16:inst1.G1
L0 => cmp16:inst.L0
E0 => cmp16:inst.E0
G0 => cmp16:inst.G0
A[0] => cmp16:inst.A[0]
A[1] => cmp16:inst.A[1]
A[2] => cmp16:inst.A[2]
A[3] => cmp16:inst.A[3]
A[4] => cmp16:inst.A[4]
A[5] => cmp16:inst.A[5]
A[6] => cmp16:inst.A[6]
A[7] => cmp16:inst.A[7]
A[8] => cmp16:inst.A[8]
A[9] => cmp16:inst.A[9]
A[10] => cmp16:inst.A[10]
A[11] => cmp16:inst.A[11]
A[12] => cmp16:inst.A[12]
A[13] => cmp16:inst.A[13]
A[14] => cmp16:inst.A[14]
A[15] => cmp16:inst.A[15]
A[16] => cmp16:inst1.A[0]
A[17] => cmp16:inst1.A[1]
A[18] => cmp16:inst1.A[2]
A[19] => cmp16:inst1.A[3]
A[20] => cmp16:inst1.A[4]
A[21] => cmp16:inst1.A[5]
A[22] => cmp16:inst1.A[6]
A[23] => cmp16:inst1.A[7]
A[24] => cmp16:inst1.A[8]
A[25] => cmp16:inst1.A[9]
A[26] => cmp16:inst1.A[10]
A[27] => cmp16:inst1.A[11]
A[28] => cmp16:inst1.A[12]
A[29] => cmp16:inst1.A[13]
A[30] => cmp16:inst1.A[14]
A[31] => cmp16:inst1.A[15]
B[0] => cmp16:inst.B[0]
B[1] => cmp16:inst.B[1]
B[2] => cmp16:inst.B[2]
B[3] => cmp16:inst.B[3]
B[4] => cmp16:inst.B[4]
B[5] => cmp16:inst.B[5]
B[6] => cmp16:inst.B[6]
B[7] => cmp16:inst.B[7]
B[8] => cmp16:inst.B[8]
B[9] => cmp16:inst.B[9]
B[10] => cmp16:inst.B[10]
B[11] => cmp16:inst.B[11]
B[12] => cmp16:inst.B[12]
B[13] => cmp16:inst.B[13]
B[14] => cmp16:inst.B[14]
B[15] => cmp16:inst.B[15]
B[16] => cmp16:inst1.B[0]
B[17] => cmp16:inst1.B[1]
B[18] => cmp16:inst1.B[2]
B[19] => cmp16:inst1.B[3]
B[20] => cmp16:inst1.B[4]
B[21] => cmp16:inst1.B[5]
B[22] => cmp16:inst1.B[6]
B[23] => cmp16:inst1.B[7]
B[24] => cmp16:inst1.B[8]
B[25] => cmp16:inst1.B[9]
B[26] => cmp16:inst1.B[10]
B[27] => cmp16:inst1.B[11]
B[28] => cmp16:inst1.B[12]
B[29] => cmp16:inst1.B[13]
B[30] => cmp16:inst1.B[14]
B[31] => cmp16:inst1.B[15]
E1 <= cmp16:inst1.E1
L1 <= cmp16:inst1.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst1|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst
G1 <= cmp8:inst3.G1
L0 => cmp8:inst2.L0
E0 => cmp8:inst2.E0
G0 => cmp8:inst2.G0
A[0] => cmp8:inst2.A[0]
A[1] => cmp8:inst2.A[1]
A[2] => cmp8:inst2.A[2]
A[3] => cmp8:inst2.A[3]
A[4] => cmp8:inst2.A[4]
A[5] => cmp8:inst2.A[5]
A[6] => cmp8:inst2.A[6]
A[7] => cmp8:inst2.A[7]
A[8] => cmp8:inst3.A[0]
A[9] => cmp8:inst3.A[1]
A[10] => cmp8:inst3.A[2]
A[11] => cmp8:inst3.A[3]
A[12] => cmp8:inst3.A[4]
A[13] => cmp8:inst3.A[5]
A[14] => cmp8:inst3.A[6]
A[15] => cmp8:inst3.A[7]
B[0] => cmp8:inst2.B[0]
B[1] => cmp8:inst2.B[1]
B[2] => cmp8:inst2.B[2]
B[3] => cmp8:inst2.B[3]
B[4] => cmp8:inst2.B[4]
B[5] => cmp8:inst2.B[5]
B[6] => cmp8:inst2.B[6]
B[7] => cmp8:inst2.B[7]
B[8] => cmp8:inst3.B[0]
B[9] => cmp8:inst3.B[1]
B[10] => cmp8:inst3.B[2]
B[11] => cmp8:inst3.B[3]
B[12] => cmp8:inst3.B[4]
B[13] => cmp8:inst3.B[5]
B[14] => cmp8:inst3.B[6]
B[15] => cmp8:inst3.B[7]
E1 <= cmp8:inst3.E1
L1 <= cmp8:inst3.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst|cmp8:inst3
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst|cmp8:inst3|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst|cmp8:inst3|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst|cmp8:inst2
G1 <= cmp4:inst1.G1
L0 => cmp4:inst.L0
E0 => cmp4:inst.E0
G0 => cmp4:inst.G0
A[0] => cmp4:inst.A[0]
A[1] => cmp4:inst.A[1]
A[2] => cmp4:inst.A[2]
A[3] => cmp4:inst.A[3]
A[4] => cmp4:inst1.A[0]
A[5] => cmp4:inst1.A[1]
A[6] => cmp4:inst1.A[2]
A[7] => cmp4:inst1.A[3]
B[0] => cmp4:inst.B[0]
B[1] => cmp4:inst.B[1]
B[2] => cmp4:inst.B[2]
B[3] => cmp4:inst.B[3]
B[4] => cmp4:inst1.B[0]
B[5] => cmp4:inst1.B[1]
B[6] => cmp4:inst1.B[2]
B[7] => cmp4:inst1.B[3]
E1 <= cmp4:inst1.E1
L1 <= cmp4:inst1.L1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst|cmp8:inst2|cmp4:inst1
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


|cpu|branch_alu:inst|cmp32:inst|cmp16:inst|cmp8:inst2|cmp4:inst
E1 <= inst19.DB_MAX_OUTPUT_PORT_TYPE
E0 => inst19.IN0
E0 => inst26.IN4
E0 => inst27.IN1
B[0] => inst3.IN0
B[0] => inst11.IN1
B[0] => inst29.IN1
B[1] => inst2.IN0
B[1] => inst9.IN1
B[1] => inst24.IN0
B[2] => inst1.IN0
B[2] => inst7.IN1
B[2] => inst22.IN0
B[3] => inst.IN0
B[3] => inst5.IN1
B[3] => inst20.IN0
A[0] => inst3.IN1
A[0] => inst10.IN0
A[0] => inst30.IN4
A[1] => inst2.IN1
A[1] => inst8.IN0
A[1] => inst25.IN3
A[2] => inst1.IN1
A[2] => inst6.IN0
A[2] => inst23.IN2
A[3] => inst.IN1
A[3] => inst4.IN0
A[3] => inst21.IN1
G1 <= inst16.DB_MAX_OUTPUT_PORT_TYPE
L0 => inst28.IN4
L1 <= inst17.DB_MAX_OUTPUT_PORT_TYPE
G0 => inst31.IN1


