TimeQuest Timing Analyzer report for M6800_MIKBUG
Sat Jun 26 21:57:08 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_CLOCK_50'
 12. Slow Model Setup: 'w_cpuClock'
 13. Slow Model Setup: 'J8IO8[7]'
 14. Slow Model Hold: 'J8IO8[7]'
 15. Slow Model Hold: 'w_cpuClock'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'w_cpuClock'
 19. Slow Model Recovery: 'J8IO8[7]'
 20. Slow Model Removal: 'J8IO8[7]'
 21. Slow Model Removal: 'w_cpuClock'
 22. Slow Model Removal: 'i_CLOCK_50'
 23. Slow Model Minimum Pulse Width: 'J8IO8[7]'
 24. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'w_cpuClock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'i_CLOCK_50'
 40. Fast Model Setup: 'w_cpuClock'
 41. Fast Model Setup: 'J8IO8[7]'
 42. Fast Model Hold: 'J8IO8[7]'
 43. Fast Model Hold: 'i_CLOCK_50'
 44. Fast Model Hold: 'w_cpuClock'
 45. Fast Model Recovery: 'i_CLOCK_50'
 46. Fast Model Recovery: 'w_cpuClock'
 47. Fast Model Recovery: 'J8IO8[7]'
 48. Fast Model Removal: 'J8IO8[7]'
 49. Fast Model Removal: 'w_cpuClock'
 50. Fast Model Removal: 'i_CLOCK_50'
 51. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 52. Fast Model Minimum Pulse Width: 'J8IO8[7]'
 53. Fast Model Minimum Pulse Width: 'w_cpuClock'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Recovery Transfers
 70. Removal Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; i_CLOCK_50 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 } ;
; J8IO8[7]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { J8IO8[7] }   ;
; w_cpuClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 44.42 MHz  ; 44.42 MHz       ; w_cpuClock ;      ;
; 54.28 MHz  ; 54.28 MHz       ; i_CLOCK_50 ;      ;
; 116.39 MHz ; 116.39 MHz      ; J8IO8[7]   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; i_CLOCK_50 ; -21.572 ; -8373.633     ;
; w_cpuClock ; -18.919 ; -2664.562     ;
; J8IO8[7]   ; -6.651  ; -156.607      ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; J8IO8[7]   ; -9.901 ; -407.266      ;
; w_cpuClock ; -1.996 ; -19.282       ;
; i_CLOCK_50 ; 0.214  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -3.579 ; -146.724      ;
; w_cpuClock ; 1.670  ; 0.000         ;
; J8IO8[7]   ; 9.007  ; 0.000         ;
+------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; J8IO8[7]   ; -10.265 ; -90.710       ;
; w_cpuClock ; -1.655  ; -12.248       ;
; i_CLOCK_50 ; 1.944   ; 0.000         ;
+------------+---------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; J8IO8[7]   ; -3.000 ; -77.200          ;
; i_CLOCK_50 ; -2.567 ; -2783.841        ;
; w_cpuClock ; -0.742 ; -362.096         ;
+------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                     ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.572 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.904     ;
; -21.572 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.904     ;
; -21.569 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.901     ;
; -21.490 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.842     ;
; -21.490 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.842     ;
; -21.490 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.842     ;
; -21.481 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.834     ;
; -21.358 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.711     ;
; -21.321 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.653     ;
; -21.321 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.653     ;
; -21.318 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.650     ;
; -21.221 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.573     ;
; -21.221 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.573     ;
; -21.221 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.573     ;
; -21.188 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.520     ;
; -21.188 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.520     ;
; -21.185 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.517     ;
; -21.139 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.491     ;
; -21.139 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.491     ;
; -21.139 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.491     ;
; -21.130 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.483     ;
; -21.058 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.390     ;
; -21.058 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.390     ;
; -21.055 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.387     ;
; -21.050 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.380     ;
; -21.050 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.380     ;
; -20.953 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.305     ;
; -20.953 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.305     ;
; -20.953 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.305     ;
; -20.944 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.297     ;
; -20.941 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.271     ;
; -20.941 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.271     ;
; -20.914 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.244     ;
; -20.914 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.244     ;
; -20.884 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.216     ;
; -20.884 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.216     ;
; -20.881 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.213     ;
; -20.858 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.210     ;
; -20.858 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.210     ;
; -20.858 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.210     ;
; -20.849 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.202     ;
; -20.799 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.129     ;
; -20.799 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 10.129     ;
; -20.739 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[1]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 10.093     ;
; -20.732 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.064     ;
; -20.732 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.064     ;
; -20.729 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 10.061     ;
; -20.718 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.070     ;
; -20.718 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.070     ;
; -20.718 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 10.070     ;
; -20.709 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.062     ;
; -20.670 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.187    ; 10.023     ;
; -20.601 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.931      ;
; -20.601 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.931      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.586 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.920      ;
; -20.536 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.866      ;
; -20.536 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.866      ;
; -20.533 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 9.885      ;
; -20.533 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 9.885      ;
; -20.533 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.188    ; 9.885      ;
; -20.520 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.874      ;
; -20.517 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.871      ;
; -20.516 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.870      ;
; -20.488 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorVert[1]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.842      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.477 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.811      ;
; -20.467 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[1]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.821      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.206    ; 9.784      ;
; -20.419 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 9.751      ;
; -20.419 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 9.751      ;
; -20.416 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 9.748      ;
; -20.411 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.765      ;
; -20.410 ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 9.742      ;
; -20.410 ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 9.742      ;
; -20.408 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.762      ;
; -20.407 ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.208    ; 9.739      ;
; -20.407 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.761      ;
; -20.384 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVert[2]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.738      ;
; -20.381 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVert[3]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.735      ;
; -20.380 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorVert[4]                       ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.186    ; 9.734      ;
; -20.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[1]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.709      ;
; -20.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[2]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.709      ;
; -20.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[3]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -11.210    ; 9.709      ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                                       ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -18.919 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.971      ;
; -18.861 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.912      ;
; -18.833 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.885      ;
; -18.775 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.826      ;
; -18.747 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.799      ;
; -18.689 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.740      ;
; -18.661 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.713      ;
; -18.603 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.654      ;
; -18.575 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.627      ;
; -18.545 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.605      ;
; -18.543 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.589      ;
; -18.517 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.568      ;
; -18.512 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.573      ;
; -18.506 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.561      ;
; -18.489 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.541      ;
; -18.489 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.549      ;
; -18.459 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.519      ;
; -18.458 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.513      ;
; -18.457 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.503      ;
; -18.457 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.503      ;
; -18.451 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.486    ; 6.505      ;
; -18.431 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.482      ;
; -18.430 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.495    ; 6.475      ;
; -18.426 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.487      ;
; -18.420 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.475      ;
; -18.403 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.455      ;
; -18.403 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.463      ;
; -18.373 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.433      ;
; -18.372 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.427      ;
; -18.371 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.417      ;
; -18.371 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.417      ;
; -18.365 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.486    ; 6.419      ;
; -18.345 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.396      ;
; -18.344 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.495    ; 6.389      ;
; -18.340 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.401      ;
; -18.334 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.380      ;
; -18.334 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.389      ;
; -18.317 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.369      ;
; -18.317 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.377      ;
; -18.287 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.347      ;
; -18.286 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.341      ;
; -18.285 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.331      ;
; -18.285 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.331      ;
; -18.279 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.486    ; 6.333      ;
; -18.278 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.333      ;
; -18.259 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.320      ;
; -18.259 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.310      ;
; -18.258 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.495    ; 6.303      ;
; -18.254 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.315      ;
; -18.248 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.300      ;
; -18.248 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.294      ;
; -18.248 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.303      ;
; -18.231 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.291      ;
; -18.201 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.261      ;
; -18.200 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.255      ;
; -18.199 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.245      ;
; -18.199 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.245      ;
; -18.197 ; cpu68:cpu1|state.psha_state      ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.734     ; 18.503     ;
; -18.196 ; cpu68:cpu1|state.psha_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.743     ; 18.493     ;
; -18.193 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.486    ; 6.247      ;
; -18.192 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.247      ;
; -18.174 ; cpu68:cpu1|state.int_acca_state  ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.734     ; 18.480     ;
; -18.173 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.234      ;
; -18.173 ; cpu68:cpu1|state.int_acca_state  ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.743     ; 18.470     ;
; -18.172 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.495    ; 6.217      ;
; -18.168 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.229      ;
; -18.162 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.214      ;
; -18.162 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.208      ;
; -18.162 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.217      ;
; -18.145 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.205      ;
; -18.127 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.179      ;
; -18.115 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.175      ;
; -18.114 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.169      ;
; -18.113 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.159      ;
; -18.113 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.159      ;
; -18.111 ; cpu68:cpu1|state.psha_state      ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.734     ; 18.417     ;
; -18.110 ; cpu68:cpu1|state.psha_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.743     ; 18.407     ;
; -18.107 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.486    ; 6.161      ;
; -18.106 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.161      ;
; -18.105 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.156      ;
; -18.094 ; bufferedUART:acia|dataOut[7]     ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -11.572    ; 7.062      ;
; -18.093 ; bufferedUART:acia|dataOut[7]     ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -11.581    ; 7.052      ;
; -18.088 ; cpu68:cpu1|state.int_acca_state  ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.734     ; 18.394     ;
; -18.087 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.148      ;
; -18.087 ; cpu68:cpu1|state.int_acca_state  ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.743     ; 18.384     ;
; -18.086 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.495    ; 6.131      ;
; -18.082 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.479    ; 6.143      ;
; -18.076 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.128      ;
; -18.076 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.122      ;
; -18.076 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.131      ;
; -18.069 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.489    ; 6.120      ;
; -18.059 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.119      ;
; -18.045 ; bufferedUART:acia|dataOut[1]     ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -11.572    ; 7.013      ;
; -18.041 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[6]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.488    ; 6.093      ;
; -18.029 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.480    ; 6.089      ;
; -18.028 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.485    ; 6.083      ;
; -18.027 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.073      ;
; -18.027 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -12.494    ; 6.073      ;
; -18.025 ; cpu68:cpu1|state.psha_state      ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.734     ; 18.331     ;
; -18.024 ; cpu68:cpu1|state.psha_state      ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.743     ; 18.321     ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'J8IO8[7]'                                                                                                                                   ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.651 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.671      ;
; -6.219 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.239      ;
; -6.182 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.202      ;
; -6.161 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.181      ;
; -6.137 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.157      ;
; -6.114 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.134      ;
; -6.048 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 7.068      ;
; -6.043 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.024      ; 7.107      ;
; -6.031 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.024      ; 7.095      ;
; -5.916 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.006     ; 6.950      ;
; -5.915 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 6.934      ;
; -5.876 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 6.915      ;
; -5.857 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 6.895      ;
; -5.844 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.018      ; 6.902      ;
; -5.836 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.018      ; 6.894      ;
; -5.783 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 6.803      ;
; -5.691 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 6.730      ;
; -5.659 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.007     ; 6.692      ;
; -5.640 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.017      ; 6.697      ;
; -5.631 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.017      ; 6.688      ;
; -5.462 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.017      ; 6.519      ;
; -5.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 6.446      ;
; -5.390 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 6.428      ;
; -5.361 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.023      ; 6.424      ;
; -5.354 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.023      ; 6.417      ;
; -5.199 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 6.218      ;
; -5.188 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.023      ; 6.251      ;
; -5.183 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.023      ; 6.246      ;
; -5.089 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 6.128      ;
; -5.089 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 6.128      ;
; -5.089 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 6.128      ;
; -5.087 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.017      ; 6.144      ;
; -5.058 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.098      ;
; -5.058 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.098      ;
; -5.058 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.098      ;
; -5.050 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.018      ; 6.108      ;
; -5.041 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.018      ; 6.099      ;
; -4.967 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 6.007      ;
; -4.965 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 5.984      ;
; -4.899 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 5.919      ;
; -4.875 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.915      ;
; -4.875 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.915      ;
; -4.875 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.915      ;
; -4.855 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 5.894      ;
; -4.855 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 5.894      ;
; -4.855 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 5.894      ;
; -4.844 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.885      ;
; -4.844 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.885      ;
; -4.844 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.885      ;
; -4.732 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 5.771      ;
; -4.732 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 5.771      ;
; -4.732 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 5.771      ;
; -4.730 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.770      ;
; -4.654 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.694      ;
; -4.654 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.694      ;
; -4.654 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.694      ;
; -4.641 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.681      ;
; -4.641 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.681      ;
; -4.641 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.681      ;
; -4.630 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.670      ;
; -4.575 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.615      ;
; -4.575 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.615      ;
; -4.575 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.615      ;
; -4.573 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 5.592      ;
; -4.518 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.558      ;
; -4.518 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.558      ;
; -4.518 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.558      ;
; -4.465 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 5.485      ;
; -4.440 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.481      ;
; -4.440 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.481      ;
; -4.440 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.481      ;
; -4.410 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.450      ;
; -4.410 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.450      ;
; -4.401 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.441      ;
; -4.361 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.402      ;
; -4.361 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.402      ;
; -4.361 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.001      ; 5.402      ;
; -4.338 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.378      ;
; -4.261 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 5.299      ;
; -4.201 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 5.220      ;
; -4.173 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.213      ;
; -4.173 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.213      ;
; -4.164 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.204      ;
; -4.073 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.113      ;
; -4.073 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.113      ;
; -4.064 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 5.104      ;
; -4.029 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 5.048      ;
; -4.027 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 5.065      ;
; -3.899 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.021     ; 4.918      ;
; -3.877 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 4.916      ;
; -3.876 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 4.915      ;
; -3.796 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; -0.327     ; 4.009      ;
; -3.781 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.821      ;
; -3.781 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.821      ;
; -3.772 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 4.812      ;
; -3.747 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.001     ; 4.786      ;
; -3.707 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.006     ; 4.741      ;
; -3.471 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.023      ; 4.534      ;
; -3.470 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 4.490      ;
; -3.363 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.020     ; 4.383      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'J8IO8[7]'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.901 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.203     ; 1.108      ;
; -9.802 ; SBCTextDisplayRGB:vdu|kbBuffer~28      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 2.105      ;
; -9.786 ; SBCTextDisplayRGB:vdu|kbBuffer~27      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.595     ; 2.115      ;
; -9.633 ; SBCTextDisplayRGB:vdu|kbBuffer~37      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 2.274      ;
; -9.421 ; SBCTextDisplayRGB:vdu|kbBuffer~33      ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.602     ; 2.487      ;
; -9.390 ; SBCTextDisplayRGB:vdu|kbBuffer~50      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 2.514      ;
; -9.388 ; SBCTextDisplayRGB:vdu|kbBuffer~60      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.599     ; 2.517      ;
; -9.284 ; bufferedUART:acia|txByteSent           ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.032     ; 1.554      ;
; -9.260 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.640     ; 2.686      ;
; -9.260 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.640     ; 2.686      ;
; -9.257 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.641     ; 2.690      ;
; -9.257 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.641     ; 2.690      ;
; -9.244 ; SBCTextDisplayRGB:vdu|kbBuffer~49      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.603     ; 2.665      ;
; -9.220 ; SBCTextDisplayRGB:vdu|kbBuffer~62      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.599     ; 2.685      ;
; -9.153 ; SBCTextDisplayRGB:vdu|kbBuffer~36      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.596     ; 2.749      ;
; -9.061 ; SBCTextDisplayRGB:vdu|kbBuffer~23      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 2.846      ;
; -9.008 ; SBCTextDisplayRGB:vdu|kbBuffer~32      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 2.899      ;
; -8.992 ; SBCTextDisplayRGB:vdu|kbBuffer~51      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.603     ; 2.917      ;
; -8.951 ; SBCTextDisplayRGB:vdu|kbBuffer~21      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 2.956      ;
; -8.878 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.646     ; 3.074      ;
; -8.878 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.646     ; 3.074      ;
; -8.878 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.646     ; 3.074      ;
; -8.874 ; SBCTextDisplayRGB:vdu|kbBuffer~20      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.595     ; 3.027      ;
; -8.858 ; SBCTextDisplayRGB:vdu|kbBuffer~12      ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.602     ; 3.050      ;
; -8.807 ; SBCTextDisplayRGB:vdu|kbBuffer~66      ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.605     ; 3.104      ;
; -8.700 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.939     ; 4.045      ;
; -8.652 ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.604     ; 3.258      ;
; -8.617 ; SBCTextDisplayRGB:vdu|kbBuffer~30      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 3.290      ;
; -8.585 ; SBCTextDisplayRGB:vdu|kbBuffer~47      ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 3.319      ;
; -8.582 ; bufferedUART:acia|rxBuffer~57          ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.731     ; 2.455      ;
; -8.522 ; SBCTextDisplayRGB:vdu|kbBuffer~16      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 3.385      ;
; -8.510 ; SBCTextDisplayRGB:vdu|kbBuffer~57      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 3.394      ;
; -8.505 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.217      ;
; -8.496 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.226      ;
; -8.496 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.226      ;
; -8.461 ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 3.443      ;
; -8.449 ; SBCTextDisplayRGB:vdu|kbBuffer~11      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.601     ; 3.458      ;
; -8.419 ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.604     ; 3.491      ;
; -8.401 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[5]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.939     ; 4.344      ;
; -8.384 ; SBCTextDisplayRGB:vdu|kbBuffer~31      ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.602     ; 3.524      ;
; -8.373 ; SBCTextDisplayRGB:vdu|kbBuffer~35      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.605     ; 3.538      ;
; -8.372 ; SBCTextDisplayRGB:vdu|kbBuffer~56      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.603     ; 3.537      ;
; -8.364 ; bufferedUART:acia|rxBuffer~81          ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.729     ; 2.671      ;
; -8.358 ; bufferedUART:acia|rxBuffer~77          ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.729     ; 2.677      ;
; -8.333 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.733     ; 2.706      ;
; -8.333 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.733     ; 2.706      ;
; -8.333 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.733     ; 2.706      ;
; -8.333 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.733     ; 2.706      ;
; -8.333 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.733     ; 2.706      ;
; -8.333 ; bufferedUART:acia|rxBuffer~53          ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.731     ; 2.704      ;
; -8.329 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.747     ; 2.724      ;
; -8.276 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.647     ; 3.677      ;
; -8.273 ; SBCTextDisplayRGB:vdu|kbBuffer~43      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 3.631      ;
; -8.240 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[4]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.934     ; 4.500      ;
; -8.230 ; bufferedUART:acia|rxBuffer~136         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.725     ; 2.801      ;
; -8.228 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.939     ; 4.517      ;
; -8.212 ; SBCTextDisplayRGB:vdu|kbBuffer~29      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.596     ; 3.690      ;
; -8.198 ; SBCTextDisplayRGB:vdu|kbBuffer~44      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.603     ; 3.711      ;
; -8.172 ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.604     ; 3.738      ;
; -8.170 ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 3.734      ;
; -8.127 ; SBCTextDisplayRGB:vdu|kbBuffer~42      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.603     ; 3.782      ;
; -8.119 ; SBCTextDisplayRGB:vdu|kbBuffer~22      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.596     ; 3.783      ;
; -8.114 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.608      ;
; -8.111 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 8.610      ; 0.805      ;
; -8.111 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 8.610      ; 0.805      ;
; -8.111 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 8.610      ; 0.805      ;
; -8.111 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 8.610      ; 0.805      ;
; -8.092 ; SBCTextDisplayRGB:vdu|kbBuffer~39      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.597     ; 3.811      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.087 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 11.196     ; 2.915      ;
; -8.078 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.026     ; 3.754      ;
; -8.060 ; SBCTextDisplayRGB:vdu|kbBuffer~64      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.600     ; 3.846      ;
; -8.033 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.689      ;
; -8.028 ; bufferedUART:acia|rxBuffer~115         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.734     ; 3.012      ;
; -8.026 ; SBCTextDisplayRGB:vdu|kbBuffer~46      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.597     ; 3.877      ;
; -8.024 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.698      ;
; -8.024 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.916     ; 4.698      ;
; -7.994 ; bufferedUART:acia|rxBuffer~135         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.739     ; 3.051      ;
; -7.994 ; SBCTextDisplayRGB:vdu|kbBuffer~34      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.599     ; 3.911      ;
; -7.982 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 12.519     ; 4.843      ;
; -7.982 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 12.519     ; 4.843      ;
; -7.982 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 12.519     ; 4.843      ;
; -7.978 ; bufferedUART:acia|rxBuffer~124         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.725     ; 3.053      ;
; -7.975 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[2]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.933     ; 4.764      ;
; -7.973 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[3]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.939     ; 4.772      ;
; -7.950 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[1]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.934     ; 4.790      ;
; -7.946 ; SBCTextDisplayRGB:vdu|kbBuffer~13      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.595     ; 3.955      ;
; -7.937 ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.598     ; 3.967      ;
; -7.935 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[0]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.933     ; 4.804      ;
; -7.929 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|dataOut[5]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 12.939     ; 4.816      ;
; -7.924 ; bufferedUART:acia|rxBuffer~139         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.725     ; 3.107      ;
; -7.920 ; SBCTextDisplayRGB:vdu|kbBuffer~41      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.597     ; 3.983      ;
; -7.916 ; SBCTextDisplayRGB:vdu|kbBuffer~63      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.605     ; 3.995      ;
; -7.915 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.752     ; 3.143      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.996 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.298      ; 1.108      ;
; -1.245 ; bufferedUART:acia|rxBuffer~57        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.394      ; 2.455      ;
; -1.192 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 2.105      ;
; -1.176 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.985      ; 2.115      ;
; -1.136 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 2.884      ; 1.554      ;
; -1.027 ; bufferedUART:acia|rxBuffer~81        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.392      ; 2.671      ;
; -1.023 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 2.274      ;
; -1.021 ; bufferedUART:acia|rxBuffer~77        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.392      ; 2.677      ;
; -0.996 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.396      ; 2.706      ;
; -0.996 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.396      ; 2.706      ;
; -0.996 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.396      ; 2.706      ;
; -0.996 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.396      ; 2.706      ;
; -0.996 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.396      ; 2.706      ;
; -0.996 ; bufferedUART:acia|rxBuffer~53        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.394      ; 2.704      ;
; -0.992 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.410      ; 2.724      ;
; -0.893 ; bufferedUART:acia|rxBuffer~136       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.388      ; 2.801      ;
; -0.811 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.992      ; 2.487      ;
; -0.780 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.988      ; 2.514      ;
; -0.778 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.989      ; 2.517      ;
; -0.741 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 3.754      ;
; -0.691 ; bufferedUART:acia|rxBuffer~115       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.397      ; 3.012      ;
; -0.657 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.402      ; 3.051      ;
; -0.650 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.030      ; 2.686      ;
; -0.650 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.030      ; 2.686      ;
; -0.647 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.031      ; 2.690      ;
; -0.647 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.031      ; 2.690      ;
; -0.641 ; bufferedUART:acia|rxBuffer~124       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.388      ; 3.053      ;
; -0.634 ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.993      ; 2.665      ;
; -0.610 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.989      ; 2.685      ;
; -0.587 ; bufferedUART:acia|rxBuffer~139       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.388      ; 3.107      ;
; -0.578 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.415      ; 3.143      ;
; -0.578 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.415      ; 3.143      ;
; -0.543 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.986      ; 2.749      ;
; -0.499 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.368      ; 3.175      ;
; -0.454 ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.384      ; 3.236      ;
; -0.451 ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 2.846      ;
; -0.427 ; bufferedUART:acia|rxBuffer~93        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.373      ; 3.252      ;
; -0.421 ; bufferedUART:acia|rxBuffer~108       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.360      ; 3.245      ;
; -0.398 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 2.899      ;
; -0.389 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[2]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.703      ; 4.120      ;
; -0.388 ; bufferedUART:acia|rxBuffer~138       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.388      ; 3.306      ;
; -0.382 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.993      ; 2.917      ;
; -0.341 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 2.956      ;
; -0.338 ; bufferedUART:acia|rxBuffer~96        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.366      ; 3.334      ;
; -0.302 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[3]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.193      ;
; -0.301 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[6]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.194      ;
; -0.301 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[1]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.194      ;
; -0.301 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[7]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.194      ;
; -0.269 ; cpu68:cpu1|state.reset_state         ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.226      ;
; -0.268 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.036      ; 3.074      ;
; -0.268 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.036      ; 3.074      ;
; -0.268 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.036      ; 3.074      ;
; -0.264 ; SBCTextDisplayRGB:vdu|kbBuffer~20    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.985      ; 3.027      ;
; -0.248 ; SBCTextDisplayRGB:vdu|kbBuffer~12    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.992      ; 3.050      ;
; -0.242 ; bufferedUART:acia|rxBuffer~97        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.385      ; 3.449      ;
; -0.232 ; bufferedUART:acia|rxBuffer~120       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.388      ; 3.462      ;
; -0.210 ; bufferedUART:acia|rxBuffer~73        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.384      ; 3.480      ;
; -0.203 ; bufferedUART:acia|rxBuffer~127       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.374      ; 3.477      ;
; -0.197 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.995      ; 3.104      ;
; -0.184 ; bufferedUART:acia|rxBuffer~123       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.388      ; 3.510      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.182 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.291      ; 2.915      ;
; -0.181 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[4]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.708      ; 4.333      ;
; -0.167 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.368      ; 3.507      ;
; -0.090 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.329      ; 4.045      ;
; -0.077 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.614      ; 4.843      ;
; -0.077 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.614      ; 4.843      ;
; -0.077 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.614      ; 4.843      ;
; -0.060 ; bufferedUART:acia|rxBuffer~87        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.380      ; 3.626      ;
; -0.059 ; bufferedUART:acia|rxBuffer~56        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.375      ; 3.622      ;
; -0.050 ; bufferedUART:acia|rxBuffer~66        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.365      ; 3.621      ;
; -0.042 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.994      ; 3.258      ;
; -0.032 ; bufferedUART:acia|rxBuffer~40        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.363      ; 3.637      ;
; -0.022 ; bufferedUART:acia|rxBuffer~44        ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.363      ; 3.647      ;
; -0.007 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 3.290      ;
; 0.018  ; bufferedUART:acia|rxBuffer~51        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.397      ; 3.721      ;
; 0.025  ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.988      ; 3.319      ;
; 0.033  ; bufferedUART:acia|rxBuffer~86        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.366      ; 3.705      ;
; 0.046  ; cpu68:cpu1|state.mul_state           ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.541      ;
; 0.070  ; bufferedUART:acia|rxBuffer~121       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.407      ; 3.783      ;
; 0.083  ; cpu68:cpu1|state.reset_state         ; bufferedUART:acia|dataOut[2]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.703      ; 4.592      ;
; 0.088  ; SBCTextDisplayRGB:vdu|kbBuffer~16    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 3.385      ;
; 0.092  ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[0]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.708      ; 4.606      ;
; 0.100  ; SBCTextDisplayRGB:vdu|kbBuffer~57    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.988      ; 3.394      ;
; 0.105  ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.306      ; 4.217      ;
; 0.114  ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.306      ; 4.226      ;
; 0.114  ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.306      ; 4.226      ;
; 0.135  ; bufferedUART:acia|rxBuffer~42        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.363      ; 3.804      ;
; 0.149  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.988      ; 3.443      ;
; 0.158  ; bufferedUART:acia|rxBuffer~76        ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.365      ; 3.829      ;
; 0.161  ; SBCTextDisplayRGB:vdu|kbBuffer~11    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.991      ; 3.458      ;
; 0.170  ; cpu68:cpu1|state.reset_state         ; bufferedUART:acia|dataOut[3]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.665      ;
; 0.171  ; cpu68:cpu1|state.reset_state         ; bufferedUART:acia|dataOut[6]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.666      ;
; 0.171  ; cpu68:cpu1|state.reset_state         ; bufferedUART:acia|dataOut[1]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 4.689      ; 4.666      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.214 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.720      ; 3.544      ;
; 0.215 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.720      ; 3.545      ;
; 0.499 ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; w_cpuClkCt[1]                             ; w_cpuClkCt[1]                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.714 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.720      ; 3.544      ;
; 0.715 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.720      ; 3.545      ;
; 0.748 ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; bufferedUART:acia|rxCurrentByteBuffer[5]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; SBCTextDisplayRGB:vdu|horizCount[11]      ; SBCTextDisplayRGB:vdu|horizCount[11]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.059      ;
; 0.757 ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; bufferedUART:acia|rxCurrentByteBuffer[4]  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; bufferedUART:acia|rxCurrentByteBuffer[7]  ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.067      ;
; 0.761 ; SBCTextDisplayRGB:vdu|startAddr[10]       ; SBCTextDisplayRGB:vdu|startAddr[10]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.067      ;
; 0.762 ; bufferedUART:acia|txClockCount[5]         ; bufferedUART:acia|txClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.068      ;
; 0.764 ; bufferedUART:acia|rxState.idle            ; bufferedUART:acia|rxState.dataBit         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.070      ;
; 0.771 ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxBuffer~47             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.077      ;
; 0.772 ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.078      ;
; 0.777 ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.083      ;
; 0.783 ; bufferedUART:acia|rxClockCount[5]         ; bufferedUART:acia|rxClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.089      ;
; 0.785 ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|pixelCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.091      ;
; 0.786 ; SBCTextDisplayRGB:vdu|ps2ClkFilter[5]     ; SBCTextDisplayRGB:vdu|ps2ClkFilter[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.092      ;
; 0.793 ; bufferedUART:acia|rxState.dataBit         ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.099      ;
; 0.795 ; bufferedUART:acia|rxState.dataBit         ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.101      ;
; 0.795 ; bufferedUART:acia|rxState.dataBit         ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.101      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.579 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.196     ; 3.423      ;
; -3.579 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.196     ; 3.423      ;
; -3.579 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.196     ; 3.423      ;
; -3.579 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.196     ; 3.423      ;
; -3.344 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.208     ; 3.176      ;
; -3.344 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.208     ; 3.176      ;
; -3.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.195     ; 3.160      ;
; -3.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.195     ; 3.160      ;
; -3.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.195     ; 3.160      ;
; -3.290 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.192     ; 3.138      ;
; -3.286 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.194     ; 3.132      ;
; -3.284 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.178     ; 3.146      ;
; -3.275 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.171     ; 3.144      ;
; -3.275 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.171     ; 3.144      ;
; -3.275 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.171     ; 3.144      ;
; -3.275 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.171     ; 3.144      ;
; -3.275 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.171     ; 3.144      ;
; -3.275 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.171     ; 3.144      ;
; -3.273 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.169     ; 3.144      ;
; -2.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.184     ; 2.849      ;
; -2.969 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.195     ; 2.814      ;
; -2.969 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.195     ; 2.814      ;
; -2.939 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.184     ; 2.795      ;
; -2.929 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.199     ; 2.770      ;
; -2.929 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.199     ; 2.770      ;
; -2.929 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.199     ; 2.770      ;
; -2.929 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.199     ; 2.770      ;
; -2.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.178     ; 2.776      ;
; -2.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.178     ; 2.776      ;
; -2.551 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.177     ; 2.414      ;
; -2.551 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.177     ; 2.414      ;
; -2.551 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.177     ; 2.414      ;
; -1.694 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 2.763      ;
; -1.694 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 2.763      ;
; -1.694 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 2.763      ;
; -1.694 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 2.763      ;
; -1.694 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 2.763      ;
; -1.694 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 2.763      ;
; -1.416 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.026      ; 2.482      ;
; -1.416 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.026      ; 2.482      ;
; -1.416 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.026      ; 2.482      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.381 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 2.449      ;
; -1.374 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.437      ;
; -1.374 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.437      ;
; -1.374 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.437      ;
; -1.374 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.437      ;
; -1.374 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.437      ;
; -1.374 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.437      ;
; -1.283 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 2.326      ;
; -1.283 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 2.326      ;
; -1.283 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 2.326      ;
; -1.283 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 2.326      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
; -1.210 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.254      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.670 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.416      ; 2.786      ;
; 1.670 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.416      ; 2.786      ;
; 1.670 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.416      ; 2.786      ;
; 1.674 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.417      ; 2.783      ;
; 1.674 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.417      ; 2.783      ;
; 1.674 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.417      ; 2.783      ;
; 2.389 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.013      ; 1.664      ;
; 2.389 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.013      ; 1.664      ;
; 2.389 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.013      ; 1.664      ;
; 2.389 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 3.013      ; 1.664      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'J8IO8[7]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.007  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 10.753     ; 2.786      ;
; 9.007  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 10.753     ; 2.786      ;
; 9.007  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 10.753     ; 2.786      ;
; 9.011  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 10.754     ; 2.783      ;
; 9.011  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 10.754     ; 2.783      ;
; 9.011  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 10.754     ; 2.783      ;
; 10.999 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.623     ; 1.664      ;
; 10.999 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.623     ; 1.664      ;
; 10.999 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.623     ; 1.664      ;
; 10.999 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 11.623     ; 1.664      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'J8IO8[7]'                                                                                                                            ;
+---------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.265 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.623     ; 1.664      ;
; -10.265 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.623     ; 1.664      ;
; -10.265 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.623     ; 1.664      ;
; -10.265 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 11.623     ; 1.664      ;
; -8.277  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.754     ; 2.783      ;
; -8.277  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.754     ; 2.783      ;
; -8.277  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.754     ; 2.783      ;
; -8.273  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.753     ; 2.786      ;
; -8.273  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.753     ; 2.786      ;
; -8.273  ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 10.753     ; 2.786      ;
+---------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.655 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.013      ; 1.664      ;
; -1.655 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.013      ; 1.664      ;
; -1.655 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.013      ; 1.664      ;
; -1.655 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.013      ; 1.664      ;
; -0.940 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.417      ; 2.783      ;
; -0.940 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.417      ; 2.783      ;
; -0.940 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.417      ; 2.783      ;
; -0.936 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.416      ; 2.786      ;
; -0.936 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.416      ; 2.786      ;
; -0.936 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 3.416      ; 2.786      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 1.944 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.254      ;
; 2.017 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 2.326      ;
; 2.017 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 2.326      ;
; 2.017 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 2.326      ;
; 2.017 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 2.326      ;
; 2.108 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.437      ;
; 2.108 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.437      ;
; 2.108 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.437      ;
; 2.108 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.437      ;
; 2.108 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.437      ;
; 2.108 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.437      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.115 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 2.449      ;
; 2.150 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.026      ; 2.482      ;
; 2.150 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.026      ; 2.482      ;
; 2.150 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.026      ; 2.482      ;
; 2.428 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 2.763      ;
; 2.428 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 2.763      ;
; 2.428 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 2.763      ;
; 2.428 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 2.763      ;
; 2.428 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 2.763      ;
; 2.428 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 2.763      ;
; 3.285 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.177     ; 2.414      ;
; 3.285 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.177     ; 2.414      ;
; 3.285 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.177     ; 2.414      ;
; 3.648 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.178     ; 2.776      ;
; 3.648 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.178     ; 2.776      ;
; 3.663 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.199     ; 2.770      ;
; 3.663 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.199     ; 2.770      ;
; 3.663 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.199     ; 2.770      ;
; 3.663 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.199     ; 2.770      ;
; 3.673 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.184     ; 2.795      ;
; 3.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.195     ; 2.814      ;
; 3.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.195     ; 2.814      ;
; 3.727 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.184     ; 2.849      ;
; 4.007 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.169     ; 3.144      ;
; 4.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.171     ; 3.144      ;
; 4.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.171     ; 3.144      ;
; 4.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.171     ; 3.144      ;
; 4.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.171     ; 3.144      ;
; 4.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.171     ; 3.144      ;
; 4.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.171     ; 3.144      ;
; 4.018 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.178     ; 3.146      ;
; 4.020 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.194     ; 3.132      ;
; 4.024 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.192     ; 3.138      ;
; 4.049 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.195     ; 3.160      ;
; 4.049 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.195     ; 3.160      ;
; 4.049 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.195     ; 3.160      ;
; 4.078 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.208     ; 3.176      ;
; 4.078 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.208     ; 3.176      ;
; 4.313 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.196     ; 3.423      ;
; 4.313 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.196     ; 3.423      ;
; 4.313 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.196     ; 3.423      ;
; 4.313 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.196     ; 3.423      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'J8IO8[7]'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; J8IO8[7] ; Rise       ; J8IO8[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 8.628  ; 8.628  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 8.628  ; 8.628  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.699  ; 7.699  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.617  ; 7.617  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 5.222  ; 5.222  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 3.345  ; 3.345  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 17.087 ; 17.087 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 17.087 ; 17.087 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.433 ; 11.433 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.400 ; 11.400 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.361 ; 11.361 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.303 ; 11.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 11.099 ; 11.099 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.433 ; 11.433 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 11.065 ; 11.065 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.715 ; 10.715 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.694 ; 10.694 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -8.120 ; -8.120 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -8.120 ; -8.120 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -4.754 ; -4.754 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -4.968 ; -4.968 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -4.956 ; -4.956 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -3.079 ; -3.079 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -9.381 ; -9.381 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -9.381 ; -9.381 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -5.444 ; -5.444 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -6.890 ; -6.890 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -6.134 ; -6.134 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -6.382 ; -6.382 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -6.481 ; -6.481 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -7.051 ; -7.051 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -6.586 ; -6.586 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -6.174 ; -6.174 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -5.444 ; -5.444 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 9.010  ; 9.010  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.218  ; 8.218  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.165  ; 9.165  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 8.457  ; 8.457  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 9.165  ; 9.165  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 8.763  ; 8.763  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.658  ; 8.658  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 8.731  ; 8.731  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.000  ; 8.000  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.832  ; 8.832  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 7.797  ; 7.797  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.177  ; 9.177  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.039  ; 9.039  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.746  ; 8.746  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.524  ; 8.524  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.492  ; 8.492  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.820  ; 8.820  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.737  ; 7.737  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.510  ; 8.510  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.533  ; 8.533  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.103  ; 8.103  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.530  ; 8.530  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 8.093  ; 8.093  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.416  ; 8.416  ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.466  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 7.426  ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 17.439 ; 17.439 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 15.789 ; 15.789 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 17.439 ; 17.439 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 16.263 ; 16.263 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 17.403 ; 17.403 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 16.861 ; 16.861 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 17.325 ; 17.325 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 17.161 ; 17.161 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 15.719 ; 15.719 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 15.808 ; 15.808 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 15.808 ; 15.808 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 12.880 ; 12.880 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 13.830 ; 13.830 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 13.542 ; 13.542 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 15.019 ; 15.019 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 14.541 ; 14.541 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 14.122 ; 14.122 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 14.263 ; 14.263 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 13.611 ; 13.611 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.109 ; 13.109 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.968 ; 12.968 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 13.345 ; 13.345 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 13.982 ; 13.982 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.362 ; 13.362 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 12.807 ; 12.807 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 13.495 ; 13.495 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 17.867 ; 17.867 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 18.189 ; 18.189 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 17.850 ; 17.850 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 9.010  ; 9.010  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.218  ; 8.218  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 8.000  ; 8.000  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 8.457  ; 8.457  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 9.165  ; 9.165  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 8.763  ; 8.763  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.658  ; 8.658  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 8.731  ; 8.731  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.000  ; 8.000  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.832  ; 8.832  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 7.797  ; 7.797  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.177  ; 9.177  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.039  ; 9.039  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.746  ; 8.746  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.524  ; 8.524  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.492  ; 8.492  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.820  ; 8.820  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.737  ; 7.737  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.510  ; 8.510  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.533  ; 8.533  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.103  ; 8.103  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.530  ; 8.530  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 8.093  ; 8.093  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.416  ; 8.416  ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.466  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 7.426  ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 11.018 ; 11.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 11.018 ; 11.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 12.761 ; 12.761 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 11.649 ; 11.649 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 11.456 ; 11.456 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 12.406 ; 12.406 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 12.820 ; 12.820 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 12.059 ; 12.059 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 11.635 ; 11.635 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 9.231  ; 9.231  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 10.041 ; 10.041 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 9.231  ; 9.231  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 10.124 ; 10.124 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 10.300 ; 10.300 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 11.983 ; 11.983 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 11.420 ; 11.420 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 11.014 ; 11.014 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 11.480 ; 11.480 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 10.033 ; 10.033 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 9.654  ; 9.654  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 9.407  ; 9.407  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 9.886  ; 9.886  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 10.431 ; 10.431 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 9.430  ; 9.430  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 9.278  ; 9.278  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 9.988  ; 9.988  ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 8.719  ; 8.719  ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 7.466  ; 9.838  ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 7.426  ; 10.582 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 18.069 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 18.079 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 18.447 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 18.451 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 18.451 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 18.451 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 18.069 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 18.096 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 18.096 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 9.789  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 9.799  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.167 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.171 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.171 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.171 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 9.789  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 9.816  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.816  ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 18.069    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 18.079    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 18.447    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 18.451    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 18.451    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 18.451    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 18.069    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 18.096    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 18.096    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 9.789     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 9.799     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.167    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.171    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.171    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.171    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 9.789     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 9.816     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.816     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -7.680 ; -2268.914     ;
; w_cpuClock ; -7.267 ; -892.689      ;
; J8IO8[7]   ; -1.418 ; -28.615       ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; J8IO8[7]   ; -4.156 ; -188.793      ;
; i_CLOCK_50 ; -0.516 ; -1.030        ;
; w_cpuClock ; -0.300 ; -4.349        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.607 ; -13.049       ;
; w_cpuClock ; 0.946  ; 0.000         ;
; J8IO8[7]   ; 4.464  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; J8IO8[7]   ; -4.194 ; -38.289       ;
; w_cpuClock ; -0.248 ; -1.397        ;
; i_CLOCK_50 ; 0.772  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.000 ; -1978.820        ;
; J8IO8[7]   ; -1.777 ; -51.777          ;
; w_cpuClock ; -0.500 ; -244.000         ;
+------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.680 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.483      ;
; -7.678 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.481      ;
; -7.677 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.480      ;
; -7.671 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.490      ;
; -7.671 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.490      ;
; -7.671 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.490      ;
; -7.670 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.490      ;
; -7.617 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.436      ;
; -7.617 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.436      ;
; -7.617 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.436      ;
; -7.616 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.436      ;
; -7.580 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.383      ;
; -7.578 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.381      ;
; -7.578 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.397      ;
; -7.578 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.397      ;
; -7.578 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.397      ;
; -7.577 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.380      ;
; -7.577 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.397      ;
; -7.551 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.370      ;
; -7.551 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.370      ;
; -7.551 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.370      ;
; -7.550 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.370      ;
; -7.532 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.333      ;
; -7.532 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.333      ;
; -7.522 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.325      ;
; -7.520 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.323      ;
; -7.519 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.322      ;
; -7.516 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.335      ;
; -7.516 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.335      ;
; -7.516 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.335      ;
; -7.515 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.335      ;
; -7.513 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.314      ;
; -7.513 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.314      ;
; -7.503 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.306      ;
; -7.501 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.304      ;
; -7.500 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.303      ;
; -7.489 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.290      ;
; -7.489 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.290      ;
; -7.469 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.272      ;
; -7.467 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.270      ;
; -7.466 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.269      ;
; -7.458 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.277      ;
; -7.458 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.277      ;
; -7.458 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.277      ;
; -7.457 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.277      ;
; -7.453 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.256      ;
; -7.451 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.254      ;
; -7.450 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.729     ; 3.253      ;
; -7.432 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.233      ;
; -7.432 ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.233      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.397 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.201      ;
; -7.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.209      ;
; -7.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.209      ;
; -7.390 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.713     ; 3.209      ;
; -7.389 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                      ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.712     ; 3.209      ;
; -7.388 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.189      ;
; -7.388 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.189      ;
; -7.387 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param1[1]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.186      ;
; -7.387 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param1[2]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.186      ;
; -7.387 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param1[4]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.186      ;
; -7.387 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param1[6]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.186      ;
; -7.387 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param1[3]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.186      ;
; -7.387 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param1[5]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.186      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[1]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.177      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[2]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.177      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[3]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.177      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[4]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.177      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[5]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.177      ;
; -7.379 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|param2[6]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.177      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[4]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[1]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.378 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[0]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.182      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param1[1]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.167      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param1[2]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.167      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param1[4]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.167      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param1[6]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.167      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param1[3]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.167      ;
; -7.368 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param1[5]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.733     ; 3.167      ;
; -7.360 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param2[1]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.158      ;
; -7.360 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param2[2]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.158      ;
; -7.360 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param2[3]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.158      ;
; -7.360 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param2[4]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.158      ;
; -7.360 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param2[5]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.158      ;
; -7.360 ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; SBCTextDisplayRGB:vdu|param2[6]                           ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.734     ; 3.158      ;
; -7.355 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.waitForLeftBracket         ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.156      ;
; -7.355 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.731     ; 3.156      ;
; -7.354 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[5]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.158      ;
; -7.354 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[6]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.158      ;
; -7.354 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[3]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.158      ;
; -7.354 ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; SBCTextDisplayRGB:vdu|cursorHorizRestore[2]               ; J8IO8[7]     ; i_CLOCK_50  ; 0.500        ; -4.728     ; 3.158      ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                                      ;
+--------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -7.267 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.335      ;
; -7.232 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.300      ;
; -7.226 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.294      ;
; -7.197 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.265      ;
; -7.191 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.259      ;
; -7.162 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.230      ;
; -7.156 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.224      ;
; -7.154 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.230      ;
; -7.134 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.210      ;
; -7.127 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.195      ;
; -7.121 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.189      ;
; -7.119 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.195      ;
; -7.118 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.194      ;
; -7.107 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.170      ;
; -7.099 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.175      ;
; -7.092 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.160      ;
; -7.086 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.154      ;
; -7.084 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.160      ;
; -7.083 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.159      ;
; -7.076 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.139      ;
; -7.075 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.146      ;
; -7.072 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.135      ;
; -7.072 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.143      ;
; -7.064 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.140      ;
; -7.057 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.125      ;
; -7.051 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.114      ;
; -7.051 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.119      ;
; -7.049 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.125      ;
; -7.049 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.465     ; 2.116      ;
; -7.048 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.124      ;
; -7.042 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.457     ; 2.117      ;
; -7.041 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.104      ;
; -7.040 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.111      ;
; -7.037 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.100      ;
; -7.037 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.108      ;
; -7.032 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.103      ;
; -7.029 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.105      ;
; -7.022 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.090      ;
; -7.018 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.094      ;
; -7.016 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.079      ;
; -7.016 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.084      ;
; -7.014 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.090      ;
; -7.014 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.465     ; 2.081      ;
; -7.013 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.081      ;
; -7.013 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.089      ;
; -7.007 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.457     ; 2.082      ;
; -7.006 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.069      ;
; -7.005 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.076      ;
; -7.002 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.065      ;
; -7.002 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.073      ;
; -6.997 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.068      ;
; -6.995 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.063      ;
; -6.994 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.070      ;
; -6.983 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.059      ;
; -6.981 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.044      ;
; -6.981 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|ea[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.049      ;
; -6.979 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.055      ;
; -6.979 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.465     ; 2.046      ;
; -6.978 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.046      ;
; -6.978 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.054      ;
; -6.972 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.457     ; 2.047      ;
; -6.971 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.034      ;
; -6.970 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.041      ;
; -6.967 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.030      ;
; -6.967 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.038      ;
; -6.962 ; bufferedUART:acia|dataOut[1]     ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.167     ; 2.327      ;
; -6.962 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.033      ;
; -6.960 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.028      ;
; -6.959 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.035      ;
; -6.948 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.024      ;
; -6.946 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 2.009      ;
; -6.944 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.020      ;
; -6.944 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.465     ; 2.011      ;
; -6.943 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 2.011      ;
; -6.943 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.019      ;
; -6.937 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.457     ; 2.012      ;
; -6.936 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 1.999      ;
; -6.935 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.006      ;
; -6.934 ; bufferedUART:acia|dataOut[7]     ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.175     ; 2.291      ;
; -6.932 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 1.995      ;
; -6.932 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 2.003      ;
; -6.930 ; bufferedUART:acia|dataOut[7]     ; cpu68:cpu1|pc[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.167     ; 2.295      ;
; -6.928 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|ea[7]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 1.996      ;
; -6.927 ; bufferedUART:acia|dataOut[1]     ; cpu68:cpu1|pc[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.167     ; 2.292      ;
; -6.927 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 1.998      ;
; -6.925 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|ea[13] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 1.993      ;
; -6.924 ; SBCTextDisplayRGB:vdu|dataOut[1] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 2.000      ;
; -6.913 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|pc[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 1.989      ;
; -6.911 ; SBCTextDisplayRGB:vdu|dataOut[3] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 1.974      ;
; -6.909 ; SBCTextDisplayRGB:vdu|dataOut[4] ; cpu68:cpu1|pc[8]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 1.985      ;
; -6.909 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|ea[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.465     ; 1.976      ;
; -6.908 ; SBCTextDisplayRGB:vdu|dataOut[2] ; cpu68:cpu1|ea[12] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.464     ; 1.976      ;
; -6.908 ; SBCTextDisplayRGB:vdu|dataOut[0] ; cpu68:cpu1|pc[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.456     ; 1.984      ;
; -6.902 ; SBCTextDisplayRGB:vdu|dataOut[6] ; cpu68:cpu1|pc[11] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.457     ; 1.977      ;
; -6.901 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|ea[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 1.964      ;
; -6.900 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 1.971      ;
; -6.899 ; bufferedUART:acia|dataOut[7]     ; cpu68:cpu1|ea[14] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.175     ; 2.256      ;
; -6.897 ; SBCTextDisplayRGB:vdu|dataOut[5] ; cpu68:cpu1|ea[9]  ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.469     ; 1.960      ;
; -6.897 ; SBCTextDisplayRGB:vdu|dataOut[7] ; cpu68:cpu1|pc[10] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.461     ; 1.968      ;
; -6.895 ; bufferedUART:acia|dataOut[4]     ; cpu68:cpu1|ea[15] ; J8IO8[7]     ; w_cpuClock  ; 0.500        ; -5.195     ; 2.232      ;
+--------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'J8IO8[7]'                                                                                                                                   ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.418 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.436      ;
; -1.374 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.392      ;
; -1.308 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.022      ; 2.362      ;
; -1.252 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.022      ; 2.306      ;
; -1.249 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.267      ;
; -1.228 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.246      ;
; -1.217 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.235      ;
; -1.209 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.227      ;
; -1.205 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.006      ; 2.243      ;
; -1.195 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.248      ;
; -1.189 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.221      ;
; -1.184 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.202      ;
; -1.167 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.197      ;
; -1.162 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 2.178      ;
; -1.151 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.187      ;
; -1.145 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.198      ;
; -1.143 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.196      ;
; -1.114 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.132      ;
; -1.090 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.143      ;
; -1.076 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.006      ; 2.114      ;
; -1.055 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.108      ;
; -1.053 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.026      ; 2.111      ;
; -1.053 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 2.071      ;
; -1.046 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.076      ;
; -1.046 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.076      ;
; -1.046 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.076      ;
; -1.001 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.026      ; 2.059      ;
; -0.996 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.028      ;
; -0.996 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.028      ;
; -0.996 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.028      ;
; -0.991 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.026      ; 2.049      ;
; -0.981 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.034      ;
; -0.974 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.006      ;
; -0.974 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.006      ;
; -0.974 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 2.006      ;
; -0.974 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; -0.149     ; 1.357      ;
; -0.973 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.003      ;
; -0.973 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.003      ;
; -0.973 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 2.003      ;
; -0.968 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 2.004      ;
; -0.965 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 2.018      ;
; -0.940 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.026      ; 1.998      ;
; -0.932 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.021      ; 1.985      ;
; -0.924 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.958      ;
; -0.924 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.958      ;
; -0.924 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.958      ;
; -0.919 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.935      ;
; -0.904 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 1.934      ;
; -0.904 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 1.934      ;
; -0.904 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.002     ; 1.934      ;
; -0.901 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.933      ;
; -0.901 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.933      ;
; -0.901 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.933      ;
; -0.899 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.931      ;
; -0.864 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.896      ;
; -0.860 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.892      ;
; -0.860 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.892      ;
; -0.860 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.892      ;
; -0.859 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.891      ;
; -0.859 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.891      ;
; -0.859 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.891      ;
; -0.846 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.862      ;
; -0.832 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.864      ;
; -0.832 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.864      ;
; -0.832 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.864      ;
; -0.807 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 1.825      ;
; -0.788 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.822      ;
; -0.788 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.822      ;
; -0.788 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.822      ;
; -0.787 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.821      ;
; -0.787 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.821      ;
; -0.787 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.002      ; 1.821      ;
; -0.781 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.813      ;
; -0.767 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.014     ; 1.785      ;
; -0.766 ; bufferedUART:acia|controlReg[7]        ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; -0.141     ; 1.157      ;
; -0.740 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.772      ;
; -0.735 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.767      ;
; -0.729 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.052      ; 1.313      ;
; -0.723 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.755      ;
; -0.715 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.731      ;
; -0.705 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.737      ;
; -0.700 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.732      ;
; -0.693 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; -0.149     ; 1.076      ;
; -0.681 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[5]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.697      ;
; -0.663 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 1.699      ;
; -0.639 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; J8IO8[7]     ; J8IO8[7]    ; 0.500        ; 0.057      ; 1.228      ;
; -0.622 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.654      ;
; -0.622 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.654      ;
; -0.617 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.649      ;
; -0.607 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.623      ;
; -0.590 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.004      ; 1.626      ;
; -0.568 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; -0.016     ; 1.584      ;
; -0.564 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.596      ;
; -0.559 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.591      ;
; -0.531 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.006      ; 1.569      ;
; -0.529 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.006      ; 1.567      ;
; -0.500 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; J8IO8[7]     ; J8IO8[7]    ; 1.000        ; 0.000      ; 1.532      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'J8IO8[7]'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.156 ; SBCTextDisplayRGB:vdu|kbBuffer~28      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 0.765      ;
; -4.145 ; SBCTextDisplayRGB:vdu|kbBuffer~27      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.764      ; 0.771      ;
; -4.073 ; SBCTextDisplayRGB:vdu|kbBuffer~37      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 0.848      ;
; -4.039 ; SBCTextDisplayRGB:vdu|kbBuffer~33      ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.770      ; 0.883      ;
; -4.025 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.690      ;
; -4.025 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.690      ;
; -4.025 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.690      ;
; -4.018 ; SBCTextDisplayRGB:vdu|kbBuffer~60      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.767      ; 0.901      ;
; -4.017 ; SBCTextDisplayRGB:vdu|kbBuffer~50      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.766      ; 0.901      ;
; -3.987 ; SBCTextDisplayRGB:vdu|kbBuffer~49      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.771      ; 0.936      ;
; -3.972 ; SBCTextDisplayRGB:vdu|kbBuffer~62      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.767      ; 0.947      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.954 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.684      ;
; -3.947 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.462      ; 1.667      ;
; -3.947 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.462      ; 1.667      ;
; -3.938 ; SBCTextDisplayRGB:vdu|dispByteSent     ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 4.726      ; 0.440      ;
; -3.937 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.807      ; 1.022      ;
; -3.937 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.807      ; 1.022      ;
; -3.936 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.807      ; 1.023      ;
; -3.936 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.807      ; 1.023      ;
; -3.921 ; SBCTextDisplayRGB:vdu|kbBuffer~32      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.770      ; 1.001      ;
; -3.915 ; SBCTextDisplayRGB:vdu|kbBuffer~51      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.771      ; 1.008      ;
; -3.914 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.623      ; 1.361      ;
; -3.907 ; SBCTextDisplayRGB:vdu|kbBuffer~23      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 1.014      ;
; -3.888 ; SBCTextDisplayRGB:vdu|kbBuffer~36      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.764      ; 1.028      ;
; -3.888 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.566      ; 1.830      ;
; -3.885 ; SBCTextDisplayRGB:vdu|kbBuffer~21      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 1.036      ;
; -3.876 ; SBCTextDisplayRGB:vdu|kbBuffer~12      ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.770      ; 1.046      ;
; -3.875 ; SBCTextDisplayRGB:vdu|kbBuffer~20      ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.764      ; 1.041      ;
; -3.868 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.847      ;
; -3.868 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.847      ;
; -3.868 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.847      ;
; -3.867 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.597      ; 1.382      ;
; -3.862 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.597      ; 1.387      ;
; -3.862 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.597      ; 1.387      ;
; -3.852 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[5]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.623      ; 1.423      ;
; -3.846 ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.773      ; 1.079      ;
; -3.839 ; SBCTextDisplayRGB:vdu|kbBuffer~30      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 1.082      ;
; -3.828 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|controlReg[7]        ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.470      ; 1.794      ;
; -3.824 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteWritten        ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.478      ; 1.806      ;
; -3.824 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.478      ; 1.806      ;
; -3.821 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.812      ; 1.143      ;
; -3.821 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.812      ; 1.143      ;
; -3.821 ; SBCTextDisplayRGB:vdu|func_reset       ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.812      ; 1.143      ;
; -3.818 ; bufferedUART:acia|rxBuffer~57          ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.519      ; 0.853      ;
; -3.803 ; SBCTextDisplayRGB:vdu|kbBuffer~66      ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 1.118      ;
; -3.802 ; SBCTextDisplayRGB:vdu|kbBuffer~16      ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.769      ; 1.119      ;
; -3.797 ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.773      ; 1.128      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.797 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.486      ; 1.841      ;
; -3.790 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.462      ; 1.824      ;
; -3.790 ; cpu68:cpu1|state.reset_state           ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.462      ; 1.824      ;
; -3.788 ; SBCTextDisplayRGB:vdu|kbBuffer~35      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.774      ; 1.138      ;
; -3.785 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[4]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.618      ; 1.485      ;
; -3.781 ; SBCTextDisplayRGB:vdu|kbBuffer~47      ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.766      ; 1.137      ;
; -3.770 ; cpu68:cpu1|state.write8_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.181      ; 1.563      ;
; -3.767 ; SBCTextDisplayRGB:vdu|kbBuffer~57      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.767      ; 1.152      ;
; -3.760 ; SBCTextDisplayRGB:vdu|kbBuffer~11      ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.770      ; 1.162      ;
; -3.758 ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.768      ; 1.162      ;
; -3.757 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.623      ; 1.518      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.757 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.559      ; 1.954      ;
; -3.755 ; bufferedUART:acia|rxBuffer~53          ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.519      ; 0.916      ;
; -3.755 ; bufferedUART:acia|rxBuffer~81          ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.511      ; 0.908      ;
; -3.755 ; bufferedUART:acia|rxBuffer~77          ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.511      ; 0.908      ;
; -3.755 ; bufferedUART:acia|txByteSent           ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; J8IO8[7]    ; -0.500       ; 4.642      ; 0.539      ;
; -3.744 ; SBCTextDisplayRGB:vdu|kbBuffer~43      ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.767      ; 1.175      ;
; -3.744 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.597      ; 1.505      ;
; -3.744 ; cpu68:cpu1|state.mul_state             ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.971      ;
; -3.744 ; cpu68:cpu1|state.mul_state             ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.971      ;
; -3.744 ; cpu68:cpu1|state.mul_state             ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.563      ; 1.971      ;
; -3.741 ; SBCTextDisplayRGB:vdu|kbBuffer~56      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.772      ; 1.183      ;
; -3.738 ; cpu68:cpu1|pc[8]                       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.397      ; 1.811      ;
; -3.731 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 3.946      ; 0.367      ;
; -3.731 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 3.946      ; 0.367      ;
; -3.731 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 3.946      ; 0.367      ;
; -3.731 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 3.946      ; 0.367      ;
; -3.731 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[2]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.618      ; 1.539      ;
; -3.731 ; cpu68:cpu1|state.reset_state           ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClock   ; J8IO8[7]    ; 0.000        ; 5.566      ; 1.987      ;
; -3.730 ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.773      ; 1.195      ;
; -3.727 ; cpu68:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:vdu|dataOut[3]       ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.623      ; 1.548      ;
; -3.721 ; cpu68:cpu1|state.vect_lo_state         ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; J8IO8[7]    ; -0.500       ; 5.329      ; 1.260      ;
; -3.715 ; SBCTextDisplayRGB:vdu|kbBuffer~42      ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.772      ; 1.209      ;
; -3.713 ; bufferedUART:acia|rxBuffer~136         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.513      ; 0.952      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.516 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.405      ; 1.182      ;
; -0.514 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.405      ; 1.184      ;
; -0.016 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.405      ; 1.182      ;
; -0.014 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.405      ; 1.184      ;
; 0.208  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.940      ;
; 0.208  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.940      ;
; 0.208  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.940      ;
; 0.208  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.940      ;
; 0.208  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.940      ;
; 0.208  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.940      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_cpuClkCt[1]                             ; w_cpuClkCt[1]                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; bufferedUART:acia|rxCurrentByteBuffer[5]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; SBCTextDisplayRGB:vdu|horizCount[11]      ; SBCTextDisplayRGB:vdu|horizCount[11]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; bufferedUART:acia|rxCurrentByteBuffer[4]  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; bufferedUART:acia|rxCurrentByteBuffer[7]  ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; SBCTextDisplayRGB:vdu|startAddr[10]       ; SBCTextDisplayRGB:vdu|startAddr[10]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxBuffer~47             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; bufferedUART:acia|txClockCount[5]         ; bufferedUART:acia|txClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.403      ;
; 0.255  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.407      ;
; 0.257  ; bufferedUART:acia|rxClockCount[5]         ; bufferedUART:acia|rxClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.409      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                              ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.300 ; bufferedUART:acia|rxBuffer~57      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.001      ; 0.853      ;
; -0.238 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.776      ; 1.690      ;
; -0.238 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.776      ; 1.690      ;
; -0.238 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.776      ; 1.690      ;
; -0.237 ; bufferedUART:acia|rxBuffer~53      ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.001      ; 0.916      ;
; -0.237 ; bufferedUART:acia|rxBuffer~81      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.993      ; 0.908      ;
; -0.237 ; bufferedUART:acia|rxBuffer~77      ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.993      ; 0.908      ;
; -0.210 ; SBCTextDisplayRGB:vdu|kbBuffer~28  ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.823      ; 0.765      ;
; -0.203 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.811      ; 1.260      ;
; -0.199 ; SBCTextDisplayRGB:vdu|kbBuffer~27  ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.818      ; 0.771      ;
; -0.195 ; bufferedUART:acia|rxBuffer~136     ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.995      ; 0.952      ;
; -0.151 ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 0.939      ; 0.440      ;
; -0.144 ; bufferedUART:acia|rxBuffer~115     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.001      ; 1.009      ;
; -0.127 ; SBCTextDisplayRGB:vdu|kbBuffer~37  ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.823      ; 0.848      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.125 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.684      ;
; -0.123 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.014      ; 1.043      ;
; -0.122 ; bufferedUART:acia|rxBuffer~135     ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.009      ; 1.039      ;
; -0.118 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.633      ; 1.667      ;
; -0.118 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.633      ; 1.667      ;
; -0.115 ; bufferedUART:acia|rxBuffer~139     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.995      ; 1.032      ;
; -0.104 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 0.917      ;
; -0.101 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.779      ; 1.830      ;
; -0.094 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.000      ; 1.058      ;
; -0.094 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.000      ; 1.058      ;
; -0.094 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.000      ; 1.058      ;
; -0.094 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.000      ; 1.058      ;
; -0.094 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.000      ; 1.058      ;
; -0.093 ; SBCTextDisplayRGB:vdu|kbBuffer~33  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.824      ; 0.883      ;
; -0.090 ; bufferedUART:acia|rxBuffer~124     ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.995      ; 1.057      ;
; -0.081 ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.776      ; 1.847      ;
; -0.081 ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.776      ; 1.847      ;
; -0.081 ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.776      ; 1.847      ;
; -0.076 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[3]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.811      ; 1.387      ;
; -0.076 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[7]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.811      ; 1.387      ;
; -0.075 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[1]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.811      ; 1.388      ;
; -0.074 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[6]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.811      ; 1.389      ;
; -0.072 ; SBCTextDisplayRGB:vdu|kbBuffer~60  ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.821      ; 0.901      ;
; -0.071 ; SBCTextDisplayRGB:vdu|kbBuffer~50  ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.820      ; 0.901      ;
; -0.055 ; bufferedUART:acia|rxBuffer~120     ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.995      ; 1.092      ;
; -0.046 ; bufferedUART:acia|rxBuffer~69      ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.992      ; 1.098      ;
; -0.046 ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|dataOut[5]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.811      ; 1.417      ;
; -0.042 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[4]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.810      ; 0.920      ;
; -0.041 ; SBCTextDisplayRGB:vdu|kbBuffer~49  ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.825      ; 0.936      ;
; -0.041 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[6]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.810      ; 0.921      ;
; -0.036 ; bufferedUART:acia|rxBuffer~93      ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.980      ; 1.096      ;
; -0.036 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[2]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.825      ; 1.441      ;
; -0.027 ; bufferedUART:acia|rxBuffer~67      ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.974      ; 1.099      ;
; -0.026 ; SBCTextDisplayRGB:vdu|kbBuffer~62  ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.821      ; 0.947      ;
; -0.026 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|dataOut[4]           ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.831      ; 1.457      ;
; -0.025 ; bufferedUART:acia|rxBuffer~138     ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.995      ; 1.122      ;
; -0.015 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[3]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.944      ; 1.081      ;
; -0.009 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[2]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.944      ; 1.087      ;
; -0.007 ; bufferedUART:acia|rxBuffer~108     ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.966      ; 1.111      ;
; 0.001  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[7]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.641      ; 1.794      ;
; 0.002  ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.020      ; 1.174      ;
; 0.002  ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.020      ; 1.174      ;
; 0.005  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteWritten        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.649      ; 1.806      ;
; 0.005  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.649      ; 1.806      ;
; 0.006  ; bufferedUART:acia|rxBuffer~123     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.995      ; 1.153      ;
; 0.006  ; bufferedUART:acia|rxBuffer~51      ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.001      ; 1.159      ;
; 0.009  ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.861      ; 1.022      ;
; 0.009  ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.861      ; 1.022      ;
; 0.010  ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.861      ; 1.023      ;
; 0.010  ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.861      ; 1.023      ;
; 0.010  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[4]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.810      ; 0.972      ;
; 0.011  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[6]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.810      ; 0.973      ;
; 0.014  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[3]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 1.035      ;
; 0.014  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[6]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 1.035      ;
; 0.016  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[4]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 1.037      ;
; 0.016  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[0]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 1.037      ;
; 0.016  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[7]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 1.037      ;
; 0.017  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[5]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.869      ; 1.038      ;
; 0.018  ; bufferedUART:acia|rxBuffer~73      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.992      ; 1.162      ;
; 0.025  ; SBCTextDisplayRGB:vdu|kbBuffer~32  ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.824      ; 1.001      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.030  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.772      ; 1.954      ;
; 0.031  ; SBCTextDisplayRGB:vdu|kbBuffer~51  ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.825      ; 1.008      ;
; 0.032  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.677      ; 1.361      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.032  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.657      ; 1.841      ;
; 0.035  ; bufferedUART:acia|rxBuffer~127     ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.980      ; 1.167      ;
; 0.039  ; SBCTextDisplayRGB:vdu|kbBuffer~23  ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.823      ; 1.014      ;
; 0.039  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.633      ; 1.824      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.607 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.371      ;
; -0.607 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.371      ;
; -0.607 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.371      ;
; -0.607 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.371      ;
; -0.458 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.281     ; 1.209      ;
; -0.458 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.281     ; 1.209      ;
; -0.451 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.251     ; 1.232      ;
; -0.441 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.205      ;
; -0.441 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.205      ;
; -0.441 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.205      ;
; -0.440 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.269     ; 1.203      ;
; -0.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.244     ; 1.212      ;
; -0.423 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.187      ;
; -0.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.245     ; 1.208      ;
; -0.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.245     ; 1.208      ;
; -0.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.245     ; 1.208      ;
; -0.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.245     ; 1.208      ;
; -0.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.245     ; 1.208      ;
; -0.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.245     ; 1.208      ;
; -0.363 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.258     ; 1.137      ;
; -0.347 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.111      ;
; -0.347 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.268     ; 1.111      ;
; -0.327 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.256     ; 1.103      ;
; -0.322 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.271     ; 1.083      ;
; -0.322 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.271     ; 1.083      ;
; -0.322 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.271     ; 1.083      ;
; -0.322 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.271     ; 1.083      ;
; -0.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.253     ; 1.094      ;
; -0.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.253     ; 1.094      ;
; -0.210 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.251     ; 0.991      ;
; -0.210 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.251     ; 0.991      ;
; -0.210 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.251     ; 0.991      ;
; -0.031 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 1.090      ;
; -0.031 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 1.090      ;
; -0.031 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 1.090      ;
; -0.031 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 1.090      ;
; -0.031 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 1.090      ;
; -0.031 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 1.090      ;
; 0.024  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 1.031      ;
; 0.024  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 1.031      ;
; 0.024  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 1.031      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.042  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.025      ; 1.015      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 1.006      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 1.006      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 1.006      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 1.006      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 1.006      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 1.006      ;
; 0.064  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.969      ;
; 0.064  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.969      ;
; 0.064  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.969      ;
; 0.064  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.969      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
; 0.108  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 0.929      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.946 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 1.014      ; 1.100      ;
; 0.946 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 1.014      ; 1.100      ;
; 0.946 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 1.014      ; 1.100      ;
; 0.949 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 1.016      ; 1.099      ;
; 0.949 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 1.016      ; 1.099      ;
; 0.949 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 1.016      ; 1.099      ;
; 1.128 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.840      ; 0.744      ;
; 1.128 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.840      ; 0.744      ;
; 1.128 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.840      ; 0.744      ;
; 1.128 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.840      ; 0.744      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'J8IO8[7]'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.464 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.532      ; 1.100      ;
; 4.464 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.532      ; 1.100      ;
; 4.464 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.532      ; 1.100      ;
; 4.467 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.534      ; 1.099      ;
; 4.467 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.534      ; 1.099      ;
; 4.467 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.534      ; 1.099      ;
; 5.074 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.786      ; 0.744      ;
; 5.074 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.786      ; 0.744      ;
; 5.074 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.786      ; 0.744      ;
; 5.074 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 1.000        ; 4.786      ; 0.744      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'J8IO8[7]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.194 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.786      ; 0.744      ;
; -4.194 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.786      ; 0.744      ;
; -4.194 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.786      ; 0.744      ;
; -4.194 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.786      ; 0.744      ;
; -3.587 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.534      ; 1.099      ;
; -3.587 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.534      ; 1.099      ;
; -3.587 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.534      ; 1.099      ;
; -3.584 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.532      ; 1.100      ;
; -3.584 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.532      ; 1.100      ;
; -3.584 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; J8IO8[7]    ; 0.000        ; 4.532      ; 1.100      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.248 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 0.744      ;
; -0.248 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 0.744      ;
; -0.248 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 0.744      ;
; -0.248 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.840      ; 0.744      ;
; -0.069 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.016      ; 1.099      ;
; -0.069 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.016      ; 1.099      ;
; -0.069 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.016      ; 1.099      ;
; -0.066 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.014      ; 1.100      ;
; -0.066 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.014      ; 1.100      ;
; -0.066 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 1.014      ; 1.100      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.772 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 0.929      ;
; 0.816 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.969      ;
; 0.816 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.969      ;
; 0.816 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.969      ;
; 0.816 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.969      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 1.006      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 1.006      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 1.006      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 1.006      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 1.006      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 1.006      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.838 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.025      ; 1.015      ;
; 0.856 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 1.031      ;
; 0.856 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 1.031      ;
; 0.856 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 1.031      ;
; 0.911 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 1.090      ;
; 0.911 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 1.090      ;
; 0.911 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 1.090      ;
; 0.911 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 1.090      ;
; 0.911 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 1.090      ;
; 0.911 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 1.090      ;
; 1.090 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.251     ; 0.991      ;
; 1.090 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.251     ; 0.991      ;
; 1.090 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.251     ; 0.991      ;
; 1.195 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.253     ; 1.094      ;
; 1.195 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.253     ; 1.094      ;
; 1.202 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.271     ; 1.083      ;
; 1.202 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.271     ; 1.083      ;
; 1.202 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.271     ; 1.083      ;
; 1.202 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.271     ; 1.083      ;
; 1.207 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.256     ; 1.103      ;
; 1.227 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.111      ;
; 1.227 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.111      ;
; 1.243 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.258     ; 1.137      ;
; 1.301 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.245     ; 1.208      ;
; 1.301 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.245     ; 1.208      ;
; 1.301 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.245     ; 1.208      ;
; 1.301 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.245     ; 1.208      ;
; 1.301 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.245     ; 1.208      ;
; 1.301 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.245     ; 1.208      ;
; 1.303 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.187      ;
; 1.304 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.244     ; 1.212      ;
; 1.320 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.269     ; 1.203      ;
; 1.321 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.205      ;
; 1.321 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.205      ;
; 1.321 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.205      ;
; 1.331 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.251     ; 1.232      ;
; 1.338 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.281     ; 1.209      ;
; 1.338 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.281     ; 1.209      ;
; 1.487 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.371      ;
; 1.487 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.371      ;
; 1.487 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.371      ;
; 1.487 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.268     ; 1.371      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'J8IO8[7]'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; J8IO8[7] ; Rise       ; J8IO8[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; J8IO8[7] ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 3.435 ; 3.435 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 3.435 ; 3.435 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 3.187 ; 3.187 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 3.190 ; 3.190 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 2.373 ; 2.373 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 1.815 ; 1.815 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 6.522 ; 6.522 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 6.522 ; 6.522 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 4.748 ; 4.748 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.743 ; 4.743 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.748 ; 4.748 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.724 ; 4.724 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.635 ; 4.635 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.712 ; 4.712 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.652 ; 4.652 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.479 ; 4.479 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.461 ; 4.461 ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.271 ; -3.271 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.271 ; -3.271 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.136 ; -2.136 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.241 ; -2.241 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.253 ; -2.253 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.695 ; -1.695 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -3.685 ; -3.685 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -3.685 ; -3.685 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.439 ; -2.439 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.891 ; -2.891 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.702 ; -2.702 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.789 ; -2.789 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.778 ; -2.778 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.980 ; -2.980 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.853 ; -2.853 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.690 ; -2.690 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.439 ; -2.439 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.915 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.729 ; 3.729 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 4.156 ; 4.156 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.697 ; 3.697 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 3.823 ; 3.823 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 4.156 ; 4.156 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 3.911 ; 3.911 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.925 ; 3.925 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 3.897 ; 3.897 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.683 ; 3.683 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 3.962 ; 3.962 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.676 ; 3.676 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.022 ; 4.022 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.025 ; 4.025 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.852 ; 3.852 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.878 ; 3.878 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.837 ; 3.837 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.926 ; 3.926 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.637 ; 3.637 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.875 ; 3.875 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.890 ; 3.890 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.734 ; 3.734 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.890 ; 3.890 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.744 ; 3.744 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.826 ; 3.826 ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.991 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 2.857 ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 6.470 ; 6.470 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 5.652 ; 5.652 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 6.242 ; 6.242 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 5.888 ; 5.888 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 6.470 ; 6.470 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 6.365 ; 6.365 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 6.344 ; 6.344 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 6.146 ; 6.146 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 5.817 ; 5.817 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 5.747 ; 5.747 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 5.747 ; 5.747 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 4.906 ; 4.906 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 5.129 ; 5.129 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 5.193 ; 5.193 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 5.668 ; 5.668 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 5.401 ; 5.401 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 5.223 ; 5.223 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 5.286 ; 5.286 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 5.032 ; 5.032 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 4.900 ; 4.900 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.853 ; 4.853 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.959 ; 4.959 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 5.178 ; 5.178 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 4.880 ; 4.880 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.748 ; 4.748 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 4.963 ; 4.963 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 6.435 ; 6.435 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 6.564 ; 6.564 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 6.374 ; 6.374 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.915 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.729 ; 3.729 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 3.683 ; 3.683 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.697 ; 3.697 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 3.823 ; 3.823 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 4.156 ; 4.156 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 3.911 ; 3.911 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.925 ; 3.925 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 3.897 ; 3.897 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.683 ; 3.683 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 3.962 ; 3.962 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.676 ; 3.676 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.022 ; 4.022 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.025 ; 4.025 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.852 ; 3.852 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.878 ; 3.878 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.837 ; 3.837 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.926 ; 3.926 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.637 ; 3.637 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.875 ; 3.875 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.890 ; 3.890 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.734 ; 3.734 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.890 ; 3.890 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.744 ; 3.744 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.826 ; 3.826 ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.991 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 2.857 ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 4.191 ; 4.191 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.191 ; 4.191 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.788 ; 4.788 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.529 ; 4.529 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.386 ; 4.386 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.711 ; 4.711 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.820 ; 4.820 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 4.604 ; 4.604 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.459 ; 4.459 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.620 ; 3.620 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.905 ; 3.905 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.770 ; 3.770 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 4.002 ; 4.002 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.073 ; 4.073 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.533 ; 4.533 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.431 ; 4.431 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.241 ; 4.241 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.401 ; 4.401 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.929 ; 3.929 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.829 ; 3.829 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.756 ; 3.756 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 3.881 ; 3.881 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.056 ; 4.056 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.648 ; 3.648 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.620 ; 3.620 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.868 ; 3.868 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 3.514 ; 3.514 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 2.991 ; 3.906 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 2.857 ; 4.002 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 6.492 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 6.502 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 6.618 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 6.622 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 6.622 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 6.622 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 6.492 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 6.509 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 6.509 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 3.872 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.882 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.998 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.002 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.002 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.002 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.872 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 3.889 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 3.889 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 6.492     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 6.502     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 6.618     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 6.622     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 6.622     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 6.622     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 6.492     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 6.509     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 6.509     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 3.872     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.882     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.998     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.002     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.002     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.002     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.872     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 3.889     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 3.889     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+------------------+------------+----------+----------+----------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal  ; Minimum Pulse Width ;
+------------------+------------+----------+----------+----------+---------------------+
; Worst-case Slack ; -21.572    ; -9.901   ; -3.579   ; -10.265  ; -3.000              ;
;  J8IO8[7]        ; -6.651     ; -9.901   ; 4.464    ; -10.265  ; -3.000              ;
;  i_CLOCK_50      ; -21.572    ; -0.516   ; -3.579   ; 0.772    ; -2.567              ;
;  w_cpuClock      ; -18.919    ; -1.996   ; 0.946    ; -1.655   ; -0.742              ;
; Design-wide TNS  ; -11194.802 ; -426.548 ; -146.724 ; -102.958 ; -3223.137           ;
;  J8IO8[7]        ; -156.607   ; -407.266 ; 0.000    ; -90.710  ; -77.200             ;
;  i_CLOCK_50      ; -8373.633  ; -1.030   ; -146.724 ; 0.000    ; -2783.841           ;
;  w_cpuClock      ; -2664.562  ; -19.282  ; 0.000    ; -12.248  ; -362.096            ;
+------------------+------------+----------+----------+----------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 8.628  ; 8.628  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 8.628  ; 8.628  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.699  ; 7.699  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.617  ; 7.617  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 5.222  ; 5.222  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 3.345  ; 3.345  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 17.087 ; 17.087 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 17.087 ; 17.087 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.433 ; 11.433 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.400 ; 11.400 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.361 ; 11.361 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.303 ; 11.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 11.099 ; 11.099 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.433 ; 11.433 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 11.065 ; 11.065 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.715 ; 10.715 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.694 ; 10.694 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.271 ; -3.271 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.271 ; -3.271 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.136 ; -2.136 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.241 ; -2.241 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.253 ; -2.253 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.695 ; -1.695 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -3.685 ; -3.685 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -3.685 ; -3.685 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.439 ; -2.439 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.891 ; -2.891 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.702 ; -2.702 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.789 ; -2.789 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.778 ; -2.778 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.980 ; -2.980 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.853 ; -2.853 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.690 ; -2.690 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.439 ; -2.439 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 9.010  ; 9.010  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.218  ; 8.218  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.165  ; 9.165  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 8.457  ; 8.457  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 9.165  ; 9.165  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 8.763  ; 8.763  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.658  ; 8.658  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 8.731  ; 8.731  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.000  ; 8.000  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.832  ; 8.832  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 7.797  ; 7.797  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.177  ; 9.177  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.039  ; 9.039  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.746  ; 8.746  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.524  ; 8.524  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.492  ; 8.492  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.820  ; 8.820  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.737  ; 7.737  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.510  ; 8.510  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.533  ; 8.533  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.103  ; 8.103  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.530  ; 8.530  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 8.093  ; 8.093  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.416  ; 8.416  ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.466  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 7.426  ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 17.439 ; 17.439 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 15.789 ; 15.789 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 17.439 ; 17.439 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 16.263 ; 16.263 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 17.403 ; 17.403 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 16.861 ; 16.861 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 17.325 ; 17.325 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 17.161 ; 17.161 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 15.719 ; 15.719 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 15.808 ; 15.808 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 15.808 ; 15.808 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 12.880 ; 12.880 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 13.830 ; 13.830 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 13.542 ; 13.542 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 15.019 ; 15.019 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 14.541 ; 14.541 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 14.122 ; 14.122 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 14.263 ; 14.263 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 13.611 ; 13.611 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.109 ; 13.109 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.968 ; 12.968 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 13.345 ; 13.345 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 13.982 ; 13.982 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.362 ; 13.362 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 12.807 ; 12.807 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 13.495 ; 13.495 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 17.867 ; 17.867 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 18.189 ; 18.189 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 17.850 ; 17.850 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.915 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.729 ; 3.729 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 3.683 ; 3.683 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.697 ; 3.697 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 3.823 ; 3.823 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 4.156 ; 4.156 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 3.911 ; 3.911 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.925 ; 3.925 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 3.897 ; 3.897 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.683 ; 3.683 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 3.962 ; 3.962 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.676 ; 3.676 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.022 ; 4.022 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.025 ; 4.025 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.852 ; 3.852 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.878 ; 3.878 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.837 ; 3.837 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.926 ; 3.926 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.637 ; 3.637 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.875 ; 3.875 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.890 ; 3.890 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.734 ; 3.734 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.890 ; 3.890 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.744 ; 3.744 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.826 ; 3.826 ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.991 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 2.857 ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 4.191 ; 4.191 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.191 ; 4.191 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.788 ; 4.788 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.529 ; 4.529 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.386 ; 4.386 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.711 ; 4.711 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.820 ; 4.820 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 4.604 ; 4.604 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.459 ; 4.459 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.620 ; 3.620 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.905 ; 3.905 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.770 ; 3.770 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 4.002 ; 4.002 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.073 ; 4.073 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.533 ; 4.533 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.431 ; 4.431 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.241 ; 4.241 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.401 ; 4.401 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.929 ; 3.929 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.829 ; 3.829 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.756 ; 3.756 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 3.881 ; 3.881 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.056 ; 4.056 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.648 ; 3.648 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.620 ; 3.620 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.868 ; 3.868 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 3.514 ; 3.514 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 2.991 ; 3.906 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 2.857 ; 4.002 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141583 ; 0        ; 0        ; 0        ;
; J8IO8[7]   ; i_CLOCK_50 ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36603    ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 273      ; 0        ; 10       ; 0        ;
; J8IO8[7]   ; J8IO8[7]   ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClock ; J8IO8[7]   ; 315      ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; J8IO8[7]   ; w_cpuClock ; 315      ; 10       ; 1904     ; 1328     ;
; w_cpuClock ; w_cpuClock ; 512      ; 1576     ; 640      ; 3092368  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141583 ; 0        ; 0        ; 0        ;
; J8IO8[7]   ; i_CLOCK_50 ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36603    ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 273      ; 0        ; 10       ; 0        ;
; J8IO8[7]   ; J8IO8[7]   ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClock ; J8IO8[7]   ; 315      ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; J8IO8[7]   ; w_cpuClock ; 315      ; 10       ; 1904     ; 1328     ;
; w_cpuClock ; w_cpuClock ; 512      ; 1576     ; 640      ; 3092368  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 10       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; J8IO8[7]   ; 10       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 272   ; 272  ;
; Unconstrained Output Ports      ; 51    ; 51   ;
; Unconstrained Output Port Paths ; 1482  ; 1482 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 26 21:57:05 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name J8IO8[7] J8IO8[7]
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_vduCSN~0  from: datab  to: combout
    Info (332098): Cell: w_aciaCSN~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.572     -8373.633 i_CLOCK_50 
    Info (332119):   -18.919     -2664.562 w_cpuClock 
    Info (332119):    -6.651      -156.607 J8IO8[7] 
Info (332146): Worst-case hold slack is -9.901
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.901      -407.266 J8IO8[7] 
    Info (332119):    -1.996       -19.282 w_cpuClock 
    Info (332119):     0.214         0.000 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -3.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.579      -146.724 i_CLOCK_50 
    Info (332119):     1.670         0.000 w_cpuClock 
    Info (332119):     9.007         0.000 J8IO8[7] 
Info (332146): Worst-case removal slack is -10.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.265       -90.710 J8IO8[7] 
    Info (332119):    -1.655       -12.248 w_cpuClock 
    Info (332119):     1.944         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -77.200 J8IO8[7] 
    Info (332119):    -2.567     -2783.841 i_CLOCK_50 
    Info (332119):    -0.742      -362.096 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_vduCSN~0  from: datab  to: combout
    Info (332098): Cell: w_aciaCSN~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.680     -2268.914 i_CLOCK_50 
    Info (332119):    -7.267      -892.689 w_cpuClock 
    Info (332119):    -1.418       -28.615 J8IO8[7] 
Info (332146): Worst-case hold slack is -4.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.156      -188.793 J8IO8[7] 
    Info (332119):    -0.516        -1.030 i_CLOCK_50 
    Info (332119):    -0.300        -4.349 w_cpuClock 
Info (332146): Worst-case recovery slack is -0.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.607       -13.049 i_CLOCK_50 
    Info (332119):     0.946         0.000 w_cpuClock 
    Info (332119):     4.464         0.000 J8IO8[7] 
Info (332146): Worst-case removal slack is -4.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.194       -38.289 J8IO8[7] 
    Info (332119):    -0.248        -1.397 w_cpuClock 
    Info (332119):     0.772         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1978.820 i_CLOCK_50 
    Info (332119):    -1.777       -51.777 J8IO8[7] 
    Info (332119):    -0.500      -244.000 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4572 megabytes
    Info: Processing ended: Sat Jun 26 21:57:08 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


