//oanab
//7 nov 2007

csl_register reg1{
  reg1(){
    set_type(register);
    set_width(8);
  }
};

csl_vector stim{
stim(){
set_unit_name(reg1);
set_direction(input);
}
};

csl_vector exp{
  exp(){
 set_unit_name(reg1);
 set_direction(output);
  }
};

csl_testbench tb{
  csl_signal clk(reg);
  reg1 reg11;
 tb(){
 clk.set_attr(clock);
 add_logic(clock,clk,2,ns );
  }
};

csl_unit u{
  csl_port clk(input);
  csl_port p1(input);
  csl_port p2(input);
  csl_port p3(output,8);
  csl_port p4(input,8);
  reg1 r2(.reset_(p1),.enable(p2),.clock(clk),.reg_out(p3),.reg_in(p4));
  u(){
  }
};
