# v5版本主要做了以下修改

### 1.修改总线控制器中的地址空间映射表，与RARS保持一致

- 存储器基地址更改为0x1001_0000，大小为0x0000_7FFF，32KB
- GPIO基地址更改为0x1003_0000，大小为0x0000_000F，16B

### 2.修改数据存储器 IP核中的数据深度，改为8192

16384深度的32位存储器大小为 8192 * 4 Byte = 32KB

### 3.学习交叉编译器的使用，建立从C语言源文件到汇编语言再到十六进制指令文件的编译流程，并在开发板上实现

具体学习笔记见 `../docs/RISC-V编译全链路解析：从C语言到机器码的深度实践手记.md`文件

# 后续计划



### 1.扩展外设（GPIO、UART、DDR3 RAM、数码管、定时器、PWM）

### 2.采用AXI+分层总线架构

```
+----------------+     +-----------------+     +---------------+
| RISC-V CPU     |     | AXI Interconnect|     | DDR3 Controller|
| (AXI Master)   |---->|                 |---->| (AXI Slave)    |
+----------------+     +-----------------+     +---------------+
                        |           |
                        |           |  AXI-to-Legacy Bridge
                        |           v
                        |     +-----------------+
                        |     | Legacy Devices  |
                        |     | (RAM/GPIO/Timer)|
                        |     +-----------------+
                        |
                        v（预留DMA接口）
                  +-----------------+
                  | Future AXI Master|
                  | (e.g., DMA)     |
                  +-----------------+
```

### 3.实现CSR寄存器和相关系统指令，支持中断系统

### 4.扩展指令集（M、F、D指令集），支持乘法除法取模求余单双精度浮点数指令