

================================================================
== Vivado HLS Report for 'HLS_accel'
================================================================
* Date:           Wed Apr 17 15:09:36 2024

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        hls_wrapped_mmult_prj
* Solution:       solution2_2
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    10.689|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  42542|  42542|  42542|  42542|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-------+-------+----------+-----------+-----------+------+----------+
        |          |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-------+-------+----------+-----------+-----------+------+----------+
        |- Loop 1  |   1764|   1764|         2|          1|          1|  1764|    yes   |
        |- Loop 2  |   1764|   1764|         2|          1|          1|  1764|    yes   |
        |- L1_L2   |  37240|  37240|       218|         21|          1|  1764|    yes   |
        |- Loop 4  |   1766|   1766|         4|          1|          1|  1764|    yes   |
        +----------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      4|       -|      -|
|Expression       |        -|      0|       0|   1486|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|      0|     974|   2956|
|Memory           |       12|      -|       0|      0|
|Multiplexer      |        -|      -|       -|   1425|
|Register         |        0|      -|    5280|   1152|
+-----------------+---------+-------+--------+-------+
|Total            |       12|      4|    6254|   7019|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        4|      1|       5|     13|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |            Instance           |            Module           | BRAM_18K| DSP48E|  FF | LUT |
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |HLS_accel_CONTROL_BUS_s_axi_U  |HLS_accel_CONTROL_BUS_s_axi  |        0|      0|   36|   40|
    |HLS_accel_fadd_32bkb_U1        |HLS_accel_fadd_32bkb         |        0|      0|  233|  592|
    |HLS_accel_fadd_32bkb_U2        |HLS_accel_fadd_32bkb         |        0|      0|  233|  592|
    |HLS_accel_fmul_32cud_U3        |HLS_accel_fmul_32cud         |        0|      0|  236|  866|
    |HLS_accel_fmul_32cud_U4        |HLS_accel_fmul_32cud         |        0|      0|  236|  866|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |Total                          |                             |        0|      0|  974| 2956|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+

    * DSP48: 
    +-------------------------+----------------------+--------------+
    |         Instance        |        Module        |  Expression  |
    +-------------------------+----------------------+--------------+
    |HLS_accel_mac_muldEe_U5  |HLS_accel_mac_muldEe  | i0 * i1 + i2 |
    |HLS_accel_mac_muldEe_U6  |HLS_accel_mac_muldEe  | i0 * i1 + i2 |
    |HLS_accel_mac_muldEe_U8  |HLS_accel_mac_muldEe  | i0 * i1 + i2 |
    |HLS_accel_mac_muleOg_U7  |HLS_accel_mac_muleOg  | i0 + i1 * i2 |
    +-------------------------+----------------------+--------------+

    * Memory: 
    +-------+---------------+---------+---+----+------+-----+------+-------------+
    | Memory|     Module    | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------+---------------+---------+---+----+------+-----+------+-------------+
    |a_U    |HLS_accel_a    |        4|  0|   0|  1764|   32|     1|        56448|
    |b_U    |HLS_accel_a    |        4|  0|   0|  1764|   32|     1|        56448|
    |out_U  |HLS_accel_out  |        4|  0|   0|  1764|   32|     1|        56448|
    +-------+---------------+---------+---+----+------+-----+------+-------------+
    |Total  |               |       12|  0|   0|  5292|   96|     3|       169344|
    +-------+---------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |tmp_5_fu_1464_p2                       |     *    |      0|  0|  26|           6|           6|
    |a_load_10_mid2_fu_1683_p2              |     +    |      0|  0|  12|          12|           4|
    |a_load_11_mid2_fu_1693_p2              |     +    |      0|  0|  12|          12|           4|
    |a_load_12_mid2_fu_1723_p2              |     +    |      0|  0|  12|          12|           4|
    |a_load_13_mid2_fu_1733_p2              |     +    |      0|  0|  12|          12|           4|
    |a_load_14_mid2_fu_1763_p2              |     +    |      0|  0|  12|          12|           4|
    |a_load_15_mid2_fu_1773_p2              |     +    |      0|  0|  12|          12|           4|
    |a_load_16_mid2_fu_1803_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_17_mid2_fu_1813_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_18_mid2_fu_1847_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_19_mid2_fu_1857_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_20_mid2_fu_1895_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_21_mid2_fu_1905_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_22_mid2_fu_1943_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_23_mid2_fu_1953_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_24_mid2_fu_1983_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_25_mid2_fu_1993_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_26_mid2_fu_2023_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_27_mid2_fu_2033_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_28_mid2_fu_2063_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_29_mid2_fu_2073_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_2_mid2_fu_1511_p2               |     +    |      0|  0|  12|          12|           2|
    |a_load_30_mid2_fu_2103_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_31_mid2_fu_2113_p2              |     +    |      0|  0|  12|          12|           5|
    |a_load_32_mid2_fu_2141_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_33_mid2_fu_2151_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_34_mid2_fu_2181_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_35_mid2_fu_2191_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_36_mid2_fu_2225_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_37_mid2_fu_2235_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_38_mid2_fu_2273_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_39_mid2_fu_2283_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_3_mid2_fu_1521_p2               |     +    |      0|  0|  12|          12|           2|
    |a_load_40_mid2_fu_2326_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_41_mid2_fu_2336_p2              |     +    |      0|  0|  12|          12|           6|
    |a_load_4_mid2_fu_1555_p2               |     +    |      0|  0|  12|          12|           3|
    |a_load_5_mid2_fu_1565_p2               |     +    |      0|  0|  12|          12|           3|
    |a_load_6_mid2_fu_1595_p2               |     +    |      0|  0|  12|          12|           3|
    |a_load_7_mid2_fu_1605_p2               |     +    |      0|  0|  12|          12|           3|
    |a_load_8_mid2_fu_1635_p2               |     +    |      0|  0|  12|          12|           4|
    |a_load_9_mid2_fu_1645_p2               |     +    |      0|  0|  12|          12|           4|
    |i_1_fu_1352_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_2_fu_2370_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_fu_1291_p2                           |     +    |      0|  0|  15|           6|           1|
    |ia_fu_1413_p2                          |     +    |      0|  0|  15|           6|           1|
    |ib_fu_2321_p2                          |     +    |      0|  0|  15|           6|           1|
    |indvar_flatten_next1_fu_1407_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next2_fu_2364_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next7_fu_1346_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next_fu_1285_p2         |     +    |      0|  0|  13|          11|           1|
    |j_1_fu_1380_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_2_fu_2398_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_fu_1319_p2                           |     +    |      0|  0|  15|           6|           1|
    |tmp_100_fu_1615_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_101_fu_1625_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_102_fu_1658_p2                     |     +    |      0|  0|  15|           8|           8|
    |tmp_103_fu_1672_p2                     |     +    |      0|  0|  14|          10|           9|
    |tmp_104_fu_1703_p2                     |     +    |      0|  0|  14|          10|           9|
    |tmp_105_fu_1713_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_106_fu_1743_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_107_fu_1753_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_108_fu_1783_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_109_fu_1793_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_10_fu_1500_p2                      |     +    |      0|  0|  15|           8|           7|
    |tmp_110_fu_1823_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_111_fu_1833_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_112_fu_1867_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_113_fu_1881_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_114_fu_1918_p2                     |     +    |      0|  0|  15|           8|           8|
    |tmp_115_fu_1932_p2                     |     +    |      0|  0|  13|          11|          10|
    |tmp_116_fu_1963_p2                     |     +    |      0|  0|  13|          11|          10|
    |tmp_117_fu_1973_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_118_fu_2003_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_119_fu_2013_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_11_fu_1534_p2                      |     +    |      0|  0|  15|           8|           8|
    |tmp_120_fu_2043_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_121_fu_2053_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_122_fu_2083_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_123_fu_2093_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_125_fu_2131_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_126_fu_2161_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_127_fu_2171_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_128_fu_2201_p2                     |     +    |      0|  0|  13|          11|          11|
    |tmp_129_fu_2211_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_130_fu_2245_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_131_fu_2259_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_132_fu_2293_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_133_fu_2307_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_134_fu_2349_p2                     |     +    |      0|  0|  12|          12|          12|
    |tmp_13_fu_1544_p2                      |     +    |      0|  0|  15|           9|           8|
    |tmp_8_fu_1450_p2                       |     +    |      0|  0|  15|           7|           6|
    |tmp_98_fu_1575_p2                      |     +    |      0|  0|  15|           9|           8|
    |tmp_99_fu_1585_p2                      |     +    |      0|  0|  15|           9|           9|
    |tmp_9_fu_1489_p2                       |     +    |      0|  0|  15|           8|           7|
    |INPUT_STREAM_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_11001              |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001              |    and   |      0|  0|   2|           1|           1|
    |ap_block_state229_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state230_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter0       |    and   |      0|  0|   2|           1|           1|
    |ap_block_state5_pp1_stage0_iter0       |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_data_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |exitcond1_i_i_fu_1419_p2               |   icmp   |      0|  0|  11|           6|           6|
    |exitcond2_i_fu_1358_p2                 |   icmp   |      0|  0|  11|           6|           6|
    |exitcond4_i_fu_1297_p2                 |   icmp   |      0|  0|  11|           6|           6|
    |exitcond_flatten1_fu_1401_p2           |   icmp   |      0|  0|  13|          11|          10|
    |exitcond_flatten2_fu_2358_p2           |   icmp   |      0|  0|  13|          11|          10|
    |exitcond_flatten8_fu_1340_p2           |   icmp   |      0|  0|  13|          11|          10|
    |exitcond_flatten_fu_1279_p2            |   icmp   |      0|  0|  13|          11|          10|
    |exitcond_i_fu_2376_p2                  |   icmp   |      0|  0|  11|           6|           6|
    |last_assign_fu_2420_p2                 |   icmp   |      0|  0|  13|          11|          10|
    |a_load_1_mid2_fu_1475_p2               |    or    |      0|  0|  12|          12|           1|
    |ap_block_pp3_stage0_11001              |    or    |      0|  0|   2|           1|           1|
    |ap_block_state231                      |    or    |      0|  0|   2|           1|           1|
    |ib_0_i_i_mid2_fu_1425_p3               |  select  |      0|  0|   6|           1|           1|
    |j2_0_i_mid2_fu_1364_p3                 |  select  |      0|  0|   6|           1|           1|
    |j5_0_i_mid2_fu_2382_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_0_i_mid2_fu_1303_p3                  |  select  |      0|  0|   6|           1|           1|
    |tmp_1_mid2_v_fu_1311_p3                |  select  |      0|  0|   6|           1|           6|
    |tmp_3_mid2_v_fu_1372_p3                |  select  |      0|  0|   6|           1|           6|
    |tmp_8_mid2_v_v_fu_2390_p3              |  select  |      0|  0|   6|           1|           6|
    |tmp_9_mid2_fu_1433_p3                  |  select  |      0|  0|   6|           1|           6|
    |ap_enable_pp0                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1                |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1                |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1                |    xor   |      0|  0|   2|           2|           1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0|1486|        1111|         732|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+-----+-----------+-----+-----------+
    |                    Name                   | LUT | Input Size| Bits| Total Bits|
    +-------------------------------------------+-----+-----------+-----+-----------+
    |INPUT_STREAM_TDATA_blk_n                   |    9|          2|    1|          2|
    |INPUT_STREAM_data_V_0_data_out             |    9|          2|   32|         64|
    |INPUT_STREAM_data_V_0_state                |   15|          3|    2|          6|
    |INPUT_STREAM_dest_V_0_state                |   15|          3|    2|          6|
    |OUTPUT_STREAM_TDATA_blk_n                  |    9|          2|    1|          2|
    |OUTPUT_STREAM_data_V_1_data_out            |    9|          2|   32|         64|
    |OUTPUT_STREAM_data_V_1_state               |   15|          3|    2|          6|
    |OUTPUT_STREAM_dest_V_1_state               |   15|          3|    2|          6|
    |OUTPUT_STREAM_id_V_1_state                 |   15|          3|    2|          6|
    |OUTPUT_STREAM_keep_V_1_state               |   15|          3|    2|          6|
    |OUTPUT_STREAM_last_V_1_data_out            |    9|          2|    1|          2|
    |OUTPUT_STREAM_last_V_1_state               |   15|          3|    2|          6|
    |OUTPUT_STREAM_strb_V_1_state               |   15|          3|    2|          6|
    |OUTPUT_STREAM_user_V_1_state               |   15|          3|    2|          6|
    |a_address0                                 |  109|         23|   11|        253|
    |a_address1                                 |  105|         22|   11|        242|
    |ap_NS_fsm                                  |  137|         30|    1|         30|
    |ap_enable_reg_pp0_iter1                    |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1                    |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter10                   |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                    |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter3                    |    9|          2|    1|          2|
    |ap_phi_mux_i1_0_i_phi_fu_1027_p4           |    9|          2|    6|         12|
    |ap_phi_mux_i4_0_i_phi_fu_1093_p4           |    9|          2|    6|         12|
    |ap_phi_mux_i_0_i_phi_fu_994_p4             |    9|          2|    6|         12|
    |ap_phi_mux_ia_0_i_i_phi_fu_1060_p4         |    9|          2|    6|         12|
    |ap_phi_mux_ib_0_i_i_phi_fu_1071_p4         |    9|          2|    6|         12|
    |ap_phi_mux_indvar_flatten1_phi_fu_1049_p4  |    9|          2|   11|         22|
    |b_address0                                 |  109|         23|   11|        253|
    |b_address1                                 |  105|         22|   11|        242|
    |grp_fu_1111_p0                             |   38|          7|   32|        224|
    |grp_fu_1111_p1                             |  105|         22|   32|        704|
    |grp_fu_1116_p0                             |   38|          7|   32|        224|
    |grp_fu_1116_p1                             |  105|         22|   32|        704|
    |grp_fu_1120_p0                             |   33|          6|   32|        192|
    |grp_fu_1120_p1                             |   38|          7|   32|        224|
    |grp_fu_1124_p0                             |   33|          6|   32|        192|
    |grp_fu_1124_p1                             |   38|          7|   32|        224|
    |i1_0_i_reg_1023                            |    9|          2|    6|         12|
    |i4_0_i_reg_1089                            |    9|          2|    6|         12|
    |i_0_i_reg_990                              |    9|          2|    6|         12|
    |ia_0_i_i_reg_1056                          |    9|          2|    6|         12|
    |ib_0_i_i_reg_1067                          |    9|          2|    6|         12|
    |indvar_flatten1_reg_1045                   |    9|          2|   11|         22|
    |indvar_flatten2_reg_1078                   |    9|          2|   11|         22|
    |indvar_flatten6_reg_1012                   |    9|          2|   11|         22|
    |indvar_flatten_reg_979                     |    9|          2|   11|         22|
    |j2_0_i_reg_1034                            |    9|          2|    6|         12|
    |j5_0_i_reg_1100                            |    9|          2|    6|         12|
    |j_0_i_reg_1001                             |    9|          2|    6|         12|
    |out_address0                               |   15|          3|   11|         33|
    |reg_1136                                   |    9|          2|   32|         64|
    |reg_1142                                   |    9|          2|   32|         64|
    +-------------------------------------------+-----+-----------+-----+-----------+
    |Total                                      | 1425|        296|  599|       4335|
    +-------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |INPUT_STREAM_data_V_0_payload_A   |  32|   0|   32|          0|
    |INPUT_STREAM_data_V_0_payload_B   |  32|   0|   32|          0|
    |INPUT_STREAM_data_V_0_sel_rd      |   1|   0|    1|          0|
    |INPUT_STREAM_data_V_0_sel_wr      |   1|   0|    1|          0|
    |INPUT_STREAM_data_V_0_state       |   2|   0|    2|          0|
    |INPUT_STREAM_dest_V_0_state       |   2|   0|    2|          0|
    |OUTPUT_STREAM_data_V_1_payload_A  |  32|   0|   32|          0|
    |OUTPUT_STREAM_data_V_1_payload_B  |  32|   0|   32|          0|
    |OUTPUT_STREAM_data_V_1_sel_rd     |   1|   0|    1|          0|
    |OUTPUT_STREAM_data_V_1_sel_wr     |   1|   0|    1|          0|
    |OUTPUT_STREAM_data_V_1_state      |   2|   0|    2|          0|
    |OUTPUT_STREAM_dest_V_1_sel_rd     |   1|   0|    1|          0|
    |OUTPUT_STREAM_dest_V_1_state      |   2|   0|    2|          0|
    |OUTPUT_STREAM_id_V_1_sel_rd       |   1|   0|    1|          0|
    |OUTPUT_STREAM_id_V_1_state        |   2|   0|    2|          0|
    |OUTPUT_STREAM_keep_V_1_sel_rd     |   1|   0|    1|          0|
    |OUTPUT_STREAM_keep_V_1_state      |   2|   0|    2|          0|
    |OUTPUT_STREAM_last_V_1_payload_A  |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_payload_B  |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_rd     |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_wr     |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_state      |   2|   0|    2|          0|
    |OUTPUT_STREAM_strb_V_1_sel_rd     |   1|   0|    1|          0|
    |OUTPUT_STREAM_strb_V_1_state      |   2|   0|    2|          0|
    |OUTPUT_STREAM_user_V_1_sel_rd     |   1|   0|    1|          0|
    |OUTPUT_STREAM_user_V_1_state      |   2|   0|    2|          0|
    |a_load_40_reg_3237                |  32|   0|   32|          0|
    |a_load_41_reg_3242                |  32|   0|   32|          0|
    |ap_CS_fsm                         |  29|   0|   29|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3           |   1|   0|    1|          0|
    |b_load_40_reg_3227                |  32|   0|   32|          0|
    |b_load_41_reg_3232                |  32|   0|   32|          0|
    |exitcond_flatten1_reg_2516        |   1|   0|    1|          0|
    |exitcond_flatten2_reg_3302        |   1|   0|    1|          0|
    |exitcond_flatten8_reg_2491        |   1|   0|    1|          0|
    |exitcond_flatten_reg_2466         |   1|   0|    1|          0|
    |i1_0_i_reg_1023                   |   6|   0|    6|          0|
    |i4_0_i_reg_1089                   |   6|   0|    6|          0|
    |i_0_i_reg_990                     |   6|   0|    6|          0|
    |ia_0_i_i_reg_1056                 |   6|   0|    6|          0|
    |ib_0_i_i_mid2_reg_2525            |   6|   0|    6|          0|
    |ib_0_i_i_reg_1067                 |   6|   0|    6|          0|
    |ib_reg_3197                       |   6|   0|    6|          0|
    |indvar_flatten1_reg_1045          |  11|   0|   11|          0|
    |indvar_flatten2_reg_1078          |  11|   0|   11|          0|
    |indvar_flatten6_reg_1012          |  11|   0|   11|          0|
    |indvar_flatten_next1_reg_2520     |  11|   0|   11|          0|
    |indvar_flatten_reg_979            |  11|   0|   11|          0|
    |j2_0_i_mid2_reg_2500              |   6|   0|    6|          0|
    |j2_0_i_reg_1034                   |   6|   0|    6|          0|
    |j5_0_i_mid2_reg_3311              |   6|   0|    6|          0|
    |j5_0_i_reg_1100                   |   6|   0|    6|          0|
    |j_0_i_mid2_reg_2475               |   6|   0|    6|          0|
    |j_0_i_reg_1001                    |   6|   0|    6|          0|
    |last_assign_reg_3334              |   1|   0|    1|          0|
    |reg_1132                          |  32|   0|   32|          0|
    |reg_1136                          |  32|   0|   32|          0|
    |reg_1142                          |  32|   0|   32|          0|
    |reg_1148                          |  32|   0|   32|          0|
    |reg_1153                          |  32|   0|   32|          0|
    |reg_1158                          |  32|   0|   32|          0|
    |reg_1163                          |  32|   0|   32|          0|
    |reg_1168                          |  32|   0|   32|          0|
    |reg_1173                          |  32|   0|   32|          0|
    |reg_1178                          |  32|   0|   32|          0|
    |reg_1183                          |  32|   0|   32|          0|
    |reg_1188                          |  32|   0|   32|          0|
    |reg_1193                          |  32|   0|   32|          0|
    |reg_1198                          |  32|   0|   32|          0|
    |reg_1203                          |  32|   0|   32|          0|
    |reg_1208                          |  32|   0|   32|          0|
    |reg_1213                          |  32|   0|   32|          0|
    |reg_1218                          |  32|   0|   32|          0|
    |reg_1223                          |  32|   0|   32|          0|
    |reg_1228                          |  32|   0|   32|          0|
    |reg_1233                          |  32|   0|   32|          0|
    |reg_1238                          |  32|   0|   32|          0|
    |reg_1243                          |  32|   0|   32|          0|
    |reg_1248                          |  32|   0|   32|          0|
    |reg_1253                          |  32|   0|   32|          0|
    |reg_1258                          |  32|   0|   32|          0|
    |reg_1263                          |  32|   0|   32|          0|
    |reg_1268                          |  32|   0|   32|          0|
    |reg_1273                          |  32|   0|   32|          0|
    |sum_19_reg_3297                   |  32|   0|   32|          0|
    |temp_10_reg_2922                  |  32|   0|   32|          0|
    |temp_11_reg_2947                  |  32|   0|   32|          0|
    |temp_12_reg_2952                  |  32|   0|   32|          0|
    |temp_13_reg_2977                  |  32|   0|   32|          0|
    |temp_14_reg_2982                  |  32|   0|   32|          0|
    |temp_15_reg_3007                  |  32|   0|   32|          0|
    |temp_16_reg_3012                  |  32|   0|   32|          0|
    |temp_17_reg_3037                  |  32|   0|   32|          0|
    |temp_18_reg_3042                  |  32|   0|   32|          0|
    |temp_19_reg_3067                  |  32|   0|   32|          0|
    |temp_1_reg_2756                   |  32|   0|   32|          0|
    |temp_20_reg_3072                  |  32|   0|   32|          0|
    |temp_21_reg_3097                  |  32|   0|   32|          0|
    |temp_22_reg_3102                  |  32|   0|   32|          0|
    |temp_23_reg_3127                  |  32|   0|   32|          0|
    |temp_24_reg_3132                  |  32|   0|   32|          0|
    |temp_25_reg_3157                  |  32|   0|   32|          0|
    |temp_26_reg_3162                  |  32|   0|   32|          0|
    |temp_27_reg_3187                  |  32|   0|   32|          0|
    |temp_28_reg_3192                  |  32|   0|   32|          0|
    |temp_29_reg_3217                  |  32|   0|   32|          0|
    |temp_2_reg_2781                   |  32|   0|   32|          0|
    |temp_30_reg_3222                  |  32|   0|   32|          0|
    |temp_31_reg_3247                  |  32|   0|   32|          0|
    |temp_32_reg_3252                  |  32|   0|   32|          0|
    |temp_33_reg_3257                  |  32|   0|   32|          0|
    |temp_34_reg_3262                  |  32|   0|   32|          0|
    |temp_35_reg_3267                  |  32|   0|   32|          0|
    |temp_36_reg_3272                  |  32|   0|   32|          0|
    |temp_37_reg_3277                  |  32|   0|   32|          0|
    |temp_38_reg_3282                  |  32|   0|   32|          0|
    |temp_39_reg_3287                  |  32|   0|   32|          0|
    |temp_3_reg_2786                   |  32|   0|   32|          0|
    |temp_40_reg_3292                  |  32|   0|   32|          0|
    |temp_4_reg_2811                   |  32|   0|   32|          0|
    |temp_5_reg_2816                   |  32|   0|   32|          0|
    |temp_5_reg_2816_pp2_iter1_reg     |  32|   0|   32|          0|
    |temp_6_reg_2841                   |  32|   0|   32|          0|
    |temp_6_reg_2841_pp2_iter1_reg     |  32|   0|   32|          0|
    |temp_7_reg_2846                   |  32|   0|   32|          0|
    |temp_7_reg_2846_pp2_iter1_reg     |  32|   0|   32|          0|
    |temp_8_reg_2871                   |  32|   0|   32|          0|
    |temp_8_reg_2871_pp2_iter1_reg     |  32|   0|   32|          0|
    |temp_9_reg_2876                   |  32|   0|   32|          0|
    |temp_reg_2751                     |  32|   0|   32|          0|
    |temp_s_reg_2917                   |  32|   0|   32|          0|
    |tmp_11_cast160_cast1_reg_2607     |   6|   0|    8|          2|
    |tmp_11_cast160_cast_reg_2634      |   6|   0|    9|          3|
    |tmp_11_cast161_cast_reg_2705      |   6|   0|   10|          4|
    |tmp_11_cast2_reg_2891             |   6|   0|   11|          5|
    |tmp_134_reg_3212                  |  12|   0|   12|          0|
    |tmp_1_mid2_v_reg_2480             |   6|   0|    6|          0|
    |tmp_3_mid2_v_reg_2505             |   6|   0|    6|          0|
    |tmp_5_reg_2552                    |  11|   0|   12|          1|
    |tmp_8_mid2_v_v_reg_3317           |   6|   0|    6|          0|
    |tmp_9_mid2_reg_2536               |   6|   0|    6|          0|
    |exitcond_flatten1_reg_2516        |  64|  32|    1|          0|
    |exitcond_flatten2_reg_3302        |  64|  32|    1|          0|
    |temp_10_reg_2922                  |  64|  32|   32|          0|
    |temp_11_reg_2947                  |  64|  32|   32|          0|
    |temp_12_reg_2952                  |  64|  32|   32|          0|
    |temp_13_reg_2977                  |  64|  32|   32|          0|
    |temp_14_reg_2982                  |  64|  32|   32|          0|
    |temp_15_reg_3007                  |  64|  32|   32|          0|
    |temp_16_reg_3012                  |  64|  32|   32|          0|
    |temp_17_reg_3037                  |  64|  32|   32|          0|
    |temp_18_reg_3042                  |  64|  32|   32|          0|
    |temp_19_reg_3067                  |  64|  32|   32|          0|
    |temp_20_reg_3072                  |  64|  32|   32|          0|
    |temp_21_reg_3097                  |  64|  32|   32|          0|
    |temp_22_reg_3102                  |  64|  32|   32|          0|
    |temp_23_reg_3127                  |  64|  32|   32|          0|
    |temp_24_reg_3132                  |  64|  32|   32|          0|
    |temp_25_reg_3157                  |  64|  32|   32|          0|
    |temp_26_reg_3162                  |  64|  32|   32|          0|
    |temp_27_reg_3187                  |  64|  32|   32|          0|
    |temp_28_reg_3192                  |  64|  32|   32|          0|
    |temp_29_reg_3217                  |  64|  32|   32|          0|
    |temp_30_reg_3222                  |  64|  32|   32|          0|
    |temp_31_reg_3247                  |  64|  32|   32|          0|
    |temp_32_reg_3252                  |  64|  32|   32|          0|
    |temp_33_reg_3257                  |  64|  32|   32|          0|
    |temp_34_reg_3262                  |  64|  32|   32|          0|
    |temp_35_reg_3267                  |  64|  32|   32|          0|
    |temp_36_reg_3272                  |  64|  32|   32|          0|
    |temp_37_reg_3277                  |  64|  32|   32|          0|
    |temp_38_reg_3282                  |  64|  32|   32|          0|
    |temp_39_reg_3287                  |  64|  32|   32|          0|
    |temp_40_reg_3292                  |  64|  32|   32|          0|
    |temp_9_reg_2876                   |  64|  32|   32|          0|
    |temp_s_reg_2917                   |  64|  32|   32|          0|
    |tmp_134_reg_3212                  |  64|  32|   12|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |5280|1152| 4061|         15|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+----------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+---------------------------+-----+-----+------------+----------------------+--------------+
|s_axi_CONTROL_BUS_AWVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WVALID   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WREADY   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WDATA    |  in |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WSTRB    |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RDATA    | out |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|ap_clk                     |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|ap_rst_n                   |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|interrupt                  | out |    1| ap_ctrl_hs |       HLS_accel      | return value |
|INPUT_STREAM_TDATA         |  in |   32|    axis    |  INPUT_STREAM_data_V |    pointer   |
|INPUT_STREAM_TVALID        |  in |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TREADY        | out |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TDEST         |  in |    5|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TKEEP         |  in |    4|    axis    |  INPUT_STREAM_keep_V |    pointer   |
|INPUT_STREAM_TSTRB         |  in |    4|    axis    |  INPUT_STREAM_strb_V |    pointer   |
|INPUT_STREAM_TUSER         |  in |    4|    axis    |  INPUT_STREAM_user_V |    pointer   |
|INPUT_STREAM_TLAST         |  in |    1|    axis    |  INPUT_STREAM_last_V |    pointer   |
|INPUT_STREAM_TID           |  in |    5|    axis    |   INPUT_STREAM_id_V  |    pointer   |
|OUTPUT_STREAM_TDATA        | out |   32|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TREADY       |  in |    1|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TVALID       | out |    1|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TDEST        | out |    5|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TKEEP        | out |    4|    axis    | OUTPUT_STREAM_keep_V |    pointer   |
|OUTPUT_STREAM_TSTRB        | out |    4|    axis    | OUTPUT_STREAM_strb_V |    pointer   |
|OUTPUT_STREAM_TUSER        | out |    4|    axis    | OUTPUT_STREAM_user_V |    pointer   |
|OUTPUT_STREAM_TLAST        | out |    1|    axis    | OUTPUT_STREAM_last_V |    pointer   |
|OUTPUT_STREAM_TID          | out |    5|    axis    |  OUTPUT_STREAM_id_V  |    pointer   |
+---------------------------+-----+-----+------------+----------------------+--------------+

