clk input
rst_n input
wr_en input
rd_en input
addr input
wr_data input
rd_data output
rd_valid output
done output