{
  "creator": "Yosys 0.9 (git sha1 1979e0b)",
  "modules": {
    "ram": {
      "attributes": {
        "dynports": 1,
        "src": "ram.sv:2"
      },
      "ports": {
        "clk": {
          "direction": "input",
          "bits": [ 2 ]
        },
        "addr": {
          "direction": "input",
          "bits": [ 3, 4, 5, 6 ]
        },
        "data": {
          "direction": "output",
          "bits": [ 7, 8, 9, 10 ]
        },
        "wraddr": {
          "direction": "input",
          "bits": [ 11, 12, 13, 14 ]
        },
        "wrdata": {
          "direction": "input",
          "bits": [ 15, 16, 17, 18 ]
        }
      },
      "cells": {
        "$meminit$\\mem$ram.sv:16$39": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 39,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "0", "0", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$40": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 40,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "0", "0", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$41": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 41,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "1", "0", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$42": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 42,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "1", "0", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$43": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 43,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "0", "1", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$44": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 44,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "0", "1", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$45": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 45,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "1", "1", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$46": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 46,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "1", "1", "0" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$47": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 47,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "0", "0", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$48": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 48,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "0", "0", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$49": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 49,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "1", "0", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$50": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 50,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "1", "0", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$51": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 51,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "0", "1", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$52": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 52,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "0", "1", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$53": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 53,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "0", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "0", "1", "1", "1" ]
          }
        },
        "$meminit$\\mem$ram.sv:16$54": {
          "hide_name": 1,
          "type": "$meminit",
          "parameters": {
            "ABITS": 32,
            "MEMID": "\\mem",
            "PRIORITY": 54,
            "WIDTH": 4,
            "WORDS": 1
          },
          "attributes": {
            "src": "ram.sv:16"
          },
          "port_directions": {
            "ADDR": "input",
            "DATA": "input"
          },
          "connections": {
            "ADDR": [ "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
            "DATA": [ "1", "1", "1", "1" ]
          }
        },
        "$memrd$\\mem$ram.sv:19$34": {
          "hide_name": 1,
          "type": "$memrd",
          "parameters": {
            "ABITS": 4,
            "CLK_ENABLE": 0,
            "CLK_POLARITY": 0,
            "MEMID": "\\mem",
            "TRANSPARENT": 0,
            "WIDTH": 4
          },
          "attributes": {
            "src": "ram.sv:19"
          },
          "port_directions": {
            "ADDR": "input",
            "CLK": "input",
            "DATA": "output",
            "EN": "input"
          },
          "connections": {
            "ADDR": [ 3, 4, 5, 6 ],
            "CLK": [ "x" ],
            "DATA": [ 7, 8, 9, 10 ],
            "EN": [ "x" ]
          }
        },
        "$memwr$\\mem$ram.sv:21$55": {
          "hide_name": 1,
          "type": "$memwr",
          "parameters": {
            "ABITS": 4,
            "CLK_ENABLE": 0,
            "CLK_POLARITY": 0,
            "MEMID": "\\mem",
            "PRIORITY": 55,
            "WIDTH": 4
          },
          "attributes": {
            "src": "ram.sv:21"
          },
          "port_directions": {
            "ADDR": "input",
            "CLK": "input",
            "DATA": "input",
            "EN": "input"
          },
          "connections": {
            "ADDR": [ 19, 20, 21, 22 ],
            "CLK": [ "x" ],
            "DATA": [ 23, 24, 25, 26 ],
            "EN": [ 27, 28, 29, 30 ]
          }
        },
        "$procdff$89": {
          "hide_name": 1,
          "type": "$dff",
          "parameters": {
            "CLK_POLARITY": 1,
            "WIDTH": 4
          },
          "attributes": {
            "src": "ram.sv:21"
          },
          "port_directions": {
            "CLK": "input",
            "D": "input",
            "Q": "output"
          },
          "connections": {
            "CLK": [ 2 ],
            "D": [ 11, 12, 13, 14 ],
            "Q": [ 19, 20, 21, 22 ]
          }
        },
        "$procdff$90": {
          "hide_name": 1,
          "type": "$dff",
          "parameters": {
            "CLK_POLARITY": 1,
            "WIDTH": 4
          },
          "attributes": {
            "src": "ram.sv:21"
          },
          "port_directions": {
            "CLK": "input",
            "D": "input",
            "Q": "output"
          },
          "connections": {
            "CLK": [ 2 ],
            "D": [ 15, 16, 17, 18 ],
            "Q": [ 23, 24, 25, 26 ]
          }
        },
        "$procdff$91": {
          "hide_name": 1,
          "type": "$dff",
          "parameters": {
            "CLK_POLARITY": 1,
            "WIDTH": 4
          },
          "attributes": {
            "src": "ram.sv:21"
          },
          "port_directions": {
            "CLK": "input",
            "D": "input",
            "Q": "output"
          },
          "connections": {
            "CLK": [ 2 ],
            "D": [ "1", "1", "1", "1" ],
            "Q": [ 27, 28, 29, 30 ]
          }
        }
      },
      "netnames": {
        "$0$memwr$\\mem$ram.sv:16$17_ADDR[31:0]$57": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$17_DATA[3:0]$58": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$18_ADDR[31:0]$59": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$18_DATA[3:0]$60": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$19_ADDR[31:0]$61": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$19_DATA[3:0]$62": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$20_ADDR[31:0]$63": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$20_DATA[3:0]$64": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$21_ADDR[31:0]$65": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$21_DATA[3:0]$66": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$22_ADDR[31:0]$67": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$22_DATA[3:0]$68": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$23_ADDR[31:0]$69": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$23_DATA[3:0]$70": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$24_ADDR[31:0]$71": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$24_DATA[3:0]$72": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$25_ADDR[31:0]$73": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$25_DATA[3:0]$74": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$26_ADDR[31:0]$75": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$26_DATA[3:0]$76": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$27_ADDR[31:0]$77": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$27_DATA[3:0]$78": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$28_ADDR[31:0]$79": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$28_DATA[3:0]$80": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$29_ADDR[31:0]$81": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$29_DATA[3:0]$82": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$30_ADDR[31:0]$83": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$30_DATA[3:0]$84": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$31_ADDR[31:0]$85": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$31_DATA[3:0]$86": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$32_ADDR[31:0]$87": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:16$32_DATA[3:0]$88": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "1" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$0$memwr$\\mem$ram.sv:21$33_ADDR[3:0]$36": {
          "hide_name": 1,
          "bits": [ 11, 12, 13, 14 ],
          "attributes": {
            "src": "ram.sv:21"
          }
        },
        "$0$memwr$\\mem$ram.sv:21$33_DATA[3:0]$37": {
          "hide_name": 1,
          "bits": [ 15, 16, 17, 18 ],
          "attributes": {
            "src": "ram.sv:21"
          }
        },
        "$0$memwr$\\mem$ram.sv:21$33_EN[3:0]$38": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "1" ],
          "attributes": {
            "src": "ram.sv:21"
          }
        },
        "$0\\i[31:0]": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:15"
          }
        },
        "$memrd$\\mem$ram.sv:19$34_DATA": {
          "hide_name": 1,
          "bits": [ 7, 8, 9, 10 ],
          "attributes": {
            "src": "ram.sv:19"
          }
        },
        "$memwr$\\mem$ram.sv:16$17_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$17_DATA": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$18_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$18_DATA": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$19_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$19_DATA": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$20_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$20_DATA": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$21_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$21_DATA": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$22_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$22_DATA": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$23_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$23_DATA": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$24_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$24_DATA": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$25_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$25_DATA": {
          "hide_name": 1,
          "bits": [ "0", "0", "0", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$26_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$26_DATA": {
          "hide_name": 1,
          "bits": [ "1", "0", "0", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$27_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$27_DATA": {
          "hide_name": 1,
          "bits": [ "0", "1", "0", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$28_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$28_DATA": {
          "hide_name": 1,
          "bits": [ "1", "1", "0", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$29_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$29_DATA": {
          "hide_name": 1,
          "bits": [ "0", "0", "1", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$30_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$30_DATA": {
          "hide_name": 1,
          "bits": [ "1", "0", "1", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$31_ADDR": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$31_DATA": {
          "hide_name": 1,
          "bits": [ "0", "1", "1", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$32_ADDR": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:16$32_DATA": {
          "hide_name": 1,
          "bits": [ "1", "1", "1", "1" ],
          "attributes": {
            "src": "ram.sv:16"
          }
        },
        "$memwr$\\mem$ram.sv:21$33_ADDR": {
          "hide_name": 1,
          "bits": [ 19, 20, 21, 22 ],
          "attributes": {
            "src": "ram.sv:21"
          }
        },
        "$memwr$\\mem$ram.sv:21$33_DATA": {
          "hide_name": 1,
          "bits": [ 23, 24, 25, 26 ],
          "attributes": {
            "src": "ram.sv:21"
          }
        },
        "$memwr$\\mem$ram.sv:21$33_EN": {
          "hide_name": 1,
          "bits": [ 27, 28, 29, 30 ],
          "attributes": {
            "src": "ram.sv:21"
          }
        },
        "addr": {
          "hide_name": 0,
          "bits": [ 3, 4, 5, 6 ],
          "attributes": {
            "src": "ram.sv:5"
          }
        },
        "clk": {
          "hide_name": 0,
          "bits": [ 2 ],
          "attributes": {
            "src": "ram.sv:4"
          }
        },
        "data": {
          "hide_name": 0,
          "bits": [ 7, 8, 9, 10 ],
          "attributes": {
            "src": "ram.sv:6"
          }
        },
        "i": {
          "hide_name": 0,
          "bits": [ "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ],
          "attributes": {
            "src": "ram.sv:11"
          }
        },
        "wraddr": {
          "hide_name": 0,
          "bits": [ 11, 12, 13, 14 ],
          "attributes": {
            "src": "ram.sv:7"
          }
        },
        "wrdata": {
          "hide_name": 0,
          "bits": [ 15, 16, 17, 18 ],
          "attributes": {
            "src": "ram.sv:8"
          }
        }
      }
    }
  }
}
