analyze -format sverilog { \
  adder.sv \
  flopr.sv \
  imm_Gen.sv \
  mux2.sv \
  mux4.sv \
  datamemory.sv \
  instructionmemory.sv \
  ALUController.sv \
  alu.sv \
  RegFile.sv \
  Controller.sv \
  BranchUnit.sv \
  RegPack.sv \
  ForwardingUnit.sv \
  HazardDetection.sv \
  Datapath.sv \
  RISC_V.sv \
}
