# Projeto final da disciplina Sistemas Digitais - Processador simplificado

Nesse repositório estão presentes todos os códigos VHDL
descrevendo o hardware do processador.

É possível carregar o projeto na placa DE-10 Lite da Terasic, ou
realizar a simulação pelo modelsim.

O projeto está configurado para gravar na memória um programa que
divide dois números. Utilizando o editor de memória do Quartus ou do
modelsim é possível carregar outros programas e alterar os parâmetros da divisão.

- [Arquivo VHDL Principal](https://github.com/ratatusznei/simple_processor/blob/master/hw_description/toplevel.vhd);
- [Programa gravado](https://github.com/ratatusznei/simple_processor/blob/master/hw_description/programs/p1.ascii) utilizando as instruções criadas.

Mais detalhes podem ser encontrados no [relatório do projeto](https://github.com/ratatusznei/simple_processor/blob/master/report/report.pdf).

