---
dateCreated: 2025-04-09
dateModified: 2025-04-09
---

# 加法器

参考：数字集成电路 Rabaery

https://blog.csdn.net/vivid117/article/details/91980665#comments

https://www.jianshu.com/p/6ce9cad8b467

## 1 位半加器

输入：$A, B$

输出：和 $S$，进位 $C$

$$
S = A \oplus B,\ C = AB
$$

理解：二输入均为 1 则进位。

## 1 位全加器

输入：$A, B$，低进位数 $C_i$

输出：和 $S$，进位 $C_o$

$$
S = A \oplus B \oplus C_i,\ C_o = AB+(A \oplus B)C_i\ or\ C_o = AB+(A + B)C_i
$$

理解：`二输入均为1` 或 `至少有一个输入为1且低进位为1` 则进位。

因此可以用两个半加器实现、或门级

## 行为及描述

```verilog
module adder_full #(
    parameter DW = 8
) (
    input wire [DW-1 : 0] a, b,
    input wire cin,
    output logic cout,
    output logic [DW-1 : 0] sum
);

    assign {cout,sum} = a + b + cin;
endmodule
```

注：加法操作符的结果直接赋值给 DW+1 位的变量，因此此时的输出宽度和被赋值的变量一致，扩展为 DW+1，最高位为进位

## 不同风格的多位加法器

## RCA

八位全加器实现了八位串行的全加器，缺点相当明显，即加法器的延时过高，电路的工作频率低。此类进位输出，依次从低位到高位传递，为**行波进位加法器**（Ripple-Carry Adder，RCA）。

![[assests/RCA.png]]

其关键路径如图中红线所示：则其延迟时间为 $(T+T)*4+T=9T$。假设经过一个门电路的延迟时间为 T。对于一个 n bit 的行波加法器，其延时为 $(T+T)*n+T=(2n+1)T$。

## CLA
**超前进位加法器** （Carry-Lookahead Adder，CLA）是高速加法器，每一级进位有附加的组合电路产生。高位的运算不需要地位的等待，因此速度很高。
考虑每一级的进位：

$$
\begin{align}
C_o &= AB+(A+B)C_i = G+PC_i \\
G &= AB\\
P &= A+B\\
\end{align}
$$

因此，每一级都可以通过 GP 表示，每个进位都不需要等待低位，直接计算可以得到。

![[assests/CLA.png]]

![[CLA_delay.png]]

要实现 32 位的完全的超前进位，电路就会变得非常的复杂。因此通常的实现方法，是采用多个小规模的超前进位加法器拼接而成一个较大的加法器，例如，用 4 个 8-bit 的超前进位加法器连接成 32-bit 加法器。

