Timing Analyzer report for processor_project_pipeline
Tue May 25 03:17:46 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; processor_project_pipeline                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 259.13 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.859 ; -39.508            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.373 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -76.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                     ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.859 ; ID_EX_regwrite1    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 4.145      ;
; -2.696 ; ID_EX_RF_d2[0]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.982      ;
; -2.648 ; ID_EX_RF_d2[1]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.934      ;
; -2.581 ; ID_EX_RF_d2[2]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.867      ;
; -2.413 ; EX_MEM_alu2out[0]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.699      ;
; -2.411 ; EX_MEM_alu2out[1]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.697      ;
; -2.392 ; ID_EX_RF_d2[3]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.678      ;
; -2.297 ; EX_MEM_alu2out[2]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.583      ;
; -2.290 ; ID_EX_RF_d2[7]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.576      ;
; -2.283 ; EX_MEM_alu2out[4]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.569      ;
; -2.278 ; ID_EX_RF_d2[5]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.564      ;
; -2.205 ; ID_EX_RF_d2[4]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.491      ;
; -2.147 ; EX_MEM_alu2out[3]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.433      ;
; -2.106 ; ID_EX_regwrite1    ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.392      ;
; -2.091 ; ID_EX_RF_d2[6]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.377      ;
; -2.087 ; EX_MEM_alu2out[8]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; -0.076     ; 3.006      ;
; -2.030 ; EX_MEM_alu2out[5]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.316      ;
; -1.997 ; EX_MEM_alu2out[9]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.283      ;
; -1.958 ; EX_MEM_alu2out[6]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.244      ;
; -1.914 ; EX_MEM_alu2out[7]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 3.200      ;
; -1.910 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.196      ;
; -1.856 ; ID_EX_regwrite1    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.790      ;
; -1.832 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.118      ;
; -1.797 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.083      ;
; -1.797 ; EX_MEM_alu2out[9]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.731      ;
; -1.768 ; ID_EX_regwrite1    ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.702      ;
; -1.718 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.004      ;
; -1.714 ; ID_EX_regwrite1    ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.648      ;
; -1.695 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.981      ;
; -1.688 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.974      ;
; -1.683 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.969      ;
; -1.682 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.616      ;
; -1.676 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.610      ;
; -1.673 ; EX_MEM_alu2out[1]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.959      ;
; -1.652 ; ID_EX_regwrite1    ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.586      ;
; -1.635 ; ID_EX_RF_d2[8]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 2.921      ;
; -1.633 ; ID_EX_RF_d2[1]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.567      ;
; -1.598 ; ID_EX_regwrite1    ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.532      ;
; -1.597 ; ID_EX_RF_d2[4]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.883      ;
; -1.590 ; EX_MEM_alu2out[0]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.876      ;
; -1.566 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.500      ;
; -1.561 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.495      ;
; -1.560 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.494      ;
; -1.555 ; ID_EX_RF_d2[0]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.489      ;
; -1.552 ; EX_MEM_alu2out[3]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.838      ;
; -1.550 ; EX_MEM_alu2out[8]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.428     ; 2.117      ;
; -1.540 ; ID_EX_RF_d2[9]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 2.826      ;
; -1.538 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.105      ;
; -1.520 ; ID_EX_RF_d2[3]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.454      ;
; -1.518 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.452      ;
; -1.512 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.446      ;
; -1.492 ; ID_EX_regwrite1    ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.426      ;
; -1.485 ; ID_EX_RF_d2[6]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.771      ;
; -1.482 ; ID_EX_regwrite1    ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.416      ;
; -1.482 ; ID_EX_RF_d2[10]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 2.768      ;
; -1.477 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.396      ;
; -1.474 ; EX_MEM_alu2out[2]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.760      ;
; -1.450 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.384      ;
; -1.446 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.380      ;
; -1.445 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.379      ;
; -1.444 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.378      ;
; -1.443 ; ID_EX_RF_d2[15]    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.377      ;
; -1.443 ; ID_EX_RF_d2[13]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 2.729      ;
; -1.441 ; ID_EX_RF_d2[2]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.375      ;
; -1.440 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.374      ;
; -1.435 ; EX_MEM_alu2out[5]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.721      ;
; -1.435 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.002      ;
; -1.422 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.428     ; 1.989      ;
; -1.418 ; ID_EX_RF_d2[7]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.352      ;
; -1.411 ; EX_MEM_alu2out[4]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.345      ;
; -1.406 ; ID_EX_RF_d2[5]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.340      ;
; -1.405 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.339      ;
; -1.402 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.336      ;
; -1.399 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.333      ;
; -1.396 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.330      ;
; -1.396 ; EX_MEM_alu2out[1]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.330      ;
; -1.396 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.330      ;
; -1.376 ; ID_EX_regwrite1    ; EX_MEM_alu2out[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.310      ;
; -1.372 ; ID_EX_RF_d2[14]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 2.658      ;
; -1.363 ; EX_MEM_alu2out[6]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.649      ;
; -1.344 ; ID_EX_RF_d2[13]    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.278      ;
; -1.340 ; ID_EX_RF_d2[9]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.274      ;
; -1.332 ; ID_EX_RF_d2[4]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.266      ;
; -1.330 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.264      ;
; -1.329 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.263      ;
; -1.326 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.260      ;
; -1.324 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.258      ;
; -1.320 ; ID_EX_RF_d2[4]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.254      ;
; -1.319 ; EX_MEM_alu2out[7]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 2.605      ;
; -1.319 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.428     ; 1.886      ;
; -1.314 ; EX_MEM_alu2out[11] ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.291      ; 2.600      ;
; -1.313 ; EX_MEM_alu2out[0]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.247      ;
; -1.306 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.428     ; 1.873      ;
; -1.303 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.237      ;
; -1.297 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.231      ;
; -1.296 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.230      ;
; -1.291 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.225      ;
; -1.289 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.223      ;
; -1.286 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.220      ;
; -1.285 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.219      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; MEM_WB_alu2out[2]   ; RF_pp:RF1|RF[0][2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; EX_MEM_regwrite1    ; MEM_WB_regwrite1    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; MEM_WB_z            ; flag_pp:z_flag|out  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; MEM_WB_alu2out[15]  ; RF_pp:RF1|RF[0][15] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; MEM_WB_alu2out[14]  ; RF_pp:RF1|RF[0][14] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; MEM_WB_alu2out[13]  ; RF_pp:RF1|RF[0][13] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; MEM_WB_alu2out[9]   ; RF_pp:RF1|RF[0][9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; MEM_WB_alu2out[5]   ; RF_pp:RF1|RF[0][5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; MEM_WB_alu2out[3]   ; RF_pp:RF1|RF[0][3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; MEM_WB_alu2out[11]  ; RF_pp:RF1|RF[0][11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; MEM_WB_alu2out[8]   ; RF_pp:RF1|RF[0][8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; MEM_WB_alu2out[4]   ; RF_pp:RF1|RF[0][4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; MEM_WB_alu2out[1]   ; RF_pp:RF1|RF[0][1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; MEM_WB_cy           ; flag_pp:cy_flag|out ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; MEM_WB_alu2out[12]  ; RF_pp:RF1|RF[0][12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; MEM_WB_alu2out[7]   ; RF_pp:RF1|RF[0][7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.595      ;
; 0.516 ; RF_pp:RF1|RF[0][14] ; ID_EX_RF_d2[14]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; MEM_WB_alu2out[10]  ; RF_pp:RF1|RF[0][10] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; RF_pp:RF1|RF[0][7]  ; ID_EX_RF_d2[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; RF_pp:RF1|RF[0][15] ; ID_EX_RF_d2[15]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; RF_pp:RF1|RF[0][10] ; ID_EX_RF_d2[10]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; MEM_WB_alu2out[0]   ; RF_pp:RF1|RF[0][0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.519 ; MEM_WB_alu2out[6]   ; RF_pp:RF1|RF[0][6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.738      ;
; 0.525 ; EX_MEM_alu2out[3]   ; MEM_WB_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.533 ; EX_MEM_alu2out[9]   ; MEM_WB_alu2out[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.540 ; EX_MEM_alu2out[4]   ; MEM_WB_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.759      ;
; 0.547 ; EX_MEM_alu2out[2]   ; MEM_WB_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.766      ;
; 0.569 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; EX_MEM_alu2out[14]  ; EX_MEM_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.574 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.583 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.617 ; EX_MEM_alu2out[10]  ; MEM_WB_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.835      ;
; 0.619 ; EX_MEM_cy           ; MEM_WB_cy           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.837      ;
; 0.655 ; RF_pp:RF1|RF[0][13] ; ID_EX_RF_d2[13]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.874      ;
; 0.655 ; RF_pp:RF1|RF[0][4]  ; ID_EX_RF_d2[4]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.873      ;
; 0.656 ; RF_pp:RF1|RF[0][9]  ; ID_EX_RF_d2[9]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.874      ;
; 0.656 ; RF_pp:RF1|RF[0][1]  ; ID_EX_RF_d2[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.874      ;
; 0.659 ; EX_MEM_alu2out[11]  ; MEM_WB_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.877      ;
; 0.683 ; RF_pp:RF1|RF[0][12] ; ID_EX_RF_d2[12]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.901      ;
; 0.684 ; RF_pp:RF1|RF[0][2]  ; ID_EX_RF_d2[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.902      ;
; 0.684 ; RF_pp:RF1|RF[0][0]  ; ID_EX_RF_d2[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.902      ;
; 0.685 ; RF_pp:RF1|RF[0][8]  ; ID_EX_RF_d2[8]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.903      ;
; 0.687 ; RF_pp:RF1|RF[0][6]  ; ID_EX_RF_d2[6]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.905      ;
; 0.688 ; EX_MEM_alu2out[10]  ; EX_MEM_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.906      ;
; 0.690 ; RF_pp:RF1|RF[0][11] ; ID_EX_RF_d2[11]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.908      ;
; 0.690 ; RF_pp:RF1|RF[0][5]  ; ID_EX_RF_d2[5]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.908      ;
; 0.691 ; EX_MEM_alu2out[12]  ; EX_MEM_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.909      ;
; 0.694 ; EX_MEM_alu2out[6]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.912      ;
; 0.700 ; EX_MEM_alu2out[13]  ; EX_MEM_alu2out[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.918      ;
; 0.709 ; EX_MEM_alu2out[0]   ; MEM_WB_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.928      ;
; 0.713 ; EX_MEM_alu2out[15]  ; EX_MEM_alu2out[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.931      ;
; 0.718 ; EX_MEM_alu2out[7]   ; MEM_WB_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.936      ;
; 0.730 ; EX_MEM_alu2out[14]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.428      ; 1.315      ;
; 0.737 ; EX_MEM_alu2out[1]   ; MEM_WB_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.956      ;
; 0.777 ; EX_MEM_alu2out[13]  ; MEM_WB_alu2out[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.995      ;
; 0.783 ; ID_EX_regwrite1     ; EX_MEM_regwrite1    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.001      ;
; 0.807 ; EX_MEM_alu2out[5]   ; MEM_WB_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.026      ;
; 0.828 ; ID_EX_RF_d2[2]      ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.046      ;
; 0.829 ; ID_EX_RF_d2[1]      ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.047      ;
; 0.830 ; ID_EX_RF_d2[4]      ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.048      ;
; 0.832 ; ID_EX_RF_d2[3]      ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.832 ; ID_EX_RF_d2[6]      ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833 ; ID_EX_RF_d2[11]     ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; ID_EX_RF_d2[5]      ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.843 ; ID_EX_RF_d2[0]      ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.843 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.844 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.846 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.849 ; RF_pp:RF1|RF[0][3]  ; ID_EX_RF_d2[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.860 ; EX_MEM_alu2out[14]  ; EX_MEM_alu2out[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; EX_MEM_alu2out[14]  ; EX_MEM_cy           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.886 ; EX_MEM_alu2out[13]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.428      ; 1.471      ;
; 0.890 ; EX_MEM_alu2out[8]   ; MEM_WB_alu2out[8]   ; clk          ; clk         ; 0.000        ; -0.291     ; 0.756      ;
; 0.899 ; EX_MEM_alu2out[15]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.428      ; 1.484      ;
; 0.908 ; EX_MEM_alu2out[4]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.126      ;
; 0.909 ; EX_MEM_alu2out[11]  ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.127      ;
; 0.919 ; EX_MEM_alu2out[14]  ; MEM_WB_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.137      ;
; 0.941 ; EX_MEM_alu2out[12]  ; MEM_WB_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.159      ;
; 0.945 ; ID_EX_regwrite1     ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.947 ; ID_EX_regwrite1     ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.951 ; ID_EX_regwrite1     ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.169      ;
; 0.951 ; ID_EX_regwrite1     ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.169      ;
; 0.953 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.171      ;
; 0.953 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.171      ;
; 0.953 ; ID_EX_regwrite1     ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.171      ;
; 0.953 ; ID_EX_regwrite1     ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.171      ;
; 0.954 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.172      ;
; 0.955 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.958 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.960 ; ID_EX_regwrite1     ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.969 ; ID_EX_RF_d2[7]      ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.188      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 291.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.425 ; -29.717           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -76.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.425 ; ID_EX_regwrite1    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.683      ;
; -2.279 ; ID_EX_RF_d2[0]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.537      ;
; -2.228 ; ID_EX_RF_d2[1]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.486      ;
; -2.180 ; ID_EX_RF_d2[2]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.438      ;
; -2.029 ; ID_EX_RF_d2[3]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.287      ;
; -2.028 ; EX_MEM_alu2out[0]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.286      ;
; -2.020 ; EX_MEM_alu2out[1]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.278      ;
; -1.944 ; ID_EX_RF_d2[7]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.202      ;
; -1.941 ; EX_MEM_alu2out[4]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.199      ;
; -1.931 ; ID_EX_RF_d2[5]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.189      ;
; -1.928 ; EX_MEM_alu2out[2]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.186      ;
; -1.860 ; ID_EX_RF_d2[4]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.118      ;
; -1.824 ; ID_EX_regwrite1    ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 3.082      ;
; -1.813 ; EX_MEM_alu2out[3]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.071      ;
; -1.762 ; ID_EX_RF_d2[6]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.020      ;
; -1.750 ; EX_MEM_alu2out[8]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.677      ;
; -1.712 ; EX_MEM_alu2out[5]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 2.970      ;
; -1.662 ; EX_MEM_alu2out[9]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.262      ; 2.919      ;
; -1.653 ; EX_MEM_alu2out[6]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 2.911      ;
; -1.612 ; EX_MEM_alu2out[7]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 2.870      ;
; -1.596 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.854      ;
; -1.569 ; ID_EX_regwrite1    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.511      ;
; -1.533 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.791      ;
; -1.499 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.757      ;
; -1.471 ; ID_EX_regwrite1    ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.413      ;
; -1.470 ; EX_MEM_alu2out[9]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.411      ;
; -1.442 ; ID_EX_regwrite1    ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.384      ;
; -1.435 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.693      ;
; -1.414 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.672      ;
; -1.411 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.669      ;
; -1.401 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.659      ;
; -1.388 ; EX_MEM_alu2out[1]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.646      ;
; -1.380 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.321      ;
; -1.371 ; ID_EX_regwrite1    ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.313      ;
; -1.362 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.303      ;
; -1.345 ; ID_EX_RF_d2[8]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.262      ; 2.602      ;
; -1.342 ; ID_EX_regwrite1    ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.284      ;
; -1.328 ; ID_EX_RF_d2[4]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.586      ;
; -1.318 ; EX_MEM_alu2out[0]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.576      ;
; -1.304 ; ID_EX_RF_d2[1]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.246      ;
; -1.283 ; EX_MEM_alu2out[3]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.541      ;
; -1.280 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.221      ;
; -1.277 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.384     ; 1.888      ;
; -1.262 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.203      ;
; -1.257 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.199      ;
; -1.251 ; EX_MEM_alu2out[8]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.384     ; 1.862      ;
; -1.244 ; ID_EX_RF_d2[9]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.261      ; 2.500      ;
; -1.242 ; ID_EX_regwrite1    ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.184      ;
; -1.241 ; ID_EX_RF_d2[0]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.183      ;
; -1.232 ; ID_EX_RF_d2[6]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.490      ;
; -1.224 ; ID_EX_regwrite1    ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.166      ;
; -1.220 ; ID_EX_RF_d2[10]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.261      ; 2.476      ;
; -1.218 ; EX_MEM_alu2out[2]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.476      ;
; -1.216 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.143      ;
; -1.214 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.156      ;
; -1.207 ; ID_EX_RF_d2[3]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.149      ;
; -1.196 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.138      ;
; -1.182 ; EX_MEM_alu2out[5]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.440      ;
; -1.180 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.121      ;
; -1.177 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.384     ; 1.788      ;
; -1.168 ; ID_EX_RF_d2[13]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 2.426      ;
; -1.162 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.103      ;
; -1.161 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.384     ; 1.772      ;
; -1.158 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.100      ;
; -1.157 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.099      ;
; -1.156 ; ID_EX_RF_d2[15]    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.098      ;
; -1.151 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.093      ;
; -1.143 ; ID_EX_RF_d2[2]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.085      ;
; -1.140 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.082      ;
; -1.127 ; ID_EX_RF_d2[14]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.263      ; 2.385      ;
; -1.124 ; ID_EX_regwrite1    ; EX_MEM_alu2out[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.066      ;
; -1.123 ; EX_MEM_alu2out[6]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.381      ;
; -1.122 ; ID_EX_RF_d2[7]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.064      ;
; -1.119 ; EX_MEM_alu2out[4]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.061      ;
; -1.117 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.059      ;
; -1.114 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.056      ;
; -1.109 ; ID_EX_RF_d2[5]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.051      ;
; -1.099 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.041      ;
; -1.096 ; EX_MEM_alu2out[1]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.038      ;
; -1.096 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.038      ;
; -1.082 ; EX_MEM_alu2out[7]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.340      ;
; -1.077 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.384     ; 1.688      ;
; -1.064 ; ID_EX_RF_d2[13]    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.006      ;
; -1.061 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.384     ; 1.672      ;
; -1.060 ; ID_EX_RF_d2[4]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.002      ;
; -1.058 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.000      ;
; -1.057 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.999      ;
; -1.054 ; EX_MEM_alu2out[11] ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.262      ; 2.311      ;
; -1.053 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.995      ;
; -1.052 ; ID_EX_RF_d2[9]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.992      ;
; -1.051 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.993      ;
; -1.040 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.982      ;
; -1.036 ; ID_EX_RF_d2[4]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 1.978      ;
; -1.032 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.974      ;
; -1.030 ; ID_EX_RF_d2[12]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.262      ; 2.287      ;
; -1.029 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.971      ;
; -1.026 ; EX_MEM_alu2out[0]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.053     ; 1.968      ;
; -1.019 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.961      ;
; -1.017 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.959      ;
; -1.014 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 1.956      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; MEM_WB_z            ; flag_pp:z_flag|out  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; MEM_WB_alu2out[11]  ; RF_pp:RF1|RF[0][11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; MEM_WB_alu2out[9]   ; RF_pp:RF1|RF[0][9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; MEM_WB_alu2out[5]   ; RF_pp:RF1|RF[0][5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; MEM_WB_alu2out[2]   ; RF_pp:RF1|RF[0][2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; EX_MEM_regwrite1    ; MEM_WB_regwrite1    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; MEM_WB_alu2out[15]  ; RF_pp:RF1|RF[0][15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; MEM_WB_alu2out[14]  ; RF_pp:RF1|RF[0][14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; MEM_WB_alu2out[13]  ; RF_pp:RF1|RF[0][13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; MEM_WB_alu2out[8]   ; RF_pp:RF1|RF[0][8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; MEM_WB_alu2out[3]   ; RF_pp:RF1|RF[0][3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; MEM_WB_cy           ; flag_pp:cy_flag|out ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; MEM_WB_alu2out[7]   ; RF_pp:RF1|RF[0][7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; MEM_WB_alu2out[4]   ; RF_pp:RF1|RF[0][4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; MEM_WB_alu2out[1]   ; RF_pp:RF1|RF[0][1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; MEM_WB_alu2out[12]  ; RF_pp:RF1|RF[0][12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.541      ;
; 0.466 ; RF_pp:RF1|RF[0][14] ; ID_EX_RF_d2[14]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; MEM_WB_alu2out[10]  ; RF_pp:RF1|RF[0][10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; RF_pp:RF1|RF[0][15] ; ID_EX_RF_d2[15]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; RF_pp:RF1|RF[0][10] ; ID_EX_RF_d2[10]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; RF_pp:RF1|RF[0][7]  ; ID_EX_RF_d2[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; MEM_WB_alu2out[0]   ; RF_pp:RF1|RF[0][0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; MEM_WB_alu2out[6]   ; RF_pp:RF1|RF[0][6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.483 ; EX_MEM_alu2out[3]   ; MEM_WB_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.487 ; EX_MEM_alu2out[9]   ; MEM_WB_alu2out[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.686      ;
; 0.495 ; EX_MEM_alu2out[4]   ; MEM_WB_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.502 ; EX_MEM_alu2out[2]   ; MEM_WB_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.511 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; EX_MEM_alu2out[14]  ; EX_MEM_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.527 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.563 ; EX_MEM_alu2out[10]  ; MEM_WB_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.762      ;
; 0.568 ; EX_MEM_cy           ; MEM_WB_cy           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.598 ; RF_pp:RF1|RF[0][13] ; ID_EX_RF_d2[13]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.797      ;
; 0.598 ; RF_pp:RF1|RF[0][9]  ; ID_EX_RF_d2[9]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.797      ;
; 0.600 ; RF_pp:RF1|RF[0][4]  ; ID_EX_RF_d2[4]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.798      ;
; 0.600 ; RF_pp:RF1|RF[0][1]  ; ID_EX_RF_d2[1]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.798      ;
; 0.604 ; EX_MEM_alu2out[11]  ; MEM_WB_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.620 ; RF_pp:RF1|RF[0][12] ; ID_EX_RF_d2[12]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.820      ;
; 0.624 ; EX_MEM_alu2out[12]  ; EX_MEM_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.822      ;
; 0.628 ; RF_pp:RF1|RF[0][2]  ; ID_EX_RF_d2[2]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.826      ;
; 0.628 ; RF_pp:RF1|RF[0][0]  ; ID_EX_RF_d2[0]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.826      ;
; 0.629 ; RF_pp:RF1|RF[0][8]  ; ID_EX_RF_d2[8]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.827      ;
; 0.631 ; EX_MEM_alu2out[10]  ; EX_MEM_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.829      ;
; 0.631 ; EX_MEM_alu2out[6]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.829      ;
; 0.631 ; RF_pp:RF1|RF[0][6]  ; ID_EX_RF_d2[6]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.829      ;
; 0.633 ; RF_pp:RF1|RF[0][11] ; ID_EX_RF_d2[11]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.831      ;
; 0.633 ; RF_pp:RF1|RF[0][5]  ; ID_EX_RF_d2[5]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.831      ;
; 0.638 ; EX_MEM_alu2out[13]  ; EX_MEM_alu2out[13]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.836      ;
; 0.650 ; EX_MEM_alu2out[15]  ; EX_MEM_alu2out[15]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.848      ;
; 0.652 ; EX_MEM_alu2out[0]   ; MEM_WB_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.851      ;
; 0.663 ; EX_MEM_alu2out[7]   ; MEM_WB_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.861      ;
; 0.665 ; EX_MEM_alu2out[14]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.384      ; 1.193      ;
; 0.676 ; EX_MEM_alu2out[1]   ; MEM_WB_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.875      ;
; 0.718 ; EX_MEM_alu2out[13]  ; MEM_WB_alu2out[13]  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.915      ;
; 0.739 ; ID_EX_regwrite1     ; EX_MEM_regwrite1    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.937      ;
; 0.743 ; ID_EX_RF_d2[2]      ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.941      ;
; 0.744 ; ID_EX_RF_d2[1]      ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.942      ;
; 0.745 ; EX_MEM_alu2out[5]   ; MEM_WB_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; ID_EX_RF_d2[4]      ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.747 ; ID_EX_RF_d2[6]      ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.748 ; ID_EX_RF_d2[11]     ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; ID_EX_RF_d2[5]      ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; ID_EX_RF_d2[3]      ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.754 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.952      ;
; 0.755 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.757 ; ID_EX_RF_d2[0]      ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.759 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.763 ; EX_MEM_alu2out[14]  ; EX_MEM_alu2out[15]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.765 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.770 ; EX_MEM_alu2out[14]  ; EX_MEM_cy           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.772 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.782 ; RF_pp:RF1|RF[0][3]  ; ID_EX_RF_d2[3]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.980      ;
; 0.802 ; EX_MEM_alu2out[13]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.384      ; 1.330      ;
; 0.807 ; EX_MEM_alu2out[8]   ; MEM_WB_alu2out[8]   ; clk          ; clk         ; 0.000        ; -0.261     ; 0.690      ;
; 0.815 ; EX_MEM_alu2out[15]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.384      ; 1.343      ;
; 0.836 ; EX_MEM_alu2out[4]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.034      ;
; 0.837 ; EX_MEM_alu2out[11]  ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.035      ;
; 0.842 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.843 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.041      ;
; 0.843 ; ID_EX_regwrite1     ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.041      ;
; 0.844 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; ID_EX_regwrite1     ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.847 ; EX_MEM_alu2out[14]  ; MEM_WB_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.044      ;
; 0.848 ; ID_EX_regwrite1     ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; ID_EX_regwrite1     ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; ID_EX_regwrite1     ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.849 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; ID_EX_regwrite1     ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.851 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.049      ;
; 0.854 ; ID_EX_regwrite1     ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.052      ;
; 0.855 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.860 ; EX_MEM_alu2out[12]  ; MEM_WB_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.057      ;
; 0.861 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.059      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.168 ; -6.977            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.194 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -80.207                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.168 ; ID_EX_regwrite1    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.310      ;
; -1.072 ; ID_EX_RF_d2[0]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.214      ;
; -1.068 ; ID_EX_RF_d2[1]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.210      ;
; -1.005 ; ID_EX_RF_d2[2]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.147      ;
; -0.934 ; EX_MEM_alu2out[1]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.076      ;
; -0.932 ; ID_EX_RF_d2[3]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.074      ;
; -0.920 ; EX_MEM_alu2out[0]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.062      ;
; -0.875 ; ID_EX_RF_d2[7]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.017      ;
; -0.873 ; EX_MEM_alu2out[4]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.015      ;
; -0.865 ; ID_EX_RF_d2[5]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.007      ;
; -0.852 ; EX_MEM_alu2out[2]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.994      ;
; -0.815 ; ID_EX_RF_d2[4]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.957      ;
; -0.789 ; EX_MEM_alu2out[3]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.931      ;
; -0.757 ; EX_MEM_alu2out[8]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.700      ;
; -0.750 ; ID_EX_RF_d2[6]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.892      ;
; -0.743 ; ID_EX_regwrite1    ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.885      ;
; -0.742 ; EX_MEM_alu2out[9]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.884      ;
; -0.721 ; EX_MEM_alu2out[5]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.863      ;
; -0.680 ; EX_MEM_alu2out[6]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.822      ;
; -0.652 ; EX_MEM_alu2out[7]  ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.794      ;
; -0.650 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.792      ;
; -0.636 ; EX_MEM_alu2out[9]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.587      ;
; -0.621 ; ID_EX_regwrite1    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.572      ;
; -0.605 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.747      ;
; -0.587 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.729      ;
; -0.572 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.523      ;
; -0.568 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.519      ;
; -0.552 ; ID_EX_regwrite1    ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.503      ;
; -0.538 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.680      ;
; -0.530 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.672      ;
; -0.528 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.670      ;
; -0.520 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.662      ;
; -0.519 ; ID_EX_regwrite1    ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.516 ; EX_MEM_alu2out[1]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.658      ;
; -0.504 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
; -0.503 ; ID_EX_RF_d2[8]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.500 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.451      ;
; -0.494 ; ID_EX_RF_d2[1]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.484 ; ID_EX_regwrite1    ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.470 ; ID_EX_RF_d2[4]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.612      ;
; -0.468 ; EX_MEM_alu2out[0]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.610      ;
; -0.451 ; ID_EX_regwrite1    ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.402      ;
; -0.449 ; ID_EX_RF_d2[0]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.400      ;
; -0.444 ; EX_MEM_alu2out[3]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.586      ;
; -0.438 ; EX_MEM_alu2out[8]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.190      ;
; -0.436 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.387      ;
; -0.434 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.385      ;
; -0.433 ; ID_EX_RF_d2[9]     ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.154      ; 1.574      ;
; -0.432 ; EX_MEM_alu2out[9]  ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.383      ;
; -0.431 ; ID_EX_RF_d2[3]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.430 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.381      ;
; -0.426 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.412 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.355      ;
; -0.407 ; ID_EX_RF_d2[15]    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.405 ; ID_EX_RF_d2[13]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.547      ;
; -0.405 ; ID_EX_RF_d2[6]     ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.547      ;
; -0.399 ; EX_MEM_alu2out[2]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.541      ;
; -0.394 ; ID_EX_regwrite1    ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.390 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.142      ;
; -0.383 ; ID_EX_regwrite1    ; EX_MEM_alu2out[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.334      ;
; -0.382 ; ID_EX_RF_d2[2]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.333      ;
; -0.381 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.332      ;
; -0.376 ; EX_MEM_alu2out[5]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.518      ;
; -0.374 ; ID_EX_RF_d2[7]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.325      ;
; -0.372 ; EX_MEM_alu2out[4]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.323      ;
; -0.370 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.122      ;
; -0.367 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.366 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.364 ; ID_EX_RF_d2[5]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.315      ;
; -0.363 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.314      ;
; -0.362 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.313      ;
; -0.360 ; EX_MEM_alu2out[1]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.311      ;
; -0.358 ; ID_EX_RF_d2[1]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.309      ;
; -0.351 ; ID_EX_RF_d2[10]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.154      ; 1.492      ;
; -0.344 ; ID_EX_RF_d2[13]    ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.335 ; EX_MEM_alu2out[6]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.477      ;
; -0.327 ; ID_EX_RF_d2[9]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.326 ; ID_EX_regwrite1    ; EX_MEM_alu2out[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.277      ;
; -0.324 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.275      ;
; -0.322 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.074      ;
; -0.314 ; ID_EX_RF_d2[4]     ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.314 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.313 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.264      ;
; -0.312 ; EX_MEM_alu2out[0]  ; EX_MEM_cy          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.310 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.261      ;
; -0.307 ; EX_MEM_alu2out[7]  ; EX_MEM_alu2out[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.449      ;
; -0.306 ; ID_EX_RF_d2[7]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.257      ;
; -0.304 ; EX_MEM_alu2out[4]  ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.302 ; EX_MEM_alu2out[8]  ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.054      ;
; -0.300 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.251      ;
; -0.299 ; ID_EX_RF_d2[2]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.298 ; ID_EX_RF_d2[4]     ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; ID_EX_RF_d2[0]     ; EX_MEM_alu2out[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.249      ;
; -0.296 ; EX_MEM_alu2out[1]  ; EX_MEM_alu2out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; ID_EX_RF_d2[5]     ; EX_MEM_alu2out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.295 ; EX_MEM_alu2out[11] ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.437      ;
; -0.295 ; ID_EX_RF_d2[3]     ; EX_MEM_alu2out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.246      ;
; -0.294 ; ID_EX_RF_d2[14]    ; EX_MEM_z           ; clk          ; clk         ; 1.000        ; 0.155      ; 1.436      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; MEM_WB_alu2out[13]  ; RF_pp:RF1|RF[0][13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; MEM_WB_alu2out[11]  ; RF_pp:RF1|RF[0][11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; MEM_WB_alu2out[9]   ; RF_pp:RF1|RF[0][9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; MEM_WB_alu2out[8]   ; RF_pp:RF1|RF[0][8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; MEM_WB_alu2out[2]   ; RF_pp:RF1|RF[0][2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; EX_MEM_regwrite1    ; MEM_WB_regwrite1    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; MEM_WB_z            ; flag_pp:z_flag|out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; MEM_WB_alu2out[15]  ; RF_pp:RF1|RF[0][15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; MEM_WB_alu2out[5]   ; RF_pp:RF1|RF[0][5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; MEM_WB_alu2out[3]   ; RF_pp:RF1|RF[0][3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; MEM_WB_cy           ; flag_pp:cy_flag|out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; MEM_WB_alu2out[14]  ; RF_pp:RF1|RF[0][14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; MEM_WB_alu2out[7]   ; RF_pp:RF1|RF[0][7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; MEM_WB_alu2out[4]   ; RF_pp:RF1|RF[0][4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; MEM_WB_alu2out[1]   ; RF_pp:RF1|RF[0][1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; MEM_WB_alu2out[12]  ; RF_pp:RF1|RF[0][12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.267 ; RF_pp:RF1|RF[0][14] ; ID_EX_RF_d2[14]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; MEM_WB_alu2out[10]  ; RF_pp:RF1|RF[0][10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; RF_pp:RF1|RF[0][15] ; ID_EX_RF_d2[15]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; RF_pp:RF1|RF[0][10] ; ID_EX_RF_d2[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; MEM_WB_alu2out[0]   ; RF_pp:RF1|RF[0][0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; RF_pp:RF1|RF[0][7]  ; ID_EX_RF_d2[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; MEM_WB_alu2out[6]   ; RF_pp:RF1|RF[0][6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; EX_MEM_alu2out[3]   ; MEM_WB_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.272 ; EX_MEM_alu2out[9]   ; MEM_WB_alu2out[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.277 ; EX_MEM_alu2out[4]   ; MEM_WB_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; EX_MEM_alu2out[2]   ; MEM_WB_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.304 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; EX_MEM_alu2out[14]  ; EX_MEM_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.311 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.321 ; EX_MEM_cy           ; MEM_WB_cy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; EX_MEM_alu2out[10]  ; MEM_WB_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.335 ; RF_pp:RF1|RF[0][13] ; ID_EX_RF_d2[13]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; RF_pp:RF1|RF[0][9]  ; ID_EX_RF_d2[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.337 ; EX_MEM_alu2out[11]  ; MEM_WB_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.337 ; RF_pp:RF1|RF[0][4]  ; ID_EX_RF_d2[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.337 ; RF_pp:RF1|RF[0][1]  ; ID_EX_RF_d2[1]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.349 ; RF_pp:RF1|RF[0][8]  ; ID_EX_RF_d2[8]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.349 ; RF_pp:RF1|RF[0][2]  ; ID_EX_RF_d2[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.349 ; RF_pp:RF1|RF[0][0]  ; ID_EX_RF_d2[0]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.350 ; RF_pp:RF1|RF[0][12] ; ID_EX_RF_d2[12]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.350 ; RF_pp:RF1|RF[0][6]  ; ID_EX_RF_d2[6]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.353 ; RF_pp:RF1|RF[0][11] ; ID_EX_RF_d2[11]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.472      ;
; 0.354 ; RF_pp:RF1|RF[0][5]  ; ID_EX_RF_d2[5]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.473      ;
; 0.363 ; EX_MEM_alu2out[10]  ; EX_MEM_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; EX_MEM_alu2out[12]  ; EX_MEM_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; EX_MEM_alu2out[6]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.368 ; EX_MEM_alu2out[13]  ; EX_MEM_alu2out[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.369 ; EX_MEM_alu2out[0]   ; MEM_WB_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.372 ; EX_MEM_alu2out[7]   ; MEM_WB_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.377 ; EX_MEM_alu2out[15]  ; EX_MEM_alu2out[15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.381 ; EX_MEM_alu2out[1]   ; MEM_WB_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.385 ; EX_MEM_alu2out[14]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.235      ; 0.704      ;
; 0.410 ; EX_MEM_alu2out[13]  ; MEM_WB_alu2out[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.412 ; ID_EX_regwrite1     ; EX_MEM_regwrite1    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.532      ;
; 0.421 ; EX_MEM_alu2out[5]   ; MEM_WB_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
; 0.439 ; RF_pp:RF1|RF[0][3]  ; ID_EX_RF_d2[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.558      ;
; 0.439 ; ID_EX_RF_d2[1]      ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; ID_EX_RF_d2[4]      ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; ID_EX_RF_d2[2]      ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.442 ; ID_EX_RF_d2[3]      ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; ID_EX_RF_d2[6]      ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; ID_EX_RF_d2[11]     ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; ID_EX_RF_d2[5]      ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.446 ; ID_EX_RF_d2[0]      ; EX_MEM_alu2out[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.453 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.464 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; EX_MEM_alu2out[14]  ; EX_MEM_alu2out[15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; EX_MEM_alu2out[13]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.235      ; 0.783      ;
; 0.465 ; EX_MEM_alu2out[8]   ; MEM_WB_alu2out[8]   ; clk          ; clk         ; 0.000        ; -0.154     ; 0.395      ;
; 0.467 ; EX_MEM_alu2out[14]  ; EX_MEM_cy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; EX_MEM_alu2out[2]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; EX_MEM_alu2out[0]   ; EX_MEM_alu2out[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.473 ; EX_MEM_alu2out[15]  ; EX_MEM_z            ; clk          ; clk         ; 0.000        ; 0.235      ; 0.792      ;
; 0.475 ; EX_MEM_alu2out[4]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; EX_MEM_alu2out[11]  ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.596      ;
; 0.488 ; EX_MEM_alu2out[14]  ; MEM_WB_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.608      ;
; 0.494 ; EX_MEM_alu2out[12]  ; MEM_WB_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.511 ; ID_EX_RF_d2[7]      ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.515 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; EX_MEM_alu2out[5]   ; EX_MEM_alu2out[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; EX_MEM_alu2out[13]  ; EX_MEM_alu2out[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; EX_MEM_alu2out[7]   ; EX_MEM_alu2out[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; ID_EX_RF_d2[12]     ; EX_MEM_alu2out[12]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; EX_MEM_alu2out[3]   ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; EX_MEM_alu2out[1]   ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; ID_EX_regwrite1     ; EX_MEM_alu2out[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; EX_MEM_alu2out[10]  ; EX_MEM_alu2out[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; ID_EX_regwrite1     ; EX_MEM_alu2out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; ID_EX_regwrite1     ; EX_MEM_alu2out[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; ID_EX_regwrite1     ; EX_MEM_alu2out[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.859  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.859  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -39.508 ; 0.0   ; 0.0      ; 0.0     ; -80.207             ;
;  clk             ; -39.508 ; 0.000 ; N/A      ; N/A     ; -80.207             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cy            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 936      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 936      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cy          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; z           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cy          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; z           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue May 25 03:17:45 2021
Info: Command: quartus_sta processor_project_pipeline -c processor_project_pipeline
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor_project_pipeline.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.859             -39.508 clk 
Info (332146): Worst-case hold slack is 0.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.373               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.425             -29.717 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.168              -6.977 clk 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -80.207 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 877 megabytes
    Info: Processing ended: Tue May 25 03:17:46 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


