---
title: "컴퓨터 구조: Micro-programmed Control 2"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Micro-programmed Control 2

#### 1. Instruction format

---

![7-6](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b4dbfbb6-98a0-4742-88f1-b092802d9c73)

- 마이크로 프로그램 컴퓨터에서의 명령어 format이다. (마이크로 명령어 format이 아님에 유의하자.)
- 최상위 I 1bit, opcode 4bit, address 11bit로 구성되어 있다.
- opcode별로 4가지의 명령어가 구현되어있다.

![7-7](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/2a94b290-6870-4e6d-bdab-2ee844034b4d)

- 마이크로 명령어의 format이다.
- 앞서 control memory 보았듯이 20bit이며 각각의 field로 구성되어 있다.
- 상위 9bit가 funtion field, 다음 2bit가 branch를 위한 condition field, 다음 2bit는 branch field, 하위 7bit는 address field이다.
- 구조를 살펴보면 funtion field가 3개로 나뉘어져 있다.

![7-8](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/be51e09e-29ad-4488-a694-b39a2f003a0b)

- 이는 하나의 마이크로 명령어에서 동시에 3개의 연산을 실행할 수 있다는 의미이다.

![7-9](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/298d6069-6c5e-464f-94ac-17f90bf13628)

- 또한 funtion이 완료된 후 다음 명령어의 주소를 결정하는 field가 CD, BR, AD이다.
- CD값은 각 bit값에 따라 각각의 조건에 따라서 분기를 할것인지 안할것인지의 여부를 판단한다.
- BR값은 CD에서 조건이 맞을경우 각 조건에 따라 어떻게 분기할 것인지 분기의 종류를 결정한다.

![7-10](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ed0a0f71-410f-4806-8725-9ccac753efea)

- 각 명령어가 수행되는 과정에서 수행되는 마이크로 프로그래밍을 나타낸 표이다.
- 왼쪽은 일반 명령어의 연산이며 우측은 해당 명령어가 수행되면서 진행되는 마이크로 명령어를 나열해 놓았다.

#### 2. micro program computer에서의 Fetch routine

---

![7-11](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/539f2a99-e5a5-4f9d-9fcc-80ea5f0350d8)

- 3개의 micro instruction으로 구성됨.

1. PC에서 AR로 주솟값을 읽어온다
2. DR에 명령어를 읽어온 후 (마이크로 컴퓨터에는 IR 이 없다) PC값을 1 올린다.
3. AR에 피연산자 주소를 읽어오고 CAR에 DR의 opcode부분을 맵핑하는 과정을 거친다.

![7-12](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/06db53fb-9123-4a2e-904d-b9bda06369a5)

- Fetch 과정의 마이크로 명령어를 symbol로 나타낸 표.
- ORG64의 의미는 설계된 control memory에서 해당 micro program이 시작하는 위치를 나타내는 표기이다.
  > 참고로 해당 교재에서는 0~127의 공간을 가지는 control memory를 반으로 나누어서 0~63은 연산에 사용되는 마이크로 명령어를, 64부터는 공통으로 사용되는 서브루틴을 지정해 놓았다.
- 좌측의 'FETCH'는 일종의 라벨이며 이후 해당 주소로 점프하는 심볼에서 주소값이 아닌 해당 라벨을 표기한다.

![7-13](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/268c5ace-85af-4561-9368-33a696901172)

- 실행 과정을 처음부터 살펴보자.
- ORG64는 명령어의 주소가 64번지를 의미하므로 1000000가 FETCH의 시작점 이다.
- 첫번째 clock에서는 PCTAR(PC to AR)만을 수행한다, 왼쪽표를 참고하면 PCTAR : AR <- PC이며 F1 = 110이다.
- 한번에 한 연산만 수행하므로 F2와 F3는 000이며 이후 분기는 U와 JMP로 00 00이고 NEXT로 분기하므로 바로 다음 명령어를 실행한다는 의미이다.
- 위 그림은 FETCH과정을 수행하는 micro program의 주소와 각 주소별로 위치해있는 명령어의 bit를 풀어놓은 그림이다.

- ADD 명령어도 똑같은 과정으로 살펴보자
  ![7-14](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/c58fc943-3bce-4c83-8db4-eb816a608396)
- ADD의 경우는 opcode가 0000으로 지정되어 있기 때문에 자연스럽게 ORG0으로 시작한다. mapping시 0번지가 시작점이 되기 때문이다. 다른 명령어도 이러한 규칙을 따른다.
- ADD의 경우 시작할때 아무 연산도 하지 않고 명령어의 Indirect bit가 1이면 INDRCT 마이크로 명령어로 CALL한다.
  간접주소와 직접주소를 판단하여 유효주소의 피연산자를 가져오는 루틴으로 분기하는 마이크로 명령어를 의미한다.
- 이는 다음에 수행할 예정이었던 마이크로 명령어의 주소를 SBR에 저장한 후 INDRCT의 서브루틴을 실행한다는 의미이다.
- 서브루틴이 끝나면 돌아와서 남은 ADD의 루틴을 수행한다.
- 연산 마지막엔 FETCH로 무조건 분기하는데, 이는 이전 단원의 SC<-0 처럼 다음 명령어를 실행할 준비를 함과 같다.

- 이때 ADD명령어의 경우 ...00 ~ 11까지 4개의 메모리 칸을 차지할 수 있지만 3칸밖에 사용하지 않는다.
- 따라서 마지막 ...11의 경우엔 오류로 인해 접근될 수 있으므로 아무 동작도 하지 않고 무조건 FETCH로 분기하도록 설정해 놓는다. (NOP U JMP FETCH)

#### 3. Design if control unit

---

- 마이크로 프로그램 컴퓨터에서 control을 설계한 회로이다.
  ![7-15](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/d0101f4f-c2aa-42bc-b37c-b846670ef69f)
- 마이크로 명령어의 각 F1, F2, F3를 decoder로 풀어서 산술논리연산기에 주입한다.
- 연산기는 입력에 따라서 해당하는 연산을 수행하고 AC는 결괏값을 LOAD한다.
- 또한 AR이 값을 입력받는 과정도 1x2 MUX로 구현했었는데 PC값을 받아올지, DR에서 주솟값을 받아올지도 Decoder에서 나온 변수를 통해서 MUX의 output을 결정할 수 있다.
- 이전 단원의 기본 컴퓨터 회로는 타이밍이나, D, B등의 상태변수를 회로로 만들어 하드웨어적으로 구현했다면, 마이크로 프로그램 컴퓨터에서는 마이크로 명령어를 통해서 control을 관리하는 차이점이 있다.

- 마이크로 프로그램 컴퓨터에서 추가적으로 설계해야하는 부분은 address sequencer이다.
- 앞서 배운 마이크로 명령어의 주소를 CAR에 어떻게 입력할지에 대한 구현이 필요하다.

![7-16](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a2420a41-d4fe-4d81-a4df-187d6991d902)

- Control unit의 회로 설계도이다.
- Control memory위에 CAR이 위치하고 이러한 CAR의 input으로는 MUX의 output이 연결되어 있다.
- MUX의 input으로는 4가지가 있다.

1. CAR + 1을 의미하는 increamenter
2. Control memory에 있는 마이크로 명령어의 AD부분
3. SBR의 값 (분기 return의 경우)
4. mapping으로 생성된 주소

- 따라서 이러한 4가지 MUX의 input중 하나를 어떻게 고를지는 왼편의 Input logic이 판단한다.
- 이러한 input logic의 input으로는 Control memory의 마이크로 명령어의 BR 2비트와 (branch 종류)와 CD 2비트의 조건을 참고하여 분기할지 안할지를 의미하는 MUX2의 output이 연결되어 있다.
- 즉, 수행 명령어의 분기 조건과 분기 종류에 따라서 CAR에 들어갈 MUX의 output이 결정되는 것이다.

![7-17](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ebe179db-60a8-4e75-b03a-1c57478b8f4b)

- Input logic은 별도의 decoder나 MUX가 아니다.
- decoder나 MUX와 다르게 입력되는 I와 T값에 따라서 자동적으로 output인 s1 s2 L이 결정되는 것이 아니라, i0 i1 T값이 결정되는 조건인 BR과 CD의 조건을 참고하여 CAR에 입력될 MUX의 output을 결정하도록 직접 회로를 설계해야한다.
- 위 그림은 그러한 input logic의 truth table을 위쪽 BR의 동작표를 참고하여 구한 표 이다.
- 각 i1 i0 T값에 따라서 해당되는 s1 s0 L값이 나오도록 직접 회로를 설계해야 하는 것이다.
