TimeQuest Timing Analyzer report for top_uart
Wed Jun 07 23:52:23 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top_uart                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top_uart.sdc  ; OK     ; Wed Jun 07 23:52:22 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 120.66 MHz ; 120.66 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 11.712 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.683 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 11.712 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.231      ;
; 11.758 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.185      ;
; 11.767 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.176      ;
; 11.782 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.161      ;
; 11.792 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.151      ;
; 11.800 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.135      ;
; 11.800 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.135      ;
; 11.800 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.135      ;
; 11.800 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.135      ;
; 11.821 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.122      ;
; 11.821 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.122      ;
; 11.821 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.122      ;
; 11.821 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.122      ;
; 11.821 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.122      ;
; 11.821 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.122      ;
; 11.846 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.089      ;
; 11.846 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.089      ;
; 11.846 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.089      ;
; 11.846 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.089      ;
; 11.852 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.083      ;
; 11.852 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.083      ;
; 11.852 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.083      ;
; 11.852 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.083      ;
; 11.867 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.076      ;
; 11.867 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.076      ;
; 11.867 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.076      ;
; 11.867 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.076      ;
; 11.867 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.076      ;
; 11.867 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.076      ;
; 11.870 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.065      ;
; 11.870 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.065      ;
; 11.870 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.065      ;
; 11.870 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.065      ;
; 11.876 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.067      ;
; 11.876 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.067      ;
; 11.876 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.067      ;
; 11.876 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.067      ;
; 11.876 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.067      ;
; 11.876 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.067      ;
; 11.880 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.055      ;
; 11.880 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.055      ;
; 11.880 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.055      ;
; 11.880 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.060     ; 8.055      ;
; 11.891 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.052      ;
; 11.891 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.052      ;
; 11.891 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.052      ;
; 11.891 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.052      ;
; 11.891 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.052      ;
; 11.891 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.052      ;
; 11.901 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.042      ;
; 11.901 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.042      ;
; 11.901 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.042      ;
; 11.901 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.042      ;
; 11.901 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.042      ;
; 11.901 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.052     ; 8.042      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.028 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[26]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.908      ;
; 12.031 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.059     ; 7.905      ;
; 12.048 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 7.895      ;
; 12.048 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.052     ; 7.895      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.074 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[26]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.862      ;
; 12.077 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.059     ; 7.859      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
; 12.083 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.059     ; 7.853      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; tx:TTL_tx|shift_data[7]        ; tx:TTL_tx|shift_data[7]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|tx_state.START       ; tx:TTL_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|tx_cnt[0]            ; tx:TTL_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|cnt_4[2]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.WAIT        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; rx:TTL_rx|rx_state.DATA        ; rx:TTL_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rx:TTL_rx|rx_state.STOP        ; rx:TTL_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rx:TTL_rx|rx_cnt[0]            ; rx:TTL_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; tx:TTL_tx|data_8[15]           ; tx:TTL_tx|data_8[14]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.378 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.378 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.380 ; rx:TTL_rx|fnd_rxd[3]           ; rx:TTL_rx|fnd_rxd[2]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.598      ;
; 0.381 ; rx:TTL_rx|fnd_rxd[7]           ; rx:TTL_rx|fnd_rxd[6]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; rx:TTL_rx|fnd_rxd[6]           ; rx:TTL_rx|fnd_rxd[5]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; rx:TTL_rx|fnd_rxd[4]           ; rx:TTL_rx|fnd_rxd[3]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.389 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.608      ;
; 0.393 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.404 ; rx:TTL_rx|rx_state.DATA        ; rx:TTL_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.622      ;
; 0.404 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.623      ;
; 0.423 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.641      ;
; 0.423 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.641      ;
; 0.425 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.643      ;
; 0.426 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.644      ;
; 0.436 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.655      ;
; 0.470 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.689      ;
; 0.471 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[21]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.690      ;
; 0.475 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.694      ;
; 0.476 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[15]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.695      ;
; 0.478 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.478 ; tx:TTL_tx|data_8[25]           ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.479 ; tx:TTL_tx|data_8[19]           ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; debounce:ps_load|state.S_WAIT1 ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.481 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.481 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.481 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.482 ; tx:TTL_tx|data_8[8]            ; tx:TTL_tx|data_8[7]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.701      ;
; 0.482 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.701      ;
; 0.483 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.702      ;
; 0.483 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.702      ;
; 0.483 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[26]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.702      ;
; 0.484 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.703      ;
; 0.484 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.703      ;
; 0.520 ; rx:TTL_rx|fnd_rxd[1]           ; rx:TTL_rx|fnd_rxd[0]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.738      ;
; 0.523 ; rx:TTL_rx|fnd_rxd[5]           ; rx:TTL_rx|fnd_rxd[4]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.741      ;
; 0.523 ; edge_detecte:edge_load|in_d1   ; edge_detecte:edge_load|in_d2   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.527 ; rx:TTL_rx|fnd_rxd[2]           ; rx:TTL_rx|fnd_rxd[1]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.745      ;
; 0.552 ; tx:TTL_tx|data_8[28]           ; tx:TTL_tx|data_8[27]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.770      ;
; 0.552 ; tx:TTL_tx|data_8[14]           ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; tx:TTL_tx|data_8[16]           ; tx:TTL_tx|data_8[15]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; tx:TTL_tx|data_8[29]           ; tx:TTL_tx|data_8[28]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; tx:TTL_tx|data_8[24]           ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; tx:TTL_tx|data_8[20]           ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; tx:TTL_tx|data_8[26]           ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; tx:TTL_tx|data_8[30]           ; tx:TTL_tx|data_8[29]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[30]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; tx:TTL_tx|data_8[17]           ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; tx:TTL_tx|data_8[21]           ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; tx:TTL_tx|data_8[18]           ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; tx:TTL_tx|data_8[23]           ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.556 ; tx:TTL_tx|data_8[22]           ; tx:TTL_tx|data_8[21]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; gen_ex:gen_enable|cnt_0[1]     ; gen_ex:gen_enable|cnt_0[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.562 ; gen_ex:gen_enable|cnt_0[8]     ; gen_ex:gen_enable|cnt_0[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.567 ; gen_ex:gen_enable|cnt_1[10]    ; gen_ex:gen_enable|cnt_1[10]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.786      ;
; 0.567 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.786      ;
; 0.569 ; gen_ex:gen_enable|cnt_0[11]    ; gen_ex:gen_enable|cnt_0[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; gen_ex:gen_enable|cnt_1[7]     ; gen_ex:gen_enable|cnt_1[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; gen_ex:gen_enable|cnt_1[1]     ; gen_ex:gen_enable|cnt_1[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; gen_ex:gen_enable|cnt_0[9]     ; gen_ex:gen_enable|cnt_0[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.572 ; gen_ex:gen_enable|cnt_0[7]     ; gen_ex:gen_enable|cnt_0[7]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; gen_ex:gen_enable|cnt_0[5]     ; gen_ex:gen_enable|cnt_0[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; gen_ex:gen_enable|cnt_1[8]     ; gen_ex:gen_enable|cnt_1[8]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; gen_ex:gen_enable|cnt_0[2]     ; gen_ex:gen_enable|cnt_0[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; gen_ex:gen_enable|cnt_1[6]     ; gen_ex:gen_enable|cnt_1[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.586 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.805      ;
; 0.587 ; tx:TTL_tx|data_8[3]            ; tx:TTL_tx|data_8[2]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.806      ;
; 0.589 ; tx:TTL_tx|data_8[6]            ; tx:TTL_tx|data_8[5]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; tx:TTL_tx|data_8[11]           ; tx:TTL_tx|data_8[10]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.591 ; tx:TTL_tx|data_8[9]            ; tx:TTL_tx|data_8[8]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; tx:TTL_tx|data_8[10]           ; tx:TTL_tx|data_8[9]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; debounce:ps_load|state.S_ZERO  ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.594 ; tx:TTL_tx|data_8[12]           ; tx:TTL_tx|data_8[11]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.598 ; tx:TTL_tx|data_8[4]            ; tx:TTL_tx|data_8[3]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.817      ;
; 0.608 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|data_8[4]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.827      ;
; 0.610 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ZERO  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.829      ;
; 0.611 ; tx:TTL_tx|data_8[1]            ; tx:TTL_tx|data_8[0]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.830      ;
; 0.611 ; tx:TTL_tx|data_8[2]            ; tx:TTL_tx|data_8[1]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.830      ;
; 0.630 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.849      ;
; 0.638 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.857      ;
; 0.642 ; rx:TTL_rx|rx_state.STOP        ; rx:TTL_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.860      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[0]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[10]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[11]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[12]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[13]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[14]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[15]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[16]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[17]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[18]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[19]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[1]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[20]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[21]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[22]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[23]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[24]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[25]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[26]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[2]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[3]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[4]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[5]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[6]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[7]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[8]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[9]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[0]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[1]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[2]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[3]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[4]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[5]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[6]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[7]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.DATA          ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[27]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[28]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[29]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[30]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[31]             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[10]      ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[12]      ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[4]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[6]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[0]               ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[1]               ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[2]               ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[0]              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[1]              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[2]              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[3]              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.IDLE          ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.START         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.STOP          ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.WAIT          ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|txd                    ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[0]              ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[1]              ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[2]              ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[3]              ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_state.DATA          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_state.IDLE          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_state.STOP          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[12] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[16] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[18] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[19] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[24] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[25] ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[0]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[11]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[1]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[2]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[3]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[5]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[7]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[8]       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[9]       ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[0]       ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[2]       ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[3]       ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[5]       ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[0]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[1]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[2]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[3]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[4]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[5]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[6]             ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[7]             ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|cnt[0]          ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ONE     ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT0   ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT1   ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ZERO    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d1     ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d2     ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[10]      ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[11]      ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 2.494 ; 2.957 ; Rise       ; clk             ;
; rxd         ; clk        ; 2.877 ; 3.370 ; Rise       ; clk             ;
; sw9         ; clk        ; 2.645 ; 3.134 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 4.453 ; 5.002 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 4.061 ; 4.565 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 3.907 ; 4.424 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 4.453 ; 5.002 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 4.183 ; 4.701 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -1.785 ; -2.255 ; Rise       ; clk             ;
; rxd         ; clk        ; -1.644 ; -2.062 ; Rise       ; clk             ;
; sw9         ; clk        ; -2.071 ; -2.450 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.702 ; -2.184 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.702 ; -2.184 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -2.021 ; -2.542 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.803 ; -2.274 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.838 ; -2.294 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 6.634 ; 6.593 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 5.892 ; 5.860 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 5.892 ; 5.860 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 6.444 ; 6.402 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 6.634 ; 6.593 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 6.444 ; 6.402 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 6.624 ; 6.583 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 5.915 ; 5.881 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 5.915 ; 5.881 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 6.171 ; 6.138 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 6.164 ; 6.134 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 6.164 ; 6.134 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 6.630 ; 6.591 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 6.460 ; 6.528 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 6.055 ; 6.125 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 6.193 ; 6.354 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 6.288 ; 6.345 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 6.211 ; 6.259 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 6.149 ; 6.307 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 6.251 ; 6.323 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 6.139 ; 6.047 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 6.364 ; 6.224 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 5.658 ; 5.684 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 6.216 ; 6.246 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 6.379 ; 6.241 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 6.204 ; 6.355 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 6.363 ; 6.528 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 6.460 ; 6.459 ; Rise       ; clk             ;
; txd               ; clk        ; 6.576 ; 6.644 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 5.758 ; 5.730 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 5.758 ; 5.730 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 5.758 ; 5.730 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 6.288 ; 6.250 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 6.471 ; 6.433 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 6.288 ; 6.250 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 6.461 ; 6.423 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 5.781 ; 5.750 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 5.781 ; 5.750 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 6.026 ; 5.997 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 6.020 ; 5.993 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 6.020 ; 5.993 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 6.466 ; 6.431 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 5.534 ; 5.561 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 5.693 ; 5.679 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 5.895 ; 5.893 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 6.041 ; 5.908 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 5.842 ; 5.841 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 5.888 ; 5.878 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 5.890 ; 5.880 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 5.763 ; 5.617 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 5.993 ; 5.851 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 5.534 ; 5.561 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 5.977 ; 5.823 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 6.007 ; 5.867 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 6.053 ; 6.062 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 6.065 ; 6.068 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 6.201 ; 6.217 ; Rise       ; clk             ;
; txd               ; clk        ; 6.425 ; 6.489 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 133.0 MHz ; 133.0 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.481 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.682 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 12.481 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.471      ;
; 12.499 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.453      ;
; 12.511 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.441      ;
; 12.521 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.431      ;
; 12.530 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.422      ;
; 12.556 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.389      ;
; 12.556 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.389      ;
; 12.556 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.389      ;
; 12.556 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.389      ;
; 12.598 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.347      ;
; 12.598 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.347      ;
; 12.598 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.347      ;
; 12.598 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.347      ;
; 12.606 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.339      ;
; 12.606 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.339      ;
; 12.606 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.339      ;
; 12.606 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.339      ;
; 12.612 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.340      ;
; 12.612 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.340      ;
; 12.612 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.340      ;
; 12.612 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.340      ;
; 12.612 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.340      ;
; 12.612 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.340      ;
; 12.618 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.327      ;
; 12.618 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.327      ;
; 12.618 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.327      ;
; 12.618 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.327      ;
; 12.630 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.322      ;
; 12.630 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.322      ;
; 12.630 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.322      ;
; 12.630 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.322      ;
; 12.630 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.322      ;
; 12.630 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.322      ;
; 12.643 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.302      ;
; 12.643 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.302      ;
; 12.643 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.302      ;
; 12.643 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.302      ;
; 12.652 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.300      ;
; 12.652 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.300      ;
; 12.652 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.300      ;
; 12.652 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.300      ;
; 12.652 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.300      ;
; 12.652 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.300      ;
; 12.655 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.297      ;
; 12.655 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.297      ;
; 12.655 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.297      ;
; 12.655 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.297      ;
; 12.655 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.297      ;
; 12.655 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.297      ;
; 12.661 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.291      ;
; 12.661 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.291      ;
; 12.661 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.291      ;
; 12.661 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.291      ;
; 12.661 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.291      ;
; 12.661 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.291      ;
; 12.760 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.192      ;
; 12.762 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 7.190      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.778 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[26]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.168      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.802 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[26]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.144      ;
; 12.807 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.138      ;
; 12.807 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.138      ;
; 12.807 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.138      ;
; 12.807 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.138      ;
; 12.810 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.135      ;
; 12.810 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.135      ;
; 12.810 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.135      ;
; 12.810 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.050     ; 7.135      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
; 12.820 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.049     ; 7.126      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; tx:TTL_tx|shift_data[7]        ; tx:TTL_tx|shift_data[7]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.START       ; tx:TTL_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_cnt[0]            ; tx:TTL_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|cnt_4[2]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.WAIT        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; rx:TTL_rx|rx_state.DATA        ; rx:TTL_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; rx:TTL_rx|rx_state.STOP        ; rx:TTL_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; rx:TTL_rx|rx_cnt[0]            ; rx:TTL_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.337 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.337 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.339 ; tx:TTL_tx|data_8[15]           ; tx:TTL_tx|data_8[14]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.345 ; rx:TTL_rx|fnd_rxd[3]           ; rx:TTL_rx|fnd_rxd[2]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.543      ;
; 0.345 ; rx:TTL_rx|fnd_rxd[6]           ; rx:TTL_rx|fnd_rxd[5]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.543      ;
; 0.346 ; rx:TTL_rx|fnd_rxd[7]           ; rx:TTL_rx|fnd_rxd[6]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.544      ;
; 0.348 ; rx:TTL_rx|fnd_rxd[4]           ; rx:TTL_rx|fnd_rxd[3]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.351 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.550      ;
; 0.354 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.355 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.367 ; rx:TTL_rx|rx_state.DATA        ; rx:TTL_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.565      ;
; 0.382 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.580      ;
; 0.383 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.581      ;
; 0.385 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.583      ;
; 0.385 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.583      ;
; 0.391 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.590      ;
; 0.420 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.619      ;
; 0.424 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.623      ;
; 0.426 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.625      ;
; 0.426 ; debounce:ps_load|state.S_WAIT1 ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.625      ;
; 0.427 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[21]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.626      ;
; 0.430 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.629      ;
; 0.431 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[15]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.431 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.431 ; tx:TTL_tx|data_8[25]           ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[26]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; tx:TTL_tx|data_8[19]           ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.434 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.434 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.435 ; tx:TTL_tx|data_8[8]            ; tx:TTL_tx|data_8[7]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.634      ;
; 0.437 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.469 ; rx:TTL_rx|fnd_rxd[1]           ; rx:TTL_rx|fnd_rxd[0]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.667      ;
; 0.472 ; rx:TTL_rx|fnd_rxd[5]           ; rx:TTL_rx|fnd_rxd[4]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.670      ;
; 0.472 ; edge_detecte:edge_load|in_d1   ; edge_detecte:edge_load|in_d2   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.475 ; rx:TTL_rx|fnd_rxd[2]           ; rx:TTL_rx|fnd_rxd[1]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.673      ;
; 0.495 ; tx:TTL_tx|data_8[28]           ; tx:TTL_tx|data_8[27]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; tx:TTL_tx|data_8[14]           ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; tx:TTL_tx|data_8[29]           ; tx:TTL_tx|data_8[28]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; tx:TTL_tx|data_8[30]           ; tx:TTL_tx|data_8[29]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; tx:TTL_tx|data_8[16]           ; tx:TTL_tx|data_8[15]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; tx:TTL_tx|data_8[26]           ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; gen_ex:gen_enable|cnt_0[1]     ; gen_ex:gen_enable|cnt_0[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[30]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[17]           ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[24]           ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[21]           ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[18]           ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[20]           ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[23]           ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; tx:TTL_tx|data_8[22]           ; tx:TTL_tx|data_8[21]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.505 ; gen_ex:gen_enable|cnt_0[8]     ; gen_ex:gen_enable|cnt_0[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.510 ; gen_ex:gen_enable|cnt_0[11]    ; gen_ex:gen_enable|cnt_0[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; gen_ex:gen_enable|cnt_0[9]     ; gen_ex:gen_enable|cnt_0[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; gen_ex:gen_enable|cnt_1[10]    ; gen_ex:gen_enable|cnt_1[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; gen_ex:gen_enable|cnt_1[7]     ; gen_ex:gen_enable|cnt_1[7]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; gen_ex:gen_enable|cnt_1[1]     ; gen_ex:gen_enable|cnt_1[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.514 ; gen_ex:gen_enable|cnt_0[7]     ; gen_ex:gen_enable|cnt_0[7]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; gen_ex:gen_enable|cnt_0[5]     ; gen_ex:gen_enable|cnt_0[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; gen_ex:gen_enable|cnt_0[2]     ; gen_ex:gen_enable|cnt_0[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; gen_ex:gen_enable|cnt_1[8]     ; gen_ex:gen_enable|cnt_1[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; gen_ex:gen_enable|cnt_1[6]     ; gen_ex:gen_enable|cnt_1[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.522 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.526 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.725      ;
; 0.528 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; tx:TTL_tx|data_8[11]           ; tx:TTL_tx|data_8[10]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.530 ; tx:TTL_tx|data_8[3]            ; tx:TTL_tx|data_8[2]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; debounce:ps_load|state.S_ZERO  ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; tx:TTL_tx|data_8[6]            ; tx:TTL_tx|data_8[5]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; tx:TTL_tx|data_8[9]            ; tx:TTL_tx|data_8[8]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; tx:TTL_tx|data_8[10]           ; tx:TTL_tx|data_8[9]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.534 ; tx:TTL_tx|data_8[12]           ; tx:TTL_tx|data_8[11]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.536 ; tx:TTL_tx|data_8[4]            ; tx:TTL_tx|data_8[3]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.735      ;
; 0.544 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|data_8[4]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.743      ;
; 0.548 ; tx:TTL_tx|data_8[2]            ; tx:TTL_tx|data_8[1]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.549 ; tx:TTL_tx|data_8[1]            ; tx:TTL_tx|data_8[0]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.748      ;
; 0.551 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ZERO  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.750      ;
; 0.562 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.761      ;
; 0.572 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.771      ;
; 0.574 ; rx:TTL_rx|rx_state.STOP        ; rx:TTL_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.772      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[0]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[11]      ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[1]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[2]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[3]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[5]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[7]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[8]       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[9]       ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[10]      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[12]      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[4]       ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[6]       ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[0]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[10]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[11]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[12]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[13]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[14]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[15]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[16]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[17]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[18]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[19]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[1]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[20]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[21]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[22]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[23]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[24]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[25]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[26]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[27]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[28]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[29]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[2]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[30]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[31]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[3]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[4]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[5]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[6]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[7]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[8]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[9]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[0]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[1]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[2]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[3]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[4]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[5]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[6]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[7]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[0]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[1]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[2]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[3]              ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.DATA          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.START         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[0]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[1]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[2]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[3]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[4]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[5]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[6]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[7]             ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[12] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[16] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[18] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[19] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[24] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_price:u_rx_price|data_out[25] ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[0]               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[1]               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[2]               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.IDLE          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.STOP          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.WAIT          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|txd                    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|cnt[0]          ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ONE     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT0   ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT1   ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ZERO    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d1     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d2     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[10]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[11]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[1]       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[4]       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[6]       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[7]       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[8]       ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[9]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[0]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[2]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[3]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[5]       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[0]              ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 2.170 ; 2.540 ; Rise       ; clk             ;
; rxd         ; clk        ; 2.535 ; 2.891 ; Rise       ; clk             ;
; sw9         ; clk        ; 2.322 ; 2.705 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 3.935 ; 4.402 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 3.604 ; 3.982 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 3.479 ; 3.857 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 3.935 ; 4.402 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 3.722 ; 4.115 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -1.533 ; -1.907 ; Rise       ; clk             ;
; rxd         ; clk        ; -1.403 ; -1.749 ; Rise       ; clk             ;
; sw9         ; clk        ; -1.791 ; -2.114 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.463 ; -1.851 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.463 ; -1.851 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.769 ; -2.161 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.548 ; -1.931 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.578 ; -1.952 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 6.218 ; 6.242 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 5.545 ; 5.570 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 5.545 ; 5.570 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 6.050 ; 6.064 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 6.218 ; 6.242 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 6.050 ; 6.064 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 6.208 ; 6.232 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 5.567 ; 5.589 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 5.567 ; 5.589 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 5.812 ; 5.819 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 5.807 ; 5.816 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 5.807 ; 5.816 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 6.213 ; 6.239 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 6.047 ; 6.134 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 5.675 ; 5.777 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 5.803 ; 5.996 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 5.939 ; 5.932 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 5.817 ; 5.913 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 5.761 ; 5.963 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 5.847 ; 5.975 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 5.796 ; 5.680 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 5.983 ; 5.861 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 5.331 ; 5.398 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 5.883 ; 5.854 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 5.996 ; 5.876 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 5.840 ; 5.983 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 5.982 ; 6.134 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 6.047 ; 6.108 ; Rise       ; clk             ;
; txd               ; clk        ; 6.237 ; 6.229 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 5.427 ; 5.452 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 5.427 ; 5.452 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 5.427 ; 5.452 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 5.912 ; 5.927 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 6.073 ; 6.098 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 5.912 ; 5.927 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 6.063 ; 6.088 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 5.448 ; 5.472 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 5.448 ; 5.472 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 5.683 ; 5.692 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 5.679 ; 5.689 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 5.679 ; 5.689 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 6.068 ; 6.094 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 5.221 ; 5.288 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 5.359 ; 5.391 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 5.543 ; 5.599 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 5.721 ; 5.554 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 5.495 ; 5.548 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 5.528 ; 5.587 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 5.533 ; 5.590 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 5.465 ; 5.306 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 5.660 ; 5.527 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 5.221 ; 5.288 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 5.644 ; 5.508 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 5.673 ; 5.542 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 5.687 ; 5.752 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 5.693 ; 5.754 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 5.815 ; 5.892 ; Rise       ; clk             ;
; txd               ; clk        ; 6.101 ; 6.092 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.057 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.441 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.057 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.899      ;
; 15.089 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.867      ;
; 15.112 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.844      ;
; 15.131 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.821      ;
; 15.131 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.821      ;
; 15.131 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.821      ;
; 15.131 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.821      ;
; 15.163 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.789      ;
; 15.163 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.789      ;
; 15.163 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.789      ;
; 15.163 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.789      ;
; 15.167 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.789      ;
; 15.167 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.789      ;
; 15.167 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.789      ;
; 15.167 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.789      ;
; 15.167 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.789      ;
; 15.167 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.789      ;
; 15.168 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.788      ;
; 15.171 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.785      ;
; 15.186 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.766      ;
; 15.186 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.766      ;
; 15.186 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.766      ;
; 15.186 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.766      ;
; 15.188 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.034     ; 4.765      ;
; 15.199 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.757      ;
; 15.199 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.757      ;
; 15.199 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.757      ;
; 15.199 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.757      ;
; 15.199 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.757      ;
; 15.199 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.757      ;
; 15.220 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.034     ; 4.733      ;
; 15.222 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.734      ;
; 15.222 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.734      ;
; 15.222 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.734      ;
; 15.222 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.734      ;
; 15.222 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.734      ;
; 15.222 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.734      ;
; 15.242 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.714      ;
; 15.242 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.710      ;
; 15.242 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.710      ;
; 15.242 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.710      ;
; 15.242 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.710      ;
; 15.243 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.034     ; 4.710      ;
; 15.245 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.707      ;
; 15.245 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.707      ;
; 15.245 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.707      ;
; 15.245 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.707      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.263 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|data_8[26]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.690      ;
; 15.278 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.678      ;
; 15.278 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.678      ;
; 15.278 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.678      ;
; 15.278 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.678      ;
; 15.278 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.678      ;
; 15.278 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.678      ;
; 15.281 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[1] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.675      ;
; 15.281 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[2] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.675      ;
; 15.281 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[3] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.675      ;
; 15.281 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.675      ;
; 15.281 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.675      ;
; 15.281 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|shift_data[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.675      ;
; 15.282 ; gen_ex:gen_enable|cnt_0[3]  ; tx:TTL_tx|tx_state.STOP ; clk          ; clk         ; 20.000       ; -0.028     ; 4.677      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[22]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[23]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[24]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[25]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.295 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|data_8[26]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.658      ;
; 15.299 ; gen_ex:gen_enable|cnt_0[11] ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.034     ; 4.654      ;
; 15.302 ; gen_ex:gen_enable|cnt_0[9]  ; tx:TTL_tx|tx_state.DATA ; clk          ; clk         ; 20.000       ; -0.034     ; 4.651      ;
; 15.314 ; gen_ex:gen_enable|cnt_0[1]  ; tx:TTL_tx|tx_state.STOP ; clk          ; clk         ; 20.000       ; -0.028     ; 4.645      ;
; 15.316 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[27]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.636      ;
; 15.316 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[28]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.636      ;
; 15.316 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[29]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.636      ;
; 15.316 ; gen_ex:gen_enable|cnt_0[8]  ; tx:TTL_tx|data_8[30]    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.636      ;
; 15.318 ; gen_ex:gen_enable|cnt_0[5]  ; tx:TTL_tx|shift_data[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.638      ;
; 15.318 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.635      ;
; 15.318 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.635      ;
; 15.318 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.635      ;
; 15.318 ; gen_ex:gen_enable|cnt_0[7]  ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.635      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; tx:TTL_tx|shift_data[7]        ; tx:TTL_tx|shift_data[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|tx_state.START       ; tx:TTL_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|tx_cnt[0]            ; tx:TTL_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|cnt_4[2]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.WAIT        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; rx:TTL_rx|rx_state.DATA        ; rx:TTL_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rx:TTL_rx|rx_state.STOP        ; rx:TTL_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rx:TTL_rx|rx_cnt[0]            ; rx:TTL_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; tx:TTL_tx|data_8[15]           ; tx:TTL_tx|data_8[14]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; rx:TTL_rx|fnd_rxd[3]           ; rx:TTL_rx|fnd_rxd[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; rx:TTL_rx|fnd_rxd[7]           ; rx:TTL_rx|fnd_rxd[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; rx:TTL_rx|fnd_rxd[4]           ; rx:TTL_rx|fnd_rxd[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; rx:TTL_rx|fnd_rxd[6]           ; rx:TTL_rx|fnd_rxd[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.203 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.203 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.204 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.209 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.213 ; rx:TTL_rx|rx_state.DATA        ; rx:TTL_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.332      ;
; 0.216 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.222 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.341      ;
; 0.226 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.226 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.227 ; rx:TTL_rx|rx_state.IDLE        ; rx:TTL_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.346      ;
; 0.236 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.356      ;
; 0.249 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[21]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.369      ;
; 0.251 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.371      ;
; 0.252 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[15]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; tx:TTL_tx|data_8[25]           ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; tx:TTL_tx|data_8[19]           ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; tx:TTL_tx|data_8[8]            ; tx:TTL_tx|data_8[7]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.375      ;
; 0.258 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.258 ; debounce:ps_load|state.S_WAIT1 ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.261 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.261 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.262 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[26]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.271 ; rx:TTL_rx|fnd_rxd[1]           ; rx:TTL_rx|fnd_rxd[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.272 ; rx:TTL_rx|fnd_rxd[5]           ; rx:TTL_rx|fnd_rxd[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; edge_detecte:edge_load|in_d1   ; edge_detecte:edge_load|in_d2   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.276 ; rx:TTL_rx|fnd_rxd[2]           ; rx:TTL_rx|fnd_rxd[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.395      ;
; 0.294 ; tx:TTL_tx|data_8[14]           ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; tx:TTL_tx|data_8[28]           ; tx:TTL_tx|data_8[27]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; tx:TTL_tx|data_8[29]           ; tx:TTL_tx|data_8[28]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; tx:TTL_tx|data_8[16]           ; tx:TTL_tx|data_8[15]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; tx:TTL_tx|data_8[17]           ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; tx:TTL_tx|data_8[20]           ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; tx:TTL_tx|data_8[23]           ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; tx:TTL_tx|data_8[26]           ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[30]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; tx:TTL_tx|data_8[24]           ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; tx:TTL_tx|data_8[30]           ; tx:TTL_tx|data_8[29]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; tx:TTL_tx|data_8[18]           ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; tx:TTL_tx|data_8[21]           ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; tx:TTL_tx|data_8[22]           ; tx:TTL_tx|data_8[21]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; gen_ex:gen_enable|cnt_0[1]     ; gen_ex:gen_enable|cnt_0[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; gen_ex:gen_enable|cnt_0[8]     ; gen_ex:gen_enable|cnt_0[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.304 ; gen_ex:gen_enable|cnt_1[10]    ; gen_ex:gen_enable|cnt_1[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; gen_ex:gen_enable|cnt_0[11]    ; gen_ex:gen_enable|cnt_0[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; gen_ex:gen_enable|cnt_0[9]     ; gen_ex:gen_enable|cnt_0[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; gen_ex:gen_enable|cnt_0[5]     ; gen_ex:gen_enable|cnt_0[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; gen_ex:gen_enable|cnt_1[7]     ; gen_ex:gen_enable|cnt_1[7]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; gen_ex:gen_enable|cnt_1[1]     ; gen_ex:gen_enable|cnt_1[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; gen_ex:gen_enable|cnt_0[7]     ; gen_ex:gen_enable|cnt_0[7]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; gen_ex:gen_enable|cnt_0[2]     ; gen_ex:gen_enable|cnt_0[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; gen_ex:gen_enable|cnt_1[8]     ; gen_ex:gen_enable|cnt_1[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; gen_ex:gen_enable|cnt_1[6]     ; gen_ex:gen_enable|cnt_1[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.313 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; tx:TTL_tx|data_8[3]            ; tx:TTL_tx|data_8[2]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.434      ;
; 0.316 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; debounce:ps_load|state.S_ZERO  ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; tx:TTL_tx|data_8[6]            ; tx:TTL_tx|data_8[5]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; tx:TTL_tx|data_8[9]            ; tx:TTL_tx|data_8[8]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; tx:TTL_tx|data_8[11]           ; tx:TTL_tx|data_8[10]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; tx:TTL_tx|data_8[10]           ; tx:TTL_tx|data_8[9]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.318 ; tx:TTL_tx|data_8[12]           ; tx:TTL_tx|data_8[11]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.323 ; tx:TTL_tx|data_8[4]            ; tx:TTL_tx|data_8[3]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.442      ;
; 0.327 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|data_8[4]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.446      ;
; 0.327 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ZERO  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.446      ;
; 0.328 ; tx:TTL_tx|data_8[1]            ; tx:TTL_tx|data_8[0]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.447      ;
; 0.331 ; tx:TTL_tx|data_8[2]            ; tx:TTL_tx|data_8[1]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.450      ;
; 0.337 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.344 ; tx:TTL_tx|shift_data[6]        ; tx:TTL_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.345 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[10]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[12]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[4]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[6]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[0]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[10]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[11]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[12]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[1]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[27]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[28]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[29]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[2]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[30]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[31]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[3]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[4]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[5]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[6]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[7]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[8]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[9]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[0]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[1]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[2]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[3]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[4]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[5]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[6]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[7]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[0]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[1]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[2]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[3]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.START       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[0]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[1]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[2]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[13]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[14]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[15]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[16]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[17]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[18]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[19]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[20]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[21]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[22]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[23]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[24]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[25]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[26]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.DATA        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.IDLE        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.STOP        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.WAIT        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|txd                  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|cnt[0]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ONE   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT0 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT1 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ZERO  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d1   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d2   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[0]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[11]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[1]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[2]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[3]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[5]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[7]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[8]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[9]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[0]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[10]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[11]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[1]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[2]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[3]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[4]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[5]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[6]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[7]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[8]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[9]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[0]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[1]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[2]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[3]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[4]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[5]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[6]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|fnd_rxd[7]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[0]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[1]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[2]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_cnt[3]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_state.DATA        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_state.IDLE        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx:TTL_rx|rx_state.STOP        ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 1.412 ; 2.051 ; Rise       ; clk             ;
; rxd         ; clk        ; 1.569 ; 2.240 ; Rise       ; clk             ;
; sw9         ; clk        ; 1.494 ; 2.139 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.586 ; 3.275 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.351 ; 3.012 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 2.250 ; 2.906 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.586 ; 3.275 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.447 ; 3.101 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -1.013 ; -1.633 ; Rise       ; clk             ;
; rxd         ; clk        ; -0.906 ; -1.501 ; Rise       ; clk             ;
; sw9         ; clk        ; -1.140 ; -1.728 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.942 ; -1.576 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.942 ; -1.576 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.136 ; -1.799 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.004 ; -1.645 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.026 ; -1.661 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 4.023 ; 3.868 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 3.557 ; 3.454 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 3.557 ; 3.454 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 3.914 ; 3.769 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 4.023 ; 3.868 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 3.914 ; 3.769 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 4.013 ; 3.858 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 3.578 ; 3.474 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 3.578 ; 3.474 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 3.747 ; 3.620 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 3.747 ; 3.622 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 3.747 ; 3.622 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 4.019 ; 3.864 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 3.878 ; 3.860 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 3.631 ; 3.615 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 3.722 ; 3.753 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 3.698 ; 3.817 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 3.731 ; 3.684 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 3.692 ; 3.725 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 3.763 ; 3.740 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 3.615 ; 3.628 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 3.784 ; 3.718 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 3.409 ; 3.345 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 3.665 ; 3.759 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 3.792 ; 3.728 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 3.748 ; 3.754 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 3.793 ; 3.860 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 3.878 ; 3.762 ; Rise       ; clk             ;
; txd               ; clk        ; 3.939 ; 4.066 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 3.478 ; 3.379 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 3.478 ; 3.379 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 3.478 ; 3.379 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 3.821 ; 3.681 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 3.926 ; 3.777 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 3.821 ; 3.681 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 3.916 ; 3.767 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 3.498 ; 3.399 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 3.498 ; 3.399 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 3.661 ; 3.539 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 3.661 ; 3.541 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 3.661 ; 3.541 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 3.921 ; 3.773 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 3.336 ; 3.274 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 3.420 ; 3.352 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 3.557 ; 3.477 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 3.561 ; 3.563 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 3.516 ; 3.437 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 3.549 ; 3.478 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 3.559 ; 3.482 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 3.390 ; 3.371 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 3.540 ; 3.512 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 3.336 ; 3.274 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 3.562 ; 3.496 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 3.548 ; 3.522 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 3.625 ; 3.565 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 3.636 ; 3.566 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 3.742 ; 3.638 ; Rise       ; clk             ;
; txd               ; clk        ; 3.852 ; 3.973 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 11.712 ; 0.187 ; N/A      ; N/A     ; 9.441               ;
;  clk             ; 11.712 ; 0.187 ; N/A      ; N/A     ; 9.441               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 2.494 ; 2.957 ; Rise       ; clk             ;
; rxd         ; clk        ; 2.877 ; 3.370 ; Rise       ; clk             ;
; sw9         ; clk        ; 2.645 ; 3.134 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 4.453 ; 5.002 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 4.061 ; 4.565 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 3.907 ; 4.424 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 4.453 ; 5.002 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 4.183 ; 4.701 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -1.013 ; -1.633 ; Rise       ; clk             ;
; rxd         ; clk        ; -0.906 ; -1.501 ; Rise       ; clk             ;
; sw9         ; clk        ; -1.140 ; -1.728 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.942 ; -1.576 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.942 ; -1.576 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.136 ; -1.799 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.004 ; -1.645 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.026 ; -1.661 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 6.634 ; 6.593 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 5.892 ; 5.860 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 5.892 ; 5.860 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 6.444 ; 6.402 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 6.634 ; 6.593 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 6.444 ; 6.402 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 6.624 ; 6.583 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 5.915 ; 5.881 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 5.915 ; 5.881 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 6.171 ; 6.138 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 6.164 ; 6.134 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 6.164 ; 6.134 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 6.630 ; 6.591 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 6.460 ; 6.528 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 6.055 ; 6.125 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 6.193 ; 6.354 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 6.288 ; 6.345 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 6.211 ; 6.259 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 6.149 ; 6.307 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 6.251 ; 6.323 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 6.139 ; 6.047 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 6.364 ; 6.224 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 5.658 ; 5.684 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 6.216 ; 6.246 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 6.379 ; 6.241 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 6.204 ; 6.355 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 6.363 ; 6.528 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 6.460 ; 6.459 ; Rise       ; clk             ;
; txd               ; clk        ; 6.576 ; 6.644 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; fnd_rxd_top[*]    ; clk        ; 3.478 ; 3.379 ; Rise       ; clk             ;
;  fnd_rxd_top[0]   ; clk        ; 3.478 ; 3.379 ; Rise       ; clk             ;
;  fnd_rxd_top[1]   ; clk        ; 3.478 ; 3.379 ; Rise       ; clk             ;
;  fnd_rxd_top[2]   ; clk        ; 3.821 ; 3.681 ; Rise       ; clk             ;
;  fnd_rxd_top[3]   ; clk        ; 3.926 ; 3.777 ; Rise       ; clk             ;
;  fnd_rxd_top[4]   ; clk        ; 3.821 ; 3.681 ; Rise       ; clk             ;
;  fnd_rxd_top[5]   ; clk        ; 3.916 ; 3.767 ; Rise       ; clk             ;
;  fnd_rxd_top[7]   ; clk        ; 3.498 ; 3.399 ; Rise       ; clk             ;
;  fnd_rxd_top[8]   ; clk        ; 3.498 ; 3.399 ; Rise       ; clk             ;
;  fnd_rxd_top[9]   ; clk        ; 3.661 ; 3.539 ; Rise       ; clk             ;
;  fnd_rxd_top[10]  ; clk        ; 3.661 ; 3.541 ; Rise       ; clk             ;
;  fnd_rxd_top[11]  ; clk        ; 3.661 ; 3.541 ; Rise       ; clk             ;
;  fnd_rxd_top[12]  ; clk        ; 3.921 ; 3.773 ; Rise       ; clk             ;
; fnd_rxd_top1[*]   ; clk        ; 3.336 ; 3.274 ; Rise       ; clk             ;
;  fnd_rxd_top1[0]  ; clk        ; 3.420 ; 3.352 ; Rise       ; clk             ;
;  fnd_rxd_top1[1]  ; clk        ; 3.557 ; 3.477 ; Rise       ; clk             ;
;  fnd_rxd_top1[2]  ; clk        ; 3.561 ; 3.563 ; Rise       ; clk             ;
;  fnd_rxd_top1[3]  ; clk        ; 3.516 ; 3.437 ; Rise       ; clk             ;
;  fnd_rxd_top1[4]  ; clk        ; 3.549 ; 3.478 ; Rise       ; clk             ;
;  fnd_rxd_top1[5]  ; clk        ; 3.559 ; 3.482 ; Rise       ; clk             ;
;  fnd_rxd_top1[6]  ; clk        ; 3.390 ; 3.371 ; Rise       ; clk             ;
;  fnd_rxd_top1[7]  ; clk        ; 3.540 ; 3.512 ; Rise       ; clk             ;
;  fnd_rxd_top1[8]  ; clk        ; 3.336 ; 3.274 ; Rise       ; clk             ;
;  fnd_rxd_top1[9]  ; clk        ; 3.562 ; 3.496 ; Rise       ; clk             ;
;  fnd_rxd_top1[10] ; clk        ; 3.548 ; 3.522 ; Rise       ; clk             ;
;  fnd_rxd_top1[11] ; clk        ; 3.625 ; 3.565 ; Rise       ; clk             ;
;  fnd_rxd_top1[12] ; clk        ; 3.636 ; 3.566 ; Rise       ; clk             ;
;  fnd_rxd_top1[13] ; clk        ; 3.742 ; 3.638 ; Rise       ; clk             ;
; txd               ; clk        ; 3.852 ; 3.973 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top1[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw10                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; load                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; fnd_rxd_top[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_rxd_top1[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4916     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4916     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 242   ; 242  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 55    ; 55   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jun 07 23:52:22 2023
Info: Command: quartus_sta top_uart -c top_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top_uart.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.712
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.712               0.000 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.683
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.683               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.481
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.481               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.682               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.057               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.441               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4682 megabytes
    Info: Processing ended: Wed Jun 07 23:52:23 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


