# Reading pref.tcl
# do processor_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+D:/TEC/Primer\ Semestre\ 2023/Arqui/Proyecto\ 2/ybrenes_computer_architecture_1_2023/microarchitecture {D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 11:52:45 on May 10,2023
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture" D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv 
# -- Compiling module hazardUnit
# 
# Top level modules:
# 	hazardUnit
# End time: 11:52:45 on May 10,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+D:/TEC/Primer\ Semestre\ 2023/Arqui/Proyecto\ 2/ybrenes_computer_architecture_1_2023/microarchitecture {D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 11:52:45 on May 10,2023
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture" D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit_tb.sv 
# -- Compiling module hazardUnit_tb
# 
# Top level modules:
# 	hazardUnit_tb
# End time: 11:52:45 on May 10,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/Primer\ Semestre\ 2023/Arqui/Proyecto\ 2/ybrenes_computer_architecture_1_2023/microarchitecture {D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 11:52:45 on May 10,2023
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture" D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv 
# -- Compiling module hazardUnit
# 
# Top level modules:
# 	hazardUnit
# End time: 11:52:45 on May 10,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  hazardUnit_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" hazardUnit_tb 
# Start time: 11:52:45 on May 10,2023
# Loading sv_std.std
# Loading work.hazardUnit_tb
# Loading work.hazardUnit
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# stall no realizado cuando no han conflico
# Flush 1 no realizado correctamente
# Flush 2 no realizado correctamente
# Flush 3 no realizado correctamente
# Flush 4 no realizado correctamente
# Flush 5 no realizado correctamente
# Fa en bajo de forma correcta
# Fb en bajo de forma correcta
# stall no realizado conflicto con unidad de adelantamiento
# Flush 1 no realizado correctamente
# Flush 2 no realizado correctamente
# Flush 3 no realizado correctamente
# Flush 4 no realizado correctamente
# Flush 5 no realizado correctamente
# Fa en alto de forma correcta
# Fb en bajo de forma correcta
# Operador 1 adelantado correctamente
# stall no realizado conflicto con unidad de adelantamiento
# Flush 1 no realizado correctamente
# Flush 2 no realizado correctamente
# Flush 3 no realizado correctamente
# Flush 4 no realizado correctamente
# Flush 5 no realizado correctamente
# Fa en bajo de forma correcta
# Fb en alto de forma correcta
# Operador 2 adelantado correctamente
# stall realizado correctamente debido a ld imposible de unidad de adelantamiento
# Flush 1 no realizado correctamente
# Flush 2 no realizado correctamente
# Flush 3 no realizado correctamente
# Flush 4 no realizado correctamente
# Flush 5 no realizado correctamente
# stall no realizado correctamente
# Flush 1 no realizado correctamente
# Flush 2 no realizado correctamente
# Flush 3 no realizado correctamente
# Flush 4 no realizado correctamente
# Flush 5 no realizado correctamente
# stall no realizado correctamente
# Flush 1 no realizado correctamente
# Flush 2  realizado correctamente
# Flush 3  realizado correctamente
# Flush 4 realizado correctamente
# Flush 5 no realizado correctamente
# End time: 11:52:52 on May 10,2023, Elapsed time: 0:00:07
# Errors: 0, Warnings: 0
