Analysis & Synthesis report for OPENLAB_FPGA_OSCILLOSCOPE_V1_0
Mon Feb 20 14:49:52 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. State Machine - |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|NEXT_STATE
 12. State Machine - |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CMD_STATE
 13. Registers Removed During Synthesis
 14. Removed Registers Triggering Further Register Optimizations
 15. General Register Statistics
 16. Inverted Register Statistics
 17. Registers Added for RAM Pass-Through Logic
 18. Multiplexer Restructuring Statistics (Restructuring Performed)
 19. Source assignments for OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated
 20. Source assignments for OPENLAB_FIFO:C8|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated
 21. Parameter Settings for User Entity Instance: Top-level Entity: |OPENLAB_FPGA_OSCILLOSCOPE_TOP
 22. Parameter Settings for User Entity Instance: pll:C0|altpll:altpll_component
 23. Parameter Settings for User Entity Instance: PWM:C4
 24. Parameter Settings for User Entity Instance: PWM:C5
 25. Parameter Settings for User Entity Instance: OPENLAB_FIFO:C8
 26. Parameter Settings for User Entity Instance: OPENLAB_FIFO:C9
 27. Parameter Settings for Inferred Entity Instance: OPENLAB_FIFO:C9|altsyncram:memory_rtl_0
 28. Parameter Settings for Inferred Entity Instance: OPENLAB_FIFO:C8|altsyncram:memory_rtl_0
 29. Parameter Settings for Inferred Entity Instance: SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0
 30. Parameter Settings for Inferred Entity Instance: SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0
 31. Parameter Settings for Inferred Entity Instance: PWM:C4|lpm_mult:Mult0
 32. altpll Parameter Settings by Entity Instance
 33. altsyncram Parameter Settings by Entity Instance
 34. lpm_mult Parameter Settings by Entity Instance
 35. Port Connectivity Checks: "SAMPLE_ACQUISITION_ETS:C11"
 36. Port Connectivity Checks: "SAMPLE_ACQUISITION_ETS:C10"
 37. Port Connectivity Checks: "OPENLAB_FIFO:C9"
 38. Port Connectivity Checks: "OPENLAB_FIFO:C8"
 39. Port Connectivity Checks: "PWM:C5"
 40. Elapsed Time Per Partition
 41. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Feb 20 14:49:52 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; OPENLAB_FPGA_OSCILLOSCOPE_V1_0             ;
; Top-level Entity Name              ; OPENLAB_FPGA_OSCILLOSCOPE_TOP              ;
; Family                             ; Cyclone III                                ;
; Total logic elements               ; 14,712                                     ;
;     Total combinational functions  ; 13,531                                     ;
;     Dedicated logic registers      ; 6,600                                      ;
; Total registers                    ; 6600                                       ;
; Total pins                         ; 32                                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 73,728                                     ;
; Embedded Multiplier 9-bit elements ; 2                                          ;
; Total PLLs                         ; 1                                          ;
+------------------------------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                                               ;
+----------------------------------------------------------------------------+-------------------------------+--------------------------------+
; Option                                                                     ; Setting                       ; Default Value                  ;
+----------------------------------------------------------------------------+-------------------------------+--------------------------------+
; Device                                                                     ; EP3C16F484C6                  ;                                ;
; Top-level entity name                                                      ; OPENLAB_FPGA_OSCILLOSCOPE_TOP ; OPENLAB_FPGA_OSCILLOSCOPE_V1_0 ;
; Family name                                                                ; Cyclone III                   ; Cyclone IV GX                  ;
; Use smart compilation                                                      ; Off                           ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                            ; On                             ;
; Enable compact report table                                                ; Off                           ; Off                            ;
; Restructure Multiplexers                                                   ; Auto                          ; Auto                           ;
; Create Debugging Nodes for IP Cores                                        ; Off                           ; Off                            ;
; Preserve fewer node names                                                  ; On                            ; On                             ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                           ; Off                            ;
; Verilog Version                                                            ; Verilog_2001                  ; Verilog_2001                   ;
; VHDL Version                                                               ; VHDL_1993                     ; VHDL_1993                      ;
; State Machine Processing                                                   ; Auto                          ; Auto                           ;
; Safe State Machine                                                         ; Off                           ; Off                            ;
; Extract Verilog State Machines                                             ; On                            ; On                             ;
; Extract VHDL State Machines                                                ; On                            ; On                             ;
; Ignore Verilog initial constructs                                          ; Off                           ; Off                            ;
; Iteration limit for constant Verilog loops                                 ; 5000                          ; 5000                           ;
; Iteration limit for non-constant Verilog loops                             ; 250                           ; 250                            ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                            ; On                             ;
; Infer RAMs from Raw Logic                                                  ; On                            ; On                             ;
; Parallel Synthesis                                                         ; On                            ; On                             ;
; DSP Block Balancing                                                        ; Auto                          ; Auto                           ;
; NOT Gate Push-Back                                                         ; On                            ; On                             ;
; Power-Up Don't Care                                                        ; On                            ; On                             ;
; Remove Redundant Logic Cells                                               ; Off                           ; Off                            ;
; Remove Duplicate Registers                                                 ; On                            ; On                             ;
; Ignore CARRY Buffers                                                       ; Off                           ; Off                            ;
; Ignore CASCADE Buffers                                                     ; Off                           ; Off                            ;
; Ignore GLOBAL Buffers                                                      ; Off                           ; Off                            ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                           ; Off                            ;
; Ignore LCELL Buffers                                                       ; Off                           ; Off                            ;
; Ignore SOFT Buffers                                                        ; On                            ; On                             ;
; Limit AHDL Integers to 32 Bits                                             ; Off                           ; Off                            ;
; Optimization Technique                                                     ; Balanced                      ; Balanced                       ;
; Carry Chain Length                                                         ; 70                            ; 70                             ;
; Auto Carry Chains                                                          ; On                            ; On                             ;
; Auto Open-Drain Pins                                                       ; On                            ; On                             ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                           ; Off                            ;
; Auto ROM Replacement                                                       ; On                            ; On                             ;
; Auto RAM Replacement                                                       ; On                            ; On                             ;
; Auto DSP Block Replacement                                                 ; On                            ; On                             ;
; Auto Shift Register Replacement                                            ; Auto                          ; Auto                           ;
; Allow Shift Register Merging across Hierarchies                            ; Auto                          ; Auto                           ;
; Auto Clock Enable Replacement                                              ; On                            ; On                             ;
; Strict RAM Replacement                                                     ; Off                           ; Off                            ;
; Allow Synchronous Control Signals                                          ; On                            ; On                             ;
; Force Use of Synchronous Clear Signals                                     ; Off                           ; Off                            ;
; Auto RAM Block Balancing                                                   ; On                            ; On                             ;
; Auto RAM to Logic Cell Conversion                                          ; Off                           ; Off                            ;
; Auto Resource Sharing                                                      ; Off                           ; Off                            ;
; Allow Any RAM Size For Recognition                                         ; Off                           ; Off                            ;
; Allow Any ROM Size For Recognition                                         ; Off                           ; Off                            ;
; Allow Any Shift Register Size For Recognition                              ; Off                           ; Off                            ;
; Use LogicLock Constraints during Resource Balancing                        ; On                            ; On                             ;
; Ignore translate_off and synthesis_off directives                          ; Off                           ; Off                            ;
; Timing-Driven Synthesis                                                    ; On                            ; On                             ;
; Report Parameter Settings                                                  ; On                            ; On                             ;
; Report Source Assignments                                                  ; On                            ; On                             ;
; Report Connectivity Checks                                                 ; On                            ; On                             ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                           ; Off                            ;
; Synchronization Register Chain Length                                      ; 2                             ; 2                              ;
; PowerPlay Power Optimization                                               ; Normal compilation            ; Normal compilation             ;
; HDL message level                                                          ; Level2                        ; Level2                         ;
; Suppress Register Optimization Related Messages                            ; Off                           ; Off                            ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000                          ; 5000                           ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000                          ; 5000                           ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                           ; 100                            ;
; Clock MUX Protection                                                       ; On                            ; On                             ;
; Auto Gated Clock Conversion                                                ; Off                           ; Off                            ;
; Block Design Naming                                                        ; Auto                          ; Auto                           ;
; SDC constraint protection                                                  ; Off                           ; Off                            ;
; Synthesis Effort                                                           ; Auto                          ; Auto                           ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                            ; On                             ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                           ; Off                            ;
; Analysis & Synthesis Message Level                                         ; Medium                        ; Medium                         ;
; Disable Register Merging Across Hierarchies                                ; Auto                          ; Auto                           ;
; Resource Aware Inference For Block RAM                                     ; On                            ; On                             ;
; Synthesis Seed                                                             ; 1                             ; 1                              ;
+----------------------------------------------------------------------------+-------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                 ;
+-----------------------------------+-----------------+------------------------------+---------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path  ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                                            ; Library ;
+-----------------------------------+-----------------+------------------------------+---------------------------------------------------------------------------------------------------------+---------+
; pll.v                             ; yes             ; User Wizard-Generated File   ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/pll.v                             ;         ;
; UART_TX.vhd                       ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/UART_TX.vhd                       ;         ;
; UART_RX.vhd                       ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/UART_RX.vhd                       ;         ;
; SERIAL_COM_8N1_SPEEDSEL.vhd       ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/SERIAL_COM_8N1_SPEEDSEL.vhd       ;         ;
; SAMPLE_ACQUISITION_ETS.vhd        ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/SAMPLE_ACQUISITION_ETS.vhd        ;         ;
; PWM.vhd                           ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/PWM.vhd                           ;         ;
; OPENLAB_FPGA_OSCILLOSCOPE_TOP.vhd ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/OPENLAB_FPGA_OSCILLOSCOPE_TOP.vhd ;         ;
; OPENLAB_FIFO.vhd                  ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/OPENLAB_FIFO.vhd                  ;         ;
; OPENLAB_BINARY_PROTO.vhd          ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/OPENLAB_BINARY_PROTO.vhd          ;         ;
; EDGE_DETECT.vhd                   ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/EDGE_DETECT.vhd                   ;         ;
; ADS7885_IPCORE.vhd                ; yes             ; User VHDL File               ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/ADS7885_IPCORE.vhd                ;         ;
; altpll.tdf                        ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altpll.tdf                                               ;         ;
; aglobal131.inc                    ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/aglobal131.inc                                           ;         ;
; stratix_pll.inc                   ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/stratix_pll.inc                                          ;         ;
; stratixii_pll.inc                 ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/stratixii_pll.inc                                        ;         ;
; cycloneii_pll.inc                 ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/cycloneii_pll.inc                                        ;         ;
; db/pll_altpll.v                   ; yes             ; Auto-Generated Megafunction  ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/db/pll_altpll.v                   ;         ;
; altsyncram.tdf                    ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altsyncram.tdf                                           ;         ;
; stratix_ram_block.inc             ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                    ;         ;
; lpm_mux.inc                       ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_mux.inc                                              ;         ;
; lpm_decode.inc                    ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_decode.inc                                           ;         ;
; a_rdenreg.inc                     ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/a_rdenreg.inc                                            ;         ;
; altrom.inc                        ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altrom.inc                                               ;         ;
; altram.inc                        ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altram.inc                                               ;         ;
; altdpram.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altdpram.inc                                             ;         ;
; db/altsyncram_dic1.tdf            ; yes             ; Auto-Generated Megafunction  ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/db/altsyncram_dic1.tdf            ;         ;
; lpm_mult.tdf                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_mult.tdf                                             ;         ;
; lpm_add_sub.inc                   ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                          ;         ;
; multcore.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/multcore.inc                                             ;         ;
; bypassff.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/bypassff.inc                                             ;         ;
; altshift.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altshift.inc                                             ;         ;
; db/mult_m1t.tdf                   ; yes             ; Auto-Generated Megafunction  ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/db/mult_m1t.tdf                   ;         ;
; multcore.tdf                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/multcore.tdf                                             ;         ;
; csa_add.inc                       ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/csa_add.inc                                              ;         ;
; mpar_add.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/mpar_add.inc                                             ;         ;
; muleabz.inc                       ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/muleabz.inc                                              ;         ;
; mul_lfrg.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/mul_lfrg.inc                                             ;         ;
; mul_boothc.inc                    ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/mul_boothc.inc                                           ;         ;
; alt_ded_mult.inc                  ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/alt_ded_mult.inc                                         ;         ;
; alt_ded_mult_y.inc                ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/alt_ded_mult_y.inc                                       ;         ;
; dffpipe.inc                       ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/dffpipe.inc                                              ;         ;
; mpar_add.tdf                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/mpar_add.tdf                                             ;         ;
; lpm_add_sub.tdf                   ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_add_sub.tdf                                          ;         ;
; addcore.inc                       ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/addcore.inc                                              ;         ;
; look_add.inc                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/look_add.inc                                             ;         ;
; alt_stratix_add_sub.inc           ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc                                  ;         ;
; db/add_sub_jfh.tdf                ; yes             ; Auto-Generated Megafunction  ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/db/add_sub_jfh.tdf                ;         ;
; altshift.tdf                      ; yes             ; Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/altshift.tdf                                             ;         ;
+-----------------------------------+-----------------+------------------------------+---------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                             ;
+---------------------------------------------+---------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                     ;
+---------------------------------------------+---------------------------------------------------------------------------+
; Estimated Total logic elements              ; 14,712                                                                    ;
;                                             ;                                                                           ;
; Total combinational functions               ; 13531                                                                     ;
; Logic element usage by number of LUT inputs ;                                                                           ;
;     -- 4 input functions                    ; 6933                                                                      ;
;     -- 3 input functions                    ; 5580                                                                      ;
;     -- <=2 input functions                  ; 1018                                                                      ;
;                                             ;                                                                           ;
; Logic elements by mode                      ;                                                                           ;
;     -- normal mode                          ; 12439                                                                     ;
;     -- arithmetic mode                      ; 1092                                                                      ;
;                                             ;                                                                           ;
; Total registers                             ; 6600                                                                      ;
;     -- Dedicated logic registers            ; 6600                                                                      ;
;     -- I/O registers                        ; 0                                                                         ;
;                                             ;                                                                           ;
; I/O pins                                    ; 32                                                                        ;
; Total memory bits                           ; 73728                                                                     ;
; Embedded Multiplier 9-bit elements          ; 2                                                                         ;
; Total PLLs                                  ; 1                                                                         ;
;     -- PLLs                                 ; 1                                                                         ;
;                                             ;                                                                           ;
; Maximum fan-out node                        ; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 6577                                                                      ;
; Total fan-out                               ; 74450                                                                     ;
; Average fan-out                             ; 3.68                                                                      ;
+---------------------------------------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                   ; Library Name ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+--------------+
; |OPENLAB_FPGA_OSCILLOSCOPE_TOP            ; 13531 (2)         ; 6600 (0)     ; 73728       ; 2            ; 2       ; 0         ; 32   ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP                                                                        ; work         ;
;    |ADS7885_IPCORE:C2|                    ; 47 (47)           ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C2                                                      ; work         ;
;    |ADS7885_IPCORE:C3|                    ; 47 (47)           ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C3                                                      ; work         ;
;    |OPENLAB_BINARY_PROTO:C12|             ; 11134 (11134)     ; 5121 (5121)  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12                                               ; work         ;
;    |OPENLAB_FIFO:C8|                      ; 57 (57)           ; 58 (58)      ; 36864       ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8                                                        ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0 (0)             ; 0 (0)        ; 36864       ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8|altsyncram:memory_rtl_0                                ; work         ;
;          |altsyncram_dic1:auto_generated| ; 0 (0)             ; 0 (0)        ; 36864       ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated ; work         ;
;    |OPENLAB_FIFO:C9|                      ; 57 (57)           ; 58 (58)      ; 36864       ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9                                                        ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0 (0)             ; 0 (0)        ; 36864       ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9|altsyncram:memory_rtl_0                                ; work         ;
;          |altsyncram_dic1:auto_generated| ; 0 (0)             ; 0 (0)        ; 36864       ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated ; work         ;
;    |PWM:C4|                               ; 151 (129)         ; 74 (74)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C4                                                                 ; work         ;
;       |lpm_mult:Mult0|                    ; 22 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C4|lpm_mult:Mult0                                                  ; work         ;
;          |multcore:mult_core|             ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C4|lpm_mult:Mult0|multcore:mult_core                               ; work         ;
;    |PWM:C5|                               ; 39 (39)           ; 18 (18)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C5                                                                 ; work         ;
;    |SAMPLE_ACQUISITION_ETS:C10|           ; 649 (649)         ; 145 (145)    ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10                                             ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)             ; 0 (0)        ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0                              ; work         ;
;          |mult_m1t:auto_generated|        ; 0 (0)             ; 0 (0)        ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0|mult_m1t:auto_generated      ; work         ;
;    |SAMPLE_ACQUISITION_ETS:C11|           ; 609 (609)         ; 145 (145)    ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11                                             ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)             ; 0 (0)        ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0                              ; work         ;
;          |mult_m1t:auto_generated|        ; 0 (0)             ; 0 (0)        ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0|mult_m1t:auto_generated      ; work         ;
;    |SERIAL_COM_8N1_SPEEDSEL:C1|           ; 101 (0)           ; 53 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1                                             ; work         ;
;       |UART_RX:C1|                        ; 60 (60)           ; 31 (31)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1                                  ; work         ;
;       |UART_TX:C0|                        ; 41 (41)           ; 22 (22)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0                                  ; work         ;
;    |edge_detect:C6|                       ; 319 (319)         ; 432 (432)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|edge_detect:C6                                                         ; work         ;
;    |edge_detect:C7|                       ; 319 (319)         ; 432 (432)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|edge_detect:C7                                                         ; work         ;
;    |pll:C0|                               ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0                                                                 ; work         ;
;       |altpll:altpll_component|           ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0|altpll:altpll_component                                         ; work         ;
;          |pll_altpll:auto_generated|      ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0|altpll:altpll_component|pll_altpll:auto_generated               ; work         ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                       ;
+-----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                              ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; OPENLAB_FIFO:C8|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 9            ; 4096         ; 9            ; 36864 ; None ;
; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 9            ; 4096         ; 9            ; 36864 ; None ;
+-----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 2           ;
; Simple Multipliers (18-bit)           ; 0           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 2           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                               ;
+--------+--------------+---------+--------------+--------------+---------------------------------------+-----------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                       ; IP Include File                                                             ;
+--------+--------------+---------+--------------+--------------+---------------------------------------+-----------------------------------------------------------------------------+
; Altera ; ALTPLL       ; N/A     ; N/A          ; N/A          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0 ; C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/pll.v ;
+--------+--------------+---------+--------------+--------------+---------------------------------------+-----------------------------------------------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|NEXT_STATE                                                                                                                                                                                                                      ;
+------------------------+-----------------+----------------+----------------------+----------------------+---------------------+--------------------+--------------------+--------------------+--------------------+------------------------+-----------------------+-----------------+------------------+
; Name                   ; NEXT_STATE.NACK ; NEXT_STATE.ACK ; NEXT_STATE.REPLY_SWV ; NEXT_STATE.REPLY_HWV ; NEXT_STATE.REPLY_SD ; NEXT_STATE.CMD_SSM ; NEXT_STATE.CMD_STB ; NEXT_STATE.CMD_SCS ; NEXT_STATE.CMD_STS ; NEXT_STATE.WAIT_PC_REC ; NEXT_STATE.CHECK_DATA ; NEXT_STATE.IDLE ; NEXT_STATE.START ;
+------------------------+-----------------+----------------+----------------------+----------------------+---------------------+--------------------+--------------------+--------------------+--------------------+------------------------+-----------------------+-----------------+------------------+
; NEXT_STATE.START       ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 0                ;
; NEXT_STATE.IDLE        ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 1               ; 1                ;
; NEXT_STATE.CHECK_DATA  ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 1                     ; 0               ; 1                ;
; NEXT_STATE.WAIT_PC_REC ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 1                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.CMD_STS     ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 1                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.CMD_SCS     ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 1                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.CMD_STB     ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 1                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.CMD_SSM     ; 0               ; 0              ; 0                    ; 0                    ; 0                   ; 1                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.REPLY_SD    ; 0               ; 0              ; 0                    ; 0                    ; 1                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.REPLY_HWV   ; 0               ; 0              ; 0                    ; 1                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.REPLY_SWV   ; 0               ; 0              ; 1                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.ACK         ; 0               ; 1              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
; NEXT_STATE.NACK        ; 1               ; 0              ; 0                    ; 0                    ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                      ; 0                     ; 0               ; 1                ;
+------------------------+-----------------+----------------+----------------------+----------------------+---------------------+--------------------+--------------------+--------------------+--------------------+------------------------+-----------------------+-----------------+------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CMD_STATE                                                                                                                                                                                                         ;
+-----------------------+----------------+---------------+---------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+----------------------+----------------+-----------------+
; Name                  ; CMD_STATE.NACK ; CMD_STATE.ACK ; CMD_STATE.REPLY_SWV ; CMD_STATE.REPLY_HWV ; CMD_STATE.REPLY_SD ; CMD_STATE.CMD_SSM ; CMD_STATE.CMD_STB ; CMD_STATE.CMD_SCS ; CMD_STATE.CMD_STS ; CMD_STATE.WAIT_PC_REC ; CMD_STATE.CHECK_DATA ; CMD_STATE.IDLE ; CMD_STATE.START ;
+-----------------------+----------------+---------------+---------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+----------------------+----------------+-----------------+
; CMD_STATE.START       ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 0               ;
; CMD_STATE.IDLE        ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 1              ; 1               ;
; CMD_STATE.CHECK_DATA  ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 1                    ; 0              ; 1               ;
; CMD_STATE.WAIT_PC_REC ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 1                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.CMD_STS     ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 1                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.CMD_SCS     ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 1                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.CMD_STB     ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 1                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.CMD_SSM     ; 0              ; 0             ; 0                   ; 0                   ; 0                  ; 1                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.REPLY_SD    ; 0              ; 0             ; 0                   ; 0                   ; 1                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.REPLY_HWV   ; 0              ; 0             ; 0                   ; 1                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.REPLY_SWV   ; 0              ; 0             ; 1                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.ACK         ; 0              ; 1             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
; CMD_STATE.NACK        ; 1              ; 0             ; 0                   ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                    ; 0              ; 1               ;
+-----------------------+----------------+---------------+---------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+----------------------+----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                    ;
+--------------------------------------------------------+--------------------------------------------------------------+
; Register name                                          ; Reason for Removal                                           ;
+--------------------------------------------------------+--------------------------------------------------------------+
; OPENLAB_BINARY_PROTO:C12|ACC_ROUNDS_S[16..31]          ; Stuck at GND due to stuck port data_in                       ;
; edge_detect:C7|SIGNAL_FREQ_DONE                        ; Stuck at GND due to stuck port data_in                       ;
; edge_detect:C6|SIGNAL_FREQ_DONE                        ; Stuck at GND due to stuck port data_in                       ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|DATAFLL[0]       ; Stuck at GND due to stuck port data_in                       ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|DATAFLL[9]       ; Stuck at VCC due to stuck port data_in                       ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[3..14,17..22,25..30] ; Merged with OPENLAB_BINARY_PROTO:C12|RX_INDEX[31]            ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[15,16,23]            ; Merged with OPENLAB_BINARY_PROTO:C12|RX_INDEX[24]            ;
; OPENLAB_BINARY_PROTO:C12|AMP1_SEL_SIG[0]               ; Merged with OPENLAB_BINARY_PROTO:C12|STATUS_LED[5]           ;
; OPENLAB_BINARY_PROTO:C12|AMP1_SEL_SIG[1]               ; Merged with OPENLAB_BINARY_PROTO:C12|STATUS_LED[6]           ;
; OPENLAB_BINARY_PROTO:C12|AMP1_SEL_SIG[2]               ; Merged with OPENLAB_BINARY_PROTO:C12|STATUS_LED[7]           ;
; SAMPLE_ACQUISITION_ETS:C11|FIFO_CH_RESET               ; Merged with SAMPLE_ACQUISITION_ETS:C11|SAMPLE_DATA_RESET     ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_RESOLUTION[0]           ; Merged with SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[0] ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[1,3]     ; Merged with SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[0] ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_RESOLUTION[3]           ; Merged with SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[2] ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[4,7]     ; Merged with SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[2] ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_RESOLUTION[1]           ; Merged with SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[6] ;
; SAMPLE_ACQUISITION_ETS:C10|FIFO_CH_RESET               ; Merged with SAMPLE_ACQUISITION_ETS:C10|SAMPLE_DATA_RESET     ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[1,3]     ; Merged with SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[0] ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_RESOLUTION[0]           ; Merged with SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[0] ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_RESOLUTION[3]           ; Merged with SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[2] ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[4,7]     ; Merged with SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[2] ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_RESOLUTION[1]           ; Merged with SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[6] ;
; OPENLAB_FIFO:C9|wrcnt_VR[11]                           ; Merged with OPENLAB_FIFO:C9|wrcnt[11]                        ;
; OPENLAB_FIFO:C9|wrcnt_VR[10]                           ; Merged with OPENLAB_FIFO:C9|wrcnt[10]                        ;
; OPENLAB_FIFO:C9|rdcnt[0]                               ; Merged with OPENLAB_FIFO:C9|rdcnt_VR[0]                      ;
; OPENLAB_FIFO:C9|wrcnt_VR[9]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[9]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[8]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[8]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[7]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[7]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[6]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[6]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[5]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[5]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[4]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[4]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[3]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[3]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[2]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[2]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[1]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[1]                         ;
; OPENLAB_FIFO:C9|wrcnt_VR[0]                            ; Merged with OPENLAB_FIFO:C9|wrcnt[0]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[11]                           ; Merged with OPENLAB_FIFO:C9|rdcnt[11]                        ;
; OPENLAB_FIFO:C9|rdcnt_VR[10]                           ; Merged with OPENLAB_FIFO:C9|rdcnt[10]                        ;
; OPENLAB_FIFO:C9|rdcnt_VR[9]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[9]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[8]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[8]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[7]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[7]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[6]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[6]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[5]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[5]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[4]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[4]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[3]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[3]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[2]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[2]                         ;
; OPENLAB_FIFO:C9|rdcnt_VR[1]                            ; Merged with OPENLAB_FIFO:C9|rdcnt[1]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[11]                           ; Merged with OPENLAB_FIFO:C8|wrcnt[11]                        ;
; OPENLAB_FIFO:C8|wrcnt_VR[10]                           ; Merged with OPENLAB_FIFO:C8|wrcnt[10]                        ;
; OPENLAB_FIFO:C8|rdcnt[0]                               ; Merged with OPENLAB_FIFO:C8|rdcnt_VR[0]                      ;
; OPENLAB_FIFO:C8|wrcnt_VR[9]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[9]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[8]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[8]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[7]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[7]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[6]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[6]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[5]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[5]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[4]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[4]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[3]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[3]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[2]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[2]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[1]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[1]                         ;
; OPENLAB_FIFO:C8|wrcnt_VR[0]                            ; Merged with OPENLAB_FIFO:C8|wrcnt[0]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[11]                           ; Merged with OPENLAB_FIFO:C8|rdcnt[11]                        ;
; OPENLAB_FIFO:C8|rdcnt_VR[10]                           ; Merged with OPENLAB_FIFO:C8|rdcnt[10]                        ;
; OPENLAB_FIFO:C8|rdcnt_VR[9]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[9]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[8]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[8]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[7]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[7]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[6]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[6]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[5]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[5]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[4]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[4]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[3]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[3]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[2]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[2]                         ;
; OPENLAB_FIFO:C8|rdcnt_VR[1]                            ; Merged with OPENLAB_FIFO:C8|rdcnt[1]                         ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[24]                  ; Merged with OPENLAB_BINARY_PROTO:C12|RX_INDEX[31]            ;
; OPENLAB_BINARY_PROTO:C12|reply_size[17..31]            ; Merged with OPENLAB_BINARY_PROTO:C12|reply_size[16]          ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_FLG           ; Merged with SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|S_BUSY     ;
; OPENLAB_BINARY_PROTO:C12|CMD_CHAN[2..7]                ; Merged with OPENLAB_BINARY_PROTO:C12|CMD_CHAN[1]             ;
; OPENLAB_BINARY_PROTO:C12|TRIGGER_CHAN[2..7]            ; Merged with OPENLAB_BINARY_PROTO:C12|TRIGGER_CHAN[1]         ;
; edge_detect:C6|input_s_slow_0[101]                     ; Merged with edge_detect:C6|input_s_fast[8]                   ;
; edge_detect:C6|input_s_slow_1[146]                     ; Merged with edge_detect:C6|input_s_fast[8]                   ;
; edge_detect:C6|input_s_slow_2[361]                     ; Merged with edge_detect:C6|input_s_fast[8]                   ;
; edge_detect:C6|input_s_slow_0[100]                     ; Merged with edge_detect:C6|input_s_fast[7]                   ;
; edge_detect:C6|input_s_slow_1[145]                     ; Merged with edge_detect:C6|input_s_fast[7]                   ;
; edge_detect:C6|input_s_slow_2[360]                     ; Merged with edge_detect:C6|input_s_fast[7]                   ;
; edge_detect:C6|input_s_slow_0[99]                      ; Merged with edge_detect:C6|input_s_fast[6]                   ;
; edge_detect:C6|input_s_slow_1[144]                     ; Merged with edge_detect:C6|input_s_fast[6]                   ;
; edge_detect:C6|input_s_slow_2[359]                     ; Merged with edge_detect:C6|input_s_fast[6]                   ;
; edge_detect:C6|input_s_slow_0[98]                      ; Merged with edge_detect:C6|input_s_fast[5]                   ;
; edge_detect:C6|input_s_slow_1[143]                     ; Merged with edge_detect:C6|input_s_fast[5]                   ;
; edge_detect:C6|input_s_slow_2[358]                     ; Merged with edge_detect:C6|input_s_fast[5]                   ;
; edge_detect:C6|input_s_slow_0[97]                      ; Merged with edge_detect:C6|input_s_fast[4]                   ;
; edge_detect:C6|input_s_slow_1[142]                     ; Merged with edge_detect:C6|input_s_fast[4]                   ;
; edge_detect:C6|input_s_slow_2[357]                     ; Merged with edge_detect:C6|input_s_fast[4]                   ;
; edge_detect:C6|input_s_slow_0[96]                      ; Merged with edge_detect:C6|input_s_fast[3]                   ;
; edge_detect:C6|input_s_slow_1[141]                     ; Merged with edge_detect:C6|input_s_fast[3]                   ;
; edge_detect:C6|input_s_slow_2[356]                     ; Merged with edge_detect:C6|input_s_fast[3]                   ;
; edge_detect:C6|input_s_slow_0[95]                      ; Merged with edge_detect:C6|input_s_fast[2]                   ;
; edge_detect:C6|input_s_slow_1[140]                     ; Merged with edge_detect:C6|input_s_fast[2]                   ;
; edge_detect:C6|input_s_slow_2[355]                     ; Merged with edge_detect:C6|input_s_fast[2]                   ;
; edge_detect:C6|input_s_slow_0[94]                      ; Merged with edge_detect:C6|input_s_fast[1]                   ;
; edge_detect:C6|input_s_slow_1[139]                     ; Merged with edge_detect:C6|input_s_fast[1]                   ;
; edge_detect:C6|input_s_slow_2[354]                     ; Merged with edge_detect:C6|input_s_fast[1]                   ;
; edge_detect:C6|input_s_slow_1[138]                     ; Merged with edge_detect:C6|input_s_slow_0[93]                ;
; edge_detect:C6|input_s_slow_2[353]                     ; Merged with edge_detect:C6|input_s_slow_0[93]                ;
; edge_detect:C6|input_s_slow_1[137]                     ; Merged with edge_detect:C6|input_s_slow_0[92]                ;
; edge_detect:C6|input_s_slow_2[352]                     ; Merged with edge_detect:C6|input_s_slow_0[92]                ;
; edge_detect:C6|input_s_slow_1[136]                     ; Merged with edge_detect:C6|input_s_slow_0[91]                ;
; edge_detect:C6|input_s_slow_2[351]                     ; Merged with edge_detect:C6|input_s_slow_0[91]                ;
; edge_detect:C6|input_s_slow_1[135]                     ; Merged with edge_detect:C6|input_s_slow_0[90]                ;
; edge_detect:C6|input_s_slow_2[350]                     ; Merged with edge_detect:C6|input_s_slow_0[90]                ;
; edge_detect:C6|input_s_slow_1[134]                     ; Merged with edge_detect:C6|input_s_slow_0[89]                ;
; edge_detect:C6|input_s_slow_2[349]                     ; Merged with edge_detect:C6|input_s_slow_0[89]                ;
; edge_detect:C6|input_s_slow_1[133]                     ; Merged with edge_detect:C6|input_s_slow_0[88]                ;
; edge_detect:C6|input_s_slow_2[348]                     ; Merged with edge_detect:C6|input_s_slow_0[88]                ;
; edge_detect:C6|input_s_slow_1[132]                     ; Merged with edge_detect:C6|input_s_slow_0[87]                ;
; edge_detect:C6|input_s_slow_2[347]                     ; Merged with edge_detect:C6|input_s_slow_0[87]                ;
; edge_detect:C6|input_s_slow_1[131]                     ; Merged with edge_detect:C6|input_s_slow_0[86]                ;
; edge_detect:C6|input_s_slow_2[346]                     ; Merged with edge_detect:C6|input_s_slow_0[86]                ;
; edge_detect:C6|input_s_slow_1[130]                     ; Merged with edge_detect:C6|input_s_slow_0[85]                ;
; edge_detect:C6|input_s_slow_2[345]                     ; Merged with edge_detect:C6|input_s_slow_0[85]                ;
; edge_detect:C6|input_s_slow_1[129]                     ; Merged with edge_detect:C6|input_s_slow_0[84]                ;
; edge_detect:C6|input_s_slow_2[344]                     ; Merged with edge_detect:C6|input_s_slow_0[84]                ;
; edge_detect:C6|input_s_slow_1[128]                     ; Merged with edge_detect:C6|input_s_slow_0[83]                ;
; edge_detect:C6|input_s_slow_2[343]                     ; Merged with edge_detect:C6|input_s_slow_0[83]                ;
; edge_detect:C6|input_s_slow_1[127]                     ; Merged with edge_detect:C6|input_s_slow_0[82]                ;
; edge_detect:C6|input_s_slow_2[342]                     ; Merged with edge_detect:C6|input_s_slow_0[82]                ;
; edge_detect:C7|input_s_slow_0[101]                     ; Merged with edge_detect:C7|input_s_fast[8]                   ;
; edge_detect:C7|input_s_slow_1[146]                     ; Merged with edge_detect:C7|input_s_fast[8]                   ;
; edge_detect:C7|input_s_slow_2[361]                     ; Merged with edge_detect:C7|input_s_fast[8]                   ;
; edge_detect:C7|input_s_slow_0[100]                     ; Merged with edge_detect:C7|input_s_fast[7]                   ;
; edge_detect:C7|input_s_slow_1[145]                     ; Merged with edge_detect:C7|input_s_fast[7]                   ;
; edge_detect:C7|input_s_slow_2[360]                     ; Merged with edge_detect:C7|input_s_fast[7]                   ;
; edge_detect:C7|input_s_slow_0[99]                      ; Merged with edge_detect:C7|input_s_fast[6]                   ;
; edge_detect:C7|input_s_slow_1[144]                     ; Merged with edge_detect:C7|input_s_fast[6]                   ;
; edge_detect:C7|input_s_slow_2[359]                     ; Merged with edge_detect:C7|input_s_fast[6]                   ;
; edge_detect:C7|input_s_slow_0[98]                      ; Merged with edge_detect:C7|input_s_fast[5]                   ;
; edge_detect:C7|input_s_slow_1[143]                     ; Merged with edge_detect:C7|input_s_fast[5]                   ;
; edge_detect:C7|input_s_slow_2[358]                     ; Merged with edge_detect:C7|input_s_fast[5]                   ;
; edge_detect:C7|input_s_slow_0[97]                      ; Merged with edge_detect:C7|input_s_fast[4]                   ;
; edge_detect:C7|input_s_slow_1[142]                     ; Merged with edge_detect:C7|input_s_fast[4]                   ;
; edge_detect:C7|input_s_slow_2[357]                     ; Merged with edge_detect:C7|input_s_fast[4]                   ;
; edge_detect:C7|input_s_slow_0[96]                      ; Merged with edge_detect:C7|input_s_fast[3]                   ;
; edge_detect:C7|input_s_slow_1[141]                     ; Merged with edge_detect:C7|input_s_fast[3]                   ;
; edge_detect:C7|input_s_slow_2[356]                     ; Merged with edge_detect:C7|input_s_fast[3]                   ;
; edge_detect:C7|input_s_slow_0[95]                      ; Merged with edge_detect:C7|input_s_fast[2]                   ;
; edge_detect:C7|input_s_slow_1[140]                     ; Merged with edge_detect:C7|input_s_fast[2]                   ;
; edge_detect:C7|input_s_slow_2[355]                     ; Merged with edge_detect:C7|input_s_fast[2]                   ;
; edge_detect:C7|input_s_slow_0[94]                      ; Merged with edge_detect:C7|input_s_fast[1]                   ;
; edge_detect:C7|input_s_slow_1[139]                     ; Merged with edge_detect:C7|input_s_fast[1]                   ;
; edge_detect:C7|input_s_slow_2[354]                     ; Merged with edge_detect:C7|input_s_fast[1]                   ;
; edge_detect:C7|input_s_slow_1[138]                     ; Merged with edge_detect:C7|input_s_slow_0[93]                ;
; edge_detect:C7|input_s_slow_2[353]                     ; Merged with edge_detect:C7|input_s_slow_0[93]                ;
; edge_detect:C7|input_s_slow_1[137]                     ; Merged with edge_detect:C7|input_s_slow_0[92]                ;
; edge_detect:C7|input_s_slow_2[352]                     ; Merged with edge_detect:C7|input_s_slow_0[92]                ;
; edge_detect:C7|input_s_slow_1[136]                     ; Merged with edge_detect:C7|input_s_slow_0[91]                ;
; edge_detect:C7|input_s_slow_2[351]                     ; Merged with edge_detect:C7|input_s_slow_0[91]                ;
; edge_detect:C7|input_s_slow_1[135]                     ; Merged with edge_detect:C7|input_s_slow_0[90]                ;
; edge_detect:C7|input_s_slow_2[350]                     ; Merged with edge_detect:C7|input_s_slow_0[90]                ;
; edge_detect:C7|input_s_slow_1[134]                     ; Merged with edge_detect:C7|input_s_slow_0[89]                ;
; edge_detect:C7|input_s_slow_2[349]                     ; Merged with edge_detect:C7|input_s_slow_0[89]                ;
; edge_detect:C7|input_s_slow_1[133]                     ; Merged with edge_detect:C7|input_s_slow_0[88]                ;
; edge_detect:C7|input_s_slow_2[348]                     ; Merged with edge_detect:C7|input_s_slow_0[88]                ;
; edge_detect:C7|input_s_slow_1[132]                     ; Merged with edge_detect:C7|input_s_slow_0[87]                ;
; edge_detect:C7|input_s_slow_2[347]                     ; Merged with edge_detect:C7|input_s_slow_0[87]                ;
; edge_detect:C7|input_s_slow_1[131]                     ; Merged with edge_detect:C7|input_s_slow_0[86]                ;
; edge_detect:C7|input_s_slow_2[346]                     ; Merged with edge_detect:C7|input_s_slow_0[86]                ;
; edge_detect:C7|input_s_slow_1[130]                     ; Merged with edge_detect:C7|input_s_slow_0[85]                ;
; edge_detect:C7|input_s_slow_2[345]                     ; Merged with edge_detect:C7|input_s_slow_0[85]                ;
; edge_detect:C7|input_s_slow_1[129]                     ; Merged with edge_detect:C7|input_s_slow_0[84]                ;
; edge_detect:C7|input_s_slow_2[344]                     ; Merged with edge_detect:C7|input_s_slow_0[84]                ;
; edge_detect:C7|input_s_slow_1[128]                     ; Merged with edge_detect:C7|input_s_slow_0[83]                ;
; edge_detect:C7|input_s_slow_2[343]                     ; Merged with edge_detect:C7|input_s_slow_0[83]                ;
; OPENLAB_BINARY_PROTO:C12|ERROR_CODE[3..7]              ; Merged with OPENLAB_BINARY_PROTO:C12|ERROR_CODE[2]           ;
; edge_detect:C6|input_s_slow_1[126]                     ; Merged with edge_detect:C6|input_s_slow_0[81]                ;
; edge_detect:C6|input_s_slow_2[341]                     ; Merged with edge_detect:C6|input_s_slow_0[81]                ;
; edge_detect:C7|input_s_slow_1[127]                     ; Merged with edge_detect:C7|input_s_slow_0[82]                ;
; edge_detect:C7|input_s_slow_2[342]                     ; Merged with edge_detect:C7|input_s_slow_0[82]                ;
; edge_detect:C6|input_s_slow_1[125]                     ; Merged with edge_detect:C6|input_s_slow_0[80]                ;
; edge_detect:C6|input_s_slow_2[340]                     ; Merged with edge_detect:C6|input_s_slow_0[80]                ;
; edge_detect:C7|input_s_slow_1[126]                     ; Merged with edge_detect:C7|input_s_slow_0[81]                ;
; edge_detect:C7|input_s_slow_2[341]                     ; Merged with edge_detect:C7|input_s_slow_0[81]                ;
; edge_detect:C6|input_s_slow_1[124]                     ; Merged with edge_detect:C6|input_s_slow_0[79]                ;
; edge_detect:C6|input_s_slow_2[339]                     ; Merged with edge_detect:C6|input_s_slow_0[79]                ;
; edge_detect:C7|input_s_slow_1[125]                     ; Merged with edge_detect:C7|input_s_slow_0[80]                ;
; edge_detect:C7|input_s_slow_2[340]                     ; Merged with edge_detect:C7|input_s_slow_0[80]                ;
; edge_detect:C6|input_s_slow_1[123]                     ; Merged with edge_detect:C6|input_s_slow_0[78]                ;
; edge_detect:C6|input_s_slow_2[338]                     ; Merged with edge_detect:C6|input_s_slow_0[78]                ;
; edge_detect:C7|input_s_slow_1[124]                     ; Merged with edge_detect:C7|input_s_slow_0[79]                ;
; edge_detect:C7|input_s_slow_2[339]                     ; Merged with edge_detect:C7|input_s_slow_0[79]                ;
; edge_detect:C6|input_s_slow_1[122]                     ; Merged with edge_detect:C6|input_s_slow_0[77]                ;
; edge_detect:C6|input_s_slow_2[337]                     ; Merged with edge_detect:C6|input_s_slow_0[77]                ;
; edge_detect:C7|input_s_slow_1[123]                     ; Merged with edge_detect:C7|input_s_slow_0[78]                ;
; edge_detect:C7|input_s_slow_2[338]                     ; Merged with edge_detect:C7|input_s_slow_0[78]                ;
; edge_detect:C6|input_s_slow_1[121]                     ; Merged with edge_detect:C6|input_s_slow_0[76]                ;
; edge_detect:C6|input_s_slow_2[336]                     ; Merged with edge_detect:C6|input_s_slow_0[76]                ;
; edge_detect:C7|input_s_slow_1[122]                     ; Merged with edge_detect:C7|input_s_slow_0[77]                ;
; edge_detect:C7|input_s_slow_2[337]                     ; Merged with edge_detect:C7|input_s_slow_0[77]                ;
; edge_detect:C6|input_s_slow_1[120]                     ; Merged with edge_detect:C6|input_s_slow_0[75]                ;
; edge_detect:C6|input_s_slow_2[335]                     ; Merged with edge_detect:C6|input_s_slow_0[75]                ;
; edge_detect:C7|input_s_slow_1[121]                     ; Merged with edge_detect:C7|input_s_slow_0[76]                ;
; edge_detect:C7|input_s_slow_2[336]                     ; Merged with edge_detect:C7|input_s_slow_0[76]                ;
; edge_detect:C6|input_s_slow_1[119]                     ; Merged with edge_detect:C6|input_s_slow_0[74]                ;
; edge_detect:C6|input_s_slow_2[334]                     ; Merged with edge_detect:C6|input_s_slow_0[74]                ;
; edge_detect:C7|input_s_slow_1[120]                     ; Merged with edge_detect:C7|input_s_slow_0[75]                ;
; edge_detect:C7|input_s_slow_2[335]                     ; Merged with edge_detect:C7|input_s_slow_0[75]                ;
; edge_detect:C6|input_s_slow_1[118]                     ; Merged with edge_detect:C6|input_s_slow_0[73]                ;
; edge_detect:C6|input_s_slow_2[333]                     ; Merged with edge_detect:C6|input_s_slow_0[73]                ;
; edge_detect:C7|input_s_slow_1[119]                     ; Merged with edge_detect:C7|input_s_slow_0[74]                ;
; edge_detect:C7|input_s_slow_2[334]                     ; Merged with edge_detect:C7|input_s_slow_0[74]                ;
; edge_detect:C6|input_s_slow_1[117]                     ; Merged with edge_detect:C6|input_s_slow_0[72]                ;
; edge_detect:C6|input_s_slow_2[332]                     ; Merged with edge_detect:C6|input_s_slow_0[72]                ;
; edge_detect:C7|input_s_slow_1[118]                     ; Merged with edge_detect:C7|input_s_slow_0[73]                ;
; edge_detect:C7|input_s_slow_2[333]                     ; Merged with edge_detect:C7|input_s_slow_0[73]                ;
; edge_detect:C6|input_s_slow_1[116]                     ; Merged with edge_detect:C6|input_s_slow_0[71]                ;
; edge_detect:C6|input_s_slow_2[331]                     ; Merged with edge_detect:C6|input_s_slow_0[71]                ;
; edge_detect:C7|input_s_slow_1[117]                     ; Merged with edge_detect:C7|input_s_slow_0[72]                ;
; edge_detect:C7|input_s_slow_2[332]                     ; Merged with edge_detect:C7|input_s_slow_0[72]                ;
; edge_detect:C6|input_s_slow_1[115]                     ; Merged with edge_detect:C6|input_s_slow_0[70]                ;
; edge_detect:C6|input_s_slow_2[330]                     ; Merged with edge_detect:C6|input_s_slow_0[70]                ;
; edge_detect:C7|input_s_slow_1[116]                     ; Merged with edge_detect:C7|input_s_slow_0[71]                ;
; edge_detect:C7|input_s_slow_2[331]                     ; Merged with edge_detect:C7|input_s_slow_0[71]                ;
; edge_detect:C6|input_s_slow_1[114]                     ; Merged with edge_detect:C6|input_s_slow_0[69]                ;
; edge_detect:C6|input_s_slow_2[329]                     ; Merged with edge_detect:C6|input_s_slow_0[69]                ;
; edge_detect:C7|input_s_slow_1[115]                     ; Merged with edge_detect:C7|input_s_slow_0[70]                ;
; edge_detect:C7|input_s_slow_2[330]                     ; Merged with edge_detect:C7|input_s_slow_0[70]                ;
; edge_detect:C6|input_s_slow_1[113]                     ; Merged with edge_detect:C6|input_s_slow_0[68]                ;
; edge_detect:C6|input_s_slow_2[328]                     ; Merged with edge_detect:C6|input_s_slow_0[68]                ;
; edge_detect:C7|input_s_slow_1[114]                     ; Merged with edge_detect:C7|input_s_slow_0[69]                ;
; edge_detect:C7|input_s_slow_2[329]                     ; Merged with edge_detect:C7|input_s_slow_0[69]                ;
; edge_detect:C6|input_s_slow_1[112]                     ; Merged with edge_detect:C6|input_s_slow_0[67]                ;
; edge_detect:C6|input_s_slow_2[327]                     ; Merged with edge_detect:C6|input_s_slow_0[67]                ;
; edge_detect:C7|input_s_slow_1[113]                     ; Merged with edge_detect:C7|input_s_slow_0[68]                ;
; edge_detect:C7|input_s_slow_2[328]                     ; Merged with edge_detect:C7|input_s_slow_0[68]                ;
; edge_detect:C6|input_s_slow_1[111]                     ; Merged with edge_detect:C6|input_s_slow_0[66]                ;
; edge_detect:C6|input_s_slow_2[326]                     ; Merged with edge_detect:C6|input_s_slow_0[66]                ;
; edge_detect:C7|input_s_slow_1[112]                     ; Merged with edge_detect:C7|input_s_slow_0[67]                ;
; edge_detect:C7|input_s_slow_2[327]                     ; Merged with edge_detect:C7|input_s_slow_0[67]                ;
; edge_detect:C6|input_s_slow_1[110]                     ; Merged with edge_detect:C6|input_s_slow_0[65]                ;
; edge_detect:C6|input_s_slow_2[325]                     ; Merged with edge_detect:C6|input_s_slow_0[65]                ;
; edge_detect:C7|input_s_slow_1[111]                     ; Merged with edge_detect:C7|input_s_slow_0[66]                ;
; edge_detect:C7|input_s_slow_2[326]                     ; Merged with edge_detect:C7|input_s_slow_0[66]                ;
; edge_detect:C6|input_s_slow_1[109]                     ; Merged with edge_detect:C6|input_s_slow_0[64]                ;
; edge_detect:C6|input_s_slow_2[324]                     ; Merged with edge_detect:C6|input_s_slow_0[64]                ;
; edge_detect:C7|input_s_slow_1[110]                     ; Merged with edge_detect:C7|input_s_slow_0[65]                ;
; edge_detect:C7|input_s_slow_2[325]                     ; Merged with edge_detect:C7|input_s_slow_0[65]                ;
; edge_detect:C6|input_s_slow_1[108]                     ; Merged with edge_detect:C6|input_s_slow_0[63]                ;
; edge_detect:C6|input_s_slow_2[323]                     ; Merged with edge_detect:C6|input_s_slow_0[63]                ;
; edge_detect:C7|input_s_slow_1[109]                     ; Merged with edge_detect:C7|input_s_slow_0[64]                ;
; edge_detect:C7|input_s_slow_2[324]                     ; Merged with edge_detect:C7|input_s_slow_0[64]                ;
; edge_detect:C6|input_s_slow_1[107]                     ; Merged with edge_detect:C6|input_s_slow_0[62]                ;
; edge_detect:C6|input_s_slow_2[322]                     ; Merged with edge_detect:C6|input_s_slow_0[62]                ;
; edge_detect:C7|input_s_slow_1[108]                     ; Merged with edge_detect:C7|input_s_slow_0[63]                ;
; edge_detect:C7|input_s_slow_2[323]                     ; Merged with edge_detect:C7|input_s_slow_0[63]                ;
; edge_detect:C6|input_s_slow_1[106]                     ; Merged with edge_detect:C6|input_s_slow_0[61]                ;
; edge_detect:C6|input_s_slow_2[321]                     ; Merged with edge_detect:C6|input_s_slow_0[61]                ;
; edge_detect:C7|input_s_slow_1[107]                     ; Merged with edge_detect:C7|input_s_slow_0[62]                ;
; edge_detect:C7|input_s_slow_2[322]                     ; Merged with edge_detect:C7|input_s_slow_0[62]                ;
; edge_detect:C6|input_s_slow_1[105]                     ; Merged with edge_detect:C6|input_s_slow_0[60]                ;
; edge_detect:C6|input_s_slow_2[320]                     ; Merged with edge_detect:C6|input_s_slow_0[60]                ;
; edge_detect:C7|input_s_slow_1[106]                     ; Merged with edge_detect:C7|input_s_slow_0[61]                ;
; edge_detect:C7|input_s_slow_2[321]                     ; Merged with edge_detect:C7|input_s_slow_0[61]                ;
; edge_detect:C6|input_s_slow_1[104]                     ; Merged with edge_detect:C6|input_s_slow_0[59]                ;
; edge_detect:C6|input_s_slow_2[319]                     ; Merged with edge_detect:C6|input_s_slow_0[59]                ;
; edge_detect:C7|input_s_slow_1[105]                     ; Merged with edge_detect:C7|input_s_slow_0[60]                ;
; edge_detect:C7|input_s_slow_2[320]                     ; Merged with edge_detect:C7|input_s_slow_0[60]                ;
; edge_detect:C6|input_s_slow_1[103]                     ; Merged with edge_detect:C6|input_s_slow_0[58]                ;
; edge_detect:C6|input_s_slow_2[318]                     ; Merged with edge_detect:C6|input_s_slow_0[58]                ;
; edge_detect:C7|input_s_slow_1[104]                     ; Merged with edge_detect:C7|input_s_slow_0[59]                ;
; edge_detect:C7|input_s_slow_2[319]                     ; Merged with edge_detect:C7|input_s_slow_0[59]                ;
; edge_detect:C6|input_s_slow_1[102]                     ; Merged with edge_detect:C6|input_s_slow_0[57]                ;
; edge_detect:C6|input_s_slow_2[317]                     ; Merged with edge_detect:C6|input_s_slow_0[57]                ;
; edge_detect:C7|input_s_slow_1[103]                     ; Merged with edge_detect:C7|input_s_slow_0[58]                ;
; edge_detect:C7|input_s_slow_2[318]                     ; Merged with edge_detect:C7|input_s_slow_0[58]                ;
; edge_detect:C6|input_s_slow_1[101]                     ; Merged with edge_detect:C6|input_s_slow_0[56]                ;
; edge_detect:C6|input_s_slow_2[316]                     ; Merged with edge_detect:C6|input_s_slow_0[56]                ;
; edge_detect:C7|input_s_slow_1[102]                     ; Merged with edge_detect:C7|input_s_slow_0[57]                ;
; edge_detect:C7|input_s_slow_2[317]                     ; Merged with edge_detect:C7|input_s_slow_0[57]                ;
; edge_detect:C6|input_s_slow_1[100]                     ; Merged with edge_detect:C6|input_s_slow_0[55]                ;
; edge_detect:C6|input_s_slow_2[315]                     ; Merged with edge_detect:C6|input_s_slow_0[55]                ;
; edge_detect:C7|input_s_slow_1[101]                     ; Merged with edge_detect:C7|input_s_slow_0[56]                ;
; edge_detect:C7|input_s_slow_2[316]                     ; Merged with edge_detect:C7|input_s_slow_0[56]                ;
; edge_detect:C6|input_s_slow_1[99]                      ; Merged with edge_detect:C6|input_s_slow_0[54]                ;
; edge_detect:C6|input_s_slow_2[314]                     ; Merged with edge_detect:C6|input_s_slow_0[54]                ;
; edge_detect:C7|input_s_slow_1[100]                     ; Merged with edge_detect:C7|input_s_slow_0[55]                ;
; edge_detect:C7|input_s_slow_2[315]                     ; Merged with edge_detect:C7|input_s_slow_0[55]                ;
; edge_detect:C6|input_s_slow_1[98]                      ; Merged with edge_detect:C6|input_s_slow_0[53]                ;
; edge_detect:C6|input_s_slow_2[313]                     ; Merged with edge_detect:C6|input_s_slow_0[53]                ;
; edge_detect:C7|input_s_slow_1[99]                      ; Merged with edge_detect:C7|input_s_slow_0[54]                ;
; edge_detect:C7|input_s_slow_2[314]                     ; Merged with edge_detect:C7|input_s_slow_0[54]                ;
; edge_detect:C6|input_s_slow_1[97]                      ; Merged with edge_detect:C6|input_s_slow_0[52]                ;
; edge_detect:C6|input_s_slow_2[312]                     ; Merged with edge_detect:C6|input_s_slow_0[52]                ;
; edge_detect:C7|input_s_slow_1[98]                      ; Merged with edge_detect:C7|input_s_slow_0[53]                ;
; edge_detect:C7|input_s_slow_2[313]                     ; Merged with edge_detect:C7|input_s_slow_0[53]                ;
; edge_detect:C6|input_s_slow_1[96]                      ; Merged with edge_detect:C6|input_s_slow_0[51]                ;
; edge_detect:C6|input_s_slow_2[311]                     ; Merged with edge_detect:C6|input_s_slow_0[51]                ;
; edge_detect:C7|input_s_slow_1[97]                      ; Merged with edge_detect:C7|input_s_slow_0[52]                ;
; edge_detect:C7|input_s_slow_2[312]                     ; Merged with edge_detect:C7|input_s_slow_0[52]                ;
; edge_detect:C6|input_s_slow_1[95]                      ; Merged with edge_detect:C6|input_s_slow_0[50]                ;
; edge_detect:C6|input_s_slow_2[310]                     ; Merged with edge_detect:C6|input_s_slow_0[50]                ;
; edge_detect:C7|input_s_slow_1[96]                      ; Merged with edge_detect:C7|input_s_slow_0[51]                ;
; edge_detect:C7|input_s_slow_2[311]                     ; Merged with edge_detect:C7|input_s_slow_0[51]                ;
; edge_detect:C6|input_s_slow_1[94]                      ; Merged with edge_detect:C6|input_s_slow_0[49]                ;
; edge_detect:C6|input_s_slow_2[309]                     ; Merged with edge_detect:C6|input_s_slow_0[49]                ;
; edge_detect:C7|input_s_slow_1[95]                      ; Merged with edge_detect:C7|input_s_slow_0[50]                ;
; edge_detect:C7|input_s_slow_2[310]                     ; Merged with edge_detect:C7|input_s_slow_0[50]                ;
; edge_detect:C6|input_s_slow_1[93]                      ; Merged with edge_detect:C6|input_s_slow_0[48]                ;
; edge_detect:C6|input_s_slow_2[308]                     ; Merged with edge_detect:C6|input_s_slow_0[48]                ;
; edge_detect:C7|input_s_slow_1[94]                      ; Merged with edge_detect:C7|input_s_slow_0[49]                ;
; edge_detect:C7|input_s_slow_2[309]                     ; Merged with edge_detect:C7|input_s_slow_0[49]                ;
; edge_detect:C6|input_s_slow_1[92]                      ; Merged with edge_detect:C6|input_s_slow_0[47]                ;
; edge_detect:C6|input_s_slow_2[307]                     ; Merged with edge_detect:C6|input_s_slow_0[47]                ;
; edge_detect:C7|input_s_slow_1[93]                      ; Merged with edge_detect:C7|input_s_slow_0[48]                ;
; edge_detect:C7|input_s_slow_2[308]                     ; Merged with edge_detect:C7|input_s_slow_0[48]                ;
; edge_detect:C6|input_s_slow_1[91]                      ; Merged with edge_detect:C6|input_s_slow_0[46]                ;
; edge_detect:C6|input_s_slow_2[306]                     ; Merged with edge_detect:C6|input_s_slow_0[46]                ;
; edge_detect:C7|input_s_slow_1[92]                      ; Merged with edge_detect:C7|input_s_slow_0[47]                ;
; edge_detect:C7|input_s_slow_2[307]                     ; Merged with edge_detect:C7|input_s_slow_0[47]                ;
; edge_detect:C6|input_s_slow_1[90]                      ; Merged with edge_detect:C6|input_s_slow_0[45]                ;
; edge_detect:C6|input_s_slow_2[305]                     ; Merged with edge_detect:C6|input_s_slow_0[45]                ;
; edge_detect:C7|input_s_slow_1[91]                      ; Merged with edge_detect:C7|input_s_slow_0[46]                ;
; edge_detect:C7|input_s_slow_2[306]                     ; Merged with edge_detect:C7|input_s_slow_0[46]                ;
; edge_detect:C6|input_s_slow_1[89]                      ; Merged with edge_detect:C6|input_s_slow_0[44]                ;
; edge_detect:C6|input_s_slow_2[304]                     ; Merged with edge_detect:C6|input_s_slow_0[44]                ;
; edge_detect:C7|input_s_slow_1[90]                      ; Merged with edge_detect:C7|input_s_slow_0[45]                ;
; edge_detect:C7|input_s_slow_2[305]                     ; Merged with edge_detect:C7|input_s_slow_0[45]                ;
; edge_detect:C6|input_s_slow_1[88]                      ; Merged with edge_detect:C6|input_s_slow_0[43]                ;
; edge_detect:C6|input_s_slow_2[303]                     ; Merged with edge_detect:C6|input_s_slow_0[43]                ;
; edge_detect:C7|input_s_slow_1[89]                      ; Merged with edge_detect:C7|input_s_slow_0[44]                ;
; edge_detect:C7|input_s_slow_2[304]                     ; Merged with edge_detect:C7|input_s_slow_0[44]                ;
; edge_detect:C6|input_s_slow_1[87]                      ; Merged with edge_detect:C6|input_s_slow_0[42]                ;
; edge_detect:C6|input_s_slow_2[302]                     ; Merged with edge_detect:C6|input_s_slow_0[42]                ;
; edge_detect:C7|input_s_slow_1[88]                      ; Merged with edge_detect:C7|input_s_slow_0[43]                ;
; edge_detect:C7|input_s_slow_2[303]                     ; Merged with edge_detect:C7|input_s_slow_0[43]                ;
; edge_detect:C6|input_s_slow_1[86]                      ; Merged with edge_detect:C6|input_s_slow_0[41]                ;
; edge_detect:C6|input_s_slow_2[301]                     ; Merged with edge_detect:C6|input_s_slow_0[41]                ;
; edge_detect:C7|input_s_slow_1[87]                      ; Merged with edge_detect:C7|input_s_slow_0[42]                ;
; edge_detect:C7|input_s_slow_2[302]                     ; Merged with edge_detect:C7|input_s_slow_0[42]                ;
; edge_detect:C6|input_s_slow_1[85]                      ; Merged with edge_detect:C6|input_s_slow_0[40]                ;
; edge_detect:C6|input_s_slow_2[300]                     ; Merged with edge_detect:C6|input_s_slow_0[40]                ;
; edge_detect:C7|input_s_slow_1[86]                      ; Merged with edge_detect:C7|input_s_slow_0[41]                ;
; edge_detect:C7|input_s_slow_2[301]                     ; Merged with edge_detect:C7|input_s_slow_0[41]                ;
; edge_detect:C6|input_s_slow_1[84]                      ; Merged with edge_detect:C6|input_s_slow_0[39]                ;
; edge_detect:C6|input_s_slow_2[299]                     ; Merged with edge_detect:C6|input_s_slow_0[39]                ;
; edge_detect:C7|input_s_slow_1[85]                      ; Merged with edge_detect:C7|input_s_slow_0[40]                ;
; edge_detect:C7|input_s_slow_2[300]                     ; Merged with edge_detect:C7|input_s_slow_0[40]                ;
; edge_detect:C6|input_s_slow_1[83]                      ; Merged with edge_detect:C6|input_s_slow_0[38]                ;
; edge_detect:C6|input_s_slow_2[298]                     ; Merged with edge_detect:C6|input_s_slow_0[38]                ;
; edge_detect:C7|input_s_slow_1[84]                      ; Merged with edge_detect:C7|input_s_slow_0[39]                ;
; edge_detect:C7|input_s_slow_2[299]                     ; Merged with edge_detect:C7|input_s_slow_0[39]                ;
; edge_detect:C6|input_s_slow_1[82]                      ; Merged with edge_detect:C6|input_s_slow_0[37]                ;
; edge_detect:C6|input_s_slow_2[297]                     ; Merged with edge_detect:C6|input_s_slow_0[37]                ;
; edge_detect:C7|input_s_slow_1[83]                      ; Merged with edge_detect:C7|input_s_slow_0[38]                ;
; edge_detect:C7|input_s_slow_2[298]                     ; Merged with edge_detect:C7|input_s_slow_0[38]                ;
; edge_detect:C6|input_s_slow_1[81]                      ; Merged with edge_detect:C6|input_s_slow_0[36]                ;
; edge_detect:C6|input_s_slow_2[296]                     ; Merged with edge_detect:C6|input_s_slow_0[36]                ;
; edge_detect:C7|input_s_slow_1[82]                      ; Merged with edge_detect:C7|input_s_slow_0[37]                ;
; edge_detect:C7|input_s_slow_2[297]                     ; Merged with edge_detect:C7|input_s_slow_0[37]                ;
; edge_detect:C6|input_s_slow_1[80]                      ; Merged with edge_detect:C6|input_s_slow_0[35]                ;
; edge_detect:C6|input_s_slow_2[295]                     ; Merged with edge_detect:C6|input_s_slow_0[35]                ;
; edge_detect:C7|input_s_slow_1[81]                      ; Merged with edge_detect:C7|input_s_slow_0[36]                ;
; edge_detect:C7|input_s_slow_2[296]                     ; Merged with edge_detect:C7|input_s_slow_0[36]                ;
; edge_detect:C6|input_s_slow_1[79]                      ; Merged with edge_detect:C6|input_s_slow_0[34]                ;
; edge_detect:C6|input_s_slow_2[294]                     ; Merged with edge_detect:C6|input_s_slow_0[34]                ;
; edge_detect:C7|input_s_slow_1[80]                      ; Merged with edge_detect:C7|input_s_slow_0[35]                ;
; edge_detect:C7|input_s_slow_2[295]                     ; Merged with edge_detect:C7|input_s_slow_0[35]                ;
; edge_detect:C6|input_s_slow_1[78]                      ; Merged with edge_detect:C6|input_s_slow_0[33]                ;
; edge_detect:C6|input_s_slow_2[293]                     ; Merged with edge_detect:C6|input_s_slow_0[33]                ;
; edge_detect:C7|input_s_slow_1[79]                      ; Merged with edge_detect:C7|input_s_slow_0[34]                ;
; edge_detect:C7|input_s_slow_2[294]                     ; Merged with edge_detect:C7|input_s_slow_0[34]                ;
; edge_detect:C6|input_s_slow_1[77]                      ; Merged with edge_detect:C6|input_s_slow_0[32]                ;
; edge_detect:C6|input_s_slow_2[292]                     ; Merged with edge_detect:C6|input_s_slow_0[32]                ;
; edge_detect:C7|input_s_slow_1[78]                      ; Merged with edge_detect:C7|input_s_slow_0[33]                ;
; edge_detect:C7|input_s_slow_2[293]                     ; Merged with edge_detect:C7|input_s_slow_0[33]                ;
; edge_detect:C6|input_s_slow_1[76]                      ; Merged with edge_detect:C6|input_s_slow_0[31]                ;
; edge_detect:C6|input_s_slow_2[291]                     ; Merged with edge_detect:C6|input_s_slow_0[31]                ;
; edge_detect:C7|input_s_slow_1[77]                      ; Merged with edge_detect:C7|input_s_slow_0[32]                ;
; edge_detect:C7|input_s_slow_2[292]                     ; Merged with edge_detect:C7|input_s_slow_0[32]                ;
; edge_detect:C6|input_s_slow_1[75]                      ; Merged with edge_detect:C6|input_s_slow_0[30]                ;
; edge_detect:C6|input_s_slow_2[290]                     ; Merged with edge_detect:C6|input_s_slow_0[30]                ;
; edge_detect:C7|input_s_slow_1[76]                      ; Merged with edge_detect:C7|input_s_slow_0[31]                ;
; edge_detect:C7|input_s_slow_2[291]                     ; Merged with edge_detect:C7|input_s_slow_0[31]                ;
; edge_detect:C6|input_s_slow_1[74]                      ; Merged with edge_detect:C6|input_s_slow_0[29]                ;
; edge_detect:C6|input_s_slow_2[289]                     ; Merged with edge_detect:C6|input_s_slow_0[29]                ;
; edge_detect:C7|input_s_slow_1[75]                      ; Merged with edge_detect:C7|input_s_slow_0[30]                ;
; edge_detect:C7|input_s_slow_2[290]                     ; Merged with edge_detect:C7|input_s_slow_0[30]                ;
; edge_detect:C6|input_s_slow_1[73]                      ; Merged with edge_detect:C6|input_s_slow_0[28]                ;
; edge_detect:C6|input_s_slow_2[288]                     ; Merged with edge_detect:C6|input_s_slow_0[28]                ;
; edge_detect:C7|input_s_slow_1[74]                      ; Merged with edge_detect:C7|input_s_slow_0[29]                ;
; edge_detect:C7|input_s_slow_2[289]                     ; Merged with edge_detect:C7|input_s_slow_0[29]                ;
; edge_detect:C6|input_s_slow_1[72]                      ; Merged with edge_detect:C6|input_s_slow_0[27]                ;
; edge_detect:C6|input_s_slow_2[287]                     ; Merged with edge_detect:C6|input_s_slow_0[27]                ;
; edge_detect:C7|input_s_slow_1[73]                      ; Merged with edge_detect:C7|input_s_slow_0[28]                ;
; edge_detect:C7|input_s_slow_2[288]                     ; Merged with edge_detect:C7|input_s_slow_0[28]                ;
; edge_detect:C6|input_s_slow_1[71]                      ; Merged with edge_detect:C6|input_s_slow_0[26]                ;
; edge_detect:C6|input_s_slow_2[286]                     ; Merged with edge_detect:C6|input_s_slow_0[26]                ;
; edge_detect:C7|input_s_slow_1[72]                      ; Merged with edge_detect:C7|input_s_slow_0[27]                ;
; edge_detect:C7|input_s_slow_2[287]                     ; Merged with edge_detect:C7|input_s_slow_0[27]                ;
; edge_detect:C6|input_s_slow_1[70]                      ; Merged with edge_detect:C6|input_s_slow_0[25]                ;
; edge_detect:C6|input_s_slow_2[285]                     ; Merged with edge_detect:C6|input_s_slow_0[25]                ;
; edge_detect:C7|input_s_slow_1[71]                      ; Merged with edge_detect:C7|input_s_slow_0[26]                ;
; edge_detect:C7|input_s_slow_2[286]                     ; Merged with edge_detect:C7|input_s_slow_0[26]                ;
; edge_detect:C6|input_s_slow_1[69]                      ; Merged with edge_detect:C6|input_s_slow_0[24]                ;
; edge_detect:C6|input_s_slow_2[284]                     ; Merged with edge_detect:C6|input_s_slow_0[24]                ;
; edge_detect:C7|input_s_slow_1[70]                      ; Merged with edge_detect:C7|input_s_slow_0[25]                ;
; edge_detect:C7|input_s_slow_2[285]                     ; Merged with edge_detect:C7|input_s_slow_0[25]                ;
; edge_detect:C6|input_s_slow_1[68]                      ; Merged with edge_detect:C6|input_s_slow_0[23]                ;
; edge_detect:C6|input_s_slow_2[283]                     ; Merged with edge_detect:C6|input_s_slow_0[23]                ;
; edge_detect:C7|input_s_slow_1[69]                      ; Merged with edge_detect:C7|input_s_slow_0[24]                ;
; edge_detect:C7|input_s_slow_2[284]                     ; Merged with edge_detect:C7|input_s_slow_0[24]                ;
; edge_detect:C6|input_s_slow_1[67]                      ; Merged with edge_detect:C6|input_s_slow_0[22]                ;
; edge_detect:C6|input_s_slow_2[282]                     ; Merged with edge_detect:C6|input_s_slow_0[22]                ;
; edge_detect:C7|input_s_slow_1[68]                      ; Merged with edge_detect:C7|input_s_slow_0[23]                ;
; edge_detect:C7|input_s_slow_2[283]                     ; Merged with edge_detect:C7|input_s_slow_0[23]                ;
; edge_detect:C6|input_s_slow_1[66]                      ; Merged with edge_detect:C6|input_s_slow_0[21]                ;
; edge_detect:C6|input_s_slow_2[281]                     ; Merged with edge_detect:C6|input_s_slow_0[21]                ;
; edge_detect:C7|input_s_slow_1[67]                      ; Merged with edge_detect:C7|input_s_slow_0[22]                ;
; edge_detect:C7|input_s_slow_2[282]                     ; Merged with edge_detect:C7|input_s_slow_0[22]                ;
; edge_detect:C6|input_s_slow_1[65]                      ; Merged with edge_detect:C6|input_s_slow_0[20]                ;
; edge_detect:C6|input_s_slow_2[280]                     ; Merged with edge_detect:C6|input_s_slow_0[20]                ;
; edge_detect:C7|input_s_slow_1[66]                      ; Merged with edge_detect:C7|input_s_slow_0[21]                ;
; edge_detect:C7|input_s_slow_2[281]                     ; Merged with edge_detect:C7|input_s_slow_0[21]                ;
; edge_detect:C6|input_s_slow_1[64]                      ; Merged with edge_detect:C6|input_s_slow_0[19]                ;
; edge_detect:C6|input_s_slow_2[279]                     ; Merged with edge_detect:C6|input_s_slow_0[19]                ;
; edge_detect:C7|input_s_slow_1[65]                      ; Merged with edge_detect:C7|input_s_slow_0[20]                ;
; edge_detect:C7|input_s_slow_2[280]                     ; Merged with edge_detect:C7|input_s_slow_0[20]                ;
; edge_detect:C6|input_s_slow_1[63]                      ; Merged with edge_detect:C6|input_s_slow_0[18]                ;
; edge_detect:C6|input_s_slow_2[278]                     ; Merged with edge_detect:C6|input_s_slow_0[18]                ;
; edge_detect:C7|input_s_slow_1[64]                      ; Merged with edge_detect:C7|input_s_slow_0[19]                ;
; edge_detect:C7|input_s_slow_2[279]                     ; Merged with edge_detect:C7|input_s_slow_0[19]                ;
; edge_detect:C6|input_s_slow_1[62]                      ; Merged with edge_detect:C6|input_s_slow_0[17]                ;
; edge_detect:C6|input_s_slow_2[277]                     ; Merged with edge_detect:C6|input_s_slow_0[17]                ;
; edge_detect:C7|input_s_slow_1[63]                      ; Merged with edge_detect:C7|input_s_slow_0[18]                ;
; edge_detect:C7|input_s_slow_2[278]                     ; Merged with edge_detect:C7|input_s_slow_0[18]                ;
; edge_detect:C6|input_s_slow_1[61]                      ; Merged with edge_detect:C6|input_s_slow_0[16]                ;
; edge_detect:C6|input_s_slow_2[276]                     ; Merged with edge_detect:C6|input_s_slow_0[16]                ;
; edge_detect:C7|input_s_slow_1[62]                      ; Merged with edge_detect:C7|input_s_slow_0[17]                ;
; edge_detect:C7|input_s_slow_2[277]                     ; Merged with edge_detect:C7|input_s_slow_0[17]                ;
; edge_detect:C6|input_s_slow_1[60]                      ; Merged with edge_detect:C6|input_s_slow_0[15]                ;
; edge_detect:C6|input_s_slow_2[275]                     ; Merged with edge_detect:C6|input_s_slow_0[15]                ;
; edge_detect:C7|input_s_slow_1[61]                      ; Merged with edge_detect:C7|input_s_slow_0[16]                ;
; edge_detect:C7|input_s_slow_2[276]                     ; Merged with edge_detect:C7|input_s_slow_0[16]                ;
; edge_detect:C6|input_s_slow_1[59]                      ; Merged with edge_detect:C6|input_s_slow_0[14]                ;
; edge_detect:C6|input_s_slow_2[274]                     ; Merged with edge_detect:C6|input_s_slow_0[14]                ;
; edge_detect:C7|input_s_slow_1[60]                      ; Merged with edge_detect:C7|input_s_slow_0[15]                ;
; edge_detect:C7|input_s_slow_2[275]                     ; Merged with edge_detect:C7|input_s_slow_0[15]                ;
; edge_detect:C6|input_s_slow_1[58]                      ; Merged with edge_detect:C6|input_s_slow_0[13]                ;
; edge_detect:C6|input_s_slow_2[273]                     ; Merged with edge_detect:C6|input_s_slow_0[13]                ;
; edge_detect:C7|input_s_slow_1[59]                      ; Merged with edge_detect:C7|input_s_slow_0[14]                ;
; edge_detect:C7|input_s_slow_2[274]                     ; Merged with edge_detect:C7|input_s_slow_0[14]                ;
; edge_detect:C6|input_s_slow_1[57]                      ; Merged with edge_detect:C6|input_s_slow_0[12]                ;
; edge_detect:C6|input_s_slow_2[272]                     ; Merged with edge_detect:C6|input_s_slow_0[12]                ;
; edge_detect:C7|input_s_slow_1[58]                      ; Merged with edge_detect:C7|input_s_slow_0[13]                ;
; edge_detect:C7|input_s_slow_2[273]                     ; Merged with edge_detect:C7|input_s_slow_0[13]                ;
; edge_detect:C6|input_s_slow_1[56]                      ; Merged with edge_detect:C6|input_s_slow_0[11]                ;
; edge_detect:C6|input_s_slow_2[271]                     ; Merged with edge_detect:C6|input_s_slow_0[11]                ;
; edge_detect:C7|input_s_slow_1[57]                      ; Merged with edge_detect:C7|input_s_slow_0[12]                ;
; edge_detect:C7|input_s_slow_2[272]                     ; Merged with edge_detect:C7|input_s_slow_0[12]                ;
; edge_detect:C6|input_s_slow_1[55]                      ; Merged with edge_detect:C6|input_s_slow_0[10]                ;
; edge_detect:C6|input_s_slow_2[270]                     ; Merged with edge_detect:C6|input_s_slow_0[10]                ;
; edge_detect:C7|input_s_slow_1[56]                      ; Merged with edge_detect:C7|input_s_slow_0[11]                ;
; edge_detect:C7|input_s_slow_2[271]                     ; Merged with edge_detect:C7|input_s_slow_0[11]                ;
; edge_detect:C6|input_s_slow_1[54]                      ; Merged with edge_detect:C6|input_s_slow_0[9]                 ;
; edge_detect:C6|input_s_slow_2[269]                     ; Merged with edge_detect:C6|input_s_slow_0[9]                 ;
; edge_detect:C7|input_s_slow_1[55]                      ; Merged with edge_detect:C7|input_s_slow_0[10]                ;
; edge_detect:C7|input_s_slow_2[270]                     ; Merged with edge_detect:C7|input_s_slow_0[10]                ;
; edge_detect:C6|input_s_slow_1[53]                      ; Merged with edge_detect:C6|input_s_slow_0[8]                 ;
; edge_detect:C6|input_s_slow_2[268]                     ; Merged with edge_detect:C6|input_s_slow_0[8]                 ;
; edge_detect:C7|input_s_slow_1[54]                      ; Merged with edge_detect:C7|input_s_slow_0[9]                 ;
; edge_detect:C7|input_s_slow_2[269]                     ; Merged with edge_detect:C7|input_s_slow_0[9]                 ;
; edge_detect:C6|input_s_slow_1[52]                      ; Merged with edge_detect:C6|input_s_slow_0[7]                 ;
; edge_detect:C6|input_s_slow_2[267]                     ; Merged with edge_detect:C6|input_s_slow_0[7]                 ;
; edge_detect:C7|input_s_slow_1[53]                      ; Merged with edge_detect:C7|input_s_slow_0[8]                 ;
; edge_detect:C7|input_s_slow_2[268]                     ; Merged with edge_detect:C7|input_s_slow_0[8]                 ;
; edge_detect:C6|input_s_slow_1[51]                      ; Merged with edge_detect:C6|input_s_slow_0[6]                 ;
; edge_detect:C6|input_s_slow_2[266]                     ; Merged with edge_detect:C6|input_s_slow_0[6]                 ;
; edge_detect:C7|input_s_slow_1[52]                      ; Merged with edge_detect:C7|input_s_slow_0[7]                 ;
; edge_detect:C7|input_s_slow_2[267]                     ; Merged with edge_detect:C7|input_s_slow_0[7]                 ;
; edge_detect:C6|input_s_slow_1[50]                      ; Merged with edge_detect:C6|input_s_slow_0[5]                 ;
; edge_detect:C6|input_s_slow_2[265]                     ; Merged with edge_detect:C6|input_s_slow_0[5]                 ;
; edge_detect:C7|input_s_slow_1[51]                      ; Merged with edge_detect:C7|input_s_slow_0[6]                 ;
; edge_detect:C7|input_s_slow_2[266]                     ; Merged with edge_detect:C7|input_s_slow_0[6]                 ;
; edge_detect:C6|input_s_slow_1[49]                      ; Merged with edge_detect:C6|input_s_slow_0[4]                 ;
; edge_detect:C6|input_s_slow_2[264]                     ; Merged with edge_detect:C6|input_s_slow_0[4]                 ;
; edge_detect:C7|input_s_slow_1[50]                      ; Merged with edge_detect:C7|input_s_slow_0[5]                 ;
; edge_detect:C7|input_s_slow_2[265]                     ; Merged with edge_detect:C7|input_s_slow_0[5]                 ;
; edge_detect:C6|input_s_slow_1[48]                      ; Merged with edge_detect:C6|input_s_slow_0[3]                 ;
; edge_detect:C6|input_s_slow_2[263]                     ; Merged with edge_detect:C6|input_s_slow_0[3]                 ;
; edge_detect:C7|input_s_slow_1[49]                      ; Merged with edge_detect:C7|input_s_slow_0[4]                 ;
; edge_detect:C7|input_s_slow_2[264]                     ; Merged with edge_detect:C7|input_s_slow_0[4]                 ;
; edge_detect:C6|input_s_slow_1[47]                      ; Merged with edge_detect:C6|input_s_slow_0[2]                 ;
; edge_detect:C6|input_s_slow_2[262]                     ; Merged with edge_detect:C6|input_s_slow_0[2]                 ;
; edge_detect:C7|input_s_slow_1[48]                      ; Merged with edge_detect:C7|input_s_slow_0[3]                 ;
; edge_detect:C7|input_s_slow_2[263]                     ; Merged with edge_detect:C7|input_s_slow_0[3]                 ;
; edge_detect:C6|input_s_slow_1[46]                      ; Merged with edge_detect:C6|input_s_slow_0[1]                 ;
; edge_detect:C6|input_s_slow_2[261]                     ; Merged with edge_detect:C6|input_s_slow_0[1]                 ;
; edge_detect:C7|input_s_slow_1[47]                      ; Merged with edge_detect:C7|input_s_slow_0[2]                 ;
; edge_detect:C7|input_s_slow_2[262]                     ; Merged with edge_detect:C7|input_s_slow_0[2]                 ;
; edge_detect:C6|input_s_slow_2[260]                     ; Merged with edge_detect:C6|input_s_slow_1[45]                ;
; edge_detect:C7|input_s_slow_1[46]                      ; Merged with edge_detect:C7|input_s_slow_0[1]                 ;
; edge_detect:C7|input_s_slow_2[261]                     ; Merged with edge_detect:C7|input_s_slow_0[1]                 ;
; edge_detect:C6|input_s_slow_2[259]                     ; Merged with edge_detect:C6|input_s_slow_1[44]                ;
; edge_detect:C7|input_s_slow_2[260]                     ; Merged with edge_detect:C7|input_s_slow_1[45]                ;
; edge_detect:C6|input_s_slow_2[258]                     ; Merged with edge_detect:C6|input_s_slow_1[43]                ;
; edge_detect:C7|input_s_slow_2[259]                     ; Merged with edge_detect:C7|input_s_slow_1[44]                ;
; edge_detect:C6|input_s_slow_2[257]                     ; Merged with edge_detect:C6|input_s_slow_1[42]                ;
; edge_detect:C7|input_s_slow_2[258]                     ; Merged with edge_detect:C7|input_s_slow_1[43]                ;
; edge_detect:C6|input_s_slow_2[256]                     ; Merged with edge_detect:C6|input_s_slow_1[41]                ;
; edge_detect:C7|input_s_slow_2[257]                     ; Merged with edge_detect:C7|input_s_slow_1[42]                ;
; edge_detect:C6|input_s_slow_2[255]                     ; Merged with edge_detect:C6|input_s_slow_1[40]                ;
; edge_detect:C7|input_s_slow_2[256]                     ; Merged with edge_detect:C7|input_s_slow_1[41]                ;
; edge_detect:C6|input_s_slow_2[254]                     ; Merged with edge_detect:C6|input_s_slow_1[39]                ;
; edge_detect:C7|input_s_slow_2[255]                     ; Merged with edge_detect:C7|input_s_slow_1[40]                ;
; edge_detect:C6|input_s_slow_2[253]                     ; Merged with edge_detect:C6|input_s_slow_1[38]                ;
; edge_detect:C7|input_s_slow_2[254]                     ; Merged with edge_detect:C7|input_s_slow_1[39]                ;
; edge_detect:C6|input_s_slow_2[252]                     ; Merged with edge_detect:C6|input_s_slow_1[37]                ;
; edge_detect:C7|input_s_slow_2[253]                     ; Merged with edge_detect:C7|input_s_slow_1[38]                ;
; edge_detect:C6|input_s_slow_2[251]                     ; Merged with edge_detect:C6|input_s_slow_1[36]                ;
; edge_detect:C7|input_s_slow_2[252]                     ; Merged with edge_detect:C7|input_s_slow_1[37]                ;
; edge_detect:C6|input_s_slow_2[250]                     ; Merged with edge_detect:C6|input_s_slow_1[35]                ;
; edge_detect:C7|input_s_slow_2[251]                     ; Merged with edge_detect:C7|input_s_slow_1[36]                ;
; edge_detect:C6|input_s_slow_2[249]                     ; Merged with edge_detect:C6|input_s_slow_1[34]                ;
; edge_detect:C7|input_s_slow_2[250]                     ; Merged with edge_detect:C7|input_s_slow_1[35]                ;
; edge_detect:C6|input_s_slow_2[248]                     ; Merged with edge_detect:C6|input_s_slow_1[33]                ;
; edge_detect:C7|input_s_slow_2[249]                     ; Merged with edge_detect:C7|input_s_slow_1[34]                ;
; edge_detect:C6|input_s_slow_2[247]                     ; Merged with edge_detect:C6|input_s_slow_1[32]                ;
; edge_detect:C7|input_s_slow_2[248]                     ; Merged with edge_detect:C7|input_s_slow_1[33]                ;
; edge_detect:C6|input_s_slow_2[246]                     ; Merged with edge_detect:C6|input_s_slow_1[31]                ;
; edge_detect:C7|input_s_slow_2[247]                     ; Merged with edge_detect:C7|input_s_slow_1[32]                ;
; edge_detect:C6|input_s_slow_2[245]                     ; Merged with edge_detect:C6|input_s_slow_1[30]                ;
; edge_detect:C7|input_s_slow_2[246]                     ; Merged with edge_detect:C7|input_s_slow_1[31]                ;
; edge_detect:C6|input_s_slow_2[244]                     ; Merged with edge_detect:C6|input_s_slow_1[29]                ;
; edge_detect:C7|input_s_slow_2[245]                     ; Merged with edge_detect:C7|input_s_slow_1[30]                ;
; edge_detect:C6|input_s_slow_2[243]                     ; Merged with edge_detect:C6|input_s_slow_1[28]                ;
; edge_detect:C7|input_s_slow_2[244]                     ; Merged with edge_detect:C7|input_s_slow_1[29]                ;
; edge_detect:C6|input_s_slow_2[242]                     ; Merged with edge_detect:C6|input_s_slow_1[27]                ;
; edge_detect:C7|input_s_slow_2[243]                     ; Merged with edge_detect:C7|input_s_slow_1[28]                ;
; edge_detect:C6|input_s_slow_2[241]                     ; Merged with edge_detect:C6|input_s_slow_1[26]                ;
; edge_detect:C7|input_s_slow_2[242]                     ; Merged with edge_detect:C7|input_s_slow_1[27]                ;
; edge_detect:C6|input_s_slow_2[240]                     ; Merged with edge_detect:C6|input_s_slow_1[25]                ;
; edge_detect:C7|input_s_slow_2[241]                     ; Merged with edge_detect:C7|input_s_slow_1[26]                ;
; edge_detect:C6|input_s_slow_2[239]                     ; Merged with edge_detect:C6|input_s_slow_1[24]                ;
; edge_detect:C7|input_s_slow_2[240]                     ; Merged with edge_detect:C7|input_s_slow_1[25]                ;
; edge_detect:C6|input_s_slow_2[238]                     ; Merged with edge_detect:C6|input_s_slow_1[23]                ;
; edge_detect:C7|input_s_slow_2[239]                     ; Merged with edge_detect:C7|input_s_slow_1[24]                ;
; edge_detect:C6|input_s_slow_2[237]                     ; Merged with edge_detect:C6|input_s_slow_1[22]                ;
; edge_detect:C7|input_s_slow_2[238]                     ; Merged with edge_detect:C7|input_s_slow_1[23]                ;
; edge_detect:C6|input_s_slow_2[236]                     ; Merged with edge_detect:C6|input_s_slow_1[21]                ;
; edge_detect:C7|input_s_slow_2[237]                     ; Merged with edge_detect:C7|input_s_slow_1[22]                ;
; edge_detect:C6|input_s_slow_2[235]                     ; Merged with edge_detect:C6|input_s_slow_1[20]                ;
; edge_detect:C7|input_s_slow_2[236]                     ; Merged with edge_detect:C7|input_s_slow_1[21]                ;
; edge_detect:C6|input_s_slow_2[234]                     ; Merged with edge_detect:C6|input_s_slow_1[19]                ;
; edge_detect:C7|input_s_slow_2[235]                     ; Merged with edge_detect:C7|input_s_slow_1[20]                ;
; edge_detect:C6|input_s_slow_2[233]                     ; Merged with edge_detect:C6|input_s_slow_1[18]                ;
; edge_detect:C7|input_s_slow_2[234]                     ; Merged with edge_detect:C7|input_s_slow_1[19]                ;
; edge_detect:C6|input_s_slow_2[232]                     ; Merged with edge_detect:C6|input_s_slow_1[17]                ;
; edge_detect:C7|input_s_slow_2[233]                     ; Merged with edge_detect:C7|input_s_slow_1[18]                ;
; edge_detect:C6|input_s_slow_2[231]                     ; Merged with edge_detect:C6|input_s_slow_1[16]                ;
; edge_detect:C7|input_s_slow_2[232]                     ; Merged with edge_detect:C7|input_s_slow_1[17]                ;
; edge_detect:C6|input_s_slow_2[230]                     ; Merged with edge_detect:C6|input_s_slow_1[15]                ;
; edge_detect:C7|input_s_slow_2[231]                     ; Merged with edge_detect:C7|input_s_slow_1[16]                ;
; edge_detect:C6|input_s_slow_2[229]                     ; Merged with edge_detect:C6|input_s_slow_1[14]                ;
; edge_detect:C7|input_s_slow_2[230]                     ; Merged with edge_detect:C7|input_s_slow_1[15]                ;
; edge_detect:C6|input_s_slow_2[228]                     ; Merged with edge_detect:C6|input_s_slow_1[13]                ;
; edge_detect:C7|input_s_slow_2[229]                     ; Merged with edge_detect:C7|input_s_slow_1[14]                ;
; edge_detect:C6|input_s_slow_2[227]                     ; Merged with edge_detect:C6|input_s_slow_1[12]                ;
; edge_detect:C7|input_s_slow_2[228]                     ; Merged with edge_detect:C7|input_s_slow_1[13]                ;
; edge_detect:C6|input_s_slow_2[226]                     ; Merged with edge_detect:C6|input_s_slow_1[11]                ;
; edge_detect:C7|input_s_slow_2[227]                     ; Merged with edge_detect:C7|input_s_slow_1[12]                ;
; edge_detect:C6|input_s_slow_2[225]                     ; Merged with edge_detect:C6|input_s_slow_1[10]                ;
; edge_detect:C7|input_s_slow_2[226]                     ; Merged with edge_detect:C7|input_s_slow_1[11]                ;
; edge_detect:C6|input_s_slow_2[224]                     ; Merged with edge_detect:C6|input_s_slow_1[9]                 ;
; edge_detect:C7|input_s_slow_2[225]                     ; Merged with edge_detect:C7|input_s_slow_1[10]                ;
; edge_detect:C6|input_s_slow_2[223]                     ; Merged with edge_detect:C6|input_s_slow_1[8]                 ;
; edge_detect:C7|input_s_slow_2[224]                     ; Merged with edge_detect:C7|input_s_slow_1[9]                 ;
; edge_detect:C6|input_s_slow_2[222]                     ; Merged with edge_detect:C6|input_s_slow_1[7]                 ;
; edge_detect:C7|input_s_slow_2[223]                     ; Merged with edge_detect:C7|input_s_slow_1[8]                 ;
; edge_detect:C6|input_s_slow_2[221]                     ; Merged with edge_detect:C6|input_s_slow_1[6]                 ;
; edge_detect:C7|input_s_slow_2[222]                     ; Merged with edge_detect:C7|input_s_slow_1[7]                 ;
; edge_detect:C6|input_s_slow_2[220]                     ; Merged with edge_detect:C6|input_s_slow_1[5]                 ;
; edge_detect:C7|input_s_slow_2[221]                     ; Merged with edge_detect:C7|input_s_slow_1[6]                 ;
; edge_detect:C6|input_s_slow_2[219]                     ; Merged with edge_detect:C6|input_s_slow_1[4]                 ;
; edge_detect:C7|input_s_slow_2[220]                     ; Merged with edge_detect:C7|input_s_slow_1[5]                 ;
; edge_detect:C6|input_s_slow_2[218]                     ; Merged with edge_detect:C6|input_s_slow_1[3]                 ;
; edge_detect:C7|input_s_slow_2[219]                     ; Merged with edge_detect:C7|input_s_slow_1[4]                 ;
; edge_detect:C6|input_s_slow_2[217]                     ; Merged with edge_detect:C6|input_s_slow_1[2]                 ;
; edge_detect:C7|input_s_slow_2[218]                     ; Merged with edge_detect:C7|input_s_slow_1[3]                 ;
; edge_detect:C6|input_s_slow_2[216]                     ; Merged with edge_detect:C6|input_s_slow_1[1]                 ;
; edge_detect:C7|input_s_slow_2[217]                     ; Merged with edge_detect:C7|input_s_slow_1[2]                 ;
; edge_detect:C7|input_s_slow_2[216]                     ; Merged with edge_detect:C7|input_s_slow_1[1]                 ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[31]                  ; Stuck at GND due to stuck port data_in                       ;
; OPENLAB_BINARY_PROTO:C12|CMD_CHAN[1]                   ; Stuck at GND due to stuck port data_in                       ;
; OPENLAB_BINARY_PROTO:C12|TRIGGER_CHAN[1]               ; Stuck at GND due to stuck port data_in                       ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_timing_trigger[0]       ; Stuck at GND due to stuck port data_in                       ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_PREPARE                 ; Stuck at GND due to stuck port data_in                       ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_timing_trigger[0]       ; Stuck at GND due to stuck port data_in                       ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_PREPARE                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty_new[15]                               ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][15]                                ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty_new[0]                                ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][0]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty_new[1..3,6,7,9,11]                    ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][11]                                ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][9]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][7]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][6]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][3]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][2]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty[0][1]                                 ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|half_duty_new[4]                                ; Merged with PWM:C5|half_duty_new[5]                          ;
; PWM:C5|half_duty_new[5]                                ; Merged with PWM:C5|half_duty_new[8]                          ;
; PWM:C5|half_duty_new[8]                                ; Merged with PWM:C5|half_duty_new[10]                         ;
; PWM:C5|half_duty_new[10]                               ; Merged with PWM:C5|half_duty_new[12]                         ;
; PWM:C5|half_duty_new[12]                               ; Merged with PWM:C5|half_duty_new[13]                         ;
; PWM:C5|half_duty_new[13]                               ; Merged with PWM:C5|half_duty_new[14]                         ;
; PWM:C5|half_duty[0][13]                                ; Merged with PWM:C5|half_duty[0][14]                          ;
; PWM:C5|half_duty[0][12]                                ; Merged with PWM:C5|half_duty[0][14]                          ;
; PWM:C5|half_duty[0][10]                                ; Merged with PWM:C5|half_duty[0][14]                          ;
; PWM:C5|half_duty[0][8]                                 ; Merged with PWM:C5|half_duty[0][14]                          ;
; PWM:C5|half_duty[0][5]                                 ; Merged with PWM:C5|half_duty[0][14]                          ;
; PWM:C5|half_duty[0][4]                                 ; Merged with PWM:C5|half_duty[0][14]                          ;
; OPENLAB_BINARY_PROTO:C12|ERROR_CODE[2]                 ; Stuck at GND due to stuck port data_in                       ;
; OPENLAB_BINARY_PROTO:C12|SD_READY                      ; Stuck at GND due to stuck port data_in                       ;
; OPENLAB_BINARY_PROTO:C12|reply_size[16]                ; Stuck at GND due to stuck port data_in                       ;
; PWM:C5|count[0][0]                                     ; Merged with PWM:C4|count[0][0]                               ;
; PWM:C5|count[0][1]                                     ; Merged with PWM:C4|count[0][1]                               ;
; OPENLAB_BINARY_PROTO:C12|PAY_COUNTER[17..31]           ; Lost fanout                                                  ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[17..31]         ; Lost fanout                                                  ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX_SEND[17..31]    ; Lost fanout                                                  ;
; Total Number of Removed Registers = 745                ;                                                              ;
+--------------------------------------------------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                        ;
+---------------------------------------+---------------------------+--------------------------------------------------------------------------------+
; Register name                         ; Reason for Removal        ; Registers Removed due to This Register                                         ;
+---------------------------------------+---------------------------+--------------------------------------------------------------------------------+
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[31] ; Stuck at GND              ; OPENLAB_BINARY_PROTO:C12|CMD_CHAN[1], OPENLAB_BINARY_PROTO:C12|TRIGGER_CHAN[1] ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[15]              ; Stuck at GND              ; PWM:C5|half_duty[0][15]                                                        ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[0]               ; Stuck at GND              ; PWM:C5|half_duty[0][0]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[11]              ; Stuck at GND              ; PWM:C5|half_duty[0][11]                                                        ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[9]               ; Stuck at GND              ; PWM:C5|half_duty[0][9]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[7]               ; Stuck at GND              ; PWM:C5|half_duty[0][7]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[6]               ; Stuck at GND              ; PWM:C5|half_duty[0][6]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[3]               ; Stuck at GND              ; PWM:C5|half_duty[0][3]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[2]               ; Stuck at GND              ; PWM:C5|half_duty[0][2]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
; PWM:C5|half_duty_new[1]               ; Stuck at GND              ; PWM:C5|half_duty[0][1]                                                         ;
;                                       ; due to stuck port data_in ;                                                                                ;
+---------------------------------------+---------------------------+--------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 6600  ;
; Number of registers using Synchronous Clear  ; 338   ;
; Number of registers using Synchronous Load   ; 4154  ;
; Number of registers using Asynchronous Clear ; 168   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 5453  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------+
; Inverted Register Statistics                               ;
+--------------------------------------------------+---------+
; Inverted Register                                ; Fan out ;
+--------------------------------------------------+---------+
; ADS7885_IPCORE:C2|s_SPI_CLK                      ; 23      ;
; ADS7885_IPCORE:C2|CS_S                           ; 5       ;
; ADS7885_IPCORE:C3|s_SPI_CLK                      ; 23      ;
; ADS7885_IPCORE:C3|CS_S                           ; 5       ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_S[9] ; 5       ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[4]         ; 18      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[1]         ; 85      ;
; OPENLAB_BINARY_PROTO:C12|PACKET_BUILD_STATUS     ; 9       ;
; SAMPLE_ACQUISITION_ETS:C10|PACKET_NUMBER[0]      ; 10      ;
; SAMPLE_ACQUISITION_ETS:C11|PACKET_NUMBER[0]      ; 8       ;
; Total number of inverted registers = 10          ;         ;
+--------------------------------------------------+---------+


+------------------------------------------------------------------------+
; Registers Added for RAM Pass-Through Logic                             ;
+-----------------------------------------+------------------------------+
; Register Name                           ; RAM Name                     ;
+-----------------------------------------+------------------------------+
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[0]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[1]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[2]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[3]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[4]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[5]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[6]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[7]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[8]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[9]  ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[10] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[11] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[12] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[13] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[14] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[15] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[16] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[17] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[18] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[19] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[20] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[21] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[22] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[23] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[24] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[25] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[26] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[27] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[28] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[29] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[30] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[31] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[32] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C9|memory_rtl_0_bypass[33] ; OPENLAB_FIFO:C9|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[0]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[1]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[2]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[3]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[4]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[5]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[6]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[7]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[8]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[9]  ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[10] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[11] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[12] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[13] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[14] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[15] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[16] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[17] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[18] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[19] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[20] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[21] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[22] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[23] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[24] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[25] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[26] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[27] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[28] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[29] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[30] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[31] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[32] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
; OPENLAB_FIFO:C8|memory_rtl_0_bypass[33] ; OPENLAB_FIFO:C8|memory_rtl_0 ;
+-----------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------+
; 3:1                ; 23 bits   ; 46 LEs        ; 23 LEs               ; 23 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|WAIT_PC_BUFFER[20]         ;
; 3:1                ; 15 bits   ; 30 LEs        ; 15 LEs               ; 15 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_S[5]    ;
; 3:1                ; 3 bits    ; 6 LEs         ; 0 LEs                ; 6 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|STATUS_LED[6]              ;
; 3:1                ; 3 bits    ; 6 LEs         ; 0 LEs                ; 6 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|AMP2_SEL_SIG[0]            ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9|wrcnt[1]                            ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8|wrcnt[7]                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|HEADER_DATA[2][2]          ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|HEADER_INDEX_SEND[14]      ;
; 3:1                ; 31 bits   ; 62 LEs        ; 62 LEs               ; 0 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PACKET_SEND_NUMBER_CNT[26] ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX_SEND[2]      ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|HEADER_INDEX[8]            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[22]          ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|ETS_TRIG_SECOND_IMPULS   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|ETS_TRIG_FIRST_IMPULS    ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|STATUS_LED[9]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAY_COUNTER[12]            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|EDGE_DETECT_SPEED[1]     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|EDGE_DETECT_SPEED[1]     ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C2|INDEX[4]                          ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C3|INDEX[0]                          ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[19]             ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|SAMPLERATE_CNTER[18]       ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|TRIGGER_TYPE[0]            ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|GET_SAMPLE_WAIT_CNT[8]   ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|GET_SAMPLE_WAIT_CNT[24]  ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|ETS_ADVANCED_START[10]   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|ETS_ADVANCED_START[3]    ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_SIZE[11]           ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C2|CS_counter[0]                     ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C3|CS_counter[0]                     ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|FIFO_CH_DATAIN[2]        ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|FIFO_CH_DATAIN[1]        ;
; 6:1                ; 17 bits   ; 68 LEs        ; 17 LEs               ; 51 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|SIGNAL_LEARNING_CNT[2]   ;
; 6:1                ; 17 bits   ; 68 LEs        ; 17 LEs               ; 51 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|SIGNAL_LEARNING_CNT[8]   ;
; 7:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CMD_CODE[4]                ;
; 7:1                ; 36 bits   ; 144 LEs       ; 36 LEs               ; 108 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT[10]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|PACKET_NUMBER[3]         ;
; 7:1                ; 36 bits   ; 144 LEs       ; 36 LEs               ; 108 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT[1]   ;
; 7:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|PACKET_NUMBER[4]         ;
; 8:1                ; 8 bits    ; 40 LEs        ; 8 LEs                ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_SIZE[3]            ;
; 8:1                ; 9 bits    ; 45 LEs        ; 9 LEs                ; 36 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|SAMPLE_NUMBER[3]         ;
; 8:1                ; 9 bits    ; 45 LEs        ; 9 LEs                ; 36 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|SAMPLE_NUMBER[6]         ;
; 7:1                ; 7 bits    ; 28 LEs        ; 7 LEs                ; 21 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[1]      ;
; 7:1                ; 13 bits   ; 52 LEs        ; 13 LEs               ; 39 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|reply_size[12]             ;
; 7:1                ; 24 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_DATA_SEND[1][7]    ;
; 9:1                ; 2 bits    ; 12 LEs        ; 2 LEs                ; 10 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|RX_INDEX[2]                ;
; 9:1                ; 2 bits    ; 12 LEs        ; 2 LEs                ; 10 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|START_STOP_COUNTER[0]    ;
; 9:1                ; 2 bits    ; 12 LEs        ; 2 LEs                ; 10 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|START_STOP_COUNTER[0]    ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|INDEX[1]      ;
; 8:1                ; 2 bits    ; 10 LEs        ; 4 LEs                ; 6 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|reply_size[0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[4]       ;
; 8:1                ; 7 bits    ; 35 LEs        ; 7 LEs                ; 28 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]      ;
; 533:1              ; 8 bits    ; 2840 LEs      ; 2840 LEs             ; 0 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|TX_DATA[6]                 ;
; 11:1               ; 4 bits    ; 28 LEs        ; 4 LEs                ; 24 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|FIXED_PAYLOAD_CNT[2]       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|INDEX[2]      ;
; 12:1               ; 3 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|ERROR_CODE[0]              ;
; 12:1               ; 16 bits   ; 128 LEs       ; 0 LEs                ; 128 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|payload_send_size[5]       ;
; 15:1               ; 8 bits    ; 80 LEs        ; 8 LEs                ; 72 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[8]            ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[532][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[531][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[530][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[529][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[528][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[527][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[526][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[525][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[524][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[523][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[522][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[521][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[520][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[519][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[518][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[517][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[516][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[515][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[514][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[513][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[512][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[511][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[510][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[509][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[508][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[507][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[506][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[505][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[504][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[503][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[502][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[501][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[500][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[499][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[498][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[497][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[496][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[495][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[494][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[493][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[492][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[491][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[490][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[489][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[488][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[487][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[486][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[485][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[484][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[483][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[482][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[481][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[480][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[479][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[478][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[477][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[476][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[475][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[474][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[473][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[472][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[471][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[470][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[469][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[468][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[467][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[466][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[465][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[464][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[463][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[462][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[461][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[460][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[459][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[458][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[457][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[456][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[455][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[454][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[453][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[452][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[451][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[450][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[449][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[448][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[447][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[446][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[445][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[444][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[443][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[442][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[441][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[440][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[439][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[438][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[437][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[436][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[435][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[434][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[433][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[432][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[431][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[430][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[429][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[428][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[427][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[426][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[425][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[424][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[423][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[422][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[421][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[420][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[419][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[418][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[417][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[416][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[415][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[414][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[413][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[412][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[411][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[410][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[409][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[408][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[407][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[406][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[405][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[404][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[403][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[402][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[401][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[400][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[399][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[398][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[397][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[396][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[395][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[394][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[393][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[392][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[391][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[390][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[389][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[388][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[387][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[386][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[385][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[384][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[383][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[382][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[381][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[380][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[379][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[378][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[377][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[376][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[375][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[374][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[373][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[372][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[371][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[370][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[369][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[368][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[367][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[366][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[365][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[364][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[363][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[362][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[361][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[360][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[359][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[358][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[357][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[356][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[355][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[354][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[353][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[352][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[351][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[350][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[349][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[348][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[347][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[346][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[345][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[344][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[343][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[342][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[341][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[340][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[339][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[338][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[337][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[336][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[335][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[334][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[333][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[332][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[331][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[330][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[329][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[328][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[327][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[326][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[325][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[324][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[323][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[322][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[321][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[320][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[319][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[318][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[317][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[316][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[315][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[314][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[313][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[312][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[311][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[310][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[309][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[308][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[307][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[306][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[305][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[304][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[303][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[302][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[301][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[300][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[299][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[298][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[297][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[296][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[295][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[294][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[293][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[292][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[291][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[290][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[289][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[288][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[287][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[286][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[285][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[284][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[283][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[282][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[281][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[280][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[279][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[278][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[277][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[276][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[275][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[274][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[273][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[272][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[271][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[270][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[269][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[268][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[267][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[266][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[265][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[264][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[263][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[262][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[261][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[260][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[259][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[258][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[257][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[256][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[255][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[254][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[253][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[252][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[251][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[250][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[249][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[248][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[247][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[246][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[245][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[244][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[243][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[242][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[241][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[240][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[239][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[238][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[237][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[236][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[235][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[234][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[233][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[232][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[231][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[230][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[229][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[228][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[227][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[226][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[225][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[224][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[223][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[222][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[221][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[220][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[219][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[218][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[217][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[216][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[215][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[214][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[213][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[212][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[211][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[210][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[209][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[208][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[207][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[206][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[205][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[204][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[203][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[202][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[201][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[200][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[199][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[198][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[197][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[196][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[195][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[194][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[193][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[192][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[191][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[190][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[189][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[188][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[187][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[186][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[185][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[184][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[183][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[182][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[181][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[180][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[179][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[178][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[177][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[176][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[175][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[174][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[173][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[172][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[171][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[170][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[169][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[168][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[167][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[166][7] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[165][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[164][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[163][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[162][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[161][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[160][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[159][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[158][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[157][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[156][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[155][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[154][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[153][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[152][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[151][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[150][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[149][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[148][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[147][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[146][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[145][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[144][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[143][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[142][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[141][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[140][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[139][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[138][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[137][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[136][3] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[135][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[134][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[133][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[132][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[131][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[130][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[129][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[128][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[127][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[126][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[125][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[124][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[123][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[122][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[121][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[120][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[119][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[118][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[117][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[116][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[115][1] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[114][6] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[113][2] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[112][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[111][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[110][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[109][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[108][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[107][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[106][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[105][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[104][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[103][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[102][4] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[101][0] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[100][5] ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[99][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[98][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[97][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[96][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[95][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[94][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[93][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[92][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[91][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[90][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[89][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[88][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[87][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[86][3]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[85][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[84][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[83][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[82][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[81][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[80][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[79][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[78][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[77][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[76][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[75][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[74][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[73][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[72][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[71][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[70][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[69][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[68][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[67][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[66][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[65][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[64][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[63][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[62][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[61][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[60][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[59][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[58][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[57][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[56][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[55][3]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[54][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[53][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[52][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[51][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[50][3]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[49][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[48][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[47][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[46][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[45][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[44][3]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[43][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[42][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[41][5]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[40][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[39][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[38][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[37][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[36][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[35][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[34][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[33][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[32][1]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[31][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[30][0]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[29][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[28][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[27][4]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[26][7]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[25][6]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[24][2]  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 16 LEs               ; 56 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[23][2]  ;
; 15:1               ; 8 bits    ; 80 LEs        ; 16 LEs               ; 64 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[22][5]  ;
; 15:1               ; 8 bits    ; 80 LEs        ; 16 LEs               ; 64 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[21][4]  ;
; 20:1               ; 6 bits    ; 78 LEs        ; 18 LEs               ; 60 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[20][2]  ;
; 20:1               ; 2 bits    ; 26 LEs        ; 6 LEs                ; 20 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[20][0]  ;
; 20:1               ; 7 bits    ; 91 LEs        ; 21 LEs               ; 70 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[19][2]  ;
; 20:1               ; 8 bits    ; 104 LEs       ; 24 LEs               ; 80 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[18][6]  ;
; 20:1               ; 8 bits    ; 104 LEs       ; 24 LEs               ; 80 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[17][1]  ;
; 20:1               ; 7 bits    ; 91 LEs        ; 21 LEs               ; 70 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[16][4]  ;
; 20:1               ; 8 bits    ; 104 LEs       ; 24 LEs               ; 80 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[15][0]  ;
; 20:1               ; 8 bits    ; 104 LEs       ; 24 LEs               ; 80 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[14][6]  ;
; 20:1               ; 6 bits    ; 78 LEs        ; 18 LEs               ; 60 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[13][6]  ;
; 20:1               ; 2 bits    ; 26 LEs        ; 6 LEs                ; 20 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[13][0]  ;
; 24:1               ; 8 bits    ; 128 LEs       ; 16 LEs               ; 112 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_DATA_SEND[0][2]    ;
; 26:1               ; 7 bits    ; 119 LEs       ; 21 LEs               ; 98 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[12][5]  ;
; 26:1               ; 8 bits    ; 136 LEs       ; 24 LEs               ; 112 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[11][4]  ;
; 26:1               ; 8 bits    ; 136 LEs       ; 24 LEs               ; 112 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[10][3]  ;
; 25:1               ; 7 bits    ; 112 LEs       ; 28 LEs               ; 84 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[4][2]   ;
; 25:1               ; 8 bits    ; 128 LEs       ; 24 LEs               ; 104 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]   ;
; 25:1               ; 7 bits    ; 112 LEs       ; 14 LEs               ; 98 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[1][4]   ;
; 25:1               ; 7 bits    ; 112 LEs       ; 35 LEs               ; 77 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]   ;
; 28:1               ; 5 bits    ; 90 LEs        ; 20 LEs               ; 70 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[7][6]   ;
; 29:1               ; 6 bits    ; 114 LEs       ; 24 LEs               ; 90 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[6][4]   ;
; 29:1               ; 2 bits    ; 38 LEs        ; 6 LEs                ; 32 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[6][0]   ;
; 29:1               ; 7 bits    ; 133 LEs       ; 28 LEs               ; 105 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[5][6]   ;
; 17:1               ; 7 bits    ; 77 LEs        ; 14 LEs               ; 63 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[2][6]   ;
; 29:1               ; 3 bits    ; 57 LEs        ; 15 LEs               ; 42 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[7][2]   ;
; 30:1               ; 7 bits    ; 140 LEs       ; 28 LEs               ; 112 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[9][5]   ;
; 30:1               ; 8 bits    ; 160 LEs       ; 32 LEs               ; 128 LEs                ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|packet_send_buffer[8][5]   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[4]              ;
; 15:1               ; 2 bits    ; 20 LEs        ; 2 LEs                ; 18 LEs                 ; Yes        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[4]            ;
; 3:1                ; 13 bits   ; 26 LEs        ; 26 LEs               ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CMD_STATE                  ;
; 3:1                ; 33 bits   ; 66 LEs        ; 66 LEs               ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PAYLOAD_FIXDATA_SEND       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC16_PAYLOAD_REC          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC16_PAYLOAD_REC          ;
; 3:1                ; 13 bits   ; 26 LEs        ; 13 LEs               ; 13 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9|rdcnt_VR                            ;
; 3:1                ; 13 bits   ; 26 LEs        ; 13 LEs               ; 13 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8|rdcnt_VR                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC_HEAD                   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC_PAYLOAD                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|SIGNAL_LEARNING_CNT      ;
; 3:1                ; 17 bits   ; 34 LEs        ; 17 LEs               ; 17 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_CNT            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|SIGNAL_LEARNING_CNT      ;
; 3:1                ; 17 bits   ; 34 LEs        ; 17 LEs               ; 17 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_CNT            ;
; 3:1                ; 33 bits   ; 66 LEs        ; 33 LEs               ; 33 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|edge_detect:C7|FREQ_CNT                             ;
; 3:1                ; 33 bits   ; 66 LEs        ; 33 LEs               ; 33 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|edge_detect:C6|FREQ_CNT                             ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC_PAYLOAD_SEND           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC_HEAD_SEND              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|PACKET_SEND_NUMBER_CNT     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|SIGNAL_LEARNING_CNT      ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|SIGNAL_LEARNING_CNT      ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|Mux16                      ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|Mux8                       ;
; 11:1               ; 8 bits    ; 56 LEs        ; 48 LEs               ; 8 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|Mux2                       ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC16_HEADER_REC           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC16_HEADER_REC           ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|RX_INDEX                   ;
; 11:1               ; 3 bits    ; 21 LEs        ; 21 LEs               ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|Mux25                      ;
; 5:1                ; 9 bits    ; 27 LEs        ; 27 LEs               ; 0 LEs                  ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT               ;
; 12:1               ; 3 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|CRC_PAYLOAD_SEND           ;
; 9:1                ; 14 bits   ; 84 LEs        ; 56 LEs               ; 28 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT      ;
; 9:1                ; 14 bits   ; 84 LEs        ; 56 LEs               ; 28 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT      ;
; 19:1               ; 2 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12|Selector35                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Source assignments for OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------+
; Assignment                      ; Value              ; From ; To                              ;
+---------------------------------+--------------------+------+---------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                               ;
+---------------------------------+--------------------+------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Source assignments for OPENLAB_FIFO:C8|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------+
; Assignment                      ; Value              ; From ; To                              ;
+---------------------------------+--------------------+------+---------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                               ;
+---------------------------------+--------------------+------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |OPENLAB_FPGA_OSCILLOSCOPE_TOP ;
+------------------+-------+--------------------------------------------------------------------+
; Parameter Name   ; Value ; Type                                                               ;
+------------------+-------+--------------------------------------------------------------------+
; PWM_resolution   ; 8     ; Signed Integer                                                     ;
; PWM_phases       ; 2     ; Signed Integer                                                     ;
; FIFO_word_length ; 9     ; Signed Integer                                                     ;
+------------------+-------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll:C0|altpll:altpll_component ;
+-------------------------------+-----------------------+---------------------+
; Parameter Name                ; Value                 ; Type                ;
+-------------------------------+-----------------------+---------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped             ;
; PLL_TYPE                      ; AUTO                  ; Untyped             ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped             ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped             ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped             ;
; SCAN_CHAIN                    ; LONG                  ; Untyped             ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped             ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer      ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped             ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped             ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped             ;
; LOCK_HIGH                     ; 1                     ; Untyped             ;
; LOCK_LOW                      ; 1                     ; Untyped             ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped             ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped             ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped             ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped             ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped             ;
; SKIP_VCO                      ; OFF                   ; Untyped             ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped             ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped             ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped             ;
; BANDWIDTH                     ; 0                     ; Untyped             ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped             ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped             ;
; DOWN_SPREAD                   ; 0                     ; Untyped             ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped             ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped             ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped             ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped             ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped             ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped             ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped             ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped             ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped             ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped             ;
; CLK1_MULTIPLY_BY              ; 8                     ; Signed Integer      ;
; CLK0_MULTIPLY_BY              ; 12                    ; Signed Integer      ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped             ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped             ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped             ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped             ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped             ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped             ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped             ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped             ;
; CLK1_DIVIDE_BY                ; 5                     ; Signed Integer      ;
; CLK0_DIVIDE_BY                ; 5                     ; Signed Integer      ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped             ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped             ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped             ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped             ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped             ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped             ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped             ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped             ;
; CLK1_DUTY_CYCLE               ; 50                    ; Signed Integer      ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer      ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped             ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped             ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped             ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped             ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped             ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped             ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped             ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped             ;
; DPA_DIVIDER                   ; 0                     ; Untyped             ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped             ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped             ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped             ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped             ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped             ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped             ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped             ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped             ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped             ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped             ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped             ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped             ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped             ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped             ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped             ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped             ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped             ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped             ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped             ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped             ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped             ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped             ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped             ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped             ;
; VCO_MIN                       ; 0                     ; Untyped             ;
; VCO_MAX                       ; 0                     ; Untyped             ;
; VCO_CENTER                    ; 0                     ; Untyped             ;
; PFD_MIN                       ; 0                     ; Untyped             ;
; PFD_MAX                       ; 0                     ; Untyped             ;
; M_INITIAL                     ; 0                     ; Untyped             ;
; M                             ; 0                     ; Untyped             ;
; N                             ; 1                     ; Untyped             ;
; M2                            ; 1                     ; Untyped             ;
; N2                            ; 1                     ; Untyped             ;
; SS                            ; 1                     ; Untyped             ;
; C0_HIGH                       ; 0                     ; Untyped             ;
; C1_HIGH                       ; 0                     ; Untyped             ;
; C2_HIGH                       ; 0                     ; Untyped             ;
; C3_HIGH                       ; 0                     ; Untyped             ;
; C4_HIGH                       ; 0                     ; Untyped             ;
; C5_HIGH                       ; 0                     ; Untyped             ;
; C6_HIGH                       ; 0                     ; Untyped             ;
; C7_HIGH                       ; 0                     ; Untyped             ;
; C8_HIGH                       ; 0                     ; Untyped             ;
; C9_HIGH                       ; 0                     ; Untyped             ;
; C0_LOW                        ; 0                     ; Untyped             ;
; C1_LOW                        ; 0                     ; Untyped             ;
; C2_LOW                        ; 0                     ; Untyped             ;
; C3_LOW                        ; 0                     ; Untyped             ;
; C4_LOW                        ; 0                     ; Untyped             ;
; C5_LOW                        ; 0                     ; Untyped             ;
; C6_LOW                        ; 0                     ; Untyped             ;
; C7_LOW                        ; 0                     ; Untyped             ;
; C8_LOW                        ; 0                     ; Untyped             ;
; C9_LOW                        ; 0                     ; Untyped             ;
; C0_INITIAL                    ; 0                     ; Untyped             ;
; C1_INITIAL                    ; 0                     ; Untyped             ;
; C2_INITIAL                    ; 0                     ; Untyped             ;
; C3_INITIAL                    ; 0                     ; Untyped             ;
; C4_INITIAL                    ; 0                     ; Untyped             ;
; C5_INITIAL                    ; 0                     ; Untyped             ;
; C6_INITIAL                    ; 0                     ; Untyped             ;
; C7_INITIAL                    ; 0                     ; Untyped             ;
; C8_INITIAL                    ; 0                     ; Untyped             ;
; C9_INITIAL                    ; 0                     ; Untyped             ;
; C0_MODE                       ; BYPASS                ; Untyped             ;
; C1_MODE                       ; BYPASS                ; Untyped             ;
; C2_MODE                       ; BYPASS                ; Untyped             ;
; C3_MODE                       ; BYPASS                ; Untyped             ;
; C4_MODE                       ; BYPASS                ; Untyped             ;
; C5_MODE                       ; BYPASS                ; Untyped             ;
; C6_MODE                       ; BYPASS                ; Untyped             ;
; C7_MODE                       ; BYPASS                ; Untyped             ;
; C8_MODE                       ; BYPASS                ; Untyped             ;
; C9_MODE                       ; BYPASS                ; Untyped             ;
; C0_PH                         ; 0                     ; Untyped             ;
; C1_PH                         ; 0                     ; Untyped             ;
; C2_PH                         ; 0                     ; Untyped             ;
; C3_PH                         ; 0                     ; Untyped             ;
; C4_PH                         ; 0                     ; Untyped             ;
; C5_PH                         ; 0                     ; Untyped             ;
; C6_PH                         ; 0                     ; Untyped             ;
; C7_PH                         ; 0                     ; Untyped             ;
; C8_PH                         ; 0                     ; Untyped             ;
; C9_PH                         ; 0                     ; Untyped             ;
; L0_HIGH                       ; 1                     ; Untyped             ;
; L1_HIGH                       ; 1                     ; Untyped             ;
; G0_HIGH                       ; 1                     ; Untyped             ;
; G1_HIGH                       ; 1                     ; Untyped             ;
; G2_HIGH                       ; 1                     ; Untyped             ;
; G3_HIGH                       ; 1                     ; Untyped             ;
; E0_HIGH                       ; 1                     ; Untyped             ;
; E1_HIGH                       ; 1                     ; Untyped             ;
; E2_HIGH                       ; 1                     ; Untyped             ;
; E3_HIGH                       ; 1                     ; Untyped             ;
; L0_LOW                        ; 1                     ; Untyped             ;
; L1_LOW                        ; 1                     ; Untyped             ;
; G0_LOW                        ; 1                     ; Untyped             ;
; G1_LOW                        ; 1                     ; Untyped             ;
; G2_LOW                        ; 1                     ; Untyped             ;
; G3_LOW                        ; 1                     ; Untyped             ;
; E0_LOW                        ; 1                     ; Untyped             ;
; E1_LOW                        ; 1                     ; Untyped             ;
; E2_LOW                        ; 1                     ; Untyped             ;
; E3_LOW                        ; 1                     ; Untyped             ;
; L0_INITIAL                    ; 1                     ; Untyped             ;
; L1_INITIAL                    ; 1                     ; Untyped             ;
; G0_INITIAL                    ; 1                     ; Untyped             ;
; G1_INITIAL                    ; 1                     ; Untyped             ;
; G2_INITIAL                    ; 1                     ; Untyped             ;
; G3_INITIAL                    ; 1                     ; Untyped             ;
; E0_INITIAL                    ; 1                     ; Untyped             ;
; E1_INITIAL                    ; 1                     ; Untyped             ;
; E2_INITIAL                    ; 1                     ; Untyped             ;
; E3_INITIAL                    ; 1                     ; Untyped             ;
; L0_MODE                       ; BYPASS                ; Untyped             ;
; L1_MODE                       ; BYPASS                ; Untyped             ;
; G0_MODE                       ; BYPASS                ; Untyped             ;
; G1_MODE                       ; BYPASS                ; Untyped             ;
; G2_MODE                       ; BYPASS                ; Untyped             ;
; G3_MODE                       ; BYPASS                ; Untyped             ;
; E0_MODE                       ; BYPASS                ; Untyped             ;
; E1_MODE                       ; BYPASS                ; Untyped             ;
; E2_MODE                       ; BYPASS                ; Untyped             ;
; E3_MODE                       ; BYPASS                ; Untyped             ;
; L0_PH                         ; 0                     ; Untyped             ;
; L1_PH                         ; 0                     ; Untyped             ;
; G0_PH                         ; 0                     ; Untyped             ;
; G1_PH                         ; 0                     ; Untyped             ;
; G2_PH                         ; 0                     ; Untyped             ;
; G3_PH                         ; 0                     ; Untyped             ;
; E0_PH                         ; 0                     ; Untyped             ;
; E1_PH                         ; 0                     ; Untyped             ;
; E2_PH                         ; 0                     ; Untyped             ;
; E3_PH                         ; 0                     ; Untyped             ;
; M_PH                          ; 0                     ; Untyped             ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped             ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped             ;
; CLK0_COUNTER                  ; G0                    ; Untyped             ;
; CLK1_COUNTER                  ; G0                    ; Untyped             ;
; CLK2_COUNTER                  ; G0                    ; Untyped             ;
; CLK3_COUNTER                  ; G0                    ; Untyped             ;
; CLK4_COUNTER                  ; G0                    ; Untyped             ;
; CLK5_COUNTER                  ; G0                    ; Untyped             ;
; CLK6_COUNTER                  ; E0                    ; Untyped             ;
; CLK7_COUNTER                  ; E1                    ; Untyped             ;
; CLK8_COUNTER                  ; E2                    ; Untyped             ;
; CLK9_COUNTER                  ; E3                    ; Untyped             ;
; L0_TIME_DELAY                 ; 0                     ; Untyped             ;
; L1_TIME_DELAY                 ; 0                     ; Untyped             ;
; G0_TIME_DELAY                 ; 0                     ; Untyped             ;
; G1_TIME_DELAY                 ; 0                     ; Untyped             ;
; G2_TIME_DELAY                 ; 0                     ; Untyped             ;
; G3_TIME_DELAY                 ; 0                     ; Untyped             ;
; E0_TIME_DELAY                 ; 0                     ; Untyped             ;
; E1_TIME_DELAY                 ; 0                     ; Untyped             ;
; E2_TIME_DELAY                 ; 0                     ; Untyped             ;
; E3_TIME_DELAY                 ; 0                     ; Untyped             ;
; M_TIME_DELAY                  ; 0                     ; Untyped             ;
; N_TIME_DELAY                  ; 0                     ; Untyped             ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped             ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped             ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped             ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped             ;
; ENABLE0_COUNTER               ; L0                    ; Untyped             ;
; ENABLE1_COUNTER               ; L0                    ; Untyped             ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped             ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped             ;
; LOOP_FILTER_C                 ; 5                     ; Untyped             ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped             ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped             ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped             ;
; VCO_POST_SCALE                ; 0                     ; Untyped             ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped             ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped             ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped             ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III           ; Untyped             ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped             ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped             ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped             ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped             ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK0                     ; PORT_USED             ; Untyped             ;
; PORT_CLK1                     ; PORT_USED             ; Untyped             ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped             ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped             ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped             ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped             ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped             ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped             ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped             ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped             ;
; PORT_ARESET                   ; PORT_UNUSED           ; Untyped             ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped             ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped             ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped             ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped             ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped             ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped             ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped             ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped             ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped             ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped             ;
; M_TEST_SOURCE                 ; 5                     ; Untyped             ;
; C0_TEST_SOURCE                ; 5                     ; Untyped             ;
; C1_TEST_SOURCE                ; 5                     ; Untyped             ;
; C2_TEST_SOURCE                ; 5                     ; Untyped             ;
; C3_TEST_SOURCE                ; 5                     ; Untyped             ;
; C4_TEST_SOURCE                ; 5                     ; Untyped             ;
; C5_TEST_SOURCE                ; 5                     ; Untyped             ;
; C6_TEST_SOURCE                ; 5                     ; Untyped             ;
; C7_TEST_SOURCE                ; 5                     ; Untyped             ;
; C8_TEST_SOURCE                ; 5                     ; Untyped             ;
; C9_TEST_SOURCE                ; 5                     ; Untyped             ;
; CBXI_PARAMETER                ; pll_altpll            ; Untyped             ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped             ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped             ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer      ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped             ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped             ;
; DEVICE_FAMILY                 ; Cyclone III           ; Untyped             ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped             ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped             ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE      ;
+-------------------------------+-----------------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------+
; Parameter Settings for User Entity Instance: PWM:C4 ;
+-----------------+-----------+-----------------------+
; Parameter Name  ; Value     ; Type                  ;
+-----------------+-----------+-----------------------+
; sys_clk         ; 120000000 ; Signed Integer        ;
; pwm_freq        ; 5000      ; Signed Integer        ;
; bits_resolution ; 8         ; Signed Integer        ;
; phases          ; 2         ; Signed Integer        ;
+-----------------+-----------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------+
; Parameter Settings for User Entity Instance: PWM:C5 ;
+-----------------+-----------+-----------------------+
; Parameter Name  ; Value     ; Type                  ;
+-----------------+-----------+-----------------------+
; sys_clk         ; 120000000 ; Signed Integer        ;
; pwm_freq        ; 1000      ; Signed Integer        ;
; bits_resolution ; 8         ; Signed Integer        ;
; phases          ; 2         ; Signed Integer        ;
+-----------------+-----------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------+
; Parameter Settings for User Entity Instance: OPENLAB_FIFO:C8 ;
+----------------+-------+-------------------------------------+
; Parameter Name ; Value ; Type                                ;
+----------------+-------+-------------------------------------+
; Addrbreite     ; 12    ; Signed Integer                      ;
; Wortbreite     ; 9     ; Signed Integer                      ;
+----------------+-------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------+
; Parameter Settings for User Entity Instance: OPENLAB_FIFO:C9 ;
+----------------+-------+-------------------------------------+
; Parameter Name ; Value ; Type                                ;
+----------------+-------+-------------------------------------+
; Addrbreite     ; 12    ; Signed Integer                      ;
; Wortbreite     ; 9     ; Signed Integer                      ;
+----------------+-------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: OPENLAB_FIFO:C9|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------+
; Parameter Name                     ; Value                ; Type                         ;
+------------------------------------+----------------------+------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                      ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                      ;
; WIDTH_A                            ; 9                    ; Untyped                      ;
; WIDTHAD_A                          ; 12                   ; Untyped                      ;
; NUMWORDS_A                         ; 4096                 ; Untyped                      ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WIDTH_B                            ; 9                    ; Untyped                      ;
; WIDTHAD_B                          ; 12                   ; Untyped                      ;
; NUMWORDS_B                         ; 4096                 ; Untyped                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                      ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                      ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                      ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; INIT_FILE                          ; UNUSED               ; Untyped                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                      ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                      ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                      ;
; CBXI_PARAMETER                     ; altsyncram_dic1      ; Untyped                      ;
+------------------------------------+----------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: OPENLAB_FIFO:C8|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------+
; Parameter Name                     ; Value                ; Type                         ;
+------------------------------------+----------------------+------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                      ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                      ;
; WIDTH_A                            ; 9                    ; Untyped                      ;
; WIDTHAD_A                          ; 12                   ; Untyped                      ;
; NUMWORDS_A                         ; 4096                 ; Untyped                      ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WIDTH_B                            ; 9                    ; Untyped                      ;
; WIDTHAD_B                          ; 12                   ; Untyped                      ;
; NUMWORDS_B                         ; 4096                 ; Untyped                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                      ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                      ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                      ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; INIT_FILE                          ; UNUSED               ; Untyped                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                      ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                      ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                      ;
; CBXI_PARAMETER                     ; altsyncram_dic1      ; Untyped                      ;
+------------------------------------+----------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+-----------------------------+
; Parameter Name                                 ; Value       ; Type                        ;
+------------------------------------------------+-------------+-----------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE              ;
; LPM_WIDTHA                                     ; 6           ; Untyped                     ;
; LPM_WIDTHB                                     ; 6           ; Untyped                     ;
; LPM_WIDTHP                                     ; 12          ; Untyped                     ;
; LPM_WIDTHR                                     ; 12          ; Untyped                     ;
; LPM_WIDTHS                                     ; 1           ; Untyped                     ;
; LPM_REPRESENTATION                             ; SIGNED      ; Untyped                     ;
; LPM_PIPELINE                                   ; 0           ; Untyped                     ;
; LATENCY                                        ; 0           ; Untyped                     ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                     ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                     ;
; USE_EAB                                        ; OFF         ; Untyped                     ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                     ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                     ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                     ;
; CBXI_PARAMETER                                 ; mult_m1t    ; Untyped                     ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                     ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                     ;
+------------------------------------------------+-------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+-----------------------------+
; Parameter Name                                 ; Value       ; Type                        ;
+------------------------------------------------+-------------+-----------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE              ;
; LPM_WIDTHA                                     ; 6           ; Untyped                     ;
; LPM_WIDTHB                                     ; 6           ; Untyped                     ;
; LPM_WIDTHP                                     ; 12          ; Untyped                     ;
; LPM_WIDTHR                                     ; 12          ; Untyped                     ;
; LPM_WIDTHS                                     ; 1           ; Untyped                     ;
; LPM_REPRESENTATION                             ; SIGNED      ; Untyped                     ;
; LPM_PIPELINE                                   ; 0           ; Untyped                     ;
; LATENCY                                        ; 0           ; Untyped                     ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                     ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                     ;
; USE_EAB                                        ; OFF         ; Untyped                     ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                     ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                     ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                     ;
; CBXI_PARAMETER                                 ; mult_m1t    ; Untyped                     ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                     ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                     ;
+------------------------------------------------+-------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: PWM:C4|lpm_mult:Mult0             ;
+------------------------------------------------+-------------+---------------------+
; Parameter Name                                 ; Value       ; Type                ;
+------------------------------------------------+-------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8           ; Untyped             ;
; LPM_WIDTHB                                     ; 15          ; Untyped             ;
; LPM_WIDTHP                                     ; 23          ; Untyped             ;
; LPM_WIDTHR                                     ; 23          ; Untyped             ;
; LPM_WIDTHS                                     ; 1           ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped             ;
; LPM_PIPELINE                                   ; 0           ; Untyped             ;
; LATENCY                                        ; 0           ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; YES         ; Untyped             ;
; USE_EAB                                        ; OFF         ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped             ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped             ;
+------------------------------------------------+-------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                   ;
+-------------------------------+--------------------------------+
; Name                          ; Value                          ;
+-------------------------------+--------------------------------+
; Number of entity instances    ; 1                              ;
; Entity Instance               ; pll:C0|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                         ;
;     -- PLL_TYPE               ; AUTO                           ;
;     -- PRIMARY_CLOCK          ; INCLK0                         ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                          ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                              ;
;     -- VCO_MULTIPLY_BY        ; 0                              ;
;     -- VCO_DIVIDE_BY          ; 0                              ;
+-------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                    ;
+-------------------------------------------+-----------------------------------------+
; Name                                      ; Value                                   ;
+-------------------------------------------+-----------------------------------------+
; Number of entity instances                ; 2                                       ;
; Entity Instance                           ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                               ;
;     -- WIDTH_A                            ; 9                                       ;
;     -- NUMWORDS_A                         ; 4096                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                            ;
;     -- WIDTH_B                            ; 9                                       ;
;     -- NUMWORDS_B                         ; 4096                                    ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                               ;
; Entity Instance                           ; OPENLAB_FIFO:C8|altsyncram:memory_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                               ;
;     -- WIDTH_A                            ; 9                                       ;
;     -- NUMWORDS_A                         ; 4096                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                            ;
;     -- WIDTH_B                            ; 9                                       ;
;     -- NUMWORDS_B                         ; 4096                                    ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                               ;
+-------------------------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                    ;
+---------------------------------------+-------------------------------------------+
; Name                                  ; Value                                     ;
+---------------------------------------+-------------------------------------------+
; Number of entity instances            ; 3                                         ;
; Entity Instance                       ; SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 6                                         ;
;     -- LPM_WIDTHB                     ; 6                                         ;
;     -- LPM_WIDTHP                     ; 12                                        ;
;     -- LPM_REPRESENTATION             ; SIGNED                                    ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                        ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                        ;
;     -- USE_EAB                        ; OFF                                       ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                        ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                        ;
; Entity Instance                       ; SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 6                                         ;
;     -- LPM_WIDTHB                     ; 6                                         ;
;     -- LPM_WIDTHP                     ; 12                                        ;
;     -- LPM_REPRESENTATION             ; SIGNED                                    ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                        ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                        ;
;     -- USE_EAB                        ; OFF                                       ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                        ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                        ;
; Entity Instance                       ; PWM:C4|lpm_mult:Mult0                     ;
;     -- LPM_WIDTHA                     ; 8                                         ;
;     -- LPM_WIDTHB                     ; 15                                        ;
;     -- LPM_WIDTHP                     ; 23                                        ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                        ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                       ;
;     -- USE_EAB                        ; OFF                                       ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                        ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                        ;
+---------------------------------------+-------------------------------------------+


+--------------------------------------------------------+
; Port Connectivity Checks: "SAMPLE_ACQUISITION_ETS:C11" ;
+------------+-------+----------+------------------------+
; Port       ; Type  ; Severity ; Details                ;
+------------+-------+----------+------------------------+
; channel_id ; Input ; Info     ; Stuck at VCC           ;
+------------+-------+----------+------------------------+


+--------------------------------------------------------+
; Port Connectivity Checks: "SAMPLE_ACQUISITION_ETS:C10" ;
+------------+-------+----------+------------------------+
; Port       ; Type  ; Severity ; Details                ;
+------------+-------+----------+------------------------+
; channel_id ; Input ; Info     ; Stuck at GND           ;
+------------+-------+----------+------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "OPENLAB_FIFO:C9"                                                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; full ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; mode ; Input  ; Info     ; Stuck at VCC                                                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "OPENLAB_FIFO:C8"                                                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; full ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; mode ; Input  ; Info     ; Stuck at VCC                                                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "PWM:C5"                                                                                   ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; duty[6..0] ; Input  ; Info     ; Stuck at GND                                                                        ;
; duty[7]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pwm_out[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:01:33     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Feb 20 14:48:04 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off OPENLAB_FPGA_OSCILLOSCOPE_V1_0 -c OPENLAB_FPGA_OSCILLOSCOPE_V1_0
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file pll.v
    Info (12023): Found entity 1: pll
Info (12021): Found 2 design units, including 1 entities, in source file uart_tx.vhd
    Info (12022): Found design unit 1: UART_TX-STRUC
    Info (12023): Found entity 1: UART_TX
Info (12021): Found 2 design units, including 1 entities, in source file uart_rx.vhd
    Info (12022): Found design unit 1: UART_RX-STRUC
    Info (12023): Found entity 1: UART_RX
Info (12021): Found 2 design units, including 1 entities, in source file serial_com_8n1_speedsel.vhd
    Info (12022): Found design unit 1: SERIAL_COM_8N1_SPEEDSEL-STRUC
    Info (12023): Found entity 1: SERIAL_COM_8N1_SPEEDSEL
Info (12021): Found 2 design units, including 1 entities, in source file sample_acquisition_ets.vhd
    Info (12022): Found design unit 1: SAMPLE_ACQUISITION_ETS-SAMPLE_ACQUISITION_ETS_ARCH
    Info (12023): Found entity 1: SAMPLE_ACQUISITION_ETS
Info (12021): Found 2 design units, including 1 entities, in source file pwm.vhd
    Info (12022): Found design unit 1: pwm-logic
    Info (12023): Found entity 1: PWM
Info (12021): Found 2 design units, including 1 entities, in source file openlab_fpga_oscilloscope_top.vhd
    Info (12022): Found design unit 1: OPENLAB_FPGA_OSCILLOSCOPE_TOP-OPENLAB_FPGA_OSCILLOSCOPE_TOP_ARCH
    Info (12023): Found entity 1: OPENLAB_FPGA_OSCILLOSCOPE_TOP
Info (12021): Found 2 design units, including 1 entities, in source file openlab_fifo.vhd
    Info (12022): Found design unit 1: OPENLAB_FIFO-Verhalten
    Info (12023): Found entity 1: OPENLAB_FIFO
Info (12021): Found 2 design units, including 1 entities, in source file openlab_binary_proto.vhd
    Info (12022): Found design unit 1: OPENLAB_BINARY_PROTO-OPENLAB_BINARY_PROTO_ARCH
    Info (12023): Found entity 1: OPENLAB_BINARY_PROTO
Info (12021): Found 2 design units, including 1 entities, in source file edge_detect.vhd
    Info (12022): Found design unit 1: edge_detect-RTL
    Info (12023): Found entity 1: edge_detect
Info (12021): Found 2 design units, including 1 entities, in source file ads7885_ipcore.vhd
    Info (12022): Found design unit 1: ADS7885_IPCORE-STRUC
    Info (12023): Found entity 1: ADS7885_IPCORE
Info (12127): Elaborating entity "OPENLAB_FPGA_OSCILLOSCOPE_TOP" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at OPENLAB_FPGA_OSCILLOSCOPE_TOP.vhd(73): object "FIFO_CH1_FULL" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at OPENLAB_FPGA_OSCILLOSCOPE_TOP.vhd(81): object "FIFO_CH2_FULL" assigned a value but never read
Info (12128): Elaborating entity "pll" for hierarchy "pll:C0"
Info (12128): Elaborating entity "altpll" for hierarchy "pll:C0|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pll:C0|altpll:altpll_component"
Info (12133): Instantiated megafunction "pll:C0|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "5"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "12"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "5"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "8"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_altpll.v
    Info (12023): Found entity 1: pll_altpll
Info (12128): Elaborating entity "pll_altpll" for hierarchy "pll:C0|altpll:altpll_component|pll_altpll:auto_generated"
Info (12128): Elaborating entity "SERIAL_COM_8N1_SPEEDSEL" for hierarchy "SERIAL_COM_8N1_SPEEDSEL:C1"
Info (12128): Elaborating entity "UART_TX" for hierarchy "SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0"
Info (12128): Elaborating entity "UART_RX" for hierarchy "SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1"
Info (12128): Elaborating entity "ADS7885_IPCORE" for hierarchy "ADS7885_IPCORE:C2"
Info (12128): Elaborating entity "PWM" for hierarchy "PWM:C4"
Info (12128): Elaborating entity "PWM" for hierarchy "PWM:C5"
Info (12128): Elaborating entity "edge_detect" for hierarchy "edge_detect:C6"
Info (12128): Elaborating entity "OPENLAB_FIFO" for hierarchy "OPENLAB_FIFO:C8"
Info (12128): Elaborating entity "SAMPLE_ACQUISITION_ETS" for hierarchy "SAMPLE_ACQUISITION_ETS:C10"
Info (12128): Elaborating entity "OPENLAB_BINARY_PROTO" for hierarchy "OPENLAB_BINARY_PROTO:C12"
Warning (10027): Verilog HDL or VHDL warning at the OPENLAB_BINARY_PROTO.vhd(506): index expression is not wide enough to address all of the elements in the array
Warning (10492): VHDL Process Statement warning at OPENLAB_BINARY_PROTO.vhd(945): signal "header_complete" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at OPENLAB_BINARY_PROTO.vhd(950): signal "header_send_complete" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at OPENLAB_BINARY_PROTO.vhd(1054): signal "payload_send_complete" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10873): Using initial value X (don't care) for net "STATUS_LED[4..3]" at OPENLAB_BINARY_PROTO.vhd(73)
Warning (10873): Using initial value X (don't care) for net "PAYLOAD_DATA_SEND[4..10]" at OPENLAB_BINARY_PROTO.vhd(92)
Warning (276020): Inferred RAM node "OPENLAB_FIFO:C9|memory_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Warning (276020): Inferred RAM node "OPENLAB_FIFO:C8|memory_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Info (19000): Inferred 2 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "OPENLAB_FIFO:C9|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 9
        Info (286033): Parameter WIDTHAD_A set to 12
        Info (286033): Parameter NUMWORDS_A set to 4096
        Info (286033): Parameter WIDTH_B set to 9
        Info (286033): Parameter WIDTHAD_B set to 12
        Info (286033): Parameter NUMWORDS_B set to 4096
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "OPENLAB_FIFO:C8|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 9
        Info (286033): Parameter WIDTHAD_A set to 12
        Info (286033): Parameter NUMWORDS_A set to 4096
        Info (286033): Parameter WIDTH_B set to 9
        Info (286033): Parameter WIDTHAD_B set to 12
        Info (286033): Parameter NUMWORDS_B set to 4096
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
Info (278001): Inferred 3 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "SAMPLE_ACQUISITION_ETS:C10|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "SAMPLE_ACQUISITION_ETS:C11|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "PWM:C4|Mult0"
Info (12130): Elaborated megafunction instantiation "OPENLAB_FIFO:C9|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "OPENLAB_FIFO:C9|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "9"
    Info (12134): Parameter "WIDTHAD_A" = "12"
    Info (12134): Parameter "NUMWORDS_A" = "4096"
    Info (12134): Parameter "WIDTH_B" = "9"
    Info (12134): Parameter "WIDTHAD_B" = "12"
    Info (12134): Parameter "NUMWORDS_B" = "4096"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dic1.tdf
    Info (12023): Found entity 1: altsyncram_dic1
Info (12130): Elaborated megafunction instantiation "SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "6"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "12"
    Info (12134): Parameter "LPM_WIDTHR" = "12"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_m1t.tdf
    Info (12023): Found entity 1: mult_m1t
Info (12130): Elaborated megafunction instantiation "PWM:C4|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "PWM:C4|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "8"
    Info (12134): Parameter "LPM_WIDTHB" = "15"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "PWM:C4|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "PWM:C4|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "PWM:C4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "PWM:C4|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "PWM:C4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "PWM:C4|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_jfh.tdf
    Info (12023): Found entity 1: add_sub_jfh
Info (12131): Elaborated megafunction instantiation "PWM:C4|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "PWM:C4|lpm_mult:Mult0"
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "STATUS_LED[3]" is stuck at GND
    Warning (13410): Pin "STATUS_LED[4]" is stuck at GND
Info (286030): Timing-Driven Synthesis is running
Info (17049): 45 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 15040 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 24 output pins
    Info (21061): Implemented 14987 logic cells
    Info (21064): Implemented 18 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 2 DSP elements
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 777 megabytes
    Info: Processing ended: Mon Feb 20 14:49:52 2017
    Info: Elapsed time: 00:01:48
    Info: Total CPU time (on all processors): 00:01:46


