1，hdl文件夹:该工程的Verilog源文件
2，sim文件夹：该工程的仿真文件
3，output文件夹：该工程编译成功后的下载配置文件。
4，LED_HEX.tcl文件：该工程的引脚分配。
5，pwm_motor_speed.qpf：该工程的启动文件
