text
"['\n6. 주요계약 및 연구개발활동\n공시서류 작성기준일 현재 당사의 재무상태에 중요한 영향을 미치는 비경상적인 중요계약은 없습니다. 그리고 당사는 자회사 등으로부터의 배당, 상표권 사용료 등을 주 수입원으로 하는 지주회사이므로 연구개발활동을 수행하고 있지 않습니다. \n■ PCB사업부문 [대상회사 : 대덕전자(주)]가. 경영상의 주요계약대덕전자가 체결한 비경상적인 주요계약은 없습니다.\n나. 연구개발활동(1) 연구개발 담당조직\xa0\n2023.06.30기준 연구개발 담당조직\n(2) 연구개발비용\n(단위 : 백만원 )\n과 \xa0 \xa0 \xa0 목\n제4기 당반기\n제3기\n제2기\n비 고\n연구개발비용 계\n7,721\n10,912\n9,395\n-\n정부보조금\n29\n157\n385\n-\n정부보조금 차감 후 연구개발비용 계\n7,692\n10,755\n9,010\n-\n회계처리\n판매비와 관리비\n512\n2,625\n1,274\n-\n제조경비\n7,210\n8,287\n8,121\n-\n개발비(무형자산)\n-\n-\n-\n-\n연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100]\n1.76%\n0.83%\n0.94%\n주1\n주1) 정부보조금을 차감하기 전의 연구개발비용 지출총액을 기준으로 산정하였습니다.\n다. 연구개발 실적\n항목\n내용\n진행현황\nlow cost substrate 개발\nHDI 공정을 활용한 저가형 패키기 기판 개발\n개발완료\n초미세 회로 공정 개발\nL/S 10/10 미만 초미세 회로 형성 및 검사기술 개발\n개발완료\nLow Dk / 고다층 패키지 기판 개발\n패키지급 저유전 원자재 및 고다층 공정 기술 개발\n개발완료\n고다층 복합사양 SiP 개발\n10~12L, 복합 Finish, 솔더범프, Low Dk Hybrid SiP 개발\n개발완료\n캐비티 PCB 개발\n캐비티 PCB 단품화 가공 및 포장 기술 개발\n개발완료\n초박판 coreless PCB 개발\nRCC를 이용한 초박판 고다층 coreless PCB 재료/공정기술 개발\n개발완료\n고밀도 SOP 기판 기술 개발\nC4 bump pitch 125um 이하 고밀도 FC 기판 개발\n개발완료\n초미세 WBP 기판 기술 개발\nWB Pitch 65um 이하 고밀도 CSP 기판 개발\n개발완료\n8L+ PKG용 FCCSP 기술 개발\nLow DK 소재 적용, Cored / Coreless PKG PCB 개발\n개발완료\n초박판 Core 적용 다층 PCB 개발\n두께 35um 미만 초박판 Core 적용 프로세스 및 PCB 개발\n개발완료\nLow cost MSAP PKG용 PCB 개발\nHDI 공정의 설비 공정 능력 개선에 기반한 저가형 패키지 기판 개발\n개발완료\n초박판 Core 적용 다층 PCB 개발\n두께 30um 미만 초박판 Core 적용 프로세스 및 PCB 개발\n개발완료\nAI 기술 융합 불량 분석 시스템 개발\nAOI 검사 시스템과 AI 기술 융합으로 불량 분석 기술 고도화 시스템 개발\n개발완료\n고밀도 SOP 기판 기술 개발\nC4 bump pitch 100um 이하 고밀도 FC 기판 개발\n개발완료\n고밀도 SOP 기판 기술 개발\nC4 bump pitch 80um 이하 고밀도 FC 기판 개발\n개발완료\nLow cost 고밀도 PCB 개발\nLine / Space pitch 36um 이하 MSAP 공법 개발\n개발완료\n초미세 회로 PCB 개발\nEmbeded Trace 공법 기반 Line / Space pitch 19um 이하 PCB 개발\n개발완료\nLarge Body FCB 개발\nBody size 50mm 이상 FCBGA 공정/SPC 관리 시스템 개발\n개발완료\nLow cost 고밀도 PCB 개발\nLine / Space pitch 32um 이하 MSAP 공법 개발\n개발완료\n초미세 회로 PCB 개발\nEmbeded Trace 공법 기반 Line / Space pitch 18um 이하 PCB 개발\n개발완료\n후판 동도금 기술 개발\n1.2mm 이상 후판 동도금 기술 개발\n개발완료\nSmall BVH 기술 개발\n50um BVH 공정 기술 확보 및 신뢰성 확보\n개발완료\nSRR 12.5um 대응 기술 개발\nDesign 최적화 설비 점검 기준 정립을 통한 SRR12.5um 기술 확보\n개발완료\n초박판 SiP 기판 기술 개발\nPMIC용 78um 기판 프로세스 및 기술 개발\n개발완료\n비대칭 AiP warpage 개선\xa0\n적층공법 개선을 통한 warpage 개선 (max. 1.8mm) 및 양산성 확보\n개발완료\nBias HAST 신뢰성 확보\n표면처리 기술개발을 통한 SR 하부 bias HAST 신뢰성 확보\n개발완료\nHigh density C4 bump 공법 개선\nBump count 20kea/unit FCBGA 양산화 기술 개발\n개발완료\nThick core hole plugging 공법 개선\n1.2mm 이상 후판 hole plugging 공법 개선\n개발완료\nmSAP용 동박 국산화 개발\nmSAP 회로 seed 동박 국산화 공법 최적화 개발 \xa0\n개발완료\nCoreless 미세 Via형성 공법 개발\nEmbeded Trace 공법 기반 Via pad 구조 개선 및 동도금 기술 최적화 개발\xa0\n개발완료\n■ RF사업부문 [대상회사 : (주)와이솔]\n가. 경영상의 주요 계약\n보고서 작성기준일 현재 해당사항이 없습니다.나. 연구개발활동\n(1) 연구개발활동의 개요와이솔과 그 종속회사는 휴대폰에서 사용되는 RF(Radio Frequency:무선 주파수) 솔루션제품을 축으로 첨단부품의 선행기술과 신제품을 개발하고 있습니다.기존의 SAW Filter 이외에 소형화 박형화를 위한 SAW Filter Module의 개발 및 공정개선을 위한 기술 개발 등을 진행하고 있습니다. 다년간의 경험을 바탕으로 한 핵심 역량을 융복합하여 차세대 첨단부품 및 Solution을 지속적으로 개발할 계획입니다.\n(2) 연구개발 담당조직\n연구소 조직도\n(3) 연구개발 비용\n(단위 : 백만원)\n구분\n2023년도(제16기 당반기)\n2022년도(제15기)\n2021년도(제14기)\n자산처리\n원재료비\n-\n-\n-\n인건비\n-\n-\n-\n감가상각비\n-\n-\n-\n위탁용역비\n-\n-\n-\n기타 경비\n-\n-\n-\n소 \xa0계\n-\n-\n-\n비용처리\n제조원가\n9,616\n22,725\n25,141\n판관비\n8,077\n10,864\n6,244\n합계(매출액 대비 비율)\n17,693(9.22%)\n33,590(9.71%)\n31,385(9.09%)\n']"
