
# NC-Sim Command File
# TOOL:	ncsim(64)	15.20-s030
#
#
# You can restore this configuration with:
#
#      irun -access +rwc -lwdgen -timescale 1ns/100ps -shm packages/rv32v_types_pkg.sv packages/rv32i_types_pkg.sv packages/alu_types_pkg.sv packages/machine_mode_types_1_11_pkg.sv packages/machine_mode_types_pkg.sv packages/pipe5_types_pkg.sv -incdir ./include rv32v/rv32v_decode_stage.sv rv32v/microop_buffer.sv rv32v/element_counter.sv rv32v/rv32v_reg_file.sv rv32v/vector_control_unit.sv rv32v/tb/tb_rv32v_decode_stage.sv -s -input restore-rv32v_decode_stage.tcl
#

set tcl_prompt1 {puts -nonewline "ncsim> "}
set tcl_prompt2 {puts -nonewline "> "}
set vlog_format %h
set vhdl_format %v
set real_precision 6
set display_unit auto
set time_unit module
set heap_garbage_size -200
set heap_garbage_time 0
set assert_report_level note
set assert_stop_level error
set autoscope yes
set assert_1164_warnings yes
set pack_assert_off {}
set severity_pack_assert_off {note warning}
set assert_output_stop_level failed
set tcl_debug_level 0
set relax_path_name 1
set vhdl_vcdmap XX01ZX01X
set intovf_severity_level ERROR
set probe_screen_format 0
set rangecnst_severity_level ERROR
set textio_severity_level ERROR
set vital_timing_checks_on 1
set vlog_code_show_force 0
set assert_count_attempts 1
set tcl_all64 false
set tcl_runerror_exit false
set assert_report_incompletes 0
set show_force 1
set force_reset_by_reinvoke 0
set tcl_relaxed_literal 0
set probe_exclude_patterns {}
set probe_packed_limit 4k
set probe_unpacked_limit 16k
set assert_internal_msg no
set svseed 1
set assert_reporting_mode 0
alias . run
alias iprof profile
alias quit exit
database -open -shm -into waves.shm waves -default
probe -create -database waves tb_rv32v_decode_stage.CLK tb_rv32v_decode_stage.nRST
probe -create -database waves rv32v_reg_file.next_registers rv32v_reg_file.registers
probe -create -database waves tb_rv32v_decode_stage.DUT.mask0 tb_rv32v_decode_stage.DUT.mask1 tb_rv32v_decode_stage.DUT.scalar_hazard_if_ret tb_rv32v_decode_stage.DUT.sign_ext_imm5 tb_rv32v_decode_stage.DUT.vs1_offset0 tb_rv32v_decode_stage.DUT.vs1_offset1 tb_rv32v_decode_stage.DUT.vs2_offset0 tb_rv32v_decode_stage.DUT.vs2_offset1 tb_rv32v_decode_stage.DUT.woffset0 tb_rv32v_decode_stage.DUT.woffset1 tb_rv32v_decode_stage.DUT.xs1 tb_rv32v_decode_stage.DUT.xs2 tb_rv32v_decode_stage.DUT.zero_ext_imm5
probe -create -database waves tb_rv32v_decode_stage.fetch_decode_if.decode.fault_insn tb_rv32v_decode_stage.fetch_decode_if.decode.instr tb_rv32v_decode_stage.fetch_decode_if.decode.mal_insn
probe -create -database waves tb_rv32v_decode_stage.decode_execute_if.decode.aluop tb_rv32v_decode_stage.decode_execute_if.decode.config_type tb_rv32v_decode_stage.decode_execute_if.decode.fu_type tb_rv32v_decode_stage.decode_execute_if.decode.imm tb_rv32v_decode_stage.decode_execute_if.decode.is_signed tb_rv32v_decode_stage.decode_execute_if.decode.lmul tb_rv32v_decode_stage.decode_execute_if.decode.load tb_rv32v_decode_stage.decode_execute_if.decode.ls_idx tb_rv32v_decode_stage.decode_execute_if.decode.mask0 tb_rv32v_decode_stage.decode_execute_if.decode.mask1 tb_rv32v_decode_stage.decode_execute_if.decode.minmax_type tb_rv32v_decode_stage.decode_execute_if.decode.rd_WEN tb_rv32v_decode_stage.decode_execute_if.decode.rd_sel tb_rv32v_decode_stage.decode_execute_if.decode.reduction_ena tb_rv32v_decode_stage.decode_execute_if.decode.result_type tb_rv32v_decode_stage.decode_execute_if.decode.rs1_type tb_rv32v_decode_stage.decode_execute_if.decode.rs2_type tb_rv32v_decode_stage.decode_execute_if.decode.sew tb_rv32v_decode_stage.decode_execute_if.decode.store tb_rv32v_decode_stage.decode_execute_if.decode.storedata0 tb_rv32v_decode_stage.decode_execute_if.decode.storedata1 tb_rv32v_decode_stage.decode_execute_if.decode.stride_type tb_rv32v_decode_stage.decode_execute_if.decode.stride_val tb_rv32v_decode_stage.decode_execute_if.decode.vl tb_rv32v_decode_stage.decode_execute_if.decode.vlenb tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.wen0 tb_rv32v_decode_stage.decode_execute_if.decode.wen1 tb_rv32v_decode_stage.decode_execute_if.decode.woffset0 tb_rv32v_decode_stage.decode_execute_if.decode.woffset1 tb_rv32v_decode_stage.decode_execute_if.decode.xs1 tb_rv32v_decode_stage.decode_execute_if.decode.xs2
probe -create -database waves tb_rv32v_decode_stage.DUT.vcu.funct6_opi tb_rv32v_decode_stage.DUT.vcu.funct6_opm tb_rv32v_decode_stage.DUT.vcu.instr_i tb_rv32v_decode_stage.DUT.vcu.instr_r tb_rv32v_decode_stage.DUT.vcu.is_vopi tb_rv32v_decode_stage.DUT.vcu.is_vopm tb_rv32v_decode_stage.DUT.vcu.lumop tb_rv32v_decode_stage.DUT.vcu.op_decoded tb_rv32v_decode_stage.DUT.vcu.vfunct3 tb_rv32v_decode_stage.DUT.vcu_if.vcu.aluop tb_rv32v_decode_stage.DUT.vcu_if.vcu.arith_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.cfgsel tb_rv32v_decode_stage.DUT.vcu_if.vcu.comp_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.de_en tb_rv32v_decode_stage.DUT.vcu_if.vcu.div_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.dren tb_rv32v_decode_stage.DUT.vcu_if.vcu.dwen tb_rv32v_decode_stage.DUT.vcu_if.vcu.eew tb_rv32v_decode_stage.DUT.vcu_if.vcu.ext_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.fixed_point_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.fu_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.illegal_insn tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_5 tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.instr tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_load tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_signed tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_store tb_rv32v_decode_stage.DUT.vcu_if.vcu.loadstore_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mask_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mem_op_width tb_rv32v_decode_stage.DUT.vcu_if.vcu.minmax_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.mop tb_rv32v_decode_stage.DUT.vcu_if.vcu.mul_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.nf tb_rv32v_decode_stage.DUT.vcu_if.vcu.opcode tb_rv32v_decode_stage.DUT.vcu_if.vcu.perm_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.rd_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.reduction_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.result_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs1_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs2_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.sign_extend tb_rv32v_decode_stage.DUT.vcu_if.vcu.single_bit_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.stall tb_rv32v_decode_stage.DUT.vcu_if.vcu.stride_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.vm tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.wen tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs1_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs2_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_10 tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_11
probe -create -database waves tb_rv32v_decode_stage.DUT.ele_if.clear tb_rv32v_decode_stage.DUT.ele_if.de_en tb_rv32v_decode_stage.DUT.ele_if.done tb_rv32v_decode_stage.DUT.ele_if.ex_return tb_rv32v_decode_stage.DUT.ele_if.offset tb_rv32v_decode_stage.DUT.ele_if.sew tb_rv32v_decode_stage.DUT.ele_if.stall tb_rv32v_decode_stage.DUT.ele_if.uop_vl tb_rv32v_decode_stage.DUT.ele_if.vl tb_rv32v_decode_stage.DUT.ele_if.vstart
probe -create -database waves tb_rv32v_decode_stage.CLK tb_rv32v_decode_stage.nRST
probe -create -database waves rv32v_reg_file.next_registers rv32v_reg_file.registers
probe -create -database waves tb_rv32v_decode_stage.DUT.mask0 tb_rv32v_decode_stage.DUT.mask1 tb_rv32v_decode_stage.DUT.scalar_hazard_if_ret tb_rv32v_decode_stage.DUT.sign_ext_imm5 tb_rv32v_decode_stage.DUT.vs1_offset0 tb_rv32v_decode_stage.DUT.vs1_offset1 tb_rv32v_decode_stage.DUT.vs2_offset0 tb_rv32v_decode_stage.DUT.vs2_offset1 tb_rv32v_decode_stage.DUT.woffset0 tb_rv32v_decode_stage.DUT.woffset1 tb_rv32v_decode_stage.DUT.xs1 tb_rv32v_decode_stage.DUT.xs2 tb_rv32v_decode_stage.DUT.zero_ext_imm5
probe -create -database waves tb_rv32v_decode_stage.fetch_decode_if.decode.fault_insn tb_rv32v_decode_stage.fetch_decode_if.decode.instr tb_rv32v_decode_stage.fetch_decode_if.decode.mal_insn
probe -create -database waves tb_rv32v_decode_stage.decode_execute_if.decode.aluop tb_rv32v_decode_stage.decode_execute_if.decode.config_type tb_rv32v_decode_stage.decode_execute_if.decode.fu_type tb_rv32v_decode_stage.decode_execute_if.decode.imm tb_rv32v_decode_stage.decode_execute_if.decode.is_signed tb_rv32v_decode_stage.decode_execute_if.decode.lmul tb_rv32v_decode_stage.decode_execute_if.decode.load tb_rv32v_decode_stage.decode_execute_if.decode.ls_idx tb_rv32v_decode_stage.decode_execute_if.decode.mask0 tb_rv32v_decode_stage.decode_execute_if.decode.mask1 tb_rv32v_decode_stage.decode_execute_if.decode.minmax_type tb_rv32v_decode_stage.decode_execute_if.decode.rd_WEN tb_rv32v_decode_stage.decode_execute_if.decode.rd_sel tb_rv32v_decode_stage.decode_execute_if.decode.reduction_ena tb_rv32v_decode_stage.decode_execute_if.decode.result_type tb_rv32v_decode_stage.decode_execute_if.decode.rs1_type tb_rv32v_decode_stage.decode_execute_if.decode.rs2_type tb_rv32v_decode_stage.decode_execute_if.decode.sew tb_rv32v_decode_stage.decode_execute_if.decode.store tb_rv32v_decode_stage.decode_execute_if.decode.storedata0 tb_rv32v_decode_stage.decode_execute_if.decode.storedata1 tb_rv32v_decode_stage.decode_execute_if.decode.stride_type tb_rv32v_decode_stage.decode_execute_if.decode.stride_val tb_rv32v_decode_stage.decode_execute_if.decode.vl tb_rv32v_decode_stage.decode_execute_if.decode.vlenb tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.wen0 tb_rv32v_decode_stage.decode_execute_if.decode.wen1 tb_rv32v_decode_stage.decode_execute_if.decode.woffset0 tb_rv32v_decode_stage.decode_execute_if.decode.woffset1 tb_rv32v_decode_stage.decode_execute_if.decode.xs1 tb_rv32v_decode_stage.decode_execute_if.decode.xs2
probe -create -database waves tb_rv32v_decode_stage.DUT.vcu.funct6_opi tb_rv32v_decode_stage.DUT.vcu.funct6_opm tb_rv32v_decode_stage.DUT.vcu.instr_i tb_rv32v_decode_stage.DUT.vcu.instr_r tb_rv32v_decode_stage.DUT.vcu.is_vopi tb_rv32v_decode_stage.DUT.vcu.is_vopm tb_rv32v_decode_stage.DUT.vcu.lumop tb_rv32v_decode_stage.DUT.vcu.op_decoded tb_rv32v_decode_stage.DUT.vcu.vfunct3 tb_rv32v_decode_stage.DUT.vcu_if.vcu.aluop tb_rv32v_decode_stage.DUT.vcu_if.vcu.arith_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.cfgsel tb_rv32v_decode_stage.DUT.vcu_if.vcu.comp_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.de_en tb_rv32v_decode_stage.DUT.vcu_if.vcu.div_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.dren tb_rv32v_decode_stage.DUT.vcu_if.vcu.dwen tb_rv32v_decode_stage.DUT.vcu_if.vcu.eew tb_rv32v_decode_stage.DUT.vcu_if.vcu.ext_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.fixed_point_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.fu_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.illegal_insn tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_5 tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.instr tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_load tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_signed tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_store tb_rv32v_decode_stage.DUT.vcu_if.vcu.loadstore_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mask_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mem_op_width tb_rv32v_decode_stage.DUT.vcu_if.vcu.minmax_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.mop tb_rv32v_decode_stage.DUT.vcu_if.vcu.mul_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.nf tb_rv32v_decode_stage.DUT.vcu_if.vcu.opcode tb_rv32v_decode_stage.DUT.vcu_if.vcu.perm_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.rd_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.reduction_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.result_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs1_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs2_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.sign_extend tb_rv32v_decode_stage.DUT.vcu_if.vcu.single_bit_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.stall tb_rv32v_decode_stage.DUT.vcu_if.vcu.stride_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.vm tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.wen tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs1_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs2_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_10 tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_11
probe -create -database waves tb_rv32v_decode_stage.DUT.ele_if.clear tb_rv32v_decode_stage.DUT.ele_if.de_en tb_rv32v_decode_stage.DUT.ele_if.done tb_rv32v_decode_stage.DUT.ele_if.ex_return tb_rv32v_decode_stage.DUT.ele_if.offset tb_rv32v_decode_stage.DUT.ele_if.sew tb_rv32v_decode_stage.DUT.ele_if.stall tb_rv32v_decode_stage.DUT.ele_if.uop_vl tb_rv32v_decode_stage.DUT.ele_if.vl tb_rv32v_decode_stage.DUT.ele_if.vstart
probe -create -database waves tb_rv32v_decode_stage.CLK tb_rv32v_decode_stage.nRST
probe -create -database waves rv32v_reg_file.next_registers rv32v_reg_file.registers
probe -create -database waves tb_rv32v_decode_stage.DUT.mask0 tb_rv32v_decode_stage.DUT.mask1 tb_rv32v_decode_stage.DUT.scalar_hazard_if_ret tb_rv32v_decode_stage.DUT.sign_ext_imm5 tb_rv32v_decode_stage.DUT.vs1_offset0 tb_rv32v_decode_stage.DUT.vs1_offset1 tb_rv32v_decode_stage.DUT.vs2_offset0 tb_rv32v_decode_stage.DUT.vs2_offset1 tb_rv32v_decode_stage.DUT.woffset0 tb_rv32v_decode_stage.DUT.woffset1 tb_rv32v_decode_stage.DUT.xs1 tb_rv32v_decode_stage.DUT.xs2 tb_rv32v_decode_stage.DUT.zero_ext_imm5
probe -create -database waves tb_rv32v_decode_stage.fetch_decode_if.decode.fault_insn tb_rv32v_decode_stage.fetch_decode_if.decode.instr tb_rv32v_decode_stage.fetch_decode_if.decode.mal_insn
probe -create -database waves tb_rv32v_decode_stage.decode_execute_if.decode.aluop tb_rv32v_decode_stage.decode_execute_if.decode.config_type tb_rv32v_decode_stage.decode_execute_if.decode.fu_type tb_rv32v_decode_stage.decode_execute_if.decode.imm tb_rv32v_decode_stage.decode_execute_if.decode.is_signed tb_rv32v_decode_stage.decode_execute_if.decode.lmul tb_rv32v_decode_stage.decode_execute_if.decode.load tb_rv32v_decode_stage.decode_execute_if.decode.ls_idx tb_rv32v_decode_stage.decode_execute_if.decode.mask0 tb_rv32v_decode_stage.decode_execute_if.decode.mask1 tb_rv32v_decode_stage.decode_execute_if.decode.minmax_type tb_rv32v_decode_stage.decode_execute_if.decode.rd_WEN tb_rv32v_decode_stage.decode_execute_if.decode.rd_sel tb_rv32v_decode_stage.decode_execute_if.decode.reduction_ena tb_rv32v_decode_stage.decode_execute_if.decode.result_type tb_rv32v_decode_stage.decode_execute_if.decode.rs1_type tb_rv32v_decode_stage.decode_execute_if.decode.rs2_type tb_rv32v_decode_stage.decode_execute_if.decode.sew tb_rv32v_decode_stage.decode_execute_if.decode.store tb_rv32v_decode_stage.decode_execute_if.decode.storedata0 tb_rv32v_decode_stage.decode_execute_if.decode.storedata1 tb_rv32v_decode_stage.decode_execute_if.decode.stride_type tb_rv32v_decode_stage.decode_execute_if.decode.stride_val tb_rv32v_decode_stage.decode_execute_if.decode.vl tb_rv32v_decode_stage.decode_execute_if.decode.vlenb tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.wen0 tb_rv32v_decode_stage.decode_execute_if.decode.wen1 tb_rv32v_decode_stage.decode_execute_if.decode.woffset0 tb_rv32v_decode_stage.decode_execute_if.decode.woffset1 tb_rv32v_decode_stage.decode_execute_if.decode.xs1 tb_rv32v_decode_stage.decode_execute_if.decode.xs2
probe -create -database waves tb_rv32v_decode_stage.DUT.vcu.funct6_opi tb_rv32v_decode_stage.DUT.vcu.funct6_opm tb_rv32v_decode_stage.DUT.vcu.instr_i tb_rv32v_decode_stage.DUT.vcu.instr_r tb_rv32v_decode_stage.DUT.vcu.is_vopi tb_rv32v_decode_stage.DUT.vcu.is_vopm tb_rv32v_decode_stage.DUT.vcu.lumop tb_rv32v_decode_stage.DUT.vcu.op_decoded tb_rv32v_decode_stage.DUT.vcu.vfunct3 tb_rv32v_decode_stage.DUT.vcu_if.vcu.aluop tb_rv32v_decode_stage.DUT.vcu_if.vcu.arith_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.cfgsel tb_rv32v_decode_stage.DUT.vcu_if.vcu.comp_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.de_en tb_rv32v_decode_stage.DUT.vcu_if.vcu.div_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.dren tb_rv32v_decode_stage.DUT.vcu_if.vcu.dwen tb_rv32v_decode_stage.DUT.vcu_if.vcu.eew tb_rv32v_decode_stage.DUT.vcu_if.vcu.ext_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.fixed_point_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.fu_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.illegal_insn tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_5 tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.instr tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_load tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_signed tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_store tb_rv32v_decode_stage.DUT.vcu_if.vcu.loadstore_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mask_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mem_op_width tb_rv32v_decode_stage.DUT.vcu_if.vcu.minmax_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.mop tb_rv32v_decode_stage.DUT.vcu_if.vcu.mul_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.nf tb_rv32v_decode_stage.DUT.vcu_if.vcu.opcode tb_rv32v_decode_stage.DUT.vcu_if.vcu.perm_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.rd_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.reduction_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.result_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs1_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs2_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.sign_extend tb_rv32v_decode_stage.DUT.vcu_if.vcu.single_bit_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.stall tb_rv32v_decode_stage.DUT.vcu_if.vcu.stride_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.vm tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.wen tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs1_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs2_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_10 tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_11
probe -create -database waves tb_rv32v_decode_stage.DUT.ele_if.clear tb_rv32v_decode_stage.DUT.ele_if.de_en tb_rv32v_decode_stage.DUT.ele_if.done tb_rv32v_decode_stage.DUT.ele_if.ex_return tb_rv32v_decode_stage.DUT.ele_if.offset tb_rv32v_decode_stage.DUT.ele_if.sew tb_rv32v_decode_stage.DUT.ele_if.stall tb_rv32v_decode_stage.DUT.ele_if.uop_vl tb_rv32v_decode_stage.DUT.ele_if.vl tb_rv32v_decode_stage.DUT.ele_if.vstart
probe -create -database waves tb_rv32v_decode_stage.CLK tb_rv32v_decode_stage.nRST
probe -create -database waves rv32v_reg_file.next_registers rv32v_reg_file.registers
probe -create -database waves tb_rv32v_decode_stage.DUT.mask0 tb_rv32v_decode_stage.DUT.mask1 tb_rv32v_decode_stage.DUT.scalar_hazard_if_ret tb_rv32v_decode_stage.DUT.sign_ext_imm5 tb_rv32v_decode_stage.DUT.vs1_offset0 tb_rv32v_decode_stage.DUT.vs1_offset1 tb_rv32v_decode_stage.DUT.vs2_offset0 tb_rv32v_decode_stage.DUT.vs2_offset1 tb_rv32v_decode_stage.DUT.woffset0 tb_rv32v_decode_stage.DUT.woffset1 tb_rv32v_decode_stage.DUT.xs1 tb_rv32v_decode_stage.DUT.xs2 tb_rv32v_decode_stage.DUT.zero_ext_imm5
probe -create -database waves tb_rv32v_decode_stage.fetch_decode_if.decode.fault_insn tb_rv32v_decode_stage.fetch_decode_if.decode.instr tb_rv32v_decode_stage.fetch_decode_if.decode.mal_insn
probe -create -database waves tb_rv32v_decode_stage.decode_execute_if.decode.aluop tb_rv32v_decode_stage.decode_execute_if.decode.config_type tb_rv32v_decode_stage.decode_execute_if.decode.fu_type tb_rv32v_decode_stage.decode_execute_if.decode.imm tb_rv32v_decode_stage.decode_execute_if.decode.is_signed tb_rv32v_decode_stage.decode_execute_if.decode.lmul tb_rv32v_decode_stage.decode_execute_if.decode.load tb_rv32v_decode_stage.decode_execute_if.decode.ls_idx tb_rv32v_decode_stage.decode_execute_if.decode.mask0 tb_rv32v_decode_stage.decode_execute_if.decode.mask1 tb_rv32v_decode_stage.decode_execute_if.decode.minmax_type tb_rv32v_decode_stage.decode_execute_if.decode.rd_WEN tb_rv32v_decode_stage.decode_execute_if.decode.rd_sel tb_rv32v_decode_stage.decode_execute_if.decode.reduction_ena tb_rv32v_decode_stage.decode_execute_if.decode.result_type tb_rv32v_decode_stage.decode_execute_if.decode.rs1_type tb_rv32v_decode_stage.decode_execute_if.decode.rs2_type tb_rv32v_decode_stage.decode_execute_if.decode.sew tb_rv32v_decode_stage.decode_execute_if.decode.store tb_rv32v_decode_stage.decode_execute_if.decode.storedata0 tb_rv32v_decode_stage.decode_execute_if.decode.storedata1 tb_rv32v_decode_stage.decode_execute_if.decode.stride_type tb_rv32v_decode_stage.decode_execute_if.decode.stride_val tb_rv32v_decode_stage.decode_execute_if.decode.vl tb_rv32v_decode_stage.decode_execute_if.decode.vlenb tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs1_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs2_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane0 tb_rv32v_decode_stage.decode_execute_if.decode.vs3_lane1 tb_rv32v_decode_stage.decode_execute_if.decode.wen0 tb_rv32v_decode_stage.decode_execute_if.decode.wen1 tb_rv32v_decode_stage.decode_execute_if.decode.woffset0 tb_rv32v_decode_stage.decode_execute_if.decode.woffset1 tb_rv32v_decode_stage.decode_execute_if.decode.xs1 tb_rv32v_decode_stage.decode_execute_if.decode.xs2
probe -create -database waves tb_rv32v_decode_stage.DUT.vcu.funct6_opi tb_rv32v_decode_stage.DUT.vcu.funct6_opm tb_rv32v_decode_stage.DUT.vcu.instr_i tb_rv32v_decode_stage.DUT.vcu.instr_r tb_rv32v_decode_stage.DUT.vcu.is_vopi tb_rv32v_decode_stage.DUT.vcu.is_vopm tb_rv32v_decode_stage.DUT.vcu.lumop tb_rv32v_decode_stage.DUT.vcu.op_decoded tb_rv32v_decode_stage.DUT.vcu.vfunct3 tb_rv32v_decode_stage.DUT.vcu_if.vcu.aluop tb_rv32v_decode_stage.DUT.vcu_if.vcu.arith_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.cfgsel tb_rv32v_decode_stage.DUT.vcu_if.vcu.comp_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.de_en tb_rv32v_decode_stage.DUT.vcu_if.vcu.div_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.dren tb_rv32v_decode_stage.DUT.vcu_if.vcu.dwen tb_rv32v_decode_stage.DUT.vcu_if.vcu.eew tb_rv32v_decode_stage.DUT.vcu_if.vcu.ext_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.fixed_point_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.fu_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.illegal_insn tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_5 tb_rv32v_decode_stage.DUT.vcu_if.vcu.imm_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.instr tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_load tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_signed tb_rv32v_decode_stage.DUT.vcu_if.vcu.is_store tb_rv32v_decode_stage.DUT.vcu_if.vcu.loadstore_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mask_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.mem_op_width tb_rv32v_decode_stage.DUT.vcu_if.vcu.minmax_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.mop tb_rv32v_decode_stage.DUT.vcu_if.vcu.mul_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.nf tb_rv32v_decode_stage.DUT.vcu_if.vcu.opcode tb_rv32v_decode_stage.DUT.vcu_if.vcu.perm_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.rd_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.reduction_ena tb_rv32v_decode_stage.DUT.vcu_if.vcu.result_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs1_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.rs2_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.sign_extend tb_rv32v_decode_stage.DUT.vcu_if.vcu.single_bit_op tb_rv32v_decode_stage.DUT.vcu_if.vcu.stall tb_rv32v_decode_stage.DUT.vcu_if.vcu.stride_type tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vd_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.vm tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs1_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2 tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_offset_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.vs2_widen tb_rv32v_decode_stage.DUT.vcu_if.vcu.wen tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs1_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.xs2_scalar_src tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_10 tb_rv32v_decode_stage.DUT.vcu_if.vcu.zimm_11
probe -create -database waves tb_rv32v_decode_stage.DUT.ele_if.clear tb_rv32v_decode_stage.DUT.ele_if.de_en tb_rv32v_decode_stage.DUT.ele_if.done tb_rv32v_decode_stage.DUT.ele_if.ex_return tb_rv32v_decode_stage.DUT.ele_if.offset tb_rv32v_decode_stage.DUT.ele_if.sew tb_rv32v_decode_stage.DUT.ele_if.stall tb_rv32v_decode_stage.DUT.ele_if.uop_vl tb_rv32v_decode_stage.DUT.ele_if.vl tb_rv32v_decode_stage.DUT.ele_if.vstart
probe -create -database waves tb_rv32v_decode_stage.rfv_if.decode.vs3_mask tb_rv32v_decode_stage.rfv_if.decode.vs3_data tb_rv32v_decode_stage.rfv_if.decode.vs3 tb_rv32v_decode_stage.rfv_if.decode.vs2_offset tb_rv32v_decode_stage.rfv_if.decode.vs2_mask tb_rv32v_decode_stage.rfv_if.decode.vs2_data tb_rv32v_decode_stage.rfv_if.decode.vs2 tb_rv32v_decode_stage.rfv_if.decode.vs1_offset tb_rv32v_decode_stage.rfv_if.decode.vs1_mask tb_rv32v_decode_stage.rfv_if.decode.vs1_data tb_rv32v_decode_stage.rfv_if.decode.vs1 tb_rv32v_decode_stage.rfv_if.decode.sew tb_rv32v_decode_stage.rfv_if.eew tb_rv32v_decode_stage.hazard_if.decode.busy_dec tb_rv32v_decode_stage.hazard_if.decode.flush_dec tb_rv32v_decode_stage.hazard_if.decode.stall_dec tb_rv32v_decode_stage.prv_if.vdecode.lmul tb_rv32v_decode_stage.prv_if.vdecode.sew tb_rv32v_decode_stage.prv_if.vdecode.vill tb_rv32v_decode_stage.prv_if.vdecode.vl tb_rv32v_decode_stage.prv_if.vdecode.vlenb tb_rv32v_decode_stage.prv_if.vdecode.vstart

simvision -input restore-rv32v_decode_stage.tcl.svcf
