硬件

| 年份         | 论文                                                                                                                                                                      | 硬件模型                                                        | 软件方法                                          |
| ---------- | ----------------------------------------------------------------------------------------------------------------------------------------------------------------------- | ----------------------------------------------------------- | --------------------------------------------- |
| 2015.6.17  | A 640M pixel/s 3.65mW sparse event-driven neuromorphic object recognition processor with on-chip learning                                                               | VLSI-C                                                      | LCA 算法                                        |
| 2015.8.28  | TrueNorth: Design and Tool Flow of a 65 mW 1 Million Neuron Programmable Neurosynaptic Chip                                                                             | TrueNorth 大型神经芯片                                            |                                               |
| 2017.6.5   | A 3.43TOPS/W 48.9pJ/pixel 50.1nJ/classification 512 analog neuron sparse coding neural network with on-chip learning and classification in 40nm CMOS                    | 数字模拟混合架构                                                    | LCA 算法                                        |
| 2017.7.24  | A Programmable Event-driven Architecture for Evaluating Spiking Neural Networks                                                                                         | PEASE                                                       | PEASE 采用软件管理的内存层次结构和两层总线环互连拓扑，与 SNN 的通信特性相匹配。 |
| 2018.1.16  | Loihi: A Neuromorphic Manycore Processor with On-Chip Learning                                                                                                          | Loih                                                        |                                               |
| 2018.3.29  | Algorithm and hardware design of discrete-time spiking neural networks based on back propagation with binary activations                                                | 28 nm CMOS 硬件                                               |                                               |
| 2018.5.27  | A Low-Power Hardware Architecture for On-Line Supervised Learning in Multi-Layer Spiking Neural Networks                                                                | 65 nm CMOS 硬件架构                                             |                                               |
| 2018.9.9   | A 0.086-mm2 12.7-pJ/SOP 64k-Synapse 256-Neuron Online-Learning Digital Spiking Neuromorphic Processor in 28-nm CMOS                                                     | ODIN                                                        |                                               |
| 2019.10.14 | A 65-nm Neuromorphic Image Classification Processor With Energy-Efficient Training Through Direct Spike-Only Feedback                                                   |                                                             |                                               |
| 2021.2.1   | Always-On, Sub-300-nW, Event-Driven Spiking Neural Network based on Spike-Driven Clock-Generation and Clock- and Power-Gating for an Ultra-Low-Power Intelligent Device |                                                             |                                               |
| 2021.5.19  | μBrain: An Event-Driven and Fully Synthesizable Architecture for Spiking Neural Networks                                                                                | μBrain                                                      |                                               |
|            |                                                                                                                                                                         |                                                             |                                               |
| 2022.2.7   | Human activity recognition: suitability of a neuromorphic approach for on-edge AIoT applications ???                                                                    |                                                             |                                               |
| 2022.10.9  | Power-efficient gesture sensing for edge devices: mimicking fourier<br>transforms with spiking neural networks                                                          | SNN，手势感应，嵌入式                                                |                                               |
|            | Exploiting FPGAs and Spiking Neural Networks at the Micro-Edge: The EdgeAI Approach                                                                                     | EdgeAI 项目，以 FPGA 为中心的初步努力，针对edge 设备，在FPGA上实现了一种架构模板SYNtzulu |                                               |
# Hardware development for SNNs on the edge
与非 edge 端的devices 相比，部署在 edge 端的硬件设备通常有以下几个限制条件：
- 硬件设备需要低功耗，
- 有限的硬件资源，包括相对少的内存，I/O存储
- 要求具有快速实时的响应，对信息的低延迟。

基于 SNN 的硬件比传统ANN的硬件设备具有低功耗，运算少，响应快等天然优势。有利于其部署在edge IoT 领域。现有的神经形态硬件大多采用了SNN 中脉冲的时间稀疏性性质，从而实现事件驱动的硬件。由于其事件驱动的性质，神经形态硬件在处理稀疏数据非常高效。在这种设计中，SNN 中每个神经元都有一个膜电位属性，当神经元的输入脉冲事件产生时，突触后神经元的膜电位仅在突触前神经元的脉冲到达时更新。当突触后神经元的膜电位超过预设阈值时，该神经元就会产生脉冲，继续更新后面的神经元。这中事件驱动更新膜电位的设计使得，在空闲时间内，硬件实现只需要静态功率来保留存储单元中的数据。因此，SNN 的硬件实现的能耗可以低于 ANN 的硬件实现的能耗。

[A 640M pixel/s 3.65mW sparse event-driven neuromorphic object recognition processor with on-chip learning] 利用 SNN 中稀疏神经元活动，设计了**轻量级协处理器**，**稀疏神经元活动** 来实现高效的 on-chip learning，此外它还删除了所有乘法设计，大大降低了硬件功耗。

[A 3.43TOPS/W 48.9pJ/pixel 50.1nJ/classification 512 analog neuron sparse coding neural network with on-chip learning and classification in 40nm CMOS] 设计了一种 a digital-analog hybrid neural neural network，利用高效的模拟计算和数字内通信进行特征提取和分类，其次利用局部竞争算法 (LCA) 固有的低 SNR 要求，使得内部模拟神经元比等效数字设计小 3 倍，能效高 7.5 倍。

[A Programmable Event-driven Architecture for Evaluating Spiking Neural Networks] 提出了 a Programmable Event-driven processor Architecture for SNN Evaluation. PEASE旨在高效地评估 **脉冲神经网络（SNNs）**。该框架完成了功耗受限的系统上进行大规模SNN评估面临计算效率的挑战。
PEASE架构通过针对SNN的事件驱动特性进行优化，利用 **脉冲处理单元**、**脉冲调度器** 和 **灵活的内存管理** 来提高计算效率。相比于传统的CPU和GPU，PEASE在执行大规模SNN任务时，不仅能显著提高处理速度，还能大幅降低功耗，尤其适合 **功耗受限** 的移动设备和边缘计算环境。

[A Low-Power Hardware Architecture for On-Line Supervised Learning in Multi-Layer Spiking Neural Networks] 提出了一种事件触发的脉冲神经网络硬件架构，该架构具有权重相关的脉冲时序相关可塑性 (STDP) 学习算法。对原始学习算法进行了多项算法调整，以降低硬件复杂度并提高硬件的能效。此外，还采用了算法-硬件协同设计方法来提高性能。通过利用网络中脉冲序列和本地存储单元的稀疏性，算法的内存需求和每次学习迭代所需的时钟周期都显著减少。所提出的硬件架构采用 65 纳米技术实现。演示了一个配置为 256-50-10 的三层神经网络。设计的芯片可以对下采样的 MNIST 数据集进行推理，能耗为 1.12 μJ/推理，同时实现 90% 以上的识别率。

[A 0.086-mm2 12.7-pJ/SOP 64k-Synapse 256-Neuron Online-Learning Digital Spiking Neuromorphic Processor in 28-nm CMOS] 提出了 ODIN，这是一款 0.086 平方毫米 64k 突触 256 神经元在线学习数字脉冲神经形态处理器，亮点在于 embedding online learning

[A 65-nm Neuromorphic Image Classification Processor With Energy-Efficient Training Through Direct Spike-Only Feedback] 针对如何在能耗受限的 edge 设备上实现神经网络的训练过程。构建了一个片上系统，采用并优化了一种神经形态学习算法。

[Always-On, Sub-300-nW, Event-Driven Spiking Neural Network based on Spike-Driven Clock-Generation and Clock- and Power-Gating for an Ultra-Low-Power Intelligent Device] 利用稀疏信号，借助SNN 通过事件驱动的方式处理信息。针对 Always-on 应用

[μBrain: An Event-Driven and Fully Synthesizable Architecture for Spiking Neural Networks] 通过消除耗电的全局时钟信号，优化边缘设备上的 SNN 硬件能耗。μBrain 的硬件实现利用多相振荡器中的延迟单元执行异步脉冲通信和事件驱动的神经元计算。当脉冲到达神经元核心时，设置多相振荡器的振荡周期。神经元核心的脉冲接收单元接收信号并触发事件驱动的膜电位积累。神经元核心的脉冲传输遵循 AER 协议 [39]，该协议是在早期的工作 [10, 23, 31] 中提出的。在 AER 通信方案中（参见图 3），脉冲事件被编码到包含神经元地址的轻量级数据包中，并通过异步总线传输到目标神经元核心。由于脉冲传输是异步、轻量级和事件驱动的，因此它在 SNN 的多核硬件架构上会产生低功耗和通信延迟。因此，AER 协议已在大型神经形态芯片 [31] 以及边缘 SNN 应用的低功耗、小占用空间的硬件实现中得到采用 [7、10、23]。通信协议用的都是 AER 通信方案。

[Human activity recognition: suitability of a neuromorphic approach for on-edge AIoT applications] 利用SNN 来解决 HAR 任务。

类脑硬件可以被分为三类：
- 模拟：offers small area and lower power consumption，但灵活度少
- 数字：more flexible and less costly for processing large-scale SNN models, FPGAs have been considered a suitable candidate for implementing digital neuromorphic platforms. Compared to ASICs, FPGAs offer shorter design and implementation time and excellent stability. There have been several attempts to implement SNNs on single FPGA devices, which demonstrate promising speed-up compared to CPU implementation and lower power comsumption compared to GPU implementation.
- 混合

根据是否支持在线学习：
- 支持在线学习，更好适应环境，但是在线学习存在遗忘问题，学了新的，忘记旧的知识。
- 不支持在线学习，芯片上无 on-chip training

# 软件

| 年份         | 论文                                                                                                                       | 开发框架                                                            |                  |
| ---------- | ------------------------------------------------------------------------------------------------------------------------ | --------------------------------------------------------------- | ---------------- |
| 2014.1.6   | Nengo: a Python tool for building large-scale functional brain models                                                    | Nengo，SNN 模拟器                                                   |                  |
| 2014.1.24  | N2A: a computational tool for modeling from neurons to algorithms                                                        | 模型设计平台 N2A                                                      |                  |
| 2016.1.14  | NeuroFlow: A General Purpose Spiking Neural Network Simulation Platform using Customizable Processors                    | SNN 模拟平台NeuroFlow                                               |                  |
| 2018.12.10 | Implementing NEF Neural Networks on Embedded FPGAs                                                                       | 提出一个优化的 FPGA 后端，将包装在 PYNQ API 中的 HLS 生成的硬件与 Nengo 神经网络开发框架集成在一起 | 边缘设备几个高级接口的后端。   |
| 2019.11.26 | Mapping Spiking Neural Networks to Neuromorphic Hardware                                                                 | 工具链 SpiNeMap 部署到硬件上                                             |                  |
| 2020.3.31  | SNEAP: A Fast and Efficient Toolchain for Mapping Large-Scale Spiking Neural Network onto NoC-based Neuromorphic         | 工具链 SNEAP 部署到硬件上，映射到多核的神经形态平台上。                                 |                  |
| 2020.6.18  | Caspian: A Neuromorphic Development Platform                                                                             | Caspian                                                         | 𝜇Caspian 低功耗处理器 |
| 2020.10.9  | Nengo and Low-Power AI Hardware for Robust, Embedded Neurorobotics                                                       | Nengo 嵌入式神经机器人系统                                                |                  |
| 2020.11.25 | Developing IoT Applications Using Spiking Neural Networks Framework                                                      | NA-Designer                                                     |                  |
| 2022.9.21  | Optimal Mapping of Spiking Neural Network to Neuromorphic<br>Hardware for Edge-AI                                        | 工具链 NeuMap 部署到多核硬件上                                             |                  |
| 2023.7.20  | EdgeMap: An Optimized Mapping Toolchain for Spiking Neural Network in Edge Computing                                     | edgemap 工具链，部署到边缘设备上。                                           |                  |
| 2024.1.2   | Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge | Spiker+，这是一个全面的框架，用于在 FPGA 上生成高效、低功耗、小面积的定制 SNN 加速器，用于边缘推理。     |                  |
SNN simulators:
- BindsNET
- Nengo
- NeMo
- GeNN
- Brain2
- Brain2GeNN
- NEST
- CARLsim
- NeuCube
- PyNN
- ANNarchy
- NEURON

[Nengo: a Python tool for building large-scale functional brain models]，基于 NEF 构建和模拟大模型

[N2A: a computational tool for modeling from neurons to algorithms] 可重构的基于 FPGA 的脉冲神经网络模拟器，具有高级 API，使用 PyNN 开发高级API。

SNN 模拟器根据神经模型动态评估的计算方式，分位三类：
- 事件驱动（异步），其中膜电位仅在尖峰到达时被修改；
- 时钟驱动（同步），其中神经状态在每个时钟滴答声时更新；
- 混合策略（异步和同步）（Rudolph-Lilith、Dubois 和 Destexhe，2012 年）。

事件驱动，实现复杂，很难并行化，但实现了脉冲的稀疏性，大幅度降低了功耗





